Fitter report for ultrasonic
Thu May 04 18:55:46 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu May 04 18:55:46 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; ultrasonic                                 ;
; Top-level Entity Name              ; ultrasonic                                 ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 613 / 10,320 ( 6 % )                       ;
;     Total combinational functions  ; 607 / 10,320 ( 6 % )                       ;
;     Dedicated logic registers      ; 336 / 10,320 ( 3 % )                       ;
; Total registers                    ; 336                                        ;
; Total pins                         ; 16 / 95 ( 17 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; ack_o       ; Missing drive strength ;
; tx_out      ; Missing drive strength ;
; trigger_out ; Missing drive strength ;
; LCD_E       ; Missing drive strength ;
; LCD_RS      ; Missing drive strength ;
; LCD_RW      ; Missing drive strength ;
; LCD_DB[4]   ; Missing drive strength ;
; LCD_DB[5]   ; Missing drive strength ;
; LCD_DB[6]   ; Missing drive strength ;
; LCD_DB[7]   ; Missing drive strength ;
+-------------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; echo_in    ; PIN_83        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 987 ) ; 0.00 % ( 0 / 987 )         ; 0.00 % ( 0 / 987 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 987 ) ; 0.00 % ( 0 / 987 )         ; 0.00 % ( 0 / 987 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 977 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/USER/Desktop/highlevel/miniproject/output_files/ultrasonic.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 613 / 10,320 ( 6 % ) ;
;     -- Combinational with no register       ; 277                  ;
;     -- Register only                        ; 6                    ;
;     -- Combinational with a register        ; 330                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 260                  ;
;     -- 3 input functions                    ; 65                   ;
;     -- <=2 input functions                  ; 282                  ;
;     -- Register only                        ; 6                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 417                  ;
;     -- arithmetic mode                      ; 190                  ;
;                                             ;                      ;
; Total registers*                            ; 336 / 10,744 ( 3 % ) ;
;     -- Dedicated logic registers            ; 336 / 10,320 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 51 / 645 ( 8 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 16 / 95 ( 17 % )     ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%         ;
; Maximum fan-out                             ; 312                  ;
; Highest non-global fan-out                  ; 77                   ;
; Total fan-out                               ; 2910                 ;
; Average fan-out                             ; 2.93                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 613 / 10320 ( 6 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 277                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;     -- Combinational with a register        ; 330                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 260                 ; 0                              ;
;     -- 3 input functions                    ; 65                  ; 0                              ;
;     -- <=2 input functions                  ; 282                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 417                 ; 0                              ;
;     -- arithmetic mode                      ; 190                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 336                 ; 0                              ;
;     -- Dedicated logic registers            ; 336 / 10320 ( 3 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 51 / 645 ( 8 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 16                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2905                ; 5                              ;
;     -- Registered Connections               ; 1053                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 10                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk        ; 22    ; 1        ; 0            ; 11           ; 0            ; 312                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; echo_in[0] ; 84    ; 5        ; 34           ; 9            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; echo_in[1] ; 85    ; 5        ; 34           ; 9            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; echo_in[2] ; 86    ; 5        ; 34           ; 9            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst        ; 88    ; 5        ; 34           ; 12           ; 21           ; 77                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rx_in      ; 2     ; 1        ; 0            ; 23           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_DB[4]   ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[5]   ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[6]   ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[7]   ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_E       ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS      ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW      ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ack_o       ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; trigger_out ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_out      ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; echo_in[2]              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; ack_o                   ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 13 ( 54 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 6 / 11 ( 55 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 14 ( 7 % )  ; 3.3V          ; --           ;
; 5        ; 5 / 14 ( 36 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; tx_out                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; rx_in                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; LCD_DB[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; LCD_DB[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; LCD_DB[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; LCD_DB[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; LCD_E                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; trigger_out                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; echo_in[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; echo_in[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; echo_in[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; rst                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; ack_o                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |ultrasonic                       ; 613 (1)     ; 336 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 16   ; 0            ; 277 (1)      ; 6 (0)             ; 330 (0)          ; |ultrasonic                                       ; work         ;
;    |LCD:LCD_BOX|                  ; 236 (38)    ; 89 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (13)     ; 1 (0)             ; 89 (20)          ; |ultrasonic|LCD:LCD_BOX                           ; work         ;
;       |frequency_divider:DIVIDER| ; 46 (46)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 24 (24)          ; |ultrasonic|LCD:LCD_BOX|frequency_divider:DIVIDER ; work         ;
;       |lcd16x2_ctrl:LCD|          ; 157 (157)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 0 (0)             ; 45 (45)          ; |ultrasonic|LCD:LCD_BOX|lcd16x2_ctrl:LCD          ; work         ;
;    |echo:\SEND_DATA:0:SEND_DATA|  ; 40 (40)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 31 (31)          ; |ultrasonic|echo:\SEND_DATA:0:SEND_DATA           ; work         ;
;    |echo:\SEND_DATA:1:SEND_DATA|  ; 41 (41)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 31 (31)          ; |ultrasonic|echo:\SEND_DATA:1:SEND_DATA           ; work         ;
;    |echo:\SEND_DATA:2:SEND_DATA|  ; 40 (40)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 32 (32)          ; |ultrasonic|echo:\SEND_DATA:2:SEND_DATA           ; work         ;
;    |mux_n_to_8:GET_DATA|          ; 65 (65)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 43 (43)          ; |ultrasonic|mux_n_to_8:GET_DATA                   ; work         ;
;    |rx:GET_TX|                    ; 75 (75)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 4 (4)             ; 33 (33)          ; |ultrasonic|rx:GET_TX                             ; work         ;
;    |trigger:GEN_TRIGGER|          ; 67 (67)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 47 (47)          ; |ultrasonic|trigger:GEN_TRIGGER                   ; work         ;
;    |tx:SEND_RX|                   ; 53 (53)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 29 (29)          ; |ultrasonic|tx:SEND_RX                            ; work         ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; ack_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_E       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx_in       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; echo_in[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; echo_in[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; echo_in[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; clk                                                      ;                   ;         ;
; rst                                                      ;                   ;         ;
; rx_in                                                    ;                   ;         ;
;      - rx:GET_TX|data_o[0]~1                             ; 1                 ; 6       ;
;      - rx:GET_TX|shift_register[7]                       ; 1                 ; 6       ;
;      - rx:GET_TX|Selector17~0                            ; 1                 ; 6       ;
;      - rx:GET_TX|state~12                                ; 1                 ; 6       ;
;      - rx:GET_TX|baudrate_counter[0]~5                   ; 1                 ; 6       ;
;      - rx:GET_TX|state~16                                ; 1                 ; 6       ;
; echo_in[1]                                               ;                   ;         ;
;      - echo:\SEND_DATA:1:SEND_DATA|data_out[6]~4         ; 1                 ; 6       ;
;      - echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]~13   ; 1                 ; 6       ;
;      - echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~13 ; 1                 ; 6       ;
;      - echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~22 ; 1                 ; 6       ;
; echo_in[2]                                               ;                   ;         ;
;      - echo:\SEND_DATA:2:SEND_DATA|data_out[6]~4         ; 0                 ; 6       ;
;      - echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]~11   ; 0                 ; 6       ;
;      - echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~13 ; 0                 ; 6       ;
;      - echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~22 ; 0                 ; 6       ;
; echo_in[0]                                               ;                   ;         ;
;      - echo:\SEND_DATA:0:SEND_DATA|data_out[5]~4         ; 0                 ; 6       ;
;      - echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]~13   ; 0                 ; 6       ;
;      - echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~13 ; 0                 ; 6       ;
;      - echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~22 ; 0                 ; 6       ;
+----------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; LCD:LCD_BOX|frequency_divider:DIVIDER|temp        ; FF_X5_Y17_N25      ; 24      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~13          ; LCCOMB_X13_Y15_N12 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[3]~4             ; LCCOMB_X14_Y14_N4  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.RESET          ; FF_X13_Y15_N13     ; 37      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_22             ; 312     ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; echo:\SEND_DATA:0:SEND_DATA|LessThan0~2           ; LCCOMB_X26_Y13_N2  ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~22 ; LCCOMB_X25_Y13_N30 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]~13   ; LCCOMB_X25_Y13_N28 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]~4         ; LCCOMB_X25_Y13_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:0:SEND_DATA|state                 ; FF_X25_Y13_N21     ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:1:SEND_DATA|LessThan0~2           ; LCCOMB_X23_Y12_N26 ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~22 ; LCCOMB_X22_Y12_N20 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]~13   ; LCCOMB_X22_Y12_N30 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]~4         ; LCCOMB_X21_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:1:SEND_DATA|state                 ; FF_X21_Y12_N25     ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:2:SEND_DATA|LessThan0~2           ; LCCOMB_X16_Y14_N30 ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~22 ; LCCOMB_X17_Y14_N18 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]~11   ; LCCOMB_X16_Y12_N2  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]~4         ; LCCOMB_X17_Y12_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; echo:\SEND_DATA:2:SEND_DATA|state                 ; FF_X17_Y14_N21     ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mux_n_to_8:GET_DATA|LessThan1~5                   ; LCCOMB_X23_Y13_N26 ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mux_n_to_8:GET_DATA|counter_delay[22]~63          ; LCCOMB_X23_Y15_N30 ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mux_n_to_8:GET_DATA|counter_number[6]~9           ; LCCOMB_X22_Y15_N26 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mux_n_to_8:GET_DATA|data_out[6]~2                 ; LCCOMB_X21_Y13_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mux_n_to_8:GET_DATA|state.SEND_DATA               ; FF_X23_Y15_N7      ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rst                                               ; PIN_88             ; 77      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; rx:GET_TX|baudrate_counter[0]~6                   ; LCCOMB_X13_Y18_N24 ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; rx:GET_TX|data_o[0]~1                             ; LCCOMB_X17_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rx:GET_TX|shift_register[0]~0                     ; LCCOMB_X17_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; trigger:GEN_TRIGGER|LessThan0~1                   ; LCCOMB_X18_Y15_N6  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; trigger:GEN_TRIGGER|LessThan1~9                   ; LCCOMB_X18_Y14_N6  ; 30      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; trigger:GEN_TRIGGER|counter_delay[28]~53          ; LCCOMB_X19_Y15_N8  ; 29      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; trigger:GEN_TRIGGER|counter_number[8]~15          ; LCCOMB_X18_Y15_N4  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; tx:SEND_RX|baudrate_counter[0]~18                 ; LCCOMB_X21_Y17_N2  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; tx:SEND_RX|baudrate_counter[0]~43                 ; LCCOMB_X21_Y17_N0  ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; tx:SEND_RX|shift_reg[0]~6                         ; LCCOMB_X22_Y17_N12 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+--------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; FF_X5_Y17_N25 ; 24      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                        ; PIN_22        ; 312     ; 46                                   ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; rst~input                                          ; 77      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.RESET           ; 37      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[0]                ; 33      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[2]                ; 31      ;
; trigger:GEN_TRIGGER|LessThan1~9                    ; 30      ;
; trigger:GEN_TRIGGER|counter_delay[28]~53           ; 29      ;
; mux_n_to_8:GET_DATA|LessThan1~5                    ; 26      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[1]                ; 26      ;
; mux_n_to_8:GET_DATA|counter_delay[22]~63           ; 23      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[3]                ; 20      ;
; mux_n_to_8:GET_DATA|counter_number[1]              ; 18      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~5              ; 16      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~0              ; 16      ;
; tx:SEND_RX|state.SEND_BITS                         ; 16      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.CONFIG          ; 16      ;
; rx:GET_TX|baudrate_counter[0]~6                    ; 15      ;
; rx:GET_TX|state.WAIT_FOR_RX_START                  ; 15      ;
; echo:\SEND_DATA:0:SEND_DATA|LessThan0~2            ; 14      ;
; echo:\SEND_DATA:2:SEND_DATA|LessThan0~2            ; 14      ;
; echo:\SEND_DATA:1:SEND_DATA|LessThan0~2            ; 14      ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~6     ; 14      ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~5     ; 14      ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~4     ; 14      ;
; tx:SEND_RX|baudrate_counter[0]~43                  ; 13      ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~22  ; 13      ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~22  ; 13      ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~22  ; 13      ;
; tx:SEND_RX|baudrate_counter[0]~18                  ; 13      ;
; rx:GET_TX|state.RECEIVE_BITS                       ; 12      ;
; echo:\SEND_DATA:0:SEND_DATA|state                  ; 12      ;
; echo:\SEND_DATA:2:SEND_DATA|state                  ; 12      ;
; echo:\SEND_DATA:1:SEND_DATA|state                  ; 12      ;
; rx:GET_TX|Equal1~3                                 ; 12      ;
; LCD:LCD_BOX|Equal2~0                               ; 12      ;
; trigger:GEN_TRIGGER|LessThan0~1                    ; 12      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.DONE         ; 12      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.WRITE_LINE1     ; 12      ;
; mux_n_to_8:GET_DATA|state.SEND_DATA                ; 11      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_HOLD_L  ; 11      ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]~4                   ; 10      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[5]~1              ; 10      ;
; mux_n_to_8:GET_DATA|counter_number[0]              ; 10      ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.WRITE_LINE2     ; 10      ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]~13    ; 9       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]~11    ; 9       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]~13    ; 9       ;
; rx:GET_TX|baudrate_counter[2]~7                    ; 9       ;
; trigger:GEN_TRIGGER|counter_number[8]~15           ; 9       ;
; tx:SEND_RX|Equal0~3                                ; 9       ;
; tx:SEND_RX|state.WAIT_FOR_REQ                      ; 9       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_HOLD_H  ; 9       ;
; mux_n_to_8:GET_DATA|req_out                        ; 9       ;
; rx:GET_TX|state.WAIT_HALF_BIT                      ; 8       ;
; rx:GET_TX|shift_register[0]~0                      ; 8       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]~4          ; 8       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]~2          ; 8       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]~4          ; 8       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]~2          ; 8       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]~4          ; 8       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]~2          ; 8       ;
; rx:GET_TX|data_o[0]~1                              ; 8       ;
; mux_n_to_8:GET_DATA|data_out[6]~2                  ; 8       ;
; tx:SEND_RX|shift_reg[0]~6                          ; 7       ;
; mux_n_to_8:GET_DATA|counter_number[6]~9            ; 7       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~13           ; 7       ;
; tx:SEND_RX|state.SEND_START_BIT                    ; 7       ;
; rx_in~input                                        ; 6       ;
; ~GND                                               ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~6              ; 6       ;
; LCD:LCD_BOX|COUNT_COUNTER_2[0]                     ; 6       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]                     ; 6       ;
; LCD:LCD_BOX|COUNT_COUNTER_1[0]                     ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~2          ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|lcd_rs~3              ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.IDLE         ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.SELECT_LINE2    ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_SETUP_H ; 6       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector39~5          ; 5       ;
; rx:GET_TX|bit_counter[0]                           ; 5       ;
; rx:GET_TX|state.WAIT_FOR_STOP_BIT                  ; 5       ;
; LCD:LCD_BOX|Equal1~0                               ; 5       ;
; LCD:LCD_BOX|Equal0~0                               ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~6          ; 5       ;
; LCD:LCD_BOX|COUNT_COUNTER_2[1]                     ; 5       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[1]                     ; 5       ;
; LCD:LCD_BOX|COUNT_COUNTER_1[1]                     ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector11~1          ; 5       ;
; trigger:GEN_TRIGGER|state.GEN_TRIGGER              ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|WideOr9~0             ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_SETUP_L ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~1           ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~0           ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.ENABLE_L     ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.ENABLE_H     ; 5       ;
; mux_n_to_8:GET_DATA|state.DELAY                    ; 5       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|state.SELECT_LINE1    ; 5       ;
; echo_in[0]~input                                   ; 4       ;
; echo_in[2]~input                                   ; 4       ;
; echo_in[1]~input                                   ; 4       ;
; rx:GET_TX|bit_counter[1]                           ; 4       ;
; rx:GET_TX|bit_counter[2]                           ; 4       ;
; LCD:LCD_BOX|COUNT_COUNTER_1[0]~0                   ; 4       ;
; trigger:GEN_TRIGGER|state~19                       ; 4       ;
; trigger:GEN_TRIGGER|state.DELAY_TRIGGER            ; 4       ;
; tx:SEND_RX|state~10                                ; 4       ;
; LCD:LCD_BOX|COUNT_COUNTER_2[2]                     ; 4       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[2]                     ; 4       ;
; LCD:LCD_BOX|COUNT_COUNTER_1[2]                     ; 4       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector11~0          ; 4       ;
; tx:SEND_RX|bit_counter[2]                          ; 4       ;
; tx:SEND_RX|Add1~0                                  ; 4       ;
; mux_n_to_8:GET_DATA|state.WAIT_REQ                 ; 4       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_DELAY_L ; 4       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state.WAIT_DELAY_H ; 4       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector43~3          ; 3       ;
; tx:SEND_RX|bit_counter[0]~5                        ; 3       ;
; rx:GET_TX|bit_counter[0]~2                         ; 3       ;
; rx:GET_TX|state~10                                 ; 3       ;
; rx:GET_TX|data_o[0]~9                              ; 3       ;
; rx:GET_TX|baudrate_counter[11]                     ; 3       ;
; rx:GET_TX|baudrate_counter[9]                      ; 3       ;
; rx:GET_TX|baudrate_counter[8]                      ; 3       ;
; rx:GET_TX|baudrate_counter[7]                      ; 3       ;
; rx:GET_TX|baudrate_counter[5]                      ; 3       ;
; rx:GET_TX|baudrate_counter[3]                      ; 3       ;
; rx:GET_TX|baudrate_counter[1]                      ; 3       ;
; rx:GET_TX|baudrate_counter[0]                      ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[7]            ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]            ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[5]            ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]~2                   ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]~1                   ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]~0                   ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector39~2          ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~1          ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~0          ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[14]~2             ; 3       ;
; trigger:GEN_TRIGGER|Selector4~0                    ; 3       ;
; trigger:GEN_TRIGGER|state.CHECK_DATA               ; 3       ;
; trigger:GEN_TRIGGER|state~14                       ; 3       ;
; tx:SEND_RX|shift_reg[1]~4                          ; 3       ;
; tx:SEND_RX|state~14                                ; 3       ;
; tx:SEND_RX|state~13                                ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_2[3]                     ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[3]                     ; 3       ;
; LCD:LCD_BOX|COUNT_COUNTER_1[3]                     ; 3       ;
; tx:SEND_RX|bit_counter[0]                          ; 3       ;
; tx:SEND_RX|state.SEND_STOP_BIT                     ; 3       ;
; mux_n_to_8:GET_DATA|state~11                       ; 3       ;
; mux_n_to_8:GET_DATA|state~10                       ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr~2                 ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|WideOr8~0             ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[7]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[6]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[5]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[4]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[3]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[2]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]       ; 3       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[1]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[6]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[5]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[4]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[3]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[2]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[1]       ; 3       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[0]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[6]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[5]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[4]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[3]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[2]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[0]       ; 3       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[1]       ; 3       ;
; rx:GET_TX|baudrate_counter[12]                     ; 3       ;
; rx:GET_TX|baudrate_counter[10]                     ; 3       ;
; rx:GET_TX|baudrate_counter[6]                      ; 3       ;
; rx:GET_TX|baudrate_counter[4]                      ; 3       ;
; rx:GET_TX|baudrate_counter[2]                      ; 3       ;
; trigger:GEN_TRIGGER|counter_delay[28]              ; 3       ;
; trigger:GEN_TRIGGER|counter_delay[17]              ; 3       ;
; trigger:GEN_TRIGGER|counter_delay[25]              ; 3       ;
; trigger:GEN_TRIGGER|req_out                        ; 3       ;
; mux_n_to_8:GET_DATA|counter_delay[14]              ; 3       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector44~3          ; 2       ;
; tx:SEND_RX|shift_reg[7]                            ; 2       ;
; rx:GET_TX|state~18                                 ; 2       ;
; rx:GET_TX|state~17                                 ; 2       ;
; rx:GET_TX|baudrate_counter[2]~16                   ; 2       ;
; rx:GET_TX|state~14                                 ; 2       ;
; rx:GET_TX|state~12                                 ; 2       ;
; rx:GET_TX|state~11                                 ; 2       ;
; rx:GET_TX|shift_register[7]                        ; 2       ;
; rx:GET_TX|shift_register[5]                        ; 2       ;
; rx:GET_TX|shift_register[4]                        ; 2       ;
; rx:GET_TX|shift_register[6]                        ; 2       ;
; rx:GET_TX|shift_register[3]                        ; 2       ;
; rx:GET_TX|shift_register[2]                        ; 2       ;
; rx:GET_TX|shift_register[1]                        ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[22]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[23]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[21]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[20]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[16]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[19]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[18]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[17]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[14]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[15]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[13]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[12]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[0]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[1]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[2]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[3]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[4]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[6]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[7]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[5]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[8]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[9]   ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[10]  ; 2       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[11]  ; 2       ;
; LCD:LCD_BOX|COUNT_COUNTER_0[0]~3                   ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[4]            ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[3]            ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[2]            ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[1]            ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[0]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[7]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[5]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[4]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[3]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[2]            ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[1]            ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector46~1          ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~2          ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector36~0          ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[16]~0             ; 2       ;
; trigger:GEN_TRIGGER|state.WAIT_DATA                ; 2       ;
; trigger:GEN_TRIGGER|state~17                       ; 2       ;
; trigger:GEN_TRIGGER|state~16                       ; 2       ;
; trigger:GEN_TRIGGER|state~15                       ; 2       ;
; trigger:GEN_TRIGGER|LessThan1~8                    ; 2       ;
; trigger:GEN_TRIGGER|LessThan1~5                    ; 2       ;
; trigger:GEN_TRIGGER|LessThan1~3                    ; 2       ;
; tx:SEND_RX|state~12                                ; 2       ;
; tx:SEND_RX|state~11                                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[3]~4              ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr[3]~3              ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[15]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[14]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[0]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[1]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[2]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[3]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[4]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[5]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[6]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[7]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[8]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[9]                ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[10]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[11]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[12]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[13]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[19]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[18]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[17]               ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|cnt[16]               ; 2       ;
; tx:SEND_RX|bit_counter[1]                          ; 2       ;
; tx:SEND_RX|shift_reg[1]                            ; 2       ;
; mux_n_to_8:GET_DATA|state~12                       ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~5           ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~4           ; 2       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|lcd_e~0               ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[12]     ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[11]     ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[10]     ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[9]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[8]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[7]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[6]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[5]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[4]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[3]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[12]     ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[11]     ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[10]     ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[9]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[8]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[7]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[6]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[5]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[4]      ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[3]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[12]     ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[11]     ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[10]     ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[9]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[8]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[7]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[6]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[5]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[4]      ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[3]      ; 2       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[8]       ; 2       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[8]       ; 2       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[8]       ; 2       ;
; rx:GET_TX|req_o                                    ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[16]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[18]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[24]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[27]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[26]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[15]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[14]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[13]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[12]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[23]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[22]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[21]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[20]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[19]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[10]              ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[9]               ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[8]               ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[7]               ; 2       ;
; trigger:GEN_TRIGGER|counter_delay[11]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[12]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[11]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[10]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[9]               ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[8]               ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[7]               ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[6]               ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[5]               ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[16]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[15]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[13]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[18]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[17]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[22]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[21]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[20]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_delay[19]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[8]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[7]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[6]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[5]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[4]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[3]              ; 2       ;
; trigger:GEN_TRIGGER|counter_number[2]              ; 2       ;
; tx:SEND_RX|baudrate_counter[12]                    ; 2       ;
; tx:SEND_RX|baudrate_counter[11]                    ; 2       ;
; tx:SEND_RX|baudrate_counter[10]                    ; 2       ;
; tx:SEND_RX|baudrate_counter[9]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[8]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[7]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[6]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[5]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[4]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[3]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[2]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[1]                     ; 2       ;
; tx:SEND_RX|baudrate_counter[0]                     ; 2       ;
; mux_n_to_8:GET_DATA|counter_number[6]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_number[5]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_number[4]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_number[3]              ; 2       ;
; mux_n_to_8:GET_DATA|counter_number[2]              ; 2       ;
; mux_n_to_8:GET_DATA|state.CHECK_NUMBER             ; 2       ;
; trigger:GEN_TRIGGER|trigger_out                    ; 2       ;
; tx:SEND_RX|tx                                      ; 2       ;
; tx:SEND_RX|data_sending_started                    ; 2       ;
; tx:SEND_RX|shift_reg[7]~7                          ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~18   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~17   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~16   ; 1       ;
; trigger:GEN_TRIGGER|state~24                       ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~7                      ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector42~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector41~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~7          ; 1       ;
; trigger:GEN_TRIGGER|state~23                       ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector14~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr~6                 ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|lcd_rs~4              ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~11            ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~10            ; 1       ;
; mux_n_to_8:GET_DATA|data_out~16                    ; 1       ;
; mux_n_to_8:GET_DATA|data_out~15                    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[7]            ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~9             ; 1       ;
; mux_n_to_8:GET_DATA|data_out~14                    ; 1       ;
; mux_n_to_8:GET_DATA|data_out~13                    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[6]            ; 1       ;
; tx:SEND_RX|shift_reg[7]~5                          ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~8             ; 1       ;
; mux_n_to_8:GET_DATA|data_out~12                    ; 1       ;
; mux_n_to_8:GET_DATA|data_out~11                    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]            ; 1       ;
; tx:SEND_RX|Selector19~0                            ; 1       ;
; mux_n_to_8:GET_DATA|data_out[6]                    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~7             ; 1       ;
; mux_n_to_8:GET_DATA|data_out~10                    ; 1       ;
; mux_n_to_8:GET_DATA|data_out~9                     ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[4]            ; 1       ;
; tx:SEND_RX|Selector20~0                            ; 1       ;
; mux_n_to_8:GET_DATA|data_out[5]                    ; 1       ;
; tx:SEND_RX|shift_reg[6]                            ; 1       ;
; rx:GET_TX|state~21                                 ; 1       ;
; rx:GET_TX|bit_counter[1]~5                         ; 1       ;
; rx:GET_TX|bit_counter[0]~4                         ; 1       ;
; rx:GET_TX|bit_counter[2]~3                         ; 1       ;
; rx:GET_TX|bit_counter[0]~1                         ; 1       ;
; rx:GET_TX|bit_counter[2]~0                         ; 1       ;
; rx:GET_TX|state~20                                 ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~13  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|LessThan0~1            ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|LessThan0~0            ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~6             ; 1       ;
; mux_n_to_8:GET_DATA|data_out~8                     ; 1       ;
; mux_n_to_8:GET_DATA|data_out~7                     ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[3]            ; 1       ;
; tx:SEND_RX|Selector21~0                            ; 1       ;
; tx:SEND_RX|shift_reg[5]                            ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~13  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|LessThan0~1            ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|LessThan0~0            ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~13  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|LessThan0~1            ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|LessThan0~0            ; 1       ;
; rx:GET_TX|state~19                                 ; 1       ;
; rx:GET_TX|state~16                                 ; 1       ;
; rx:GET_TX|baudrate_counter[11]~20                  ; 1       ;
; rx:GET_TX|baudrate_counter[11]~19                  ; 1       ;
; rx:GET_TX|baudrate_counter[9]~18                   ; 1       ;
; rx:GET_TX|baudrate_counter[9]~17                   ; 1       ;
; rx:GET_TX|baudrate_counter[8]~15                   ; 1       ;
; rx:GET_TX|baudrate_counter[7]~14                   ; 1       ;
; rx:GET_TX|baudrate_counter[5]~13                   ; 1       ;
; rx:GET_TX|baudrate_counter[5]~12                   ; 1       ;
; rx:GET_TX|baudrate_counter[3]~11                   ; 1       ;
; rx:GET_TX|baudrate_counter[3]~10                   ; 1       ;
; rx:GET_TX|baudrate_counter[1]~9                    ; 1       ;
; rx:GET_TX|baudrate_counter[0]~8                    ; 1       ;
; rx:GET_TX|baudrate_counter[0]~5                    ; 1       ;
; rx:GET_TX|state~15                                 ; 1       ;
; rx:GET_TX|state~13                                 ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~5             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~11            ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out~3             ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]~1          ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[5]~0          ; 1       ;
; mux_n_to_8:GET_DATA|data_out~6                     ; 1       ;
; mux_n_to_8:GET_DATA|data_out~5                     ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[2]            ; 1       ;
; tx:SEND_RX|Selector22~0                            ; 1       ;
; tx:SEND_RX|shift_reg[4]                            ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~15   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~14   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~13   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~12   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~11   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~10   ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~9    ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~8    ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~7    ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter~6    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~11            ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~10            ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~9             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~8             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~7             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~6             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~5             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out~3             ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]~1          ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[6]~0          ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~10            ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~9             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~8             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~7             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~6             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~5             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out~3             ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]~1          ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]~0          ; 1       ;
; trigger:GEN_TRIGGER|state.WAIT_DATA~0              ; 1       ;
; rx:GET_TX|Selector17~0                             ; 1       ;
; rx:GET_TX|data_o~8                                 ; 1       ;
; rx:GET_TX|data_o~7                                 ; 1       ;
; rx:GET_TX|data_o~6                                 ; 1       ;
; rx:GET_TX|data_o~5                                 ; 1       ;
; trigger:GEN_TRIGGER|state~22                       ; 1       ;
; rx:GET_TX|data_o~4                                 ; 1       ;
; rx:GET_TX|data_o~3                                 ; 1       ;
; rx:GET_TX|data_o~2                                 ; 1       ;
; rx:GET_TX|Equal1~2                                 ; 1       ;
; rx:GET_TX|Equal1~1                                 ; 1       ;
; rx:GET_TX|Equal1~0                                 ; 1       ;
; rx:GET_TX|data_o~0                                 ; 1       ;
; rx:GET_TX|shift_register[0]                        ; 1       ;
; trigger:GEN_TRIGGER|state~21                       ; 1       ;
; mux_n_to_8:GET_DATA|data_out~4                     ; 1       ;
; mux_n_to_8:GET_DATA|data_out~3                     ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[0]            ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[0]            ; 1       ;
; mux_n_to_8:GET_DATA|data_out~1                     ; 1       ;
; mux_n_to_8:GET_DATA|data_out~0                     ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|data_out[1]            ; 1       ;
; tx:SEND_RX|Selector23~0                            ; 1       ;
; tx:SEND_RX|shift_reg[3]                            ; 1       ;
; trigger:GEN_TRIGGER|Selector4~1                    ; 1       ;
; mux_n_to_8:GET_DATA|Selector3~0                    ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~6                      ; 1       ;
; LCD:LCD_BOX|Add2~1                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_0~8                      ; 1       ;
; LCD:LCD_BOX|Add0~2                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~6                      ; 1       ;
; LCD:LCD_BOX|Add1~1                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~5                      ; 1       ;
; LCD:LCD_BOX|Add2~0                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_0~7                      ; 1       ;
; LCD:LCD_BOX|Add0~1                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~5                      ; 1       ;
; LCD:LCD_BOX|Add1~0                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~4                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~3                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_0~6                      ; 1       ;
; LCD:LCD_BOX|Add0~0                                 ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~4                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~3                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~2                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_2~2                      ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_0~5                      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|temp~0       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~3     ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~2     ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~1     ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Equal0~0     ; 1       ;
; LCD:LCD_BOX|COUNT_COUNTER_1~1                      ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector33~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector34~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector48~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector48~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector47~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector47~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector47~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector46~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector45~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector46~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector44~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector43~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector42~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector41~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector40~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector40~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector39~4          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector39~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~5          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~4          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector38~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector37~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector36~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~7           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector35~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector29~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector30~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector31~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~5          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~4          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector32~3          ; 1       ;
; trigger:GEN_TRIGGER|state~20                       ; 1       ;
; trigger:GEN_TRIGGER|state~18                       ; 1       ;
; rx:GET_TX|data_o[7]                                ; 1       ;
; rx:GET_TX|data_o[5]                                ; 1       ;
; rx:GET_TX|data_o[4]                                ; 1       ;
; rx:GET_TX|data_o[6]                                ; 1       ;
; rx:GET_TX|data_o[3]                                ; 1       ;
; rx:GET_TX|data_o[2]                                ; 1       ;
; rx:GET_TX|data_o[1]                                ; 1       ;
; rx:GET_TX|data_o[0]                                ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~7                    ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~6                    ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~4                    ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~2                    ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~1                    ; 1       ;
; trigger:GEN_TRIGGER|LessThan1~0                    ; 1       ;
; tx:SEND_RX|Selector25~0                            ; 1       ;
; mux_n_to_8:GET_DATA|data_out[0]                    ; 1       ;
; tx:SEND_RX|bit_counter[2]~4                        ; 1       ;
; tx:SEND_RX|bit_counter[1]~3                        ; 1       ;
; tx:SEND_RX|bit_counter[0]~2                        ; 1       ;
; tx:SEND_RX|Selector24~0                            ; 1       ;
; tx:SEND_RX|shift_reg[2]                            ; 1       ;
; tx:SEND_RX|state~19                                ; 1       ;
; tx:SEND_RX|state~18                                ; 1       ;
; tx:SEND_RX|state~17                                ; 1       ;
; tx:SEND_RX|state~16                                ; 1       ;
; tx:SEND_RX|state~15                                ; 1       ;
; mux_n_to_8:GET_DATA|state~16                       ; 1       ;
; mux_n_to_8:GET_DATA|state~15                       ; 1       ;
; mux_n_to_8:GET_DATA|state~14                       ; 1       ;
; mux_n_to_8:GET_DATA|state~13                       ; 1       ;
; mux_n_to_8:GET_DATA|Selector1~0                    ; 1       ;
; mux_n_to_8:GET_DATA|LessThan1~4                    ; 1       ;
; mux_n_to_8:GET_DATA|LessThan1~3                    ; 1       ;
; mux_n_to_8:GET_DATA|LessThan1~2                    ; 1       ;
; mux_n_to_8:GET_DATA|LessThan1~1                    ; 1       ;
; mux_n_to_8:GET_DATA|LessThan1~0                    ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector9~0           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector11~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~21           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~20           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector21~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~19           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector8~0           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|ptr~5                 ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector14~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Add0~0                ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector16~0          ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|temp         ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~18           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~17           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~16           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~15           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector12~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector10~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~14           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~4              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~3              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~2              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Equal1~1              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|op_state~12           ; 1       ;
; trigger:GEN_TRIGGER|trigger_out~0                  ; 1       ;
; trigger:GEN_TRIGGER|LessThan0~0                    ; 1       ;
; tx:SEND_RX|Selector17~3                            ; 1       ;
; tx:SEND_RX|Selector17~2                            ; 1       ;
; tx:SEND_RX|shift_reg[0]                            ; 1       ;
; tx:SEND_RX|Selector17~1                            ; 1       ;
; tx:SEND_RX|Selector17~0                            ; 1       ;
; tx:SEND_RX|Equal0~2                                ; 1       ;
; tx:SEND_RX|Equal0~1                                ; 1       ;
; tx:SEND_RX|Equal0~0                                ; 1       ;
; tx:SEND_RX|baudrate_counter[0]~15                  ; 1       ;
; tx:SEND_RX|data_sending_started~0                  ; 1       ;
; mux_n_to_8:GET_DATA|Selector4~0                    ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~8          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~7          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~6          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~5          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux15~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~4          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~1          ; 1       ;
; LCD:LCD_BOX|LINE2[19]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector17~0          ; 1       ;
; LCD:LCD_BOX|LINE2[3]                               ; 1       ;
; LCD:LCD_BOX|LINE2[11]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector18~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~5           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~4           ; 1       ;
; LCD:LCD_BOX|LINE2[18]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~3           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~2           ; 1       ;
; LCD:LCD_BOX|LINE2[2]                               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~1           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux16~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector5~0           ; 1       ;
; LCD:LCD_BOX|LINE2[10]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector18~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux20~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector18~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector19~3          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~8           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~7           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~6           ; 1       ;
; LCD:LCD_BOX|LINE2[17]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~4           ; 1       ;
; LCD:LCD_BOX|LINE2[1]                               ; 1       ;
; LCD:LCD_BOX|LINE2[9]                               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~3           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux17~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector6~2           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector19~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux21~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector19~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector19~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector20~2          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector20~1          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux22~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector20~0          ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux14~0               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~6           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~5           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~3           ; 1       ;
; LCD:LCD_BOX|LINE2[16]                              ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~2           ; 1       ;
; LCD:LCD_BOX|LINE2[0]                               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~1           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Selector7~0           ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|Mux18~0               ; 1       ;
; LCD:LCD_BOX|LINE2[8]                               ; 1       ;
; LCD:LCD_BOX|lcd16x2_ctrl:LCD|lcd_rs~2              ; 1       ;
; tx:SEND_RX|ack_o                                   ; 1       ;
; mux_n_to_8:GET_DATA|data_out[7]                    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[12]~39  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[11]~38  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[11]~37  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[10]~36  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[10]~35  ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[9]~34   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[9]~33   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[8]~32   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[8]~31   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[7]~30   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[7]~29   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[6]~28   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[6]~27   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[5]~26   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[5]~25   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[4]~24   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[4]~23   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[3]~21   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[3]~20   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[2]~19   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[2]~18   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[1]~17   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[1]~16   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[0]~15   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[0]~14   ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[0]      ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[1]      ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_number[2]      ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[12]~39  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[11]~38  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[11]~37  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[10]~36  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[10]~35  ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[9]~34   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[9]~33   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[8]~32   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[8]~31   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[7]~30   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[7]~29   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[6]~28   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[6]~27   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[5]~26   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[5]~25   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[4]~24   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[4]~23   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[3]~21   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[3]~20   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[2]~19   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[2]~18   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[1]~17   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[1]~16   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[0]~15   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[0]~14   ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[0]      ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[1]      ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_number[2]      ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[12]~39  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[11]~38  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[11]~37  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[10]~36  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[10]~35  ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[9]~34   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[9]~33   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[8]~32   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[8]~31   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[7]~30   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[7]~29   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[6]~28   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[6]~27   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[5]~26   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[5]~25   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[4]~24   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[4]~23   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[3]~21   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[3]~20   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[2]~19   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[2]~18   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[1]~17   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[1]~16   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[0]~15   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[0]~14   ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[0]      ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[1]      ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_number[2]      ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[8]~26    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[7]~25    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[7]~24    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[6]~23    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[6]~22    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[5]~21    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[5]~20    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[4]~19    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[4]~18    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[3]~17    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[3]~16    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[2]~15    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[2]~14    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[1]~12    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[1]~11    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]~10    ; 1       ;
; echo:\SEND_DATA:0:SEND_DATA|counter_pulse[0]~9     ; 1       ;
; mux_n_to_8:GET_DATA|data_out[4]                    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[8]~26    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]~25    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[7]~24    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[6]~23    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[6]~22    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[5]~21    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[5]~20    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[4]~19    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[4]~18    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[3]~17    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[3]~16    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[2]~15    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[2]~14    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[1]~13    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[1]~12    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[0]~10    ; 1       ;
; echo:\SEND_DATA:2:SEND_DATA|counter_pulse[0]~9     ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[8]~26    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]~25    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[7]~24    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[6]~23    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[6]~22    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[5]~21    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[5]~20    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[4]~19    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[4]~18    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[3]~17    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[3]~16    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[2]~15    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[2]~14    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[1]~12    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[1]~11    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[0]~10    ; 1       ;
; echo:\SEND_DATA:1:SEND_DATA|counter_pulse[0]~9     ; 1       ;
; rx:GET_TX|baudrate_counter[12]~4                   ; 1       ;
; rx:GET_TX|Add0~24                                  ; 1       ;
; rx:GET_TX|baudrate_counter[10]~3                   ; 1       ;
; rx:GET_TX|baudrate_counter[6]~2                    ; 1       ;
; rx:GET_TX|baudrate_counter[4]~1                    ; 1       ;
; rx:GET_TX|baudrate_counter[2]~0                    ; 1       ;
; rx:GET_TX|Add0~23                                  ; 1       ;
; rx:GET_TX|Add0~22                                  ; 1       ;
; rx:GET_TX|Add0~21                                  ; 1       ;
; rx:GET_TX|Add0~20                                  ; 1       ;
; rx:GET_TX|Add0~19                                  ; 1       ;
; rx:GET_TX|Add0~18                                  ; 1       ;
; rx:GET_TX|Add0~17                                  ; 1       ;
; rx:GET_TX|Add0~16                                  ; 1       ;
; rx:GET_TX|Add0~15                                  ; 1       ;
; rx:GET_TX|Add0~14                                  ; 1       ;
; rx:GET_TX|Add0~13                                  ; 1       ;
; rx:GET_TX|Add0~12                                  ; 1       ;
; rx:GET_TX|Add0~11                                  ; 1       ;
; rx:GET_TX|Add0~10                                  ; 1       ;
; rx:GET_TX|Add0~9                                   ; 1       ;
; rx:GET_TX|Add0~8                                   ; 1       ;
; rx:GET_TX|Add0~7                                   ; 1       ;
; rx:GET_TX|Add0~6                                   ; 1       ;
; rx:GET_TX|Add0~5                                   ; 1       ;
; rx:GET_TX|Add0~4                                   ; 1       ;
; rx:GET_TX|Add0~3                                   ; 1       ;
; rx:GET_TX|Add0~2                                   ; 1       ;
; rx:GET_TX|Add0~1                                   ; 1       ;
; rx:GET_TX|Add0~0                                   ; 1       ;
; mux_n_to_8:GET_DATA|data_out[3]                    ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~46      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~45      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~44      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~43      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~42      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~41      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~40      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~39      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~38      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~37      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~36      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~35      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~34      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~33      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~32      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~31      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~30      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~29      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~28      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~27      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~26      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~25      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~24      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~23      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~22      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~21      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~20      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~19      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~18      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~17      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~16      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~15      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~14      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~13      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~12      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~11      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~10      ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~9       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~8       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~7       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~6       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~5       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~4       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~3       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~2       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~1       ; 1       ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|Add0~0       ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[28]~86           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[27]~85           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[27]~84           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[26]~83           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[26]~82           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[25]~81           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[25]~80           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[24]~79           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[24]~78           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[23]~77           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[23]~76           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[22]~75           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[22]~74           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[21]~73           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[21]~72           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[20]~71           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[20]~70           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[19]~69           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[19]~68           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[18]~67           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[18]~66           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[17]~65           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[17]~64           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[16]~63           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[16]~62           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[15]~61           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[15]~60           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[14]~59           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[14]~58           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[13]~57           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[13]~56           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[12]~55           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[12]~54           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[11]~52           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[11]~51           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[10]~50           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[10]~49           ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[9]~48            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[9]~47            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[8]~46            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[8]~45            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[7]~44            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[7]~43            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[6]~42            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[6]~41            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[5]~40            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[5]~39            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[4]~38            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[4]~37            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[3]~36            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[3]~35            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[2]~34            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[2]~33            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[1]~32            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[1]~31            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[0]~30            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[0]~29            ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[0]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[1]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[2]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[3]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[4]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[5]               ; 1       ;
; trigger:GEN_TRIGGER|counter_delay[6]               ; 1       ;
; mux_n_to_8:GET_DATA|data_out[2]                    ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[22]~68           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[21]~67           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[21]~66           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[20]~65           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[20]~64           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[19]~62           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[19]~61           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[18]~60           ; 1       ;
; mux_n_to_8:GET_DATA|counter_delay[18]~59           ; 1       ;
+----------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 586 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 5 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 182 / 21,816 ( < 1 % ) ;
; Direct links          ; 226 / 32,401 ( < 1 % ) ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 463 / 10,320 ( 4 % )   ;
; R24 interconnects     ; 8 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 216 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.02) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.37) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 10                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.61) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 4                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.69) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.27) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 5                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 15           ; 0            ; 15           ; 0            ; 0            ; 16        ; 15           ; 0            ; 16        ; 16        ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 16           ; 1            ; 16           ; 16           ; 0         ; 1            ; 16           ; 0         ; 0         ; 16           ; 16           ; 16           ; 16           ; 10           ; 16           ; 16           ; 10           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ack_o              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx_out             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger_out        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_E              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_in              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo_in[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo_in[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo_in[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                      ;
+---------------------------------------------------+--------------------------------------------+-------------------+
; Source Register                                   ; Destination Register                       ; Delay Added in ns ;
+---------------------------------------------------+--------------------------------------------+-------------------+
; LCD:LCD_BOX|frequency_divider:DIVIDER|temp        ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 2.070             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[23] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[21] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[20] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[17] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[18] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[11] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[10] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[9]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[8]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[7]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[6]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[12] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[13] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[15] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[14] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[19] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[16] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[5]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[4]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[3]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[2]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[1]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[22] ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; LCD:LCD_BOX|frequency_divider:DIVIDER|counter[0]  ; LCD:LCD_BOX|frequency_divider:DIVIDER|temp ; 1.008             ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[7]           ; LCD:LCD_BOX|COUNT_COUNTER_2[1]             ; 0.188             ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[6]           ; LCD:LCD_BOX|COUNT_COUNTER_2[1]             ; 0.095             ;
; echo:\SEND_DATA:1:SEND_DATA|data_out[5]           ; LCD:LCD_BOX|COUNT_COUNTER_2[1]             ; 0.095             ;
; echo:\SEND_DATA:2:SEND_DATA|data_out[0]           ; LCD:LCD_BOX|COUNT_COUNTER_2[1]             ; 0.095             ;
; rx:GET_TX|shift_register[1]                       ; rx:GET_TX|data_o[1]                        ; 0.027             ;
; rx:GET_TX|shift_register[2]                       ; rx:GET_TX|data_o[2]                        ; 0.027             ;
; rx:GET_TX|shift_register[3]                       ; rx:GET_TX|data_o[3]                        ; 0.027             ;
; rx:GET_TX|shift_register[5]                       ; rx:GET_TX|data_o[5]                        ; 0.027             ;
; rx:GET_TX|shift_register[7]                       ; rx:GET_TX|data_o[7]                        ; 0.027             ;
; tx:SEND_RX|shift_reg[7]                           ; tx:SEND_RX|shift_reg[6]                    ; 0.021             ;
+---------------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C10E144C8 for design "ultrasonic"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 16 total pins
    Info (169086): Pin ack_o not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ultrasonic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node LCD:LCD_BOX|frequency_divider:DIVIDER|temp 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD:LCD_BOX|frequency_divider:DIVIDER|temp~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "echo_in" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.58 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 6 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at 22
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at 88
    Info (169178): Pin rx_in uses I/O standard 3.3-V LVTTL at 2
    Info (169178): Pin echo_in[1] uses I/O standard 3.3-V LVTTL at 85
    Info (169178): Pin echo_in[2] uses I/O standard 3.3-V LVTTL at 86
    Info (169178): Pin echo_in[0] uses I/O standard 3.3-V LVTTL at 84
Info (144001): Generated suppressed messages file C:/Users/USER/Desktop/highlevel/miniproject/output_files/ultrasonic.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 840 megabytes
    Info: Processing ended: Thu May 04 18:55:47 2017
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/USER/Desktop/highlevel/miniproject/output_files/ultrasonic.fit.smsg.


