{
  "id": 12126,
  "activeVersion": 41,
  "score": 8,
  "votableId": 22603002,
  "codingamerId": 734401,
  "views": 231,
  "commentableId": 22490881,
  "title": "Logic gates",
  "status": "ACCEPTED",
  "type": "PUZZLE_INOUT",
  "nickname": "b0n5a1",
  "publicHandle": "12126ac1541cf6b5c8799e89c8f7ac03bc4f5",
  "codingamerHandle": "62a2e4cb026a41f52204b83f5ca48b63104437",
  "lastVersion": {
    "version": 41,
    "autocloseTime": 1655405813569,
    "data": {
      "title": "Logic gates",
      "topics": [
        {
          "id": 117,
          "handle": "logic",
          "category": "FUNDAMENTALS",
          "labelMap": {
            "1": "Logic",
            "2": "Logic"
          },
          "puzzleCount": 14,
          "parentTopicId": 93
        }
      ],
      "solution": "#include <iostream>\n#include <string>\n#include <map>\n\nusing namespace std;\n\nint main()\n{\n    const map<char, bool> B { {'_', false}, {'-', true} };\n    map<string, string> inputs;\n    size_t inputCount, outputCount;\n    string name, signal, type, input1, input2;\n    \n    cin >> inputCount >> outputCount; cin.ignore(); //cerr << inputCount << \"\\n\" << outputCount << \"\\n\";\n    for (size_t i = 0; i < inputCount; ++i)\n    {\n        cin >> name >> signal; //cerr << name << \" \" << signal << \"\\n\";\n        inputs[name] = signal;\n    }\n\n    const size_t SIZE = signal.size(); \n    for (size_t i = 0; i < outputCount; ++i)\n    {\n        cin >> name >> type >> input1 >> input2; //cerr << name << \" \" << type << \" \" << input1 << \" \" << input2 << \"\\n\";\n        const string& in1 = inputs[input1];\n        const string& in2 = inputs[input2];\n        cout << name << \" \";\n        if (\"AND\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (B.at(in1[i]) && B.at(in2[i]) ? '-' : '_');\n        else if (\"OR\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (B.at(in1[i]) || B.at(in2[i]) ? '-' : '_');\n        else if (\"XOR\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (B.at(in1[i]) ^ B.at(in2[i]) ? '-' : '_');\n        else if (\"NAND\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (!(B.at(in1[i]) && B.at(in2[i])) ? '-' : '_');\n        else if (\"NOR\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (!(B.at(in1[i]) || B.at(in2[i])) ? '-' : '_');\n        else if (\"NXOR\" == type) for (size_t i = 0; i < SIZE; ++i) cout << (!(B.at(in1[i]) ^ B.at(in2[i])) ? '-' : '_');\n        else cerr << \"ERROR : unknown type -> \" << type << \"\\n\";\n        cout << \"\\n\";\n    }\n\n    return 0;\n}",
      "statement": "A logic gate is an electronic device implementing a boolean function, performing a logical operation on one or more binary inputs and producing a single binary output.\n\nGiven [[n]] input signal names and their respective data, and [[m]] output signal names with their respective type of gate and two input signal names, provide [[m]] output signal names and their respective data, in the same order as provided in input description.\n\nAll type of gates will always have two inputs and one output.\nAll input signal data always have the same length.\n\nThe type of gates are :\n<<AND>> : performs a logical <<AND>> operation.\n<<OR>> : performs a logical <<OR>> operation. \n<<XOR>> : performs a logical <<exclusive OR>> operation.\n<<NAND>> : performs a logical <<inverted AND>> operation.\n<<NOR>> : performs a logical <<inverted OR>> operation.\n<<NXOR>>  : performs a logical <<inverted exclusive OR>> operation.\n\nSignals are represented with <<underscore>> and <<minus>> characters, an <<undescore>> matching a low level (0, or false) and a <<minus>> matching a high level (1, or true).",
      "testCases": [
        {
          "title": "2 input signals, 3 gates",
          "isTest": true,
          "testIn": "2\n3\nA __---___---___---___---___\nB ____---___---___---___---_\nC AND A B\nD OR A B\nE XOR A B",
          "testOut": "C ____-_____-_____-_____-___\nD __-----_-----_-----_-----_\nE __--_--_--_--_--_--_--_--_",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "2 input signals, 3 gates",
          "isTest": false,
          "testIn": "2\n3\nA ____---___---___---___---_\nB ___---___---___---___---__\nD AND A B\nE OR A B\nF XOR A B",
          "testOut": "D ____--____--____--____--__\nE ___----__----__----__----_\nF ___-__-__-__-__-__-__-__-_",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "Inverter (NAND)",
          "isTest": true,
          "testIn": "1\n1\nA __---___---___---___---___\nB NAND A A",
          "testOut": "B --___---___---___---___---",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "Inverter (NOR)",
          "isTest": false,
          "testIn": "1\n1\nA __-_--__---___--__-_-_-_---_____\nB NOR A A",
          "testOut": "B --_-__--___---__--_-_-_-___-----",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "AND",
          "isTest": true,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ___---___---___---___---__\nIN2 --__--__--__--__--__--__--\nOUT1 AND CLK IN1\nOUT2 AND CLK IN2\nOUT3 AND IN1 IN2",
          "testOut": "OUT1 ___-_-___-_-___-_-___-_-__\nOUT2 _-___-___-___-___-___-___-\nOUT3 ____--___-______--___-____",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "AND",
          "isTest": false,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ----____----____----____--\nIN2 --__--__--__--__--__--__--\nOUT1 AND CLK IN1\nOUT2 AND CLK IN2\nOUT3 AND IN1 IN2",
          "testOut": "OUT1 _-_-_____-_-_____-_-_____-\nOUT2 _-___-___-___-___-___-___-\nOUT3 --______--______--______--",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "OR",
          "isTest": true,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ----____----____----____--\nIN2 --__--__--__--__--__--__--\nOUT1 OR CLK IN1\nOUT2 OR CLK IN2\nOUT3 OR IN1 IN2",
          "testOut": "OUT1 ----_-_-----_-_-----_-_---\nOUT2 --_---_---_---_---_---_---\nOUT3 ------__------__------__--",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "OR",
          "isTest": false,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ___---___---___---___---__\nIN2 --__--__--__--__--__--__--\nOUT1 OR CLK IN1\nOUT2 OR CLK IN2\nOUT3 OR IN1 IN2",
          "testOut": "OUT1 _-_---_-_---_-_---_-_---_-\nOUT2 --_---_---_---_---_---_---\nOUT3 --_---__------_---__------",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "XOR",
          "isTest": true,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_\nIN1 __--__--__--__--__--__--__--__--_\nIN2 ___---___---___---___---___---___\nOUT1 XOR IN1 CLK\nOUT2 XOR IN2 CLK\nOUT3 XOR IN2 IN1",
          "testOut": "OUT1 _--__--__--__--__--__--__--__--__\nOUT2 _-__-__-__-__-__-__-__-__-__-__-_\nOUT3 __-_----_-____-_----_-____-_----_",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "XOR",
          "isTest": false,
          "testIn": "3\n3\nCLK -_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ----____----____----____----____-\nIN2 ---____----____----____----____--\nOUT1 XOR IN1 CLK\nOUT2 XOR IN2 CLK\nOUT3 XOR IN2 IN1",
          "testOut": "OUT1 _-_--_-__-_--_-__-_--_-__-_--_-__\nOUT2 _-__-_--_-__-_--_-__-_--_-__-_--_\nOUT3 ___-___-___-___-___-___-___-___-_",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "Buffer (OR)",
          "isTest": true,
          "testIn": "1\n1\nIN0 -_--__---___----____-_--__---___\nOUT OR IN0 IN0",
          "testOut": "OUT -_--__---___----____-_--__---___",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "Buffer (AND)",
          "isTest": false,
          "testIn": "1\n1\nIN0 ---___----____-_-_--__--__---___--_-_--\nOUT AND IN0 IN0",
          "testOut": "OUT ---___----____-_-_--__--__---___--_-_--",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "NAND",
          "isTest": true,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ___---___---___---___---__\nIN2 --__--__--__--__--__--__--\nOUT1 NAND CLK IN1\nOUT2 NAND CLK IN2\nOUT3 NAND IN1 IN2",
          "testOut": "OUT1 ---_-_---_-_---_-_---_-_--\nOUT2 -_---_---_---_---_---_---_\nOUT3 ----__---_------__---_----",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "NAND",
          "isTest": false,
          "testIn": "3\n3\nCLK _-_-_-_-_-_-_-_-_-_-_-_-_-\nIN1 ----____----____----____--\nIN2 --__--__--__--__--__--__--\nOUT1 NAND CLK IN1\nOUT2 NAND CLK IN2\nOUT3 NAND IN1 IN2",
          "testOut": "OUT1 -_-_-----_-_-----_-_-----_\nOUT2 -_---_---_---_---_---_---_\nOUT3 __------__------__------__",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "NOR",
          "isTest": true,
          "testIn": "3\n2\nIN1 --__--__--__--__--__--__--__--__--__\nIN2 ____----____----____----____----____\nIN3 --------________--------________----\nOUT1 NOR IN2 IN1\nOUT2 NOR IN2 IN3",
          "testOut": "OUT1 __--______--______--______--______--\nOUT2 ________----____________----________",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "NOR",
          "isTest": false,
          "testIn": "3\n2\nIN1 -_--__---___----____-----_____-_--__\nIN2 __----____----____----____----____--\nIN3 ----________--------________--------\nOUT1 NOR IN1 IN3\nOUT2 NOR IN1 IN2",
          "testOut": "OUT1 ____--___---_____________---________\nOUT2 _-_______-______--_______-_____-____",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "NXOR",
          "isTest": true,
          "testIn": "4\n3\nA -_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_-_\nB --__--__--__--____----____----______------\nC -_-__--__--__---___---___---___----____---\nD -----_____-----_____-----_____-----_____--\nX NXOR A B\nY NXOR B C\nZ NXOR C D",
          "testOut": "X -__--__--__--__-_--_-__-_--_-__-_-_--_-_-_\nY -__-_-_-_-_-_-__--_------_--__-____-___---\nZ -_-____--_-__--_---_--______--_--------_--",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "NXOR",
          "isTest": false,
          "testIn": "4\n3\nA ---___---___---___---___---___---___---___\nB _-_-_-_-_-_----___---____----____----____-\nC ---______------______--------_-_-_-_-_-_--\nD --__--__--__--__--__--__--__--__--__--__--\nX NXOR A C\nY NXOR B D\nZ NXOR B C",
          "testOut": "X ------______------______---__--_--_--_--__\nY _--__--__--_--_-____-_--_-__-_--_-__-_--_-\nZ _-__-_-_--_-------_______-----_-__-_--_-_-",
          "isValidator": true,
          "needValidation": true
        },
        {
          "title": "All gates",
          "isTest": true,
          "testIn": "4\n16\nZORGLUB ----____----____----____----____----____--\nMEGAMAN --____----____----____----____----____----\nZOLTRON ---___---___------______------______-_-_-_\nPEW_PEW -_-_-_-_------_____----____---___--__--__-\nOUTPUT1 AND ZORGLUB MEGAMAN\nOUTPUT2 OR ZORGLUB ZOLTRON\nOUTPUT3 XOR ZORGLUB PEW_PEW\nOUTPUT4 AND ZORGLUB ZORGLUB\nROGUE_1 OR MEGAMAN MEGAMAN\nROGUE_2 NAND MEGAMAN MEGAMAN\nROGUE_3 NOR PEW_PEW PEW_PEW\nROGUE_4 NXOR PEW_PEW MEGAMAN\nSQUAD_1 NAND PEW_PEW MEGAMAN\nSQUAD_2 OR ZOLTRON PEW_PEW\nSQUAD_3 NOR ZOLTRON PEW_PEW\nSQUAD_4 AND ZOLTRON PEW_PEW\nMIKADO1 AND MEGAMAN PEW_PEW\nMIKADO2 OR MEGAMAN PEW_PEW\nMIKADO3 XOR MEGAMAN MEGAMAN\nMIKADO4 NXOR ZOLTRON ZOLTRON",
          "testOut": "OUTPUT1 --______--______--______--______--______--\nOUTPUT2 ----__--------------____------__-----_-_--\nOUTPUT3 _-_--_-_____--__---_---_---_--__-__-_--_-_\nOUTPUT4 ----____----____----____----____----____--\nROGUE_1 --____----____----____----____----____----\nROGUE_2 __----____----____----____----____----____\nROGUE_3 _-_-_-_-______-----____----___---__--__--_\nROGUE_4 -__-_--_--________-___-___-______-_--_-__-\nSQUAD_1 _-----_-__------------_----------_----_--_\nSQUAD_2 ---_-_------------_----_------___--_---_--\nSQUAD_3 ___-_-____________-____-______---__-___-__\nSQUAD_4 -_-___-_-___--_____________---________-___\nMIKADO1 -_____-_--____________-__________-____-__-\nMIKADO2 ---_-_------------_-------_--------__-----\nMIKADO3 __________________________________________\nMIKADO4 ------------------------------------------",
          "isValidator": false,
          "needValidation": true
        },
        {
          "title": "All gates",
          "isTest": false,
          "testIn": "4\n16\nA -----_____-----_____-----_____-----_____-----___\nB -___---___---___---___---___---___---___---___--\nC -_-_-_-_-_-_-_--__--__--__--__--__--__---___---_\nD ____----____----____----____----_____-----______\nE AND B C\nF OR B D\nG XOR B A\nH AND B A\nI OR C C\nJ NAND C C\nK NOR A A\nL NXOR A C\nM NAND A C\nN OR D A\nO NOR D A\nP AND D A\nQ AND C A\nR OR C A\nS XOR C C\nT NXOR D D",
          "testOut": "E -___-_-___-_-_____-___--______-___--____-_____-_\nF -___----__---------_-----___----__---------___--\nG _---_--______--_---_--______--_---_--______--_--\nH -___-_____---_________---_____-___-_____---_____\nI -_-_-_-_-_-_-_--__--__--__--__--__--__---___---_\nJ _-_-_-_-_-_-_-__--__--__--__--__--__--___---___-\nK _____-----_____-----_____-----_____-----_____---\nL -_-_--_-_--_-_-_--____--_-__----__-_--__-___-__-\nM _-_-_-----_-_-_-------__------__--_-----_---_---\nN --------__------____-----___-------__--------___\nO ________--______----_____---_______--________---\nP ____-_______---_____----______--________--______\nQ -_-_-_____-_-_-_______--______--__-_____-___-___\nR -----_-_-_------__-------_--__------__---------_\nS ________________________________________________\nT ------------------------------------------------",
          "isValidator": true,
          "needValidation": true
        }
      ],
      "difficulty": "easy",
      "constraints": "1 ≤ [[n]] ≤ 4\n1 ≤ [[m]] ≤ 16",
      "coverBinaryId": 83938841606531,
      "stubGenerator": "read n:int\nread m:int\nloop n read inputName:word(8) inputSignal:word(64)\nloop m read outputName:word(8) type:word(8) inputName1:word(8) inputName2:word(8)\nloop m write output name and signal",
      "inputDescription": "<<Line 1 :>> [[n]] number of input signals.\n<<Line 2 :>> [[m]] number of output signals.\n<<[[n]] next lines>> : two space separated strings : name of input signal, then signal form.\n<<[[m]] next lines>> : four space separated strings :  name of output signal, then type of logic gate, then first input name, then second input name.",
      "solutionLanguage": "C++",
      "outputDescription": "<<[[m]] lines>> : two space separated strings : name of output signal, then signal form."
    },
    "draft": false,
    "readyForModeration": true,
    "statementHTML": "<div class=\"statement-body\">\n<div class=\"statement-section statement-goal\">\n   <h2><span class=\"icon icon-goal\">&nbsp;</span><span>Goal </span></h2>\n   <span class=\"question-statement\">A logic gate is an electronic device implementing a boolean function, performing a logical operation on one or more binary inputs and producing a single binary output.<br><br>Given <var>n</var> input signal names and their respective data, and <var>m</var> output signal names with their respective type of gate and two input signal names, provide <var>m</var> output signal names and their respective data, in the same order as provided in input description.<br><br>All type of gates will always have two inputs and one output.<br>All input signal data always have the same length.<br><br>The type of gates are :<br><strong>AND</strong> : performs a logical <strong>AND</strong> operation.<br><strong>OR</strong> : performs a logical <strong>OR</strong> operation. <br><strong>XOR</strong> : performs a logical <strong>exclusive OR</strong> operation.<br><strong>NAND</strong> : performs a logical <strong>inverted AND</strong> operation.<br><strong>NOR</strong> : performs a logical <strong>inverted OR</strong> operation.<br><strong>NXOR</strong>  : performs a logical <strong>inverted exclusive OR</strong> operation.<br><br>Signals are represented with <strong>underscore</strong> and <strong>minus</strong> characters, an <strong>undescore</strong> matching a low level (0, or false) and a <strong>minus</strong> matching a high level (1, or true).</span>\n</div>\n<div class=\"statement-section statement-protocol\">\n   <div class=\"blk\">\n      <div class=\"title\">Input</div>\n      <div class=\"question-statement-input\"><strong>Line 1 :</strong> <var>n</var> number of input signals.<br><strong>Line 2 :</strong> <var>m</var> number of output signals.<br><strong><var>n</var> next lines</strong> : two space separated strings : name of input signal, then signal form.<br><strong><var>m</var> next lines</strong> : four space separated strings :  name of output signal, then type of logic gate, then first input name, then second input name.</div>\n   </div>\n   <div class=\"blk\">\n      <div class=\"title\">Output</div>\n      <div class=\"question-statement-output\"><strong><var>m</var> lines</strong> : two space separated strings : name of output signal, then signal form.</div>\n   </div>\n   <div class=\"blk\">\n      <div class=\"title\">Constraints</div>\n      <div class=\"question-statement-constraints\">1 &le; <var>n</var> &le; 4<br>1 &le; <var>m</var> &le; 16</div>\n   </div>\n   <div class=\"blk\">\n      <div class=\"title\">Example</div>\n      <div class=\"statement-inout\">\n         <div class=\"statement-inout-in\">\n            <div class=\"title\">Input</div>\n            <pre class=\"question-statement-example-in\">2\n3\nA __---___---___---___---___\nB ____---___---___---___---_\nC AND A B\nD OR A B\nE XOR A B</pre>\n         </div>\n         <div class=\"statement-inout-out\">\n            <div class=\"title\">Output</div>\n            <pre class=\"question-statement-example-out\">C ____-_____-_____-_____-___\nD __-----_-----_-----_-----_\nE __--_--_--_--_--_--_--_--_</pre>\n         </div>\n      </div>\n   </div>\n</div>"
  },
  "validatedFor": 117844797519,
  "avatar": 1848632360793,
  "commentCount": 7,
  "upVotes": 8,
  "downVotes": 0,
  "validateAction": {
    "actionId": 665492,
    "progress": 1,
    "alreadyDone": false
  },
  "statusHistory": [
    {
      "status": "ACCEPTED",
      "date": 1652885151517,
      "data": {
        "author": "ACTION"
      }
    }
  ],
  "editable": true,
  "draft": false,
  "readyForModeration": true
}