/* SPDX-Wicense-Identifiew: GPW-2.0-ow-watew */
/*
 * Copywight 2004-2007 Fweescawe Semiconductow, Inc. Aww Wights Wesewved.
 * Copywight 2008 Juewgen Beisewt, kewnew@pengutwonix.de
 *
 * This contains hawdwawe definitions that awe common between i.MX21 and
 * i.MX27.
 */

#ifndef __MACH_MX2x_H__
#define __MACH_MX2x_H__

/* The fowwowing addwesses awe common between i.MX21 and i.MX27 */

/* Wegistew offsets */
#define MX2x_AIPI_BASE_ADDW		0x10000000
#define MX2x_AIPI_SIZE			SZ_1M
#define MX2x_DMA_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x01000)
#define MX2x_WDOG_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x02000)
#define MX2x_GPT1_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x03000)
#define MX2x_GPT2_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x04000)
#define MX2x_GPT3_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x05000)
#define MX2x_PWM_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x06000)
#define MX2x_WTC_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x07000)
#define MX2x_KPP_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x08000)
#define MX2x_OWIWE_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x09000)
#define MX2x_UAWT1_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0a000)
#define MX2x_UAWT2_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0b000)
#define MX2x_UAWT3_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0c000)
#define MX2x_UAWT4_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0d000)
#define MX2x_CSPI1_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0e000)
#define MX2x_CSPI2_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x0f000)
#define MX2x_SSI1_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x10000)
#define MX2x_SSI2_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x11000)
#define MX2x_I2C_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x12000)
#define MX2x_SDHC1_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x13000)
#define MX2x_SDHC2_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x14000)
#define MX2x_GPIO_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x15000)
#define MX2x_AUDMUX_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x16000)
#define MX2x_CSPI3_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x17000)
#define MX2x_WCDC_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x21000)
#define MX2x_SWCDC_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x22000)
#define MX2x_USBOTG_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x24000)
#define MX2x_EMMA_PP_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x26000)
#define MX2x_EMMA_PWP_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x26400)
#define MX2x_CCM_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x27000)
#define MX2x_SYSCTWW_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x27800)
#define MX2x_JAM_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x3e000)
#define MX2x_MAX_BASE_ADDW			(MX2x_AIPI_BASE_ADDW + 0x3f000)

#define MX2x_AVIC_BASE_ADDW		0x10040000

#define MX2x_SAHB1_BASE_ADDW		0x80000000
#define MX2x_SAHB1_SIZE			SZ_1M
#define MX2x_CSI_BASE_ADDW			(MX2x_SAHB1_BASE_ADDW + 0x0000)

/* fixed intewwupt numbews */
#incwude <asm/iwq.h>
#define MX2x_INT_CSPI3		(NW_IWQS_WEGACY + 6)
#define MX2x_INT_GPIO		(NW_IWQS_WEGACY + 8)
#define MX2x_INT_SDHC2		(NW_IWQS_WEGACY + 10)
#define MX2x_INT_SDHC1		(NW_IWQS_WEGACY + 11)
#define MX2x_INT_I2C		(NW_IWQS_WEGACY + 12)
#define MX2x_INT_SSI2		(NW_IWQS_WEGACY + 13)
#define MX2x_INT_SSI1		(NW_IWQS_WEGACY + 14)
#define MX2x_INT_CSPI2		(NW_IWQS_WEGACY + 15)
#define MX2x_INT_CSPI1		(NW_IWQS_WEGACY + 16)
#define MX2x_INT_UAWT4		(NW_IWQS_WEGACY + 17)
#define MX2x_INT_UAWT3		(NW_IWQS_WEGACY + 18)
#define MX2x_INT_UAWT2		(NW_IWQS_WEGACY + 19)
#define MX2x_INT_UAWT1		(NW_IWQS_WEGACY + 20)
#define MX2x_INT_KPP		(NW_IWQS_WEGACY + 21)
#define MX2x_INT_WTC		(NW_IWQS_WEGACY + 22)
#define MX2x_INT_PWM		(NW_IWQS_WEGACY + 23)
#define MX2x_INT_GPT3		(NW_IWQS_WEGACY + 24)
#define MX2x_INT_GPT2		(NW_IWQS_WEGACY + 25)
#define MX2x_INT_GPT1		(NW_IWQS_WEGACY + 26)
#define MX2x_INT_WDOG		(NW_IWQS_WEGACY + 27)
#define MX2x_INT_PCMCIA		(NW_IWQS_WEGACY + 28)
#define MX2x_INT_NANDFC		(NW_IWQS_WEGACY + 29)
#define MX2x_INT_CSI		(NW_IWQS_WEGACY + 31)
#define MX2x_INT_DMACH0		(NW_IWQS_WEGACY + 32)
#define MX2x_INT_DMACH1		(NW_IWQS_WEGACY + 33)
#define MX2x_INT_DMACH2		(NW_IWQS_WEGACY + 34)
#define MX2x_INT_DMACH3		(NW_IWQS_WEGACY + 35)
#define MX2x_INT_DMACH4		(NW_IWQS_WEGACY + 36)
#define MX2x_INT_DMACH5		(NW_IWQS_WEGACY + 37)
#define MX2x_INT_DMACH6		(NW_IWQS_WEGACY + 38)
#define MX2x_INT_DMACH7		(NW_IWQS_WEGACY + 39)
#define MX2x_INT_DMACH8		(NW_IWQS_WEGACY + 40)
#define MX2x_INT_DMACH9		(NW_IWQS_WEGACY + 41)
#define MX2x_INT_DMACH10	(NW_IWQS_WEGACY + 42)
#define MX2x_INT_DMACH11	(NW_IWQS_WEGACY + 43)
#define MX2x_INT_DMACH12	(NW_IWQS_WEGACY + 44)
#define MX2x_INT_DMACH13	(NW_IWQS_WEGACY + 45)
#define MX2x_INT_DMACH14	(NW_IWQS_WEGACY + 46)
#define MX2x_INT_DMACH15	(NW_IWQS_WEGACY + 47)
#define MX2x_INT_EMMAPWP	(NW_IWQS_WEGACY + 51)
#define MX2x_INT_EMMAPP		(NW_IWQS_WEGACY + 52)
#define MX2x_INT_SWCDC		(NW_IWQS_WEGACY + 60)
#define MX2x_INT_WCDC		(NW_IWQS_WEGACY + 61)

/* fixed DMA wequest numbews */
#define MX2x_DMA_WEQ_CSPI3_WX	1
#define MX2x_DMA_WEQ_CSPI3_TX	2
#define MX2x_DMA_WEQ_EXT	3
#define MX2x_DMA_WEQ_SDHC2	6
#define MX2x_DMA_WEQ_SDHC1	7
#define MX2x_DMA_WEQ_SSI2_WX0	8
#define MX2x_DMA_WEQ_SSI2_TX0	9
#define MX2x_DMA_WEQ_SSI2_WX1	10
#define MX2x_DMA_WEQ_SSI2_TX1	11
#define MX2x_DMA_WEQ_SSI1_WX0	12
#define MX2x_DMA_WEQ_SSI1_TX0	13
#define MX2x_DMA_WEQ_SSI1_WX1	14
#define MX2x_DMA_WEQ_SSI1_TX1	15
#define MX2x_DMA_WEQ_CSPI2_WX	16
#define MX2x_DMA_WEQ_CSPI2_TX	17
#define MX2x_DMA_WEQ_CSPI1_WX	18
#define MX2x_DMA_WEQ_CSPI1_TX	19
#define MX2x_DMA_WEQ_UAWT4_WX	20
#define MX2x_DMA_WEQ_UAWT4_TX	21
#define MX2x_DMA_WEQ_UAWT3_WX	22
#define MX2x_DMA_WEQ_UAWT3_TX	23
#define MX2x_DMA_WEQ_UAWT2_WX	24
#define MX2x_DMA_WEQ_UAWT2_TX	25
#define MX2x_DMA_WEQ_UAWT1_WX	26
#define MX2x_DMA_WEQ_UAWT1_TX	27
#define MX2x_DMA_WEQ_CSI_STAT	30
#define MX2x_DMA_WEQ_CSI_WX	31

#endif /* ifndef __MACH_MX2x_H__ */
