// GPIO

#define GPIO_PA_BASE 0x40006000
#define GPIO_PB_BASE 0x40006024
#define GPIO_PC_BASE 0x40006048
#define GPIO_EX_BASE 0x40006100

#define GPIO_Px_LEN 0x24
#define GPIO_EX_LEN 0x28

#define GPIO_Px_CTRL     0x00
#define GPIO_Px_MODEL    0x04
#define GPIO_Px_MODEH    0x08
#define GPIO_Px_DOUT     0x0c
#define GPIO_Px_DOUTSET  0x10
#define GPIO_Px_DOUTCLR  0x14
#define GPIO_Px_DOUTTGL  0x18
#define GPIO_Px_DIN      0x1c
#define GPIO_Px_PINLOCKN 0x20

#define GPIO_PA_CTRL     GPIO_PA_BASE + 0x00
#define GPIO_PA_MODEL    GPIO_PA_BASE + 0x04
#define GPIO_PA_MODEH    GPIO_PA_BASE + 0x08
#define GPIO_PA_DOUT     GPIO_PA_BASE + 0x0c
#define GPIO_PA_DOUTSET  GPIO_PA_BASE + 0x10
#define GPIO_PA_DOUTCLR  GPIO_PA_BASE + 0x14
#define GPIO_PA_DOUTTGL  GPIO_PA_BASE + 0x18
#define GPIO_PA_DIN      GPIO_PA_BASE + 0x1c
#define GPIO_PA_PINLOCKN GPIO_PA_BASE + 0x20

#define GPIO_PB_CTRL     GPIO_PB_BASE + 0x00
#define GPIO_PB_MODEL    GPIO_PB_BASE + 0x04
#define GPIO_PB_MODEH    GPIO_PB_BASE + 0x08
#define GPIO_PB_DOUT     GPIO_PB_BASE + 0x0c
#define GPIO_PB_DOUTSET  GPIO_PB_BASE + 0x10
#define GPIO_PB_DOUTCLR  GPIO_PB_BASE + 0x14
#define GPIO_PB_DOUTTGL  GPIO_PB_BASE + 0x18
#define GPIO_PB_DIN      GPIO_PB_BASE + 0x1c
#define GPIO_PB_PINLOCKN GPIO_PB_BASE + 0x20

#define GPIO_PC_CTRL     GPIO_PC_BASE + 0x00
#define GPIO_PC_MODEL    GPIO_PC_BASE + 0x04
#define GPIO_PC_MODEH    GPIO_PC_BASE + 0x08
#define GPIO_PC_DOUT     GPIO_PC_BASE + 0x0c
#define GPIO_PC_DOUTSET  GPIO_PC_BASE + 0x10
#define GPIO_PC_DOUTCLR  GPIO_PC_BASE + 0x14
#define GPIO_PC_DOUTTGL  GPIO_PC_BASE + 0x18
#define GPIO_PC_DIN      GPIO_PC_BASE + 0x1c
#define GPIO_PC_PINLOCKN GPIO_PC_BASE + 0x20

#define GPIO_EXTIPSELL 0x000
#define GPIO_EXTIPSELH 0x004
#define GPIO_EXTIRISE  0x008
#define GPIO_EXTIFALL  0x00c
#define GPIO_IEN       0x010
#define GPIO_IF        0x014
#define GPIO_IFC       0x01c

// CMU

#define CMU_BASE2 0x400c8000

#define CMU_HFPERCLKDIV  CMU_BASE2 + 0x008
#define CMU_HFCORECLKEN0 CMU_BASE2 + 0x040
#define CMU_HFPERCLKEN0  CMU_BASE2 + 0x044
#define CMU_CMD          CMU_BASE2 + 0x024

#define CMU2_HFPERCLKEN0_DAC0   (1 << 17)
#define CMU2_HFPERCLKEN0_PRS    (1 << 15)
#define CMU2_HFPERCLKEN0_GPIO   (1 << 13)
#define CMU2_HFPERCLKEN0_TIMER1 (1 << 6)

#define CMU_HFCORECLKEN0_DMA (1 << 0)

// TIMER1

#define TIMER1_BASE 0x40010400

#define TIMER1_CMD TIMER1_BASE + 0x04
#define TIMER1_IEN TIMER1_BASE + 0x0c
#define TIMER1_IFC TIMER1_BASE + 0x18
#define TIMER1_TOP TIMER1_BASE + 0x1c
#define TIMER1_CNT TIMER1_BASE + 0x24

// NVIC

#define ISER0 (0xe000e100)
#define ISER1 (0xe000e104)
#define ICER0 (0xe000e180)
#define ICER1 (0xe000e184)
#define ISPR0 (0xe000e200)
#define ISPR1 (0xe000e204)
#define ICPR0 (0xe000e280)
#define ICPR1 (0xe000e284)
#define IABR0 (0xe000e300)
#define IABR1 (0xe000e304)

// IPR

#define IPR_BASE  0xe000e400

#define IPR0 IPR_BASE + 0x00
#define IPR1 IPR_BASE + 0x04
#define IPR2 IPR_BASE + 0x08
#define IPR3 IPR_BASE + 0x0c

// EMU

#define EMU_BASE2 0x400c6000

#define EMU_CTRL EMU_BASE2 + 0x000

// DAC0

#define DAC0_BASE2 0x40004000

#define DAC0_CTRL     DAC0_BASE2 + 0x000
#define DAC0_CH0CTRL  DAC0_BASE2 + 0x008
#define DAC0_CH1CTRL  DAC0_BASE2 + 0x00c
#define DAC0_IEN      DAC0_BASE2 + 0x010
#define DAC0_IF       DAC0_BASE2 + 0x014
#define DAC0_IFS      DAC0_BASE2 + 0x018
#define DAC0_IFC      DAC0_BASE2 + 0x01c
#define DAC0_CH0DATA  DAC0_BASE2 + 0x020
#define DAC0_CH1DATA  DAC0_BASE2 + 0x024
#define DAC0_COMBDATA DAC0_BASE2 + 0x028

// DMA

#define DMA_BASE 0x400c2000

#define DMA_STATUS      DMA_BASE + 0x0000
#define DMA_CONFIG      DMA_BASE + 0x0004
#define DMA_CTRLBASE    DMA_BASE + 0x0008
#define DMA_ALTCTRLBASE DMA_BASE + 0x000c
#define DMA_CHUSEBURSTS DMA_BASE + 0x0018
#define DMA_CHUSEBURSTC DMA_BASE + 0x001c
#define DMA_REQMASKC    DMA_BASE + 0x0024
#define DMA_CHENS       DMA_BASE + 0x0028
#define DMA_CHALTC      DMA_BASE + 0x0034
#define DMA_IFC         DMA_BASE + 0x1008
#define DMA_IEN         DMA_BASE + 0x100c
#define DMA_CH0_CTRL    DMA_BASE + 0x1100

// PRS

#define PRS_BASE 0x400cc000

#define PRS_CH0_CTRL PRS_BASE + 0x010

// System Control Block

#define SCR          (0xe000ed10)
#define SYSTICK_CTRL (0xe000e010)
#define SYSTICK_LOAD (0xe000e014)

