

================================================================
== Vitis HLS Report for 'crc24a'
================================================================
* Date:           Wed Jul  5 16:21:45 2023

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        practsam
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu7ev-ffvc1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  5.291 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+
        |                                  |                       |  Latency (cycles) |  Latency (absolute)  |  Interval | Pipeline|
        |             Instance             |         Module        |   min   |   max   |    min    |    max   | min | max |   Type  |
        +----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+
        |grp_crc24a_Pipeline_loop1_fu_236  |crc24a_Pipeline_loop1  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        |grp_crc24a_Pipeline_loop3_fu_269  |crc24a_Pipeline_loop3  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        |grp_crc24a_Pipeline_loop4_fu_308  |crc24a_Pipeline_loop4  |        5|        ?|  50.000 ns|         ?|    5|    ?|       no|
        |grp_crc24a_Pipeline_loop6_fu_339  |crc24a_Pipeline_loop6  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        +----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     251|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|   279|   82587|   73016|    -|
|Memory           |        0|     -|      41|      41|    0|
|Multiplexer      |        -|     -|       -|    2934|    -|
|Register         |        -|     -|     172|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|   279|   82800|   76242|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      624|  1728|  460800|  230400|   96|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|    16|      17|      33|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +----------------------------------+-----------------------+---------+-----+-------+-------+-----+
    |             Instance             |         Module        | BRAM_18K| DSP |   FF  |  LUT  | URAM|
    +----------------------------------+-----------------------+---------+-----+-------+-------+-----+
    |grp_crc24a_Pipeline_loop1_fu_236  |crc24a_Pipeline_loop1  |        0|  120|  71221|  57231|    0|
    |grp_crc24a_Pipeline_loop3_fu_269  |crc24a_Pipeline_loop3  |        0|    0|    146|    431|    0|
    |grp_crc24a_Pipeline_loop4_fu_308  |crc24a_Pipeline_loop4  |        0|   39|   2107|   5205|    0|
    |grp_crc24a_Pipeline_loop6_fu_339  |crc24a_Pipeline_loop6  |        0|  120|   9113|  10149|    0|
    +----------------------------------+-----------------------+---------+-----+-------+-------+-----+
    |Total                             |                       |        0|  279|  82587|  73016|    0|
    +----------------------------------+-----------------------+---------+-----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory   |        Module       | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |crc_V_U     |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_1_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_2_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_3_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_4_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_5_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_6_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_7_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_8_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_9_U   |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_10_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_11_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_12_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_13_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_14_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_15_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_16_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_17_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_18_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_19_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_20_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_21_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_22_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_23_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |crc_V_24_U  |crc_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |rtc_V_U     |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_1_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_2_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_3_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_4_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_5_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_6_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    |rtc_V_7_U   |rtc_V_RAM_AUTO_1R1W  |        0|  2|   2|    0|   100|    1|     1|          100|
    +------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total       |                     |        0| 41|  41|    0|  1600|   33|    33|         1600|
    +------------+---------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------------------------+----------+----+---+----+------------+------------+
    |                   Variable Name                  | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------------------------+----------+----+---+----+------------+------------+
    |add_ln54_fu_417_p2                                |         +|   0|  0|  40|          33|           3|
    |z_fu_383_p2                                       |         +|   0|  0|  39|          32|           5|
    |sub_ln54_1_fu_445_p2                              |         -|   0|  0|  37|           1|          30|
    |sub_ln54_fu_430_p2                                |         -|   0|  0|  40|           4|          33|
    |ap_block_state7_on_subcall_done                   |       and|   0|  0|   2|           1|           1|
    |grp_crc24a_Pipeline_loop6_fu_339_output_r_TREADY  |       and|   0|  0|   2|           1|           1|
    |cmp_i_i_not_fu_401_p2                             |      icmp|   0|  0|  11|           8|           1|
    |icmp_ln40_fu_396_p2                               |      icmp|   0|  0|  20|          32|           1|
    |select_ln54_1_fu_469_p3                           |    select|   0|  0|  30|           1|           1|
    |select_ln54_fu_461_p3                             |    select|   0|  0|  30|           1|          30|
    +--------------------------------------------------+----------+----+---+----+------------+------------+
    |Total                                             |          |   0|  0| 251|         114|         106|
    +--------------------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+----+-----------+-----+-----------+
    |             Name            | LUT| Input Size| Bits| Total Bits|
    +-----------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                    |  59|         11|    1|         11|
    |crc_V_10_address0            |  26|          5|    5|         25|
    |crc_V_10_ce0                 |  26|          5|    1|          5|
    |crc_V_10_d0                  |  20|          4|    1|          4|
    |crc_V_10_we0                 |  20|          4|    1|          4|
    |crc_V_11_address0            |  26|          5|    5|         25|
    |crc_V_11_ce0                 |  26|          5|    1|          5|
    |crc_V_11_d0                  |  20|          4|    1|          4|
    |crc_V_11_we0                 |  20|          4|    1|          4|
    |crc_V_12_address0            |  26|          5|    5|         25|
    |crc_V_12_ce0                 |  26|          5|    1|          5|
    |crc_V_12_d0                  |  20|          4|    1|          4|
    |crc_V_12_we0                 |  20|          4|    1|          4|
    |crc_V_13_address0            |  26|          5|    5|         25|
    |crc_V_13_ce0                 |  26|          5|    1|          5|
    |crc_V_13_d0                  |  20|          4|    1|          4|
    |crc_V_13_we0                 |  20|          4|    1|          4|
    |crc_V_14_address0            |  26|          5|    5|         25|
    |crc_V_14_ce0                 |  26|          5|    1|          5|
    |crc_V_14_d0                  |  20|          4|    1|          4|
    |crc_V_14_we0                 |  20|          4|    1|          4|
    |crc_V_15_address0            |  26|          5|    5|         25|
    |crc_V_15_ce0                 |  26|          5|    1|          5|
    |crc_V_15_d0                  |  20|          4|    1|          4|
    |crc_V_15_we0                 |  20|          4|    1|          4|
    |crc_V_16_address0            |  26|          5|    5|         25|
    |crc_V_16_ce0                 |  26|          5|    1|          5|
    |crc_V_16_d0                  |  20|          4|    1|          4|
    |crc_V_16_we0                 |  20|          4|    1|          4|
    |crc_V_17_address0            |  26|          5|    5|         25|
    |crc_V_17_ce0                 |  26|          5|    1|          5|
    |crc_V_17_d0                  |  20|          4|    1|          4|
    |crc_V_17_we0                 |  20|          4|    1|          4|
    |crc_V_18_address0            |  26|          5|    5|         25|
    |crc_V_18_ce0                 |  26|          5|    1|          5|
    |crc_V_18_d0                  |  20|          4|    1|          4|
    |crc_V_18_we0                 |  20|          4|    1|          4|
    |crc_V_19_address0            |  26|          5|    5|         25|
    |crc_V_19_ce0                 |  26|          5|    1|          5|
    |crc_V_19_d0                  |  20|          4|    1|          4|
    |crc_V_19_we0                 |  20|          4|    1|          4|
    |crc_V_1_address0             |  26|          5|    5|         25|
    |crc_V_1_ce0                  |  26|          5|    1|          5|
    |crc_V_1_d0                   |  20|          4|    1|          4|
    |crc_V_1_we0                  |  20|          4|    1|          4|
    |crc_V_20_address0            |  26|          5|    5|         25|
    |crc_V_20_ce0                 |  26|          5|    1|          5|
    |crc_V_20_d0                  |  20|          4|    1|          4|
    |crc_V_20_we0                 |  20|          4|    1|          4|
    |crc_V_21_address0            |  26|          5|    5|         25|
    |crc_V_21_ce0                 |  26|          5|    1|          5|
    |crc_V_21_d0                  |  20|          4|    1|          4|
    |crc_V_21_we0                 |  20|          4|    1|          4|
    |crc_V_22_address0            |  26|          5|    5|         25|
    |crc_V_22_ce0                 |  26|          5|    1|          5|
    |crc_V_22_d0                  |  20|          4|    1|          4|
    |crc_V_22_we0                 |  20|          4|    1|          4|
    |crc_V_23_address0            |  26|          5|    5|         25|
    |crc_V_23_ce0                 |  26|          5|    1|          5|
    |crc_V_23_d0                  |  20|          4|    1|          4|
    |crc_V_23_we0                 |  20|          4|    1|          4|
    |crc_V_24_address0            |  26|          5|    5|         25|
    |crc_V_24_ce0                 |  26|          5|    1|          5|
    |crc_V_24_d0                  |  20|          4|    1|          4|
    |crc_V_24_we0                 |  20|          4|    1|          4|
    |crc_V_2_address0             |  26|          5|    5|         25|
    |crc_V_2_ce0                  |  26|          5|    1|          5|
    |crc_V_2_d0                   |  20|          4|    1|          4|
    |crc_V_2_we0                  |  20|          4|    1|          4|
    |crc_V_3_address0             |  26|          5|    5|         25|
    |crc_V_3_ce0                  |  26|          5|    1|          5|
    |crc_V_3_d0                   |  20|          4|    1|          4|
    |crc_V_3_we0                  |  20|          4|    1|          4|
    |crc_V_4_address0             |  26|          5|    5|         25|
    |crc_V_4_ce0                  |  26|          5|    1|          5|
    |crc_V_4_d0                   |  20|          4|    1|          4|
    |crc_V_4_we0                  |  20|          4|    1|          4|
    |crc_V_5_address0             |  26|          5|    5|         25|
    |crc_V_5_ce0                  |  26|          5|    1|          5|
    |crc_V_5_d0                   |  20|          4|    1|          4|
    |crc_V_5_we0                  |  20|          4|    1|          4|
    |crc_V_6_address0             |  26|          5|    5|         25|
    |crc_V_6_ce0                  |  26|          5|    1|          5|
    |crc_V_6_d0                   |  20|          4|    1|          4|
    |crc_V_6_we0                  |  20|          4|    1|          4|
    |crc_V_7_address0             |  26|          5|    5|         25|
    |crc_V_7_ce0                  |  26|          5|    1|          5|
    |crc_V_7_d0                   |  20|          4|    1|          4|
    |crc_V_7_we0                  |  20|          4|    1|          4|
    |crc_V_8_address0             |  26|          5|    5|         25|
    |crc_V_8_ce0                  |  26|          5|    1|          5|
    |crc_V_8_d0                   |  20|          4|    1|          4|
    |crc_V_8_we0                  |  20|          4|    1|          4|
    |crc_V_9_address0             |  26|          5|    5|         25|
    |crc_V_9_ce0                  |  26|          5|    1|          5|
    |crc_V_9_d0                   |  20|          4|    1|          4|
    |crc_V_9_we0                  |  20|          4|    1|          4|
    |crc_V_address0               |  31|          6|    5|         30|
    |crc_V_ce0                    |  31|          6|    1|          6|
    |crc_V_d0                     |  26|          5|    1|          5|
    |crc_V_we0                    |  26|          5|    1|          5|
    |input_r_TREADY_int_regslice  |   9|          2|    1|          2|
    |rtc_V_1_address0             |  14|          3|    7|         21|
    |rtc_V_1_ce0                  |  14|          3|    1|          3|
    |rtc_V_1_ce1                  |   9|          2|    1|          2|
    |rtc_V_1_d0                   |  14|          3|    1|          3|
    |rtc_V_1_we0                  |  14|          3|    1|          3|
    |rtc_V_2_address0             |  14|          3|    7|         21|
    |rtc_V_2_ce0                  |  14|          3|    1|          3|
    |rtc_V_2_ce1                  |   9|          2|    1|          2|
    |rtc_V_2_d0                   |  14|          3|    1|          3|
    |rtc_V_2_we0                  |  14|          3|    1|          3|
    |rtc_V_3_address0             |  14|          3|    7|         21|
    |rtc_V_3_ce0                  |  14|          3|    1|          3|
    |rtc_V_3_ce1                  |   9|          2|    1|          2|
    |rtc_V_3_d0                   |  14|          3|    1|          3|
    |rtc_V_3_we0                  |  14|          3|    1|          3|
    |rtc_V_4_address0             |  14|          3|    7|         21|
    |rtc_V_4_ce0                  |  14|          3|    1|          3|
    |rtc_V_4_ce1                  |   9|          2|    1|          2|
    |rtc_V_4_d0                   |  14|          3|    1|          3|
    |rtc_V_4_we0                  |  14|          3|    1|          3|
    |rtc_V_5_address0             |  14|          3|    7|         21|
    |rtc_V_5_ce0                  |  14|          3|    1|          3|
    |rtc_V_5_ce1                  |   9|          2|    1|          2|
    |rtc_V_5_d0                   |  14|          3|    1|          3|
    |rtc_V_5_we0                  |  14|          3|    1|          3|
    |rtc_V_6_address0             |  14|          3|    7|         21|
    |rtc_V_6_ce0                  |  14|          3|    1|          3|
    |rtc_V_6_ce1                  |   9|          2|    1|          2|
    |rtc_V_6_d0                   |  14|          3|    1|          3|
    |rtc_V_6_we0                  |  14|          3|    1|          3|
    |rtc_V_7_address0             |  14|          3|    7|         21|
    |rtc_V_7_ce0                  |  14|          3|    1|          3|
    |rtc_V_7_ce1                  |   9|          2|    1|          2|
    |rtc_V_7_d0                   |  14|          3|    1|          3|
    |rtc_V_7_we0                  |  14|          3|    1|          3|
    |rtc_V_address0               |  20|          4|    7|         28|
    |rtc_V_ce0                    |  20|          4|    1|          4|
    |rtc_V_ce1                    |   9|          2|    1|          2|
    |rtc_V_d0                     |  20|          4|    1|          4|
    |rtc_V_we0                    |  20|          4|    1|          4|
    +-----------------------------+----+-----------+-----+-----------+
    |Total                        |2934|        583|  290|       1237|
    +-----------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------------------+----+----+-----+-----------+
    |                      Name                     | FF | LUT| Bits| Const Bits|
    +-----------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                      |  10|   0|   10|          0|
    |cmp_i_i_not_reg_517                            |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop1_fu_236_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop3_fu_269_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop4_fu_308_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop6_fu_339_ap_start_reg  |   1|   0|    1|          0|
    |icmp_ln40_reg_513                              |   1|   0|    1|          0|
    |select_ln54_1_reg_527                          |  30|   0|   30|          0|
    |sext_ln34_reg_507                              |  33|   0|   33|          0|
    |tmp_55_reg_532                                 |  30|   0|   33|          3|
    |trunc_ln40_reg_522                             |  31|   0|   31|          0|
    |z_reg_500                                      |  32|   0|   32|          0|
    +-----------------------------------------------+----+----+-----+-----------+
    |Total                                          | 172|   0|  175|          3|
    +-----------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+--------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------+-----+-----+------------+--------------+--------------+
|ap_clk           |   in|    1|  ap_ctrl_hs|        crc24a|  return value|
|ap_rst_n         |   in|    1|  ap_ctrl_hs|        crc24a|  return value|
|ap_start         |   in|    1|  ap_ctrl_hs|        crc24a|  return value|
|ap_done          |  out|    1|  ap_ctrl_hs|        crc24a|  return value|
|ap_idle          |  out|    1|  ap_ctrl_hs|        crc24a|  return value|
|ap_ready         |  out|    1|  ap_ctrl_hs|        crc24a|  return value|
|input_r_TDATA    |   in|    8|        axis|       input_r|       pointer|
|input_r_TVALID   |   in|    1|        axis|       input_r|       pointer|
|input_r_TREADY   |  out|    1|        axis|       input_r|       pointer|
|output_r_TDATA   |  out|    8|        axis|      output_r|       pointer|
|output_r_TVALID  |  out|    1|        axis|      output_r|       pointer|
|output_r_TREADY  |   in|    1|        axis|      output_r|       pointer|
+-----------------+-----+-----+------------+--------------+--------------+

