# 计算机组成原理实验报告—FPGA实验

## 总体设计概述

要求实现的指令集为`MIPS-C5`，即**LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、 SUB、SUBU、SLL、SRL、SRA、SLLV、 SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、ORI、 XORI、LUI、SLT、SLTI、SLTIU、SLTU、BEQ、BNE、BLEZ、BGTZ、 BLTZ、BGEZ、J、JAL、JALR、JR、MFHI、MFLO、MTHI、MTLO、MFC0、MTC0、ERET**，在P7的基础上减少了乘除槽指令

总体文件目录树如下：

![image-20211220094927690](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220094927690.png)

CPU部分的目录树如下：

![image-20211220094958752](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220094958752.png)

## CPU设计

### CPU数据通路设计

（P5的图，也没有乘除槽，大致相同吧~）

![image-20211220102927382](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220102927382.png)

### 控制逻辑设计

- 控制逻辑为分布式译码控制逻辑
- 第一部分为译码部分，根据输入的Instr信号译码，得到rs，rt等信息

![image-20211220103309993](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220103309993.png)

- 第二部分为分类部分，根据输入的opcode和funct决定这条指令是什么，属于哪一类（P6的分类方法)

- 第三部分为控制信号生成部分，根据第二部分决定的哪一类指令决定生成什么样的控制信号
- 控制模块位于每一个流水线层级的顶层，如上面图片所示
- 在阻塞控制中由于需要对指令分类，顺便复用了控制模块

### Others

可以看出与P7相比，P8增加了较多的外设，解决的主要问题是系统I/O设计，但是同时也需要对CPU进行修改以符合可综合的要求

首先是去除乘除槽，这一部分直接把相关内容注释掉即可

然后是IM和DM的改造，按照教程添加IP核即可，对于读写时序问题，我的方法是采用新建一个时钟IP核，分出CPU时钟频率的二倍频去驱动IM和DM，按照教程的说法，这样存储器的行为即与原来一致

然后改变顶层模块端口以符合约束文件的要求，这样即可满足通过综合的要求，即完成了大部分改造工作，对于原有的流水线数据通路，并不需要做任何改造工作

## 整体系统设计

我的整体系统设计与教程保持一致，即CPU只与Bridge交互，由Bridge负责向哪个外设写出数据，从哪个外设读取数据，把DM也视作一个外设

对于LED、数码管、按键等外设，我在mips.v中实例化外设，将他们跟桥连接在一起

关于Bridge模块的输入输出端口定义如下：

![image-20211220100332328](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220100332328.png)

其中`tmp_m_***`为CPU发出的读写存储器的请求，`m_***`为实际访问的地址和读取的数据，Bridge会根据CPU发出的请求返回合适的数据，通过`tmp_m_data_rdata`返回读取的数据，或者往合适的外设里根据`tmp_m_data_byteen`写入`tmp_m_data_wdata`的值

具体做法是根据请求的地址，选择合适的外设

![image-20211220100714833](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220100714833.png)

然后选择合适的读出的值或者给出恰当的写使能

![image-20211220100735242](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220100735242.png)

像DipSwitch，Key和LED这一类较为简单的外设，只有简单的读或写的功能，需要编写的是与FPGA外部端口交互的控制逻辑，我直接用简单的赋值完成读写操作

下面以较为复杂的DigitalTube为例，说明外设如何连接

首先是译码的函数，每四位表示一个十六进制数字

![image-20211220100946253](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20211220100946253.png)

根据教程，数码管四个为一组，每一次只刷新一个数码管，利用视觉暂留原理，看到的就是变化的数码管数字

在控制逻辑中，我们内置一个状态机，每次经过`32'd500000`个时钟周期后，更新一次状态，选择下一个数字位刷新

刷新时就根据内置的两个寄存器reg0和reg1的值控制屏幕显示的十六进制数字

还有UART模块，课程组已经给出了大部分代码，根据教程提示，我们需要添加中断请求信号，接受状态中的receive status信号就是表示是否接收完毕的信号，如果接收完毕会发出中断请求，因此直接把receive status当做IntReq即可

另外需要在head_uart.v中改一下时钟周期，使其与我的设计55MHz一致

复位后默认波特率位9600，**不需要特地设置**

关于发送，我并不是很清楚，貌似是把数据写入data寄存器即开始发送逻辑？但是如果一边接受一边发送呢？

### 习题代码设计

### 简易计算器

检测两组拨动开关的值，读出作为运算数

检测按键开关哪一个是开启状态，在我的设计中分别表示加、减、与、或、异或、逻辑左移、逻辑右移和算术右移

然后计算出结果，直接写入数码管外设中即可

代码如下

```assembly
# *** I/O Address Table ***
# Data Memory       0x0000_0000 - 0x0000_2fff
# Timer0       		0x0000_7f00 - 0x0000_7f0b
# UART         		0x0000_7f20 - 0x0000_7f3b
# Digital Tube    	0x0000_7f40 - 0x0000_7f47
# Dip Switch     	0x0000_7f50 - 0x0000_7f57
# Button Key        0x0000_7f58 - 0x0000_7f5b
# LED        		0x0000_7f60 - 0x0000_7f63 

dead_loop:

lw $s0, 0x7f50($0)
lw $s1, 0x7f54($0)

lb $t0, 0x7f58($0)

beq $t0, 1, ADD
beq $t0, 2, SUB
beq $t0, 4, AND
beq $t0, 8, OR
beq $t0, 16, XOR
beq $t0, 32, SHIFT_LEFT_LOGIC
beq $t0, 64, SHIFT_RIGHT_LOGIC
beq $t0, 128, SHIFT_RIGHT_ALGORITHM

ADD:
addu $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

SUB:
subu $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

AND:
and $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

OR:
or $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

XOR:
xor $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

SHIFT_LEFT_LOGIC:
sllv $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

SHIFT_RIGHT_LOGIC:
srlv $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

SHIFT_RIGHT_ALGORITHM:
srav $s2, $s0, $s1
sw $s2, 0x7f40($0)
j End

End:
j dead_loop
```

### 计时器

读取拨码开关的值，存入`$t1`寄存器

外设计时器采用1模式，循环计数，设成循环55M个周期，因为我的频率是55MHz，每次停止都触发中断，在中断中停止计数、更新新的计数值、更新数码管显示，然后循环重新设置计时器开始计数

代码如下

```assembly
# *** I/O Address Table ***
# Data Memory       0x0000_0000 - 0x0000_2fff
# Timer0       		0x0000_7f00 - 0x0000_7f0b
# UART         		0x0000_7f20 - 0x0000_7f3b
# Digital Tube    	0x0000_7f40 - 0x0000_7f47
# Dip Switch     	0x0000_7f50 - 0x0000_7f57
# Button Key        0x0000_7f58 - 0x0000_7f5b
# LED        		0x0000_7f60 - 0x0000_7f63 

.text
ori $2, $0, 0xfc01
mtc0 $2, $12

lw $t1, 0x7f50($0)	# Read Time Length From Dip Switch Group 0-3
sw $t1, 0x7f40($0)

li $t2, 55000000
sw $t2, 0x7f04($0)	# Set Timer

Start:

li $t2, 0xb
sw $t2, 0x7f00($0)	# Start Count

Wait:
bgtz $t1, Wait
nop

li $t2, 0x0
sw $t2, 0x7f00($0)	# End Count

dead_loop:
j dead_loop
nop


.ktext 0x4180

subi $t1, $t1, 1		# Count - 1
sw $t1, 0x7f40($0)

eret
```

### UART回显

主要是处理UART串口通讯

首先是打开中断，然后死循环等待接收信息响应中断

在中断处理程序中，读取接收的数据写入内存，然后EPC设为EPC+4跳出循环

然后再把数据写入0x7f20，重新发送会外部，再次回到等待接收信息死循环状态

代码如下

```assembly
# *** I/O Address Table ***
# Data Memory       0x0000_0000 - 0x0000_2fff
# Timer0       		0x0000_7f00 - 0x0000_7f0b
# UART         		0x0000_7f20 - 0x0000_7f3b
# Digital Tube    	0x0000_7f40 - 0x0000_7f47
# Dip Switch     	0x0000_7f50 - 0x0000_7f57
# Button Key        0x0000_7f58 - 0x0000_7f5b
# LED        		0x0000_7f60 - 0x0000_7f63 

.text
# Turn On the Interrupt
ori $2, $0, 0x1001
mtc0 $2, $12

# Wait receiving data
Wait:
j Wait

sw $t2, 0x7f40($0)	# Display the character in the Digital Tube
sw $t2, 0x7f20($0)	# Re-Write to UART, Send out
j Wait			# Back to send data and waiting


.ktext 0x4180		
# When receive completely, IntReq process in 0x4180
lw $t2, 0x7f20($0)	# Read Data From UART
sw $t2, 0($0)		# Save to the Memory

mfc0 $k0, $14		# EPC + 4, Jump out of the loop
addiu $k0, $k0, 4
mtc0 $k0, $14

eret
```

