数字逻辑考试时间--2017年5月19日上午8.30--11.00

复习计划安排如下：
|时间|事项|完成情况|备注|
|---|---|---|---|
|5月13日|完成数制与编码，逻辑代数基础以及组合电路的分析与设计的知识点整理与习题分析|进行中||
|5月14日|同步、异步时序电路分析与设计(4,5,6章)知识点整理与试题分，并及时进行进度归纳|||
|5月15日白天|PLD,数字系统设计的相关概念了解，准备串讲|||
|5月15日晚上|进行数字逻辑的串讲，主要内容是前6章的内容梳理以及习题答疑||||
|5月16日|归纳整理所学的内容，进行完全性梳理|||
|5月17日|进行考前的细节答疑，并且重做部分经典题，手熟||||
|5月18日|查漏补缺，知识疑难进行强化|||









