 2
類比及射頻積體電路之效能最佳化演算法 
“An optimization algorithm applied on the analog IC automation Design” 
計畫編號：NSC 95-2221-E-027 -129 - 
執行期間：95 年 1 月 1 日至 95 年 7 月 31 
主持人：邱弘緯 台北科技大學電子系 
 
一、 中文摘要 
本計劃已成功將模擬退火演算法實際應
用到運算放大器（OPA）電路達到自動化設計
的目的。自動化之完成乃藉由調整電路中電晶
體尺寸，期望電路效能可以達到使用者要求的
規格，並期望在最短時間內求得電路的最佳效
能；藉此讓電路設計者能夠省去電路尺寸微調
的寶貴時間，並達到最佳化的結果。 
模擬退火演算法它最大的好處乃搜尋範
圍乃介於全區搜尋和局部搜尋之間，它本質是
屬於全區搜尋的，但是獨特的冷卻過程又讓他
能夠在局部間搜尋最佳值。本計劃採用了一種
完全冷卻方式，讓温度的冷卻不止降低搜尋種
子的跳躍力，更降低了它的跳躍範圍。最後實
驗証明這樣的收斂方式能夠很有效率地在
5000 個模擬次數或是十分鐘的模擬時間內達
到最後我們要的結果。 
英文摘要 
The analog circuit design automation of OP 
amplifier by Simulated Annealing Optimization 
Algorithm (SA) has been achieved in this 
project. 
According to many publications related to 
circuit optimization algorithm, Simulated 
Annealing is the most popular optimization 
method. The temperature in the Simulated 
Annealing algorithm changed with the time of 
annealing, so the annealing strategy is the most 
effective method to control the temperature. The 
main advantage is that the searching boundary is 
between global search and local search; global 
search is the essential of Simulated Annealing 
algorithm, the algorithm is able to search the 
most approached value due to the unique 
annealing course. 
By tuning the length and width of transistor 
in proper sequence from high temperature to 
lower one, which allows the performances 
meeting the specification that user acquired, and 
obtain the optimized performance in short time. 
Then we can shrink engineering time 
significantly and accomplish the design 
optimization to shorten development period and 
reduce human resources. 
 
二、 計畫的緣由與目的 
隨著電路常規設計任務的複雜性增加，自
動化技術越來越能夠在更短的時間內找到等
於或者比人工設計方式更好的解決方案。我們
曾在 90 年代數位電路設計方面觀察到這種現
象，即當電路架構及設計複雜性達到某種程度
時，自動化技術將成為優先考慮的選擇。今天
我們在混合類比信號領域再次看到這種現
象，另一方面的觀察是由於很多電路架構已經
十分成熟，設計又達到足夠的複雜度，以致自
動化解決方案成為設計者的首選。 
在國外我們已經看到Neolinear公司發展
出 Neocircuit 這樣的一套混合類比信號設計
自動化解決方案的軟體，它的最大賣點為採用
最佳化演算法幫電路設計工程師快速地找到
 3
 
圖二、主要模擬電路 
 
如圖三所示，即為模擬退火演算法程式之
詳細流程圖。 
 
圖三、退火演算法程式流程圖 
 
首先設定 SA 演算法的初始溫度、定義電
路的目標規格以及評估規格的 cost function。 
接著程式便會隨機產生第一組電路尺
寸，並經過模擬後計算出其 cost function。接
著會以第一組解為基準，有規則性的調整出另
一組電路尺寸，同樣的經過模擬後算出 cost 
function。 
接下來便會將第二組解與第一組解進行
一連串的效能比較，若比第一組解差則淘汰，
但若優於第一組解或是機率判斷通過的話，便
會取代第一組解，成為接下來尺寸調整的基
準，同時 SA 演算法的溫度也會慢慢降低，將
尺寸調整的範圍進行收斂。 
如此重複以上步驟，將電路尺寸不斷的調
整及汰換，直到演算法調整出足以滿足目標規
格的電路尺寸為止，便會結束程式，將調整出
的結果回報給使用者。 
而在每次最佳化設計的流程結束之後，系
統皆會將所有的設計結果、必要的設計細節以
及相關數據做總整理，之後便以 HTML 格式
的網頁輸出，並且回報給使用者，讓使用者可
以從網頁上的回報結果中得到所需要的資訊。 
如圖四所示，網頁上一開始便會清楚標
明＂Design Report＂，說明此次最佳化設計結
果是否有完全達到目標規格，接著便會將本次
做設計的電路以及欲達成目標規格所需的元
件設計一併回報給使用者，使用者便可以依照
網頁上提供的數據來完成所欲達成的目標規
格。 
 
圖四、自動化設計成果回報 （1） 
 5
[2] Krasnicki, M.; Phelps, R.; Rutenbar, R.A.; Carley, 
L.R.,”MAELSTROM: efficient simulation-based 
synthesis for custom analog cells,”Design Automation 
Conference ,pp. 945 – 950,,June 1999. 
[3] M. Hershenson, S. Boyd, and T.H. Lee, “GPCAD: A 
tool for CMOS op-amp synthesis,” IEEE/ACM Int 
Conf CAD, Beijing, China, 1998, pp296–303. 
[4] R.L. Haupt, “An introduction to genetic algorithms for 
electromagnetics,”IEEE Antennas Propagat Mag 37 
(1995), 7–15. 
[5] H. W. Chiu, Y. C. Chen, and S. S. Lu, “Optimization 
of CMOS-integrated LC oscillators using the Genetic 
Algorithm,” Microwave & Optical Tech. Letters, 
Vol.42, no.2, pp.120-124, Jul. 2004. 
[6] A. Hajimiri and T. Lee, “A general theory of phase 
noise in electricaloscillators,” IEEE J Solid-State Circ 
33 (1998), 179–194. 
[7] F. Goodneough, “Low Dropout Linear 
Regulators”,Electronic Design, May,1996. 
[8] Ernest L. Long, Thomas M. Frederiksen, “High-Gain 
15-W Monolithic Power Amplifier With Internal 
Fault Protection,” IEEE J. Solid-State Circuits, 
Vol.SC-6, No.1, Feb.,1971. 
[9] P. R. Gray and R. G. Meyer, “Analysis and Design of 
Analog Integrated Circuits,” New York: John Wiley 
& Sons, Inc.,2000. 
