// Resultados teste 1

ciclo 2: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10

ciclo 3: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10

ciclo 4: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10

ciclo 5: ID/EX
        bolha = 0
        mem_wr = 1
        mem_rd = 0
        en_wr_regbank = 0
        ula_op = 00

        WM
        result = 3

ciclo 6: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 1
        en_wr_regbank = 1
        ula_op = 00

        EX/MEM 
        ula_res = 1
        rs2 = 2

        WM
        result = 1

ciclo 7: WM
        result = 6

ciclo 9: WM
        result = 2

// resultados teste 2

ciclo 2: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0


ciclo 3: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0

ciclo 4: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 1

ciclo 5: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 1

        WM:
        result = 12

ciclo 6: WM
        result = 5

ciclo 7: WM
        result = 15

ciclo 8: WM
        result = 1

ciclo 9: WM
        result = 5

// resultados teste 03

ciclo 2: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0

ciclo 3: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0

ciclo 4: ID/EX
        bolha = 0
        mem_wr = 1
        mem_rd = 0
        en_wr_regbank = 0
        ula_op = 00
        fowarding = 1

        EX
        fowarding = 1

ciclo 5: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 1
        en_wr_regbank = 1
        ula_op = 00
        fowarding = 1

        WM
        result = 4

ciclo 6: ID/EX
        bolha = 1
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 0
        ula_op = 00
        fowarding = 1

        WM
        result = 8

ciclo 7: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 1
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0

ciclo 8: WM
        result = 4

ciclo 9: WM
        en_wr_regbank = 0
        result != 8

ciclo 10: WM
        en_wr_regbank = 1
        result = 8

// teste 04

ciclo 2:
        ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0
        jump = 0

ciclo 3: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 1
        ula_op = 10
        fowarding = 0
        jump = 0

ciclo 4: ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 0
        ula_op = 00
        fowarding = 1
        jump = 1

        EX
        fowarding = 1

ciclo 5:ID/EX
        bolha = 0
        mem_wr = 0
        mem_rd = 0
        en_wr_regbank = 0
        ula_op = 00
        fowarding = 0
        jump = 0

        WM
        result = 10

ciclo 6: WM
        result = 10

ciclo 7: WM
        result = 20
        en_wr_regbank = 0

ciclo 8:WM
        result = 0
        en_wr_regbank = 0

ciclo 9: WM
        result = 2

