TimeQuest Timing Analyzer report for lab_1
Fri Apr 29 13:44:37 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; lab_1                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.54 MHz ; 101.54 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.879 ; -316.657           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -142.778                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.879 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.797      ;
; -5.766 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.684      ;
; -5.764 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.686      ;
; -5.759 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.677      ;
; -5.734 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.652      ;
; -5.724 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.642      ;
; -5.699 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.617      ;
; -5.694 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.612      ;
; -5.652 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.570      ;
; -5.651 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.573      ;
; -5.644 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.566      ;
; -5.641 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.559      ;
; -5.638 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.556      ;
; -5.634 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.560      ;
; -5.633 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.551      ;
; -5.619 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.541      ;
; -5.612 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.530      ;
; -5.609 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.531      ;
; -5.590 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.508      ;
; -5.584 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.506      ;
; -5.579 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.497      ;
; -5.579 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.501      ;
; -5.567 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.485      ;
; -5.540 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.458      ;
; -5.537 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.459      ;
; -5.526 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.448      ;
; -5.523 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.445      ;
; -5.521 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.447      ;
; -5.518 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.440      ;
; -5.514 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.440      ;
; -5.497 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.419      ;
; -5.489 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.415      ;
; -5.486 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.404      ;
; -5.479 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.405      ;
; -5.475 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.397      ;
; -5.464 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.386      ;
; -5.454 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.380      ;
; -5.452 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.374      ;
; -5.449 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.375      ;
; -5.425 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.347      ;
; -5.407 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.333      ;
; -5.396 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.322      ;
; -5.393 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.319      ;
; -5.388 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.314      ;
; -5.387 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.305      ;
; -5.371 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.293      ;
; -5.367 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.293      ;
; -5.345 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.263      ;
; -5.345 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.271      ;
; -5.334 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.260      ;
; -5.322 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.248      ;
; -5.295 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.221      ;
; -5.272 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 6.194      ;
; -5.241 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.167      ;
; -5.230 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 6.152      ;
; -5.142 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.068      ;
; -5.100 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.026      ;
; -4.821 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.739      ;
; -4.706 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 5.628      ;
; -4.616 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.537      ;
; -4.594 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.515      ;
; -4.576 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.502      ;
; -4.552 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.473      ;
; -4.472 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.393      ;
; -4.424 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.134     ; 4.791      ;
; -4.408 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.134     ; 4.775      ;
; -4.386 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.307      ;
; -4.364 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.285      ;
; -4.346 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.267      ;
; -4.333 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.254      ;
; -4.328 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.249      ;
; -4.286 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.657      ;
; -4.286 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.657      ;
; -4.274 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.127     ; 4.648      ;
; -4.261 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.632      ;
; -4.261 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.632      ;
; -4.253 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.175      ;
; -4.249 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.127     ; 4.623      ;
; -4.243 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.134     ; 4.610      ;
; -4.240 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.161      ;
; -4.231 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.153      ;
; -4.218 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.139      ;
; -4.207 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.128      ;
; -4.207 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.128      ;
; -4.189 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.111      ;
; -4.180 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.548      ;
; -4.163 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.500        ; -0.132     ; 4.532      ;
; -4.162 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.500        ; -0.132     ; 4.531      ;
; -4.159 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.527      ;
; -4.158 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.526      ;
; -4.147 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.500        ; -0.132     ; 4.516      ;
; -4.146 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.500        ; -0.132     ; 4.515      ;
; -4.143 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.511      ;
; -4.142 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.510      ;
; -4.109 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.030      ;
; -4.108 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.133     ; 4.476      ;
; -4.097 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[4]                                                                  ; clk          ; clk         ; 0.500        ; -0.128     ; 4.470      ;
; -4.089 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.134     ; 4.456      ;
; -4.088 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.459      ;
; -4.088 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.130     ; 4.459      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; block_name:inst79|y[3]                                                                  ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|y[8]                                                                  ; block_name:inst79|y[8]                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|pc[2]                                                                 ; block_name:inst79|pc[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|pc[3]                                                                 ; block_name:inst79|pc[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|y[2]                                                                  ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|y[6]                                                                  ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|y[0]                                                                  ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; block_name:inst79|Z                                                                     ; block_name:inst79|Z                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.434 ; block_name:inst79|y[7]                                                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; inst70                                                                                  ; inst70                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.445 ; block_name:inst79|pc[0]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.482 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.793      ;
; 0.482 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.793      ;
; 0.483 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.483 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.484 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.795      ;
; 0.484 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.795      ;
; 0.485 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.796      ;
; 0.490 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.505 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.817      ;
; 0.506 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.508 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.508 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.509 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.533 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.845      ;
; 0.534 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.846      ;
; 0.631 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.942      ;
; 0.635 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.946      ;
; 0.646 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.958      ;
; 0.648 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.653 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.964      ;
; 0.655 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.966      ;
; 0.670 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.982      ;
; 0.672 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.984      ;
; 0.675 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.987      ;
; 0.679 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.990      ;
; 0.719 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.719 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.722 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.033      ;
; 0.731 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.731 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.742 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.742 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.744 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.746 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.747 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.748 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.769 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.081      ;
; 0.769 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.081      ;
; 0.770 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.082      ;
; 0.770 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.081      ;
; 0.770 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.082      ;
; 0.770 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.081      ;
; 0.770 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.081      ;
; 0.771 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.771 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.773 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.084      ;
; 0.778 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.089      ;
; 0.778 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.090      ;
; 0.779 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.090      ;
; 0.780 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.780 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.780 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.784 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.095      ;
; 0.785 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.096      ;
; 0.787 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.098      ;
; 0.788 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.100      ;
; 0.791 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.103      ;
; 0.798 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.109      ;
; 0.807 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.119      ;
; 0.828 ; block_name:inst79|pc[1]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.931 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 0.958 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.270      ;
; 0.971 ; block_name:inst79|y[4]                                                                  ; inst70                                                                                  ; clk          ; clk         ; -0.500       ; 0.132      ; 0.835      ;
; 0.971 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.283      ;
; 1.021 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.332      ;
; 1.069 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.070 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.378      ;
; 1.073 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.384      ;
; 1.074 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.385      ;
; 1.082 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.393      ;
; 1.083 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.091 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.402      ;
; 1.092 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.403      ;
; 1.105 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.105 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.114 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.114 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.120 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.432      ;
; 1.121 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.433      ;
; 1.122 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.434      ;
; 1.135 ; block_name:inst79|pc[0]                                                                 ; block_name:inst79|pc[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.448      ;
; 1.149 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; -0.500       ; 0.133      ; 1.014      ;
; 1.150 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; -0.500       ; 0.133      ; 1.015      ;
; 1.150 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.461      ;
; 1.154 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; -0.500       ; 0.133      ; 1.019      ;
; 1.159 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; -0.500       ; 0.133      ; 1.024      ;
; 1.161 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; -0.500       ; 0.133      ; 1.026      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|Z                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[0]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[1]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[2]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[3]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[4]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[5]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[6]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[7]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[8]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[9]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; inst70                                                                                  ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 3.335  ; 3.619  ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.863  ; 3.052  ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.860  ; 3.111  ; Fall       ; clk             ;
;  x[2]     ; clk        ; 3.335  ; 3.589  ; Fall       ; clk             ;
;  x[3]     ; clk        ; -0.013 ; 0.144  ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.237 ; -0.061 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 3.280  ; 3.432  ; Fall       ; clk             ;
;  x[6]     ; clk        ; 3.110  ; 3.206  ; Fall       ; clk             ;
;  x[7]     ; clk        ; 3.143  ; 3.431  ; Fall       ; clk             ;
;  x[8]     ; clk        ; 2.806  ; 2.997  ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.554  ; 2.819  ; Fall       ; clk             ;
;  x[10]    ; clk        ; 3.320  ; 3.619  ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.628  ; 2.896  ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.376  ; 2.646  ; Fall       ; clk             ;
;  x[13]    ; clk        ; 2.711  ; 2.955  ; Fall       ; clk             ;
;  x[14]    ; clk        ; 2.677  ; 2.842  ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.920  ; 3.222  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.697  ; 0.544  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -2.188 ; -2.381 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -2.007 ; -2.218 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -2.358 ; -2.660 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.506  ; 0.354  ; Fall       ; clk             ;
;  x[4]     ; clk        ; 0.697  ; 0.544  ; Fall       ; clk             ;
;  x[5]     ; clk        ; -2.170 ; -2.389 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -2.278 ; -2.484 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -2.599 ; -2.839 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -1.845 ; -2.096 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -2.057 ; -2.294 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -2.820 ; -3.108 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -2.155 ; -2.412 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -1.914 ; -2.174 ; Fall       ; clk             ;
;  x[13]    ; clk        ; -2.235 ; -2.469 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -2.207 ; -2.362 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -2.320 ; -2.623 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Z           ; clk        ; 8.684  ; 8.630  ; Rise       ; clk             ;
; y[*]        ; clk        ; 8.596  ; 8.521  ; Rise       ; clk             ;
;  y[0]       ; clk        ; 7.892  ; 7.663  ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.241  ; 7.090  ; Rise       ; clk             ;
;  y[2]       ; clk        ; 7.932  ; 7.683  ; Rise       ; clk             ;
;  y[3]       ; clk        ; 7.145  ; 6.962  ; Rise       ; clk             ;
;  y[4]       ; clk        ; 7.299  ; 7.157  ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.975  ; 7.844  ; Rise       ; clk             ;
;  y[6]       ; clk        ; 8.343  ; 8.296  ; Rise       ; clk             ;
;  y[7]       ; clk        ; 8.031  ; 7.769  ; Rise       ; clk             ;
;  y[8]       ; clk        ; 7.565  ; 7.364  ; Rise       ; clk             ;
;  y[9]       ; clk        ; 8.596  ; 8.521  ; Rise       ; clk             ;
; PMR         ; clk        ; 9.415  ; 9.751  ; Fall       ; clk             ;
; PRS         ; clk        ; 6.923  ; 6.819  ; Fall       ; clk             ;
; p[*]        ; clk        ; 10.690 ; 10.480 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.924  ; 8.076  ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.906  ; 8.667  ; Fall       ; clk             ;
;  p[3]       ; clk        ; 9.415  ; 9.751  ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.717  ; 7.464  ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.504  ; 7.234  ; Fall       ; clk             ;
;  p[6]       ; clk        ; 8.286  ; 7.967  ; Fall       ; clk             ;
;  p[7]       ; clk        ; 10.690 ; 10.480 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 8.196  ; 7.963  ; Fall       ; clk             ;
; result[*]   ; clk        ; 9.139  ; 9.076  ; Fall       ; clk             ;
;  result[0]  ; clk        ; 9.139  ; 8.974  ; Fall       ; clk             ;
;  result[1]  ; clk        ; 7.834  ; 7.591  ; Fall       ; clk             ;
;  result[2]  ; clk        ; 7.329  ; 7.175  ; Fall       ; clk             ;
;  result[3]  ; clk        ; 7.646  ; 7.446  ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.670  ; 7.471  ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.423  ; 7.303  ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.609  ; 7.352  ; Fall       ; clk             ;
;  result[7]  ; clk        ; 8.025  ; 7.797  ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.351  ; 7.196  ; Fall       ; clk             ;
;  result[9]  ; clk        ; 8.754  ; 8.444  ; Fall       ; clk             ;
;  result[10] ; clk        ; 7.025  ; 6.882  ; Fall       ; clk             ;
;  result[11] ; clk        ; 9.017  ; 9.076  ; Fall       ; clk             ;
;  result[12] ; clk        ; 8.613  ; 8.302  ; Fall       ; clk             ;
;  result[13] ; clk        ; 8.142  ; 8.042  ; Fall       ; clk             ;
;  result[14] ; clk        ; 6.518  ; 6.597  ; Fall       ; clk             ;
;  result[15] ; clk        ; 8.764  ; 8.517  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 8.513 ; 8.464 ; Rise       ; clk             ;
; y[*]        ; clk        ; 6.979 ; 6.803 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 7.694 ; 7.473 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.070 ; 6.923 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 7.733 ; 7.493 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.979 ; 6.803 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 7.126 ; 6.988 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.773 ; 7.646 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 8.184 ; 8.143 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 7.828 ; 7.575 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 7.382 ; 7.187 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 8.429 ; 8.359 ; Rise       ; clk             ;
; PMR         ; clk        ; 8.922 ; 9.229 ; Fall       ; clk             ;
; PRS         ; clk        ; 6.767 ; 6.666 ; Fall       ; clk             ;
; p[*]        ; clk        ; 7.323 ; 7.063 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.361 ; 7.552 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.006 ; 7.837 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 8.922 ; 9.229 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.532 ; 7.288 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.323 ; 7.063 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 8.075 ; 7.768 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 9.306 ; 9.185 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 7.875 ; 7.623 ; Fall       ; clk             ;
; result[*]   ; clk        ; 6.376 ; 6.453 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 7.453 ; 7.276 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 7.640 ; 7.406 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 7.156 ; 7.007 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 7.460 ; 7.266 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.483 ; 7.290 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.249 ; 7.134 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.425 ; 7.177 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 7.825 ; 7.605 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.178 ; 7.028 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 8.525 ; 8.226 ; Fall       ; clk             ;
;  result[10] ; clk        ; 6.863 ; 6.725 ; Fall       ; clk             ;
;  result[11] ; clk        ; 8.834 ; 8.894 ; Fall       ; clk             ;
;  result[12] ; clk        ; 8.389 ; 8.088 ; Fall       ; clk             ;
;  result[13] ; clk        ; 7.936 ; 7.839 ; Fall       ; clk             ;
;  result[14] ; clk        ; 6.376 ; 6.453 ; Fall       ; clk             ;
;  result[15] ; clk        ; 8.230 ; 8.034 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.57 MHz ; 110.57 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.349 ; -294.173          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -142.778                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.349 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.277      ;
; -5.340 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.269      ;
; -5.332 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.261      ;
; -5.310 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.239      ;
; -5.250 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.179      ;
; -5.249 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 6.181      ;
; -5.240 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.173      ;
; -5.232 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.165      ;
; -5.228 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.156      ;
; -5.223 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.151      ;
; -5.216 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.144      ;
; -5.214 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.143      ;
; -5.210 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.143      ;
; -5.208 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.137      ;
; -5.201 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 6.130      ;
; -5.185 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 6.114      ;
; -5.182 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 6.111      ;
; -5.171 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 6.100      ;
; -5.150 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.083      ;
; -5.129 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 6.065      ;
; -5.128 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 6.060      ;
; -5.123 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 6.055      ;
; -5.120 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 6.057      ;
; -5.116 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 6.048      ;
; -5.114 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.047      ;
; -5.112 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 6.049      ;
; -5.110 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.039      ;
; -5.108 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 6.041      ;
; -5.103 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.032      ;
; -5.101 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 6.034      ;
; -5.098 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.026      ;
; -5.090 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 6.027      ;
; -5.085 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 6.018      ;
; -5.082 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 6.015      ;
; -5.071 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 6.004      ;
; -5.030 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.967      ;
; -5.016 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.945      ;
; -5.010 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 5.943      ;
; -5.008 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 5.944      ;
; -5.003 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 5.939      ;
; -5.003 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 5.936      ;
; -4.998 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 5.930      ;
; -4.996 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 5.932      ;
; -4.994 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.931      ;
; -4.988 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.925      ;
; -4.981 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 5.918      ;
; -4.965 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 5.902      ;
; -4.962 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 5.899      ;
; -4.953 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.882      ;
; -4.951 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 5.888      ;
; -4.916 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 5.849      ;
; -4.890 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.827      ;
; -4.883 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.820      ;
; -4.878 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 5.814      ;
; -4.853 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 5.786      ;
; -4.796 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.733      ;
; -4.733 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 5.670      ;
; -4.508 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.437      ;
; -4.408 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 5.341      ;
; -4.316 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.248      ;
; -4.288 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 5.225      ;
; -4.281 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.213      ;
; -4.259 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.191      ;
; -4.083 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.015      ;
; -4.075 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.007      ;
; -4.040 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.972      ;
; -4.022 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.120     ; 4.404      ;
; -4.019 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.404      ;
; -4.019 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.404      ;
; -4.018 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.950      ;
; -4.012 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.114     ; 4.400      ;
; -4.006 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.120     ; 4.388      ;
; -3.998 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.383      ;
; -3.998 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.383      ;
; -3.991 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.114     ; 4.379      ;
; -3.980 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.912      ;
; -3.973 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.906      ;
; -3.951 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.883      ;
; -3.950 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.882      ;
; -3.938 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.871      ;
; -3.923 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.855      ;
; -3.916 ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.849      ;
; -3.915 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.847      ;
; -3.915 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.847      ;
; -3.861 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.120     ; 4.243      ;
; -3.845 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[4]                                                                  ; clk          ; clk         ; 0.500        ; -0.115     ; 4.232      ;
; -3.833 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.218      ;
; -3.833 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.218      ;
; -3.827 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.759      ;
; -3.826 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.114     ; 4.214      ;
; -3.824 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[4]                                                                  ; clk          ; clk         ; 0.500        ; -0.115     ; 4.211      ;
; -3.821 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[1]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.206      ;
; -3.821 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[9]                                                                  ; clk          ; clk         ; 0.500        ; -0.117     ; 4.206      ;
; -3.814 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.500        ; -0.114     ; 4.202      ;
; -3.800 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.500        ; -0.120     ; 4.182      ;
; -3.770 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.702      ;
; -3.757 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.500        ; -0.119     ; 4.140      ;
; -3.756 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.500        ; -0.118     ; 4.140      ;
; -3.755 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.500        ; -0.119     ; 4.138      ;
; -3.755 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.500        ; -0.118     ; 4.139      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; block_name:inst79|y[8]                                                                  ; block_name:inst79|y[8]                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; block_name:inst79|Z                                                                     ; block_name:inst79|Z                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.382 ; block_name:inst79|y[3]                                                                  ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|pc[2]                                                                 ; block_name:inst79|pc[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|pc[3]                                                                 ; block_name:inst79|pc[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|y[2]                                                                  ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|y[6]                                                                  ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|y[0]                                                                  ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; block_name:inst79|y[7]                                                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.385 ; inst70                                                                                  ; inst70                                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.396 ; block_name:inst79|pc[0]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.452 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.737      ;
; 0.452 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.452 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.452 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.453 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.737      ;
; 0.453 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.737      ;
; 0.454 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.738      ;
; 0.454 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.738      ;
; 0.473 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.757      ;
; 0.474 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.758      ;
; 0.475 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.759      ;
; 0.476 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.760      ;
; 0.477 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.761      ;
; 0.498 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.782      ;
; 0.499 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.783      ;
; 0.590 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.874      ;
; 0.592 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.876      ;
; 0.603 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.887      ;
; 0.604 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.888      ;
; 0.605 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.889      ;
; 0.607 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.891      ;
; 0.611 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.896      ;
; 0.625 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.909      ;
; 0.627 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.911      ;
; 0.628 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.912      ;
; 0.668 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.952      ;
; 0.669 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.953      ;
; 0.673 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.957      ;
; 0.680 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.964      ;
; 0.682 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.966      ;
; 0.689 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.974      ;
; 0.690 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.975      ;
; 0.692 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.976      ;
; 0.694 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.978      ;
; 0.694 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.978      ;
; 0.695 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.979      ;
; 0.696 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.980      ;
; 0.696 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.980      ;
; 0.714 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.998      ;
; 0.714 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.999      ;
; 0.715 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.000      ;
; 0.715 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.000      ;
; 0.715 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.999      ;
; 0.716 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.000      ;
; 0.717 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.002      ;
; 0.717 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.001      ;
; 0.719 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.003      ;
; 0.719 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.003      ;
; 0.724 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.008      ;
; 0.725 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.009      ;
; 0.725 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.009      ;
; 0.726 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.010      ;
; 0.726 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.010      ;
; 0.727 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.011      ;
; 0.727 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.011      ;
; 0.728 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.012      ;
; 0.729 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.013      ;
; 0.732 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.016      ;
; 0.738 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.023      ;
; 0.746 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.031      ;
; 0.758 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.042      ;
; 0.772 ; block_name:inst79|pc[1]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.814 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.098      ;
; 0.863 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.147      ;
; 0.873 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.157      ;
; 0.910 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.194      ;
; 0.941 ; block_name:inst79|y[4]                                                                  ; inst70                                                                                  ; clk          ; clk         ; -0.500       ; 0.119      ; 0.775      ;
; 0.954 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.956 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.236      ;
; 0.989 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.273      ;
; 0.990 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.274      ;
; 0.990 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.274      ;
; 0.993 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.277      ;
; 1.006 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.290      ;
; 1.007 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.291      ;
; 1.010 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.025 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.310      ;
; 1.027 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.312      ;
; 1.035 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.320      ;
; 1.036 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.321      ;
; 1.038 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.323      ;
; 1.040 ; block_name:inst79|pc[0]                                                                 ; block_name:inst79|pc[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.063 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.348      ;
; 1.067 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.352      ;
; 1.075 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.360      ;
; 1.088 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.372      ;
; 1.091 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.376      ;
; 1.107 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; -0.500       ; 0.119      ; 0.941      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|Z                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[0]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[1]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[2]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[3]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[4]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[5]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[6]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[7]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[8]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[9]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Fall       ; inst70                                                                                  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; x[*]      ; clk        ; 3.036  ; 3.127 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.584  ; 2.602 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.589  ; 2.649 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 3.036  ; 3.101 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.002  ; 0.227 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.212 ; 0.056 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 2.983  ; 2.952 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 2.832  ; 2.726 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 2.842  ; 2.954 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 2.531  ; 2.550 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.299  ; 2.388 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 3.010  ; 3.127 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.345  ; 2.466 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.103  ; 2.252 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 2.440  ; 2.531 ; Fall       ; clk             ;
;  x[14]    ; clk        ; 2.408  ; 2.439 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.628  ; 2.766 ; Fall       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.615  ; 0.408  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -1.969 ; -2.010 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -1.807 ; -1.859 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -2.119 ; -2.272 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.449  ; 0.215  ; Fall       ; clk             ;
;  x[4]     ; clk        ; 0.615  ; 0.408  ; Fall       ; clk             ;
;  x[5]     ; clk        ; -1.948 ; -2.039 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -2.049 ; -2.095 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -2.336 ; -2.424 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -1.634 ; -1.760 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -1.845 ; -1.925 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -2.561 ; -2.675 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -1.922 ; -2.040 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -1.691 ; -1.835 ; Fall       ; clk             ;
;  x[13]    ; clk        ; -2.013 ; -2.103 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -1.985 ; -2.013 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -2.076 ; -2.231 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; Z           ; clk        ; 8.383  ; 8.266 ; Rise       ; clk             ;
; y[*]        ; clk        ; 8.321  ; 8.152 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 7.578  ; 7.219 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 6.952  ; 6.698 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 7.609  ; 7.259 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.882  ; 6.590 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.994  ; 6.782 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.661  ; 7.358 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 8.070  ; 7.944 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 7.703  ; 7.321 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 7.274  ; 6.939 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 8.321  ; 8.152 ; Rise       ; clk             ;
; PMR         ; clk        ; 8.783  ; 9.396 ; Fall       ; clk             ;
; PRS         ; clk        ; 6.648  ; 6.452 ; Fall       ; clk             ;
; p[*]        ; clk        ; 10.281 ; 9.719 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.468  ; 7.736 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.550  ; 8.115 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 8.783  ; 9.396 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.424  ; 7.040 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.225  ; 6.808 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 7.972  ; 7.494 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 10.281 ; 9.719 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 7.849  ; 7.511 ; Fall       ; clk             ;
; result[*]   ; clk        ; 8.772  ; 8.642 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 8.772  ; 8.497 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 7.557  ; 7.124 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 7.018  ; 6.803 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 7.352  ; 7.030 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.375  ; 7.047 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.120  ; 6.896 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.311  ; 6.951 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 7.682  ; 7.354 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.062  ; 6.798 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 8.427  ; 7.942 ; Fall       ; clk             ;
;  result[10] ; clk        ; 6.735  ; 6.514 ; Fall       ; clk             ;
;  result[11] ; clk        ; 8.709  ; 8.642 ; Fall       ; clk             ;
;  result[12] ; clk        ; 8.323  ; 7.803 ; Fall       ; clk             ;
;  result[13] ; clk        ; 7.774  ; 7.575 ; Fall       ; clk             ;
;  result[14] ; clk        ; 6.191  ; 6.320 ; Fall       ; clk             ;
;  result[15] ; clk        ; 8.432  ; 8.085 ; Fall       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 8.226 ; 8.116 ; Rise       ; clk             ;
; y[*]        ; clk        ; 6.729 ; 6.449 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 7.395 ; 7.049 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 6.794 ; 6.549 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 7.425 ; 7.088 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.729 ; 6.449 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.834 ; 6.629 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.474 ; 7.182 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 7.925 ; 7.807 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 7.515 ; 7.147 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 7.103 ; 6.780 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 8.167 ; 8.006 ; Rise       ; clk             ;
; PMR         ; clk        ; 8.339 ; 8.906 ; Fall       ; clk             ;
; PRS         ; clk        ; 6.506 ; 6.316 ; Fall       ; clk             ;
; p[*]        ; clk        ; 6.965 ; 6.656 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 6.965 ; 7.252 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 7.694 ; 7.390 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 8.339 ; 8.906 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.253 ; 6.884 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.058 ; 6.656 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 7.776 ; 7.316 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 8.958 ; 8.561 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 7.558 ; 7.180 ; Fall       ; clk             ;
; result[*]   ; clk        ; 6.064 ; 6.189 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 7.174 ; 6.871 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 7.378 ; 6.960 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 6.861 ; 6.652 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 7.180 ; 6.870 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.203 ; 6.887 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 6.960 ; 6.745 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.140 ; 6.794 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 7.497 ; 7.181 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 6.901 ; 6.646 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 8.212 ; 7.745 ; Fall       ; clk             ;
;  result[10] ; clk        ; 6.587 ; 6.374 ; Fall       ; clk             ;
;  result[11] ; clk        ; 8.541 ; 8.479 ; Fall       ; clk             ;
;  result[12] ; clk        ; 8.112 ; 7.611 ; Fall       ; clk             ;
;  result[13] ; clk        ; 7.585 ; 7.393 ; Fall       ; clk             ;
;  result[14] ; clk        ; 6.064 ; 6.189 ; Fall       ; clk             ;
;  result[15] ; clk        ; 7.851 ; 7.555 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.073 ; -89.488           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.165 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -106.040                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.073 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.018      ;
; -2.017 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.962      ;
; -2.009 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.954      ;
; -2.006 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.951      ;
; -2.001 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.946      ;
; -1.999 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.944      ;
; -1.989 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.939      ;
; -1.961 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.906      ;
; -1.953 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.898      ;
; -1.950 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.895      ;
; -1.947 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 2.001      ;
; -1.947 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.892      ;
; -1.945 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.890      ;
; -1.945 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.890      ;
; -1.940 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.885      ;
; -1.936 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.990      ;
; -1.933 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.885      ;
; -1.933 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.883      ;
; -1.930 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.875      ;
; -1.925 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.875      ;
; -1.922 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.872      ;
; -1.917 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.867      ;
; -1.915 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.975      ;
; -1.915 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.865      ;
; -1.909 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.966      ;
; -1.909 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[9]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.966      ;
; -1.908 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.853      ;
; -1.904 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.964      ;
; -1.899 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.844      ;
; -1.898 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.955      ;
; -1.898 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[9]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.955      ;
; -1.877 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.829      ;
; -1.877 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.827      ;
; -1.871 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.816      ;
; -1.869 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.821      ;
; -1.869 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.819      ;
; -1.866 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.920      ;
; -1.866 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.818      ;
; -1.866 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.816      ;
; -1.863 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.813      ;
; -1.861 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.813      ;
; -1.861 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.811      ;
; -1.861 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.811      ;
; -1.859 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.811      ;
; -1.856 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.806      ;
; -1.853 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[4]                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.912      ;
; -1.852 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.797      ;
; -1.846 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[6]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.903      ;
; -1.846 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[0]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.903      ;
; -1.846 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.796      ;
; -1.844 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[2]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.900      ;
; -1.842 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[3]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.898      ;
; -1.842 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[4]                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.901      ;
; -1.840 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.894      ;
; -1.835 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[6]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.892      ;
; -1.835 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[0]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.892      ;
; -1.834 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.894      ;
; -1.833 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[2]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.889      ;
; -1.831 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[3]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.887      ;
; -1.830 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.775      ;
; -1.828 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.885      ;
; -1.828 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[9]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.885      ;
; -1.824 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.774      ;
; -1.821 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.773      ;
; -1.815 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.765      ;
; -1.813 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[8]                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.872      ;
; -1.813 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.765      ;
; -1.810 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.762      ;
; -1.808 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.868      ;
; -1.808 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.862      ;
; -1.807 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.759      ;
; -1.805 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.757      ;
; -1.805 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.757      ;
; -1.802 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.859      ;
; -1.802 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; block_name:inst79|y[9]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.859      ;
; -1.802 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[8]                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.861      ;
; -1.800 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.752      ;
; -1.790 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.742      ;
; -1.787 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.737      ;
; -1.786 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.840      ;
; -1.776 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.830      ;
; -1.776 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.836      ;
; -1.772 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[4]                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.831      ;
; -1.770 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.827      ;
; -1.770 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; block_name:inst79|y[9]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.827      ;
; -1.769 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; block_name:inst79|y[5]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.825      ;
; -1.768 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.720      ;
; -1.768 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.718      ;
; -1.765 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[6]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.822      ;
; -1.765 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[0]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.822      ;
; -1.763 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.817      ;
; -1.763 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[2]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.819      ;
; -1.761 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; block_name:inst79|y[3]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.817      ;
; -1.761 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.815      ;
; -1.759 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.711      ;
; -1.758 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; block_name:inst79|y[5]                                 ; clk          ; clk         ; 0.500        ; -0.431     ; 1.814      ;
; -1.754 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; block_name:inst79|pc[0]                                ; clk          ; clk         ; 0.500        ; -0.427     ; 1.814      ;
; -1.754 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.808      ;
; -1.752 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; block_name:inst79|y[7]                                 ; clk          ; clk         ; 0.500        ; -0.433     ; 1.806      ;
; -1.748 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; block_name:inst79|y[1]                                 ; clk          ; clk         ; 0.500        ; -0.430     ; 1.805      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; inst70                                                                                  ; inst70                                                                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.167 ; block_name:inst79|y[3]                                                                  ; block_name:inst79|y[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|y[8]                                                                  ; block_name:inst79|y[8]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|pc[2]                                                                 ; block_name:inst79|pc[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|pc[3]                                                                 ; block_name:inst79|pc[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|y[2]                                                                  ; block_name:inst79|y[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|y[6]                                                                  ; block_name:inst79|y[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|y[0]                                                                  ; block_name:inst79|y[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|y[7]                                                                  ; block_name:inst79|y[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst79|Z                                                                     ; block_name:inst79|Z                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.170 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.313      ;
; 0.170 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.313      ;
; 0.170 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.313      ;
; 0.171 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.171 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.171 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.172 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.315      ;
; 0.174 ; block_name:inst79|pc[0]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.182 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.324      ;
; 0.183 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.183 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.183 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.185 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.327      ;
; 0.186 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.328      ;
; 0.197 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.339      ;
; 0.198 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.340      ;
; 0.235 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.377      ;
; 0.235 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.377      ;
; 0.242 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.384      ;
; 0.243 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.385      ;
; 0.244 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.386      ;
; 0.245 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.387      ;
; 0.247 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.389      ;
; 0.254 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.396      ;
; 0.254 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.396      ;
; 0.255 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.272 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.272 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.274 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.277 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.278 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.283 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.284 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.285 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.287 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.294 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.436      ;
; 0.295 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.295 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.296 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.296 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.296 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.297 ; block_name:inst79|y[4]                                                                  ; inst70                                                                                  ; clk          ; clk         ; -0.500       ; 0.432      ; 0.333      ;
; 0.297 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.297 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.297 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.297 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.298 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.298 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.299 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.441      ;
; 0.299 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.441      ;
; 0.300 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.443      ;
; 0.301 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.444      ;
; 0.302 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.444      ;
; 0.303 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.445      ;
; 0.303 ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.446      ;
; 0.304 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.446      ;
; 0.306 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.448      ;
; 0.307 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.449      ;
; 0.311 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.453      ;
; 0.328 ; block_name:inst79|pc[1]                                                                 ; block_name:inst79|pc[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.354 ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.354 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.496      ;
; 0.373 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.515      ;
; 0.377 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.519      ;
; 0.388 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.424      ;
; 0.388 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.424      ;
; 0.391 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.427      ;
; 0.391 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.427      ;
; 0.396 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.432      ;
; 0.396 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.432      ;
; 0.403 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.406 ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.547      ;
; 0.421 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.421 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.431 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.573      ;
; 0.432 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.434 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.435 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.471      ;
; 0.435 ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.436 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.472      ;
; 0.441 ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.583      ;
; 0.442 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.443 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.585      ;
; 0.444 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.445 ; block_name:inst79|y[2]                                                                  ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ; clk          ; clk         ; -0.500       ; 0.432      ; 0.481      ;
; 0.445 ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT1:inst11|lpm_counter:lpm_counter_component|cntr_6cj:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst20|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG2:inst4|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG3:inst7|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; RG4:inst6|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|Z                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|pc[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst79|y[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; inst70                                                                                  ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; CT2:inst12|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 1.178  ; 1.869  ; Fall       ; clk             ;
;  x[0]     ; clk        ; 0.951  ; 1.608  ; Fall       ; clk             ;
;  x[1]     ; clk        ; 0.954  ; 1.618  ; Fall       ; clk             ;
;  x[2]     ; clk        ; 1.167  ; 1.869  ; Fall       ; clk             ;
;  x[3]     ; clk        ; -0.362 ; -0.034 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.462 ; -0.135 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 1.139  ; 1.833  ; Fall       ; clk             ;
;  x[6]     ; clk        ; 1.027  ; 1.673  ; Fall       ; clk             ;
;  x[7]     ; clk        ; 1.117  ; 1.830  ; Fall       ; clk             ;
;  x[8]     ; clk        ; 0.907  ; 1.541  ; Fall       ; clk             ;
;  x[9]     ; clk        ; 0.813  ; 1.445  ; Fall       ; clk             ;
;  x[10]    ; clk        ; 1.178  ; 1.859  ; Fall       ; clk             ;
;  x[11]    ; clk        ; 0.845  ; 1.456  ; Fall       ; clk             ;
;  x[12]    ; clk        ; 0.754  ; 1.365  ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.879  ; 1.509  ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.850  ; 1.441  ; Fall       ; clk             ;
;  x[15]    ; clk        ; 0.993  ; 1.661  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.674  ; 0.331  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -0.661 ; -1.294 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -0.594 ; -1.207 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -0.772 ; -1.428 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.565  ; 0.252  ; Fall       ; clk             ;
;  x[4]     ; clk        ; 0.674  ; 0.331  ; Fall       ; clk             ;
;  x[5]     ; clk        ; -0.678 ; -1.329 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -0.680 ; -1.299 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -0.886 ; -1.566 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -0.518 ; -1.116 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -0.589 ; -1.201 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -0.955 ; -1.624 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -0.635 ; -1.237 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -0.549 ; -1.150 ; Fall       ; clk             ;
;  x[13]    ; clk        ; -0.667 ; -1.287 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -0.638 ; -1.221 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -0.741 ; -1.387 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 4.325 ; 4.493 ; Rise       ; clk             ;
; y[*]        ; clk        ; 4.263 ; 4.422 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.650 ; 3.783 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 3.390 ; 3.495 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 3.681 ; 3.831 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.337 ; 3.446 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.431 ; 3.545 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 3.700 ; 3.905 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 4.170 ; 4.312 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.703 ; 3.893 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.509 ; 3.643 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 4.263 ; 4.422 ; Rise       ; clk             ;
; PMR         ; clk        ; 5.016 ; 4.767 ; Fall       ; clk             ;
; PRS         ; clk        ; 3.632 ; 3.724 ; Fall       ; clk             ;
; p[*]        ; clk        ; 5.097 ; 5.387 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 4.246 ; 4.096 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.413 ; 4.595 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 5.016 ; 4.767 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 3.929 ; 4.072 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 3.814 ; 3.921 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 4.166 ; 4.329 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 5.097 ; 5.387 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 4.135 ; 4.287 ; Fall       ; clk             ;
; result[*]   ; clk        ; 4.874 ; 5.093 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 4.623 ; 4.733 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.948 ; 4.108 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.804 ; 3.914 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.922 ; 4.051 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 3.940 ; 4.068 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 3.850 ; 3.968 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 3.875 ; 3.996 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 4.097 ; 4.237 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 3.815 ; 3.923 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 4.406 ; 4.588 ; Fall       ; clk             ;
;  result[10] ; clk        ; 3.652 ; 3.760 ; Fall       ; clk             ;
;  result[11] ; clk        ; 4.874 ; 5.093 ; Fall       ; clk             ;
;  result[12] ; clk        ; 4.318 ; 4.499 ; Fall       ; clk             ;
;  result[13] ; clk        ; 4.184 ; 4.379 ; Fall       ; clk             ;
;  result[14] ; clk        ; 3.578 ; 3.494 ; Fall       ; clk             ;
;  result[15] ; clk        ; 4.451 ; 4.544 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 4.250 ; 4.414 ; Rise       ; clk             ;
; y[*]        ; clk        ; 3.265 ; 3.371 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.565 ; 3.693 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 3.314 ; 3.416 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 3.594 ; 3.739 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.265 ; 3.371 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.354 ; 3.465 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 3.611 ; 3.808 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 4.101 ; 4.240 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.615 ; 3.797 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.430 ; 3.559 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 4.190 ; 4.345 ; Rise       ; clk             ;
; PMR         ; clk        ; 4.773 ; 4.550 ; Fall       ; clk             ;
; PRS         ; clk        ; 3.561 ; 3.649 ; Fall       ; clk             ;
; p[*]        ; clk        ; 3.734 ; 3.837 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 3.987 ; 3.871 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.062 ; 4.224 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 4.773 ; 4.550 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 3.847 ; 3.986 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 3.734 ; 3.837 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 4.071 ; 4.228 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 4.548 ; 4.785 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 3.980 ; 4.124 ; Fall       ; clk             ;
; result[*]   ; clk        ; 3.509 ; 3.428 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 3.822 ; 3.953 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.863 ; 4.017 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.725 ; 3.831 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.838 ; 3.962 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 3.855 ; 3.978 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 3.770 ; 3.885 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 3.794 ; 3.909 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 4.007 ; 4.142 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 3.736 ; 3.839 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 4.303 ; 4.479 ; Fall       ; clk             ;
;  result[10] ; clk        ; 3.579 ; 3.683 ; Fall       ; clk             ;
;  result[11] ; clk        ; 4.790 ; 5.002 ; Fall       ; clk             ;
;  result[12] ; clk        ; 4.219 ; 4.392 ; Fall       ; clk             ;
;  result[13] ; clk        ; 4.090 ; 4.277 ; Fall       ; clk             ;
;  result[14] ; clk        ; 3.509 ; 3.428 ; Fall       ; clk             ;
;  result[15] ; clk        ; 4.132 ; 4.226 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.879   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.879   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -316.657 ; 0.0   ; 0.0      ; 0.0     ; -142.778            ;
;  clk             ; -316.657 ; 0.000 ; N/A      ; N/A     ; -142.778            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; x[*]      ; clk        ; 3.335  ; 3.619 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.863  ; 3.052 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.860  ; 3.111 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 3.335  ; 3.589 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.002  ; 0.227 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.212 ; 0.056 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 3.280  ; 3.432 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 3.110  ; 3.206 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 3.143  ; 3.431 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 2.806  ; 2.997 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.554  ; 2.819 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 3.320  ; 3.619 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.628  ; 2.896 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.376  ; 2.646 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 2.711  ; 2.955 ; Fall       ; clk             ;
;  x[14]    ; clk        ; 2.677  ; 2.842 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.920  ; 3.222 ; Fall       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.697  ; 0.544  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -0.661 ; -1.294 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -0.594 ; -1.207 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -0.772 ; -1.428 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 0.565  ; 0.354  ; Fall       ; clk             ;
;  x[4]     ; clk        ; 0.697  ; 0.544  ; Fall       ; clk             ;
;  x[5]     ; clk        ; -0.678 ; -1.329 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -0.680 ; -1.299 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -0.886 ; -1.566 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -0.518 ; -1.116 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -0.589 ; -1.201 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -0.955 ; -1.624 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -0.635 ; -1.237 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -0.549 ; -1.150 ; Fall       ; clk             ;
;  x[13]    ; clk        ; -0.667 ; -1.287 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -0.638 ; -1.221 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -0.741 ; -1.387 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Z           ; clk        ; 8.684  ; 8.630  ; Rise       ; clk             ;
; y[*]        ; clk        ; 8.596  ; 8.521  ; Rise       ; clk             ;
;  y[0]       ; clk        ; 7.892  ; 7.663  ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.241  ; 7.090  ; Rise       ; clk             ;
;  y[2]       ; clk        ; 7.932  ; 7.683  ; Rise       ; clk             ;
;  y[3]       ; clk        ; 7.145  ; 6.962  ; Rise       ; clk             ;
;  y[4]       ; clk        ; 7.299  ; 7.157  ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.975  ; 7.844  ; Rise       ; clk             ;
;  y[6]       ; clk        ; 8.343  ; 8.296  ; Rise       ; clk             ;
;  y[7]       ; clk        ; 8.031  ; 7.769  ; Rise       ; clk             ;
;  y[8]       ; clk        ; 7.565  ; 7.364  ; Rise       ; clk             ;
;  y[9]       ; clk        ; 8.596  ; 8.521  ; Rise       ; clk             ;
; PMR         ; clk        ; 9.415  ; 9.751  ; Fall       ; clk             ;
; PRS         ; clk        ; 6.923  ; 6.819  ; Fall       ; clk             ;
; p[*]        ; clk        ; 10.690 ; 10.480 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.924  ; 8.076  ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.906  ; 8.667  ; Fall       ; clk             ;
;  p[3]       ; clk        ; 9.415  ; 9.751  ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.717  ; 7.464  ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.504  ; 7.234  ; Fall       ; clk             ;
;  p[6]       ; clk        ; 8.286  ; 7.967  ; Fall       ; clk             ;
;  p[7]       ; clk        ; 10.690 ; 10.480 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 8.196  ; 7.963  ; Fall       ; clk             ;
; result[*]   ; clk        ; 9.139  ; 9.076  ; Fall       ; clk             ;
;  result[0]  ; clk        ; 9.139  ; 8.974  ; Fall       ; clk             ;
;  result[1]  ; clk        ; 7.834  ; 7.591  ; Fall       ; clk             ;
;  result[2]  ; clk        ; 7.329  ; 7.175  ; Fall       ; clk             ;
;  result[3]  ; clk        ; 7.646  ; 7.446  ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.670  ; 7.471  ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.423  ; 7.303  ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.609  ; 7.352  ; Fall       ; clk             ;
;  result[7]  ; clk        ; 8.025  ; 7.797  ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.351  ; 7.196  ; Fall       ; clk             ;
;  result[9]  ; clk        ; 8.754  ; 8.444  ; Fall       ; clk             ;
;  result[10] ; clk        ; 7.025  ; 6.882  ; Fall       ; clk             ;
;  result[11] ; clk        ; 9.017  ; 9.076  ; Fall       ; clk             ;
;  result[12] ; clk        ; 8.613  ; 8.302  ; Fall       ; clk             ;
;  result[13] ; clk        ; 8.142  ; 8.042  ; Fall       ; clk             ;
;  result[14] ; clk        ; 6.518  ; 6.597  ; Fall       ; clk             ;
;  result[15] ; clk        ; 8.764  ; 8.517  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 4.250 ; 4.414 ; Rise       ; clk             ;
; y[*]        ; clk        ; 3.265 ; 3.371 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.565 ; 3.693 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 3.314 ; 3.416 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 3.594 ; 3.739 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.265 ; 3.371 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.354 ; 3.465 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 3.611 ; 3.808 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 4.101 ; 4.240 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.615 ; 3.797 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.430 ; 3.559 ; Rise       ; clk             ;
;  y[9]       ; clk        ; 4.190 ; 4.345 ; Rise       ; clk             ;
; PMR         ; clk        ; 4.773 ; 4.550 ; Fall       ; clk             ;
; PRS         ; clk        ; 3.561 ; 3.649 ; Fall       ; clk             ;
; p[*]        ; clk        ; 3.734 ; 3.837 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 3.987 ; 3.871 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.062 ; 4.224 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 4.773 ; 4.550 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 3.847 ; 3.986 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 3.734 ; 3.837 ; Fall       ; clk             ;
;  p[6]       ; clk        ; 4.071 ; 4.228 ; Fall       ; clk             ;
;  p[7]       ; clk        ; 4.548 ; 4.785 ; Fall       ; clk             ;
;  p[8]       ; clk        ; 3.980 ; 4.124 ; Fall       ; clk             ;
; result[*]   ; clk        ; 3.509 ; 3.428 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 3.822 ; 3.953 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.863 ; 4.017 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.725 ; 3.831 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.838 ; 3.962 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 3.855 ; 3.978 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 3.770 ; 3.885 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 3.794 ; 3.909 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 4.007 ; 4.142 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 3.736 ; 3.839 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 4.303 ; 4.479 ; Fall       ; clk             ;
;  result[10] ; clk        ; 3.579 ; 3.683 ; Fall       ; clk             ;
;  result[11] ; clk        ; 4.790 ; 5.002 ; Fall       ; clk             ;
;  result[12] ; clk        ; 4.219 ; 4.392 ; Fall       ; clk             ;
;  result[13] ; clk        ; 4.090 ; 4.277 ; Fall       ; clk             ;
;  result[14] ; clk        ; 3.509 ; 3.428 ; Fall       ; clk             ;
;  result[15] ; clk        ; 4.132 ; 4.226 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; PRS           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; PMR           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PRS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; p[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; p[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; p[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; p[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; p[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; p[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; p[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; p[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; PMR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PRS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; p[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; p[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; p[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; p[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; p[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; PMR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 246      ; 328      ; 528      ; 1301     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 246      ; 328      ; 528      ; 1301     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Apr 29 13:44:35 2016
Info: Command: quartus_sta lab_1 -c lab_1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lab_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.879
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.879      -316.657 clk 
Info: Worst-case hold slack is 0.433
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.433         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -142.778 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.349
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.349      -294.173 clk 
Info: Worst-case hold slack is 0.381
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.381         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -142.778 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.073
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.073       -89.488 clk 
Info: Worst-case hold slack is 0.165
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.165         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -106.040 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 223 megabytes
    Info: Processing ended: Fri Apr 29 13:44:37 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


