## 1.1 x86处理器架构

### 中央处理器结构

 根据假想机的设计，中央处理单元(CPU)主要由寄存器(register)、高频时钟(clock)、控制单元(CU)以及一个算数逻辑单元(ALU)组成。

* 时钟：用于将中央处理单元与其他系统组件进行同步的模块。

* 控制单元：协调参与机器指令执行的序列。

* 算术逻辑单元：执行算术运算，加法与减法以及基本逻辑运算(与或非)。
 &emsp;
  
总线是一组并行线，通畅包含四类总线：数据总线、I/O总线、控制类总线和地址总线。

* 数据总线：用于在中央处理单元和内存之间传递数据。

* I/O总线：用于在系统和输入输出设备之间传递数据。

* 控制总线：用于使用二进制信号传递对所有连接在系统总线上的设备进行同步。

* 地址总线：执行指令在CPU和内存之间传递执行指令时，用于保持数据和地址。
&emsp;

##### 指令执行周期

>概述：指令译码器将通过指令指针获取的代码缓存Decode之后送往控制单元，并协调ALU与浮点运算单元。

1.Fetch：CPU从内存区域中的指令队列中取的指令，并增加指令指针的值(上移指针，使指针移向下一个指令应该是)。

2.Decode：CPU对提取的指令的二进制位进行译码，如果需要操作数，从寄存器和内存中提取操作数(Fetch),这一步还包括地址计算。

3.Execute：CPU执行该指令，并更新部分状态位，如Zero、Carry和Overflow等，并按需求选择是否存放执行结果。
&emsp;

> 相较于访问内存需要多个机器周期，CPU访问高速寄存器只需要一个机器周期，得益于将大部分近期使用过的指令和数据存放在高速寄存器中。  
> 另一方面cache存储器是由一种被称为静态RAM的特殊存储芯片组成，不需要为了保持其内容而不断刷新。  
&emsp;
