# Diagrama estructural divisor de Frecuencia <h1>
Este modulo cuenta con dos entradas:
* **clk** (1 bit) clock de entrada:
* **reset** (1 bit) Reinicia el sistema
Y una salida:
* **clkout** (1 bit) reloj de salida relacionado con la frecuencia deseada
Adicionalmente tiene dos parametros **fi** frecuencia de la fpga 50000000 Hz (Nexys 2) y **fo** que es la frecuencia deseada.
<a href="https://imgbb.com/"><img src="https://image.ibb.co/k6Wo95/Div_freq.jpg" alt="Div_freq" border="0"></a>
# Diagrama funcional divisor de Frecuencia <h1>
<a href="https://imgbb.com/"><img src="https://image.ibb.co/k59ap5/Selecci_n_038.png" alt="Selecci_n_038" border="0"></a>
