# プログラム
## dff.v
```verilog
module DFF (
    input CK, D,
    output Q
);
    reg Q;
    always @(posedge CK) begin
        Q <= D;
    end
endmodule
```

# 波形
![波形](./pic/wave.png)