########################################################################
## Author  :    Marc-André Tétrault
## Project :    Verification Primer
##
## Université de Sherbrooke
########################################################################

$DESIGN_ROOT/rtl/SynchFifo.vhd

$DESIGN_ROOT/rtl/ChannelAnalogTop.v
$DESIGN_ROOT/rtl/ChannelRegisters.vhd
$DESIGN_ROOT/rtl/ChannelDigitalTop.vhd
$DESIGN_ROOT/rtl/ChannelTop.v

$DESIGN_ROOT/rtl/CommonRegisters.vhd
$DESIGN_ROOT/rtl/CommandInterface.vhd
$DESIGN_ROOT/rtl/SerialReceiver.vhd
$DESIGN_ROOT/rtl/SerialTransmitter.vhd
$DESIGN_ROOT/rtl/TransmitterControl.vhd

$DESIGN_ROOT/rtl/CommonModules.vhd

$DESIGN_ROOT/rtl/OscilloTop.v
