# RV-052B-Git
RISC-V指令集CPU的实现
开发语言：Verilog HDL
开发平台：Xilinx Vivado 2018.1

本项目为 National University of Defense Technology 高级体系结构实验课程实践作业
目标实现特性：
分支预测
单发射
6-7级流水线
tomasolo动态调度
inst ram 与 data ram 分离

