# SPI UVM Environment Documentation

## ðŸ“Œ Overview
O `spi_env` Ã© o container top-level do ambiente de verificaÃ§Ã£o UVM, responsÃ¡vel por:
- Instanciar e conectar todos os componentes UVM
- Configurar o modo de operaÃ§Ã£o do sistema
- Gerenciar a cobertura e verificaÃ§Ã£o funcional
- Prover interfaces para configuraÃ§Ã£o do teste

## ðŸ§© Componentes do Ambiente
| Componente     | DescriÃ§Ã£o                                  |
|----------------|--------------------------------------------|
| `agent`        | Agente UVM com driver/monitor/sequencer    |
| `scoreboard`   | Verificador de integridade de dados        |
| `coverage`     | Coletor de cobertura funcional            |

## âš™ï¸ ConfiguraÃ§Ã£o do Ambiente
### ParÃ¢metros Principais
| ParÃ¢metro    | Tipo | Valores         | Efeito                          |
|-------------|------|-----------------|---------------------------------|
| `is_active` | bit  | UVM_ACTIVE(1)   | Habilita componentes ativos     |
|             |      | UVM_PASSIVE(0)  | Modo somente monitoraÃ§Ã£o        |
| `mode`      | bit  | 0 (Slave)       | Configura modo de operaÃ§Ã£o      |
|             |      | 1 (Master)      |                                 |

### MÃ©todos de ConfiguraÃ§Ã£o
```systemverilog
// Exemplo de uso no teste
class my_test extends uvm_test;
    task run_phase(uvm_phase phase);
        spi_env env;
        
        // ConfiguraÃ§Ã£o dinÃ¢mica
        env.set_active(UVM_ACTIVE);
        env.set_mode(1); // Master mode
    endtask
endclass
```
## ðŸ“‹ CÃ³digo Principal
### Estrutura do Ambiente
```systemverilog
class spi_env extends uvm_env;
    spi_agent       agent;      // Componente de comunicaÃ§Ã£o
    spi_scoreboard  scoreboard; // Verificador de dados
    spi_coverage    coverage;   // MÃ©tricas de cobertura
    
    // ConfiguraÃ§Ãµes
    bit is_active = UVM_ACTIVE;
    bit mode;  // Modo de operaÃ§Ã£o
endclass
```
### Fluxo de ConstruÃ§Ã£o
```mermaid
sequenceDiagram
    participant Test
    participant Env
    participant Agent
    participant Scoreboard
    participant Coverage

    Test->>Env: build_phase()
    activate Env
    Env->>Agent: create()
    Env->>Scoreboard: create()
    Env->>Coverage: create()
    Env-->>Test: Environment ready
    deactivate Env
```
### ConexÃ£o de Componentes
```systemverilog
virtual function void connect_phase(uvm_phase phase);
    // ConexÃ£o do agent com verificadores
    agent.analysis_port.connect(scoreboard.analysis_export);
    agent.analysis_port.connect(coverage.analysis_export);
endfunction
```
## ðŸ”„ Fluxo de OperaÃ§Ã£o
```mermaid
flowchart LR
    A[Test] --> B[Env]
    B --> C[Agent]
    C --> D[Driver]
    C --> E[Monitor]
    D --> F[DUT]
    E --> G[Scoreboard]
    E --> H[Coverage]
    G --> B
    H --> B
```
## ðŸ’¡ Casos de Uso Comuns
### 1. ConfiguraÃ§Ã£o Master Ativo
```systemverilog
function void my_test::build_phase(uvm_phase phase);
    super.build_phase(phase);
    env = spi_env::type_id::create("env", this);
    env.set_active(UVM_ACTIVE);
    env.set_mode(1);
endfunction
```
### 2. Modo Passivo para MonitoraÃ§Ã£o
```systemverilog
env.set_active(UVM_PASSIVE);  // Desativa driver e sequencer
```
### 3. ConexÃ£o de MÃºltiplos Agents
```systemverilog
// Para sistemas multi-SPI
agent_master.analysis_port.connect(scoreboard.analysis_export);
agent_slave.analysis_port.connect(scoreboard.analysis_export);
```
## ðŸš¦ SaÃ­da Esperada
```log
UVM_INFO spi_env.sv(42) @ 1.2ms: ENV [ENV] Coverage Final: 92.34%
UVM_INFO spi_scoreboard.sv(67) @ 1.2ms: SCOREBOARD [SB] All transactions matched (50/50)
```
## ðŸ›  Extensibilidade
### Adicionando Novos Componentes
#### 1. Crie novos componentes UVM
#### 2. Instancie no build_phase
```systemverilog
virtual function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    my_component = my_component::type_id::create("my_component", this);
endfunction
```
#### 3. Conecte na connect_phase
```systemverilog
virtual function void connect_phase(uvm_phase phase);
    agent.analysis_port.connect(my_component.analysis_export);
endfunction
```
