# 简答题
1. 毛刺是本应该一直稳定为1或0的电信号中，错误出现的短暂的0和1之间的跳变。在组合和时序电路中，毛刺可能出现在或门的输出中，比如：或门的两个输入原本为1和0，如果输入同时变为0和1则输出一直为1，但是如果0变1有一个延时，那么输出则会出现一个短暂的1-0-1的跳变（脉冲）。
2. 卡诺图化简后，可得输出公式为：![](http://latex.codecogs.com/gif.latex?\Y\overline{W}+\overline{Y}W)
3. 卡诺图化简后，可得输出公式为：![](http://latex.codecogs.com/gif.latex?\A\overline{B}+B\overline{C}),今年不考晶体管级别
4. ```asm
    $t0=$t1 NOR 0x1234 可以表示为:
    $t2 = $t1 or 0x1234
    $t3 = $t1 and 0x1234 
    $t1 = $t2 - $t3
    另一种写法
    $t2 = $t1 or 0x1234
    $t0 = $t2 nor $zero```
5. 执行时间 = I x CPI x T  
  影响I的因素有：指令集的种类（CISC，RISC），算法，程序设计语言，编译器等等   
  影响CPI的因素有：算法，编译器，ISA（就是指令集的种类）  
  影响T的因素有:ISA，硬件实现  
  
# 分析计算题
## 时序电路的时钟周期分析
1. 分析电路的逻辑功能  
  时钟CLK=1时，第一个D触发器为透明状态，Q1=D1，随后CLK=0时，第二个D触发器导通，随后第一个D触发器的输入变为之前的反，D1=Q2'=Q1'=D1',所以每个周期两个触发器的输出翻转一次，为一个时钟控制的环形振荡器。
2. 先寻找关键路径的延时，第二个触发器和后面三个反相器共同构成的延时最长，为CLKtoQ的时间，加上三个门延时。所以第一个条件为：时钟周期大于关键路径延时加上建立时间（4+3+2=9ns）。另一个约束为，
