# .verible-verilog-format
--indentation_spaces=4
--wrap_spaces=4
--column_limit=100
--assignment_statement_alignment=preserve
