digraph "CFG for '_Z22PositiveDefiniteKernelPcPfiii' function" {
	label="CFG for '_Z22PositiveDefiniteKernelPcPfiii' function";

	Node0x5cf8af0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = shl i32 %6, 3\l  %8 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %9 = add i32 %7, %8\l  %10 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %11 = shl i32 %10, 3\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %13 = add i32 %11, %12\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %15 = shl i32 %14, 3\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !4\l  %17 = add i32 %15, %16\l  %18 = mul nsw i32 %3, %2\l  %19 = mul nsw i32 %18, %4\l  %20 = mul nsw i32 %17, %3\l  %21 = add nsw i32 %13, %20\l  %22 = mul nsw i32 %21, %2\l  %23 = add nsw i32 %9, %22\l  %24 = sext i32 %23 to i64\l  %25 = getelementptr inbounds float, float addrspace(1)* %1, i64 %24\l  %26 = load float, float addrspace(1)* %25, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %27 = add nsw i32 %23, %19\l  %28 = sext i32 %27 to i64\l  %29 = getelementptr inbounds float, float addrspace(1)* %1, i64 %28\l  %30 = load float, float addrspace(1)* %29, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %31 = shl nsw i32 %19, 1\l  %32 = add nsw i32 %23, %31\l  %33 = sext i32 %32 to i64\l  %34 = getelementptr inbounds float, float addrspace(1)* %1, i64 %33\l  %35 = load float, float addrspace(1)* %34, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %36 = mul nsw i32 %19, 3\l  %37 = add nsw i32 %23, %36\l  %38 = sext i32 %37 to i64\l  %39 = getelementptr inbounds float, float addrspace(1)* %1, i64 %38\l  %40 = load float, float addrspace(1)* %39, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %41 = shl nsw i32 %19, 2\l  %42 = add nsw i32 %23, %41\l  %43 = sext i32 %42 to i64\l  %44 = getelementptr inbounds float, float addrspace(1)* %1, i64 %43\l  %45 = load float, float addrspace(1)* %44, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %46 = mul nsw i32 %19, 5\l  %47 = add nsw i32 %23, %46\l  %48 = sext i32 %47 to i64\l  %49 = getelementptr inbounds float, float addrspace(1)* %1, i64 %48\l  %50 = load float, float addrspace(1)* %49, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %51 = fcmp contract olt float %26, 0.000000e+00\l  br i1 %51, label %52, label %73\l|{<s0>T|<s1>F}}"];
	Node0x5cf8af0:s0 -> Node0x5cfe190;
	Node0x5cf8af0:s1 -> Node0x5cfe220;
	Node0x5cfe190 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%52:\l52:                                               \l  %53 = fmul contract float %26, %40\l  %54 = fmul contract float %30, %30\l  %55 = fsub contract float %53, %54\l  %56 = fcmp contract ogt float %55, 0.000000e+00\l  br i1 %56, label %57, label %73\l|{<s0>T|<s1>F}}"];
	Node0x5cfe190:s0 -> Node0x5cfe5a0;
	Node0x5cfe190:s1 -> Node0x5cfe220;
	Node0x5cfe5a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%57:\l57:                                               \l  %58 = fmul contract float %53, %50\l  %59 = fmul contract float %30, 2.000000e+00\l  %60 = fmul contract float %59, %45\l  %61 = fmul contract float %35, %60\l  %62 = fadd contract float %58, %61\l  %63 = fmul contract float %26, %45\l  %64 = fmul contract float %45, %63\l  %65 = fsub contract float %62, %64\l  %66 = fmul contract float %35, %40\l  %67 = fmul contract float %35, %66\l  %68 = fsub contract float %65, %67\l  %69 = fmul contract float %30, %50\l  %70 = fmul contract float %30, %69\l  %71 = fsub contract float %68, %70\l  %72 = fcmp contract olt float %71, 0.000000e+00\l  br label %73\l}"];
	Node0x5cfe5a0 -> Node0x5cfe220;
	Node0x5cfe220 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%73:\l73:                                               \l  %74 = phi i1 [ false, %52 ], [ false, %5 ], [ %72, %57 ]\l  %75 = zext i1 %74 to i8\l  %76 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %24\l  store i8 %75, i8 addrspace(1)* %76, align 1, !tbaa !10\l  ret void\l}"];
}
