<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:56.2356</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.04.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0048001</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2022.10.20</openDate><openNumber>10-2022-0141643</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 캐비티를 포함하는 제1 기판층; 상기 제1 기판층의 상기 캐비티 내에 배치되는 브릿지 기판; 및 상기 제1 기판층 및 상기 브릿지 기판 상에 배치되는 제2 기판층을 포함하고, 상기 제1 기판층은, 상기 캐비티를 포함하는 제1 절연층; 상기 제1 절연층에 배치되는 제1 회로 패턴; 및 상기 제1 절연층을 관통하며 상기 제1 회로 패턴과 연결되는 제1 비아를 포함하고, 상기 제2 기판층은, 상기 제1 절연층 상에 배치되는 제2 절연층; 상기 제2 절연층에 배치되는 제2 회로 패턴; 및 상기 제2 절연층을 관통하며 상기 제2 회로 패턴과 연결되는 제2 비아를 포함하고, 상기 제1 절연층은 유리 섬유를 포함하고, 상기 제2 절연층은 유리 섬유를 포함하지 않으며, 상기 제2 절연층은, 상기 제1 절연층의 상기 캐비티 내에 배치되어, 상기 브릿지 기판을 몰딩한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐비티를 포함하는 제1 기판층; 상기 제1 기판층의 상기 캐비티 내에 배치되는 브릿지 기판; 및상기 제1 기판층 및 상기 브릿지 기판 상에 배치되는 제2 기판층을 포함하고,상기 제1 기판층은,상기 캐비티를 포함하는 제1 절연층;상기 제1 절연층에 배치되는 제1 회로 패턴; 및상기 제1 절연층을 관통하며 상기 제1 회로 패턴과 연결되는 제1 비아를 포함하고,상기 제2 기판층은,상기 제1 절연층 상에 배치되는 제2 절연층;상기 제2 절연층에 배치되는 제2 회로 패턴; 및상기 제2 절연층을 관통하며 상기 제2 회로 패턴과 연결되는 제2 비아를 포함하고,상기 제1 절연층은 유리 섬유를 포함하고, 상기 제2 절연층은 유리 섬유를 포함하지 않으며,상기 제2 절연층은,상기 제1 절연층의 상기 캐비티 내에 배치되어, 상기 브릿지 기판을 몰딩하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은 ABF(Aginomoto Build-up Film) 또는 PID(Photoimageable dielectics)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 절연층은,상기 캐비티를 포함하는 제1-1 절연층과,상기 제1-1 절연층의 하면에 배치되는 제1-2 절연층을 포함하고,상기 제1 회로 패턴은,상기 제1-1 절연층의 상면에 배치되는 제1-1 회로 패턴과,상기 제1-1 절연층의 하면과 상기 제1-2 절연층의 상면 사이에 배치되는 제1-2 회로 패턴을 포함하고,상기 제1-2 회로 패턴은,상기 캐비티를 통해 노출되는 패드부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1-1 회로 패턴은,상기 제1 기판층의 제1 최외측에 배치된 회로 패턴이고, 상기 제1-1 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 브릿지 기판은,베이스층과,상기 베이스층의 상면에 배치되는 재배선층과,상기 베이스층의 하면에 배치되는 접착층을 포함하고,상기 브릿지 기판의 상기 접착층은 상기 제1-2 회로 패턴의 상기 패드부의 상면에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1-2 회로 패턴의 상기 패드부의 상면은,상기 제1-1 절연층이 배치되는 제1 부분과,상기 캐비티를 통해 노출되는 제2 부분을 포함하고,상기 제2 부분은,상기 브릿지 기판의 상기 접착층이 배치되는 제2-1 부분과,상기 캐비티를 채우는 상기 제2 절연층이 배치되는 제2-2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 베이스층은 폴리이미드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 재배선층은,상기 베이스층의 상면에 배치되는 적어도 하나의 브릿지 절연층과,상기 적어도 하나의 브릿지 절연층에 배치되는 회로층과,상기 적어도 하나의 브릿지 절연층을 관통하는 비아층과,상기 적어도 하나의 브릿지 절연층 중 최상측에 배치된 브릿지 절연층의 상면에 배치되는 패드층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제2 절연층은,상기 캐비티를 채우며, 상기 제1-1 절연층의 상면에 배치되는 제2-1 절연층과,상기 제2-1 절연층의 상면에 배치되는 제2-2 절연층을 포함하고,상기 제2 회로 패턴은,상기 제2-1 절연층의 상면에 배치되는 제2-1 회로 패턴과,상기 제2-2 절연층의 상면에 배치되는 제2-2 회로 패턴을 포함하고,상기 제2 비아는,상기 제2-1 절연층을 관통하는 제2-1 비아와,상기 제2-2 절연층을 관통하며, 상기 제2-1 비아와 다른 폭을 가지는 제2-2 비아를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2-1 비아는,상기 제2-1 절연층을 관통하며, 하면이 상기 제1-1 회로 패턴과 직접 연결되는 제1 서브 제2-1 비아와,상기 제2-1 절연층을 관통하며, 하면이 상기 브릿지 기판의 상기 패드층과 직접 연결되는 제2 서브 제2-1 비아를 포함하는회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 서브 제2-1 비아의 폭은,상기 제2 서브 제2-1 비아의 폭보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 서브 제2-1 비아의 하면은,상기 제2 서브 상기 제2-1 비아의 하면과 다른 평면 상에 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 브릿지 기판의 상기 패드층의 상면과 상기 제1-1 회로 패턴의 상면은 제1 높이 차이를 가지고,상기 제1 높이 차이는,상기 제1-1 절연층의 두께 및 상기 제2-1 절연층의 두께 차이보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 높이 차이는 25㎛보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>15. 캐비티를 포함하는 제1 절연층과, 상기 제1 절연층에 배치되는 제1 회로 패턴과, 상기 제1 절연층을 관통하는 제1 비아를 포함하는 제1 기판층;상기 제1 절연층의 상기 캐비티 내에 배치되는 브릿지 기판;상기 캐비티를 채우며, 상기 제1 절연층의 상면과 상기 브릿지 기판의 상면에 배치되는 제2 절연층과, 상기 제2 절연층에 배치되는 제2 회로 패턴과, 상기 제2 절연층을 관통하는 제2 비아를 포함하는 제2 기판층을 포함하는 회로 기판; 상기 제2 회로 패턴 중 최외측의 제2 회로 패턴에 상호 이격되어 배치되는 제1 및 제2 접착부;상기 제1 및 제2 접착부 상에 각각 배치되는 제1 칩 및 제2 칩;상기 제2 절연층 위에 배치되고, 상기 제1 칩 및 상기 제2 칩을 몰딩하는 몰딩층; 및상기 제1 회로 패턴 중 최하측에 배치된 제1 회로 패턴의 하면에 배치되는 제3 접착부를 포함하고,상기 제1 절연층은 프리프레그를 포함하고,상기 제2 절연층은, ABF 및 PID 중 적어도 하나를 포함하고,상기 브릿지 기판은,폴리이미드를 포함하는 베이스층과,상기 베이스층 위에 배치되고, 상기 제2 기판층의 상기 제2 비아와 직접 연결되는 패드층을 포함하는 재배선층을 포함하는,패키지 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는, 패키지 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제2 기판층의 최외측에 배치되고, 상기 제1 칩 또는 상기 제2 칩과 연결되는 메모리 칩을 더 포함하는,패키지 기판.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 제1 칩과 상기 제2 칩 사이의 이격 폭은, 60㎛ 내지 150㎛의 범위를 만족하는,패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KANG, TAE GYU</engName><name>강태규</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOUH, SEOK JONG</engName><name>유석종</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.04.13</receiptDate><receiptNumber>1-1-2021-0430845-90</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>1-1-2024-0370637-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>9-5-2025-0480043-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0822782-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0822783-34</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210048001.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9396c1b9b97e87ada3979c12ccabff58e4d58bfa2834acf5a518e4c7a875d5129d46bf6a85397b83181e3dd25dc468ac44615f567fd00f702f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfceb60c3f1dbef0d5b1424ea780e42e91f803e7aca929b7bd3e691a16fe6bc9db0b3af0969b58e8a26889de5e18c00dae2ad6c83621b7f4b9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>