中等 通过率：11.36%

## 描述





​    



设计一个同时输出7分频的时钟分频器，占空比要求为50%

注意rst为**低电平复位**







**信号示意图：**

![img](https://uploadfiles.nowcoder.com/images/20220315/110_1647327769031/39BC91E635E1B14F71288C14E82338B6)





**波形示意图：**

**![img](https://uploadfiles.nowcoder.com/images/20220315/110_1647327785506/6CF7D6C17584832C913C59ED0783A697)
**



### 输入描述：

输入信号 clk_in rst 
类型 wire

### 输出描述：

输出信号 clk_out7
类型 wire