# circuitos-logicos-vhdl
Códigos e simulações em VHDL da disciplina de Cicuitos Lógicos.

### Os relatórios podem ser acessados nos links abaixo:
- [Tarefa 01 - Introfução ao VHDL](https://docs.google.com/document/d/1NtZL9XMKAC7RSjiHaN5zGBDbVsHX8Q2PrLxHyMa8h1I/edit)
- [Tarefa 02 - Combinacionais: MUX, DEMUX, Codif. e Decod](https://docs.google.com/document/d/1LDUu_odV9yFX-xh-U9HLrGtbgo9fxt9QMdpu1ZHJ8MU/edit)
- [Tarefa 03 - Combinacionais: Somador e Subtrator](https://docs.google.com/document/d/1XT9a0ZWHKu2AoB1a9OGwFVgY0NdRGhy17-F7cGaPsMY/edit)
- [Tarefa 05 - Combinacionais: Deslocador e ULA](https://docs.google.com/document/d/1PmLqHg7ypGssO7xNDeg2wK_QI0rwsaGez678Ji1NuLo/edit)
