    ·时钟概览：
    时钟是计算机的心脏，正确的设置时钟频率才能让计算机各个部件合理的工作
，Exynos4412内置iROM固件程序会对Soc的时钟系统进行初步初始化：
    1：iROM只对Soc内部部件进行初始化，因为Soc不知道外设架构会是怎样的
    2：iROM只初始化它工作时所需要的时钟频率：APLL=400MHz，MPLL=400MHz
    3：处理器的时钟系统可类比汽车发动机，其起步需要循序渐进，不能一步到位
    附：不同的处理器时钟系统架构不同，有些很复杂，有些很简单，ARM属于前者

    ·时钟知识：
    计算机时钟通过时钟源产生，即：晶体振荡器，它利用石英晶体的“压电效应”制
作而成，通过时钟电路可产生时钟脉冲，脉冲信号之间的时间间隔称为“时钟周期”，
时钟周期的倒数即是“时钟频率”，时钟频率的单位是“Hz(赫兹)”代表某器件1秒钟的
工作次数
    时钟源分“有源晶振(oscillator)”和“无源晶振(crystal)”，前者体积相对较大，
优点是信号稳定，缺点是电平固定，灵活性较差，后者需要其它时钟电路驱动才能工
作，优点是电平可变，灵活性好，缺点是信号质量较差
    不同部件的工作频率不尽相同，有些部件需要基于某时钟源的锁相环(PLL)的倍
频，以获得更高的工作频率，有些部件需要基于某时钟源的分频(DIV)，以获得
较低的工作频率，可从多个时钟源获取一个时钟的情况称为多路复用(MUX)
    高级处理器都有时钟管理单元(CMU)，用于产生各部件所需要的时钟频率
    
    ·时钟管理单元：
    Exynos4412的CMU包含三个部分：
        时钟源(可选)：  XRTCXTI, XXTI, XUSBXTI
        锁相环(PLL)：   APLL, MPLL, EPLL, VPLL
        物理接口(PHY)： USB PHY, HDMI PHY

        1：时钟源
            XRTCXTI引脚：外接，无源晶振，频率32.768KHz，用于实时时钟
            XXTI引脚：   外接，有源晶振，频率12~50MHz，用于锁相环
            XUSBXTI引脚：外接，有源晶振，频率24MHz，用于USB-PHY(USB的各种
        物理 接口，如USB-HOST等设备)和锁相环

            Tiny4412开发板提供了XRTCXTI的32.768KHz晶振，XUSBXTI的24MHz晶振
        ，XXTI接地，以上信息可从Tiny4412开发板-核心板原理图得知

        2：PLL和PHY
            Exynos4412工作频率范围在：200MHz~1.4GHz；共包含了5个时钟域：CP
        U/DMC/TOP/LEFTBUS/RIGHTBUS
            A,M,E,V四个锁相环给5个时钟域提供时钟，其中EPLL主要用于音频子系
        统，VPLL主要用于视频子系统
        
        手册给出PLL配置的步骤：
            a.通过A/M/E/VPLL_CON1寄存器设置K AFC MRR MFR
              (设置为Reset值即可)
            b.通过A/M/E/VPLL_CON0寄存器设置PDIV MDIV SDIV 
              (手册7-8~7-10给出了P M S的配置值) 
            c.通过A/M/E/VPLL_CON0寄存器使能PLL(*PLL_CON0[31] = 1)
            d.等待锁定(倍频/分频之后需要一定时间来变化)
            e.通过MUX_A/M/E/VPLL_SEL寄存器设置输出时钟(*PLL_SEL = 1)
              (多路复用选通)
            提示：APLL和MPLL通过CLK_SRC_CPU设置，EPLL和VPLL通过CLK_SRC_TOP0
                  设置;一旦PLL使能，就不要关闭它

    ·Exynos4412时钟寄存器分析
       1：CLK_SRC_xxx           用于时钟源选择
       2：CLK_SRC_MASK_xxx      用于时钟源掩码
       3：CLK_DIV_xxx           用于时钟分频
       4：CLK_DIV_STAT_xxx      用于分频状态检测
       5：CLK_MUX_STAT_xxx      用于复用状态检测
       6；CLK_GATE_IP_xxx       用于控制IP时钟选通(gating)
       7：CLK_XPLL_LOCK         用于设定PLL锁定时间

    .Exynos4412时钟配置分析
     **总体过程：倍频 -> 时钟源选择 -> 分频
       
       1:倍频配置与时钟源和分频配置息息相关，配置模式不固定，总之，能使各部
       件以指定频率工作即可
       2:A M E V四个锁相环不必全部配置，A M锁相环配置了大部分内外设，总之，
       根据需要来进行选择配置

       综上：PLL -> SRC -> DIV 根据实际需要进行配置，没有固定模式，其中DIV
       分频是需要仔细推敲的，需要查看时钟图来计算


    





