	№ вар.	Схема	 				Дополнение	Разрядность
1 - 	27	Компаратор(больше, меньше, равно)	enable		2 числа по 4 разряда

	№ вар.	Форма сигнала clk_in	m	n	Делитель частоты D
2 - 	73		б		3	5	7

3 - 
№ вар.	размер ША (бит)	ROM вывод	RAM вывод	Размер буфера (N байт)	Задержка (тактов)
40	5		синх		асинх		7				6

4- 
№ вар.	ША	ШД	команда 1	адресация операнда-источника 1ком.	команда 2	адресация 2ком.
45	7	8	R + C -> M	со смещением				js		непосредственная

5-
№ вар.	Команда сдвига	Арифметическая команда	Логическая команда	Адресация первого операнда(приемника)
45	SAR			SUB			XOR			прямая

6 - 
№ вар.	Объем стека	Направление роста	Указатель стека указывает на	Адресация операнда
11		7		вниз		первую свободную ячейку			прямая