{
    "std": [
        "std",
        "reYIK",
        "module",
        2
    ],
    "ripple_carry_4_bit": [
        "ripple_carry_4_bit",
        "S1Wtd",
        "module",
        8
    ],
    "half_adder": [
        "half_adder",
        "ArxBC",
        "module",
        4
    ],
    "dadda_16x16_uncompressed_tb": [
        "dadda_16x16_uncompressed_tb",
        "EEKNR",
        "module",
        7
    ],
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module",
        1
    ],
    "full_adder2": [
        "full_adder2",
        "pmI1A",
        "module",
        5
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}