<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:14.3414</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.01.16</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0006668</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>나노구조 FET 및 그 형성 방법</inventionTitle><inventionTitleEng>NANOSTRUCTURE FET AND METHOD OF FORMING SAME</inventionTitleEng><openDate>2025.01.31</openDate><openNumber>10-2025-0013278</openNumber><originalApplicationDate>2022.07.11</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0085009</originalApplicationNumber><originalExaminationRequestDate>2025.01.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/69</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220085009</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스 및 그 형성 방법이 제공된다. 방법은 기판 상에 핀 구조체를 형성하는 단계를 포함한다. 상기 핀 구조체는 교대로 적층된 복수의 제1 나노구조체 및 복수의 제2 나노구조체를 포함한다. 더미 게이트가 상기 핀 구조체의 측벽 및 상부 표면을 따라 형성된다. 상기 더미 게이트에 의해 노출된 상기 핀 구조체의 일부는 제1 리세스를 형성하도록 리세싱된다. 에피택셜 소스/드레인 영역이 상기 제1 리세스에 형성된다. 상기 에피택셜 소스/드레인 영역 내의 도펀트 원자가 상기 복수의 제2 나노구조체 내로 유도된다. 상기 더미 게이트 및 상기 복수의 제1 나노구조체는 제거된다. 상기 복수의 제2 나노구조체를 감싸도록 대체 게이트가 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서, 기판 상에 핀 구조체를 형성하는 단계 - 상기 핀 구조체는 교대로 적층된 복수의 제1 나노구조체 및 복수의 제2 나노구조체를 포함함 -;상기 핀 구조체의 측벽 및 상부 표면을 따라 더미 게이트를 형성하는 단계;제1 리세스를 형성하도록 상기 더미 게이트에 의해 노출된 상기 핀 구조체의 일부를 리세싱하는 단계;상기 제1 리세스 내에 에피택셜 소스/드레인 영역을 형성하는 단계;상기 에피택셜 소스/드레인 영역 내의 도펀트 원자를 상기 복수의 제2 나노구조체 내로 유도하는 단계;상기 더미 게이트 및 상기 복수의 제1 나노구조체를 제거하는 단계; 및상기 복수의 제2 나노구조체를 감싸는 대체 게이트를 형성하는 단계를 포함하고,상기 도펀트 원자는 상기 대체 게이트의 전도성 요소의 에지와 정렬된 지점까지 확산(extend)되는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 제2 나노구조체 각각의 제1 영역에서의 도펀트 원자의 평균 농도는 0.2 at%보다 크고, 상기 제1 영역은 상기 복수의 제2 나노구조체 각각의 제1 측부와 상기 대체 게이트의 게이트 전극의 제1 측부 사이에 개재되고, 상기 제1 영역은 제1 측부 및 상기 제1 측부의 반대편에 있는 제2 측부를 포함하고, 상기 제1 영역의 상기 제2 측부는 상기 게이트 전극의 상기 제1 측부와 정렬되는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 영역의 상기 제2 측부에서의 상기 도펀트 원자의 농도는 5E18 원자수/cm3보다 큰, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 에피택셜 소스/드레인 영역 내의 도펀트 원자를 상기 복수의 제2 나노구조체 내로 유도하는 단계는, 875℃ 내지 1000℃의 온도에서 열 어닐링 공정을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 열 어닐링 공정은 N2 가스, O2 가스, 또는 이들의 혼합물을 포함하는 가스 분위기 하에서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 열 어닐링 공정은 1초 내지 2초의 시간 동안 수행되는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 복수의 제2 나노구조체는 실리콘을 포함하고, 상기 에피택셜 소스/드레인 영역은 붕소 도핑된 실리콘 게르마늄을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 방법에 있어서, 기판 위에 제1 나노시트 및 제2 나노시트를 포함하는 스택을 형성하는 단계 - 상기 제1 나노시트 및 상기 제2 나노시트는 상기 스택에서 교번하는 방식으로 배열됨 -;상기 스택 위에 더미 게이트를 형성하는 단계;상기 더미 게이트에 인접하게 제1 리세스를 형성하도록 상기 스택을 에칭하는 단계 - 상기 제1 리세스는 상기 제1 나노시트 및 상기 제2 나노시트를 통해 연장됨 -;제2 리세스를 형성하도록 상기 제1 리세스에 의해 노출된 상기 제2 나노시트의 측벽을 에칭하는 단계 - 상기 제2 리세스는 상기 제1 나노시트 중 인접한 나노시트들 사이에서 연장됨 -;상기 제2 리세스 내에 내부 스페이서를 형성하는 단계;상기 제1 리세스 내에 에피택셜 소스/드레인 영역을 형성하도록 상기 제1 리세스 내에 반도체 재료를 에피택셜 성장시키는 단계 - 상기 반도체 재료는 제1 도펀트 원자를 포함함 -;상기 제1 도펀트 원자를 상기 제1 나노시트 내로 열적으로 유도하는 단계;제3 리세스를 형성하도록 상기 더미 게이트를 에칭하는 단계;상기 제3 리세스를 연장시키도록 상기 제2 나노시트를 에칭하는 단계; 및상기 제3 리세스 내에 대체 게이트를 형성하는 단계를 포함하고, 상기 대체 게이트를 형성하는 단계는: 상기 제3 리세스 내에 게이트 유전체를 형성하는 단계 - 상기 게이트 유전체는 상기 제1 나노시트를 에워쌈 -; 및 상기 게이트 유전체 위에 게이트 전극을 형성하는 단계 - 상기 게이트 전극은 상기 제3 리세스의 나머지 부분을 채움 - 를 포함하고,상기 제1 나노시트 각각의 제1 영역에서의 제1 도펀트 원자의 평균 농도는 0.2 at%보다 크고,상기 제1 도펀트 원자는 상기 대체 게이트의 전도성 요소의 에지와 정렬된 지점까지 확산되는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 도펀트 원자를 상기 제1 나노시트 내로 열적으로 유도하는 단계는 고온 어닐링 공정을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 디바이스에 있어서, 제1 도펀트 원자를 포함하는 나노시트 - 상기 나노시트의 제1 영역에서의 상기 제1 도펀트 원자의 평균 농도는 0.2 at%보다 크고, 상기 제1 영역은 제1 측부 및 상기 제1 측부의 반대편에 있는 제2 측부를 포함하고, 상기 제1 영역의 상기 제1 측부는 상기 나노시트의 제1 측부로부터 이격됨 -;상기 나노시트를 둘러싸는 게이트 구조체 - 상기 게이트 구조체는, 상기 나노시트를 감싸는 게이트 유전체, 및 상기 게이트 유전체 위의 게이트 전극을 포함함 -;상기 나노시트 및 상기 게이트 구조체에 인접한 에피택셜 소스/드레인 영역 - 상기 에피택셜 소스/드레인 영역은 상기 나노시트의 상기 제1 측부와 물리적으로 접촉하고, 상기 에피택셜 소스/드레인 영역과 상기 나노시트는 동일 도펀트 종(dopant species)을 포함함 -; 및상기 에피택셜 소스/드레인 영역과 상기 게이트 구조체 사이에 개재된 내부 스페이서 - 상기 내부 스페이서는 상기 에피택셜 소스/드레인 영역과 물리적으로 접촉함 -를 포함하고,상기 제1 영역은 상기 나노시트의 상기 제1 측부와 상기 게이트 전극의 제1 측부 사이에 개재되고,상기 제1 도펀트 원자는 상기 게이트 구조체의 전도성 요소의 에지와 정렬된 지점까지 확산되는, 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>LI, Yi-Yun</engName><name>리 이-윤</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>HUANG, Tsai-Yu</engName><name>후앙 차이-유</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>WANG, Li-Ting</engName><name>왕 리-팅</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>CHANG, Huicheng</engName><name>창 후이쳉</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>싱가포르</country><engName>YEO, Yee-Chia</engName><name>여 이-치아</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.10.12</priorityApplicationDate><priorityApplicationNumber>63/254,787</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.05.13</priorityApplicationDate><priorityApplicationNumber>17/663,290</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.01.16</receiptDate><receiptNumber>1-1-2025-0061707-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.15</receiptDate><receiptNumber>9-5-2025-0888890-93</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250006668.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ba584b05a3f5a6878da4f7e4a0f015d397653e09af6c6b2fa2cfd5179473d44c2d30c8856d9dc1db3934a0341d0dfc2bc0ffb1388eb59d5c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdc17deaeacfec77cc1035d1e428a7e6ba7974bb4bdac1393a866449068890aacee2408f9d00e15960f5d9fdc3304ca2cc9c7eaa53eb3d596</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>