ddr_pin addrcmd_2t {M1_DDR2_addr[0]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[10]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[11]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[12]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[13]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[1]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[2]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[3]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[4]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[5]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[6]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[7]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[8]} pins
ddr_pin addrcmd_2t {M1_DDR2_addr[9]} pins
ddr_pin addrcmd_2t {M1_DDR2_ba[0]} pins
ddr_pin addrcmd_2t {M1_DDR2_ba[1]} pins
ddr_pin addrcmd_2t {M1_DDR2_ba[2]} pins
ddr_pin addrcmd_2t M1_DDR2_cas_n pins
ddr_pin addrcmd_2t M1_DDR2_ras_n pins
ddr_pin addrcmd_2t M1_DDR2_we_n pins
ddr_pin ck_p {M1_DDR2_clk[0]} pins
ddr_pin ck_p {M1_DDR2_clk[1]} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[0]} {{M1_DDR2_dm[0]}} {{M1_DDR2_dq[0]} {M1_DDR2_dq[1]} {M1_DDR2_dq[2]} {M1_DDR2_dq[3]} {M1_DDR2_dq[4]} {M1_DDR2_dq[5]} {M1_DDR2_dq[6]} {M1_DDR2_dq[7]}} {M1_DDR2_dqsn[0]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[1]} {{M1_DDR2_dm[1]}} {{M1_DDR2_dq[10]} {M1_DDR2_dq[11]} {M1_DDR2_dq[12]} {M1_DDR2_dq[13]} {M1_DDR2_dq[14]} {M1_DDR2_dq[15]} {M1_DDR2_dq[8]} {M1_DDR2_dq[9]}} {M1_DDR2_dqsn[1]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[2]} {{M1_DDR2_dm[2]}} {{M1_DDR2_dq[16]} {M1_DDR2_dq[17]} {M1_DDR2_dq[18]} {M1_DDR2_dq[19]} {M1_DDR2_dq[20]} {M1_DDR2_dq[21]} {M1_DDR2_dq[22]} {M1_DDR2_dq[23]}} {M1_DDR2_dqsn[2]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[3]} {{M1_DDR2_dm[3]}} {{M1_DDR2_dq[24]} {M1_DDR2_dq[25]} {M1_DDR2_dq[26]} {M1_DDR2_dq[27]} {M1_DDR2_dq[28]} {M1_DDR2_dq[29]} {M1_DDR2_dq[30]} {M1_DDR2_dq[31]}} {M1_DDR2_dqsn[3]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[4]} {{M1_DDR2_dm[4]}} {{M1_DDR2_dq[32]} {M1_DDR2_dq[33]} {M1_DDR2_dq[34]} {M1_DDR2_dq[35]} {M1_DDR2_dq[36]} {M1_DDR2_dq[37]} {M1_DDR2_dq[38]} {M1_DDR2_dq[39]}} {M1_DDR2_dqsn[4]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[5]} {{M1_DDR2_dm[5]}} {{M1_DDR2_dq[40]} {M1_DDR2_dq[41]} {M1_DDR2_dq[42]} {M1_DDR2_dq[43]} {M1_DDR2_dq[44]} {M1_DDR2_dq[45]} {M1_DDR2_dq[46]} {M1_DDR2_dq[47]}} {M1_DDR2_dqsn[5]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[6]} {{M1_DDR2_dm[6]}} {{M1_DDR2_dq[48]} {M1_DDR2_dq[49]} {M1_DDR2_dq[50]} {M1_DDR2_dq[51]} {M1_DDR2_dq[52]} {M1_DDR2_dq[53]} {M1_DDR2_dq[54]} {M1_DDR2_dq[55]}} {M1_DDR2_dqsn[6]}} pins
ddr_pin dqsgroup {{M1_DDR2_dqs[7]} {{M1_DDR2_dm[7]}} {{M1_DDR2_dq[56]} {M1_DDR2_dq[57]} {M1_DDR2_dq[58]} {M1_DDR2_dq[59]} {M1_DDR2_dq[60]} {M1_DDR2_dq[61]} {M1_DDR2_dq[62]} {M1_DDR2_dq[63]}} {M1_DDR2_dqsn[7]}} pins
ddr_pin addrcmd {M1_DDR2_cke[0]} pins
ddr_pin addrcmd {M1_DDR2_odt[0]} pins
ddr_pin addrcmd {M1_DDR2_cs_n[0]} pins
ddr_pin ck_n {M1_DDR2_clk_n[0]} pins
ddr_pin ck_n {M1_DDR2_clk_n[1]} pins
