TOPLEVEL_LANG ?= verilog

VERILOG_SOURCES += $(SPINALROOT)/MD5EngineStdTester.v

TOPLEVEL=MD5EngineStdTester
MODULE=MD5EngineStdTester

include ../../common/Makefile.sim
