2 
 
                             Power Amplifier(After FC) 
         
50 52 54 56 58 60 62 64 66 68
0
5
10
15
20
25
30
 
 
CG
 
(dB
)
RF in Frequency (GHz)
 CG
DC: Vg=0V, Vd=4V
RF in power=-30 dBm
loss excluded
-30 -25 -20 -15 -10 -5 0 5 10
-20
-15
-10
-5
0
5
10
15
20
25
 
 
R
F 
o
u
t (d
Bm
)
RF in (dBm)
DC: Vg=0V, Vd=4V
@ 60 GHz
loss excluded
 
   操作頻率(BW1dB)      50-66 GHz 
   線性增益(S21)          ＞ 15dB @ 60GHz 
   輸入端反射損耗(S11)      ＞ 10 dB 
 輸出端反射損耗(S22)      ＞ 10 dB 
   OP1dB                   ＞ 15 dBm 
      穩定度                   無條件穩定 
 
A2. 60GHz RX Module (LNA+Mixer+LO generator) 
A2: 協助 RX Module 組裝量測 
    本量測是在 NDL 進行,量測 RX(LNA+DA)的 Conversion Gain& Noise Figure。量測 60GHz         
Receiver 電路 (After FC) 
50 52 54 56 58 60 62 64 66 68
0
10
20
30
40
 
 
CG
 
(dB
)
RF in Frequency (GHz)
 CG
DC: Vg=0V, Vd=4V
RF in power=-30 dBm
loss excluded
 
 
 
操作頻率(BW1dB)        52-66 GHz 
線性增益(Gain)        >20dB @ 60GHz 
雜訊指數(NF)            6~8 dB 
穩定度                無條件穩定 
4 
 
B1-2: 自我對準閘極技術之研發: 
目前一般 HEMT 元件之源汲極之歐姆金屬接觸間距皆為 2 ~3 µm，為了有效提升元件的電特性，我們
開發出了低成本，簡易的新技術來減低源極與汲極之間距達 0.65 µm，與文獻相較，本開發之技術採
用氧化矽與氮化矽薄膜等當硬式光罩即可達此微縮效果。 
元件製作流程與金屬閘極及 0.65µm 源極汲極間距的電子顯微鏡圖如下所示： 
 
圖六、修飾再沈積歐姆金屬之自我對準閘極技術流程圖 
圖七、T-型閘極與 0.65µmsource/drain spacing 之電子顯微鏡圖 
 
-0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0
0
100
200
300
400
500
600
 
D
ra
in
 
cu
rr
en
t, 
I D
S 
(m
A
/m
m
)
Gate Voltage, VGS (V)
70nm  InAs/In0.53Ga0.47As HEMT
g
m,max
 = 946 mS/mm @ VGS=-0.12V
Source-drain spacing = 3 µm
0
200
400
600
800
1000
1200
1400
(a)
T
ra
n
sco
nd
u
cta
n
ce
,
 g
m
 (m
S/m
m)
-0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0
0
100
200
300
400
500
600
(b)
 
D
ra
in
 
cu
rr
en
t, 
I D
S 
(m
A
/m
m
)
Gate Voltage, VGS (V)
70 nm  InAs/In0.53Ga0.47As QWFET
g
m,max
 = 1348 mS/mm @ VGS-0.08V
Source-drain spacing = 0.65 µm
0
200
400
600
800
1000
1200
1400
T
ra
n
sco
nd
u
cta
n
ce
,
 g
m
 (m
S/m
m)
 
圖八、S/D spacing 為 3µm 與 0.65µm 之互導值 
1 10 100 1000
0
5
10
15
20
25
30
35
40
(a)
f
max
 = 142 GHz
fT =185 GHz
70 nm InAs QWFET
V
DS = 0.6 V
VGS = - 0.1 V
S-D Spacing = 3 µm
 
 
G
ai
n
 
(dB
)
Frequency (GHz)
 H21
 Ug
1 10 100 1000
0
5
10
15
20
25
30
35
40
1 10 100 1000
0
5
10
15
20
25
30
35
40
f
max
 = 170 GHz
f
T
 = 205 GHz
70 nm InAs QWFET
V
DS = 0.6 V
VGS = - 0.15 V
S-D Spacing = 0.65 µm
 
 
G
ai
n
 
(dB
)
Frequency (GHz)
 H21
 Ug
(b)
       
圖九、不同源極與汲極寬度之高頻微波特性 
 
B2: 由於短閘極效應、撞擊離子化及低的崩潰電壓等限制了高銦含量通道元件許多的高頻特性優點，
因此開發多重矽摻雜的元件，藉此提升元件的電流等特性避免撞擊離子化效應，元件結構示意圖如下： 
 
6 
 
晶片上增加一道 BCB介電質層之覆蓋與圖案化步驟以防止凸塊周圍之圓壁與基板/晶片電路之短路。
實際完成之封閉式同軸覆晶接合凸塊與接合完成之幾何形貌分別如下二圖所示： 
 
 
C1-2: 填膠對封閉式同軸覆晶接合之高頻電性量測： 
S-參數電性模擬與量測結果如下圖所示。從 DC至 67 GHz 頻率範圍，無填膠試片即可獲得低 Return 
Loss（S11）與 Insertion Loss（S21）的特性，填膠後的試片依然可維持此一優良的 S-參數電性，封閉
式同軸覆晶接合結構使填膠製程可導入高頻元件之封裝而提升覆晶接合的可靠度，確實具備相當的應
用潛力。 
 
 
C2. 封膠（Encapsulation）對高頻覆晶接合元件之電性質評估。 
C2-1: 全覆蓋式封膠（Glob-top Encapsulation）覆晶接合元件之高頻電性： 
電性量測結果顯示凸塊結構設計影響全覆蓋式封膠試片之電性，下圖為封膠前與後之試片高頻電性量
測結果之實例之一，其顯示頻率高於 20 GHz後，S11可獲得改善，從 DC至 67 GHz 頻率範圍，S21
則劣化約−0.5 dB。 
 
C2-2: 底膠填充覆晶接合元件之高頻電性： 
下圖為封膠前與後之試片高頻電性量測結果之實例之一，其顯示底膠填充會導致阻抗不能匹配
（Impedance Mismatch）之現象，從 DC至 67 GHz 頻率範圍，S11增大，S21則劣化約−0.4 dB。 
0 10 20 30 40 50 60 70
-40
-30
-20
-10
0
-2.0
-1.5
-1.0
-0.5
0.0
|S21|
 in
 dB
W ithout underfill  meas simu
W ith underfill       meas simu 
 
|S1
1| 
in
 
dB
Frequency in GHz
hBCB(10µm)
hcoax(20µm)
hBCB(10µm)
wsub(80µm) wchip(80µm)
gsub(44µm)
ro(155µm)
ri(40µm)
tg(50µm)
gchip(59µm)
CPW
8 
 
D2: 本項 60GHz毫米波多模組整合與測試，包含了多模組整合所需的 Housing設計與提供給各級晶體
的直流電源 PCB製作，而在 Housing設計部分，需將 EBG(Electromagnetic bandgap)所需的空腔大
小﹑接收器與傳送器模組所需置放的位置及 IF﹑Lo訊號﹑直流電壓潰入傳送器/發射器位置都需加以
考量，並配合 PCB電路規劃進行 Layout與製作，目前 Housing及 PCB已製作完成，並完成 60GHz毫
米波接收器/發射器模組組裝，已完成多模組整合測試，量測結果 60GHz毫米波發射/接收模組皆有良
好表現。 
 
            <圖三>      單位: mm     
               
D3: 本項分析結構如圖四所示，包含了 50歐姆微帶線做饋入、平面式 Patch antenna以及金屬柱形
成的 cavity backed，利用天線激發出 cavity mode，達到寬頻、高增益天線。 
 
 
        <圖四> 
 
模擬電路:我們採用 HFSS針對 V Band Unlicensed 頻帶57~64GHz作模擬，調整 cavity size、gap width
等等參數，設備出比原本平面式 patch antenna 多 5%頻寬。本分項單隻天線及陣列 2x2 天線已完成
設計，實測單隻天線頻寬可涵括 6GHz，天線最大增益可達 8.4dBi。 
 
D4: 本分項 60GHz毫米波 MCM模組對通測試，並設計 60GHz毫米波 MCM模組專用天線及 Power supplier
模組，配合電腦連接到 60GHz傳送接收模組進行對通測試與進行可靠度分析，使用無線網卡出來的訊
號作為 60GHz毫米波發射/接收模組的中頻訊號，對通測試如圖五，結果顯示傳輸速度可達 150Mbs，
可將 Wi-Fi AP的最大傳輸速度呈現出來。 
 
<圖五> 
10 
 
檢討分析及結論 
 
類別 說明 因應措施/建議 
執行困難 
無  
執行落後 
1.覆晶封裝機台故障，因零組件需國
外廠商製作，目前無法製作晶片之
覆晶封裝，延遲後續系統整合驗
證。 
 
2.主要研發部份皆已完成，唯系統整
合驗證部份受影響。 
 
1.當零組件到貨及機台維修完成後，目
前的電路晶片即可立即進入封裝的步
驟。 
 
 
2.利用電磁模擬驗證重新製板及製作
電路，期使完成之電路能符合預期並
達到系統驗證功能。 
 
結論 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：成維華 計畫編號：98-2623-E-009-004-IT 
計畫名稱：60GHZ 傳送接收器之覆晶多晶片模組構裝技術與設備開發計畫第二期﹝III﹞ 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 1 3 100%  
研究報告/技術報告 4 3 100%  
研討會論文 8 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 13 4 100%  專利 已獲得件數 0 2 100% 件  
件數 2 2 100% 件  
技術移轉 
權利金 2200 500 100% 千元  
碩士生 10 0 100%  
博士生 13 0 100%  
博士後研究員 12 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 4 0 100% 
人次 
 
期刊論文 27 13 100%  
研究報告/技術報告 0 0 100%  
研討會論文 13 12 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 21 4 100%  專利 已獲得件數 0 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
