# lab_1_1 - 模可控计数器设计

## Verilog程序设计

一个简单的 4 位十进制计数器（0-9），支持异步复位、使能控制和并行数据加载。

### 功能

- 0-9 循环计数
- 异步低电平复位
- 使能控制（EN）
- 并行数据加载（LOAD 为低时）
- 计数溢出进位输出（COUT）

### 功能实现机制

- `RST=0`：计数器清零
- `EN=1, LOAD=0`：加载 DATA 到计数器
- `EN=1, LOAD=1`：正常计数（0→9→0）
- 计数到 9 时，`COUT=1`

### 端口说明

| 端口 | 方向 | 位宽 | 说明 |
|------|------|------|------|
| CLK | input | 1 | 时钟信号 |
| RST | input | 1 | 异步复位（低电平有效）|
| EN | input | 1 | 使能信号 |
| LOAD | input | 1 | 数据加载控制（低电平加载）|
| DATA | input | 4 | 并行输入数据 |
| DOUT | output | 4 | 计数输出 |
| COUT | output | 1 | 进位输出（计数到 9 时为高）|

## Modelism(Verilog TB代码仿真)
此工程不涉及
## FPGA板子硬件实验
此工程不涉及

ChrisChan

2025/10/25