static void
F_1 ( T_1 * V_1 , T_2 * V_2 , T_3 V_3 )
{
T_2 * V_4 ;
T_4 * V_5 ;
T_5 V_6 ;
int V_7 ;
T_6 type ;
T_6 V_8 ;
T_6 V_9 ;
T_6 V_10 ;
T_7 V_11 ;
V_6 = F_2 ( V_1 , 1 ) ;
V_7 = 4 ;
V_4 = F_3 ( V_2 , V_1 , V_7 , V_6 , V_12 , NULL , L_1 ) ;
while ( V_7 < V_6 + 4 )
{
type = ( F_2 ( V_1 , V_7 ) & 0xF0 ) ;
V_8 = ( F_2 ( V_1 , V_7 ) & 0x0F ) ;
if ( ( ( ( type >> 4 ) & 0x0F ) == 6 ) && ( V_8 == 2 ) )
{
F_4 ( V_4 , V_13 , V_1 , V_7 , 1 , 0x60 , L_2 ) ;
}
else
F_5 ( V_4 , V_13 , V_1 , V_7 , 1 , V_14 ) ;
F_5 ( V_4 , V_15 , V_1 , V_7 , 1 , V_14 ) ;
switch ( ( type >> 4 ) & 0x0F )
{
case V_16 :
if ( V_8 == 3 )
{
V_10 = F_2 ( V_1 , V_7 + 1 ) ;
V_11 = F_6 ( V_1 , V_7 + 2 ) ;
F_7 ( V_4 , V_17 , V_1 ,
V_7 + 1 , 1 , V_10 ) ;
F_7 ( V_4 , V_18 , V_1 , V_7 + 2 , 2 ,
V_11 ) ;
}
else
{
F_8 ( V_19 ) ;
}
break;
case V_20 :
if ( V_8 == 2 )
{
V_11 = F_6 ( V_1 , V_7 + 1 ) ;
F_7 ( V_4 , V_18 , V_1 , V_7 + 2 , 2 ,
V_11 ) ;
}
else
{
F_8 ( V_19 ) ;
}
break;
case V_21 :
F_5 ( V_4 , V_22 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_23 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_24 , V_1 , V_7 + 2 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_25 , V_1 , V_7 + 2 ,
1 , V_14 ) ;
F_5 ( V_4 , V_18 , V_1 , V_7 + 2 , 2 ,
V_14 ) ;
F_5 ( V_4 , V_17 , V_1 , V_7 + 4 ,
1 , V_14 ) ;
if ( V_3 )
{
F_5 ( V_4 , V_26 , V_1 , V_7 + 5 ,
1 , V_14 ) ;
F_5 ( V_4 , V_27 , V_1 , V_7 + 5 ,
1 , V_14 ) ;
F_5 ( V_4 , V_28 , V_1 , V_7 + 5 ,
1 , V_14 ) ;
F_5 ( V_4 , V_29 , V_1 , V_7 + 5 ,
1 , V_14 ) ;
}
break;
case V_30 :
F_5 ( V_4 , V_22 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_23 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_24 , V_1 , V_7 + 2 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_25 , V_1 , V_7 + 2 ,
1 , V_14 ) ;
F_5 ( V_4 , V_31 , V_1 , V_7 + 2 , 2 ,
V_14 ) ;
F_5 ( V_4 , V_32 , V_1 , V_7 + 4 , 1 ,
V_14 ) ;
break;
case V_33 :
case V_34 :
V_9 = F_2 ( V_1 , V_7 + 1 ) ;
V_5 = F_5 ( V_4 , V_35 , V_1 , V_7 + 1 , 1 , V_14 ) ;
if ( V_9 == 0 )
{
F_9 ( V_5 , L_3 ) ;
}
if ( V_8 == 2 )
{
F_5 ( V_4 , V_36 , V_1 , V_7 + 2 , 1 , V_14 ) ;
F_5 ( V_4 , V_37 , V_1 , V_7 + 2 , 1 , V_14 ) ;
}
break;
case V_38 :
F_5 ( V_4 , V_39 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_40 , V_1 , V_7 + 1 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_41 , V_1 , V_7 + 2 , 1 ,
V_14 ) ;
F_5 ( V_4 , V_42 , V_1 , V_7 + 2 ,
1 , V_14 ) ;
F_5 ( V_4 , V_43 , V_1 , V_7 + 2 , 2 ,
V_14 ) ;
break;
case V_44 :
F_5 ( V_4 , V_45 , V_1 , V_7 + 1 , 1 , V_14 ) ;
if ( V_8 == 3 )
{
F_5 ( V_4 , V_46 , V_1 , V_7 + 1 , 3 , V_14 ) ;
}
if ( V_8 == 5 )
{
F_5 ( V_4 , V_47 , V_1 , V_7 + 1 , 1 , V_14 ) ;
F_5 ( V_4 , V_46 , V_1 , V_7 + 1 , 3 , V_14 ) ;
F_5 ( V_4 , V_48 , V_1 , V_7 + 4 , 2 , V_14 ) ;
}
break;
default:
if ( V_8 > 0 )
F_5 ( V_4 , V_49 , V_1 , V_7 + 1 ,
V_8 , V_50 ) ;
}
V_7 += V_8 + 1 ;
}
return;
}
static void
F_10 ( T_1 * V_1 , T_8 * V_51 , T_2 * V_2 )
{
T_6 V_52 ;
T_6 V_53 ;
T_6 V_54 ;
T_6 V_55 ;
T_5 V_56 ;
T_5 V_57 ;
T_7 V_58 ;
T_1 * V_59 , * V_60 ;
T_5 V_61 , V_62 ;
T_5 V_63 ;
T_3 V_3 = FALSE ;
T_5 V_64 ;
T_4 * V_65 ;
T_2 * V_66 ;
static T_5 V_67 ;
static T_5 V_68 ;
V_52 = F_2 ( V_1 , 0 ) ;
V_53 = ( V_52 >> 6 ) & 0x03 ;
V_54 = ( V_52 >> 1 ) & 0x1F ;
V_55 = ( V_52 & 0x01 ) ;
if ( V_54 == 0x04 ) {
V_56 = F_6 ( V_1 , 1 ) ;
V_58 = F_6 ( V_1 , 3 ) ;
} else {
V_56 = F_2 ( V_1 , 1 ) ;
V_58 = F_6 ( V_1 , 2 ) ;
}
if ( V_55 == 0x00 ) {
if ( V_54 == 0x04 )
V_57 = 7 ;
else
V_57 = 6 ;
} else {
V_57 = 6 + V_56 ;
}
V_62 = F_11 ( V_1 , V_57 ) ;
if ( ( V_53 == V_69 ) && ( V_54 == 0x02 || V_54 == 0x04 ) )
{
V_61 = 0 ;
V_63 = 6 ;
}
else
{
V_63 = 6 + V_58 ;
V_61 = V_58 - ( V_56 + 2 ) ;
}
if ( ( V_53 == V_69 ) && ( V_54 == 0x1c ) )
{
V_67 = V_58 ;
V_68 = 6 ;
}
F_12 ( V_51 -> V_70 , V_71 , L_4 ) ;
switch ( V_53 )
{
case V_72 :
F_12 ( V_51 -> V_70 , V_73 , L_5 ) ;
break;
case V_74 :
F_12 ( V_51 -> V_70 , V_73 , L_6 ) ;
break;
case V_75 :
F_12 ( V_51 -> V_70 , V_73 , L_7 ) ;
break;
case V_69 :
if ( V_54 == 0x02 )
F_13 ( V_51 -> V_70 , V_73 ,
L_8 , V_58 ,
V_56 ) ;
else if ( V_54 == 0x04 )
F_13 ( V_51 -> V_70 , V_73 ,
L_9 , V_58 ,
V_56 ) ;
else if ( V_54 == 0x03 )
F_12 ( V_51 -> V_70 , V_73 , L_10 ) ;
else
F_12 ( V_51 -> V_70 , V_73 , L_11 ) ;
break;
}
if ( V_2 )
{
V_65 = F_14 ( V_2 , V_76 , V_1 , 0 ,
V_57 , L_4 ) ;
V_66 = F_15 ( V_65 , V_77 ) ;
F_5 ( V_66 , V_78 , V_1 , 0 , 1 , V_14 ) ;
switch ( V_53 )
{
case V_72 :
case V_74 :
case V_75 :
F_5 ( V_66 , V_79 , V_1 , 0 , 1 ,
V_14 ) ;
F_5 ( V_66 , V_80 , V_1 , 0 , 1 ,
V_14 ) ;
if ( V_55 == 0x01 )
{
F_5 ( V_66 , V_81 , V_1 , 1 , 1 ,
V_14 ) ;
F_5 ( V_66 , V_82 , V_1 , 2 , 2 ,
V_14 ) ;
F_1 ( V_1 , V_66 , V_3 ) ;
F_5 ( V_66 , V_83 , V_1 ,
4 + V_56 , 2 , V_14 ) ;
}
else
{
F_5 ( V_66 , V_84 , V_1 , 1 , 1 ,
V_14 ) ;
F_5 ( V_66 , V_82 , V_1 , 2 , 2 ,
V_14 ) ;
F_5 ( V_66 , V_83 , V_1 , 4 , 2 ,
V_14 ) ;
}
break;
case V_69 :
F_5 ( V_66 , V_85 , V_1 , 0 ,
1 , V_14 ) ;
F_5 ( V_66 , V_80 , V_1 , 0 , 1 ,
V_14 ) ;
if ( V_54 == 0x02 )
{
F_7 ( V_66 , V_17 , V_1 , 1 ,
1 , V_56 ) ;
F_7 ( V_66 , V_18 , V_1 , 2 , 2 ,
V_58 ) ;
F_5 ( V_66 , V_83 , V_1 , 4 , 2 ,
V_14 ) ;
break;
}
if ( V_54 == 0x04 )
{
F_7 ( V_66 , V_86 , V_1 , 1 ,
2 , V_56 ) ;
F_7 ( V_66 , V_18 , V_1 , 3 , 2 ,
V_58 ) ;
F_5 ( V_66 , V_83 , V_1 , 5 , 2 ,
V_14 ) ;
break;
}
if ( V_54 == 0x03 )
{
V_3 = TRUE ;
}
if ( V_54 == 0x1c )
{
F_9 ( V_65 , L_12 ) ;
F_5 ( V_66 , V_87 , V_1 , 1 ,
1 , V_14 ) ;
F_5 ( V_66 , V_82 , V_1 , 2 , 2 ,
V_14 ) ;
F_5 ( V_66 , V_83 , V_1 , 4 , 2 ,
V_14 ) ;
break;
}
if ( V_55 == 0x01 )
{
F_5 ( V_66 , V_81 , V_1 , 1 , 1 ,
V_14 ) ;
F_5 ( V_66 , V_82 , V_1 , 2 , 2 ,
V_14 ) ;
F_1 ( V_1 , V_66 , V_3 ) ;
F_5 ( V_66 , V_83 , V_1 ,
4 + V_56 , 2 , V_14 ) ;
break;
}
F_5 ( V_66 , V_84 , V_1 , 1 , 1 ,
V_14 ) ;
F_5 ( V_66 , V_82 , V_1 , 2 , 2 ,
V_14 ) ;
F_5 ( V_66 , V_83 , V_1 , 4 , 2 , V_14 ) ;
break;
}
}
switch ( V_53 )
{
case V_72 :
case V_75 :
if ( V_61 >= 0 )
{
if ( V_61 > 0 )
{
V_59 = F_16 ( V_1 , V_57 , V_62 , V_61 ) ;
F_17 ( V_88 , V_59 , V_51 , V_2 ) ;
}
if ( V_67 > 0 )
{
V_67 = V_67 - V_63 ;
V_68 += V_63 ;
}
}
break;
case V_69 :
switch ( V_54 )
{
case 0x00 :
case 0x01 :
if ( V_61 > 0 )
{
V_60 = F_16 ( V_1 , V_57 , V_62 , V_61 ) ;
F_17 ( V_89 , V_60 , V_51 , V_2 ) ;
}
if ( V_67 > 0 )
{
V_67 = V_67 - V_63 ;
V_68 += V_63 ;
}
break;
case 0x02 :
break;
case 0x03 :
if ( V_61 > 0 )
{
V_60 = F_16 ( V_1 , V_57 , V_62 , V_61 ) ;
F_17 ( V_90 , V_60 , V_51 , V_2 ) ;
}
if ( V_67 > 0 )
{
V_67 = V_67 - V_63 ;
V_68 += V_63 ;
}
break;
case 0x1c :
while ( V_67 > 0 )
{
V_64 = V_67 ;
V_59 = F_16 ( V_1 , V_68 , - 1 , V_67 ) ;
F_17 ( V_91 , V_59 , V_51 , V_2 ) ;
if ( V_64 <= V_67 )
F_8 ( V_19 ) ;
}
V_67 = 0 ;
V_68 = 0 ;
F_12 ( V_51 -> V_70 , V_73 , L_13 ) ;
break;
}
break;
}
}
void
F_18 ( void )
{
static T_9 V_92 [] = {
{ & V_78 ,
{ L_14 , L_15 ,
V_93 , V_94 , F_19 ( V_95 ) , 0xC0 ,
L_16 , V_96 }
} ,
{ & V_79 ,
{ L_17 , L_18 ,
V_93 , V_97 , NULL , 0x3E ,
L_19 , V_96 }
} ,
{ & V_85 ,
{ L_17 , L_18 ,
V_93 , V_94 , F_19 ( V_98 ) , 0x3E ,
L_19 , V_96 }
} ,
{ & V_80 ,
{ L_20 , L_21 ,
V_99 , 8 , F_20 ( & V_100 ) , 0x01 ,
L_22 , V_96 }
} ,
{ & V_84 ,
{ L_23 , L_24 ,
V_93 , V_94 , NULL , 0x0 ,
L_25 , V_96 }
} ,
{ & V_87 ,
{ L_26 , L_27 ,
V_93 , V_97 , NULL , 0x0 ,
NULL , V_96 }
} ,
{ & V_81 ,
{ L_28 , L_29 ,
V_93 , V_97 , NULL , 0x0 ,
NULL , V_96 }
} ,
{ & V_82 ,
{ L_30 , L_31 ,
V_101 , V_97 , NULL , 0x0 ,
L_32 , V_96 }
} ,
{ & V_13 ,
{ L_33 , L_34 ,
V_93 , V_97 , F_19 ( V_102 ) , 0xF0 ,
L_35 , V_96 }
} ,
{ & V_15 ,
{ L_36 , L_37 ,
V_93 , V_97 , NULL , 0x0F ,
L_38 , V_96 }
} ,
{ & V_49 ,
{ L_39 , L_40 ,
V_103 , V_104 , NULL , 0x0 ,
L_41 , V_96 }
} ,
{ & V_26 ,
{ L_42 , L_43 ,
V_93 , V_97 , NULL , 0xC0 ,
NULL , V_96 }
} ,
{ & V_27 ,
{ L_44 , L_45 ,
V_99 , 8 , NULL , 0x20 ,
NULL , V_96 }
} ,
{ & V_28 ,
{ L_46 , L_47 ,
V_99 , 8 , NULL , 0x10 ,
NULL , V_96 }
} ,
{ & V_29 ,
{ L_48 , L_49 ,
V_93 , V_97 , NULL , 0x0F ,
L_50 , V_96 }
} ,
{ & V_18 ,
{ L_51 , L_52 ,
V_101 , V_97 , NULL , 0x3FFF ,
L_53 , V_96 }
} ,
{ & V_31 ,
{ L_54 , L_55 ,
V_101 , V_97 , NULL , 0x3FFF ,
L_56 , V_96 }
} ,
{ & V_32 ,
{ L_42 , L_57 ,
V_93 , V_94 , NULL , 0x3FFF ,
L_58 , V_96 }
} ,
{ & V_17 ,
{ L_59 , L_60 ,
V_93 , V_97 , NULL , 0x0 ,
L_61 , V_96 }
} ,
{ & V_86 ,
{ L_62 , L_63 ,
V_101 , V_97 , NULL , 0x0 ,
NULL , V_96 }
} ,
{ & V_22 ,
{ L_64 , L_65 ,
V_93 , V_97 , NULL , 0xF0 ,
NULL , V_96 }
} ,
{ & V_23 ,
{ L_66 , L_67 ,
V_93 , V_97 , NULL , 0x0F ,
NULL , V_96 }
} ,
{ & V_35 ,
{ L_68 , L_69 ,
V_93 , V_97 , NULL , 0x0 ,
NULL , V_96 }
} ,
{ & V_36 ,
{ L_70 , L_71 ,
V_99 , 8 , F_20 ( & V_105 ) , 0x80 ,
NULL , V_96 }
} ,
{ & V_37 ,
{ L_72 , L_73 ,
V_93 , V_97 , NULL , 0x7F ,
NULL , V_96 }
} ,
{ & V_39 ,
{ L_64 , L_74 ,
V_93 , V_97 , NULL , 0xF0 ,
L_75 , V_96 }
} ,
{ & V_40 ,
{ L_66 , L_76 ,
V_93 , V_97 , NULL , 0x0F ,
L_75 , V_96 }
} ,
{ & V_41 ,
{ L_77 , L_78 ,
V_99 , 8 , F_20 ( & V_106 ) , 0x80 ,
L_79 , V_96 } ,
} ,
{ & V_42 ,
{ L_80 , L_81 ,
V_99 , 8 , F_20 ( & V_107 ) , 0x40 ,
L_75 , V_96 } ,
} ,
{ & V_43 ,
{ L_51 , L_82 ,
V_101 , V_97 , NULL , 0x3FFF ,
L_53 , V_96 }
} ,
{ & V_45 ,
{ L_83 , L_84 ,
V_93 , V_97 , NULL , 0xE0 ,
L_75 , V_96 }
} ,
{ & V_47 ,
{ L_85 , L_86 ,
V_93 , V_97 , NULL , 0x10 ,
L_75 , V_96 }
} ,
{ & V_46 ,
{ L_87 , L_88 ,
V_108 , V_97 , NULL , 0x0FFFFF ,
L_75 , V_96 }
} ,
{ & V_48 ,
{ L_89 , L_90 ,
V_101 , V_97 , NULL , 0x0 ,
L_75 , V_96 }
} ,
{ & V_83 ,
{ L_91 , L_92 ,
V_101 , V_94 , NULL , 0x0 ,
NULL , V_96 } ,
} ,
{ & V_24 ,
{ L_77 , L_93 ,
V_99 , 8 , F_20 ( & V_106 ) , 0x80 ,
L_79 , V_96 } ,
} ,
{ & V_25 ,
{ L_80 , L_94 ,
V_99 , 8 , F_20 ( & V_107 ) , 0x40 ,
NULL , V_96 } ,
} ,
} ;
static T_5 * V_109 [] = {
& V_77 ,
& V_12 ,
} ;
#if 0
docsis_dissector_table = register_dissector_table ("docsis",
"DOCSIS Encapsulation Type",
FT_UINT8, BASE_DEC);
#endif
V_76 = F_21 ( L_95 , L_4 , L_96 ) ;
F_22 ( V_76 , V_92 , F_23 ( V_92 ) ) ;
F_24 ( V_109 , F_23 ( V_109 ) ) ;
F_25 ( L_96 , F_10 , V_76 ) ;
}
void
F_26 ( void )
{
V_91 = F_27 ( L_96 ) ;
V_90 = F_27 ( L_97 ) ;
F_28 ( L_98 , V_110 , V_91 ) ;
V_89 = F_27 ( L_99 ) ;
V_88 = F_27 ( L_100 ) ;
}
