Report.sources['./../../../OsvvmLibraries/Common/TbInterrupt/testbench/TbAddressBusMemory.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TbAddressBusMemory.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;TbAddressBusMemory\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Simple&nbsp;AXI&nbsp;+&nbsp;Interrupt&nbsp;Handler\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;04/2021&nbsp;&nbsp;&nbsp;2021.04&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;revision\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2021&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;\nlibrary&nbsp;OSVVM_AXI4&nbsp;;\n&nbsp;&nbsp;context&nbsp;OSVVM_AXI4.Axi4Context&nbsp;;\n&nbsp;\nlibrary&nbsp;OSVVM_Common&nbsp;;\n&nbsp;&nbsp;context&nbsp;OSVVM_Common.OsvvmCommonContext&nbsp;;\n&nbsp;\nentity&nbsp;TbAddressBusMemory&nbsp;is\ngeneric&nbsp;(\n&nbsp;&nbsp;NUM_INTERRUPTS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;1&nbsp;;\n&nbsp;&nbsp;INT_EDGE_LEVEL&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;INTERRUPT_ON_LEVEL&nbsp;;\n&nbsp;&nbsp;INT_POLARITY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;1&apos;&nbsp;\n)&nbsp;;\nend&nbsp;entity&nbsp;TbAddressBusMemory&nbsp;;\narchitecture&nbsp;TestHarness&nbsp;of&nbsp;TbAddressBusMemory&nbsp;is\n&nbsp;&nbsp;constant&nbsp;AXI_ADDR_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;32&nbsp;;\n&nbsp;&nbsp;constant&nbsp;AXI_DATA_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;32&nbsp;;\n&nbsp;&nbsp;constant&nbsp;AXI_STRB_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;AXI_DATA_WIDTH/8&nbsp;;\n&nbsp;\n&nbsp;&nbsp;constant&nbsp;tperiod_Clk&nbsp;:&nbsp;time&nbsp;:=&nbsp;10&nbsp;ns&nbsp;;\n&nbsp;&nbsp;constant&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;2&nbsp;ns&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;signal&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;\n--&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n--&nbsp;&nbsp;subtype&nbsp;LocalTransactionRecType&nbsp;is&nbsp;AddressBusRecType(\n--&nbsp;&nbsp;&nbsp;&nbsp;Address(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n--&nbsp;&nbsp;&nbsp;&nbsp;DataToModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n--&nbsp;&nbsp;&nbsp;&nbsp;DataFromModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0)\n--&nbsp;&nbsp;)&nbsp;;\n--&nbsp;&nbsp;signal&nbsp;ManagerRec&nbsp;&nbsp;&nbsp;:&nbsp;LocalTransactionRecType&nbsp;;\n--&nbsp;&nbsp;signal&nbsp;SubordinateRec&nbsp;&nbsp;:&nbsp;LocalTransactionRecType&nbsp;;\n&nbsp;&nbsp;signal&nbsp;ManagerRec,&nbsp;InterruptRec,&nbsp;VCRec,&nbsp;SubordinateRec&nbsp;&nbsp;:&nbsp;AddressBusRecType&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Address(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataToModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataFromModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n--&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n--&nbsp;&nbsp;signal&nbsp;&nbsp;&nbsp;AxiBus&nbsp;:&nbsp;Axi4RecType(\n--&nbsp;&nbsp;&nbsp;&nbsp;WriteAddress(&nbsp;AWAddr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;),\n--&nbsp;&nbsp;&nbsp;&nbsp;WriteData&nbsp;&nbsp;&nbsp;(&nbsp;WData&nbsp;(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),&nbsp;&nbsp;&nbsp;WStrb(AXI_STRB_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;),\n--&nbsp;&nbsp;&nbsp;&nbsp;ReadAddress&nbsp;(&nbsp;ARAddr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;),\n--&nbsp;&nbsp;&nbsp;&nbsp;ReadData&nbsp;&nbsp;&nbsp;&nbsp;(&nbsp;RData&nbsp;(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;)\n--&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;&nbsp;&nbsp;AxiBus1,&nbsp;AxiBus2&nbsp;:&nbsp;Axi4RecType(\n&nbsp;&nbsp;&nbsp;&nbsp;WriteAddress(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;WriteData&nbsp;&nbsp;&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Strb(AXI_STRB_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;WriteResponse(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;ReadAddress&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;ReadData&nbsp;&nbsp;&nbsp;&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;)\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;component&nbsp;TestCtrl&nbsp;is\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Global&nbsp;Signal&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;In&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ManagerRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;InterruptRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SubordinateRec&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;InterruptRecArray&nbsp;:&nbsp;inout&nbsp;StreamRecArrayType&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;component&nbsp;TestCtrl&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;IntReq&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(gIntReq&apos;range)&nbsp;:=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;);\n--&nbsp;&nbsp;signal&nbsp;InterruptRecArray&nbsp;:&nbsp;InterruptGeneratorRecArrayType(0&nbsp;downto&nbsp;0)&nbsp;;&nbsp;--&nbsp;GHDL&nbsp;does&nbsp;not&nbsp;like&nbsp;partially&nbsp;constrained&nbsp;arrays\n&nbsp;&nbsp;signal&nbsp;InterruptRecArray&nbsp;:&nbsp;StreamRecArrayType(NUM_INTERRUPTS-1&nbsp;downto&nbsp;0)(\n&nbsp;&nbsp;&nbsp;&nbsp;DataToModel(0&nbsp;downto&nbsp;0),&nbsp;DataFromModel(0&nbsp;downto&nbsp;0),&nbsp;ParamToModel(NULL_RANGE_TYPE),&nbsp;ParamFromModel(NULL_RANGE_TYPE))&nbsp;;\n&nbsp;&nbsp;\nbegin\n&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;Clock\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateClock&nbsp;(\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tperiod_Clk\n&nbsp;&nbsp;)&nbsp;&nbsp;;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;nReset\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateReset&nbsp;(\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;ResetActive&nbsp;=&gt;&nbsp;&apos;0&apos;,\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;7&nbsp;*&nbsp;tperiod_Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tpd\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Axi4PassThru_1&nbsp;:&nbsp;Axi4PassThru&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Interface&nbsp;-&nbsp;Driven&nbsp;By&nbsp;PassThru\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mAwAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Addr,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Prot,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Valid,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Ready,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Len,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Size,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Burst,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Lock,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Cache,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.QOS,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.Region,\n&nbsp;&nbsp;&nbsp;&nbsp;mAwUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteAddress.User,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mWData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.Data,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.Strb,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.Last,\n&nbsp;&nbsp;&nbsp;&nbsp;mWUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.User,\n&nbsp;&nbsp;&nbsp;&nbsp;mWID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteData.ID,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mBValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteResponse.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteResponse.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteResponse.Resp,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteResponse.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;mBUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.WriteResponse.User,\n&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mArAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Addr,\n&nbsp;&nbsp;&nbsp;&nbsp;mArProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Prot,\n&nbsp;&nbsp;&nbsp;&nbsp;mArValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Valid,\n&nbsp;&nbsp;&nbsp;&nbsp;mArReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Ready,\n&nbsp;&nbsp;&nbsp;&nbsp;mArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;mArLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Len,\n&nbsp;&nbsp;&nbsp;&nbsp;mArSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Size,\n&nbsp;&nbsp;&nbsp;&nbsp;mArBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Burst,\n&nbsp;&nbsp;&nbsp;&nbsp;mArLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Lock,\n&nbsp;&nbsp;&nbsp;&nbsp;mArCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Cache,\n&nbsp;&nbsp;&nbsp;&nbsp;mArQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.QOS,\n&nbsp;&nbsp;&nbsp;&nbsp;mArRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.Region,\n&nbsp;&nbsp;&nbsp;&nbsp;mArUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadAddress.User,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mRData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.Data,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.Resp,\n&nbsp;&nbsp;&nbsp;&nbsp;mRValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.Last,\n&nbsp;&nbsp;&nbsp;&nbsp;mRUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.User,\n&nbsp;&nbsp;&nbsp;&nbsp;mRID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2.ReadData.ID,\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Subordinate&nbsp;Interface&nbsp;-&nbsp;Driven&nbsp;by&nbsp;DUT\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sAwAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Addr,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Prot,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Valid,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Ready,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Len,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Size,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Burst,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Lock,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Cache,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.QOS,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.Region,\n&nbsp;&nbsp;&nbsp;&nbsp;sAwUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteAddress.User,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sWData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.Data,&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.Strb,&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.Last,\n&nbsp;&nbsp;&nbsp;&nbsp;sWUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.User,\n&nbsp;&nbsp;&nbsp;&nbsp;sWID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteData.ID,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sBValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteResponse.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteResponse.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteResponse.Resp,&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteResponse.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;sBUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.WriteResponse.User,\n&nbsp;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sArAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Addr,\n&nbsp;&nbsp;&nbsp;&nbsp;sArProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Prot,\n&nbsp;&nbsp;&nbsp;&nbsp;sArValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Valid,\n&nbsp;&nbsp;&nbsp;&nbsp;sArReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Ready,\n&nbsp;&nbsp;&nbsp;&nbsp;sArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.ID,\n&nbsp;&nbsp;&nbsp;&nbsp;sArLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Len,\n&nbsp;&nbsp;&nbsp;&nbsp;sArSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Size,\n&nbsp;&nbsp;&nbsp;&nbsp;sArBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Burst,\n&nbsp;&nbsp;&nbsp;&nbsp;sArLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Lock,\n&nbsp;&nbsp;&nbsp;&nbsp;sArCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Cache,\n&nbsp;&nbsp;&nbsp;&nbsp;sArQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.QOS,\n&nbsp;&nbsp;&nbsp;&nbsp;sArRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.Region,\n&nbsp;&nbsp;&nbsp;&nbsp;sArUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadAddress.User,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sRData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.Data,&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.Resp,\n&nbsp;&nbsp;&nbsp;&nbsp;sRValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.Valid,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.Ready,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.Last,\n&nbsp;&nbsp;&nbsp;&nbsp;sRUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.User,&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1.ReadData.ID\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Memory_1&nbsp;:&nbsp;Axi4Memory\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;SubordinateRec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Manager_1&nbsp;:&nbsp;Axi4Manager\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface&nbsp;-&nbsp;From&nbsp;InterruptHandler\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;VCRec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Monitor_1&nbsp;:&nbsp;Axi4Monitor\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;InterruptHandler_1&nbsp;:&nbsp;InterruptHandler&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Interrupt&nbsp;Input\n&nbsp;&nbsp;&nbsp;&nbsp;IntReq&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;IntReq,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;From&nbsp;TestCtrl\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;ManagerRec,\n&nbsp;&nbsp;&nbsp;&nbsp;InterruptRec&nbsp;=&gt;&nbsp;InterruptRec,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;To&nbsp;Verification&nbsp;Component\n&nbsp;&nbsp;&nbsp;&nbsp;VCRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;VCRec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;InterruptGen&nbsp;:&nbsp;for&nbsp;i&nbsp;in&nbsp;NUM_INTERRUPTS-1&nbsp;downto&nbsp;0&nbsp;generate\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;InterruptGeneratorBit_1&nbsp;:&nbsp;InterruptGeneratorBit&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&quot;InterruptGeneratorBit_&quot;&nbsp;&amp;&nbsp;to_string(i),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;POLARITY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&apos;1&apos;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Interrupt&nbsp;Input\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IntReq&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;IntReq(i),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;port\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InterruptRecArray(i)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;generate&nbsp;InterruptGen&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;Monitor&nbsp;:&nbsp;process(IntReq)\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;log(&quot;IntReq(0)&nbsp;&quot;&nbsp;&amp;&nbsp;to_string(IntReq(0))&nbsp;&amp;&nbsp;&quot;&nbsp;&nbsp;&nbsp;&nbsp;IntReq&nbsp;&quot;&nbsp;&amp;&nbsp;to_string(IntReq))&nbsp;;\n&nbsp;&nbsp;end&nbsp;process&nbsp;Monitor&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;TestCtrl_1&nbsp;:&nbsp;TestCtrl\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Global&nbsp;Signal&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;ManagerRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;ManagerRec,\n&nbsp;&nbsp;&nbsp;&nbsp;InterruptRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;InterruptRec,\n&nbsp;&nbsp;&nbsp;&nbsp;SubordinateRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;SubordinateRec,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;InterruptRecArray&nbsp;=&gt;&nbsp;InterruptRecArray\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\nend&nbsp;architecture&nbsp;TestHarness&nbsp;;';
Report.brushes['./../../../OsvvmLibraries/Common/TbInterrupt/testbench/TbAddressBusMemory.vhd'] = 'vhdl'
