TimeQuest Timing Analyzer report for DSS
Mon Oct 28 23:08:39 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkin'
 13. Slow 1200mV 85C Model Hold: 'clkin'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clkin'
 27. Slow 1200mV 0C Model Hold: 'clkin'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clkin'
 40. Fast 1200mV 0C Model Hold: 'clkin'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; DSS                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clkin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkin } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkin ; -1.756 ; -16.462            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clkin ; 0.317 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clkin ; -3.000 ; -27.566                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -0.703 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.634      ;
; -0.620 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.551      ;
; -0.587 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.518      ;
; -0.585 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.516      ;
; -0.584 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.515      ;
; -0.581 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.512      ;
; -0.505 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.436      ;
; -0.504 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.435      ;
; -0.470 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.401      ;
; -0.468 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.399      ;
; -0.076 ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.007      ;
; -0.072 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.003      ;
; -0.067 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.998      ;
; -0.065 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.996      ;
; -0.053 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.984      ;
; 0.252  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.248      ; 1.024      ;
; 0.278  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.248      ; 0.998      ;
; 0.292  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.248      ; 0.984      ;
; 0.296  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.248      ; 0.980      ;
; 0.303  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.248      ; 0.973      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.375      ; 0.879      ;
; 0.324 ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.375      ; 0.886      ;
; 0.332 ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.375      ; 0.894      ;
; 0.339 ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.375      ; 0.901      ;
; 0.358 ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.375      ; 0.920      ;
; 0.569 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.790      ;
; 0.571 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.793      ;
; 0.579 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.800      ;
; 0.843 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.064      ;
; 0.843 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.064      ;
; 0.857 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.078      ;
; 0.858 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.079      ;
; 0.859 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.080      ;
; 0.860 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.081      ;
; 0.953 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.174      ;
; 0.955 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.176      ;
; 0.969 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.190      ;
; 0.971 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.192      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.462  ; 0.692        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.604 ; 3.036 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.604 ; 2.974 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.441 ; 3.036 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.446 ; 2.828 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 2.160 ; 2.771 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.790 ; 2.211 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -1.329 ; -1.741 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -1.558 ; -1.951 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -1.530 ; -1.942 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -1.503 ; -1.922 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -1.379 ; -1.789 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -1.329 ; -1.741 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.731 ; 5.704 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.731 ; 5.704 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.486 ; 5.461 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.674 ; 5.671 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.489 ; 5.465 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.545 ; 5.522 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.710 ; 5.701 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.518 ; 5.493 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.196 ; 5.165 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 5.114 ; 5.111 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 5.103 ; 5.102 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 5.059 ; 5.060 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 4.890 ; 4.901 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.861 ; 4.873 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 5.114 ; 5.111 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.102 ; 5.071 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.615 ; 5.588 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.380 ; 5.354 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.561 ; 5.556 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.382 ; 5.358 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.436 ; 5.413 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.594 ; 5.584 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.411 ; 5.385 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.102 ; 5.071 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 4.764 ; 4.776 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 4.996 ; 4.995 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.954 ; 4.954 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 4.792 ; 4.801 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.764 ; 4.776 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 5.006 ; 5.003 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -1.484 ; -13.510           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -27.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -0.510 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.448      ;
; -0.439 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.377      ;
; -0.410 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.348      ;
; -0.409 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.347      ;
; -0.407 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.345      ;
; -0.392 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.330      ;
; -0.340 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.278      ;
; -0.339 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.277      ;
; -0.310 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.248      ;
; -0.309 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.247      ;
; 0.046  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.892      ;
; 0.047  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.891      ;
; 0.048  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.890      ;
; 0.049  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.889      ;
; 0.065  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.873      ;
; 0.321  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.215      ; 0.914      ;
; 0.348  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.215      ; 0.887      ;
; 0.358  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.215      ; 0.877      ;
; 0.361  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.215      ; 0.874      ;
; 0.368  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.215      ; 0.867      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.334      ; 0.815      ;
; 0.317 ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.334      ; 0.820      ;
; 0.324 ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.334      ; 0.827      ;
; 0.328 ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.334      ; 0.831      ;
; 0.348 ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.334      ; 0.851      ;
; 0.511 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.712      ;
; 0.512 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.713      ;
; 0.513 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.714      ;
; 0.514 ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.715      ;
; 0.522 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.723      ;
; 0.754 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.955      ;
; 0.756 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.957      ;
; 0.761 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.962      ;
; 0.763 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.964      ;
; 0.768 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.969      ;
; 0.770 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.971      ;
; 0.845 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.046      ;
; 0.852 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.053      ;
; 0.857 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.058      ;
; 0.864 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.065      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.066  ; 0.296        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.473  ; 0.703        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.238 ; 2.601 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.238 ; 2.554 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.102 ; 2.601 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.100 ; 2.425 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 1.838 ; 2.369 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.510 ; 1.868 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -1.109 ; -1.456 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -1.326 ; -1.646 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -1.299 ; -1.637 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -1.274 ; -1.618 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -1.159 ; -1.501 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -1.109 ; -1.456 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.419 ; 5.369 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.419 ; 5.363 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.188 ; 5.139 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.361 ; 5.343 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.189 ; 5.145 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.242 ; 5.197 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.392 ; 5.369 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.219 ; 5.170 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 4.921 ; 4.874 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 4.858 ; 4.828 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 4.847 ; 4.819 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.817 ; 4.783 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 4.657 ; 4.642 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.628 ; 4.619 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.858 ; 4.828 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 4.831 ; 4.786 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.309 ; 5.255 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.087 ; 5.039 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.253 ; 5.235 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.088 ; 5.045 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.139 ; 5.096 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.283 ; 5.261 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.116 ; 5.069 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 4.831 ; 4.786 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 4.542 ; 4.533 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 4.752 ; 4.724 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.723 ; 4.690 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 4.569 ; 4.554 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.542 ; 4.533 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.762 ; 4.732 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.324 ; -2.592            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.162 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -18.413                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; 0.047  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.903      ;
; 0.095  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.855      ;
; 0.111  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.839      ;
; 0.115  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.835      ;
; 0.118  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.832      ;
; 0.125  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.825      ;
; 0.162  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.787      ;
; 0.192  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.758      ;
; 0.193  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.757      ;
; 0.398  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.552      ;
; 0.399  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.551      ;
; 0.400  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.550      ;
; 0.402  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.548      ;
; 0.412  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.538      ;
; 0.556  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.134      ; 0.587      ;
; 0.571  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.134      ; 0.572      ;
; 0.580  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.134      ; 0.563      ;
; 0.581  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.134      ; 0.562      ;
; 0.582  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.134      ; 0.561      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.215      ; 0.481      ;
; 0.165 ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.215      ; 0.484      ;
; 0.167 ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.215      ; 0.486      ;
; 0.170 ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.215      ; 0.489      ;
; 0.179 ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.215      ; 0.498      ;
; 0.305 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.431      ;
; 0.453 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.575      ;
; 0.463 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.588      ;
; 0.517 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.641      ;
; 0.529 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.653      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 1.467 ; 2.053 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 1.467 ; 2.023 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 1.373 ; 2.053 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 1.377 ; 1.927 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 1.209 ; 1.896 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.006 ; 1.576 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -0.746 ; -1.312 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -0.881 ; -1.451 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -0.867 ; -1.439 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -0.852 ; -1.424 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -0.775 ; -1.345 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -0.746 ; -1.312 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.381 ; 3.459 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.381 ; 3.453 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.232 ; 3.288 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.366 ; 3.442 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.231 ; 3.293 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.270 ; 3.335 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.378 ; 3.459 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.258 ; 3.316 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.074 ; 3.110 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 3.001 ; 3.060 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 2.988 ; 3.046 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.981 ; 3.038 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 2.882 ; 2.935 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.872 ; 2.924 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 3.001 ; 3.060 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.012 ; 3.047 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.306 ; 3.376 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.163 ; 3.218 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.292 ; 3.366 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.162 ; 3.222 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.199 ; 3.262 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.304 ; 3.382 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.188 ; 3.244 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.012 ; 3.047 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 2.816 ; 2.866 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 2.927 ; 2.983 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.921 ; 2.976 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 2.825 ; 2.877 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.816 ; 2.866 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 2.940 ; 2.996 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.162 ; N/A      ; N/A     ; -3.000              ;
;  clkin           ; -1.756  ; 0.162 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -16.462 ; 0.0   ; 0.0      ; 0.0     ; -27.566             ;
;  clkin           ; -16.462 ; 0.000 ; N/A      ; N/A     ; -27.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.604 ; 3.036 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.604 ; 2.974 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.441 ; 3.036 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.446 ; 2.828 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 2.160 ; 2.771 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.790 ; 2.211 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -0.746 ; -1.312 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -0.881 ; -1.451 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -0.867 ; -1.439 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -0.852 ; -1.424 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -0.775 ; -1.345 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -0.746 ; -1.312 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.731 ; 5.704 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.731 ; 5.704 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.486 ; 5.461 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.674 ; 5.671 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.489 ; 5.465 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.545 ; 5.522 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.710 ; 5.701 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.518 ; 5.493 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.196 ; 5.165 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 5.114 ; 5.111 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 5.103 ; 5.102 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 5.059 ; 5.060 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 4.890 ; 4.901 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.861 ; 4.873 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 5.114 ; 5.111 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.012 ; 3.047 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.306 ; 3.376 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.163 ; 3.218 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.292 ; 3.366 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.162 ; 3.222 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.199 ; 3.262 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.304 ; 3.382 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.188 ; 3.244 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.012 ; 3.047 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 2.816 ; 2.866 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 2.927 ; 2.983 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.921 ; 2.976 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 2.825 ; 2.877 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.816 ; 2.866 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 2.940 ; 2.996 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clkin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 28       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 28       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Oct 28 23:08:35 2024
Info: Command: quartus_sta DSS -c DSS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkin clkin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -16.462 clkin 
Info (332146): Worst-case hold slack is 0.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.317               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.566 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -13.510 clkin 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.566 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -2.592 clkin 
Info (332146): Worst-case hold slack is 0.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.162               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.413 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4656 megabytes
    Info: Processing ended: Mon Oct 28 23:08:39 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


