read_verilog -sv src/top_area.sv
hierarchy -top TopModule
proc; opt; techmap; opt
stat
