<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.14.6" version="1.0">
This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="crc"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="crc">
    <a name="circuit" val="crc"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(540,280)" to="(850,280)"/>
    <wire from="(800,400)" to="(850,400)"/>
    <wire from="(1300,280)" to="(1470,280)"/>
    <wire from="(1530,280)" to="(1530,360)"/>
    <wire from="(1030,400)" to="(1030,600)"/>
    <wire from="(80,320)" to="(80,330)"/>
    <wire from="(1630,110)" to="(1630,130)"/>
    <wire from="(1630,150)" to="(1630,170)"/>
    <wire from="(310,400)" to="(310,600)"/>
    <wire from="(1530,440)" to="(1530,530)"/>
    <wire from="(1470,380)" to="(1530,380)"/>
    <wire from="(1030,600)" to="(1260,600)"/>
    <wire from="(370,280)" to="(370,360)"/>
    <wire from="(1470,380)" to="(1470,700)"/>
    <wire from="(850,440)" to="(850,530)"/>
    <wire from="(850,280)" to="(850,360)"/>
    <wire from="(330,380)" to="(370,380)"/>
    <wire from="(380,830)" to="(420,830)"/>
    <wire from="(370,440)" to="(370,530)"/>
    <wire from="(280,530)" to="(370,530)"/>
    <wire from="(1040,120)" to="(1040,420)"/>
    <wire from="(420,840)" to="(450,840)"/>
    <wire from="(1270,110)" to="(1270,420)"/>
    <wire from="(1080,400)" to="(1090,400)"/>
    <wire from="(1580,80)" to="(1660,80)"/>
    <wire from="(1580,200)" to="(1660,200)"/>
    <wire from="(580,600)" to="(800,600)"/>
    <wire from="(210,760)" to="(230,760)"/>
    <wire from="(280,40)" to="(290,40)"/>
    <wire from="(290,170)" to="(300,170)"/>
    <wire from="(80,320)" to="(90,320)"/>
    <wire from="(540,360)" to="(620,360)"/>
    <wire from="(380,850)" to="(450,850)"/>
    <wire from="(1230,380)" to="(1250,380)"/>
    <wire from="(620,380)" to="(630,380)"/>
    <wire from="(1080,280)" to="(1080,360)"/>
    <wire from="(1630,130)" to="(1670,130)"/>
    <wire from="(580,400)" to="(580,600)"/>
    <wire from="(780,380)" to="(780,710)"/>
    <wire from="(1030,400)" to="(1080,400)"/>
    <wire from="(1720,140)" to="(1760,140)"/>
    <wire from="(370,530)" to="(620,530)"/>
    <wire from="(1260,600)" to="(1490,600)"/>
    <wire from="(230,760)" to="(230,770)"/>
    <wire from="(1080,440)" to="(1080,530)"/>
    <wire from="(1020,380)" to="(1080,380)"/>
    <wire from="(1260,400)" to="(1300,400)"/>
    <wire from="(420,830)" to="(420,840)"/>
    <wire from="(570,110)" to="(1270,110)"/>
    <wire from="(470,800)" to="(470,810)"/>
    <wire from="(570,130)" to="(820,130)"/>
    <wire from="(1020,380)" to="(1020,700)"/>
    <wire from="(580,400)" to="(620,400)"/>
    <wire from="(370,280)" to="(540,280)"/>
    <wire from="(1500,100)" to="(1500,420)"/>
    <wire from="(1040,420)" to="(1080,420)"/>
    <wire from="(1580,110)" to="(1630,110)"/>
    <wire from="(1260,400)" to="(1260,600)"/>
    <wire from="(1250,380)" to="(1300,380)"/>
    <wire from="(430,830)" to="(450,830)"/>
    <wire from="(1270,420)" to="(1300,420)"/>
    <wire from="(470,800)" to="(480,800)"/>
    <wire from="(780,380)" to="(850,380)"/>
    <wire from="(770,380)" to="(780,380)"/>
    <wire from="(310,400)" to="(370,400)"/>
    <wire from="(260,600)" to="(310,600)"/>
    <wire from="(1490,400)" to="(1530,400)"/>
    <wire from="(1300,530)" to="(1530,530)"/>
    <wire from="(600,140)" to="(600,420)"/>
    <wire from="(430,810)" to="(430,830)"/>
    <wire from="(1470,280)" to="(1530,280)"/>
    <wire from="(620,530)" to="(850,530)"/>
    <wire from="(1690,380)" to="(1690,710)"/>
    <wire from="(1250,380)" to="(1250,700)"/>
    <wire from="(520,380)" to="(620,380)"/>
    <wire from="(850,280)" to="(1080,280)"/>
    <wire from="(450,790)" to="(450,820)"/>
    <wire from="(1490,400)" to="(1490,600)"/>
    <wire from="(380,770)" to="(420,770)"/>
    <wire from="(570,120)" to="(1040,120)"/>
    <wire from="(50,330)" to="(80,330)"/>
    <wire from="(820,420)" to="(850,420)"/>
    <wire from="(1680,380)" to="(1690,380)"/>
    <wire from="(1660,120)" to="(1670,120)"/>
    <wire from="(1660,160)" to="(1670,160)"/>
    <wire from="(1660,80)" to="(1660,120)"/>
    <wire from="(1660,160)" to="(1660,200)"/>
    <wire from="(1470,280)" to="(1470,380)"/>
    <wire from="(1080,280)" to="(1300,280)"/>
    <wire from="(1500,420)" to="(1530,420)"/>
    <wire from="(1450,380)" to="(1470,380)"/>
    <wire from="(380,790)" to="(450,790)"/>
    <wire from="(540,120)" to="(550,120)"/>
    <wire from="(620,400)" to="(630,400)"/>
    <wire from="(1630,150)" to="(1670,150)"/>
    <wire from="(1300,280)" to="(1300,360)"/>
    <wire from="(800,400)" to="(800,600)"/>
    <wire from="(380,810)" to="(430,810)"/>
    <wire from="(1300,440)" to="(1300,530)"/>
    <wire from="(620,440)" to="(620,530)"/>
    <wire from="(800,600)" to="(1030,600)"/>
    <wire from="(1580,170)" to="(1630,170)"/>
    <wire from="(850,530)" to="(1080,530)"/>
    <wire from="(570,100)" to="(1500,100)"/>
    <wire from="(540,280)" to="(540,360)"/>
    <wire from="(1000,380)" to="(1020,380)"/>
    <wire from="(600,420)" to="(620,420)"/>
    <wire from="(570,140)" to="(600,140)"/>
    <wire from="(820,130)" to="(820,420)"/>
    <wire from="(210,790)" to="(230,790)"/>
    <wire from="(280,70)" to="(290,70)"/>
    <wire from="(1080,530)" to="(1300,530)"/>
    <wire from="(310,600)" to="(580,600)"/>
    <wire from="(1690,380)" to="(1720,380)"/>
    <wire from="(1580,140)" to="(1670,140)"/>
    <comp loc="(770,360)" name="pt1_crc">
      <a name="label" val="c0"/>
    </comp>
    <comp loc="(1000,360)" name="pt1_crc">
      <a name="label" val="c1"/>
    </comp>
    <comp lib="0" loc="(550,120)" name="Splitter">
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="appear" val="center"/>
      <a name="bit0" val="4"/>
      <a name="bit1" val="3"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="0"/>
    </comp>
    <comp lib="0" loc="(290,40)" name="Tunnel">
      <a name="label" val="start"/>
    </comp>
    <comp loc="(1450,360)" name="pt1_crc">
      <a name="label" val="c3"/>
    </comp>
    <comp loc="(1680,360)" name="pt1_crc"/>
    <comp lib="0" loc="(290,70)" name="Tunnel">
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(280,40)" name="Pin"/>
    <comp lib="0" loc="(280,70)" name="Pin"/>
    <comp lib="0" loc="(540,120)" name="Pin">
      <a name="width" val="5"/>
      <a name="label" val="Polinomio"/>
    </comp>
    <comp loc="(1230,360)" name="pt1_crc">
      <a name="label" val="c2"/>
    </comp>
    <comp lib="0" loc="(320,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(300,170)" name="Splitter">
      <a name="fanout" val="1"/>
      <a name="incoming" val="4"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
    </comp>
    <comp lib="0" loc="(290,170)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="Cont"/>
    </comp>
    <comp lib="0" loc="(1580,80)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="sc0"/>
    </comp>
    <comp lib="0" loc="(1580,110)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="sc1"/>
    </comp>
    <comp lib="0" loc="(1580,140)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="sc2"/>
    </comp>
    <comp lib="0" loc="(1580,170)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="sc3"/>
    </comp>
    <comp lib="0" loc="(1580,200)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="sc4"/>
    </comp>
    <comp lib="1" loc="(1720,140)" name="OR Gate">
      <a name="inputs" val="5"/>
    </comp>
    <comp lib="0" loc="(1760,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="erro"/>
    </comp>
    <comp lib="0" loc="(1690,710)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="sc4"/>
    </comp>
    <comp lib="0" loc="(1250,700)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="sc2"/>
    </comp>
    <comp lib="0" loc="(1020,700)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="sc1"/>
    </comp>
    <comp lib="0" loc="(780,710)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="sc0"/>
    </comp>
    <comp lib="0" loc="(1470,700)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="sc3"/>
    </comp>
    <comp lib="4" loc="(90,310)" name="ROM">
      <a name="addrWidth" val="4"/>
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 4 1
1 0 1 0 1 1 0 1
0 1
</a>
    </comp>
    <comp lib="0" loc="(50,330)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="Cont"/>
    </comp>
    <comp loc="(520,360)" name="pt1_crc"/>
    <comp lib="0" loc="(280,530)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(210,760)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(420,770)" name="Tunnel">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(470,810)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="0" loc="(480,800)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="Cont"/>
    </comp>
    <comp loc="(380,770)" name="cont15"/>
    <comp lib="0" loc="(210,790)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(260,600)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="clk"/>
    </comp>
  </circuit>
  <circuit name="pt1_crc">
    <a name="circuit" val="pt1_crc"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(740,330)" to="(740,530)"/>
    <wire from="(740,530)" to="(790,530)"/>
    <wire from="(510,530)" to="(740,530)"/>
    <wire from="(300,500)" to="(300,530)"/>
    <wire from="(820,580)" to="(820,660)"/>
    <wire from="(420,510)" to="(460,510)"/>
    <wire from="(120,630)" to="(220,630)"/>
    <wire from="(200,500)" to="(300,500)"/>
    <wire from="(760,570)" to="(760,610)"/>
    <wire from="(370,550)" to="(460,550)"/>
    <wire from="(280,610)" to="(300,610)"/>
    <wire from="(300,570)" to="(320,570)"/>
    <wire from="(300,530)" to="(320,530)"/>
    <wire from="(760,570)" to="(790,570)"/>
    <wire from="(850,530)" to="(940,530)"/>
    <wire from="(300,570)" to="(300,610)"/>
    <wire from="(140,480)" to="(140,590)"/>
    <wire from="(270,460)" to="(420,460)"/>
    <wire from="(120,480)" to="(140,480)"/>
    <wire from="(120,440)" to="(200,440)"/>
    <wire from="(140,590)" to="(220,590)"/>
    <wire from="(140,480)" to="(220,480)"/>
    <wire from="(420,460)" to="(420,510)"/>
    <wire from="(200,440)" to="(210,440)"/>
    <wire from="(200,440)" to="(200,500)"/>
    <comp lib="4" loc="(800,520)" name="D Flip-Flop"/>
    <comp lib="0" loc="(740,330)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="sXOR"/>
    </comp>
    <comp lib="0" loc="(760,610)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="Clock"/>
    </comp>
    <comp lib="0" loc="(820,660)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="Reset"/>
    </comp>
    <comp lib="0" loc="(940,530)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Saida"/>
    </comp>
    <comp lib="0" loc="(120,440)" name="Pin">
      <a name="label" val="Entrada"/>
    </comp>
    <comp lib="1" loc="(280,610)" name="XOR Gate"/>
    <comp lib="1" loc="(270,460)" name="AND Gate">
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="1" loc="(510,530)" name="OR Gate"/>
    <comp lib="1" loc="(370,550)" name="AND Gate"/>
    <comp lib="0" loc="(120,480)" name="Pin">
      <a name="label" val="Dado"/>
    </comp>
    <comp lib="0" loc="(120,630)" name="Pin">
      <a name="label" val="Poli"/>
    </comp>
  </circuit>
  <circuit name="cont15">
    <a name="circuit" val="cont15"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(700,310)" to="(700,320)"/>
    <wire from="(710,300)" to="(710,310)"/>
    <wire from="(830,260)" to="(880,260)"/>
    <wire from="(790,290)" to="(840,290)"/>
    <wire from="(810,240)" to="(810,310)"/>
    <wire from="(790,220)" to="(790,290)"/>
    <wire from="(400,360)" to="(400,370)"/>
    <wire from="(420,360)" to="(420,370)"/>
    <wire from="(890,300)" to="(890,430)"/>
    <wire from="(390,370)" to="(390,390)"/>
    <wire from="(710,310)" to="(810,310)"/>
    <wire from="(410,360)" to="(410,390)"/>
    <wire from="(770,200)" to="(880,200)"/>
    <wire from="(770,200)" to="(770,280)"/>
    <wire from="(450,290)" to="(490,290)"/>
    <wire from="(410,290)" to="(450,290)"/>
    <wire from="(450,180)" to="(800,180)"/>
    <wire from="(450,180)" to="(450,290)"/>
    <wire from="(790,220)" to="(880,220)"/>
    <wire from="(700,290)" to="(790,290)"/>
    <wire from="(810,310)" to="(840,310)"/>
    <wire from="(410,290)" to="(410,330)"/>
    <wire from="(700,280)" to="(770,280)"/>
    <wire from="(830,260)" to="(830,320)"/>
    <wire from="(420,370)" to="(430,370)"/>
    <wire from="(390,370)" to="(400,370)"/>
    <wire from="(770,280)" to="(840,280)"/>
    <wire from="(430,430)" to="(890,430)"/>
    <wire from="(700,320)" to="(830,320)"/>
    <wire from="(810,240)" to="(880,240)"/>
    <wire from="(830,320)" to="(840,320)"/>
    <wire from="(430,370)" to="(430,430)"/>
    <wire from="(360,230)" to="(490,230)"/>
    <wire from="(880,300)" to="(890,300)"/>
    <wire from="(700,300)" to="(710,300)"/>
    <comp lib="0" loc="(800,180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(360,230)" name="Pin">
      <a name="label" val="rst"/>
    </comp>
    <comp lib="4" loc="(490,210)" name="Counter">
      <a name="width" val="4"/>
      <a name="max" val="0xf"/>
    </comp>
    <comp lib="1" loc="(880,300)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(680,320)" name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="0" loc="(880,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="c2"/>
    </comp>
    <comp lib="0" loc="(880,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="c0"/>
    </comp>
    <comp lib="0" loc="(880,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="c1"/>
    </comp>
    <comp lib="0" loc="(880,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="c3"/>
    </comp>
    <comp lib="1" loc="(410,330)" name="AND Gate">
      <a name="facing" val="north"/>
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(410,390)" name="Clock">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(390,390)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="start_cont"/>
    </comp>
  </circuit>
</project>
