m255
K4
z2
!s11f vlog 2023.3 2023.07, Jul 17 2023
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/simulation/questa
vgenerate_graphic
2/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_graphic.sv
Z1 DXx6 sv_std 3 std 0 22 9oUSJO;AeEaW`l:M@^WG92
Z2 !s110 1715305405
!i10b 1
!s100 [KWDzcWRab64QBniJVc5d2
Ik0`nk7>oR=[iYU9FLzIJ@1
S1
R0
Z3 w1715304790
8/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_graphic.sv
F/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_graphic.sv
!i122 1
L0 1 20
Z4 VDg1SIo80bB@j0V0VzS_@n1
Z5 OL;L;2023.3;77
r1
!s85 0
31
Z6 !s108 1715305405.000000
!s107 /home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_graphic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA|/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_graphic.sv|
!i113 0
Z7 o-sv -work work -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
Z8 !s92 -sv -work work +incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
Z9 tCvgOpt 0
vgenerate_rectangle
2/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_rectangle.sv
R1
R2
!i10b 1
!s100 :g_zFPOhd;0iQWhnUbMh52
IoDLCAA7Jk2T1ZMaeCWiX51
S1
R0
R3
8/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_rectangle.sv
F/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_rectangle.sv
!i122 2
L0 1 3
R4
R5
r1
!s85 0
31
R6
!s107 /home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_rectangle.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA|/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/generate_rectangle.sv|
!i113 0
R7
R8
R9
vpll
2/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/pll.sv
R1
R2
!i10b 1
!s100 f@h_>2BiLX_ioJ>PC=B[@3
I=>LaYhAKUB^fnz8Af`_Wk1
S1
R0
R3
8/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/pll.sv
F/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/pll.sv
!i122 3
L0 1 21
R4
R5
r1
!s85 0
31
R6
!s107 /home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/pll.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA|/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/pll.sv|
!i113 0
R7
R8
R9
vRAM
2/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM/RAM.v
R2
!i10b 1
!s100 SXIjWeg`X2S=00=4J7hY_2
I_5HoZGO6V2ZPZKbT>nLZ60
R0
w1715305129
8/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM/RAM.v
F/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM/RAM.v
!i122 0
L0 40 74
R4
R5
r1
!s85 0
31
R6
!s107 /home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM/RAM.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM|/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM/RAM.v|
!i113 0
o-vlog01compat -work work -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
!s92 -vlog01compat -work work +incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/RAM -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
R9
n@r@a@m
vvga_controller
2/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/vga_controller.sv
R1
R2
!i10b 1
!s100 i3=jchheSa@71`kh6S9oc2
Ia9e1c_15URk>ozb:PGSfC2
S1
R0
R3
8/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/vga_controller.sv
F/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/vga_controller.sv
!i122 4
L0 1 40
R4
R5
r1
!s85 0
31
R6
!s107 /home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/vga_controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA|/home/felipechin/Escritorio/arch1_proyect_2/VGA/CPU/VGA/vga_controller.sv|
!i113 0
R7
R8
R9
