Fitter report for sistem
Tue Jan 17 20:45:25 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 Patches 1.02i SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                 ;
+------------------------------------+-----------------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 17 20:45:25 2023                     ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 Patches 1.02i SJ Lite Edition ;
; Revision Name                      ; sistem                                                    ;
; Top-level Entity Name              ; sistem                                                    ;
; Family                             ; Cyclone IV E                                              ;
; Device                             ; EP4CE22F17C6                                              ;
; Timing Models                      ; Final                                                     ;
; Total logic elements               ; 19,794 / 22,320 ( 89 % )                                  ;
;     Total combinational functions  ; 19,745 / 22,320 ( 88 % )                                  ;
;     Dedicated logic registers      ; 1,340 / 22,320 ( 6 % )                                    ;
; Total registers                    ; 1340                                                      ;
; Total pins                         ; 22 / 154 ( 14 % )                                         ;
; Total virtual pins                 ; 0                                                         ;
; Total memory bits                  ; 3,072 / 608,256 ( < 1 % )                                 ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                             ;
+------------------------------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; sw[0]      ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; sw[1]      ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; sw[2]      ; PIN_B9        ; QSF Assignment ;
; Location     ;                ;              ; sw[3]      ; PIN_M15       ; QSF Assignment ;
; Location     ;                ;              ; t[0]       ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; t[1]       ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; t[2]       ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; t[3]       ; PIN_A12       ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; sw[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; sw[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; sw[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; sw[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; t[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; t[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; t[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; sistem         ;              ; t[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21168 ) ; 0.00 % ( 0 / 21168 )       ; 0.00 % ( 0 / 21168 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21168 ) ; 0.00 % ( 0 / 21168 )       ; 0.00 % ( 0 / 21168 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 20956 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 204 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 19,794 / 22,320 ( 89 % )  ;
;     -- Combinational with no register       ; 18454                     ;
;     -- Register only                        ; 49                        ;
;     -- Combinational with a register        ; 1291                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 14114                     ;
;     -- 3 input functions                    ; 4097                      ;
;     -- <=2 input functions                  ; 1534                      ;
;     -- Register only                        ; 49                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 18573                     ;
;     -- arithmetic mode                      ; 1172                      ;
;                                             ;                           ;
; Total registers*                            ; 1,340 / 23,018 ( 6 % )    ;
;     -- Dedicated logic registers            ; 1,340 / 22,320 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 1,324 / 1,395 ( 95 % )    ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 22 / 154 ( 14 % )         ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 66 ( 2 % )            ;
; Total block memory bits                     ; 3,072 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 2                         ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 38.2% / 35.4% / 42.1%     ;
; Peak interconnect usage (total/H/V)         ; 62.9% / 58.8% / 68.7%     ;
; Maximum fan-out                             ; 1214                      ;
; Highest non-global fan-out                  ; 822                       ;
; Total fan-out                               ; 75303                     ;
; Average fan-out                             ; 3.55                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 19655 / 22320 ( 88 % ) ; 139 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 18401                  ; 53                    ; 0                              ;
;     -- Register only                        ; 28                     ; 21                    ; 0                              ;
;     -- Combinational with a register        ; 1226                   ; 65                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 14062                  ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 4068                   ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 1497                   ; 37                    ; 0                              ;
;     -- Register only                        ; 28                     ; 21                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 18463                  ; 110                   ; 0                              ;
;     -- arithmetic mode                      ; 1164                   ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 1254                   ; 86                    ; 0                              ;
;     -- Dedicated logic registers            ; 1254 / 22320 ( 6 % )   ; 86 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1313 / 1395 ( 94 % )   ; 14 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 22                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 3072                   ; 0                     ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 1 / 66 ( 1 % )         ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 119                    ; 127                   ; 0                              ;
;     -- Registered Input Connections         ; 56                     ; 93                    ; 0                              ;
;     -- Output Connections                   ; 181                    ; 65                    ; 0                              ;
;     -- Registered Output Connections        ; 8                      ; 65                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 74768                  ; 732                   ; 4                              ;
;     -- Registered Connections               ; 36595                  ; 489                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 108                    ; 192                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 192                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 24                     ; 43                    ; 0                              ;
;     -- Output Ports                         ; 21                     ; 60                    ; 0                              ;
;     -- Bidir Ports                          ; 8                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 27                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 44                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk    ; R8    ; 3        ; 27           ; 0            ; 21           ; 1215                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key[0] ; J15   ; 5        ; 53           ; 14           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key[1] ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; addr[0] ; B16   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; addr[1] ; C14   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clkout  ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]  ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]  ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]  ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]  ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]  ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; data[0] ; C16   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[0]~en (inverted) ;
; data[1] ; C15   ; 6        ; 53           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[1]~en (inverted) ;
; data[2] ; D16   ; 6        ; 53           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[2]~en (inverted) ;
; data[3] ; D15   ; 6        ; 53           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[3]~en (inverted) ;
; data[4] ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[4]~en (inverted) ;
; data[5] ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[5]~en (inverted) ;
; data[6] ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[6]~en (inverted) ;
; data[7] ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; VGAvmesnik:U1|data[7]~en (inverted) ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO        ; key[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; data[6]                 ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO        ; data[5]                 ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO        ; data[2]                 ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO        ; data[3]                 ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; data[0]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                     ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 13 ( 62 % ) ; 3.3V          ; --           ;
; 7        ; 7 / 24 ( 29 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; led[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; led[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; clkout                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; led[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; led[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; led[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; addr[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; addr[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; data[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; data[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; led[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; data[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; data[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; data[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; key[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; led[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; data[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; data[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; data[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; key[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; led[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; clkout   ; Missing drive strength ;
; addr[0]  ; Missing drive strength ;
; addr[1]  ; Missing drive strength ;
; led[0]   ; Missing drive strength ;
; led[1]   ; Missing drive strength ;
; led[2]   ; Missing drive strength ;
; led[3]   ; Missing drive strength ;
; led[4]   ; Missing drive strength ;
; led[5]   ; Missing drive strength ;
; led[6]   ; Missing drive strength ;
; led[7]   ; Missing drive strength ;
; data[0]  ; Missing drive strength ;
; data[1]  ; Missing drive strength ;
; data[2]  ; Missing drive strength ;
; data[3]  ; Missing drive strength ;
; data[4]  ; Missing drive strength ;
; data[5]  ; Missing drive strength ;
; data[6]  ; Missing drive strength ;
; data[7]  ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |sistem                                                                                                                                 ; 19794 (39)    ; 1340 (15)                 ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 22   ; 0            ; 18454 (24)    ; 49 (1)            ; 1291 (14)        ; |sistem                                                                                                                                                                                                                                                                                                                                            ; sistem                            ; work         ;
;    |VGAvmesnik:U1|                                                                                                                      ; 69 (69)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 7 (7)             ; 41 (41)          ; |sistem|VGAvmesnik:U1                                                                                                                                                                                                                                                                                                                              ; VGAvmesnik                        ; work         ;
;    |grafika:U3|                                                                                                                         ; 19287 (19287) ; 1052 (1052)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18213 (18213) ; 12 (12)           ; 1062 (1062)      ; |sistem|grafika:U3                                                                                                                                                                                                                                                                                                                                 ; grafika                           ; work         ;
;    |io:U4|                                                                                                                              ; 67 (67)       ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 1 (1)             ; 44 (44)          ; |sistem|io:U4                                                                                                                                                                                                                                                                                                                                      ; io                                ; work         ;
;    |proc:U2|                                                                                                                            ; 221 (0)       ; 97 (0)                    ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)       ; 7 (0)             ; 93 (0)           ; |sistem|proc:U2                                                                                                                                                                                                                                                                                                                                    ; proc                              ; work         ;
;       |CPU:v1|                                                                                                                          ; 153 (153)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)       ; 0 (0)             ; 59 (59)          ; |sistem|proc:U2|CPU:v1                                                                                                                                                                                                                                                                                                                             ; CPU                               ; work         ;
;       |program:v0|                                                                                                                      ; 68 (0)        ; 41 (0)                    ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)        ; 7 (0)             ; 34 (0)           ; |sistem|proc:U2|program:v0                                                                                                                                                                                                                                                                                                                         ; program                           ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 68 (0)        ; 41 (0)                    ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)        ; 7 (0)             ; 34 (0)           ; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                         ; altsyncram                        ; work         ;
;             |altsyncram_jpu3:auto_generated|                                                                                            ; 68 (0)        ; 41 (0)                    ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)        ; 7 (0)             ; 34 (0)           ; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated                                                                                                                                                                                                                                                          ; altsyncram_jpu3                   ; work         ;
;                |altsyncram_v5s2:altsyncram1|                                                                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1                                                                                                                                                                                                                              ; altsyncram_v5s2                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 68 (50)       ; 41 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (17)       ; 7 (7)             ; 34 (26)          ; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|                                                               ; 18 (18)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 0 (0)             ; 8 (8)            ; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 139 (1)       ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)        ; 21 (0)            ; 65 (0)           ; |sistem|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 138 (0)       ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)        ; 21 (0)            ; 65 (0)           ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 138 (0)       ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)        ; 21 (0)            ; 65 (0)           ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 138 (6)       ; 86 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (1)        ; 21 (4)            ; 65 (0)           ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 133 (0)       ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)        ; 17 (0)            ; 65 (0)           ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 133 (95)      ; 81 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (41)       ; 17 (17)           ; 65 (39)          ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 18 (18)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 0 (0)             ; 9 (9)            ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 19 (19)          ; |sistem|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; key[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clkout  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addr[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addr[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[0] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[1] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[2] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data[3] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; data[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; data[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; data[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; key[1]                               ;                   ;         ;
; data[0]                              ;                   ;         ;
;      - VGAvmesnik:U1|tipke[0]        ; 0                 ; 6       ;
; data[1]                              ;                   ;         ;
;      - VGAvmesnik:U1|tipke[1]~feeder ; 0                 ; 6       ;
; data[2]                              ;                   ;         ;
;      - VGAvmesnik:U1|tipke[2]        ; 0                 ; 6       ;
; data[3]                              ;                   ;         ;
;      - VGAvmesnik:U1|tipke[3]~feeder ; 1                 ; 6       ;
; data[4]                              ;                   ;         ;
; data[5]                              ;                   ;         ;
; data[6]                              ;                   ;         ;
; data[7]                              ;                   ;         ;
; clk                                  ;                   ;         ;
; key[0]                               ;                   ;         ;
;      - proc:U2|CPU:v1|pc[0]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[1]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[2]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[3]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[4]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[5]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[6]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc[7]          ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|st.reset       ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|st.zajemi      ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|st.izvedi      ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|akum[0]~1      ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|akum[6]~2      ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|code[0]~0      ; 0                 ; 6       ;
;      - io:U4|modul[0]~1              ; 0                 ; 6       ;
;      - grafika:U3|ponastavi~0        ; 0                 ; 6       ;
;      - proc:U2|CPU:v1|pc1[0]~3       ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; VGAvmesnik:U1|Equal0~3                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X2_Y16_N2   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|addr~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y22_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[0]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[1]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[2]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[3]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[4]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[5]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[6]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; VGAvmesnik:U1|data[7]~en                                                                                                                                                                                                                                                                                                                                    ; FF_X52_Y22_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 128     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ce                                                                                                                                                                                                                                                                                                                                                          ; FF_X20_Y33_N5      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8             ; 1214    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; grafika:U3|D1_x_cnt[2]~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y14_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D1_x_maze[3]~10                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y20_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D1_x_maze[3]~22                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y23_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D1_y_cnt[2]~8                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y20_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D1_y_maze[2]~20                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y20_N2  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D1_y_maze[2]~23                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y20_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_x_cnt[4]~3                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y10_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_x_maze[2]~20                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y11_N14 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_x_maze[2]~21                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y11_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_x_maze[2]~6                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y15_N18  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_y_cnt[2]~6                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y11_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_y_maze[0]~21                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y11_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D2_y_maze[0]~24                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y13_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_x_cnt[3]~7                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y10_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_x_maze[4]~22                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y13_N12  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_x_maze[4]~23                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y10_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_y_cnt[1]~6                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y9_N2    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_y_maze[0]~22                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y13_N4   ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D3_y_maze[0]~27                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y10_N30  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_x_cnt[2]~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y17_N30 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_x_cnt[2]~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y15_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_x_maze[3]~11                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y19_N30 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_x_maze[3]~14                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y19_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_y_cnt[1]~8                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y19_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_y_maze[0]~22                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y19_N16 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|D4_y_maze[0]~25                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y19_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhci_izhod                                                                                                                                                                                                                                                                                                                                      ; FF_X9_Y16_N31      ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhec1_move_cnt[2]~15                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y18_N12 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhec2_move_cnt[4]~15                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y15_N2   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhec3_move_cnt[3]~15                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y13_N26  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhec4_move_cnt[0]~17                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y15_N4   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|Duhec_bonus                                                                                                                                                                                                                                                                                                                                      ; FF_X9_Y23_N21      ; 57      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|combo[2]~9                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y15_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|ponastavi                                                                                                                                                                                                                                                                                                                                        ; FF_X12_Y14_N1      ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|process_5~62                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y14_N30 ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|process_5~91                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y14_N30  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|smer[0]~2                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y18_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|start                                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y16_N9       ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|stotice[0]~28                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y23_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|stotice~25                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y23_N28  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|tocke[3]~16                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y21_N30 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|tocke[3]~17                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y21_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|trk_init                                                                                                                                                                                                                                                                                                                                         ; FF_X9_Y15_N1       ; 47      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_block_cnt[3]~13                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y22_N18  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_block_cnt[3]~18                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y16_N8   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_maze_location[5]~19                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y16_N6   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_maze_location[5]~22                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X2_Y16_N14  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_pac_block_cnt[0]~3                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y18_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_pac_maze_cnt[4]~14                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y18_N2  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|x_pac_maze_cnt[4]~15                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y18_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_block_cnt[0]~19                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y22_N30  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_block_cnt[0]~20                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y16_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_maze_location[4]~13                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X7_Y22_N16  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_maze_location[4]~20                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X7_Y22_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_pac_block_cnt[3]~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y18_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_pac_maze_cnt[4]~17                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y16_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; grafika:U3|y_pac_maze_cnt[4]~18                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y16_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; io:U4|modul[0]~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y33_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; io:U4|process_0~14                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y33_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; io:U4|y1[11]~2                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X15_Y32_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; key[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_J15            ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|akum[0]~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y31_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|akum[1]~12                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y31_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|akum[6]~2                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y31_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|code[0]~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y31_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|pc1[0]~3                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y31_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|pc[0]~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y31_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|st.reset                                                                                                                                                                                                                                                                                                                                     ; FF_X15_Y31_N11     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proc:U2|CPU:v1|wren                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y31_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                  ; LCCOMB_X10_Y30_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X10_Y30_N30 ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X10_Y30_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                                                                                                                     ; LCCOMB_X9_Y30_N0   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~10                                                                                                                                                                                                                          ; LCCOMB_X9_Y30_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~14                                                                                                                                                                                                                          ; LCCOMB_X9_Y30_N24  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                              ; LCCOMB_X11_Y28_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~5                                                                                                                                                                         ; LCCOMB_X11_Y28_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X9_Y26_N5       ; 23      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X9_Y29_N4   ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X10_Y29_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X10_Y29_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X10_Y28_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X11_Y30_N13     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X10_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X11_Y30_N1      ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X11_Y30_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X9_Y29_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X9_Y29_N10  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~12      ; LCCOMB_X10_Y29_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~22 ; LCCOMB_X10_Y27_N28 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~23 ; LCCOMB_X10_Y27_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X9_Y26_N7       ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X9_Y26_N15      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X9_Y26_N3       ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X9_Y26_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X10_Y26_N9      ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X10_Y28_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y17_N0 ; 128     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk                          ; PIN_R8         ; 1214    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; grafika:U3|x_pac_maze_cnt[2] ; 822     ;
; grafika:U3|D1_x_maze[2]      ; 795     ;
; grafika:U3|D2_x_maze[2]      ; 791     ;
; grafika:U3|x_pac_maze_cnt[1] ; 764     ;
; grafika:U3|D4_x_maze[2]      ; 751     ;
; grafika:U3|D3_x_maze[2]      ; 747     ;
; grafika:U3|D2_x_maze[1]      ; 692     ;
; grafika:U3|D1_x_maze[1]      ; 692     ;
; grafika:U3|D3_x_maze[1]      ; 651     ;
; grafika:U3|D4_x_maze[1]      ; 650     ;
; grafika:U3|D4_x_maze[4]      ; 624     ;
; grafika:U3|D3_x_maze[4]      ; 616     ;
; grafika:U3|x_pac_maze_cnt[4] ; 586     ;
; grafika:U3|D4_x_maze[3]      ; 581     ;
; grafika:U3|D3_x_maze[3]      ; 576     ;
; grafika:U3|D2_x_maze[4]      ; 567     ;
; grafika:U3|D1_x_maze[4]      ; 562     ;
; grafika:U3|D2_x_maze[3]      ; 531     ;
; grafika:U3|D1_x_maze[3]      ; 524     ;
; grafika:U3|x_pac_maze_cnt[3] ; 523     ;
+------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                     ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 3072 ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; ../koda.mif ; M9K_X22_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |sistem|proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ALTSYNCRAM                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000100110001) (461) (305) (131)    ;(011100000000) (3400) (1792) (700)   ;(000100110010) (462) (306) (132)   ;(001000101111) (1057) (559) (22F)   ;(011100000001) (3401) (1793) (701)   ;(000100110011) (463) (307) (133)   ;(001000110000) (1060) (560) (230)   ;(011100000010) (3402) (1794) (702)   ;
;8;(001100000101) (1405) (773) (305)    ;(010100001011) (2413) (1291) (50B)   ;(010000000010) (2002) (1026) (402)   ;(001100000000) (1400) (768) (300)   ;(010100010100) (2424) (1300) (514)   ;(001100001000) (1410) (776) (308)   ;(010100010100) (2424) (1300) (514)   ;(000100101111) (457) (303) (12F)   ;
;16;(100100110100) (4464) (2356) (934)    ;(001000101111) (1057) (559) (22F)   ;(011100000001) (3401) (1793) (701)   ;(010000001000) (2010) (1032) (408)   ;(001100000001) (1401) (769) (301)   ;(010100011101) (2435) (1309) (51D)   ;(001100001001) (1411) (777) (309)   ;(010100011101) (2435) (1309) (51D)   ;
;24;(000100101111) (457) (303) (12F)    ;(100000110100) (4064) (2100) (834)   ;(001000101111) (1057) (559) (22F)   ;(011100000001) (3401) (1793) (701)   ;(010000001000) (2010) (1032) (408)   ;(001100000010) (1402) (770) (302)   ;(010100100110) (2446) (1318) (526)   ;(001100000110) (1406) (774) (306)   ;
;32;(010100100110) (2446) (1318) (526)    ;(000100110000) (460) (304) (130)   ;(100100110100) (4464) (2356) (934)   ;(001000110000) (1060) (560) (230)   ;(011100000010) (3402) (1794) (702)   ;(010000001000) (2010) (1032) (408)   ;(001100000011) (1403) (771) (303)   ;(010100001011) (2413) (1291) (50B)   ;
;40;(001100000111) (1407) (775) (307)    ;(010100001011) (2413) (1291) (50B)   ;(000100110000) (460) (304) (130)   ;(100000110100) (4064) (2100) (834)   ;(001000110000) (1060) (560) (230)   ;(011100000010) (3402) (1794) (702)   ;(010000001000) (2010) (1032) (408)   ;(000000000000) (0) (0) (00)   ;
;48;(000000000000) (0) (0) (00)    ;(111110100000) (7640) (4000) (FA0)   ;(000101111100) (574) (380) (17C)   ;(000110111000) (670) (440) (1B8)   ;(000000000001) (1) (1) (01)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;56;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;64;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;72;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;80;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;88;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;96;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;104;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;112;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;120;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;128;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;136;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;144;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;152;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;160;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;168;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;176;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;184;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;192;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;200;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;208;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;216;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;224;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;232;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;240;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;248;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 29,186 / 71,559 ( 41 % ) ;
; C16 interconnects     ; 916 / 2,597 ( 35 % )     ;
; C4 interconnects      ; 17,850 / 46,848 ( 38 % ) ;
; Direct links          ; 3,089 / 71,559 ( 4 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )          ;
; Local interconnects   ; 10,853 / 24,624 ( 44 % ) ;
; R24 interconnects     ; 973 / 2,496 ( 39 % )     ;
; R4 interconnects      ; 19,313 / 62,424 ( 31 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.95) ; Number of LABs  (Total = 1324) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 5                              ;
; 2                                           ; 5                              ;
; 3                                           ; 2                              ;
; 4                                           ; 1                              ;
; 5                                           ; 10                             ;
; 6                                           ; 2                              ;
; 7                                           ; 5                              ;
; 8                                           ; 13                             ;
; 9                                           ; 6                              ;
; 10                                          ; 16                             ;
; 11                                          ; 46                             ;
; 12                                          ; 28                             ;
; 13                                          ; 44                             ;
; 14                                          ; 79                             ;
; 15                                          ; 158                            ;
; 16                                          ; 904                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.31) ; Number of LABs  (Total = 1324) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 8                              ;
; 1 Clock                            ; 337                            ;
; 1 Clock enable                     ; 39                             ;
; 1 Sync. clear                      ; 9                              ;
; 1 Sync. load                       ; 12                             ;
; 2 Clock enables                    ; 11                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.62) ; Number of LABs  (Total = 1324) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 25                             ;
; 2                                            ; 9                              ;
; 3                                            ; 5                              ;
; 4                                            ; 4                              ;
; 5                                            ; 8                              ;
; 6                                            ; 7                              ;
; 7                                            ; 9                              ;
; 8                                            ; 7                              ;
; 9                                            ; 4                              ;
; 10                                           ; 10                             ;
; 11                                           ; 19                             ;
; 12                                           ; 22                             ;
; 13                                           ; 29                             ;
; 14                                           ; 70                             ;
; 15                                           ; 133                            ;
; 16                                           ; 700                            ;
; 17                                           ; 69                             ;
; 18                                           ; 47                             ;
; 19                                           ; 34                             ;
; 20                                           ; 21                             ;
; 21                                           ; 27                             ;
; 22                                           ; 18                             ;
; 23                                           ; 11                             ;
; 24                                           ; 6                              ;
; 25                                           ; 7                              ;
; 26                                           ; 3                              ;
; 27                                           ; 4                              ;
; 28                                           ; 4                              ;
; 29                                           ; 3                              ;
; 30                                           ; 5                              ;
; 31                                           ; 1                              ;
; 32                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.81) ; Number of LABs  (Total = 1324) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 42                             ;
; 2                                               ; 32                             ;
; 3                                               ; 43                             ;
; 4                                               ; 76                             ;
; 5                                               ; 117                            ;
; 6                                               ; 154                            ;
; 7                                               ; 147                            ;
; 8                                               ; 196                            ;
; 9                                               ; 147                            ;
; 10                                              ; 106                            ;
; 11                                              ; 102                            ;
; 12                                              ; 53                             ;
; 13                                              ; 33                             ;
; 14                                              ; 36                             ;
; 15                                              ; 18                             ;
; 16                                              ; 17                             ;
; 17                                              ; 2                              ;
; 18                                              ; 0                              ;
; 19                                              ; 1                              ;
; 20                                              ; 0                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.86) ; Number of LABs  (Total = 1324) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 2                              ;
; 3                                            ; 6                              ;
; 4                                            ; 7                              ;
; 5                                            ; 8                              ;
; 6                                            ; 16                             ;
; 7                                            ; 9                              ;
; 8                                            ; 14                             ;
; 9                                            ; 19                             ;
; 10                                           ; 14                             ;
; 11                                           ; 19                             ;
; 12                                           ; 26                             ;
; 13                                           ; 22                             ;
; 14                                           ; 52                             ;
; 15                                           ; 43                             ;
; 16                                           ; 52                             ;
; 17                                           ; 41                             ;
; 18                                           ; 68                             ;
; 19                                           ; 67                             ;
; 20                                           ; 76                             ;
; 21                                           ; 78                             ;
; 22                                           ; 125                            ;
; 23                                           ; 94                             ;
; 24                                           ; 64                             ;
; 25                                           ; 84                             ;
; 26                                           ; 72                             ;
; 27                                           ; 65                             ;
; 28                                           ; 49                             ;
; 29                                           ; 42                             ;
; 30                                           ; 34                             ;
; 31                                           ; 15                             ;
; 32                                           ; 12                             ;
; 33                                           ; 11                             ;
; 34                                           ; 8                              ;
; 35                                           ; 6                              ;
; 36                                           ; 2                              ;
; 37                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 22           ; 0            ; 22           ; 0            ; 0            ; 26        ; 22           ; 0            ; 26        ; 26        ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 26        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 26           ; 4            ; 26           ; 26           ; 0         ; 4            ; 26           ; 0         ; 0         ; 26           ; 26           ; 26           ; 26           ; 15           ; 26           ; 26           ; 15           ; 26           ; 26           ; 26           ; 26           ; 26           ; 26           ; 26           ; 26           ; 26           ; 0         ; 26           ; 26           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clkout              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1.1               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                  ; Destination Register                                                                                                                          ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10] ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a10~portb_datain_reg0 ; 0.106             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.106             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a9~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a8~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a7~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a6~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a5~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a4~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a3~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.096             ;
; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]  ; proc:U2|program:v0|altsyncram:altsyncram_component|altsyncram_jpu3:auto_generated|altsyncram_v5s2:altsyncram1|ram_block3a0~portb_datain_reg0  ; 0.096             ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE22F17C6 for design "sistem"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'de0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkout~output File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "sw[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "t[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "t[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "t[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "t[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:48
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 36% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 59% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 9.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 11 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin key[1] uses I/O standard 3.3-V LVTTL at E1 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 17
    Info (169178): Pin data[0] uses I/O standard 3.3-V LVTTL at C16 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[1] uses I/O standard 3.3-V LVTTL at C15 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[2] uses I/O standard 3.3-V LVTTL at D16 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[3] uses I/O standard 3.3-V LVTTL at D15 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[4] uses I/O standard 3.3-V LVTTL at D14 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[5] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[6] uses I/O standard 3.3-V LVTTL at F16 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin data[7] uses I/O standard 3.3-V LVTTL at F14 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 20
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at R8 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 16
    Info (169178): Pin key[0] uses I/O standard 3.3-V LVTTL at J15 File: C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.vhd Line: 17
Info (144001): Generated suppressed messages file C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5375 megabytes
    Info: Processing ended: Tue Jan 17 20:45:27 2023
    Info: Elapsed time: 00:01:40
    Info: Total CPU time (on all processors): 00:02:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/titit/Desktop/FPGA_PAC-MAN/Projekt/B21sistem_restored/sistem.fit.smsg.


