TimeQuest Timing Analyzer report for gA6_lab5
Fri Dec 01 19:20:11 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages
 50. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; gA6_lab5                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; gA6_lab5.sdc  ; OK     ; Fri Dec 01 19:20:09 2017 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk                 ; Base ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                 ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.28 MHz ; 45.28 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -21.085 ; -3658.332     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -2.064 ; -1287.019     ;
; altera_reserved_tck ; 97.531 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                       ;
+---------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.085 ; lpm_ff:inst4|dffs[1]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 22.125     ;
; -21.076 ; lpm_ff:inst4|dffs[1]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 22.115     ;
; -21.008 ; lpm_ff:inst4|dffs[0]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 22.048     ;
; -20.999 ; lpm_ff:inst4|dffs[0]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 22.038     ;
; -20.990 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 22.024     ;
; -20.981 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 22.014     ;
; -20.922 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.956     ;
; -20.913 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.946     ;
; -20.852 ; gA6_stack52:inst5|lpm_ff:inst|dffs[2]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.009      ; 21.899     ;
; -20.844 ; gA6_stack52:inst5|lpm_ff:inst27|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 21.881     ;
; -20.843 ; gA6_stack52:inst5|lpm_ff:inst|dffs[2]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 21.889     ;
; -20.837 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.878     ;
; -20.835 ; gA6_stack52:inst5|lpm_ff:inst27|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 21.871     ;
; -20.832 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.865     ;
; -20.828 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.868     ;
; -20.823 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 21.855     ;
; -20.785 ; gA6_stack52:inst5|lpm_ff:inst89|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 21.829     ;
; -20.776 ; gA6_stack52:inst5|lpm_ff:inst89|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 21.819     ;
; -20.768 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.802     ;
; -20.766 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.800     ;
; -20.759 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.792     ;
; -20.757 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.790     ;
; -20.755 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.788     ;
; -20.746 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 21.778     ;
; -20.741 ; lpm_ff:inst4|dffs[2]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.781     ;
; -20.732 ; lpm_ff:inst4|dffs[2]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 21.771     ;
; -20.698 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.732     ;
; -20.689 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.722     ;
; -20.684 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 21.728     ;
; -20.683 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 21.720     ;
; -20.675 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 21.718     ;
; -20.674 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 21.710     ;
; -20.669 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 21.706     ;
; -20.666 ; gA6_stack52:inst5|lpm_ff:inst93|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 21.702     ;
; -20.660 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 21.696     ;
; -20.657 ; gA6_stack52:inst5|lpm_ff:inst93|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.003     ; 21.692     ;
; -20.653 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 21.697     ;
; -20.649 ; gA6_stack52:inst5|lpm_ff:inst23|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.691     ;
; -20.647 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.688     ;
; -20.644 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 21.687     ;
; -20.640 ; gA6_stack52:inst5|lpm_ff:inst23|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.681     ;
; -20.638 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.678     ;
; -20.630 ; gA6_stack52:inst5|lpm_ff:inst2|dffs[2]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.009      ; 21.677     ;
; -20.626 ; gA6_stack52:inst5|lpm_ff:inst|dffs[4]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.009      ; 21.673     ;
; -20.626 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 21.663     ;
; -20.621 ; gA6_stack52:inst5|lpm_ff:inst2|dffs[2]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 21.667     ;
; -20.617 ; gA6_stack52:inst5|lpm_ff:inst|dffs[4]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 21.663     ;
; -20.617 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 21.653     ;
; -20.597 ; gA6_stack52:inst5|lpm_ff:inst61|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 21.629     ;
; -20.596 ; gA6_stack52:inst5|lpm_ff:inst21|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 21.640     ;
; -20.588 ; gA6_stack52:inst5|lpm_ff:inst61|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.007     ; 21.619     ;
; -20.587 ; gA6_stack52:inst5|lpm_ff:inst21|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 21.630     ;
; -20.587 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 21.626     ;
; -20.583 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.625     ;
; -20.579 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.613     ;
; -20.578 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 21.616     ;
; -20.578 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 21.621     ;
; -20.574 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.615     ;
; -20.574 ; gA6_stack52:inst5|lpm_ff:inst39|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.003     ; 21.609     ;
; -20.570 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.603     ;
; -20.569 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.611     ;
; -20.565 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.607     ;
; -20.565 ; gA6_stack52:inst5|lpm_ff:inst39|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.599     ;
; -20.558 ; gA6_stack52:inst5|lpm_ff:inst73|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 21.597     ;
; -20.558 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.592     ;
; -20.556 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.597     ;
; -20.551 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.593     ;
; -20.549 ; gA6_stack52:inst5|lpm_ff:inst42|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.583     ;
; -20.549 ; gA6_stack52:inst5|lpm_ff:inst73|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 21.587     ;
; -20.549 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.582     ;
; -20.545 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.579     ;
; -20.542 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.583     ;
; -20.540 ; gA6_stack52:inst5|lpm_ff:inst42|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.573     ;
; -20.536 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.569     ;
; -20.529 ; gA6_stack52:inst5|lpm_ff:inst41|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.563     ;
; -20.526 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.568     ;
; -20.525 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 21.563     ;
; -20.522 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.556     ;
; -20.520 ; gA6_stack52:inst5|lpm_ff:inst41|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.553     ;
; -20.518 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.552     ;
; -20.517 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.558     ;
; -20.516 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 21.553     ;
; -20.514 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.548     ;
; -20.513 ; lpm_ff:inst4|dffs[3]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.553     ;
; -20.513 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.546     ;
; -20.509 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.542     ;
; -20.507 ; gA6_stack52:inst5|lpm_ff:inst|dffs[3]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.009      ; 21.554     ;
; -20.505 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.538     ;
; -20.504 ; lpm_ff:inst4|dffs[3]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 21.543     ;
; -20.501 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.542     ;
; -20.498 ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 21.539     ;
; -20.498 ; gA6_stack52:inst5|lpm_ff:inst|dffs[3]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 21.544     ;
; -20.492 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.532     ;
; -20.489 ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 21.529     ;
; -20.489 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.523     ;
; -20.487 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 21.521     ;
; -20.481 ; gA6_stack52:inst5|lpm_ff:inst17|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.009      ; 21.528     ;
; -20.480 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.513     ;
; -20.478 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 21.511     ;
; -20.475 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 21.517     ;
+---------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; gA6_computer:inst|\computer:state[1]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[1]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_dealer:inst1|\dealer:state[0]                                                                                                                                                                                        ; gA6_dealer:inst1|\dealer:state[0]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:p_setup                                                                                                                                                                                    ; gA6_datapath:inst13|\datapath:p_setup                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|d_setup                                                                                                                                                                                              ; gA6_datapath:inst13|d_setup                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_computer:inst|\computer:state[2]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[2]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_computer:inst|\computer:state[0]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[0]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_dealer:inst1|\dealer:state[1]                                                                                                                                                                                        ; gA6_dealer:inst1|\dealer:state[1]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_dealer:inst24|\dealer:state[0]                                                                                                                                                                                       ; gA6_dealer:inst24|\dealer:state[0]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_winner:inst100|\winner:p_win                                                                                                                                                                                         ; gA6_winner:inst100|\winner:p_win                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_winner:inst100|\winner:d_win                                                                                                                                                                                         ; gA6_winner:inst100|\winner:d_win                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:p_win_count[0]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:p_win_count[0]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:p_win_count[1]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:p_win_count[1]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:d_win_count[0]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:d_win_count[0]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:d_win_count[1]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:d_win_count[1]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:state[1]                                                                                                                                                                                   ; gA6_datapath:inst13|\datapath:state[1]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_dealer:inst24|\dealer:state[1]                                                                                                                                                                                       ; gA6_dealer:inst24|\dealer:state[1]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:state[2]                                                                                                                                                                                   ; gA6_datapath:inst13|\datapath:state[2]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_winner:inst100|led_display1[5]                                                                                                                                                                                       ; gA6_winner:inst100|led_display1[5]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:game_count[0]                                                                                                                                                                              ; gA6_datapath:inst13|\datapath:game_count[0]                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gA6_datapath:inst13|\datapath:game_count[1]                                                                                                                                                                              ; gA6_datapath:inst13|\datapath:game_count[1]                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[35]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[32]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.616 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][33]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][33]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[26]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][33]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[31]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; gA6_stack52:inst5|lpm_ff:inst|dffs[1]                                                                                                                                                                                    ; gA6_stack52:inst5|lpm_ff:inst2|dffs[1]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; gA6_stack52:inst5|lpm_ff:inst79|dffs[0]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst77|dffs[0]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[30]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]                                                                                                                                                                                   ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; gA6_stack52:inst5|lpm_ff:inst63|dffs[0]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst61|dffs[0]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][20]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; gA6_stack52:inst5|lpm_ff:inst77|dffs[2]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; gA6_stack52:inst5|lpm_ff:inst96|dffs[4]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst99|dffs[4]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg33 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg33 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg34 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg34 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg35 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg35 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a14~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; hit_en       ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
; new_en       ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
; rst_en       ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; stay_en      ; clk        ; 5.649 ; 5.649 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; hit_en       ; clk        ; -4.633 ; -4.633 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 0.604  ; 0.604  ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 0.604  ; 0.604  ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 0.010  ; 0.010  ; Rise       ; clk             ;
; new_en       ; clk        ; 0.530  ; 0.530  ; Rise       ; clk             ;
; rst_en       ; clk        ; -1.340 ; -1.340 ; Rise       ; clk             ;
; stay_en      ; clk        ; -4.741 ; -4.741 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 8.863  ; 8.863  ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
; computer_turn  ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
; d_setup        ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; empty          ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
; full           ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 22.769 ; 22.769 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 22.741 ; 22.741 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 22.150 ; 22.150 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 22.494 ; 22.494 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 21.397 ; 21.397 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 22.769 ; 22.769 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 21.779 ; 21.779 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 22.142 ; 22.142 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 20.519 ; 20.519 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 20.002 ; 20.002 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 15.830 ; 15.830 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 19.783 ; 19.783 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 19.854 ; 19.854 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 19.027 ; 19.027 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 20.519 ; 20.519 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 19.601 ; 19.601 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 22.352 ; 22.352 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 21.848 ; 21.848 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 21.733 ; 21.733 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 22.077 ; 22.077 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 22.264 ; 22.264 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 22.319 ; 22.319 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 22.352 ; 22.352 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 21.628 ; 21.628 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 22.695 ; 22.695 ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 22.695 ; 22.695 ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 16.524 ; 16.524 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 16.567 ; 16.567 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 22.608 ; 22.608 ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 22.167 ; 22.167 ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 21.957 ; 21.957 ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 17.368 ; 17.368 ; Rise       ; clk             ;
; mode[*]        ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; num[*]         ; clk        ; 8.060  ; 8.060  ; Rise       ; clk             ;
;  num[0]        ; clk        ; 7.908  ; 7.908  ; Rise       ; clk             ;
;  num[1]        ; clk        ; 7.926  ; 7.926  ; Rise       ; clk             ;
;  num[2]        ; clk        ; 7.414  ; 7.414  ; Rise       ; clk             ;
;  num[3]        ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  num[4]        ; clk        ; 8.060  ; 8.060  ; Rise       ; clk             ;
;  num[5]        ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 7.555  ; 7.555  ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 8.101  ; 8.101  ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 7.454  ; 7.454  ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
; player_stack   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 9.026  ; 9.026  ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
; player_turn    ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
; popped[*]      ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 14.574 ; 14.574 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 12.821 ; 12.821 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 13.501 ; 13.501 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 14.052 ; 14.052 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 12.679 ; 12.679 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 8.170  ; 8.170  ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 8.863  ; 8.863  ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
; computer_turn  ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
; d_setup        ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; empty          ; clk        ; 9.643  ; 9.643  ; Rise       ; clk             ;
; full           ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
; led1[*]        ; clk        ; 8.010  ; 8.010  ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 11.281 ; 11.281 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 9.295  ; 9.295  ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 8.010  ; 8.010  ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 10.319 ; 10.319 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 9.179  ; 9.179  ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 10.289 ; 10.289 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 10.641 ; 10.641 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 10.457 ; 10.457 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 10.552 ; 10.552 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 9.806  ; 9.806  ; Rise       ; clk             ;
; led3[*]        ; clk        ; 10.022 ; 10.022 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 10.772 ; 10.772 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 10.743 ; 10.743 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 10.484 ; 10.484 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 11.408 ; 11.408 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 10.022 ; 10.022 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 9.116  ; 9.116  ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 9.841  ; 9.841  ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 11.583 ; 11.583 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 11.559 ; 11.559 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 9.116  ; 9.116  ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 9.244  ; 9.244  ; Rise       ; clk             ;
; mode[*]        ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; num[*]         ; clk        ; 7.414  ; 7.414  ; Rise       ; clk             ;
;  num[0]        ; clk        ; 7.908  ; 7.908  ; Rise       ; clk             ;
;  num[1]        ; clk        ; 7.926  ; 7.926  ; Rise       ; clk             ;
;  num[2]        ; clk        ; 7.414  ; 7.414  ; Rise       ; clk             ;
;  num[3]        ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  num[4]        ; clk        ; 8.060  ; 8.060  ; Rise       ; clk             ;
;  num[5]        ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 7.555  ; 7.555  ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 8.101  ; 8.101  ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 7.454  ; 7.454  ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
; player_stack   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 9.026  ; 9.026  ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
; player_turn    ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
; popped[*]      ; clk        ; 10.338 ; 10.338 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 12.013 ; 12.013 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 10.573 ; 10.573 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 11.096 ; 11.096 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 10.666 ; 10.666 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 10.338 ; 10.338 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 8.170  ; 8.170  ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; led_mode[0] ; led1[0]     ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; led_mode[0] ; led1[1]     ; 10.345 ; 9.101  ; 9.101  ; 10.345 ;
; led_mode[0] ; led1[2]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; led_mode[0] ; led1[3]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; led_mode[0] ; led1[4]     ; 9.830  ; 9.830  ; 9.830  ; 9.830  ;
; led_mode[0] ; led1[5]     ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; led_mode[0] ; led1[6]     ; 10.694 ; 10.694 ; 10.694 ; 10.694 ;
; led_mode[0] ; led2[0]     ; 10.427 ; 10.259 ; 10.259 ; 10.427 ;
; led_mode[0] ; led2[1]     ; 9.468  ;        ;        ; 9.468  ;
; led_mode[0] ; led2[2]     ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; led_mode[0] ; led2[3]     ; 10.564 ; 10.111 ; 10.111 ; 10.564 ;
; led_mode[0] ; led2[4]     ; 9.897  ; 9.392  ; 9.392  ; 9.897  ;
; led_mode[0] ; led2[5]     ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; led_mode[0] ; led2[6]     ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; led_mode[0] ; led3[0]     ; 11.363 ; 10.621 ; 10.621 ; 11.363 ;
; led_mode[0] ; led3[1]     ; 11.435 ; 10.900 ; 10.900 ; 11.435 ;
; led_mode[0] ; led3[2]     ; 11.635 ; 10.953 ; 10.953 ; 11.635 ;
; led_mode[0] ; led3[3]     ; 11.464 ; 10.641 ; 10.641 ; 11.464 ;
; led_mode[0] ; led3[4]     ; 12.062 ; 10.164 ; 10.164 ; 12.062 ;
; led_mode[0] ; led3[5]     ; 11.570 ; 10.617 ; 10.617 ; 11.570 ;
; led_mode[0] ; led3[6]     ; 10.198 ; 9.343  ; 9.343  ; 10.198 ;
; led_mode[0] ; led4[0]     ; 10.045 ; 10.045 ; 10.045 ; 10.045 ;
; led_mode[0] ; led4[1]     ; 11.246 ; 11.246 ; 11.246 ; 11.246 ;
; led_mode[0] ; led4[2]     ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; led_mode[0] ; led4[3]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; led_mode[0] ; led4[4]     ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; led_mode[0] ; led4[5]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; led_mode[0] ; led4[6]     ; 9.430  ; 11.237 ; 11.237 ; 9.430  ;
; led_mode[1] ; led1[0]     ; 9.814  ; 9.814  ; 9.814  ; 9.814  ;
; led_mode[1] ; led1[1]     ; 10.349 ; 10.915 ; 10.915 ; 10.349 ;
; led_mode[1] ; led1[2]     ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; led_mode[1] ; led1[3]     ; 9.023  ; 9.023  ; 9.023  ; 9.023  ;
; led_mode[1] ; led1[4]     ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; led_mode[1] ; led1[5]     ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
; led_mode[1] ; led1[6]     ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; led_mode[1] ; led2[0]     ; 10.258 ; 10.326 ; 10.326 ; 10.258 ;
; led_mode[1] ; led2[1]     ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; led_mode[1] ; led2[2]     ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; led_mode[1] ; led2[3]     ; 10.110 ; 10.178 ; 10.178 ; 10.110 ;
; led_mode[1] ; led2[4]     ; 9.205  ; 8.935  ; 8.935  ; 9.205  ;
; led_mode[1] ; led2[5]     ; 9.774  ; 9.774  ; 9.774  ; 9.774  ;
; led_mode[1] ; led2[6]     ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; led_mode[1] ; led3[0]     ; 11.109 ; 10.883 ; 10.883 ; 11.109 ;
; led_mode[1] ; led3[1]     ; 10.841 ; 10.955 ; 10.955 ; 10.841 ;
; led_mode[1] ; led3[2]     ; 10.894 ; 11.155 ; 11.155 ; 10.894 ;
; led_mode[1] ; led3[3]     ; 10.582 ; 10.984 ; 10.984 ; 10.582 ;
; led_mode[1] ; led3[4]     ; 10.653 ; 11.582 ; 11.582 ; 10.653 ;
; led_mode[1] ; led3[5]     ; 11.301 ; 11.090 ; 11.090 ; 11.301 ;
; led_mode[1] ; led3[6]     ; 10.109 ; 10.647 ; 10.647 ; 10.109 ;
; led_mode[1] ; led4[0]     ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; led_mode[1] ; led4[1]     ; 11.129 ; 10.258 ; 10.258 ; 11.129 ;
; led_mode[1] ; led4[2]     ; 11.270 ; 10.249 ; 10.249 ; 11.270 ;
; led_mode[1] ; led4[3]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; led_mode[1] ; led4[4]     ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; led_mode[1] ; led4[5]     ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; led_mode[1] ; led4[6]     ; 9.912  ; 11.153 ; 11.153 ; 9.912  ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; led_mode[0] ; led1[0]     ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; led_mode[0] ; led1[1]     ; 10.345 ; 9.101  ; 9.101  ; 10.345 ;
; led_mode[0] ; led1[2]     ; 8.760  ; 8.760  ; 8.760  ; 8.760  ;
; led_mode[0] ; led1[3]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; led_mode[0] ; led1[4]     ; 9.167  ; 9.167  ; 9.167  ; 9.167  ;
; led_mode[0] ; led1[5]     ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; led_mode[0] ; led1[6]     ; 10.694 ; 10.694 ; 10.694 ; 10.694 ;
; led_mode[0] ; led2[0]     ; 10.427 ; 10.259 ; 10.259 ; 10.427 ;
; led_mode[0] ; led2[1]     ; 9.468  ;        ;        ; 9.468  ;
; led_mode[0] ; led2[2]     ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; led_mode[0] ; led2[3]     ; 10.564 ; 10.111 ; 10.111 ; 10.564 ;
; led_mode[0] ; led2[4]     ; 9.897  ; 9.392  ; 9.392  ; 9.897  ;
; led_mode[0] ; led2[5]     ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; led_mode[0] ; led2[6]     ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; led_mode[0] ; led3[0]     ; 11.363 ; 9.498  ; 9.498  ; 11.363 ;
; led_mode[0] ; led3[1]     ; 11.435 ; 9.777  ; 9.777  ; 11.435 ;
; led_mode[0] ; led3[2]     ; 11.635 ; 9.829  ; 9.829  ; 11.635 ;
; led_mode[0] ; led3[3]     ; 11.464 ; 9.603  ; 9.603  ; 11.464 ;
; led_mode[0] ; led3[4]     ; 12.062 ; 10.164 ; 10.164 ; 12.062 ;
; led_mode[0] ; led3[5]     ; 11.570 ; 9.699  ; 9.699  ; 11.570 ;
; led_mode[0] ; led3[6]     ; 10.198 ; 9.343  ; 9.343  ; 10.198 ;
; led_mode[0] ; led4[0]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; led_mode[0] ; led4[1]     ; 10.386 ; 11.246 ; 11.246 ; 10.386 ;
; led_mode[0] ; led4[2]     ; 10.030 ; 10.842 ; 10.842 ; 10.030 ;
; led_mode[0] ; led4[3]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; led_mode[0] ; led4[4]     ; 8.761  ; 8.761  ; 8.761  ; 8.761  ;
; led_mode[0] ; led4[5]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; led_mode[0] ; led4[6]     ; 9.430  ; 11.237 ; 11.237 ; 9.430  ;
; led_mode[1] ; led1[0]     ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; led_mode[1] ; led1[1]     ; 10.349 ; 9.770  ; 9.770  ; 10.349 ;
; led_mode[1] ; led1[2]     ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; led_mode[1] ; led1[3]     ; 8.350  ; 8.350  ; 8.350  ; 8.350  ;
; led_mode[1] ; led1[4]     ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; led_mode[1] ; led1[5]     ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; led_mode[1] ; led1[6]     ; 9.381  ; 9.381  ; 9.381  ; 9.381  ;
; led_mode[1] ; led2[0]     ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; led_mode[1] ; led2[1]     ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; led_mode[1] ; led2[2]     ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; led_mode[1] ; led2[3]     ; 9.868  ; 9.868  ; 9.868  ; 9.868  ;
; led_mode[1] ; led2[4]     ; 9.205  ; 8.935  ; 8.935  ; 9.205  ;
; led_mode[1] ; led2[5]     ; 8.947  ; 8.947  ; 8.947  ; 8.947  ;
; led_mode[1] ; led2[6]     ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; led_mode[1] ; led3[0]     ; 11.109 ; 10.883 ; 10.883 ; 11.109 ;
; led_mode[1] ; led3[1]     ; 10.841 ; 10.955 ; 10.955 ; 10.841 ;
; led_mode[1] ; led3[2]     ; 10.894 ; 11.155 ; 11.155 ; 10.894 ;
; led_mode[1] ; led3[3]     ; 10.582 ; 10.984 ; 10.984 ; 10.582 ;
; led_mode[1] ; led3[4]     ; 10.077 ; 11.582 ; 11.582 ; 10.077 ;
; led_mode[1] ; led3[5]     ; 11.301 ; 11.090 ; 11.090 ; 11.301 ;
; led_mode[1] ; led3[6]     ; 10.109 ; 8.868  ; 8.868  ; 10.109 ;
; led_mode[1] ; led4[0]     ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; led_mode[1] ; led4[1]     ; 11.129 ; 10.258 ; 10.258 ; 11.129 ;
; led_mode[1] ; led4[2]     ; 11.270 ; 10.249 ; 10.249 ; 11.270 ;
; led_mode[1] ; led4[3]     ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; led_mode[1] ; led4[4]     ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; led_mode[1] ; led4[5]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; led_mode[1] ; led4[6]     ; 9.912  ; 11.153 ; 11.153 ; 9.912  ;
+-------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.051 ; -1292.153     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -1.880 ; -1082.332     ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                      ;
+--------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.051 ; lpm_ff:inst4|dffs[1]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 8.085      ;
; -7.046 ; lpm_ff:inst4|dffs[1]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 8.078      ;
; -7.045 ; lpm_ff:inst4|dffs[0]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 8.079      ;
; -7.040 ; lpm_ff:inst4|dffs[0]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 8.072      ;
; -6.979 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 8.007      ;
; -6.974 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 8.000      ;
; -6.960 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.988      ;
; -6.957 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.985      ;
; -6.955 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.981      ;
; -6.952 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.978      ;
; -6.946 ; gA6_stack52:inst5|lpm_ff:inst27|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.978      ;
; -6.941 ; gA6_stack52:inst5|lpm_ff:inst27|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.971      ;
; -6.939 ; lpm_ff:inst4|dffs[2]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.973      ;
; -6.938 ; gA6_stack52:inst5|lpm_ff:inst|dffs[2]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 7.978      ;
; -6.934 ; lpm_ff:inst4|dffs[2]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.966      ;
; -6.933 ; gA6_stack52:inst5|lpm_ff:inst|dffs[2]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.971      ;
; -6.930 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.968      ;
; -6.927 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.955      ;
; -6.925 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.961      ;
; -6.922 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.948      ;
; -6.921 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.949      ;
; -6.919 ; gA6_stack52:inst5|lpm_ff:inst89|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.957      ;
; -6.916 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.942      ;
; -6.914 ; gA6_stack52:inst5|lpm_ff:inst89|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.950      ;
; -6.909 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.945      ;
; -6.904 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.932      ;
; -6.904 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.938      ;
; -6.899 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.925      ;
; -6.894 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.922      ;
; -6.889 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.915      ;
; -6.879 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.907      ;
; -6.879 ; gA6_stack52:inst5|lpm_ff:inst93|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.909      ;
; -6.874 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.912      ;
; -6.874 ; gA6_stack52:inst5|lpm_ff:inst57|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.900      ;
; -6.874 ; gA6_stack52:inst5|lpm_ff:inst93|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.902      ;
; -6.870 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 7.901      ;
; -6.869 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.905      ;
; -6.869 ; gA6_stack52:inst5|lpm_ff:inst91|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.905      ;
; -6.865 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.003     ; 7.894      ;
; -6.864 ; gA6_stack52:inst5|lpm_ff:inst25|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.898      ;
; -6.860 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.896      ;
; -6.860 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 7.893      ;
; -6.856 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 7.893      ;
; -6.855 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.889      ;
; -6.855 ; gA6_stack52:inst5|lpm_ff:inst|dffs[4]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 7.895      ;
; -6.855 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.001     ; 7.886      ;
; -6.854 ; gA6_stack52:inst5|lpm_ff:inst2|dffs[2]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 7.894      ;
; -6.854 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.886      ;
; -6.851 ; gA6_stack52:inst5|lpm_ff:inst21|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.889      ;
; -6.851 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.879      ;
; -6.851 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 7.886      ;
; -6.851 ; gA6_stack52:inst5|lpm_ff:inst39|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.881      ;
; -6.850 ; gA6_stack52:inst5|lpm_ff:inst|dffs[4]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.888      ;
; -6.849 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.885      ;
; -6.849 ; gA6_stack52:inst5|lpm_ff:inst2|dffs[2]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.887      ;
; -6.849 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.883      ;
; -6.849 ; gA6_stack52:inst5|lpm_ff:inst33|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.879      ;
; -6.846 ; gA6_stack52:inst5|lpm_ff:inst21|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.882      ;
; -6.846 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.872      ;
; -6.846 ; gA6_stack52:inst5|lpm_ff:inst39|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.874      ;
; -6.844 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.878      ;
; -6.844 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.876      ;
; -6.839 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.867      ;
; -6.838 ; gA6_stack52:inst5|lpm_ff:inst41|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.003     ; 7.867      ;
; -6.834 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.860      ;
; -6.834 ; gA6_stack52:inst5|lpm_ff:inst42|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.003     ; 7.863      ;
; -6.833 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.861      ;
; -6.833 ; gA6_stack52:inst5|lpm_ff:inst41|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 7.860      ;
; -6.832 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.864      ;
; -6.832 ; gA6_stack52:inst5|lpm_ff:inst23|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.868      ;
; -6.831 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.859      ;
; -6.829 ; gA6_stack52:inst5|lpm_ff:inst42|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.005     ; 7.856      ;
; -6.828 ; gA6_stack52:inst5|lpm_ff:inst71|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.854      ;
; -6.828 ; gA6_stack52:inst5|lpm_ff:inst61|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.856      ;
; -6.827 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.857      ;
; -6.827 ; gA6_stack52:inst5|lpm_ff:inst23|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.861      ;
; -6.826 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[4] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.854      ;
; -6.826 ; gA6_stack52:inst5|lpm_ff:inst68|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.852      ;
; -6.823 ; gA6_stack52:inst5|lpm_ff:inst61|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.849      ;
; -6.823 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.005      ; 7.860      ;
; -6.822 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.854      ;
; -6.821 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[4] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.847      ;
; -6.818 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.846      ;
; -6.818 ; gA6_stack52:inst5|lpm_ff:inst35|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.003      ; 7.853      ;
; -6.817 ; gA6_stack52:inst5|lpm_ff:inst75|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.847      ;
; -6.816 ; gA6_stack52:inst5|lpm_ff:inst|dffs[3]   ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.008      ; 7.856      ;
; -6.815 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.004      ; 7.851      ;
; -6.815 ; gA6_stack52:inst5|lpm_ff:inst73|dffs[5] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.847      ;
; -6.815 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[2] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.843      ;
; -6.814 ; lpm_ff:inst4|dffs[3]                    ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.848      ;
; -6.813 ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]  ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.847      ;
; -6.813 ; gA6_stack52:inst5|lpm_ff:inst65|dffs[3] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.839      ;
; -6.813 ; gA6_stack52:inst5|lpm_ff:inst54|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.001      ; 7.846      ;
; -6.812 ; gA6_stack52:inst5|lpm_ff:inst67|dffs[3] ; gA6_rules:inst2|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.004     ; 7.840      ;
; -6.811 ; gA6_stack52:inst5|lpm_ff:inst|dffs[3]   ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.006      ; 7.849      ;
; -6.810 ; gA6_stack52:inst5|lpm_ff:inst87|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.002      ; 7.844      ;
; -6.810 ; gA6_stack52:inst5|lpm_ff:inst73|dffs[5] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.002     ; 7.840      ;
; -6.810 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[2] ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; -0.006     ; 7.836      ;
; -6.809 ; lpm_ff:inst4|dffs[3]                    ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.841      ;
; -6.808 ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]  ; gA6_rules:inst3|\sum_cards:hand_ace ; clk          ; clk         ; 1.000        ; 0.000      ; 7.840      ;
+--------+-----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; gA6_computer:inst|\computer:state[1]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[1]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_dealer:inst1|\dealer:state[0]                                                                                                                                                                                        ; gA6_dealer:inst1|\dealer:state[0]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:p_setup                                                                                                                                                                                    ; gA6_datapath:inst13|\datapath:p_setup                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|d_setup                                                                                                                                                                                              ; gA6_datapath:inst13|d_setup                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_computer:inst|\computer:state[2]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[2]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_computer:inst|\computer:state[0]                                                                                                                                                                                     ; gA6_computer:inst|\computer:state[0]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_dealer:inst1|\dealer:state[1]                                                                                                                                                                                        ; gA6_dealer:inst1|\dealer:state[1]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_dealer:inst24|\dealer:state[0]                                                                                                                                                                                       ; gA6_dealer:inst24|\dealer:state[0]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_winner:inst100|\winner:p_win                                                                                                                                                                                         ; gA6_winner:inst100|\winner:p_win                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_winner:inst100|\winner:d_win                                                                                                                                                                                         ; gA6_winner:inst100|\winner:d_win                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:p_win_count[0]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:p_win_count[0]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:p_win_count[1]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:p_win_count[1]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:d_win_count[0]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:d_win_count[0]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:d_win_count[1]                                                                                                                                                                             ; gA6_datapath:inst13|\datapath:d_win_count[1]                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:state[1]                                                                                                                                                                                   ; gA6_datapath:inst13|\datapath:state[1]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_dealer:inst24|\dealer:state[1]                                                                                                                                                                                       ; gA6_dealer:inst24|\dealer:state[1]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:state[2]                                                                                                                                                                                   ; gA6_datapath:inst13|\datapath:state[2]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_winner:inst100|led_display1[5]                                                                                                                                                                                       ; gA6_winner:inst100|led_display1[5]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:game_count[0]                                                                                                                                                                              ; gA6_datapath:inst13|\datapath:game_count[0]                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gA6_datapath:inst13|\datapath:game_count[1]                                                                                                                                                                              ; gA6_datapath:inst13|\datapath:game_count[1]                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[32]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[26]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst|dffs[1]                                                                                                                                                                                    ; gA6_stack52:inst5|lpm_ff:inst2|dffs[1]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst59|dffs[3]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst57|dffs[3]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst85|dffs[4]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst87|dffs[4]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst7|dffs[4]                                                                                                                                                                                   ; gA6_stack52:inst5|lpm_ff:inst5|dffs[4]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst99|dffs[5]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst96|dffs[5]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst79|dffs[0]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst77|dffs[0]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; gA6_stack52:inst5|lpm_ff:inst63|dffs[0]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst61|dffs[0]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[35]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][33]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][33]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][33]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[31]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; gA6_stack52:inst5|lpm_ff:inst77|dffs[2]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst75|dffs[2]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; gA6_stack52:inst5|lpm_ff:inst96|dffs[4]                                                                                                                                                                                  ; gA6_stack52:inst5|lpm_ff:inst99|dffs[4]                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][35]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[34]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][34]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][34]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][34]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[27]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][20]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg32 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg33 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg33 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg34 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg34 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg35 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg35 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0q14:auto_generated|ram_block1a14~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; hit_en       ; clk        ; 2.138 ; 2.138 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 1.421 ; 1.421 ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 1.421 ; 1.421 ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 1.223 ; 1.223 ; Rise       ; clk             ;
; new_en       ; clk        ; 0.691 ; 0.691 ; Rise       ; clk             ;
; rst_en       ; clk        ; 1.012 ; 1.012 ; Rise       ; clk             ;
; stay_en      ; clk        ; 2.409 ; 2.409 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; hit_en       ; clk        ; -2.018 ; -2.018 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 0.755  ; 0.755  ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 0.755  ; 0.755  ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 0.509  ; 0.509  ; Rise       ; clk             ;
; new_en       ; clk        ; 0.728  ; 0.728  ; Rise       ; clk             ;
; rst_en       ; clk        ; -0.003 ; -0.003 ; Rise       ; clk             ;
; stay_en      ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
; computer_turn  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; d_setup        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
; empty          ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
; full           ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 9.571 ; 9.571 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 9.533 ; 9.533 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 9.340 ; 9.340 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 9.526 ; 9.526 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 9.124 ; 9.124 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 9.571 ; 9.571 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 9.240 ; 9.240 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 9.332 ; 9.332 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 8.777 ; 8.777 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 8.575 ; 8.575 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 7.051 ; 7.051 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 8.516 ; 8.516 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 8.281 ; 8.281 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 8.777 ; 8.777 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 8.489 ; 8.489 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 9.505 ; 9.505 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 9.271 ; 9.271 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 9.216 ; 9.216 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 9.388 ; 9.388 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 9.505 ; 9.505 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 9.451 ; 9.451 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 9.491 ; 9.491 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 9.222 ; 9.222 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 9.595 ; 9.595 ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 9.595 ; 9.595 ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 7.355 ; 7.355 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 9.516 ; 9.516 ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 9.326 ; 9.326 ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 9.308 ; 9.308 ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 7.620 ; 7.620 ; Rise       ; clk             ;
; mode[*]        ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
; num[*]         ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  num[0]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  num[1]        ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  num[2]        ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  num[3]        ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  num[4]        ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  num[5]        ; clk        ; 4.184 ; 4.184 ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
; player_stack   ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
; player_turn    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
; popped[*]      ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 5.968 ; 5.968 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 6.214 ; 6.214 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 6.433 ; 6.433 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
; computer_turn  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; d_setup        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
; empty          ; clk        ; 4.758 ; 4.758 ; Rise       ; clk             ;
; full           ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 5.337 ; 5.337 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 4.760 ; 4.760 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 5.144 ; 5.144 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 5.233 ; 5.233 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 5.550 ; 5.550 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
; mode[*]        ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
; num[*]         ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  num[0]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  num[1]        ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  num[2]        ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  num[3]        ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  num[4]        ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  num[5]        ; clk        ; 4.184 ; 4.184 ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
; player_stack   ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
; player_turn    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
; popped[*]      ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 5.222 ; 5.222 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; led_mode[0] ; led1[0]     ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; led_mode[0] ; led1[1]     ; 4.501 ; 4.042 ; 4.042 ; 4.501 ;
; led_mode[0] ; led1[2]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; led_mode[0] ; led1[3]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; led_mode[0] ; led1[4]     ; 4.310 ; 4.310 ; 4.310 ; 4.310 ;
; led_mode[0] ; led1[5]     ; 3.985 ; 3.985 ; 3.985 ; 3.985 ;
; led_mode[0] ; led1[6]     ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; led_mode[0] ; led2[0]     ; 4.608 ; 4.556 ; 4.556 ; 4.608 ;
; led_mode[0] ; led2[1]     ; 4.228 ;       ;       ; 4.228 ;
; led_mode[0] ; led2[2]     ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; led_mode[0] ; led2[3]     ; 4.631 ; 4.497 ; 4.497 ; 4.631 ;
; led_mode[0] ; led2[4]     ; 4.455 ; 4.288 ; 4.288 ; 4.455 ;
; led_mode[0] ; led2[5]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; led_mode[0] ; led2[6]     ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; led_mode[0] ; led3[0]     ; 4.906 ; 4.590 ; 4.590 ; 4.906 ;
; led_mode[0] ; led3[1]     ; 4.963 ; 4.741 ; 4.741 ; 4.963 ;
; led_mode[0] ; led3[2]     ; 5.058 ; 4.790 ; 4.790 ; 5.058 ;
; led_mode[0] ; led3[3]     ; 5.003 ; 4.710 ; 4.710 ; 5.003 ;
; led_mode[0] ; led3[4]     ; 5.177 ; 4.488 ; 4.488 ; 5.177 ;
; led_mode[0] ; led3[5]     ; 4.977 ; 4.607 ; 4.607 ; 4.977 ;
; led_mode[0] ; led3[6]     ; 4.527 ; 4.226 ; 4.226 ; 4.527 ;
; led_mode[0] ; led4[0]     ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; led_mode[0] ; led4[1]     ; 4.932 ; 4.932 ; 4.932 ; 4.932 ;
; led_mode[0] ; led4[2]     ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; led_mode[0] ; led4[3]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; led_mode[0] ; led4[4]     ; 4.141 ; 4.141 ; 4.141 ; 4.141 ;
; led_mode[0] ; led4[5]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; led_mode[0] ; led4[6]     ; 4.183 ; 4.894 ; 4.894 ; 4.183 ;
; led_mode[1] ; led1[0]     ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; led_mode[1] ; led1[1]     ; 4.531 ; 4.711 ; 4.711 ; 4.531 ;
; led_mode[1] ; led1[2]     ; 4.353 ; 4.353 ; 4.353 ; 4.353 ;
; led_mode[1] ; led1[3]     ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; led_mode[1] ; led1[4]     ; 4.472 ; 4.472 ; 4.472 ; 4.472 ;
; led_mode[1] ; led1[5]     ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; led_mode[1] ; led1[6]     ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; led_mode[1] ; led2[0]     ; 4.533 ; 4.524 ; 4.524 ; 4.533 ;
; led_mode[1] ; led2[1]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; led_mode[1] ; led2[2]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; led_mode[1] ; led2[3]     ; 4.474 ; 4.465 ; 4.465 ; 4.474 ;
; led_mode[1] ; led2[4]     ; 4.182 ; 4.087 ; 4.087 ; 4.182 ;
; led_mode[1] ; led2[5]     ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; led_mode[1] ; led2[6]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; led_mode[1] ; led3[0]     ; 4.803 ; 4.708 ; 4.708 ; 4.803 ;
; led_mode[1] ; led3[1]     ; 4.680 ; 4.765 ; 4.765 ; 4.680 ;
; led_mode[1] ; led3[2]     ; 4.729 ; 4.860 ; 4.860 ; 4.729 ;
; led_mode[1] ; led3[3]     ; 4.649 ; 4.805 ; 4.805 ; 4.649 ;
; led_mode[1] ; led3[4]     ; 4.637 ; 4.979 ; 4.979 ; 4.637 ;
; led_mode[1] ; led3[5]     ; 4.890 ; 4.779 ; 4.779 ; 4.890 ;
; led_mode[1] ; led3[6]     ; 4.456 ; 4.679 ; 4.679 ; 4.456 ;
; led_mode[1] ; led4[0]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; led_mode[1] ; led4[1]     ; 4.942 ; 4.613 ; 4.613 ; 4.942 ;
; led_mode[1] ; led4[2]     ; 4.969 ; 4.607 ; 4.607 ; 4.969 ;
; led_mode[1] ; led4[3]     ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; led_mode[1] ; led4[4]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; led_mode[1] ; led4[5]     ; 4.380 ; 4.380 ; 4.380 ; 4.380 ;
; led_mode[1] ; led4[6]     ; 4.386 ; 4.875 ; 4.875 ; 4.386 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; led_mode[0] ; led1[0]     ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; led_mode[0] ; led1[1]     ; 4.501 ; 4.042 ; 4.042 ; 4.501 ;
; led_mode[0] ; led1[2]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; led_mode[0] ; led1[3]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; led_mode[0] ; led1[4]     ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; led_mode[0] ; led1[5]     ; 3.985 ; 3.985 ; 3.985 ; 3.985 ;
; led_mode[0] ; led1[6]     ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; led_mode[0] ; led2[0]     ; 4.608 ; 4.556 ; 4.556 ; 4.608 ;
; led_mode[0] ; led2[1]     ; 4.228 ;       ;       ; 4.228 ;
; led_mode[0] ; led2[2]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; led_mode[0] ; led2[3]     ; 4.631 ; 4.497 ; 4.497 ; 4.631 ;
; led_mode[0] ; led2[4]     ; 4.455 ; 4.288 ; 4.288 ; 4.455 ;
; led_mode[0] ; led2[5]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; led_mode[0] ; led2[6]     ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; led_mode[0] ; led3[0]     ; 4.906 ; 4.239 ; 4.239 ; 4.906 ;
; led_mode[0] ; led3[1]     ; 4.963 ; 4.303 ; 4.303 ; 4.963 ;
; led_mode[0] ; led3[2]     ; 5.058 ; 4.350 ; 4.350 ; 5.058 ;
; led_mode[0] ; led3[3]     ; 5.003 ; 4.339 ; 4.339 ; 5.003 ;
; led_mode[0] ; led3[4]     ; 5.177 ; 4.488 ; 4.488 ; 5.177 ;
; led_mode[0] ; led3[5]     ; 4.977 ; 4.310 ; 4.310 ; 4.977 ;
; led_mode[0] ; led3[6]     ; 4.527 ; 4.226 ; 4.226 ; 4.527 ;
; led_mode[0] ; led4[0]     ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; led_mode[0] ; led4[1]     ; 4.641 ; 4.932 ; 4.932 ; 4.641 ;
; led_mode[0] ; led4[2]     ; 4.515 ; 4.794 ; 4.794 ; 4.515 ;
; led_mode[0] ; led4[3]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; led_mode[0] ; led4[4]     ; 3.903 ; 3.903 ; 3.903 ; 3.903 ;
; led_mode[0] ; led4[5]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; led_mode[0] ; led4[6]     ; 4.183 ; 4.894 ; 4.894 ; 4.183 ;
; led_mode[1] ; led1[0]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; led_mode[1] ; led1[1]     ; 4.531 ; 4.300 ; 4.300 ; 4.531 ;
; led_mode[1] ; led1[2]     ; 4.353 ; 4.353 ; 4.353 ; 4.353 ;
; led_mode[1] ; led1[3]     ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; led_mode[1] ; led1[4]     ; 4.472 ; 4.472 ; 4.472 ; 4.472 ;
; led_mode[1] ; led1[5]     ; 3.934 ; 3.934 ; 3.934 ; 3.934 ;
; led_mode[1] ; led1[6]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; led_mode[1] ; led2[0]     ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; led_mode[1] ; led2[1]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; led_mode[1] ; led2[2]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; led_mode[1] ; led2[3]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; led_mode[1] ; led2[4]     ; 4.182 ; 4.087 ; 4.087 ; 4.182 ;
; led_mode[1] ; led2[5]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; led_mode[1] ; led2[6]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; led_mode[1] ; led3[0]     ; 4.803 ; 4.708 ; 4.708 ; 4.803 ;
; led_mode[1] ; led3[1]     ; 4.680 ; 4.765 ; 4.765 ; 4.680 ;
; led_mode[1] ; led3[2]     ; 4.729 ; 4.860 ; 4.860 ; 4.729 ;
; led_mode[1] ; led3[3]     ; 4.649 ; 4.805 ; 4.805 ; 4.649 ;
; led_mode[1] ; led3[4]     ; 4.423 ; 4.979 ; 4.979 ; 4.423 ;
; led_mode[1] ; led3[5]     ; 4.890 ; 4.779 ; 4.779 ; 4.890 ;
; led_mode[1] ; led3[6]     ; 4.456 ; 4.032 ; 4.032 ; 4.456 ;
; led_mode[1] ; led4[0]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; led_mode[1] ; led4[1]     ; 4.942 ; 4.613 ; 4.613 ; 4.942 ;
; led_mode[1] ; led4[2]     ; 4.969 ; 4.607 ; 4.607 ; 4.969 ;
; led_mode[1] ; led4[3]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; led_mode[1] ; led4[4]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; led_mode[1] ; led4[5]     ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; led_mode[1] ; led4[6]     ; 4.386 ; 4.875 ; 4.875 ; 4.386 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Clock                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -21.085   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  altera_reserved_tck ; N/A       ; N/A   ; N/A      ; N/A     ; 97.531              ;
;  clk                 ; -21.085   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS      ; -3658.332 ; 0.0   ; 0.0      ; 0.0     ; -1287.019           ;
;  altera_reserved_tck ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                 ; -3658.332 ; 0.000 ; N/A      ; N/A     ; -1287.019           ;
+----------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; hit_en       ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
; new_en       ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
; rst_en       ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; stay_en      ; clk        ; 5.649 ; 5.649 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; hit_en       ; clk        ; -2.018 ; -2.018 ; Rise       ; clk             ;
; led_mode[*]  ; clk        ; 0.755  ; 0.755  ; Rise       ; clk             ;
;  led_mode[0] ; clk        ; 0.755  ; 0.755  ; Rise       ; clk             ;
;  led_mode[1] ; clk        ; 0.509  ; 0.509  ; Rise       ; clk             ;
; new_en       ; clk        ; 0.728  ; 0.728  ; Rise       ; clk             ;
; rst_en       ; clk        ; -0.003 ; -0.003 ; Rise       ; clk             ;
; stay_en      ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 8.863  ; 8.863  ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
; computer_turn  ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
; d_setup        ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 8.379  ; 8.379  ; Rise       ; clk             ;
; empty          ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
; full           ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 22.769 ; 22.769 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 22.741 ; 22.741 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 22.150 ; 22.150 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 22.494 ; 22.494 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 21.397 ; 21.397 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 22.769 ; 22.769 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 21.779 ; 21.779 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 22.142 ; 22.142 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 20.519 ; 20.519 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 20.002 ; 20.002 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 15.830 ; 15.830 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 19.783 ; 19.783 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 19.854 ; 19.854 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 19.027 ; 19.027 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 20.519 ; 20.519 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 19.601 ; 19.601 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 22.352 ; 22.352 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 21.848 ; 21.848 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 21.733 ; 21.733 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 22.077 ; 22.077 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 22.264 ; 22.264 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 22.319 ; 22.319 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 22.352 ; 22.352 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 21.628 ; 21.628 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 22.695 ; 22.695 ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 22.695 ; 22.695 ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 16.524 ; 16.524 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 16.567 ; 16.567 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 22.608 ; 22.608 ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 22.167 ; 22.167 ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 21.957 ; 21.957 ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 17.368 ; 17.368 ; Rise       ; clk             ;
; mode[*]        ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; num[*]         ; clk        ; 8.060  ; 8.060  ; Rise       ; clk             ;
;  num[0]        ; clk        ; 7.908  ; 7.908  ; Rise       ; clk             ;
;  num[1]        ; clk        ; 7.926  ; 7.926  ; Rise       ; clk             ;
;  num[2]        ; clk        ; 7.414  ; 7.414  ; Rise       ; clk             ;
;  num[3]        ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  num[4]        ; clk        ; 8.060  ; 8.060  ; Rise       ; clk             ;
;  num[5]        ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 7.555  ; 7.555  ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 8.101  ; 8.101  ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 7.454  ; 7.454  ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
; player_stack   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 9.026  ; 9.026  ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
; player_turn    ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
; popped[*]      ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 14.574 ; 14.574 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 12.821 ; 12.821 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 13.501 ; 13.501 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 14.052 ; 14.052 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 12.679 ; 12.679 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 8.170  ; 8.170  ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  addr[0]       ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
;  addr[1]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  addr[2]       ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  addr[3]       ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  addr[4]       ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  addr[5]       ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
; computer_turn  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; d_setup        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
; dealer_stack   ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
; empty          ; clk        ; 4.758 ; 4.758 ; Rise       ; clk             ;
; full           ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; led1[*]        ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  led1[0]       ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  led1[1]       ; clk        ; 5.337 ; 5.337 ; Rise       ; clk             ;
;  led1[2]       ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  led1[3]       ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  led1[4]       ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  led1[5]       ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  led1[6]       ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; led2[*]        ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  led2[0]       ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  led2[1]       ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  led2[2]       ; clk        ; 4.483 ; 4.483 ; Rise       ; clk             ;
;  led2[3]       ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  led2[4]       ; clk        ; 4.760 ; 4.760 ; Rise       ; clk             ;
;  led2[5]       ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  led2[6]       ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
; led3[*]        ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  led3[0]       ; clk        ; 5.144 ; 5.144 ; Rise       ; clk             ;
;  led3[1]       ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  led3[2]       ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  led3[3]       ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  led3[4]       ; clk        ; 5.233 ; 5.233 ; Rise       ; clk             ;
;  led3[5]       ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  led3[6]       ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
; led4[*]        ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  led4[0]       ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  led4[1]       ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  led4[2]       ; clk        ; 5.550 ; 5.550 ; Rise       ; clk             ;
;  led4[3]       ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  led4[4]       ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
;  led4[5]       ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  led4[6]       ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
; mode[*]        ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
;  mode[0]       ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
; num[*]         ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  num[0]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  num[1]        ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  num[2]        ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  num[3]        ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  num[4]        ; clk        ; 4.270 ; 4.270 ; Rise       ; clk             ;
;  num[5]        ; clk        ; 4.184 ; 4.184 ; Rise       ; clk             ;
; p_sum[*]       ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  p_sum[0]      ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
;  p_sum[1]      ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  p_sum[2]      ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  p_sum[3]      ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  p_sum[4]      ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  p_sum[5]      ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
; player_stack   ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
; player_sum[*]  ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  player_sum[0] ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  player_sum[1] ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  player_sum[2] ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  player_sum[3] ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  player_sum[4] ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  player_sum[5] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
; player_turn    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
; popped[*]      ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  popped[0]     ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  popped[1]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  popped[2]     ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  popped[3]     ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  popped[4]     ; clk        ; 5.222 ; 5.222 ; Rise       ; clk             ;
;  popped[5]     ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
; state_out[*]   ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  state_out[0]  ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  state_out[1]  ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  state_out[2]  ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  state_out[3]  ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; led_mode[0] ; led1[0]     ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; led_mode[0] ; led1[1]     ; 10.345 ; 9.101  ; 9.101  ; 10.345 ;
; led_mode[0] ; led1[2]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; led_mode[0] ; led1[3]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; led_mode[0] ; led1[4]     ; 9.830  ; 9.830  ; 9.830  ; 9.830  ;
; led_mode[0] ; led1[5]     ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; led_mode[0] ; led1[6]     ; 10.694 ; 10.694 ; 10.694 ; 10.694 ;
; led_mode[0] ; led2[0]     ; 10.427 ; 10.259 ; 10.259 ; 10.427 ;
; led_mode[0] ; led2[1]     ; 9.468  ;        ;        ; 9.468  ;
; led_mode[0] ; led2[2]     ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; led_mode[0] ; led2[3]     ; 10.564 ; 10.111 ; 10.111 ; 10.564 ;
; led_mode[0] ; led2[4]     ; 9.897  ; 9.392  ; 9.392  ; 9.897  ;
; led_mode[0] ; led2[5]     ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; led_mode[0] ; led2[6]     ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; led_mode[0] ; led3[0]     ; 11.363 ; 10.621 ; 10.621 ; 11.363 ;
; led_mode[0] ; led3[1]     ; 11.435 ; 10.900 ; 10.900 ; 11.435 ;
; led_mode[0] ; led3[2]     ; 11.635 ; 10.953 ; 10.953 ; 11.635 ;
; led_mode[0] ; led3[3]     ; 11.464 ; 10.641 ; 10.641 ; 11.464 ;
; led_mode[0] ; led3[4]     ; 12.062 ; 10.164 ; 10.164 ; 12.062 ;
; led_mode[0] ; led3[5]     ; 11.570 ; 10.617 ; 10.617 ; 11.570 ;
; led_mode[0] ; led3[6]     ; 10.198 ; 9.343  ; 9.343  ; 10.198 ;
; led_mode[0] ; led4[0]     ; 10.045 ; 10.045 ; 10.045 ; 10.045 ;
; led_mode[0] ; led4[1]     ; 11.246 ; 11.246 ; 11.246 ; 11.246 ;
; led_mode[0] ; led4[2]     ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; led_mode[0] ; led4[3]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; led_mode[0] ; led4[4]     ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; led_mode[0] ; led4[5]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; led_mode[0] ; led4[6]     ; 9.430  ; 11.237 ; 11.237 ; 9.430  ;
; led_mode[1] ; led1[0]     ; 9.814  ; 9.814  ; 9.814  ; 9.814  ;
; led_mode[1] ; led1[1]     ; 10.349 ; 10.915 ; 10.915 ; 10.349 ;
; led_mode[1] ; led1[2]     ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; led_mode[1] ; led1[3]     ; 9.023  ; 9.023  ; 9.023  ; 9.023  ;
; led_mode[1] ; led1[4]     ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; led_mode[1] ; led1[5]     ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
; led_mode[1] ; led1[6]     ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; led_mode[1] ; led2[0]     ; 10.258 ; 10.326 ; 10.326 ; 10.258 ;
; led_mode[1] ; led2[1]     ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; led_mode[1] ; led2[2]     ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; led_mode[1] ; led2[3]     ; 10.110 ; 10.178 ; 10.178 ; 10.110 ;
; led_mode[1] ; led2[4]     ; 9.205  ; 8.935  ; 8.935  ; 9.205  ;
; led_mode[1] ; led2[5]     ; 9.774  ; 9.774  ; 9.774  ; 9.774  ;
; led_mode[1] ; led2[6]     ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; led_mode[1] ; led3[0]     ; 11.109 ; 10.883 ; 10.883 ; 11.109 ;
; led_mode[1] ; led3[1]     ; 10.841 ; 10.955 ; 10.955 ; 10.841 ;
; led_mode[1] ; led3[2]     ; 10.894 ; 11.155 ; 11.155 ; 10.894 ;
; led_mode[1] ; led3[3]     ; 10.582 ; 10.984 ; 10.984 ; 10.582 ;
; led_mode[1] ; led3[4]     ; 10.653 ; 11.582 ; 11.582 ; 10.653 ;
; led_mode[1] ; led3[5]     ; 11.301 ; 11.090 ; 11.090 ; 11.301 ;
; led_mode[1] ; led3[6]     ; 10.109 ; 10.647 ; 10.647 ; 10.109 ;
; led_mode[1] ; led4[0]     ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; led_mode[1] ; led4[1]     ; 11.129 ; 10.258 ; 10.258 ; 11.129 ;
; led_mode[1] ; led4[2]     ; 11.270 ; 10.249 ; 10.249 ; 11.270 ;
; led_mode[1] ; led4[3]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; led_mode[1] ; led4[4]     ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; led_mode[1] ; led4[5]     ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; led_mode[1] ; led4[6]     ; 9.912  ; 11.153 ; 11.153 ; 9.912  ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; led_mode[0] ; led1[0]     ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; led_mode[0] ; led1[1]     ; 4.501 ; 4.042 ; 4.042 ; 4.501 ;
; led_mode[0] ; led1[2]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; led_mode[0] ; led1[3]     ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; led_mode[0] ; led1[4]     ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; led_mode[0] ; led1[5]     ; 3.985 ; 3.985 ; 3.985 ; 3.985 ;
; led_mode[0] ; led1[6]     ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; led_mode[0] ; led2[0]     ; 4.608 ; 4.556 ; 4.556 ; 4.608 ;
; led_mode[0] ; led2[1]     ; 4.228 ;       ;       ; 4.228 ;
; led_mode[0] ; led2[2]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; led_mode[0] ; led2[3]     ; 4.631 ; 4.497 ; 4.497 ; 4.631 ;
; led_mode[0] ; led2[4]     ; 4.455 ; 4.288 ; 4.288 ; 4.455 ;
; led_mode[0] ; led2[5]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; led_mode[0] ; led2[6]     ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; led_mode[0] ; led3[0]     ; 4.906 ; 4.239 ; 4.239 ; 4.906 ;
; led_mode[0] ; led3[1]     ; 4.963 ; 4.303 ; 4.303 ; 4.963 ;
; led_mode[0] ; led3[2]     ; 5.058 ; 4.350 ; 4.350 ; 5.058 ;
; led_mode[0] ; led3[3]     ; 5.003 ; 4.339 ; 4.339 ; 5.003 ;
; led_mode[0] ; led3[4]     ; 5.177 ; 4.488 ; 4.488 ; 5.177 ;
; led_mode[0] ; led3[5]     ; 4.977 ; 4.310 ; 4.310 ; 4.977 ;
; led_mode[0] ; led3[6]     ; 4.527 ; 4.226 ; 4.226 ; 4.527 ;
; led_mode[0] ; led4[0]     ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; led_mode[0] ; led4[1]     ; 4.641 ; 4.932 ; 4.932 ; 4.641 ;
; led_mode[0] ; led4[2]     ; 4.515 ; 4.794 ; 4.794 ; 4.515 ;
; led_mode[0] ; led4[3]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; led_mode[0] ; led4[4]     ; 3.903 ; 3.903 ; 3.903 ; 3.903 ;
; led_mode[0] ; led4[5]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; led_mode[0] ; led4[6]     ; 4.183 ; 4.894 ; 4.894 ; 4.183 ;
; led_mode[1] ; led1[0]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; led_mode[1] ; led1[1]     ; 4.531 ; 4.300 ; 4.300 ; 4.531 ;
; led_mode[1] ; led1[2]     ; 4.353 ; 4.353 ; 4.353 ; 4.353 ;
; led_mode[1] ; led1[3]     ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; led_mode[1] ; led1[4]     ; 4.472 ; 4.472 ; 4.472 ; 4.472 ;
; led_mode[1] ; led1[5]     ; 3.934 ; 3.934 ; 3.934 ; 3.934 ;
; led_mode[1] ; led1[6]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; led_mode[1] ; led2[0]     ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; led_mode[1] ; led2[1]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; led_mode[1] ; led2[2]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; led_mode[1] ; led2[3]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; led_mode[1] ; led2[4]     ; 4.182 ; 4.087 ; 4.087 ; 4.182 ;
; led_mode[1] ; led2[5]     ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; led_mode[1] ; led2[6]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; led_mode[1] ; led3[0]     ; 4.803 ; 4.708 ; 4.708 ; 4.803 ;
; led_mode[1] ; led3[1]     ; 4.680 ; 4.765 ; 4.765 ; 4.680 ;
; led_mode[1] ; led3[2]     ; 4.729 ; 4.860 ; 4.860 ; 4.729 ;
; led_mode[1] ; led3[3]     ; 4.649 ; 4.805 ; 4.805 ; 4.649 ;
; led_mode[1] ; led3[4]     ; 4.423 ; 4.979 ; 4.979 ; 4.423 ;
; led_mode[1] ; led3[5]     ; 4.890 ; 4.779 ; 4.779 ; 4.890 ;
; led_mode[1] ; led3[6]     ; 4.456 ; 4.032 ; 4.032 ; 4.456 ;
; led_mode[1] ; led4[0]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; led_mode[1] ; led4[1]     ; 4.942 ; 4.613 ; 4.613 ; 4.942 ;
; led_mode[1] ; led4[2]     ; 4.969 ; 4.607 ; 4.607 ; 4.969 ;
; led_mode[1] ; led4[3]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; led_mode[1] ; led4[4]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; led_mode[1] ; led4[5]     ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; led_mode[1] ; led4[6]     ; 4.386 ; 4.875 ; 4.875 ; 4.386 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 555   ; 555  ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 8311  ; 8311 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Dec 01 19:20:08 2017
Info: Command: quartus_sta gA6_lab5 -c gA6_lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'gA6_lab5.sdc'
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.085     -3658.332 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1287.019 clk 
    Info (332119):    97.531         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.051     -1292.153 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -1082.332 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file C:/home/abbas/dsd_A6/lab5/output_files/gA6_lab5.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 554 megabytes
    Info: Processing ended: Fri Dec 01 19:20:11 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/home/abbas/dsd_A6/lab5/output_files/gA6_lab5.sta.smsg.


