# Resume 2022.9

### 이준철
---
안녕하세요, 디지털 회로 설계 엔지니어가 되고 싶은 이준철 입니다.  
verilog와 systemverilog를 이용해 I2C인터페이스 구현 및 성능 개선에 관한 연구를 하고 있습니다.  
대한전자공학회 2022년 추계학술대회에 참여하는 것을 목표로 하고 있습니다.


### <u>경력</u>
- NICS, KwangWoonUniversity - Undergraduate (2022년 7월 6일 - 현재)  
   > Semi custom design, I2C protocol에 대해 학습 중입니다.

### <u>학습</u>
- 디지털회로설계 (RTL-to-GDSII) 실무를 위한 아날로그/디지털 집적회로 이론 및 설계  
   > IDEC 반도체설계교육센터 / 24시간  

### <u>학력</u>  
- 광운대학교 - 전기공학 전공 (2018년 3월 - 2024년 2월)

### <u>성과</u>  
#### I2C 관련 논문  
- 소속: NICS Design Lab
- 기간: 2022.08.22 ~ 2022.10.14
- 주 사용 기술: Verilog, SystemVerilog, VCS
- 논문 소개:
- 수행 역할:  

결과물: 대한전자공학회 2022년 추계학술대회  




<!---
challengingJC/challengingJC is a ✨ special ✨ repository because its `README.md` (this file) appears on your GitHub profile.
You can click the Preview link to take a look at your changes.
--->
