TimeQuest Timing Analyzer report for BasicMCUInFPGA
Thu Apr 25 03:23:29 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; BasicMCUInFPGA                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.4%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   2.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.35 MHz ; 151.35 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.607 ; -802.986           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -560.467                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.607 ; readedByte1[15]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.522      ;
; -5.479 ; readedByte1[11]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.396      ;
; -5.469 ; readedByte1[15]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.384      ;
; -5.464 ; readedByte1[15]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.379      ;
; -5.462 ; readedByte1[9]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.377      ;
; -5.394 ; readedByte1[7]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.308      ;
; -5.384 ; readedByte1[5]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.298      ;
; -5.374 ; readedByte1[11]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.291      ;
; -5.357 ; readedByte1[9]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.272      ;
; -5.347 ; readedByte1[12]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.262      ;
; -5.341 ; readedByte1[11]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.258      ;
; -5.337 ; readedByte1[15]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.252      ;
; -5.324 ; readedByte1[9]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.239      ;
; -5.294 ; readedByte1[15]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.580      ;
; -5.294 ; readedByte1[15]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.580      ;
; -5.289 ; readedByte1[7]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.203      ;
; -5.279 ; readedByte1[5]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.193      ;
; -5.265 ; readedByte1[7]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.580      ;
; -5.265 ; readedByte1[7]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.580      ;
; -5.265 ; readedByte1[7]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.580      ;
; -5.258 ; readedByte1[8]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.172      ;
; -5.256 ; readedByte1[7]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.170      ;
; -5.255 ; readedByte1[5]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.570      ;
; -5.255 ; readedByte1[5]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.570      ;
; -5.255 ; readedByte1[5]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.570      ;
; -5.252 ; readedByte1[15]                                                                                             ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.167      ;
; -5.247 ; readedByte1[11]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.164      ;
; -5.246 ; readedByte1[5]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.160      ;
; -5.240 ; readedByte1[15]                                                                                             ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.155      ;
; -5.233 ; readedByte1[11]                                                                                             ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.320      ; 6.551      ;
; -5.233 ; readedByte1[11]                                                                                             ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.320      ; 6.551      ;
; -5.233 ; readedByte1[11]                                                                                             ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.320      ; 6.551      ;
; -5.230 ; readedByte1[9]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.145      ;
; -5.211 ; readedByte1[10]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.128      ;
; -5.209 ; readedByte1[12]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.124      ;
; -5.204 ; readedByte1[12]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.119      ;
; -5.204 ; readedByte1[11]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.492      ;
; -5.204 ; readedByte1[11]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.290      ; 6.492      ;
; -5.187 ; readedByte1[9]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.473      ;
; -5.187 ; readedByte1[9]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.473      ;
; -5.184 ; readedByte1[15]                                                                                             ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.500      ;
; -5.184 ; readedByte1[15]                                                                                             ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.500      ;
; -5.184 ; readedByte1[15]                                                                                             ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.500      ;
; -5.162 ; readedByte1[7]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.076      ;
; -5.158 ; readedByte1[15]                                                                                             ; ram_address[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.073      ;
; -5.152 ; readedByte1[5]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.066      ;
; -5.150 ; readedByte1[11]                                                                                             ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.067      ;
; -5.133 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a13~porta_address_reg0 ; readedByte1[13] ; clk          ; clk         ; 1.000        ; -0.451     ; 5.680      ;
; -5.133 ; readedByte1[9]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.048      ;
; -5.125 ; readedByte1[15]                                                                                             ; ram_address[2]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.040      ;
; -5.124 ; readedByte1[11]                                                                                             ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.041      ;
; -5.120 ; readedByte1[8]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.034      ;
; -5.119 ; readedByte1[7]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.287      ; 6.404      ;
; -5.119 ; readedByte1[7]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.287      ; 6.404      ;
; -5.118 ; readedByte1[15]                                                                                             ; PC[14]          ; clk          ; clk         ; 1.000        ; 0.317      ; 6.433      ;
; -5.115 ; readedByte1[8]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 6.029      ;
; -5.109 ; readedByte1[5]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.287      ; 6.394      ;
; -5.109 ; readedByte1[5]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.287      ; 6.394      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[6]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[5]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[3]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[2]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[1]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.108 ; readedByte1[15]                                                                                             ; reg1input[0]    ; clk          ; clk         ; 1.000        ; -0.090     ; 6.016      ;
; -5.107 ; readedByte1[9]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.022      ;
; -5.106 ; readedByte1[15]                                                                                             ; PC[3]           ; clk          ; clk         ; 1.000        ; 0.337      ; 6.441      ;
; -5.103 ; readedByte1[15]                                                                                             ; PC[8]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.418      ;
; -5.102 ; readedByte1[6]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.016      ;
; -5.085 ; readedByte1[7]                                                                                              ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.091     ; 5.992      ;
; -5.077 ; readedByte1[12]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.992      ;
; -5.077 ; readedByte1[9]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.393      ;
; -5.077 ; readedByte1[9]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.393      ;
; -5.077 ; readedByte1[9]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.318      ; 6.393      ;
; -5.076 ; readedByte1[11]                                                                                             ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.986      ;
; -5.075 ; readedByte1[5]                                                                                              ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.091     ; 5.982      ;
; -5.073 ; readedByte1[10]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.990      ;
; -5.069 ; readedByte1[10]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.986      ;
; -5.067 ; readedByte1[15]                                                                                             ; PC[10]          ; clk          ; clk         ; 1.000        ; 0.328      ; 6.393      ;
; -5.067 ; readedByte1[15]                                                                                             ; PC[9]           ; clk          ; clk         ; 1.000        ; 0.328      ; 6.393      ;
; -5.067 ; readedByte1[15]                                                                                             ; PC[15]          ; clk          ; clk         ; 1.000        ; 0.328      ; 6.393      ;
; -5.067 ; readedByte1[15]                                                                                             ; PC[11]          ; clk          ; clk         ; 1.000        ; 0.328      ; 6.393      ;
; -5.065 ; readedByte1[7]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.979      ;
; -5.063 ; readedByte1[15]                                                                                             ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.090     ; 5.971      ;
; -5.055 ; readedByte1[5]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.969      ;
; -5.039 ; readedByte1[7]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.953      ;
; -5.034 ; readedByte1[12]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.320      ;
; -5.034 ; readedByte1[12]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.288      ; 6.320      ;
; -5.032 ; readedByte1[15]                                                                                             ; PC[13]          ; clk          ; clk         ; 1.000        ; 0.317      ; 6.347      ;
; -5.032 ; readedByte1[15]                                                                                             ; PC[12]          ; clk          ; clk         ; 1.000        ; 0.317      ; 6.347      ;
; -5.030 ; readedByte1[11]                                                                                             ; ram_address[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.947      ;
; -5.029 ; readedByte1[8]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.344      ;
; -5.029 ; readedByte1[8]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.344      ;
; -5.029 ; readedByte1[8]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.317      ; 6.344      ;
; -5.029 ; readedByte1[5]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.943      ;
; -5.026 ; readedByte1[15]                                                                                             ; ram_address[3]  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.941      ;
; -5.025 ; readedByte1[7]                                                                                              ; PC[3]           ; clk          ; clk         ; 1.000        ; 0.336      ; 6.359      ;
; -5.021 ; readedByte1[11]                                                                                             ; PC[1]           ; clk          ; clk         ; 1.000        ; 0.339      ; 6.358      ;
; -5.018 ; readedByte1[11]                                                                                             ; reg1input[6]    ; clk          ; clk         ; 1.000        ; -0.088     ; 5.928      ;
; -5.018 ; readedByte1[11]                                                                                             ; reg1input[5]    ; clk          ; clk         ; 1.000        ; -0.088     ; 5.928      ;
; -5.018 ; readedByte1[11]                                                                                             ; reg1input[3]    ; clk          ; clk         ; 1.000        ; -0.088     ; 5.928      ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; writeEn                                                                                     ; writeEn                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ram_address[0]                                                                              ; ram_address[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.459 ; registerFile:regFile|regs~31                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.512      ; 1.157      ;
; 0.489 ; registerFile:regFile|regs~30                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.512      ; 1.187      ;
; 0.578 ; SP[10]                                                                                      ; SP[10]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 0.862      ;
; 0.624 ; ram_inputData[3]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.444      ; 1.290      ;
; 0.636 ; ram_inputData[2]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.444      ; 1.302      ;
; 0.639 ; SP[3]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; SP[2]                                                                                       ; SP[2]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; ram_inputData[0]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.444      ; 1.306      ;
; 0.641 ; reg1address[2]                                                                              ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.537      ; 1.364      ;
; 0.641 ; SP[8]                                                                                       ; SP[8]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.646 ; ram_inputData[4]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.297      ;
; 0.647 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.300      ;
; 0.650 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.303      ;
; 0.651 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.304      ;
; 0.653 ; registerFile:regFile|regs~37                                                                ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.546      ; 1.385      ;
; 0.656 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.309      ;
; 0.658 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.311      ;
; 0.663 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.301      ;
; 0.673 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.326      ;
; 0.682 ; ram_address[9]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.320      ;
; 0.687 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.325      ;
; 0.690 ; ram_inputData[5]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.341      ;
; 0.691 ; ram_inputData[7]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.342      ;
; 0.693 ; ram_inputData[1]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.444      ; 1.359      ;
; 0.694 ; registerFile:regFile|regs~38                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.506      ; 1.386      ;
; 0.701 ; ram_inputData[6]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.352      ;
; 0.704 ; ram_address[7]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.342      ;
; 0.705 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.343      ;
; 0.709 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.347      ;
; 0.712 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.350      ;
; 0.717 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.355      ;
; 0.730 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.368      ;
; 0.733 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.371      ;
; 0.733 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.416      ; 1.371      ;
; 0.742 ; registerFile:regFile|regs~39                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.506      ; 1.434      ;
; 0.788 ; SP[5]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.072      ;
; 0.789 ; SP[9]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.073      ;
; 0.790 ; registerFile:regFile|regs~22                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.512      ; 1.488      ;
; 0.804 ; SP[1]                                                                                       ; SP[1]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.088      ;
; 0.805 ; SP[6]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.089      ;
; 0.808 ; reg1input[1]                                                                                ; registerFile:regFile|regs~33                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.073      ;
; 0.818 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.063      ;
; 0.819 ; reg1input[5]                                                                                ; registerFile:regFile|regs~37                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.084      ;
; 0.828 ; reg1input[0]                                                                                ; registerFile:regFile|regs~32                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.093      ;
; 0.847 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.068      ;
; 0.862 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.093      ;
; 0.862 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.093      ;
; 0.868 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.015      ; 1.105      ;
; 0.892 ; reg1input[4]                                                                                ; registerFile:regFile|regs~4                                                                                 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.153      ;
; 0.893 ; reg1address[2]                                                                              ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.537      ; 1.616      ;
; 0.905 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.126      ;
; 0.927 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.438      ; 1.587      ;
; 0.932 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.585      ;
; 0.934 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.423      ; 1.579      ;
; 0.956 ; SP[2]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.240      ;
; 0.957 ; SP[8]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.241      ;
; 0.960 ; readedByte1[6]                                                                              ; reg1address[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 1.223      ;
; 0.968 ; SP[3]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.252      ;
; 0.973 ; SP[3]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.257      ;
; 0.979 ; reg1address[2]                                                                              ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.497      ; 1.662      ;
; 0.979 ; reg1address[2]                                                                              ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.497      ; 1.662      ;
; 0.989 ; reg1address[2]                                                                              ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.250      ;
; 0.991 ; reg1address[2]                                                                              ; IOregs[5][3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.252      ;
; 0.992 ; reg1address[2]                                                                              ; IOregs[5][2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.253      ;
; 1.009 ; ram_WRen                                                                                    ; ram_WRen                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.275      ;
; 1.014 ; PC[0]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.258      ;
; 1.015 ; PC[4]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.252      ;
; 1.015 ; PC[3]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.276      ;
; 1.021 ; PC[12]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.259      ;
; 1.031 ; registerFile:regFile|regs~35                                                                ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.546      ; 1.763      ;
; 1.034 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.687      ;
; 1.045 ; SP[7]                                                                                       ; SP[7]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.329      ;
; 1.047 ; reg1input[6]                                                                                ; registerFile:regFile|regs~38                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.312      ;
; 1.048 ; reg1input[2]                                                                                ; registerFile:regFile|regs~2                                                                                 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.309      ;
; 1.051 ; reg1input[4]                                                                                ; registerFile:regFile|regs~36                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.316      ;
; 1.051 ; registerFile:regFile|regs~36                                                                ; IOregs[5][4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.084      ; 1.321      ;
; 1.053 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.431      ; 1.706      ;
; 1.064 ; PC[8]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.302      ;
; 1.064 ; reg1input[0]                                                                                ; registerFile:regFile|regs~8                                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.324      ;
; 1.065 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.331      ;
; 1.067 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.333      ;
; 1.072 ; PC[5]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.309      ;
; 1.077 ; SP[2]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.361      ;
; 1.078 ; readedByte1[1]                                                                              ; reg2address[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.463      ; 1.727      ;
; 1.078 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 1.326      ;
; 1.078 ; SP[8]                                                                                       ; SP[10]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.362      ;
; 1.079 ; reg1input[5]                                                                                ; registerFile:regFile|regs~13                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.339      ;
; 1.082 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.327      ;
; 1.082 ; SP[2]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.366      ;
; 1.083 ; registerFile:regFile|regs~33                                                                ; IOregs[5][1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.084      ; 1.353      ;
; 1.087 ; reg1address[2]                                                                              ; IOregs[11][0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.537      ; 1.810      ;
; 1.088 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.028      ; 1.338      ;
; 1.090 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 1.338      ;
; 1.090 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.345      ;
; 1.093 ; SP[4]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.377      ;
; 1.094 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a29~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.031      ; 1.347      ;
; 1.094 ; SP[3]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.378      ;
; 1.094 ; registerFile:regFile|regs~32                                                                ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.084      ; 1.364      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.94 MHz ; 166.94 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.990 ; -716.029          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -554.571                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.990 ; readedByte1[15]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.914      ;
; -4.917 ; readedByte1[9]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.841      ;
; -4.916 ; readedByte1[11]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.842      ;
; -4.868 ; readedByte1[15]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.792      ;
; -4.851 ; readedByte1[7]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.774      ;
; -4.848 ; readedByte1[15]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.772      ;
; -4.842 ; readedByte1[5]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.765      ;
; -4.807 ; readedByte1[7]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.099      ;
; -4.807 ; readedByte1[7]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.099      ;
; -4.807 ; readedByte1[7]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.099      ;
; -4.798 ; readedByte1[5]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.090      ;
; -4.798 ; readedByte1[5]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.090      ;
; -4.798 ; readedByte1[5]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.293      ; 6.090      ;
; -4.795 ; readedByte1[9]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.719      ;
; -4.794 ; readedByte1[11]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.720      ;
; -4.782 ; readedByte1[9]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.706      ;
; -4.774 ; readedByte1[11]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.700      ;
; -4.758 ; readedByte1[12]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.682      ;
; -4.739 ; readedByte1[15]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.663      ;
; -4.739 ; readedByte1[11]                                                                                             ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.296      ; 6.034      ;
; -4.739 ; readedByte1[11]                                                                                             ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.296      ; 6.034      ;
; -4.739 ; readedByte1[11]                                                                                             ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.296      ; 6.034      ;
; -4.729 ; readedByte1[7]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.652      ;
; -4.720 ; readedByte1[5]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.643      ;
; -4.717 ; readedByte1[15]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.980      ;
; -4.717 ; readedByte1[15]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.980      ;
; -4.716 ; readedByte1[7]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.639      ;
; -4.707 ; readedByte1[5]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.630      ;
; -4.683 ; readedByte1[8]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.606      ;
; -4.677 ; readedByte1[15]                                                                                             ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.601      ;
; -4.677 ; readedByte1[9]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.940      ;
; -4.677 ; readedByte1[9]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.940      ;
; -4.673 ; readedByte1[9]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.597      ;
; -4.665 ; readedByte1[11]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.591      ;
; -4.660 ; readedByte1[10]                                                                                             ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.586      ;
; -4.656 ; readedByte1[15]                                                                                             ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.580      ;
; -4.655 ; readedByte1[11]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 5.920      ;
; -4.655 ; readedByte1[11]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.266      ; 5.920      ;
; -4.636 ; readedByte1[12]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.560      ;
; -4.622 ; readedByte1[12]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.546      ;
; -4.622 ; readedByte1[15]                                                                                             ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.915      ;
; -4.622 ; readedByte1[15]                                                                                             ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.915      ;
; -4.622 ; readedByte1[15]                                                                                             ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.915      ;
; -4.618 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a13~porta_address_reg0 ; readedByte1[13] ; clk          ; clk         ; 1.000        ; -0.404     ; 5.213      ;
; -4.611 ; readedByte1[7]                                                                                              ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.082     ; 5.528      ;
; -4.611 ; readedByte1[7]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 5.873      ;
; -4.611 ; readedByte1[7]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 5.873      ;
; -4.607 ; readedByte1[7]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.530      ;
; -4.606 ; readedByte1[8]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.898      ;
; -4.606 ; readedByte1[8]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.898      ;
; -4.606 ; readedByte1[8]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.898      ;
; -4.604 ; readedByte1[9]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.528      ;
; -4.603 ; readedByte1[11]                                                                                             ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.529      ;
; -4.602 ; readedByte1[5]                                                                                              ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.082     ; 5.519      ;
; -4.602 ; readedByte1[5]                                                                                              ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 5.864      ;
; -4.602 ; readedByte1[5]                                                                                              ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 5.864      ;
; -4.598 ; readedByte1[5]                                                                                              ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.521      ;
; -4.590 ; readedByte1[6]                                                                                              ; ram_address[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.513      ;
; -4.590 ; readedByte1[9]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.514      ;
; -4.589 ; readedByte1[15]                                                                                             ; PC[8]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.881      ;
; -4.584 ; readedByte1[15]                                                                                             ; ram_address[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.508      ;
; -4.582 ; readedByte1[11]                                                                                             ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.508      ;
; -4.582 ; readedByte1[9]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.875      ;
; -4.582 ; readedByte1[9]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.875      ;
; -4.582 ; readedByte1[9]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.294      ; 5.875      ;
; -4.566 ; readedByte1[15]                                                                                             ; ram_address[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.490      ;
; -4.561 ; readedByte1[8]                                                                                              ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.484      ;
; -4.559 ; readedByte1[15]                                                                                             ; PC[10]          ; clk          ; clk         ; 1.000        ; 0.303      ; 5.861      ;
; -4.559 ; readedByte1[15]                                                                                             ; PC[9]           ; clk          ; clk         ; 1.000        ; 0.303      ; 5.861      ;
; -4.559 ; readedByte1[15]                                                                                             ; PC[15]          ; clk          ; clk         ; 1.000        ; 0.303      ; 5.861      ;
; -4.559 ; readedByte1[15]                                                                                             ; PC[11]          ; clk          ; clk         ; 1.000        ; 0.303      ; 5.861      ;
; -4.552 ; readedByte1[15]                                                                                             ; PC[3]           ; clk          ; clk         ; 1.000        ; 0.309      ; 5.860      ;
; -4.546 ; readedByte1[6]                                                                                              ; PC[6]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.838      ;
; -4.546 ; readedByte1[6]                                                                                              ; PC[4]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.838      ;
; -4.546 ; readedByte1[6]                                                                                              ; PC[5]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.838      ;
; -4.544 ; readedByte1[15]                                                                                             ; PC[14]          ; clk          ; clk         ; 1.000        ; 0.293      ; 5.836      ;
; -4.543 ; readedByte1[11]                                                                                             ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.463      ;
; -4.541 ; readedByte1[8]                                                                                              ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.464      ;
; -4.538 ; readedByte1[10]                                                                                             ; ram_address[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.464      ;
; -4.538 ; readedByte1[7]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.461      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[6]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[5]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[3]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.530 ; readedByte1[15]                                                                                             ; reg1input[0]    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.447      ;
; -4.529 ; readedByte1[5]                                                                                              ; ram_address[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.452      ;
; -4.525 ; readedByte1[10]                                                                                             ; ram_address[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.451      ;
; -4.524 ; readedByte1[7]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.447      ;
; -4.520 ; readedByte1[7]                                                                                              ; PC[3]           ; clk          ; clk         ; 1.000        ; 0.308      ; 5.827      ;
; -4.517 ; readedByte1[12]                                                                                             ; reg2address[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.780      ;
; -4.517 ; readedByte1[12]                                                                                             ; reg2address[0]  ; clk          ; clk         ; 1.000        ; 0.264      ; 5.780      ;
; -4.515 ; readedByte1[11]                                                                                             ; PC[8]           ; clk          ; clk         ; 1.000        ; 0.295      ; 5.809      ;
; -4.515 ; readedByte1[9]                                                                                              ; PC[8]           ; clk          ; clk         ; 1.000        ; 0.293      ; 5.807      ;
; -4.515 ; readedByte1[5]                                                                                              ; ram_address[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.438      ;
; -4.513 ; readedByte1[12]                                                                                             ; ram_address[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.437      ;
; -4.511 ; readedByte1[9]                                                                                              ; ram_address[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.435      ;
; -4.511 ; readedByte1[5]                                                                                              ; PC[3]           ; clk          ; clk         ; 1.000        ; 0.308      ; 5.818      ;
; -4.510 ; readedByte1[15]                                                                                             ; ram_WRen        ; clk          ; clk         ; 1.000        ; -0.081     ; 5.428      ;
; -4.510 ; readedByte1[11]                                                                                             ; ram_address[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.436      ;
+--------+-------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; ram_address[0]                                                                              ; ram_address[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; writeEn                                                                                     ; writeEn                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.387 ; registerFile:regFile|regs~31                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.470      ; 1.028      ;
; 0.413 ; registerFile:regFile|regs~30                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.470      ; 1.054      ;
; 0.537 ; SP[10]                                                                                      ; SP[10]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.795      ;
; 0.568 ; registerFile:regFile|regs~37                                                                ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.501      ; 1.240      ;
; 0.585 ; SP[3]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.843      ;
; 0.586 ; SP[2]                                                                                       ; SP[2]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; SP[8]                                                                                       ; SP[8]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.844      ;
; 0.605 ; ram_inputData[3]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.396      ; 1.202      ;
; 0.609 ; reg1address[2]                                                                              ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.492      ; 1.272      ;
; 0.613 ; ram_inputData[2]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.396      ; 1.210      ;
; 0.614 ; ram_inputData[0]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.396      ; 1.211      ;
; 0.626 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.211      ;
; 0.627 ; ram_inputData[4]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.381      ; 1.209      ;
; 0.627 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.212      ;
; 0.630 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.215      ;
; 0.631 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.216      ;
; 0.642 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.227      ;
; 0.644 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.214      ;
; 0.646 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.231      ;
; 0.646 ; registerFile:regFile|regs~38                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.465      ; 1.282      ;
; 0.658 ; ram_address[9]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.228      ;
; 0.659 ; ram_inputData[1]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.396      ; 1.256      ;
; 0.660 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.230      ;
; 0.662 ; ram_inputData[5]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.381      ; 1.244      ;
; 0.667 ; ram_inputData[7]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.381      ; 1.249      ;
; 0.672 ; ram_inputData[6]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.381      ; 1.254      ;
; 0.679 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.249      ;
; 0.680 ; ram_address[7]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.250      ;
; 0.687 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.257      ;
; 0.690 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.260      ;
; 0.691 ; registerFile:regFile|regs~39                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.465      ; 1.327      ;
; 0.697 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.267      ;
; 0.710 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.280      ;
; 0.713 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.283      ;
; 0.713 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.369      ; 1.283      ;
; 0.732 ; SP[5]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.990      ;
; 0.733 ; SP[9]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.991      ;
; 0.733 ; registerFile:regFile|regs~22                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.470      ; 1.374      ;
; 0.748 ; SP[6]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.006      ;
; 0.749 ; SP[1]                                                                                       ; SP[1]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.007      ;
; 0.752 ; reg1input[1]                                                                                ; registerFile:regFile|regs~33                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.994      ;
; 0.762 ; reg1input[5]                                                                                ; registerFile:regFile|regs~37                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.004      ;
; 0.770 ; reg1input[0]                                                                                ; registerFile:regFile|regs~32                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.012      ;
; 0.776 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.987      ;
; 0.807 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.994      ;
; 0.817 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.015      ;
; 0.819 ; reg1input[4]                                                                                ; registerFile:regFile|regs~4                                                                                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.056      ;
; 0.822 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.020      ;
; 0.830 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.033      ;
; 0.831 ; reg1address[2]                                                                              ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.492      ; 1.494      ;
; 0.845 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.390      ; 1.436      ;
; 0.853 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.375      ; 1.429      ;
; 0.860 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.014     ; 1.047      ;
; 0.871 ; SP[2]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.129      ;
; 0.871 ; SP[8]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.129      ;
; 0.874 ; SP[3]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.132      ;
; 0.874 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.459      ;
; 0.879 ; reg1address[2]                                                                              ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.456      ; 1.506      ;
; 0.879 ; reg1address[2]                                                                              ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.456      ; 1.506      ;
; 0.880 ; readedByte1[6]                                                                              ; reg1address[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.120      ;
; 0.885 ; SP[3]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.143      ;
; 0.927 ; reg1address[2]                                                                              ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.066      ; 1.164      ;
; 0.927 ; ram_WRen                                                                                    ; ram_WRen                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.169      ;
; 0.929 ; reg1address[2]                                                                              ; IOregs[5][3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.066      ; 1.166      ;
; 0.930 ; reg1address[2]                                                                              ; IOregs[5][2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.066      ; 1.167      ;
; 0.946 ; PC[0]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.154      ;
; 0.947 ; PC[4]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.151      ;
; 0.948 ; PC[3]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 1.175      ;
; 0.957 ; readedByte1[1]                                                                              ; reg2address[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.421      ; 1.549      ;
; 0.957 ; registerFile:regFile|regs~35                                                                ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.501      ; 1.629      ;
; 0.959 ; PC[12]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 1.164      ;
; 0.964 ; SP[7]                                                                                       ; SP[7]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.222      ;
; 0.967 ; registerFile:regFile|regs~27                                                                ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.506      ; 1.644      ;
; 0.970 ; SP[8]                                                                                       ; SP[10]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.228      ;
; 0.970 ; SP[2]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.228      ;
; 0.971 ; reg1input[4]                                                                                ; registerFile:regFile|regs~36                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.212      ;
; 0.973 ; reg1input[6]                                                                                ; registerFile:regFile|regs~38                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.215      ;
; 0.975 ; reg1input[2]                                                                                ; registerFile:regFile|regs~2                                                                                 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.213      ;
; 0.976 ; registerFile:regFile|regs~36                                                                ; IOregs[5][4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.222      ;
; 0.978 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.563      ;
; 0.981 ; SP[2]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.239      ;
; 0.984 ; SP[3]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.242      ;
; 0.985 ; reg1input[0]                                                                                ; registerFile:regFile|regs~8                                                                                 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.222      ;
; 0.995 ; SP[3]                                                                                       ; SP[7]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.253      ;
; 0.996 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 1.581      ;
; 0.998 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.240      ;
; 0.999 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 1.000 ; PC[8]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 1.205      ;
; 1.000 ; SP[4]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.258      ;
; 1.002 ; reg1input[5]                                                                                ; registerFile:regFile|regs~13                                                                                ; clk          ; clk         ; 0.000        ; 0.066      ; 1.239      ;
; 1.003 ; reg1address[2]                                                                              ; IOregs[11][0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.492      ; 1.666      ;
; 1.005 ; state.WORK1                                                                                 ; state.WORK2                                                                                                 ; clk          ; clk         ; 0.000        ; 0.088      ; 1.264      ;
; 1.007 ; registerFile:regFile|regs~33                                                                ; IOregs[5][1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.253      ;
; 1.014 ; PC[5]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.218      ;
; 1.015 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.016 ; registerFile:regFile|regs~32                                                                ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.262      ;
; 1.018 ; SP[1]                                                                                       ; SP[2]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.276      ;
; 1.019 ; SP[5]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.277      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.201 ; -289.623          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -317.305                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                            ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.201 ; readedByte1[15] ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 3.144      ;
; -2.187 ; readedByte1[15] ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.130      ;
; -2.128 ; readedByte1[15] ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.071      ;
; -2.127 ; readedByte1[15] ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.070      ;
; -2.109 ; readedByte1[11] ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.055      ;
; -2.104 ; readedByte1[11] ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.041     ; 3.050      ;
; -2.097 ; readedByte1[15] ; reg2address[1]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.209      ;
; -2.097 ; readedByte1[15] ; reg2address[0]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.209      ;
; -2.093 ; readedByte1[9]  ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 3.036      ;
; -2.079 ; readedByte1[9]  ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.022      ;
; -2.073 ; readedByte1[15] ; ram_address[5]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.016      ;
; -2.071 ; readedByte1[12] ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 3.014      ;
; -2.061 ; readedByte1[5]  ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.188      ;
; -2.061 ; readedByte1[5]  ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.188      ;
; -2.061 ; readedByte1[5]  ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.188      ;
; -2.059 ; readedByte1[7]  ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.186      ;
; -2.059 ; readedByte1[7]  ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.186      ;
; -2.059 ; readedByte1[7]  ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.186      ;
; -2.058 ; PC[8]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.978      ;
; -2.057 ; readedByte1[12] ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 3.000      ;
; -2.052 ; PC[1]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.959      ;
; -2.050 ; readedByte1[11] ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.041     ; 2.996      ;
; -2.046 ; readedByte1[5]  ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 2.989      ;
; -2.045 ; readedByte1[15] ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.172      ;
; -2.045 ; readedByte1[15] ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.172      ;
; -2.045 ; readedByte1[15] ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.172      ;
; -2.044 ; readedByte1[7]  ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 2.987      ;
; -2.043 ; PC[1]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.098     ; 2.954      ;
; -2.040 ; readedByte1[15] ; PC[14]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.139      ; 3.166      ;
; -2.040 ; readedByte1[11] ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.170      ;
; -2.040 ; readedByte1[11] ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.170      ;
; -2.040 ; readedByte1[11] ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.170      ;
; -2.035 ; readedByte1[15] ; PC[3]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.150      ; 3.172      ;
; -2.034 ; readedByte1[8]  ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.161      ;
; -2.034 ; readedByte1[8]  ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.161      ;
; -2.034 ; readedByte1[8]  ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.140      ; 3.161      ;
; -2.032 ; readedByte1[5]  ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.975      ;
; -2.032 ; readedByte1[7]  ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.975      ;
; -2.030 ; readedByte1[11] ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.041     ; 2.976      ;
; -2.029 ; PC[1]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.099     ; 2.939      ;
; -2.027 ; readedByte1[15] ; PC[8]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.139      ; 3.153      ;
; -2.022 ; PC[0]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.111     ; 2.920      ;
; -2.020 ; readedByte1[9]  ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.963      ;
; -2.019 ; readedByte1[9]  ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.962      ;
; -2.019 ; readedByte1[8]  ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.044     ; 2.962      ;
; -2.018 ; PC[5]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.938      ;
; -2.018 ; PC[3]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.925      ;
; -2.017 ; readedByte1[15] ; ram_address[4]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.960      ;
; -2.017 ; readedByte1[11] ; reg2address[1]                                                                                              ; clk          ; clk         ; 1.000        ; 0.128      ; 3.132      ;
; -2.017 ; readedByte1[11] ; reg2address[0]                                                                                              ; clk          ; clk         ; 1.000        ; 0.128      ; 3.132      ;
; -2.013 ; readedByte1[15] ; ram_WRen                                                                                                    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.948      ;
; -2.013 ; PC[0]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.107     ; 2.915      ;
; -2.011 ; readedByte1[15] ; reg1input[6]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.011 ; readedByte1[15] ; reg1input[5]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.011 ; readedByte1[15] ; reg1input[3]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.011 ; readedByte1[15] ; reg1input[2]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.011 ; readedByte1[15] ; reg1input[1]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.011 ; readedByte1[15] ; reg1input[0]                                                                                                ; clk          ; clk         ; 1.000        ; -0.053     ; 2.945      ;
; -2.009 ; PC[3]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.098     ; 2.920      ;
; -2.005 ; readedByte1[10] ; ram_address[10]                                                                                             ; clk          ; clk         ; 1.000        ; -0.041     ; 2.951      ;
; -2.005 ; readedByte1[8]  ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.948      ;
; -2.002 ; readedByte1[15] ; PC[10]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.147      ; 3.136      ;
; -2.002 ; readedByte1[15] ; PC[9]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.147      ; 3.136      ;
; -2.002 ; readedByte1[15] ; PC[15]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.147      ; 3.136      ;
; -2.002 ; readedByte1[15] ; PC[11]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.147      ; 3.136      ;
; -1.999 ; PC[0]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.108     ; 2.900      ;
; -1.998 ; readedByte1[12] ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.941      ;
; -1.997 ; readedByte1[12] ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.940      ;
; -1.996 ; readedByte1[5]  ; ram_WRen                                                                                                    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.931      ;
; -1.995 ; readedByte1[11] ; ram_address[5]                                                                                              ; clk          ; clk         ; 1.000        ; -0.041     ; 2.941      ;
; -1.995 ; PC[3]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.099     ; 2.905      ;
; -1.994 ; readedByte1[7]  ; ram_WRen                                                                                                    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.929      ;
; -1.991 ; readedByte1[10] ; ram_address[9]                                                                                              ; clk          ; clk         ; 1.000        ; -0.041     ; 2.937      ;
; -1.989 ; readedByte1[9]  ; reg2address[1]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.101      ;
; -1.989 ; readedByte1[9]  ; reg2address[0]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.101      ;
; -1.988 ; readedByte1[15] ; writeEn                                                                                                     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.923      ;
; -1.984 ; readedByte1[10] ; PC[6]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.114      ;
; -1.984 ; readedByte1[10] ; PC[4]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.114      ;
; -1.984 ; readedByte1[10] ; PC[5]                                                                                                       ; clk          ; clk         ; 1.000        ; 0.143      ; 3.114      ;
; -1.979 ; readedByte1[15] ; ram_address[6]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.922      ;
; -1.977 ; readedByte1[15] ; PC[13]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.139      ; 3.103      ;
; -1.977 ; readedByte1[15] ; PC[12]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.139      ; 3.103      ;
; -1.975 ; readedByte1[11] ; ram_WRen                                                                                                    ; clk          ; clk         ; 1.000        ; -0.049     ; 2.913      ;
; -1.973 ; readedByte1[5]  ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.916      ;
; -1.973 ; readedByte1[7]  ; ram_address[7]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.916      ;
; -1.972 ; PC[8]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.118     ; 2.863      ;
; -1.972 ; readedByte1[5]  ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.915      ;
; -1.970 ; PC[4]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.890      ;
; -1.970 ; readedByte1[15] ; ram_address[3]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.913      ;
; -1.970 ; readedByte1[7]  ; ram_address[8]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.913      ;
; -1.969 ; readedByte1[8]  ; ram_WRen                                                                                                    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.904      ;
; -1.967 ; readedByte1[12] ; reg2address[1]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.079      ;
; -1.967 ; readedByte1[12] ; reg2address[0]                                                                                              ; clk          ; clk         ; 1.000        ; 0.125      ; 3.079      ;
; -1.965 ; readedByte1[9]  ; ram_address[5]                                                                                              ; clk          ; clk         ; 1.000        ; -0.044     ; 2.908      ;
; -1.962 ; PC[8]           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a30~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.114     ; 2.857      ;
; -1.962 ; readedByte1[11] ; PC[14]                                                                                                      ; clk          ; clk         ; 1.000        ; 0.142      ; 3.091      ;
; -1.961 ; readedByte1[15] ; ram_inputData[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.895      ;
; -1.961 ; readedByte1[15] ; ram_inputData[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.895      ;
; -1.961 ; readedByte1[15] ; ram_inputData[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.895      ;
; -1.961 ; readedByte1[15] ; ram_inputData[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.895      ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; ram_address[0]                                                                              ; ram_address[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; writeEn                                                                                     ; writeEn                                                                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.201 ; registerFile:regFile|regs~31                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.244      ; 0.529      ;
; 0.213 ; registerFile:regFile|regs~30                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.244      ; 0.541      ;
; 0.254 ; SP[10]                                                                                      ; SP[10]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.388      ;
; 0.274 ; ram_inputData[3]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.230      ; 0.608      ;
; 0.279 ; ram_inputData[0]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.230      ; 0.613      ;
; 0.281 ; ram_inputData[2]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.230      ; 0.615      ;
; 0.285 ; registerFile:regFile|regs~37                                                                ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.259      ; 0.628      ;
; 0.285 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.608      ;
; 0.286 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.609      ;
; 0.286 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.609      ;
; 0.291 ; SP[3]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; SP[2]                                                                                       ; SP[2]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; SP[8]                                                                                       ; SP[8]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.295 ; ram_inputData[4]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.216      ; 0.615      ;
; 0.295 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.618      ;
; 0.295 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.618      ;
; 0.297 ; reg1address[2]                                                                              ; IOregs[11][5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.250      ; 0.631      ;
; 0.302 ; ram_inputData[1]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.230      ; 0.636      ;
; 0.303 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.626      ;
; 0.307 ; ram_address[3]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.616      ;
; 0.309 ; ram_address[9]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.618      ;
; 0.311 ; registerFile:regFile|regs~38                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.240      ; 0.635      ;
; 0.314 ; ram_inputData[5]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.216      ; 0.634      ;
; 0.314 ; ram_address[10]                                                                             ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.623      ;
; 0.317 ; ram_inputData[7]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.216      ; 0.637      ;
; 0.320 ; ram_inputData[6]                                                                            ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_datain_reg0       ; clk          ; clk         ; 0.000        ; 0.216      ; 0.640      ;
; 0.324 ; ram_address[7]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.633      ;
; 0.324 ; ram_address[8]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.633      ;
; 0.327 ; registerFile:regFile|regs~39                                                                ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.240      ; 0.651      ;
; 0.328 ; ram_address[6]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.637      ;
; 0.337 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.646      ;
; 0.340 ; ram_address[4]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.649      ;
; 0.340 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.649      ;
; 0.341 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.650      ;
; 0.343 ; ram_address[0]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.205      ; 0.652      ;
; 0.343 ; registerFile:regFile|regs~22                                                                ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.244      ; 0.671      ;
; 0.347 ; reg1input[1]                                                                                ; registerFile:regFile|regs~33                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.472      ;
; 0.352 ; SP[5]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.486      ;
; 0.352 ; SP[9]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.486      ;
; 0.354 ; reg1input[5]                                                                                ; registerFile:regFile|regs~37                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.479      ;
; 0.356 ; reg1input[0]                                                                                ; registerFile:regFile|regs~32                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.481      ;
; 0.360 ; SP[1]                                                                                       ; SP[1]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.494      ;
; 0.361 ; SP[6]                                                                                       ; SP[6]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.495      ;
; 0.361 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.497      ;
; 0.386 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.023      ; 0.513      ;
; 0.391 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.514      ;
; 0.395 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.518      ;
; 0.395 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.507      ;
; 0.407 ; reg1input[4]                                                                                ; registerFile:regFile|regs~4                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.423 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.535      ;
; 0.424 ; reg1address[2]                                                                              ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.250      ; 0.758      ;
; 0.428 ; ram_address[1]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.751      ;
; 0.435 ; readedByte1[6]                                                                              ; reg1address[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.557      ;
; 0.440 ; SP[2]                                                                                       ; SP[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; SP[8]                                                                                       ; SP[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.574      ;
; 0.450 ; SP[3]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; PC[0]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.592      ;
; 0.451 ; PC[3]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.596      ;
; 0.453 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.784      ;
; 0.453 ; reg1address[2]                                                                              ; IOregs[11][7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.768      ;
; 0.453 ; reg1address[2]                                                                              ; IOregs[11][6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.768      ;
; 0.453 ; SP[3]                                                                                       ; SP[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.587      ;
; 0.456 ; reg1address[2]                                                                              ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; PC[4]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.026      ; 0.588      ;
; 0.458 ; reg1input[4]                                                                                ; registerFile:regFile|regs~36                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.582      ;
; 0.458 ; reg1address[2]                                                                              ; IOregs[5][3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; ram_WRen                                                                                    ; ram_WRen                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.582      ;
; 0.459 ; reg1address[2]                                                                              ; IOregs[5][2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; reg1input[6]                                                                                ; registerFile:regFile|regs~38                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; registerFile:regFile|regs~35                                                                ; IOregs[11][3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.259      ; 0.804      ;
; 0.462 ; PC[12]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.593      ;
; 0.465 ; ram_WRen                                                                                    ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a4~porta_we_reg            ; clk          ; clk         ; 0.000        ; 0.213      ; 0.782      ;
; 0.467 ; reg1input[0]                                                                                ; registerFile:regFile|regs~8                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; SP[7]                                                                                       ; SP[7]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.601      ;
; 0.468 ; registerFile:regFile|regs~36                                                                ; IOregs[5][4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.598      ;
; 0.475 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.614      ;
; 0.478 ; reg1input[2]                                                                                ; registerFile:regFile|regs~34                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.603      ;
; 0.480 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.616      ;
; 0.481 ; PC[8]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.612      ;
; 0.481 ; reg1input[2]                                                                                ; registerFile:regFile|regs~2                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.602      ;
; 0.481 ; ram_address[5]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.804      ;
; 0.483 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.625      ;
; 0.484 ; reg1input[5]                                                                                ; registerFile:regFile|regs~13                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.609      ;
; 0.485 ; PC[11]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.632      ;
; 0.486 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.611      ;
; 0.487 ; PC[5]                                                                                       ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.026      ; 0.617      ;
; 0.487 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.626      ;
; 0.487 ; SP[4]                                                                                       ; SP[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.621      ;
; 0.490 ; PC[10]                                                                                      ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a29~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.491 ; reg1input[1]                                                                                ; registerFile:regFile|regs~25                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.491 ; reg1input[0]                                                                                ; registerFile:regFile|regs~24                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; reg1input[0]                                                                                ; registerFile:regFile|regs~16                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; registerFile:regFile|regs~33                                                                ; IOregs[5][1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.624      ;
; 0.495 ; state.WORK1                                                                                 ; state.WORK2                                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.628      ;
; 0.496 ; reg1address[2]                                                                              ; IOregs[11][0]                                                                                               ; clk          ; clk         ; 0.000        ; 0.250      ; 0.830      ;
; 0.496 ; ram_address[2]                                                                              ; RAM:ram|altsyncram:altsyncram_component|altsyncram_28g1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.819      ;
; 0.497 ; registerFile:regFile|regs~32                                                                ; IOregs[5][0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.627      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.607   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.607   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -802.986 ; 0.0   ; 0.0      ; 0.0     ; -560.467            ;
;  clk             ; -802.986 ; 0.000 ; N/A      ; N/A     ; -560.467            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digitalIO[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; stuck         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 38898    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 38898    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; digitalIO[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stuck         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; digitalIO[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stuck         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Thu Apr 25 03:23:27 2019
Info: Command: quartus_sta BasicMCUInFPGA -c BasicMCUInFPGA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BasicMCUInFPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.607            -802.986 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -560.467 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.990            -716.029 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -554.571 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.201            -289.623 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -317.305 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Thu Apr 25 03:23:29 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


