`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/02/2025 01:14:04 PM
// Design Name: 
// Module Name: set_bits
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module set_bits(
    input clk, nrst, start, rs_in,
    input [3:0] data_in,
    output en,
    output rs_out,
    output [3:0] data_out,
    output done
    );
endmodule
