v 20001006
T 1360 3600 9 8 1 0 0 0
Q1
T 1360 3300 9 8 1 0 0 0
Q4
T 1360 3000 9 8 1 0 0 0
Q5
T 1360 2700 9 8 1 0 0 0
Q6
P 0 2000 300 2000 1
{
T 100 2050 5 8 1 1 0 0
pin10=10
}
T 360 2000 9 8 1 0 0 0
C
P 0 1700 300 1700 1
{
T 100 1750 5 8 1 1 0 0
pin11=11
}
T 360 1700 9 8 1 0 0 0
R
T 1360 2400 9 8 1 0 0 0
Q7
T 1360 2100 9 8 1 0 0 0
Q8
T 1360 1800 9 8 1 0 0 0
Q9
T 1360 1500 9 8 1 0 0 0
Q10
T 300 3940 9 10 1 0 0 0
4020
P 1700 3600 2000 3600 1
{
T 1800 3650 5 8 1 1 0 0
pin9=9
}
P 1700 3300 2000 3300 1
{
T 1800 3350 5 8 1 1 0 0
pin7=7
}
P 1700 3000 2000 3000 1
{
T 1800 3050 5 8 1 1 0 0
pin5=5
}
P 1700 2700 2000 2700 1
{
T 1800 2750 5 8 1 1 0 0
pin4=4
}
P 1700 2400 2000 2400 1
{
T 1800 2450 5 8 1 1 0 0
pin6=6
}
P 1700 2100 2000 2100 1
{
T 1800 2150 5 8 1 1 0 0
pin13=13
}
P 1700 1800 2000 1800 1
{
T 1800 1850 5 8 1 1 0 0
pin12=12
}
P 1700 1500 2000 1500 1
{
T 1800 1550 5 8 1 1 0 0
pin14=14
}
T 1360 1200 9 8 1 0 0 0
Q11
P 1700 1200 2000 1200 1
{
T 1800 1250 5 8 1 1 0 0
pin15=15
}
T 1360 900 9 8 1 0 0 0
Q12
T 1360 600 9 8 1 0 0 0
Q13
T 1360 300 9 8 1 0 0 0
Q14
P 1700 900 2000 900 1
{
T 1800 950 5 8 1 1 0 0
pin1=1
}
P 1700 600 2000 600 1
{
T 1800 650 5 8 1 1 0 0
pin2=2
}
P 1700 300 2000 300 1
{
T 1800 350 5 8 1 1 0 0
pin3=3
}
B 300 0 1400 3900 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
T 1800 3900 5 10 0 0 0 0
device=4020
T 1700 4000 8 10 1 1 0 6
uref=U?
