// package miniCore


// import chisel3._
// import chisel3.util._


// class mainCtrlIO extends Bundle{
// }

// class mainCtrl extends Module{
//   val io = IO(new mainCtrlIO())
// }

// object mainCtrl extends App{
//   (new chisel3.stage.ChiselStage).emitVerilog(new mainCtrl())
// }
