TimeQuest Timing Analyzer report for schematic
Tue Feb 08 04:17:37 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'rst_on'
 12. Slow Model Setup: 'reset'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'rst_on'
 16. Slow Model Hold: 'reset'
 17. Slow Model Recovery: 'clk'
 18. Slow Model Removal: 'clk'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'reset'
 21. Slow Model Minimum Pulse Width: 'rst_on'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'rst_on'
 34. Fast Model Setup: 'reset'
 35. Fast Model Setup: 'clk'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'rst_on'
 38. Fast Model Hold: 'reset'
 39. Fast Model Recovery: 'clk'
 40. Fast Model Removal: 'clk'
 41. Fast Model Minimum Pulse Width: 'clk'
 42. Fast Model Minimum Pulse Width: 'reset'
 43. Fast Model Minimum Pulse Width: 'rst_on'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; schematic                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }  ;
; rst_on     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_on } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.22 MHz ; 186.22 MHz      ; rst_on     ;      ;
; 197.63 MHz ; 197.63 MHz      ; reset      ;      ;
; 332.23 MHz ; 332.23 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rst_on ; -4.259 ; -14.898       ;
; reset  ; -3.868 ; -15.259       ;
; clk    ; -2.214 ; -15.310       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk    ; 0.207 ; 0.000         ;
; rst_on ; 0.416 ; 0.000         ;
; reset  ; 0.811 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.208 ; -1.580        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.407 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.941 ; -13.813              ;
; reset  ; -1.941 ; -1.941               ;
; rst_on ; -1.941 ; -1.941               ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst_on'                                                                                                                          ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.259 ; dsf_datareg:b2v_inst1|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~13 ; clk          ; rst_on      ; 0.500        ; 0.048      ; 3.542      ;
; -3.853 ; dsf_datareg:b2v_inst1|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~5  ; clk          ; rst_on      ; 0.500        ; 0.205      ; 3.186      ;
; -3.632 ; dsf_datareg:b2v_inst1|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 3.260      ;
; -3.403 ; dsf_datareg:b2v_inst1|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~1  ; clk          ; rst_on      ; 0.500        ; 0.243      ; 2.754      ;
; -3.383 ; dsf_datareg:b2v_inst1|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~9  ; clk          ; rst_on      ; 0.500        ; 0.242      ; 2.733      ;
; -3.273 ; dsf_datareg:b2v_inst1|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 3.008      ;
; -2.633 ; dsf_datareg:b2v_inst1|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.241      ;
; -2.608 ; dsf_datareg:b2v_inst1|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.216      ;
; -2.185 ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 3.378      ; 4.798      ;
; -1.973 ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 3.542      ; 4.643      ;
; -1.685 ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 3.378      ; 4.798      ;
; -1.473 ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 3.542      ; 4.643      ;
; -1.328 ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 3.573      ; 4.009      ;
; -1.308 ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 3.572      ; 3.988      ;
; -0.828 ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 3.573      ; 4.009      ;
; -0.808 ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 3.572      ; 3.988      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset'                                                                                                                             ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.868 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; 0.500        ; 0.228      ; 3.167      ;
; -3.838 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; 0.500        ; 0.193      ; 3.154      ;
; -3.795 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; 0.500        ; 0.227      ; 3.135      ;
; -3.758 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; 0.500        ; 0.226      ; 3.098      ;
; -3.066 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.637      ;
; -2.999 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.612      ;
; -2.999 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 2.622      ;
; -2.965 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.579      ;
; -2.030 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.500        ; 3.562      ; 4.663      ;
; -1.957 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.500        ; 3.561      ; 4.631      ;
; -1.924 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.500        ; 3.560      ; 4.598      ;
; -1.688 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.500        ; 3.523      ; 4.334      ;
; -1.530 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 3.562      ; 4.663      ;
; -1.457 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 3.561      ; 4.631      ;
; -1.424 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 3.560      ; 4.598      ;
; -1.188 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 3.523      ; 4.334      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.214 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.227     ; 2.527      ;
; -2.195 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.226     ; 2.509      ;
; -2.194 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.226     ; 2.508      ;
; -2.077 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.189     ; 2.428      ;
; -2.053 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.227     ; 2.366      ;
; -2.010 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.050      ;
; -1.990 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.189     ; 2.341      ;
; -1.988 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.028      ;
; -1.987 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.027      ;
; -1.978 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.228     ; 2.290      ;
; -1.967 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.226     ; 2.281      ;
; -1.916 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.960      ;
; -1.912 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.228     ; 2.224      ;
; -1.849 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.889      ;
; -1.839 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.500        ; -0.232     ; 2.147      ;
; -1.831 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.189     ; 2.182      ;
; -1.829 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.873      ;
; -1.810 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.227     ; 2.123      ;
; -1.790 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.500        ; -0.193     ; 2.137      ;
; -1.786 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.500        ; -0.230     ; 2.096      ;
; -1.784 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.193     ; 2.131      ;
; -1.780 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.820      ;
; -1.760 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.800      ;
; -1.735 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.500        ; -0.224     ; 2.051      ;
; -1.714 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.754      ;
; -1.670 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.714      ;
; -1.641 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; clk          ; clk         ; 1.000        ; -0.004     ; 2.677      ;
; -1.629 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.669      ;
; -1.623 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.663      ;
; -1.606 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.646      ;
; -1.579 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; clk          ; clk         ; 1.000        ; -0.004     ; 2.615      ;
; -1.531 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.003      ; 2.574      ;
; -0.672 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.546      ;
; -0.654 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.528      ;
; -0.426 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.300      ;
; -0.414 ; dsf_datareg:b2v_inst1|q[3]~1          ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.500        ; -0.243     ; 0.711      ;
; -0.414 ; dsf_datareg:b2v_inst1|q[1]~9          ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.500        ; -0.242     ; 0.712      ;
; -0.356 ; dsf_datareg:b2v_inst1|q[2]~5          ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.500        ; -0.205     ; 0.691      ;
; -0.303 ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.500        ; 3.330      ; 4.173      ;
; -0.245 ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.500        ; 3.330      ; 4.115      ;
; -0.199 ; dsf_datareg:b2v_inst1|q[0]~13         ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.500        ; -0.048     ; 0.691      ;
; -0.193 ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.500        ; 3.337      ; 4.070      ;
; -0.172 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.546      ;
; -0.154 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.528      ;
; 0.021  ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.500        ; 3.330      ; 3.849      ;
; 0.027  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.330      ; 3.843      ;
; 0.074  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.300      ;
; 0.197  ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 1.000        ; 3.330      ; 4.173      ;
; 0.255  ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 1.000        ; 3.330      ; 4.115      ;
; 0.307  ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 1.000        ; 3.337      ; 4.070      ;
; 0.521  ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 1.000        ; 3.330      ; 3.849      ;
; 0.527  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.330      ; 3.843      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.207 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.330      ; 3.843      ;
; 0.213 ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.000        ; 3.330      ; 3.849      ;
; 0.244 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.884      ;
; 0.245 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.885      ;
; 0.254 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.894      ;
; 0.427 ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.000        ; 3.337      ; 4.070      ;
; 0.479 ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.000        ; 3.330      ; 4.115      ;
; 0.537 ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.000        ; 3.330      ; 4.173      ;
; 0.707 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.330      ; 3.843      ;
; 0.713 ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; -0.500       ; 3.330      ; 3.849      ;
; 0.744 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.884      ;
; 0.745 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.885      ;
; 0.754 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.894      ;
; 0.927 ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; -0.500       ; 3.337      ; 4.070      ;
; 0.933 ; dsf_datareg:b2v_inst1|q[0]~13         ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; -0.500       ; -0.048     ; 0.691      ;
; 0.979 ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; -0.500       ; 3.330      ; 4.115      ;
; 1.037 ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; -0.500       ; 3.330      ; 4.173      ;
; 1.085 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; -0.193     ; 0.698      ;
; 1.090 ; dsf_datareg:b2v_inst1|q[2]~5          ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; -0.500       ; -0.205     ; 0.691      ;
; 1.148 ; dsf_datareg:b2v_inst1|q[3]~1          ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; -0.500       ; -0.243     ; 0.711      ;
; 1.148 ; dsf_datareg:b2v_inst1|q[1]~9          ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; -0.500       ; -0.242     ; 0.712      ;
; 1.550 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.227     ; 1.129      ;
; 1.553 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.226     ; 1.133      ;
; 1.601 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.228     ; 1.179      ;
; 2.265 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.574      ;
; 2.313 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; clk          ; clk         ; 0.000        ; -0.004     ; 2.615      ;
; 2.327 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.633      ;
; 2.340 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.646      ;
; 2.357 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.663      ;
; 2.363 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.669      ;
; 2.375 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; clk          ; clk         ; 0.000        ; -0.004     ; 2.677      ;
; 2.394 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.704      ;
; 2.395 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.705      ;
; 2.404 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.714      ;
; 2.447 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.753      ;
; 2.448 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.754      ;
; 2.469 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; -0.500       ; -0.224     ; 2.051      ;
; 2.494 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.800      ;
; 2.520 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; -0.500       ; -0.230     ; 2.096      ;
; 2.524 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; -0.500       ; -0.193     ; 2.137      ;
; 2.555 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.189     ; 2.172      ;
; 2.556 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.189     ; 2.173      ;
; 2.565 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.189     ; 2.182      ;
; 2.573 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; -0.500       ; -0.232     ; 2.147      ;
; 2.582 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.888      ;
; 2.583 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.889      ;
; 2.646 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.228     ; 2.224      ;
; 2.652 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.958      ;
; 2.701 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.226     ; 2.281      ;
; 2.786 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.227     ; 2.365      ;
; 2.787 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.227     ; 2.366      ;
; 2.859 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.226     ; 2.439      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst_on'                                                                                                                          ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 3.572      ; 3.988      ;
; 0.436 ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 3.573      ; 4.009      ;
; 0.916 ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 3.572      ; 3.988      ;
; 0.936 ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 3.573      ; 4.009      ;
; 1.101 ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 3.542      ; 4.643      ;
; 1.420 ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 3.378      ; 4.798      ;
; 1.601 ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 3.542      ; 4.643      ;
; 1.920 ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 3.378      ; 4.798      ;
; 2.216 ; dsf_datareg:b2v_inst1|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.216      ;
; 2.241 ; dsf_datareg:b2v_inst1|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.241      ;
; 2.991 ; dsf_datareg:b2v_inst1|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~9  ; clk          ; rst_on      ; -0.500       ; 0.242      ; 2.733      ;
; 3.008 ; dsf_datareg:b2v_inst1|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 3.008      ;
; 3.011 ; dsf_datareg:b2v_inst1|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~1  ; clk          ; rst_on      ; -0.500       ; 0.243      ; 2.754      ;
; 3.260 ; dsf_datareg:b2v_inst1|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 3.260      ;
; 3.481 ; dsf_datareg:b2v_inst1|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~5  ; clk          ; rst_on      ; -0.500       ; 0.205      ; 3.186      ;
; 3.994 ; dsf_datareg:b2v_inst1|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~13 ; clk          ; rst_on      ; -0.500       ; 0.048      ; 3.542      ;
+-------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset'                                                                                                                             ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.811 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 3.523      ; 4.334      ;
; 1.038 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 3.560      ; 4.598      ;
; 1.070 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 3.561      ; 4.631      ;
; 1.101 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 3.562      ; 4.663      ;
; 1.311 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; -0.500       ; 3.523      ; 4.334      ;
; 1.538 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; -0.500       ; 3.560      ; 4.598      ;
; 1.570 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; -0.500       ; 3.561      ; 4.631      ;
; 1.601 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; -0.500       ; 3.562      ; 4.663      ;
; 2.579 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.579      ;
; 2.612 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.612      ;
; 2.622 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 2.622      ;
; 2.637 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.637      ;
; 3.372 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; -0.500       ; 0.226      ; 3.098      ;
; 3.408 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; -0.500       ; 0.227      ; 3.135      ;
; 3.439 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; -0.500       ; 0.228      ; 3.167      ;
; 3.461 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; -0.500       ; 0.193      ; 3.154      ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                       ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.208 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.082      ;
; -0.208 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.082      ;
; -0.208 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.082      ;
; -0.199 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.069      ;
; -0.199 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.069      ;
; -0.199 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.069      ;
; -0.186 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.500        ; 3.337      ; 4.063      ;
; -0.173 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.330      ; 4.043      ;
; 0.292  ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.082      ;
; 0.292  ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.082      ;
; 0.292  ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.082      ;
; 0.301  ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.069      ;
; 0.301  ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.069      ;
; 0.301  ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.069      ;
; 0.314  ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 1.000        ; 3.337      ; 4.063      ;
; 0.327  ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.330      ; 4.043      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.330      ; 4.043      ;
; 0.420 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.000        ; 3.337      ; 4.063      ;
; 0.433 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.069      ;
; 0.433 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.069      ;
; 0.433 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.069      ;
; 0.442 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.082      ;
; 0.442 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.082      ;
; 0.442 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.082      ;
; 0.907 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.330      ; 4.043      ;
; 0.920 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; -0.500       ; 3.337      ; 4.063      ;
; 0.933 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.069      ;
; 0.933 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.069      ;
; 0.933 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.069      ;
; 0.942 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.082      ;
; 0.942 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.082      ;
; 0.942 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.082      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[0]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[0]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[1]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[1]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[2]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[2]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[3]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[3]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[0]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[0]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[1]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[1]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[2]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[2]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[3]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[3]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; reset ; Rise       ; reset                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst_on'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; rst_on ; Rise       ; rst_on                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 5.373 ; 5.373 ; Rise       ; clk             ;
; reset     ; clk        ; 1.172 ; 1.172 ; Rise       ; clk             ;
; store     ; clk        ; 3.364 ; 3.364 ; Rise       ; clk             ;
; windows   ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
; enable    ; reset      ; 3.897 ; 3.897 ; Fall       ; reset           ;
; reset     ; reset      ; 2.530 ; 2.530 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.376 ; 3.376 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.685 ; 2.685 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -2.679 ; -2.679 ; Rise       ; clk             ;
; reset     ; clk        ; -0.207 ; -0.207 ; Rise       ; clk             ;
; store     ; clk        ; -2.463 ; -2.463 ; Rise       ; clk             ;
; windows   ; clk        ; -5.073 ; -5.073 ; Rise       ; clk             ;
; enable    ; reset      ; -1.820 ; -1.820 ; Fall       ; reset           ;
; reset     ; reset      ; -0.811 ; -0.811 ; Fall       ; reset           ;
; enable    ; rst_on     ; -1.754 ; -1.754 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; -0.416 ; -0.416 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led_blue  ; clk        ; 12.307 ; 12.307 ; Rise       ; clk             ;
; led_green ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
; led_red   ; clk        ; 10.578 ; 10.578 ; Rise       ; clk             ;
; led_blue  ; clk        ; 7.789  ; 7.789  ; Fall       ; clk             ;
; led_green ; clk        ; 7.362  ; 7.362  ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 10.232 ; 10.232 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 9.048  ; 9.048  ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 8.503  ; 8.503  ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 12.037 ; 12.037 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 10.848 ; 10.848 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 10.308 ; 10.308 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 7.789 ; 7.789 ; Rise       ; clk             ;
; led_green ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
; led_red   ; clk        ; 9.525 ; 9.525 ; Rise       ; clk             ;
; led_blue  ; clk        ; 7.789 ; 7.789 ; Fall       ; clk             ;
; led_green ; clk        ; 7.362 ; 7.362 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 8.007 ; 8.007 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 8.312 ; 8.312 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 7.645 ; 7.645 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 8.007 ; 8.007 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 8.312 ; 8.312 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 7.645 ; 7.645 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 13.939 ; 13.607 ; 13.607 ; 13.939 ;
; enable     ; led_green   ; 13.512 ;        ;        ; 13.512 ;
; enable     ; led_red     ; 9.188  ; 11.878 ; 11.878 ; 9.188  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 10.917 ; 13.214 ; 13.214 ; 10.917 ;
; enable     ; led_green   ; 11.687 ;        ;        ; 11.687 ;
; enable     ; led_red     ; 9.188  ; 11.485 ; 11.485 ; 9.188  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rst_on ; -0.985 ; -3.387        ;
; reset  ; -0.915 ; -3.597        ;
; clk    ; -0.169 ; -0.521        ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk    ; -0.555 ; -4.157        ;
; rst_on ; -0.334 ; -0.876        ;
; reset  ; -0.194 ; -0.535        ;
+--------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.255 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.110 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.380 ; -9.380               ;
; reset  ; -1.380 ; -1.380               ;
; rst_on ; -1.380 ; -1.380               ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst_on'                                                                                                                          ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.985 ; dsf_datareg:b2v_inst1|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~13 ; clk          ; rst_on      ; 0.500        ; -0.097     ; 1.045      ;
; -0.884 ; dsf_datareg:b2v_inst1|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~5  ; clk          ; rst_on      ; 0.500        ; -0.055     ; 0.952      ;
; -0.760 ; dsf_datareg:b2v_inst1|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~9  ; clk          ; rst_on      ; 0.500        ; -0.037     ; 0.838      ;
; -0.758 ; dsf_datareg:b2v_inst1|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~1  ; clk          ; rst_on      ; 0.500        ; -0.037     ; 0.836      ;
; -0.272 ; dsf_datareg:b2v_inst1|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.895      ;
; -0.170 ; dsf_datareg:b2v_inst1|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.827      ;
; -0.012 ; dsf_datareg:b2v_inst1|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.627      ;
; -0.011 ; dsf_datareg:b2v_inst1|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.626      ;
; 0.221  ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 1.608      ; 1.544      ;
; 0.270  ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 1.655      ; 1.508      ;
; 0.446  ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 1.668      ; 1.337      ;
; 0.449  ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 1.668      ; 1.334      ;
; 0.721  ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 1.608      ; 1.544      ;
; 0.770  ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 1.655      ; 1.508      ;
; 0.946  ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 1.668      ; 1.337      ;
; 0.949  ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 1.668      ; 1.334      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset'                                                                                                                             ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.915 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; 0.500        ; -0.041     ; 0.982      ;
; -0.914 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; 0.500        ; -0.058     ; 0.978      ;
; -0.892 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; 0.500        ; -0.042     ; 0.966      ;
; -0.876 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; 0.500        ; -0.043     ; 0.949      ;
; -0.158 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.766      ;
; -0.138 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 0.760      ;
; -0.137 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.753      ;
; -0.123 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.739      ;
; 0.207  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.500        ; 1.666      ; 1.567      ;
; 0.230  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.500        ; 1.665      ; 1.551      ;
; 0.244  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.500        ; 1.664      ; 1.536      ;
; 0.316  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.500        ; 1.647      ; 1.453      ;
; 0.707  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 1.666      ; 1.567      ;
; 0.730  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 1.665      ; 1.551      ;
; 0.744  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 1.664      ; 1.536      ;
; 0.816  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 1.647      ; 1.453      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.169 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.043      ; 0.742      ;
; -0.168 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.043      ; 0.741      ;
; -0.164 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.042      ; 0.736      ;
; -0.101 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.042      ; 0.673      ;
; -0.091 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.043      ; 0.664      ;
; -0.083 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.060      ; 0.673      ;
; -0.082 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.041      ; 0.653      ;
; -0.075 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.041      ; 0.646      ;
; -0.068 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.060      ; 0.658      ;
; -0.042 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.500        ; 0.039      ; 0.611      ;
; -0.029 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.060      ; 0.619      ;
; -0.027 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.042      ; 0.599      ;
; -0.018 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.058      ; 0.606      ;
; -0.017 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.500        ; 0.058      ; 0.605      ;
; -0.016 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.500        ; 0.041      ; 0.587      ;
; 0.009  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.500        ; 0.045      ; 0.566      ;
; 0.078  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.952      ;
; 0.079  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.951      ;
; 0.081  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.949      ;
; 0.141  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.891      ;
; 0.144  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.886      ;
; 0.156  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.874      ;
; 0.156  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.876      ;
; 0.161  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.869      ;
; 0.168  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.862      ;
; 0.195  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.837      ;
; 0.201  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; clk          ; clk         ; 1.000        ; -0.002     ; 0.827      ;
; 0.206  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.824      ;
; 0.207  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.823      ;
; 0.218  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.812      ;
; 0.231  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; clk          ; clk         ; 1.000        ; -0.002     ; 0.797      ;
; 0.254  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.003      ; 0.779      ;
; 0.353  ; dsf_datareg:b2v_inst1|q[1]~9          ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.500        ; 0.037      ; 0.214      ;
; 0.354  ; dsf_datareg:b2v_inst1|q[3]~1          ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.500        ; 0.037      ; 0.213      ;
; 0.380  ; dsf_datareg:b2v_inst1|q[2]~5          ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.500        ; 0.055      ; 0.205      ;
; 0.423  ; dsf_datareg:b2v_inst1|q[0]~13         ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.500        ; 0.097      ; 0.204      ;
; 0.698  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.539      ;
; 0.699  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.538      ;
; 0.776  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.461      ;
; 0.823  ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.500        ; 1.705      ; 1.412      ;
; 0.851  ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.500        ; 1.705      ; 1.384      ;
; 0.876  ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.500        ; 1.710      ; 1.364      ;
; 0.936  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.705      ; 1.299      ;
; 0.937  ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.500        ; 1.705      ; 1.298      ;
; 1.198  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.539      ;
; 1.199  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.538      ;
; 1.276  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.461      ;
; 1.323  ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 1.000        ; 1.705      ; 1.412      ;
; 1.351  ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 1.000        ; 1.705      ; 1.384      ;
; 1.376  ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 1.000        ; 1.710      ; 1.364      ;
; 1.436  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.705      ; 1.299      ;
; 1.437  ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 1.000        ; 1.705      ; 1.298      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.555 ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; 0.000        ; 1.705      ; 1.298      ;
; -0.554 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.705      ; 1.299      ;
; -0.551 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.304      ;
; -0.550 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.305      ;
; -0.543 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.312      ;
; -0.494 ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; 0.000        ; 1.710      ; 1.364      ;
; -0.469 ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; 0.000        ; 1.705      ; 1.384      ;
; -0.441 ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; 0.000        ; 1.705      ; 1.412      ;
; -0.055 ; reset                                 ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; -0.500       ; 1.705      ; 1.298      ;
; -0.054 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.705      ; 1.299      ;
; -0.051 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.304      ;
; -0.050 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.305      ;
; -0.043 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.312      ;
; 0.006  ; reset                                 ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; -0.500       ; 1.710      ; 1.364      ;
; 0.031  ; reset                                 ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; -0.500       ; 1.705      ; 1.384      ;
; 0.059  ; reset                                 ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; -0.500       ; 1.705      ; 1.412      ;
; 0.459  ; dsf_datareg:b2v_inst1|q[0]~13         ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; -0.500       ; 0.097      ; 0.204      ;
; 0.502  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 0.058      ; 0.208      ;
; 0.502  ; dsf_datareg:b2v_inst1|q[2]~5          ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; -0.500       ; 0.055      ; 0.205      ;
; 0.528  ; dsf_datareg:b2v_inst1|q[3]~1          ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; -0.500       ; 0.037      ; 0.213      ;
; 0.529  ; dsf_datareg:b2v_inst1|q[1]~9          ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; -0.500       ; 0.037      ; 0.214      ;
; 0.628  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.779      ;
; 0.632  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.042      ; 0.322      ;
; 0.633  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.043      ; 0.324      ;
; 0.644  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.041      ; 0.333      ;
; 0.651  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.797      ;
; 0.654  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.664  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.675  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.676  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.679  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.829      ;
; 0.680  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.681  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.827      ;
; 0.687  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.837      ;
; 0.713  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.861      ;
; 0.714  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.726  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.737  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.738  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.766  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.873  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; reset        ; clk         ; -0.500       ; 0.045      ; 0.566      ;
; 0.898  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; reset        ; clk         ; -0.500       ; 0.041      ; 0.587      ;
; 0.899  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; reset        ; clk         ; -0.500       ; 0.058      ; 0.605      ;
; 0.903  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.060      ; 0.611      ;
; 0.904  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.060      ; 0.612      ;
; 0.911  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.060      ; 0.619      ;
; 0.924  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; reset        ; clk         ; -0.500       ; 0.039      ; 0.611      ;
; 0.957  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.041      ; 0.646      ;
; 0.973  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.043      ; 0.664      ;
; 0.982  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.042      ; 0.672      ;
; 0.983  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.042      ; 0.673      ;
; 1.013  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.043      ; 0.704      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst_on'                                                                                                                           ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.334 ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 1.668      ; 1.334      ;
; -0.331 ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 1.668      ; 1.337      ;
; -0.147 ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 1.655      ; 1.508      ;
; -0.064 ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 1.608      ; 1.544      ;
; 0.166  ; rst_on                               ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 1.668      ; 1.334      ;
; 0.169  ; rst_on                               ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 1.668      ; 1.337      ;
; 0.353  ; rst_on                               ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 1.655      ; 1.508      ;
; 0.436  ; rst_on                               ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 1.608      ; 1.544      ;
; 0.626  ; dsf_datareg:b2v_inst1|q[1]~9         ; dsf_datareg:b2v_inst1|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.626      ;
; 0.627  ; dsf_datareg:b2v_inst1|q[3]~1         ; dsf_datareg:b2v_inst1|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.627      ;
; 0.827  ; dsf_datareg:b2v_inst1|q[0]~13        ; dsf_datareg:b2v_inst1|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.827      ;
; 0.895  ; dsf_datareg:b2v_inst1|q[2]~5         ; dsf_datareg:b2v_inst1|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.895      ;
; 1.373  ; dsf_datareg:b2v_inst1|q[3]~_emulated ; dsf_datareg:b2v_inst1|q[3]~1  ; clk          ; rst_on      ; -0.500       ; -0.037     ; 0.836      ;
; 1.375  ; dsf_datareg:b2v_inst1|q[1]~_emulated ; dsf_datareg:b2v_inst1|q[1]~9  ; clk          ; rst_on      ; -0.500       ; -0.037     ; 0.838      ;
; 1.507  ; dsf_datareg:b2v_inst1|q[2]~_emulated ; dsf_datareg:b2v_inst1|q[2]~5  ; clk          ; rst_on      ; -0.500       ; -0.055     ; 0.952      ;
; 1.642  ; dsf_datareg:b2v_inst1|q[0]~_emulated ; dsf_datareg:b2v_inst1|q[0]~13 ; clk          ; rst_on      ; -0.500       ; -0.097     ; 1.045      ;
+--------+--------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset'                                                                                                                              ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.194 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 1.647      ; 1.453      ;
; -0.128 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 1.664      ; 1.536      ;
; -0.114 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 1.665      ; 1.551      ;
; -0.099 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 1.666      ; 1.567      ;
; 0.306  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; -0.500       ; 1.647      ; 1.453      ;
; 0.372  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; -0.500       ; 1.664      ; 1.536      ;
; 0.386  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; -0.500       ; 1.665      ; 1.551      ;
; 0.401  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; -0.500       ; 1.666      ; 1.567      ;
; 0.739  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.739      ;
; 0.753  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.753      ;
; 0.760  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 0.760      ;
; 0.766  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.766      ;
; 1.492  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; -0.500       ; -0.043     ; 0.949      ;
; 1.508  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; -0.500       ; -0.042     ; 0.966      ;
; 1.523  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; -0.500       ; -0.041     ; 0.982      ;
; 1.536  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; -0.500       ; -0.058     ; 0.978      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.255 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.982      ;
; 0.255 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.982      ;
; 0.255 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.982      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.263 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.972      ;
; 0.268 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.500        ; 1.710      ; 1.972      ;
; 0.272 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.705      ; 1.963      ;
; 0.755 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.982      ;
; 0.755 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.982      ;
; 0.755 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.982      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.763 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.972      ;
; 0.768 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 1.000        ; 1.710      ; 1.972      ;
; 0.772 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.705      ; 1.963      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.110 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.705      ; 1.963      ;
; 0.114 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; 0.000        ; 1.710      ; 1.972      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.119 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.972      ;
; 0.127 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.982      ;
; 0.127 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.982      ;
; 0.127 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.982      ;
; 0.610 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.705      ; 1.963      ;
; 0.614 ; rst_on    ; dsf_datareg:b2v_inst1|q[2]~_emulated  ; rst_on       ; clk         ; -0.500       ; 1.710      ; 1.972      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst1|q[3]~_emulated  ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst1|q[1]~_emulated  ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.619 ; rst_on    ; dsf_datareg:b2v_inst1|q[0]~_emulated  ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.972      ;
; 0.627 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.982      ;
; 0.627 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.982      ;
; 0.627 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.982      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_inst1|q[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[0]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[0]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[1]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[1]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[2]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[2]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst1|q[3]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst1|q[3]~_emulated|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset ; Rise       ; reset                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst_on'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rst_on ; Rise       ; rst_on                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_inst1|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_inst1|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_inst1|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; 1.182  ; 1.182  ; Rise       ; clk             ;
; reset     ; clk        ; -0.198 ; -0.198 ; Rise       ; clk             ;
; store     ; clk        ; 0.782  ; 0.782  ; Rise       ; clk             ;
; windows   ; clk        ; 2.192  ; 2.192  ; Rise       ; clk             ;
; enable    ; reset      ; 0.869  ; 0.869  ; Fall       ; reset           ;
; reset     ; reset      ; 0.293  ; 0.293  ; Fall       ; reset           ;
; enable    ; rst_on     ; 0.707  ; 0.707  ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.279  ; 0.279  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.476 ; -0.476 ; Rise       ; clk             ;
; reset     ; clk        ; 0.555  ; 0.555  ; Rise       ; clk             ;
; store     ; clk        ; -0.495 ; -0.495 ; Rise       ; clk             ;
; windows   ; clk        ; -1.855 ; -1.855 ; Rise       ; clk             ;
; enable    ; reset      ; -0.290 ; -0.290 ; Fall       ; reset           ;
; reset     ; reset      ; 0.194  ; 0.194  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.263 ; -0.263 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.334  ; 0.334  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
; led_green ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
; led_blue  ; clk        ; 2.926 ; 2.926 ; Fall       ; clk             ;
; led_green ; clk        ; 2.804 ; 2.804 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 3.580 ; 3.580 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 3.229 ; 3.229 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 3.089 ; 3.089 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 4.541 ; 4.541 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 4.186 ; 4.186 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 4.050 ; 4.050 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 2.926 ; 2.926 ; Rise       ; clk             ;
; led_green ; clk        ; 2.804 ; 2.804 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
; led_blue  ; clk        ; 2.926 ; 2.926 ; Fall       ; clk             ;
; led_green ; clk        ; 2.804 ; 2.804 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 2.960 ; 2.960 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 3.060 ; 3.060 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 2.858 ; 2.858 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 2.960 ; 2.960 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 3.060 ; 3.060 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 2.858 ; 2.858 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 4.847 ; 4.739 ; 4.739 ; 4.847 ;
; enable     ; led_green   ; 4.725 ;       ;       ; 4.725 ;
; enable     ; led_red     ; 3.510 ; 4.248 ; 4.248 ; 3.510 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 4.001 ; 4.622 ; 4.622 ; 4.001 ;
; enable     ; led_green   ; 4.219 ;       ;       ; 4.219 ;
; enable     ; led_red     ; 3.510 ; 4.131 ; 4.131 ; 3.510 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.259  ; -0.555 ; -0.208   ; 0.110   ; -1.941              ;
;  clk             ; -2.214  ; -0.555 ; -0.208   ; 0.110   ; -1.941              ;
;  reset           ; -3.868  ; -0.194 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -4.259  ; -0.334 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -45.467 ; -5.568 ; -1.58    ; 0.0     ; -17.695             ;
;  clk             ; -15.310 ; -4.157 ; -1.580   ; 0.000   ; -13.813             ;
;  reset           ; -15.259 ; -0.535 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -14.898 ; -0.876 ; N/A      ; N/A     ; -1.941              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 5.373 ; 5.373 ; Rise       ; clk             ;
; reset     ; clk        ; 1.172 ; 1.172 ; Rise       ; clk             ;
; store     ; clk        ; 3.364 ; 3.364 ; Rise       ; clk             ;
; windows   ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
; enable    ; reset      ; 3.897 ; 3.897 ; Fall       ; reset           ;
; reset     ; reset      ; 2.530 ; 2.530 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.376 ; 3.376 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.685 ; 2.685 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.476 ; -0.476 ; Rise       ; clk             ;
; reset     ; clk        ; 0.555  ; 0.555  ; Rise       ; clk             ;
; store     ; clk        ; -0.495 ; -0.495 ; Rise       ; clk             ;
; windows   ; clk        ; -1.855 ; -1.855 ; Rise       ; clk             ;
; enable    ; reset      ; -0.290 ; -0.290 ; Fall       ; reset           ;
; reset     ; reset      ; 0.194  ; 0.194  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.263 ; -0.263 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.334  ; 0.334  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led_blue  ; clk        ; 12.307 ; 12.307 ; Rise       ; clk             ;
; led_green ; clk        ; 11.123 ; 11.123 ; Rise       ; clk             ;
; led_red   ; clk        ; 10.578 ; 10.578 ; Rise       ; clk             ;
; led_blue  ; clk        ; 7.789  ; 7.789  ; Fall       ; clk             ;
; led_green ; clk        ; 7.362  ; 7.362  ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 10.232 ; 10.232 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 9.048  ; 9.048  ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 8.503  ; 8.503  ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 12.037 ; 12.037 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 10.848 ; 10.848 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 10.308 ; 10.308 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led_blue  ; clk        ; 2.926 ; 2.926 ; Rise       ; clk             ;
; led_green ; clk        ; 2.804 ; 2.804 ; Rise       ; clk             ;
; led_red   ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
; led_blue  ; clk        ; 2.926 ; 2.926 ; Fall       ; clk             ;
; led_green ; clk        ; 2.804 ; 2.804 ; Fall       ; clk             ;
; led_blue  ; rst_on     ; 2.960 ; 2.960 ; Rise       ; rst_on          ;
; led_green ; rst_on     ; 3.060 ; 3.060 ; Rise       ; rst_on          ;
; led_red   ; rst_on     ; 2.858 ; 2.858 ; Rise       ; rst_on          ;
; led_blue  ; rst_on     ; 2.960 ; 2.960 ; Fall       ; rst_on          ;
; led_green ; rst_on     ; 3.060 ; 3.060 ; Fall       ; rst_on          ;
; led_red   ; rst_on     ; 2.858 ; 2.858 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 13.939 ; 13.607 ; 13.607 ; 13.939 ;
; enable     ; led_green   ; 13.512 ;        ;        ; 13.512 ;
; enable     ; led_red     ; 9.188  ; 11.878 ; 11.878 ; 9.188  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 4.001 ; 4.622 ; 4.622 ; 4.001 ;
; enable     ; led_green   ; 4.219 ;       ;       ; 4.219 ;
; enable     ; led_red     ; 3.510 ; 4.131 ; 4.131 ; 3.510 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 08 04:17:35 2022
Info: Command: quartus_sta schematic -c schematic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'schematic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name rst_on rst_on
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst1|reg~3|combout"
    Warning (332126): Node "b2v_inst1|q[0]~14|datab"
    Warning (332126): Node "b2v_inst1|q[0]~14|combout"
    Warning (332126): Node "b2v_inst1|reg~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~0|combout"
    Warning (332126): Node "b2v_inst|q[3]~2|dataa"
    Warning (332126): Node "b2v_inst|q[3]~2|combout"
    Warning (332126): Node "b2v_inst|cnt~0|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~2|combout"
    Warning (332126): Node "b2v_inst|q[1]~10|dataa"
    Warning (332126): Node "b2v_inst|q[1]~10|combout"
    Warning (332126): Node "b2v_inst|cnt~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~3|combout"
    Warning (332126): Node "b2v_inst|q[0]~14|dataa"
    Warning (332126): Node "b2v_inst|q[0]~14|combout"
    Warning (332126): Node "b2v_inst|cnt~3|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|q[2]~6|combout"
    Warning (332126): Node "b2v_inst|cnt~1|datac"
    Warning (332126): Node "b2v_inst|cnt~1|combout"
    Warning (332126): Node "b2v_inst|q[2]~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst1|q[1]~10|combout"
    Warning (332126): Node "b2v_inst1|reg~2|datab"
    Warning (332126): Node "b2v_inst1|reg~2|combout"
    Warning (332126): Node "b2v_inst1|q[1]~10|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst1|q[3]~2|combout"
    Warning (332126): Node "b2v_inst1|reg~0|dataa"
    Warning (332126): Node "b2v_inst1|reg~0|combout"
    Warning (332126): Node "b2v_inst1|q[3]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst1|q[2]~6|combout"
    Warning (332126): Node "b2v_inst1|reg~1|datab"
    Warning (332126): Node "b2v_inst1|reg~1|combout"
    Warning (332126): Node "b2v_inst1|q[2]~6|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.259
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.259       -14.898 rst_on 
    Info (332119):    -3.868       -15.259 reset 
    Info (332119):    -2.214       -15.310 clk 
Info (332146): Worst-case hold slack is 0.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.207         0.000 clk 
    Info (332119):     0.416         0.000 rst_on 
    Info (332119):     0.811         0.000 reset 
Info (332146): Worst-case recovery slack is -0.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.208        -1.580 clk 
Info (332146): Worst-case removal slack is 0.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.407         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -13.813 clk 
    Info (332119):    -1.941        -1.941 reset 
    Info (332119):    -1.941        -1.941 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.985        -3.387 rst_on 
    Info (332119):    -0.915        -3.597 reset 
    Info (332119):    -0.169        -0.521 clk 
Info (332146): Worst-case hold slack is -0.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.555        -4.157 clk 
    Info (332119):    -0.334        -0.876 rst_on 
    Info (332119):    -0.194        -0.535 reset 
Info (332146): Worst-case recovery slack is 0.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.255         0.000 clk 
Info (332146): Worst-case removal slack is 0.110
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.110         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clk 
    Info (332119):    -1.380        -1.380 reset 
    Info (332119):    -1.380        -1.380 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Tue Feb 08 04:17:37 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


