# begin LFP file C:\students_ulic\Gricjuta_Jozwiak_5AiSR2_wtorek_14\VeriLog\Z1\schematUkladIteracyjny.lfp
designfile schematUkladIteracyjny.v
parttype xc2c256-tq144-6
bus_delimiter 0;
set_busdelim_onsave 1;
