# Четвертый проект с применением Nios II: разработка ускорителя вычислений для Nios II

В рамках четвертой практической работы рассматривается возможность использования HDL-модулей собственной разработки.

Состав Qsys/Platform Designer системы:

- **Clock Source** (добавлен по умолчанию)
- **Nios II Processor**
- **On-Chip Memory**
- **Interval Timer**
- **JTAG UART**
- **SDRAM Controller**
- **Altera PLL**
- **PIO (Parallel I/O)** - для подключения кнопок
- **PIO (Parallel I/O)** - для подключения переключателей
- **PIO (Parallel I/O)** - для подключения светодиодов
- **PIO (Parallel I/O)** - для подключения семисегментных индикаторов *(если есть на плате)*
- **System ID Peripheral** - для идентификации Nios-системы

