# Realizacija-VHDL-testnih-okru-enja-za-testiranje-referentnog-10Gbps-Ethernet-preklopnika 

U sklopu navedenog projekta analizirane su i teorijski obrađene komponente referentnog 10Gbps Ethernet preklopnika (poslužitelj ulaznih redova čekanja, 
parser zaglavlja paketa, podudarna tabela, izlazni demultiplekser). Za navedene sklopove, dppsn_scheduler, dppsn_header_parse, dppsn_match_action_table i dppsn_demux
napisana su VHDL testna okruženja, te izvršena testiranja navedenih komponenti koristeći ModelSim simuator. 
