AArch64 MP.RFF+cachesync+ctrl-isb

(* 0x14000000 = B +0 *)

{
int64_t x;
0:X0=0x1400000114000001; 0:X1=P1:L1; 0:X3=x;
1:X1=x;
}

 P0               | P1          ;
    STR X0,[X1]   | LC00:       ;
    DC CVAU, X1   | LDR X0,[X1] ;
    DSB SY        | CBZ X0,LC00 ;
    IC IVAU, X1   | ISB         ;
    DSB SY        | BL L1       ;
    MOV X2,#1     | MOV X8,X9   ;
    STR X2,[X3]   | ISB         ;
                  | BL L1       ;
                  | B Lout      ;
                  | L1:         ;
                  | B Lfail1    ;
                  | L2:         ;
                  | B Lfail2    ;
                  | B Lout      ;
                  | Lfail1:     ;
                  | MOV X9,#1   ;
                  | B L2        ;
                  | Lfail2:     ;
                  | MOV X10,#1  ;
                  | Lout:       ;
exists (1:X9=0 /\ 1:X10=1)
