//////////////////////////////////////////////////////////////////////////////////

module Logic_Gates_tb; 
  reg A, B; 
  wire Y; 
  
  Logic_Gates uut (.Y(Y), .A(A), .B(B)); 

initial begin 
$monitor("A = %b, B = %b, Y = %b", A, B, Y); 
A = 0; B = 0; #10; 
A = 0; B = 1; #10; 
A = 1; B = 0; #10; 
A = 1; B = 1; #10; 
$stop; 
end 

endmodule 

//////////////////////////////////////////////////////////////////////////////////
