# 2.4 マルチプレクサとセレクタの構成と応用

本節では、論理回路において非常に重要な構成要素である **マルチプレクサ（MUX）** と **セレクタ（セレクタ回路／デコーダ）** について学びます。

- **MUX**：複数のデータ入力から1つを選択して出力する回路  
- **セレクタ**：入力制御に応じて1つの出力を High にする回路（デコーダとほぼ同義）

---

## 🔹 マルチプレクサ（MUX）の基本

### ▶ 2入力1出力 MUX（2:1 MUX）

- **入力**：A, B（データ）、S（セレクト）
- **出力**：S=0 なら A を、S=1 なら B を出力

### 論理式：

$Y = \overline{S} \cdot A + S \cdot B$

### 真理値表：

| S | A | B | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |

図2.4-1：2:1 MUX の回路記号と構成図  
![図2.4-1 2:1 MUX構成図](../images/chapter2_mux_2to1.png)

---

## 🔹 MUXの拡張：4:1 MUX

- **データ入力**：A, B, C, D  
- **制御入力**：$S_1$, $S_0$（2ビット）  
- **出力**：$Y = A$（if 00）, $B$（if 01）, $C$（if 10）, $D$（if 11）

図2.4-2：4:1 MUX の構成図  
![図2.4-2 4:1 MUX構成図](../images/chapter2_mux_4to1.png)

---

## 🔹 セレクタ（デコーダ）の基本構成

### ▶ 2→4 デコーダの例

- 入力：$A_1$, $A_0$（2ビット）
- 出力：$Y_0$ ～ $Y_3$（1本だけ "1" になる）

### 出力論理式の例：

$$
\begin{aligned}
Y_0 &= \overline{A_1} \cdot \overline{A_0} \\
Y_1 &= \overline{A_1} \cdot A_0 \\
Y_2 &= A_1 \cdot \overline{A_0} \\
Y_3 &= A_1 \cdot A_0
\end{aligned}
$$

図2.4-3：2→4 デコーダの構成と真理値表  
![図2.4-3 デコーダ構成](../images/chapter2_decoder_2to4.png)

---

## 🔹 MUXとセレクタの応用例

| 用途 | MUX | セレクタ（デコーダ） |
|------|-----|---------------------|
| 演算処理 | 条件分岐、データ選択 | 状態遷移の判定 |
| メモリ制御 | バスの切替 | アドレス指定 |
| 設計最適化 | 条件に応じた論理合成 | イネーブル信号の生成 |

- MUX：**複数のAND＋OR** によって実現
- セレクタ：**複数のAND＋NOT** の合成によって実現

---

## ✅ まとめ

- **MUXとセレクタは「選択機能」を担う基本回路**
- 記述可能な組み合わせ論理として、**論理式 ↔ 回路図** の相互変換が可能
- 次節では、これらを活用した **加算器（Half/Full Adder）** の構成を学ぶ

---

📎 次節：[`2.5_half_full_adder.md`](./2.5_half_full_adder.md)
