// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Cache_2(	// src/main/scala/nutcore/mem/Cache.scala:478:7
  input         clock,	// src/main/scala/nutcore/mem/Cache.scala:478:7
                reset,	// src/main/scala/nutcore/mem/Cache.scala:478:7
  output        io_in_req_ready,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input         io_in_req_valid,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [31:0] io_in_req_bits_addr,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [2:0]  io_in_req_bits_size,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [3:0]  io_in_req_bits_cmd,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [7:0]  io_in_req_bits_wmask,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [63:0] io_in_req_bits_wdata,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output        io_in_resp_valid,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output [3:0]  io_in_resp_bits_cmd,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output [63:0] io_in_resp_bits_rdata,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input         io_out_mem_req_ready,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output        io_out_mem_req_valid,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output [31:0] io_out_mem_req_bits_addr,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output [3:0]  io_out_mem_req_bits_cmd,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  output [63:0] io_out_mem_req_bits_wdata,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input         io_out_mem_resp_valid,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [3:0]  io_out_mem_resp_bits_cmd,	// src/main/scala/nutcore/mem/Cache.scala:122:14
  input  [63:0] io_out_mem_resp_bits_rdata	// src/main/scala/nutcore/mem/Cache.scala:122:14
);

  wire        _arb_io_out_valid;	// src/main/scala/nutcore/mem/Cache.scala:493:19
  wire [31:0] _arb_io_out_bits_addr;	// src/main/scala/nutcore/mem/Cache.scala:493:19
  wire [3:0]  _arb_io_out_bits_cmd;	// src/main/scala/nutcore/mem/Cache.scala:493:19
  wire [7:0]  _arb_io_out_bits_wmask;	// src/main/scala/nutcore/mem/Cache.scala:493:19
  wire [63:0] _arb_io_out_bits_wdata;	// src/main/scala/nutcore/mem/Cache.scala:493:19
  wire        _dataArray_io_r0_req_ready;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r0_resp_data_0_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r0_resp_data_1_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r0_resp_data_2_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r0_resp_data_3_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire        _dataArray_io_r1_req_ready;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r1_resp_data_0_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r1_resp_data_1_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r1_resp_data_2_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire [63:0] _dataArray_io_r1_resp_data_3_data;	// src/main/scala/nutcore/mem/Cache.scala:484:25
  wire        _metaArray_io_r0_req_ready;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire [16:0] _metaArray_io_r0_resp_data_0_tag;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_0_valid;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_0_dirty;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire [16:0] _metaArray_io_r0_resp_data_1_tag;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_1_valid;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_1_dirty;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire [16:0] _metaArray_io_r0_resp_data_2_tag;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_2_valid;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_2_dirty;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire [16:0] _metaArray_io_r0_resp_data_3_tag;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_3_valid;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _metaArray_io_r0_resp_data_3_dirty;	// src/main/scala/nutcore/mem/Cache.scala:483:25
  wire        _s3_io_in_ready;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_out_valid;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [3:0]  _s3_io_out_bits_cmd;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_isFinish;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_dataReadBus_req_valid;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [11:0] _s3_io_dataReadBus_req_bits_setIdx;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_dataWriteBus_req_valid;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [11:0] _s3_io_dataWriteBus_req_bits_setIdx;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [63:0] _s3_io_dataWriteBus_req_bits_data_data;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [3:0]  _s3_io_dataWriteBus_req_bits_waymask;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_metaWriteBus_req_valid;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [8:0]  _s3_io_metaWriteBus_req_bits_setIdx;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [16:0] _s3_io_metaWriteBus_req_bits_data_tag;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_metaWriteBus_req_bits_data_dirty;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire [3:0]  _s3_io_metaWriteBus_req_bits_waymask;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s3_io_dataReadRespToL1;	// src/main/scala/nutcore/mem/Cache.scala:482:18
  wire        _s2_io_in_ready;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_valid;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [31:0] _s2_io_out_bits_req_addr;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [3:0]  _s2_io_out_bits_req_cmd;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [7:0]  _s2_io_out_bits_req_wmask;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_req_wdata;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [16:0] _s2_io_out_bits_metas_0_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_metas_0_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [16:0] _s2_io_out_bits_metas_1_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_metas_1_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [16:0] _s2_io_out_bits_metas_2_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_metas_2_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [16:0] _s2_io_out_bits_metas_3_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_metas_3_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_datas_0_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_datas_1_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_datas_2_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_datas_3_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_hit;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [3:0]  _s2_io_out_bits_waymask;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_mmio;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s2_io_out_bits_isForwardData;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [63:0] _s2_io_out_bits_forwardData_data_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire [3:0]  _s2_io_out_bits_forwardData_waymask;	// src/main/scala/nutcore/mem/Cache.scala:481:18
  wire        _s1_io_in_ready;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire        _s1_io_out_valid;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [31:0] _s1_io_out_bits_req_addr;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [3:0]  _s1_io_out_bits_req_cmd;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [7:0]  _s1_io_out_bits_req_wmask;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [63:0] _s1_io_out_bits_req_wdata;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire        _s1_io_metaReadBus_req_valid;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [8:0]  _s1_io_metaReadBus_req_bits_setIdx;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire        _s1_io_dataReadBus_req_valid;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  wire [11:0] _s1_io_dataReadBus_req_bits_setIdx;	// src/main/scala/nutcore/mem/Cache.scala:480:18
  reg         valid;	// src/main/scala/utils/Pipeline.scala:24:24
  reg  [31:0] s2_io_in_bits_rreq_addr;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [3:0]  s2_io_in_bits_rreq_cmd;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [7:0]  s2_io_in_bits_rreq_wmask;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s2_io_in_bits_rreq_wdata;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         valid_1;	// src/main/scala/utils/Pipeline.scala:24:24
  reg  [31:0] s3_io_in_bits_rreq_addr;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [3:0]  s3_io_in_bits_rreq_cmd;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [7:0]  s3_io_in_bits_rreq_wmask;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rreq_wdata;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [16:0] s3_io_in_bits_rmetas_0_tag;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rmetas_0_dirty;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [16:0] s3_io_in_bits_rmetas_1_tag;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rmetas_1_dirty;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [16:0] s3_io_in_bits_rmetas_2_tag;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rmetas_2_dirty;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [16:0] s3_io_in_bits_rmetas_3_tag;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rmetas_3_dirty;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rdatas_0_data;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rdatas_1_data;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rdatas_2_data;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rdatas_3_data;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rhit;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [3:0]  s3_io_in_bits_rwaymask;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_rmmio;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         s3_io_in_bits_risForwardData;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [63:0] s3_io_in_bits_rforwardData_data_data;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [3:0]  s3_io_in_bits_rforwardData_waymask;	// src/main/scala/utils/Pipeline.scala:30:28
  always @(posedge clock) begin	// src/main/scala/nutcore/mem/Cache.scala:478:7
    automatic logic _s2_io_in_bits_T;	// src/main/scala/utils/Pipeline.scala:26:22
    automatic logic _s3_io_in_bits_T;	// src/main/scala/utils/Pipeline.scala:26:22
    _s2_io_in_bits_T = _s1_io_out_valid & _s2_io_in_ready;	// src/main/scala/nutcore/mem/Cache.scala:480:18, :481:18, src/main/scala/utils/Pipeline.scala:26:22
    _s3_io_in_bits_T = _s2_io_out_valid & _s3_io_in_ready;	// src/main/scala/nutcore/mem/Cache.scala:481:18, :482:18, src/main/scala/utils/Pipeline.scala:26:22
    if (reset) begin	// src/main/scala/nutcore/mem/Cache.scala:478:7
      valid <= 1'h0;	// src/main/scala/nutcore/mem/Cache.scala:122:14, :482:18, :493:19, :502:64, :503:64, src/main/scala/utils/Pipeline.scala:24:24
      valid_1 <= 1'h0;	// src/main/scala/nutcore/mem/Cache.scala:122:14, :482:18, :493:19, :502:64, :503:64, src/main/scala/utils/Pipeline.scala:24:24
    end
    else begin	// src/main/scala/nutcore/mem/Cache.scala:478:7
      valid <= _s2_io_in_bits_T | ~(_s3_io_in_ready & _s2_io_out_valid) & valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, src/main/scala/nutcore/mem/Cache.scala:481:18, :482:18, src/main/scala/utils/Pipeline.scala:24:24, :25:{25,33}, :26:{22,38,46}
      valid_1 <= _s3_io_in_bits_T | ~_s3_io_isFinish & valid_1;	// src/main/scala/nutcore/mem/Cache.scala:482:18, src/main/scala/utils/Pipeline.scala:24:24, :25:{25,33}, :26:{22,38,46}
    end
    if (_s2_io_in_bits_T) begin	// src/main/scala/utils/Pipeline.scala:26:22
      s2_io_in_bits_rreq_addr <= _s1_io_out_bits_req_addr;	// src/main/scala/nutcore/mem/Cache.scala:480:18, src/main/scala/utils/Pipeline.scala:30:28
      s2_io_in_bits_rreq_cmd <= _s1_io_out_bits_req_cmd;	// src/main/scala/nutcore/mem/Cache.scala:480:18, src/main/scala/utils/Pipeline.scala:30:28
      s2_io_in_bits_rreq_wmask <= _s1_io_out_bits_req_wmask;	// src/main/scala/nutcore/mem/Cache.scala:480:18, src/main/scala/utils/Pipeline.scala:30:28
      s2_io_in_bits_rreq_wdata <= _s1_io_out_bits_req_wdata;	// src/main/scala/nutcore/mem/Cache.scala:480:18, src/main/scala/utils/Pipeline.scala:30:28
    end
    if (_s3_io_in_bits_T) begin	// src/main/scala/utils/Pipeline.scala:26:22
      s3_io_in_bits_rreq_addr <= _s2_io_out_bits_req_addr;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rreq_cmd <= _s2_io_out_bits_req_cmd;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rreq_wmask <= _s2_io_out_bits_req_wmask;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rreq_wdata <= _s2_io_out_bits_req_wdata;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_0_tag <= _s2_io_out_bits_metas_0_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_0_dirty <= _s2_io_out_bits_metas_0_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_1_tag <= _s2_io_out_bits_metas_1_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_1_dirty <= _s2_io_out_bits_metas_1_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_2_tag <= _s2_io_out_bits_metas_2_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_2_dirty <= _s2_io_out_bits_metas_2_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_3_tag <= _s2_io_out_bits_metas_3_tag;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmetas_3_dirty <= _s2_io_out_bits_metas_3_dirty;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rdatas_0_data <= _s2_io_out_bits_datas_0_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rdatas_1_data <= _s2_io_out_bits_datas_1_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rdatas_2_data <= _s2_io_out_bits_datas_2_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rdatas_3_data <= _s2_io_out_bits_datas_3_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rhit <= _s2_io_out_bits_hit;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rwaymask <= _s2_io_out_bits_waymask;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rmmio <= _s2_io_out_bits_mmio;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_risForwardData <= _s2_io_out_bits_isForwardData;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rforwardData_data_data <= _s2_io_out_bits_forwardData_data_data;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
      s3_io_in_bits_rforwardData_waymask <= _s2_io_out_bits_forwardData_waymask;	// src/main/scala/nutcore/mem/Cache.scala:481:18, src/main/scala/utils/Pipeline.scala:30:28
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/nutcore/mem/Cache.scala:478:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/nutcore/mem/Cache.scala:478:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/nutcore/mem/Cache.scala:478:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/nutcore/mem/Cache.scala:478:7
      automatic logic [31:0] _RANDOM[0:20];	// src/main/scala/nutcore/mem/Cache.scala:478:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/nutcore/mem/Cache.scala:478:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/nutcore/mem/Cache.scala:478:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/nutcore/mem/Cache.scala:478:7
        for (logic [4:0] i = 5'h0; i < 5'h15; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;	// src/main/scala/nutcore/mem/Cache.scala:478:7
        end	// src/main/scala/nutcore/mem/Cache.scala:478:7
        valid = _RANDOM[5'h0][0];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:24:24
        s2_io_in_bits_rreq_addr = {_RANDOM[5'h0][31:1], _RANDOM[5'h1][0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:24:24, :30:28
        s2_io_in_bits_rreq_cmd = _RANDOM[5'h1][7:4];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s2_io_in_bits_rreq_wmask = _RANDOM[5'h1][15:8];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s2_io_in_bits_rreq_wdata =
          {_RANDOM[5'h1][31:16], _RANDOM[5'h2], _RANDOM[5'h3][15:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        valid_1 = _RANDOM[5'h3][16];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:24:24, :30:28
        s3_io_in_bits_rreq_addr = {_RANDOM[5'h3][31:17], _RANDOM[5'h4][16:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rreq_cmd = _RANDOM[5'h4][23:20];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rreq_wmask = _RANDOM[5'h4][31:24];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rreq_wdata = {_RANDOM[5'h5], _RANDOM[5'h6]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_0_tag = _RANDOM[5'h7][16:0];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_0_dirty = _RANDOM[5'h7][18];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_1_tag = {_RANDOM[5'h7][31:19], _RANDOM[5'h8][3:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_1_dirty = _RANDOM[5'h8][5];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_2_tag = _RANDOM[5'h8][22:6];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_2_dirty = _RANDOM[5'h8][24];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_3_tag = {_RANDOM[5'h8][31:25], _RANDOM[5'h9][9:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmetas_3_dirty = _RANDOM[5'h9][11];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rdatas_0_data =
          {_RANDOM[5'h9][31:12], _RANDOM[5'hA], _RANDOM[5'hB][11:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rdatas_1_data =
          {_RANDOM[5'hB][31:12], _RANDOM[5'hC], _RANDOM[5'hD][11:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rdatas_2_data =
          {_RANDOM[5'hD][31:12], _RANDOM[5'hE], _RANDOM[5'hF][11:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rdatas_3_data =
          {_RANDOM[5'hF][31:12], _RANDOM[5'h10], _RANDOM[5'h11][11:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rhit = _RANDOM[5'h11][12];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rwaymask = _RANDOM[5'h11][16:13];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rmmio = _RANDOM[5'h11][17];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_risForwardData = _RANDOM[5'h11][18];	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rforwardData_data_data =
          {_RANDOM[5'h11][31], _RANDOM[5'h12], _RANDOM[5'h13][30:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
        s3_io_in_bits_rforwardData_waymask = {_RANDOM[5'h13][31], _RANDOM[5'h14][2:0]};	// src/main/scala/nutcore/mem/Cache.scala:478:7, src/main/scala/utils/Pipeline.scala:30:28
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/nutcore/mem/Cache.scala:478:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/nutcore/mem/Cache.scala:478:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  CacheStage1_2 s1 (	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_in_ready                    (_s1_io_in_ready),
    .io_in_valid                    (_arb_io_out_valid),	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_in_bits_addr                (_arb_io_out_bits_addr),	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_in_bits_cmd                 (_arb_io_out_bits_cmd),	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_in_bits_wmask               (_arb_io_out_bits_wmask),	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_in_bits_wdata               (_arb_io_out_bits_wdata),	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_out_ready                   (_s2_io_in_ready),	// src/main/scala/nutcore/mem/Cache.scala:481:18
    .io_out_valid                   (_s1_io_out_valid),
    .io_out_bits_req_addr           (_s1_io_out_bits_req_addr),
    .io_out_bits_req_cmd            (_s1_io_out_bits_req_cmd),
    .io_out_bits_req_wmask          (_s1_io_out_bits_req_wmask),
    .io_out_bits_req_wdata          (_s1_io_out_bits_req_wdata),
    .io_metaReadBus_req_ready       (_metaArray_io_r0_req_ready),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadBus_req_valid       (_s1_io_metaReadBus_req_valid),
    .io_metaReadBus_req_bits_setIdx (_s1_io_metaReadBus_req_bits_setIdx),
    .io_dataReadBus_req_ready       (_dataArray_io_r0_req_ready),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadBus_req_valid       (_s1_io_dataReadBus_req_valid),
    .io_dataReadBus_req_bits_setIdx (_s1_io_dataReadBus_req_bits_setIdx)
  );
  CacheStage2_2 s2 (	// src/main/scala/nutcore/mem/Cache.scala:481:18
    .clock                               (clock),
    .reset                               (reset),
    .io_in_ready                         (_s2_io_in_ready),
    .io_in_valid                         (valid),	// src/main/scala/utils/Pipeline.scala:24:24
    .io_in_bits_req_addr                 (s2_io_in_bits_rreq_addr),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_cmd                  (s2_io_in_bits_rreq_cmd),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_wmask                (s2_io_in_bits_rreq_wmask),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_wdata                (s2_io_in_bits_rreq_wdata),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_out_ready                        (_s3_io_in_ready),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_out_valid                        (_s2_io_out_valid),
    .io_out_bits_req_addr                (_s2_io_out_bits_req_addr),
    .io_out_bits_req_cmd                 (_s2_io_out_bits_req_cmd),
    .io_out_bits_req_wmask               (_s2_io_out_bits_req_wmask),
    .io_out_bits_req_wdata               (_s2_io_out_bits_req_wdata),
    .io_out_bits_metas_0_tag             (_s2_io_out_bits_metas_0_tag),
    .io_out_bits_metas_0_dirty           (_s2_io_out_bits_metas_0_dirty),
    .io_out_bits_metas_1_tag             (_s2_io_out_bits_metas_1_tag),
    .io_out_bits_metas_1_dirty           (_s2_io_out_bits_metas_1_dirty),
    .io_out_bits_metas_2_tag             (_s2_io_out_bits_metas_2_tag),
    .io_out_bits_metas_2_dirty           (_s2_io_out_bits_metas_2_dirty),
    .io_out_bits_metas_3_tag             (_s2_io_out_bits_metas_3_tag),
    .io_out_bits_metas_3_dirty           (_s2_io_out_bits_metas_3_dirty),
    .io_out_bits_datas_0_data            (_s2_io_out_bits_datas_0_data),
    .io_out_bits_datas_1_data            (_s2_io_out_bits_datas_1_data),
    .io_out_bits_datas_2_data            (_s2_io_out_bits_datas_2_data),
    .io_out_bits_datas_3_data            (_s2_io_out_bits_datas_3_data),
    .io_out_bits_hit                     (_s2_io_out_bits_hit),
    .io_out_bits_waymask                 (_s2_io_out_bits_waymask),
    .io_out_bits_mmio                    (_s2_io_out_bits_mmio),
    .io_out_bits_isForwardData           (_s2_io_out_bits_isForwardData),
    .io_out_bits_forwardData_data_data   (_s2_io_out_bits_forwardData_data_data),
    .io_out_bits_forwardData_waymask     (_s2_io_out_bits_forwardData_waymask),
    .io_metaReadResp_0_tag               (_metaArray_io_r0_resp_data_0_tag),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_0_valid             (_metaArray_io_r0_resp_data_0_valid),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_0_dirty             (_metaArray_io_r0_resp_data_0_dirty),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_1_tag               (_metaArray_io_r0_resp_data_1_tag),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_1_valid             (_metaArray_io_r0_resp_data_1_valid),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_1_dirty             (_metaArray_io_r0_resp_data_1_dirty),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_2_tag               (_metaArray_io_r0_resp_data_2_tag),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_2_valid             (_metaArray_io_r0_resp_data_2_valid),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_2_dirty             (_metaArray_io_r0_resp_data_2_dirty),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_3_tag               (_metaArray_io_r0_resp_data_3_tag),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_3_valid             (_metaArray_io_r0_resp_data_3_valid),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_metaReadResp_3_dirty             (_metaArray_io_r0_resp_data_3_dirty),	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .io_dataReadResp_0_data              (_dataArray_io_r0_resp_data_0_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadResp_1_data              (_dataArray_io_r0_resp_data_1_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadResp_2_data              (_dataArray_io_r0_resp_data_2_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadResp_3_data              (_dataArray_io_r0_resp_data_3_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_metaWriteBus_req_valid           (_s3_io_metaWriteBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_metaWriteBus_req_bits_setIdx     (_s3_io_metaWriteBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_metaWriteBus_req_bits_data_tag   (_s3_io_metaWriteBus_req_bits_data_tag),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_metaWriteBus_req_bits_data_dirty (_s3_io_metaWriteBus_req_bits_data_dirty),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_metaWriteBus_req_bits_waymask    (_s3_io_metaWriteBus_req_bits_waymask),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_dataWriteBus_req_valid           (_s3_io_dataWriteBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_dataWriteBus_req_bits_setIdx     (_s3_io_dataWriteBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_dataWriteBus_req_bits_data_data  (_s3_io_dataWriteBus_req_bits_data_data),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_dataWriteBus_req_bits_waymask    (_s3_io_dataWriteBus_req_bits_waymask)	// src/main/scala/nutcore/mem/Cache.scala:482:18
  );
  CacheStage3_2 s3 (	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .clock                               (clock),
    .reset                               (reset),
    .io_in_ready                         (_s3_io_in_ready),
    .io_in_valid                         (valid_1),	// src/main/scala/utils/Pipeline.scala:24:24
    .io_in_bits_req_addr                 (s3_io_in_bits_rreq_addr),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_cmd                  (s3_io_in_bits_rreq_cmd),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_wmask                (s3_io_in_bits_rreq_wmask),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_req_wdata                (s3_io_in_bits_rreq_wdata),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_0_tag              (s3_io_in_bits_rmetas_0_tag),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_0_dirty            (s3_io_in_bits_rmetas_0_dirty),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_1_tag              (s3_io_in_bits_rmetas_1_tag),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_1_dirty            (s3_io_in_bits_rmetas_1_dirty),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_2_tag              (s3_io_in_bits_rmetas_2_tag),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_2_dirty            (s3_io_in_bits_rmetas_2_dirty),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_3_tag              (s3_io_in_bits_rmetas_3_tag),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_metas_3_dirty            (s3_io_in_bits_rmetas_3_dirty),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_datas_0_data             (s3_io_in_bits_rdatas_0_data),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_datas_1_data             (s3_io_in_bits_rdatas_1_data),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_datas_2_data             (s3_io_in_bits_rdatas_2_data),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_datas_3_data             (s3_io_in_bits_rdatas_3_data),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_hit                      (s3_io_in_bits_rhit),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_waymask                  (s3_io_in_bits_rwaymask),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_mmio                     (s3_io_in_bits_rmmio),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_isForwardData            (s3_io_in_bits_risForwardData),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_forwardData_data_data    (s3_io_in_bits_rforwardData_data_data),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_bits_forwardData_waymask      (s3_io_in_bits_rforwardData_waymask),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_out_valid                        (_s3_io_out_valid),
    .io_out_bits_cmd                     (_s3_io_out_bits_cmd),
    .io_out_bits_rdata                   (io_in_resp_bits_rdata),
    .io_isFinish                         (_s3_io_isFinish),
    .io_dataReadBus_req_ready            (_dataArray_io_r1_req_ready),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadBus_req_valid            (_s3_io_dataReadBus_req_valid),
    .io_dataReadBus_req_bits_setIdx      (_s3_io_dataReadBus_req_bits_setIdx),
    .io_dataReadBus_resp_data_0_data     (_dataArray_io_r1_resp_data_0_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadBus_resp_data_1_data     (_dataArray_io_r1_resp_data_1_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadBus_resp_data_2_data     (_dataArray_io_r1_resp_data_2_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataReadBus_resp_data_3_data     (_dataArray_io_r1_resp_data_3_data),	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .io_dataWriteBus_req_valid           (_s3_io_dataWriteBus_req_valid),
    .io_dataWriteBus_req_bits_setIdx     (_s3_io_dataWriteBus_req_bits_setIdx),
    .io_dataWriteBus_req_bits_data_data  (_s3_io_dataWriteBus_req_bits_data_data),
    .io_dataWriteBus_req_bits_waymask    (_s3_io_dataWriteBus_req_bits_waymask),
    .io_metaWriteBus_req_valid           (_s3_io_metaWriteBus_req_valid),
    .io_metaWriteBus_req_bits_setIdx     (_s3_io_metaWriteBus_req_bits_setIdx),
    .io_metaWriteBus_req_bits_data_tag   (_s3_io_metaWriteBus_req_bits_data_tag),
    .io_metaWriteBus_req_bits_data_dirty (_s3_io_metaWriteBus_req_bits_data_dirty),
    .io_metaWriteBus_req_bits_waymask    (_s3_io_metaWriteBus_req_bits_waymask),
    .io_mem_req_ready                    (io_out_mem_req_ready),
    .io_mem_req_valid                    (io_out_mem_req_valid),
    .io_mem_req_bits_addr                (io_out_mem_req_bits_addr),
    .io_mem_req_bits_cmd                 (io_out_mem_req_bits_cmd),
    .io_mem_req_bits_wdata               (io_out_mem_req_bits_wdata),
    .io_mem_resp_valid                   (io_out_mem_resp_valid),
    .io_mem_resp_bits_cmd                (io_out_mem_resp_bits_cmd),
    .io_mem_resp_bits_rdata              (io_out_mem_resp_bits_rdata),
    .io_dataReadRespToL1                 (_s3_io_dataReadRespToL1)
  );
  SRAMTemplateWithArbiter_4 metaArray (	// src/main/scala/nutcore/mem/Cache.scala:483:25
    .clock                    (clock),
    .reset                    (reset),
    .io_r0_req_ready         (_metaArray_io_r0_req_ready),
    .io_r0_req_valid         (_s1_io_metaReadBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_r0_req_bits_setIdx   (_s1_io_metaReadBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_r0_resp_data_0_tag   (_metaArray_io_r0_resp_data_0_tag),
    .io_r0_resp_data_0_valid (_metaArray_io_r0_resp_data_0_valid),
    .io_r0_resp_data_0_dirty (_metaArray_io_r0_resp_data_0_dirty),
    .io_r0_resp_data_1_tag   (_metaArray_io_r0_resp_data_1_tag),
    .io_r0_resp_data_1_valid (_metaArray_io_r0_resp_data_1_valid),
    .io_r0_resp_data_1_dirty (_metaArray_io_r0_resp_data_1_dirty),
    .io_r0_resp_data_2_tag   (_metaArray_io_r0_resp_data_2_tag),
    .io_r0_resp_data_2_valid (_metaArray_io_r0_resp_data_2_valid),
    .io_r0_resp_data_2_dirty (_metaArray_io_r0_resp_data_2_dirty),
    .io_r0_resp_data_3_tag   (_metaArray_io_r0_resp_data_3_tag),
    .io_r0_resp_data_3_valid (_metaArray_io_r0_resp_data_3_valid),
    .io_r0_resp_data_3_dirty (_metaArray_io_r0_resp_data_3_dirty),
    .io_wreq_valid           (_s3_io_metaWriteBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_setIdx     (_s3_io_metaWriteBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_data_tag   (_s3_io_metaWriteBus_req_bits_data_tag),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_data_dirty (_s3_io_metaWriteBus_req_bits_data_dirty),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_waymask    (_s3_io_metaWriteBus_req_bits_waymask)	// src/main/scala/nutcore/mem/Cache.scala:482:18
  );
  SRAMTemplateWithArbiter_5 dataArray (	// src/main/scala/nutcore/mem/Cache.scala:484:25
    .clock                   (clock),
    .reset                   (reset),
    .io_r0_req_ready        (_dataArray_io_r0_req_ready),
    .io_r0_req_valid        (_s1_io_dataReadBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_r0_req_bits_setIdx  (_s1_io_dataReadBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_r0_resp_data_0_data (_dataArray_io_r0_resp_data_0_data),
    .io_r0_resp_data_1_data (_dataArray_io_r0_resp_data_1_data),
    .io_r0_resp_data_2_data (_dataArray_io_r0_resp_data_2_data),
    .io_r0_resp_data_3_data (_dataArray_io_r0_resp_data_3_data),
    .io_r1_req_ready        (_dataArray_io_r1_req_ready),
    .io_r1_req_valid        (_s3_io_dataReadBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_r1_req_bits_setIdx  (_s3_io_dataReadBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_r1_resp_data_0_data (_dataArray_io_r1_resp_data_0_data),
    .io_r1_resp_data_1_data (_dataArray_io_r1_resp_data_1_data),
    .io_r1_resp_data_2_data (_dataArray_io_r1_resp_data_2_data),
    .io_r1_resp_data_3_data (_dataArray_io_r1_resp_data_3_data),
    .io_wreq_valid          (_s3_io_dataWriteBus_req_valid),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_setIdx    (_s3_io_dataWriteBus_req_bits_setIdx),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_data_data (_s3_io_dataWriteBus_req_bits_data_data),	// src/main/scala/nutcore/mem/Cache.scala:482:18
    .io_wreq_bits_waymask   (_s3_io_dataWriteBus_req_bits_waymask)	// src/main/scala/nutcore/mem/Cache.scala:482:18
  );
  Arbiter2_SimpleBusReqBundle arb (	// src/main/scala/nutcore/mem/Cache.scala:493:19
    .io_in_0_ready      (/* unused */),
    .io_in_0_valid      (1'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :482:18, :493:19, :502:64, :503:64
    .io_in_0_bits_addr  (32'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :493:19
    .io_in_0_bits_size  (3'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :493:19
    .io_in_0_bits_cmd   (4'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :482:18, :493:19
    .io_in_0_bits_wmask (8'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :493:19
    .io_in_0_bits_wdata (64'h0),	// src/main/scala/nutcore/mem/Cache.scala:122:14, :482:18, :493:19
    .io_in_1_ready      (io_in_req_ready),
    .io_in_1_valid      (io_in_req_valid),
    .io_in_1_bits_addr  (io_in_req_bits_addr),
    .io_in_1_bits_size  (io_in_req_bits_size),
    .io_in_1_bits_cmd   (io_in_req_bits_cmd),
    .io_in_1_bits_wmask (io_in_req_bits_wmask),
    .io_in_1_bits_wdata (io_in_req_bits_wdata),
    .io_out_ready       (_s1_io_in_ready),	// src/main/scala/nutcore/mem/Cache.scala:480:18
    .io_out_valid       (_arb_io_out_valid),
    .io_out_bits_addr   (_arb_io_out_bits_addr),
    .io_out_bits_size   (/* unused */),
    .io_out_bits_cmd    (_arb_io_out_bits_cmd),
    .io_out_bits_wmask  (_arb_io_out_bits_wmask),
    .io_out_bits_wdata  (_arb_io_out_bits_wdata)
  );
  assign io_in_resp_valid =
    ~(_s3_io_out_valid & _s3_io_out_bits_cmd == 4'h4)
    & (_s3_io_out_valid | _s3_io_dataReadRespToL1);	// src/main/scala/bus/simplebus/SimpleBus.scala:95:24, src/main/scala/nutcore/mem/Cache.scala:478:7, :482:18, :510:{26,43,98}
  assign io_in_resp_bits_cmd = _s3_io_out_bits_cmd;	// src/main/scala/nutcore/mem/Cache.scala:478:7, :482:18
endmodule

