Fitter report for DE2_115_WEB_SERVER
Fri Aug 17 16:05:24 2012
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 17 16:05:23 2012          ;
; Quartus II 64-Bit Version          ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; DE2_115_WEB_SERVER                             ;
; Top-level Entity Name              ; DE2_115_WEB_SERVER                             ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 18,518 / 114,480 ( 16 % )                      ;
;     Total combinational functions  ; 15,947 / 114,480 ( 14 % )                      ;
;     Dedicated logic registers      ; 10,983 / 114,480 ( 10 % )                      ;
; Total registers                    ; 11033                                          ;
; Total pins                         ; 340 / 529 ( 64 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 543,968 / 3,981,312 ( 14 % )                   ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                                ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 2                                     ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.83        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  71.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_DQM[0]      ; Missing drive strength               ;
; DRAM_DQM[1]      ; Missing drive strength               ;
; DRAM_DQM[2]      ; Missing drive strength               ;
; DRAM_DQM[3]      ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; SRAM_ADDR[0]     ; Missing drive strength               ;
; SRAM_ADDR[1]     ; Missing drive strength               ;
; SRAM_ADDR[2]     ; Missing drive strength               ;
; SRAM_ADDR[3]     ; Missing drive strength               ;
; SRAM_ADDR[4]     ; Missing drive strength               ;
; SRAM_ADDR[5]     ; Missing drive strength               ;
; SRAM_ADDR[6]     ; Missing drive strength               ;
; SRAM_ADDR[7]     ; Missing drive strength               ;
; SRAM_ADDR[8]     ; Missing drive strength               ;
; SRAM_ADDR[9]     ; Missing drive strength               ;
; SRAM_ADDR[10]    ; Missing drive strength               ;
; SRAM_ADDR[11]    ; Missing drive strength               ;
; SRAM_ADDR[12]    ; Missing drive strength               ;
; SRAM_ADDR[13]    ; Missing drive strength               ;
; SRAM_ADDR[14]    ; Missing drive strength               ;
; SRAM_ADDR[15]    ; Missing drive strength               ;
; SRAM_ADDR[16]    ; Missing drive strength               ;
; SRAM_ADDR[17]    ; Missing drive strength               ;
; SRAM_ADDR[18]    ; Missing drive strength               ;
; SRAM_ADDR[19]    ; Missing drive strength               ;
; SRAM_UB_N        ; Missing drive strength               ;
; SRAM_LB_N        ; Missing drive strength               ;
; SRAM_WE_N        ; Missing drive strength               ;
; SRAM_CE_N        ; Missing drive strength               ;
; SRAM_OE_N        ; Missing drive strength               ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; FL_ADDR[0]       ; Missing drive strength               ;
; FL_ADDR[1]       ; Missing drive strength               ;
; FL_ADDR[2]       ; Missing drive strength               ;
; FL_ADDR[3]       ; Missing drive strength               ;
; FL_ADDR[4]       ; Missing drive strength               ;
; FL_ADDR[5]       ; Missing drive strength               ;
; FL_ADDR[6]       ; Missing drive strength               ;
; FL_ADDR[7]       ; Missing drive strength               ;
; FL_ADDR[8]       ; Missing drive strength               ;
; FL_ADDR[9]       ; Missing drive strength               ;
; FL_ADDR[10]      ; Missing drive strength               ;
; FL_ADDR[11]      ; Missing drive strength               ;
; FL_ADDR[12]      ; Missing drive strength               ;
; FL_ADDR[13]      ; Missing drive strength               ;
; FL_ADDR[14]      ; Missing drive strength               ;
; FL_ADDR[15]      ; Missing drive strength               ;
; FL_ADDR[16]      ; Missing drive strength               ;
; FL_ADDR[17]      ; Missing drive strength               ;
; FL_ADDR[18]      ; Missing drive strength               ;
; FL_ADDR[19]      ; Missing drive strength               ;
; FL_ADDR[20]      ; Missing drive strength               ;
; FL_ADDR[21]      ; Missing drive strength               ;
; FL_ADDR[22]      ; Missing drive strength               ;
; FL_WE_N          ; Missing drive strength               ;
; FL_WP_N          ; Missing drive strength               ;
; FL_RST_N         ; Missing drive strength               ;
; FL_OE_N          ; Missing drive strength               ;
; FL_CE_N          ; Missing drive strength               ;
; LCD_ON           ; Missing drive strength               ;
; LCD_BLON         ; Missing drive strength               ;
; LCD_RW           ; Missing drive strength               ;
; LCD_EN           ; Missing drive strength               ;
; LCD_RS           ; Missing drive strength               ;
; VGA_CLK          ; Missing drive strength               ;
; VGA_HS           ; Missing drive strength               ;
; VGA_VS           ; Missing drive strength               ;
; VGA_BLANK_N      ; Missing drive strength               ;
; VGA_SYNC_N       ; Missing drive strength               ;
; VGA_R[0]         ; Missing drive strength               ;
; VGA_R[1]         ; Missing drive strength               ;
; VGA_R[2]         ; Missing drive strength               ;
; VGA_R[3]         ; Missing drive strength               ;
; VGA_R[4]         ; Missing drive strength               ;
; VGA_R[5]         ; Missing drive strength               ;
; VGA_R[6]         ; Missing drive strength               ;
; VGA_R[7]         ; Missing drive strength               ;
; VGA_G[0]         ; Missing drive strength               ;
; VGA_G[1]         ; Missing drive strength               ;
; VGA_G[2]         ; Missing drive strength               ;
; VGA_G[3]         ; Missing drive strength               ;
; VGA_G[4]         ; Missing drive strength               ;
; VGA_G[5]         ; Missing drive strength               ;
; VGA_G[6]         ; Missing drive strength               ;
; VGA_G[7]         ; Missing drive strength               ;
; VGA_B[0]         ; Missing drive strength               ;
; VGA_B[1]         ; Missing drive strength               ;
; VGA_B[2]         ; Missing drive strength               ;
; VGA_B[3]         ; Missing drive strength               ;
; VGA_B[4]         ; Missing drive strength               ;
; VGA_B[5]         ; Missing drive strength               ;
; VGA_B[6]         ; Missing drive strength               ;
; VGA_B[7]         ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; DRAM_DQ[16]      ; Missing drive strength               ;
; DRAM_DQ[17]      ; Missing drive strength               ;
; DRAM_DQ[18]      ; Missing drive strength               ;
; DRAM_DQ[19]      ; Missing drive strength               ;
; DRAM_DQ[20]      ; Missing drive strength               ;
; DRAM_DQ[21]      ; Missing drive strength               ;
; DRAM_DQ[22]      ; Missing drive strength               ;
; DRAM_DQ[23]      ; Missing drive strength               ;
; DRAM_DQ[24]      ; Missing drive strength               ;
; DRAM_DQ[25]      ; Missing drive strength               ;
; DRAM_DQ[26]      ; Missing drive strength               ;
; DRAM_DQ[27]      ; Missing drive strength               ;
; DRAM_DQ[28]      ; Missing drive strength               ;
; DRAM_DQ[29]      ; Missing drive strength               ;
; DRAM_DQ[30]      ; Missing drive strength               ;
; DRAM_DQ[31]      ; Missing drive strength               ;
; SRAM_DQ[0]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
; ENET0_MDIO       ; Missing drive strength and slew rate ;
; FL_DQ[0]         ; Missing drive strength               ;
; FL_DQ[1]         ; Missing drive strength               ;
; FL_DQ[2]         ; Missing drive strength               ;
; FL_DQ[3]         ; Missing drive strength               ;
; FL_DQ[4]         ; Missing drive strength               ;
; FL_DQ[5]         ; Missing drive strength               ;
; FL_DQ[6]         ; Missing drive strength               ;
; FL_DQ[7]         ; Missing drive strength               ;
; LCD_DATA[0]      ; Missing drive strength               ;
; LCD_DATA[1]      ; Missing drive strength               ;
; LCD_DATA[2]      ; Missing drive strength               ;
; LCD_DATA[3]      ; Missing drive strength               ;
; LCD_DATA[4]      ; Missing drive strength               ;
; LCD_DATA[5]      ; Missing drive strength               ;
; LCD_DATA[6]      ; Missing drive strength               ;
; LCD_DATA[7]      ; Missing drive strength               ;
; GPIO[0]          ; Missing drive strength               ;
; GPIO[1]          ; Missing drive strength               ;
; GPIO[2]          ; Missing drive strength               ;
; GPIO[3]          ; Missing drive strength               ;
; GPIO[4]          ; Missing drive strength               ;
; GPIO[5]          ; Missing drive strength               ;
; GPIO[6]          ; Missing drive strength               ;
; GPIO[7]          ; Missing drive strength               ;
; GPIO[8]          ; Missing drive strength               ;
; GPIO[9]          ; Missing drive strength               ;
; GPIO[10]         ; Missing drive strength               ;
; GPIO[11]         ; Missing drive strength               ;
; GPIO[12]         ; Missing drive strength               ;
; GPIO[13]         ; Missing drive strength               ;
; GPIO[14]         ; Missing drive strength               ;
; GPIO[15]         ; Missing drive strength               ;
; GPIO[16]         ; Missing drive strength               ;
; GPIO[17]         ; Missing drive strength               ;
; GPIO[18]         ; Missing drive strength               ;
; GPIO[19]         ; Missing drive strength               ;
; GPIO[20]         ; Missing drive strength               ;
; GPIO[21]         ; Missing drive strength               ;
; GPIO[22]         ; Missing drive strength               ;
; GPIO[23]         ; Missing drive strength               ;
; GPIO[24]         ; Missing drive strength               ;
; GPIO[25]         ; Missing drive strength               ;
; GPIO[26]         ; Missing drive strength               ;
; GPIO[27]         ; Missing drive strength               ;
; GPIO[28]         ; Missing drive strength               ;
; GPIO[29]         ; Missing drive strength               ;
; GPIO[30]         ; Missing drive strength               ;
; GPIO[31]         ; Missing drive strength               ;
; GPIO[32]         ; Missing drive strength               ;
; GPIO[33]         ; Missing drive strength               ;
; GPIO[34]         ; Missing drive strength               ;
; GPIO[35]         ; Missing drive strength               ;
+------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                             ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[0]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[0]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[1]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[1]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[2]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[2]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[3]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[3]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[4]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[4]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[5]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[5]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[6]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[6]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[7]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[7]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[8]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[8]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[9]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[9]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[10]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[10]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[11]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[11]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[12]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[12]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[13]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[13]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[14]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[14]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[15]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[15]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[16]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[17]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[18]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[19]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[20]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[21]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[22]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[23]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[24]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[25]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[26]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[27]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[28]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[29]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[30]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src1[31]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[0]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[0]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[1]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[1]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[2]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[2]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[3]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[3]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[4]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[4]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[5]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[5]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[6]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[6]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[7]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[7]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[8]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[8]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[9]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[9]                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[10]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[10]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[11]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[11]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[12]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[12]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[13]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[13]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[14]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[14]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[15]                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[15]                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_bht_data[0]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_bht_data[1]                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7]                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[0]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[1]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[2]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[2]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[3]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[3]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[4]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[4]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[5]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[5]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[6]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[6]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[7]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[7]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[8]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[8]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[9]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[9]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[10]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[10]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[11]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[11]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[12]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[12]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[13]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[13]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[14]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[14]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[15]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[15]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[16]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[16]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[17]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[17]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[18]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[18]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[19]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[19]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[20]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[20]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[21]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[21]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|address_to_the_ext_flash[22]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[22]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[0]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[1]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[2]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[3]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[4]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[5]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                              ; Q                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[6]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DQ[7]~output                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[0]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[1]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[2]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[3]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[4]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[5]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[6]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_outgoing_tri_state_bridge_flash_data[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DQ[7]~output                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[0]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[1]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[2]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[3]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[4]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[5]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[6]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|incoming_tri_state_bridge_flash_data[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DQ[7]~input                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|read_n_to_the_ext_flash                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_OE_N~output                                                                                                                                                                                                      ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|read_n_to_the_ext_flash                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|select_n_to_the_ext_flash                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_CE_N~output                                                                                                                                                                                                      ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|select_n_to_the_ext_flash                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|write_n_to_the_ext_flash                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_WE_N~output                                                                                                                                                                                                      ; I                ;                       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|write_n_to_the_ext_flash                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; sdram_controller:sdram_ctrl|size[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2                                                                                                                                         ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[12]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[13]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[14]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[15]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[16]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[17]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[18]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[19]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[20]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[21]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; sdram_controller:sdram_ctrl|size[22]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; sdram_controller:sdram_ctrl|size[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value          ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+
; Location                    ;                ;              ; AUD_ADCDAT       ; PIN_D2                 ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_ADCLRCK      ; PIN_C2                 ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_BCLK         ; PIN_F2                 ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACDAT       ; PIN_D1                 ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACLRCK      ; PIN_E3                 ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_XCK          ; PIN_E1                 ; QSF Assignment             ;
; Location                    ;                ;              ; CLOCK2_50        ; PIN_AG14               ; QSF Assignment             ;
; Location                    ;                ;              ; CLOCK3_50        ; PIN_AG15               ; QSF Assignment             ;
; Location                    ;                ;              ; EEP_I2C_SCLK     ; PIN_D14                ; QSF Assignment             ;
; Location                    ;                ;              ; EEP_I2C_SDAT     ; PIN_E14                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_GTX_CLK    ; PIN_C23                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_INT_N      ; PIN_D24                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_LINK100    ; PIN_D13                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_MDC        ; PIN_D23                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_MDIO       ; PIN_D25                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RST_N      ; PIN_D22                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_CLK     ; PIN_B15                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_COL     ; PIN_B22                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_CRS     ; PIN_D20                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DV      ; PIN_A22                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_ER      ; PIN_C24                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_CLK     ; PIN_C22                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_EN      ; PIN_B25                ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_ER      ; PIN_A25                ; QSF Assignment             ;
; Location                    ;                ;              ; ENETCLK_25       ; PIN_A14                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[0]         ; PIN_J10                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[1]         ; PIN_J14                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[2]         ; PIN_H13                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[3]         ; PIN_H14                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[4]         ; PIN_F14                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[5]         ; PIN_E10                ; QSF Assignment             ;
; Location                    ;                ;              ; EX_IO[6]         ; PIN_D9                 ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN0      ; PIN_AH15               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[0]        ; PIN_AE26               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[1]        ; PIN_AE28               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[2]        ; PIN_AE27               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[3]        ; PIN_AF27               ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23                ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27                ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SCLK         ; PIN_B7                 ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SDAT         ; PIN_A8                 ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_RXD         ; PIN_Y15                ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[8]          ; PIN_F17                ; QSF Assignment             ;
; Location                    ;                ;              ; LUCIA            ; PIN_U12                ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[0]      ; PIN_H7                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[1]      ; PIN_C3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_CS_N         ; PIN_A3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK_N[0]    ; PIN_C4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK_N[1]    ; PIN_D4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[0]      ; PIN_J6                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[10]     ; PIN_G1                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[11]     ; PIN_G2                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[12]     ; PIN_G3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[13]     ; PIN_F1                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[14]     ; PIN_F3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[15]     ; PIN_G4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[1]      ; PIN_K4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[2]      ; PIN_J5                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[3]      ; PIN_K3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[4]      ; PIN_J4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[5]      ; PIN_J3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[6]      ; PIN_J7                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[7]      ; PIN_H6                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[8]      ; PIN_H3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[9]      ; PIN_H4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ[0]      ; PIN_J1                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ[1]      ; PIN_B4                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_FSPEED       ; PIN_C6                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT[0]       ; PIN_A6                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT[1]       ; PIN_D5                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_LSPEED       ; PIN_B6                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RD_N         ; PIN_B3                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RST_N        ; PIN_C5                 ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_WR_N         ; PIN_A4                 ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_CLK          ; PIN_G6                 ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_CLK2         ; PIN_G5                 ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_DAT          ; PIN_H5                 ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_DAT2         ; PIN_F5                 ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CLK           ; PIN_AE13               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CMD           ; PIN_AD14               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[0]        ; PIN_AE14               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[1]        ; PIN_AF13               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[2]        ; PIN_AB14               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[3]        ; PIN_AC14               ; QSF Assignment             ;
; Location                    ;                ;              ; SD_WP_N          ; PIN_AF14               ; QSF Assignment             ;
; Location                    ;                ;              ; SMA_CLKIN        ; PIN_AH14               ; QSF Assignment             ;
; Location                    ;                ;              ; SMA_CLKOUT       ; PIN_AE23               ; QSF Assignment             ;
; Location                    ;                ;              ; TD_CLK27         ; PIN_B14                ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[0]       ; PIN_E8                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[1]       ; PIN_A7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[2]       ; PIN_D8                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[3]       ; PIN_C7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[4]       ; PIN_D7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[5]       ; PIN_D6                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[6]       ; PIN_E7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[7]       ; PIN_F7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_HS            ; PIN_E5                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_RESET_N       ; PIN_G7                 ; QSF Assignment             ;
; Location                    ;                ;              ; TD_VS            ; PIN_E4                 ; QSF Assignment             ;
; Location                    ;                ;              ; UART_CTS         ; PIN_G14                ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RTS         ; PIN_J13                ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RXD         ; PIN_G12                ; QSF Assignment             ;
; Location                    ;                ;              ; UART_TXD         ; PIN_G9                 ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_ADCDAT       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_ADCLRCK      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_BCLK         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_DACDAT       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_DACLRCK      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; AUD_XCK          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; CLOCK2_50        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; CLOCK3_50        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_GTX_CLK    ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_INT_N      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_LINK100    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_MDC        ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_MDIO       ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RST_N      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_CLK     ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_COL     ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_CRS     ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_DATA[0] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_DATA[1] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_DATA[2] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_DATA[3] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_DV      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_RX_ER      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_CLK     ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_DATA[0] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_DATA[1] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_DATA[2] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_DATA[3] ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_EN      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENET1_TX_ER      ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; ENETCLK_25       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[0]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[1]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[2]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[3]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[4]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[5]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; EX_IO[6]         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKIN_N1    ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKIN_N2    ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKIN_P1    ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKIN_P2    ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKOUT0     ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKOUT_N1   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKOUT_N2   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKOUT_P1   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_CLKOUT_P2   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_D[0]        ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_D[1]        ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_D[2]        ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_D[3]        ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[0]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[10]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[11]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[12]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[13]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[14]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[15]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[16]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[1]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[2]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[3]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[4]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[5]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[6]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[7]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[8]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_N[9]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[0]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[10]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[11]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[12]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[13]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[14]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[15]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[16]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[1]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[2]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[3]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[4]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[5]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[6]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[7]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[8]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_RX_D_P[9]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[0]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[10]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[11]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[12]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[13]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[14]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[15]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[16]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[1]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[2]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[3]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[4]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[5]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[6]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[7]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[8]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_N[9]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[0]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[10]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[11]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[12]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[13]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[14]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[15]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[16]  ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[1]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[2]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[3]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[4]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[5]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[6]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[7]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[8]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; HSMC_TX_D_P[9]   ; LVDS                   ; QSF Assignment             ;
; I/O Standard                ;                ;              ; I2C_SCLK         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; I2C_SDAT         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; IRDA_RXD         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; LEDG[8]          ; 2.5 V                  ; QSF Assignment             ;
; I/O Standard                ;                ;              ; LUCIA            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_CS_N         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[0]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[10]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[11]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[12]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[13]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[14]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[15]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[1]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[2]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[3]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[4]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[5]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[6]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[7]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[8]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DATA[9]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_FSPEED       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_INT[0]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_INT[1]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_LSPEED       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_RD_N         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_RST_N        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; OTG_WR_N         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; PS2_CLK          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; PS2_CLK2         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; PS2_DAT          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; PS2_DAT2         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_CLK           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_CMD           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_DAT[0]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_DAT[1]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_DAT[2]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_DAT[3]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SD_WP_N          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SMA_CLKIN        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; SMA_CLKOUT       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_CLK27         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[0]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[1]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[2]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[3]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[4]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[5]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[6]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_DATA[7]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_HS            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_RESET_N       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; TD_VS            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; UART_CTS         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; UART_RTS         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; UART_RXD         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ;                ;              ; UART_TXD         ; 3.3-V LVTTL            ; QSF Assignment             ;
; Synchronizer Identification ; dcfifo_75g1    ;              ; rs_dgwp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_7nm1    ;              ; rs_dgwp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_7rm1    ;              ; ws_dgrp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_ipm1    ;              ; rs_dgwp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_ipm1    ;              ; ws_dgrp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_uvf1    ;              ; rs_dgwp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_uvf1    ;              ; ws_dgrp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 28388 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 28388 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 28174   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 198     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 16      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jorge/workspace/VideoSensor/DE2_115-flash/DE2_115_WEB_SERVER.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                            ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                      ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 18,518 / 114,480 ( 16 % )                                                                                                                  ;
;     -- Combinational with no register       ; 7535                                                                                                                                       ;
;     -- Register only                        ; 2571                                                                                                                                       ;
;     -- Combinational with a register        ; 8412                                                                                                                                       ;
;                                             ;                                                                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                                                                            ;
;     -- 4 input functions                    ; 7117                                                                                                                                       ;
;     -- 3 input functions                    ; 5852                                                                                                                                       ;
;     -- <=2 input functions                  ; 2978                                                                                                                                       ;
;     -- Register only                        ; 2571                                                                                                                                       ;
;                                             ;                                                                                                                                            ;
; Logic elements by mode                      ;                                                                                                                                            ;
;     -- normal mode                          ; 11975                                                                                                                                      ;
;     -- arithmetic mode                      ; 3972                                                                                                                                       ;
;                                             ;                                                                                                                                            ;
; Total registers*                            ; 11,033 / 117,053 ( 9 % )                                                                                                                   ;
;     -- Dedicated logic registers            ; 10,983 / 114,480 ( 10 % )                                                                                                                  ;
;     -- I/O registers                        ; 50 / 2,573 ( 2 % )                                                                                                                         ;
;                                             ;                                                                                                                                            ;
; Total LABs:  partially or completely used   ; 1,390 / 7,155 ( 19 % )                                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                                          ;
; Virtual pins                                ; 0                                                                                                                                          ;
; I/O pins                                    ; 340 / 529 ( 64 % )                                                                                                                         ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                                                                                                                             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                                             ;
; Global signals                              ; 17                                                                                                                                         ;
; M9Ks                                        ; 77 / 432 ( 18 % )                                                                                                                          ;
; Total block memory bits                     ; 543,968 / 3,981,312 ( 14 % )                                                                                                               ;
; Total block memory implementation bits      ; 709,632 / 3,981,312 ( 18 % )                                                                                                               ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )                                                                                                                            ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                                             ;
; Global clocks                               ; 17 / 20 ( 85 % )                                                                                                                           ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                              ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 12%                                                                                                                            ;
; Peak interconnect usage (total/H/V)         ; 76% / 72% / 81%                                                                                                                            ;
; Maximum fan-out node                        ; camera_controller:camera_ctrl|clock_buffer:clk_buff|clock_buffer_altclkctrl_7ji:clock_buffer_altclkctrl_7ji_component|wire_clkctrl1_outclk ;
; Maximum fan-out                             ; 4678                                                                                                                                       ;
; Highest non-global fan-out signal           ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|out_y[5]~0                                     ;
; Highest non-global fan-out                  ; 1944                                                                                                                                       ;
; Total fan-out                               ; 94666                                                                                                                                      ;
; Average fan-out                             ; 3.15                                                                                                                                       ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 18388 / 114480 ( 16 % ) ; 130 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 7481                    ; 54                     ; 0                              ;
;     -- Register only                         ; 2563                    ; 8                      ; 0                              ;
;     -- Combinational with a register         ; 8344                    ; 68                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 7066                    ; 51                     ; 0                              ;
;     -- 3 input functions                     ; 5806                    ; 46                     ; 0                              ;
;     -- <=2 input functions                   ; 2953                    ; 25                     ; 0                              ;
;     -- Register only                         ; 2563                    ; 8                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 11857                   ; 118                    ; 0                              ;
;     -- arithmetic mode                       ; 3968                    ; 4                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 10957                   ; 76                     ; 0                              ;
;     -- Dedicated logic registers             ; 10907 / 114480 ( 9 % )  ; 76 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 100                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1383 / 7155 ( 19 % )    ; 11 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 340                     ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 543968                  ; 0                      ; 0                              ;
; Total RAM block bits                         ; 709632                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 77 / 432 ( 17 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 12 / 24 ( 50 % )        ; 0 / 24 ( 0 % )         ; 6 / 24 ( 25 % )                ;
; Double Data Rate I/O output circuitry        ; 34 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 8 / 516 ( 1 % )         ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 5866                    ; 117                    ; 3                              ;
;     -- Registered Input Connections          ; 5543                    ; 84                     ; 0                              ;
;     -- Output Connections                    ; 313                     ; 166                    ; 5507                           ;
;     -- Registered Output Connections         ; 4                       ; 165                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 94839                   ; 822                    ; 5522                           ;
;     -- Registered Connections                ; 40283                   ; 588                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 388                     ; 281                    ; 5510                           ;
;     -- sld_hub:auto_hub                      ; 281                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5510                    ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 76                      ; 22                     ; 3                              ;
;     -- Output Ports                          ; 210                     ; 39                     ; 14                             ;
;     -- Bidir Ports                           ; 101                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 29                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 1                      ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 25                     ; 7                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 133                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_INT_N      ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_LINK100    ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 395                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_COL     ; E15   ; 7        ; 58           ; 73           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_CRS     ; D15   ; 7        ; 58           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_ER      ; D18   ; 7        ; 85           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_TX_CLK     ; B17   ; 7        ; 60           ; 73           ; 7            ; 232                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FL_RY            ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]           ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]           ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]            ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]           ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]           ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]           ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]           ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]           ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]           ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]           ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]           ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]            ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]            ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]            ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]            ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]            ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]            ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]            ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]            ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]            ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]     ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10]    ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11]    ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[12]    ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]     ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]     ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]     ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]     ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]     ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]     ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]     ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]     ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]     ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[0]       ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[1]       ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N       ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE         ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK         ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N        ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[0]      ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[1]      ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[2]      ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[3]      ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N       ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N        ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_MDC        ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ENET0_TX_ER      ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]       ; AG12  ; 3        ; 54           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]      ; AE9   ; 3        ; 27           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]      ; AF9   ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]      ; AA10  ; 3        ; 18           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]      ; AD8   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]      ; AC8   ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]      ; Y10   ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]      ; AA8   ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]      ; AH12  ; 3        ; 54           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]      ; AC12  ; 3        ; 45           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]      ; AD12  ; 3        ; 47           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]       ; AH7   ; 3        ; 16           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]      ; AE10  ; 3        ; 29           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]      ; AD10  ; 3        ; 13           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[22]      ; AD11  ; 3        ; 49           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]       ; Y13   ; 3        ; 52           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]       ; Y14   ; 3        ; 56           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]       ; Y12   ; 3        ; 52           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]       ; AA13  ; 3        ; 52           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]       ; AA12  ; 3        ; 52           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]       ; AB13  ; 3        ; 47           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]       ; AB12  ; 3        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]       ; AB10  ; 3        ; 38           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N          ; AG7   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N          ; AG8   ; 3        ; 18           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N         ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N          ; AC10  ; 3        ; 38           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WP_N          ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]          ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]          ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]          ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]          ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]          ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]          ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]          ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]          ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]          ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]          ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]          ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]          ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]          ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]          ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]          ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]          ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]          ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]          ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON         ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN           ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON           ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS           ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW           ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]          ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]          ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]          ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]          ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]          ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]          ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]          ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]          ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]          ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]         ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]         ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]          ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]          ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]          ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]          ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]          ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]          ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]          ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]          ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]          ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]     ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10]    ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11]    ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12]    ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13]    ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14]    ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15]    ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16]    ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17]    ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[18]    ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[19]    ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]     ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]     ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]     ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]     ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]     ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]     ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]     ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]     ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]     ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N        ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N        ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N        ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N        ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N        ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK_N      ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]         ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]         ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]         ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]         ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]         ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]         ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]         ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]         ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK          ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]         ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]         ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]         ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]         ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]         ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]         ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]         ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]         ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS           ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]         ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]         ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]         ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]         ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]         ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]         ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]         ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]         ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC_N       ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS           ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                           ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE (inverted)                                                                                                                            ; -                   ;
; ENET0_MDIO  ; B21   ; 7        ; 87           ; 73           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn                                                                                        ; -                   ;
; FL_DQ[0]    ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle                                                                      ; -                   ;
; FL_DQ[1]    ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                         ; -                   ;
; FL_DQ[2]    ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                         ; -                   ;
; FL_DQ[3]    ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                         ; -                   ;
; FL_DQ[4]    ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                         ; -                   ;
; FL_DQ[5]    ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                         ; -                   ;
; FL_DQ[6]    ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                         ; -                   ;
; FL_DQ[7]    ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                         ; -                   ;
; GPIO[0]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; 4678                  ; 0                  ; yes    ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[10]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[11]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[12]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[13]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[14]    ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[15]    ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[16]    ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[17]    ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[18]    ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[19]    ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[1]     ; AC15  ; 4        ; 60           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[20]    ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[21]    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[22]    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[23]    ; AD25  ; 4        ; 100          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SDO                                                                                                                                  ; -                   ;
; GPIO[24]    ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[25]    ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[26]    ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[27]    ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[28]    ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[29]    ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[2]     ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[30]    ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[31]    ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[32]    ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[33]    ; AH26  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[34]    ; AH23  ; 4        ; 81           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[35]    ; AG26  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[3]     ; Y17   ; 4        ; 96           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[4]     ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[5]     ; Y16   ; 4        ; 96           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[6]     ; AD21  ; 4        ; 102          ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[7]     ; AE16  ; 4        ; 65           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[8]     ; AD15  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; GPIO[9]     ; AE15  ; 4        ; 60           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                              ; -                   ;
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4] ; -                   ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4 (inverted)                                                                                       ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 28 / 56 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 63 / 63 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 63 / 73 ( 86 % )  ; 3.3V          ; --           ;
; 4        ; 68 / 71 ( 96 % )  ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % )  ; 2.5V          ; --           ;
; 6        ; 8 / 58 ( 14 % )   ; 2.5V          ; --           ;
; 7        ; 50 / 72 ( 69 % )  ; 2.5V          ; --           ;
; 8        ; 30 / 71 ( 42 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------+
; Name                          ; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1 ; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; u6|altpll_component|auto_generated|pll1                              ; DE2_115_SOPC_inst|the_pll|sd1|pll7                                  ;
; PLL mode                      ; Normal                                                               ; Normal                                                              ;
; Compensate clock              ; clock0                                                               ; clock0                                                              ;
; Compensated input/output pins ; --                                                                   ; --                                                                  ;
; Switchover type               ; --                                                                   ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                   ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 599.9 MHz                                                            ; 599.9 MHz                                                           ;
; VCO post scale                ; 2                                                                    ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                 ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                               ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                   ; --                                                                  ;
; VCO divide                    ; --                                                                   ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                             ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                            ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 6                                                                    ; 0                                                                   ;
; M Initial                     ; 2                                                                    ; 1                                                                   ;
; M value                       ; 12                                                                   ; 12                                                                  ;
; N value                       ; 1                                                                    ; 1                                                                   ;
; Charge pump current           ; setting 1                                                            ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                           ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                            ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                   ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                               ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                  ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                   ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                  ; Off                                                                 ;
; PLL location                  ; PLL_1                                                                ; PLL_3                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                             ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                   ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                        ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                   ; --                                                                  ;
+-------------------------------+----------------------------------------------------------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[0]          ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[0] ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[1]          ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -105 (-2917 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[1] ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[2]          ; clock2       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)        ; 1.80 (208 ps)    ; 50/50      ; C2      ; 25            ; 13/12 Odd  ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[2] ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[3]          ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 2       ; 6       ; u6|altpll_component|auto_generated|pll1|clk[3] ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)        ; 0.75 (208 ps)    ; 50/50      ; C1      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115_WEB_SERVER                                                                                                                       ; 18518 (4)   ; 10983 (0)                 ; 50 (50)       ; 543968      ; 77   ; 6            ; 0       ; 3         ; 340  ; 0            ; 7535 (4)     ; 2571 (0)          ; 8412 (0)         ; |DE2_115_WEB_SERVER                                                                                                                                                                                                                                                                                ;              ;
;    |DE2_115_SOPC:DE2_115_SOPC_inst|                                                                                                       ; 14987 (1)   ; 9027 (0)                  ; 0 (0)         ; 363744      ; 55   ; 4            ; 0       ; 2         ; 0    ; 0            ; 5957 (1)     ; 2054 (0)          ; 6976 (0)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst                                                                                                                                                                                                                                                 ;              ;
;       |DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|                                                                                     ; 66 (66)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 20 (20)           ; 19 (19)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0                                                                                                                                                                                                   ;              ;
;       |DE2_115_SOPC_burst_0_downstream_arbitrator:the_DE2_115_SOPC_burst_0_downstream|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0_downstream_arbitrator:the_DE2_115_SOPC_burst_0_downstream                                                                                                                                                                  ;              ;
;       |DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|                                                                                     ; 127 (127)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 43 (43)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1                                                                                                                                                                                                   ;              ;
;       |DE2_115_SOPC_burst_1_downstream_arbitrator:the_DE2_115_SOPC_burst_1_downstream|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1_downstream_arbitrator:the_DE2_115_SOPC_burst_1_downstream                                                                                                                                                                  ;              ;
;       |DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|                                                                                     ; 37 (12)     ; 34 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 13 (7)            ; 21 (5)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0                                                                                                                                                                                                   ;              ;
;          |DE2_115_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                        ;              ;
;          |DE2_115_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                     ;              ;
;          |DE2_115_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                       ;              ;
;          |DE2_115_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                    ;              ;
;          |DE2_115_SOPC_clock_0_master_FSM:master_FSM|                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_master_FSM:master_FSM                                                                                                                                                        ;              ;
;          |DE2_115_SOPC_clock_0_slave_FSM:slave_FSM|                                                                                       ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_slave_FSM:slave_FSM                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                              ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                              ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                              ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                               ;              ;
;       |DE2_115_SOPC_clock_0_in_arbitrator:the_DE2_115_SOPC_clock_0_in|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0_in_arbitrator:the_DE2_115_SOPC_clock_0_in                                                                                                                                                                                  ;              ;
;       |DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch                                                                                                                                                      ;              ;
;       |DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch                                                                                                                                                    ;              ;
;       |DE2_115_SOPC_reset_clk_50_domain_synch_module:DE2_115_SOPC_reset_clk_50_domain_synch|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_clk_50_domain_synch_module:DE2_115_SOPC_reset_clk_50_domain_synch                                                                                                                                                            ;              ;
;       |camera:the_camera|                                                                                                                 ; 261 (0)     ; 184 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 23 (0)            ; 161 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera                                                                                                                                                                                                                               ;              ;
;          |avalon_camera:camera|                                                                                                           ; 261 (261)   ; 184 (184)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 23 (23)           ; 161 (161)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera                                                                                                                                                                                                          ;              ;
;       |camera_s1_arbitrator:the_camera_s1|                                                                                                ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|camera_s1_arbitrator:the_camera_s1                                                                                                                                                                                                              ;              ;
;       |clock_crossing_io:the_clock_crossing_io|                                                                                           ; 243 (9)     ; 194 (5)                   ; 0 (0)         ; 9696        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (4)       ; 74 (0)            ; 120 (3)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io                                                                                                                                                                                                         ;              ;
;          |clock_crossing_io_downstream_fifo:the_downstream_fifo|                                                                          ; 81 (0)      ; 67 (0)                    ; 0 (0)         ; 1504        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 25 (0)            ; 43 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo                                                                                                                                                   ;              ;
;             |dcfifo:downstream_fifo|                                                                                                      ; 81 (0)      ; 67 (0)                    ; 0 (0)         ; 1504        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 25 (0)            ; 43 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo                                                                                                                            ;              ;
;                |dcfifo_uvf1:auto_generated|                                                                                               ; 81 (21)     ; 67 (16)                   ; 0 (0)         ; 1504        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (2)       ; 25 (10)           ; 43 (4)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated                                                                                                 ;              ;
;                   |a_graycounter_ljc:wrptr_gp|                                                                                            ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|a_graycounter_ljc:wrptr_gp                                                                      ;              ;
;                   |a_graycounter_mjc:wrptr_g1p|                                                                                           ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|a_graycounter_mjc:wrptr_g1p                                                                     ;              ;
;                   |a_graycounter_q57:rdptr_g1p|                                                                                           ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|a_graycounter_q57:rdptr_g1p                                                                     ;              ;
;                   |alt_synch_pipe_fkd:rs_dgwp|                                                                                            ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 5 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp                                                                      ;              ;
;                      |dffpipe_ed9:dffpipe15|                                                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe15                                                ;              ;
;                   |alt_synch_pipe_gkd:ws_dgrp|                                                                                            ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 4 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|alt_synch_pipe_gkd:ws_dgrp                                                                      ;              ;
;                      |dffpipe_fd9:dffpipe18|                                                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|alt_synch_pipe_gkd:ws_dgrp|dffpipe_fd9:dffpipe18                                                ;              ;
;                   |altsyncram_uj31:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1504        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram                                                                        ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                   ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                   ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                  ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                  ;              ;
;          |clock_crossing_io_upstream_fifo:the_upstream_fifo|                                                                              ; 155 (0)     ; 122 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 49 (0)            ; 74 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo                                                                                                                                                       ;              ;
;             |dcfifo:upstream_fifo|                                                                                                        ; 155 (0)     ; 122 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 49 (0)            ; 74 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo                                                                                                                                  ;              ;
;                |dcfifo_75g1:auto_generated|                                                                                               ; 155 (43)    ; 122 (31)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (10)      ; 49 (25)           ; 74 (4)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated                                                                                                       ;              ;
;                   |a_gray2bin_ugb:wrptr_g_gray2bin|                                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                       ;              ;
;                   |a_gray2bin_ugb:ws_dgrp_gray2bin|                                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                       ;              ;
;                   |a_graycounter_ojc:wrptr_gp|                                                                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_ojc:wrptr_gp                                                                            ;              ;
;                   |a_graycounter_pjc:wrptr_g1p|                                                                                           ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                           ;              ;
;                   |a_graycounter_t57:rdptr_g1p|                                                                                           ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 11 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                           ;              ;
;                   |alt_synch_pipe_ikd:rs_dgwp|                                                                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                            ;              ;
;                      |dffpipe_hd9:dffpipe15|                                                                                              ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe15                                                      ;              ;
;                   |alt_synch_pipe_jkd:ws_dgrp|                                                                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                            ;              ;
;                      |dffpipe_id9:dffpipe19|                                                                                              ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe19                                                      ;              ;
;                   |altsyncram_qj31:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|altsyncram_qj31:fifo_ram                                                                              ;              ;
;                   |cmpr_a66:rdempty_eq_comp1_msb|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|cmpr_a66:rdempty_eq_comp1_msb                                                                         ;              ;
;                   |cmpr_a66:wrfull_eq_comp1_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|cmpr_a66:wrfull_eq_comp1_msb                                                                          ;              ;
;                   |dffpipe_gd9:ws_brp|                                                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|dffpipe_gd9:ws_brp                                                                                    ;              ;
;                   |dffpipe_gd9:ws_bwp|                                                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|dffpipe_gd9:ws_bwp                                                                                    ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                         ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                         ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                        ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                        ;              ;
;       |clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|                                                                          ; 192 (192)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1                                                                                                                                                                                        ;              ;
;       |clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|                                                                          ; 351 (51)    ; 221 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (36)     ; 1 (0)             ; 223 (15)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1                                                                                                                                                                                        ;              ;
;          |rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|               ; 216 (216)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 137 (137)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1                                                                       ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_instruction_master_to_clock_crossing_io_s1| ; 85 (85)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 72 (72)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_instruction_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_instruction_master_to_clock_crossing_io_s1                                                         ;              ;
;       |cpu:the_cpu|                                                                                                                       ; 2548 (2286) ; 1576 (1391)               ; 0 (0)         ; 290560      ; 41   ; 4            ; 0       ; 2         ; 0    ; 0            ; 972 (894)    ; 340 (296)         ; 1236 (1096)      ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu                                                                                                                                                                                                                                     ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                                              ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                    ;              ;
;                |altsyncram_bpf1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated                                                                                                                                                     ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                                      ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                            ;              ;
;                |altsyncram_ujf1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_ujf1:auto_generated                                                                                                                                             ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                              ;              ;
;                |altsyncram_3hf1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3hf1:auto_generated                                                                                                                                               ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                                  ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                        ;              ;
;                |altsyncram_r3d1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                         ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                                      ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                            ;              ;
;                |altsyncram_8kd1:auto_generated|                                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_8kd1:auto_generated                                                                                                                                             ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                              ;              ;
;                |altsyncram_c5g1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_c5g1:auto_generated                                                                                                                                               ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                                     ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                  ;              ;
;                |mult_add_mgr2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                                     ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                             ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                  ;              ;
;                |mult_add_ogr2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                                     ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                             ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                ; 250 (9)     ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (9)       ; 44 (0)            ; 140 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                                     ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                             ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 43 (0)            ; 53 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                                     ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                            ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                                       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                  ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                  ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                  ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 4 (2)             ; 44 (44)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                                             ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                        ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                         ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                                    ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                               ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                                       ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                                         ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                                         ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                       ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 44 (44)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                                               ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                                    ;              ;
;                   |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                          ;              ;
;                      |altsyncram_f572:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated                           ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                                      ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                            ;              ;
;                |altsyncram_b7f1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated                                                                                                                             ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                                      ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                            ;              ;
;                |altsyncram_c7f1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated                                                                                                                             ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                                   ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                    ; 277 (275)   ; 49 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (191)    ; 2 (1)             ; 84 (83)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                                  ;              ;
;          |timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:timer_s1_irq_from_sa_clock_crossing_cpu_data_master|                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:timer_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                   ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                      ; 138 (138)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 7 (7)             ; 76 (76)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                                    ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                        ; 50 (50)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 17 (17)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                                      ;              ;
;       |eth_ocm_0:the_eth_ocm_0|                                                                                                           ; 2755 (0)    ; 1607 (0)                  ; 0 (0)         ; 62464       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1145 (0)     ; 403 (0)           ; 1207 (0)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0                                                                                                                                                                                                                         ;              ;
;          |eth_ocm:eth_ocm_0|                                                                                                              ; 2755 (171)  ; 1607 (53)                 ; 0 (0)         ; 62464       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1145 (118)   ; 403 (13)          ; 1207 (122)       ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0                                                                                                                                                                                                       ;              ;
;             |eth_avalon:eth_avalon_inst|                                                                                                  ; 1243 (51)   ; 829 (18)                  ; 0 (0)         ; 62464       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 411 (33)     ; 253 (9)           ; 579 (37)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst                                                                                                                                                                            ;              ;
;                |eth_avalon_bd_ram:desc_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram                                                                                                                                                 ;              ;
;                   |altsyncram:ram_rtl_0|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:ram_rtl_0                                                                                                                            ;              ;
;                      |altsyncram_umm1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:ram_rtl_0|altsyncram_umm1:auto_generated                                                                                             ;              ;
;                |eth_avalon_rxdma:eth_rxdma_inst|                                                                                          ; 683 (361)   ; 503 (246)                 ; 0 (0)         ; 49664       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (115)    ; 168 (75)          ; 336 (171)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst                                                                                                                                            ;              ;
;                   |eth_avalon_dma_fifo:eth_rxdma_datafifo|                                                                                ; 189 (0)     ; 147 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 51 (0)            ; 97 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo                                                                                                     ;              ;
;                      |dcfifo:dcfifo_component|                                                                                            ; 189 (0)     ; 147 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 51 (0)            ; 97 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component                                                                             ;              ;
;                         |dcfifo_7rm1:auto_generated|                                                                                      ; 189 (48)    ; 147 (37)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (8)       ; 51 (28)           ; 97 (6)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated                                                  ;              ;
;                            |a_gray2bin_7ib:rdptr_g_gray2bin|                                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                  ;              ;
;                            |a_gray2bin_7ib:rs_dgwp_gray2bin|                                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                  ;              ;
;                            |a_graycounter_1lc:wrptr_gp|                                                                                   ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp                       ;              ;
;                            |a_graycounter_4lc:wrptr_g1p|                                                                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_4lc:wrptr_g1p                      ;              ;
;                            |a_graycounter_677:rdptr_g1p|                                                                                  ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p                      ;              ;
;                            |alt_synch_pipe_rld:rs_dgwp|                                                                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 12 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|alt_synch_pipe_rld:rs_dgwp                       ;              ;
;                               |dffpipe_te9:dffpipe17|                                                                                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 12 (12)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_te9:dffpipe17 ;              ;
;                            |alt_synch_pipe_uld:ws_dgrp|                                                                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 11 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|alt_synch_pipe_uld:ws_dgrp                       ;              ;
;                               |dffpipe_ue9:dffpipe20|                                                                                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_ue9:dffpipe20 ;              ;
;                            |altsyncram_9f11:fifo_ram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|altsyncram_9f11:fifo_ram                         ;              ;
;                            |cmpr_c66:rdempty_eq_comp1_lsb|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|cmpr_c66:rdempty_eq_comp1_lsb                    ;              ;
;                            |cmpr_c66:wrfull_eq_comp_lsb|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|cmpr_c66:wrfull_eq_comp_lsb                      ;              ;
;                            |cmpr_o76:rdfull_eq_comp|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|cmpr_o76:rdfull_eq_comp                          ;              ;
;                            |dffpipe_8d9:rdfull_reg|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|dffpipe_8d9:rdfull_reg                           ;              ;
;                            |dffpipe_pe9:rs_brp|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|dffpipe_pe9:rs_brp                               ;              ;
;                            |dffpipe_pe9:rs_bwp|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|dffpipe_pe9:rs_bwp                               ;              ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                    ;              ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                    ;              ;
;                            |mux_j28:wrfull_eq_comp_lsb_mux|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                   ;              ;
;                            |mux_j28:wrfull_eq_comp_msb_mux|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                   ;              ;
;                   |eth_avalon_dma_fifo:eth_rxdma_errfifo|                                                                                 ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 40 (0)            ; 67 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo                                                                                                      ;              ;
;                      |dcfifo:dcfifo_component|                                                                                            ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 40 (0)            ; 67 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component                                                                              ;              ;
;                         |dcfifo_ipm1:auto_generated|                                                                                      ; 130 (27)    ; 106 (24)                  ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (2)       ; 40 (19)           ; 67 (2)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated                                                   ;              ;
;                            |a_graycounter_0lc:wrptr_gp|                                                                                   ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_0lc:wrptr_gp                        ;              ;
;                            |a_graycounter_577:rdptr_g1p|                                                                                  ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 14 (14)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_577:rdptr_g1p                       ;              ;
;                            |a_graycounter_5lc:wrptr_g1p|                                                                                  ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_5lc:wrptr_g1p                       ;              ;
;                            |alt_synch_pipe_qld:rs_dgwp|                                                                                   ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 11 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|alt_synch_pipe_qld:rs_dgwp                        ;              ;
;                               |dffpipe_ve9:dffpipe16|                                                                                     ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 11 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_ve9:dffpipe16  ;              ;
;                            |alt_synch_pipe_vld:ws_dgrp|                                                                                   ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 10 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|alt_synch_pipe_vld:ws_dgrp                        ;              ;
;                               |dffpipe_0f9:dffpipe19|                                                                                     ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_0f9:dffpipe19  ;              ;
;                            |altsyncram_lc11:fifo_ram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|altsyncram_lc11:fifo_ram                          ;              ;
;                            |cmpr_b66:wrfull_eq_comp1_lsb|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|cmpr_b66:wrfull_eq_comp1_lsb                      ;              ;
;                            |cmpr_b66:wrfull_eq_comp1_msb|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|cmpr_b66:wrfull_eq_comp1_msb                      ;              ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                     ;              ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                     ;              ;
;                            |mux_j28:wrfull_eq_comp_lsb_mux|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                    ;              ;
;                            |mux_j28:wrfull_eq_comp_msb_mux|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                    ;              ;
;                   |eth_dc_reg:rx_busy_dc_reg|                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg                                                                                                                  ;              ;
;                |eth_avalon_txdma:eth_txdma_inst|                                                                                          ; 509 (365)   ; 308 (188)                 ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (175)    ; 76 (33)           ; 234 (159)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst                                                                                                                                            ;              ;
;                   |eth_avalon_dma_fifo:data_fifo|                                                                                         ; 131 (0)     ; 108 (0)                   ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 39 (0)            ; 69 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo                                                                                                              ;              ;
;                      |dcfifo:dcfifo_component|                                                                                            ; 131 (0)     ; 108 (0)                   ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 39 (0)            ; 69 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component                                                                                      ;              ;
;                         |dcfifo_7nm1:auto_generated|                                                                                      ; 131 (36)    ; 108 (28)                  ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (6)       ; 39 (17)           ; 69 (4)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated                                                           ;              ;
;                            |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                           ;              ;
;                            |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                           ;              ;
;                            |a_graycounter_njc:wrptr_gp|                                                                                   ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_njc:wrptr_gp                                ;              ;
;                            |a_graycounter_qjc:wrptr_g1p|                                                                                  ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_qjc:wrptr_g1p                               ;              ;
;                            |a_graycounter_s57:rdptr_g1p|                                                                                  ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_s57:rdptr_g1p                               ;              ;
;                            |alt_synch_pipe_hkd:rs_dgwp|                                                                                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 3 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|alt_synch_pipe_hkd:rs_dgwp                                ;              ;
;                               |dffpipe_kd9:dffpipe16|                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_kd9:dffpipe16          ;              ;
;                            |alt_synch_pipe_kkd:ws_dgrp|                                                                                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 8 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|alt_synch_pipe_kkd:ws_dgrp                                ;              ;
;                               |dffpipe_ld9:dffpipe19|                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|alt_synch_pipe_kkd:ws_dgrp|dffpipe_ld9:dffpipe19          ;              ;
;                            |altsyncram_mc11:fifo_ram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|altsyncram_mc11:fifo_ram                                  ;              ;
;                            |cmpr_a66:rdempty_eq_comp_msb|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|cmpr_a66:rdempty_eq_comp_msb                              ;              ;
;                            |dffpipe_8d9:wrfull_reg|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|dffpipe_8d9:wrfull_reg                                    ;              ;
;                            |dffpipe_jd9:ws_brp|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|dffpipe_jd9:ws_brp                                        ;              ;
;                            |dffpipe_jd9:ws_bwp|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|dffpipe_jd9:ws_bwp                                        ;              ;
;                            |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                             ;              ;
;                            |mux_j28:rdemp_eq_comp_msb_mux|                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                             ;              ;
;                            |mux_j28:wrfull_eq_comp_lsb_mux|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                            ;              ;
;                            |mux_j28:wrfull_eq_comp_msb_mux|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                            ;              ;
;                   |eth_dc_reg:stat_ack_dc_reg|                                                                                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg                                                                                                                 ;              ;
;                   |eth_dc_reg:stat_ready_dc_reg|                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg                                                                                                               ;              ;
;                   |eth_dc_reg:tx_start_dc_reg|                                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg                                                                                                                 ;              ;
;             |eth_maccontrol:maccontrol1|                                                                                                  ; 255 (34)    ; 103 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (29)     ; 15 (0)            ; 100 (5)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1                                                                                                                                                                            ;              ;
;                |eth_receivecontrol:receivecontrol1|                                                                                       ; 125 (125)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 14 (14)           ; 65 (65)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1                                                                                                                                         ;              ;
;                |eth_transmitcontrol:transmitcontrol1|                                                                                     ; 96 (96)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 30 (30)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1                                                                                                                                       ;              ;
;             |eth_macstatus:macstatus1|                                                                                                    ; 66 (66)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 6 (6)             ; 24 (24)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1                                                                                                                                                                              ;              ;
;             |eth_miim:miim1|                                                                                                              ; 127 (47)    ; 76 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (11)      ; 32 (14)           ; 53 (21)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1                                                                                                                                                                                        ;              ;
;                |eth_clockgen:clkgen|                                                                                                      ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen                                                                                                                                                                    ;              ;
;                |eth_outputcontrol:outctrl|                                                                                                ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_outputcontrol:outctrl                                                                                                                                                              ;              ;
;                |eth_shiftreg:shftrg|                                                                                                      ; 45 (45)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 15 (15)           ; 16 (16)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg                                                                                                                                                                    ;              ;
;             |eth_registers:ethreg1|                                                                                                       ; 376 (92)    ; 302 (21)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (71)      ; 56 (9)            ; 246 (37)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1                                                                                                                                                                                 ;              ;
;                |eth_register:COLLCONF_0|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:COLLCONF_0                                                                                                                                                         ;              ;
;                |eth_register:COLLCONF_2|                                                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:COLLCONF_2                                                                                                                                                         ;              ;
;                |eth_register:CTRLMODER_0|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:CTRLMODER_0                                                                                                                                                        ;              ;
;                |eth_register:INT_MASK_0|                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:INT_MASK_0                                                                                                                                                         ;              ;
;                |eth_register:IPGR1_0|                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:IPGR1_0                                                                                                                                                            ;              ;
;                |eth_register:IPGR2_0|                                                                                                     ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:IPGR2_0                                                                                                                                                            ;              ;
;                |eth_register:IPGT_0|                                                                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:IPGT_0                                                                                                                                                             ;              ;
;                |eth_register:MAC_ADDR0_0|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR0_0                                                                                                                                                        ;              ;
;                |eth_register:MAC_ADDR0_1|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR0_1                                                                                                                                                        ;              ;
;                |eth_register:MAC_ADDR0_2|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR0_2                                                                                                                                                        ;              ;
;                |eth_register:MAC_ADDR0_3|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR0_3                                                                                                                                                        ;              ;
;                |eth_register:MAC_ADDR1_0|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR1_0                                                                                                                                                        ;              ;
;                |eth_register:MAC_ADDR1_1|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MAC_ADDR1_1                                                                                                                                                        ;              ;
;                |eth_register:MIIADDRESS_0|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIIADDRESS_0                                                                                                                                                       ;              ;
;                |eth_register:MIIADDRESS_1|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIIADDRESS_1                                                                                                                                                       ;              ;
;                |eth_register:MIICOMMAND0|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIICOMMAND0                                                                                                                                                        ;              ;
;                |eth_register:MIICOMMAND1|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIICOMMAND1                                                                                                                                                        ;              ;
;                |eth_register:MIICOMMAND2|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIICOMMAND2                                                                                                                                                        ;              ;
;                |eth_register:MIIMODER_0|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIIMODER_0                                                                                                                                                         ;              ;
;                |eth_register:MIIMODER_1|                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIIMODER_1                                                                                                                                                         ;              ;
;                |eth_register:MIIRX_DATA|                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIIRX_DATA                                                                                                                                                         ;              ;
;                |eth_register:MIITX_DATA_0|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIITX_DATA_0                                                                                                                                                       ;              ;
;                |eth_register:MIITX_DATA_1|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MIITX_DATA_1                                                                                                                                                       ;              ;
;                |eth_register:MODER_0|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_0                                                                                                                                                            ;              ;
;                |eth_register:MODER_1|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_1                                                                                                                                                            ;              ;
;                |eth_register:MODER_2|                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_2                                                                                                                                                            ;              ;
;                |eth_register:PACKETLEN_0|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:PACKETLEN_0                                                                                                                                                        ;              ;
;                |eth_register:PACKETLEN_1|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:PACKETLEN_1                                                                                                                                                        ;              ;
;                |eth_register:PACKETLEN_2|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:PACKETLEN_2                                                                                                                                                        ;              ;
;                |eth_register:PACKETLEN_3|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:PACKETLEN_3                                                                                                                                                        ;              ;
;                |eth_register:RXHASH0_0|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH0_0                                                                                                                                                          ;              ;
;                |eth_register:RXHASH0_1|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH0_1                                                                                                                                                          ;              ;
;                |eth_register:RXHASH0_2|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH0_2                                                                                                                                                          ;              ;
;                |eth_register:RXHASH0_3|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH0_3                                                                                                                                                          ;              ;
;                |eth_register:RXHASH1_0|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH1_0                                                                                                                                                          ;              ;
;                |eth_register:RXHASH1_1|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH1_1                                                                                                                                                          ;              ;
;                |eth_register:RXHASH1_2|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH1_2                                                                                                                                                          ;              ;
;                |eth_register:RXHASH1_3|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:RXHASH1_3                                                                                                                                                          ;              ;
;                |eth_register:TXCTRL_0|                                                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:TXCTRL_0                                                                                                                                                           ;              ;
;                |eth_register:TXCTRL_1|                                                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:TXCTRL_1                                                                                                                                                           ;              ;
;                |eth_register:TXCTRL_2|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:TXCTRL_2                                                                                                                                                           ;              ;
;                |eth_register:TX_BD_NUM_0|                                                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 5 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:TX_BD_NUM_0                                                                                                                                                        ;              ;
;             |eth_rxethmac:rxethmac1|                                                                                                      ; 318 (55)    ; 107 (40)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (15)     ; 19 (14)           ; 157 (27)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1                                                                                                                                                                                ;              ;
;                |eth_crc:crcrx|                                                                                                            ; 62 (62)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 4 (4)             ; 28 (28)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_crc:crcrx                                                                                                                                                                  ;              ;
;                |eth_rxaddrcheck:rxaddrcheck1|                                                                                             ; 105 (105)   ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 61 (61)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1                                                                                                                                                   ;              ;
;                |eth_rxcounters:rxcounters1|                                                                                               ; 80 (80)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 38 (38)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1                                                                                                                                                     ;              ;
;                |eth_rxstatem:rxstatem1|                                                                                                   ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1                                                                                                                                                         ;              ;
;             |eth_txethmac:txethmac1|                                                                                                      ; 310 (59)    ; 119 (20)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (37)     ; 9 (0)             ; 119 (21)         ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1                                                                                                                                                                                ;              ;
;                |eth_crc:txcrc|                                                                                                            ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_crc:txcrc                                                                                                                                                                  ;              ;
;                |eth_random:random1|                                                                                                       ; 32 (32)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 8 (8)             ; 14 (14)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_random:random1                                                                                                                                                             ;              ;
;                |eth_txcounters:txcounters1|                                                                                               ; 121 (121)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 37 (37)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txcounters:txcounters1                                                                                                                                                     ;              ;
;                |eth_txstatem:txstatem1|                                                                                                   ; 56 (56)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 1 (1)             ; 16 (16)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1                                                                                                                                                         ;              ;
;       |eth_ocm_0_control_port_arbitrator:the_eth_ocm_0_control_port|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_control_port_arbitrator:the_eth_ocm_0_control_port                                                                                                                                                                                    ;              ;
;       |eth_ocm_0_rx_master_arbitrator:the_eth_ocm_0_rx_master|                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_rx_master_arbitrator:the_eth_ocm_0_rx_master                                                                                                                                                                                          ;              ;
;       |eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|                                                                            ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 3 (3)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master                                                                                                                                                                                          ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                           ; 158 (44)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (31)      ; 13 (1)            ; 86 (11)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                                         ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                  ; 64 (64)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 12 (12)           ; 35 (35)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                           ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                               ;              ;
;             |scfifo:rfifo|                                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                  ;              ;
;                |scfifo_jr21:auto_generated|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                       ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                  ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                          ;              ;
;                         |cntr_do7:count_usedw|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                     ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                            ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                  ;              ;
;                      |dpram_nl21:FIFOram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                               ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                   ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                               ;              ;
;             |scfifo:wfifo|                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                  ;              ;
;                |scfifo_jr21:auto_generated|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                       ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                  ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                          ;              ;
;                         |cntr_do7:count_usedw|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                     ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                            ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                  ;              ;
;                      |dpram_nl21:FIFOram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                               ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                   ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                          ;              ;
;       |lcd:the_lcd|                                                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|lcd:the_lcd                                                                                                                                                                                                                                     ;              ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                                                                ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                                              ;              ;
;       |led_pio:the_led_pio|                                                                                                               ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|led_pio:the_led_pio                                                                                                                                                                                                                             ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                                              ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                            ;              ;
;       |pll:the_pll|                                                                                                                       ; 9 (5)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 7 (5)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll                                                                                                                                                                                                                                     ;              ;
;          |pll_altpll_shu2:sd1|                                                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1                                                                                                                                                                                                                 ;              ;
;          |pll_stdsync_sv6:stdsync2|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_stdsync_sv6:stdsync2                                                                                                                                                                                                            ;              ;
;             |pll_dffpipe_l2c:dffpipe3|                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_stdsync_sv6:stdsync2|pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                   ;              ;
;       |sensor:the_sensor|                                                                                                                 ; 307 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 20 (0)            ; 206 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor                                                                                                                                                                                                                               ;              ;
;          |apio_sensor:sensor|                                                                                                             ; 307 (307)   ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 20 (20)           ; 206 (206)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor                                                                                                                                                                                                            ;              ;
;       |sensor_s1_arbitrator:the_sensor_s1|                                                                                                ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|sensor_s1_arbitrator:the_sensor_s1                                                                                                                                                                                                              ;              ;
;       |sram_avalon_slave_arbitrator:the_sram_avalon_slave|                                                                                ; 152 (152)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 29 (29)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave                                                                                                                                                                                              ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                            ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                          ;              ;
;       |timer:the_timer|                                                                                                                   ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 24 (24)           ; 97 (97)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer                                                                                                                                                                                                                                 ;              ;
;       |timer_s1_arbitrator:the_timer_s1|                                                                                                  ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|timer_s1_arbitrator:the_timer_s1                                                                                                                                                                                                                ;              ;
;       |tracker_0:the_tracker_0|                                                                                                           ; 1189 (0)    ; 747 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 438 (0)      ; 168 (0)           ; 583 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_0|                                                                                                       ; 1189 (111)  ; 747 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 438 (23)     ; 168 (31)          ; 583 (178)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1101 (1101) ; 634 (634)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 415 (415)    ; 137 (137)         ; 549 (549)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_0_s1_arbitrator:the_tracker_0_s1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0_s1_arbitrator:the_tracker_0_s1                                                                                                                                                                                                        ;              ;
;       |tracker_1:the_tracker_1|                                                                                                           ; 1178 (0)    ; 747 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 428 (0)      ; 183 (0)           ; 567 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_1|                                                                                                       ; 1178 (125)  ; 747 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 428 (35)     ; 183 (24)          ; 567 (162)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1077 (1077) ; 634 (634)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 393 (393)    ; 159 (159)         ; 525 (525)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_1_s1_arbitrator:the_tracker_1_s1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1_s1_arbitrator:the_tracker_1_s1                                                                                                                                                                                                        ;              ;
;       |tracker_2:the_tracker_2|                                                                                                           ; 1154 (0)    ; 747 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (0)      ; 166 (0)           ; 581 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_2|                                                                                                       ; 1154 (111)  ; 747 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (20)     ; 166 (31)          ; 581 (172)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1070 (1070) ; 634 (634)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 387 (387)    ; 135 (135)         ; 548 (548)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_2_s1_arbitrator:the_tracker_2_s1|                                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2_s1_arbitrator:the_tracker_2_s1                                                                                                                                                                                                        ;              ;
;       |tracker_3:the_tracker_3|                                                                                                           ; 1170 (0)    ; 747 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 422 (0)      ; 179 (0)           ; 569 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_3|                                                                                                       ; 1170 (121)  ; 747 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 422 (30)     ; 179 (21)          ; 569 (166)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1075 (1075) ; 634 (634)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 392 (392)    ; 158 (158)         ; 525 (525)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_3_s1_arbitrator:the_tracker_3_s1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3_s1_arbitrator:the_tracker_3_s1                                                                                                                                                                                                        ;              ;
;       |tracker_4:the_tracker_4|                                                                                                           ; 1198 (0)    ; 748 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 450 (0)      ; 200 (0)           ; 548 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_4|                                                                                                       ; 1198 (109)  ; 748 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 450 (22)     ; 200 (34)          ; 548 (178)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1108 (1108) ; 635 (635)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 428 (428)    ; 166 (166)         ; 514 (514)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_4_s1_arbitrator:the_tracker_4_s1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4_s1_arbitrator:the_tracker_4_s1                                                                                                                                                                                                        ;              ;
;       |tracker_5:the_tracker_5|                                                                                                           ; 1193 (0)    ; 748 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (0)      ; 199 (0)           ; 553 (0)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5                                                                                                                                                                                                                         ;              ;
;          |avalon_locator:tracker_5|                                                                                                       ; 1193 (127)  ; 748 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (36)     ; 199 (22)          ; 553 (159)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5                                                                                                                                                                                                ;              ;
;             |locator:loc|                                                                                                                 ; 1090 (1090) ; 635 (635)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (405)    ; 177 (177)         ; 508 (508)        ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc                                                                                                                                                                                    ;              ;
;       |tracker_5_s1_arbitrator:the_tracker_5_s1|                                                                                          ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5_s1_arbitrator:the_tracker_5_s1                                                                                                                                                                                                        ;              ;
;       |tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|                                            ; 85 (85)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 23 (23)          ; |DE2_115_WEB_SERVER|DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave                                                                                                                                                          ;              ;
;    |camera_controller:camera_ctrl|                                                                                                        ; 1373 (10)   ; 595 (10)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 756 (0)      ; 133 (2)           ; 484 (8)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl                                                                                                                                                                                                                                                  ;              ;
;       |camera_capture:camera_cap|                                                                                                         ; 122 (122)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 2 (2)             ; 68 (68)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|camera_capture:camera_cap                                                                                                                                                                                                                        ;              ;
;       |camera_config:camera_conf|                                                                                                         ; 245 (175)   ; 91 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (101)    ; 12 (0)            ; 100 (74)         ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|camera_config:camera_conf                                                                                                                                                                                                                        ;              ;
;          |I2C_Controller:u0|                                                                                                              ; 70 (70)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 12 (12)           ; 26 (26)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0                                                                                                                                                                                                      ;              ;
;       |clock_buffer:clk_buff|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|clock_buffer:clk_buff                                                                                                                                                                                                                            ;              ;
;          |clock_buffer_altclkctrl_7ji:clock_buffer_altclkctrl_7ji_component|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|clock_buffer:clk_buff|clock_buffer_altclkctrl_7ji:clock_buffer_altclkctrl_7ji_component                                                                                                                                                          ;              ;
;       |raw2rgb:rgb|                                                                                                                       ; 342 (79)    ; 175 (27)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (52)     ; 71 (3)            ; 105 (39)         ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb                                                                                                                                                                                                                                      ;              ;
;          |Line_Buffer:lbuff|                                                                                                              ; 263 (64)    ; 148 (40)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (24)     ; 68 (13)           ; 81 (27)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff                                                                                                                                                                                                                    ;              ;
;             |fifo_prog:fifo|                                                                                                              ; 199 (118)   ; 108 (32)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (86)      ; 55 (9)            ; 54 (25)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo                                                                                                                                                                                                     ;              ;
;                |fifo_ram:mem1|                                                                                                            ; 42 (42)     ; 39 (39)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (23)           ; 17 (17)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem1                                                                                                                                                                                       ;              ;
;                   |altsyncram:data_rtl_3|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem1|altsyncram:data_rtl_3                                                                                                                                                                 ;              ;
;                      |altsyncram_03h1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem1|altsyncram:data_rtl_3|altsyncram_03h1:auto_generated                                                                                                                                  ;              ;
;                |fifo_ram:mem2|                                                                                                            ; 40 (40)     ; 37 (37)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (23)           ; 15 (15)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem2                                                                                                                                                                                       ;              ;
;                   |altsyncram:data_rtl_4|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem2|altsyncram:data_rtl_4                                                                                                                                                                 ;              ;
;                      |altsyncram_g2h1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem2|altsyncram:data_rtl_4|altsyncram_g2h1:auto_generated                                                                                                                                  ;              ;
;       |rgb2hue:hue|                                                                                                                       ; 671 (511)   ; 250 (250)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (248)    ; 46 (46)           ; 220 (188)        ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue                                                                                                                                                                                                                                      ;              ;
;          |lpm_divide:Div0|                                                                                                                ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0                                                                                                                                                                                                                      ;              ;
;             |lpm_divide_2jm:auto_generated|                                                                                               ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated                                                                                                                                                                                        ;              ;
;                |sign_div_unsign_qlh:divider|                                                                                              ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 20 (0)           ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                            ;              ;
;                   |alt_u_div_87f:divider|                                                                                                 ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 20 (20)          ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider                                                                                                                                      ;              ;
;          |lpm_mult:Mult0|                                                                                                                 ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 12 (0)           ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0                                                                                                                                                                                                                       ;              ;
;             |multcore:mult_core|                                                                                                          ; 27 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 12 (4)           ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                    ;              ;
;                |mpar_add:padder|                                                                                                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                    ;              ;
;                   |lpm_add_sub:adder[0]|                                                                                                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                               ;              ;
;                      |add_sub_kgh:auto_generated|                                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                                                                                                                                    ;              ;
;                   |mpar_add:sub_par_add|                                                                                                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                               ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                          ;              ;
;                         |add_sub_ogh:auto_generated|                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|camera_controller:camera_ctrl|rgb2hue:hue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                               ;              ;
;    |display_controller:display_ctrl|                                                                                                      ; 107 (79)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (14)      ; 15 (15)           ; 50 (50)          ; |DE2_115_WEB_SERVER|display_controller:display_ctrl                                                                                                                                                                                                                                                ;              ;
;       |SEG7_LUT_8:u5|                                                                                                                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|display_controller:display_ctrl|SEG7_LUT_8:u5                                                                                                                                                                                                                                  ;              ;
;          |SEG7_LUT:u4|                                                                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|display_controller:display_ctrl|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                      ;              ;
;          |SEG7_LUT:u5|                                                                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|display_controller:display_ctrl|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                      ;              ;
;          |SEG7_LUT:u6|                                                                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|display_controller:display_ctrl|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                      ;              ;
;          |SEG7_LUT:u7|                                                                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|display_controller:display_ctrl|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                      ;              ;
;    |gen_reset_n:net_gen_reset_n|                                                                                                          ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |DE2_115_WEB_SERVER|gen_reset_n:net_gen_reset_n                                                                                                                                                                                                                                                    ;              ;
;    |gen_reset_n:system_gen_reset_n|                                                                                                       ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |DE2_115_WEB_SERVER|gen_reset_n:system_gen_reset_n                                                                                                                                                                                                                                                 ;              ;
;    |sdram_controller:sdram_ctrl|                                                                                                          ; 1297 (23)   ; 918 (0)                   ; 0 (0)         ; 131072      ; 16   ; 2            ; 0       ; 1         ; 0    ; 0            ; 378 (23)     ; 281 (0)           ; 638 (0)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl                                                                                                                                                                                                                                                    ;              ;
;       |lpm_mult:Mult0|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|lpm_mult:Mult0                                                                                                                                                                                                                                     ;              ;
;          |mult_7dt:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                             ;              ;
;       |sdram_control:sdram_ctrl|                                                                                                          ; 1274 (352)  ; 918 (187)                 ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 355 (165)    ; 281 (27)          ; 638 (160)        ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl                                                                                                                                                                                                                           ;              ;
;          |Sdram_FIFO:read_fifo1|                                                                                                          ; 189 (0)     ; 154 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 55 (0)            ; 99 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1                                                                                                                                                                                                     ;              ;
;             |dcfifo:dcfifo_component|                                                                                                     ; 189 (0)     ; 154 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 55 (0)            ; 99 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                             ;              ;
;                |dcfifo_6rp1:auto_generated|                                                                                               ; 189 (50)    ; 154 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (7)       ; 55 (29)           ; 99 (6)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated                                                                                                                                                  ;              ;
;                   |a_gray2bin_8ib:wrptr_g_gray2bin|                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin                                                                                                                  ;              ;
;                   |a_gray2bin_8ib:ws_dgrp_gray2bin|                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin                                                                                                                  ;              ;
;                   |a_graycounter_2lc:wrptr_gp|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp                                                                                                                       ;              ;
;                   |a_graycounter_3lc:wrptr_g1p|                                                                                           ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                      ;              ;
;                   |a_graycounter_777:rdptr_g1p|                                                                                           ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 20 (20)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                      ;              ;
;                   |alt_synch_pipe_sld:rs_dgwp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 13 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                       ;              ;
;                      |dffpipe_re9:dffpipe16|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 13 (13)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe16                                                                                                 ;              ;
;                   |alt_synch_pipe_tld:ws_dgrp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 12 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp                                                                                                                       ;              ;
;                      |dffpipe_se9:dffpipe19|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe19                                                                                                 ;              ;
;                   |altsyncram_8i51:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram                                                                                                                         ;              ;
;                   |cmpr_c66:rdempty_eq_comp_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_msb                                                                                                                     ;              ;
;                   |cmpr_c66:wrfull_eq_comp1_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:wrfull_eq_comp1_msb                                                                                                                     ;              ;
;                   |cmpr_c66:wrfull_eq_comp_lsb|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:wrfull_eq_comp_lsb                                                                                                                      ;              ;
;                   |dffpipe_qe9:ws_brp|                                                                                                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                               ;              ;
;                   |dffpipe_qe9:ws_bwp|                                                                                                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                               ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                    ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                    ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                   ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                   ;              ;
;          |Sdram_FIFO:read_fifo2|                                                                                                          ; 190 (0)     ; 154 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 56 (0)            ; 98 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2                                                                                                                                                                                                     ;              ;
;             |dcfifo:dcfifo_component|                                                                                                     ; 190 (0)     ; 154 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 56 (0)            ; 98 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                             ;              ;
;                |dcfifo_6rp1:auto_generated|                                                                                               ; 190 (52)    ; 154 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (7)       ; 56 (32)           ; 98 (6)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated                                                                                                                                                  ;              ;
;                   |a_gray2bin_8ib:wrptr_g_gray2bin|                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin                                                                                                                  ;              ;
;                   |a_gray2bin_8ib:ws_dgrp_gray2bin|                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin                                                                                                                  ;              ;
;                   |a_graycounter_2lc:wrptr_gp|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp                                                                                                                       ;              ;
;                   |a_graycounter_3lc:wrptr_g1p|                                                                                           ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                      ;              ;
;                   |a_graycounter_777:rdptr_g1p|                                                                                           ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                      ;              ;
;                   |alt_synch_pipe_sld:rs_dgwp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 14 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                       ;              ;
;                      |dffpipe_re9:dffpipe16|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 14 (14)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe16                                                                                                 ;              ;
;                   |alt_synch_pipe_tld:ws_dgrp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 12 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp                                                                                                                       ;              ;
;                      |dffpipe_se9:dffpipe19|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe19                                                                                                 ;              ;
;                   |altsyncram_8i51:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram                                                                                                                         ;              ;
;                   |cmpr_c66:rdempty_eq_comp_lsb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_lsb                                                                                                                     ;              ;
;                   |cmpr_c66:rdempty_eq_comp_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_msb                                                                                                                     ;              ;
;                   |cmpr_c66:wrfull_eq_comp1_lsb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:wrfull_eq_comp1_lsb                                                                                                                     ;              ;
;                   |dffpipe_qe9:ws_brp|                                                                                                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                               ;              ;
;                   |dffpipe_qe9:ws_bwp|                                                                                                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                               ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                    ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                    ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                   ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                   ;              ;
;          |Sdram_FIFO:write_fifo1|                                                                                                         ; 196 (0)     ; 156 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 58 (0)            ; 98 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1                                                                                                                                                                                                    ;              ;
;             |dcfifo:dcfifo_component|                                                                                                     ; 196 (0)     ; 156 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 58 (0)            ; 98 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                            ;              ;
;                |dcfifo_6rp1:auto_generated|                                                                                               ; 196 (52)    ; 156 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 58 (29)           ; 98 (8)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated                                                                                                                                                 ;              ;
;                   |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                 ;              ;
;                   |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                 ;              ;
;                   |a_graycounter_2lc:wrptr_gp|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp                                                                                                                      ;              ;
;                   |a_graycounter_3lc:wrptr_g1p|                                                                                           ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                     ;              ;
;                   |a_graycounter_777:rdptr_g1p|                                                                                           ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                     ;              ;
;                   |alt_synch_pipe_sld:rs_dgwp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 12 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                      ;              ;
;                      |dffpipe_re9:dffpipe16|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe16                                                                                                ;              ;
;                   |alt_synch_pipe_tld:ws_dgrp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp                                                                                                                      ;              ;
;                      |dffpipe_se9:dffpipe19|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe19                                                                                                ;              ;
;                   |altsyncram_8i51:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram                                                                                                                        ;              ;
;                   |cmpr_c66:rdempty_eq_comp_lsb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_lsb                                                                                                                    ;              ;
;                   |cmpr_c66:rdempty_eq_comp_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_msb                                                                                                                    ;              ;
;                   |cmpr_c66:wrfull_eq_comp_msb|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:wrfull_eq_comp_msb                                                                                                                     ;              ;
;                   |dffpipe_qe9:rs_brp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                              ;              ;
;                   |dffpipe_qe9:rs_bwp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                              ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                   ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                   ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                  ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                  ;              ;
;          |Sdram_FIFO:write_fifo2|                                                                                                         ; 198 (0)     ; 156 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 60 (0)            ; 97 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2                                                                                                                                                                                                    ;              ;
;             |dcfifo:dcfifo_component|                                                                                                     ; 198 (0)     ; 156 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 60 (0)            ; 97 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                            ;              ;
;                |dcfifo_6rp1:auto_generated|                                                                                               ; 198 (53)    ; 156 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (7)       ; 60 (32)           ; 97 (7)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated                                                                                                                                                 ;              ;
;                   |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                 ;              ;
;                   |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                 ;              ;
;                   |a_graycounter_2lc:wrptr_gp|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp                                                                                                                      ;              ;
;                   |a_graycounter_3lc:wrptr_g1p|                                                                                           ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                     ;              ;
;                   |a_graycounter_777:rdptr_g1p|                                                                                           ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                     ;              ;
;                   |alt_synch_pipe_sld:rs_dgwp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 12 (0)           ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                      ;              ;
;                      |dffpipe_re9:dffpipe16|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe16                                                                                                ;              ;
;                   |alt_synch_pipe_tld:ws_dgrp|                                                                                            ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp                                                                                                                      ;              ;
;                      |dffpipe_se9:dffpipe19|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe19                                                                                                ;              ;
;                   |altsyncram_8i51:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram                                                                                                                        ;              ;
;                   |cmpr_c66:rdempty_eq_comp_msb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:rdempty_eq_comp_msb                                                                                                                    ;              ;
;                   |cmpr_c66:wrfull_eq_comp1_lsb|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|cmpr_c66:wrfull_eq_comp1_lsb                                                                                                                    ;              ;
;                   |dffpipe_qe9:rs_brp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                              ;              ;
;                   |dffpipe_qe9:rs_bwp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                              ;              ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                   ;              ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                   ;              ;
;                   |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                  ;              ;
;                   |mux_j28:wrfull_eq_comp_msb_mux|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                  ;              ;
;          |command:command1|                                                                                                               ; 67 (67)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 46 (46)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1                                                                                                                                                                                                          ;              ;
;          |control_interface:control1|                                                                                                     ; 87 (87)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 18 (18)           ; 45 (45)          ; |DE2_115_WEB_SERVER|sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1                                                                                                                                                                                                ;              ;
;    |sdram_pll:u6|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_pll:u6                                                                                                                                                                                                                                                                   ;              ;
;       |altpll:altpll_component|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                           ;              ;
;          |altpll_3mr2:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated                                                                                                                                                                                                                ;              ;
;    |sensor_controller:sensor_ctrl|                                                                                                        ; 589 (113)   ; 214 (45)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (58)     ; 80 (8)            ; 277 (47)         ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl                                                                                                                                                                                                                                                  ;              ;
;       |RGB2BIN:u999|                                                                                                                      ; 170 (170)   ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 107 (107)        ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|RGB2BIN:u999                                                                                                                                                                                                                                     ;              ;
;       |counter:stream_counter|                                                                                                            ; 100 (100)   ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 3 (3)             ; 49 (49)          ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|counter:stream_counter                                                                                                                                                                                                                           ;              ;
;       |erosion:eros|                                                                                                                      ; 208 (0)     ; 136 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 69 (0)            ; 76 (8)           ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros                                                                                                                                                                                                                                     ;              ;
;          |fifo3x3:fifo|                                                                                                                   ; 208 (30)    ; 136 (15)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (8)       ; 69 (0)            ; 76 (9)           ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo                                                                                                                                                                                                                        ;              ;
;             |fifo_prg:fbuffer[1].ffbuf|                                                                                                   ; 132 (100)   ; 63 (32)                   ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (53)      ; 29 (8)            ; 49 (39)          ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf                                                                                                                                                                                              ;              ;
;                |ff_ram:mem|                                                                                                               ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 10 (10)          ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|ff_ram:mem                                                                                                                                                                                   ;              ;
;                   |altsyncram:data_rtl_1|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|ff_ram:mem|altsyncram:data_rtl_1                                                                                                                                                             ;              ;
;                      |altsyncram_23h1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|ff_ram:mem|altsyncram:data_rtl_1|altsyncram_23h1:auto_generated                                                                                                                              ;              ;
;             |fifo_prg:fbuffer[2].ffbuf|                                                                                                   ; 32 (0)      ; 31 (0)                    ; 0 (0)         ; 12288       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 21 (0)            ; 10 (0)           ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[2].ffbuf                                                                                                                                                                                              ;              ;
;                |ff_ram:mem|                                                                                                               ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 12288       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 10 (10)          ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[2].ffbuf|ff_ram:mem                                                                                                                                                                                   ;              ;
;                   |altsyncram:data_rtl_2|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[2].ffbuf|ff_ram:mem|altsyncram:data_rtl_2                                                                                                                                                             ;              ;
;                      |altsyncram_23h1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[2].ffbuf|ff_ram:mem|altsyncram:data_rtl_2|altsyncram_23h1:auto_generated                                                                                                                              ;              ;
;             |register3:rbuffer[0].regs|                                                                                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 2 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[0].regs                                                                                                                                                                                              ;              ;
;                |register1:rbuff[0].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[0].regs|register1:rbuff[0].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[1].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[0].regs|register1:rbuff[1].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[2].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[0].regs|register1:rbuff[2].regs                                                                                                                                                                      ;              ;
;             |register3:rbuffer[1].regs|                                                                                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 2 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[1].regs                                                                                                                                                                                              ;              ;
;                |register1:rbuff[0].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[1].regs|register1:rbuff[0].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[1].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[1].regs|register1:rbuff[1].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[2].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[1].regs|register1:rbuff[2].regs                                                                                                                                                                      ;              ;
;             |register3:rbuffer[2].regs|                                                                                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 4 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[2].regs                                                                                                                                                                                              ;              ;
;                |register1:rbuff[0].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[2].regs|register1:rbuff[0].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[1].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[2].regs|register1:rbuff[1].regs                                                                                                                                                                      ;              ;
;                |register1:rbuff[2].regs|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_WEB_SERVER|sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|register3:rbuffer[2].regs|register1:rbuff[2].regs                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                                                     ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |DE2_115_WEB_SERVER|sld_hub:auto_hub                                                                                                                                                                                                                                                               ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DE2_115_WEB_SERVER|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                       ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE2_115_WEB_SERVER|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                     ;              ;
;    |vga_controller:vga_ctrl|                                                                                                              ; 146 (146)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 48 (48)          ; |DE2_115_WEB_SERVER|vga_controller:vga_ctrl                                                                                                                                                                                                                                                        ;              ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; KEY[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[10]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[11]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[12]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[13]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[14]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[15]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[16]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[17]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQM[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQM[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[19]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_UB_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_GTX_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_INT_N      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_MDC        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_EN      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_ER      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_LINK100    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[13]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[14]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[15]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[16]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[17]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[18]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[19]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[20]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[21]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[22]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_WE_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_WP_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RST_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_OE_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_CE_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_RY            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_ON           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_BLON         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_BLANK_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_SYNC_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[1]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[2]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[3]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[4]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[5]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[6]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[7]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[8]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[9]       ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[10]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; DRAM_DQ[11]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[12]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[13]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[14]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; DRAM_DQ[16]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[17]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[18]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[19]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[20]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[21]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[22]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[23]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[24]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[25]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[26]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[27]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[28]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[29]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[30]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[31]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[0]       ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[1]       ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[2]       ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]       ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[4]       ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]       ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[6]       ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[7]       ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[8]       ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[9]       ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[10]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[12]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[13]      ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[14]      ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[15]      ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; ENET0_MDIO       ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; FL_DQ[0]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[1]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[2]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[3]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[4]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[5]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[6]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DQ[7]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; LCD_DATA[0]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; LCD_DATA[2]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; LCD_DATA[6]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[0]          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; GPIO[1]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[3]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[4]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[5]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[6]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[7]          ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; GPIO[8]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[9]          ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[10]         ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[11]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[12]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[13]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[14]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[15]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[16]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[17]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[18]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[19]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[20]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[21]         ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[22]         ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; GPIO[23]         ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[24]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[25]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[26]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[27]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[28]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[29]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[30]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[31]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[32]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[33]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[34]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[35]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ENET0_TX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]           ; Input    ; --            ; (6) 2427 ps   ; --                    ; --       ; --       ;
; ENET0_RX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ENET0_RX_COL     ; Input    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DV      ; Input    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; ENET0_RX_CRS     ; Input    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; ENET0_RX_DATA[3] ; Input    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; ENET0_RX_DATA[0] ; Input    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; ENET0_RX_DATA[2] ; Input    ; --            ; (6) 2428 ps   ; --                    ; --       ; --       ;
; ENET0_RX_DATA[1] ; Input    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
; ENET0_RX_ER      ; Input    ; (6) 2428 ps   ; --            ; --                    ; --       ; --       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                                      ;                   ;         ;
; KEY[2]                                                                                                                                                      ;                   ;         ;
; KEY[3]                                                                                                                                                      ;                   ;         ;
; SW[0]                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                       ;                   ;         ;
; SW[8]                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                       ;                   ;         ;
; SW[10]                                                                                                                                                      ;                   ;         ;
; SW[11]                                                                                                                                                      ;                   ;         ;
; SW[12]                                                                                                                                                      ;                   ;         ;
; SW[13]                                                                                                                                                      ;                   ;         ;
; SW[14]                                                                                                                                                      ;                   ;         ;
; SW[15]                                                                                                                                                      ;                   ;         ;
; SW[16]                                                                                                                                                      ;                   ;         ;
; SW[17]                                                                                                                                                      ;                   ;         ;
; ENET0_INT_N                                                                                                                                                 ;                   ;         ;
; ENET0_LINK100                                                                                                                                               ;                   ;         ;
; FL_RY                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[0]                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[1]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[2]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[3]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[4]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[5]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[6]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[7]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[8]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                  ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[9]~feeder                                                                              ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[10]~feeder                                                                             ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[11]~feeder                                                                             ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[12]                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[13]~feeder                                                                             ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[14]                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                 ;                   ;         ;
;      - sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mDATAOUT[15]~feeder                                                                             ; 1                 ; 6       ;
; DRAM_DQ[16]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[16]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[0]                                 ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[0]                                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[16]~35                                        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[0]                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[16]~62                   ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[17]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[1]                                 ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[1]                                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[17]~13                                        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[1]                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[17]~83                   ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[18]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[2]                                 ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[2]                                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[18]~74                                        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[2]                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[18]~89                   ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[19]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[3]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[19]~55                                        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[19]~86                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[3]~feeder                           ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[3]~feeder                          ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[20]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[4]                                 ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[4]                                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[20]~112                                       ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[4]                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[20]~95                   ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[21]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[5]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[21]~93                                        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[5]                                  ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[21]~92                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[5]~feeder                          ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[22]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[6]                                 ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[6]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[22]~149                                       ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[22]~1                    ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[6]                                  ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[23]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[7]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[23]~129                                       ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[23]~5                    ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[7]                                  ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[7]~feeder                          ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[24]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[8]                                 ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[8]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[24]~43                                        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[24]~8                    ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[8]~feeder                           ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[9]                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[25]~23                                        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[25]~11                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[9]                                  ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[25]~feeder ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[9]~feeder                          ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[26]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[10]                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[10]                                               ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[26]~82                                        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[26]~14                   ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[10]                                 ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[27]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[11]                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[11]                                               ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[27]~62                                        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[27]~26                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[11]                                 ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[28]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[28]~120                                       ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[28]~29                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[12]                                 ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[12]~feeder                         ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[12]~feeder                                        ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[29]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[13]                                               ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[29]~101                                       ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[29]~32                   ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[13]                                 ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[13]~feeder                         ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[30]        ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[14]                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[14]                                               ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[30]~157                                       ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[30]~35                   ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[14]                                 ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|rdata[31]        ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|dbs_latent_16_reg_segment_0[15]                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_16_reg_segment_0[15]                                               ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[31]~138                                       ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[31]~38                   ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|dbs_16_reg_segment_0[15]                                 ; 0                 ; 6       ;
; ENET0_MDIO                                                                                                                                                  ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|ShiftReg~16                              ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[0]~feeder                           ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[8]~feeder                           ; 0                 ; 6       ;
; FL_DQ[0]                                                                                                                                                    ;                   ;         ;
; FL_DQ[1]                                                                                                                                                    ;                   ;         ;
; FL_DQ[2]                                                                                                                                                    ;                   ;         ;
; FL_DQ[3]                                                                                                                                                    ;                   ;         ;
; FL_DQ[4]                                                                                                                                                    ;                   ;         ;
; FL_DQ[5]                                                                                                                                                    ;                   ;         ;
; FL_DQ[6]                                                                                                                                                    ;                   ;         ;
; FL_DQ[7]                                                                                                                                                    ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[0]~29                          ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[1]~8                           ; 1                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[2]~69                          ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[3]~50                          ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[4]~104                         ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[5]~86                          ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[6]~141                         ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata[7]~123                         ; 0                 ; 6       ;
; GPIO[0]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|clock_buffer:clk_buff|clock_buffer_altclkctrl_7ji:clock_buffer_altclkctrl_7ji_component|clkctrl1                       ; 0                 ; 0       ;
; GPIO[1]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~0                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~1                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~2                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~3                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~4                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~5                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~6                                                                                                                 ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|data~7                                                                                                                 ; 0                 ; 6       ;
; GPIO[2]                                                                                                                                                     ;                   ;         ;
; GPIO[3]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~0                                                                                                                 ; 0                 ; 6       ;
; GPIO[4]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~1                                                                                                                 ; 0                 ; 6       ;
; GPIO[5]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~2                                                                                                                 ; 0                 ; 6       ;
; GPIO[6]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~3                                                                                                                 ; 0                 ; 6       ;
; GPIO[7]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~4                                                                                                                 ; 1                 ; 6       ;
; GPIO[8]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~5                                                                                                                 ; 0                 ; 6       ;
; GPIO[9]                                                                                                                                                     ;                   ;         ;
;      - camera_controller:camera_ctrl|data~6                                                                                                                 ; 0                 ; 6       ;
; GPIO[10]                                                                                                                                                    ;                   ;         ;
;      - camera_controller:camera_ctrl|data~7                                                                                                                 ; 0                 ; 6       ;
; GPIO[11]                                                                                                                                                    ;                   ;         ;
; GPIO[12]                                                                                                                                                    ;                   ;         ;
; GPIO[13]                                                                                                                                                    ;                   ;         ;
; GPIO[14]                                                                                                                                                    ;                   ;         ;
; GPIO[15]                                                                                                                                                    ;                   ;         ;
; GPIO[16]                                                                                                                                                    ;                   ;         ;
; GPIO[17]                                                                                                                                                    ;                   ;         ;
; GPIO[18]                                                                                                                                                    ;                   ;         ;
; GPIO[19]                                                                                                                                                    ;                   ;         ;
; GPIO[20]                                                                                                                                                    ;                   ;         ;
; GPIO[21]                                                                                                                                                    ;                   ;         ;
;      - camera_controller:camera_ctrl|line_valid~feeder                                                                                                      ; 0                 ; 6       ;
; GPIO[22]                                                                                                                                                    ;                   ;         ;
;      - camera_controller:camera_ctrl|frame_valid~feeder                                                                                                     ; 1                 ; 6       ;
; GPIO[23]                                                                                                                                                    ;                   ;         ;
;      - camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|ACK1~2                                                                     ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|ACK2~1                                                                     ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|ACK3~1                                                                     ; 0                 ; 6       ;
;      - camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|ACK4~0                                                                     ; 0                 ; 6       ;
; GPIO[24]                                                                                                                                                    ;                   ;         ;
; GPIO[25]                                                                                                                                                    ;                   ;         ;
; GPIO[26]                                                                                                                                                    ;                   ;         ;
; GPIO[27]                                                                                                                                                    ;                   ;         ;
; GPIO[28]                                                                                                                                                    ;                   ;         ;
; GPIO[29]                                                                                                                                                    ;                   ;         ;
; GPIO[30]                                                                                                                                                    ;                   ;         ;
; GPIO[31]                                                                                                                                                    ;                   ;         ;
; GPIO[32]                                                                                                                                                    ;                   ;         ;
; GPIO[33]                                                                                                                                                    ;                   ;         ;
; GPIO[34]                                                                                                                                                    ;                   ;         ;
; GPIO[35]                                                                                                                                                    ;                   ;         ;
; CLOCK_50                                                                                                                                                    ;                   ;         ;
; ENET0_TX_CLK                                                                                                                                                ;                   ;         ;
; KEY[0]                                                                                                                                                      ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|reset_n_sources~0                                                                                                     ; 1                 ; 6       ;
; ENET0_RX_CLK                                                                                                                                                ;                   ;         ;
; ENET0_RX_COL                                                                                                                                                ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|always14~1                                         ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|RxLateCollision~0                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|RxColWindow~0                                      ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|Collision_Tx1~feeder                                                        ; 0                 ; 6       ;
; ENET0_RX_DV                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxDV_Lb~0                                                                  ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|RxEnSync~0                                                                  ; 0                 ; 6       ;
; ENET0_RX_CRS                                                                                                                                                ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|CarrierSense_Tx1~feeder                                                     ; 1                 ; 6       ;
; ENET0_RX_DATA[3]                                                                                                                                            ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter~1         ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxD_Lb[3]~3                                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~9                              ; 1                 ; 6       ;
; ENET0_RX_DATA[0]                                                                                                                                            ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter~1         ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxD_Lb[0]~0                                                                ; 1                 ; 6       ;
; ENET0_RX_DATA[2]                                                                                                                                            ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter~1         ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxD_Lb[2]~1                                                                ; 1                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~4                              ; 1                 ; 6       ;
; ENET0_RX_DATA[1]                                                                                                                                            ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter~1         ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxD_Lb[1]~2                                                                ; 0                 ; 6       ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~3                              ; 0                 ; 6       ;
; ENET0_RX_ER                                                                                                                                                 ;                   ;         ;
;      - DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|SetInvalidSymbol~0                                 ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                              ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                          ; PIN_Y2                ; 131     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                          ; PIN_Y2                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|pending_register_enable                                                                                                                              ; LCCOMB_X61_Y22_N14    ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|transactions_remaining_reg[1]~12                                                                                                                     ; LCCOMB_X67_Y22_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|transactions_remaining~3                                                                                                                             ; LCCOMB_X68_Y22_N30    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|write_address_offset[3]~6                                                                                                                            ; LCCOMB_X69_Y22_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0_downstream_arbitrator:the_DE2_115_SOPC_burst_0_downstream|r_1~2                                                                                                               ; LCCOMB_X66_Y22_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|data_counter[1]~8                                                                                                                                    ; LCCOMB_X66_Y24_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|downstream_read~2                                                                                                                                    ; LCCOMB_X67_Y23_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|read_address_offset[3]~14                                                                                                                            ; LCCOMB_X68_Y23_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|state_idle                                                                                                                                           ; FF_X67_Y23_N13        ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|transactions_remaining_reg[2]~8                                                                                                                      ; LCCOMB_X67_Y23_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|upstream_read_run~0                                                                                                                                  ; LCCOMB_X67_Y23_N10    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0:the_DE2_115_SOPC_clock_0|DE2_115_SOPC_clock_0_master_FSM:master_FSM|master_read                                                                                               ; FF_X54_Y23_N13        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|data_out                                                                                                ; FF_X28_Y36_N21        ; 1821    ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|data_out                                                                                                ; FF_X28_Y36_N21        ; 748     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out                                                                                              ; FF_X74_Y35_N25        ; 3249    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_clk_50_domain_synch_module:DE2_115_SOPC_reset_clk_50_domain_synch|data_out                                                                                                      ; FF_X53_Y23_N21        ; 22      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[21]~13                                                                                                                                      ; LCCOMB_X57_Y31_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[7]~11                                                                                                                                       ; LCCOMB_X52_Y31_N6     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|capture_configure                                                                                                                                           ; FF_X49_Y20_N21        ; 48      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_column_mode[15]~1                                                                                                                                      ; LCCOMB_X49_Y30_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_column_size[15]~3                                                                                                                                      ; LCCOMB_X54_Y30_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_exposure[15]~0                                                                                                                                         ; LCCOMB_X54_Y30_N12    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[12]~2                                                                                                                                           ; LCCOMB_X54_Y30_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_row_mode[15]~0                                                                                                                                         ; LCCOMB_X53_Y30_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_row_size[15]~2                                                                                                                                         ; LCCOMB_X54_Y30_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_start_column[15]~0                                                                                                                                     ; LCCOMB_X52_Y31_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_start_row[15]~1                                                                                                                                        ; LCCOMB_X52_Y31_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[0]~1                                                                                                                                             ; LCCOMB_X54_Y29_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]~1                                                                                                                                          ; LCCOMB_X58_Y33_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera_s1_arbitrator:the_camera_s1|camera_s1_chipselect~0                                                                                                                                          ; LCCOMB_X59_Y26_N2     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|a_graycounter_q57:rdptr_g1p|_~1                    ; LCCOMB_X41_Y22_N16    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4]                    ; M9K_X37_Y24_N0        ; 40      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|valid_wrreq~2                                      ; LCCOMB_X57_Y21_N2     ; 21      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|int_rdempty                                              ; LCCOMB_X46_Y27_N18    ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|valid_wrreq~2                                            ; LCCOMB_X42_Y26_N16    ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|clock_crossing_io_s1_arb_counter_enable~0                                                                                                 ; LCCOMB_X57_Y21_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|clock_crossing_io_s1_arb_winner~2                                                                                                         ; LCCOMB_X58_Y21_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always0~0                ; LCCOMB_X52_Y23_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always100~0              ; LCCOMB_X46_Y21_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always102~0              ; LCCOMB_X47_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always104~0              ; LCCOMB_X47_Y21_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always106~0              ; LCCOMB_X46_Y20_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always108~0              ; LCCOMB_X46_Y20_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always10~0               ; LCCOMB_X46_Y24_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always110~0              ; LCCOMB_X49_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always112~0              ; LCCOMB_X49_Y21_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always114~0              ; LCCOMB_X48_Y21_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always116~0              ; LCCOMB_X52_Y20_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always118~0              ; LCCOMB_X52_Y20_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always120~0              ; LCCOMB_X53_Y20_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always122~0              ; LCCOMB_X53_Y20_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always124~0              ; LCCOMB_X56_Y21_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always126~0              ; LCCOMB_X56_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always129~2              ; LCCOMB_X53_Y21_N12    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always12~0               ; LCCOMB_X46_Y24_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always14~0               ; LCCOMB_X45_Y20_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always16~0               ; LCCOMB_X45_Y20_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always18~0               ; LCCOMB_X48_Y22_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always1~0                ; LCCOMB_X53_Y21_N14    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always20~0               ; LCCOMB_X49_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always22~0               ; LCCOMB_X50_Y22_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always24~0               ; LCCOMB_X50_Y22_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always26~0               ; LCCOMB_X48_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always28~0               ; LCCOMB_X47_Y22_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always2~0                ; LCCOMB_X52_Y23_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always30~0               ; LCCOMB_X45_Y22_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always32~0               ; LCCOMB_X45_Y22_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always34~0               ; LCCOMB_X46_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always36~0               ; LCCOMB_X47_Y22_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always38~0               ; LCCOMB_X46_Y23_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always40~0               ; LCCOMB_X46_Y23_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always42~0               ; LCCOMB_X50_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always44~0               ; LCCOMB_X52_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always46~0               ; LCCOMB_X52_Y22_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always48~0               ; LCCOMB_X53_Y22_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always4~0                ; LCCOMB_X47_Y24_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always50~0               ; LCCOMB_X54_Y24_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always52~0               ; LCCOMB_X54_Y24_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always54~0               ; LCCOMB_X50_Y19_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always56~0               ; LCCOMB_X50_Y19_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always58~0               ; LCCOMB_X49_Y19_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always60~0               ; LCCOMB_X49_Y19_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always62~0               ; LCCOMB_X48_Y19_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always64~0               ; LCCOMB_X48_Y23_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always66~0               ; LCCOMB_X49_Y24_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always68~0               ; LCCOMB_X49_Y24_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always6~0                ; LCCOMB_X48_Y24_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always70~0               ; LCCOMB_X50_Y24_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always72~0               ; LCCOMB_X50_Y24_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always74~0               ; LCCOMB_X50_Y21_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always76~0               ; LCCOMB_X49_Y23_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always78~0               ; LCCOMB_X48_Y23_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always80~0               ; LCCOMB_X47_Y23_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always82~0               ; LCCOMB_X47_Y23_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always84~0               ; LCCOMB_X47_Y19_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always86~0               ; LCCOMB_X47_Y19_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always88~0               ; LCCOMB_X45_Y19_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always8~0                ; LCCOMB_X47_Y24_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always90~0               ; LCCOMB_X46_Y19_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always92~0               ; LCCOMB_X45_Y19_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always94~0               ; LCCOMB_X45_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always96~0               ; LCCOMB_X45_Y21_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always98~0               ; LCCOMB_X46_Y21_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                  ; LCCOMB_X60_Y21_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                  ; LCCOMB_X53_Y18_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                  ; LCCOMB_X60_Y21_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                             ; LCCOMB_X60_Y23_N30    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                            ; LCCOMB_X55_Y19_N22    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                ; LCCOMB_X60_Y23_N2     ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                  ; LCCOMB_X55_Y19_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                             ; FF_X58_Y19_N11        ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                    ; FF_X59_Y19_N25        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; LCCOMB_X61_Y19_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; FF_X55_Y16_N23        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                         ; FF_X56_Y16_N3         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; FF_X67_Y15_N13        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                ; LCCOMB_X55_Y17_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; LCCOMB_X56_Y18_N24    ; 737     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; FF_X66_Y17_N29        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X59_Y12_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                               ; LCCOMB_X66_Y16_N18    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X65_Y21_N14    ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                        ; LCCOMB_X63_Y14_N10    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X67_Y16_N20    ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; FF_X55_Y18_N31        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; FF_X59_Y18_N19        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X66_Y17_N2     ; 179     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X61_Y18_N12    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X61_Y18_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; FF_X66_Y16_N13        ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; FF_X61_Y18_N23        ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; FF_X59_Y12_N11        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|always136~0                                                                                                                                                                            ; LCCOMB_X56_Y18_N18    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_8kd1:auto_generated|ram_block1a0~0                                                                                 ; LCCOMB_X66_Y17_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X58_Y26_N13        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X53_Y24_N2     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X58_Y26_N2     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X58_Y26_N22    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X58_Y26_N16    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X58_Y26_N27        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[12]~13                      ; LCCOMB_X49_Y25_N20    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[20]~21                      ; LCCOMB_X52_Y26_N22    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]~32                      ; LCCOMB_X49_Y25_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X49_Y25_N24    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X58_Y26_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X56_Y24_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~16                                                                                                    ; LCCOMB_X58_Y26_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; FF_X58_Y26_N31        ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~1                                                                                                           ; LCCOMB_X54_Y24_N20    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                ; FF_X59_Y22_N25        ; 140     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_offset_field[1]~0                                                                                                                                                            ; LCCOMB_X60_Y20_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[28]~32                                                                                                                                                                     ; LCCOMB_X55_Y19_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                     ; LCCOMB_X55_Y17_N16    ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                      ; LCCOMB_X55_Y17_N26    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; FF_X61_Y23_N7         ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_ap_offset[2]~2                                                                                                                                                                 ; LCCOMB_X65_Y21_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X67_Y21_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X67_Y21_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X67_Y21_N28    ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_wraddress[0]~6                                                                                                                                                                  ; LCCOMB_X65_Y20_N30    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X67_Y21_N8     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                           ; LCCOMB_X57_Y22_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|always4~0                                                                                                                                           ; LCCOMB_X54_Y28_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|always5~0                                                                                                                                           ; LCCOMB_X54_Y28_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                           ; LCCOMB_X54_Y28_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X60_Y24_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always4~0                                                                                                                             ; LCCOMB_X53_Y27_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always5~0                                                                                                                             ; LCCOMB_X53_Y27_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always6~0                                                                                                                             ; LCCOMB_X53_Y27_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~0                                                                                              ; LCCOMB_X61_Y24_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~2                                                                                                      ; LCCOMB_X61_Y24_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|comb~1                                                                                                                                                   ; LCCOMB_X59_Y26_N20    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|bd_write~1                                                                                                                    ; LCCOMB_X68_Y27_N26    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|comb~2                                                                                                                        ; LCCOMB_X77_Y33_N26    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~0                                                                                    ; LCCOMB_X80_Y29_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~1                                                                                    ; LCCOMB_X80_Y29_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Decoder0~2                                                                                    ; LCCOMB_X80_Y29_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Selector0~0                                                                                   ; LCCOMB_X74_Y24_N20    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Selector1~0                                                                                   ; LCCOMB_X74_Y24_N14    ; 74      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|av_burstcount[0]~0                                                                            ; LCCOMB_X74_Y24_N28    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|bd_index[3]~10                                                                                ; LCCOMB_X69_Y24_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|bd_index[3]~9                                                                                 ; LCCOMB_X69_Y28_N22    ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|burst_count[1]~1                                                                              ; LCCOMB_X74_Y23_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~0                                                                                        ; LCCOMB_X80_Y28_N12    ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~1                                                                                        ; LCCOMB_X80_Y28_N2     ; 20      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1                                                                  ; FF_X66_Y27_N7         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1_reset                                                            ; LCCOMB_X67_Y27_N18    ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|len[3]~18                                                                                     ; LCCOMB_X69_Y24_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[18]~21                                                                                    ; LCCOMB_X70_Y24_N22    ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[1]                                                                                        ; FF_X70_Y29_N5         ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_cnt[3]~20                                                                                  ; LCCOMB_X80_Y26_N10    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_cnt[3]~21                                                                                  ; LCCOMB_X80_Y26_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_wr~1                                                                                       ; LCCOMB_X80_Y29_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[0]                                                                                      ; FF_X69_Y24_N29        ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[1]                                                                                      ; FF_X69_Y24_N23        ; 23      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[2]                                                                                      ; FF_X69_Y24_N13        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[3]                                                                                      ; FF_X74_Y24_N27        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|bd_index[4]~10                                                                                ; LCCOMB_X69_Y28_N28    ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|bd_index[4]~12                                                                                ; LCCOMB_X69_Y27_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|comb~0                                                                                        ; LCCOMB_X70_Y31_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|desc[9]~0                                                                                     ; LCCOMB_X69_Y28_N8     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_clear                                                                                     ; LCCOMB_X79_Y30_N12    ; 109     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_write~0                                                                                   ; LCCOMB_X72_Y30_N0     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1                                                                 ; FF_X77_Y27_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1_reset                                                           ; LCCOMB_X77_Y27_N26    ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1                                                               ; FF_X70_Y31_N31        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1_reset                                                         ; LCCOMB_X73_Y28_N10    ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1                                                                 ; FF_X76_Y28_N29        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1_reset                                                           ; LCCOMB_X77_Y28_N8     ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|ptr[9]~60                                                                                     ; LCCOMB_X70_Y28_N18    ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[0]                                                                                      ; FF_X70_Y28_N25        ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[2]                                                                                      ; FF_X70_Y28_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[3]                                                                                      ; FF_X76_Y29_N5         ; 33      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|wr_cnt[9]~1                                                                                   ; LCCOMB_X79_Y30_N22    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|rx_reset                                                                                                                      ; FF_X59_Y1_N1          ; 300     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|tx_reset                                                                                                                      ; FF_X70_Y27_N31        ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[13]~10                                                                 ; LCCOMB_X73_Y32_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[1]~2                                                                   ; LCCOMB_X73_Y32_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[0]~1                                                                     ; LCCOMB_X76_Y32_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[13]~21                                                                          ; LCCOMB_X75_Y33_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SetPauseTimer                                                                              ; LCCOMB_X75_Y33_N6     ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]                                                                               ; FF_X65_Y34_N7         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]~5                                                                         ; LCCOMB_X65_Y33_N18    ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]~7                                                                         ; LCCOMB_X65_Y33_N6     ; 2       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0                                                                           ; LCCOMB_X72_Y31_N14    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|always9~3                                                                                ; LCCOMB_X66_Y34_N28    ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                    ; FF_X73_Y36_N13        ; 15      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|ReceivedPacketTooBig~0                                                                                                          ; LCCOMB_X73_Y36_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|BitCounter[2]~15                                                                                                                          ; LCCOMB_X56_Y31_N2     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                       ; FF_X61_Y29_N21        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen|Equal0~2                                                                                                              ; LCCOMB_X57_Y30_N18    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                 ; LCCOMB_X57_Y30_N30    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                               ; LCCOMB_X57_Y30_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn                                                                                                           ; FF_X58_Y31_N11        ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[15]~1                                                                                                            ; LCCOMB_X58_Y31_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[7]~0                                                                                                             ; LCCOMB_X59_Y31_N14    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|COLLCONF_Wr[2]~0                                                                                                                   ; LCCOMB_X67_Y31_N12    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|CTRLMODER_Wr[0]                                                                                                                    ; LCCOMB_X65_Y31_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|HASH0_Wr[3]~0                                                                                                                      ; LCCOMB_X68_Y30_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|HASH1_Wr[3]~0                                                                                                                      ; LCCOMB_X66_Y32_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|INT_MASK_Wr[0]                                                                                                                     ; LCCOMB_X66_Y30_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|IPGR1_Wr[0]                                                                                                                        ; LCCOMB_X62_Y31_N12    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|IPGR2_Wr[0]                                                                                                                        ; LCCOMB_X66_Y31_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|IPGT_Wr[0]                                                                                                                         ; LCCOMB_X65_Y31_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MAC_ADDR0_Wr[3]~0                                                                                                                  ; LCCOMB_X69_Y31_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MAC_ADDR1_Wr[1]~0                                                                                                                  ; LCCOMB_X61_Y30_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIIADDRESS_Wr[0]~2                                                                                                                 ; LCCOMB_X62_Y31_N10    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIIMODER_Wr[0]~0                                                                                                                   ; LCCOMB_X61_Y30_N4     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIITX_DATA_Wr[1]~0                                                                                                                 ; LCCOMB_X61_Y30_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MODER_Wr[1]~4                                                                                                                      ; LCCOMB_X62_Y29_N4     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|PACKETLEN_Wr[1]~0                                                                                                                  ; LCCOMB_X75_Y34_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|TXCTRL_Wr[1]~0                                                                                                                     ; LCCOMB_X61_Y30_N14    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|TX_BD_NUM_Wr[0]~10                                                                                                                 ; LCCOMB_X65_Y31_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash[3]~1                                                                                                                      ; LCCOMB_X74_Y35_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData_d[2]~1                                                                                                                     ; LCCOMB_X74_Y32_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxEndFrm                                                                                                                          ; FF_X72_Y36_N7         ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxValid                                                                                                                           ; FF_X74_Y32_N29        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[3]~10                                                                                        ; LCCOMB_X74_Y34_N2     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter~0                                                                                     ; LCCOMB_X73_Y36_N30    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter                                                                                        ; LCCOMB_X72_Y34_N20    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|PacketFinished_d~1                                                                                                                ; LCCOMB_X70_Y35_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|always7~4                                                                                                                         ; LCCOMB_X70_Y35_N8     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_random:random1|always1~0                                                                                                      ; LCCOMB_X69_Y35_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                           ; LCCOMB_X67_Y36_N26    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetNibCnt~3                                                                                          ; LCCOMB_X69_Y35_N16    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                               ; FF_X69_Y34_N1         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_rx_master_arbitrator:the_eth_ocm_0_rx_master|r_0                                                                                                                                         ; LCCOMB_X74_Y24_N24    ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|always0~0                                                                                                                                   ; LCCOMB_X62_Y28_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|r_0~0                                                                                                                                       ; LCCOMB_X68_Y23_N0     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X60_Y26_N26    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; LCCOMB_X65_Y26_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X67_Y26_N14    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X65_Y26_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                  ; LCCOMB_X60_Y26_N0     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; FF_X61_Y26_N17        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                   ; LCCOMB_X60_Y26_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X62_Y27_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X62_Y26_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X60_Y26_N14    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X62_Y27_N30    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|led_pio:the_led_pio|always0~1                                                                                                                                                                      ; LCCOMB_X29_Y34_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[0]                                                                                                                                                   ; PLL_3                 ; 3799    ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[2]                                                                                                                                                   ; PLL_3                 ; 937     ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_locked                                                                                                                                                   ; PLL_3                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|prev_reset                                                                                                                                                                             ; FF_X54_Y20_N27        ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X61_Y24_N14    ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~11                                                                                                                                                   ; LCCOMB_X59_Y33_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~13                                                                                                                                                   ; LCCOMB_X62_Y33_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~14                                                                                                                                                   ; LCCOMB_X60_Y32_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~15                                                                                                                                                   ; LCCOMB_X62_Y33_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~16                                                                                                                                                   ; LCCOMB_X62_Y33_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~17                                                                                                                                                   ; LCCOMB_X62_Y33_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|avs_s1_readdata[21]~35                                                                                                                                        ; LCCOMB_X59_Y26_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|Add0~15                                                                                                                                         ; LCCOMB_X62_Y22_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_arb_counter_enable~0                                                                                                          ; LCCOMB_X63_Y22_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_arb_winner~1                                                                                                                  ; LCCOMB_X62_Y22_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_end_xfer~0                                                                                                                    ; LCCOMB_X62_Y23_N10    ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4                                                                                                                     ; LCCOMB_X61_Y23_N16    ; 17      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|always0~0                                                                                                                                                                          ; LCCOMB_X35_Y23_N16    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|always0~1                                                                                                                                                                          ; LCCOMB_X38_Y23_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|control_wr_strobe~0                                                                                                                                                                ; LCCOMB_X38_Y23_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|period_h_wr_strobe~0                                                                                                                                                               ; LCCOMB_X38_Y23_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|period_l_wr_strobe~0                                                                                                                                                               ; LCCOMB_X36_Y24_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|snap_strobe~0                                                                                                                                                                      ; LCCOMB_X38_Y23_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|avs_s1_readdata[5]~12                                                                                                                             ; LCCOMB_X34_Y23_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_ctrl[31]~3                                                                                                                                   ; LCCOMB_X34_Y28_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_height[11]~0                                                                                                                                 ; LCCOMB_X38_Y27_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_width[11]~0                                                                                                                                  ; LCCOMB_X38_Y27_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_x[5]~2                                                                                                                                       ; LCCOMB_X35_Y32_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_y[5]~2                                                                                                                                       ; LCCOMB_X34_Y28_N10    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X30_Y34_N8     ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X34_Y29_N6     ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom1_y[1]~0                                                                                                                        ; LCCOMB_X29_Y28_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom2_x[1]~0                                                                                                                        ; LCCOMB_X24_Y28_N22    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[2]~18                                                                                                                          ; LCCOMB_X30_Y34_N14    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom~23                                                                                                                             ; LCCOMB_X32_Y34_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left1_x[5]~0                                                                                                                          ; LCCOMB_X26_Y25_N10    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x[0]~1                                                                                                                          ; LCCOMB_X29_Y31_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left[2]~16                                                                                                                            ; LCCOMB_X34_Y33_N28    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|out_y[5]~0                                                                                                                            ; LCCOMB_X28_Y36_N20    ; 1944    ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right1_x[5]~0                                                                                                                         ; LCCOMB_X28_Y25_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right2_y[11]~0                                                                                                                        ; LCCOMB_X29_Y28_N0     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[8]~20                                                                                                                           ; LCCOMB_X30_Y34_N20    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|size[2]~40                                                                                                                            ; LCCOMB_X14_Y28_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top1_x[4]~0                                                                                                                           ; LCCOMB_X23_Y27_N22    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top2_y[1]~0                                                                                                                           ; LCCOMB_X24_Y27_N22    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top[7]~16                                                                                                                             ; LCCOMB_X35_Y26_N28    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|x_cm[6]~12                                                                                                                            ; LCCOMB_X33_Y33_N24    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|avs_s1_readdata[5]~12                                                                                                                             ; LCCOMB_X38_Y27_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_ctrl[31]~2                                                                                                                                   ; LCCOMB_X35_Y32_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_height[11]~0                                                                                                                                 ; LCCOMB_X38_Y27_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_width[11]~0                                                                                                                                  ; LCCOMB_X38_Y27_N26    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_x[5]~2                                                                                                                                       ; LCCOMB_X31_Y38_N14    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_y[5]~2                                                                                                                                       ; LCCOMB_X35_Y32_N2     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X38_Y33_N22    ; 49      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X38_Y33_N30    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|always5~0                                                                                                                             ; LCCOMB_X32_Y34_N20    ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom1_x[8]~0                                                                                                                        ; LCCOMB_X29_Y33_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom2_x[7]~0                                                                                                                        ; LCCOMB_X24_Y33_N2     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[10]~19                                                                                                                         ; LCCOMB_X38_Y33_N10    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom~24                                                                                                                             ; LCCOMB_X38_Y34_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left1_y[9]~0                                                                                                                          ; LCCOMB_X25_Y36_N2     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left2_y[4]~0                                                                                                                          ; LCCOMB_X25_Y37_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left[3]~16                                                                                                                            ; LCCOMB_X35_Y36_N4     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right1_x[10]~0                                                                                                                        ; LCCOMB_X23_Y36_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right2_x[3]~0                                                                                                                         ; LCCOMB_X25_Y36_N20    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[5]~23                                                                                                                           ; LCCOMB_X36_Y34_N14    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|size[16]~40                                                                                                                           ; LCCOMB_X38_Y33_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top1_y[6]~0                                                                                                                           ; LCCOMB_X21_Y35_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top2_x[4]~0                                                                                                                           ; LCCOMB_X28_Y34_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top[1]~16                                                                                                                             ; LCCOMB_X39_Y32_N8     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|y_cm[11]~12                                                                                                                           ; LCCOMB_X38_Y33_N28    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|avs_s1_readdata[5]~12                                                                                                                             ; LCCOMB_X33_Y23_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_ctrl[31]~0                                                                                                                                   ; LCCOMB_X32_Y27_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_height[11]~0                                                                                                                                 ; LCCOMB_X32_Y27_N2     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_width[11]~0                                                                                                                                  ; LCCOMB_X32_Y27_N20    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_x[5]~0                                                                                                                                       ; LCCOMB_X23_Y41_N26    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_y[5]~0                                                                                                                                       ; LCCOMB_X23_Y41_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X30_Y39_N10    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X30_Y34_N30    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom1_y[7]~0                                                                                                                        ; LCCOMB_X24_Y38_N8     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom2_x[10]~0                                                                                                                       ; LCCOMB_X20_Y39_N10    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[4]~20                                                                                                                          ; LCCOMB_X30_Y34_N26    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom~25                                                                                                                             ; LCCOMB_X31_Y38_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left1_x[3]~0                                                                                                                          ; LCCOMB_X20_Y40_N8     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left2_x[2]~0                                                                                                                          ; LCCOMB_X20_Y40_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left[4]~16                                                                                                                            ; LCCOMB_X28_Y41_N14    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right1_y[0]~0                                                                                                                         ; LCCOMB_X20_Y39_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right2_x[3]~0                                                                                                                         ; LCCOMB_X20_Y39_N8     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right[9]~20                                                                                                                           ; LCCOMB_X30_Y34_N22    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|size[31]~40                                                                                                                           ; LCCOMB_X14_Y40_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top1_x[3]~0                                                                                                                           ; LCCOMB_X24_Y38_N6     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top2_y[1]~0                                                                                                                           ; LCCOMB_X19_Y38_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top[8]~16                                                                                                                             ; LCCOMB_X30_Y37_N18    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|x_cm[11]~12                                                                                                                           ; LCCOMB_X30_Y34_N28    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|avs_s1_readdata[5]~12                                                                                                                             ; LCCOMB_X38_Y27_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_ctrl[31]~2                                                                                                                                   ; LCCOMB_X32_Y27_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_height[11]~0                                                                                                                                 ; LCCOMB_X38_Y27_N12    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_width[11]~0                                                                                                                                  ; LCCOMB_X38_Y27_N18    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_x[5]~2                                                                                                                                       ; LCCOMB_X35_Y31_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_y[5]~2                                                                                                                                       ; LCCOMB_X34_Y28_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X29_Y31_N20    ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X29_Y31_N22    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom1_x[6]~0                                                                                                                        ; LCCOMB_X20_Y28_N30    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom2_x[3]~0                                                                                                                        ; LCCOMB_X20_Y28_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[5]~19                                                                                                                          ; LCCOMB_X29_Y31_N26    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom~24                                                                                                                             ; LCCOMB_X29_Y30_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left1_x[7]~0                                                                                                                          ; LCCOMB_X19_Y28_N18    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left2_x[0]~0                                                                                                                          ; LCCOMB_X18_Y28_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left[1]~16                                                                                                                            ; LCCOMB_X26_Y31_N4     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right1_y[4]~0                                                                                                                         ; LCCOMB_X19_Y28_N2     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right2_y[5]~0                                                                                                                         ; LCCOMB_X20_Y32_N22    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[11]~19                                                                                                                          ; LCCOMB_X29_Y31_N4     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|size[8]~40                                                                                                                            ; LCCOMB_X29_Y31_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top1_x[2]~0                                                                                                                           ; LCCOMB_X20_Y29_N26    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top2_y[1]~0                                                                                                                           ; LCCOMB_X19_Y28_N0     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top[1]~16                                                                                                                             ; LCCOMB_X30_Y29_N0     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|x_cm[0]~16                                                                                                                            ; LCCOMB_X27_Y31_N4     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~16                                                                                                                             ; LCCOMB_X32_Y27_N12    ; 72      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[5]~20                                                                                                                             ; LCCOMB_X38_Y27_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_ctrl[31]~2                                                                                                                                   ; LCCOMB_X35_Y32_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_height[11]~0                                                                                                                                 ; LCCOMB_X38_Y27_N14    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_width[11]~0                                                                                                                                  ; LCCOMB_X38_Y27_N16    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_x[5]~2                                                                                                                                       ; LCCOMB_X35_Y32_N18    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_y[5]~2                                                                                                                                       ; LCCOMB_X35_Y32_N12    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X39_Y38_N24    ; 49      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X42_Y38_N24    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom1_y[5]~0                                                                                                                        ; LCCOMB_X45_Y41_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom2_y[9]~0                                                                                                                        ; LCCOMB_X45_Y39_N20    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[9]~20                                                                                                                          ; LCCOMB_X42_Y38_N14    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom~25                                                                                                                             ; LCCOMB_X40_Y36_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left1_x[11]~0                                                                                                                         ; LCCOMB_X38_Y43_N30    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left2_x[3]~0                                                                                                                          ; LCCOMB_X38_Y41_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left[8]~16                                                                                                                            ; LCCOMB_X41_Y38_N28    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right1_x[10]~0                                                                                                                        ; LCCOMB_X40_Y42_N6     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right2_x[8]~0                                                                                                                         ; LCCOMB_X38_Y42_N22    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[1]~22                                                                                                                           ; LCCOMB_X40_Y38_N0     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|size[17]~40                                                                                                                           ; LCCOMB_X42_Y34_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top1_y[5]~0                                                                                                                           ; LCCOMB_X43_Y43_N16    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top2_y[3]~0                                                                                                                           ; LCCOMB_X43_Y43_N30    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top[1]~16                                                                                                                             ; LCCOMB_X42_Y37_N0     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|x_cm[4]~12                                                                                                                            ; LCCOMB_X40_Y38_N2     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|avs_s1_readdata[5]~12                                                                                                                             ; LCCOMB_X32_Y25_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_ctrl[31]~4                                                                                                                                   ; LCCOMB_X35_Y32_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_height[11]~0                                                                                                                                 ; LCCOMB_X38_Y27_N8     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_width[11]~0                                                                                                                                  ; LCCOMB_X38_Y27_N22    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_x[5]~4                                                                                                                                       ; LCCOMB_X34_Y28_N8     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_y[5]~4                                                                                                                                       ; LCCOMB_X34_Y28_N14    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|Add3~1                                                                                                                                ; LCCOMB_X36_Y34_N12    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|Add4~1                                                                                                                                ; LCCOMB_X36_Y34_N18    ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom1_x[7]~0                                                                                                                        ; LCCOMB_X29_Y38_N0     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom2_x[4]~0                                                                                                                        ; LCCOMB_X28_Y40_N8     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[7]~19                                                                                                                          ; LCCOMB_X36_Y34_N10    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom~24                                                                                                                             ; LCCOMB_X33_Y36_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left1_y[11]~0                                                                                                                         ; LCCOMB_X34_Y44_N0     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left2_x[8]~1                                                                                                                          ; LCCOMB_X30_Y42_N12    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left[6]~16                                                                                                                            ; LCCOMB_X34_Y36_N28    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right1_x[8]~0                                                                                                                         ; LCCOMB_X29_Y42_N8     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right2_y[7]~0                                                                                                                         ; LCCOMB_X28_Y43_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[7]~21                                                                                                                           ; LCCOMB_X35_Y34_N6     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|size[12]~40                                                                                                                           ; LCCOMB_X33_Y43_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top1_y[8]~0                                                                                                                           ; LCCOMB_X30_Y42_N28    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top2_y[9]~0                                                                                                                           ; LCCOMB_X30_Y42_N30    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top[0]~16                                                                                                                             ; LCCOMB_X40_Y29_N24    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|x_cm[0]~16                                                                                                                            ; LCCOMB_X36_Y34_N24    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_data_master_read_data_valid_ext_flash_s1_shift_register[1]                                              ; FF_X55_Y27_N31        ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_instruction_master_read_data_valid_ext_flash_s1_shift_register[1]                                       ; FF_X57_Y23_N29        ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle                                                                                         ; DDIOOECELL_X20_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                            ; DDIOOECELL_X29_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                            ; DDIOOECELL_X31_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                            ; DDIOOECELL_X31_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                            ; DDIOOECELL_X35_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                            ; DDIOOECELL_X40_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                            ; DDIOOECELL_X40_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                            ; DDIOOECELL_X33_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|tri_state_bridge_flash_avalon_slave_arb_counter_enable~0                                                    ; LCCOMB_X57_Y20_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|tri_state_bridge_flash_avalon_slave_arb_winner~2                                                            ; LCCOMB_X56_Y20_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ENET0_RX_CLK                                                                                                                                                                                                                      ; PIN_A15               ; 394     ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ENET0_RX_CLK                                                                                                                                                                                                                      ; PIN_A15               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; ENET0_TX_CLK                                                                                                                                                                                                                      ; PIN_B17               ; 232     ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; GPIO[0]                                                                                                                                                                                                                           ; PIN_AB22              ; 4678    ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; VCC                       ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                      ; JTAG_X1_Y37_N0        ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                      ; JTAG_X1_Y37_N0        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|captured~0                                                                                                                                                                ; LCCOMB_X57_Y37_N28    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_x[6]~21                                                                                                                                                             ; LCCOMB_X55_Y36_N18    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_x[6]~40                                                                                                                                                             ; LCCOMB_X55_Y36_N10    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_y[1]~16                                                                                                                                                             ; LCCOMB_X55_Y36_N20    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD[23]~2                                                                                                                                                ; LCCOMB_X50_Y20_N18    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[5]~7                                                                                                                                                            ; LCCOMB_X48_Y28_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LessThan0~3                                                                                                                                                               ; LCCOMB_X49_Y20_N6     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LessThan1~1                                                                                                                                                               ; LCCOMB_X48_Y28_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_CTRL_CLK                                                                                                                                                             ; FF_X50_Y20_N25        ; 73      ; Clock                                              ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[23]~4                                                                                                                                                           ; LCCOMB_X50_Y28_N16    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_GO                                                                                                                                                                   ; FF_X50_Y28_N11        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|ready                                                                                                                                                                     ; FF_X56_Y36_N13        ; 474     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|ready                                                                                                                                                                     ; FF_X56_Y36_N13        ; 732     ; Async. clear, Latch enable                         ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|comb~0                                                                                                                                                 ; LCCOMB_X77_Y39_N20    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|comb~1                                                                                                                                                 ; LCCOMB_X77_Y39_N16    ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem1|_data_out[0]~0                                                                                                                           ; LCCOMB_X75_Y40_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem2|_data_out[0]~0                                                                                                                           ; LCCOMB_X75_Y40_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|write_pointer[15]~16                                                                                                                                   ; LCCOMB_X76_Y41_N0     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|write_pointer[15]~41                                                                                                                                   ; LCCOMB_X76_Y41_N30    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_data00[6]~1                                                                                                                                                       ; LCCOMB_X73_Y39_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_data11[3]~1                                                                                                                                                       ; LCCOMB_X73_Y40_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_valid                                                                                                                                                             ; FF_X70_Y39_N15        ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|raw2rgb:rgb|_valid~0                                                                                                                                                                                ; LCCOMB_X72_Y39_N28    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue3[10]~24                                                                                                                                                                             ; LCCOMB_X81_Y36_N18    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue3[10]~26                                                                                                                                                                             ; LCCOMB_X81_Y36_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue5[11]~23                                                                                                                                                                             ; LCCOMB_X83_Y37_N12    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue5[11]~25                                                                                                                                                                             ; LCCOMB_X83_Y37_N0     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; camera_controller:camera_ctrl|rgb2hue:hue|i_max4[0]                                                                                                                                                                               ; FF_X81_Y38_N19        ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; display_controller:display_ctrl|algorithm_frame_rate[0]~0                                                                                                                                                                         ; LCCOMB_X56_Y36_N20    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; display_controller:display_ctrl|time_counter[26]~32                                                                                                                                                                               ; LCCOMB_X56_Y36_N24    ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; gen_reset_n:net_gen_reset_n|Equal0~6                                                                                                                                                                                              ; LCCOMB_X87_Y69_N26    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; gen_reset_n:system_gen_reset_n|Equal0~6                                                                                                                                                                                           ; LCCOMB_X86_Y67_N26    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; gen_reset_n:system_gen_reset_n|reset_n_out                                                                                                                                                                                        ; FF_X86_Y68_N9         ; 21      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|CMD[1]~0                                                                                                                                                                     ; LCCOMB_X49_Y39_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|RD_MASK[0]~1                                                                                                                                                                 ; LCCOMB_X55_Y38_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                       ; LCCOMB_X52_Y44_N6     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                       ; LCCOMB_X52_Y37_N30    ; 24      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                       ; LCCOMB_X53_Y38_N26    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                       ; LCCOMB_X52_Y37_N20    ; 24      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                      ; LCCOMB_X62_Y39_N28    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                      ; LCCOMB_X61_Y42_N24    ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                      ; LCCOMB_X63_Y39_N20    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                      ; LCCOMB_X68_Y40_N12    ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|WR_MASK[1]~10                                                                                                                                                                ; LCCOMB_X55_Y38_N28    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|WR_MASK[1]~8                                                                                                                                                                 ; LCCOMB_X55_Y38_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE                                                                                                                                                          ; FF_X5_Y36_N5          ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|do_load_mode                                                                                                                                                ; FF_X10_Y36_N17        ; 19      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|rp_shift[2]~1                                                                                                                                               ; LCCOMB_X12_Y36_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|INIT_REQ                                                                                                                                          ; FF_X11_Y36_N11        ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|LessThan0~3                                                                                                                                       ; LCCOMB_X11_Y36_N8     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|REF_REQ~1                                                                                                                                         ; LCCOMB_X12_Y36_N26    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD1_ADDR[11]~20                                                                                                                                                             ; LCCOMB_X54_Y37_N26    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD1_ADDR[11]~21                                                                                                                                                             ; LCCOMB_X52_Y37_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD2_ADDR[15]~20                                                                                                                                                             ; LCCOMB_X56_Y40_N26    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD2_ADDR[15]~21                                                                                                                                                             ; LCCOMB_X56_Y40_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD2_ADDR[2]~22                                                                                                                                                              ; LCCOMB_X56_Y40_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR1_ADDR[15]~20                                                                                                                                                             ; LCCOMB_X57_Y37_N24    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR1_ADDR[15]~21                                                                                                                                                             ; LCCOMB_X55_Y37_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR2_ADDR[5]~22                                                                                                                                                              ; LCCOMB_X55_Y40_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR2_ADDR[8]~20                                                                                                                                                              ; LCCOMB_X55_Y40_N28    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR2_ADDR[8]~21                                                                                                                                                              ; LCCOMB_X55_Y39_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[0]                                                                                                                                                            ; PLL_1                 ; 686     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[2]                                                                                                                                                            ; PLL_1                 ; 19      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[3]                                                                                                                                                            ; PLL_1                 ; 29      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sensor_controller:sensor_ctrl|RGB2BIN:u999|valid_bit                                                                                                                                                                              ; FF_X55_Y35_N5         ; 52      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|counter:stream_counter|done~0                                                                                                                                                                       ; LCCOMB_X47_Y37_N0     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[10]~16                                                                                                                                                                     ; LCCOMB_X47_Y37_N30    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[0]~36                                                                                                                                                                      ; LCCOMB_X46_Y33_N0     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[0]~37                                                                                                                                                                      ; LCCOMB_X47_Y37_N28    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|write_pointer[1]~18                                                                                                                             ; LCCOMB_X53_Y35_N10    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|write_pointer[1]~19                                                                                                                             ; LCCOMB_X55_Y35_N20    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|green_bit~0                                                                                                                                                                                         ; LCCOMB_X57_Y33_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sensor_controller:sensor_ctrl|red[3]~0                                                                                                                                                                                            ; LCCOMB_X61_Y35_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                          ; FF_X60_Y25_N5         ; 68      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                  ; LCCOMB_X62_Y25_N20    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                 ; LCCOMB_X66_Y25_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                    ; LCCOMB_X62_Y25_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                       ; LCCOMB_X61_Y25_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                           ; LCCOMB_X62_Y25_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                           ; LCCOMB_X66_Y25_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                             ; LCCOMB_X61_Y25_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                       ; LCCOMB_X61_Y25_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                       ; LCCOMB_X62_Y24_N6     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                               ; FF_X58_Y25_N9         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                              ; FF_X58_Y25_N7         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                               ; FF_X60_Y25_N21        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                               ; FF_X58_Y25_N19        ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                               ; FF_X58_Y25_N27        ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                        ; LCCOMB_X58_Y25_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                              ; FF_X59_Y25_N5         ; 27      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga_ctrl|LessThan4~3                                                                                                                                                                                               ; LCCOMB_X35_Y46_N30    ; 26      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga_ctrl|LessThan5~3                                                                                                                                                                                               ; LCCOMB_X40_Y46_N2     ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                      ; PIN_Y2             ; 131     ; 14                                   ; Global Clock         ; GCLK1            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|data_out            ; FF_X28_Y36_N21     ; 748     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out          ; FF_X74_Y35_N25     ; 3249    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_clear ; LCCOMB_X79_Y30_N12 ; 109     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|rx_reset                                  ; FF_X59_Y1_N1       ; 300     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[0]                                                               ; PLL_3              ; 3799    ; 489                                  ; Global Clock         ; GCLK13           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[2]                                                               ; PLL_3              ; 937     ; 116                                  ; Global Clock         ; GCLK14           ; --                        ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|prev_reset                                                                                         ; FF_X54_Y20_N27     ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ENET0_RX_CLK                                                                                                                                  ; PIN_A15            ; 394     ; 72                                   ; Global Clock         ; GCLK10           ; --                        ;
; ENET0_TX_CLK                                                                                                                                  ; PIN_B17            ; 232     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; GPIO[0]                                                                                                                                       ; PIN_AB22           ; 4678    ; 0                                    ; Global Clock         ; GCLK8            ; VCC                       ;
; altera_internal_jtag~TCKUTAP                                                                                                                  ; JTAG_X1_Y37_N0     ; 159     ; 7                                    ; Global Clock         ; GCLK11           ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_CTRL_CLK                                                                         ; FF_X50_Y20_N25     ; 73      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; camera_controller:camera_ctrl|camera_config:camera_conf|ready                                                                                 ; FF_X56_Y36_N13     ; 732     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[0]                                                                        ; PLL_1              ; 686     ; 364                                  ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[2]                                                                        ; PLL_1              ; 19      ; 16                                   ; Global Clock         ; GCLK2            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[3]                                                                        ; PLL_1              ; 29      ; 28                                   ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|out_y[5]~0                                                                                                                                                                 ; 1944    ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|data_out                                                                                                                                     ; 1820    ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                   ; 737     ;
; camera_controller:camera_ctrl|camera_config:camera_conf|ready                                                                                                                                                                                                          ; 473     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[16]                                                        ; 461     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[17]                                                        ; 449     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|LessThan20~9                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|LessThan20~4                                                                                                                                                               ; 192     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_stall                                                                                                                                                                                                                     ; 180     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                                                                   ; 176     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                                                                   ; 149     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                                                     ; 140     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                                                     ; 129     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~18                                                                                                                                                                  ; 122     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                                                                   ; 120     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|done                                                                                                                                                                       ; 117     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~15                                                                                                                                                                  ; 114     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~13                                                                                                                                                                  ; 112     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~14                                                                                                                                                                  ; 109     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~12                                                                                                                                                                  ; 107     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_read                                                                                                                                                                                                                      ; 99      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|done                                                                                                                                                                                                              ; 93      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[18]                                                        ; 93      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|cpu_data_master_granted_clock_crossing_io_s1~0                                                                                                                                 ; 87      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|cpu_instruction_master_granted_clock_crossing_io_s1~0                                                                                                                          ; 78      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|slave_readdatavalid                                                                                                                                                                             ; 75      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Selector1~0                                                                                                                        ; 74      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_stall                                                                                                                                                                                                                 ; 74      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_grant_vector[3]~1                                                                                                                                                  ; 73      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left2_x[8]~0                                                                                                                                                               ; 72      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[3]~16                                                                                                                                                                  ; 72      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|int_wrfull                                                                              ; 71      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|comb~0                                                                                                                                                                         ; 70      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                               ; 68      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                      ; 64      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always1~0                                                     ; 64      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                                                                                  ; 63      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|p63_full_63~3                                                 ; 62      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~11                                                                                                                                                                 ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~12                                                                                                                                                                 ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~10                                                                                                                                                                 ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~11                                                                                                                                                                 ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~9                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~10                                                                                                                                                                 ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~8                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~9                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~7                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~8                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~6                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~7                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~5                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~6                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~4                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~5                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~3                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~4                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~1                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~2                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~0                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~0                                                                                                                                                                  ; 60      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                                                            ; 58      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~0                                                                                                                                           ; 57      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[0]                                                                                                                             ; 56      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[1]                                                                                                                                                                                                   ; 56      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                ; 54      ;
; sensor_controller:sensor_ctrl|RGB2BIN:u999|valid_bit                                                                                                                                                                                                                   ; 52      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|rx_txn_sel                                                                                                                                                         ; 52      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|master_read~0                                                                                                                                                                                   ; 52      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_in_a_read_cycle~0                                                                                                                                                  ; 50      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|Add3~1                                                                                                                                                                     ; 49      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|Add3~1                                                                                                                                                                     ; 49      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_1:the_DE2_115_SOPC_burst_1|state_idle                                                                                                                                                                                ; 49      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[2]                                                                                                                                                                                 ; 49      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[0]                                                                                                                                                                                                              ; 49      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_y~2                                                                                                                                                                  ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x~3                                                                                                                                                                  ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|Add4~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|Add3~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|Add4~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|Add4~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|Add4~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|Add3~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|Add3~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|Add4~1                                                                                                                                                                     ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src1[6]~2                                                                                                                                                                                                                 ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src1[6]~1                                                                                                                                                                                                                 ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src2_reg[8]~3                                                                                                                                                                                                             ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src2_reg[8]~2                                                                                                                                                                                                             ; 48      ;
; display_controller:display_ctrl|time_counter[26]~32                                                                                                                                                                                                                    ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|capture_configure                                                                                                                                                                                ; 48      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|Add3~1                                                                                                                                                                     ; 47      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|Add4~1                                                                                                                                                                     ; 47      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[0]                                                                                                                                                                                                   ; 47      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[0]                                                                                                                                                                                                              ; 46      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[0]                                                                                                                                                                                                              ; 46      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[1]                                                                                                                                                                                                              ; 46      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[23]                                                        ; 46      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_valid                                                                                                                                                                                                  ; 45      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                                                           ; 44      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|master_write~0                                                                                                                                                                                  ; 43      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[2]                                                                                                                                                                                                              ; 43      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                    ; 42      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_write                                                                                                                                                                                                                     ; 42      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                         ; 41      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                    ; 41      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_y[0]                                                                                                                                                                                                   ; 41      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_x[0]                                                                                                                                                                                                   ; 41      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_en_d1                                                                                                                                                                                                                     ; 41      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[1]                                                                                                                             ; 41      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[3]                                                                                                                                                                                                              ; 41      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[24]                                                        ; 41      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                                                              ; 40      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[2]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[3]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[4]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[5]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[6]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[7]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[8]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[9]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[10]                                                                                                                                                                                                             ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[11]                                                                                                                                                                                                             ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[1]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[2]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[3]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[4]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[5]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[6]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[7]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[8]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[9]                                                                                                                                                                                                              ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[10]                                                                                                                                                                                                             ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[11]                                                                                                                                                                                                             ; 40      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[1]                                                                                                                                                                                                              ; 40      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[3]                                                                                                                                                                                                   ; 40      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[4]                                                         ; 40      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                             ; 39      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                        ; 39      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[4]                                                                                                                                                                                                              ; 39      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_instruction_master_read_data_valid_ext_flash_s1_shift_register[1]                                                                            ; 38      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_iw[5]~0                                                                                                                                                                                                                   ; 38      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_data_master_read_data_valid_ext_flash_s1_shift_register[1]                                                                                   ; 38      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_rx_master_arbitrator:the_eth_ocm_0_rx_master|r_0                                                                                                                                                                              ; 38      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[5]                                                                                                                                                                                                              ; 38      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[6]                                                                                                                                                                                                              ; 37      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2_s1_arbitrator:the_tracker_2_s1|tracker_2_s1_read~2                                                                                                                                                                            ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_pc[17]~1                                                                                                                                                                                                                  ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_pc[17]~0                                                                                                                                                                                                                  ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|ptr[1]                                                                                                                             ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                                                        ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[26]                                                        ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[27]                                                        ; 36      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left2_x[0]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom2_x[3]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right2_y[5]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom1_x[6]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right1_y[4]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top2_y[1]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left1_x[7]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top1_x[2]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left2_x[2]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom1_y[7]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom2_x[10]~0                                                                                                                                                            ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right2_x[3]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right1_y[0]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top2_y[1]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left1_x[3]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top1_x[3]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left2_x[3]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom1_y[5]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom2_y[9]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right2_x[8]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right1_x[10]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top2_y[3]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left1_x[11]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top1_y[5]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left2_x[8]~1                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom2_x[4]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right2_y[7]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom1_x[7]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right1_x[8]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top2_y[9]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left1_y[11]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top1_y[8]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left2_x[0]~1                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom1_y[1]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom2_x[1]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right2_y[11]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right1_x[5]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top2_y[1]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left1_x[5]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top1_x[4]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left2_y[4]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom2_x[7]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right2_x[3]~0                                                                                                                                                              ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom1_x[8]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right1_x[10]~0                                                                                                                                                             ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top2_x[4]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left1_y[9]~0                                                                                                                                                               ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top1_y[6]~0                                                                                                                                                                ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                          ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|tri_state_bridge_flash_avalon_slave_grant_vector[1]~0                                                                                            ; 35      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[25]                                                        ; 35      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                    ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|Selector0~0                                                                                                                        ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                     ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|cpu_instruction_master_qualified_request_sram_avalon_slave                                                                                                                           ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[28]                                                        ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[29]                                                        ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[30]                                                        ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[31]                                                        ; 34      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                          ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0_s1_arbitrator:the_tracker_0_s1|tracker_0_s1_in_a_read_cycle~0                                                                                                                                                                 ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                    ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[3]                                                                                                                           ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                               ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3_s1_arbitrator:the_tracker_3_s1|tracker_3_s1_in_a_read_cycle~0                                                                                                                                                                 ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                           ; 33      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_ctrl[31]~2                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_ctrl[31]~2                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_ctrl[31]~4                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_ctrl[31]~3                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_ctrl[31]~2                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~17                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~16                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~15                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~14                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|size[8]~40                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|size[31]~40                                                                                                                                                                ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|size[17]~40                                                                                                                                                                ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|size[12]~40                                                                                                                                                                ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|size[2]~40                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|size[16]~40                                                                                                                                                                ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash[5]                                                                                                                                                             ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|Initialize_Crc~1                                                                                                                                                       ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|always0~1                                                                                                                                                                                                               ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|always0~0                                                                                                                                                                                                               ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_ctrl[31]~0                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|snap_strobe~0                                                                                                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|HASH1_Wr[3]~0                                                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|HASH0_Wr[3]~0                                                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|avs_s1_readdata[5]~12                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|avs_s1_readdata[5]~12                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|avs_s1_readdata[5]~20                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|avs_s1_readdata[5]~12                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|avs_s1_readdata[5]~12                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|avs_s1_readdata[5]~12                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~13                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~11                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|avs_s1_readdata[21]~35                                                                                                                                                                             ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|cpu_instruction_master_read_data_valid_clock_crossing_io_s1                                                                                                                    ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~3                                                                                                                                                                                    ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~8                                                                                                                                                               ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|cpu_data_master_read_data_valid_clock_crossing_io_s1                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                          ; 32      ;
; sensor_controller:sensor_ctrl|red[3]~0                                                                                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                              ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                     ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                                                                  ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                                                              ; 32      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|mADDR[6]~0                                                                                                                                                                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                              ; 32      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                                                           ; 32      ;
; sensor_controller:sensor_ctrl|out_red[4]~0                                                                                                                                                                                                                             ; 32      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                                                           ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~16                                                                                                                                         ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                                                       ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                                                       ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MAC_ADDR0_Wr[3]~0                                                                                                                                                       ; 32      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                                                            ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|PACKETLEN_Wr[1]~0                                                                                                                                                       ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                                                             ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                               ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[28]~32                                                                                                                                                                                                          ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                 ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                                                      ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|Add8~3                                                                                                                                                                                                                      ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[7]                                                                                                                                                                                                              ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[32]                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[33]                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[34]                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[35]                                                        ; 32      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1_s1_arbitrator:the_tracker_1_s1|tracker_1_s1_in_a_read_cycle~0                                                                                                                                                                 ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|Decoder0~9                                                                                                                                                                                         ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_data_unfiltered[28]~54                                                                                                                                                                                                 ; 31      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_rdreq~0                                                                                                                            ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                     ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_alu_result~2                                                                                                                                                                                                              ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~0                                                                                                                                      ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateFCS                                                                                                                                        ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_0~5                                                                                                                                                                                    ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[8]                                                                                                                                                                                                              ; 31      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[10]                                                                                                                                                                                                             ; 31      ;
; ~GND                                                                                                                                                                                                                                                                   ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[0]~0                                                                                                                                                                                  ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                    ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                     ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|av_read                                                                                                                            ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera_s1_arbitrator:the_camera_s1|camera_s1_chipselect~0                                                                                                                                                                               ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_grant_vector[1]~0                                                                                                                                                  ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[12]                                                                                                                                                                                                             ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[11]                                                                                                                                                                                                             ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[9]                                                                                                                                                                                                              ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[5]                                                         ; 30      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_ctrl[0]                                                                                                                                                                           ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_ctrl[0]                                                                                                                                                                           ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4_s1_arbitrator:the_tracker_4_s1|tracker_4_s1_in_a_read_cycle~0                                                                                                                                                                 ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|ptr[0]                                                                                                                             ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                         ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[15]                                                                                                                                                                                                             ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[14]                                                                                                                                                                                                             ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[13]                                                                                                                                                                                                             ; 29      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|RegCs                                                                                                                                                                                         ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_ctrl[0]                                                                                                                                                                           ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_ctrl[0]                                                                                                                                                                           ; 28      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[13]~0                                                                                                                                                                                                ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateData0                                                                                                                                      ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata~2                                                                                                                                          ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~15                                                                                                                                                              ; 28      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                                                            ; 28      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                                                            ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|tx_reset                                                                                                                                                           ; 28      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|av_write                                                                                                                           ; 28      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_ctrl[0]                                                                                                                                                                           ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_ctrl[0]                                                                                                                                                                           ; 27      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                                                           ; 27      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|valid_wrreq~0                                                                                                                           ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~0                                                                                                                             ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|r_0~0                                                                                                                                                                            ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_control_port_arbitrator:the_eth_ocm_0_control_port|cpu_data_master_granted_eth_ocm_0_control_port                                                                                                                             ; 27      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                             ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                         ; 26      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|INIT_REQ                                                                                                                                                                               ; 26      ;
; vga_controller:vga_ctrl|LessThan4~3                                                                                                                                                                                                                                    ; 26      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5_s1_arbitrator:the_tracker_5_s1|Equal0~3                                                                                                                                                                                       ; 26      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|pending_register_enable                                                                                                                                                                   ; 26      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                               ; 26      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[2]                                                                                                                                                                                                   ; 26      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                            ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                 ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                        ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_data_unfiltered[28]~35                                                                                                                                                                                                 ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                                                             ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|Initialize_Crc                                                                                                                                                         ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                                                        ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                        ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|cpu_data_master_qualified_request_sram_avalon_slave~0                                                                                                                                ; 25      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|x_cm[0]~16                                                                                                                                                                 ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|x_cm[11]~12                                                                                                                                                                ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|x_cm[4]~12                                                                                                                                                                 ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|x_cm[0]~16                                                                                                                                                                 ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|x_cm[6]~12                                                                                                                                                                 ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|y_cm[11]~12                                                                                                                                                                ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|move                                                                                                                                                                       ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|always5~0                                                                                                                                                                  ; 24      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[23]~4                                                                                                                                                                                                ; 24      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD[23]~2                                                                                                                                                                                     ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                         ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5_s1_arbitrator:the_tracker_5_s1|tracker_5_s1_in_a_read_cycle~0                                                                                                                                                                 ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxValid                                                                                                                                                                ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[2]                                                                                                                           ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[1]                                                                                                                                                                                    ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|temp_av_readdata_reg[31]~0                                                                                                                                                                    ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_din[20]~0                                                                                                                      ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[0]                                                                                                                           ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[0]                                                                                                                           ; 24      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[1]                                                                                                                    ; 24      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|WR_MASK[1]~12                                                                                                                                                                                                     ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|valid_wrreq~2                                                                           ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[5]~19                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[11]~19                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right[9]~20                                                                                                                                                                ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[4]~20                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[1]~22                                                                                                                                                                ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[9]~20                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[7]~19                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[7]~21                                                                                                                                                                ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[8]~20                                                                                                                                                                ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[2]~18                                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[10]~19                                                                                                                                                              ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[5]~23                                                                                                                                                                ; 23      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|captured                                                                                                                                                                                                       ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[14]~4                                                                                                                                                                            ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[14]~3                                                                                                                                                                            ; 23      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[13]~1                                                                                                                                                                                                ; 23      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|WR_MASK[1]~10                                                                                                                                                                                                     ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|state[1]                                                                                                                           ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_clock_0_in_arbitrator:the_DE2_115_SOPC_clock_0_in|DE2_115_SOPC_clock_0_in_in_a_read_cycle                                                                                                                                  ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[2]                                                                                                                                                                                    ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[3]                                                                                                                                                                                    ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[4]                                                                                                                                                                                    ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]                                                                                                                                                                                    ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[6]                                                                                                                                                                                    ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|av_burstcount[0]~0                                                                                                                 ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|a_graycounter_q57:rdptr_g1p|_~1                                                         ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_rx_master_arbitrator:the_eth_ocm_0_rx_master|eth_ocm_0_rx_master_dbs_address[1]                                                                                                                                               ; 23      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[2]                                                                                                                    ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                       ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~4                                                                                                                                                               ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|desc[9]~0                                                                                                                          ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|comb~1                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_clk_50_domain_synch_module:DE2_115_SOPC_reset_clk_50_domain_synch|data_out                                                                                                                                           ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[0]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[1]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[2]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[3]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[4]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[6]                                                                                                                                                                                   ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[0]                                                                                                                                                                                    ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[7]                                                                                                                                                                                    ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                    ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                                                            ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                  ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|CtrlMux                                                                                                                       ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[7]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                             ; 22      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                             ; 22      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|start                                                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                           ; 21      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|write_pointer[15]~16                                                                                                                                                                        ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                                                      ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|temp_av_readdata_reg[31]~5                                                                                                                                                                    ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[7]                                                                                                                                                                                   ; 21      ;
; gen_reset_n:system_gen_reset_n|Equal0~6                                                                                                                                                                                                                                ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                    ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                     ; 21      ;
; gen_reset_n:system_gen_reset_n|reset_n_out                                                                                                                                                                                                                             ; 21      ;
; gen_reset_n:net_gen_reset_n|Equal0~6                                                                                                                                                                                                                                   ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                     ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                   ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_line[8]                                                                                                                                                                                                             ; 21      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                ; 21      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer_s1_arbitrator:the_timer_s1|timer_s1_in_a_read_cycle~2                                                                                                                                                                             ; 20      ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|write_pointer[1]~19                                                                                                                                                                  ; 20      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[0]                                                                                                                                                                                                                      ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                      ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|valid_wrreq~2                                                                                 ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                        ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                    ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|int_rdempty                                                                                   ; 20      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|do_writea                                                                                                                                                                                        ; 20      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|do_reada                                                                                                                                                                                         ; 20      ;
; camera_controller:camera_ctrl|rgb2hue:hue|LessThan0~14                                                                                                                                                                                                                 ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[6]                                                         ; 20      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|ptr[9]~60                                                                                                                          ; 19      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[7]                                                                                                                                                                                                                      ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|ptr[18]~21                                                                                                                         ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[8]~35                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[7]~31                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                  ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                   ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                   ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                    ; 19      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|WR_MASK[0]                                                                                                                                                                                                        ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[8]                                                                                                                                                                                    ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                    ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                     ; 19      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[16]                                                                                                                                                                                                             ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                                                            ; 19      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|do_load_mode                                                                                                                                                                                     ; 19      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_s1_arbitrator:the_clock_crossing_io_s1|rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1_module:rdv_fifo_for_cpu_data_master_to_clock_crossing_io_s1|always129~2                                                   ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[20]~21                                                           ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_control_port_arbitrator:the_eth_ocm_0_control_port|eth_ocm_0_control_port_read                                                                                                                                                ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ctrl_ld_signed                                                                                                                                                                                                            ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|comb~0                                                                                                                             ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                        ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                    ; 18      ;
; vga_controller:vga_ctrl|red[7]~1                                                                                                                                                                                                                                       ; 18      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                ; 18      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]                                                                                                                    ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[4]                                                                                                                    ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[5]                                                                                                                                                                                                     ; 18      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MODER_Wr[1]~4                                                                                                                                                           ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_write_n~4                                                                                                                                                          ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|always6~0                                                                                                                       ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|Equal6~1                                                                                                                                                                                                                ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|Equal6~0                                                                                                                                                                                                                ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SetPauseTimer                                                                                                                   ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                   ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|TXCTRL_Wr[1]~0                                                                                                                                                          ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                 ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                  ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                  ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                 ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                           ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]                                                                                                                                                                                    ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]                                                                                                                                                                                   ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIdle                                                                                                                                       ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                        ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                     ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                              ; 17      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Equal0~0                                                                                                                                                                                                          ; 17      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|Add1~30                                                                                                                                                                                     ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[19]                                                                                                                                                                                                             ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[18]                                                                                                                                                                                                             ; 17      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[17]                                                                                                                                                                                                             ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                           ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_row_size[15]~2                                                                                                                                                                              ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_column_size[15]~3                                                                                                                                                                           ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[12]~2                                                                                                                                                                                ; 16      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|write_pointer[15]~41                                                                                                                                                                        ; 16      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_data11[3]~1                                                                                                                                                                                            ; 16      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|out_data00[6]~1                                                                                                                                                                                            ; 16      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|captured~0                                                                                                                                                                                                     ; 16      ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|write_pointer[1]~18                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|period_l_wr_strobe~0                                                                                                                                                                                                    ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|period_h_wr_strobe~0                                                                                                                                                                                                    ; 16      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[3]                                                                                                                                                                                                                      ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[0]~1                                                                                                          ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                                                            ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer:the_timer|Equal6~3                                                                                                                                                                                                                ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_column_mode[15]~1                                                                                                                                                                           ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_row_mode[15]~0                                                                                                                                                                              ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_start_row[15]~1                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_exposure[15]~0                                                                                                                                                                              ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_start_column[15]~0                                                                                                                                                                          ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIITX_DATA_Wr[1]~0                                                                                                                                                      ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[13]~21                                                                                                               ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[21]~13                                                                                                                                                                           ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                                                                ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|temp_av_readdata[7]~12                                                                                                                                                                        ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[14]~0                                                                                                                                                                            ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter~0                                                                                                                          ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|len[3]~18                                                                                                                          ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                          ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|REF_REQ~1                                                                                                                                                                              ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR1_ADDR[15]~21                                                                                                                                                                                                  ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR1_ADDR[15]~20                                                                                                                                                                                                  ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD2_ADDR[15]~21                                                                                                                                                                                                  ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD2_ADDR[15]~20                                                                                                                                                                                                  ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR2_ADDR[8]~21                                                                                                                                                                                                   ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rWR2_ADDR[8]~20                                                                                                                                                                                                   ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD1_ADDR[11]~21                                                                                                                                                                                                  ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|rRD1_ADDR[11]~20                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[11]~23                                                                                                                                                                                                 ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[10]~21                                                                                                                                                                                                 ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[9]~19                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[11]~14                                                                                                                                                                                                 ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[10]~13                                                                                                                                                                                                 ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[9]~12                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~19                                                               ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                         ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0_tx_master_arbitrator:the_eth_ocm_0_tx_master|always0~0                                                                                                                                                                        ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_cnt[3]~21                                                                                                                       ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_cnt[3]~20                                                                                                                       ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|MRxDV_Lb~0                                                                                                                                                                                    ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_8kd1:auto_generated|ram_block1a0~0                                                                                                                      ; 16      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LessThan0~3                                                                                                                                                                                                    ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                                                                    ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[0]~1                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MAC_ADDR1_Wr[1]~0                                                                                                                                                       ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                           ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_data_unfiltered[10]~34                                                                                                                                                                                                 ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                             ; 16      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|OE                                                                                                                                                                                               ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[8]                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]                                                                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                                                                ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetNibCnt~3                                                                                                                               ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_write~0                                                                                                                        ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|Equal59~3                                                                                                                                                                                                                   ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                              ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|byte_index[0]                                                                                                                      ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[1]                                                                                                                                    ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~13                                                                                                                                                                   ; 16      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|LessThan1~30                                                                                                                                                                                ; 16      ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|LessThan1~28                                                                                                                                                                         ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[1]                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[0]                                                                                                                                  ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[31]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[30]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[29]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[28]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[27]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[26]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[25]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[24]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[23]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[22]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[21]                                                                                                                                                                                                             ; 16      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_writedata[20]                                                                                                                                                                                                             ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; 15      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[2]                                                                                                                                                                                                                      ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                                                         ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|avs_s1_readdata[7]~11                                                                                                                                                                            ; 15      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[13]~3                                                                                                                                                                                                ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[7]                                                                                                                                                              ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[3]                                                                                                                                                              ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[0]                                                                                                                                                              ; 15      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|control_interface:control1|LessThan0~3                                                                                                                                                                            ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                    ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxEndFrm                                                                                                                                                               ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|Selector19~0                                                                                                                       ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src2[21]~2                                                                                                                                                                                                                ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                                                       ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                          ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|valid_rdata                                                                                                                        ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                     ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                     ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_alu_result[20]~3                                                                                                                                                                                                          ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[1]                                                                                                                                                                                                                     ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[2]                                                                                                                                                                                                                     ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5_s1_arbitrator:the_tracker_5_s1|Equal0~0                                                                                                                                                                                       ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|byte_index[1]                                                                                                                      ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                                                                    ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePreamble                                                                                                                                   ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_firsttransfer~0                                                                                                                                                    ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[0]                                                                                                                                                           ; 15      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|first_write                                                                                                                        ; 15      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                 ; 14      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[1]                                                                                                                                                                                                                      ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                        ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|wr_cnt[9]~1                                                                                                                        ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|Selector19~1                                                                                                                       ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                        ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                       ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                                                             ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~0                                                                                                             ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                                                              ; 14      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|ST[0]                                                                                                                                                                                                             ; 14      ;
; display_controller:display_ctrl|algorithm_frame_rate[0]~0                                                                                                                                                                                                              ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|av_addr_accepted~0                                                                                                                                                                                                          ; 14      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                ; 14      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|LUT_INDEX[4]                                                                                                                                                                                                   ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[6]                                                                                                                                                                                                     ; 14      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|Enable_Crc                                                                                                                                                             ; 13      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|done~0                                                                                                                                                                                                            ; 13      ;
; camera_controller:camera_ctrl|rgb2hue:hue|i_max4[1]                                                                                                                                                                                                                    ; 13      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_DATA[13]~2                                                                                                                                                                                                ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|ByteSelect[2]~3                                                                                                                                                                ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|InProgress                                                                                                                                                                     ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[6]                                                                                                                                                              ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[1]                                                                                                                                                              ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_macstatus:macstatus1|WideOr0~0                                                                                                                                                            ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateIdle                                                                                                                                       ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|Equal0~3                                                                                                                                    ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxStartFrm                                                                                                                                                             ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[12]~13                                                           ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[7]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[6]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[5]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[4]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[3]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[2]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[7]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[6]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[5]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[4]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[3]                                                                                                 ; 13      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[2]                                                                                                 ; 13      ;
; vga_controller:vga_ctrl|LessThan5~3                                                                                                                                                                                                                                    ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|comb~2                                                                                                                                                             ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                     ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|clock_crossing_io_m1_requests_sysid_control_slave~1                                                                                                                              ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_1|DataOut[2]                                                                                                                                         ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[1]                                                                                                                      ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|BitCounter[3]                                                                                                                                                                  ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[2]                                                                                                                                  ; 13      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src2[4]                                                                                                                                                                                                                   ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src2[2]                                                                                                                                                                                                                   ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src2[3]                                                                                                                                                                                                                   ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src2[0]                                                                                                                                                                                                                   ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_src2[1]                                                                                                                                                                                                                   ; 13      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[20]                                                        ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; 12      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_x[6]~40                                                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_y[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_x[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_x[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_y[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_y[5]~4                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_x[5]~4                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_x[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_y[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_y[5]~2                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_x[5]~2                                                                                                                                                                            ; 12      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|Mux4~10                                                                                                                                                                                                        ; 12      ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|read_pointer[11]                                                                                                                                                                            ; 12      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_y[1]~16                                                                                                                                                                                                  ; 12      ;
; camera_controller:camera_ctrl|camera_capture:camera_cap|count_x[6]~21                                                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_width[11]~0                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_x[5]~0                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_width[11]~0                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_y[5]~0                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_width[11]~0                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_width[11]~0                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_width[11]~0                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_height[11]~0                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|Decoder0~2                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_width[11]~0                                                                                                                                                                       ; 12      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[0]~37                                                                                                                                                                                                           ; 12      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|y[0]~36                                                                                                                                                                                                           ; 12      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|x[10]~16                                                                                                                                                                                                          ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|top[1]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|left[1]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|left[4]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|top[8]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|left[8]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|top[1]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top[0]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|left[6]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left[2]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top[7]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top[1]~16                                                                                                                                                                  ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left[3]~16                                                                                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|always3~0                                                                                                                                                                  ; 12      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[6]                                                                                                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|temp_av_readdata[21]~49                                                                                                                                                                       ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|temp_av_readdata_reg[4]~1                                                                                                                                                                     ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[5]                                                                                                                                                              ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[4]                                                                                                                                                              ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|RxData[2]                                                                                                                                                              ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_0|DataOut[7]                                                                                                                                         ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateData1                                                                                                                                      ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                  ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                  ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[5]                                                                                                ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[2]                                                                                                ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                  ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                  ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[5]                                                                                                ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[2]                                                                                                ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|D_src2_imm[25]~14                                                                                                                                                                                                           ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_data_unfiltered[7]~1                                                                                                                                                                                                   ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_wr_data_unfiltered[7]~0                                                                                                                                                                                                   ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|LessThan6~0                                                                                                                                                                                                       ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                   ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                   ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[1]                                                                                                 ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[0]                                                                                                 ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a5                                                                                                   ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a2                                                                                                   ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[1]                                                                                                 ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[0]                                                                                                 ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q4                                                                                                    ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]~1                                                                                                              ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|TxStartFrmOut~0                                                                                                                                                    ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5   ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2   ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[5] ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[2] ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_in_a_read_cycle~0                                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                     ; 12      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Equal6~0                                                                                                                                                                                                          ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateJam                                                                                                                                        ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                            ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                             ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out                                                                                                                                   ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_slavearbiterlockenable                                                                                                                                             ; 12      ;
; camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|op_10~18                                                                                                                     ; 12      ;
; camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|op_9~18                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[0]                                                                                                                      ; 12      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|RetryCnt[3]                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; 11      ;
; camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|selnose[39]~6                                                                                                                ; 11      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[5]                                                                                                                                                                                                                      ; 11      ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue5[11]~25                                                                                                                                                                                                                  ; 11      ;
; camera_controller:camera_ctrl|rgb2hue:hue|i_max4[0]                                                                                                                                                                                                                    ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata~14                                                                                                                                               ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|Equal0~4                                                                                                                                    ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                         ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[8]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[6]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[3]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[0]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                  ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[8]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[6]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[3]                                                                                                ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[0]                                                                                                ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                       ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                                                            ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[8]                                                                                                 ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a8                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a6                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a3                                                                                                   ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[8]                                                                                                 ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MODER_Wr[1]~3                                                                                                                                                           ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]~2                                                                                                              ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a6   ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a3   ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[6] ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[3] ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[0] ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eff_read~0                                                                                                                         ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_rdy                                                                                                                             ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|rx_state[3]                                                                                                                        ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|E_iw[5]                                                                                                                                                                                                                     ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                              ; 11      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|rw_flag~0                                                                                                                                                                                        ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                          ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5_s1_arbitrator:the_tracker_5_s1|Equal0~1                                                                                                                                                                                       ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|Collision                                                                                                                                                                                     ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|p1_cpu_instruction_master_latency_counter~0                                                                                                                                ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                                                        ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_data_master_qualified_request_ext_flash_s1~3                                                                                                 ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_data_master_requests_ext_flash_s1                                                                                                            ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|transactions_remaining~3                                                                                                                                                                  ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|sram_avalon_slave_begins_xfer~1                                                                                                                                                      ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]                                                                                                                                                                                 ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|LessThan3~22                                                                                                                                                               ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|LessThan3~22                                                                                                                                                               ; 11      ;
; sensor_controller:sensor_ctrl|counter:stream_counter|Add0~22                                                                                                                                                                                                           ; 11      ;
; camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[8]~16                                                                                                   ; 11      ;
; camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                                                                ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|RetryCnt[2]                                                                                                                                                            ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[15]                                                        ; 11      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[8]                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                           ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIIADDRESS_Wr[0]~2                                                                                                                                                      ; 10      ;
; camera_controller:camera_ctrl|rgb2hue:hue|Equal1~1                                                                                                                                                                                                                     ; 10      ;
; camera_controller:camera_ctrl|rgb2hue:hue|Equal1~0                                                                                                                                                                                                                     ; 10      ;
; camera_controller:camera_ctrl|rgb2hue:hue|dif3[4]                                                                                                                                                                                                                      ; 10      ;
; camera_controller:camera_ctrl|rgb2hue:hue|hue5[11]~33                                                                                                                                                                                                                  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|GenerateRxValid~0                                                                                                                                                      ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[29]~21                                                                                                                                                          ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                              ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[9]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[7]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[4]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[1]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                  ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[9]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[7]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[4]                                                                                                ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[1]                                                                                                ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_txethmac:txethmac1|eth_random:random1|always1~0                                                                                                                                           ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|COLLCONF_Wr[2]~0                                                                                                                                                        ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2    ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_0lc:wrptr_gp|counter13a[2]  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|state[7]                                                                                                                           ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                       ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                              ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|always0~5                                                                                                                                                                                        ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[9]                                                                                                 ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a9                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a7                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a4                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_777:rdptr_g1p|counter5a1                                                                                                   ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|a_graycounter_2lc:wrptr_gp|counter13a[9]                                                                                                 ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_ojc:wrptr_gp|counter13a[2]                                                      ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_ojc:wrptr_gp|counter13a[3]                                                      ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_ojc:wrptr_gp|counter13a[4]                                                      ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|eth_register:MODER_1|DataOut[4]                                                                                                                                         ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_njc:wrptr_gp|counter13a[3]          ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_njc:wrptr_gp|counter13a[2]          ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|a_graycounter_njc:wrptr_gp|counter13a[1]          ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a8   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a7   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a4   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[8] ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[7] ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[4] ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|a_graycounter_1lc:wrptr_gp|counter13a[1] ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                 ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                                                          ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|ST[2]~3                                                                                                                                                                                                           ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io_m1_arbitrator:the_clock_crossing_io_m1|clock_crossing_io_m1_readdata~6                                                                                                                                                ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|p1_select_n_to_the_ext_flash~0                                                                                                                   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|tri_state_bridge_flash_avalon_slave_begins_xfer~0                                                                                                ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                             ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|always136~0                                                                                                                                                                                                                 ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_instruction_master_granted_ext_flash_s1~0                                                                                                    ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tri_state_bridge_flash_avalon_slave_arbitrator:the_tri_state_bridge_flash_avalon_slave|cpu_instruction_master_requests_ext_flash_s1~0                                                                                                   ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_burst_0:the_DE2_115_SOPC_burst_0|state_idle                                                                                                                                                                                ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_in_a_read_cycle~0                                                                                                                                                  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|cpu_instruction_master_requests_sram_avalon_slave~2                                                                                                                                  ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sram_avalon_slave_arbitrator:the_sram_avalon_slave|cpu_data_master_qualified_request_sram_avalon_slave~4                                                                                                                                ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|LessThan7~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|LessThan3~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|LessThan7~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|LessThan7~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|LessThan3~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|LessThan7~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|LessThan3~22                                                                                                                                                               ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|LessThan7~22                                                                                                                                                               ; 10      ;
; camera_controller:camera_ctrl|rgb2hue:hue|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|op_1~18                                                                                                                      ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                            ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                            ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                            ; 10      ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|command:command1|do_precharge                                                                                                                                                                                     ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|q_b[19]                                                        ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[4]                                                                                                                                                                                                     ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[3]                                                                                                                                                                                                     ; 10      ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                           ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                   ; 9       ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|ST[1]~16                                                                                                                                                                                                          ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[7]~0                                                                                                                                                  ; 9       ;
; camera_controller:camera_ctrl|raw2rgb:rgb|_valid~0                                                                                                                                                                                                                     ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_miim:miim1|eth_shiftreg:shftrg|WideOr0                                                                                                                                                    ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StartData1~0                                                                                                                                    ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|timer_s1_arbitrator:the_timer_s1|clock_crossing_io_m1_requests_timer_s1                                                                                                                                                                 ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_tag_wraddress[0]~6                                                                                                                                                                                                       ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~8                                                                                                                                           ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0                                                                                                                ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_registers:ethreg1|MIIMODER_Wr[0]~0                                                                                                                                                        ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5    ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3    ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_0lc:wrptr_gp|counter13a[5]  ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_0lc:wrptr_gp|counter13a[3]  ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|a_graycounter_0lc:wrptr_gp|counter13a[0]  ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                  ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                                        ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                       ; 9       ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                             ; 9       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_uvf1:auto_generated|altsyncram_uj31:fifo_ram|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 56           ; 32           ; 56           ; yes                    ; no                      ; yes                    ; yes                     ; 1792   ; 32                          ; 47                          ; 32                          ; 47                          ; 1504                ; 2    ; None                            ; M9K_X37_Y24_N0, M9K_X37_Y22_N0                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 8448   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                            ; M9K_X51_Y27_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M9K_X64_Y18_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_ujf1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None                            ; M9K_X51_Y22_N0, M9K_X37_Y17_N0, M9K_X51_Y14_N0, M9K_X37_Y15_N0, M9K_X51_Y16_N0, M9K_X51_Y13_N0, M9K_X37_Y13_N0, M9K_X51_Y15_N0, M9K_X51_Y20_N0, M9K_X51_Y18_N0, M9K_X37_Y16_N0, M9K_X37_Y19_N0, M9K_X51_Y12_N0, M9K_X37_Y14_N0, M9K_X51_Y21_N0, M9K_X37_Y18_N0 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3hf1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 14           ; 512          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 7168   ; 512                         ; 14                          ; 512                         ; 14                          ; 7168                ; 1    ; cpu_dc_tag_ram.mif              ; M9K_X51_Y17_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M9K_X51_Y19_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_8kd1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None                            ; M9K_X64_Y15_N0, M9K_X78_Y17_N0, M9K_X64_Y19_N0, M9K_X64_Y24_N0, M9K_X78_Y15_N0, M9K_X64_Y17_N0, M9K_X78_Y16_N0, M9K_X78_Y21_N0, M9K_X64_Y23_N0, M9K_X78_Y19_N0, M9K_X78_Y23_N0, M9K_X64_Y16_N0, M9K_X78_Y20_N0, M9K_X78_Y22_N0, M9K_X78_Y18_N0, M9K_X64_Y22_N0 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_c5g1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 20           ; 512          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 10240  ; 512                         ; 20                          ; 512                         ; 20                          ; 10240               ; 2    ; cpu_ic_tag_ram.mif              ; M9K_X64_Y20_N0, M9K_X64_Y21_N0                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M9K_X51_Y25_N0, M9K_X51_Y26_N0                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M9K_X64_Y14_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M9K_X64_Y13_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_bd_ram:desc_ram|altsyncram:ram_rtl_0|altsyncram_umm1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                            ; M9K_X64_Y29_N0, M9K_X64_Y28_N0                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_datafifo|dcfifo:dcfifo_component|dcfifo_7rm1:auto_generated|altsyncram_9f11:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 36864  ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                            ; M9K_X78_Y24_N0, M9K_X78_Y28_N0, M9K_X78_Y25_N0, M9K_X78_Y26_N0                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_avalon_dma_fifo:eth_rxdma_errfifo|dcfifo:dcfifo_component|dcfifo_ipm1:auto_generated|altsyncram_lc11:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 25           ; 512          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 12800  ; 512                         ; 25                          ; 512                         ; 25                          ; 12800               ; 2    ; None                            ; M9K_X78_Y27_N0, M9K_X78_Y29_N0                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_avalon_dma_fifo:data_fifo|dcfifo:dcfifo_component|dcfifo_7nm1:auto_generated|altsyncram_mc11:fifo_ram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608   ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 1    ; None                            ; M9K_X64_Y30_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X64_Y27_N0                                                                                                                                                                                                                                                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X64_Y26_N0                                                                                                                                                                                                                                                 ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem1|altsyncram:data_rtl_3|altsyncram_03h1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                            ; M9K_X78_Y39_N0, M9K_X78_Y41_N0                                                                                                                                                                                                                                 ;
; camera_controller:camera_ctrl|raw2rgb:rgb|Line_Buffer:lbuff|fifo_prog:fifo|fifo_ram:mem2|altsyncram:data_rtl_4|altsyncram_g2h1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                            ; M9K_X78_Y40_N0                                                                                                                                                                                                                                                 ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                            ; M9K_X51_Y45_N0, M9K_X51_Y43_N0, M9K_X51_Y46_N0, M9K_X51_Y44_N0                                                                                                                                                                                                 ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                            ; M9K_X51_Y40_N0, M9K_X51_Y41_N0, M9K_X51_Y38_N0, M9K_X51_Y39_N0                                                                                                                                                                                                 ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                            ; M9K_X51_Y42_N0, M9K_X64_Y41_N0, M9K_X64_Y43_N0, M9K_X64_Y42_N0                                                                                                                                                                                                 ;
; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                            ; M9K_X64_Y38_N0, M9K_X64_Y39_N0, M9K_X64_Y40_N0, M9K_X64_Y37_N0                                                                                                                                                                                                 ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[1].ffbuf|ff_ram:mem|altsyncram:data_rtl_1|altsyncram_23h1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 3            ; 4096         ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 12288  ; 4096                        ; 3                           ; 4096                        ; 3                           ; 12288               ; 3    ; None                            ; M9K_X51_Y33_N0, M9K_X51_Y35_N0, M9K_X51_Y34_N0                                                                                                                                                                                                                 ;
; sensor_controller:sensor_ctrl|erosion:eros|fifo3x3:fifo|fifo_prg:fbuffer[2].ffbuf|ff_ram:mem|altsyncram:data_rtl_2|altsyncram_23h1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 3            ; 4096         ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 12288  ; 4096                        ; 3                           ; 4096                        ; 3                           ; 12288               ; 3    ; None                            ; M9K_X51_Y33_N0, M9K_X51_Y35_N0, M9K_X51_Y34_N0                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y14_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; sdram_controller:sdram_ctrl|size[0]                                                                                                                                             ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sdram_controller:sdram_ctrl|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                 ;                            ; DSPMULT_X44_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 31,950 / 342,891 ( 9 % )  ;
; C16 interconnects          ; 1,301 / 10,120 ( 13 % )   ;
; C4 interconnects           ; 23,254 / 209,544 ( 11 % ) ;
; Direct links               ; 3,457 / 342,891 ( 1 % )   ;
; Global clocks              ; 17 / 20 ( 85 % )          ;
; Local interconnects        ; 7,802 / 119,088 ( 7 % )   ;
; R24 interconnects          ; 1,407 / 9,963 ( 14 % )    ;
; R4 interconnects           ; 28,034 / 289,782 ( 10 % ) ;
+----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 1390) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 45                             ;
; 2                                           ; 23                             ;
; 3                                           ; 21                             ;
; 4                                           ; 16                             ;
; 5                                           ; 25                             ;
; 6                                           ; 39                             ;
; 7                                           ; 12                             ;
; 8                                           ; 19                             ;
; 9                                           ; 24                             ;
; 10                                          ; 40                             ;
; 11                                          ; 38                             ;
; 12                                          ; 49                             ;
; 13                                          ; 63                             ;
; 14                                          ; 120                            ;
; 15                                          ; 112                            ;
; 16                                          ; 744                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.21) ; Number of LABs  (Total = 1390) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 670                            ;
; 1 Clock                            ; 1140                           ;
; 1 Clock enable                     ; 548                            ;
; 1 Sync. clear                      ; 114                            ;
; 1 Sync. load                       ; 122                            ;
; 2 Async. clears                    ; 16                             ;
; 2 Clock enables                    ; 344                            ;
; 2 Clocks                           ; 116                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.55) ; Number of LABs  (Total = 1390) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 32                             ;
; 2                                            ; 39                             ;
; 3                                            ; 26                             ;
; 4                                            ; 21                             ;
; 5                                            ; 31                             ;
; 6                                            ; 22                             ;
; 7                                            ; 25                             ;
; 8                                            ; 30                             ;
; 9                                            ; 18                             ;
; 10                                           ; 38                             ;
; 11                                           ; 18                             ;
; 12                                           ; 24                             ;
; 13                                           ; 25                             ;
; 14                                           ; 29                             ;
; 15                                           ; 36                             ;
; 16                                           ; 49                             ;
; 17                                           ; 38                             ;
; 18                                           ; 59                             ;
; 19                                           ; 42                             ;
; 20                                           ; 50                             ;
; 21                                           ; 58                             ;
; 22                                           ; 70                             ;
; 23                                           ; 55                             ;
; 24                                           ; 64                             ;
; 25                                           ; 59                             ;
; 26                                           ; 70                             ;
; 27                                           ; 56                             ;
; 28                                           ; 61                             ;
; 29                                           ; 51                             ;
; 30                                           ; 50                             ;
; 31                                           ; 43                             ;
; 32                                           ; 101                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 1390) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 83                             ;
; 2                                               ; 90                             ;
; 3                                               ; 87                             ;
; 4                                               ; 100                            ;
; 5                                               ; 101                            ;
; 6                                               ; 72                             ;
; 7                                               ; 73                             ;
; 8                                               ; 83                             ;
; 9                                               ; 95                             ;
; 10                                              ; 75                             ;
; 11                                              ; 86                             ;
; 12                                              ; 91                             ;
; 13                                              ; 63                             ;
; 14                                              ; 56                             ;
; 15                                              ; 49                             ;
; 16                                              ; 112                            ;
; 17                                              ; 18                             ;
; 18                                              ; 13                             ;
; 19                                              ; 9                              ;
; 20                                              ; 1                              ;
; 21                                              ; 4                              ;
; 22                                              ; 4                              ;
; 23                                              ; 5                              ;
; 24                                              ; 5                              ;
; 25                                              ; 1                              ;
; 26                                              ; 3                              ;
; 27                                              ; 0                              ;
; 28                                              ; 5                              ;
; 29                                              ; 2                              ;
; 30                                              ; 3                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.98) ; Number of LABs  (Total = 1390) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 4                              ;
; 2                                            ; 9                              ;
; 3                                            ; 34                             ;
; 4                                            ; 47                             ;
; 5                                            ; 28                             ;
; 6                                            ; 27                             ;
; 7                                            ; 18                             ;
; 8                                            ; 28                             ;
; 9                                            ; 30                             ;
; 10                                           ; 26                             ;
; 11                                           ; 29                             ;
; 12                                           ; 43                             ;
; 13                                           ; 47                             ;
; 14                                           ; 39                             ;
; 15                                           ; 47                             ;
; 16                                           ; 52                             ;
; 17                                           ; 47                             ;
; 18                                           ; 47                             ;
; 19                                           ; 44                             ;
; 20                                           ; 53                             ;
; 21                                           ; 42                             ;
; 22                                           ; 37                             ;
; 23                                           ; 47                             ;
; 24                                           ; 50                             ;
; 25                                           ; 33                             ;
; 26                                           ; 35                             ;
; 27                                           ; 59                             ;
; 28                                           ; 56                             ;
; 29                                           ; 68                             ;
; 30                                           ; 58                             ;
; 31                                           ; 61                             ;
; 32                                           ; 61                             ;
; 33                                           ; 55                             ;
; 34                                           ; 24                             ;
; 35                                           ; 2                              ;
; 36                                           ; 1                              ;
; 37                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 46 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 46 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 340          ; 34           ; 340          ; 0            ; 0            ; 344       ; 340          ; 0            ; 344       ; 344       ; 0            ; 59           ; 0            ; 0            ; 137          ; 0            ; 59           ; 137          ; 0            ; 0            ; 48           ; 59           ; 0            ; 0            ; 0            ; 0            ; 0            ; 344       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 310          ; 4            ; 344          ; 344          ; 0         ; 4            ; 344          ; 0         ; 0         ; 344          ; 285          ; 344          ; 344          ; 207          ; 344          ; 285          ; 207          ; 344          ; 344          ; 296          ; 285          ; 344          ; 344          ; 344          ; 344          ; 344          ; 0         ; 344          ; 344          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_LINK100       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                ;
+---------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------------------------+----------------------+-------------------+
; DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]         ; GPIO[0]              ; 1371.079          ;
; DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]         ; GPIO[0]              ; 3050.297          ;
; GPIO[0],DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2] ; GPIO[0]              ; 5009.586          ;
+---------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                  ; Destination Register                                                                                                                                                                     ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]            ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[11]                                                                                   ; 4.735             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[2]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[3]                                                                                     ; 4.477             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[10]                                                                                   ; 4.386             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[11]                                                                                    ; 4.373             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[11]                                                                                    ; 4.359             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[8]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[9]                                                                                     ; 4.347             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[8]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[9]                                                                                     ; 4.330             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[6]                                                                                     ; 4.325             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[3]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[4]                                                                                     ; 4.325             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[3]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[4]                                                                                     ; 4.307             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_green_threshold_min[29] ; sensor_controller:sensor_ctrl|RGB2BIN:u999|green_bit                                                                                                                                     ; 4.300             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[2]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[3]                                                                                    ; 4.266             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_red_threshold_min[29]   ; sensor_controller:sensor_ctrl|RGB2BIN:u999|red_bit                                                                                                                                       ; 4.264             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[3]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[4]                                                                                    ; 4.249             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[2]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[3]                                                                                    ; 4.247             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[4]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[5]                                                                                     ; 4.245             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[6]                                                                                     ; 4.244             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[6]                                                                                    ; 4.238             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[6]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[7]                                                                                    ; 4.151             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[6]                                                                                    ; 4.151             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_red_threshold_min[9]    ; sensor_controller:sensor_ctrl|RGB2BIN:u999|red_bit                                                                                                                                       ; 4.143             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[10]                                                                                   ; 4.124             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[10]                                                                                    ; 4.113             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[10]                                                                                   ; 4.096             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[4]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[5]                                                                                    ; 4.094             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[10]                                                                                    ; 4.084             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[2]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[3]                                                                                     ; 4.084             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[10]                                                                                    ; 4.074             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_y[8]        ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|top[8]                                                                                       ; 4.058             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_y[11]       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top[11]                                                                                      ; 4.058             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]            ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[11]                                                                                   ; 4.055             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[4]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[5]                                                                                     ; 4.052             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[4]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[5]                                                                                     ; 4.036             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[8]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[9]                                                                                    ; 4.022             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[10]                                                                                    ; 4.019             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[10]                                                                                   ; 4.004             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[8]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[9]                                                                                     ; 4.003             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[2]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[3]                                                                                     ; 4.002             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[8]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[9]                                                                                    ; 4.001             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[4]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[5]                                                                                    ; 3.994             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[6]                                                                                    ; 3.993             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[6]                                                                                    ; 3.988             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[11]                                                                                    ; 3.937             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right[10]                                                                                    ; 3.927             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]            ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[11]                                                                                   ; 3.926             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_write       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|write                                                                                        ; 3.922             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_write       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|write                                                                                        ; 3.922             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]            ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[11]                                                                                   ; 3.917             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_green_threshold_min[19] ; sensor_controller:sensor_ctrl|RGB2BIN:u999|green_bit                                                                                                                                     ; 3.900             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_blue_threshold_min[9]   ; sensor_controller:sensor_ctrl|RGB2BIN:u999|blue_bit                                                                                                                                      ; 3.886             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; camera_controller:camera_ctrl|camera_capture:camera_cap|ROW_HEIGHT[10]                                                                                                                   ; 3.884             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[8]             ; camera_controller:camera_ctrl|camera_capture:camera_cap|ROW_HEIGHT[9]                                                                                                                    ; 3.884             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[9]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[10]                                                                                    ; 3.840             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[7]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[8]                                                                                    ; 3.837             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_write       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|write                                                                                        ; 3.831             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[6]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[7]                                                                                     ; 3.825             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[11]                                                                                    ; 3.824             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[2]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[3]                                                                                     ; 3.820             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[6]                                                                                     ; 3.808             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[9]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[10]                                                                                   ; 3.804             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[4]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[5]                                                                                     ; 3.801             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_blue_threshold_min[29]  ; sensor_controller:sensor_ctrl|RGB2BIN:u999|blue_bit                                                                                                                                      ; 3.795             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[7]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[8]                                                                                     ; 3.792             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[11]                                                                                    ; 3.790             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[10]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right[11]                                                                                    ; 3.774             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[6]                                                                                     ; 3.768             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[5]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[6]                                                                                     ; 3.763             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_x[3]        ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left[3]                                                                                      ; 3.741             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[8]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[9]                                                                                    ; 3.737             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[5]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[6]                                                                                    ; 3.731             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_y[4]        ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top[4]                                                                                       ; 3.727             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_x[10]       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|left[10]                                                                                     ; 3.727             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_y[10]       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top[10]                                                                                      ; 3.727             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_y[10]       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|top[10]                                                                                      ; 3.727             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[6]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[7]                                                                                    ; 3.723             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[4]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[5]                                                                                    ; 3.723             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a0~porta_datain_reg0  ; 3.717             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a2~porta_datain_reg0  ; 3.717             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[4]             ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[5]                                                                                    ; 3.713             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a0~porta_datain_reg0  ; 3.712             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a2~porta_datain_reg0  ; 3.712             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|data_ctrl[0]     ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|bottom[0]                                                                                    ; 3.705             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|data_ctrl[0]     ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[0]                                                                                    ; 3.704             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_x[11]       ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|left[11]                                                                                     ; 3.697             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_ctrl[0]     ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[7]                                                                                     ; 3.690             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sensor:the_sensor|apio_sensor:sensor|data_blue_threshold_min[19]  ; sensor_controller:sensor_ctrl|RGB2BIN:u999|blue_bit                                                                                                                                      ; 3.682             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_width[6]              ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_5:the_tracker_5|avalon_locator:tracker_5|locator:loc|right[7]                                                                                     ; 3.681             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a12~porta_datain_reg0 ; 3.680             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a13~porta_datain_reg0 ; 3.680             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a14~porta_datain_reg0 ; 3.680             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[1]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a15~porta_datain_reg0 ; 3.680             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|data_y[3]        ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|top[3]                                                                                       ; 3.678             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a12~porta_datain_reg0 ; 3.675             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a13~porta_datain_reg0 ; 3.675             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a14~porta_datain_reg0 ; 3.675             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[0]           ; sdram_controller:sdram_ctrl|sdram_control:sdram_ctrl|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_6rp1:auto_generated|altsyncram_8i51:fifo_ram|ram_block14a15~porta_datain_reg0 ; 3.675             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[1]             ; camera_controller:camera_ctrl|camera_capture:camera_cap|ROW_HEIGHT[2]                                                                                                                    ; 3.674             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|data_ctrl[0]     ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[5]                                                                                     ; 3.671             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|data_height[10]            ; DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[11]                                                                                   ; 3.654             ;
; DE2_115_SOPC:DE2_115_SOPC_inst|camera:the_camera|avalon_camera:camera|select_output[2]           ; sensor_controller:sensor_ctrl|blue[2]                                                                                                                                                    ; 3.653             ;
+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Aug 17 15:51:09 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_115_WEB_SERVER -c DE2_115_WEB_SERVER
Info: Parallel compilation is enabled and will use up to 2 processors
Info: Selected device EP4CE115F29C7 for design "DE2_115_WEB_SERVER"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Implemented PLL "sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -108.0 degrees for clock output sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[1] of parameter phase shift -- achieved value of -105.0 degrees
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -105 degrees (-2917 ps) for sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[3] port
Info: Implemented PLL "DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|pll7" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[2] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE40F29C7 is compatible
    Info: Device EP4CE40F29I7 is compatible
    Info: Device EP4CE30F29C7 is compatible
    Info: Device EP4CE30F29I7 is compatible
    Info: Device EP4CE55F29C7 is compatible
    Info: Device EP4CE55F29I7 is compatible
    Info: Device EP4CE75F29C7 is compatible
    Info: Device EP4CE75F29I7 is compatible
    Info: Device EP4CE115F29I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The input ports of the PLL DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|pll7 and the PLL sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning: PLL DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|pll7 and PLL sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1 have different input signals for input port ARESET
Critical Warning: PLL "DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|pll7" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2"
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "vga_ctrl|X_END[12]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[12]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[11]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[11]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[10]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[10]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[9]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[9]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[8]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[8]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[7]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[7]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[6]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[6]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[5]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[5]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[4]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[4]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[3]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[3]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[2]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[2]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[1]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[1]|combout" is a latch
    Warning: Node "vga_ctrl|X_END[0]|combout" is a latch
    Warning: Node "vga_ctrl|Y_END[0]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[0]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[8]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[22]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[7]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[21]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[20]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[19]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[18]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[17]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[16]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[15]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[14]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[13]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[12]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[11]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[10]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[9]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[6]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[5]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[2]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[1]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[4]|combout" is a latch
    Warning: Node "sdram_ctrl|addr2[3]|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity dcfifo_6rp1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe16|dffe17a* 
    Info: Entity dcfifo_75g1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe15|dffe16a* 
    Info: Entity dcfifo_7nm1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ld9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_kd9:dffpipe16|dffe17a* 
    Info: Entity dcfifo_7rm1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe20|dffe21a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe17|dffe18a* 
    Info: Entity dcfifo_ipm1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0f9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ve9:dffpipe16|dffe17a* 
    Info: Entity dcfifo_uvf1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe18|dffe19a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe15|dffe16a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'DE2_115_WEB_SERVER.sdc'
Warning: Overwriting existing clock: altera_reserved_tck
Info:  You called derive_pll_clocks. User-defined clock found on pll: DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[0]} {u6|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -105.00 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[1]} {u6|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 12 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[2]} {u6|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[3]} {u6|altpll_component|auto_generated|pll1|clk[3]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Reading SDC File: 'pll.sdc'
Info: Reading SDC File: 'de2_115_golden_sopc.SDC'
Warning: Overwriting existing clock: CLOCK_50
Warning: Ignored filter at de2_115_golden_sopc.sdc(10): CLOCK2_50 could not be matched with a port
Warning: Ignored create_clock at de2_115_golden_sopc.sdc(10): Argument <targets> is an empty collection
    Info: create_clock -period 20 [get_ports CLOCK2_50]
Warning: Ignored filter at de2_115_golden_sopc.sdc(11): CLOCK3_50 could not be matched with a port
Warning: Ignored create_clock at de2_115_golden_sopc.sdc(11): Argument <targets> is an empty collection
    Info: create_clock -period 20 [get_ports CLOCK3_50]
Warning: Overwriting existing clock: ENET0_RX_CLK
Info:  You called derive_pll_clocks. User-defined clock found on pll: DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Warning: Assignment set_input_delay is accepted but has some problems at de2_115_golden_sopc.sdc(24): Set_input_delay/set_output_delay has replaced one or more delays on port "ENET0_RX_CLK". Please use -add_delay option.
    Info: set_input_delay  -clock "ENET0_RX_CLK"  -min 2 [get_ports ENET0_RX_CLK] 
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Reading SDC File: 'cpu.sdc'
Info: Reading SDC File: '../../../../../altera/10.1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Warning: Node: camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ENET0_TX_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ready_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:stat_ack_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|eth_dc_reg:tx_start_dc_reg|q1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: camera_controller:camera_ctrl|camera_config:camera_conf|ready was determined to be a clock but was found without an associated clock assignment.
Warning: Port "ENET0_RX_CLK" relative to the rising edge of clock "ENET0_RX_CLK" does not specify a max-fall input delay
Warning: Port "ENET0_RX_CLK" relative to the rising edge of clock "ENET0_RX_CLK" does not specify a max-rise input delay
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ENET0_RX_CLK}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ENET0_RX_CLK}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ENET0_RX_CLK}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ENET0_RX_CLK}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ENET0_RX_CLK}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ENET0_RX_CLK}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ENET0_RX_CLK}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ENET0_RX_CLK}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {ENET0_RX_CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {ENET0_RX_CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {ENET0_RX_CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {ENET0_RX_CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {ENET0_RX_CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {ENET0_RX_CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {ENET0_RX_CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {ENET0_RX_CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {u6|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
Info: The following assignments are ignored by the derive_clock_uncertainty command
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {virtual_camera_clk}] -rise_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {virtual_camera_clk}] -fall_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {virtual_camera_clk}] -rise_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {virtual_camera_clk}] -fall_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {virtual_camera_clk}] -rise_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {virtual_camera_clk}] -fall_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {virtual_camera_clk}] -rise_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {virtual_camera_clk}] -fall_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {camera_clk}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -rise_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -fall_to [get_clocks {camera_clk}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {camera_clk}] -setup 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -rise_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -rise_from [get_clocks {camera_clk}] -fall_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -rise_to [get_clocks {camera_clk}] -hold 0.020
    Info: Ignored: set_clock_uncertainty -fall_from [get_clocks {camera_clk}] -fall_to [get_clocks {camera_clk}] -hold 0.020
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 11 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
    Info:   10.417   camera_clk
    Info:   20.000     CLOCK_50
    Info:   10.000 DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[0]
    Info:  100.000 DE2_115_SOPC_inst|the_pll|sd1|pll7|clk[2]
    Info:    8.000 ENET0_RX_CLK
    Info:   10.000 u6|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 u6|altpll_component|auto_generated|pll1|clk[1]
    Info:   41.666 u6|altpll_component|auto_generated|pll1|clk[2]
    Info:   40.000 u6|altpll_component|auto_generated|pll1|clk[3]
    Info:   10.417 virtual_camera_clk
Info: Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_shu2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Promoted node GPIO[0]~input 
    Info: Automatically promoted camera_controller:camera_ctrl|clock_buffer:clk_buff|clock_buffer_altclkctrl_7ji:clock_buffer_altclkctrl_7ji_component|clkctrl1 to use location or clock signal Global Clock
Info: Pin GPIO[0]~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[0] (placed in counter C3 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[2] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|clk[3] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node ENET0_TX_CLK~input (placed in PIN B17 (DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node ENET0_RX_CLK~input (placed in PIN A15 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node camera_controller:camera_ctrl|camera_config:camera_conf|I2C_Controller:u0|I2C_SCLK~1
        Info: Destination node camera_controller:camera_ctrl|camera_config:camera_conf|mI2C_CTRL_CLK~0
Info: Automatically promoted node camera_controller:camera_ctrl|camera_config:camera_conf|ready 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sensor_controller:sensor_ctrl|enable
        Info: Destination node sensor_controller:sensor_ctrl|red_bit
        Info: Destination node sensor_controller:sensor_ctrl|blue_bit
        Info: Destination node sensor_controller:sensor_ctrl|gray_bit
        Info: Destination node sensor_controller:sensor_ctrl|green_bit
        Info: Destination node sensor_controller:sensor_ctrl|RGB2BIN:u999|blue_bit
        Info: Destination node sensor_controller:sensor_ctrl|RGB2BIN:u999|green_bit
        Info: Destination node sensor_controller:sensor_ctrl|RGB2BIN:u999|red_bit
        Info: Destination node camera_controller:camera_ctrl|camera_capture:camera_cap|start
        Info: Destination node camera_controller:camera_ctrl|rgb2hue:hue|hue[5]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|rx_reset~0
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|tx_reset~0
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash~0
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash[3]~1
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash~2
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash~3
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_rxethmac:rxethmac1|CrcHash~4
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_io_domain_synch_module:DE2_115_SOPC_reset_altpll_io_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|right[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_0:the_tracker_0|avalon_locator:tracker_0|locator:loc|bottom[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|right[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_1:the_tracker_1|avalon_locator:tracker_1|locator:loc|bottom[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|right[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_2:the_tracker_2|avalon_locator:tracker_2|locator:loc|bottom[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|right[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_3:the_tracker_3|avalon_locator:tracker_3|locator:loc|bottom[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|right[0]
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|tracker_4:the_tracker_4|avalon_locator:tracker_4|locator:loc|bottom[0]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|rx_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_rxdma:eth_rxdma_inst|eth_dc_reg:rx_busy_dc_reg|q1_reset
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|eth_ocm_0:the_eth_ocm_0|eth_ocm:eth_ocm_0|eth_avalon:eth_avalon_inst|eth_avalon_txdma:eth_txdma_inst|dff_clear 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|prev_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|readdata[0]~1
Info: Starting register packing
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 23 registers into blocks of type Embedded multiplier output
    Extra Info: Packed 8 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 42 registers into blocks of type I/O Output Buffer
    Extra Info: Created 39 register duplicates
Warning: PLL "sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1" output port clk[2] feeds output pin "GPIO[16]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "sdram_pll:u6|altpll:altpll_component|altpll_3mr2:auto_generated|pll1" output port clk[3] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning: Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning: Ignored I/O standard assignment to node "AUD_BCLK"
    Warning: Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning: Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning: Ignored I/O standard assignment to node "AUD_XCK"
    Warning: Ignored I/O standard assignment to node "CLOCK2_50"
    Warning: Ignored I/O standard assignment to node "CLOCK3_50"
    Warning: Ignored I/O standard assignment to node "EEP_I2C_SCLK"
    Warning: Ignored I/O standard assignment to node "EEP_I2C_SDAT"
    Warning: Ignored I/O standard assignment to node "ENET1_GTX_CLK"
    Warning: Ignored I/O standard assignment to node "ENET1_INT_N"
    Warning: Ignored I/O standard assignment to node "ENET1_LINK100"
    Warning: Ignored I/O standard assignment to node "ENET1_MDC"
    Warning: Ignored I/O standard assignment to node "ENET1_MDIO"
    Warning: Ignored I/O standard assignment to node "ENET1_RST_N"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_CLK"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_COL"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_CRS"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_DATA[0]"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_DATA[1]"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_DATA[2]"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_DATA[3]"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_DV"
    Warning: Ignored I/O standard assignment to node "ENET1_RX_ER"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_CLK"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_DATA[0]"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_DATA[1]"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_DATA[2]"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_DATA[3]"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_EN"
    Warning: Ignored I/O standard assignment to node "ENET1_TX_ER"
    Warning: Ignored I/O standard assignment to node "ENETCLK_25"
    Warning: Ignored I/O standard assignment to node "EX_IO[0]"
    Warning: Ignored I/O standard assignment to node "EX_IO[1]"
    Warning: Ignored I/O standard assignment to node "EX_IO[2]"
    Warning: Ignored I/O standard assignment to node "EX_IO[3]"
    Warning: Ignored I/O standard assignment to node "EX_IO[4]"
    Warning: Ignored I/O standard assignment to node "EX_IO[5]"
    Warning: Ignored I/O standard assignment to node "EX_IO[6]"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKIN0"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKIN_N1"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKIN_N2"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKIN_P1"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKIN_P2"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKOUT0"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKOUT_N1"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKOUT_N2"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKOUT_P1"
    Warning: Ignored I/O standard assignment to node "HSMC_CLKOUT_P2"
    Warning: Ignored I/O standard assignment to node "HSMC_D[0]"
    Warning: Ignored I/O standard assignment to node "HSMC_D[1]"
    Warning: Ignored I/O standard assignment to node "HSMC_D[2]"
    Warning: Ignored I/O standard assignment to node "HSMC_D[3]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[0]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[10]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[11]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[12]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[13]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[14]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[15]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[16]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[1]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[2]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[3]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[4]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[5]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[6]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[7]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[8]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_N[9]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[0]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[10]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[11]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[12]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[13]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[14]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[15]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[16]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[1]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[2]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[3]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[4]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[5]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[6]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[7]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[8]"
    Warning: Ignored I/O standard assignment to node "HSMC_RX_D_P[9]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[0]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[10]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[11]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[12]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[13]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[14]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[15]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[16]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[1]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[2]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[3]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[4]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[5]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[6]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[7]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[8]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_N[9]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[0]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[10]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[11]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[12]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[13]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[14]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[15]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[16]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[1]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[2]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[3]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[4]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[5]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[6]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[7]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[8]"
    Warning: Ignored I/O standard assignment to node "HSMC_TX_D_P[9]"
    Warning: Ignored I/O standard assignment to node "I2C_SCLK"
    Warning: Ignored I/O standard assignment to node "I2C_SDAT"
    Warning: Ignored I/O standard assignment to node "IRDA_RXD"
    Warning: Ignored I/O standard assignment to node "LEDG[8]"
    Warning: Ignored I/O standard assignment to node "LUCIA"
    Warning: Ignored I/O standard assignment to node "OTG_ADDR[0]"
    Warning: Ignored I/O standard assignment to node "OTG_ADDR[1]"
    Warning: Ignored I/O standard assignment to node "OTG_CS_N"
    Warning: Ignored I/O standard assignment to node "OTG_DACK_N[0]"
    Warning: Ignored I/O standard assignment to node "OTG_DACK_N[1]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[0]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[10]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[11]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[12]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[13]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[14]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[15]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[1]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[2]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[3]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[4]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[5]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[6]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[7]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[8]"
    Warning: Ignored I/O standard assignment to node "OTG_DATA[9]"
    Warning: Ignored I/O standard assignment to node "OTG_DREQ[0]"
    Warning: Ignored I/O standard assignment to node "OTG_DREQ[1]"
    Warning: Ignored I/O standard assignment to node "OTG_FSPEED"
    Warning: Ignored I/O standard assignment to node "OTG_INT[0]"
    Warning: Ignored I/O standard assignment to node "OTG_INT[1]"
    Warning: Ignored I/O standard assignment to node "OTG_LSPEED"
    Warning: Ignored I/O standard assignment to node "OTG_RD_N"
    Warning: Ignored I/O standard assignment to node "OTG_RST_N"
    Warning: Ignored I/O standard assignment to node "OTG_WR_N"
    Warning: Ignored I/O standard assignment to node "PS2_CLK"
    Warning: Ignored I/O standard assignment to node "PS2_CLK2"
    Warning: Ignored I/O standard assignment to node "PS2_DAT"
    Warning: Ignored I/O standard assignment to node "PS2_DAT2"
    Warning: Ignored I/O standard assignment to node "SD_CLK"
    Warning: Ignored I/O standard assignment to node "SD_CMD"
    Warning: Ignored I/O standard assignment to node "SD_DAT[0]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[1]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[2]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[3]"
    Warning: Ignored I/O standard assignment to node "SD_WP_N"
    Warning: Ignored I/O standard assignment to node "SMA_CLKIN"
    Warning: Ignored I/O standard assignment to node "SMA_CLKOUT"
    Warning: Ignored I/O standard assignment to node "TD_CLK27"
    Warning: Ignored I/O standard assignment to node "TD_DATA[0]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[1]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[2]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[3]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[4]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[5]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[6]"
    Warning: Ignored I/O standard assignment to node "TD_DATA[7]"
    Warning: Ignored I/O standard assignment to node "TD_HS"
    Warning: Ignored I/O standard assignment to node "TD_RESET_N"
    Warning: Ignored I/O standard assignment to node "TD_VS"
    Warning: Ignored I/O standard assignment to node "UART_CTS"
    Warning: Ignored I/O standard assignment to node "UART_RTS"
    Warning: Ignored I/O standard assignment to node "UART_RXD"
    Warning: Ignored I/O standard assignment to node "UART_TXD"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning: Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning: Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning: Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning: Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning: Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LUCIA" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning: Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning: Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning: Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:53
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:28
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:02:50
Info: Fitter routing operations beginning
Info: 1e+04 ns of routing delay (approximately 4.6% of available device routing delay) added to meet hold timing.
Info: Router estimated average interconnect usage is 9% of the available device resources
    Info: Router estimated peak interconnect usage is 67% of the available device resources in the region that extends from location X23_Y24 to location X33_Y36
Info: Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures.
Info: Fitter routing operations ending: elapsed time is 00:13:56
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 103 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14
    Info: Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1
    Info: Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info: Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info: Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info: Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info: Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info: Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info: Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info: Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info: Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info: Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info: Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info: Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info: Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info: Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info: Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info: Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info: Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info: Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info: Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info: Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info: Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info: Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info: Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info: Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info: Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info: Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info: Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info: Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info: Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info: Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info: Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info: Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info: Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info: Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info: Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info: Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info: Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info: Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info: Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info: Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info: Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info: Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info: Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info: Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8
    Info: Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10
    Info: Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10
    Info: Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10
    Info: Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11
    Info: Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11
    Info: Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11
    Info: Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12
    Info: Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info: Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info: Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info: Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info: Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info: Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info: Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22
    Info: Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15
    Info: Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21
    Info: Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17
    Info: Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21
    Info: Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16
    Info: Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21
    Info: Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16
    Info: Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15
    Info: Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15
    Info: Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19
    Info: Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16
    Info: Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19
    Info: Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15
    Info: Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24
    Info: Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21
    Info: Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25
    Info: Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22
    Info: Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22
    Info: Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21
    Info: Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22
    Info: Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22
    Info: Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25
    Info: Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25
    Info: Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25
    Info: Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25
    Info: Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22
    Info: Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24
    Info: Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22
    Info: Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26
    Info: Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20
    Info: Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23
    Info: Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20
    Info: Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26
    Info: Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23
    Info: Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Warning: Following 51 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin DRAM_DQ[16] has a permanently disabled output enable
    Info: Pin DRAM_DQ[17] has a permanently disabled output enable
    Info: Pin DRAM_DQ[18] has a permanently disabled output enable
    Info: Pin DRAM_DQ[19] has a permanently disabled output enable
    Info: Pin DRAM_DQ[20] has a permanently disabled output enable
    Info: Pin DRAM_DQ[21] has a permanently disabled output enable
    Info: Pin DRAM_DQ[22] has a permanently disabled output enable
    Info: Pin DRAM_DQ[23] has a permanently disabled output enable
    Info: Pin DRAM_DQ[24] has a permanently disabled output enable
    Info: Pin DRAM_DQ[25] has a permanently disabled output enable
    Info: Pin DRAM_DQ[26] has a permanently disabled output enable
    Info: Pin DRAM_DQ[27] has a permanently disabled output enable
    Info: Pin DRAM_DQ[28] has a permanently disabled output enable
    Info: Pin DRAM_DQ[29] has a permanently disabled output enable
    Info: Pin DRAM_DQ[30] has a permanently disabled output enable
    Info: Pin DRAM_DQ[31] has a permanently disabled output enable
    Info: Pin GPIO[0] has a permanently disabled output enable
    Info: Pin GPIO[1] has a permanently disabled output enable
    Info: Pin GPIO[2] has a permanently disabled output enable
    Info: Pin GPIO[3] has a permanently disabled output enable
    Info: Pin GPIO[4] has a permanently disabled output enable
    Info: Pin GPIO[5] has a permanently disabled output enable
    Info: Pin GPIO[6] has a permanently disabled output enable
    Info: Pin GPIO[7] has a permanently disabled output enable
    Info: Pin GPIO[8] has a permanently disabled output enable
    Info: Pin GPIO[9] has a permanently disabled output enable
    Info: Pin GPIO[10] has a permanently disabled output enable
    Info: Pin GPIO[11] has a permanently disabled output enable
    Info: Pin GPIO[12] has a permanently disabled output enable
    Info: Pin GPIO[13] has a permanently disabled output enable
    Info: Pin GPIO[14] has a permanently disabled output enable
    Info: Pin GPIO[15] has a permanently disabled output enable
    Info: Pin GPIO[16] has a permanently enabled output enable
    Info: Pin GPIO[17] has a permanently enabled output enable
    Info: Pin GPIO[18] has a permanently disabled output enable
    Info: Pin GPIO[19] has a permanently enabled output enable
    Info: Pin GPIO[20] has a permanently disabled output enable
    Info: Pin GPIO[21] has a permanently disabled output enable
    Info: Pin GPIO[22] has a permanently disabled output enable
    Info: Pin GPIO[24] has a permanently enabled output enable
    Info: Pin GPIO[25] has a permanently disabled output enable
    Info: Pin GPIO[26] has a permanently disabled output enable
    Info: Pin GPIO[27] has a permanently disabled output enable
    Info: Pin GPIO[28] has a permanently disabled output enable
    Info: Pin GPIO[29] has a permanently disabled output enable
    Info: Pin GPIO[30] has a permanently disabled output enable
    Info: Pin GPIO[31] has a permanently disabled output enable
    Info: Pin GPIO[32] has a permanently disabled output enable
    Info: Pin GPIO[33] has a permanently disabled output enable
    Info: Pin GPIO[34] has a permanently disabled output enable
    Info: Pin GPIO[35] has a permanently disabled output enable
Info: Generated suppressed messages file C:/Users/Jorge/workspace/VideoSensor/DE2_115-flash/DE2_115_WEB_SERVER.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 453 warnings
    Info: Peak virtual memory: 1003 megabytes
    Info: Processing ended: Fri Aug 17 16:05:37 2012
    Info: Elapsed time: 00:14:28
    Info: Total CPU time (on all processors): 00:15:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Jorge/workspace/VideoSensor/DE2_115-flash/DE2_115_WEB_SERVER.fit.smsg.


