`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: sihao.tsang@gmail.com
// 
// Create Date: 2023/07/08 23:54:39
// Design Name: 
// Module Name: uart_loop
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module uart_loop(
    // Input 
    input               sys_clk,    // 系y差分入r
    input               sys_rst_n,  // 系y臀唬低平有效

    input               recv_done,  // 接受一完成酥
    input [7:0]         recv_data,  // 接收的

    input               tx_busy,    // l送忙B酥

    // Output    
    output              send_en,    // l送使能信
    output              send_data   // 待l送
);

    // reg define
    reg recv_done_buffer1;
    reg recv_done_buffer2;
    reg tx_ready;

    // wire define
    wire recv_done_flag;

    //*****************************************************
    //**                    main code
    //*****************************************************

    // 捕@ recv_done 上升沿，得到一r周期的}n信

	//  UART 接收端口的延tr周期

    // 判嘟邮胀瓿尚盘，K在串口l送模K空ero出l送使能信
    


endmodule
