{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        2
    ],
    "fullAdder": [
        "fullAdder",
        "qG7YU",
        "module",
        3
    ],
    "Carry_Sel_Adder_2bit": [
        "Carry_Sel_Adder_2bit",
        "JMYib",
        "module",
        5
    ],
    "tb_6bit_exhaustive": [
        "tb_6bit_exhaustive",
        "WY7Bv",
        "module",
        1
    ]
}