# SV_UART_FIFO_LOOPBACK

-----------------------
# 🌐[SystemVerilog Based UART_FIFO_LOOPBACK]

> 이 프로젝트는 UART_FIFO 모듈을 System Verilog 기반 TB 환경에서 검증하는 프로젝트입니다.


## 🔎 Overview
> 본 프로젝트는 UART_RX, UART_TX, FIFO 모듈을 포함하는 UART_TOP 모듈에 대해 SystemVerilog를 기반으로 Testbench Architecture를 구성하고, report & waveform을 통해 동작 검증을 수행합니다.

## 📌 DUT Spec Analysis

## 🔁 Verification Plan

## 📚 TB Architecture

## 📋 Testcase & Scenario

## ✨ Verification Results

## 🔥 Insights
--------------------------
