Si(110)衬底上杂质分凝肖特基结源漏形成及其机理研究	Si(110)衬底;硅化反应;势垒调制;肖特基结源漏;杂质分凝	常规Si(100)衬底MOS器件pn结源漏结深和接触面积日益减小，导致源漏延伸区电阻和与硅化物的接触电阻迅速增大。应用肖特基结源漏可以显著降低这些源漏相关寄生电阻，但其却面临开态电流小、关态漏电大的问题，因而急需开展新型肖特基结源漏技术研究。Si(110)衬底因可显著提高空穴迁移率，正在成为新型纳米CMOS集成电路制造的优选载体。为此本项目拟在Si(110)衬底上开展杂质分凝肖特基结源漏技术研究，在降低寄生电阻的同时充分调制势垒，提高开关电流比。项目将探索杂质分凝肖特基结势垒高度调制的机理；探索Si(110)衬底上硅化反应和相应杂质分凝规律；优化这种新技术中杂质的引入方式。通过探索揭示杂质分凝肖特基结势垒高度调制机理，掌握Si(110)衬底上的硅化反应规律和相应杂质分凝规律，确定最优化杂质引入方式及其机理，最终在Si(110)衬底上研制出杂质分凝肖特基结源漏MOS场效应晶体管原型器件。
基于TSV的三维集成方法中原子层沉积扩散阻挡层的制备与机理研究	原子层沉积;硅通孔;扩散阻挡层	本课题选择三维集成中硅通孔技术的扩散阻挡层的制备与机理进行研究，利用原子层沉积方法进行扩散阻挡层的制备，并在薄膜表面进行Cu电镀，对不同沉积薄膜的扩散阻挡特性进行分析。由此，获得ALD制备扩散阻挡层的沉积机理，并提出在硅通孔制备过程中孔壁结构对ALD沉积的影响。通过对TiN和TaN沉积薄膜在Cu/阻挡层/SiO2/Si结构中的扩散阻挡特性的研究分析，提出TiN和TaN的扩散阻挡机理并应用于可靠性研究，为在三维集成中高深宽比的硅通孔内实现TiN和TaN扩散阻挡层的沉积和无空洞的铜填充提供理论依据。
可延展柔性无机电子互连结构及其机-电综合特性的研究	微电子封装;可延展电子;力学性能;微连接	可延展柔性电子在穿戴电子、柔性显示、生物医疗等领域具有广阔的应用前景。针对当前可延展柔性无机电子面临的延展自由度与幅度有限、界面分层、电学特性下降甚至失效等问题，开展可延展柔性无机电子互连结构设计及其机-电综合特性的研究，系统探讨可延展柔性无机电子的界面力学表征、力学特性、结构设计、电学特性及其内在关联关系等基础问题。首先，研究异质界面力学特性表征与分析，建立界面力学分析模型；其次，引入分形几何学概念，开展可延展互连"自相似"结构设计，运用界面力学模型，研究"自相似"可延展互连结构的力学特性，探讨可延展互连结构与延展性能（延展的自由度、类型、幅度等）之间的内在关系；研究应力应变状态与电学特性之间的内在关系，建立应力应变-电学分析模型，运用前述分析的应力应变状态进而耦合分析可延展互连结构的电学特性；最后，基于上述机-电综合特性分析评价形成多自由度可延展柔性无机电子的互连结构设计学理论基础。
芯片-封装交互影响分析方法和低K介质断裂机理研究	倒装芯片;跨尺度分析方法;可靠性设计与评测;LK薄膜拉伸实验;芯片—封装交互影响	40纳米以下的先进芯片，铜互连中的低/超低介电系数（LK/ULK）材料力学性能脆弱，在Flip-Chip封装中易出现断裂，导致芯片封装良率大幅下降，即所谓芯片—封装交互影响（CPI）问题，已成为制约其应用的重要问题。针对CPI问题中跨尺度计算分析方法、LK/ULK材料力学性能变化规律、ULK材料及其界面断裂机制、Cu凸点机械剪切与热失配剪切对应关系四个关键科学问题，本项目拟发展并实验验证用于CPI问题的整体-局部三维有限元分析方法；研究LK/ULK材料力学性能、断裂参数测试方法；建立LK/ULK及其界面失效断裂判据和分析方法；探索剪切Cu凸点判断CPI可靠性的新方法，通过参数化分析获得与CPI相关的主要因素。最终形成对CPI问题中LK/ULK失效破坏机理的完整认识和有效分析方法，建立快速判定CPI可靠性的方法，为40纳米以下先进芯片封装应用提供基础研究保障并为其可靠性设计提供参考和指导。
空间微力压印诱导龟裂制备纳米结构的方法研究	空间微力;纳米结构;纳米龟裂;压印;纳米加工	纳米结构制备方法是推进纳米科学与应用的原动力，本项目提出了一种可高效、低成本制备高分辨、高深宽比纳米结构的新方法。该方法采用空间微力诱导UV胶产生可控的纳米龟裂的新思路，利用纳米龟裂不受衍射极限限制、特征尺寸小、深宽比大的特点，通过龟裂诱导模板进行纳米结构的分布控制，实现高精度纳米结构的快速、大面积制备。首先从理论上深入分析空间微力诱导龟裂的内在机理，确定各参数影响规律，在此基础上研究该技术的控制方法，建立纳米结构的可控制备工艺，然后采用空间微力诱导龟裂方法，开展光学传感功能器件的纳米结构制备与性能表征，完成实验验证。该方法通过低分辨率、小深宽比的龟裂诱导模板即可获得高分辨率、高深宽比的纳米结构，同时拥有快速、大面积制备的优点，有望形成一种与传统光刻、纳米压印等互补的纳米结构加工方法，为新型纳米器件的研发奠定技术基础。
LDMOS-SCR高压ESD防护器件设计及其闩锁特性估算模型研究	估算模型;高压ESD防护;闩锁特性;横向扩散金属氧化物半导体;可控硅	工作电压在10～60 V之间的功率集成电路（PIC）被广泛用于便携式智能化消费电子产品。但是，静电放电（ESD）对PIC造成的危害已到了严重威胁系统可靠性的程度。本项目针对PIC高压ESD防护器件易闩锁和ESD鲁棒性弱的问题，基于不同高压制备工艺，利用ESD特性测试及TCAD仿真，围绕LDMOS-SCR高压ESD防护器件开展如下研究：1）设计新型结构与版图形状，降低器件电子发射率和寄生NPN或PNP的正反馈程度，提高维持电压；引入二次或多次触发机制，提高维持电流，增强器件抗闩锁能力和ESD鲁棒性；2）分别研究器件结构和工艺特征对器件闩锁特性的影响，采用新颖雪崩工作区收敛算法，建立室温闩锁特性估算模型；3）研究器件在变温ESD应力作用下的新工作机理，结合电荷陷阱新机制，建立变温闩锁特性估算模型。通过本项目的实施，可提高PIC的系统可靠性，获得抗闩锁强ESD鲁棒性的高压ESD防护设计核心技术。
CMOS后形成栅极铝平坦化与电化学腐蚀抑制机理研究	腐蚀抑制;后形成栅极;鳍式场效应晶体管;平坦化;电化学腐蚀	为获得高器件性能、超低功耗、高集成度，晶体管器件尺寸延续摩尔定律等比例缩小，高k介质/金属栅(HKMG)制程代替SiON/多晶硅栅的多栅鳍式立体场效应晶体管(FinFET)已成为45nm及以下先进CMOS工艺关键材料与技术。后形成栅极(RMG)化学机械平坦化(CMP)是实现HKMG关键，决定了芯片上器件性能完整性、可靠性。实现高去除速率、高平坦化效率、抑制界面电化学腐蚀(Galvanic corrosion)与去除选择比是研究适用RMG平坦化抛光浆料的核心挑战。本项目以阿伦尼乌斯速率控制理论、金属缓蚀吸附理论、反应过程暂态理论为依据，采取以化学作用为主、吸附-自钝化-络合-传质-化学溶解表面反应控制的平坦化技术路线，研究CMOS后形成栅极制程Al栅碱性抛光浆料中CMP行为及电化学腐蚀行为与控制关键技术。
倒装芯片封装底部填充材料中的填料表面改性与界面调控研究	纳米二氧化硅填料;倒装芯片;聚合物基封装材料;表面改性;底部填充材料	纳米级SiO2填充的聚合物基封装材料作为底部填充材料对于提高倒装芯片的可靠性发挥着重要的作用。然而由于纳米填料在聚合物基体中的团聚问题，如何解决高填充下依然保持低粘度以及如何实现低填充量下就能够达到理想的热膨胀系数是目前面临的两个重大挑战。目前对复合材料流变性能和热膨胀行为的研究，主要集中在填料尺寸及分布、形貌以及填充量方面，而从填料表面设计和复合材料界面调控的角度出发的研究较少。基于此，本项目通过对纳米SiO2进行不同官能团的表面改性，系统考察填料表面化学对其在聚合物基体中的润湿分散行为及其流变性能、热膨胀行为的影响规律，并进一步从树脂和填料的表面能出发，使用润湿接触角、内聚功以及粘附功等热力学参数对改性填料在树脂中的分散性以及树脂与填料之间结合力进行定量计算，建立微观的热力学参数与宏观性能之间的构效关系。该研究能够为纳米填料表面的合理设计及其封装材料综合性能的优化提供普适性的理论依据。
基于硅基一维纳米线的Gate-all-around纳米晶体管的研究	晶体管;Gate-all-around;硅纳米线	基于硅基一维纳米线的纳米晶体管是当今一个热点研究课题，该器件是未来纳米器件的主要发展方向之一，本研究是一项理论和实验相结合的课题：.理论方面分三个层次:首先采用ab inito模拟方法对硅纳米线进行理论分析和探讨，与新加坡国立大学梁教授展开合作研究,附具体研究计划，其次采用工艺模拟软件实现器件制备的工艺仿真，再次器件层次模拟实现三维硅纳米管的gate-all-around器件的性能仿真。.实验方面要在SOI 晶片上制备出Gate-all-around晶体管并完成测试，其关键技术硅纳米线的制备技术已经被我团队突破，我们采用自上而下的正向方法制备出空间上垂直排列相互平行的多条硅纳米线，其最小尺寸到达9纳米，自下而上地化学催化合成硅纳米管的技术也具备。在此基础上将整合团队多年器件制备的经验成功制备纳米gate-all-around器件，解决微电子行业10年后产业发展瓶颈，有前瞻性和自主知识产权。
宇航用集成电路在轨单粒子翻转率电路模型与仿真方法研究	电路模型;仿真方法;在轨翻转率;单粒子翻转	在轨单粒子翻转率评估结果，是宇航元器件设计和选型的重要依据。随着微电子技术的发展，在轨单粒子翻转的机制变得更为多样和复杂,传统的长方体灵敏体积方法（RPP／IRPP）模型，已经越来越不能适应在轨翻转率评估的要求。本项目旨在研究一种新的宇航用集成电路在轨单粒子翻转率电路模型及仿真方法:首先，在充分考虑多种翻转机制的综合作用下，利用全物理（Geant4+TCAD)数值仿真方法，结合地面辐照试验校准，分析电路对辐射粒子的响应；随后，利用机器学习领域中的支持向量机（SVM）方法，开发一个基于SVM算法的机器学习系统模型，建立新的在轨单粒子翻转率模型，用于评估在空间辐射环境下集成电路的在轨翻转率；最后，与在轨实测数据进行对比，验证提出模型和方法的正确性，并指出进一步改进的方向。本项目的研究成果可为下一代在轨单粒子翻转率评估系统提供理论基础和方法支撑，并为我国抗辐射集成电路的研制提供重要的依据。
新型SiGe异质结双极器件低剂量率辐照损伤机理研究	电离辐射效应;第一性原理模拟;低剂量率辐照;锗硅异质结双极晶体管	低剂量率辐照损伤效应是双极型器件及其电路在空间辐射环境中发生失效的一种重要损伤模式。SiGe HBT由于硅基能带工程的材料和器件结构的优势，具有卓越的温度特性（低温-180℃至高温+125）以及优异的抗总剂量辐照性能，使其具有推广应用于卫星通信、深空探测等极端空间环境中的潜在可能。通过对SiGe HBT电离辐射总剂量效应的初步探索，发现国产器件在低剂量率辐照下表现出显著的低剂量率辐照损伤增强效应，可能导致空间应用中的电子系统由于剂量长期累积造成损伤或失效。因此，完善SiGe HBT总剂量效应实验研究方法、探索其低剂量率辐照损伤机理是国产SiGe HBT及其电路空间应用的关键。本课题针对SiGe HBT及其相关电路开展低剂量率辐照损伤研究，结合实验数据和模拟仿真，深入分析引起SiGe HBT及其电路低剂量率辐照损伤的微观机理，探索出SiGe HBT及其电路低剂量率辐照损伤的抗辐加固设计方法。
基于多场耦合效应的多孔介质填铜协同机制研究	量子化学;电镀铜;电镀添加剂;多场耦合;电化学测试	基于多场耦合效应的多孔介质填铜协同机制研究是制约高密度互连印制电路板和集成电路封装基板高阶高密度任意层互连特性及可靠性进一步发展的瓶颈，是目前国际上研究的热点和难点。经过前期的研究我们发现,影响微埋盲孔、通孔电镀填铜的主要问题在于二次电场线非等同性分布,而电镀添加剂、电流、温度、振动是影响电场线分布的关键因素,但基于多场耦合效应的多孔介质填铜协同机国内外还没有形成相应的理论,这使得电镀填铜的研究变得极为困难。本项目旨在已有的基础上应用电化学分析方法、量子化学及表面分析技术深入探讨各类电镀添加剂、电场和温度场之间协同交互作用规律，研究Cu 互连微埋盲孔、通孔填充过程中多场耦合机制对铜沉积过程的影响，进一步建立相应的电场、温度场、电镀添加剂同电结晶铜作用机理模型，从理论上阐释各类添加剂官能团结构衍生物对电场线分布的影响规律及作用机理，逐步完善多场耦合效应对多孔介质填铜的影响及其协同机制研究。
基于DNA折纸术的碳纳米管分子逻辑电路研究	碳纳米管;纳米电子;DNA折纸术;逻辑电路	随着微电子器件集成度的提高，缩小芯片来改善性能所衍生的成本，是科技能否跟上摩尔定律的主要限制因素；同时也是半导体产业所共同的关切。能显著缩小晶体管尺寸的纳米电子技术尤其引人注目，其中碳纳米管因其具有独特的优良特性被视为替代硅材料的一个理想选择。采用Rothemund的DNA"折纸术"，事先对DNA链的序列通过计算机程序进行设计；用DNA分子修饰碳纳米管，并"绘制"各种形状的电子元器件；利用碱基互补的原理在预定的位置上合成或生长碳纳米管，来形成碳纳米管阵列。再通过引导金属颗粒在DNA分子表面的聚焦，进一步构建碳纳米管分子逻辑电路，有望使目前电子线路间近乎65纳米的最小间距缩小到6纳米左右。这意味着，通过对碳纳米管的可控排列操作，使目前逻辑电路发展的线宽瓶颈有望再次获得突破。通过对本项目的研究，有望有效平衡芯片的性价比，同时缓解改善芯片性能的限制因素。
基于氧化物薄膜晶体管的不挥发性DRAM技术研究	氧化物薄膜晶体管;动态随机存储器;不挥发性存储器	储存型内存技术（Storage Class Memory-SCM）被认为是解决处理器与硬盘性能上日益扩大的鸿沟的有效途径。不挥发性DRAM技术的实现有益于进一步推进SCM技术。本项目拟用具有极低漏电的氧化物薄膜晶体管来实现1T1C结构DRAM的不挥发性。重点对低漏电氧化物薄膜晶体管的制备、栅/漏应力对薄膜晶体管漏电性能影响、外界环境对薄膜晶体管漏电性能影响、薄膜晶体管与高k介质电容的集成技术等方面展开系统研究。本项目在氧化物材料晶格结构、组分、位错、掺杂等微观结构与晶体管漏电性能的关联方面的研究；源漏电极界面、栅极界面工程调制、外界应力对器件漏电特性的影响规律方面的研究及相关物理模型的建立；用导电原子力显微镜（C-AFM）和高分辨透射电镜（HR-TEM）等手段分析材料微观结构与器件性能对应关系的研究，都具有重要的源头创新意义，预计会取得一系列具有我国自主知识产权的原创性研究成果。
基于超声原子力显微镜的石墨烯纳米带原位加工与电特性检测方法研究	石墨烯;超声原子力显微镜;静电力原子力显微镜;纳米器件	统治芯片制造行业50年的摩尔定律即将走到尽头，新材料新技术的研究成为了世界各国的研究热点。石墨烯被誉为硅的绝佳替代品是下一代理想的芯片材料，然而本征石墨烯没有能隙，通过对其进行加工剪裁可在石墨烯中引入能隙，因而石墨烯加工技术成为了纳米器件制造领域的重要研究方向。本项目将开展石墨烯纳米带原位加工与电特性原位检测方法研究,提出一种基于超声原子力显微镜(UV-AFM)的石墨烯新型加工与电特性检测方法。具体研究内容包括：石墨烯晶格方向与本征特征频率建模研究；基于UV-AFM的石墨烯纳米带原位加工控制技术研究；基于静电力显微镜(EFM)的石墨烯纳米带电学特征原位检测方法研究；实验系统构建与实验验证。本研究将为基于石墨烯的纳米器件制造提供新的理论方法及实现技术，对信息技术的可持续发展具有重要的推动意义。
高数值孔径光子筛的偏振成像机理研究	高数值孔径光子筛;物理模型;光斑检测;偏振控制方法	建立高数值孔径光子筛偏振成像的物理模型，探索偏振状态改变对高数值孔径光子筛成像质量的影响规律及解决途径。搭建实验测试系统，对高数值孔径光子筛偏振成像进行实验研究，掌握高数值孔径光子筛的偏振控制技术。将理论分析与实验研究进行对比分析，验证模型的合理性，不断完善物理模型，从而完善高数值孔径光子筛偏振成像的机理，提高光子筛的成像质量，探索今后的实用性。该新型纳米光学器件具有超轻、超小、超分辨力的优点，是一种具有实用价值的纳米成像器件，在许多特殊场合，如光刻、天文、航空航天、军事国防等领域都有着良好的应用前景
抗辐射SOI材料中的嵌入式硅纳米晶特性研究	硅纳米晶;SOI;抗总剂量辐射	SOI技术实现了晶体管间的全介质隔离，使SOI器件及电路的抗单粒子辐射能力和抗剂量率辐射能力相比体硅技术有了极大幅度的提高。但SOI材料绝缘埋层的存在使SOI电路的抗总剂量辐射能力成为薄弱环节，难以满足下一代长寿命、高可靠卫星的要求。本项目针对上述问题，通过在各类SOI材料的埋氧层中引入嵌入式硅纳米晶，制备出抗总剂量加固的SOI材料，重点研究嵌入式硅纳米晶的形成机理、界面特性、电荷陷阱作用机制及其与相关工艺方法和参数的关系，掌握其对SOI材料电学特性和辐射性能的作用机制，并利用Pseudo-MOS器件和MOS器件进行流片测试和验证。通过对埋氧层中嵌入式硅纳米晶各类特性的综合理解，在大幅提升SOI器件抗总剂量辐射能力的前提下，解决其对SOI器件电学特性的微扰问题，推动抗辐射SOI材料的工程化应用，为国产高性能高可靠的SOI抗辐射集成电路的实现打下基础。
面向高密度三维集成的玻璃等离子体深刻蚀技术研究	深刻蚀;玻璃;等离子;三维集成	微电子封装正在向小型化、功能化的三维集成方向发展，玻璃具有电阻率高，热稳定性好，热膨胀系数（CTE）与硅接近，成本低等优点，是作为三维集成中转接板的理想材料,但是其高密度深孔工艺不成熟。本研究针对玻璃等离子刻蚀速度慢的问题，通过对玻璃深孔内气体分子的分解、离化、吸附、界面反应，以及挥发性反应产物的运动行为研究，优化反应气体组合和等离子体放电参数，分析提高玻璃反应离子刻蚀速率的机理，并通过提高等离子体密度，提高衬底温度，周期性侧壁钝化等方式，探索高深宽比、侧壁垂直、表面光滑的玻璃通孔等离子刻蚀解决方法，为设计和制备下一代玻璃转接板提供理论指导和实验依据。
快闪存储器的抗辐照电路系统设计技术研究	抗辐照;SOI;可靠性;快闪存储器	随着国际国内航空、航天、探月开发的加快，对抗辐照快闪存储器的需求日益扩大，但目前还缺乏大容量的具有高抗辐照能力、高可靠性的快闪存储器芯片。最近几年，随着民用快闪存储器技术的快速发展，对其进行抗辐照加固设计已经成为当前研究的热点和难点。本项目针对抗辐照快闪存储器研究面临的主要技术限制和发展趋势，基于SOI 技术研发新一代具有高抗辐照能力的快闪存储器设计技术。项目结合器件、材料和工艺抗辐照技术，建立起从器件辐照模型、关键模块电路以及版图辐照加固到系统抗辐照算法和体系结构加固的整套抗辐照方法，有效提高快闪存储器在辐照环境下的疲劳特性和系统可靠性，满足军事应用和航空航天应用的需求。本项目的研究将提高我国在抗辐照快闪存储器设计技术领域的自主开发水平，为军工企业将来的应用做好预研工作，改变我国在抗辐照快闪存储器设计领域的落后状况，打破国外的技术封锁。
面向10纳米及以下工艺集成电路晶圆快速缺陷检测	纳米尺度;缺陷检测;磁检测;集成电路	针对现有的纳米尺度CMOS工艺下光学测量无法直接用于晶圆缺陷检测的问题，本项目拟研究一种新的基于电磁信号检测的晶圆检测方法，通过测试电磁环境的构造和有效的电磁检测技术，结合特征提取等数学方法，研究解决基于电磁检测实现电磁场中介质形状还原的问题。新的晶圆检测技术可以实现纳米级的图形分辨率，快速扫描完整的晶圆，为纳米尺度工艺研究和制造提供一个强有力的观测工具。本研究为纳米尺度高空间分辨率晶圆缺陷检测提供了一种全新、高效的检测方法，将对半导体新工艺的开发与成熟应用起到重要的推动作用。研究团队坚实的前期研究基础和多学科交叉的优势是本课题顺利开展和完成的保障。
嵌套型双向可控硅TVS器件及其片上集成技术研究	多米诺触发机制;器件与电路协同仿真;单片集成;嵌套型结构	本项目旨在探索一种万伏级嵌套型双向可控硅TVS器件的静电特性及其单片集成技术：探究嵌套型双向可控硅器件在ESD脉冲应力下的工作机制和形成"多米诺"触发的条件，建立嵌套型器件的维持电压估算模型；设计三种嵌套型双向可控硅TVS器件，考察器件嵌套方式、嵌套层数、工艺层次、关键尺寸对器件主要指标，特别是对维持电压和失效电流的影响；研究嵌套型双向可控硅TVS器件与RS485总线接口电路的单芯片集成技术。解决多叉指器件电流非均匀泄放、嵌套型器件寄生电阻T型网络构建两个关键问题。形成万伏级嵌套TVS器件新结构、片上集成系统级静电保护TVS器件新方法两个技术创新点。新器件将达成高维持电压、失效电流20A、系统级IEC61000-4-2标准接触放电15kV的设计目标。新器件及其片上集成技术将为工业控制、汽车电子、物联网接入设备的系统级静电保护提供设计参考，降低电子系统复杂度、提高系统可靠性。
宇航环境下累积损伤对SOI工艺集成电路电磁兼容性的影响	累积损伤;电磁兼容性;热载流子效应;总剂量效应;绝缘体上硅	随着我国航天事业的发展，大量电子系统需要被小型化、集成电路化，使系统的电磁兼容问题愈发严重且主要集中在芯片级上。空间环境中的电离辐射以及长期工作中器件的内在失效机制引起的累积损伤会导致器件的物理参数漂移，从而影响电路的特性，导致芯片的电磁兼容性降级。我们不仅要考虑芯片生产初期的电磁兼容性，更要评估芯片在宇航环境中的长期电磁兼容可靠度。.    本课题对SOI抗辐照工艺集成电路的电磁敏感度展开研究，分析宇航环境及长期工作引起的器件累积损伤对电路的电磁敏感度影响机理。具体包括：由总剂量及器件内部失效机制引起的累积损伤测试及建模；电路的输出特性受器件累积损伤影响评估；SOI抗辐照工艺电路的电磁兼容性模型仿真；芯片的电磁兼容性受器件累积损伤影响评估；.    期望本课题可为国内宇航芯片的电磁兼容性的测试和建模仿真奠定基础。通过对芯片长期电磁兼容可靠度的评估，在设计阶段提供整改建议。
基于电路响应的SRAM存储器电荷收集量化及错误率评估技术研究	软错误;电荷收集;工艺计算机辅助系统;静态随机存储器;单粒子翻转	本项目基于集成电路辐照效应物理机制、器件参数、电路响应以及统计概率分布理论，开展单粒子效应电荷收集及错误率评估方法研究。采用TCAD全物理仿真和Geant4 Monte Carlo仿真相结合的方法，对深亚微米及以下工艺集成电路晶体管间电荷收集临近效应的电路响应展开量化研究。探索空间辐射环境中多种电路响应机制综合作用（如多结点电荷收集、单粒子翻转恢复、工艺波动等）。改进和完善单粒子翻转评估理论，由传统的电荷收集判断电路响应，改进为考虑电路响应反馈对电荷收集的影响，提出新的电荷收集量化敏感体模型和错误率评估计算模型；构建错误率评估平台，考虑多环境因素、宽能谱分布的空间环境影响。深入研究工艺波动对晶体管电学特性的影响规律，采用概率统计学方法全面研究工艺波动主要参数对集成电路辐射效应的影响，提出工艺波动影响的量化权重因子，增加错误率评估理论应用的影响因素。
应用于2.5维集成的微纳尺度下超低阻硅垂直互连结构的电学、 光学与热力学机理研究	同轴垂直互连;热机械可靠性;TSV;2.5维集成;光电同传复用垂直互连	为满足未来消费电子领域对于图形处理和计算系统高性能、小型化和低功耗的迫切需要以及更大数据传输带宽、更小功耗和更高速的芯片间通信的需求，以垂直硅通孔（TSV）为基础的2.5维硅插入层技术，由于具有异质集成能力强、成本低、集成密度高、可靠性高等优点，正逐渐成为先进三维封装领域的研究热点。.本项目利用超低阻硅的导电特性和高聚物的绝缘/光学特性，旨在研究应用于2.5维集成的超低阻硅垂直互连结构在电学、光学与热力学等多物理场中的机理问题，属于多学科交叉的前沿领域。基于标准的MEMS工艺和超低阻硅衬底，采用理论分析、仿真建模和测试验证相结合的方法，深入开展高性能、高密度同轴垂直互连、光电同传复用垂直互连和三维热-机械可靠性的研究，充分发挥其抗串扰能力强、信号完整性好、易于阻抗匹配及适用于超高速芯片间通信的特点，对于多能域三维系统级芯片集成的设计与实现具有重要的学术意义、实际应用价值和广阔的市场前景。
原子层淀积高介电常数栅介质的界面层抑制和性能调控	界面;原子层淀积;栅介质;介电常数	纳米尺度集成电路技术的发展需要高介电常数的栅介质，然而高介电常数栅介质集成工艺面临的主要关键之一就是界面层的问题。界面层不仅降低了栅介质的有效介电常数，而且引入了缺陷，使器件性能变差。本项目研究原子层淀积(atomic layer deposition, 简称ALD)Hf基和La基高介电常数介质与Si衬底之间界面层的生长规律和性能变化的物理机制；通过NH3、N2和含F等离子体表面处理，以及TMA原位表面预处理抑制Hf基和La基高k栅介质与Si衬底之间界面层的生长，改善界面的性能；探索原子层淀积的Hf基和La基高k栅介质在不同气氛下的后退火处理(post-annealing)时界面的稳定性；研究界面层对器件性能的影响，并结合原子层淀积高k栅介质的生长规律，提出抑制界面层生长和性能调控的优化方法。本项申请既是非常基础的学术研究，也对超薄高介电常数栅介质在纳米器件中的应用具有重要意义。
硅通孔三维集成的高频电磁分析与优化设计	电磁微电子混合建模;散射矩阵仿真方法;射频设计;硅通孔	本项目针对先进硅通孔三维集成中元器件排布高密度、体积小型化、功能多元化的发展趋势，发展电磁-微电子多尺度、一体化建模技术，研究微观载流子效应在宏观电磁模拟中的准确表征方法；研发高效的散射矩阵仿真方法求解所建立的多尺度模型，突破任意分布和任意数量硅通孔阵列快速仿真的技术难题；对硅通孔三维集成结构进行准确建模和仿真。利用所建模型研究掌握硅通孔阵列的电磁自谐振特性、硅通孔与有源器件的耦合机理和耦合通道、三维集成封装的辐射干扰和辐射抗扰特性，全面分析硅通孔三维集成的电磁兼容问题。最终，设计新型的基于硅通孔阵列的微纳电磁带隙结构提高片内天线的性能，利用垂直硅通孔阵列构造水平射频传输通道。本项目的研究成果将为复杂三维集成的电磁设计提供有力的建模和仿真工具，并推动新型硅基射频器件的研究。
应用于未来CMOS器件中的叠层纳米线和亚纳米高介电系数介质膜的制备技术的开发	高介电系数介质膜;纳米CMOS器件;纳米硅叠层晶体管	以金属-氧化物-半导体（MOS）技术为基础的微电子技术，将在未来的二十年间，继续引导着科技革命。而MOS器件的尺寸，将会缩小到十纳米以下。它还将以全新的面貌出现。本研究课题针对终极纳米MOS器件制造的两个关键工艺――悬空硅纳米线和亚纳米high－ｋ栅介质膜的制造――做出全面深入的研究。 我们将为多通道硅纳米线 MOS管的制造技术提供材料和工艺优化方案。我们将深入研究这种晶体管的载流子传输机制，器件特性，以及可靠性问题并开发出相关的精简模型。基于高介电常数(ｈｉｇｈ－k)的栅极电介质的使用可以有效地提升现有MOS器件的技术指标，high-k介质膜将是未来纳米尺度MOS器件的必然选择。然而，为了将这种新材料纳入到现有的MOS技术中，有很多问题需要解决。在本研究中，我们会探寻一些基于稀土金属镧的复合氧化物及其叠层结构的高性能亚纳米栅介质膜，从而进一步提高MOS器件的电学特性和稳定性。
大数值孔径光子筛成像的像差特性研究	点衍射干涉仪;像差;矢量衍射;大数值孔径;光子筛	为了提高光子筛的成像质量，使其能够用于光学投影曝光光刻，对光子筛成像的像差特性进行深入研究。基于光子筛的成像模型，应用矢量衍射理论研究大数值孔径光子筛成像的波像差，探索光子筛像差对成像质量的影响，建立适合光子筛的像差理论。通过相移点衍射干涉仪测量光子筛的波像差与理论分析相结合的研究方法，验证理论的正确性，进一步完善光子筛的像差理论。在此基础上深入研究光子筛成像像差的补偿方法，探索其在光学成像系统中的应用。通过本项目研究，为光子筛用于投影物镜的设计打下理论基础，有助于将光学投影曝光技术延伸至更低节点。光子筛同时也能用于显微镜、天文望远镜等光学系统，具有良好的应用前景。
DNA分子催化刻蚀氧化硅的研究	氧化硅;自组装;DNA;纳米光刻;催化刻蚀	光刻技术是集成电路制造的核心，随着集成度的不断提高，传统光学光刻技术已经达到物理极限，新一代纳米光刻技术是研究开发的热点。DNA是天然的一维纳米材料，具有优异的自组装性能，通过DNA折纸术等可以组装成任意形状的纳米图形，是理想的纳米光刻模板，还未有将DNA作为模板直接刻蚀基底的研究。本课题组对DNA直接刻蚀氧化硅进行了开拓性的研究，发现DNA对氧化硅有催化刻蚀的作用，氧化硅表面上有DNA吸附部位的刻蚀速度明显高于无吸附部位，表明将DNA纳米图形直接转移到氧化硅基底上是可行的，对DNA催化刻蚀氧化硅宜进行深入的研究。本项目拟研究DNA催化刻蚀氧化硅的基本问题，先用单根DNA研究DNA催化刻蚀氧化硅的机理，接着用单根DNA研究实验条件对DNA催化刻蚀的速度和刻蚀线宽的影响机制，最后研究稍复杂的DNA图形催化刻蚀的规律。通过本项目研究，期望对DNA纳米光刻技术的研究发展打下基础。
基于熔融沉积成型（FDM）工艺的电子元器件集成制造基础研究	增材制造;化学镀;先进封装技术;熔融沉积成型;3D打印	增材制造技术（3D打印）为代表的数字化生产模式正在引领全球制造业新的变革。多功能增材制造技术是3D打印的前沿领域，旨在将三维结构与电子电路相结合，从过去单一材料的增材成型转变为高附加值全功能电子产品的智能化直接制造。本项目首次提出一种基于熔融沉积成型工艺（FDM）的多功能增材制造技术，其创新点包括：（1）高精度多材料FDM打印；（2）选择性化学镀工艺；（3）垂向导电台设计。本项目的核心研究内容是建立相关的工艺基础理论、工艺流程及其集成化技术：包括：（1）FDM制造设备工作机理研究与优化；（2）选择性化学镀工艺探索；（3）工艺流程设计；（4）工艺集成与优化。 通过以上研究，建立工艺台架，试制不同复杂程度的三维电路结构，以验证该技术的可行性，从而获得一种具有较高应用潜力的多功能增材制造技术。
面向三维集成的基于纳米颗粒修饰的晶圆级互连技术研究	晶圆级互连;三维集成;纳米颗粒修饰	三维集成技术是后摩尔时代系统层次集成封装的关键技术之一，该技术的发展要求新型的微米到纳米互连尺度的低温晶圆级互连方法。本项目将开展一种新型的面向三维集成的基于金属纳米颗粒修饰的低温互连技术研究，应用物理气相沉积等与半导体工艺兼容的薄膜沉积方法在互连界面制作金属纳米颗粒修饰结构，并通过金属纳米颗粒修饰结构采用热压键合等方式在低温下完成互连，项目中将针对金属纳米颗粒修饰技术、基于金属纳米颗粒修饰的互连机理两个方面开展研究，进行基于金属纳米颗粒修饰的低温（<=200℃）微纳米尺度结构的晶圆级互连的方法研究，为未来实现纳米级互连奠定理论和实践基础。
集成电路中高能单粒子径迹的电子学特性研究	电学特性;单粒子径迹;集成电路;等效模型;抗辐射加固	抗高能单粒子辐射效应是集成电路在空间应用必须解决的问题。过去人们主要关心由电离辐射引起的"单粒子翻转"效应，并已经发展了有效的抗辐射加固技术。许多研究已经表明，高能粒子能够在半导体、介质和金属材料中产生直径为几~几十纳米、贯穿深度很大（几十微米）的纳米管状径迹。如果一条高能单粒子径迹线形成沟道跨过器件的某一界面势垒层，器件的性能就有可能被改变而失效。本项目以深亚微米集成电路的MOS单元结构为基本对象，提出开展对高能单粒子径迹沟道效应机理、电学特性、器件敏感区等问题的实验研究，和高能单粒子径迹在器件中的等效模型研究。为满足新一代深亚微米集成电路在空间应用中面临的更高的可靠性要求，开发相应的抗高能单粒子径迹沟道效应技术打下基础。
尘土造成高密度电路板电化学迁移失效的可靠性建模研究	可靠性模型;失效机理;尘土污染;电化学迁移;电路板	电子产品小型化发展的同时面临严重的尘土污染，使得高密度电路板电化学迁移失效风险大为提高。进入电子产品内部的尘土导致电路板表面临界湿度、离子浓度、局部温度发生变化，加剧了电路板绝缘失效的复杂性，降低了系统的可靠性。以高密度电路板为研究对象，基于尘土特征参数提取，从电化学迁移失效的主控环境因素入手，研究尘土造成电路板表面临界湿度降低和延缓水分脱附的效应、可溶性尘土增加水膜离子浓度造成电化学迁移与离子导电交替的特性、及尘土覆盖电路板的局部热效应。结合模拟实验，研究尘土改变电化学迁移的失效机理和平均故障时间。进而采用正交实验和极差、方差分析研究尘土等多环境因素造成电化学迁移的显著性和作用特性。基于电化学迁移失效物理、结合模拟实验、多元回归分析建立包含尘土特征参数的可靠性模型。研究内容涉及电工学、电化学、材料学、数学建模，具有较强的理论性，而且对尘土污染下高密度电路设计和评估具有实践指导意义。
低介电常数、低杨氏模量介质材料在三维垂直互连中的应用探索	低杨氏模量;低介电常数;垂直互连;三维集成	本项目尝试探索低介电常数、低杨氏模量介质材料在三维垂直互连中的应用，旨在实现低电容、高可靠性的三维垂直互连结构，并在硅插入层（interposer）中使用。通过采用低介电常数介质材料代替传统的SiO2绝缘层，作为垂直铜导体与硅衬底之间的隔离，能够有效降低三维垂直互连的寄生电容，改善电学性能；同时，该介质材料具有低杨氏模量，可以作为铜导体与硅衬底之间的缓冲层，改善热应力问题，提高三维垂直互连的可靠性。.本项目的研究内容主要分为三部分，从理论计算、关键技术、以及测试验证三个方面展开，旨在获得设计指导方法，攻克关键技术，并且探索优化方案。第一部分是电学性能和热力学可靠性的理论计算研究；第二部分通过系统地开展实验，攻克关键技术，获得可行的制造方法；第三部分是测试验证，同样包括电学和热力学两部分。
步进扫描工件台同步运动控制策略及方法研究	同步控制;工件台;同步误差	运用理论分析及模拟计算等方法研究一种适合步进扫描光刻机工件台高速、高精度、大行程同步扫描运动控制策略及方法。根据工件台结构、控制方式及运行规律，建立工件台同步误差模型，并在此基础上重点研究工件台同步误差控制、同步数据交换及同步误差校正策略，最后通过建立工件台系统仿真模型，对前述同步控制方法进行仿真分析，以不断改进并完善同步扫描及其误差控制方法，实现工件台同步运动的有效控制。通过本项目研究，将对我国先进步进扫描光刻机工件台同步扫描运动控制打下坚实理论基础。同时，随着我国步进扫描光刻技术发展及其设备研制的现实需求，本项目研究具有非常光明的应用前景。
用于三维封装的低温嵌入式键合技术与理论研究	低温键合;固态扩散;界面空洞收缩;微纳米针锥;三维封装	互连技术是电子封装技术的核心，它直接影响着封装密度、效率、成本和产品的可靠性，而且每次封装技术的重大革命几乎都与互连形式的改变有关。随着微电子产品向高密度、轻小型化的快速发展，三维叠层封装技术即将成为一种主流技术，与之对应的短路径，窄间距、高密度、低温化的互连形式将逐渐被大量采用，其中，可适用于三维叠层封装的高密度键合方法是重点开发内容。针对这一发展趋势，本项目提出了一种新的键合方法－-低温嵌入式固态键合技术，即在键合上下表面分别形成软焊层和硬质金属微纳米针锥层，在低于键合材料的熔点温度下短时加压/超声加压，使表面微纳米针锥嵌入到软焊层中，实现固态键合。其特点是尖锐的微纳米针锥可以破碎表面氧化膜并刺入软金属基体，降低键合温度、压力和时间，在几秒到几百秒内实现固态键合。本项目拟针对该键合方法展开深入系统的工艺探索和理论研究，为三维高密度封装提供新的键合技术。
铁电栅场效应晶体管存储器的单粒子效应研究	SPICE建模;抗单粒子加固;单粒子效应;FeFET存储器;辐照损伤机理	存储器作为航天器电子系统的核心，其性能已成为航天器性能的主要衡量指标之一。在外层空间及核爆等辐照环境中，由单粒子效应引起的集成电路本身损坏或存储器信息变化，会导致整个系统崩溃，造成灾难性后果。铁电存储器由于具有信息高密度存储、快速擦写、低电压、低成本、低损耗、小体积和天然的抗辐照性能等显著优点，且制备工艺与标准CMOS工艺基本兼容，日益成为学术界、产业界(特别是军方)关注和研究的热点。本申请项目拟对铁电栅场效应晶体管(FeFET)存储器的单粒子效应(主要针对SEU、SET、MBU)进行系统研究，利用TCAD和3D器件仿真软件、结合蒙特卡罗模拟，按照"材料、器件、电路、芯片"的思路，深入探讨FeFET存储器的辐照损伤机理、建立抗单粒子效应的理论模型、提出高效的抗辐照加固措施，为研制抗单粒子效应的高性能铁电存储器及其大规模应用提供科学依据。
TSV硅通孔甲基磺酸镀铜高速填充机理研究	甲基磺酸铜镀液;添加剂;高速填充机理;TSV;三维封装	基于硅通孔的TSV三维叠层封装已成为封装技术发展的必然趋势，相关技术的开发正在紧张进行，其中高深宽比TSV通孔镀铜填充是其关键技术之一。目前采用的硫酸铜电镀体系遇到的最大难题是铜离子浓度低，镀速慢，满足不了工业化生产的需求。甲基磺酸铜溶液允许的Cu2+浓度可高达120g/L，有望替代现有镀液，实现高速填充，是国外开发研究的主要内容。该技术的核心问题是弄清适合该镀液的超填充机制，以便寻找高效添加剂。但出于商业目的，相关研究均是秘密进行的，公开报道甚少。基于上述现状，本项目利用申请人开发超填充硫酸铜电镀体系的成功经验和所建立的添加剂协同超填充模型，拟深入研究甲基磺酸铜镀液的电极过程动力学反应特性，重点研究三种关键添加剂在该体系中的协同作用，构建该电镀体系的高速填充机理模型，为打破国外垄断，自主研发高速填充甲基磺酸铜镀液，实现三维叠层封装材料与技术的国产化创造条件。
微小互连高度下焊点的界面反应及可靠性研究	可靠性;焊点;金属间化合物;微小互连高度;界面反应	电子产品的微型化进程推动新一代芯片级封装采用高度<100μm的微焊点实现互连。互连高度的减小缩短了焊点两端界面原子的扩散路径，增强了焊点两端界面反应的交互作用，使界面金属间化合物(IMC)及焊点内部微观组织复杂化，弱化焊点性能，因此互连高度对微焊点的可靠性有很大的影响。本项目研究微小互连高度下焊点特殊的界面反应，采用实验设计(DOE)方法规划和进行实验；采用热力学、热动力学及材料微观分析方法，重点研究微小互连高度焊点的界面反应和IMC演化的机理，揭示回流和老化参数对界面反应的影响规律，弄清不同互连高度及材料系统对界面反应的交互作用，建立界面IMC生长的模型、预测IMC厚度；采用力学性能测试等方法研究微小互连高度对焊点可靠性的影响。本项目涉及物理、材料、力学、电子封装、表面与界面等学科领域，具有多学科的交叉性；其研究成果将对电子产品微型化设计提供指导，因而具有重要的学术意义和广泛的应用前景。
铝调制外延生长单晶镍硅锗化物及形成机理的研究	硅锗;镍;铝	SiGe在晶体管中可做为源/漏填充材料来引起Si沟道的压应变，提高空穴的迁移率；此外，SiGe本身也是一种高迁移率材料，可用于晶体管的沟道。但是在高迁移率晶体管的SiGe源/漏接触区域，传统的镍硅锗化物（NiSiGe）热稳定性不好，与SiGe材料的界面平整度差，影响了晶体管的性能。本研究拟通过Al元素来调节Ni和SiGe的反应，分别利用Ni/Al双层结构或NiAl合金对NiSiGe材料的形成进行研究，详细讨论Al层厚度不同、Al含量不同对外延生长NiSiGe单晶材料的影响，深入研究Ge含量不同、应变不同的SiGe材料上实现外延NiSiGe单晶材料的方法，探讨Al元素对外延生长NiSiGe单晶材料的调制机理，阐述NiSiGe斜方结构在SiGe立方结构外延生长的机制，为外延生长的NiSiGe材料在纳米晶体管的源/漏区域得到应用奠定基础。
一种新型硅纳米线装配技术的研究	稀磁;磁场;硅纳米线;温度场	在纳米集成电路中，采用自底向上的装配方法，能够突破集成电路的物理极限，已经引起了学术界的广泛关注。本研究项目主要思想是提出装配硅纳米线阵列的新方法，即采用温度场加磁场的控制方法装配出硅纳米线阵列，核心研究内容是建立一套适合大规模硅纳米线阵列装配技术的理论和实现方法，包括：（1）用温度场控制的方法进行平行硅纳米线的装配技术的实现，包括理论解释和具体实现；（2）建立完整的稀磁硅纳米线的制造理论和方法；（3）用磁场控制方法进行正交硅纳米线装配技术的实现；（4）用温度场加磁场的控制方法，进行多层结构的装配，并通过一个具体的集成电路的实现来验证装配方法的可行性。遵循以上思想，能够完成硅纳米线集成电路的完整装配过程，为未来纳米集成电路制造技术的发展打下基础。
高k叠层栅AlGaN/GaN MOS-HEMT器件结构实现与可靠性表征	AlGaN/GaN;高K;器件;表征方法;叠层栅介质;MOS-HEMT;可靠性物理。;异质结	为了进一步提高AlGaN/GaN HEMT器件的性能，满足高温、高频和大功率应用的需求，项目提出了新型的HfAlO/Al2O3 高k叠层栅AlGaN/GaN MOS-HEMT结构，研究新型器件结构的优化技术和具体的实现方法，得到高k叠层栅结构的AlGaN/GaN MOS-HEMT微波功率器件的制造方法。采用全新的快速脉冲I-V和C-V方法测量高k叠栅的陷阱和退陷特性、电流崩塌、自热效应、击穿特性等典型的电性能，定量研究器件的性能增强机理、稳定性和可靠性等基本物理问题，用微观物理量的变化解释和表征器件性能退化的原因，建立新型器件结构的表征方法。制备出具有高特征频率和最大振荡频率，高击穿电压和低栅泄漏电流的高性能AlGaN/GaN MOS-HEMT器件，使该器件结构实用化。这是首次原子层淀积高k叠层栅和复合栅HfAlO/Al2O3 的AlGaN/GaN MOS-HEMT器件结构的研究报道。
高性能双栅高k介质MoS2场效应晶体管的介质屏蔽效应及界面工程	场效应晶体管;双栅高k介质;MoS2;界面特性;高k介质屏蔽效应;迁移率	以高性能双栅高k介质几层MoS2(FL-MoS2)场效应晶体管为研究目标，设计制备新型(HfTiO/Al2O3)/FL-MoS2/HfSiO/Si栅堆栈结构，重点研究ALD高k顶/底栅介质及其与MoS2的界面特性以及屏蔽效应。通过采用HfTiO/Al2O3堆栈和HfSiO高k介质分别作为顶/底栅介质，对MoS2沟道形成良好包封，不仅能获得好的Al2O3/MoS2/HfSiO界面特性，而且能大大增强高k介质对荷电杂质散射的屏蔽效应，有效减小库伦散射，提高迁移率，同时减小顶/底栅介质等效氧化物厚度，增强栅控能力，使晶体管的通态电流、通/断电流比、跨导、亚阈斜率以及短沟道效应等得到全面改进。将研究ALD制备上述高k栅介质的最佳工艺和条件，研制出相应的双栅高k介质FL-MoS2场效应晶体管原型样品。由于高k顶/底栅介质的包封使用，有望使MoS2晶体管沟长缩短至亚10nm而仍具有优良的电性能。
面向二次图形曝光技术的版图优化及切割算法研究	版图优化;层分配;二次图形曝光;版图切割;连线散布	面向22nm及以下工艺尺寸上集成电路的制造需求，在极紫外光刻（Extreme Ultraviolet，EUV）、纳米压印（Nano-Imprint Lithography，NIL）、多重电子束直写（Multiple E-Beam Direct Write，MEBDW）等芯片生产技术仍面临技术挑战和费用瓶颈而无法量产的情况下，二次图形曝光技术（Double Patterning Lithography，DPL）成为工业界的首选方案以及学术界的研究前沿。二次图形曝光技术要求将原版图切割成两个子版图。为进一步改善二次图形曝光技术下的光刻质量，本项目提出全新的版图切割优化目标，并提出针对新优化目标的模型化方法和解决方案。在此基础上，本项目研究版图优化方法，包括层分配、冗余通孔插入、连线散布、连线加宽、金属填充等关键技术，进一步改善版图切割结果质量，形成考虑二次图形曝光技术的版图优化及切割完整流程。
纳米尺度SOI器件ESD工艺方法、模型模拟和器件结构研究	SOI;纳米尺度;TLP测试;ESD保护	CMOS SOI工艺进入纳米尺度后，器件特征尺寸不断减小、栅氧变薄、结深变浅、以及硅化物技术的引入，使得集成电路抗ESD冲击能力大大降低。而SOI器件与体硅器件在结构上的区别导致了两者在ESD保护能力、失效机理和保护电路设计上有很大的差别。因此，如何解决SOI器件抗ESD冲击能力差的问题，提高SOI集成电路可靠性，对促进SOI集成电路产品化具有重要意义。该项目依托项目组成员多年SOI器件 ESD 防护方面的研究经验，拟开发纳米尺度SOI器件高ESD可靠性研究，研究内容包括：SOI器件ESD机理、相关工艺方法、模型模拟、ESD器件结构和版图设计。
兼容CMOS工艺的Ga2O3辅助GaN-to-Si异质键合技术及机理研究	CMOS兼容;氮化镓;键合;三氧化二镓;界面改性	业界认为化合物半导体的未来不在于代替硅，而在于通过异质集成发挥二者组合优势。基于此共识，国际顶级半导体厂商已着手实施面向下一代高性能微系统技术平台的异质集成项目，其中兼容CMOS工艺的GaN-to-Si异质键合是关键内容之一。当前GaN与Si键合方案面临兼容CMOS工艺的新挑战，其主要难点在于：1、需承受高温工艺（～1000℃），且无污染风险；2、异质材料光刻平面高度差受限（<1.5μm）。本项目拟首次引入Ga2O3作为键合辅助层，通过调控辅助层参数、表面活化和热处理流程，研究键合界面特性与调控参数的相关性，揭示GaN/Ga2O3/Si异质界面键合的微观机理，为实现兼容CMOS工艺的异质键合探索新的思路，进而为新型电路和模块的开发提供共性技术保障及新增长点,这对绕开国外技术壁垒，推动基于完全CMOS工艺线的无缝单片功能集成和打造下一代高性能微系统技术平台具有重要战略意义。
基于SOI技术的新型抗辐射非挥发存储器件研究	SOI;可靠性;带带隧穿;非挥发存储器;抗辐射	抗辐射非挥发存储器在国防电子装备、宇航系统、深空探测、气象、地面监控系统等众多领域有着广泛应用，但在具有大剂量抗辐射加固能力的高可靠器件研究方面正面临严峻科学挑战，并显现出向电荷俘获型技术及SOI技术转移的趋势。本项目针对当前抗辐射非挥发存储器研究面临的主要技术限制和发展趋势，基于SOI技术研发新一代具有大剂量抗辐射能力的CTM存储技术。课题首次提出一种基于源级诱导带带隧穿热空穴注入编程的新型自洽浮体SOI-CTM存储器件结构，并重点通过对新型SOI-CTM存储器件结构及其操作、存储器件及工艺设计实现、器件特性及抗辐射特性等关键技术进行系统深入的前沿性研究，研发具有良好抗辐射性能的绝缘衬底CTM存储器件。本研究将有助于为发展具有自主知识产权的新一代大剂量抗辐射存储技术提供科学依据及技术基础，并促进我国国防应用核心电子器件的发展。
光源形状及掩模结构对极紫外光刻成像性能影响的基础研究	计算光刻;极紫外光刻;光源掩模联合优化;集成电路制造;微电子	极紫外（EUV）光刻结合光源掩模优化(SMO)是实现10nm及以下节点成像的主要技术手段。目前EUV下的SMO方法存在以下问题：未充分考虑光刻系统的特性；评价函数不健全；优化方法中自由度较少。针对以上问题，本项目对EUV下的SMO方法进行基础性科学研究。主要内容有：对EUV光刻的阴影和杂散光效应进行数学建模；建立包含图形偏移、特征尺寸均匀性的新型评价函数；建立包含光源、掩模图形、掩模吸收层厚度等更高自由度的优化算法。本项目旨在通过对现有EUV下的SMO方法进行创新性研究，实现EUV下光源、掩模图形、吸收层厚度联合优化的目标。本研究系统分析掩模三维结构对EUV光刻成像性能的影响规律，以及新方法结果相对于传统优化方法结果在工艺窗口、掩模复杂度等方面的优势。本项目研究将进一步揭示成像性能指标随吸收层厚度变化的相应特征及规律，提出SMO的新方法，为光刻分辨率增强技术发展提供新的指导方向。
倒装芯片无铅互连凸点的蠕变行为研究	倒装芯片封装;蠕变;无铅凸点;耦合作用;界面反应	在高密度面阵列电子封装中广泛使用了锡基合金焊料。由于大电流、高功率等因素的影响，在芯片与基板的互连结构中产生大量的焦耳热，引起互连结构温度的显著上升而产生较大的结构应力。在温度和应力作用下，凸点发生蠕变，同时其组织和成分在一定条件下发生改变，降低了凸点互连结构的可靠性，最终导致互连失效。因此，倒装芯片无铅凸点蠕变成为无铅封装材料亟待解决的可靠性问题之一。本项目以倒装芯片（Flip Chip）互连结构为对象，采用实验研究、模拟分析与计算、材料微观分析等方法，研究电流-热-应力耦合场中倒装芯片无铅互连凸点的蠕变规律、组织结构演变；弄清凸点互连高度及内部组织层厚度对蠕变的影响机理；建立多场耦合下的应力场、温度场数学模型，进而建立倒装芯片凸点蠕变模型，揭示其蠕变机制；为设计和评价倒装芯片凸点的抗蠕变可靠性提供理论依据。本项目研究成果对揭示微小凸点的蠕变行为有重要意义，具有较高的学术研究价值。
适用于双工件台光刻机的高精度离焦量解耦算法研究	PGFM;离焦量解耦;预诊断;滤波	本项目旨在应用理论分析、仿真模拟、实验验证相结合的方式对适用于双工件台光刻机的离焦量解耦算法进行研究。结合高精度的PGFM（phase grating focus monitor）技术获得投影物镜的真实焦面形状，综合考虑投影物镜焦面形状和硅片形貌，研究一种双工件台光刻机用离焦量计算方法并对离焦点成因进行预诊断；研究一种离焦量解耦算法，该算法将狭缝曝光场的离焦量解耦为三个调平控制器的控制量并保证狭缝曝光场中心在调平调焦运动过程中不发生平移；最后将由离焦量确定的硅片扫描曝光过程中的调平调焦运动轨迹进行高频滤波，以使运动轨迹更加平滑。通过本项目的研究为双工件台光刻机离焦量解耦算法的发展打下坚实的理论基础，伴随着双工件台光刻机市场主流地位的确立，本研究具有光明的应用前景。
新型抗辐射SRAM存储单元与加固电路研究	辐射加固;单粒子效应;双模冗余;静态随机存储器;单粒子翻转	SRAM存储器的单粒子翻转效应是各类星载器件故障的最主要成因；随着器件尺寸和单元尺寸的不断缩小，单元翻转阈值下降、多位翻转效应显现、在轨错误率上升等问题对纳米尺度抗辐射SRAM存储器的设计提出了严峻挑战。本课题创新性的提出一种基于非对称4T单元的双模冗余SRAM存储器系统加固技术，可以在较小的面积代价下显著提升存储器的抗单粒子翻转能力，降低在轨故障率。课题将通过对抗辐射SRAM单元结构与阵列架构、单元SEU效应仿真与机理分析、抗辐射SRAM电路加固设计、辐照效应的评测技术等关键技术的研究，从单元、电路、版图和系统等多层面融合探索纳米级高速大容量SRAM存储器的系统加固设计技术，为纳米级抗辐射系统芯片的应用奠定基础。
POM分子新型闪存器件统计式建模方法与电路级特性优化研究	随机涨落;统计式电路仿真;集约模型;多金属氧酸盐;分子级存储单元	纳米尺度硅基半导体技术遭遇物理极限挑战，基于分子电子学的多金属氧酸盐（Polyoxometalate，简称POM）新型浮栅闪存器件因其在缩小尺寸和降低功耗等方面的巨大优势，成为未来纳米尺度闪存器件最有潜力的方向之一。由于纳米工艺对成品率的严格制约，纳米集成电路设计方法要求工艺、器件和电路设计之间运用仿真手段迭代交叉优化。尽管业界已在器件层级对POM分子闪存器件进行了大量研究，但在电路层级尚无对POM分子特性、器件结构和电路设计之间制约的研究。本课题拟通过研究基于POM分子簇的新型闪存器件电学涨落特性机理，构建满足工业标准的基础集约模型；开发适用于POM分子闪存器件的集约模型参数统计式抽取方法以实现高还原度的统计式电路仿真；在电路层级研究不同器件结构和不同POM分子分布形态对闪存性能的影响，为POM分子闪存器件的工业化应用奠定基础。
小尺寸超薄HfTiO/GeON叠层高k栅介质Ge基MOSFET研究	叠层高k栅介质;界面层;氮化;Ge基MOSFET;金属氧化物	研究低漏电高性能小尺寸Ge基MOSFET的核心技术- - 新型超薄HfTiO/GeON叠层高k栅介质的制备方法和技术。从抑制低k界面GeOx生长的关键问题入手，重点研究超薄氮化GeON界面层的制备技术以及淀积后快速热退火技术，并对界面层中氮氧含量进行最佳化研究，以获得高稳定低界面态密度的介质/Ge界面。同时利用较厚的HfTiO层有效抑制栅极漏电。将研究表面氮化和反应磁控共溅射法制备上述栅介质的最佳工艺和条件以及介质的最佳物理和化学结构,研制出相应的Ge基 MOSFET原型样品。由于氮化界面层和高k值HfTiO的叠层使用，Ge基 MOSFET不仅具有低的栅极漏电，而且可以获得电特性和可靠性的全面改进（界面态、固定电荷及电荷陷阱密度将明显减少，沟道载流子迁移率、电流驱动能力及阈值电压稳定性将大大提高）。对我国微电子工业赶超国际先进水平及超深亚微米Si/Ge集成电路的研发将产生重要影响,应用前景广阔
FPGA嵌入式抗辐照容错处理器核及其系统设计实现研究	抗辐照;容错;FPGA;处理器	现代高性能FPGA或基于它的片上网络（NoC）除含有可编程逻辑互连资源外，往往包含单个嵌入式处理器核或多个处理器核构成的系统或网络。在太空探索，空间卫星，核电辐射，军事通信等高辐射环境中，深亚微米级的FPGA很容易受到大量高能辐射粒子撞击，引起其中可编程逻辑互连资源和嵌入式处理器核出现暂时或长期错误。可编程逻辑互连资源的抗辐照设计已经获得大量研究，不是本课题研究重点。本课题主要研究FPGA中嵌入式抗辐照容错处理器核及其系统设计。本课题基于已有的FPGA和处理器的软硬件设计经验，研究FPGA中单处理器核的容错软件代码生成算法和高速抗辐照硬件结构，双或三处理器核系统的错误屏蔽和修复技术，多处理器核网络的容错重分配，重路由和流控技术。FPGA可把这些适合不同处理器数量的容错技术结合起来，根据错误处理器核数量，自适应调整容错策略，快速克服错误处理器核的影响。本项目将做实例芯片的流片验证和建模。
基于冗余余数系统的集成电路数据通道抗辐照保护方法研究	余数系统;数据通道;辐照保护;集成电路	强烈的空间电磁辐射、高能宇宙粒子会造成航天器中数字集成电路的存储单元（包括存储器和寄存器）和组合逻辑单元出现"单粒子翻转事件"，从而导致集成电路功能错误。传统的辐照保护手段，可以对数字集成电路中的控制逻辑和存储器提供有效的保护，但是将这些方法用于数据通道保护，特别是计算密集的数据通道，会导致VLSI面积、功耗的急剧增加。本课题提出基于冗余余数系统（RRNS）的自恢复数据通道设计方法，利用RRNS的纠错能力在运算过程中对数据通道进行自动保护，从而使得整个数据通道具有纠正"软错误"的能力，无需对每一级流水进行冗余保护。该方法还继承了余数系统（RNS）的独立并行运算特性，从而使得其具有高速、低功耗方面的优势。这是一种算法层面系统级的辐照保护方法，与传统方法相比，可以用更小的代价获得对数据通道更好的保护能力，同时提高VLSI实现性能。
亚十纳米探针刻蚀技术及器件工艺探索	探针刻蚀;亚十纳米;低能场发射;器件工艺	随着集成电路特征尺寸进入纳米尺度，特别是在亚十纳米甚至是单纳米尺度器件的制备方面，传统的半导体器件制备工艺面临着诸多科学和技术的挑战，极大地阻碍了器件小型化的进程。本项目拟在具备高实空间分辨率的扫描探针平台基础上，构建低能场发射电流刻蚀技术，深入研究其场致发射电子与小分子抗蚀剂刻蚀机理，并指导抗蚀剂的选择、刻蚀参数的系统调节，首先在小分子抗蚀剂上实现亚十纳米图案的刻蚀技术，其次一方面将该技术应用于传统半导体硅基亚十纳米器件制备，另一方面探索该刻蚀技术在新型材料体系（如石墨烯，二硫化钼等）器件制备中的应用。
亚10纳米集成电路光刻技术与耦合工艺变动性的多栅极晶体管模型研究	多栅极晶体管;工艺变动性;光刻;自对准多重图案成形技术;非线性泊松方程	光刻技术与工艺涨落所引发的器件/电路变动性是亚10纳米集成电路技术的核心难题。由于极紫外（EUV）光刻技术的研发滞后，以及光刻机对准精度的限制，业界开始采用自对准多重图案成形技术来制造电路中最困难的几个关键层。该技术采用了芯模和侧墙工艺，可大幅提高电路的密度和均匀性，但依赖于切孔（cuts）和导通孔（vias）来形成一维电路。切孔/导通孔的极小工艺窗口以及光刻对准精度有限将大幅降低这些关键层的光刻良率，是一个亟待解决的工艺难题。我们将研究不同类型的自对准光刻技术的复杂性和优缺点，探索具有大规模量产能力的工艺技术路线以及提高光刻良率的版图分解与合成办法。同时，我们将研究能突破传统的（基于表面电势的）晶体管模型的新办法，构建基于表面电场的新器件模型，以便把泊松方程的非线性和工艺涨落效应考虑进来。
宽带硅基三维光电集成关键技术的基础研究	光学耦合;光电子集成;三维集成;硅基转接板;信号完整性	三维集成可以有效缩短连线长度、降低功耗、提高性能并能提供异质器件集成；光传输具有传输速度快、功耗低以及不受互连I/O密度限制等优势，二者结合能有效实现高速光子-电子器件小型化、高带宽以及低能耗。本项目拟开展宽带、紧凑型、高可靠性三维光电集成基础技术研究：为实现单通道大于25Gbps的宽带传输，研究高速光信号在各种光波导中的延迟、衰减与畸变现象，多模和单模模式转换中的模式耦合、光场衰减与模班匹配，分析各种光学结构对传输带宽的影响；研究TSV及相关互连结构电学模型，研究微波互连泄漏、损耗以及屏蔽，分析互连对有源器件的带宽影响，研究带宽扩展技术；为实现超紧凑的光电集成，研究有源器件与无源结构的高效耦合、微光元件集成技术；优化光电集成结构，缩小器件尺寸；为实现稳定的传输系统，研究电子和光子集成系统功耗以及散热管理，掌握光电信号同传转接板和光电子异质集成的关键制造工艺，实现多个功能器件的准单片集成。
超高深宽比三维集成的微纳米尺度、均匀、致密 的高分子聚合物绝缘技术机理研究	聚合物绝缘层;微电子机械系统;垂直互连;超高深宽比;均匀致密	为满足现代社会对于高速、高带宽、高能效电子系统的需求，以穿透硅衬底的垂直互连技术为基础的三维集成技术应运而生，并以其低互连延时、低功耗、小面积、高集成度、易于异质芯片集成等特点，有望在存储器、成像传感器和微处理器等方面取得重大突破。目前，三维垂直互连正朝着直径更小、深宽比更高、阵列规模更大、可靠性更优的方向发展，如何在高深宽比垂直互连的侧壁实现微纳米尺度、均匀、致密的低成本绝缘层沉积，将成为实现高性能三维集成技术的重要挑战。.本项目旨在研究应用于超高深宽比（10：1）三维垂直互连的新型高分子聚合物侧壁绝缘技术，通过探索高分子聚合物在垂直侧壁的沉积机理、生长特性及其失效机理，以获得微纳米尺度、均匀、致密的垂直互连侧壁绝缘技术。将为实现高性能、高热-机械稳定性、小直径大阵列规模的三维垂直互连结构制备打下坚实基础，对于实现高性能、高可靠性三维集成系统设计具有重大的学术意义和极高的实际应用价值。
无背栅 SOI MOS 器件研制及其抗总剂量辐射效应机理研究	金属-氧化物-半导体场效应管;总剂量辐射效应;绝缘体上硅	本项目面向我国航空航天抗辐射集成电路应用的迫切需求，针对抗辐射加固SOI器件与电路的短板问题，提出原创性的"无背栅（back-gate free）"SOI器件结构，采用离子注入/剥离层转移技术制备SOI衬底材料，并在埋氧化层（BOX）层中嵌入空腔，使SOI NMOS器件沟道下方无二氧化硅，彻底消除SOI NMOS器件总剂量辐射效应敏感区。传统的加固方法犹如"打针吃药"，以起到"预防免疫"的作用，而无背栅SOI器件则通过"微创手术"，实现"根除病灶"，使SOI器件对BOX层总剂量效应彻底"免疫"。本项目目标为研制出常用总剂量范围下（100Krad（Si）-1Mrad（Si））对总剂量辐射 "零响应"的无背栅SOI器件，并研究其抗辐射机理，为我国抗辐射加固SOI器件与电路提供全新技术路径。
典型深亚微米半导体器件的HPM失效模式与机理研究	失效模式;半导体器件;机理;HPM;失效阈值	高功率微波（High power microwave，HPM）能够造成半导体器件的失效，进而影响电子系统的正常工作。随着电子系统的受电磁环境影响以及HPM作为一种武器的应用，对典型深亚微米半导体器件的HPM失效模式与机理进行研究具有重要意义。本项目通过器件的HPM试验、失效分析、失效机理研究与仿真验证等方法，将HPM效应试验、器件失效模式与半导体器件物理理论结合，研究典型深亚微米半导体器件的HPM效应，以获得典型深亚微米半导体器件的HPM源特性（微波频率、脉冲宽度、脉冲重复频率）与典型器件的失效阈值的关系模型、典型深亚微米半导体器件的主要失效模式及其物理机理模型。研究结果将对半导体器件在高功率微波电磁环境下工作的物理基本理论做出贡献，为半导体器件与电子系统的抗HPM辐照设计方法的研究提供理论指导。
亚波长金属结构中表面等离子体对光刻分辨力的调制特性研究	多层复合结构膜;超衍射分辨力;纳米光刻;表面等离子立体;倏逝波	光学光刻分辨力的提高一直受限于衍射极限的限制。而表面等离子体波具有短波长和局域增强的特性，可以突破衍射极限的限制。本项目结合表面等离子体的短波长特性和表面等离子体的局域增强特性，采用电磁场时域有限差分计算方法和电磁场有限元分析方法，分析亚波长金属结构对表面等离子体的调制特性；探索亚波长金属结构膜中电磁场行为规律，分析不同媒质、不同结构的亚波长金属结构膜对表面等离子体的调制效果；通过分析电磁波中所携带掩模物体细节信息的倏逝波分量和携带掩模低频信息的分量在亚波长金属结构膜中的变化情况，旨在探索一种用传统光刻光源实现45nm 及以下技术节点特征尺寸的任意纳米结构制作的新原理及方法。并通过本项目的研究，将提供一种实用的、能实现超分辨光刻的、多层复合金属结构膜的设计方法。
三维集成扰流式散热微流道与TSV力-电耦合作用机制研究	硅通孔;力电耦合;三维集成散热;扰流式微流道	本项目拟深入开展三维集成扰流式微流道与TSV力-电耦合作用机制研究，建立存在应力分布的TSV寄生电学参数提取模型，重点解决扰流式微通道冷却流体对TSV力-电耦合影响这一关键科学问题，揭示扰流式微流道对TSV寄生电学参数影响规律、对TSV高频电学传输特性的影响规律，丰富TSV三维集成热管理理论，为扰流式微流道散热技术在TSV三维集成技术应用奠定基础。
基于甲酸预处理的铜－铜低温直接键合的研究	低温直接键合;铜互连;电子封装;甲酸预处理;Pt催化剂	近年来，因为对高集成度及高性能的要求，铜低温直接键合技术被越来越多的研究者关注。但由于在空气中铜表面容易被氧化，形成的氧化层阻碍了铜在低温下的直接键合。本课题将在Pt催化剂作用下，使用甲酸气体对铜薄膜表面进行预处理，然后在低温下（～200度）实现铜－铜直接键合。对处理前后铜膜的表面形貌、粗糙度、表面结构成份等进行分析以及对键合强度、键合界面电性能等进行测量评价。通过对处理前后铜薄膜的表面分析，键合质量的评价等手段来系统地研究Pt催化剂温度、甲酸浓度、表面处理温度、处理时间等工艺参数对铜表面处理及键合质量的影响，给出各种工艺参数与键合质量之间的关系。重点通过对键合界面结构、组成的观察分析，结合处理后铜的表面特征，根据铜原子扩散的理论，对键合界面的形成过程进行模拟，并阐明这种工艺下的铜－铜低温直接键合的机理，为进一步将这种工艺应用到晶圆级的铜－铜低温直接键合提供更可靠的理论依据和基础。
基于FinFET结构的GaN基数字电路关键技术研究	氮化镓;增强型器件;AlGaN/GaN;鳍式场效应晶体管;温度稳定性	摘要：AlGaN/GaN异质结晶体管在功率器件、开关器件、高温、抗辐射等方面得到了良好的发展，其应用领域逐渐扩展到高稳定性数字电路等领域。FinFET器件结构在解决器件小尺寸效应方面有重大突破。本项重点研究FinFET结构结合薄势垒AlGaN/GaN异质结材料研制增强型器件及电路的实现方法和形成机理，具体研究内容包括：SiN层应力调制的的薄势垒AlGaN/GaN异质结材料研究；FinFET结构应用于AlGaN/GaN异质结增强型器件的器件结构设计优化；纳米量级栅宽的有源区低损伤、陡峭侧墙形貌刻蚀；纳米级栅长的实现以及欧姆区选择性刻蚀减小接触电阻提高频率特性；完整的E-D模兼容GaN数字电路工艺流程以及各类数字电路单元的实现和稳定性评价。采用变温、变频I-V、C-V测量，对器件、电路的形成机理和关键技术进行研究，实现高阈值电压、高稳定性的AlGaN/GaN异质结增强型器件和电路解决方案。
基于二值结构光的芯片凸点三维检测中的编码策略优化	二值光栅投射;在线检测;芯片三维检测;编码策略优化	随着半导体工业的迅猛发展，半导体产品的微型化对产品的质量监控提出了更加严格的要求。尤其是BGA, CSP, wafer bumps等产品更加需要精确有效的三维表面检测，这些产品的焊接圆凸点的直径一般在几十到几百微米。由于这些微小表面缺少纹理特征且具有极强的镜面反射特性，并且要尽量减小检测装置的物理尺寸，因此对这些微表面的三维检测就会极其困难。本研究基于二值结构光的原理，提出了重构具有不同反射特性微表面三维结构的新方法，可以解决图像饱和问题，提高抗噪声能力。该方法利用一个点光源将二值光栅投射到待检测物体表面，同时获取待检测物体的图像；然后移动光栅，在每次移动的同时拍摄一幅图像，从而得到一组图像序列。通过对光栅的设计，待检测物体表面上每一点在图像序列中都会有一个特定的二值编码，从而很容易得到物体表面与光栅点对点的对应关系，最后利用三角测量原理得到物体表面的三维。
微纳电子制造高密度集成结构跨尺度构筑与物理可靠性研究	跨尺度杂交设计;物理实验;力学特性与可靠性;微纳电子制造;结构集成	微纳电子器件制造的高密度集成化受到国际上极大的关注。本项目以跨尺度杂交建模为突破口，寻求一种高效可靠建模理论与设计方法，对微纳电子制造中高密集成结构的物理行为开展研究，揭示高密集成结构在热力与振动冲击环境的瞬稳态物理行为、尺度效应、界面效应、破坏与缺陷生长等现象发生机制；针对性提出几种集成结构模式实现IC等高密集成构筑，引入多介质耦合,建立集成结构的系统力学演变模型； 对关键的界面结构部分,提出分子动力学-界面元-有限元跨尺度建模方法；研究建模互补性,创建跨尺度杂交设计方法实现极端环境下高密集成结构的设计、优化及可靠性预测;利用纳米划痕仪等装置，确定模型关键参数；开展案例样品的特性测试实验,并与理论结果对比,探索高密集成结构破坏机制；提出集成重构、改性及工艺策略和方法,探索各种集成模式在微纳电子器件制造中应用可行性；由此建立微纳电子制造中高密结构集成跨尺度杂交设计方法。
小尺寸HfTiO/TaON/GeON堆栈高k栅介质GeOI基MOSFET研究	栅极漏电流;金属氧化物半导体场效应晶体管;迁移率;绝缘体上锗;界面工程	研究低漏电高性能小尺寸新型超薄HfTiO/TaON/GeON堆栈高k栅介质GeOI基MOSFET的核心制备技术。从界面工程、栅极漏电和等效氧化物厚度等问题入手，重点研究TaON/GeON双界面层的制备技术和淀积后退火技术，并对HfTiO/TaON/GeON堆栈栅介质的制备工艺进行研究，以期获得高质量的TaON/GeON/GeOI 界面，同时利用较厚的HfTiO层有效减小栅极漏电。将研究湿表面热氮化工艺和磁控溅射法制备上述堆栈栅介质的最佳工艺条件和最佳淀积后湿N2退火工艺，研制出相应的GeOI基MOSFET原型样品。由于HfTiO/TaON/GeON堆栈栅介质的使用，不仅能减小栅极漏电，而且能全面改善器件的界面特性，减小界面态和固定电荷密度，提高沟道载流子迁移率及器件栅控能力。这一研究工作的实施，将对我国微电子工业赶超国际先进水平及超深亚微米GeOI集成电路的研发产生重要影响，应用前景广阔。
面向大数据分析的自学习网络关键技术研究	人工神经网络;突触;神经元;大数据;忆阻器	大数据分析是从大规模、不同类型的数据中发现隐含信息与内在联系的技术，有助于企业快速决策、降低成本、提高客户满意度等，成为大数据时代的核心技术。本项目提出利用基于新型忆阻器的自学习人工神经网络执行大数据分析任务的新方案。该方法能够用于非结构化数据或半结构化数据的分析，支持在线学习，并且具有集成度高、功耗低等潜在优势。本项目计划对该方案所需的核心器件、集成技术、算法等进行深入研究。通过在阻变层中采用新型异质结复合结构，并系统调控阻变层化学计量比、缺陷类型、缺陷分布、离子迁移势垒、离子扩散系数等精细调控忆阻器中的离子输运，研发响应速度≤100纳秒，操作功耗≤50pJ，循环次数≥10^6，具有良好开关比、线性度等性能的突触单元，并进行≥1k的阵列集成。借鉴生物神经网络最新研究进展进行学习算法、神经元等设计，并通过硬件原型验证实现自学习网络的数据分析功能，为新型大数据分析技术的发展提供关键技术支持。
三维集成电路超细节距微钎料凸点互连研究	芯片堆叠;键合;细节距;3D-TSV;微凸点	三维集成电路技术是近年来发展迅速的新型高密度集成技术之一,能够实现多功能异质集成、降低制造成本，突破集成电路互连和布线瓶颈。其核心技术包括TSV制作、晶圆减薄、薄晶圆拿持以及键合等技术。微钎料凸点互连在芯片-芯片、芯片-晶圆以及晶圆-晶圆键合中具有广泛的应用。三维集成电路的互连密度的持续增加，凸点向超细节距，超高密度方向发展，这给凸点材料、制备、互连工艺和可靠性提出了很多难题。本项目针对微凸点合金化、液固反应扩散控制方法、钎料和金属间化合物焊点可靠性比较以及芯片-晶圆混合键合技术开展研究。通过创新性的思路与方法解决超细节距钎料凸点的互连技术难点；获得微合金化钎料凸点和带有缓冲层凸点材料与制备工艺，实现高可靠性芯片互连；获得利用最小节距为10微米的微凸点芯片/晶圆混合键合方法与材料体系，实现至少三层芯片的高产率、高可靠性堆叠。研究成果为三维集成电路键合提供理论依据和实验结果。
HgCdTe红外探测器质子辐照位移损伤的退火机制研究	退火机制;红外探测器;辐射感生缺陷;质子辐照;HgCdTe;位移损伤效应	作为空间光学系统的关键部件，HgCdTe红外探测器受到空间高能粒子辐照导致器件性能衰退甚至失效，严重影响光学探测系统的安全性和可靠性。研究结果表明高能粒子辐照导致的位移损伤具有明显的退火效应，但是退火效应的研究只针对材料和器件敏感参数的辐射响应规律及退火规律，并未针对辐射感生缺陷的具体退火特性以及辐射感生缺陷、缺陷能级、辐射敏感参数三者之间的关系开展深入研究，无法深入理解其位移损伤机理。本项目以HgCdTe红外材料和红外探测器为研究对象，通过不同温度质子辐照试验获得辐射感生缺陷及辐射敏感参数的退化规律，采用等温退火和等时退火结合的方法，获得材料和探测器位移损伤的退火规律，分析温度对辐射感生缺陷演化过程的影响机制，建立辐射感生缺陷与缺陷能级和辐射敏感参数之间的关系，揭示HgCdTe红外材料与红外探测器位移损伤的退火机制，为红外探测器位移损伤辐照试验方法的建立和损伤机理的分析提供方法和理论支撑
量子隧穿SOI器件的隧道效应机理及模型研究	量子隧穿;SPICE模型;MOS器件;隧道二极管;绝缘体上硅	SOI器件采用全介质隔离，能实现高速低功耗应用，由于PD SOI的浮体效应，导致SOI技术并未被广泛应用。项目申请人提出的量子隧穿SOI器件能有效抑制浮体效应：节省面积，不增加寄生效应，抑制浮体效应的效果适用于NMOS和PMOS，不受沟道宽度的限制，制作工艺与传统CMOS工艺完全兼容。本项目对量子隧穿SOI器件的隧道效应机理进行深入研究：①基于WKB（Wentzel-Kramers-Brilloui）假设，求解量子隧穿SOI器件源区隧道二极管隧穿电流；②结合MOS器件载流子输运理论，建立量子隧穿SOI器件的载流子输运理论；③建立统一的量子隧穿SOI器件SPICE模型，利用测试数据，验证器件量子隧穿SOI器件SPICE模型；④实现量子隧穿SOI器件的工艺控制和优化。通过本项目的研究，旨在全面深入的掌握量子隧穿SOI器件的载流子输运理论，进一步发挥SOI技术优势。
金属与锗接触界面微结构改性及势垒高度调控机理研究	势垒高度调制模型;界面微结构改性;金属与锗接触	具有高载流子迁移率的锗材料应用于集成电路最大的挑战是金属、栅介质和锗接触界面存在高的界面态密度，制约着器件(特别是nMOSFET)性能的提高。其中栅介质与锗界面已经得到广泛的研究并取得良好的效果。本项目拟系统研究金属与Ge接触界面态的产生和消除机理及其对电学特性的影响。创新性提出采用金属性纳米尺度金属氮化物（如TaN等）插层改性金属与n-Ge接触界面，进而调控其势垒高度的方法；通过对界面微结构改性的研究，从理论和实验上阐明金属与Ge接触产生界面态的机理和抑制方法，建立金属与Ge接触势垒高度调控的普适模型；基于Ge n型掺杂溶解度和激活率低的困难，研究提高n型Ge原位掺杂浓度的新方法；最后综合势垒高度调制和原位掺杂技术，制备出低比接触电阻率的金属与n型Ge的欧姆接触和n+p结，用于氧化铪环形栅Ge nMOSFET器件测试结构，探索源漏区接触电阻对Ge nMOSFET器件电学性能的作用规律。
择优取向铜柱凸点的键合技术与理论研究	界面空洞;择优取向;界面金属间化合物;铜柱凸点;电迁移	随着微电子产品向高密度、轻小型化的快速发展，通过凸点键合的倒装或叠层式封装已成为主流封装形式，铜柱凸点具有优异的导热和导电性能，同时又可以实现高密度互连，是一种新型的、高密度的封装技术。然而由于单个铜柱凸点所承载的电、热和机械载荷日益加剧，如何抑制界面金属间化合物的过度生长，提高其在多场（电场、热场）等耦合作用下抗原子迁移能力是目前业界关注热点。本项目拟通过电沉积法制备出的具有不同择优取向的Cu（Ni）层，研究择优取向的Cu（Ni）金属与Sn基焊料之间的界面反应规律、界面金属间化合物生长规律，界面孔洞萌生及扩展机制，界面裂纹萌生机制。期望为工业界提供一种性能优异的、高可靠性的择优取向铜柱凸点。
基于超薄层状二硫化锡的宏量制备及其高性能场效应晶体管和CMOS逻辑器件的研制	场效应晶体管;逻辑器件;器件优化;CMOS;宏量制备;超薄层状二硫化锡	超薄层状金属硫属化物晶体材料因超薄、迁移率高、具有天然的能带带隙且带隙可调等特性在下一代高集成度、高效纳电子器件中具有广阔的应用前景。高性能场效应晶体管及其集成的CMOS逻辑门器件是二维半导体电子器件最典型的应用基础。本项目拟利用无水联氨对于金属硫属化物的溶解特性与目前层状半导体多为硫属化物这一契合共性开发结合溶液法和CVD法协同优势的联氨溶液法，大尺度高质量合成SnS2基超薄层状材料。在目前背栅型场效应晶体管基础上，研究新型高介电材料顶栅型和悬浮型SnS2场效应晶体管器件，依据室温、低温变温晶体管性能表现结合第一性原理计算，揭示其载流子输运和散射机制，提升器件性能。集成单立的n型SnS2晶体管和p型GaSe、SnS晶体管组成互补型的CMOS逻辑门器件，实现典型的非门、或非门和与非门功能。本项目的实施，将为新电子材料的应用提供实验基础和器件原型，具有重要的学术和应用价值。
化学机械平坦化后清洗对超低k介质材料影响的理论研究	化学机械平坦化;碱性;互连;清洗;超低k材料	针对化学机械平坦化（CMP）后清洗过程对铜布线超低k介质材料的结构产生严重影响从而影响到器件的k值和漏电流进而影响器件稳定性的问题，本项目研究清洗过程中机械作用影响下清洗剂对超低k介质材料的动力学热力学反应机制及构建材料物理结构模型。首先采用络合胺化路线选取新型碱性清洗剂关键组分，该组分可以络合金属离子以减小漏电流，将新型碱性清洗剂与通用的四甲基氢氧化铵进行对比，研究碱性清洗剂对超低k介质材料的动力学及热力学反应机制；以过渡态理论中势能面理论为基础，研究建立超低k介质材料物理结构模型；研究建立机械动能与热能转化函数关系式，利用支持向量机构建CMP后清洗机械作用和化学作用对超低k介质结构和k值的影响的机理模型。该模型体现了机械作用影响下碱性清洗剂在清洗过程中对低k介质材料的影响，该模型为指导铜布线超低k介质材料CMP后清洗打下了理论基础。
Ti调节Ni/SiGe固相反应机理及单晶NiSiGe制备和特性研究	钛;硅锗化物;单晶	针对纳米节点下晶体管源漏接触性能提升的需求，以镍/硅锗复杂的三元固相反应为研究对象，通过引入金属钛元素来调节其反应过程，以获得高质量的均匀平整的镍硅锗薄膜材料。研究内容主要包括：采用钛中间插入层、钛盖帽层和钛镍合金三种途径，在不同的退火温度和退火方式下，对镍和不同锗含量、不同应力硅锗的反应过程开展研究；在此基础上，阐述钛元素调制镍/硅锗反应的物理机理，深入探索单晶镍硅锗薄膜的生长机制，并进一步对镍硅锗进行材料和电学性能表征，为在器件上的潜在应用奠定相关的研究基础。
多场协同约束/诱导区域沉积三维互连图形的研究	封装基板;铜超级填充;高密度互连;多场协同作用;精细互连图形	多场协同作用下的Cu三维互连图形约束/诱导区域沉积是先进封装基板制造中的瓶颈技术，图形的质量直接关系到芯片系统性能，是目前国际上研究的热点和难点。经过前期研究发现,影响Cu图形填充的首要问题在不同种类添加剂对Cu沉积的约束/诱导协同作用，而添加剂在沉积界面上的吸附和电化学反应则受到电流、温度、振动、溶液交换等复杂环境因素的影响。综合考虑环境因素的协同作用对Cu三维互连图形的沉积机制在国内外还未有形成成熟的理论体系，这使得先进封装基板的制造缺乏理论指导。本项目在前期工作基础上应用电化学分析方法、表面探测技术和多场耦合分析深入探讨添加剂、电场和温度场、物质浓度场之间协同交互作用，研究Cu填充图形过程中的影响因素，进一步建立电场、温度场、添加剂同电结晶Cu作用机理模型，从理论上阐释添加剂官能团电化学中间体等对电流密度分配的影响规律及作用机理，逐步完善多场耦合控制Cu互连图形沉积的机理。
基于多种添加剂协同与竞争吸附作用的TSV镀铜工艺仿真及实验验证	添加剂;TSV;工艺仿真;金属互连;集成电路	随着半导体晶体管的尺寸接近纳米量级的今天，仅仅依靠缩小CMOS特征尺寸会逐渐逼近材料的物理极限，而三维封装技术被认为是最有希望实现"More than Moore"的新技术之一。在这其中，TSV（Through Silicon Via）技术是通过在芯片和芯片之间制作垂直互连，实现三维封装的最新技术。形成基于TSV结构（孔深可达150μm、深宽比可达10）、工艺参数、温度、表面特性、添加剂成份及浓度配比的TSV镀铜工艺仿真是实现TSV无缺陷填充的关键途径。本项目通过研究反应离子在TSV孔内的输运和扩散机理，重点针对成份及浓度配比各异的加速剂、抑制剂和整平剂在TSV孔内的协同作用与界面竞争吸附机理进行研究，并着重研究综合电场、流场、温度、电化学动力学及添加剂表面吸附理论的TSV铜填充工艺仿真与预测方法，从而为形成不同TSV结构的填充工艺优化和开发新型TSV镀液及添加剂提供理论基础和技术支撑。
面向下一代新型互连导体材料的硅化物纳米线研究	镶嵌工艺;金属硅化物纳米线;互连;尺寸效应;直接自组装	针对现有铜互连出现的电阻率随线条尺寸减小而急剧增大的现象，本项目提出研究硅化物纳米线作为下一代新型互连的导体材料。项目提出用和集成电路工艺相兼容的方法，例如电子束光刻、嵌段共聚物直接自组装等方法制备尺寸可控的硅纳米线，通过固相反应形成硅化物纳米线，同时制备镶嵌在绝缘介质沟槽中的、和铜互连结构相似的硅化物纳米线互连线条。镶嵌结构的硅化物纳米线的尺寸效应、物相反应、稳定性和可靠性尚未有报道。通过系统研究，本项目拟揭示低温下镶嵌工艺制备的硅化物纳米线的物相形成规律、反应动力学、微观晶体结构变化，掌握硅化物纳米线的电阻率尺寸效应，揭示硅化物纳米线的电学输运机理。系统研究纳米线作为互连应用的热稳定性和电学可靠性，并和相同尺寸的铜互连进行电学性能比较。本项目的研究成果将为低温硅化物纳米线的材料和结构特性研究提供重要的理论依据，对硅化物纳米线作为下一代互连提供一个可行的解决方案。
纳米级集成电路SET软错误率分析技术研究	软错误;组合逻辑;SET;辐射效应	辐射效应导致的组合逻辑SET 是纳米工艺下最重要的可靠性问题之一。集成电路设计者迫切的需要各种分析技术评估SET软错误率，以便选择合理的加固和优化策略。目前SET软错误率分析面临巨大的挑战，电路和器件模拟的方法所能处理的电路规模极其有限，而经验或半经验的方法误差很大。本课题拟对SET的软错误率分析技术展开全面的研究，重点研究SET产生过程中的距离效应的建模、SET重汇聚传播分析技术和伴随输入跳变的SET传播分析技术，研究成果将结合时序逻辑SEU的分析技术扩展到有限自动机的软错误率分析。本课题面向纳米工艺，涉及SET辐照效应机理、SET的建模与模拟、集成电路EDA技术、抗辐照集成电路设计等多项关键技术，有望取得原创性的研究成果，对研制下一代纳米级高性能抗辐照集成电路具有重要的理论意义和实践价值。
纳米结构扫描电子显微俯视图像的三维重建基本模型及算法研究	纳米结构;功率谱密度;三维重建;扫描电子显微镜;二次电子成像	纳米结构扫描电子显微（SEM）俯视图像的三维重建研究，对集成电路向更小尺寸、更低功耗、更高性能发展有着重要意义。针对当前利用SEM图像进行纳米结构垂直边缘的三维重建方法存在内置模型精度较低、收敛性较差、对噪声敏感度较高等不足，本项目拟开展以下研究工作：二次电子在纳米结构垂直边缘的成像模型研究，垂直边缘的三维重建优化算法研究，边缘噪声功率谱密度分析或多维傅里叶分析对提高纳米结构三维重建算法精度的影响研究。本项目旨在通过对以上科学问题的研究，构建一种高精度、高鲁棒性的快速收敛的纳米结构三维重建模型和算法，进而建立一个自动化仿真平台，为电子束成像与计算视觉跨领域融合提供理论依据。本项目的顺利实施将有利于实现微电子和光电子领域对微纳结构制造质量的快速检测，推动企业对先进工艺和材料的评估和开发。
超浅结等离子体掺杂的分子动力学模拟研究	超浅结;等离子体掺杂;分子动力学方法	随着集成电路技术的飞速发展，传统的离子束注入技术已经越来越难以满足器件尺寸日益缩小对超浅结工艺的要求。等离子体掺杂技术具有极低注入能量、高剂量率、大尺寸、高产量等优点，有利于规模生产，因此具有良好的应用前景，有望成为下一代超浅结掺杂技术，最近几年日益成为研究热点。然而目前大部分研究工作都集中在实验方面，尚缺乏建模与模拟方面的相关研究。在深入研究离子体掺杂过程物理机制的基础上，建立准确高效的物理模型和局域化的分子动力学模拟方法，开发等离子体掺杂工艺模拟软件。为了验证所建立的物理模型和模拟算法的正确性，将模拟结果与从国外合作机构及文献中获得的实验数据进行对比，不断改进模型和算法。这种纳米尺度下复杂物理过程的建模与模拟研究是一个具有挑战性的前沿课题，具有非常重要的科学研究意义，同时该研究将为等离子体掺杂工艺的开发提供有价值的理论指导，推进超浅结工艺的进步，又具有十分重要的实际应用价值。
镧系元素掺杂二氧化铪的介质弛豫和更高介电常数研究	介质弛豫;22nm技术;氧化铪掺杂;高k介质;介电常数	掺杂氧化铪是新近发现的一类具有更高介电常数的栅氧介质，本项目主要研究其在22nm集成电路工艺技术中的应用。本研究的目标是：在现有研究的基础上，通过抑制掺杂氧化铪的介质弛豫，将其介电常数提高到 40以上。为此，本项目主要研究以下五方面内容：1、优化掺杂氧化铪介质薄膜的生长条件和退火条件，从而控制其单斜晶相、立方体晶相和四面体晶相的晶粒尺寸，并降低其残余应力；2、选择不同掺杂元素和掺杂浓度，来抑制掺杂离子扩散所导致的介质弛豫；3、研究介质中氧空位和电子陷阱所形成的偶极矩对介质弛豫的影响；4、研究减小高k介质和硅衬底间界面层的残余应力的方法；5、测试介质薄膜的漏电流和平带电压漂移，分析镧系氧化铪介质的可靠性。在此基础上，本项目将基于Curie-vonSchweidler定律和Kohlrausch-Williams-Watts关系，建立高k介质中介质弛豫的理论模型，并研究模型背后的物理意义。
高密度三维封装TSV电迁移可靠性机理研究	微观结构;TSV转接板;力学性能;应力演变;电迁移	随着CMOS工艺的不断推进和发展，晶体管数量越来越多，导致互连尺寸越来越小，信号延迟问题日趋严重，成为影响系统速度提高的关键因素。采用2.5D/3D集成的芯片堆叠技术，将有助于大大减小布线长度、缩短信号延迟，降低功耗，同时又可以缩小芯片尺寸、从而提高器件的系统性能。硅通孔（TSV）技术被认为是实现2.5D/3D芯片堆叠的关键核心技术之一。然而，该技术的真正应用仍然面临着诸多的技术挑战，电迁移可靠性问题尤为突出。本项目拟系统研究不同电流密度和环境温度条件下TSV的电迁移失效机理，评估不同TSV尺寸的电迁移失效时间（MTTF），确认电、热及应力场耦合作用下失效模式；利用同步辐射x-射线衍射技术探明原子扩散迁移引起的应力演变；借助FIB、XRD等设备检测Cu-TSV微观观组织变化，建立晶体取向与应力演变的内在联系；应用有限元分析方法进行Cu-TSV电迁移过程的仿真模拟，建立验证模型。
相变材料应变工程与锗多栅晶体管的优化集成方案	三维应变模型;锗多栅晶体管;应变工程;高迁移率材料;相变材料应变层	硅器件的持续微型化降低了器件的生产成本，同时也引入了迁移率降低等问题。通过微细化的方法进一步提高硅MOSFET的性能已经非常困难了。锗同时具有很高的电子和空穴迁移率，因而被认为是替代硅作为器件沟道材料的理想选择之一。因此，锗沟道多栅器件（MuGFETs）很可能在10 nm以下高性能逻辑电路中被采用。应变工程之一的应变层（liner stressor）技术从90 nm节点开始已经被工业界采用以提高器件性能。但是liner stressor在锗MuGFET甚至平面器件上的研究却非常缺乏。本研究通过建立有实验校准的三维应变模型来学习相变材料应变层引起沟道应变的原理。有应变的反层价带模型和散射模型也会建立，用来准确评估应变锗器件的空穴迁移率。本研究通过调整应变模型的参量，进而推算锗器件的空穴迁移率的变化，来提供一个有相变材料应变层的锗MuGFET的优化制备方案，用以最大程度的提高器件的有效迁移率。
具有双重电机的高加速高精度光刻微动台的驱动技术研究	高精度;微动台;双重电机;高加速度;光刻	扫描式光刻机是集成电路装备中技术难度最高、价格最昂贵的关键设备。光刻机的套刻和产率等性能指标是由其最核心的具有粗微动结构的掩模台和工件台进行高加速高精度同步运动来保证的，而其微动台的驱动模式及控制技术是实现高加速和纳米级精度的关键。提高微动台加速度面临着现有电机无法提供如此大推力和发热等难题。为此本项目提出一种新的双重电机驱动模式来满足光刻微动台同时高加速度和高精度的需求。首先研制一种高性能磁阻式直线电机，使其具有小体积、小电流并产生大推力的特点。采用该电机作为加速度前馈控制驱动机构为微动台提供高加速段所需大推力，同时采用音圈电机作为反馈控制驱动机构来保证匀速段和定位精度，结合两种电机的优势，构成一种新型双通道双驱动机构的伺服控制系统。最后搭建实验台对所提方法进行验证和优化，为下一代光刻微动台的高加速度和高精度需求提供技术支撑，也可为相关精密机床及军工设备提供微驱动所需电机与技术。
双极型器件的低剂量率辐射损伤机理与加速试验研究	线性电路;低剂量率;双极型器件;加速试验	低剂量率辐射损伤增强效应（ELDRS）是双极型器件与线性电路在空间极端环境下所面临最严重的可靠性问题之一。本项目拟建立一种既反映双极型器件的低剂量率辐射效应、又相对节省机时和费用的高剂量率加速试验方法。.本项目首先拟通过研究双极型器件的低剂量率辐射损伤机理，在考虑氧化层内电子-空穴对各类复合反应的基础上，改良两级氢分子模型，对各种剂量率环境下辐射诱生界面态进行数值仿真并建立相关的解析模型；基于该模型，合理定义双极型器件的ELDRS转换剂量率并建立计算模型。其二，对样品进行前期掺氢处理以提高其转换剂量率；基于转换剂量率模型选择合适的辐射剂量率，由此在高剂量率地面环境下模拟与评估器件在低剂量率空间环境下的辐射损伤效应。最后，基于从器件级到电路级的计算机仿真，对双极线性电路的辐射效应进行数值模拟与敏感性分析，确定其辐射敏感电学参数与敏感模块，为集成电路抗辐射加固设计提供理论基础。
化学机械研磨液高分子表面活性剂溶剂化效应研究	溶剂化效应;表面活性剂;化学机械研磨	本项目开展高分子表面活性剂溶剂化效应的理论和实验研究，首先采用生成矩阵法结合能量最低原理，建立修正PRISM理论模型，描述表面活性剂的精细微观结构；其次，基于改进的PRISM理论模型，建立高分子表面活性剂-磨粒间相互关系，获得表面活性剂与磨粒体系的微观结构和宏观信息，揭示磨粒分散稳定性的原因和依据；然后，结合实验考察活性剂分子间、晶圆表面-活性剂分子和磨粒-活性剂分子间相互作用，建立表示晶圆表面、活性剂分子和磨粒间相互作用的3D-PRISM理论，获得晶圆表面-活性剂分子、磨粒-活性剂分子间描述活性剂三维溶剂化膜结构的分布函数；最后，计算体系过剩自由能、化学位和偏摩尔体积，判断活性剂分子在晶圆表面和磨粒表面的物理吸附位点。
微处理器瞬态脉冲干扰下的长期损耗机理研究	微处理器;建模仿真;电磁可靠性;长期损耗;瞬态脉冲干扰	微处理器是电子设备的核心器件。随着电磁环境的恶化，以及在航空航天、交通运输等特殊领域的刚性需求，微处理器瞬态脉冲干扰下的电磁敏感度和可靠性成为学术界和企业界研究的热点。目前国内外微处理器瞬态抗扰度研究还停留在分立电路层次，致力于整芯片的失效机理研究不足，并且未对其寿命周期内敏感度差异进行剖析。深入分析微处理器寿命周期内的敏感度变化，研究其敏感度和可靠性失效机理，具有极其重要的理论和现实意义。本项目结合加速老化可靠性与电磁兼容瞬态抗扰度分析方法，理论分析和建模仿真微处理器电路瞬态抗扰度及失效机理，重点挖掘其中易受瞬态脉冲干扰的电路模块和对应失效机理；根据加速老化过程中微处理器的瞬态抗扰度性能差异性，深入剖析老化时单元电路（例如CMOS晶体管阈值电压、迁移率等）参数偏移；结合微处理器的瞬态抗扰度与可靠性模型，通过与测试对比验证仿真结果，提炼并改进影响微处理器寿命周期内瞬态抗扰度的关键电路设计。
极端空间环境下SiGe HBT电离辐射协同效应机制及关键影响因素研究	协同效应;单粒子效应;总剂量效应;锗硅异质结双极晶体管;空间极端环境	SiGe HBT卓越的温度特性(-180℃至+200℃)，使有源器件在极端空间环境中首次具备了舱外应用的潜力，此时，总剂量效应与单粒子效应的协同作用成为制约其空间长期可靠应用的关键问题。然而，材料与结构的新特征使SiGe HBT电离辐射协同效应的损伤机制尚不清楚，极端环境对协同效应的影响机理也未开展相关研究。本项目针对SiGe HBT，采用数值仿真与辐照实验相结合的方法，开展极端环境作用下电离辐射总剂量与单粒子协同效应损伤机制研究。揭示辐射诱发陷阱电荷特征影响单粒子效应的微观损伤机理，分析协同效应微观机理对SiGe HBT宏观电学特性退化的作用机制；探索极端温度环境中总剂量辐照与单粒子效应的协同作用响应特征，掌握极端温度与协同效应相互作用规律；建立空间极端环境中SiGe HBT综合辐射效应损伤模型。研究结果将为国产有源器件太空极端环境中的舱外可靠应用与抗辐射性能评估提供理论基础与技术支持。
面向空间应用深亚微米SOI集成器件辐照损伤机理研究	绝缘体上硅;机理;辐照加固;深亚微米;辐照损伤	制约卫星等空间飞行器寿命的关键技术之一就是星用电子元器件(或集成电路)的抗辐射水平，而对于在空间运行十年以上的卫星来说，总剂量辐射效应及单粒子辐射效应是导致卫星失效的主要原因。因此伴随着我国对外太空的不断探索，对先进半导体器件辐照效应的深入研究显得越来越重要。然而，国际上对深亚微米和超深亚微米技术节点的半导体器件和集成电路的辐照效应的研究还很有限。本课题重点研究，面向空间应用深亚微米（0.13μm技术节点以下）SOI集成器件的辐照损伤机理，包括总剂量辐照和单粒子辐照对于超薄栅氧和STI隔离氧化物的影响，室温和77K下总剂量辐照引起部分耗尽和全耗尽器件射频特性和噪声的性能退化，单个MOS器件的单粒子淀积电荷的收集过程，利用特殊的芯片电路结构捕捉并研究单粒子脉冲机制。为我国研制高性能、抗辐照、星用SOI集成电路，做出有力的理论和技术储备。
面向28-14nm的高空间分辨率工艺偏差在线检测关键技术研究	在线检测;纳米尺度;高空间分辨率;工艺偏差	针对现有的纳米尺度CMOS工艺偏差检测方法空间分辨率低、速度慢、成本高、难以在线检测等问题，本课题提出一种新的、可同时测量多种工艺参数偏差的检测电路及检测方法，通过研究纳米尺度晶体管阈值电压、漏电流、节点电压、温度、饱和电流和延时等工艺参数相互之间的影响关系，针对参数偏差而非参数绝对值设计新的偏差分布检测电路，以研究解决高空间分辨率和在线检测所必需的要求单个测试点测试电路面积足够小、设计简单、结果易输出的问题；提出通过多次施加不同种类和大小的激励，检测多种相互影响的工艺参数偏差响应的方法，并根据各种参数的相互影响关系，研究解决如何从检测数据中推导出工艺偏差分布的问题。本研究为纳米尺度高空间分辨率在线监测提供了一种全新、高效的检测方法，将对半导体新工艺的开发与成熟应用起到重要的推动作用。研究团队坚实的前期研究基础和多学科交叉的优势是本课题顺利开展和完成的保障。
PCB树脂基体复合材料在焊盘坑裂失效中的断裂机理及板级机械可靠性研究	可靠性设计;失效机制;电子封装	近十年来，焊点受到机械载荷，导致焊盘底部的印刷电路板（PCB）树脂基体发生断裂，造成焊点与PCB分离的失效模式，即所谓的焊盘坑裂（Pad Cratering），在电子器件的生产，组装以及各种机械测试中越来越频繁的出现，成为无铅制成下焊点的主要失效模式之一。然而，对该失效模式的产生机理目前尚无深入的研究。本项目结合对PCB树脂基体的材料分析，焊盘抗坑裂强度的机械测试，以及断裂形貌分析，来研究不同PCB树脂基体体系的焊盘坑裂形成机理，并且对不同程度的热冲击下焊盘坑裂模式与强度的变化进行比较。同时，结合有限元仿真，研究在板级机械测试中，焊盘底部的应力/应变分布，分析组装后的印刷电路板组件（PCBA）的整体应变与焊盘局部应变的关系，以建立焊盘坑裂在板级测试中的应变失效准则。
二次谐波非线性自成像效应的高分辨光刻机理及工艺研究	空域扫描积分光刻;二次谐波非线性自成像;高分辨	本项目基于二次谐波非线性自成像效应，结合空域扫描积分光刻法，提出一种高精度周期微纳结构制备方法。本项目将结合标量衍射理论和矢量衍射理论，采用理论分析建模、数值仿真计算以及光刻模拟等手段，研究可用于光刻的二次谐波非线性自成像光场分布模型，从理论上探索将二次谐波非线性自成像效应应用于光刻的诸多难点。同时，本项目针对二次谐波自成像光刻工艺研究，完善基于空域扫描积分光刻方法的二次谐波自成像光刻工艺体系。在此基础上，搭建光刻验证实验平台，制备多种典型周期微纳结构，探索该方法在实际光刻中的应用前景。
相变存储器件OTS与OMS物理机理和模型研究	数值模拟器;SPICE模型;相变存储器	相变存储器利用某些金属硫化物的热致晶态-非晶态可逆相变原理工作，具有非易失、速度快、存储密度大、工作电压低等优点，是下一代存储技术最有力的竞争者之一。为评估不同器件结构不同尺寸不同材料PCM单元的电气特性，需要建立能够进行器件读写操作模拟的数值仿真器，本项目通过采用分级模拟及mixed-mode策略，将建立基于电热耦合及原胞自动机相变算法的数值模拟器，并首次实现同时包括OTS和OMS过程在内的连续时域模拟。为建立材料、器件、工艺、电路之间的纽带，需要建立基于物理的相变存储器单元及其驱动器件SPICE模型，本项目将根据非晶态半导体的传输性质，开发包含温度反馈的阻抗解析模型，并首次提出基于物理的、能够体现阻抗随结晶比例变化的SPICE模型，同时提出基于物理的驱动器件阵列的SPICE模型，建立相应的字线位线导通电流和漏电流模型及其相应的参数提取工具，满足PCM大工艺生产对模型与模拟技术的需求。
高性能二硫化钼晶体管的界面调控与电输运优化	二维材料;肖特基势垒;晶体管;二硫化钼;自热效应	近年来，基于硅的传统CMOS器件和电路在运行速度及柔性便携等指标上开始落后于人们的需求和工程师们的设计目标。因此，在石墨烯之外的具有禁带宽度的新型二维材料如过渡金属二硫系化物包括二硫化钼MoS2等。这些材料具有1-2 eV左右的禁带宽度及较高迁移率100-1000 cm^2/Vs,很多可以大面积生长的CVD工艺已经逐渐在实验室中得到开发。本项目将主要将通过研究ALD高k介质在本征二维材料二硫化钼上的成膜机理，引入各种官能基团，优化其成膜过程，强化介质可靠性与电学特性，有效降低界面散射中心态密度，提升二硫化钼材料的迁移率，在开态下降低由于界面热导效率低带来的负阻效应，增加晶体管的可靠性以及寿命。通过对源漏肖特基势垒的电学输运机理研究和双栅的静电势调控，改善接触电阻，制备并研究高性能双栅型二硫化钼晶体管。解决二硫化钼晶体管的主要瓶颈和挑战，包括界面特性，电子迁移率，最大饱和电流，开关速度等。
面向芯片间光互连的硅基高速全集成光接收机芯片研究	光电探测器;光接收机;工艺;光互连;BiCMOS;SiGe;光电集成	在芯片互连中，电互连已无法满足系统对100Gb/s速率的要求，光互连取代电互连已成为必然趋势。目前100Gb/s的CMOS接收机中光子和电子器件的互连还是以混合集成方式为主，该方式中由压焊盘和键合线所引起的寄生效应严重制约光接收机的频率响应和带宽。SiGe BiCMOS工艺既可以通过局部SOI技术实现光电探测器与接收机前端电路的单片全集成，以消除上述的寄生效应，又可以与大规模CMOS电路相兼容。针对用标准工艺实现100Gb/s的光电全集成接收机开展关键技术研究很有必要。本项目在SiGe BiCMOS工艺下拟开展以下研究：1、设计波导耦合的Ge型PIN光电探测器；2、采用低功耗毫米波技术来设计高性能接收机前端电路，单路速率为25Gb/s；3、实现探测器+接收机前端电路的单片全集成光接收机，速率为4×25Gb/s。本项目为硅基芯片间光互连的光电全集成芯片的发展提供理论积累和技术解决方案。
三维立体堆叠相变存储器制造方法探索	三维立体堆叠;金属诱导;键合;相变存储器	相变存储器(PCRAM)是最具竞争力的下一代非易失性半导体存储器，当前已实现了小批量的产业化，其市场前景被广为看好。在未来的发展中，三维立体堆叠的PCRAM（3D-PCRAM）将是重要的发展方向，它将有着高密度、高性能等特点，从而使其具备更强的竞争力。提前开始布局3D-PCRAM的研发对于我国追赶、赶超国外先进技术具有重要的意义，3D-PCRAM的探索性研究不仅有助于获得相关的自主知识产权、实现技术积累，也将为我国PCRAM的工程化提供后续的发展动力。本课题拟探索两种开发适用于PCRAM的3D选通单元的技术路线：（1）采用当前3D IC中常用的圆晶键合技术，探索含有选通单元的圆晶与基底的键合方法；（2）探索金属诱导法制造硅二极管（尤其是肖特基二极管）的工艺和方法。通过上述两种方法，探索制造3D选通单元的技术路线，获得3D堆叠选通单元原型器件的初步性能，选通单元ON/OFF比大于100。
基于光栅调制空间相位成像纳米对准相位解析研究	光栅调制;纳米对准;相位成像。;相位解析	本项目旨在运用理论分析、模拟计算及实验验证等方法，针对基于衍射光栅空间相位成像的、具有纳米级甚至亚纳米级精度的、及抗干扰能力强的纳米对准方法，研究一种具有良好实时性及高精度的条纹图像相位解析算法。从而完善基于光栅调制及相位分析的对准方法体系，以适应新型高分辨力光刻技术如纳米压印、EUV光刻及表面等离子体光刻等对高精度对准技术的迫切需求。
FinFET集成电路SET试验表征及基于布局布线的软错误抑制	软错误;电荷共享;布局布线;FinFET工艺;单粒子瞬态效应	随着我国空间技术的高速发展，国家对抗辐射集成电路提出了更高性能、自主可控等高层次要求，基于FinFET工艺展开研究有利于实现新的技术突破。与传统平面工艺相似，单粒子瞬态（SET）仍然是FinFET集成电路软错误的最主要来源；然而，FinFET工艺下器件的结构特性、材料特性、集成性等发生了巨大变化，FinFET器件与电路的SET特性势必发生巨大改变，对试验表征与软错误抑制提出新的巨大挑战。本课题基于16纳米体硅FinFET工艺，通过突破FinFET工艺下SEMT、SET Quenching测量等多项基础试验，揭示FinFET工艺下电荷共享效应对器件与电路SET产生与传播的作用规律；进而在布局布线层面，通过构造设计规则，达到抑制软错误的目的。相关研究有望取得若干原创而实用的成果，有利于加速抢占新一代技术制高点。
基于薄箔自蔓延反应的焊料互连机理研究	互连;焊料;微观组织;自蔓延反应;电子封装	以薄箔自蔓延反应产热为热源的焊料互连由于其热量高度集中、温度高、移动速度快的热源特点，升/降温速度高达10^6 ºC/s，热影响区小，能解决热失配、热敏感材料或器件的封装互连问题。然而过高的升/降温速度和温度梯度导致反应互连过程的高度非稳态，焊料在极短时间（毫秒级）内完成熔化、润湿铺展及凝固结晶，各种过程都不能充分进行；其独特的热循环使互连组织形貌及其形成机理不同于传统封装互连。本项目拟进行薄箔自蔓延反应焊料互连，利用有限元模拟结合试验进行互连热循环研究；结合热循环曲线、合金相图和互连微观组织，分析互连过程，重点研究高度非平衡条件下焊料的熔化、凝固结晶过程以及在互连界面的润湿铺展和界面反应机理，探求各微观组织结构的形成机制与机理，进而弄清各工艺条件对互连可靠性的影响规律，最终为建立非平衡条件下的焊料互连理论及拓展薄箔自蔓延反应焊料互连在电子封装中的应用奠定理论和实验基础。
基于锑化物超晶格的热电结构及其器件研究	热电优值;热电器件;超晶格;锑化物	热电器件具有结构简单、可靠性高、无污染、可微型化等特点，一直是国内外研究热点。本项目拟开展基于锑化物二类超晶格的热电结构及其器件研究。通过分子束外延技术制备具有高热电优值系数的锑化物二类超晶格材料，利用标准半导体工艺技术如干法刻蚀、电子束曝光及激光直写等技术制备良好性能的热电器件，探索该类器件与其他III-V族器件的集成技术，并阐明锑化物二类超晶格热电物理机制。本项目的创新性在于选取锑化物二类超晶格这种不同于传统热电材料的新型材料来研制热电结构及其器件。涉及到新型热电材料外延技术、工艺开发与集成、物理机制等关键科学问题。对于锑化物超晶格以往的研究多集中在其红外性能，在热电方面的研究并不多见；本项目的实施不仅可以探索锑化物超晶格这类新的热电结构及其机理，而且可以拓展热电材料体系，特别是低温热电材料；对新材料体系在相关芯片及系统方面的应用也有积极的促进作用。
塑封微电路老炼过程热稳定方法研究	热稳定;自适应预测;集成电路黑盒测温;PEM老炼	老炼是元器件可靠性评估的重要方法。由于半导体工艺和集成度不断提高导致器件漏电流及漏功耗的急剧增加，以及最新工艺导致芯片间的参数差异大等原因，老炼时PEM（塑封微电路）可能会出现高结温及热失控现象，导致不能有效剔除早期失效且还可能会引入潜在失效。而且，随着工艺及集成度进一步增加，这个问题会更加突出。从查阅的资料看，国内目前还没有相关深入研究，国外总体来讲也只处于探索阶段。. .针对上述问题，本申请拟提出PEM老炼过程精确热稳定性控制方法，对热控制相关各影响因素的作用边界和相互作用规律进行深入研究，建立相应的自适应预测模型，并进行试验验证。提出老炼过程热稳定控制方法，实现芯片温度高稳态精度和对温度变化快速的响应能力。除了满足高可靠领域应用，使进一步提高老炼温度，缩短老炼时间成为可能，提高产业界生产效率。该研究对器件长寿命工作在军事、航空航天及植入医疗等高可靠领域具有重要意义。
考虑空间电离辐射耦合的SOI器件NBTI失效机理与模型研究	失效机理;器件可靠性;寿命模型;负偏压温度不稳定性;总剂量效应	SOI技术以其在抗单粒子上的天然优势而被广泛应用在空间辐射环境下。随着航天技术向深空探测发展，使得SOI器件面临辐射效应和自身可靠性问题的双重高风险。本项目拟就纳米器件面临的最主要的可靠性问题——负偏压温度不稳定性（NBTI）与总剂量（TID）效应的相互影响开展研究。结合应力实验和TCAD仿真研究影响NBTI效应的因素，分析SOI器件的NBTI缺陷形成机理，考虑SOI器件中自加热效应、浮体效应、背栅耦合效应的影响，建立适用于SOI器件的NBTI物理模型。结合电学参数表征和材料表征等不同手段，研究NBTI和TID效应产生陷阱的相关性和相互影响，明确NBTI和TID效应联合作用下的SOI器件性能退化机制。在此基础上形成电离辐射环境下的NBTI测试评估方法，研究将辐射加速因子嵌入SOI器件的NBTI物理模型，建立电离辐射耦合下的NBTI物理模型，并将其应用于宇航用器件的可靠性评估和寿命预测。
极大规模集成电路碳纳米管互连基础及关键工艺研究	弹道效应;集成互连;碳纳米管;欧姆接触;化学机械平坦化	ITRS预测碳纳米管（CNT）将在32nm技术器件中替代铜布线，解决铜布线尺寸微细化后无法承载的电流密度、电迁移等问题。目前CNT互连与CMOS工艺的集成技术及工艺兼容性已经成为该领域关注的焦点。本申请综合分析当前CNT互连研究现状基础上着重围绕CNT互连导电机制及关键的影响因素开展研究。首先采用离子束辅助溅射-回蚀-热处理复合工艺研究低温下高密度催化剂纳米颗粒的形成，进而提高CNT束密度；结合电子回旋共振CVD方法低温沉积定向排列的CNT阵列；通过分步化学机械全局平坦化方法解决长径比极大的CNT开口和剪切难题；形成CNT-金属埋嵌式互连结构，有效改善界面接触，提供低电阻CNT互连方法；结合束密度和有效界面接触探索CNT互连结构中的界面态对CNT导电性能的影响机制，对用弹道输运特性揭示CNT互连导电机制有重要意义，为GLSI新型互连材料CNT的集成及CMOS工艺兼容提供理论指导和工艺基础。
新型自路由自配置容错FPGA设计实现研究	容错FPGA;自配置;自路由	在航天探索，空间卫星，核电辐射，军事通信等高辐射环境中，深亚微米级的FPGA很容易受到高能辐射粒子撞击造成暂时错误，也可能由于大量高能粒子长时间强烈撞击或器件老化损坏，出现长期甚至永久错误。暂时错误可通过重配置克服，而长期或永久错误即使进行重配置，也无法克服。研制自动克服暂时错误和长期或永久错误的FPGA具有重要意义。国际上对自动克服长期或永久错误的FPGA研究尚不充分。本项目基于课题组已有的FPGA软硬件设计经验，研究减少错误发生可能性的冗余配置与布局路由软件算法和相应的容错FPGA硬件结构。冗余配置与布局路由算法可产生在高能粒子辐射时出现暂时错误可能性低，冗余电路面积功耗小的电路配置。在错误发生时，FPGA可自动完成动态重配置和互连，克服暂时错误和长期或永久错误。本项目将做实例芯片的流片验证和建模。
基于AFM的自动化纳米焊接方法研究	原子力显微镜;场蒸发沉积;纳米器件;纳米焊接	利用碳纳米管(CNT)及石墨烯等纳米材料制造的纳米传感器、场效应管等纳米器件具有优异的性能，因此纳米器件加工制造方法是纳米技术的重要研究领域。在纳米器件的加工过程中，如何实现碳纳米管或石墨烯在微电极上的良好固定并形成可靠电连接对纳米器件的研究和制造具有重要意义。本项目将开展一种基于原子力显微镜(AFM)微观电场的自动化纳米焊接方法研究。主要研究内容包括：加工电流与焊接点尺寸的关系研究；复杂形状的焊接加工方法研究；探针-样品距离的自动化调节方法研究。并通过对CNT及石墨烯纳米器件的焊接实验和性能测试研究，验证本项目方法的有效性，为纳米器件加工制造过程中纳米材料与金属微电极的可靠电连接提供可行技术。
肖特基源漏垂直沟道环栅硅纳米线场效应晶体管及衍生器件研究	肖特基势垒;环栅;垂直沟道;硅纳米线	在未来电子器件所可能采用的FET结构中，环栅结构(GAA)最受关注，同时研发难度也最大，具有肖特基源漏的GAA是一种非常有潜力的器件设计，目前已有水平沟道GAA器件的实验报道，但是垂直沟道肖特基源漏环栅器件(GAA-V)的实验解决方案仍未见突破。本课题提出以研发GAA-V为主线，提出面向可集成硅工艺的GAA-V解决方案，同时提出三种衍生结构包括：非对称Schottky源漏环栅结构(GAA-VA)，杂质分凝Schottky源漏环栅器件(GAA-VS)，垂直环栅隧穿晶体管(GAA-VT)。课题计划以研发GAA-V为牵引，研究内容涵盖研发GAA-VA，GAA-VS，GAA-VT三种新型垂直沟道GAA器件的总体方案设计。GAA-V可集成解决方案的提出，为相关领域的研究做出了前瞻性的工作，由GAA-V衍生出GAA-VA，GAA-VS，GAA-VT是全新的结构概念，类似的实验设计方案为首次提出。
0.13微米射频SOI器件的总剂量辐射效应机理研究	场效应晶体管;总剂量;射频器件;绝缘体上硅	射频器件广泛应用于空间通信，随着航天工程向深空发展，辐射效应导致射频器件截止频率ft、最大振荡频率fmax等关键参数退化，严重影响空间通信的稳定性。SOI技术采用全介质隔离，具有优越的抗单粒子性能，同时射频信号插入损耗小，能有效提高空间通信的准确性，但是SOI器件的隐埋氧化层能俘获辐射电离电荷，减弱了SOI器件的抗总剂量特性。本项目开展0.13微米工艺射频SOI器件的总剂量辐射效应机理研究，从射频SOI器件的电离电荷产生、俘获及释放机理出发，研究俘获电荷对射频SOI器件寄生效应的影响规律，重点研究俘获电荷对射频SOI器件静态及频率特性的影响机理，总结ft、fmax等射频SOI器件关键参数的总剂量辐射退化规律。最终提出有效的抗辐射SOI射频器件加固方法，增强辐射环境下射频芯片数据处理的准确性，从而提高空间测控系统的稳定性，推动SOI技术在国防抗辐射领域的应用。
下一代集成电路制造磁悬浮平面电机热模拟研究	真空;集成电路制造;平面电机;涡流损耗模型;温度场	集成电路（IC）特征尺寸的进一步缩小，要求装载半导体晶片的高速度磁悬浮平面电机（MLPA）具有纳米量级的定位精度，并且随着IC制造向极紫外光刻的迈进，MLPA 还必须适应真空的工作环境，这样MLPA的热量累积就成为一个不可忽视的关键问题。本项目旨在通过电磁学理论、传热学理论和温度场分析，研究在真空环境中，耦合场（电-磁-热）作用下MLPA的热量累积现象。首先，根据MLPA绕组的结构形式，研究包含交流损耗和磁滞损耗的热源计算模型；其次，采用集中参数法建立在耦合场作用下磁悬浮平面电机的传热模型；最后，采用有限元数值模拟和实验研究相结合的方法进行热模拟研究，并进行动态热监测，得到耦合场条件下MLPA的温度场分布特征。该项目的成功实施，不但有望丰富MLPA的科学理论，而且可以为超高密度IC制造设计提供理论依据。
表面波无损表征ULSI铜与低介电常数介质布线薄膜机械特性与粘附性的研究	铜互连系统;低介电常数介质;超声表面波;粘附性;杨氏模量	先进的超大规模集成电路(ULSI)互连系统都要采用铜与低介电常数(low-k)介质的集成结构。随着技术代的快速发展，low-k介质的机械特性已成为影响其最终能否应用于布线系统的瓶颈问题之一。而传统的刻痕法已不适于研究质软、易碎的纳米多孔low-k薄膜的硬度特性。本项目将采用超声表面波方法针对low-k薄膜的材料特点和布线结构对其杨氏模量进行无损表征的研究。ULSI的布线薄膜如金属膜、阻挡层、介质层间的粘附性问题一直都是一个评价互连布线性能的关键参数，本研究将在表面波方法中引入弹簧模型来研究互连薄膜粘附性的定量无损表征，并与传统的划痕法、粘揭法等有损检查方法进行对比。研究对关键问题的突破，将为表面波方法最终应用于ULSI布线薄膜杨氏模量、粘附性的表征奠定坚实基础。本申请既是具有重要学术意义的基础研究，也同时可以为ULSI布线薄膜关键参数的在线监测提供一个先进手段，具有重要的应用价值。
高密度封装中碳基界面散热材料的金属化改性及复合界面导热机理的研究	金属改性;复合界面散热机理;碳基界面散热材料;高密度封装	随着微电子封装集成密度越来越高，芯片单位体积上功耗密度急剧增加，而功耗大部分转变为热能，由此带来过高温度严重影响芯片工作稳定性。因此，需要采用先进散热封装工艺和性能优异散热材料，解决芯片过热问题。目前，一般的界面散热材料，如散热垫、导热油脂、散热带、导热胶等，这些材料热导率普遍在2-6W/mk范围，散热效果并不理想。因此，研发新型高热导率散热材料显得极为重要。近年来，纳米纤维材料是个研究热点，本课题组也尝试开发新型纳米纤维散热材料，并应用于高密度电子封装散热中。目前，本课题组成功制备具有中间相的碳纤维基复合界面散热材料，该材料水平方向热导率为41±2 W/mK，垂直方向为20±3 W/mK，远高于碳纤维薄膜散热材料热导率，很有前景。因此，本项目拟针对碳基材料及其相关技术在高密度、高功率封装和制造等关键技术应用方面，及高导热性能碳基界面散热材料导热机理开展研究，为复合界面散热材料提供参考。
FeCMOS基本门电路辐照效应及机理研究	SPICE建模;抗辐照;总剂量效应;铁电存储器;铁电场效应管	集成电路存储器件的抗辐照特性是航天器设计过程中需要解决的关键技术问题之一。基于1T结构的铁电场效应管(FeFET)存储器作为一种新型的集成电路存储器件，在集成度、工作速度、低功耗以及抗辐照等方面表现出了非常优秀的特性，是国际上信息高新技术研究的前沿和热点之一，能满足空天设备的应用需求。本项目将以FeCMOS基本门电路的抗辐照物特性为研究对象，通过软件模拟和对器件的实测，完成对FeCMOS基本门电路电学特性的分析及其电路级SPICE建模；通过具体的总剂量辐照实验以及结果分析，完成对FeCMOS基本门电路辐照特性的分析及辐照机理研究，并且对FeCMOS基本门电路总剂量辐照效应进行电路级的SPICE建模，解决存储器设计中基本单元的建模、仿真以及抗辐照机理问题，为将来进行高性能抗辐照的铁电存储器提供坚实的理论与实践支持。
圆片级封装新型纳米孪晶铜重布线塑性应变机理与晶圆翘曲特性研究	纳米孪晶铜;塑性变形;翘曲;重布线;圆片级封装	圆片级封装（WLP）是近年来迅速发展的一种先进封装工艺。随着集成密度不断增加，所面临的严重挑战是如何通过材料和工艺来有效减小晶圆翘曲。本项目围绕WLP中铜塑性应变及其对晶圆翘曲的影响这一前沿基础问题，拟在WLP关键工艺之一的重布线金属中，引入热机械稳定性能优异的纳米孪晶铜，来缓解工艺过程导致的晶圆翘曲，提高WLP的可靠性。通过脉冲电镀工艺研究，在重布线中实现均匀的、高密度的纳米孪晶铜制备；通过观察重布线金属的微观组织尤其是孪晶的微结构在热、电、应力等多场耦合作用下的演化，研究纳米孪晶铜重布线在不同工艺温度下对晶圆翘曲的影响；结合先进的晶圆级翘曲原位测试，研究WLP的典型热过程（如固化和回流过程）中纳米孪晶铜重布线导致的晶圆翘曲特征和模式，从而提取相关参数，建立物理模型，揭示纳米孪晶铜热机械稳定性的机理，实现对工艺条件的优化设计，为WLP技术发展提供理论和技术储备。
空间辐射环境下CMOS图像传感器的暗电流幅值分布模型研究	空间;辐射;幅值分布;模型;暗电流	随着空间科学技术的发展，CMOS图像传感器作为重要的感知设备被广泛应用到空间探测、卫星姿态定位、航天拍摄、洲际导弹制导等科研及军事领域。然而，空间存在的各种辐射会对硅光电器件造成损伤，导致图像传感器像素平均暗电流增强，部分像素还会产生较高的暗电流峰值甚至出现失效，造成图像传感器的信噪比下降，成像质量严重受损。结合半导体辐射理论及文献研究，在对各种粒子入射下暗电流幅值特征进行分析的基础上，本项目将尝试通过仿真及辐照实验手段研究基于高斯分布(对应总剂量类辐射效应)及指数分布(对应移位损伤类辐射效应)两种基础分布模型建立复杂辐射环境下像素阵列的暗电流幅值分布模型。该方法特色在于基于辐射效应而非基于某种粒子对暗电流幅值分布进行建模，大大减小了建模的工作量并提高了模型的环境适用性。本项目还将依据模型设计动态范围调节及暗电流抑制系统，用于在空间辐射环境下提高图像传感器动态范围并抑制暗电流噪声。
纳米尺度下集成电路版图对单粒子辐射效应的影响机理研究	纳米工艺;集成电路设计;单粒子效应;电荷共享;防辐射加固设计	处于空间环境的集成电路受单粒子辐射效应引发的错误严重威胁航天器的安全工作。传统加固方法如添加阱接触会抑制电荷共享，但也会削弱纳米工艺下的脉冲窄化等有益现象。为此，面向抑制电荷共享和增强有益效应的需求矛盾，针对版图结构对电荷共享的影响，本项目将利用65纳米CMOS工艺，设计反相器链、DFF和DICE寄存器链，结合仿真和辐照实验，研究阱接触面积、与敏感节点的距离、三阱/双阱工艺、敏感节点之间的距离等版图参数对电荷扩散、收集和共享的作用机制；研究电源电压和粒子LET与单粒子瞬态效应脉冲宽度和翻转效应临界电荷的关系；最终明晰纳米工艺下版图结构对单粒子错误的影响机理。结合前期设计的28纳米芯片，比较两种工艺相同版图结构下的电荷共享机制，进一步揭示单粒子错误与先进纳米尺度缩减的规律关系。为建立新的版图加固理论提供支持，为单粒子错误的预测提供参考，推动航天器集成电路防辐射技术的进一步发展。
下一代集成电路封装柱形铜凸点在耦合场作用下原子迁移失效机制研究	原子迁移;不确定性优化设计;柱形铜凸点;集成电路封装	随着进一步的尺寸微型化和载荷严酷化，集成电路（IC）封装焊点必将遭遇原子迁移失效这一可靠性瓶颈。柱形铜凸点是一种新型的、超高密度的倒装芯片互连形式，将成为下一代IC封装的主流技术。本项目旨在通过电场理论、热动力学理论和粘塑性力学分析，研究耦合场（电-热-力）作用下柱形铜凸点中的电迁移、热迁移和应力迁移现象，提取原子迁移的关键参数、失效判据、临界条件等重要数据，建立在耦合场作用下失效模式与机理的理论模型；采用有限元数值模拟和微观实验表征等方法从材料成分、结构尺寸和载荷容限三个角度，通过不确定性优化设计，得到耦合场条件下减缓和防止原子迁移的最优方案，进而延长柱形铜凸点互连的寿命，提高其可靠性。该项目的成功实施，不但有望丰富可靠性物理领域的科学理论和补足数据，而且可为超高密度IC封装设计提供理论依据。
基于相位偏折原理的高精度整场检焦方法研究	检焦系统;基片形貌;相位偏折	提出了一种基于相位偏折原理的高精度整场检焦方法。该方法采用相位偏折原理，利用面结构光作为光源，通过解析变形条纹图获得基片表面梯度分布，完成对基片整场形貌的检测。打破了传统基于基片形貌测量的检焦方法中采用三角测量原理，利用点、线结构光扫描，通过测量光强变化获得基片形貌的检测思路。该方法具有高效率、高灵敏度、高信噪比等特点。本项目的成功研发将解决双工件台系统检焦技术中检测效率低、研制成本高、关键技术被国外企业垄断等诸多问题，为下一步我国高端光刻设备的自主研发提供技术支撑。
基于声显微成像的集成电路封装内部缺陷诊断方法研究	扫描声显微镜;稀疏信号分解;可靠性测试;集成电路封装;寿命预报	扫描声显微镜是集成电路封装可靠性测试的一种重要无损检测仪器。随着封装技术全面向系统集成、小型化和超薄化方向发展，对扫描声显微镜的检测能力带来前所未有的挑战。本项目利用封装和成像系统的先验信息，开发超声信号稀疏分解技术，分离高度重叠的超声回波，实现亚波长超声成像；提出基于Bernoulli-Gaussian分布模型的稀疏信号分解技术，解决稀疏分解在扫描声显微成像应用中的稳定性和可靠性问题；提出基于超声C扫描图像的几何与统计特征的缺陷诊断方法，解决高密度超细间距倒装焊内部的微小缺陷定量无损检测与评价的国际难题；在此基础上提出封装内部缺陷全寿命跟踪以及寿命预测方法。最后，提出通过有限元建模研究超声波在堆叠封装、SiP、TSV等新型复杂封装内部的传播机制，为上述关键缺陷检测技术的开发提供理论指导。
硅圆抛光中磨削率不均匀性的模型化研究	硅圆;图形进化;模型化;化学机械抛光;磨削率非均匀性	化学机械抛光是大规模集成电路制造中极重要的工序，磨削率不均匀性对硅圆芯片中的元件尺寸能否进一步缩小提出了挑战。本项目基于改进图形进化理论，对CMP过程进行综合多学科模型化研究。研究化学机械抛光过程中的磨削液、磨削粒和压力等分布情况，利用宏观接触力学理论，考虑主要影响因素，根据磨粒、切削液、硅圆和抛光垫在磨削过程中各自所起的作用，利用微分方程和频率分析方法，推导出微观和宏观层次下CMP的物理模型和数学关系，重点研究硅圆表面在流体和固体接触力作用下，压力梯度分布发生的变化，由此引起磨削力的梯度变化，揭示化学机械抛光磨削率非均匀性本质。从理论上为硅圆磨削率的不均匀性的控制和减小提供依据。并通过实验校验建立的模型的正确性。.    本项目属于技术科学的基础性研究，是IC 制造业的研究前沿，有广泛的应用前景，对提高我国半导体制造企业的制造水平有重要的意义。
沟道工艺偏差对亚10纳米无结FinFET输运效率的影响及机理研究	无结FinFET;输运效率;电流驱动能力;非平衡态格林函数;沟道工艺偏差	无结FinFET器件拥有优越的亚阈值特性和短沟道效应抑制能力，是有潜力缩进到7纳米以下的新一代器件结构。准弹道机制下，载流子输运效率成为改善器件电流驱动能力的关键。针对不可避免的器件沟道工艺偏差，本项目搭建基于sp3d5s*紧束缚方法、实空间非平衡态格林函数输运理论和三维泊松方程的全量子模拟器，开展其对亚10纳米无结FinFET载流子输运效率的影响及物理机理研究。从原子层次探讨载流子输运效率与沟道最窄处属性、杂质散射、区域静电特性及量子效应的物理关联。引入蒙特卡洛方法，分析载流子遍历距离对输运效率的影响。采用能量转移表征沟道工艺偏差对载流子隧穿几率的作用，深入能谱、态密度分析二级效应物理机理。本项目研究将优化无结FinFET器件结构，抑制二级效应，为提升无结FinFET电流驱动能力提供理论指导和分析手段，奠定无结FinFET器件工业化应用的基础。
高热流密度下低银SAC微焊点加速热疲劳研究	失效机理;高热流密度;疲劳寿命;低银SAC无铅焊料;加速热疲劳	随着大规模集成电路的迅速发展，电子元器件的体积越来越小，芯片所承载的功率却越来越大，导致封装体内的热流密度日益提高。常规的热循环和热冲击过程中，封装体有足够的时间产生翘曲甚至是变形来抵抗外部温度变化，应力得到了部分释放，不能真实反映某些大功率器件在往复通断和快速脉冲过程中的热影响。此外，常规热循环和热冲击单个周期实验时间长，致使电子产品热可靠性检测消耗大量的人力物力。因此，本项目提出了采用低银SAC无铅钎料制备BGA微连接焊点，模拟大周期（1000周期以上）、高频率(10~30s/周期)、快速温度变化(10℃/s以上)的焊点服役环境，研究焊点在极端条件下的组织演变及热疲劳失效，探索焊点中固态原子迁移规律及焊点失效模式，建立焊点加速热疲劳的试验新方法。项目的实施，对于扩大我国在世界电子行业的影响力、竞争力和话语权，保障电子信息产业的安全及节能减排都具有极其重要的实际意义
高迁移率Si/SiGe/SOI量子阱MOS器件载流子散射机理研究	硅锗;散射;迁移率;绝缘体上硅	随着集成电路工艺特征尺寸步入纳米级，传统CMOS技术将遇到迁移率退化、功耗密度过高所带来的严峻挑战。高迁移率器件是应对这些挑战最重要的技术途径。在众多高迁移率器件中，Si/SiGe/SOI量子阱MOS器件是未来提升p-MOS器件空穴迁移率的有效方案之一。本项目针对Si/SiGe/SOI量子阱MOS器件中的原理性问题，对SiGe沟道载流子散射机理进行深入研究，考察声子散射、库仑散射、合金散射等散射机制对器件迁移率的影响，同时系统性研究SiGe层厚度、Ge组分、应力、表面硅层、栅介质等因素对载流子散射机制及迁移率的作用。通过本项目的研究，旨在深入全面地掌握Si/SiGe/SOI量子阱MOS器件载流子散射机理，为优化器件设计、控制散射机制提供理论依据，进一步发挥Si/SiGe/SOI量子阱MOS器件的高迁移率优势。
免加热低功耗氧化锌纳米气体传感器的制备与CMOS单片集成研究	金属氧化物半导体气体传感器;氧化锌纳米器件;CMOS单片气体检测识别系统	近年来，随着大气环境、室内空气质量监测，生物医学等热门领域的蓬勃发展，市场对气体检测识别系统的需求量急剧增长。受到其核心气体传感器件在体积、成本、功耗等方面的诸多限制，传统非集成式气体检测识别系统在上述领域的推广遇到了很大困难。随着微电子领域CMOS工艺技术的飞速发展，基于以氧化锌为代表的"金属氧化物半导体气体传感器"和"CMOS集成电路芯片"的CMOS单片气体检测识别系统在突破以上各种限制方面都表现出了极大的优势。然而，关于CMOS单片气体检测识别系统的研究尚处于初级阶段，很多诸如无法免加热在室温下工作，生长催化剂与CMOS工艺不兼容等问题有待解决。此外，传感器与CMOS电路芯片的单片集成方面的研究尚属起步，相关建模、工艺实现等技术亟待开发。鉴于此，我们提出本项目研究并希望在综合解决上述问题基础上实现真正意义上的CMOS气体检测识别系统芯片，为上述应用领域提供经济有效的解决方案。
SRAM存储器抗多节点翻转低冗余RHBD技术研究	静态随机存取存储器;错误纠错码;抗辐射加固设计;多节点翻转;单粒子翻转	随着CMOS工艺的进步，静态随机存取存储器（SRAM）对空间和地面环境中的辐射粒子将更加敏感，导致多节点翻转成为了影响存储器可靠性的主要因素之一。因此，在辐射应用中需要对其进行抗辐射加固设计（RHBD）保护。本项目从多节点翻转的机制出发，重点研究SRAM存储器抗多节点翻转低冗余RHBD技术，其研究内容有：1)利用单粒子翻转极性机制和晶体管版图布局，在国际上首次构造一个新型抗多节点翻转的10T SRAM单元；2)提出分块循环移位算法，在不增加正交拉丁方（OLS）码冗余位的前提下，提高其纠正能力；3)提出错误纠错码（ECC）故障安全算法，构造具有自加固能力的故障安全探测器，实现同时对存储单元和ECC编译码电路的低冗余加固。.   本项目成果将有助于打破国外对我国集成电路抗辐射加固领域的封锁，对促进我国宇航用及军用集成电路的发展和实现核心知识产权的国产化，具有重要的学术意义和应用价值。
Ge基MOS器件迁移率的远程库伦散射机制的研究	锗基晶体管;散射机制;迁移率	随着集成电路工艺技术进入10 纳米技术节点，Ge基高介电常数栅介质MOS晶体管成为技术发展的主流方向之一，对延续摩尔定律起到非常重要的作用。尽管针对Ge基高介电常数栅介质MOS晶体管开展了广泛的研究，但是仍然有一些科学问题亟待更加深入的探究，以推动Ge基的产业应用。特别是针对Ge衬底的迁移率退化机制的研究仍有许多不清晰之处，这直接制约着Ge基MOS管的迁移率提高。而在各种退化机制中，Ge基高介电常数栅结构中的电荷分布对迁移率的远程库伦散射机理的研究还少有研究，尽管此机制在Si基高介电常数栅介质MOS器件中扮演着十分重要的作用。鉴于此，本课题研究Ge基MOS器件栅结构中的电荷分布对迁移率的远程库仑散射机制。定量分析栅结构的电荷和界面偶极子分布，探究其物理起源；阐明其诱导的远程库仑散射机制，揭示此机制对迁移率特性的作用规律，为器件性能的改善提供理论指导和技术路线。
面向空间应用功率VDMOS器件单粒子辐射损伤机理研究	单粒子效应;单粒子栅穿;单粒子烧毁;辐射损伤效应;功率VDMOS器件	功率VDMOS器件由于具有输入阻抗高、驱动功率低、开关速度快等优点，在航空航天领域有着广泛的应用前景。然而，空间辐射环境作用于功率VDMOS器件时造成的辐射损伤会导致器件性能退化甚至失效，尤其作为航天器中的二次电源功率开关，器件性能退化直接影响DC-DC的可靠性，严重时可能导致航天任务的失败。.本项目针对空间辐射环境下由于功率VDMOS器件辐射损伤引起的卫星寿命、性能、可靠性降低等问题，开展功率VDMOS器件辐射损伤机理及模拟仿真技术的研究。通过对功率VDMOS器件进行单粒子辐照实验，获得器件辐射损伤的响应规律，提取器件辐射损伤时安全阈值的实验条件，探究器件发生SEB、SEGR时的敏感区域及相关性，结合实验结果和模拟仿真技术，揭示器件单粒子辐射损伤机理，建立单粒子辐射损伤物理模型。.本项目的成功实施有助于了解功率VDMOS器件单粒子辐射损伤机理，同时为发展器件的抗辐射加固技术奠定理论基础。
面向14纳米及以下工艺的亚皮秒精度信号片上测量关键技术研究	片上检测;纳米尺度;集成电路;工艺偏差	针对现有的纳米尺度CMOS工艺芯片内信号无法直接测量的问题，本项目拟研究一种新的亚皮秒采样间隔的片上检测电路，通过融合实时采样法和等效时间采样法，研究解决等效时间采样电路中控制信号和被测信号的抖动会对采样电路测量精度产生影响的问题。本研究拟采用相位内插和延时线混合的方法，实现多通道的亚皮秒分辨率控制信号的产生与传输。新的采样电路可实现亚皮秒级的测量精度，可以快速实测到以往的电学测量无法检测到的纳米尺度芯片内信号的亚皮秒分辨率波形，为纳米尺度工艺研究提供一个强有力的观测工具。本研究为纳米尺度高时间分辨率片上检测提供了一种全新、高效的检测方法，将对半导体新工艺的开发与成熟应用起到重要的推动作用。研究团队坚实的前期研究基础和多学科交叉的优势是本课题顺利开展和完成的保障。
基于近场超级透镜的亚波长纳米光刻技术的研究	衍射极限;超级透镜;光学光刻;表面等离子体共振;亚波长纳米结构	传统光刻技术因衍射极限无法加工亚波长尺寸的微细结构，所以超衍射极限的微细加工技术一直是人们追求的目标，其研究具有重要的科学意义与应用价值。.本项目提出一种利用近场超级透镜结构来实现超衍射极限的纳米光刻方法，并研究解决其关键技术。项目的研究内容包括近场超级透镜结构超衍射极限成像的物理机制、超级透镜结构的设计与制作、建立光刻实验系统探索近场光刻的实验工艺等。重点解决的关键技术是近场超级透镜结构的光学传递函数、超级透镜结构膜层均匀性的制作工艺和基于近场超级透镜的光刻工艺条件等。研究将从理论分析、模拟彷真和原理性器件的实验等方面对其所提出方法进行验证，并探索其光刻质量改善的有效途径。.此方法满足微纳光、电子学领域纳米结构制作高分辨、低成本加工等诸多特殊要求，可望对极大规模集成电路和微纳光子、电子学的发展有重要的促进作用。
基于表面纳米阵列材料的高可靠性电子封装技术	Pd;PPF引线框架;界面可靠性;电子封装;纳米针阵列	在集成电路制造与封装中涉及上百种功能材料的复合，随着集成电路的高密度、轻小型化和向各个应用领域的渗透，各种元器件趋于薄膜化，在制造过程中不可避免地将大量使用薄膜技术、微纳米技术，材料总体强度下降，电子封装中多种材料的复合界面可靠性已成为制约集成电路制造与封装产业发展的关键课题。本项目拟采用我们已开发成功的镍基纳米针阵列结构修饰引线框架表面，将镍基纳米针阵列技术与Pd PPF无铅引线框架技术有机地结合起来，利用纳米针阵列结构的物理咬合作用、庞大的微观表面积和在纳米尺度下的高反应活性，使引线框架与塑封树脂之间形成强大的结合强度，以期实现适用于汽车电子等高端产品的高可靠性Pd PPF无铅引线框架封装。力争通过本项目，在高可靠性电子封装技术方面获得重要突破，为表面纳米阵列材料的广泛应用开创新路。
氧化铪基隧道结忆阻器及其神经突触仿生特性研究	认知存储器件;隧道结;神经突触;忆阻器	本项目面向类脑芯片开发的基础科学问题，开展具有三维堆叠结构的掺杂氧化铪铁电隧道结忆阻器件及其神经突触仿生功能的研究，具有重要的创新意义和应用前景。掺杂氧化铪薄膜是一类新型铁电材料，具有与先进CMOS工艺兼容且可缩微能力强的优势。本项目将借助原子层淀积技术与微波退火技术的精确控制能力，研究不同掺杂类型与退火条件对氧化铪基铁电隧道结器件特性的影响，掌握氧化铪基铁电材料的铁电性产生与保持的关键要素，并从晶体结构、量子隧穿、应力效应、界面势垒等角度研究氧化铪基铁电隧道结的物理机制。通过材料、工艺和物理结构与器件性能与相关性研究，探索影响器件电学性能与"学习记忆"行为的基本原理，获取对器件性能进行调控的理论方法，提取器件模型。采用三维器件结构的设计与先进纳米探测技术，研究高密度氧化铪基铁电隧道结忆阻器件中通用神经突触仿生功能以及退化机制，为制备性能稳定性的神经突触器件提供科学依据。
考虑多节点电荷收集的纳米CMOS单粒子瞬态效应研究	中子辐射;SET建模;SET测量;多节点电荷收集	抗辐射加固是空间应用集成电路的关键技术之一。在纳米尺寸下，单粒子瞬态效应引发的软错误率已逐渐成为总的软错误率的主要来源。本项目面向当前主流的纳米体硅CMOS工艺，深入开展多节点电荷收集情况下的单粒子瞬态效应研究。首先深入分析多节点电荷收集对单粒子瞬态产生和传播的影响，并建立相应的模型，用于进行电路级的软错误率分析，在此基础上给出多节点电荷收集对集成电路软错误率的影响机理；其次将从试验的角度出发，提出更加全面准确的单粒子瞬态表征技术，用于验证机理分析和评估电路的抗辐照性能，并采用试验的方法量化多节点电荷收集的严重程度；最后将在中子辐射环境下进一步研究单粒子瞬态效应，分析中子核反应对多节点电荷收集的贡献。本项目的研究将为研制下一代纳米尺寸高性能抗辐照集成电路提供理论支持和指导。
AlGaN/GaN MIS-HEMT器件在质子辐射下的退化机理，寿命预测模型与加固技术研究	氮化镓;退化机理;绝缘栅HEMT;寿命预测;质子辐射	本项目针对典型AlGaN/GaN MIS-HEMT器件在空间环境中的广阔应用前景和现实中面临的主要问题，基于前期研究基础，深入开展了包括器件在质子辐射下的失效机理、缺陷的基本物理特性及寿命预测模型与加固技术等三方面的研究。通过研究质子辐射下缺陷的产生与器件电学参数退化之间关系，找出影响器件性能的最主要因素，结合材料生长、器件结构、电应力等对器件退化的影响，最终确定了MIS-HEMT器件在质子辐射下的主要退化机理。针对引起退化的主要缺陷，对其基本物理特性以及温度、电场下的退火特性开展了深入研究，为器件建模等提供信息。在此基础上，从诸多因素中找出与失效相关的关键失效敏感因素，建立辐射环境下的器件寿命预测模型；围绕器件退化相关的主要缺陷，从材料及器件角度分别提出抗质子辐射加固理论并进行实际验证。相关研究成果为GaN基MIS-HEMT器件在空间质子辐射环境中长期可靠性的提高提供理论指导与技术支撑。
深纳米三维FinFET结构栅围寄生电容模型及其波动性分布研究	工艺波动性;统计分布;寄生电容;器件模型;深纳米FinFET器件	三维FinFET器件是全球顶尖集成电路技术的核心器件和竞争热点，其独有的三维环栅结构将引入不同于平面MOSFET的栅围寄生电容, 由此产生的寄生延时将严重制约高频、高速电路的精准仿真与实现。课题组基于已完成的国家科技部"核高基"重大专项子课题——"40nm器件模型及参数提取"的理论技术积累，提出进一步开展深纳米工艺FinFET结构栅围寄生电容的存在形态及物理模型研究，通过自主提出微小电容分离技术、创建测试结构，获得寄生电容物理模型及工艺波动下的统计分布，并通过优化工艺层次文件，实现电路级仿真与验证。器件模型是链接器件制备、工艺集成与电路设计的重要桥梁，本课题研究不仅能推进下一代VLSI核心器件的实现，而且对FinFET集成的高端芯片设计及仿真不可或缺。
薄势垒增强型AlGaN/GaN HEMT及可靠性研究	薄势垒;AlGaN/GaN;隧穿电流;自对准;击穿特性;HEMT	本课题将致力于薄势垒增强型AlGaN/GaN HEMT器件制备及可靠性研究。在前期研究的基础上，通过引入AlN层、调整表面钝化层等方法改善器件饱和电流，采用"自对准"工艺避免器件刻蚀损伤简化工艺流程，得到特性稳定的器件；通过研究上述器件在高场高温应力下的薄势垒隧穿电流产生陷阱物理机制及陷阱对栅泄漏电流、击穿特性等相关可靠性问题的影响，探索相关退化机制及规律，重点关注陷阱与各可靠性问题间的相关性研究，建立陷阱相关的寿命预测模型，得到器件结构、工艺参数、应力条件等对器件特性的影响，为提高器件可靠性提供参考；在上述研究的基础上，综合考虑各可靠性问题间的相关性，提出改善器件可靠性的相关措施，同时保障增强型器件的特性参数，并根据改进后样品测试结果进一步修正相关理论及模型。通过本课题的研究，旨在得到特性良好、可靠性高的薄势垒增强型AlGaN/GaN HEMT器件，从而为其在实际中的应用和推广奠定基础。
三维连续集成集成电路关键工艺技术和机理研究	金属硅化物;半导体器件;微波退火;三维连续集成;集成电路	由于迟早会碰到物理规则或制造成本的限制，集成电路可能在7-8纳米技术代或最小到5纳米技术代时将会停止前进。三维连续集成技术由于能在单片上进行两层及以上高密度、高沟道迁移率的器件集成，因此有望在单个器件尺寸不能继续缩小时还能继续延续摩尔定律的有效性。本项目研究适用于三维连续集成的新型超低温微波退火杂质激活和晶格缺陷修复技术以及创新的高一致性HiPIMS薄膜形成技术，深入探索微波退火加热半导体结构的微观机理以及HiPIMS技术工艺原理，建立完善的工艺仿真模型，开发创新的超低温微波退火杂质激活技术和HiPIMS高深宽比接触孔内金属硅化物形成工艺相结合的工艺模块，为攻克三维连续集成面临的关键技术障碍取得核心的理论和技术突破。
二元金属氧化物RRAM单元辐射效应研究	导电细丝;空间应用;可靠性;阻变存储器;辐射效应	二元金属氧化物阻变存储器（RRAM）由于组分简单、容易制备且能与传统CMOS工艺兼容，有望成为下一代高性能非易失性存储器（NVM），满足我国航天事业发展对微型化、长寿命、抗辐射NVM的迫切需求。然而，目前对RRAM辐射效应发生机制及辐射条件影响规律的认识并不清晰。本课题将从宏观电学性质和微观物理机理两方面研究不同材料二元金属氧化物RRAM单元的位移损伤及电离总剂量辐射效应。利用重离子、X射线、γ射线等辐照手段，得到器件开关电压、高低电阻、耐受性、数据保持特性等关键电学及可靠性参数随辐照条件的变化规律；利用TEM、XPS、CAFM、Geant4等微观物理研究方法，探索辐射损伤对器件导电细丝热导率、电导率、激活能等物理量的影响，锁定主要影响因素，建立辐射条件下导电细丝产生与破灭的物理模型。为新型国产化抗辐射RRAM研制过程中的抗辐射性能优化提供理论依据和实验参考。
远程等离子体氮化制备超薄界面层调制金属/锗接触势垒研究	接触电阻;金半接触;远程等离子体;势垒调制;锗器件	高k栅介质成功取代二氧化硅极大促进了人们对锗器件的研制。但锗与金属直接接触显示出强烈的费米能级钉扎效应，导致NMOSFET源漏区接触电阻率过大。因很难获得高掺杂n型锗，降低金属/锗接触势垒成为关键。在降低势垒已取得初步成功基础上，本项目拟用远程等离子体直接氮化GeOx/Ge表面技术，制备超薄GeON中间层，开展金属/锗接触势垒调制研究。我们已证明该层不仅可为锗栅介质层提供良好钝化，且因厚度可以<1纳米、与锗导带偏移<1eV，理论上其又可实现<1E-7欧姆-平方厘米的较理想接触电阻率。项目拟研究GeON层调制接触势垒的机理、N在薄层中的作用、锗的外扩散机制和体系的热稳定性规律。通过研究揭示势垒调制机理，建立调制模型；明确N在超薄层中的存在形态和作用；掌握锗的外扩散机制并对其进行有效抑制；给出该体系的热稳定性规律，并有效增强之。最终在n型锗上实现接触电阻率<1E-7欧姆-平方厘米的金半接触。
基于网络编码的MPSoCs共享存储器动态分配技术	MPSoCs;网络编码;NoC;共享存储器	本课题从多核结构芯片内共享存储技术的新需求出发，以组播通信和广播通信方式，将网络编码技术用于MPSoCs（Multi-Processor System-on-Chips）中的共享存储器动态分配，提高片内存储器的利用率。采用并行处理技术，用网络数据交换结构代替传统的中心控制总线结构，解决存储器高速读取的瓶颈问题。结合大规模集成电路技术、网络通信和编码理论、并行处理技术，重点研究MPSoCs中网络编码理论、不同拓扑结构中多核共享存储器最优化分配技术、网络编码结构体系下基于组播和广播的多线程数据交换技术。目标实现网络数据交换能力较中心控制总线结构提高3-5倍，在同样运算能力下，共享存储器所占面积较非共享存储器降低30%以上。为采用MPSoCs结构的大规模芯片结构设计、存储器设计和版图设计提供理论基础和技术支撑。
纳米尺度CMOS电路的NBTI效应建模与优化	NBTI;芯片可靠性;统计性分析;纳米集成电路;效应与模型;仿真与优化	)芯片特征尺寸小于65 纳米后，NBTI (Negative Bias Temperature Instability) 效应成为纳米CMOS电路可靠性中的关键问题。本项目根据申请人和课题组现在已有科研基础，提出研究65-32 纳米尺度下 CMOS 集成电路NBTI 效应的统计性分析、建模与面向增强芯片可靠性的优化方案，具体包括CMOS 晶体管级的统计性延迟退化模型，CMOS 门级的统计性延迟退化模型，CMOS 电路级的统计性延迟退化模型，基于上述模型的统计性静态时序分析算法与流程、以及与面向统计性波动的电路可靠性增强方案。本项目的开展为准确估计后65 纳米CMOS 电路的延迟退化奠定坚实的理论模型与算法基础，为降低传统芯片可靠性增强方案（譬如Guardband）带来的overhead（譬如面积与功耗增加）指明方向。
高k材料的表面态及内部电荷对SiC MOS器件中高k/SiC能带结构的影响的基础研究	表面或者界面态;SiC功率器件;能带对准;光电子能谱;高k/SiC	本课题研究高k材料的表面态以及内部固定电荷对高k/SiC界面的能带结构的影响，分离出这些因素对于高k/SiC界面能带结构的影响，得到仅仅由所研究高k/SiC界面特性决定的此界面能带结构，提供更为准确的高k/SiC界面的能带带阶数值；求解出高k栅介质、SiC材料的电荷中性能级，为异质结界面能带结构的研究提供更为准确电荷中性能级数值；给出在考虑多个界面相互影响以及电荷作用下的界面能带带阶的详细计算方法；利用所得实验数据基于界面态模型对异质结界面能带对准的物理机理重新探讨，为SiCMOS器件的工艺优化和性能提高提供指导方向
铟锌氧化物薄膜晶体管的低频噪声特性及其可靠性应用	薄膜晶体管;失效机理;可靠性;铟锌氧化物;低频噪声	作为开关元件与驱动电路，铟锌氧化物薄膜晶体管在AMOLED领域得到广泛应用。本项目拟研究IZO TFT低频噪声的来源与物理机制，明确低频噪声与IZO TFT可靠性的相关性，提出IZO TFT基于低频噪声的缺陷表征、工艺评价与可靠器件无损筛选方法。.首先，针对器件低频噪声来源开展实验研究，明确迁移率随机涨落现象的物理机制；考虑缺陷态密度、源/漏结寄生电阻、自热、电流拥挤等二级效应，基于表面势建立IZO TFT低频噪声的物理与解析模型，并将其嵌入仿真器。随后，构建器件有源层内缺陷、氧化层固定电荷基于低频噪声的提取与表征方法，并采用I-V法、电导法与材料表征方法进行验证。最后，基于低频噪声提取IZO TFT中缺陷态在应力实验前后的变化，揭示器件电性能的退化规律并构建相关物理模型，形成基于低频噪声的可靠性表征与评价方法，基于Hooge因子讨论制备工艺、器件结构、沟道材料对器件本征电学性能的影响。
基于跟踪误差相位补偿的高精度同步控制方法研究	跟踪误差;同步控制;移动标准差;相位补偿	提出一种基于掩模台硅片台扫描运动跟踪误差同频相位补偿原理的高精度同步控制方法。该方法通过分析同步性能指标MSD与掩模台和硅片台跟踪误差相关性的关系，以此对掩模台硅片台跟踪误差进行预估计，并对影响MSD的跟踪误差同频相位偏差进行补偿，进而极大提升了掩模台与硅片台同步性能。打破了仅从传统控制的角度对掩模台与硅片台的同步运动控制系统进行分析和设计的思路。该方法具有精度高、成本低，可移植性好等特点。本项目的成功研发将解决掩模台与硅片台同步控制中研制成本高、关键技术被国外企业垄断等诸多问题，为下一步我国高端光刻设备的自主研发提供技术支撑。
碳纳米管电极交叉阵列阻变存储单元构建及开关特性研究	开关特性;纳米电极;交叉阵列;阻变存储;无源器件	ITRS指出高集成度和低功耗是oxide-RRAM最为关注的问题;本申请在综合分析RRAM的发展现状基础上，着重围绕高集成、低功耗RRAM设计及纳米存储单元的实现开展研究。首先高温生长CNT,通过Au和热熔胶膜实现常温CNT转移;采用碳纳米管交叉电极阵列构建具有纳米接触的存储单元,进而提高集成度,降低reset电流。利用VOx的低电压开关特性与ZnO的可逆阻变特性构建1S1R结构新型RRAM,避免低阻态reset电流较高,并通过ZnO薄膜掺杂进行调控。为解决交叉阵列中潜通路难题,采用叠层互补结构构建无源阵列RRAM,为后续高集成化发展提供可能（3D集成）。结合镶嵌结构通过TMO-CMP改善界面接触特性,提高电学特性一致性;通过CNTs转移技术解决低温3D集成与高温CNT生长的矛盾;优化基础上分析无源RRAM阻变特性,探索叠层结构阻变机制,为新型无源高密度RRAM的研制提供相关基础与理论。
硅通孔（TSV）3D封装中的差分TSV结构电传输特性研究	宽频寄生参数模型;差分硅通孔;三维封装	集成电路3D堆叠封装技术近年来发展迅速，采用硅通孔（TSV）技术是3D封装发展的主要趋势。近年来国内外专家在TSV电特性方面已开展了较深入的研究，但研究内容大多集中于单端TSV的传输特性，对差分TSV传输特性的深入研究近乎空缺。而随着信息技术传输速率的不断提高，采用差分链路传输高速信号已成为通用的方式，因此差分TSV结构将会是采用TSV技术的3D多层高密度封装中的一种不可避免的互连结构，尽快开展差分TSV电传输特性的研究工作将是十分必要的。本项目将以差分对TSV结构为研究对象，分析主流实现工艺中所采用材料特性、结构参数对差分对其电传输特性的影响，探明各种工艺流程中易出现的工艺偏差对特性的影响程度，为后期工业生产中的工艺、流程选择提供理论依据。并对差分对TSV结构的频响、阻抗、串扰等问题进行建模，建立主流实现工艺下的宽频寄生参数模型，有助于后继TSV差分链路设计规则的建立。
基于新型阻变存储器PUF的研究	物理不可克隆函数;可靠性;随机性;阻变存储器	随着IOT的兴起，数据的保护越变得越来越重要。物理不可克隆函数（PUF）作为一种新型的数据保护手段，具有随机性强、可靠性高的优点。基于RRAM（阻变存储器）的PUF因为其固有的物理属性非常适合PUF的应用。本项目以优化RRAM PUF的随机性与可靠性为主要研究目标，重点对RRAM的阻变机理、RRAM的操作条件、RRAM PUF的实现方法以及RRAM PUF芯片的设计进行研究。通过建立氧离子迁移过程与RRAM PUF可靠性的联系，给出RRAM PUF的优化方向。通过选择合适的材料及优化RRAM的操作条件，以达到较高的随机性与可靠性。通过研究不同的RRAM PUF的实现方法，实现具有足够数量的CRP与较高可靠性的PUF设计。在完成以上任务的基础上，本项目还将设计出具有实用功能的RRAM PUF芯片，并使用该芯片完成RRAM PUF在加密与认证上的可行性验证。
65nm CMOS工艺中集成电路标准单元的单粒子效应研究	数字标准单元;体硅CMOS;单粒子效应;抗辐射	目前的抗辐射IC主要是基于SOI工艺设计与制造的，但是SOI工艺成本高而且Foundry很少，因此在体硅CMOS工艺上设计加固的抗辐射IC标准单元和SRAM单元，是目前的一个研究热点。本项目将利用三维半导体器件模拟软件Sentarus对先进体硅CMOS工艺的晶体管、存储单元电路以及组合逻辑电路进行单粒子效应模拟，建立工艺波动与单粒子翻转失效率的关系模型，建立组合逻辑电路单粒子瞬态效应错误率评估模型，发现基本电路模块受单粒子轰击的薄弱环节，分别进行单粒子翻转、单粒子瞬态和多位翻转的电路和版图加固，设计加固的抗辐射IC标准单元库。IC设计者可以直接使用加固的单元电路进行抗辐射IC设计，并且能够方便的移植到不同工艺节点上。研发具有自主知识产权的抗辐射标准单元库能够全面提高抗辐射IC的自主设计能力，对于我国军事领域和航天事业具有十分深远的意义。
纳米线晶体管器件静电保护相关研究	TCAD仿真;设计窗口;纳米器件;失效分析;静电保护	硅基Nanowire器件因为良好的栅控能力与传输特性以及和CMOS相兼容的加工工艺方式而成为下一代非常有前景的器件结构之一。然而nanowire器件的栅氧厚度非常薄，沟道尺寸细小，以及因增加开启电流的需要而采用的数以万计并联的纳米线结构可能导致的电流分布不均匀问题，所有这些都将降低nanowire器件的鲁棒性。该项目将系统研究nanowire的ESD保护问题并提出相应的技术方案: 制定基于nanowire加工工艺的ESD设计窗口；理解纳米线器件和电路中与ESD导致的损伤有关的物理机制；为纳米线器件和电路设计开发出新颖的、鲁棒性好的ESD保护方案。在此研究基础上，提出一套Nanowire ESD保护设计方法学，为半导体和IC设计公司将来解决不同的nanowire加工工艺上的ESD问题提供前期理论基础和设计指导。
高质量单轴压应力GOI纳米线的研究	压应力;绝缘膜上的锗薄膜;锗浓缩;纳米线;微纳加工	压应力绝缘膜上的锗薄膜（GOI: Ge-On-Insulator）不仅具有绝缘膜上的硅薄膜（SOI: Si-On-Insulator）结构的优势（低寄生电容、低漏电流等），还具有较高的空穴迁移率，从而被认为未来最有希望的高速/低功耗高性能极大规模集成电路p-MOSFET器件的沟道材料之一。为了实现高性能GOI p-MOSFET器件，制备高质量压应力GOI薄膜是最为关键的因素。本项目拟利用微纳加工技术并采用多步Ge浓缩法解决传统的Ge浓缩法制备GOI薄膜过程中发生的非弹性压应力弛豫以及应力弛豫导致的大量晶体结构缺陷等问题，制备出具有纳米线结构的高质量单轴压应力GOI薄膜，即GOI纳米线，并且系统地从GOI纳米线的制备工艺条件、应力弛豫、晶体结构及其p-MOSFET器件的制备和性能等方面进行深入详细的研究，以获得具有高空穴迁移率增强的高性能GOI纳米线p-MOSFET器件。
超临界二氧化碳用于半导体纳米器件清洗和刻蚀工艺的研究	刻蚀;纳米器件;清洗;超临界二氧化碳	随着集成电路芯片特征尺寸的不断缩小，传统的清洗和刻蚀工艺已成为其发展瓶颈。本项目针对45 nm节点及以下技术，将超临界流体和微乳液的特点结合起来，研究该新体系对半导体芯片上纳米图形的清洗和刻蚀。主要研究内容：研究超临界二氧化碳（scCO2）及其含表面活性剂或共溶剂的微乳液对低介电常数材料和光刻胶的溶涨行为；探讨表面活性剂用量、温度和压力等因素对清洗效果的影响，在实验的基础上优化微乳液配方；对清洗过程的各种作用力进行分析，研究基于scCO2溶液的清洗机理；研究HF浓度、共溶剂、温度和压力等因素对介质层二氧化硅刻蚀速率的影响。此研究是涉及化工热力学、胶体与界面化学、超临界流体科学和技术以及微电子器件处理等领域相互交叉渗透的重要课题，因此，开展此研究不但将为此类技术的中试或大规模工业化实验提供充实的基础数据和理论指导，而且可以促进相关学科的发展并拓宽scCO2和微乳液的研究内涵和应用范围。
小尺寸超薄HfTiON/GGO堆栈高k栅介质InGaAs nMOSFET研究	GGO界面层;III-V半导体;表面预处理;堆栈高k栅介质;nMOSFET;InGaAs	研究高速低功耗小尺寸InGaAs nMOSFET的核心技术- - 新型超薄HfTiON/GGO堆栈高k栅介质的制备方法和技术。从界面工程和栅堆栈工程关键问题入手，重点研究超薄GGO界面层的制备技术和HfTiON介质的最佳Ti、N含量，并对淀积前InGaAs表面预处理技术进行最佳化研究，以获得高稳定低界面态密度的GGO/InGaAs界面。同时利用HfTiON较大的k值设计较大的物理厚度有效抑制栅极漏电。将研究超高真空淀积法制备上述栅介质和界面层的最佳工艺和条件以及介质的最佳物理和化学结构,研制出相应的InGaAs nMOSFET原型样品。GGO界面层和高k HfTiON的堆栈使用，不仅能获得低界面态/固定电荷密度，进而高的载流子迁移率和低的栅极漏电，而且可以获得高k值和小的EOT，从而提高电流驱动能力、减小亚阈斜率。对16 nm工艺节点以下新一代InGaAs MOS集成电路的研发将产生重要影响。
纳米FinFET器件的退化模型和失效机理研究	纳米FinFET器件;可靠性模型;电路仿真;失效分析;表征技术	ITRS2009 预计:2016 年左右以纳米FinFET 为代表的非传统多栅CMOS 可能代替体硅结构用于21nm 节点后的集成电路技术，而可靠性问题是该技术成为主流所必须解决.的关键技术之一。但当前国际上对纳米FinFET 器件可靠性的研究还并不成熟，也没有SPICE.模型对因器件性能的退化带来的电路性能改变进行仿真预测。因此，本项目将深入研究纳.米FinFET 的可靠性物理，建立新型栅介质的阈值电压动态弛豫，热载流子注入，以及负偏压不稳定性等器件性能退化模型和寿命预测模型，用先进测量条件下的实际测量数据对模型进行验证，并将FinFET 器件性能退化模型植入电路SPICE 模型，对电路的性能退化进行仿真和预测。本项目的成果将为发展自主FinFET 电路模型和EDA 工具方面作出力所能及的贡献。
适于32纳米及以下集成电路技术节点的新型源漏结构GOI器件的研究	NiGe;GOI;肖特基;杂质分凝	Ge基器件是近年来的研究热点之一。GOI器件可有效解决体Ge器件中漏电大的问题，但其薄体结构会引入较大的寄生电阻，导致器件性能退化。为了提高器件的电流驱动能力并降低泄漏电流，本项目对新型源漏结构GOI器件进行研究，探讨杂质分凝技术对Ge基肖特基势垒的调控作用，实现肖特基势垒的可控调节，进而开发并研制出性能优良的、肖特基势垒较低的新型NiGe肖特基源漏GOI器件。本研究成果将为亚32nm集成电路技术代新器件的研究提供新的思路。
高K栅介质HfOxNy薄膜的制备及其在顶栅结构石墨烯场效应晶体管中的应用研究	石墨烯场效应晶体管;HfOxNy薄膜;高k栅介质;电子迁移率	硅基场效应晶体管随着其特征尺寸的不断缩小已接近其物理极限。石墨烯场效应晶体管作为最有可能取代硅基场效应晶体管的新一代电子器件目前已成为国际研究热点。然而在石墨烯场效应晶体管的制作中，由于栅介质的引入而导致的石墨烯电子迁移率的退化严重损害了器件的工作频率和速度等方面的性能，进而阻碍了石墨烯场效应晶体管的发展。在本项目中，我们提出以 N 掺杂的HfO2 薄膜作为栅介质来构筑石墨烯场效应晶体管，利用具有高介电常数的HfO2 对电离杂质散射的屏蔽作用和N 掺杂对表面声子散射的抑制作用来消除引起石墨烯电子迁移率退化的两大基本因素，从而从根本上解决由栅介质的引入而导致的石墨烯电子迁移率退化这一关键问题。该问题的解决将为石墨烯场效应晶体管在取代传统硅基场效应晶体管的道路上扫除障碍，进而将石墨烯场效应晶体管的发展推向一个崭新的层面。
面向第三代半导体封装互连的纳米铜膏及其低温无压烧结机理研究	第三代半导体器件;互连材料;低温无压烧结;化学辅助;纳米铜膏	第三代半导体功率器件的高温高压工作特点对互连材料及工艺提出了较高的导电、散热及互连可靠性要求。传统焊料和导电胶因存在耐热局限，无法满足功率器件的封装互连及服役可靠性。新型纳米金属互连材料具备低温烧结，高温服役的特点，基于此本项目提出纳米铜膏实现功率器件封装互连的新方法，巧妙利用微溶铜源的"微溶解-电离-还原-再溶解"平衡和咪唑类衍生物的原位包覆，探索纳米铜形貌尺寸、抗氧化及助烧结的可控制备方法；研究不同种类纳米铜膏的化学辅助烧结工艺；并从热力学和动力学角度分析不同驱动力下的烧结机理，辅以烧结过程的模拟分析及工艺优化。项目拟通过研究颗粒表面有机物壳层的合理包覆与有效去除机制、不同驱动力下纳米铜膏烧结扩散机制及其多参数耦合匹配规律等关键问题，解决纳米铜材料易团聚和氧化带来的应用瓶颈，建立纳米铜膏与化学辅助烧结工艺及互连性能之间的构效关系，为第三代半导体大功率器件的低温无压封装互连提供可行方案。
空间辐射下CMOS图像传感器随机电报噪声研究	随机电报噪声;CMOS图像传感器;原子移位;高能质子辐射	在空间辐射环境下，特别是受太阳耀斑爆发时释放大量高能质子的影响,CMOS图像传感器中随机电报噪声幅度增大、级数增多，严重影响传感器的成像质量，是限制CMOS传感器在空间环境获得广泛应用的主要因素之一。目前国内外关于该类随机电报噪声的研究主要集中在检测分析上，其性质和详细物理机制尚不明确。本项目将对该类随机电报噪声从检测、分析、建模到抑制方法上进行全面深入研究。通过设计一种自动化的噪声检测和参数提取方法，获取随机电报信号噪声基本参数及其统计分析模型，进而结合半导体器件原子移位损伤的相关数据建立随机电报信号噪声的初步物理模型，并用该模型对CMOS图像传感器进行优化设计，研究辐射致随机电报信号噪声的抑制或消除方法。项目的预期目标是提出辐射致随机电报噪声测量、分析、建模、抑制的研究方案以及具体的实施方法，为抗辐射集成电路中随机电报噪声的研究提供可行的方法和理论。
高速低压长保持力GaAs MOS为基量子点非挥发性存储器研究	MOS;量子点存储器;编程/擦除速度;GaAs;工作电压;保持力	以高速低压长保持力GaAs MOS为基量子点(QD)非挥发性存储器为研究目标，设计制备新型Al-HfO2-InxGa1-xAs(QD)-HfO2-GaAs栅堆栈结构，重点研究InxGa1-xAs量子点的制备技术及最佳隧穿层厚度的确定。通过将未掺杂量子点嵌入HfO2并调整In含量至合适值来获得最佳隧穿势垒和阻挡势垒，以实现最佳量子点电荷陷阱及隧穿层的合理减薄，达到降低工作电压、提高编程/擦除速度之目的；通过对量子点尺寸及分布最佳化，获得大的存储窗口，以利于多值存储。由于HfO2高的k值，可设计较大物理厚度获得小的隧穿层等效氧化物厚度，使工作速度提高的同时，获得好的保持力；通过淀积TaON钝化层改善界面特性，消除费米能级钉扎。将研究MOCVD制备量子点和栅介质的最佳工艺和条件, 研制出相应的GaAs量子点存储器原型样品。由于量子点与高k介质的有效结合，有望使器件工艺节点等比缩小到10nm以下。
高k介质MOS器件共振隧穿低频噪声模型及应用研究	MOSFET;RTS;1/f噪声;高k介质	与传统的SiO2介质栅MOS器件相比较，高k介质栅MOS器件的介质缺陷多，低频噪声水平高，因此如何检测缺陷和噪声是保证与控制此类器件质量和可靠性的关键问题之一。现有高k介质MOS器件的噪声-缺陷相关性研究，基本沿用SiO2介质MOS器件1/f噪声和RTS噪声的直接隧穿模型。考虑到高k栅栈双势垒存在包括共振隧穿在内的多种隧穿机制，上述模型存在明显的欠缺。本项目将基于以共振隧穿为主的高低双势垒量子隧穿效应，研究高k介质缺陷与MOS器件沟道交换载流子的机制，建立包括各种隧穿类型的1/f噪声和RTS噪声的定量模型，为高k介质MOS器件低噪声化技术和噪声-缺陷表征方法提供依据。
10纳米以下图形加工的关键工艺问题研究	电子束曝光;极限;10纳米以下;分辨率;纳米加工	高分辨纳米加工是22nm节点以下集成电路制造以及人工微纳结构器件研发中的关键技术。以曝光、显影、薄膜沉积、干法刻蚀、湿法剥离为主要工艺的自上而下纳米加工是目前超大规模集成电路制造的主要选择。根据国际半导体技术路线发展图，集成电路的关键尺寸在2020年将达到10nm（几十个原子）左右。然而，当纳米结构的尺寸到10nm以下时，由于各种工艺和物理限制因素，其加工方法将与当前产业界的常规工艺有所区别，而目前研究人员对该尺寸下的关键加工工艺还无系统的研究。本项目前瞻性地对10nm以下图形加工的通用工艺进行研究以得到各种工艺的物理限制因素并探索突破限制的方法，为未来10nm以下技术节点极大规模集成电路制造提供技术积累和工艺选择。主要研究内容包括：（1）10nm以下图形加工的抗蚀剂工艺及其显影行为研究；（2）该尺度下纳米结构力学稳定性对加工分辨率的限制及其相应的解决办法；（3）该尺度下的高分辨图形转移。
基于离子切割技术制备的绝缘体上锗(GeOI)材料缺陷的去除方法研究	低温键合;离子切割;绝缘体上的锗	锗的高载流子迁移率特性使其成为将来CMOS晶体管沟道的理想材料。利用类似SOI结构的GeOI（Germanium-on-insulator）结构的氧化物埋层抑制其窄禁带导致的漏电成为业界追逐的目标。目前制作晶圆级GeOI材料最大的问题是锗层高缺陷密度。离子切割技术是制备GeOI的重要方法之一，但其中Ge/SiO2低温均匀键合问题导致高密度缺陷（即局部Ge层转移失效，在Ge层留下密集针孔）阻碍GeOI材料的应用。本研究主要创新是利用对低温键合界面气泡更加敏感的Ge/Si晶圆直接键合，探索去除界面可见气泡的锗表面条件，用此条件进行Ge/SiO2低温键合以去除界面可见气泡，又对键合后的锗单面减薄至10μm以下使可能的"隐形"气泡显露（锗薄层脱落），再调整键合工艺，使Ge/SiO2均匀键合。最后结合H离子注入锗后形成platelets（Ge-H小板块）的退火起泡动力学控制，实现无缺陷GeOI制作。
系统级和芯片级ESD有效协同设计	传输线脉冲测试;设计窗口;静电放电;系统级有效静电放电设计;人体模型	相比于芯片级ESD冲击，系统级ESD冲击除了会造成集成电路发生更为严重的物理性损伤，还会造成瞬态闩锁、软错误等功能性失效，对片上ESD保护电路提出了更为苛刻的设计要求。与此同时，纳米尺度集成电路特征尺寸缩小带来的ESD设计窗口不断变窄的问题也增加了高可靠性ESD设计的难度。采用片上和片外ESD保护网络协同设计的"系统级有效的ESD设计（SEED）"方法是解决这一难题的有效途径。本项目重点解决面向SEED方法的模型模拟、测试表征和协同设计三个方面的难题，包括：建立ESD测试激励源、片外和片上ESD保护网络等三部分的SPICE模型并实现电路级仿真；设计面向SEED的高性能电源钳位保护电路，建立ESD钳位电路瞬态特性的测试表征方法；提供高ESD鲁棒性的片上/片外ESD协同设计方案，避免物理性失效的同时，有很好的TLU和软错误免疫性。
基于显微拉曼光谱技术的薄膜材料热导率测量方法研究	微电子材料;显微拉曼;MEMS;薄膜热导率	薄膜材料的热特性是集成电路与MEMS器件的设计和加工中的重要参数，关系着器件的性能与寿命。随着薄膜几何尺寸的减小，其热特性的尺寸效应越来越明显。本项目提出了一种新的利用显微拉曼光谱技术测量薄膜热导率的方法，该方法具有非接触、无破坏；可测量多种材料薄膜热导率；能够平面扫描测量等优点。其特点在于利用硅材料的温度与其拉曼光谱频移的关系，得到样品经激光加热后的温升并计算样品的热导率；通过对硅与其他薄膜材料构成的复合膜的温度测量，得到非硅薄膜材料的热导率。本项目研究该方法的基本原理验证；薄膜结构试件的设计与制备；几种薄膜材料热导率的测量研究；单晶硅薄膜热导率的尺寸效应研究；测量误差的产生因素及校正研究。本项目不仅提出了一种新的薄膜热导率测量方法，对提高我国当前集成电路、MEMS及其它微纳米器件的设计与制造水平起到一定的帮助作用，还拓展了显微拉曼光谱仪的应用范围。
集成电路45nm ESD全芯片解决方案和22nm/20nm FinFET ESD基础研究	全芯片ESD保护;纳米集成电路;静电放电保护;FinFET器件;TCAD	IC行业正按照摩尔定律飞速发展，CMOS集成电路制造技术已发展到纳米级(65nm以下)，ESD的问题更加突出，纳米级集成电路ESD难点主要体现在：ESD设计窗口变小、Snapback器件工艺复杂仿真难度高、多电压问题、多模块组合ESD问题、新工艺（High K技术、Metal Gate、Strained Silicon等）对ESD的影响、纳米工艺中金属布线的影响等。为解决这些问题，本课题主要研究45nm ESD全芯片解决方案，同时开展22nm/20nm FinFET ESD 基础研究。本课题主要研究内容包括ESD器件TCAD 模拟研究、CDM薄栅氧化层保护问题研究、ESD全芯片保护方案研究、适用于纳米级集成电路（45nm、22/20nm）的Power Clamp 研究、22nm/20nm FinFET ESD保护器件特性研究等。本课题研究以应用基础研究为主，研究成果力求能在FAB使用。
基于电磁波辅助的10纳米节点CMOS无粘连无倒伏显影技术研究	显影;无倒伏;无粘连;电磁波	从2000年的90纳米技术代到2014年的16纳米技术代，半导体极大规模集成电路制造技术在飞速发展。所谓90纳米和16纳米都是指集成电路的线条宽度。在半导体技术发展的过程中，湿法工艺一直以高效率大批量等技术特点在工艺制程中发挥重要作用。然而进入16纳米技术代后，曾推动半导体发展至今的半导体湿法工艺将因水的粘度大无法进入16纳米的线间和孔内进行清洗而退出历史舞台。国际半导体协会早在2005年就提出超临界流体清洗技术，但是高温高压的超临界技术经过近十年的研究也无法和高速率大规模的半导体工艺相结合。本项目课题组通过大功率电磁波照射水消除了水的粘度，从而成功地完成了10纳米CMOS的光刻工艺。10纳米线条的光刻工艺是10纳米CMOS集成电路制造技术中最为关键的工艺，也是10纳米CMOS成套工艺成功的重要标志。该项目研究多种频率的电磁波照射水消除和控制粘度的工艺技术，解决电磁波照射和超临界的相关度。
金属栅极功函数调控及其与高介电HfO2栅介质界面相互作用研究	金属栅极;功函数调控;界面相互作用;HfO2薄膜	CMOS器件特征尺寸的不断降低将需要在高介电栅介质上引入金属栅极材料以消除传统多晶硅的耗尽效应和硼扩散等问题。申请者拟在前期高介电HfO2栅介质研究基础上，继续深入探索与之匹配的金属栅极材料选择问题。本项目将采用共溅射方法在HfO2上沉积金属合金栅极，利用电子能谱技术研究合金化学组成、真空中功函数和栅极与HfO2界面相互作用规律，结合电学特性表征阐明HfO2上金属栅极有效功函数与其界面性质关系，同时结合栅极/HfO2界面和相应MOS结构热稳定性研究，最终获得与HfO2匹配的p-MOS和n-MOS金属栅极材料。本项目的创新和特色在于利用现代表面分析技术深入认知金属栅极功函数及其与HfO2界面状态的内在联系，从而阐明CMOS结构微型化中的构效关系。通过本项目研究将有助于推进集成电路的微型实用化，同时也将为深入理解金属/氧化物界面行为规律提供实验和科学理论依据。
栅控界面产生电流在纳米CMOS器件中的作用机理及可靠性研究	栅控界面产生电流;陷阱效应;量子隧穿;纳米CMOS;脉冲方法	栅控界面产生(GMG)电流已经成为影响CMOS器件静态功耗、多栅及功率器件可靠性、CMOS传感器特性、器件损伤探测等方面的主要原因之一。随着器件工艺进入到纳米尺度，GMG电流机理以及相关可靠性问题变得愈加复杂，因此该领域的研究也就极有价值。本项目提出一种新的脉冲频率表征方法研究了栅控界面产生(GMG)电流在纳米CMOS器件中的作用机理及可靠性这一关键问题：研究纳米CMOS器件GMG电流中的陷阱成因、作用机制、能量状态分布以及建立精确的耦合量子隧穿效应的GMG电流模型；研究高/低频脉冲电压调制GMG电流的陷阱作用机理并获得调制技术；进一步研究电应力造成的新增陷阱对GMG电流的影响机制，获得基于GMG电流中的陷阱效应的纳米CMOS器件损伤表征技术。本项目将为纳米器件的GMG电流可靠性研究提供理论和实践基础，同时也有利于未来一些极具应用前景的新型栅控PN结超低功耗器件的发展。
基于量子输运物理的亚10纳米无结多栅器件SPICE电学模型研究	量子输运;无结器件;散射;弹道输运;亚10纳米	集成电路已进入甚大规模，随着器件尺寸的不断缩短，尤其是在未来几年尺寸缩小到亚10纳米之后，对沟道原子掺杂数的控制精度需达个位以避免性能大幅度波动，同时掺杂原子的电子在数个纳米尺度内会呈现局域化现象，这都限制了源漏和沟道之间突变结的形成。而近年来出现的源漏和沟道掺杂浓度、类型一致的无结FinFET器件由于具有良好的亚阈值特性和短沟道效应抑制能力，未来很可能被工业界所采用而成为集成电路基本单元器件。由于无结器件有效沟道长度受栅极电压调控，尤其当器件尺寸减小到10纳米以下后，有效沟道长度的变化将非常明显，这不仅对传统的输运产生很大影响，对量子输运的影响也不可忽略。本项目将针对该量子输运问题如弹道输运和散射等开发对器件特性影响的SPICE电学模型，为亚10nm无结器件走向工业化打下基础。
三维晶片堆栈封装的底部填充关键技术的研究	硅通孔;底部填充;三维电子封装	三维晶片堆栈封装属于下一代电子封装技术，符合电子产品日益微型化和多功能的发展趋势。为了提高封装器件的可靠性和密封性，晶片之间的间隙、晶片与基板之间的间隙，都需要用进行底部填充。然而，目前尚无有效方法对其进行完整的底部填充。本项目旨在研究一种新的、基于硅通孔的底部填充方法。填充材料将通过顶层晶片的硅通孔注入，而晶片堆栈内部的硅通孔则作为不同层之间的流动管道。本项目将首先对常用填充材料的流变性质和毛细特征进行评估和建模，然后为单层流动建立理论模型和参数联系，以探讨影响本方法填充时间的关键因素。当通过硅通孔填充三维晶片堆栈时，主要的问题是填充材料可能从晶片边沿溢出。本项目将深入探究边沿溢出的原因，并确定其产生的临界条件。之后，结合此临界条件和两相流模型，利用流体仿真工具，确定硅通孔分布的设计准则和相对应的填充步骤。最后，本项目将研制三维晶片堆栈封装的样品，并进行实验验证以及各种评估和测试。
超薄可控金属硅化物的形成工艺及机理研究	金属硅化物;超薄可控;晶体管;薄膜;集成电路	在过去的40多年里，集成电路技术基本上一直遵循着摩尔定律而快速地发展。现在最先进的集成电路技术已经达到32纳米技术代的水平，而集成电路的核心元件金属氧化物场效应晶体管的物理栅长已经缩微到32纳米左右。形成厚度小于10纳米的超薄、可控且厚度可调的金属硅化物薄膜是形成未来技术代极小尺寸晶体管的关键技术。本项目通过研究超薄金属硅化物的自限制饱和形成机理，重点针对超薄可控的硅化镍（NiSi、NiSi2）、镍钴合金硅化物（Ni1-xCoxSi2）和镍铂合金硅化物（Ni1-xPtxSi）的形成机理、工艺技术和薄膜特性进行研究，并着重研究在三维器件结构上形成超薄、均匀、可控且厚度可调的金属硅化物工艺，从而为形成满足未来16、11和8纳米等多个技术代集成电路晶体管中的金属硅化物提供理论基础和技术支撑。
基于ECR等离子体的13.5nm极紫外光源的研制	光源;ECR等离子体;极紫外（EUV）;光刻;13.5nm	本项目作为电子回旋共振（ECR）等离子体向商业化极紫外（EUV）光刻光源发展的一项阶段性研究，计划研制一台紧凑型全永磁ECR等离子体光源，对其在EUV光刻技术中的应用前景进行探索，具体内容为：（1）研究等离子体的各工作参数对其在13.5nm波长的极紫外辐射强度的影响，并通过优化各参数实现等离子体在13.5nm极紫外辐射的局域增强；（2）利用炉子加热、MIVOC、溅射等方法产生Sn、Li这些极紫外转化效率高的等离子体，并研究各方法的转化效率；（3）通过修正等离子体形状，优化收集光学系统来提高对等离子体发出的13.5nm极紫外辐射的收集效率；（4）以前面的研究结果为基础，提出适用于EUV光刻的全超导ECR等离子体光源的设计方案。本项目将从全新的角度对ECR等离子体的应用前景进行探索，同时对极紫外光刻（EUVL）技术的发展也具有极其重要的现实意义。
新型硅基高速混合晶向衬底材料研究	注氧键合技术;SOI;混合晶向;注氧隔离	混合晶向技术是结合(100)和(110)单晶硅衬底优势用于制备高速MOS器件的新技术，因其在22 nm及以下结点体现出巨大的技术优势，被认为是推动集成电路沿摩尔定律继续发展的核心技术之一。本申请将采用具有自主知识产权的注氧键合技术探索研究混合晶向材料。第一，利用注氧隔离技术，制备(110) SIMOX衬底，深入研究(110) Si注氧形成绝缘埋氧层的特殊机理，突破制备(110) SIMOX衬底的关键技术；第二，采用注氧键合技术实现顶层硅的转移制备出全局混合晶向SOI衬底和"准"全局混合晶向硅衬底；第三，采用特殊的退火工艺消除"准"全局混合晶向硅衬底表面硅层/支撑衬底界面自然氧化层，形成直接Si-Si键合结构，得到全局混合晶向硅衬底。本项目将深入研究制备全局混合晶向SOI衬底和硅衬底相关的技术基础，并成功制备混合晶向材料样品，为特征线宽22 nm以下微纳电子时代提供高端硅基衬底材料。
高深宽比纳米结构的可控毛细力自组装机理与应用研究	电子束光刻;自组装;高深宽比纳米结构;纳米加工;毛细力	毛细力是纳米尺度下极其重要的作用力，已成为制约高深宽比纳米结构可靠制备的主要因素，同时毛细力也是纳米尺度下自组装的最有效驱动力。本项目从研究高深宽比纳米结构力学稳定性出发，通过系统研究纳米尺度毛细力自组装作用机理，阐明影响纳米结构力学稳定性的物理和工艺因素，为解决该尺度下毛细力引起的高深宽比纳米结构坍塌问题提供理论和实验依据；另一方面为实现毛细力的可控自组装提供重要的理论和技术保障，进而提供一种新型有效的纳米加工方式。研究内容包括：(1)毛细力自组装的作用机理研究。通过模拟仿真及原位动态过程分析，研究自组装过程作用机理，揭示各影响因素的影响效能及相互制约关系。(2)可控毛细力自组装的设计开发。对影响因素进行有效设计利用，开发用于可控设计的软件程序，实现可控毛细力自组装。(3)毛细力自组装应用研究。结合高分辨电子束曝光，对高深宽比纳米结构进行可控自组装，实现特定功能纳米器件的加工制备。
具备波动性表征的10nm及以下三维FinFET精准射频模型研究	参数提取;鳍式场效应晶体管;工艺波动;寄生效应;器件模型	FinFET以优异的栅控能力等成为全球顶尖集成电路技术研发和竞争的核心器件。三维器件结构所引入的寄生效应以及工艺波动是当前纳米尺度FinFET射频模型研究所面临的两个最为严峻的挑战，直接制约着FinFET器件和电路的精准仿真与设计。基于前期参与国家科技重大专项以及与国有顶尖集成电路企业合作研发所积累的理论和技术，本项目提出开展10nm及以下节点三维FinFET包含工艺波动在内的精准射频模型研究，借助三维全波电磁场分析准确分离并解析提取FinFET寄生参数，创新性地利用格林函数法获得工艺波动下各射频模型参数的波动统计分布、并将工艺波动引起的射频参数涨落引入晶体管模型中，建立一个具备波动性统计分布表征的三维FinFET精准射频模型。器件模型是连接工艺集成、器件制备和电路设计的桥梁，本研究聚焦集成电路核心器件，不仅具有重要的科学意义和应用价值，而且与我国集成电路产业的战略布局密切契合。
极紫外光刻掩模缺陷计算补偿方法	极紫外光刻;掩模缺陷;光刻仿真;缺陷补偿	光刻是集成电路制造的核心工艺，光刻分辨率的不断提高推动着集成电路向着更小线宽尺寸发展。极紫外光刻被认为是最具前景的下一代光刻技术，有望成为10nm以下节点集成电路制造的主流光刻技术。掩模缺陷是目前阻碍极紫外光刻实现量产的两大主要问题之一。掩模缺陷中的相位型缺陷因为深埋于掩模多层膜之中，尚无法利用标准的掩模修复技术进行修复，因此需要发展极紫外光刻掩模缺陷补偿技术。本项目拟在前期工作的基础上建立高斯形相位缺陷衍射谱快速仿真模型，获得相位型缺陷衍射谱解析表达式，实现缺陷对光刻成像影响的解析、快速分析，弄清其物理本质，进而创新性地基于米氏散射理论研究任意形状掩模缺陷衍射谱仿真模型。在此基础上建立缺陷对成像质量影响评价函数，提出一种掩模缺陷计算补偿方法。
高性能低功耗体硅器件与埋氧器件的集成整合技术研究	埋氧器件;体硅器件;三维器件	高性能低功耗器件是应对当前和未来移动互联时代的必然选择。两大主流器件:鳍式三维器件FinFETs和埋氧器件ETSOI在性能与功耗方面比传统的平面体硅器件有着巨大的优越性。三维器件FinFETs使得栅极对沟道的控制能力加强，提高性能的同时，也抑制了短沟道效应。埋氧ETSOI采用氧化层隔离器件与背栅电压的控制的结合，一方面降低功耗，另一方面也控制了短沟道效应。在本研究中，具有埋氧层（SOI）的鳍式器件（FinFETs）新的形成方法被提出并研究，使得FinFETs与ETSOI的高性能与低功耗特性被集成到同一器件里。两种方法：侧墙转移氧化法和SiGe-Si叠层外延生长法被应用于集成埋氧层（SOI）的鳍式器件（FinFETs）的研究。器件埋氧层的形成机理，以及对器件可靠性，载流子分布，介质层的击穿，电学特性的提升被系统地研究，并提出了埋氧层（SOI）的鳍式器件（FinFETs）整体解决方法。
纳米集成电路的量子混沌及其对电路性能的影响	电子输运;量子混沌;尺度效应;纳米半导体器件	介观系统是研究经典与量子世界关联的合适体系。随着微电子器件全面进入纳米(介观)尺度,器件和电路中必然会出现量子混沌。由于量子混沌与尺度相关联，因此，利用量子混沌的研究方法对纳米器件和电路特性的研究，精确表征尺度变化对纳米器件和电路特性的影响，将帮助我们从物理本质理解在经典和量子规律同时作用下的纳米器件和电路特性的变化规律。本课题基于第一性原理研究尺度效应对纳米器件和电路特性的影响；并建立载流子波函数随时间演化的非线性方程，建立器件和电路特性的演化方程；在分析实验数据和第一性原理计算上提取量子混沌特征；最后建立量子混沌对纳米器件暨电路特性的影响模型。本课题充分发挥微电子学、凝聚态物理、非线性系统理论和计算物理等多学科交叉的优势，研究量子混沌对纳米器件和电路特性的影响，为新一代器件和电路的建模提供必要的理论依据。
多维电场调制功率场效应晶体管辐射效应与加固机理研究	MOSFET;静态特性;可靠性;电场;动态特性	随着空间应用背景下电子设备终端小型化和高效化，对功率半导体器件的性能要求不断提高，抗辐射功率MOSFET器件相关理论及其关键技术研究成为该领域的重要问题和研究热点。本项目以新型多维电场调制功率MOSFET器件为研究对象，在完善功率MOSFET电场调制理论基础上，建立器件的击穿机制及电场分布解析模型。基于多维电场调制理论，提出性能优异的功率MOSFET器件新结构，并深入研究器件的辐射效应，探讨辐射效应与UIS、ESD及终端等可靠性问题的耦合作用。通过分析辐射条件对器件寄生晶体管与电场分布的影响，阐明功率MOSFET器件发生单粒子效应的失效机理，提出功率MOSFET器件的抗辐射加固方法。项目的研究成果可望有效解决功率MOSFET等器件在性能要求与结构、工艺复杂度之间的矛盾要求，同时为抗辐射功率半导体器件的理论研究及实现奠定一定的理论和实验基础。
扫描聚焦氦离子束用于高分辨率纳米压印模板制造及相关工艺的研究	纳米压印;亚10纳米光刻技术;氦离子束光刻;氢基倍半硅氧烷	研究用于亚10纳米图案的高分辨率光刻制造工艺对于集成电路制造及整个纳米技术领域都具有重要的应用价值。本课题利用新型氦离子束光刻初步表现出来的在分辨率及近邻效应等方面优于传统电子束光刻的性能，系统研究将其用于制造高分辨率纳米压印模板并通过纳米压印技术复制精细纳米图案时存在的基础科学问题。通过对氦离子与光刻胶相互作用进行仿真研究与实验验证，并将基于原子力显微镜的纳米力学测量技术用于模板纳米结构力学性质测量，揭示制约氦离子束光刻所制造压印模板分辨率及机械强度的物理机制，探索进一步提高模板分辨率、压印图案精度及模板使用寿命的技术方案。本项目有机结合了先进纳米制造工艺、力学性能测量、以及理论数值建模，不仅对纳米光刻技术的发展具有重要的应用价值，也提供了一个研究微纳尺度下材料力学性质的独特平台。
采用RPCVD外延法在硅衬底上直接制备石墨烯的研究	石墨烯;外延;减压化学气相沉积;硅衬底	自2010年石墨烯的开创性研究者被授予诺贝尔物理奖以来，石墨烯由于其优异的物理和化学特性受到了广泛的关注和研究，它也被视为下一代集成电路（IC）器件的替代材料之一。目前石墨烯的制备主要有常规化学气相沉积法（金属衬底）、机械剥离法、有机合成法以及碳化硅热解法等，这些方法由于金属污染、重复性差以及成本高昂等因素，均无法在主流的IC工艺中大规模应用。因此，在本课题中我们提出采用减压化学气相沉积（RPCVD）外延的方法在硅衬底上直接制备石墨烯的新方法，主要思路包括先用RPCVD法在硅衬底上外延高质量SiC薄膜，然后在真空中退火得到石墨烯。实施路线主要包括两方面：（1）硅衬底上外延SiC，然后在真空下高温热退火将硅原子升华挥发，剩下的碳原子自组装形成石墨烯;（2）硅衬底上外延SiC，高温退火的同时通入C2H4或C2H6进行石墨烯的化学气相淀积。该方法与主流IC工艺完全兼容，有利于石墨烯的大规模应用。
面阵列互连焊点的热迁移研究	倒装芯片封装;温度梯度;无铅焊料合金;热迁移;界面反应	在高密度面阵列电子封装中广泛使用了Sn基合金焊料。由于大电流、高功率等因素的影响，在芯片与基板的互连结构中会产生大量的焦耳热，从而引起互连结构温度的显著上升；此外，芯片和基板的不同散热条件导致了互连结构中存在较大的温度差、形成很大的温度梯度，诱发焊料中的金属原子沿着温度梯度反方向进行"热迁移"。热迁移使焊料凸点的成分发生了不均匀的分布，降低了凸点互连结构的可靠性，最终导致互连失效。因此，热迁移成为无铅封装材料可靠性研究的热点之一。本项目以无铅Sn基合金为对象，采用热力学分析与计算、材料微观分析等方法，弄清凸点互连结构的热迁移过程中原子迁移的条件、路径以及其界面反应；建立热迁移失效的原子迁移模式、机理和数学模型，计算出无铅焊料热迁移的关键常数-传递热Q*，进而评估热迁移寿命，提出抑制热迁移的方法。本项目的研究成果对揭示热迁移的机理有重要意义，具有较高的学术研究价值。
基于脉冲反向函数的电化学沉积大高宽比金纳米结构研究	脉冲反向沉积;纳米器件;大高宽比金结构;纳米阵列;晶格竞争生长	电化学沉积金纳米结构在微电子、MEMS和光电子等领域应用广泛，但氰化物镀液污染大，废液处理困难，而亚硫酸金盐毒镀液则存在稳定性差、成核和生长机制不明确等问题。本项目提出了一种将新的方波脉冲反向函数引入亚硫酸金盐镀液体系的新思路，该函数具正向脉冲电流大、反向脉冲电流小和脉冲占空比低的特点。利用较大的正向脉冲促进晶核形成并进一步生长，反向脉冲抑制晶粒过快生长。建立相应的模型分析镀液中金属离子扩散和输运规律、阴极成核速率以及金镀层表面活性态-钝化态-过钝化态转换。通过多种表征方法对上述理论模型进行验证分析，包括SEM和XRD重现纳米至微米级镀膜生长过程中的晶粒生长和取向，TKD、SEM和AFM对晶核形成初始状态进行测量表征，EBSD、AFM、SEM和3D轮廓仪对电化学沉积过程中的晶核、晶粒进行形貌表征。并最终实现横向分辨率小于100nm、高度大于1μm、高宽比大于10的金纳米结构。
3D电子封装有机绝缘层的水相自组装成膜方法研究	TSV技术;水相接枝;高深宽比;绝缘膜成形;有机绝缘膜	目前在电子封装与MEMS器件封装中，微互连绝缘介质膜的成形主要有两种：一是基于PECVD法的SiO2绝缘膜，二是采用旋涂技术的有机绝缘膜。但面对几何形状更为复杂的高密度TSV-3D电子封装与MEMS器件加工集成，上述传统方法在保形性、厚度均匀性等方面已无法满足其要求。因此，面向未来复杂几何形状的3D电子封装和MEMS器件加工集成，研究开发一种具有超薄高保形绝缘层的精密成形方法显得极为重要。对此，本项目基于水溶液中电化学和化学接枝的基本原理，拟研究开发一种具有高保形、均匀可控，适合复杂几何形状微互连通道的有机绝缘层水相自组装成膜方法。该方法保形性将接近100%，且成本低廉。主要研究内容包括：1）以小孔径、大深宽比TSV封装为应用目标，研究适用于高阻硅片的有机绝缘膜水相化学接枝成膜新技术；2）以几何形状复杂的硅基MEMS器件加工集成为应用目标，研究低阻硅片的有机绝缘膜水相电化学接枝成膜新技术。
用于修正三维厚模效应的逆向光掩模综合方法	光刻仿真;光学临近修正;三维厚模效应;光掩模综合	光刻技术是集成电路制造工艺的关键和核心技术之一，它直接影响着集成电路的可制造性和成品率。随着集成电路发展到32nm及以下节点，光掩模上的图形尺寸已经接近或者小于光源波长。此时，光掩模本身的厚度，光掩模图形的形状、位置都会影响最终成像图形的保真度，造成失真，即所谓的三维厚模效应。在此项目中我们将开发一种逆向光掩模综合方法，此方法一方面基于CIP方法求解三维麦克斯韦方程组，实现包含三维厚模效应的光刻仿真建模，另一方面采用目标驱动模拟退火算法对光掩模图形进行优化，从而修正三维厚模效应，提高光刻图形保真度。
金刚石/铝电子封装材料的界面涂层和气压浸渗	界面涂层;电子封装材料;浸渗;金刚石;铝	本项目围绕金刚石/铝电子封装材料的界面结构调控，研究金刚石颗粒表面碳化硅涂层的制备、铝合金液在金刚石颗粒预制型中的气压浸渗机理、以及涂层结构和界面反应对金刚石与铝合金之间的界面热阻和界面结合强度的影响规律。通过界面涂层和气压浸渗相结合的方法研究金刚石/铝电子封装材料的界面结构调控机理。在金刚石颗粒表面涂覆碳化硅涂层，用于调节界面热阻和界面结合强度，并改善界面润湿，从而有效控制界面结构。 探索铝合金液在金刚石颗粒预制型中的临界浸渗压力、浸渗速率、界面反应等规律，实现界面结构调控。该研究可为超高导热、低膨胀、高强度、低密度的金刚石/铝电子封装材料的设计与制备提供理论依据和技术指导。所研制的封装材料在微电子封装、微波封装、光电子封装等领域具有广阔的应用前景。
系统级封装的电磁干扰分析与抑制方法研究	高频高速;建模;系统级封装;电磁兼容;电磁干扰	系统级封装技术被认为是集成电路从"延续摩尔定律"到"超越摩尔定律"方向发展的重要技术途径，是解决我国民用和国防电子技术发展重大需求问题的关键技术之一。本项目针对现代电子技术发展道路上不可避免的电磁兼容/电磁干扰问题，以系统级封装为研究对象，采用理论分析、软件仿真和实物测试相结合的方法，研究系统级封装中芯片与芯片、芯片与元件之间的电磁干扰问题；建立系统级封装EMC计算机仿真模型，分析封装电磁干扰问题的产生机理、传导和辐射规律，分析这些问题与封装结构RLC寄生参数、基板材料导电损耗和塑封材料电学特性等系统设计参数的关系；建立面向系统级封装的EMC测试环境，设计测试结构，研究测试方法。项目预期将揭示系统级封装电磁干扰问题的本质，提出有效抑制系统级封装电磁干扰的方法，建立封装EMC测试环境。项目研究成果对于提升我国封装业高性能系统集成能力，推进我国微电子科学与技术的发展具有积极意义。
用于超高速低能耗锗基MOSFET的金属-锗接触的研究	肖特基势垒;镍锗合金;热稳定性;单晶;金属-锗接触	新型高迁移率锗基金属-氧化物-半导体场效应晶体管（Ge MOSFET）是下一代超高速低能耗大规模集成电路的重要候选者，金属-锗接触是Ge MOSFET器件的重要组成部分。针对金属-锗界面处的费米能级钉扎问题、金属薄膜的热稳定性问题、及较浅金属-源/漏结的制备问题，本项目拟采用单晶制备技术，在锗基板上生长制备NiGe单晶薄膜，获得与现有工艺兼容且接触电阻较低的金属-锗接触，为推进Ge MOSFET的实际运用打下基础。另外，本项目还将深入研究NiGe结晶形态对NiGe/n-Ge肖特基二极管电学性能的影响，探索费米能级钉扎效应的根源问题，为缓解或消除费米能级钉扎效应提供必要的理论依据和实验数据。
低缺陷埋氧化层的超薄绝缘层上锗结构的实现及其晶体管载流子输运特性的研究	场效应晶体管;晶片键合;埋氧化层;绝缘层上锗;载流子输运特性	传统硅场效应晶体管的进一步小型化已逼近其物理极限，需要引入新材料和新结构。绝缘层上锗（GeOI）结构可利用锗较高的电子和空穴迁移率获得更大电流，且更好地抑制短沟道效应，有希望被用于下一代CMOS技术中。为充分发挥GeOI的优势和满足量产化要求，Ge层厚度需小于10nm。因此，超薄（＜10nm）GeOI的实现及对超薄GeOI晶体管特性的系统研究具有重要意义。已有研究表明超薄GeOI晶体管中埋氧化层（BOX）缺陷会导致器件性能显著劣化。然而，目前关于BOX中缺陷对载流子输运特性的影响及其物理机理尚待深入研究。本项目将利用晶片键合法制备GeOI结构，采取界面钝化等手段优化BOX结构和Ge/BOX的界面特性，并利用低温氧化等方法实现超薄GeOI。通过对GeOI晶体管电学特性及缺陷的定量表征，理解BOX中缺陷对载流子输运特性影响的物理机理，为GeOI晶体管中BOX的优化提供理论和实证支持。
自生氧化铝附着膜提高铜内连接线抗电迁移性能	偏析作用;微量元素;尺寸效应;电迁移;铜内连接线	随着超大规模集成电路铜内连接线尺寸的进一步减小及内连接线中电流密度增大，内连接线的表面电迁移现象加剧，严重影响了其工作的可靠性。为了解决这个问题，本课题将铜-铝合金连接线退火使微量合金元素铝向表面偏聚，同时在表面铝发生氧化反应，形成具有一定厚度的自生共格界面的致密氧化铝层，而连接线内部为接近纯铜成分。该方法明显降低氧化铝/铜界面空位浓度，从而提高铜内连接线的抗电迁移性能。同时，还可以起到抗氧化层的作用并可充当或部分充当扩散阻挡层。在此基础上，采用纳米热力学理论计算和第一原理以及分子动力学计算机模拟等手段，研究内连接线上述析出过程的尺寸效应、最佳合金元素含量以及最优热处理工艺路线。本工作将为未来超大规模集成电路内连接线的制备工艺设计提供技术支持。
激光诱导击穿光谱结合热膨胀原理对硅片表面污染颗粒成分无损检测方法研究	硅片;污染颗粒;热膨胀;激光诱导击穿光谱;无损检测	硅片表面污染颗粒成分的快速在线及无损检测是半导体工艺发展的趋势要求，传统检测方法很难真正满足快速在线的检测特点， 激光诱导击穿光谱技术（LIBS）能满足这一特点要求，然而现有方法是将脉冲激光直接聚焦到硅片表面击穿，这将不可避免对硅片表面带来损伤。为了解决损伤问题，本项目创新地提出利用LIBS技术结合热膨胀原理实现硅片表面颗粒成分的快速在线及无损检测。方案是先利用热膨胀原理将颗粒加速脱离硅片表面，再利用LIBS技术将颗粒击穿。在热膨胀原理基础上，研究激光加速硅片表面颗粒脱离过程的物理机理，并首次对颗粒脱离硅片表面后的运动过程进行分析模拟，并利用实验分析的手段对这一模型进行逼近和修正。本项目的研究将为实现硅片表面污染颗粒成分的无损及快速在线检测奠定基础。
光刻物镜六自由度调节支撑中耦合像差产生与抑制机理研究	像差;光刻;投影物镜;支撑;调节	光刻物镜中光学元件多自由度调节是系统像质补偿的重要措施，但其引入耦合像差的机制不详。最新研究发现,光学元件轴向调节时面形RMS值和Zernike系数随调节力线性变化。我们前期研究证实，限制偏心调节力向光学元件传递，可以降低耦合像差。据此，我们推测"六自由度调节支撑中，合理设计机构的刚度，可以减小光学元件自身变形和耦合刚体位移，从而减小调节引入的系统耦合像差"。本课题提出基于柔度矩阵法和耦合像差敏感度分析的六自由度调节支撑设计方法，揭示调节引入耦合像差的根源，通过结构刚度优化从设计上减小引入的耦合像差。用Fizeau相移干涉仪直接测试的光学元件刚体位移结果在线标定机构上传感器间接测试镜框的刚体位移，建立干涉仪和传感器测试结果之间的映射关系，最终在物镜中应用传感器在线检测，并应用闭环控制减小机构耦合刚体位移。本课题首次阐述光学元件多自由度调节与耦合像差产生机制的关系，为像质补偿提供一种新思路。
石墨烯和定向碳纳米管复合薄膜制备及其界面热传输研究	高温碳化和石墨化;界面热传输机理;表面功能化;石墨烯和定向碳纳米管复合薄膜;高性能热界面材料	开发高性能热界面材料是解决微电子封装散热问题的重要手段之一。传统的热界面材料由于较低热导率和较差热稳定性，导致其散热效果不佳，越来越难以满足大功率器件封装需求，因此研发高性能热界面材料变的极为迫切。本项目通过氧化石墨烯填充图形化和致密化后的定向碳纳米管阵列，经过高温碳化和石墨化处理制备得到石墨烯和定向碳纳米管复合薄膜。在保证其较高横向热导率基础上，利用定向碳纳米管阵列提供了额外的纵向传热通道，从而实现其纵向热导率的提升，并且阐明在高温碳化和石墨化处理过程中石墨烯与定向碳纳米管之间的共价成键和重构演化机制。随后开发用于石墨烯和定向碳纳米管复合薄膜的表面功能化处理过程，实现其与基底较低的界面热阻，并阐明其表面功能化修饰机理。最后，精确测量复合薄膜的热导率和界面热阻，阐明界面热传输机理，并进行系统下热性能和可靠性验证。
SiGe HBT单粒子效应电荷收集机制及其关键影响因素研究	电荷收集;HBT;微束实验;单粒子效应;SiGe;仿真	单粒子效应是空间辐射环境中的高能粒子与微电子器件相互作导致器件失效的一种损伤效应。在极端空间环境下，如低温-180℃～＋125℃，SiGe  器件在卫星、深空探测设备中有可能替代目前的体硅器件，有可能去掉体硅器件携带的保温装置，进而降低发射成本同时扩展卫星远程功能功能。SiGe  HBT表现出良好的抗总剂量和位移损伤效应能力。但由于其工艺制作、结构等新的特征，单粒子效应是影响其空间应用的关键因素。本课题针对SiGe HBT 单粒子效应的新特点，通过数值模拟仿真和单粒子微束实验相结合，对高能粒子电荷能量沉积引起的SiGe 器件电参数退化进行机理研究，深入揭示SiGe HBT器件不同于体硅器件的复杂的单粒子效应损伤微观机制；研究微束辐照下器件的瞬态响应过程，对数值模拟建立的损伤模型互相验证，进一步对单粒子效应失效机理给出科学的解释；为器件、电路和系统级抗单粒子效应的设计加固提供参考。
铜互连体系ZrxSiy超薄扩散阻挡层的性能与机理研究	失效机理;稳定性;界面行为;铜互连;扩散阻挡层	纳米尺度集成电路的互连线RC延迟和电迁徙引起的可靠性问题已引起国内外专家的广泛关注，其中的关键问题和研究热点在于寻找合适的抑制铜扩散的超薄阻挡层。本项目提出难熔金属硅化物膜ZrxSiy作为Cu互连体系的扩散阻挡层，利用实验设计与响应表面建模方法研究工艺参数的相互变化对薄膜扩散阻挡性能的影响。采用准确、可靠的扩散阻挡层性能评价方法，即通过测试MIS电容热激电流谱变化情况实现Cu杂质的定量分析，以及利用Cu/ZrxSiy/n+p Si二极管反向漏电的统计分布来研究锆硅超薄膜生长及热处理过程中结晶行为，进而深入探讨锆硅超薄膜的界面行为、阻挡性能和失效机理。本项目对新一代集成电路铜互连扩散阻挡层的探索与研究具有重要的意义，为锆硅超薄膜作为集成电路铜互连扩散阻挡层奠定理论和实验基础。研究成果可望为纳米器件及集成电路的金属化提供一种可行的新途径，继而在互连工艺技术上保证器件特征尺寸的持续缩小。
极紫外多层膜表面碳沉积的机理、检测方法及去除策略研究	极紫外光刻;多层膜;检测;清洗;碳污染	极紫外光刻技术（EUVL）是下一代极大规模集成电路制作工艺的主流光刻技术。要将EUVL应用于实际生产中，必须要解决EUV多层膜光学元件表面碳污染问题。由于残余气体的影响，在多层膜表面产生的碳污染会降低多层膜光学元件的反射率，严重影响其使用寿命，已经成为制约EUVL发展的一个重要因素。本项目对碳污染的形成机理、检测手段和去除方法进行研究。建立碳沉积的数学模型，在理论层面深入分析其机理。建立具有应用潜力的检测和清洗方法的基本方案，获得亚纳米级的检测精度及高效的去除速率。具体分析碳层厚度变化、形态变化、反射率变化和清洗速率等基础数据，研究这些数据所揭示的本质性、规律性信息，建立起反射率损失、清洗速率与各相关参数的关系，为最佳清洗方案的制定提供理论依据，最终实现延长光学元件使用寿命的目的。本项目的实施将为我国 EUVL领域中光学元件碳污染相关技术的研究奠定方法学基础。
半导体器件与电路的"响应型"损伤机理与实验研究	薄弱环节;损伤机理;响应型损伤;器件与电路;固有特性	本项目从器件与IC的结构特点、寄生效应、固有特性和薄弱环节分析入手，结合现代信号分析技术(信号能量、功率与功率谱分析等)，得到具有明确针对性的、以器件与IC固有特性和薄弱环节的"响应型"和"敏感型"损伤为特征的注入信号样式(包括频率、脉宽、电平、重频与调制方式等)，通过特殊信号样式的注入损伤实验，研究获得器件与IC的"响应型"功率-频率损伤效应及损伤机理。.本项目的研究方法和作用机制与传统的单纯依靠电平功率作用下的损伤机理和可靠性研究方法有着本质的区别，它直接针对了制约器件和电路可靠性提高的最脆弱"瓶颈"，是目前国内外可靠性研究的崭新领域，属本项目首创，因而有着重要的科学意义、学术意义和实用价值。
纳米级集成电路软错误的分辨测试、分离分析与加固关键技术	软错误;抗辐射加固;纳米级集成电路;单粒子瞬态;单粒子翻转	纳米级集成电路对辐射引起的软错误极为敏感，软错误已成为宇航和地面应用集成电路最严重的可靠性问题之一。软错误由单粒子翻转（SEU）或单粒子瞬态（SET）所引起，其特点是错误来源众多，难以分辨。对于数字集成电路，存储器或触发器的SEU、运算逻辑SET、时钟树SET、置复位SET、扫描信号SET等都可造成软错误，而针对这些不同错误来源的加固方式和加固开销是不同的。准确评估不同错误来源对软错误的贡献程度和贡献方式是解决软错误并减小加固开销的重要基础。项目以纳米级数字集成电路为研究载体，通过理论和实验研究，揭示集成电路中不同错误来源造成软错误的机理，建立软错误成因模型，提出大规模数字集成电路的软错误来源分辨测试、分离分析方法，通过测试结构的辐照试验和理论分析，获取不同错误来源对软错误的贡献程度和贡献方式，形成针对性的软错误加固方法，以期有效提升集成电路软错误加固的效果和效率。
基于纳米电子浆料的激光微熔覆布线技术与机理研究	微导体制备;极限行为;激光微熔覆;相互作用机理;纳米浆料	厚薄膜电路以及芯片封装微互连导线的宽度对于减小电子器件的封装体积至关重要，相关技术一直是国际前沿研究课题。本项目在大量前期研究基础上，提出了采用微喷装置预置纳米电子浆料加激光烧结固化复合微熔覆技术进行微互连电极的制备，以实现在大气环境下，不用掩膜直接实现微米级宽度导线或电极的快速制备。项目重点研究纳米级电子浆料的制备技术、激光与纳米级粒子相互作用机理以及激光烧结过程中的行为特征，包括临界烧结温度、极限线宽和线间距、纳米尺寸效应对烧结行为的影响以及导体能达到的极限性能等等，掌握控制导体极限尺寸的规律及其影响因素，制备出高精度、高质量、高性能的微细导体。相关研究成果将为建立加工精度高、制造速度快、性能稳定可靠、与基板结合强度高的微互连导线快速制造设备奠定坚实基础，将厚膜制造工艺应用于薄膜器件的制造，为全面提升电子封装技术的水平开辟一条新的途径，具有重要的理论意义和实用价值。
原子层淀积栅介质/石墨烯纳米叠层的界面和电子结构	石墨烯;原子层淀积;栅介质;迁移率	随着石墨烯的发现，对于下一代更高性能、更大规模的集成电路提供了最可能路径。然而，石墨烯场效应管中载流子迁移率的急剧退化是石墨烯器件应用前必须解决的问题。在本项目中，将以获得高质量的栅介质/石墨烯界面体系和相关的物理和结构模型，高迁移率的石墨烯原型器件以及器件模型为目标。具体包括，通过抑制石墨烯器件衬底绝缘材料的远程声子散射，钝化衬底绝缘材料的表面活性基团，实现低损的石墨烯表面预淀积功能化处理，制备高质量原子层淀积的栅介质等方法，研究获得上述方法对石墨烯材料的二维晶体结构和电子结构的作用机制以及相关界面结构和物理特征。在理论建模，微结构测试和器件测试三方面的综合考虑下，分析获得高迁移率石墨烯原型器件的界面结构和其他相关物理和电学特征，整合各项分立的工艺步骤和物理模型，最终实现迁移率超过8000 cm2/Vs的原型器件以及相关的工艺对器件性能的作用机制。
超高导向精度的光刻物镜补偿机构研究	光刻物镜;影响模型;提升方法;导向精度;补偿机构	光刻物镜是迄今最精密、最复杂的光学仪器，补偿机构是光刻物镜中的核心组件。38nm特征线宽集成电路制造所需的光刻物镜中补偿机构的调节精度和导向精度均需达到纳米级。纳米级调节精度的研究较多，纳米级导向精度的研究却很少涉及。本项目针对光刻物镜的应用特点，提出了一种适用于超高导向精度补偿机构的圆环形柔性平行四边形新结构构型，研究补偿机构导向精度的影响因素与提升方法。首先，建立新结构构型的参数化模型，考察、验证导向精度的影响因素；其次，建立补偿机构的误差模型，分析结构构型、制造与装配公差、驱动误差对导向精度的影响规律；最后，研究各影响因素下导向精度的提升方法，并开展试验验证。本项目的研究将为光刻物镜补偿机构超高导向精度的实现与进一步提升奠定基础，对该技术的深入研究和发展具有重要的理论意义。该技术除可满足国家重大需求外，在微纳调节与定位、微纳传感等领域亦具有广泛的应用前景。
服务于22纳米CMOS技术节点的反向光刻计算机模拟	OPC;3D掩模效应;并行化;反向光刻技术	本项目将研究一种应用于CMOS 22nm技术节点光刻工艺的新技术。由于EUV等光刻机的发展远远落后于芯片尺寸缩小的速度，传统的分辨率增强技术(RET)，将难以应用于32nm以及22nm技术节点的光刻工艺。一种新的光刻技术，反向光刻技术(ILT)，又名计算光刻（computational lithograhpy）将很有可能成为22nm技术节点光刻工艺的解决方案。本项目将针对ILT应用于22nm技术节点理论及应用方面一系列的关键性问题，通过计算机模拟的方法进行研究。具体的说，研究ILT算法，使之有效快速，能够满足深亚波长光刻的需要；研究ILT的并行化，使之能够应用于全芯片的优化；研究ILT与OPC的兼容性问题，解决ILT计算掩模数据量过大，计算速度比较慢的问题；研究22nm技术节点下3D掩模效应问题，改进传统的光学模型。力争提出一个解决和缓和微电子发展到22nm工艺节点光刻工艺技术挑战的方案。
纳米集成电路有源转接板电磁干扰机制与抑制方法	纳米尺度CMOS集成电路;三维集成;转接板;电磁干扰;硅/半导体/基板通孔	14nm及更先进集成电路（IC）与基板通孔结合而成的有源转接板可为所承载的逻辑IC—存储器叠层、模拟/射频/光电器件和传感器等提供电源管理、通信交换和协同计算功能，相应集成组件具备强大计算、多维感知和通信能力，有力支撑三维高密度异质集成的未来发展及拓展摩尔定律战略的实施。其通孔尺寸、节距及与IC构成的复杂三维电路网络的结构特征迥异于现有半导体或介质转接板，因而在电磁干扰机制和抑制方法方面存在新的科学问题，成为发展瓶颈。相应开展如下研究：1）基板中电磁场—载流子互作用机制及其对基板噪声耦合特性影响；2）密集微米级通孔阵列、IC互连和再分布线尺寸效应引入的电磁传播新现象及其干扰机制；3）通孔与IC互连、再分布线、晶体管构成的跨微纳尺度高密度网络中电磁干扰的物理建模、仿真与评估方法；4）干扰屏蔽及受扰电路抗干扰能力提升方法；5）互连设计用解析、电路和物理模型的提取，相应物理设计规则和评价方法。
F注入增强型AlGaN/GaN HEMT器件在电、热应力下的退化机理研究	可靠性;热应力;增强型HEMT;电应力;F注入	针对典型的采用F离子注入技术实现的增强型AlGaN/GaN HEMT器件，深入研究其在电、热应力下的退化机理。对于电应力，研究器件在开态、关态直流应力以及脉冲应力下的退化。重点研究电应力下势垒层中F离子的稳定性以及不同能级电子陷阱的产生规律，结合器件电学参数的退化，找出F注入增强型器件的主要退化机理。并对势垒层内电子陷阱的物理特性展开深入研究，为建立器件寿命预测模型提供信息。研究温度对增强型HEMT器件性能的影响，重点研究高温下F离子漂移与器件退化之间的相关性。最后针对不同应力下增强型HEMT器件的退化，分析失效的其物理过程，从诸多因素中找出与失效机理相关的关键失效敏感因素，并建立相应的寿命预测模型。本项目针对典型F注入增强型HEMT器件在电、热应力下的可靠性问题开展深入的研究，为我国增强型HEMT器件的发展提供基本理论和技术支撑。
应用矢量成像模型的光源-掩模优化技术基础研究	光学光刻;光源-掩模优化;矢量成像模型;可制造性;分辨率增强技术	45nm-16nm浸没式光刻系统的分辨率增强技术是当前国际前沿课题。其中光源-掩模优化（source-mask optimization，简称SMO）是关键技术之一。对于45nm-16nm技术节点，标量成像模型已经无法精确描述高数值孔径浸没式光刻系统的成像过程，从而无法满足 SMO的精度要求。本项目应用课题组自主研发的矢量成像模型，研究和发展高成像精度的基于像素的SMO技术，通过对光源强度、偏振态和掩模拓扑结构的联合优化，探索提高SMO优化维度和光刻系统成像性能的有效途径及手段。本项目还将尝试并创新高效且收敛性好的解析优化算法，从而提高现有SMO技术的优化速度，并获得该问题的全局最优解。另外，本项目拟定针对45nm-16nm SMO技术中的光源、掩模可制造性问题，提出数学模型及评价函数，发展在SMO优化过程中提高光源、掩模可制造性的方法。最后，我们还将开发具有自主知识产权的光刻仿真软件。
稀有金属微纳结构中倏逝波的多次激发和稳定性研究	多次激发;纳米光刻;超衍射透镜;倏逝波	采用时域有限差分电磁场计算方法，结合倏逝波的近场特性和表面等离子体的局域增强特性，分析长波长光在稀有金属微纳结构中经多次激发后的传输、调制特征。探索激发次数、不同介质、不同微纳结构及不同间隙情况下，电磁波中携带掩模细节信息的倏逝波分量和携带掩模低频信息的衍射分量的变化情况。分析通过收集这些倏逝波分量达到超衍射分辨力光刻的可能性和实用性，旨在形成一种用传统光刻光源实现45nm及以下技术节点特征尺寸的任意纳米结构制作的新原理及方法，为新型的廉价的下一代纳米光刻技术提供理论依据。
传感器可靠性研究与信息处理技术	可靠性;信息处理;神经网络;MEMS传感器;遗传算法	MEMS 技术是微型化、集成化的基础，在传感器微型化和高度集成下，传感器可以具有诸多的信息检测与控制功能，从而实现了智能化。本项目对MEMS传感器及其信息融合与信息处理技术进行研究，内容包括：1、通过分析MEMS与宏观设备的可靠性要求的差异，从微结构本身和微系统的装配与封装等对寿命的影响，失效的主要原因等探讨MEMS传感器中的特定可靠性因素和失效机理，建立完整的可靠性因素评估体系和失效模型。2、利用统计方法和人工神经网络方法进行微型定位监控系统中的信息融合与信息处理技术的研究。以信号处理技术与神经网络理论为基础，将多种传感器信号进行处理和融合，输出标准信号，实现对目标的实时监测。3、用改进的BP神经网络与遗传算法对传感器测得的信号进行短程预测、长程预测及快速预测的比较，并得出可靠的判断与分析。实现智能化专家系统的预测、分析、判断和控制。
超深亚微米铜/低k互连应力迁移失效行为分析与寿命模型	寿命;超深亚微米;失效;铜互连;应力迁移	本项目首次提出基于扩散蠕变机制将应力演变和空洞动态生长加以有机结合，进而深入研究超深亚微米铜/低k互连应力诱生空洞形成和生长的微观机理，本项目突破了传统研究中将晶界和界面作为空位主导扩散路径的局限，深入探索超深亚微米铜/低k互连其它可能的空位扩散路径，为揭示超深亚微米铜/低k互连应力迁移规律奠定理论和实验基础。研究采用加速老化试验、有限元分析和统计失效分析方法，结合现代微观分析技术研究超深亚微米铜/低k互连应力迁移失效行为，分析获得应力迁移的失效模式、空位主导扩散路径、驱动力及其扩散机制。建立基于空位扩散、应力动态演变和应力释放－空洞生长能量转化机制等多因素耦合的应力迁移失效寿命模型，利用失效试验结果进行模型验证和优化。本项目研究将为45nm及以下技术节点铜/低k互连设计和工艺优化提供强有力的科学依据，为实际应用中超深亚微米铜/低k互连应力迁移失效预测提供关键技术支持。
半导体纳米线-金属电极界面原位合金化研究	合金化;原位表征;电輸运;半导体纳米材料;欧姆结	本项目针对半导体纳米线-金属电极界面原位合金化方面的基础性科学问题，以半导体纳米线-金属电极界面状态与电输运性能的相互关联为主要内容，利用电子显微学方法进行外加电场诱导半导体纳米线-金属电极界面原位合金化的研究，了解和掌握半导体纳米线-金属电极界面原位合金化的形成机理和微结构特性。探讨按照纳电子器件所要求的界面微结构设计和特定功能，开发半导体纳米线与金属电极界面合金化制备和微结构修饰技术。建立半导体纳米线-金属电极界面原位合金化与电子输运性能的内在联系，对半导体纳米线-金属界面原位合金化影响电输运性能做出基础性规律研究。借助当代先进纳米技术实现对半导体纳米线-金属电极界面原位合金化和微结构的设计、控制，揭示其内涵深刻的物理、化学过程和特殊效应，通过本项目的研究，为解决纳电子器件制备技术中的基础性问题作出贡献，进而为发展新型纳电子器件制备提供科学依据和可能的解决方案。
非晶稀土氧化物高k栅介质材料的制备及物理特性研究	稀土氧化物;非晶材料;高k栅介质	随着微电子技术的飞速发展，半导体器件的特征尺寸按摩尔定律不断缩小，传统的SiO2栅介质已经无法满足MOSFET器件的要求。因此，寻找高性能的高介电常数（k）栅介质替代传统的SiO2栅介质，已成为国际前沿性的热门研究课题之一。本项目将通过MBE和溅射系统制备出具有良好物理特性的非晶Tm2O3和Er2O3等稀土氧化物高k栅介质薄膜，系统地开展非晶Tm2O3和Er2O3等高k栅介质薄膜的生长、结构和物理特性以及高k稀土氧化物漏电流产生机制、高k栅介质频散问题的研究。希望能寻找出材料生长及后处理条件与工艺、微结构、热稳定性、物理特性之间的关系与规律；提出稀土氧化物高k栅介质材料漏电流产生机制及界面态密度增加的主要原因。利用XPS测试计算出Tm2O3/Si的能带结构及基本弄清高k栅介质材料的频散机制。为替代SiO2的芯片制造工艺提供优异的候选材料及理论指导。
面向高密度互连的Sn单晶粒微凸点热疲劳微观行为研究	高密度互连;微观行为;可靠性;锡单晶粒微凸点;热疲劳	为了应对芯片I/O密度日益攀升的挑战，在高密度互连结构中，无铅微凸点的体积不断缩小，并最终形成焊料层中仅含一个Sn晶粒的微凸点。在本项目中，将该类微凸点称之为Sn单晶粒微凸点。由于缺少晶界的变形协调作用，Sn单晶粒微凸点的热疲劳微观行为将会与多晶粒体系或有限个数晶粒体系的微凸点存在很大差异，因而，成为高密度互连可靠性研究的新领域。本项目将以30×30μm的Sn单晶粒微凸点阵列为研究对象，采用电子背散射衍射分析技术(EBSD)、电子扫描显微镜(SEM)及超声波扫描显微镜(C-SAM)等微观分析方法，揭示Sn单晶粒微凸点在热疲劳过程中的微观组织演变规律、热疲劳变形机制和热疲劳失效模式；建立Sn单晶粒微凸点阵列的失效周期-剪切应变范围关系模型，及其累积失效率-循环周次Weibull模型。本课题将为高密度互连焊点的可靠性评估研究拓展一个新领域，具有较高的学术研究价值和实际应用价值。
基于GaN纳米线铁电场效应晶体管及相关电性能	铁电场效应晶体管;纳电子器件;GaN纳米线;辐照相关;温度相关	随着器件向小型化、高集成、高密度存储和超快传输方向发展,以半导体纳米线为导电沟道的纳电子器件成为信息高新技术研究前沿和热点之一。本项目以具有宽带隙、高电子迁移率、高热导率和抗辐射等优点的GaN半导体纳米线为导电沟道，设计铁电/基片复合层式背栅，自组装GaN纳米线铁电场效应晶体管，并探索其电学性能及相关可靠性。重点研究三个关键科学问题：纳电子器件微纳加工及表征测试技术；基于纳米线铁电场效应晶体管温度相关的电学特性与内在机制；基于纳米线铁电场效应晶体管辐照相关的电学特性与物理机制。一方面发展表征基于纳米线铁电场效应晶体管相关电学特性的测试技术；另一方面建立材料学、半导体物理学和器件可靠性工程相互交叉的理论分析方法，揭示纳电子器件失效的物理机制。本项目符合《国家中长期科学和技术发展规划(2006-2020)》的基础研究和重大科学研究计划，研究结果将为纳电子器件及可靠性研究提供理论和实验基础。
基于原子力显微镜(AFM)微观电场的纳米焊接方法研究	AFM;CNT;纳米焊接;纳米加工	利用碳纳米管(CNT)及石墨烯制造纳米传感器、场效应管是纳米器件的重要研究领域，如何实现碳纳米管或石墨烯在微电极上的良好固定并形成可靠电连接对纳米器件的研究和制造具有重要意义。本项目将开展一种基于原子力显微镜(AFM)微观电场的纳米焊接方法研究。主要研究内容包括：AFM电场的仿真分析；基于热蒸镀原理的具有良好焊接效果的AFM导电探针镀层加工方法；基于场蒸发原理的可重复、高精度定点纳米焊接方法和实现技术。并通过对CNTFET及石墨烯纳米器件的定点焊接实验和性能测试研究，验证本项目研究的有效性，为CNT及石墨烯等纳米材料在纳米器件制造中的固定及可靠电连接提供可行技术。
双金属栅CMOS器件的可靠性退化机制及其抑制方法研究	金属互扩散;温度偏压不稳定性;双金属栅CMOS器件;热载流子注入;可靠性	本课题围绕着双金属高k栅CMOS器件的性能退化问题，重点研究集成环境下双金属互扩散对CMOS器件的偏压温度不稳定性（BTI）和热载流子注入（HCI）两大重要可靠性问题的影响。利用物理表征和数学建模的方法，预测金属原子在双金属栅结构中的热扩散运动，并建立双金属栅CMOS器件的可靠性退化耦合模型，进而提出抑制金属扩散引起器件可靠性退化的解决方案，以期为提升双金属栅CMOS器件的可靠性提供帮助。本课题的主要研究内容包括：1）研究金属通过扩散对高k栅介质造成的界面和体内缺陷的微观特性变化，包括缺陷的类型、数量、空间和能级分布等。2）研究金属扩散引起的CMOS器件的可靠性退化机制。3）建立CMOS集成环境下金属互扩散对双金属CMOS器件的性能退化模型，考虑了版图设计、工艺整合和栅叠层结构等因素。4）提出创新的双金属栅结构设计和CMOS工艺整合方案，以降低双金属互扩散对CMOS器件的可靠性的负面影响。
高k栅介质/双金属栅器件研究及制备	双金属栅;高k栅介质	微电子技术的迅速发展使器件特征尺寸不断减小，传统的多晶硅栅和SiON栅介质已不能满足器件小型化的要求。采用新型的高k栅介质和金属栅技术成为未来微电子技术的发展方向。本项目致力于新型高k栅介质/双金属栅器件工艺技术的研究，通过向传统Hf基氧化物中引入新的元素形成掺杂高k栅介质材料，使其具有更高的介电常数，更好的热力学和化学稳定性，更低的界面态密度，满足纳米 CMOS器件对高k栅介质的要求；选择合适的金属栅材料，通过导入新的掺杂元素和掺杂技术，在较大范围内实现金属栅功函数的调节，开发出先栅后源漏的新型双金属栅集成技术，满足纳米CMOS对金属栅的要求，对高k栅介质与双金属栅集成中的科学问题进行机理研究，克服普遍存在的费米钉扎效应，解决迁移率下降问题，制备出性能优良的高k栅介质/双金属栅CMOS器件，为我国在纳米器件及其关键技术研究领域获得自主知识产权作出贡献。
高k栅介质/金属栅结构CMOS器件的界面特性与有效功函数控制技术的基础研究	有效功函数控制;金属栅;界面特性;高k栅介质;纳米尺度CMOS器件	本课题围绕高k栅介质/金属栅结构CMOS器件中非常重要的界面问题，从器件结构设计和理论计算与建模的角度，重点研究各界面特性对器件性能的影响及其作用机制，以期从物理机制分析的角度为高k栅介质/金属栅结构CMOS器件的工艺优化与结构设计提供帮助。本课题的主要研究内容包括，(1)高k栅介质/金属栅系统的集成技术与界面微观特性研究。研究重点是，界面显微结构、显微化学及反应动力学等对器件性能的影响及作用机制。(2)高k栅介质/金属栅系统各界面对金属栅有效功函数的影响研究。研究重点是，明确澄清各界面对器件有效功函数及阈值电压偏移量的影响，并给出相应的工艺优化方案。(3)高k栅介质/金属栅系统的能带结构及物理机理分析研究。研究重点是，发展并建立适用于高k栅介质/金属栅结构的能带模型。另外，通过理论计算与工艺验证相结合，开展费米能级钉扎效应、界面偶极子效应及界面缺陷形成等界面问题的物理机理研究。