

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:07:55 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D1
* Solution:       comb_11 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.972 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      103|      103|  1.030 us|  1.030 us|  104|  104|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410  |test_Pipeline_VITIS_LOOP_62_5  |        6|        6|  60.000 ns|  60.000 ns|    6|    6|       no|
        |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469  |test_Pipeline_VITIS_LOOP_88_9  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_512      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   12518|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   764|    5790|   30203|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1592|    -|
|Register         |        -|     -|    5667|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   764|   11457|   44313|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    30|       2|      16|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U393                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U394                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U395                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U396                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U397                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U398                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U399                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U400                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U401                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U402                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U403                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U404                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U405                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U406                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U407                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U408                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U409                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U410                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U411                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U412                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U413                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U414                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U415                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U416                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U417                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U418                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U419                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U420                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U421                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U422                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U423                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U424                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U425                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U426                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U427                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U428                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U429                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U430                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U431                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U432                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U433                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U434                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U435                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U436                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U437                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U438                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U439                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U440                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U441                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U442                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U443                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U444                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U445                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U446                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U447                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U448                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U449                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U450                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U451                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U452                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U453                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U454                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U455                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U456                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U457                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U458                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U459                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U460                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U461                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U462                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U463                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U464                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U465                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U466                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_512      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410  |test_Pipeline_VITIS_LOOP_62_5  |        0|  420|  2774|  24466|    0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469  |test_Pipeline_VITIS_LOOP_88_9  |        0|   48|   855|   2852|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  764|  5790|  30203|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln114_10_fu_3409_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln114_2_fu_2368_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_3_fu_2374_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_4_fu_2380_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_5_fu_2386_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_6_fu_2400_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_7_fu_3401_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_8_fu_2406_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_9_fu_2412_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_10_fu_3361_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln115_1_fu_2296_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2310_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_3_fu_2316_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_4_fu_2322_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_5_fu_2328_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_6_fu_2342_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_7_fu_3353_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_8_fu_2348_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_9_fu_2354_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2290_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln116_1_fu_1729_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_1743_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_3_fu_1749_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_4_fu_1755_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_5_fu_1769_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_6_fu_2869_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln116_7_fu_2865_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln116_8_fu_1775_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_9_fu_2877_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln117_1_fu_1787_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_2_fu_1793_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_3_fu_1799_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_4_fu_1813_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_5_fu_1823_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_1781_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_1_fu_1841_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln118_2_fu_1855_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln118_3_fu_2888_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_fu_1835_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln119_fu_1441_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln120_2_fu_1367_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_3_fu_1373_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_4_fu_1379_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_5_fu_1393_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_6_fu_1711_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln120_7_fu_1399_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_8_fu_1405_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_9_fu_1719_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_2_fu_1473_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_3_fu_1479_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_4_fu_1485_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_5_fu_1499_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_6_fu_1880_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln121_7_fu_1505_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_8_fu_1511_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_9_fu_1888_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_1459_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln122_1_fu_2692_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_2_fu_2698_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_3_fu_2704_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_4_fu_2718_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_5_fu_3135_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_6_fu_2728_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln122_7_fu_3143_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2686_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln123_1_fu_2660_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_2_fu_2666_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_3_fu_2672_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_4_fu_3075_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_5_fu_3083_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln123_fu_2654_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln124_1_fu_2624_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_2_fu_2630_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_3_fu_3026_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_4_fu_3034_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_2618_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln125_1_fu_2544_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln125_2_fu_2558_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln125_3_fu_2568_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln125_fu_2538_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln126_1_fu_1653_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln126_fu_1647_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln127_fu_1637_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln130_10_fu_2012_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln130_11_fu_2042_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_12_fu_2022_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_13_fu_2132_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_14_fu_2142_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_15_fu_2152_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_16_fu_2158_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_17_fu_2168_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_18_fu_2178_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_19_fu_2898_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_1_fu_1937_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln130_20_fu_2188_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_21_fu_2234_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_22_fu_2244_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_23_fu_2254_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_24_fu_2937_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_25_fu_2971_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_26_fu_2952_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_27_fu_2280_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_28_fu_3007_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_29_fu_3287_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_2_fu_1589_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_30_fu_3017_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_31_fu_3333_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_32_fu_3381_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_33_fu_3429_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_34_fu_3510_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln130_35_fu_2036_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_36_fu_3323_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_37_fu_3375_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_38_fu_3423_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_39_fu_2418_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln130_3_fu_1599_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_40_fu_2966_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_41_fu_1985_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_42_fu_2947_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_4_fu_1605_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_5_fu_1615_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_6_fu_1989_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln130_7_fu_1621_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_8_fu_1631_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_9_fu_2006_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln130_fu_1931_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln131_1_fu_2458_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_2_fu_2452_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_3_fu_2469_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_4_fu_2463_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_fu_3547_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln132_1_fu_2502_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln132_2_fu_2513_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln132_fu_2508_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln133_1_fu_2584_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln133_2_fu_2596_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln133_fu_2590_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln134_1_fu_3038_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln134_2_fu_3050_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln134_fu_3044_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln135_1_fu_3097_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln135_2_fu_3109_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln135_fu_3103_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln136_1_fu_3157_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln136_2_fu_3169_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln136_fu_3163_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln137_fu_2734_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln138_10_fu_2765_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_11_fu_2770_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_12_fu_3578_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln138_1_fu_2740_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_2_fu_2745_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_3_fu_2776_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_4_fu_1663_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_5_fu_1669_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_6_fu_2751_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_7_fu_1675_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln138_8_fu_2756_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_9_fu_2760_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_fu_3213_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln139_1_fu_2782_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln139_2_fu_2829_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_3_fu_2788_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_4_fu_2794_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_5_fu_2800_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_6_fu_2806_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_7_fu_2812_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_8_fu_2817_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_9_fu_2823_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_fu_3601_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln140_1_fu_2841_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln140_2_fu_3229_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_3_fu_3233_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_4_fu_3237_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_5_fu_3243_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_fu_2835_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln141_1_fu_3255_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_2_fu_3259_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_3_fu_3264_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_fu_2847_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln142_1_fu_3449_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln142_fu_3445_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln143_fu_3460_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln144_fu_3472_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln50_10_fu_1191_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln50_11_fu_1197_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_12_fu_1203_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_13_fu_1209_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_15_fu_1222_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln50_16_fu_1228_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_17_fu_1234_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_18_fu_933_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln50_19_fu_1240_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_1_fu_1113_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_3_fu_1134_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_4_fu_1140_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln50_6_fu_1160_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_7_fu_1166_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_8_fu_1172_p2    |         +|   0|  0|   64|          64|          64|
    |arr_55_fu_1097_p2        |         +|   0|  0|   71|          64|          64|
    |arr_56_fu_1119_p2        |         +|   0|  0|   64|          64|          64|
    |arr_57_fu_1146_p2        |         +|   0|  0|   64|          64|          64|
    |arr_58_fu_1178_p2        |         +|   0|  0|   64|          64|          64|
    |arr_59_fu_1215_p2        |         +|   0|  0|   64|          64|          64|
    |arr_60_fu_1245_p2        |         +|   0|  0|   64|          64|          64|
    |arr_61_fu_2882_p2        |         +|   0|  0|   64|          64|          64|
    |arr_62_fu_1829_p2        |         +|   0|  0|   64|          64|          64|
    |arr_63_fu_1865_p2        |         +|   0|  0|   64|          64|          64|
    |arr_64_fu_1875_p2        |         +|   0|  0|   71|          64|          64|
    |arr_65_fu_1723_p2        |         +|   0|  0|   64|          64|          64|
    |arr_66_fu_1892_p2        |         +|   0|  0|   64|          64|          64|
    |arr_67_fu_1912_p2        |         +|   0|  0|   71|          64|          64|
    |grp_fu_831_p2            |         +|   0|  0|   71|          64|          64|
    |grp_fu_837_p2            |         +|   0|  0|   71|          64|          64|
    |grp_fu_843_p2            |         +|   0|  0|   71|          64|          64|
    |out1_w_10_fu_3249_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3269_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3454_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3466_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3478_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3629_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3568_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2519_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2602_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_3055_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_3115_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_3175_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3205_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3588_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3622_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3538_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|12518|       11699|       11699|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  166|         37|    1|         37|
    |grp_fu_535_p0  |   26|          5|   32|        160|
    |grp_fu_535_p1  |   26|          5|   32|        160|
    |grp_fu_539_p0  |   26|          5|   32|        160|
    |grp_fu_539_p1  |   26|          5|   32|        160|
    |grp_fu_543_p0  |   26|          5|   32|        160|
    |grp_fu_543_p1  |   26|          5|   32|        160|
    |grp_fu_547_p0  |   14|          3|   32|         96|
    |grp_fu_547_p1  |   20|          4|   32|        128|
    |grp_fu_551_p0  |   20|          4|   32|        128|
    |grp_fu_551_p1  |   20|          4|   32|        128|
    |grp_fu_555_p0  |   20|          4|   32|        128|
    |grp_fu_555_p1  |   20|          4|   32|        128|
    |grp_fu_559_p0  |   20|          4|   32|        128|
    |grp_fu_559_p1  |   20|          4|   32|        128|
    |grp_fu_563_p0  |   20|          4|   32|        128|
    |grp_fu_563_p1  |   20|          4|   32|        128|
    |grp_fu_567_p0  |   20|          4|   32|        128|
    |grp_fu_567_p1  |   20|          4|   32|        128|
    |grp_fu_571_p0  |   20|          4|   32|        128|
    |grp_fu_571_p1  |   20|          4|   32|        128|
    |grp_fu_575_p0  |   20|          4|   32|        128|
    |grp_fu_575_p1  |   20|          4|   32|        128|
    |grp_fu_579_p0  |   20|          4|   32|        128|
    |grp_fu_579_p1  |   20|          4|   32|        128|
    |grp_fu_583_p0  |   20|          4|   32|        128|
    |grp_fu_583_p1  |   20|          4|   32|        128|
    |grp_fu_587_p0  |   20|          4|   32|        128|
    |grp_fu_587_p1  |   20|          4|   32|        128|
    |grp_fu_591_p0  |   20|          4|   32|        128|
    |grp_fu_591_p1  |   20|          4|   32|        128|
    |grp_fu_595_p0  |   20|          4|   32|        128|
    |grp_fu_595_p1  |   20|          4|   32|        128|
    |grp_fu_599_p0  |   20|          4|   32|        128|
    |grp_fu_599_p1  |   20|          4|   32|        128|
    |grp_fu_603_p0  |   20|          4|   32|        128|
    |grp_fu_603_p1  |   20|          4|   32|        128|
    |grp_fu_607_p0  |   20|          4|   32|        128|
    |grp_fu_607_p1  |   20|          4|   32|        128|
    |grp_fu_611_p0  |   20|          4|   32|        128|
    |grp_fu_611_p1  |   20|          4|   32|        128|
    |grp_fu_615_p0  |   20|          4|   32|        128|
    |grp_fu_615_p1  |   20|          4|   32|        128|
    |grp_fu_619_p0  |   20|          4|   32|        128|
    |grp_fu_619_p1  |   20|          4|   32|        128|
    |grp_fu_623_p0  |   20|          4|   32|        128|
    |grp_fu_623_p1  |   20|          4|   32|        128|
    |grp_fu_627_p0  |   20|          4|   32|        128|
    |grp_fu_627_p1  |   20|          4|   32|        128|
    |grp_fu_631_p0  |   20|          4|   32|        128|
    |grp_fu_631_p1  |   20|          4|   32|        128|
    |grp_fu_635_p0  |   14|          3|   32|         96|
    |grp_fu_635_p1  |   14|          3|   32|         96|
    |grp_fu_639_p0  |   14|          3|   32|         96|
    |grp_fu_639_p1  |   14|          3|   32|         96|
    |grp_fu_643_p0  |   14|          3|   32|         96|
    |grp_fu_643_p1  |   14|          3|   32|         96|
    |grp_fu_647_p0  |   14|          3|   32|         96|
    |grp_fu_647_p1  |   14|          3|   32|         96|
    |grp_fu_651_p0  |   14|          3|   32|         96|
    |grp_fu_651_p1  |   14|          3|   32|         96|
    |grp_fu_655_p0  |   14|          3|   32|         96|
    |grp_fu_655_p1  |   14|          3|   32|         96|
    |grp_fu_659_p0  |   14|          3|   32|         96|
    |grp_fu_659_p1  |   14|          3|   32|         96|
    |grp_fu_663_p0  |   14|          3|   32|         96|
    |grp_fu_663_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1592|        326| 2313|       8890|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln114_2_reg_4678                                   |  64|   0|   64|          0|
    |add_ln114_6_reg_4683                                   |  64|   0|   64|          0|
    |add_ln114_8_reg_4688                                   |  28|   0|   28|          0|
    |add_ln114_9_reg_4693                                   |  28|   0|   28|          0|
    |add_ln115_2_reg_4658                                   |  64|   0|   64|          0|
    |add_ln115_6_reg_4663                                   |  64|   0|   64|          0|
    |add_ln115_8_reg_4668                                   |  28|   0|   28|          0|
    |add_ln115_9_reg_4673                                   |  28|   0|   28|          0|
    |add_ln116_2_reg_4546                                   |  64|   0|   64|          0|
    |add_ln116_5_reg_4551                                   |  64|   0|   64|          0|
    |add_ln116_8_reg_4556                                   |  28|   0|   28|          0|
    |add_ln116_9_reg_4826                                   |  28|   0|   28|          0|
    |add_ln117_5_reg_4566                                   |  28|   0|   28|          0|
    |add_ln119_reg_4426                                     |  64|   0|   64|          0|
    |add_ln120_2_reg_4356                                   |  64|   0|   64|          0|
    |add_ln120_5_reg_4361                                   |  64|   0|   64|          0|
    |add_ln120_7_reg_4366                                   |  28|   0|   28|          0|
    |add_ln120_8_reg_4371                                   |  28|   0|   28|          0|
    |add_ln121_2_reg_4444                                   |  64|   0|   64|          0|
    |add_ln121_5_reg_4449                                   |  64|   0|   64|          0|
    |add_ln121_7_reg_4454                                   |  28|   0|   28|          0|
    |add_ln121_8_reg_4459                                   |  28|   0|   28|          0|
    |add_ln122_1_reg_4769                                   |  64|   0|   64|          0|
    |add_ln122_4_reg_4774                                   |  64|   0|   64|          0|
    |add_ln122_6_reg_4784                                   |  28|   0|   28|          0|
    |add_ln123_1_reg_4749                                   |  64|   0|   64|          0|
    |add_ln123_3_reg_4754                                   |  64|   0|   64|          0|
    |add_ln124_2_reg_4729                                   |  64|   0|   64|          0|
    |add_ln124_reg_4724                                     |  64|   0|   64|          0|
    |add_ln126_1_reg_4516                                   |  64|   0|   64|          0|
    |add_ln127_reg_4506                                     |  64|   0|   64|          0|
    |add_ln130_15_reg_4602                                  |  66|   0|   66|          0|
    |add_ln130_1_reg_4596                                   |  28|   0|   28|          0|
    |add_ln130_20_reg_4607                                  |  67|   0|   67|          0|
    |add_ln130_22_reg_4617                                  |  66|   0|   66|          0|
    |add_ln130_23_reg_4627                                  |  65|   0|   65|          0|
    |add_ln130_27_reg_4643                                  |  65|   0|   65|          0|
    |add_ln130_30_reg_4836                                  |  66|   0|   66|          0|
    |add_ln130_39_reg_4698                                  |  28|   0|   28|          0|
    |add_ln130_3_reg_4489                                   |  66|   0|   66|          0|
    |add_ln130_5_reg_4495                                   |  66|   0|   66|          0|
    |add_ln130_8_reg_4501                                   |  66|   0|   66|          0|
    |add_ln131_3_reg_4704                                   |  28|   0|   28|          0|
    |add_ln137_reg_4789                                     |  28|   0|   28|          0|
    |add_ln138_3_reg_4795                                   |  28|   0|   28|          0|
    |add_ln138_5_reg_4526                                   |  28|   0|   28|          0|
    |add_ln138_7_reg_4531                                   |  28|   0|   28|          0|
    |add_ln139_2_reg_4801                                   |  28|   0|   28|          0|
    |add_ln140_1_reg_4811                                   |  28|   0|   28|          0|
    |add_ln140_reg_4806                                     |  28|   0|   28|          0|
    |add_ln141_reg_4816                                     |  28|   0|   28|          0|
    |add_ln50_18_reg_4039                                   |  64|   0|   64|          0|
    |ap_CS_fsm                                              |  36|   0|   36|          0|
    |arr_55_reg_4164                                        |  64|   0|   64|          0|
    |arr_56_reg_4169                                        |  64|   0|   64|          0|
    |arr_57_reg_4174                                        |  64|   0|   64|          0|
    |arr_58_reg_4179                                        |  64|   0|   64|          0|
    |arr_59_reg_4184                                        |  64|   0|   64|          0|
    |arr_60_reg_4189                                        |  64|   0|   64|          0|
    |arr_61_reg_4831                                        |  64|   0|   64|          0|
    |arr_62_reg_4571                                        |  64|   0|   64|          0|
    |arr_63_reg_4591                                        |  64|   0|   64|          0|
    |arr_reg_4023                                           |  64|   0|   64|          0|
    |conv36_reg_4004                                        |  32|   0|   64|         32|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_512_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4719                                      |  36|   0|   36|          0|
    |mul_ln128_reg_4464                                     |  64|   0|   64|          0|
    |mul_ln130_21_reg_4633                                  |  64|   0|   64|          0|
    |mul_ln130_24_reg_4648                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4866                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4871                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4881                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4886                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4891                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4926                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4911                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4709                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4714                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4841                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4846                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4851                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4856                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4916                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4921                                      |  29|   0|   29|          0|
    |out1_w_reg_4906                                        |  28|   0|   28|          0|
    |tmp_112_reg_4861                                       |   9|   0|    9|          0|
    |trunc_ln116_1_reg_4541                                 |  28|   0|   28|          0|
    |trunc_ln116_4_reg_4821                                 |  28|   0|   28|          0|
    |trunc_ln116_reg_4536                                   |  28|   0|   28|          0|
    |trunc_ln117_2_reg_4561                                 |  28|   0|   28|          0|
    |trunc_ln118_1_reg_4581                                 |  28|   0|   28|          0|
    |trunc_ln118_2_reg_4586                                 |  28|   0|   28|          0|
    |trunc_ln118_reg_4576                                   |  28|   0|   28|          0|
    |trunc_ln119_1_reg_4431                                 |  28|   0|   28|          0|
    |trunc_ln122_2_reg_4779                                 |  28|   0|   28|          0|
    |trunc_ln123_1_reg_4764                                 |  28|   0|   28|          0|
    |trunc_ln123_reg_4759                                   |  28|   0|   28|          0|
    |trunc_ln124_1_reg_4739                                 |  28|   0|   28|          0|
    |trunc_ln124_reg_4734                                   |  28|   0|   28|          0|
    |trunc_ln126_1_reg_4521                                 |  28|   0|   28|          0|
    |trunc_ln127_1_reg_4511                                 |  28|   0|   28|          0|
    |trunc_ln130_11_reg_4484                                |  28|   0|   28|          0|
    |trunc_ln130_2_reg_4469                                 |  28|   0|   28|          0|
    |trunc_ln130_31_reg_4612                                |  28|   0|   28|          0|
    |trunc_ln130_34_reg_4622                                |  56|   0|   56|          0|
    |trunc_ln130_37_reg_4876                                |  36|   0|   36|          0|
    |trunc_ln130_41_reg_4638                                |  28|   0|   28|          0|
    |trunc_ln130_43_reg_4653                                |  28|   0|   28|          0|
    |trunc_ln130_5_reg_4474                                 |  28|   0|   28|          0|
    |trunc_ln130_6_reg_4479                                 |  28|   0|   28|          0|
    |trunc_ln149_1_reg_3976                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3964                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3970                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4744                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4896                                     |  28|   0|   28|          0|
    |zext_ln114_10_reg_4336                                 |  32|   0|   64|         32|
    |zext_ln114_11_reg_4346                                 |  32|   0|   64|         32|
    |zext_ln114_1_reg_4224                                  |  32|   0|   64|         32|
    |zext_ln114_2_reg_4233                                  |  32|   0|   64|         32|
    |zext_ln114_3_reg_4244                                  |  32|   0|   64|         32|
    |zext_ln114_4_reg_4256                                  |  32|   0|   64|         32|
    |zext_ln114_5_reg_4269                                  |  32|   0|   64|         32|
    |zext_ln114_6_reg_4283                                  |  32|   0|   64|         32|
    |zext_ln114_7_reg_4297                                  |  32|   0|   64|         32|
    |zext_ln114_8_reg_4311                                  |  32|   0|   64|         32|
    |zext_ln114_9_reg_4325                                  |  32|   0|   64|         32|
    |zext_ln114_reg_4215                                    |  32|   0|   64|         32|
    |zext_ln115_reg_4376                                    |  32|   0|   64|         32|
    |zext_ln116_reg_4387                                    |  32|   0|   64|         32|
    |zext_ln117_reg_4398                                    |  32|   0|   64|         32|
    |zext_ln118_reg_4409                                    |  32|   0|   64|         32|
    |zext_ln119_reg_4418                                    |  32|   0|   64|         32|
    |zext_ln121_reg_4436                                    |  32|   0|   64|         32|
    |zext_ln50_1_reg_4125                                   |  32|   0|   64|         32|
    |zext_ln50_2_reg_4131                                   |  32|   0|   64|         32|
    |zext_ln50_3_reg_4138                                   |  32|   0|   64|         32|
    |zext_ln50_4_reg_4145                                   |  32|   0|   64|         32|
    |zext_ln50_5_reg_4154                                   |  32|   0|   64|         32|
    |zext_ln50_6_reg_4028                                   |  32|   0|   64|         32|
    |zext_ln50_reg_4014                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5667|   0| 6499|        832|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

