# ğŸš€ CHEAT SHEET - Demo RÃ¡pida
## Proyecto 3 - Grupo 7

---

## âš¡ COMANDOS ESENCIALES

```bash
# Activar entorno
source apio-env/bin/activate

# Flashear FPGA
apio upload

# Si necesitas recompilar
apio build && apio upload
```

---

## ğŸ¯ QUÃ‰ DEBE PASAR

1. **Display:** 15 â†’ 14 â†’ 13 â†’ ... â†’ 00
2. **LEDs:** 1111 â†’ 1110 â†’ ... â†’ 0000
3. **Tiempo:** ~0.67 seg por decremento
4. **Al llegar a 0:** Se detiene

---

## ğŸ’¬ RESPUESTAS RÃPIDAS

### "Â¿CÃ³mo funciona?"
"El CPU ejecuta un programa de 7 instrucciones almacenado en ROM:
carga 15 en A, luego loop: compara con 0, si no es 0 decrementa,
si es 0 termina. Los LEDs muestran bits 0-3 en binario, el display
muestra el valor en decimal."

### "Â¿EstÃ¡ hardcoded?"
"No. Es un programa que el CPU ejecuta instrucciÃ³n por instrucciÃ³n.
EstÃ¡ en la memoria ROM (instruction_memory.v) pero el CPU lo procesa
con fetch-decode-execute."

### "Â¿DÃ³nde estÃ¡ el programa?"
"En instruction_memory.v, lÃ­neas 25-52, en el bloque `initial`
para sÃ­ntesis. Son 7 instrucciones de 15 bits cada una."

### "Â¿QuÃ© frecuencia usa?"
"El reloj de la Go Board es 25 MHz. Lo divido con un contador
de 25 bits (div_clk). El CPU usa div_clk[24] que da ~1.5 Hz
para que el conteo sea visible."

---

## ğŸ“Š PARÃMETROS OPENLANE

Si piden ver parÃ¡metros del diseÃ±o:

**Ãrea:**
- Archivo: `runs/<run>/reports/final_summary_report.csv`
- Buscar: `chip_area_mm2` o `die_area_um2`

**Compuertas:**
- Archivo: `runs/<run>/reports/synthesis/1-synthesis.AREA_0.stat.rpt`
- Buscar: `Number of cells`

**GDS:**
- UbicaciÃ³n: `runs/<run>/results/final/gds/<design>.gds`
- Visualizar: KLayout

**Densidad:**
- Mapas en: `runs/<run>/reports/placement/` y `/routing/`

---

## ğŸ”§ ARQUITECTURA EN 30 SEGUNDOS

"CPU de 8 bits, arquitectura Harvard, instrucciones de 15 bits.
Tiene registros A y B, ALU de 16 operaciones, Program Counter,
registro de Status para flags. Soporta saltos condicionales.
Conectado a 4 LEDs y display de 7 segmentos vÃ­a mÃ³dulo sevenseg
que convierte binario a BCD."

---

## ğŸ“ PROGRAMA ASSEMBLY

```
0: MOV A, 15   ; Iniciar en 15
1: MOV B, 0    ; Loop: B = 0
2: CMP A, B    ; Comparar
3: JEQ 6       ; Si A==0, saltar a End
4: SUB A, 1    ; A = A - 1
5: JMP 1       ; Volver a Loop
6: MOV A, 0    ; End
```

---

## âš ï¸ SI ALGO FALLA

### FPGA no detectada
```bash
ls /dev/cu.*  # Ver dispositivos
# Reconectar cable USB
```

### Display no muestra
- Verificar lÃ³gica negativa en hardware.pcf
- Revisar conexiÃ³n fÃ­sica

### Muy rÃ¡pido/lento
- Cambiar bit del divisor en main.v
- Actual: [24] â‰ˆ 1.5 Hz

---

## âœ… CHECKLIST DEMO

- [ ] FPGA conectada
- [ ] `apio upload` ejecutado
- [ ] Display cuenta 15â†’0
- [ ] LEDs muestran binario
- [ ] ExplicaciÃ³n clara al ayudante

---

**Â¡Ã‰XITO!** ğŸ‰
