<stg><name>memcachedPipeline_response_r</name>


<trans_list>

<trans id="322" from="1" to="2">
<condition id="310">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="5" op_0_bw="5">
<![CDATA[
codeRepl:4  %br_outWordCounter_load = load i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name="br_outWordCounter_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="4" op_0_bw="5">
<![CDATA[
codeRepl:5  %tmp_140 = trunc i5 %br_outWordCounter_load to i4

]]></node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
codeRepl:6  %tmp = icmp eq i4 %tmp_140, 0

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:7  %outOpCode_load = load i8* @outOpCode, align 1

]]></node>
<StgValue><ssdm name="outOpCode_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:8  %errorCode_load = load i8* @errorCode, align 1

]]></node>
<StgValue><ssdm name="errorCode_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
codeRepl:9  br i1 %tmp, label %0, label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="25" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_s = icmp eq i4 %tmp_140, 1

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="26" bw="16" op_0_bw="16">
<![CDATA[
:1  %valueLength_load = load i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name="valueLength_load"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_s, label %3, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="30" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_94 = icmp eq i4 %tmp_140, 2

]]></node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="31" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_94, label %6, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_99 = icmp eq i4 %tmp_140, 3

]]></node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
</and_exp></or_exp>
</condition>

<node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_99, label %10, label %16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_104 = icmp eq i4 %tmp_140, 4

]]></node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_104, label %17, label %22

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_105 = icmp eq i4 %tmp_140, 5

]]></node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
</and_exp></or_exp>
</condition>

<node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_105, label %23, label %30

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_109 = icmp eq i4 %tmp_140, 6

]]></node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_109, label %31, label %32

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_113 = icmp eq i4 %tmp_140, 7

]]></node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_113, label %33, label %._crit_edge950

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_113" val="1"/>
</and_exp></or_exp>
</condition>

<node id="48" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="8" op_0_bw="16">
<![CDATA[
:2  %tmp_151 = trunc i16 %valueLength_load to i8

]]></node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %sel_tmp_i1 = icmp eq i8 %tmp_151, 7

]]></node>
<StgValue><ssdm name="sel_tmp_i1"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="58" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4  %sel_tmp2_i1 = icmp eq i8 %tmp_151, 6

]]></node>
<StgValue><ssdm name="sel_tmp2_i1"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  %sel_tmp4_i1 = icmp eq i8 %tmp_151, 5

]]></node>
<StgValue><ssdm name="sel_tmp4_i1"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="60" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %sel_tmp6_i1 = icmp eq i8 %tmp_151, 4

]]></node>
<StgValue><ssdm name="sel_tmp6_i1"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="61" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  %sel_tmp8_i = icmp eq i8 %tmp_151, 3

]]></node>
<StgValue><ssdm name="sel_tmp8_i"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:8  %sel_tmp10_i = icmp eq i8 %tmp_151, 2

]]></node>
<StgValue><ssdm name="sel_tmp10_i"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %sel_tmp12_i = icmp eq i8 %tmp_151, 1

]]></node>
<StgValue><ssdm name="sel_tmp12_i"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:22  store i16 0, i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="77" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:23  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_108 = icmp ugt i16 %valueLength_load, 4

]]></node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_108, label %24, label %._crit_edge945

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<node id="86" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_44 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_44, label %._crit_edge947, label %._crit_edge945

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge945:0  %tmp_112 = icmp ult i16 %valueLength_load, 5

]]></node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge945:1  br i1 %tmp_112, label %29, label %._crit_edge949

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="3" op_0_bw="16">
<![CDATA[
:0  %tmp_154 = trunc i16 %valueLength_load to i3

]]></node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="6" op_0_bw="6" op_1_bw="3" op_2_bw="3">
<![CDATA[
:1  %tmp_118 = call i6 @_ssdm_op_BitConcatenate.i6.i3.i3(i3 %tmp_154, i3 0)

]]></node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:3  %Hi_assign_1 = add i6 31, %tmp_118

]]></node>
<StgValue><ssdm name="Hi_assign_1"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="96" bw="1" op_0_bw="1" op_1_bw="6" op_2_bw="32">
<![CDATA[
:4  %tmp_155 = call i1 @_ssdm_op_BitSelect.i1.i6.i32(i6 %Hi_assign_1, i32 5)

]]></node>
<StgValue><ssdm name="tmp_155"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="4" op_0_bw="16">
<![CDATA[
:26  %tmp_174 = trunc i16 %valueLength_load to i4

]]></node>
<StgValue><ssdm name="tmp_174"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:40  store i16 0, i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:41  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge949:0  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="140" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge947:1  %tmp_V_37 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></node>
<StgValue><ssdm name="tmp_V_37"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="141" bw="32" op_0_bw="64">
<![CDATA[
._crit_edge947:2  %tmp_152 = trunc i64 %tmp_V_37 to i32

]]></node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="143" bw="8" op_0_bw="16">
<![CDATA[
._crit_edge947:4  %tmp_153 = trunc i16 %valueLength_load to i8

]]></node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="144" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:5  %sel_tmp_i4 = icmp eq i8 %tmp_153, 7

]]></node>
<StgValue><ssdm name="sel_tmp_i4"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="145" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:6  %sel_tmp2_i6 = icmp eq i8 %tmp_153, 6

]]></node>
<StgValue><ssdm name="sel_tmp2_i6"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="146" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:7  %sel_tmp4_i8 = icmp eq i8 %tmp_153, 5

]]></node>
<StgValue><ssdm name="sel_tmp4_i8"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="147" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:8  %sel_tmp6_i2 = icmp eq i8 %tmp_153, 4

]]></node>
<StgValue><ssdm name="sel_tmp6_i2"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:9  %sel_tmp8_i1 = icmp eq i8 %tmp_153, 3

]]></node>
<StgValue><ssdm name="sel_tmp8_i1"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="149" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:10  %sel_tmp10_i1 = icmp eq i8 %tmp_153, 2

]]></node>
<StgValue><ssdm name="sel_tmp10_i1"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="150" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge947:11  %sel_tmp12_i1 = icmp eq i8 %tmp_153, 1

]]></node>
<StgValue><ssdm name="sel_tmp12_i1"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="151" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge947:12  %newSel59_cast_cast = select i1 %sel_tmp12_i1, i4 1, i4 3

]]></node>
<StgValue><ssdm name="newSel59_cast_cast"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge947:13  %or_cond5 = or i1 %sel_tmp12_i1, %sel_tmp10_i1

]]></node>
<StgValue><ssdm name="or_cond5"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="153" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge947:14  %newSel8 = select i1 %sel_tmp8_i1, i4 7, i4 -1

]]></node>
<StgValue><ssdm name="newSel8"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="154" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge947:15  %or_cond6 = or i1 %sel_tmp8_i1, %sel_tmp6_i2

]]></node>
<StgValue><ssdm name="or_cond6"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="155" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge947:16  %newSel63_cast_cast = select i1 %sel_tmp4_i8, i8 31, i8 63

]]></node>
<StgValue><ssdm name="newSel63_cast_cast"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="156" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge947:17  %or_cond7 = or i1 %sel_tmp4_i8, %sel_tmp2_i6

]]></node>
<StgValue><ssdm name="or_cond7"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="157" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge947:18  %newSel9 = select i1 %sel_tmp_i4, i8 127, i8 -1

]]></node>
<StgValue><ssdm name="newSel9"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="158" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge947:19  %newSel2 = select i1 %or_cond5, i4 %newSel59_cast_cast, i4 %newSel8

]]></node>
<StgValue><ssdm name="newSel2"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="159" bw="8" op_0_bw="4">
<![CDATA[
._crit_edge947:20  %newSel67_cast = zext i4 %newSel2 to i8

]]></node>
<StgValue><ssdm name="newSel67_cast"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge947:21  %or_cond8 = or i1 %or_cond5, %or_cond6

]]></node>
<StgValue><ssdm name="or_cond8"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="161" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge947:22  %newSel7 = select i1 %or_cond7, i8 %newSel63_cast_cast, i8 %newSel9

]]></node>
<StgValue><ssdm name="newSel7"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="162" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge947:23  %tempKeep_V = select i1 %or_cond8, i8 %newSel67_cast, i8 %newSel7

]]></node>
<StgValue><ssdm name="tempKeep_V"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="163" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge947:24  %tmp_114 = icmp ugt i16 %valueLength_load, 8

]]></node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="164" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge947:25  %tmp_115 = add i16 -8, %valueLength_load

]]></node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="165" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge947:26  %tmp_116 = select i1 %tmp_114, i16 %tmp_115, i16 0

]]></node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="166" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge947:27  store i16 %tmp_116, i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="167" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge947:28  %tmp_117 = icmp eq i16 %tmp_116, 0

]]></node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="168" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge947:29  br i1 %tmp_117, label %25, label %26

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="0"/>
</and_exp></or_exp>
</condition>

<node id="170" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_119 = icmp ult i16 %tmp_116, 5

]]></node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="0"/>
</and_exp></or_exp>
</condition>

<node id="171" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_119, label %27, label %._crit_edge948

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="0"/>
<literal name="tmp_119" val="1"/>
</and_exp></or_exp>
</condition>

<node id="173" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 6, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="0"/>
</and_exp></or_exp>
</condition>

<node id="176" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge948:0  br label %28

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<node id="178" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<node id="179" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %28

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="184" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
</and_exp></or_exp>
</condition>

<node id="186" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_43 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
</and_exp></or_exp>
</condition>

<node id="187" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_43, label %18, label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="190" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_V_36 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></node>
<StgValue><ssdm name="tmp_V_36"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="191" bw="32" op_0_bw="64">
<![CDATA[
:2  %tmp_149 = trunc i64 %tmp_V_36 to i32

]]></node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="193" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  %tmp_107 = icmp ult i16 %valueLength_load, 5

]]></node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="194" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_107, label %19, label %20

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="0"/>
</and_exp></or_exp>
</condition>

<node id="196" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 5, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="0"/>
</and_exp></or_exp>
</condition>

<node id="197" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  %tmp_111 = add i16 %valueLength_load, -4

]]></node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="0"/>
</and_exp></or_exp>
</condition>

<node id="198" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  store i16 %tmp_111, i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="0"/>
</and_exp></or_exp>
</condition>

<node id="199" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %21

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="201" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="202" bw="4" op_0_bw="16">
<![CDATA[
:1  %tmp_150 = trunc i16 %valueLength_load to i4

]]></node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="203" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_110 = add i4 4, %tmp_150

]]></node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="204" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:3  %sel_tmp_i = icmp eq i4 %tmp_110, 7

]]></node>
<StgValue><ssdm name="sel_tmp_i"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="205" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %sel_tmp2_i = icmp eq i4 %tmp_110, 6

]]></node>
<StgValue><ssdm name="sel_tmp2_i"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="206" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:5  %sel_tmp4_i = icmp eq i4 %tmp_110, 5

]]></node>
<StgValue><ssdm name="sel_tmp4_i"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="207" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:6  %sel_tmp6_i = icmp eq i4 %tmp_150, 0

]]></node>
<StgValue><ssdm name="sel_tmp6_i"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="208" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:7  %newSel49_cast_cast = select i1 %sel_tmp4_i, i8 31, i8 63

]]></node>
<StgValue><ssdm name="newSel49_cast_cast"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="209" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8  %or_cond = or i1 %sel_tmp4_i, %sel_tmp2_i

]]></node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="210" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:9  %newSel = select i1 %sel_tmp_i, i8 127, i8 -1

]]></node>
<StgValue><ssdm name="newSel"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="211" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:10  %newSel1 = select i1 %or_cond, i8 %newSel49_cast_cast, i8 %newSel

]]></node>
<StgValue><ssdm name="newSel1"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="212" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:11  %tempOutput_keep_V = select i1 %sel_tmp6_i, i8 15, i8 %newSel1

]]></node>
<StgValue><ssdm name="tempOutput_keep_V"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
<literal name="tmp_107" val="1"/>
</and_exp></or_exp>
</condition>

<node id="213" bw="0" op_0_bw="0">
<![CDATA[
:12  br label %21

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="218" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<node id="220" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_103 = icmp eq i8 %errorCode_load, 1

]]></node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<node id="221" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_103, label %11, label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="223" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_143 = icmp eq i8 %outOpCode_load, 8

]]></node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="224" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_144 = icmp eq i8 %outOpCode_load, 4

]]></node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="225" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %tmp_145 = or i1 %tmp_144, %tmp_143

]]></node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="226" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_146 = icmp eq i8 %outOpCode_load, 1

]]></node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="227" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %tmp_147 = or i1 %tmp_146, %tmp_145

]]></node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<node id="228" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_147, label %._crit_edge942, label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<node id="230" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_106 = icmp eq i8 %outOpCode_load, 0

]]></node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<node id="231" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_106, label %14, label %._crit_edge943

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="235">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_106" val="1"/>
</and_exp></or_exp>
</condition>

<node id="233" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 4, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<node id="236" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge943:0  br label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>

<node id="238" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge942:0  store i5 0, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>

<node id="239" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge942:1  br label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="1"/>
</and_exp></or_exp>
</condition>

<node id="241" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 7, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="1"/>
</and_exp></or_exp>
</condition>

<node id="242" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<node id="246" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="240">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="248" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_97 = or i8 %errorCode_load, %outOpCode_load

]]></node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="240">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="249" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_98 = icmp eq i8 %tmp_97, 0

]]></node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="240">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="250" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_98, label %7, label %8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="252" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_100 = icmp eq i8 %outOpCode_load, 0

]]></node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="253" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_101 = icmp eq i8 %outOpCode_load, 4

]]></node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="254" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %or_cond5_90 = or i1 %tmp_100, %tmp_101

]]></node>
<StgValue><ssdm name="or_cond5_90"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="255" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_102 = icmp eq i8 %errorCode_load, 1

]]></node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="256" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %or_cond6_91 = and i1 %or_cond5_90, %tmp_102

]]></node>
<StgValue><ssdm name="or_cond6_91"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="257" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5  %p_1_cast_cast_cast = select i1 %or_cond6_91, i32 134217728, i32 0

]]></node>
<StgValue><ssdm name="p_1_cast_cast_cast"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<node id="258" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %._crit_edge939

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="260" bw="32" op_0_bw="32">
<![CDATA[
:0  %resp_ValueConvertTemp_V_load = load i32* @resp_ValueConvertTemp_V, align 4

]]></node>
<StgValue><ssdm name="resp_ValueConvertTemp_V_load"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="261" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %p_Val2_11 = add i32 4, %resp_ValueConvertTemp_V_load

]]></node>
<StgValue><ssdm name="p_Val2_11"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="262" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2  store i32 %p_Val2_11, i32* @resp_ValueConvertTemp_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="263" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_11, i32 24, i32 31)

]]></node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="264" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_2_i = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_11, i32 16, i32 23)

]]></node>
<StgValue><ssdm name="p_Result_2_i"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="265" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %p_Result_4_i = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_11, i32 8, i32 15)

]]></node>
<StgValue><ssdm name="p_Result_4_i"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="266" bw="8" op_0_bw="32">
<![CDATA[
:6  %tmp_142 = trunc i32 %p_Val2_11 to i8

]]></node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="267" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8">
<![CDATA[
:7  %tmp_i = call i32 @_ssdm_op_BitConcatenate.i32.i8.i8.i8.i8(i8 %tmp_142, i8 %p_Result_4_i, i8 %p_Result_2_i, i8 %p_Result_i)

]]></node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<node id="268" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %._crit_edge939

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="272" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge939:2  store i5 3, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="274" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge939:4  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="276" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_42 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="277" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_92 = icmp eq i8 %outOpCode_load, 0

]]></node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="278" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %p_not = icmp ne i8 %errorCode_load, 1

]]></node>
<StgValue><ssdm name="p_not"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="279" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp46 = and i1 %tmp_92, %p_not

]]></node>
<StgValue><ssdm name="tmp46"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="280" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %or_cond913_not = and i1 %tmp46, %tmp_42

]]></node>
<StgValue><ssdm name="or_cond913_not"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="281" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  %tmp_93 = icmp eq i8 %errorCode_load, 1

]]></node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="282" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6  %or_cond3_87 = or i1 %or_cond913_not, %tmp_93

]]></node>
<StgValue><ssdm name="or_cond3_87"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="283" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7  %or_cond915_not = xor i1 %or_cond3_87, true

]]></node>
<StgValue><ssdm name="or_cond915_not"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="284" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8  %or_cond4_88 = and i1 %tmp_92, %or_cond915_not

]]></node>
<StgValue><ssdm name="or_cond4_88"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="285" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %or_cond4_88, label %._crit_edge937, label %_ifconv

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="287" bw="248" op_0_bw="248">
<![CDATA[
_ifconv:0  %p_Val2_8 = load i248* @outMetadataTempBuffer_V, align 16

]]></node>
<StgValue><ssdm name="p_Val2_8"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="288" bw="32" op_0_bw="32" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:1  %p_Result_4 = call i32 @_ssdm_op_PartSelect.i32.i248.i32.i32(i248 %p_Val2_8, i32 8, i32 39)

]]></node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="289" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:2  %tmp_95 = add i32 -8, %p_Result_4

]]></node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="290" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:3  store i32 %tmp_95, i32* @resp_ValueConvertTemp_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="291" bw="16" op_0_bw="32">
<![CDATA[
_ifconv:4  %tmp_141 = trunc i32 %tmp_95 to i16

]]></node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="292" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ifconv:5  store i16 %tmp_141, i16* @valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="293" bw="96" op_0_bw="96" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:6  %p_Result_5 = call i96 @_ssdm_op_PartSelect.i96.i248.i32.i32(i248 %p_Val2_8, i32 124, i32 219)

]]></node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="294" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:7  %p_Result_6 = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %p_Val2_8, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="297" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:10  %tmp_50 = or i8 %errorCode_load, %outOpCode_load

]]></node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="298" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:11  %tmp_51 = icmp eq i8 %tmp_50, 0

]]></node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="300" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:13  %p_Result_3 = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %p_Val2_8, i32 112, i32 119)

]]></node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="302" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:15  %tmp_96 = icmp ne i8 %outOpCode_load, 0

]]></node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="303" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:16  %or_cond7_89 = or i1 %tmp_96, %tmp_93

]]></node>
<StgValue><ssdm name="or_cond7_89"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="304" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:17  br i1 %or_cond7_89, label %.critedge, label %._crit_edge938

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="0"/>
</and_exp></or_exp>
</condition>

<node id="306" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge938:0  %tmp_V = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="0"/>
</and_exp></or_exp>
</condition>

<node id="307" bw="16" op_0_bw="16" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge938:1  %tempVar_V = call i16 @_ssdm_op_PartSelect.i16.i248.i32.i32(i248 %p_Val2_8, i32 8, i32 23)

]]></node>
<StgValue><ssdm name="tempVar_V"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="0"/>
</and_exp></or_exp>
</condition>

<node id="308" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge938:2  %br_valueLengthTemp_V = add i16 %tempVar_V, 20

]]></node>
<StgValue><ssdm name="br_valueLengthTemp_V"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="0"/>
</and_exp></or_exp>
</condition>

<node id="309" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge938:3  br label %4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="1"/>
</and_exp></or_exp>
</condition>

<node id="311" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
.critedge:0  %p_cast_cast_cast = select i1 %tmp_93, i16 32, i16 24

]]></node>
<StgValue><ssdm name="p_cast_cast_cast"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="or_cond7_89" val="1"/>
</and_exp></or_exp>
</condition>

<node id="312" bw="0" op_0_bw="0">
<![CDATA[
.critedge:1  br label %4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="317" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:3  store i5 2, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="330" bw="1" op_0_bw="1" op_1_bw="248" op_2_bw="32">
<![CDATA[
:0  %tmp_41 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i248P(i248* @metadataBuffer_rf_V_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="331" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_41, label %1, label %._crit_edge936

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="333" bw="248" op_0_bw="248" op_1_bw="248">
<![CDATA[
:0  %tmp_V_35 = call i248 @_ssdm_op_Read.ap_fifo.volatile.i248P(i248* @metadataBuffer_rf_V_V)

]]></node>
<StgValue><ssdm name="tmp_V_35"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="334" bw="0" op_0_bw="248" op_1_bw="248">
<![CDATA[
:1  store i248 %tmp_V_35, i248* @outMetadataTempBuffer_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="335" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %p_Result_s = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %tmp_V_35, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="336" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 %p_Result_s, i8* @outOpCode, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="337" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_s_86 = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %tmp_V_35, i32 112, i32 119)

]]></node>
<StgValue><ssdm name="p_Result_s_86"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="338" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  store i8 %p_Result_s_86, i8* @errorCode, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="339" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:6  store i5 1, i5* @br_outWordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="187" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="8" op_3_bw="112" op_4_bw="64" op_5_bw="8" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i1* %respOutput_V_last_V, i8* %respOutput_V_keep_V, i112* %respOutput_V_user_V, i64* %respOutput_V_data_V, [5 x i8]* @p_str3, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i64* @valueBuffer_rf_V_V, [8 x i8]* @str1538, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1539, [1 x i8]* @str1539, [8 x i8]* @str1538)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="0" op_1_bw="248" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i248* @metadataBuffer_rf_V_V, [8 x i8]* @str1534, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1535, [1 x i8]* @str1535, [8 x i8]* @str1534)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str164) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="27" bw="64" op_0_bw="64">
<![CDATA[
:2  %p_Val2_12 = load i64* @xtrasBuffer_V, align 8

]]></node>
<StgValue><ssdm name="p_Val2_12"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_113" val="1"/>
</and_exp></or_exp>
</condition>

<node id="49" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 3544368444630782533, i112 0, i8 -1, i1 true)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_113" val="1"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge950

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge950:0  br label %34

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="54" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_52 = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %p_Val2_12, i32 32, i32 63)

]]></node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="64" op_0_bw="32">
<![CDATA[
:1  %p_Result_23 = zext i32 %tmp_52 to i64

]]></node>
<StgValue><ssdm name="p_Result_23"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="64" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:10  %newSel87_cast_cast = select i1 %sel_tmp12_i, i4 1, i4 3

]]></node>
<StgValue><ssdm name="newSel87_cast_cast"/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:11  %or_cond1 = or i1 %sel_tmp12_i, %sel_tmp10_i

]]></node>
<StgValue><ssdm name="or_cond1"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:12  %newSel3 = select i1 %sel_tmp8_i, i4 7, i4 -1

]]></node>
<StgValue><ssdm name="newSel3"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:13  %or_cond2 = or i1 %sel_tmp8_i, %sel_tmp6_i1

]]></node>
<StgValue><ssdm name="or_cond2"/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:14  %newSel91_cast_cast = select i1 %sel_tmp4_i1, i8 31, i8 63

]]></node>
<StgValue><ssdm name="newSel91_cast_cast"/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:15  %or_cond3 = or i1 %sel_tmp4_i1, %sel_tmp2_i1

]]></node>
<StgValue><ssdm name="or_cond3"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:16  %newSel4 = select i1 %sel_tmp_i1, i8 127, i8 -1

]]></node>
<StgValue><ssdm name="newSel4"/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:17  %newSel5 = select i1 %or_cond1, i4 %newSel87_cast_cast, i4 %newSel3

]]></node>
<StgValue><ssdm name="newSel5"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="72" bw="8" op_0_bw="4">
<![CDATA[
:18  %newSel95_cast = zext i4 %newSel5 to i8

]]></node>
<StgValue><ssdm name="newSel95_cast"/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:19  %or_cond4 = or i1 %or_cond1, %or_cond2

]]></node>
<StgValue><ssdm name="or_cond4"/></StgValue>
</operation>

<operation id="207" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="74" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:20  %newSel6 = select i1 %or_cond3, i8 %newSel91_cast_cast, i8 %newSel4

]]></node>
<StgValue><ssdm name="newSel6"/></StgValue>
</operation>

<operation id="208" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:21  %tempOutput_keep_V_5 = select i1 %or_cond4, i8 %newSel95_cast, i8 %newSel6

]]></node>
<StgValue><ssdm name="tempOutput_keep_V_5"/></StgValue>
</operation>

<operation id="209" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:24  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_23, i112 0, i8 %tempOutput_keep_V_5, i1 true)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="0"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="0" op_0_bw="0">
<![CDATA[
:25  br label %34

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="211" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:2  %Hi_assign = add i6 -1, %tmp_118

]]></node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="212" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5  %rev = xor i1 %tmp_155, true

]]></node>
<StgValue><ssdm name="rev"/></StgValue>
</operation>

<operation id="213" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="7" op_0_bw="6">
<![CDATA[
:6  %tmp_156 = zext i6 %Hi_assign_1 to i7

]]></node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>

<operation id="214" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %tmp_157 = call i64 @llvm.part.select.i64(i64 %p_Val2_12, i32 63, i32 0)

]]></node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="215" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:8  %tmp_158 = sub i7 32, %tmp_156

]]></node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="216" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:9  %tmp_159 = add i7 -32, %tmp_156

]]></node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="217" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:10  %tmp_160 = select i1 %rev, i7 %tmp_158, i7 %tmp_159

]]></node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="218" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %tmp_161 = select i1 %rev, i64 %tmp_157, i64 %p_Val2_12

]]></node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="219" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:12  %tmp_162 = sub i7 63, %tmp_160

]]></node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="220" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="64" op_0_bw="7">
<![CDATA[
:13  %tmp_163 = zext i7 %tmp_162 to i64

]]></node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="221" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="33" op_0_bw="33" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:14  %st = call i33 @_ssdm_op_PartSelect.i33.i64.i32.i32(i64 %tmp_161, i32 31, i32 63)

]]></node>
<StgValue><ssdm name="st"/></StgValue>
</operation>

<operation id="222" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="64" op_0_bw="33">
<![CDATA[
:15  %tmp_164 = zext i33 %st to i64

]]></node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="223" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:16  %sf = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %tmp_161, i32 32, i32 63)

]]></node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="224" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="64" op_0_bw="32">
<![CDATA[
:17  %tmp_165 = zext i32 %sf to i64

]]></node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="225" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:18  %tmp_166 = select i1 %rev, i64 %tmp_164, i64 %tmp_165

]]></node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="226" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:19  %tmp_167 = lshr i64 -1, %tmp_163

]]></node>
<StgValue><ssdm name="tmp_167"/></StgValue>
</operation>

<operation id="227" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:20  %p_Result_21 = and i64 %tmp_166, %tmp_167

]]></node>
<StgValue><ssdm name="p_Result_21"/></StgValue>
</operation>

<operation id="228" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="7" op_0_bw="6">
<![CDATA[
:21  %tmp_169 = sext i6 %Hi_assign to i7

]]></node>
<StgValue><ssdm name="tmp_169"/></StgValue>
</operation>

<operation id="229" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:22  %tmp_170 = sub i7 63, %tmp_169

]]></node>
<StgValue><ssdm name="tmp_170"/></StgValue>
</operation>

<operation id="230" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="64" op_0_bw="7">
<![CDATA[
:23  %tmp_171 = zext i7 %tmp_170 to i64

]]></node>
<StgValue><ssdm name="tmp_171"/></StgValue>
</operation>

<operation id="231" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:24  %tmp_172 = lshr i64 -1, %tmp_171

]]></node>
<StgValue><ssdm name="tmp_172"/></StgValue>
</operation>

<operation id="232" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="117" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:25  %p_Result_22 = and i64 %p_Result_21, %tmp_172

]]></node>
<StgValue><ssdm name="p_Result_22"/></StgValue>
</operation>

<operation id="233" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:27  %sel_tmp6_i3 = icmp eq i4 %tmp_174, 4

]]></node>
<StgValue><ssdm name="sel_tmp6_i3"/></StgValue>
</operation>

<operation id="234" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:28  %sel_tmp8_i2 = icmp eq i4 %tmp_174, 3

]]></node>
<StgValue><ssdm name="sel_tmp8_i2"/></StgValue>
</operation>

<operation id="235" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:29  %sel_tmp10_i2 = icmp eq i4 %tmp_174, 2

]]></node>
<StgValue><ssdm name="sel_tmp10_i2"/></StgValue>
</operation>

<operation id="236" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="122" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:30  %sel_tmp12_i2 = icmp eq i4 %tmp_174, 1

]]></node>
<StgValue><ssdm name="sel_tmp12_i2"/></StgValue>
</operation>

<operation id="237" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:31  %newSel73_cast_cast = select i1 %sel_tmp12_i2, i4 1, i4 3

]]></node>
<StgValue><ssdm name="newSel73_cast_cast"/></StgValue>
</operation>

<operation id="238" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="124" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:32  %or_cond9 = or i1 %sel_tmp12_i2, %sel_tmp10_i2

]]></node>
<StgValue><ssdm name="or_cond9"/></StgValue>
</operation>

<operation id="239" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:33  %newSel10 = select i1 %sel_tmp8_i2, i4 7, i4 -1

]]></node>
<StgValue><ssdm name="newSel10"/></StgValue>
</operation>

<operation id="240" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:34  %or_cond10 = or i1 %sel_tmp8_i2, %sel_tmp6_i3

]]></node>
<StgValue><ssdm name="or_cond10"/></StgValue>
</operation>

<operation id="241" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="127" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:35  %newSel11 = select i1 %or_cond9, i4 %newSel73_cast_cast, i4 %newSel10

]]></node>
<StgValue><ssdm name="newSel11"/></StgValue>
</operation>

<operation id="242" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="128" bw="5" op_0_bw="4">
<![CDATA[
:36  %newSel81_cast = zext i4 %newSel11 to i5

]]></node>
<StgValue><ssdm name="newSel81_cast"/></StgValue>
</operation>

<operation id="243" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="129" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:37  %or_cond11 = or i1 %or_cond9, %or_cond10

]]></node>
<StgValue><ssdm name="or_cond11"/></StgValue>
</operation>

<operation id="244" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
:38  %tempOutput_keep_V_4 = select i1 %or_cond11, i5 %newSel81_cast, i5 -1

]]></node>
<StgValue><ssdm name="tempOutput_keep_V_4"/></StgValue>
</operation>

<operation id="245" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="131" bw="8" op_0_bw="5">
<![CDATA[
:39  %tmp_keep_V_3 = sext i5 %tempOutput_keep_V_4 to i8

]]></node>
<StgValue><ssdm name="tmp_keep_V_3"/></StgValue>
</operation>

<operation id="246" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="134" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:42  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_22, i112 0, i8 %tmp_keep_V_3, i1 true)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="247" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<node id="135" bw="0" op_0_bw="0">
<![CDATA[
:43  br label %._crit_edge949

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="248" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge947:0  %p_Result_7 = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %p_Val2_12, i32 32, i32 63)

]]></node>
<StgValue><ssdm name="p_Result_7"/></StgValue>
</operation>

<operation id="249" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge947:3  %p_Result_20 = call i64 @_ssdm_op_BitConcatenate.i64.i32.i32(i32 %tmp_152, i32 %p_Result_7)

]]></node>
<StgValue><ssdm name="p_Result_20"/></StgValue>
</operation>

<operation id="250" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_117" val="0"/>
<literal name="tmp_119" val="1"/>
</and_exp></or_exp>
</condition>

<node id="174" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge948

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="251" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="181" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %tmp_last_V_2 = phi i1 [ true, %25 ], [ false, %._crit_edge948 ]

]]></node>
<StgValue><ssdm name="tmp_last_V_2"/></StgValue>
</operation>

<operation id="252" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="182" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
:1  %tmp_keep_V_4 = phi i8 [ %tempKeep_V, %25 ], [ -1, %._crit_edge948 ]

]]></node>
<StgValue><ssdm name="tmp_keep_V_4"/></StgValue>
</operation>

<operation id="253" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="0"/>
<literal name="tmp_105" val="1"/>
<literal name="tmp_108" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<node id="183" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_20, i112 0, i8 %tmp_keep_V_4, i1 %tmp_last_V_2)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="254" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="189" bw="32" op_0_bw="64">
<![CDATA[
:0  %tmp_148 = trunc i64 %p_Val2_12 to i32

]]></node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="255" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="192" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="32">
<![CDATA[
:3  %p_Result_19 = call i64 @_ssdm_op_BitConcatenate.i64.i32.i32(i32 %tmp_149, i32 %tmp_148)

]]></node>
<StgValue><ssdm name="p_Result_19"/></StgValue>
</operation>

<operation id="256" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="215" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %tmp_last_V_1 = phi i1 [ true, %19 ], [ false, %20 ]

]]></node>
<StgValue><ssdm name="tmp_last_V_1"/></StgValue>
</operation>

<operation id="257" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="216" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
:1  %tmp_keep_V_1 = phi i8 [ %tempOutput_keep_V, %19 ], [ -1, %20 ]

]]></node>
<StgValue><ssdm name="tmp_keep_V_1"/></StgValue>
</operation>

<operation id="258" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_104" val="1"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<node id="217" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_19, i112 0, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="259" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="235">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_103" val="0"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_106" val="1"/>
</and_exp></or_exp>
</condition>

<node id="234" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge943

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="260" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<node id="244" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
:0  %tmp_last_V = phi i1 [ false, %11 ], [ true, %._crit_edge942 ], [ false, %._crit_edge943 ]

]]></node>
<StgValue><ssdm name="tmp_last_V"/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<node id="245" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 0, i112 0, i8 -1, i1 %tmp_last_V)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="262" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="270" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
._crit_edge939:0  %tmp_data_V_3 = phi i32 [ %tmp_i, %7 ], [ %p_1_cast_cast_cast, %8 ]

]]></node>
<StgValue><ssdm name="tmp_data_V_3"/></StgValue>
</operation>

<operation id="263" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="271" bw="64" op_0_bw="32">
<![CDATA[
._crit_edge939:1  %tmp_data_V_4 = zext i32 %tmp_data_V_3 to i64

]]></node>
<StgValue><ssdm name="tmp_data_V_4"/></StgValue>
</operation>

<operation id="264" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<node id="273" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
._crit_edge939:3  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %tmp_data_V_4, i112 0, i8 -1, i1 false)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="265" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="312">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="tmp_51" val="0"/>
</and_exp></or_exp>
</condition>

<node id="295" bw="64" op_0_bw="64" op_1_bw="48" op_2_bw="8" op_3_bw="8">
<![CDATA[
_ifconv:8  %p_Result_15 = call i64 @_ssdm_op_BitConcatenate.i64.i48.i8.i8(i48 0, i8 %p_Result_6, i8 -127)

]]></node>
<StgValue><ssdm name="p_Result_15"/></StgValue>
</operation>

<operation id="266" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="311">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="296" bw="64" op_0_bw="64" op_1_bw="48" op_2_bw="8" op_3_bw="8">
<![CDATA[
_ifconv:9  %p_Result_16 = call i64 @_ssdm_op_BitConcatenate.i64.i48.i8.i8(i48 262144, i8 %p_Result_6, i8 -127)

]]></node>
<StgValue><ssdm name="p_Result_16"/></StgValue>
</operation>

<operation id="267" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="299" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:12  %tempOutput_data_V = select i1 %tmp_51, i64 %p_Result_16, i64 %p_Result_15

]]></node>
<StgValue><ssdm name="tempOutput_data_V"/></StgValue>
</operation>

<operation id="268" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="301" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
_ifconv:14  %p_Result_17 = call i64 @llvm.part.set.i64.i8(i64 %tempOutput_data_V, i8 %p_Result_3, i32 56, i32 63)

]]></node>
<StgValue><ssdm name="p_Result_17"/></StgValue>
</operation>

<operation id="269" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="314" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:0  %xtrasBuffer_V_new = phi i64 [ 0, %.critedge ], [ %tmp_V, %._crit_edge938 ]

]]></node>
<StgValue><ssdm name="xtrasBuffer_V_new"/></StgValue>
</operation>

<operation id="270" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="315" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
:1  %p_0492_1 = phi i16 [ %p_cast_cast_cast, %.critedge ], [ %br_valueLengthTemp_V, %._crit_edge938 ]

]]></node>
<StgValue><ssdm name="p_0492_1"/></StgValue>
</operation>

<operation id="271" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="316" bw="112" op_0_bw="112" op_1_bw="16" op_2_bw="96">
<![CDATA[
:2  %p_Result_18 = call i112 @_ssdm_op_BitConcatenate.i112.i16.i96(i16 %p_0492_1, i96 %p_Result_5)

]]></node>
<StgValue><ssdm name="p_Result_18"/></StgValue>
</operation>

<operation id="272" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="318" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_17, i112 %p_Result_18, i8 -1, i1 false)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="273" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="248">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_s" val="1"/>
<literal name="or_cond4_88" val="0"/>
</and_exp></or_exp>
</condition>

<node id="319" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %._crit_edge937

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="274" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="251">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="321" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1">
<![CDATA[
._crit_edge937:0  %xtrasBuffer_V_flag_8 = phi i1 [ false, %3 ], [ true, %4 ], [ false, %._crit_edge939 ], [ false, %15 ], [ true, %21 ], [ false, %17 ], [ false, %34 ], [ true, %28 ], [ false, %._crit_edge949 ]

]]></node>
<StgValue><ssdm name="xtrasBuffer_V_flag_8"/></StgValue>
</operation>

<operation id="275" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="251">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="322" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0" op_6_bw="64" op_7_bw="0" op_8_bw="64">
<![CDATA[
._crit_edge937:1  %xtrasBuffer_V_new_8 = phi i64 [ undef, %3 ], [ %xtrasBuffer_V_new, %4 ], [ undef, %._crit_edge939 ], [ undef, %15 ], [ %tmp_V_36, %21 ], [ undef, %17 ], [ undef, %34 ], [ %tmp_V_37, %28 ], [ undef, %._crit_edge949 ]

]]></node>
<StgValue><ssdm name="xtrasBuffer_V_new_8"/></StgValue>
</operation>

<operation id="276" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="251">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="323" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge937:2  br i1 %xtrasBuffer_V_flag_8, label %mergeST, label %.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="277" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="252">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="xtrasBuffer_V_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<node id="325" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
mergeST:0  store i64 %xtrasBuffer_V_new_8, i64* @xtrasBuffer_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="278" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="252">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="xtrasBuffer_V_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<node id="326" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="279" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<node id="328" bw="0" op_0_bw="0">
<![CDATA[
.new:0  br label %35

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="280" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<node id="340" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %._crit_edge936

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="281" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="342" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge936:0  br label %35

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="282" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="344" bw="0">
<![CDATA[
:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
