set_property PACKAGE_PIN E26 [get_ports {seg[7]}]
set_property PACKAGE_PIN J26 [get_ports {seg[6]}]
set_property PACKAGE_PIN H26 [get_ports {seg[5]}]
set_property PACKAGE_PIN H21 [get_ports {seg[4]}]
set_property PACKAGE_PIN G21 [get_ports {seg[3]}]
set_property PACKAGE_PIN H23 [get_ports {seg[2]}]
set_property PACKAGE_PIN H24 [get_ports {seg[1]}]
set_property PACKAGE_PIN J21 [get_ports {seg[0]}]
set_property PACKAGE_PIN E10 [get_ports clk]
set_property PACKAGE_PIN F8 [get_ports rst]
set_property PACKAGE_PIN AF12 [get_ports btn]

set_property IOSTANDARD LVCMOS18 [get_ports {seg[7]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[6]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[5]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[4]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[3]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[2]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[1]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg[0]}]

set_property IOSTANDARD LVCMOS18 [get_ports clk]
set_property IOSTANDARD LVCMOS18 [get_ports rst]
set_property IOSTANDARD LVCMOS18 [get_ports btn]

set_property PACKAGE_PIN A23 [get_ports {seg_sel_n[15]}]
set_property PACKAGE_PIN A24 [get_ports {seg_sel_n[14]}]
set_property PACKAGE_PIN D26 [get_ports {seg_sel_n[13]}]
set_property PACKAGE_PIN C26 [get_ports {seg_sel_n[12]}]
set_property PACKAGE_PIN A20 [get_ports {seg_sel_n[11]}]
set_property PACKAGE_PIN J25 [get_ports {seg_sel_n[10]}]
set_property PACKAGE_PIN J24 [get_ports {seg_sel_n[9]}]
set_property PACKAGE_PIN H22 [get_ports {seg_sel_n[8]}]
set_property PACKAGE_PIN K21 [get_ports {seg_sel_n[7]}]
set_property PACKAGE_PIN L23 [get_ports {seg_sel_n[6]}]
set_property PACKAGE_PIN B25 [get_ports {seg_sel_n[5]}]
set_property PACKAGE_PIN B26 [get_ports {seg_sel_n[4]}]
set_property PACKAGE_PIN C24 [get_ports {seg_sel_n[3]}]
set_property PACKAGE_PIN D21 [get_ports {seg_sel_n[2]}]
set_property PACKAGE_PIN C22 [get_ports {seg_sel_n[1]}]
set_property PACKAGE_PIN B20 [get_ports {seg_sel_n[0]}]

set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[15]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[14]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[13]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[12]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[11]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[10]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[9]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[8]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[7]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[6]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[5]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[4]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[3]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[2]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[1]}]
set_property IOSTANDARD LVCMOS18 [get_ports {seg_sel_n[0]}]

## clock
create_clock -period 10.000 -name sysClk -waveform {0.000 5.000} [get_ports clk]

create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list clk_IBUF_BUFG]]
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe0]
set_property port_width 32 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {u_RegFile32/q[10]_21[0]} {u_RegFile32/q[10]_21[1]} {u_RegFile32/q[10]_21[2]} {u_RegFile32/q[10]_21[3]} {u_RegFile32/q[10]_21[4]} {u_RegFile32/q[10]_21[5]} {u_RegFile32/q[10]_21[6]} {u_RegFile32/q[10]_21[7]} {u_RegFile32/q[10]_21[8]} {u_RegFile32/q[10]_21[9]} {u_RegFile32/q[10]_21[10]} {u_RegFile32/q[10]_21[11]} {u_RegFile32/q[10]_21[12]} {u_RegFile32/q[10]_21[13]} {u_RegFile32/q[10]_21[14]} {u_RegFile32/q[10]_21[15]} {u_RegFile32/q[10]_21[16]} {u_RegFile32/q[10]_21[17]} {u_RegFile32/q[10]_21[18]} {u_RegFile32/q[10]_21[19]} {u_RegFile32/q[10]_21[20]} {u_RegFile32/q[10]_21[21]} {u_RegFile32/q[10]_21[22]} {u_RegFile32/q[10]_21[23]} {u_RegFile32/q[10]_21[24]} {u_RegFile32/q[10]_21[25]} {u_RegFile32/q[10]_21[26]} {u_RegFile32/q[10]_21[27]} {u_RegFile32/q[10]_21[28]} {u_RegFile32/q[10]_21[29]} {u_RegFile32/q[10]_21[30]} {u_RegFile32/q[10]_21[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe1]
set_property port_width 32 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {u_RegFile32/q[11]_20[0]} {u_RegFile32/q[11]_20[1]} {u_RegFile32/q[11]_20[2]} {u_RegFile32/q[11]_20[3]} {u_RegFile32/q[11]_20[4]} {u_RegFile32/q[11]_20[5]} {u_RegFile32/q[11]_20[6]} {u_RegFile32/q[11]_20[7]} {u_RegFile32/q[11]_20[8]} {u_RegFile32/q[11]_20[9]} {u_RegFile32/q[11]_20[10]} {u_RegFile32/q[11]_20[11]} {u_RegFile32/q[11]_20[12]} {u_RegFile32/q[11]_20[13]} {u_RegFile32/q[11]_20[14]} {u_RegFile32/q[11]_20[15]} {u_RegFile32/q[11]_20[16]} {u_RegFile32/q[11]_20[17]} {u_RegFile32/q[11]_20[18]} {u_RegFile32/q[11]_20[19]} {u_RegFile32/q[11]_20[20]} {u_RegFile32/q[11]_20[21]} {u_RegFile32/q[11]_20[22]} {u_RegFile32/q[11]_20[23]} {u_RegFile32/q[11]_20[24]} {u_RegFile32/q[11]_20[25]} {u_RegFile32/q[11]_20[26]} {u_RegFile32/q[11]_20[27]} {u_RegFile32/q[11]_20[28]} {u_RegFile32/q[11]_20[29]} {u_RegFile32/q[11]_20[30]} {u_RegFile32/q[11]_20[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe2]
set_property port_width 32 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {u_RegFile32/q[13]_18[0]} {u_RegFile32/q[13]_18[1]} {u_RegFile32/q[13]_18[2]} {u_RegFile32/q[13]_18[3]} {u_RegFile32/q[13]_18[4]} {u_RegFile32/q[13]_18[5]} {u_RegFile32/q[13]_18[6]} {u_RegFile32/q[13]_18[7]} {u_RegFile32/q[13]_18[8]} {u_RegFile32/q[13]_18[9]} {u_RegFile32/q[13]_18[10]} {u_RegFile32/q[13]_18[11]} {u_RegFile32/q[13]_18[12]} {u_RegFile32/q[13]_18[13]} {u_RegFile32/q[13]_18[14]} {u_RegFile32/q[13]_18[15]} {u_RegFile32/q[13]_18[16]} {u_RegFile32/q[13]_18[17]} {u_RegFile32/q[13]_18[18]} {u_RegFile32/q[13]_18[19]} {u_RegFile32/q[13]_18[20]} {u_RegFile32/q[13]_18[21]} {u_RegFile32/q[13]_18[22]} {u_RegFile32/q[13]_18[23]} {u_RegFile32/q[13]_18[24]} {u_RegFile32/q[13]_18[25]} {u_RegFile32/q[13]_18[26]} {u_RegFile32/q[13]_18[27]} {u_RegFile32/q[13]_18[28]} {u_RegFile32/q[13]_18[29]} {u_RegFile32/q[13]_18[30]} {u_RegFile32/q[13]_18[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe3]
set_property port_width 32 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {u_RegFile32/q[12]_19[0]} {u_RegFile32/q[12]_19[1]} {u_RegFile32/q[12]_19[2]} {u_RegFile32/q[12]_19[3]} {u_RegFile32/q[12]_19[4]} {u_RegFile32/q[12]_19[5]} {u_RegFile32/q[12]_19[6]} {u_RegFile32/q[12]_19[7]} {u_RegFile32/q[12]_19[8]} {u_RegFile32/q[12]_19[9]} {u_RegFile32/q[12]_19[10]} {u_RegFile32/q[12]_19[11]} {u_RegFile32/q[12]_19[12]} {u_RegFile32/q[12]_19[13]} {u_RegFile32/q[12]_19[14]} {u_RegFile32/q[12]_19[15]} {u_RegFile32/q[12]_19[16]} {u_RegFile32/q[12]_19[17]} {u_RegFile32/q[12]_19[18]} {u_RegFile32/q[12]_19[19]} {u_RegFile32/q[12]_19[20]} {u_RegFile32/q[12]_19[21]} {u_RegFile32/q[12]_19[22]} {u_RegFile32/q[12]_19[23]} {u_RegFile32/q[12]_19[24]} {u_RegFile32/q[12]_19[25]} {u_RegFile32/q[12]_19[26]} {u_RegFile32/q[12]_19[27]} {u_RegFile32/q[12]_19[28]} {u_RegFile32/q[12]_19[29]} {u_RegFile32/q[12]_19[30]} {u_RegFile32/q[12]_19[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 1 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list btn_posedge]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk_IBUF_BUFG]
