# seat-control

Sistema de control de un asiento de automÃ³vil para una FPGA ([DE0-Nano][2])

## ğŸ“‹ Ãndice

- â” [Â¿QuÃ© es?](#-qÃºe-es)
- ğŸ”¨ [Build](#-build)
- ğŸ–¥ï¸ [Prueba del sistema](#ï¸-prueba-del-sistema)
- ğŸ“œ [Licencia](#-licencia)
- ğŸ”§ [Posibles mejoras](#-posibles-mejoras)

## â” Â¿QÃºe es?

Este proyecto intenta recrear el funcionamiento de un asiento de automÃ³vil con memoria y control de posiciÃ³n para el respaldo y la banqueta de este. Se ha desorrado como el proyecto final de una asignatura dedicada al diseÃ±o e implementaciÃ³n de sistemas digitales, como pueden ser las FPGAs.

El propÃ³sito principal fue el de aprender cÃ³mo se desarrolla cÃ³digo para un dispositivo externo a la mÃ¡quina con la que programamos, como puede ser una FPGA o un microcontrolador. AdemÃ¡s de ello, aprender cÃ³mo funcionan estos dispositivos y las ventajas y desventajas que proporcionan, ademÃ¡s de sus limitaciones a la hora de usarse en el mundo real.

El sistema permite realizar las siguientes acciones:

- Subir y bajar el respaldo / banqueta del asiento.
- FunciÃ³n de memorizaciÃ³n y recuperaciÃ³n de hasta dos posiciones definidas por el usuario del respaldo y la banqueta.
- LÃ­mites por software y hardware configurables de lo mucho que se pueden mover los motores.
- FunciÃ³n que calibraciÃ³n para establecer los lÃ­mites de movimiento.
- LEDs indicadores de estado.

---

Placa para la que se realizÃ³ el programa ([DE0-Nano][2]):

<div style="display: flex; gap: 1%">
    <img src="./media/fpga_off.jpg" alt="FPGA_1" style="width: 49.5%">
    <img src="./media/fpga_on.jpg" alt="FPGA_2" style="width: 49.5%">
</div>

## ğŸ”¨ Build

Los requisitos para poder correr este programa serÃ¡n:

- [Git](https://git-scm.com/downloads)
- [Quartus II][1] (version 18.1 o superior)

> ğŸ“**Nota:** La estructura este repositorio es mÃ©ramente demostrativa, organizando el cÃ³digo en dos directorios, `src` para el cÃ³digo fuente y `test` para el cÃ³digo de pruebas del sistema. Estos archivos son redundandes puesto que vienen incluidos dentro del fichero `seat-control.qar`, el cual actua como archivo comprimido de un proyecto para el programa [Quartus II][1].

El primer paso serÃ¡ clonar este repositorio mediante el siguiente comando:

```bash
git clone https://github.com/dtx1007/seat-control
cd seat-control
```

El proyecto estÃ¡ empaquetado dentro del fichero `seat-control.qar`, lo Ãºnico que hay que hacer es abrir el programa [Quartus II][1] e importar dicho proyecto mediante la opciÃ³n del menÃº del programa `Project > Restore Archived Project...`, la cual nos preguntarÃ¡ por la ruta del archivo `seat-control.qar` y una ruta donde guardar el proyecto que se crearÃ¡.

Una vez el proyecto termine de crearse, simplemente serÃ¡ necesario compilar el mismo pulsado `Ctrl + L` o usando el botÃ³n de la interfaz.

## ğŸ–¥ï¸ Prueba del sistema

Existen dos formas de probar el sistema, sobre el hardware real o mediante una simulaciÃ³n.

### Sobre hardware real

La placa sobre la cual se ha ejecutado este programa es una [DE0-Nano][2], la cual contiene una FPGA Cyclon IV de Altera.

Para cargar el programa dentro de la placa, lo que debemos hacer es abrir la herramienta del programador que incluye [Quartus II][1] en su menÃº de programa `Tools > Programmer`. Al iniar esta herramienta serÃ¡ necesario conectar la placa a nustro equipo para que esta sea detectada, una vez ocurra esto, simplemente se ha de pulsar el botÃ³n `Start` y el proceso de carga se realizarÃ¡ automÃ¡ticamente.

Con fines didÃ¡cticos, en vez de conectar la placa directamente a otros componentes como podrÃ­an ser motores o encoders, para comprobar el funcionamiento correcto de esta, se utilizÃ³ una placa de interruptores adicional que simulaba los compoenentes externos que podrÃ­an llegar a conectarse.

---

Placa de interruptores:

![Switch board](./media/switch_board.jpg)

### Mediante una simulaciÃ³n

Es posible probar el funcionamiento del sistema sin tener el hardware fÃ­sico para el cual fue diseÃ±ado gracias al banco de pruebas que se proporciona con el proyecto. Esto no es mas que una simulaciÃ³n de diferentes entradas que se le podrÃ­an dar al hardware real, permitiendo observar cÃ³mo este se comportarÃ­a.

Para ejecutar el banco de pruebas, harÃ¡ falta modificar lÃ©vemente el proyecto para que compile dicha simulaciÃ³n y, se necesitarÃ¡ un programa adicional llamado ModelSim-Altera.

> ğŸ“**Nota:** El programa de simulaciÃ³n ModelSim-Altera solo se encuentra disponible en versiones mÃ¡s antiguas del softare [Quartus II][1], concretamente, la versiÃ³n que se recomienda en este proyecto (la 18.1) trae consigo la posibilida de instalar dicho programa de simulaciÃ³n en el setup inicial.

> â—**Importante:** Es necesario configurar [Quartus II][1] para que pueda ejecutar correctamente el programa de simulaciÃ³n, la guÃ­a oficial se encuentra en el siguiente [enlace](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-examples/quartus/simulation-nativelink-howto.html).

La Ãºnica modificaciÃ³n que se ha de realizar es la de tomar como base, el sistema que no tiene divisores de reloj incorporados, esto es simplemente porque los tiempos en simulaciÃ³n se harÃ­an muy largos y la prueba no estÃ¡ pensada para que existan este tipo de retardos adicionales. Para realizar esto simplemente se ha de acceder a la configuraciÃ³n del proyecto mediante la opciÃ³n del menÃº `Assignments > Settings...` y en la pestaÃ±a de `General` cambiar el campo `Top-level entity` de `SISTEMA` a `sistema_sin_clk_div`.

Tras hacer esto se debe recompilar el proyecto usando `Ctrl + L` o mediante el botÃ³n de la interfaz.

Una vez el programa se haya terminado de compilar, se puede ejecutar la simulaciÃ³n desde la opciÃ³n del menÃº `Tools > Run Simulation Tool > RTL Simulation`. Esto harÃ¡ que se abra el programa de simulaciÃ³n y se ejecute este con unos valores predefinidos, mostrÃ¡ndonos una grÃ¡fica en el tiempo con el estado de todas las seÃ±ales del sistema.

## ğŸ“œ Licencia

Este proyecto se adhiere a los principios de la [Licencia MIT](https://choosealicense.com/licenses/mit/#), garantizando la libertad para usar, modificar y distribuir el software con mÃ­nimas restricciones.

## ğŸ”§ Posibles mejoras

- **Simplificar el diseÃ±o:** actualmente, la implementaciÃ³n se basa en definir diferentes componenetes de VHDL de manera aislada y, posteriormente, instanciarlos todos en un solo componenete principal que se encarga de controlar al resto. Este proceso se podrÃ­a simplificar, moviendo gran parte de los componentes y sus funciones a una librerÃ­a externa y rompiendo el sistema en piezas mÃ¡s simples.
- **Reducir el nÃºmero de condicionales y variables boleanas:** la implementaciÃ³n actual emplea una gran cantidad de variables boleanas a modo de flags para comunicar ciertos estados entre los diferentes componenetes y procesos, abusando en cierta manera de muchos condicionales debido a ello.

[1]: https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html (Quartus II Download)
[2]: https://www.terasic.com.tw/cgi-bin/page/archive.pl?No=593 (Terasic DE0-Nano)
