<!DOCTYPE html>
<html lang="ja">
   <head>

   <meta charset="utf-8">
   <meta name="viewport" content="width=device-width">
   <meta name="format-detection" content="telephone=no, address=no, email=no">
   

   <base href="https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/">

   <meta property="og:site_name" content="Coelacanth&#39;s Dream">
   <meta name="twitter:card" content="summary">
   <meta property="og:type" content="article">
   <title>Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread? | Coelacanth&#39;s Dream</title>
   <meta property="og:title" content="Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread? | Coelacanth&#39;s Dream">
   <meta name="twitter:title" content="Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread? | Coelacanth&#39;s Dream">

   <link rel="canonical" href="https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/">
   <meta name="description" content="APISAK (@TUM_APISAK) / Twitter 氏が Alder Lake-S の SiSoftware の実行結果を発見、それを Twitter にて共有した。 そして、結果には Alder Lake-S のコア、スレッド数、キャッシュ容量が記されており、Alder Lake-S の">
   <meta property="og:description" content="APISAK (@TUM_APISAK) / Twitter 氏が Alder Lake-S の SiSoftware の実行結果を発見、それを Twitter にて共有した。 そして、結果には Alder Lake-S のコア、スレッド数、キャッシュ容量が記されており、Alder Lake-S の">
   <meta name="twitter:description" content="APISAK (@TUM_APISAK) / Twitter 氏が Alder Lake-S の SiSoftware の実行結果を発見、それを Twitter にて共有した。 そして、結果には Alder Lake-S のコア、スレッド数、キャッシュ容量が記されており、Alder Lake-S の">
   <meta property="og:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
   <meta name="twitter:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
   <meta name="url" content="https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/">
   <meta property="og:url" content="https://www.coelacanth-dream.com/posts/2020/10/06/intel-adls-benchmark-cache/">
   <meta property="og:locale" content="ja_JP">
   <meta name="author" content="Umio Yasuno">
   <meta name="copyright" content="&copy; 2019 - 2020 Umio-Yasuno">
   <meta name="keywords" content="Alder Lake">
<link rel="preload" href="https://www.coelacanth-dream.com/css/side.min.css" as="style">
      <link rel="preload" href="https://www.coelacanth-dream.com/css/footer.min.css" as="style">
         <link rel="prefetch" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style">
         <link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
html {
   background-size: cover;
   background-attachment: fixed;
   background-image: radial-gradient(farthest-corner, #004141 88%, #003232 94%, #001919 100%);
   background-repeat: no-repeat;
   font-size: 11.5pt;
}
main {
   display: grid;
   grid-template-rows: repeat(6, auto) 3rem;
   grid-template-columns: 1vw 1vw auto 4vw;
   row-gap: 20px;
}
header {
   grid-row: 2 / 3;
   grid-column: 3 / -2;
   word-spacing: 100vw;
   overflow-wrap: normal;
}
.site_title {
   font: normal 1.9rem/2.3rem monospace;
   text-decoration: none;
   margin-left: auto;
   text-align: end;
}
.site_title a {
   color: #819BA1;
   text-shadow: -4px 2px 1.8rem #748B90;
   padding: 0;
}
.site_title a:hover {
   color: #90B4BD;
   text-shadow: -4px 2px 1.8rem #81A2AA;
   text-decoration: none;
}
.site_title .lain_e {
   display: inline-block;
   font: normal .8em/.8em monospace;
   padding: 0 .2em .15em .2em;
   margin: 0 -3px 0 0;
   vertical-align: middle;

   background-color: rgba(0,0,0, .2);
   border-radius: 100%;
   transform: rotateZ(-24deg);
}
.site_title a:hover .lain_e {
   background-color: rgba(0,0,0, .5);
}
a {
   color: #9CDEFF;
   text-decoration: none;
   padding: 0 .3rem 0 .28rem;
   margin: 0;
}
.text {
   color: snow;
   box-sizing: border-box;
   overflow-wrap: break-word;
   font-size: 1rem;
   line-height: 1.78rem;
   overflow-x: auto;
   grid-row: 3 / -3;
   grid-column: 1 / -1;
}
article > p {
   letter-spacing: .016rem;
   margin: .3rem 0;
}
article > p::before {
   padding-right: .55rem;
   content: ' ';
}
footer, .home, .posts, .tags, .categories {
   opacity: 0;
 
}
.side {
   transform: translateX(100vw);
   position: fixed;
      right: 2px;
      bottom: 1.3rem;
}
footer {
   grid-row: 6 / -2;
   grid-column: 1 / -1;
   position: fixed;
   right: 100vw;
}
article {
   display: grid;
   grid-template-rows: auto;
   grid-template-columns: .5% 1% auto 2%;
   row-gap: 8px;
}
article > * {
   grid-column: 3 / -1;
}
article > h1 ~ * {
   display: none;

}
h1 {

   color: #FFA020;
   font: normal 1.2rem/1.7rem sans-serif;
   grid-column: 2 / -1;
   margin: 1rem 0;
   overflow-wrap: break-word;
   word-break: break-word;
   padding-bottom: 100vh;
}
 
.head_category_block {
   grid-column: 3 / -1;
   display: flex;
   flex-flow: row wrap;
   column-gap: .1rem;
   font: normal 1rem/1.5rem sans-serif;
   color: #D5FDD5;
}
.head_category_lower {
   color: #87CEEB;
}
article a {
   font-size: .95rem;
   padding: 0 .25rem;
   word-break: break-word;
   overflow-wrap: break-word;
}
   .slide_menu {
      display: none;
   }
@media (min-width: 840px) {
   main {
      display: grid;
      grid-template-rows: 8px 8px repeat(3, auto) 6vh;
      grid-template-columns: 224px 14px 12px auto .8rem;
      row-gap: 36px;
   }
   article {
      grid-template-columns: .5% 1% auto 2%;
   }
   .text {
      grid-row: 1 / -2;
      grid-column: 3 / -1;
      border-bottom: 1px solid #468E76;
      padding-top: 12px;
   }
   article > * {
      grid-column: 3 / -1;
   }
   h1 {
      grid-column: 1 /-1;
   }
   .head_category_block {
      grid-column: 2 / -1;
   }
   header > .site_title {
      display: none;
   }
   .site_title {
      font-size: 28px;
      max-width: 100%;
   }
   .site_title .lain_e {
      font: normal 24px/1.2rem monospace;
      padding: 0 5px 4px 5px;
      vertical-align: middle;
   }
   .page_title {
      grid-row: 2 / 3;
      grid-column: 3 / -1;

 
   }
   .side {
      display: unset;
      transform: unset;
      height: 94vh;
      width: 208px;
      position: fixed;
         top: 2vh;
         right: unset;
         bottom: unset;
         left: 8px;
      padding: 20px 12px 0 8px;
      color: #20B2AA;
      border-right: 1px solid #2D5A4B;
      font-size: 1rem;
      background-color: rgba(0,0,0, .01);

      overflow: scroll;
      scrollbar-width: thin;
      scrollbar-color: rgba(0,128,128, .2) rgba(0,0,0,0);
   }
   .side_block {
      display: none;
   }
}
.crt {
   background-image: linear-gradient(to bottom, rgba(0, 0, 0, 0) 64%, whitesmoke 100%);
   background-size: 100% 1.2vh;
   background-repeat: repeat-y;
   width: 100%;
   height: 100%;
   opacity: .014;
   position: fixed;
   top: 0;
   left: 0;
   pointer-events: none;
}
</style>

      <link rel="icon" href="https://www.coelacanth-dream.com/favicon.ico">
      <link rel="apple-touch-icon" sizes="180x180" href="https://www.coelacanth-dream.com/image/coelacanth_dream-180x180.png">
   </head>
   <body>
      <main>
         <header><div class="site_title">
   <a href="https://www.coelacanth-dream.com/">Co<span class="lain_e">e</span>lacanth's Dream</a><br>

</div>
</header>
         <link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">
<article class="text" itemscope itemtype="http://schema.org/Article">
<div class="head_category_block"><a href="https://www.coelacanth-dream.com/categories/cpu/" class="head_category_lower">CPU</a>/<a href="https://www.coelacanth-dream.com/categories/hardware/" class="head_category_lower">Hardware</a>/<a href="https://www.coelacanth-dream.com/categories/intel/" class="head_category_lower">Intel</a></div><h1 itemprop="headline name">Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成　【追記 2020-10-07】16-Core/24-Thread?</h1>

<p><a href="https://twitter.com/TUM_APISAK" rel="noreferrer" target="_blank">APISAK (@TUM_APISAK) / Twitter</a> 氏が <em>Alder Lake-S</em> の SiSoftware の実行結果を発見、それを Twitter にて共有した。<br />
そして、結果には <em>Alder Lake-S</em> のコア、スレッド数、キャッシュ容量が記されており、<em>Alder Lake-S</em> のベールがまた少し上げられることとなる。<br />
<span class="thread_link"><a href="https://ranker.sisoftware.co.uk/show_system.php?q=cea598ab93aa98a193b5d2efc9bb86a0c9f4d2ba87a1d9e4c2a7c2ffcfe99aa79f&amp;l=en" rel="noreferrer" target="_blank">Details for Computer/Device Intel Alder Lake Client Platform Alder Lake Client System (Intel AlderLake-S ADP-S DRR4 CRB) : SiSoftware Official Live Ranker</a></span>
</p>

<h2 id="page_index">Index</h2>
<div class="page_index">
   <ul>
<li><a href="#adl-s-spec-guess">Alder Lake-S の構成推測</a></li>
<li><a href="#enable-htt">有効にされている HTT</a></li>
<li><a href="#adl-memory-gpu">Alder Lake のメモリと GPU</a></li>
</ul>

</div>


<h2 id="adl-s-spec-guess">Alder Lake-S の構成推測</h2>

<p>発見された <em>Alder Lake-S</em> の構成は、16-Core/32-Thread、L2キャッシュ 10x1.25MB、L3キャッシュ 30MB となっている。<br />
16-Core に対して L2キャッシュ 10基という一見奇妙なものだが、これまでの情報から詳細を推測することが可能だ。</p>


<ins datetime="2020-10-07:00+09:00">
	<span class="insbegin">（追記&ensp;2020/10/07）</span>
   <div class="ins-content">
   SiSoftware の実行結果において、CPU系ベンチマークの行の Capacity 部が 24T(Thread) となっており、どちらかのコアは HTT が無効化されているものと思われます。<br />
CPUコア全体を 1つのトポロジとして検出し、コアあたりのスレッド数の違いに対応できなかったがために、16-Core/32-Thread と認識されたのではないかと考えられます。
   </div>
	<span class="insend">（追記終了）</span>
</ins>
<br>


<p>まず、<em>Alder Lake</em> は <em>Core系アーキテクチャ: Golden Cove</em> と <em>Atom系アーキテクチャ: Gracemont</em> を組み合わせたハイブリッド構成であることが、Intel Architecture Day 2020 にて明かされている。<sup class="footnote-ref" id="fnref:intel-arch-day-2020"><a href="#fn:intel-arch-day-2020">1</a></sup></p>

<p>次に、デスクトップ向けとされる <em>Alder Lake-S</em> は <span class="complement">今は削除されてしまっているが</span>
 それぞれ 8-Core ずつ、計 16-Core が最大規模の構成になると思われる。<sup class="footnote-ref" id="fnref:adl-core-atom-config"><a href="#fn:adl-core-atom-config">2</a></sup><br />
今回発見された <em>Alder Lake-S</em> はその最大規模のものだろう。</p>

<p>10基の L2キャッシュに関してだが、現 <em>Atom系アーキテクチャ</em> の <a href="https://www.coelacanth-dream.com/tags/tremont">Tremont</a> では、4-Core とそれらで共有する L2キャッシュでタイル(またはクラスタ) を構成している。<br />
恐らく、この構成が次 <em>Atom系アーキテクチャ</em> である <em>Gracemont</em> でも引き継がれており、<em>Golden Cove 8-Core (8x L2) + Gracemont 2-Tile(8-Core, 2x L2)</em> 、合わせて L2キャッシュ 10基として認識されたものと思われる。</p>

<p><em>Tremont</em> では共有する L2キャッシュ容量を 1MB から 4.5MB までの範囲で選択可能となっており、現世代のハイブリッドプロセッサ <a href="https://www.coelacanth-dream.com/tags/lakefield">Lakefield</a> では 1.5MB としている。<br />
<em>Alder Lake-S</em> の Atom側が L2キャッシュ容量が 1.25MB とすると、<em>Lakefield</em> より小さいことになるが、異なるアーキテクチャとトポロジのキャッシュ容量の検出にソフトウェアがまだ対応しておらず、Core側の L2キャッシュを読み取って、それを 10基と表示した可能性もある。</p>

<p>L3キャッシュ(LLC, Last Level Cache) も、<em>Golden Cove</em> のコア、<em>Gracemont</em> のタイル数に合わせて増やしていると考えられ、その場合 3MB(per Core or Title) となる。<br />
<em>Lakefield</em> でもこのようになっており、<em>Sunny Cove</em> 1コア、<em>Tremont</em> 1タイル(4-Core) に対し、LLC 2MB(per Core or Tile) という構成。</p>

<p>L2 1.25MB、LLC 3MB というのは、<em>Tiger Lake</em> に採用されている <em>Willow Coveアーキテクチャ</em> と同様の構成であり、<em>Golden Cove</em> では新たにキャッシュ構成を変更することはしなかったものと思われる。<br />
Intel が以前公開した CPU Core Roadmap でも、<em>Willow Cove</em> には &ldquo;Cache redesign&rdquo; の文言があるが、<em>Golden Cove</em> ではキャッシュに関して特に触れられていない。<sup class="footnote-ref" id="fnref:intel-cpu-core-roadmap"><a href="#fn:intel-cpu-core-roadmap">3</a></sup></p>

<table>
<thead>
<tr>
<th align="left">Alder Lake-S</th>
<th align="center">Golden Cove<br>(Core)</th>
<th align="center">Gracemont<br>(Atom)</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">Core/Thread</td>
<td align="center">8/16</td>
<td align="center">8/8?</td>
</tr>

<tr>
<td align="left">L2cache</td>
<td align="center">8x 1.25MB?<br>(per Core)</td>
<td align="center">2x 1.25MB???<br>(per Tile)</td>
</tr>

<tr>
<td align="left">LLC</td>
<td align="center">8x 3MB?<br>(per Core)</td>
<td align="center">2x 3MB?<br>(per Tile)</td>
</tr>
</tbody>
</table>

<h2 id="enable-htt">有効にされている HTT</h2>

<p>そして、キャッシュ構成以外に注目されるのがスレッド数であり、<em>Lakefield</em> では両アーキテクチャコアで無効化されていた HTT(Hyper Threading Technology) が <em>Alder Lake-S</em> では有効化されている。<br />
<em>Alder Lake</em> ではハイブリッドの構成に関して、<em>Lakefield</em> よりも拡張されたハードウェアベースのスケジューラーを実装していることが Intel Architecture Day 2020 にて Raja Koduri 氏より語られており、その効果が HTT有効化に繋がっているのかもしれない。</p>

<h2 id="adl-memory-gpu">Alder Lake のメモリと GPU</h2>

<p>今回の情報ではメモリが DDR4 とされているが、<em>Alder Lake</em> は DDR4/LPDDR4/LPDDR5/DDR5 に対応するため、<span class="complement">DRR4 とあること以外には</span>
特におかしいところはない。<sup class="footnote-ref" id="fnref:adl-mc"><a href="#fn:adl-mc">4</a></sup></p>

<blockquote>
<pre><code>  +-------------+--------+---------+
  | Memory Type | Max Ch | Max DPC |
  +-------------+--------+---------+
  | DDR4        |      1 |       2 |
  | LPDDR4(X)   |      4 |       1 |
  | LPDDR5      |      4 |       1 |
  | DDR5        |      2 |       1 |
  +-------------+--------+---------+</code></pre>
<p>These numbers are for a single memory controller. Since ADL has two memory controllers, there&rsquo;s twice as many channels in total. DPC stays the same.</p>

<div class="quote_source">引用元:&nbsp;<cite><a href="https://review.coreboot.org/c/coreboot/+/45192/7/src/soc/intel/alderlake/meminit.c#109" rel="noreferrer" target="_blank">https://review.coreboot.org/c/coreboot/+/45192/7/src/soc/intel/alderlake/meminit.c#109</a></cite>
</div>

</blockquote>

<p>それと実行結果で GPU が <em>AlderLake-S Mobile Graphics</em> となっているのは、<em>Tiger Lake-U</em> と同じ <em>Gen12LPアーキテクチャ</em> だからではないかと思われる。</p>
<div class="footnotes">

<hr />

<ol>
<li id="fn:intel-arch-day-2020"><a href="https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/#adl">Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細 | Coelacanth&rsquo;s Dream</a>
 <a class="footnote-return" href="#fnref:intel-arch-day-2020"><sup>[return]</sup></a></li>
<li id="fn:adl-core-atom-config"><a href="https://www.coelacanth-dream.com/posts/2020/08/04/intel-adl-core-config/">Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か | Coelacanth&rsquo;s Dream</a>
 <a class="footnote-return" href="#fnref:adl-core-atom-config"><sup>[return]</sup></a></li>
<li id="fn:intel-cpu-core-roadmap"><a href="https://pc.watch.impress.co.jp/docs/news/1158093.html" rel="noreferrer" target="_blank">Intel、次世代CPUアーキテクチャ「Sunny Cove」の概要を明らかに ～Willow Cove、Golden Coveと進化予定、Atomのロードマップも更新 &ndash; PC Watch</a>
 <a class="footnote-return" href="#fnref:intel-cpu-core-roadmap"><sup>[return]</sup></a></li>
<li id="fn:adl-mc"><a href="https://review.coreboot.org/c/coreboot/+/45192/7/src/soc/intel/alderlake/meminit.c#109" rel="noreferrer" target="_blank">https://review.coreboot.org/c/coreboot/+/45192/7/src/soc/intel/alderlake/meminit.c#109</a>
 <a class="footnote-return" href="#fnref:adl-mc"><sup>[return]</sup></a></li>
</ol>
</div>
<div class="article_time">
   <time datetime="2020-10-06 19:36+09:00" itemprop="datePublished">Post:<br>&emsp;2020/10/06 19:36&emsp;JST</time>

   <div class="article_time_update" itemprop="dateModified">Update:<br>&emsp;2020/10/07 18:16&emsp;JST</div>
</div>
<div class="article_author" itemprop="author">Umio Yasuno</div><div class="amzn"><h5>Amazonアソシエイト</h5>
   <div class="amzn_links"><div class="amzn_link_block">
   <a href="https://amzn.to/2J2UnRG" class="amzn_link_main" target="_blank" rel="noopener noreferrer">Amazon.co.jp: アカウントにチャージ</a></div><div class="amzn_link_block">
   <a href="https://amzn.to/36TCzB6" class="amzn_link_main" target="_blank" rel="noopener noreferrer">コンピュータアーキテクチャ技術入門 ~高速化の追求×消費電力の壁 (WEB+DB PRESS plus) | Hisa Ando</a></div><div class="amzn_link_block">
   <a href="https://amzn.to/370TEcp" class="amzn_link_main" target="_blank" rel="noopener noreferrer">プロセッサを支える技術　－－果てしなくスピードを追求する世界 (WEB+DB PRESS plus) | Hisa Ando</a><div class="amzn_link_desc">CPUアーキテクト、Hisa Ando 氏の著作。現代のプロセッサに詰め込まれている多くの技術をそれぞれ丁寧に解説されている。</div></div></div>
</div></article><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/side.min.css"><div class="side"><div class="site_title">
   <a href="https://www.coelacanth-dream.com/">Co<span class="lain_e">e</span>lacanth's Dream</a><br>

</div>
<div class="side_block" id="side_menu"><nav class="side_links">
   <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
   <a href="https://www.coelacanth-dream.com/lastmod/">Update</a><a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="side_tag_block">
   <a href="https://www.coelacanth-dream.com/tags/" class="side_tag_title">Tag :</a>
   <nav class="side_tag">
         <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="side_tag_lower">Alder Lake</a>
   </nav>
</div>
<div class="side_category_block">
   <a href="https://www.coelacanth-dream.com/categories/" class="side_category_title">Category :</a>
   <nav class="side_category">
         <a href="https://www.coelacanth-dream.com/categories/cpu/" class="side_category_lower">CPU</a>
         <a href="https://www.coelacanth-dream.com/categories/hardware/" class="side_category_lower">Hardware</a>
         <a href="https://www.coelacanth-dream.com/categories/intel/" class="side_category_lower">Intel</a>
   </nav>
</div>
<a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="side_site_search">Site Search by Google</a>

      <nav class="side_about"><a class="side_history" href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2020/10/06/intel-adls-benchmark-cache.md" target="_blank" rel="noreferrer noopener">Changelog</a>
<a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/privacy/">Privacy</a>

<a href="mailto:coelacanth_dream@pm.me" class="side_mail">Mail</a>

<a href="https://www.iucnredlist.org/support/donate" target="_blank" rel="noreferrer noopener">Red List Donate</a>
<a href="https://www.coelacanth-dream.com/index.xml">RSS</a>

      </nav>
      <small class="copyright">&copy; 2019 - 2020 Umio-Yasuno</small>
   </div>
</div>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/footer.min.css">
<footer><hr><div class="foot_tag_block">
   <a href="https://www.coelacanth-dream.com/tags/" class="foot_tag_title">Tag :</a>
   <nav class="foot_tag">
         <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="foot_tag_lower">Alder Lake</a>
   </nav>
</div>
<div class="foot_category_block">
   <a href="https://www.coelacanth-dream.com/categories/" class="foot_category_title">Category :</a>
   <nav class="foot_category">
         <a href="https://www.coelacanth-dream.com/categories/cpu/" class="foot_category_lower">CPU</a>
         <a href="https://www.coelacanth-dream.com/categories/hardware/" class="foot_category_lower">Hardware</a>
         <a href="https://www.coelacanth-dream.com/categories/intel/" class="foot_category_lower">Intel</a>
   </nav>
</div>
<hr><nav class="foot_links">
   <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
   <a href="https://www.coelacanth-dream.com/lastmod/">Update</a><a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="foot_about"><a class="foot_history" href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2020/10/06/intel-adls-benchmark-cache.md" target="_blank" rel="noreferrer noopener">Changelog</a>
<a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/privacy/">Privacy</a>

<a href="mailto:coelacanth_dream@pm.me" class="side_mail">Mail</a>

<a href="https://www.iucnredlist.org/support/donate" target="_blank" rel="noreferrer noopener">Red List Donate</a>
<a href="https://www.coelacanth-dream.com/index.xml">RSS</a>

<a href="#" class="pagetop">Page Top</a></nav>
   <nav class="foot_share_search">
<a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="foot_site_search">Site Search by Google</a>
</nav>
<small class="copyright">&copy; 2019 - 2020 Umio-Yasuno</small></footer><div class="slide_menu">
   <input type="radio" name="slide_menu_open_close" id="open_slide_menu" value="open" class="slide_menu_open_input">
   <label class="slide_menu_open_label" for="open_slide_menu"></label>
   <input type="radio" name="slide_menu_open_close" id="close_slide_menu" value="close" class="slide_menu_close_input" checked="">
   <label class="slide_menu_close_label" for="close_slide_menu"></label>
   <div class="slide_menu_block"><nav class="slide_menu_links">
   <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
   <a href="https://www.coelacanth-dream.com/lastmod/">Update</a><a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="slide_menu_tag_block">
   <a href="https://www.coelacanth-dream.com/tags/" class="slide_menu_tag_title">Tag :</a>
   <nav class="slide_menu_tag">
         <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="slide_menu_tag_lower">Alder Lake</a>
   </nav>
</div>
<div class="slide_menu_category_block">
   <a href="https://www.coelacanth-dream.com/categories/" class="slide_menu_category_title">Category :</a>
   <nav class="slide_menu_category">
         <a href="https://www.coelacanth-dream.com/categories/cpu/" class="slide_menu_category_lower">CPU</a>
         <a href="https://www.coelacanth-dream.com/categories/hardware/" class="slide_menu_category_lower">Hardware</a>
         <a href="https://www.coelacanth-dream.com/categories/intel/" class="slide_menu_category_lower">Intel</a>
   </nav>
</div>
<a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="slide_menu_site_search">Site Search by Google</a>
<nav class="slide_menu_about"><a class="slide_menu_history" href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2020/10/06/intel-adls-benchmark-cache.md" target="_blank" rel="noreferrer noopener">Changelog</a>
<a href="https://www.coelacanth-dream.com/about/">About</a>
<a href="https://www.coelacanth-dream.com/privacy/">Privacy</a>

<a href="mailto:coelacanth_dream@pm.me" class="side_mail">Mail</a>

<a href="https://www.iucnredlist.org/support/donate" target="_blank" rel="noreferrer noopener">Red List Donate</a>
<a href="https://www.coelacanth-dream.com/index.xml">RSS</a>
</nav><small class="copyright">&copy; 2019 - 2020 Umio-Yasuno</small></div>
</div>


      </main>
   </body>
      <div class="crt"></div>
      <div class="lace"></div>
</html>
