library ieee;
use ieee.numeric_std.all;
use ieee.std_logic_1164.all;
--------------------------------------------------------
entity gerador_paridade is -- Entradas e saidas com "ent" no final
	generic(
		N: natural:= 8
	);
	port(
		--------------in--------------
		entrada: in std_logic_vector(N-1 downto 0);
		sel_par: in std_logic_vector(1 downto 0);
		--------------out--------------
		par_out: out std_logic;
	);
	
end entity;
--------------------------------------------------------
architecture gerador_paridade_v1 of gerador_paridade is

begin

 	process
		variable cont: integer:= 0;
		begin
			for i in 0 to N-1 loop
				if (entrada(i) = '1') then
					cont = cont +1;
				end if
			end loop
		end process
	
end gerador_paridade_v1;
--------------------------------------------------------



