Fitter report for cpu0
Mon Nov 14 19:43:14 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 14 19:43:14 2022       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; cpu0                                        ;
; Top-level Entity Name              ; cpu0                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE30F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,439 / 28,848 ( 5 % )                      ;
;     Total combinational functions  ; 1,286 / 28,848 ( 4 % )                      ;
;     Dedicated logic registers      ; 330 / 28,848 ( 1 % )                        ;
; Total registers                    ; 330                                         ;
; Total pins                         ; 61 / 329 ( 19 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Off                                   ; Off                                   ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  42.9%      ;
;     Processors 5-8         ;   7.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; wr              ; Missing drive strength and slew rate ;
; c               ; Missing drive strength and slew rate ;
; z               ; Missing drive strength and slew rate ;
; v               ; Missing drive strength and slew rate ;
; s               ; Missing drive strength and slew rate ;
; address_bus[0]  ; Missing drive strength and slew rate ;
; address_bus[1]  ; Missing drive strength and slew rate ;
; address_bus[2]  ; Missing drive strength and slew rate ;
; address_bus[3]  ; Missing drive strength and slew rate ;
; address_bus[4]  ; Missing drive strength and slew rate ;
; address_bus[5]  ; Missing drive strength and slew rate ;
; address_bus[6]  ; Missing drive strength and slew rate ;
; address_bus[7]  ; Missing drive strength and slew rate ;
; address_bus[8]  ; Missing drive strength and slew rate ;
; address_bus[9]  ; Missing drive strength and slew rate ;
; address_bus[10] ; Missing drive strength and slew rate ;
; address_bus[11] ; Missing drive strength and slew rate ;
; address_bus[12] ; Missing drive strength and slew rate ;
; address_bus[13] ; Missing drive strength and slew rate ;
; address_bus[14] ; Missing drive strength and slew rate ;
; address_bus[15] ; Missing drive strength and slew rate ;
; reg_data[0]     ; Missing drive strength and slew rate ;
; reg_data[1]     ; Missing drive strength and slew rate ;
; reg_data[2]     ; Missing drive strength and slew rate ;
; reg_data[3]     ; Missing drive strength and slew rate ;
; reg_data[4]     ; Missing drive strength and slew rate ;
; reg_data[5]     ; Missing drive strength and slew rate ;
; reg_data[6]     ; Missing drive strength and slew rate ;
; reg_data[7]     ; Missing drive strength and slew rate ;
; reg_data[8]     ; Missing drive strength and slew rate ;
; reg_data[9]     ; Missing drive strength and slew rate ;
; reg_data[10]    ; Missing drive strength and slew rate ;
; reg_data[11]    ; Missing drive strength and slew rate ;
; reg_data[12]    ; Missing drive strength and slew rate ;
; reg_data[13]    ; Missing drive strength and slew rate ;
; reg_data[14]    ; Missing drive strength and slew rate ;
; reg_data[15]    ; Missing drive strength and slew rate ;
; data_bus[0]     ; Missing drive strength and slew rate ;
; data_bus[1]     ; Missing drive strength and slew rate ;
; data_bus[2]     ; Missing drive strength and slew rate ;
; data_bus[3]     ; Missing drive strength and slew rate ;
; data_bus[4]     ; Missing drive strength and slew rate ;
; data_bus[5]     ; Missing drive strength and slew rate ;
; data_bus[6]     ; Missing drive strength and slew rate ;
; data_bus[7]     ; Missing drive strength and slew rate ;
; data_bus[8]     ; Missing drive strength and slew rate ;
; data_bus[9]     ; Missing drive strength and slew rate ;
; data_bus[10]    ; Missing drive strength and slew rate ;
; data_bus[11]    ; Missing drive strength and slew rate ;
; data_bus[12]    ; Missing drive strength and slew rate ;
; data_bus[13]    ; Missing drive strength and slew rate ;
; data_bus[14]    ; Missing drive strength and slew rate ;
; data_bus[15]    ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1764 ) ; 0.00 % ( 0 / 1764 )        ; 0.00 % ( 0 / 1764 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1764 ) ; 0.00 % ( 0 / 1764 )        ; 0.00 % ( 0 / 1764 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1758 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Kenneth/Desktop/code v2.0 LSRR/CSR-basic  schVHDL OK/cpu/cpu0.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,439 / 28,848 ( 5 % ) ;
;     -- Combinational with no register       ; 1109                   ;
;     -- Register only                        ; 153                    ;
;     -- Combinational with a register        ; 177                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1013                   ;
;     -- 3 input functions                    ; 196                    ;
;     -- <=2 input functions                  ; 77                     ;
;     -- Register only                        ; 153                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1225                   ;
;     -- arithmetic mode                      ; 61                     ;
;                                             ;                        ;
; Total registers*                            ; 330 / 30,421 ( 1 % )   ;
;     -- Dedicated logic registers            ; 330 / 28,848 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 112 / 1,803 ( 6 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 61 / 329 ( 19 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 39% / 35% / 45%        ;
; Maximum fan-out                             ; 330                    ;
; Highest non-global fan-out                  ; 330                    ;
; Total fan-out                               ; 6391                   ;
; Average fan-out                             ; 3.34                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1439 / 28848 ( 5 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 1109                 ; 0                              ;
;     -- Register only                        ; 153                  ; 0                              ;
;     -- Combinational with a register        ; 177                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1013                 ; 0                              ;
;     -- 3 input functions                    ; 196                  ; 0                              ;
;     -- <=2 input functions                  ; 77                   ; 0                              ;
;     -- Register only                        ; 153                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1225                 ; 0                              ;
;     -- arithmetic mode                      ; 61                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 330                  ; 0                              ;
;     -- Dedicated logic registers            ; 330 / 28848 ( 1 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 112 / 1803 ( 6 % )   ; 0 / 1803 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 61                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 16                   ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 16                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6388                 ; 3                              ;
;     -- Registered Connections               ; 1155                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 0                              ;
;     -- Output Ports                         ; 37                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk        ; AB12  ; 4        ; 36           ; 0            ; 0            ; 330                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reg_sel[0] ; V3    ; 2        ; 0            ; 5            ; 7            ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reg_sel[1] ; Y3    ; 3        ; 3            ; 0            ; 7            ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reg_sel[2] ; V4    ; 2        ; 0            ; 5            ; 0            ; 79                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reg_sel[3] ; Y4    ; 3        ; 3            ; 0            ; 14           ; 80                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset      ; N21   ; 5        ; 67           ; 18           ; 14           ; 330                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel[0]     ; V5    ; 3        ; 1            ; 0            ; 21           ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel[1]     ; Y6    ; 3        ; 5            ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; address_bus[0]  ; AA3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[10] ; AA9   ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[11] ; AB9   ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[12] ; AA10  ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[13] ; AB10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[14] ; Y10   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[15] ; AA13  ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[1]  ; AB3   ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[2]  ; AA4   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[3]  ; AB4   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[4]  ; AA5   ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[5]  ; AB5   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[6]  ; AA7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[7]  ; AB7   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[8]  ; AA8   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address_bus[9]  ; AB8   ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c               ; W17   ; 4        ; 59           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[0]     ; AB17  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[10]    ; W21   ; 5        ; 67           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[11]    ; W22   ; 5        ; 67           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[12]    ; V21   ; 5        ; 67           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[13]    ; V22   ; 5        ; 67           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[14]    ; U21   ; 5        ; 67           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[15]    ; U22   ; 5        ; 67           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[1]     ; AA18  ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[2]     ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[3]     ; AA19  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[4]     ; AB19  ; 4        ; 59           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[5]     ; AA20  ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[6]     ; AB20  ; 4        ; 61           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[7]     ; AA21  ; 5        ; 67           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[8]     ; Y21   ; 5        ; 67           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[9]     ; Y22   ; 5        ; 67           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; s               ; U20   ; 5        ; 67           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v               ; W20   ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wr              ; F1    ; 1        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z               ; W19   ; 5        ; 67           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; data_bus[0]  ; B3    ; 8        ; 5            ; 43           ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[10] ; AB14  ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[11] ; AA15  ; 4        ; 43           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[12] ; AB15  ; 4        ; 43           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[13] ; AA16  ; 4        ; 45           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[14] ; AB16  ; 4        ; 45           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[15] ; AA17  ; 4        ; 54           ; 0            ; 28           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[1]  ; B2    ; 1        ; 0            ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[2]  ; B1    ; 1        ; 0            ; 40           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[3]  ; C2    ; 1        ; 0            ; 38           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[4]  ; C1    ; 1        ; 0            ; 38           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[5]  ; D2    ; 1        ; 0            ; 37           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[6]  ; D1    ; 1        ; 0            ; 37           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[7]  ; E2    ; 1        ; 0            ; 36           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[8]  ; AB13  ; 4        ; 38           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
; data_bus[9]  ; AA14  ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; controller:f1|wr     ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                   ;
+----------+------------------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+------------------------------+--------------------------+------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; Use as regular IO        ; data_bus[6]      ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; Use as regular IO        ; data_bus[7]      ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                ; Dedicated Programming Pin ;
; L3       ; nCE                          ; -                        ; -                ; Dedicated Programming Pin ;
; N21      ; DIFFIO_R32p, DEV_CLRn        ; Use as regular IO        ; reset            ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                    ; -                        ; -                ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11           ; Use as regular IO        ; data_bus[0]      ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 35 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 45 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 19 / 42 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 18 / 43 ( 42 % ) ; 2.5V          ; --           ;
; 5        ; 13 / 41 ( 32 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 37 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; address_bus[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; address_bus[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; address_bus[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; address_bus[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; address_bus[8]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; address_bus[10]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; address_bus[12]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; address_bus[15]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; data_bus[9]                                      ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; data_bus[11]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; data_bus[13]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; data_bus[15]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; reg_data[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 252        ; 4        ; reg_data[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; reg_data[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; reg_data[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; address_bus[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; address_bus[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 161        ; 3        ; address_bus[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; address_bus[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; address_bus[9]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; address_bus[11]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; address_bus[13]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 209        ; 4        ; data_bus[8]                                      ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; data_bus[10]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; data_bus[12]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; data_bus[14]                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; reg_data[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; reg_data[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; reg_data[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 260        ; 4        ; reg_data[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; data_bus[2]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 3          ; 1        ; data_bus[1]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; data_bus[0]                                      ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; data_bus[4]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 14         ; 1        ; data_bus[3]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; data_bus[6]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 16         ; 1        ; data_bus[5]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; data_bus[7]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; wr                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; reset                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; s                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 308        ; 5        ; reg_data[14]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; reg_data[15]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; reg_sel[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; reg_sel[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; sel[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; reg_data[12]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; reg_data[13]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; c                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; z                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 280        ; 5        ; v                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 293        ; 5        ; reg_data[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; reg_data[11]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; reg_sel[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; reg_sel[3]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; sel[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; address_bus[14]                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; reg_data[8]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; reg_data[9]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |cpu0                      ; 1439 (0)    ; 330 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 61   ; 0            ; 1109 (0)     ; 153 (0)           ; 177 (0)          ; |cpu0               ; work         ;
;    |alu:f2|                ; 434 (434)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (421)    ; 0 (0)             ; 13 (13)          ; |cpu0|alu:f2        ; work         ;
;    |ar:f10|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |cpu0|ar:f10        ; work         ;
;    |bus_mux:bm|            ; 380 (380)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 314 (314)    ; 0 (0)             ; 66 (66)          ; |cpu0|bus_mux:bm    ; work         ;
;    |controller:f1|         ; 139 (139)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 14 (14)          ; |cpu0|controller:f1 ; work         ;
;    |flag_reg:f3|           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |cpu0|flag_reg:f3   ; work         ;
;    |ir:f6|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 14 (14)          ; |cpu0|ir:f6         ; work         ;
;    |pc:f11|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |cpu0|pc:f11        ; work         ;
;    |reg:r0|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |cpu0|reg:r0        ; work         ;
;    |reg:r10|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; |cpu0|reg:r10       ; work         ;
;    |reg:r11|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |cpu0|reg:r11       ; work         ;
;    |reg:r12|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; |cpu0|reg:r12       ; work         ;
;    |reg:r13|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |cpu0|reg:r13       ; work         ;
;    |reg:r14|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |cpu0|reg:r14       ; work         ;
;    |reg:r15|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |cpu0|reg:r15       ; work         ;
;    |reg:r1|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |cpu0|reg:r1        ; work         ;
;    |reg:r2|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |cpu0|reg:r2        ; work         ;
;    |reg:r3|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |cpu0|reg:r3        ; work         ;
;    |reg:r4|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |cpu0|reg:r4        ; work         ;
;    |reg:r5|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |cpu0|reg:r5        ; work         ;
;    |reg:r6|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |cpu0|reg:r6        ; work         ;
;    |reg:r7|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |cpu0|reg:r7        ; work         ;
;    |reg:r8|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |cpu0|reg:r8        ; work         ;
;    |reg:r9|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |cpu0|reg:r9        ; work         ;
;    |reg_mux:rm|            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |cpu0|reg_mux:rm    ; work         ;
;    |reg_out:f12|           ; 266 (266)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)    ; 0 (0)             ; 50 (50)          ; |cpu0|reg_out:f12   ; work         ;
;    |reg_testa:f5|          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 10 (10)          ; |cpu0|reg_testa:f5  ; work         ;
;    |t1:f7|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu0|t1:f7         ; work         ;
;    |timer:f4|              ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |cpu0|timer:f4      ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; wr              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; s               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address_bus[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_bus[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[2]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_bus[3]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[4]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_bus[5]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[7]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[8]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[9]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_bus[10]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_bus[11]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[12]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[13]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_bus[14]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_bus[15]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; reg_sel[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel[0]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel[1]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; data_bus[0]                  ;                   ;         ;
;      - ir:f6|q[0]            ; 0                 ; 6       ;
;      - bus_mux:bm|Mux31~11   ; 0                 ; 6       ;
;      - alu:f2|process_0~28   ; 0                 ; 6       ;
; data_bus[1]                  ;                   ;         ;
;      - bus_mux:bm|Mux30~10   ; 0                 ; 6       ;
;      - ir:f6|q[1]            ; 0                 ; 6       ;
; data_bus[2]                  ;                   ;         ;
;      - bus_mux:bm|Mux29~10   ; 1                 ; 6       ;
;      - ir:f6|q[2]            ; 1                 ; 6       ;
; data_bus[3]                  ;                   ;         ;
;      - bus_mux:bm|Mux28~10   ; 0                 ; 6       ;
;      - ir:f6|q[3]            ; 0                 ; 6       ;
; data_bus[4]                  ;                   ;         ;
;      - bus_mux:bm|Mux27~10   ; 1                 ; 6       ;
;      - ir:f6|q[4]            ; 1                 ; 6       ;
; data_bus[5]                  ;                   ;         ;
;      - bus_mux:bm|Mux26~10   ; 0                 ; 6       ;
;      - ir:f6|q[5]            ; 0                 ; 6       ;
; data_bus[6]                  ;                   ;         ;
;      - bus_mux:bm|Mux25~10   ; 0                 ; 6       ;
;      - ir:f6|q[6]            ; 0                 ; 6       ;
; data_bus[7]                  ;                   ;         ;
;      - bus_mux:bm|Mux24~10   ; 0                 ; 6       ;
;      - ir:f6|q[7]            ; 0                 ; 6       ;
; data_bus[8]                  ;                   ;         ;
;      - bus_mux:bm|Mux23~10   ; 0                 ; 6       ;
;      - ir:f6|q[8]            ; 0                 ; 6       ;
; data_bus[9]                  ;                   ;         ;
;      - bus_mux:bm|Mux22~10   ; 1                 ; 6       ;
;      - ir:f6|q[9]            ; 1                 ; 6       ;
; data_bus[10]                 ;                   ;         ;
;      - bus_mux:bm|Mux21~10   ; 1                 ; 6       ;
;      - ir:f6|q[10]           ; 1                 ; 6       ;
; data_bus[11]                 ;                   ;         ;
;      - bus_mux:bm|Mux20~11   ; 0                 ; 6       ;
;      - ir:f6|q[11]           ; 0                 ; 6       ;
; data_bus[12]                 ;                   ;         ;
;      - bus_mux:bm|Mux19~10   ; 0                 ; 6       ;
;      - ir:f6|q[12]           ; 0                 ; 6       ;
; data_bus[13]                 ;                   ;         ;
;      - bus_mux:bm|Mux18~10   ; 0                 ; 6       ;
;      - alu:f2|process_0~43   ; 0                 ; 6       ;
;      - alu:f2|high_bit~5     ; 0                 ; 6       ;
;      - ir:f6|q[13]~feeder    ; 0                 ; 6       ;
; data_bus[14]                 ;                   ;         ;
;      - alu:f2|process_0~25   ; 1                 ; 6       ;
;      - bus_mux:bm|Mux17~10   ; 1                 ; 6       ;
;      - ir:f6|q[14]           ; 1                 ; 6       ;
;      - alu:f2|process_0~45   ; 1                 ; 6       ;
;      - alu:f2|high_bit~6     ; 1                 ; 6       ;
;      - timer:f4|Selector0~0  ; 1                 ; 6       ;
; data_bus[15]                 ;                   ;         ;
;      - alu:f2|process_0~28   ; 0                 ; 6       ;
;      - bus_mux:bm|Mux16~10   ; 0                 ; 6       ;
;      - alu:f2|process_0~45   ; 0                 ; 6       ;
;      - timer:f4|state~11     ; 0                 ; 6       ;
;      - timer:f4|Selector3~0  ; 0                 ; 6       ;
;      - alu:f2|high_bit~6     ; 0                 ; 6       ;
;      - ir:f6|q[15]~feeder    ; 0                 ; 6       ;
; reg_sel[1]                   ;                   ;         ;
;      - reg_out:f12|Mux46~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~13  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~14  ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~14  ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~13  ; 1                 ; 6       ;
; reg_sel[2]                   ;                   ;         ;
;      - reg_out:f12|Mux46~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~15  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~16  ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~11  ; 0                 ; 6       ;
; reg_sel[3]                   ;                   ;         ;
;      - reg_out:f12|Mux46~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~13  ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~15  ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~13  ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~5   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~10  ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~9   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~12  ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~0   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~4   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~6   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~8   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~11  ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~12  ; 1                 ; 6       ;
; sel[0]                       ;                   ;         ;
;      - reg_out:f12|Mux46~1   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux47~3   ; 1                 ; 6       ;
;      - reg_out:f12|Mux46~7   ; 1                 ; 6       ;
;      - reg_out:f12|Mux45~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux44~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux43~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux42~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux41~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux40~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux39~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux38~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux37~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~15  ; 1                 ; 6       ;
;      - reg_out:f12|Mux36~18  ; 1                 ; 6       ;
;      - reg_out:f12|Mux35~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux34~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux33~2   ; 1                 ; 6       ;
;      - reg_out:f12|Mux32~16  ; 1                 ; 6       ;
; sel[1]                       ;                   ;         ;
;      - reg_out:f12|Mux46~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~2   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~15  ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~16  ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~18  ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~14  ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~16  ; 0                 ; 6       ;
; reg_sel[0]                   ;                   ;         ;
;      - reg_out:f12|Mux46~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~4   ; 0                 ; 6       ;
;      - reg_out:f12|Mux47~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~14  ; 0                 ; 6       ;
;      - reg_out:f12|Mux46~17  ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux45~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux44~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux43~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux42~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux41~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux40~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux39~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux38~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux37~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~2   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux36~15  ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~8   ; 0                 ; 6       ;
;      - reg_out:f12|Mux35~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~9   ; 0                 ; 6       ;
;      - reg_out:f12|Mux34~12  ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~0   ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~3   ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~5   ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~6   ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~7   ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~10  ; 0                 ; 6       ;
;      - reg_out:f12|Mux33~11  ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~1   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~2   ; 0                 ; 6       ;
;      - reg_out:f12|Mux32~10  ; 0                 ; 6       ;
; clk                          ;                   ;         ;
; reset                        ;                   ;         ;
;      - flag_reg:f3|flag_s    ; 0                 ; 6       ;
;      - flag_reg:f3|flag_v    ; 0                 ; 6       ;
;      - flag_reg:f3|flag_z    ; 0                 ; 6       ;
;      - flag_reg:f3|flag_c    ; 0                 ; 6       ;
;      - reg_testa:f5|q[0]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[1]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[2]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[3]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[4]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[5]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[6]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[7]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[8]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[9]     ; 0                 ; 6       ;
;      - reg_testa:f5|q[10]    ; 0                 ; 6       ;
;      - reg_testa:f5|q[12]    ; 0                 ; 6       ;
;      - reg_testa:f5|q[13]    ; 0                 ; 6       ;
;      - reg_testa:f5|q[14]    ; 0                 ; 6       ;
;      - ir:f6|q[0]            ; 0                 ; 6       ;
;      - ir:f6|q[1]            ; 0                 ; 6       ;
;      - ir:f6|q[2]            ; 0                 ; 6       ;
;      - ir:f6|q[3]            ; 0                 ; 6       ;
;      - ir:f6|q[4]            ; 0                 ; 6       ;
;      - ir:f6|q[5]            ; 0                 ; 6       ;
;      - ir:f6|q[6]            ; 0                 ; 6       ;
;      - ir:f6|q[7]            ; 0                 ; 6       ;
;      - ir:f6|q[8]            ; 0                 ; 6       ;
;      - ir:f6|q[9]            ; 0                 ; 6       ;
;      - ir:f6|q[10]           ; 0                 ; 6       ;
;      - ir:f6|q[11]           ; 0                 ; 6       ;
;      - ir:f6|q[12]           ; 0                 ; 6       ;
;      - ir:f6|q[13]           ; 0                 ; 6       ;
;      - ir:f6|q[14]           ; 0                 ; 6       ;
;      - ir:f6|q[15]           ; 0                 ; 6       ;
;      - ar:f10|q[0]           ; 0                 ; 6       ;
;      - ar:f10|q[1]           ; 0                 ; 6       ;
;      - ar:f10|q[2]           ; 0                 ; 6       ;
;      - ar:f10|q[3]           ; 0                 ; 6       ;
;      - ar:f10|q[4]           ; 0                 ; 6       ;
;      - ar:f10|q[5]           ; 0                 ; 6       ;
;      - ar:f10|q[6]           ; 0                 ; 6       ;
;      - ar:f10|q[7]           ; 0                 ; 6       ;
;      - ar:f10|q[8]           ; 0                 ; 6       ;
;      - ar:f10|q[9]           ; 0                 ; 6       ;
;      - ar:f10|q[10]          ; 0                 ; 6       ;
;      - ar:f10|q[11]          ; 0                 ; 6       ;
;      - ar:f10|q[12]          ; 0                 ; 6       ;
;      - ar:f10|q[13]          ; 0                 ; 6       ;
;      - ar:f10|q[14]          ; 0                 ; 6       ;
;      - ar:f10|q[15]          ; 0                 ; 6       ;
;      - pc:f11|q[0]           ; 0                 ; 6       ;
;      - pc:f11|q[1]           ; 0                 ; 6       ;
;      - pc:f11|q[2]           ; 0                 ; 6       ;
;      - pc:f11|q[3]           ; 0                 ; 6       ;
;      - pc:f11|q[4]           ; 0                 ; 6       ;
;      - pc:f11|q[5]           ; 0                 ; 6       ;
;      - pc:f11|q[6]           ; 0                 ; 6       ;
;      - pc:f11|q[7]           ; 0                 ; 6       ;
;      - pc:f11|q[8]           ; 0                 ; 6       ;
;      - pc:f11|q[9]           ; 0                 ; 6       ;
;      - pc:f11|q[10]          ; 0                 ; 6       ;
;      - pc:f11|q[11]          ; 0                 ; 6       ;
;      - pc:f11|q[12]          ; 0                 ; 6       ;
;      - pc:f11|q[13]          ; 0                 ; 6       ;
;      - pc:f11|q[14]          ; 0                 ; 6       ;
;      - pc:f11|q[15]          ; 0                 ; 6       ;
;      - reg:r0|q[0]           ; 0                 ; 6       ;
;      - reg:r0|q[1]           ; 0                 ; 6       ;
;      - reg:r0|q[2]           ; 0                 ; 6       ;
;      - reg:r0|q[3]           ; 0                 ; 6       ;
;      - reg:r0|q[4]           ; 0                 ; 6       ;
;      - reg:r0|q[5]           ; 0                 ; 6       ;
;      - reg:r0|q[6]           ; 0                 ; 6       ;
;      - reg:r0|q[7]           ; 0                 ; 6       ;
;      - reg:r0|q[8]           ; 0                 ; 6       ;
;      - reg:r0|q[9]           ; 0                 ; 6       ;
;      - reg:r0|q[10]          ; 0                 ; 6       ;
;      - reg:r0|q[11]          ; 0                 ; 6       ;
;      - reg:r0|q[12]          ; 0                 ; 6       ;
;      - reg:r0|q[13]          ; 0                 ; 6       ;
;      - reg:r0|q[14]          ; 0                 ; 6       ;
;      - reg:r0|q[15]          ; 0                 ; 6       ;
;      - reg:r1|q[0]           ; 0                 ; 6       ;
;      - reg:r1|q[1]           ; 0                 ; 6       ;
;      - reg:r1|q[2]           ; 0                 ; 6       ;
;      - reg:r1|q[3]           ; 0                 ; 6       ;
;      - reg:r1|q[4]           ; 0                 ; 6       ;
;      - reg:r1|q[5]           ; 0                 ; 6       ;
;      - reg:r1|q[6]           ; 0                 ; 6       ;
;      - reg:r1|q[7]           ; 0                 ; 6       ;
;      - reg:r1|q[8]           ; 0                 ; 6       ;
;      - reg:r1|q[9]           ; 0                 ; 6       ;
;      - reg:r1|q[10]          ; 0                 ; 6       ;
;      - reg:r1|q[11]          ; 0                 ; 6       ;
;      - reg:r1|q[12]          ; 0                 ; 6       ;
;      - reg:r1|q[13]          ; 0                 ; 6       ;
;      - reg:r1|q[14]          ; 0                 ; 6       ;
;      - reg:r1|q[15]          ; 0                 ; 6       ;
;      - reg:r2|q[0]           ; 0                 ; 6       ;
;      - reg:r2|q[1]           ; 0                 ; 6       ;
;      - reg:r2|q[2]           ; 0                 ; 6       ;
;      - reg:r2|q[3]           ; 0                 ; 6       ;
;      - reg:r2|q[4]           ; 0                 ; 6       ;
;      - reg:r2|q[5]           ; 0                 ; 6       ;
;      - reg:r2|q[6]           ; 0                 ; 6       ;
;      - reg:r2|q[7]           ; 0                 ; 6       ;
;      - reg:r2|q[8]           ; 0                 ; 6       ;
;      - reg:r2|q[9]           ; 0                 ; 6       ;
;      - reg:r2|q[10]          ; 0                 ; 6       ;
;      - reg:r2|q[11]          ; 0                 ; 6       ;
;      - reg:r2|q[12]          ; 0                 ; 6       ;
;      - reg:r2|q[13]          ; 0                 ; 6       ;
;      - reg:r2|q[14]          ; 0                 ; 6       ;
;      - reg:r2|q[15]          ; 0                 ; 6       ;
;      - reg:r3|q[0]           ; 0                 ; 6       ;
;      - reg:r3|q[1]           ; 0                 ; 6       ;
;      - reg:r3|q[2]           ; 0                 ; 6       ;
;      - reg:r3|q[3]           ; 0                 ; 6       ;
;      - reg:r3|q[4]           ; 0                 ; 6       ;
;      - reg:r3|q[5]           ; 0                 ; 6       ;
;      - reg:r3|q[6]           ; 0                 ; 6       ;
;      - reg:r3|q[7]           ; 0                 ; 6       ;
;      - reg:r3|q[8]           ; 0                 ; 6       ;
;      - reg:r3|q[9]           ; 0                 ; 6       ;
;      - reg:r3|q[10]          ; 0                 ; 6       ;
;      - reg:r3|q[11]          ; 0                 ; 6       ;
;      - reg:r3|q[12]          ; 0                 ; 6       ;
;      - reg:r3|q[13]          ; 0                 ; 6       ;
;      - reg:r3|q[14]          ; 0                 ; 6       ;
;      - reg:r3|q[15]          ; 0                 ; 6       ;
;      - reg:r4|q[0]           ; 0                 ; 6       ;
;      - reg:r4|q[1]           ; 0                 ; 6       ;
;      - reg:r4|q[2]           ; 0                 ; 6       ;
;      - reg:r4|q[3]           ; 0                 ; 6       ;
;      - reg:r4|q[4]           ; 0                 ; 6       ;
;      - reg:r4|q[5]           ; 0                 ; 6       ;
;      - reg:r4|q[6]           ; 0                 ; 6       ;
;      - reg:r4|q[7]           ; 0                 ; 6       ;
;      - reg:r4|q[8]           ; 0                 ; 6       ;
;      - reg:r4|q[9]           ; 0                 ; 6       ;
;      - reg:r4|q[10]          ; 0                 ; 6       ;
;      - reg:r4|q[11]          ; 0                 ; 6       ;
;      - reg:r4|q[12]          ; 0                 ; 6       ;
;      - reg:r4|q[13]          ; 0                 ; 6       ;
;      - reg:r4|q[14]          ; 0                 ; 6       ;
;      - reg:r4|q[15]          ; 0                 ; 6       ;
;      - reg:r5|q[0]           ; 0                 ; 6       ;
;      - reg:r5|q[1]           ; 0                 ; 6       ;
;      - reg:r5|q[2]           ; 0                 ; 6       ;
;      - reg:r5|q[3]           ; 0                 ; 6       ;
;      - reg:r5|q[4]           ; 0                 ; 6       ;
;      - reg:r5|q[5]           ; 0                 ; 6       ;
;      - reg:r5|q[6]           ; 0                 ; 6       ;
;      - reg:r5|q[7]           ; 0                 ; 6       ;
;      - reg:r5|q[8]           ; 0                 ; 6       ;
;      - reg:r5|q[9]           ; 0                 ; 6       ;
;      - reg:r5|q[10]          ; 0                 ; 6       ;
;      - reg:r5|q[11]          ; 0                 ; 6       ;
;      - reg:r5|q[12]          ; 0                 ; 6       ;
;      - reg:r5|q[13]          ; 0                 ; 6       ;
;      - reg:r5|q[14]          ; 0                 ; 6       ;
;      - reg:r5|q[15]          ; 0                 ; 6       ;
;      - reg:r6|q[0]           ; 0                 ; 6       ;
;      - reg:r6|q[1]           ; 0                 ; 6       ;
;      - reg:r6|q[2]           ; 0                 ; 6       ;
;      - reg:r6|q[3]           ; 0                 ; 6       ;
;      - reg:r6|q[4]           ; 0                 ; 6       ;
;      - reg:r6|q[5]           ; 0                 ; 6       ;
;      - reg:r6|q[6]           ; 0                 ; 6       ;
;      - reg:r6|q[7]           ; 0                 ; 6       ;
;      - reg:r6|q[8]           ; 0                 ; 6       ;
;      - reg:r6|q[9]           ; 0                 ; 6       ;
;      - reg:r6|q[10]          ; 0                 ; 6       ;
;      - reg:r6|q[11]          ; 0                 ; 6       ;
;      - reg:r6|q[12]          ; 0                 ; 6       ;
;      - reg:r6|q[13]          ; 0                 ; 6       ;
;      - reg:r6|q[14]          ; 0                 ; 6       ;
;      - reg:r6|q[15]          ; 0                 ; 6       ;
;      - reg:r7|q[0]           ; 0                 ; 6       ;
;      - reg:r7|q[1]           ; 0                 ; 6       ;
;      - reg:r7|q[2]           ; 0                 ; 6       ;
;      - reg:r7|q[3]           ; 0                 ; 6       ;
;      - reg:r7|q[4]           ; 0                 ; 6       ;
;      - reg:r7|q[5]           ; 0                 ; 6       ;
;      - reg:r7|q[6]           ; 0                 ; 6       ;
;      - reg:r7|q[7]           ; 0                 ; 6       ;
;      - reg:r7|q[8]           ; 0                 ; 6       ;
;      - reg:r7|q[9]           ; 0                 ; 6       ;
;      - reg:r7|q[10]          ; 0                 ; 6       ;
;      - reg:r7|q[11]          ; 0                 ; 6       ;
;      - reg:r7|q[12]          ; 0                 ; 6       ;
;      - reg:r7|q[13]          ; 0                 ; 6       ;
;      - reg:r7|q[14]          ; 0                 ; 6       ;
;      - reg:r7|q[15]          ; 0                 ; 6       ;
;      - reg:r8|q[0]           ; 0                 ; 6       ;
;      - reg:r8|q[1]           ; 0                 ; 6       ;
;      - reg:r8|q[2]           ; 0                 ; 6       ;
;      - reg:r8|q[3]           ; 0                 ; 6       ;
;      - reg:r8|q[4]           ; 0                 ; 6       ;
;      - reg:r8|q[5]           ; 0                 ; 6       ;
;      - reg:r8|q[6]           ; 0                 ; 6       ;
;      - reg:r8|q[7]           ; 0                 ; 6       ;
;      - reg:r8|q[8]           ; 0                 ; 6       ;
;      - reg:r8|q[9]           ; 0                 ; 6       ;
;      - reg:r8|q[10]          ; 0                 ; 6       ;
;      - reg:r8|q[11]          ; 0                 ; 6       ;
;      - reg:r8|q[12]          ; 0                 ; 6       ;
;      - reg:r8|q[13]          ; 0                 ; 6       ;
;      - reg:r8|q[14]          ; 0                 ; 6       ;
;      - reg:r8|q[15]          ; 0                 ; 6       ;
;      - reg:r9|q[0]           ; 0                 ; 6       ;
;      - reg:r9|q[1]           ; 0                 ; 6       ;
;      - reg:r9|q[2]           ; 0                 ; 6       ;
;      - reg:r9|q[3]           ; 0                 ; 6       ;
;      - reg:r9|q[4]           ; 0                 ; 6       ;
;      - reg:r9|q[5]           ; 0                 ; 6       ;
;      - reg:r9|q[6]           ; 0                 ; 6       ;
;      - reg:r9|q[7]           ; 0                 ; 6       ;
;      - reg:r9|q[8]           ; 0                 ; 6       ;
;      - reg:r9|q[9]           ; 0                 ; 6       ;
;      - reg:r9|q[10]          ; 0                 ; 6       ;
;      - reg:r9|q[11]          ; 0                 ; 6       ;
;      - reg:r9|q[12]          ; 0                 ; 6       ;
;      - reg:r9|q[13]          ; 0                 ; 6       ;
;      - reg:r9|q[14]          ; 0                 ; 6       ;
;      - reg:r9|q[15]          ; 0                 ; 6       ;
;      - reg:r10|q[0]          ; 0                 ; 6       ;
;      - reg:r10|q[1]          ; 0                 ; 6       ;
;      - reg:r10|q[2]          ; 0                 ; 6       ;
;      - reg:r10|q[3]          ; 0                 ; 6       ;
;      - reg:r10|q[4]          ; 0                 ; 6       ;
;      - reg:r10|q[5]          ; 0                 ; 6       ;
;      - reg:r10|q[6]          ; 0                 ; 6       ;
;      - reg:r10|q[7]          ; 0                 ; 6       ;
;      - reg:r10|q[8]          ; 0                 ; 6       ;
;      - reg:r10|q[9]          ; 0                 ; 6       ;
;      - reg:r10|q[10]         ; 0                 ; 6       ;
;      - reg:r10|q[11]         ; 0                 ; 6       ;
;      - reg:r10|q[12]         ; 0                 ; 6       ;
;      - reg:r10|q[13]         ; 0                 ; 6       ;
;      - reg:r10|q[14]         ; 0                 ; 6       ;
;      - reg:r10|q[15]         ; 0                 ; 6       ;
;      - reg:r11|q[0]          ; 0                 ; 6       ;
;      - reg:r11|q[1]          ; 0                 ; 6       ;
;      - reg:r11|q[2]          ; 0                 ; 6       ;
;      - reg:r11|q[3]          ; 0                 ; 6       ;
;      - reg:r11|q[4]          ; 0                 ; 6       ;
;      - reg:r11|q[5]          ; 0                 ; 6       ;
;      - reg:r11|q[6]          ; 0                 ; 6       ;
;      - reg:r11|q[7]          ; 0                 ; 6       ;
;      - reg:r11|q[8]          ; 0                 ; 6       ;
;      - reg:r11|q[9]          ; 0                 ; 6       ;
;      - reg:r11|q[10]         ; 0                 ; 6       ;
;      - reg:r11|q[11]         ; 0                 ; 6       ;
;      - reg:r11|q[12]         ; 0                 ; 6       ;
;      - reg:r11|q[13]         ; 0                 ; 6       ;
;      - reg:r11|q[14]         ; 0                 ; 6       ;
;      - reg:r11|q[15]         ; 0                 ; 6       ;
;      - reg:r12|q[0]          ; 0                 ; 6       ;
;      - reg:r12|q[1]          ; 0                 ; 6       ;
;      - reg:r12|q[2]          ; 0                 ; 6       ;
;      - reg:r12|q[3]          ; 0                 ; 6       ;
;      - reg:r12|q[4]          ; 0                 ; 6       ;
;      - reg:r12|q[5]          ; 0                 ; 6       ;
;      - reg:r12|q[6]          ; 0                 ; 6       ;
;      - reg:r12|q[7]          ; 0                 ; 6       ;
;      - reg:r12|q[8]          ; 0                 ; 6       ;
;      - reg:r12|q[9]          ; 0                 ; 6       ;
;      - reg:r12|q[10]         ; 0                 ; 6       ;
;      - reg:r12|q[11]         ; 0                 ; 6       ;
;      - reg:r12|q[12]         ; 0                 ; 6       ;
;      - reg:r12|q[13]         ; 0                 ; 6       ;
;      - reg:r12|q[14]         ; 0                 ; 6       ;
;      - reg:r12|q[15]         ; 0                 ; 6       ;
;      - reg:r13|q[0]          ; 0                 ; 6       ;
;      - reg:r13|q[1]          ; 0                 ; 6       ;
;      - reg:r13|q[2]          ; 0                 ; 6       ;
;      - reg:r13|q[3]          ; 0                 ; 6       ;
;      - reg:r13|q[4]          ; 0                 ; 6       ;
;      - reg:r13|q[5]          ; 0                 ; 6       ;
;      - reg:r13|q[6]          ; 0                 ; 6       ;
;      - reg:r13|q[7]          ; 0                 ; 6       ;
;      - reg:r13|q[8]          ; 0                 ; 6       ;
;      - reg:r13|q[9]          ; 0                 ; 6       ;
;      - reg:r13|q[10]         ; 0                 ; 6       ;
;      - reg:r13|q[11]         ; 0                 ; 6       ;
;      - reg:r13|q[12]         ; 0                 ; 6       ;
;      - reg:r13|q[13]         ; 0                 ; 6       ;
;      - reg:r13|q[14]         ; 0                 ; 6       ;
;      - reg:r13|q[15]         ; 0                 ; 6       ;
;      - reg:r14|q[0]          ; 0                 ; 6       ;
;      - reg:r14|q[1]          ; 0                 ; 6       ;
;      - reg:r14|q[2]          ; 0                 ; 6       ;
;      - reg:r14|q[3]          ; 0                 ; 6       ;
;      - reg:r14|q[4]          ; 0                 ; 6       ;
;      - reg:r14|q[5]          ; 0                 ; 6       ;
;      - reg:r14|q[6]          ; 0                 ; 6       ;
;      - reg:r14|q[7]          ; 0                 ; 6       ;
;      - reg:r14|q[8]          ; 0                 ; 6       ;
;      - reg:r14|q[9]          ; 0                 ; 6       ;
;      - reg:r14|q[10]         ; 0                 ; 6       ;
;      - reg:r14|q[11]         ; 0                 ; 6       ;
;      - reg:r14|q[12]         ; 0                 ; 6       ;
;      - reg:r14|q[13]         ; 0                 ; 6       ;
;      - reg:r14|q[14]         ; 0                 ; 6       ;
;      - reg:r14|q[15]         ; 0                 ; 6       ;
;      - reg:r15|q[0]          ; 0                 ; 6       ;
;      - reg:r15|q[1]          ; 0                 ; 6       ;
;      - reg:r15|q[2]          ; 0                 ; 6       ;
;      - reg:r15|q[3]          ; 0                 ; 6       ;
;      - reg:r15|q[4]          ; 0                 ; 6       ;
;      - reg:r15|q[5]          ; 0                 ; 6       ;
;      - reg:r15|q[6]          ; 0                 ; 6       ;
;      - reg:r15|q[7]          ; 0                 ; 6       ;
;      - reg:r15|q[8]          ; 0                 ; 6       ;
;      - reg:r15|q[9]          ; 0                 ; 6       ;
;      - reg:r15|q[10]         ; 0                 ; 6       ;
;      - reg:r15|q[11]         ; 0                 ; 6       ;
;      - reg:r15|q[12]         ; 0                 ; 6       ;
;      - reg:r15|q[13]         ; 0                 ; 6       ;
;      - reg:r15|q[14]         ; 0                 ; 6       ;
;      - reg:r15|q[15]         ; 0                 ; 6       ;
;      - timer:f4|counter      ; 0                 ; 6       ;
;      - timer:f4|state.s0     ; 0                 ; 6       ;
;      - timer:f4|state.s1     ; 0                 ; 6       ;
;      - timer:f4|state.s3     ; 0                 ; 6       ;
;      - timer:f4|state.s4     ; 0                 ; 6       ;
;      - timer:f4|state.s5     ; 0                 ; 6       ;
;      - timer:f4|state.s2     ; 0                 ; 6       ;
;      - timer:f4|true_ins[14] ; 0                 ; 6       ;
+------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; alu:f2|Mux16~0         ; LCCOMB_X25_Y18_N28 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; clk                    ; PIN_AB12           ; 77      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                    ; PIN_AB12           ; 254     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; controller:f1|Mux13~16 ; LCCOMB_X34_Y11_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:f1|Mux15~0  ; LCCOMB_X29_Y11_N12 ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; controller:f1|Mux23~0  ; LCCOMB_X32_Y11_N20 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; controller:f1|Mux38~0  ; LCCOMB_X29_Y11_N2  ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; controller:f1|Mux50~0  ; LCCOMB_X29_Y11_N18 ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; controller:f1|Mux84~8  ; LCCOMB_X27_Y11_N12 ; 11      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; controller:f1|Mux84~8  ; LCCOMB_X27_Y11_N12 ; 11      ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; controller:f1|rec[0]   ; LCCOMB_X33_Y9_N28  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:f1|wr       ; LCCOMB_X32_Y11_N26 ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; flag_reg:f3|Mux1~0     ; LCCOMB_X35_Y12_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ir:f6|Mux15~0          ; LCCOMB_X27_Y10_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_0~0      ; LCCOMB_X33_Y12_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_1~0      ; LCCOMB_X30_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_2~0      ; LCCOMB_X33_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_3~0      ; LCCOMB_X33_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_4~0      ; LCCOMB_X23_Y10_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_5~0      ; LCCOMB_X26_Y10_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_6~0      ; LCCOMB_X23_Y9_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_7~0      ; LCCOMB_X33_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_8~0      ; LCCOMB_X22_Y9_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_9~0      ; LCCOMB_X22_Y9_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_a~0      ; LCCOMB_X22_Y9_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_b~0      ; LCCOMB_X22_Y9_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_c~0      ; LCCOMB_X22_Y9_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_d~0      ; LCCOMB_X33_Y14_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_e~0      ; LCCOMB_X30_Y11_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_mux:rm|en_f~0      ; LCCOMB_X33_Y14_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                  ; PIN_N21            ; 330     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                   ; PIN_AB12           ; 254     ; 3                                    ; Global Clock         ; GCLK19           ; --                        ;
; controller:f1|Mux15~0 ; LCCOMB_X29_Y11_N12 ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; controller:f1|Mux50~0 ; LCCOMB_X29_Y11_N18 ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; controller:f1|Mux84~8 ; LCCOMB_X27_Y11_N12 ; 11      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------+
; Non-Global High Fan-Out Signals       ;
+-----------------------------+---------+
; Name                        ; Fan-Out ;
+-----------------------------+---------+
; reset~input                 ; 330     ;
; reg_sel[3]~input            ; 80      ;
; reg_sel[2]~input            ; 79      ;
; controller:f1|dest_reg[2]   ; 77      ;
; controller:f1|dest_reg[3]   ; 77      ;
; controller:f1|dest_reg[0]   ; 77      ;
; controller:f1|dest_reg[1]   ; 77      ;
; clk~input                   ; 76      ;
; reg_sel[1]~input            ; 75      ;
; reg_sel[0]~input            ; 74      ;
; controller:f1|sour_reg[2]   ; 61      ;
; controller:f1|sour_reg[3]   ; 61      ;
; controller:f1|sour_reg[0]   ; 61      ;
; controller:f1|sour_reg[1]   ; 61      ;
; controller:f1|alu_in_sel[2] ; 50      ;
; bus_mux:bm|Mux20~0          ; 49      ;
; ir:f6|q[14]                 ; 38      ;
; controller:f1|alu_in_sel[1] ; 35      ;
; controller:f1|alu_func[0]   ; 34      ;
; timer:f4|output[1]~0        ; 31      ;
; ir:f6|q[10]                 ; 29      ;
; alu:f2|process_0~11         ; 27      ;
; timer:f4|WideOr4            ; 26      ;
; ir:f6|q[9]                  ; 25      ;
; ir:f6|q[8]                  ; 25      ;
; ir:f6|q[11]                 ; 24      ;
; alu:f2|Mux13~10             ; 24      ;
; alu:f2|Mux13~9              ; 24      ;
; bus_mux:bm|Mux23~11         ; 24      ;
; bus_mux:bm|Mux13~11         ; 24      ;
; alu:f2|Mux0~1               ; 23      ;
; bus_mux:bm|Mux16~11         ; 23      ;
; alu:f2|Mux13~5              ; 23      ;
; bus_mux:bm|Mux21~11         ; 23      ;
; bus_mux:bm|Mux25~11         ; 23      ;
; bus_mux:bm|Mux29~11         ; 23      ;
; bus_mux:bm|Mux30~11         ; 22      ;
; bus_mux:bm|Mux27~11         ; 22      ;
; bus_mux:bm|Mux28~11         ; 22      ;
; bus_mux:bm|Mux20~12         ; 22      ;
; bus_mux:bm|Mux24~11         ; 22      ;
; bus_mux:bm|Mux26~11         ; 22      ;
; bus_mux:bm|Mux31~12         ; 22      ;
; alu:f2|Mux1~12              ; 21      ;
; alu:f2|Mux2~12              ; 21      ;
; alu:f2|Mux3~12              ; 21      ;
; alu:f2|Mux4~12              ; 21      ;
; alu:f2|Mux5~12              ; 21      ;
; alu:f2|Mux6~12              ; 21      ;
; alu:f2|Mux7~12              ; 21      ;
; alu:f2|Mux8~12              ; 21      ;
; alu:f2|Mux9~12              ; 21      ;
; alu:f2|Mux10~12             ; 21      ;
; alu:f2|Mux11~12             ; 21      ;
; alu:f2|Mux12~12             ; 21      ;
; alu:f2|Mux13~26             ; 21      ;
; alu:f2|Mux13~12             ; 21      ;
; alu:f2|Mux13~11             ; 21      ;
; bus_mux:bm|Mux17~11         ; 21      ;
; alu:f2|Mux13~8              ; 21      ;
; alu:f2|Mux13~7              ; 21      ;
; alu:f2|Mux13~6              ; 21      ;
; alu:f2|Mux13~4              ; 21      ;
; alu:f2|Mux15~1              ; 21      ;
; alu:f2|process_0~22         ; 21      ;
; bus_mux:bm|Mux19~11         ; 21      ;
; alu:f2|process_0~16         ; 21      ;
; sel[0]~input                ; 20      ;
; controller:f1|Mux13~16      ; 20      ;
; alu:f2|Mux14~12             ; 20      ;
; bus_mux:bm|Mux18~11         ; 20      ;
; bus_mux:bm|Mux31~0          ; 20      ;
; controller:f1|rec[0]        ; 19      ;
; controller:f1|rec[1]        ; 19      ;
; controller:f1|Mux14~8       ; 19      ;
; bus_mux:bm|Mux22~11         ; 19      ;
; bus_mux:bm|Mux14~11         ; 19      ;
; controller:f1|wr            ; 18      ;
; controller:f1|alu_in_sel[0] ; 17      ;
; reg_mux:rm|en_f~0           ; 16      ;
; reg_mux:rm|en_c~0           ; 16      ;
; reg_mux:rm|en_e~0           ; 16      ;
; reg_mux:rm|en_d~0           ; 16      ;
; reg_mux:rm|en_3~0           ; 16      ;
; reg_mux:rm|en_0~0           ; 16      ;
; reg_mux:rm|en_1~0           ; 16      ;
; reg_mux:rm|en_2~0           ; 16      ;
; reg_mux:rm|en_7~0           ; 16      ;
; reg_mux:rm|en_4~0           ; 16      ;
; reg_mux:rm|en_6~0           ; 16      ;
; reg_mux:rm|en_5~0           ; 16      ;
; reg_mux:rm|en_b~0           ; 16      ;
; reg_mux:rm|en_8~0           ; 16      ;
; reg_mux:rm|en_9~0           ; 16      ;
; reg_mux:rm|en_a~0           ; 16      ;
; ir:f6|Mux15~0               ; 16      ;
; reg_out:f12|Mux46~2         ; 16      ;
; reg_out:f12|Mux46~0         ; 16      ;
; alu:f2|Mux13~13             ; 15      ;
; reg_out:f12|Mux46~3         ; 15      ;
; alu:f2|LessThan0~4          ; 15      ;
; bus_mux:bm|Mux15~11         ; 15      ;
; reg_out:f12|Mux46~1         ; 15      ;
; controller:f1|alu_func[1]   ; 14      ;
; ir:f6|q[12]                 ; 14      ;
; reg_out:f12|Mux46~4         ; 14      ;
; reg_out:f12|Mux47~0         ; 14      ;
; controller:f1|Mux14~0       ; 13      ;
; ir:f6|q[13]                 ; 13      ;
; controller:f1|alu_func[2]   ; 12      ;
; alu:f2|process_0~9          ; 12      ;
; controller:f1|offset[7]     ; 11      ;
; timer:f4|state.s5           ; 11      ;
; controller:f1|Mux84~8       ; 10      ;
; timer:f4|counter            ; 10      ;
; ir:f6|q[15]                 ; 10      ;
; alu:f2|process_0~13         ; 10      ;
; bus_mux:bm|Mux12~11         ; 10      ;
; sel[1]~input                ; 9       ;
; timer:f4|state.s0           ; 9       ;
; bus_mux:bm|Mux8~0           ; 9       ;
; pc:f11|q[13]                ; 8       ;
; alu:f2|process_0~14         ; 8       ;
; alu:f2|process_0~12         ; 8       ;
; data_bus[15]~input          ; 7       ;
; alu:f2|LessThan11~2         ; 7       ;
; controller:f1|Mux71~0       ; 7       ;
; timer:f4|state.s3           ; 7       ;
; bus_mux:bm|Mux0~10          ; 7       ;
; bus_mux:bm|Mux2~10          ; 7       ;
; bus_mux:bm|Mux4~10          ; 7       ;
; bus_mux:bm|Mux6~10          ; 7       ;
; bus_mux:bm|Mux8~11          ; 7       ;
; bus_mux:bm|Mux10~11         ; 7       ;
; alu:f2|Mux13~2              ; 7       ;
; pc:f11|q[14]                ; 7       ;
; pc:f11|q[9]                 ; 7       ;
; alu:f2|process_0~17         ; 7       ;
; alu:f2|LessThan1~0          ; 7       ;
; data_bus[14]~input          ; 6       ;
; controller:f1|offset[1]     ; 6       ;
; controller:f1|offset[0]     ; 6       ;
; alu:f2|LessThan3~3          ; 6       ;
; timer:f4|state.s1           ; 6       ;
; timer:f4|state.s4           ; 6       ;
; bus_mux:bm|Mux1~10          ; 6       ;
; bus_mux:bm|Mux3~10          ; 6       ;
; bus_mux:bm|Mux5~10          ; 6       ;
; bus_mux:bm|Mux7~10          ; 6       ;
; bus_mux:bm|Mux9~11          ; 6       ;
; bus_mux:bm|Mux11~11         ; 6       ;
; pc:f11|q[1]                 ; 6       ;
; pc:f11|q[3]                 ; 6       ;
; alu:f2|process_0~32         ; 6       ;
; pc:f11|q[15]                ; 6       ;
; pc:f11|q[11]                ; 6       ;
; pc:f11|q[7]                 ; 6       ;
; pc:f11|q[5]                 ; 6       ;
; alu:f2|process_0~15         ; 6       ;
; alu:f2|LessThan5~0          ; 6       ;
; alu:f2|process_0~10         ; 6       ;
; alu:f2|Add15~2              ; 5       ;
; controller:f1|Mux83~1       ; 5       ;
; controller:f1|Mux16~0       ; 5       ;
; alu:f2|process_0~23         ; 5       ;
; bus_mux:bm|Mux22~10         ; 5       ;
; alu:f2|Add4~3               ; 5       ;
; alu:f2|Add4~2               ; 5       ;
; data_bus[13]~input          ; 4       ;
; controller:f1|offset[3]     ; 4       ;
; alu:f2|process_0~65         ; 4       ;
; timer:f4|state.s2           ; 4       ;
; controller:f1|Mux71~1       ; 4       ;
; controller:f1|Mux79~2       ; 4       ;
; controller:f1|Mux79~1       ; 4       ;
; controller:f1|Mux43~0       ; 4       ;
; controller:f1|Mux16~2       ; 4       ;
; controller:f1|Mux37~0       ; 4       ;
; ir:f6|q[3]                  ; 4       ;
; ir:f6|q[2]                  ; 4       ;
; alu:f2|LessThan14~0         ; 4       ;
; ir:f6|q[1]                  ; 4       ;
; alu:f2|process_0~37         ; 4       ;
; bus_mux:bm|Mux30~10         ; 4       ;
; pc:f11|q[4]                 ; 4       ;
; bus_mux:bm|Mux28~10         ; 4       ;
; bus_mux:bm|Mux16~9          ; 4       ;
; bus_mux:bm|Mux17~9          ; 4       ;
; bus_mux:bm|Mux18~10         ; 4       ;
; pc:f11|q[12]                ; 4       ;
; bus_mux:bm|Mux20~11         ; 4       ;
; pc:f11|q[10]                ; 4       ;
; pc:f11|q[8]                 ; 4       ;
; alu:f2|process_0~19         ; 4       ;
; bus_mux:bm|Mux24~10         ; 4       ;
; pc:f11|q[6]                 ; 4       ;
; bus_mux:bm|Mux26~10         ; 4       ;
; alu:f2|LessThan0~5          ; 4       ;
; alu:f2|LessThan0~2          ; 4       ;
; alu:f2|Add12~0              ; 4       ;
; alu:f2|Add8~1               ; 4       ;
; bus_mux:bm|Mux15~12         ; 4       ;
; bus_mux:bm|Mux14~10         ; 4       ;
; pc:f11|q[2]                 ; 4       ;
; bus_mux:bm|Mux15~10         ; 4       ;
; pc:f11|q[0]                 ; 4       ;
; ir:f6|q[0]                  ; 4       ;
; flag_reg:f3|flag_c          ; 4       ;
; data_bus[0]~input           ; 3       ;
; controller:f1|sst[0]        ; 3       ;
; controller:f1|sst[1]        ; 3       ;
; controller:f1|offset[6]     ; 3       ;
; controller:f1|offset[5]     ; 3       ;
; controller:f1|offset[4]     ; 3       ;
; controller:f1|offset[2]     ; 3       ;
; alu:f2|process_0~66         ; 3       ;
; timer:f4|true_ins[14]       ; 3       ;
; controller:f1|Mux38~0       ; 3       ;
; controller:f1|Mux84~6       ; 3       ;
; flag_reg:f3|Mux1~0          ; 3       ;
; ir:f6|q[7]                  ; 3       ;
; ir:f6|q[6]                  ; 3       ;
; ir:f6|q[5]                  ; 3       ;
; ir:f6|q[4]                  ; 3       ;
; reg:r15|q[4]                ; 3       ;
; reg:r12|q[4]                ; 3       ;
; reg:r14|q[4]                ; 3       ;
; reg:r13|q[4]                ; 3       ;
; reg:r3|q[4]                 ; 3       ;
; reg:r0|q[4]                 ; 3       ;
; reg:r1|q[4]                 ; 3       ;
; reg:r2|q[4]                 ; 3       ;
; reg:r7|q[4]                 ; 3       ;
; reg:r4|q[4]                 ; 3       ;
; reg:r6|q[4]                 ; 3       ;
; reg:r5|q[4]                 ; 3       ;
; reg:r11|q[4]                ; 3       ;
; reg:r8|q[4]                 ; 3       ;
; reg:r9|q[4]                 ; 3       ;
; reg:r10|q[4]                ; 3       ;
; reg:r15|q[15]               ; 3       ;
; reg:r3|q[15]                ; 3       ;
; reg:r11|q[15]               ; 3       ;
; reg:r7|q[15]                ; 3       ;
; reg:r12|q[15]               ; 3       ;
; reg:r0|q[15]                ; 3       ;
; reg:r4|q[15]                ; 3       ;
; reg:r8|q[15]                ; 3       ;
; reg:r14|q[15]               ; 3       ;
; reg:r2|q[15]                ; 3       ;
; reg:r6|q[15]                ; 3       ;
; reg:r10|q[15]               ; 3       ;
; reg:r13|q[15]               ; 3       ;
; reg:r1|q[15]                ; 3       ;
; reg:r9|q[15]                ; 3       ;
; reg:r5|q[15]                ; 3       ;
; reg:r15|q[14]               ; 3       ;
; reg:r12|q[14]               ; 3       ;
; reg:r13|q[14]               ; 3       ;
; reg:r14|q[14]               ; 3       ;
; reg:r3|q[14]                ; 3       ;
; reg:r0|q[14]                ; 3       ;
; reg:r2|q[14]                ; 3       ;
; reg:r1|q[14]                ; 3       ;
; reg:r11|q[14]               ; 3       ;
; reg:r8|q[14]                ; 3       ;
; reg:r10|q[14]               ; 3       ;
; reg:r9|q[14]                ; 3       ;
; reg:r7|q[14]                ; 3       ;
; reg:r4|q[14]                ; 3       ;
; reg:r5|q[14]                ; 3       ;
; reg:r6|q[14]                ; 3       ;
; bus_mux:bm|Mux18~9          ; 3       ;
; reg:r15|q[13]               ; 3       ;
; reg:r3|q[13]                ; 3       ;
; reg:r7|q[13]                ; 3       ;
; reg:r11|q[13]               ; 3       ;
; reg:r12|q[13]               ; 3       ;
; reg:r0|q[13]                ; 3       ;
; reg:r8|q[13]                ; 3       ;
; reg:r4|q[13]                ; 3       ;
; reg:r13|q[13]               ; 3       ;
; reg:r1|q[13]                ; 3       ;
; reg:r5|q[13]                ; 3       ;
; reg:r9|q[13]                ; 3       ;
; reg:r14|q[13]               ; 3       ;
; reg:r2|q[13]                ; 3       ;
; reg:r10|q[13]               ; 3       ;
; reg:r6|q[13]                ; 3       ;
; alu:f2|process_0~21         ; 3       ;
; reg:r15|q[12]               ; 3       ;
; reg:r12|q[12]               ; 3       ;
; reg:r14|q[12]               ; 3       ;
; reg:r13|q[12]               ; 3       ;
; reg:r3|q[12]                ; 3       ;
; reg:r0|q[12]                ; 3       ;
; reg:r1|q[12]                ; 3       ;
; reg:r2|q[12]                ; 3       ;
; reg:r7|q[12]                ; 3       ;
; reg:r4|q[12]                ; 3       ;
; reg:r6|q[12]                ; 3       ;
; reg:r5|q[12]                ; 3       ;
; reg:r11|q[12]               ; 3       ;
; reg:r8|q[12]                ; 3       ;
; reg:r9|q[12]                ; 3       ;
; reg:r10|q[12]               ; 3       ;
; reg:r15|q[11]               ; 3       ;
; reg:r3|q[11]                ; 3       ;
; reg:r11|q[11]               ; 3       ;
; reg:r7|q[11]                ; 3       ;
; reg:r12|q[11]               ; 3       ;
; reg:r0|q[11]                ; 3       ;
; reg:r4|q[11]                ; 3       ;
; reg:r8|q[11]                ; 3       ;
; reg:r14|q[11]               ; 3       ;
; reg:r2|q[11]                ; 3       ;
; reg:r6|q[11]                ; 3       ;
; reg:r10|q[11]               ; 3       ;
; reg:r13|q[11]               ; 3       ;
; reg:r1|q[11]                ; 3       ;
; reg:r9|q[11]                ; 3       ;
; reg:r5|q[11]                ; 3       ;
; reg:r15|q[10]               ; 3       ;
; reg:r12|q[10]               ; 3       ;
; reg:r13|q[10]               ; 3       ;
; reg:r14|q[10]               ; 3       ;
; reg:r3|q[10]                ; 3       ;
; reg:r0|q[10]                ; 3       ;
; reg:r2|q[10]                ; 3       ;
; reg:r1|q[10]                ; 3       ;
; reg:r11|q[10]               ; 3       ;
; reg:r8|q[10]                ; 3       ;
; reg:r10|q[10]               ; 3       ;
; reg:r9|q[10]                ; 3       ;
; reg:r7|q[10]                ; 3       ;
; reg:r4|q[10]                ; 3       ;
; reg:r5|q[10]                ; 3       ;
; reg:r6|q[10]                ; 3       ;
; reg:r15|q[9]                ; 3       ;
; reg:r3|q[9]                 ; 3       ;
; reg:r7|q[9]                 ; 3       ;
; reg:r11|q[9]                ; 3       ;
; reg:r12|q[9]                ; 3       ;
; reg:r0|q[9]                 ; 3       ;
; reg:r8|q[9]                 ; 3       ;
; reg:r4|q[9]                 ; 3       ;
; reg:r13|q[9]                ; 3       ;
; reg:r1|q[9]                 ; 3       ;
; reg:r5|q[9]                 ; 3       ;
; reg:r9|q[9]                 ; 3       ;
; reg:r14|q[9]                ; 3       ;
; reg:r2|q[9]                 ; 3       ;
; reg:r10|q[9]                ; 3       ;
; reg:r6|q[9]                 ; 3       ;
; reg:r15|q[8]                ; 3       ;
; reg:r12|q[8]                ; 3       ;
; reg:r14|q[8]                ; 3       ;
; reg:r13|q[8]                ; 3       ;
; reg:r3|q[8]                 ; 3       ;
; reg:r0|q[8]                 ; 3       ;
; reg:r1|q[8]                 ; 3       ;
; reg:r2|q[8]                 ; 3       ;
; reg:r7|q[8]                 ; 3       ;
; reg:r4|q[8]                 ; 3       ;
; reg:r6|q[8]                 ; 3       ;
; reg:r5|q[8]                 ; 3       ;
; reg:r11|q[8]                ; 3       ;
; reg:r8|q[8]                 ; 3       ;
; reg:r9|q[8]                 ; 3       ;
; reg:r10|q[8]                ; 3       ;
; reg:r15|q[7]                ; 3       ;
; reg:r3|q[7]                 ; 3       ;
; reg:r11|q[7]                ; 3       ;
; reg:r7|q[7]                 ; 3       ;
; reg:r12|q[7]                ; 3       ;
; reg:r0|q[7]                 ; 3       ;
; reg:r4|q[7]                 ; 3       ;
; reg:r8|q[7]                 ; 3       ;
; reg:r14|q[7]                ; 3       ;
; reg:r2|q[7]                 ; 3       ;
; reg:r6|q[7]                 ; 3       ;
; reg:r10|q[7]                ; 3       ;
; reg:r13|q[7]                ; 3       ;
; reg:r1|q[7]                 ; 3       ;
; reg:r9|q[7]                 ; 3       ;
; reg:r5|q[7]                 ; 3       ;
; reg:r15|q[6]                ; 3       ;
; reg:r12|q[6]                ; 3       ;
; reg:r13|q[6]                ; 3       ;
; reg:r14|q[6]                ; 3       ;
; reg:r3|q[6]                 ; 3       ;
; reg:r0|q[6]                 ; 3       ;
; reg:r2|q[6]                 ; 3       ;
; reg:r1|q[6]                 ; 3       ;
; reg:r11|q[6]                ; 3       ;
; reg:r8|q[6]                 ; 3       ;
; reg:r10|q[6]                ; 3       ;
; reg:r9|q[6]                 ; 3       ;
; reg:r7|q[6]                 ; 3       ;
; reg:r4|q[6]                 ; 3       ;
; reg:r5|q[6]                 ; 3       ;
; reg:r6|q[6]                 ; 3       ;
; reg:r15|q[5]                ; 3       ;
; reg:r3|q[5]                 ; 3       ;
; reg:r7|q[5]                 ; 3       ;
; reg:r11|q[5]                ; 3       ;
; reg:r12|q[5]                ; 3       ;
; reg:r0|q[5]                 ; 3       ;
; reg:r8|q[5]                 ; 3       ;
; reg:r4|q[5]                 ; 3       ;
; reg:r13|q[5]                ; 3       ;
; reg:r1|q[5]                 ; 3       ;
; reg:r5|q[5]                 ; 3       ;
; reg:r9|q[5]                 ; 3       ;
; reg:r14|q[5]                ; 3       ;
; reg:r2|q[5]                 ; 3       ;
; reg:r10|q[5]                ; 3       ;
; reg:r6|q[5]                 ; 3       ;
; alu:f2|Add10~0              ; 3       ;
; alu:f2|LessThan0~3          ; 3       ;
; alu:f2|Add8~0               ; 3       ;
; reg:r15|q[3]                ; 3       ;
; reg:r3|q[3]                 ; 3       ;
; reg:r11|q[3]                ; 3       ;
; reg:r7|q[3]                 ; 3       ;
; reg:r12|q[3]                ; 3       ;
; reg:r0|q[3]                 ; 3       ;
; reg:r4|q[3]                 ; 3       ;
; reg:r8|q[3]                 ; 3       ;
; reg:r14|q[3]                ; 3       ;
; reg:r2|q[3]                 ; 3       ;
; reg:r6|q[3]                 ; 3       ;
; reg:r10|q[3]                ; 3       ;
; reg:r13|q[3]                ; 3       ;
; reg:r1|q[3]                 ; 3       ;
; reg:r9|q[3]                 ; 3       ;
; reg:r5|q[3]                 ; 3       ;
; alu:f2|Add6~0               ; 3       ;
; reg:r15|q[1]                ; 3       ;
; reg:r3|q[1]                 ; 3       ;
; reg:r7|q[1]                 ; 3       ;
; reg:r11|q[1]                ; 3       ;
; reg:r12|q[1]                ; 3       ;
; reg:r0|q[1]                 ; 3       ;
; reg:r8|q[1]                 ; 3       ;
; reg:r4|q[1]                 ; 3       ;
; reg:r13|q[1]                ; 3       ;
; reg:r1|q[1]                 ; 3       ;
; reg:r5|q[1]                 ; 3       ;
; reg:r9|q[1]                 ; 3       ;
; reg:r14|q[1]                ; 3       ;
; reg:r2|q[1]                 ; 3       ;
; reg:r10|q[1]                ; 3       ;
; reg:r6|q[1]                 ; 3       ;
; reg:r15|q[2]                ; 3       ;
; reg:r12|q[2]                ; 3       ;
; reg:r13|q[2]                ; 3       ;
; reg:r14|q[2]                ; 3       ;
; reg:r3|q[2]                 ; 3       ;
; reg:r0|q[2]                 ; 3       ;
; reg:r2|q[2]                 ; 3       ;
; reg:r1|q[2]                 ; 3       ;
; reg:r11|q[2]                ; 3       ;
; reg:r8|q[2]                 ; 3       ;
; reg:r10|q[2]                ; 3       ;
; reg:r9|q[2]                 ; 3       ;
; reg:r7|q[2]                 ; 3       ;
; reg:r4|q[2]                 ; 3       ;
; reg:r5|q[2]                 ; 3       ;
; reg:r6|q[2]                 ; 3       ;
; t1:f7|Mux0~0                ; 3       ;
; reg:r15|q[0]                ; 3       ;
; reg:r12|q[0]                ; 3       ;
; reg:r14|q[0]                ; 3       ;
; reg:r13|q[0]                ; 3       ;
; reg:r3|q[0]                 ; 3       ;
; reg:r0|q[0]                 ; 3       ;
; reg:r1|q[0]                 ; 3       ;
; reg:r2|q[0]                 ; 3       ;
; reg:r7|q[0]                 ; 3       ;
; reg:r4|q[0]                 ; 3       ;
; reg:r6|q[0]                 ; 3       ;
; reg:r5|q[0]                 ; 3       ;
; reg:r11|q[0]                ; 3       ;
; reg:r8|q[0]                 ; 3       ;
; reg:r9|q[0]                 ; 3       ;
; reg:r10|q[0]                ; 3       ;
; data_bus[12]~input          ; 2       ;
; data_bus[11]~input          ; 2       ;
; data_bus[10]~input          ; 2       ;
; data_bus[9]~input           ; 2       ;
; data_bus[8]~input           ; 2       ;
; data_bus[7]~input           ; 2       ;
; data_bus[6]~input           ; 2       ;
; data_bus[5]~input           ; 2       ;
; data_bus[4]~input           ; 2       ;
; data_bus[3]~input           ; 2       ;
; data_bus[2]~input           ; 2       ;
; data_bus[1]~input           ; 2       ;
; alu:f2|high_bit             ; 2       ;
; controller:f1|sci[0]        ; 2       ;
; controller:f1|sci[1]        ; 2       ;
; alu:f2|Add7~2               ; 2       ;
; alu:f2|Add11~2              ; 2       ;
; controller:f1|Mux14~5       ; 2       ;
; controller:f1|Mux39~0       ; 2       ;
; timer:f4|Selector1~1        ; 2       ;
; timer:f4|Selector1~0        ; 2       ;
; controller:f1|Mux43~1       ; 2       ;
; controller:f1|Mux79~0       ; 2       ;
; controller:f1|Mux18~0       ; 2       ;
; controller:f1|Mux83~2       ; 2       ;
; controller:f1|Mux83~0       ; 2       ;
; controller:f1|Mux37~2       ; 2       ;
; alu:f2|process_0~55         ; 2       ;
; alu:f2|Mux17~1              ; 2       ;
; alu:f2|process_0~44         ; 2       ;
; reg_out:f12|Mux36~15        ; 2       ;
; reg_out:f12|Mux36~1         ; 2       ;
; alu:f2|Mux14~11             ; 2       ;
; bus_mux:bm|Mux17~10         ; 2       ;
; alu:f2|Mux13~3              ; 2       ;
; alu:f2|Add16~0              ; 2       ;
; bus_mux:bm|Mux27~10         ; 2       ;
; bus_mux:bm|Mux19~10         ; 2       ;
; bus_mux:bm|Mux21~10         ; 2       ;
; bus_mux:bm|Mux23~10         ; 2       ;
; bus_mux:bm|Mux25~10         ; 2       ;
; bus_mux:bm|Mux12~10         ; 2       ;
; bus_mux:bm|Mux13~10         ; 2       ;
; bus_mux:bm|Mux13~0          ; 2       ;
; bus_mux:bm|Mux29~10         ; 2       ;
; bus_mux:bm|Mux31~10         ; 2       ;
; flag_reg:f3|flag_s          ; 2       ;
; flag_reg:f3|flag_z          ; 2       ;
; timer:f4|state.s0~feeder    ; 1       ;
; reg_testa:f5|q[7]~0         ; 1       ;
; flag_reg:f3|Mux0~3          ; 1       ;
; flag_reg:f3|Mux0~2          ; 1       ;
; controller:f1|Mux13~17      ; 1       ;
; controller:f1|Mux19~3       ; 1       ;
; alu:f2|high_bit~15          ; 1       ;
; controller:f1|Mux34~6       ; 1       ;
; controller:f1|Mux84~7       ; 1       ;
; alu:f2|process_0~68         ; 1       ;
; alu:f2|Mux13~27             ; 1       ;
; alu:f2|process_0~67         ; 1       ;
; timer:f4|Selector0~0        ; 1       ;
; controller:f1|Mux13~15      ; 1       ;
; controller:f1|Mux13~14      ; 1       ;
; controller:f1|Mux13~13      ; 1       ;
; controller:f1|Mux13~12      ; 1       ;
; controller:f1|Mux13~11      ; 1       ;
; controller:f1|Mux13~10      ; 1       ;
; controller:f1|Mux13~9       ; 1       ;
; controller:f1|Mux13~8       ; 1       ;
; controller:f1|Mux13~7       ; 1       ;
; controller:f1|Mux13~6       ; 1       ;
; controller:f1|Mux13~5       ; 1       ;
; controller:f1|Mux13~4       ; 1       ;
; controller:f1|Mux1~5        ; 1       ;
; controller:f1|Mux1~4        ; 1       ;
; controller:f1|Mux1~3        ; 1       ;
; controller:f1|Mux1~2        ; 1       ;
; controller:f1|Mux1~1        ; 1       ;
; controller:f1|Mux1~0        ; 1       ;
; controller:f1|Mux14~7       ; 1       ;
; controller:f1|Mux14~6       ; 1       ;
; controller:f1|Mux14~4       ; 1       ;
; controller:f1|Mux14~3       ; 1       ;
; controller:f1|Mux14~2       ; 1       ;
; controller:f1|Mux14~1       ; 1       ;
; controller:f1|Mux19~2       ; 1       ;
; controller:f1|Mux21~1       ; 1       ;
; controller:f1|Mux17~0       ; 1       ;
; controller:f1|Mux21~0       ; 1       ;
; controller:f1|Mux8~0        ; 1       ;
; controller:f1|Mux2~0        ; 1       ;
; alu:f2|Mux16~0              ; 1       ;
; alu:f2|Mux20~1              ; 1       ;
; alu:f2|Mux20~0              ; 1       ;
; alu:f2|high_bit~14          ; 1       ;
; alu:f2|high_bit~13          ; 1       ;
; alu:f2|high_bit~12          ; 1       ;
; alu:f2|high_bit~11          ; 1       ;
; alu:f2|high_bit~10          ; 1       ;
; alu:f2|high_bit~9           ; 1       ;
; alu:f2|high_bit~8           ; 1       ;
; alu:f2|high_bit~7           ; 1       ;
; alu:f2|high_bit~6           ; 1       ;
; alu:f2|high_bit~5           ; 1       ;
; alu:f2|high_bit~4           ; 1       ;
; alu:f2|high_bit~3           ; 1       ;
; alu:f2|high_bit~2           ; 1       ;
; controller:f1|Mux39~1       ; 1       ;
; controller:f1|Mux40~0       ; 1       ;
; timer:f4|Selector1~2        ; 1       ;
; timer:f4|Selector2~1        ; 1       ;
; timer:f4|Selector2~0        ; 1       ;
; timer:f4|Selector3~0        ; 1       ;
; timer:f4|state~11           ; 1       ;
; controller:f1|Mux65~0       ; 1       ;
; controller:f1|Mux63~0       ; 1       ;
; controller:f1|Mux61~0       ; 1       ;
; controller:f1|Mux59~0       ; 1       ;
; controller:f1|Mux57~0       ; 1       ;
; controller:f1|Mux55~0       ; 1       ;
; controller:f1|Mux53~0       ; 1       ;
; controller:f1|Mux43~2       ; 1       ;
; controller:f1|Mux46~0       ; 1       ;
; controller:f1|Mux25~0       ; 1       ;
; controller:f1|Mux26~0       ; 1       ;
; controller:f1|Mux27~0       ; 1       ;
; controller:f1|Mux28~0       ; 1       ;
; controller:f1|Mux20~0       ; 1       ;
; controller:f1|Mux24~0       ; 1       ;
; controller:f1|Mux71~2       ; 1       ;
; controller:f1|Mux73~0       ; 1       ;
; controller:f1|Mux67~0       ; 1       ;
; controller:f1|Mux69~0       ; 1       ;
; controller:f1|Mux51~0       ; 1       ;
; reg_mux:rm|Mux31~15         ; 1       ;
; reg_mux:rm|Mux31~14         ; 1       ;
; reg_mux:rm|Mux31~13         ; 1       ;
; reg_mux:rm|Mux31~12         ; 1       ;
; reg_mux:rm|Mux31~11         ; 1       ;
; reg_mux:rm|Mux31~10         ; 1       ;
; reg_mux:rm|Mux31~9          ; 1       ;
; reg_mux:rm|Mux31~8          ; 1       ;
; controller:f1|Mux79~3       ; 1       ;
; reg_mux:rm|Mux31~7          ; 1       ;
; reg_mux:rm|Mux31~6          ; 1       ;
; reg_mux:rm|Mux31~5          ; 1       ;
; reg_mux:rm|Mux31~4          ; 1       ;
; controller:f1|Mux81~0       ; 1       ;
; reg_mux:rm|Mux31~3          ; 1       ;
; reg_mux:rm|Mux31~2          ; 1       ;
; controller:f1|Mux75~0       ; 1       ;
; reg_mux:rm|Mux31~1          ; 1       ;
; controller:f1|Mux77~0       ; 1       ;
; reg_mux:rm|Mux31~0          ; 1       ;
; controller:f1|Mux34~5       ; 1       ;
; controller:f1|Mux34~4       ; 1       ;
; controller:f1|Mux34~3       ; 1       ;
; controller:f1|Mux34~2       ; 1       ;
; controller:f1|Mux31~5       ; 1       ;
; controller:f1|Mux31~4       ; 1       ;
; controller:f1|Mux31~3       ; 1       ;
; controller:f1|Mux31~2       ; 1       ;
; controller:f1|Mux31~1       ; 1       ;
; controller:f1|Mux31~0       ; 1       ;
; controller:f1|Mux33~0       ; 1       ;
; controller:f1|Mux84~5       ; 1       ;
; controller:f1|Mux84~4       ; 1       ;
; controller:f1|Mux37~3       ; 1       ;
; controller:f1|Mux22~5       ; 1       ;
; controller:f1|Mux22~4       ; 1       ;
; controller:f1|Mux22~3       ; 1       ;
; controller:f1|Mux37~1       ; 1       ;
; ar:f10|Mux0~0               ; 1       ;
; ar:f10|Mux1~0               ; 1       ;
; ar:f10|Mux2~0               ; 1       ;
; ar:f10|Mux3~0               ; 1       ;
; ar:f10|Mux4~0               ; 1       ;
; ar:f10|Mux5~0               ; 1       ;
; ar:f10|Mux6~0               ; 1       ;
; ar:f10|Mux7~0               ; 1       ;
; ar:f10|Mux8~0               ; 1       ;
; ar:f10|Mux9~0               ; 1       ;
; ar:f10|Mux10~0              ; 1       ;
; ar:f10|Mux11~0              ; 1       ;
; ar:f10|Mux12~0              ; 1       ;
; ar:f10|Mux13~0              ; 1       ;
; ar:f10|Mux14~0              ; 1       ;
; ar:f10|Mux15~0              ; 1       ;
; alu:f2|Mux18~1              ; 1       ;
; alu:f2|Mux18~0              ; 1       ;
; alu:f2|Equal0~5             ; 1       ;
; alu:f2|Equal0~4             ; 1       ;
; alu:f2|Equal0~3             ; 1       ;
; alu:f2|Equal0~2             ; 1       ;
; alu:f2|Equal0~1             ; 1       ;
; alu:f2|Equal0~0             ; 1       ;
; flag_reg:f3|Mux0~1          ; 1       ;
; flag_reg:f3|Mux0~0          ; 1       ;
; alu:f2|Mux19~10             ; 1       ;
; alu:f2|Mux19~9              ; 1       ;
; alu:f2|process_0~64         ; 1       ;
; alu:f2|process_0~63         ; 1       ;
; alu:f2|process_0~62         ; 1       ;
; alu:f2|process_0~61         ; 1       ;
; alu:f2|process_0~60         ; 1       ;
; alu:f2|process_0~59         ; 1       ;
; alu:f2|process_0~58         ; 1       ;
; alu:f2|process_0~57         ; 1       ;
; alu:f2|process_0~56         ; 1       ;
; controller:f1|Mux23~0       ; 1       ;
; controller:f1|Mux16~1       ; 1       ;
; controller:f1|Mux22~2       ; 1       ;
; controller:f1|Mux22~1       ; 1       ;
; controller:f1|Mux3~1        ; 1       ;
; controller:f1|Mux22~0       ; 1       ;
; controller:f1|Mux3~0        ; 1       ;
; reg_out:f12|Mux32~16        ; 1       ;
; reg_out:f12|Mux32~15        ; 1       ;
; reg_out:f12|Mux32~14        ; 1       ;
; reg_out:f12|Mux32~13        ; 1       ;
; reg_out:f12|Mux32~12        ; 1       ;
; reg_out:f12|Mux32~11        ; 1       ;
; reg_out:f12|Mux32~10        ; 1       ;
; reg_out:f12|Mux32~9         ; 1       ;
; reg_out:f12|Mux32~8         ; 1       ;
; reg_out:f12|Mux32~7         ; 1       ;
; reg_out:f12|Mux32~6         ; 1       ;
; reg_out:f12|Mux32~5         ; 1       ;
; reg_out:f12|Mux32~4         ; 1       ;
; reg_out:f12|Mux32~3         ; 1       ;
; reg_out:f12|Mux32~2         ; 1       ;
; alu:f2|Mux19~8              ; 1       ;
; alu:f2|Mux19~7              ; 1       ;
; alu:f2|Mux19~6              ; 1       ;
; alu:f2|process_0~54         ; 1       ;
; alu:f2|process_0~53         ; 1       ;
; alu:f2|process_0~52         ; 1       ;
; alu:f2|process_0~51         ; 1       ;
; alu:f2|process_0~50         ; 1       ;
; alu:f2|process_0~49         ; 1       ;
; alu:f2|process_0~48         ; 1       ;
; alu:f2|process_0~47         ; 1       ;
; alu:f2|process_0~46         ; 1       ;
; alu:f2|process_0~45         ; 1       ;
; alu:f2|process_0~43         ; 1       ;
; alu:f2|process_0~42         ; 1       ;
; alu:f2|process_0~41         ; 1       ;
; alu:f2|process_0~40         ; 1       ;
; alu:f2|process_0~39         ; 1       ;
; alu:f2|process_0~38         ; 1       ;
; alu:f2|Mux0~0               ; 1       ;
; alu:f2|Add0~47              ; 1       ;
; alu:f2|Mux19~5              ; 1       ;
; alu:f2|Mux19~4              ; 1       ;
; reg_out:f12|Mux32~1         ; 1       ;
; bus_mux:bm|Mux0~9           ; 1       ;
; bus_mux:bm|Mux0~8           ; 1       ;
; bus_mux:bm|Mux0~7           ; 1       ;
; bus_mux:bm|Mux0~6           ; 1       ;
; bus_mux:bm|Mux0~5           ; 1       ;
; bus_mux:bm|Mux0~4           ; 1       ;
; bus_mux:bm|Mux0~3           ; 1       ;
; bus_mux:bm|Mux0~2           ; 1       ;
; bus_mux:bm|Mux0~1           ; 1       ;
; bus_mux:bm|Mux0~0           ; 1       ;
; reg_out:f12|Mux32~0         ; 1       ;
; reg_out:f12|Mux33~15        ; 1       ;
; reg_out:f12|Mux33~14        ; 1       ;
; reg_out:f12|Mux33~13        ; 1       ;
; reg_out:f12|Mux33~12        ; 1       ;
; reg_out:f12|Mux33~11        ; 1       ;
; reg_out:f12|Mux33~10        ; 1       ;
; reg_out:f12|Mux33~9         ; 1       ;
; reg_out:f12|Mux33~8         ; 1       ;
; reg_out:f12|Mux33~7         ; 1       ;
; reg_out:f12|Mux33~6         ; 1       ;
; reg_out:f12|Mux33~5         ; 1       ;
; reg_out:f12|Mux33~4         ; 1       ;
; reg_out:f12|Mux33~3         ; 1       ;
; reg_out:f12|Mux33~2         ; 1       ;
; reg_out:f12|Mux33~1         ; 1       ;
; alu:f2|Mux1~11              ; 1       ;
; alu:f2|Mux1~10              ; 1       ;
; alu:f2|Add0~44              ; 1       ;
; alu:f2|Mux1~9               ; 1       ;
; alu:f2|Mux1~8               ; 1       ;
; alu:f2|Mux1~7               ; 1       ;
; alu:f2|Mux1~6               ; 1       ;
; alu:f2|Mux1~5               ; 1       ;
; alu:f2|Mux1~4               ; 1       ;
; alu:f2|temp2~27             ; 1       ;
; alu:f2|Mux1~3               ; 1       ;
; alu:f2|Mux1~2               ; 1       ;
; alu:f2|Mux1~1               ; 1       ;
; alu:f2|Mux1~0               ; 1       ;
; reg_out:f12|Mux33~0         ; 1       ;
; bus_mux:bm|Mux1~9           ; 1       ;
; bus_mux:bm|Mux1~8           ; 1       ;
; bus_mux:bm|Mux1~7           ; 1       ;
; bus_mux:bm|Mux1~6           ; 1       ;
; bus_mux:bm|Mux1~5           ; 1       ;
; bus_mux:bm|Mux1~4           ; 1       ;
; bus_mux:bm|Mux1~3           ; 1       ;
; bus_mux:bm|Mux1~2           ; 1       ;
; bus_mux:bm|Mux1~1           ; 1       ;
; bus_mux:bm|Mux1~0           ; 1       ;
; reg_testa:f5|q[14]          ; 1       ;
; reg_out:f12|Mux34~15        ; 1       ;
; reg_out:f12|Mux34~14        ; 1       ;
; reg_out:f12|Mux34~13        ; 1       ;
; reg_out:f12|Mux34~12        ; 1       ;
; reg_out:f12|Mux34~11        ; 1       ;
; reg_out:f12|Mux34~10        ; 1       ;
; reg_out:f12|Mux34~9         ; 1       ;
; reg_out:f12|Mux34~8         ; 1       ;
; reg_out:f12|Mux34~7         ; 1       ;
; reg_out:f12|Mux34~6         ; 1       ;
; reg_out:f12|Mux34~5         ; 1       ;
; reg_out:f12|Mux34~4         ; 1       ;
; reg_out:f12|Mux34~3         ; 1       ;
; reg_out:f12|Mux34~2         ; 1       ;
; reg_out:f12|Mux34~1         ; 1       ;
; alu:f2|Mux2~11              ; 1       ;
; alu:f2|temp2~26             ; 1       ;
; alu:f2|Mux2~10              ; 1       ;
; alu:f2|Add0~41              ; 1       ;
; alu:f2|temp2~25             ; 1       ;
; alu:f2|Mux2~9               ; 1       ;
; alu:f2|Mux2~8               ; 1       ;
; alu:f2|Mux2~7               ; 1       ;
; alu:f2|Mux2~6               ; 1       ;
; alu:f2|Mux2~5               ; 1       ;
; alu:f2|Mux2~4               ; 1       ;
; alu:f2|temp2~24             ; 1       ;
; alu:f2|Mux2~3               ; 1       ;
; alu:f2|Mux2~2               ; 1       ;
; alu:f2|Mux2~1               ; 1       ;
; alu:f2|Mux2~0               ; 1       ;
; reg_out:f12|Mux34~0         ; 1       ;
; bus_mux:bm|Mux2~9           ; 1       ;
; bus_mux:bm|Mux2~8           ; 1       ;
; bus_mux:bm|Mux2~7           ; 1       ;
; bus_mux:bm|Mux2~6           ; 1       ;
; bus_mux:bm|Mux2~5           ; 1       ;
; bus_mux:bm|Mux2~4           ; 1       ;
; bus_mux:bm|Mux2~3           ; 1       ;
; bus_mux:bm|Mux2~2           ; 1       ;
; bus_mux:bm|Mux2~1           ; 1       ;
; bus_mux:bm|Mux2~0           ; 1       ;
; reg_testa:f5|q[13]          ; 1       ;
; reg_out:f12|Mux35~15        ; 1       ;
; reg_out:f12|Mux35~14        ; 1       ;
; reg_out:f12|Mux35~13        ; 1       ;
; reg_out:f12|Mux35~12        ; 1       ;
; reg_out:f12|Mux35~11        ; 1       ;
; reg_out:f12|Mux35~10        ; 1       ;
; reg_out:f12|Mux35~9         ; 1       ;
; reg_out:f12|Mux35~8         ; 1       ;
; reg_out:f12|Mux35~7         ; 1       ;
; reg_out:f12|Mux35~6         ; 1       ;
; reg_out:f12|Mux35~5         ; 1       ;
; reg_out:f12|Mux35~4         ; 1       ;
; reg_out:f12|Mux35~3         ; 1       ;
; reg_out:f12|Mux35~2         ; 1       ;
; reg_out:f12|Mux35~1         ; 1       ;
; alu:f2|Mux3~11              ; 1       ;
; alu:f2|Mux3~10              ; 1       ;
; alu:f2|Add0~38              ; 1       ;
; alu:f2|Mux3~9               ; 1       ;
; alu:f2|Mux3~8               ; 1       ;
; alu:f2|Mux3~7               ; 1       ;
; alu:f2|Mux3~6               ; 1       ;
; alu:f2|Mux3~5               ; 1       ;
; alu:f2|Mux3~4               ; 1       ;
; alu:f2|temp2~23             ; 1       ;
; alu:f2|Mux3~3               ; 1       ;
; alu:f2|Mux3~2               ; 1       ;
; alu:f2|Mux3~1               ; 1       ;
; alu:f2|Mux3~0               ; 1       ;
; reg_out:f12|Mux35~0         ; 1       ;
; bus_mux:bm|Mux3~9           ; 1       ;
; bus_mux:bm|Mux3~8           ; 1       ;
; bus_mux:bm|Mux3~7           ; 1       ;
; bus_mux:bm|Mux3~6           ; 1       ;
; bus_mux:bm|Mux3~5           ; 1       ;
; bus_mux:bm|Mux3~4           ; 1       ;
; bus_mux:bm|Mux3~3           ; 1       ;
; bus_mux:bm|Mux3~2           ; 1       ;
; bus_mux:bm|Mux3~1           ; 1       ;
; bus_mux:bm|Mux3~0           ; 1       ;
; reg_testa:f5|q[12]          ; 1       ;
; reg_out:f12|Mux36~18        ; 1       ;
; reg_out:f12|Mux36~17        ; 1       ;
; reg_out:f12|Mux36~16        ; 1       ;
; reg_out:f12|Mux36~14        ; 1       ;
; reg_out:f12|Mux36~13        ; 1       ;
; reg_out:f12|Mux36~12        ; 1       ;
; reg_out:f12|Mux36~11        ; 1       ;
; reg_out:f12|Mux36~10        ; 1       ;
; reg_out:f12|Mux36~9         ; 1       ;
; reg_out:f12|Mux36~8         ; 1       ;
; reg_out:f12|Mux36~7         ; 1       ;
; reg_out:f12|Mux36~6         ; 1       ;
; reg_out:f12|Mux36~5         ; 1       ;
; reg_out:f12|Mux36~4         ; 1       ;
; reg_out:f12|Mux36~3         ; 1       ;
; alu:f2|Mux4~11              ; 1       ;
; alu:f2|temp2~22             ; 1       ;
; alu:f2|Mux4~10              ; 1       ;
; alu:f2|Add0~35              ; 1       ;
; alu:f2|temp2~21             ; 1       ;
; alu:f2|Mux4~9               ; 1       ;
; alu:f2|Mux4~8               ; 1       ;
; alu:f2|Mux4~7               ; 1       ;
; alu:f2|Mux4~6               ; 1       ;
; alu:f2|Mux4~5               ; 1       ;
; alu:f2|Mux4~4               ; 1       ;
; alu:f2|temp2~20             ; 1       ;
; alu:f2|Mux4~3               ; 1       ;
; alu:f2|Mux4~2               ; 1       ;
; alu:f2|Mux4~1               ; 1       ;
; alu:f2|Mux4~0               ; 1       ;
; reg_out:f12|Mux36~2         ; 1       ;
; bus_mux:bm|Mux4~9           ; 1       ;
; bus_mux:bm|Mux4~8           ; 1       ;
; bus_mux:bm|Mux4~7           ; 1       ;
; bus_mux:bm|Mux4~6           ; 1       ;
; bus_mux:bm|Mux4~5           ; 1       ;
; bus_mux:bm|Mux4~4           ; 1       ;
; bus_mux:bm|Mux4~3           ; 1       ;
; bus_mux:bm|Mux4~2           ; 1       ;
; bus_mux:bm|Mux4~1           ; 1       ;
; bus_mux:bm|Mux4~0           ; 1       ;
; reg_out:f12|Mux36~0         ; 1       ;
; reg_out:f12|Mux37~15        ; 1       ;
; reg_out:f12|Mux37~14        ; 1       ;
; reg_out:f12|Mux37~13        ; 1       ;
; reg_out:f12|Mux37~12        ; 1       ;
; reg_out:f12|Mux37~11        ; 1       ;
; reg_out:f12|Mux37~10        ; 1       ;
; reg_out:f12|Mux37~9         ; 1       ;
; reg_out:f12|Mux37~8         ; 1       ;
; reg_out:f12|Mux37~7         ; 1       ;
; reg_out:f12|Mux37~6         ; 1       ;
; reg_out:f12|Mux37~5         ; 1       ;
; reg_out:f12|Mux37~4         ; 1       ;
; reg_out:f12|Mux37~3         ; 1       ;
; reg_out:f12|Mux37~2         ; 1       ;
; reg_out:f12|Mux37~1         ; 1       ;
; alu:f2|Mux5~11              ; 1       ;
; alu:f2|Mux5~10              ; 1       ;
; alu:f2|Add0~32              ; 1       ;
; alu:f2|Mux5~9               ; 1       ;
; alu:f2|Mux5~8               ; 1       ;
; alu:f2|Mux5~7               ; 1       ;
; alu:f2|Mux5~6               ; 1       ;
; alu:f2|Mux5~5               ; 1       ;
; alu:f2|Mux5~4               ; 1       ;
; alu:f2|temp2~19             ; 1       ;
; alu:f2|Mux5~3               ; 1       ;
; alu:f2|Mux5~2               ; 1       ;
; alu:f2|Mux5~1               ; 1       ;
; alu:f2|Mux5~0               ; 1       ;
; reg_out:f12|Mux37~0         ; 1       ;
; bus_mux:bm|Mux5~9           ; 1       ;
; bus_mux:bm|Mux5~8           ; 1       ;
; bus_mux:bm|Mux5~7           ; 1       ;
; bus_mux:bm|Mux5~6           ; 1       ;
; bus_mux:bm|Mux5~5           ; 1       ;
; bus_mux:bm|Mux5~4           ; 1       ;
; bus_mux:bm|Mux5~3           ; 1       ;
; bus_mux:bm|Mux5~2           ; 1       ;
; bus_mux:bm|Mux5~1           ; 1       ;
; bus_mux:bm|Mux5~0           ; 1       ;
; reg_testa:f5|q[10]          ; 1       ;
; reg_out:f12|Mux38~15        ; 1       ;
; reg_out:f12|Mux38~14        ; 1       ;
; reg_out:f12|Mux38~13        ; 1       ;
; reg_out:f12|Mux38~12        ; 1       ;
; reg_out:f12|Mux38~11        ; 1       ;
; reg_out:f12|Mux38~10        ; 1       ;
; reg_out:f12|Mux38~9         ; 1       ;
; reg_out:f12|Mux38~8         ; 1       ;
; reg_out:f12|Mux38~7         ; 1       ;
; reg_out:f12|Mux38~6         ; 1       ;
; reg_out:f12|Mux38~5         ; 1       ;
; reg_out:f12|Mux38~4         ; 1       ;
; reg_out:f12|Mux38~3         ; 1       ;
; reg_out:f12|Mux38~2         ; 1       ;
; reg_out:f12|Mux38~1         ; 1       ;
; alu:f2|Mux6~11              ; 1       ;
; alu:f2|temp2~18             ; 1       ;
; alu:f2|Mux6~10              ; 1       ;
; alu:f2|Add0~29              ; 1       ;
; alu:f2|temp2~17             ; 1       ;
; alu:f2|Mux6~9               ; 1       ;
; alu:f2|Mux6~8               ; 1       ;
; alu:f2|Mux6~7               ; 1       ;
; alu:f2|Mux6~6               ; 1       ;
; alu:f2|Mux6~5               ; 1       ;
; alu:f2|Mux6~4               ; 1       ;
; alu:f2|temp2~16             ; 1       ;
; alu:f2|Mux6~3               ; 1       ;
; alu:f2|Mux6~2               ; 1       ;
; alu:f2|Mux6~1               ; 1       ;
; alu:f2|Mux6~0               ; 1       ;
; reg_out:f12|Mux38~0         ; 1       ;
; bus_mux:bm|Mux6~9           ; 1       ;
; bus_mux:bm|Mux6~8           ; 1       ;
; bus_mux:bm|Mux6~7           ; 1       ;
; bus_mux:bm|Mux6~6           ; 1       ;
; bus_mux:bm|Mux6~5           ; 1       ;
; bus_mux:bm|Mux6~4           ; 1       ;
+-----------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,126 / 116,715 ( 3 % ) ;
; C16 interconnects     ; 169 / 3,886 ( 4 % )     ;
; C4 interconnects      ; 2,466 / 73,752 ( 3 % )  ;
; Direct links          ; 182 / 116,715 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 840 / 39,600 ( 2 % )    ;
; R24 interconnects     ; 162 / 3,777 ( 4 % )     ;
; R4 interconnects      ; 2,890 / 99,858 ( 3 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.85) ; Number of LABs  (Total = 112) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 4                             ;
; 3                                           ; 3                             ;
; 4                                           ; 8                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 4                             ;
; 14                                          ; 8                             ;
; 15                                          ; 19                            ;
; 16                                          ; 49                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.46) ; Number of LABs  (Total = 112) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 94                            ;
; 1 Clock                            ; 76                            ;
; 1 Clock enable                     ; 38                            ;
; 2 Clock enables                    ; 49                            ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.50) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 7                             ;
; 16                                           ; 14                            ;
; 17                                           ; 17                            ;
; 18                                           ; 15                            ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 2                             ;
; 22                                           ; 7                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 112) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 4                             ;
; 2                                               ; 4                             ;
; 3                                               ; 10                            ;
; 4                                               ; 10                            ;
; 5                                               ; 11                            ;
; 6                                               ; 8                             ;
; 7                                               ; 5                             ;
; 8                                               ; 8                             ;
; 9                                               ; 5                             ;
; 10                                              ; 12                            ;
; 11                                              ; 10                            ;
; 12                                              ; 6                             ;
; 13                                              ; 5                             ;
; 14                                              ; 4                             ;
; 15                                              ; 1                             ;
; 16                                              ; 5                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.74) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 5                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 0                             ;
; 15                                           ; 0                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 0                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 14                            ;
; 32                                           ; 18                            ;
; 33                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 61        ; 0            ; 61        ; 0            ; 0            ; 61        ; 61        ; 0            ; 61        ; 61        ; 0            ; 51           ; 0            ; 2            ; 22           ; 0            ; 51           ; 22           ; 2            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 61           ; 0         ; 61           ; 61           ; 0         ; 0         ; 61           ; 0         ; 0         ; 61           ; 10           ; 61           ; 59           ; 39           ; 61           ; 10           ; 39           ; 59           ; 61           ; 61           ; 10           ; 61           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; wr                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address_bus[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_bus[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; clk                 ; ir:f6|q[10]          ; 227.0             ;
; clk,ir:f6|q[10]     ; clk,I/O              ; 31.4              ;
; ir:f6|q[10]         ; clk,I/O              ; 23.1              ;
; clk,ir:f6|q[10],I/O ; clk,I/O              ; 10.2              ;
; ir:f6|q[10]         ; clk                  ; 6.8               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                               ;
+-----------------------------+---------------------------+-------------------+
; Source Register             ; Destination Register      ; Delay Added in ns ;
+-----------------------------+---------------------------+-------------------+
; ir:f6|q[14]                 ; controller:f1|sst[1]      ; 5.183             ;
; ir:f6|q[8]                  ; controller:f1|sst[1]      ; 4.557             ;
; ir:f6|q[9]                  ; controller:f1|sst[0]      ; 4.543             ;
; ir:f6|q[11]                 ; controller:f1|sst[1]      ; 4.530             ;
; ir:f6|q[10]                 ; controller:f1|sst[1]      ; 4.476             ;
; ir:f6|q[7]                  ; controller:f1|offset[7]   ; 4.347             ;
; ir:f6|q[12]                 ; controller:f1|rec[1]      ; 4.336             ;
; ir:f6|q[6]                  ; controller:f1|offset[6]   ; 4.326             ;
; timer:f4|state.s4           ; controller:f1|offset[4]   ; 4.271             ;
; timer:f4|state.s5           ; controller:f1|offset[4]   ; 4.271             ;
; timer:f4|state.s0           ; controller:f1|offset[4]   ; 4.271             ;
; timer:f4|state.s3           ; controller:f1|sst[1]      ; 4.155             ;
; ir:f6|q[4]                  ; controller:f1|offset[4]   ; 4.087             ;
; ir:f6|q[3]                  ; controller:f1|dest_reg[3] ; 3.896             ;
; ir:f6|q[1]                  ; controller:f1|dest_reg[1] ; 3.896             ;
; ir:f6|q[0]                  ; controller:f1|dest_reg[0] ; 3.896             ;
; ir:f6|q[5]                  ; controller:f1|offset[5]   ; 3.872             ;
; timer:f4|state.s1           ; controller:f1|rec[1]      ; 3.591             ;
; ir:f6|q[2]                  ; controller:f1|dest_reg[2] ; 3.240             ;
; controller:f1|alu_func[0]   ; reg_data[15]              ; 2.953             ;
; timer:f4|counter            ; controller:f1|dest_reg[3] ; 2.308             ;
; controller:f1|alu_func[1]   ; ar:f10|q[8]               ; 2.120             ;
; reg:r5|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r9|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r1|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r13|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r10|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r6|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r2|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r14|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r8|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r4|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r0|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r12|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r7|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r11|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r3|q[3]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r15|q[3]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r6|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r5|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r4|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r7|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r9|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r10|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r8|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r11|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r1|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r2|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r0|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r3|q[2]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r14|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r13|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r12|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r6|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r10|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r2|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r14|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r9|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r5|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r1|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r13|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r4|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r8|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r0|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r12|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r11|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r7|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r3|q[1]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r10|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r9|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r8|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r11|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r5|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r6|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r4|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r7|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r2|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r1|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r0|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r3|q[0]                 ; ar:f10|q[8]               ; 2.040             ;
; reg:r13|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r14|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r12|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|offset[2]     ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|offset[1]     ; ar:f10|q[8]               ; 2.040             ;
; reg:r15|q[1]                ; ar:f10|q[8]               ; 2.040             ;
; reg:r15|q[2]                ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|offset[0]     ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|offset[3]     ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|sour_reg[0]   ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|sour_reg[1]   ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|sour_reg[2]   ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|sour_reg[3]   ; ar:f10|q[8]               ; 2.040             ;
; reg:r15|q[0]                ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|alu_in_sel[0] ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|alu_in_sel[1] ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|alu_in_sel[2] ; ar:f10|q[8]               ; 2.040             ;
; controller:f1|alu_func[2]   ; flag_reg:f3|flag_c        ; 1.869             ;
; ir:f6|q[15]                 ; controller:f1|wr          ; 1.846             ;
; pc:f11|q[0]                 ; ar:f10|q[0]               ; 1.755             ;
+-----------------------------+---------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (119006): Selected device EP4CE30F23C8 for design "cpu0"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 30 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 12 nodes
    Warning (332126): Node "f1|Mux13~16|combout"
    Warning (332126): Node "f1|Mux13~8|datab"
    Warning (332126): Node "f1|Mux13~8|combout"
    Warning (332126): Node "f1|Mux13~12|dataa"
    Warning (332126): Node "f1|Mux13~12|combout"
    Warning (332126): Node "f1|Mux13~16|datab"
    Warning (332126): Node "f1|Mux13~14|dataa"
    Warning (332126): Node "f1|Mux13~14|combout"
    Warning (332126): Node "f1|Mux13~15|dataa"
    Warning (332126): Node "f1|Mux13~15|combout"
    Warning (332126): Node "f1|Mux13~16|datad"
    Warning (332126): Node "f1|Mux13~15|datac"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "f1|Mux14~8|combout"
    Warning (332126): Node "f1|Mux14~7|datac"
    Warning (332126): Node "f1|Mux14~7|combout"
    Warning (332126): Node "f1|Mux14~8|dataa"
    Warning (332126): Node "f1|Mux1~5|dataa"
    Warning (332126): Node "f1|Mux1~5|combout"
    Warning (332126): Node "f1|Mux14~8|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: f1|Mux16~1  from: datac  to: combout
    Info (332098): Cell: f1|Mux84~6  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN AB12 (CLK12, DIFFCLK_7n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ir:f6|q[8]
        Info (176357): Destination node ir:f6|q[9]
        Info (176357): Destination node ir:f6|q[11]
        Info (176357): Destination node ir:f6|q[12]
        Info (176357): Destination node ir:f6|q[13]
        Info (176357): Destination node ir:f6|q[14]
        Info (176357): Destination node ir:f6|q[15]
        Info (176357): Destination node reg:r0|q[0]
        Info (176357): Destination node reg:r0|q[1]
        Info (176357): Destination node reg:r0|q[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node controller:f1|Mux84~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:f1|offset[0]
        Info (176357): Destination node controller:f1|sour_reg[1]
        Info (176357): Destination node controller:f1|sour_reg[0]
        Info (176357): Destination node controller:f1|sour_reg[3]
        Info (176357): Destination node controller:f1|sour_reg[2]
        Info (176357): Destination node controller:f1|alu_func[2]
        Info (176357): Destination node controller:f1|alu_func[1]
        Info (176357): Destination node controller:f1|offset[1]
        Info (176357): Destination node controller:f1|offset[2]
        Info (176357): Destination node controller:f1|offset[3]
Info (176353): Automatically promoted node controller:f1|Mux15~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:f1|Mux50~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X22_Y11 to location X33_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.69 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169180): Following 2 pins must use external clamping diodes.
    Info (169178): Pin data_bus[6] uses I/O standard 2.5 V at D1
    Info (169178): Pin data_bus[7] uses I/O standard 2.5 V at E2
Info (144001): Generated suppressed messages file C:/Users/Kenneth/Desktop/code v2.0 LSRR/CSR-basic  schVHDL OK/cpu/cpu0.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 5893 megabytes
    Info: Processing ended: Mon Nov 14 19:43:15 2022
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Kenneth/Desktop/code v2.0 LSRR/CSR-basic  schVHDL OK/cpu/cpu0.fit.smsg.


