Timing Analyzer report for EP2_LED
Fri Aug 18 12:59:48 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'IFCLK'
  6. Clock Setup: 'FX2_CLK'
  7. Clock Setup: 'PA0'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                       ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------+----------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                            ; To                         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------+----------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.256 ns                         ; FLAGC                           ; state[0]                   ; --         ; IFCLK    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.289 ns                         ; SPI_REGS:SPI_REGS|sdata[7]      ; PA3                        ; PA0        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.931 ns                        ; FX2_FD[12]                      ; HIGHBYTE[4]                ; --         ; IFCLK    ; 0            ;
; Clock Setup: 'PA0'           ; N/A   ; None          ; 260.01 MHz ( period = 3.846 ns ) ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[6] ; PA0        ; PA0      ; 0            ;
; Clock Setup: 'IFCLK'         ; N/A   ; None          ; 260.01 MHz ( period = 3.846 ns ) ; state[4]                        ; SLOE~reg0                  ; IFCLK      ; IFCLK    ; 0            ;
; Clock Setup: 'FX2_CLK'       ; N/A   ; None          ; 303.95 MHz ( period = 3.290 ns ) ; SPI_REGS:SPI_REGS|CS_ph1        ; Register8:port0reg|OUT[5]  ; FX2_CLK    ; FX2_CLK  ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                 ;                            ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------+----------------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C5Q208C8        ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; IFCLK           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; FX2_CLK         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PA0             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IFCLK'                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+----------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From     ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; state[4] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 261.30 MHz ( period = 3.827 ns )                    ; state[4] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.564 ns                ;
; N/A                                     ; 261.78 MHz ( period = 3.820 ns )                    ; state[5] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 263.09 MHz ( period = 3.801 ns )                    ; state[5] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; state[1] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.393 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; state[1] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.374 ns                ;
; N/A                                     ; 286.37 MHz ( period = 3.492 ns )                    ; state[4] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 287.27 MHz ( period = 3.481 ns )                    ; state[3] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 287.36 MHz ( period = 3.480 ns )                    ; state[0] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; state[4] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; state[4] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; state[4] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; state[4] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; state[4] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 288.52 MHz ( period = 3.466 ns )                    ; state[5] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.202 ns                ;
; N/A                                     ; 288.85 MHz ( period = 3.462 ns )                    ; state[3] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.199 ns                ;
; N/A                                     ; 289.69 MHz ( period = 3.452 ns )                    ; state[0] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.189 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; state[4] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 289.94 MHz ( period = 3.449 ns )                    ; state[1] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.185 ns                ;
; N/A                                     ; 290.36 MHz ( period = 3.444 ns )                    ; state[5] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 290.36 MHz ( period = 3.444 ns )                    ; state[5] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 290.36 MHz ( period = 3.444 ns )                    ; state[5] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 290.36 MHz ( period = 3.444 ns )                    ; state[5] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 290.36 MHz ( period = 3.444 ns )                    ; state[5] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 290.95 MHz ( period = 3.437 ns )                    ; state[1] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 291.97 MHz ( period = 3.425 ns )                    ; state[5] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 293.00 MHz ( period = 3.413 ns )                    ; state[4] ; SLRD~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 294.55 MHz ( period = 3.395 ns )                    ; state[5] ; state[3]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.131 ns                ;
; N/A                                     ; 295.25 MHz ( period = 3.387 ns )                    ; state[5] ; SLRD~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 296.03 MHz ( period = 3.378 ns )                    ; state[4] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.115 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; state[3] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 302.85 MHz ( period = 3.302 ns )                    ; state[1] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.038 ns                ;
; N/A                                     ; 304.88 MHz ( period = 3.280 ns )                    ; state[1] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 304.88 MHz ( period = 3.280 ns )                    ; state[1] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 304.88 MHz ( period = 3.280 ns )                    ; state[1] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 304.88 MHz ( period = 3.280 ns )                    ; state[1] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 304.88 MHz ( period = 3.280 ns )                    ; state[1] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; state[4] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 306.09 MHz ( period = 3.267 ns )                    ; state[0] ; state[4]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; state[1] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 307.13 MHz ( period = 3.256 ns )                    ; state[2] ; state[4]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.991 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; state[5] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; state[4] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; state[4] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; state[4] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 308.45 MHz ( period = 3.242 ns )                    ; state[0] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.978 ns                ;
; N/A                                     ; 310.08 MHz ( period = 3.225 ns )                    ; state[5] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 310.27 MHz ( period = 3.223 ns )                    ; state[1] ; SLRD~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 310.75 MHz ( period = 3.218 ns )                    ; state[5] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 310.75 MHz ( period = 3.218 ns )                    ; state[5] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 310.75 MHz ( period = 3.218 ns )                    ; state[5] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 311.53 MHz ( period = 3.210 ns )                    ; state[1] ; state[0]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 314.47 MHz ( period = 3.180 ns )                    ; state[2] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 318.07 MHz ( period = 3.144 ns )                    ; state[4] ; state[3]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 319.80 MHz ( period = 3.127 ns )                    ; state[3] ; HIGHBYTE[3]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 320.10 MHz ( period = 3.124 ns )                    ; state[3] ; state[4]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 320.51 MHz ( period = 3.120 ns )                    ; state[3] ; state[5]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.856 ns                ;
; N/A                                     ; 320.82 MHz ( period = 3.117 ns )                    ; state[0] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.854 ns                ;
; N/A                                     ; 322.06 MHz ( period = 3.105 ns )                    ; state[3] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 322.06 MHz ( period = 3.105 ns )                    ; state[3] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 322.06 MHz ( period = 3.105 ns )                    ; state[3] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 322.06 MHz ( period = 3.105 ns )                    ; state[3] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 322.06 MHz ( period = 3.105 ns )                    ; state[3] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[0] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.840 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[2] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[2] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[2] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[2] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; state[2] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; state[1] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; state[3] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 324.25 MHz ( period = 3.084 ns )                    ; state[2] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 327.33 MHz ( period = 3.055 ns )                    ; state[0] ; state[5]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; state[1] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; state[1] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; state[1] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 328.08 MHz ( period = 3.048 ns )                    ; state[3] ; SLRD~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.785 ns                ;
; N/A                                     ; 328.52 MHz ( period = 3.044 ns )                    ; state[2] ; state[5]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.779 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; state[0] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 331.02 MHz ( period = 3.021 ns )                    ; state[3] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.758 ns                ;
; N/A                                     ; 336.02 MHz ( period = 2.976 ns )                    ; state[1] ; state[4]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state[2] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 337.72 MHz ( period = 2.961 ns )                    ; state[1] ; state[3]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.697 ns                ;
; N/A                                     ; 338.18 MHz ( period = 2.957 ns )                    ; state[2] ; state[0]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.692 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[4] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.676 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; state[3]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[0]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[1]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[2]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[4]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[5]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[6]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; HIGHBYTE[7]      ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; SLRD~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.641 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.615 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.615 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.615 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[1] ; state[5]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[4] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.581 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; state[3]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.541 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[5] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.523 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.508 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; TXDEN            ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.504 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[5] ; state[1]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[1] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.337 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[0]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[1]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[9]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[10]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[11]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.321 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[2]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[3]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[4]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[5]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[6]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[12]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[13]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[15]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.303 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[4] ; state[5]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.291 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; FIFO_ADR[1]~reg0 ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.279 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; SLOE~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.254 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[3] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.212 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[1] ; state[2]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.204 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[4] ; state[0]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.182 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[4] ; state[4]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.109 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[7]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.096 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[8]   ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.096 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; Tx_register[14]  ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.096 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[2] ; SLWR~reg0        ; IFCLK      ; IFCLK    ; None                        ; None                      ; 2.065 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[5] ; state[0]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 1.999 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; state[0] ; state[2]         ; IFCLK      ; IFCLK    ; None                        ; None                      ; 1.851 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;          ;                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'FX2_CLK'                                                                                                                                                                                                    ;
+-------+------------------------------------------------+--------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                     ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 303.95 MHz ( period = 3.290 ns )               ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[0] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 3.023 ns                ;
; N/A   ; 303.95 MHz ( period = 3.290 ns )               ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[3] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 3.023 ns                ;
; N/A   ; 303.95 MHz ( period = 3.290 ns )               ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[5] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 3.023 ns                ;
; N/A   ; 328.30 MHz ( period = 3.046 ns )               ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[0] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.779 ns                ;
; N/A   ; 328.30 MHz ( period = 3.046 ns )               ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[3] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.779 ns                ;
; N/A   ; 328.30 MHz ( period = 3.046 ns )               ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[5] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.779 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[1] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.378 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[2] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.378 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[4] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.378 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[6] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.378 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; Register8:port0reg|OUT[7] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.378 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[1] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[2] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[4] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[6] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph2 ; Register8:port0reg|OUT[7] ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; SPI_REGS:SPI_REGS|CS_ph1 ; SPI_REGS:SPI_REGS|CS_ph2  ; FX2_CLK    ; FX2_CLK  ; None                        ; None                      ; 1.568 ns                ;
+-------+------------------------------------------------+--------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PA0'                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 262.74 MHz ( period = 3.806 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 273.00 MHz ( period = 3.663 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 274.57 MHz ( period = 3.642 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 274.57 MHz ( period = 3.642 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 274.57 MHz ( period = 3.642 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 277.62 MHz ( period = 3.602 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 277.62 MHz ( period = 3.602 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 277.62 MHz ( period = 3.602 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 277.85 MHz ( period = 3.599 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.261 ns                ;
; N/A                                     ; 277.93 MHz ( period = 3.598 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.260 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 287.36 MHz ( period = 3.480 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 287.44 MHz ( period = 3.479 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.149 ns                ;
; N/A                                     ; 287.69 MHz ( period = 3.476 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.146 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 288.18 MHz ( period = 3.470 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.140 ns                ;
; N/A                                     ; 288.52 MHz ( period = 3.466 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 289.10 MHz ( period = 3.459 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 289.10 MHz ( period = 3.459 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 289.10 MHz ( period = 3.459 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 289.35 MHz ( period = 3.456 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.117 ns                ;
; N/A                                     ; 290.53 MHz ( period = 3.442 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 290.70 MHz ( period = 3.440 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 290.87 MHz ( period = 3.438 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.108 ns                ;
; N/A                                     ; 291.04 MHz ( period = 3.436 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 302.39 MHz ( period = 3.307 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.940 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.940 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.940 ns                ;
; N/A                                     ; 305.34 MHz ( period = 3.275 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 305.44 MHz ( period = 3.274 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.936 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 312.21 MHz ( period = 3.203 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 312.21 MHz ( period = 3.203 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 312.21 MHz ( period = 3.203 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 312.50 MHz ( period = 3.200 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 312.50 MHz ( period = 3.200 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 312.50 MHz ( period = 3.200 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 312.50 MHz ( period = 3.200 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 312.50 MHz ( period = 3.200 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 314.17 MHz ( period = 3.183 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 316.16 MHz ( period = 3.163 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 316.16 MHz ( period = 3.163 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 316.16 MHz ( period = 3.163 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 318.17 MHz ( period = 3.143 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 323.52 MHz ( period = 3.091 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 323.94 MHz ( period = 3.087 ns )                    ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 324.99 MHz ( period = 3.077 ns )                    ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 325.31 MHz ( period = 3.074 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 326.05 MHz ( period = 3.067 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.803 ns                ;
; N/A                                     ; 326.05 MHz ( period = 3.067 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.803 ns                ;
; N/A                                     ; 326.05 MHz ( period = 3.067 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.803 ns                ;
; N/A                                     ; 326.58 MHz ( period = 3.062 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.806 ns                ;
; N/A                                     ; 326.69 MHz ( period = 3.061 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 327.01 MHz ( period = 3.058 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 327.98 MHz ( period = 3.049 ns )                    ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.719 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.717 ns                ;
; N/A                                     ; 328.19 MHz ( period = 3.047 ns )                    ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 331.13 MHz ( period = 3.020 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 331.13 MHz ( period = 3.020 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 331.13 MHz ( period = 3.020 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 332.12 MHz ( period = 3.011 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 332.12 MHz ( period = 3.011 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 332.12 MHz ( period = 3.011 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 333.33 MHz ( period = 3.000 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[4] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.662 ns                ;
; N/A                                     ; 335.35 MHz ( period = 2.982 ns )                    ; SPI_REGS:SPI_REGS|saddr[4]      ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 335.80 MHz ( period = 2.978 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.722 ns                ;
; N/A                                     ; 336.25 MHz ( period = 2.974 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.710 ns                ;
; N/A                                     ; 342.00 MHz ( period = 2.924 ns )                    ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.594 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.10 MHz ( period = 2.881 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|saddr[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.609 ns                ;
; N/A                                     ; 347.46 MHz ( period = 2.878 ns )                    ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.548 ns                ;
; N/A                                     ; 347.71 MHz ( period = 2.876 ns )                    ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.546 ns                ;
; N/A                                     ; 351.37 MHz ( period = 2.846 ns )                    ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.516 ns                ;
; N/A                                     ; 351.49 MHz ( period = 2.845 ns )                    ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.515 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.575 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.575 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.575 ns                ;
; N/A                                     ; 352.61 MHz ( period = 2.836 ns )                    ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 352.86 MHz ( period = 2.834 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.570 ns                ;
; N/A                                     ; 352.86 MHz ( period = 2.834 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.570 ns                ;
; N/A                                     ; 352.86 MHz ( period = 2.834 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.570 ns                ;
; N/A                                     ; 353.61 MHz ( period = 2.828 ns )                    ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[1]      ; PA0        ; PA0      ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 353.61 MHz ( period = 2.828 ns )                    ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 354.74 MHz ( period = 2.819 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.481 ns                ;
; N/A                                     ; 355.24 MHz ( period = 2.815 ns )                    ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.551 ns                ;
; N/A                                     ; 355.24 MHz ( period = 2.815 ns )                    ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[3]      ; PA0        ; PA0      ; None                        ; None                      ; 2.485 ns                ;
; N/A                                     ; 356.13 MHz ( period = 2.808 ns )                    ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.478 ns                ;
; N/A                                     ; 356.38 MHz ( period = 2.806 ns )                    ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.476 ns                ;
; N/A                                     ; 358.81 MHz ( period = 2.787 ns )                    ; SPI_REGS:SPI_REGS|saddr[5]      ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.457 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[2] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.408 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[7]      ; PA0        ; PA0      ; None                        ; None                      ; 2.359 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[6]      ; PA0        ; PA0      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[3] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.417 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|sRd           ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.413 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.412 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[2]      ; PA0        ; PA0      ; None                        ; None                      ; 2.336 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.377 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.377 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.377 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|BitCounter[7] ; PA0        ; PA0      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[2]      ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|BitCounter[6] ; PA0        ; PA0      ; None                        ; None                      ; 2.247 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|BitCounter[7] ; PA0        ; PA0      ; None                        ; None                      ; 2.216 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.172 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[3]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[0]      ; SPI_REGS:SPI_REGS|sdata[4]      ; PA0        ; PA0      ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|BitCounter[5] ; PA0        ; PA0      ; None                        ; None                      ; 2.161 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[6] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.144 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[0]      ; PA0        ; PA0      ; None                        ; None                      ; 2.150 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|saddr[1]      ; SPI_REGS:SPI_REGS|sdata[5]      ; PA0        ; PA0      ; None                        ; None                      ; 2.150 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[0] ; SPI_REGS:SPI_REGS|sRd           ; PA0        ; PA0      ; None                        ; None                      ; 2.056 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[1] ; SPI_REGS:SPI_REGS|BitCounter[6] ; PA0        ; PA0      ; None                        ; None                      ; 2.130 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[7] ; SPI_REGS:SPI_REGS|BitCounter[4] ; PA0        ; PA0      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 360.10 MHz ( period = 2.777 ns )      ; SPI_REGS:SPI_REGS|BitCounter[5] ; SPI_REGS:SPI_REGS|BitCounter[7] ; PA0        ; PA0      ; None                        ; None                      ; 2.093 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                 ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------+
; tsu                                                                                    ;
+-------+--------------+------------+------------+----------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                         ; To Clock ;
+-------+--------------+------------+------------+----------------------------+----------+
; N/A   ; None         ; 6.256 ns   ; FLAGC      ; state[0]                   ; IFCLK    ;
; N/A   ; None         ; 6.159 ns   ; FLAGC      ; state[1]                   ; IFCLK    ;
; N/A   ; None         ; 5.805 ns   ; FLAGA      ; state[0]                   ; IFCLK    ;
; N/A   ; None         ; 5.620 ns   ; FLAGA      ; SLOE~reg0                  ; IFCLK    ;
; N/A   ; None         ; 5.603 ns   ; FLAGC      ; FIFO_ADR[1]~reg0           ; IFCLK    ;
; N/A   ; None         ; 5.602 ns   ; FLAGC      ; TXDEN                      ; IFCLK    ;
; N/A   ; None         ; 5.110 ns   ; PE7        ; SPI_REGS:SPI_REGS|CS_ph1   ; FX2_CLK  ;
; N/A   ; None         ; 4.698 ns   ; FX2_FD[11] ; HIGHBYTE[3]                ; IFCLK    ;
; N/A   ; None         ; 4.396 ns   ; PA1        ; SPI_REGS:SPI_REGS|saddr[0] ; PA0      ;
; N/A   ; None         ; 4.339 ns   ; PA1        ; SPI_REGS:SPI_REGS|sdata[0] ; PA0      ;
; N/A   ; None         ; 4.248 ns   ; FX2_FD[9]  ; HIGHBYTE[1]                ; IFCLK    ;
; N/A   ; None         ; 4.238 ns   ; FX2_FD[10] ; HIGHBYTE[2]                ; IFCLK    ;
; N/A   ; None         ; 4.218 ns   ; FX2_FD[8]  ; HIGHBYTE[0]                ; IFCLK    ;
; N/A   ; None         ; 4.217 ns   ; FX2_FD[14] ; HIGHBYTE[6]                ; IFCLK    ;
; N/A   ; None         ; 4.208 ns   ; FX2_FD[15] ; HIGHBYTE[7]                ; IFCLK    ;
; N/A   ; None         ; 4.200 ns   ; FX2_FD[13] ; HIGHBYTE[5]                ; IFCLK    ;
; N/A   ; None         ; 4.197 ns   ; FX2_FD[12] ; HIGHBYTE[4]                ; IFCLK    ;
+-------+--------------+------------+------------+----------------------------+----------+


+-------------------------------------------------------------------------------------------+
; tco                                                                                       ;
+-------+--------------+------------+----------------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From                       ; To          ; From Clock ;
+-------+--------------+------------+----------------------------+-------------+------------+
; N/A   ; None         ; 9.289 ns   ; SPI_REGS:SPI_REGS|sdata[7] ; PA3         ; PA0        ;
; N/A   ; None         ; 9.220 ns   ; TXDEN                      ; FX2_FD[7]   ; IFCLK      ;
; N/A   ; None         ; 9.220 ns   ; TXDEN                      ; FX2_FD[6]   ; IFCLK      ;
; N/A   ; None         ; 9.142 ns   ; SPI_REGS:SPI_REGS|sRd      ; PA3         ; PA0        ;
; N/A   ; None         ; 8.897 ns   ; TXDEN                      ; FX2_FD[5]   ; IFCLK      ;
; N/A   ; None         ; 8.897 ns   ; TXDEN                      ; FX2_FD[4]   ; IFCLK      ;
; N/A   ; None         ; 8.897 ns   ; TXDEN                      ; FX2_FD[3]   ; IFCLK      ;
; N/A   ; None         ; 8.775 ns   ; Tx_register[7]             ; FX2_FD[7]   ; IFCLK      ;
; N/A   ; None         ; 8.769 ns   ; Tx_register[1]             ; FX2_FD[1]   ; IFCLK      ;
; N/A   ; None         ; 8.740 ns   ; Tx_register[6]             ; FX2_FD[6]   ; IFCLK      ;
; N/A   ; None         ; 8.722 ns   ; Register8:port0reg|OUT[7]  ; LEDS[7]     ; FX2_CLK    ;
; N/A   ; None         ; 8.692 ns   ; Register8:port0reg|OUT[5]  ; LEDS[5]     ; FX2_CLK    ;
; N/A   ; None         ; 8.566 ns   ; TXDEN                      ; FX2_FD[2]   ; IFCLK      ;
; N/A   ; None         ; 8.566 ns   ; TXDEN                      ; FX2_FD[1]   ; IFCLK      ;
; N/A   ; None         ; 8.546 ns   ; TXDEN                      ; FX2_FD[0]   ; IFCLK      ;
; N/A   ; None         ; 8.353 ns   ; Register8:port0reg|OUT[6]  ; LEDS[6]     ; FX2_CLK    ;
; N/A   ; None         ; 8.349 ns   ; Register8:port0reg|OUT[1]  ; LEDS[1]     ; FX2_CLK    ;
; N/A   ; None         ; 8.332 ns   ; Register8:port0reg|OUT[3]  ; LEDS[3]     ; FX2_CLK    ;
; N/A   ; None         ; 8.328 ns   ; SLWR~reg0                  ; SLWR        ; IFCLK      ;
; N/A   ; None         ; 8.322 ns   ; SLRD~reg0                  ; SLRD        ; IFCLK      ;
; N/A   ; None         ; 8.301 ns   ; Register8:port0reg|OUT[2]  ; LEDS[2]     ; FX2_CLK    ;
; N/A   ; None         ; 8.243 ns   ; Tx_register[3]             ; FX2_FD[3]   ; IFCLK      ;
; N/A   ; None         ; 8.242 ns   ; Tx_register[4]             ; FX2_FD[4]   ; IFCLK      ;
; N/A   ; None         ; 8.241 ns   ; Tx_register[5]             ; FX2_FD[5]   ; IFCLK      ;
; N/A   ; None         ; 8.235 ns   ; Tx_register[2]             ; FX2_FD[2]   ; IFCLK      ;
; N/A   ; None         ; 8.221 ns   ; Tx_register[0]             ; FX2_FD[0]   ; IFCLK      ;
; N/A   ; None         ; 7.969 ns   ; Register8:port0reg|OUT[0]  ; LEDS[0]     ; FX2_CLK    ;
; N/A   ; None         ; 7.936 ns   ; Register8:port0reg|OUT[4]  ; LEDS[4]     ; FX2_CLK    ;
; N/A   ; None         ; 7.830 ns   ; Tx_register[14]            ; FX2_FD[14]  ; IFCLK      ;
; N/A   ; None         ; 7.801 ns   ; Tx_register[11]            ; FX2_FD[11]  ; IFCLK      ;
; N/A   ; None         ; 7.778 ns   ; Tx_register[8]             ; FX2_FD[8]   ; IFCLK      ;
; N/A   ; None         ; 7.762 ns   ; SLOE~reg0                  ; SLOE        ; IFCLK      ;
; N/A   ; None         ; 7.731 ns   ; TXDEN                      ; FX2_FD[14]  ; IFCLK      ;
; N/A   ; None         ; 7.731 ns   ; FIFO_ADR[1]~reg0           ; FIFO_ADR[1] ; IFCLK      ;
; N/A   ; None         ; 7.721 ns   ; TXDEN                      ; FX2_FD[15]  ; IFCLK      ;
; N/A   ; None         ; 7.478 ns   ; Tx_register[9]             ; FX2_FD[9]   ; IFCLK      ;
; N/A   ; None         ; 7.475 ns   ; Tx_register[10]            ; FX2_FD[10]  ; IFCLK      ;
; N/A   ; None         ; 7.461 ns   ; Tx_register[13]            ; FX2_FD[13]  ; IFCLK      ;
; N/A   ; None         ; 7.459 ns   ; Tx_register[15]            ; FX2_FD[15]  ; IFCLK      ;
; N/A   ; None         ; 7.453 ns   ; Tx_register[12]            ; FX2_FD[12]  ; IFCLK      ;
; N/A   ; None         ; 7.408 ns   ; TXDEN                      ; FX2_FD[9]   ; IFCLK      ;
; N/A   ; None         ; 7.398 ns   ; TXDEN                      ; FX2_FD[10]  ; IFCLK      ;
; N/A   ; None         ; 7.398 ns   ; TXDEN                      ; FX2_FD[8]   ; IFCLK      ;
; N/A   ; None         ; 7.380 ns   ; TXDEN                      ; FX2_FD[13]  ; IFCLK      ;
; N/A   ; None         ; 7.378 ns   ; TXDEN                      ; FX2_FD[11]  ; IFCLK      ;
; N/A   ; None         ; 7.370 ns   ; TXDEN                      ; FX2_FD[12]  ; IFCLK      ;
+-------+--------------+------------+----------------------------+-------------+------------+


+----------------------------------------------------------------------------------------------+
; th                                                                                           ;
+---------------+-------------+-----------+------------+----------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                         ; To Clock ;
+---------------+-------------+-----------+------------+----------------------------+----------+
; N/A           ; None        ; -3.931 ns ; FX2_FD[12] ; HIGHBYTE[4]                ; IFCLK    ;
; N/A           ; None        ; -3.934 ns ; FX2_FD[13] ; HIGHBYTE[5]                ; IFCLK    ;
; N/A           ; None        ; -3.942 ns ; FX2_FD[15] ; HIGHBYTE[7]                ; IFCLK    ;
; N/A           ; None        ; -3.951 ns ; FX2_FD[14] ; HIGHBYTE[6]                ; IFCLK    ;
; N/A           ; None        ; -3.952 ns ; FX2_FD[8]  ; HIGHBYTE[0]                ; IFCLK    ;
; N/A           ; None        ; -3.972 ns ; FX2_FD[10] ; HIGHBYTE[2]                ; IFCLK    ;
; N/A           ; None        ; -3.982 ns ; FX2_FD[9]  ; HIGHBYTE[1]                ; IFCLK    ;
; N/A           ; None        ; -4.073 ns ; PA1        ; SPI_REGS:SPI_REGS|sdata[0] ; PA0      ;
; N/A           ; None        ; -4.130 ns ; PA1        ; SPI_REGS:SPI_REGS|saddr[0] ; PA0      ;
; N/A           ; None        ; -4.432 ns ; FX2_FD[11] ; HIGHBYTE[3]                ; IFCLK    ;
; N/A           ; None        ; -4.844 ns ; PE7        ; SPI_REGS:SPI_REGS|CS_ph1   ; FX2_CLK  ;
; N/A           ; None        ; -5.336 ns ; FLAGC      ; TXDEN                      ; IFCLK    ;
; N/A           ; None        ; -5.337 ns ; FLAGC      ; FIFO_ADR[1]~reg0           ; IFCLK    ;
; N/A           ; None        ; -5.354 ns ; FLAGA      ; SLOE~reg0                  ; IFCLK    ;
; N/A           ; None        ; -5.539 ns ; FLAGA      ; state[0]                   ; IFCLK    ;
; N/A           ; None        ; -5.893 ns ; FLAGC      ; state[1]                   ; IFCLK    ;
; N/A           ; None        ; -5.990 ns ; FLAGC      ; state[0]                   ; IFCLK    ;
+---------------+-------------+-----------+------------+----------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 18 12:59:47 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off EP2_LED -c EP2_LED --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "IFCLK" is an undefined clock
    Info: Assuming node "FX2_CLK" is an undefined clock
    Info: Assuming node "PA0" is an undefined clock
Info: Clock "IFCLK" has Internal fmax of 260.01 MHz between source register "state[4]" and destination register "SLOE~reg0" (period= 3.846 ns)
    Info: + Longest register to register delay is 3.583 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y12_N17; Fanout = 9; REG Node = 'state[4]'
        Info: 2: + IC(0.492 ns) + CELL(0.534 ns) = 1.026 ns; Loc. = LCCOMB_X2_Y12_N14; Fanout = 5; COMB Node = 'Decoder0~275'
        Info: 3: + IC(1.073 ns) + CELL(0.370 ns) = 2.469 ns; Loc. = LCCOMB_X2_Y13_N28; Fanout = 1; COMB Node = 'SLRD~203'
        Info: 4: + IC(0.382 ns) + CELL(0.624 ns) = 3.475 ns; Loc. = LCCOMB_X2_Y13_N12; Fanout = 1; COMB Node = 'SLOE~114'
        Info: 5: + IC(0.000 ns) + CELL(0.108 ns) = 3.583 ns; Loc. = LCFF_X2_Y13_N13; Fanout = 2; REG Node = 'SLOE~reg0'
        Info: Total cell delay = 1.636 ns ( 45.66 % )
        Info: Total interconnect delay = 1.947 ns ( 54.34 % )
    Info: - Smallest clock skew is 0.001 ns
        Info: + Shortest clock path from clock "IFCLK" to destination register is 2.781 ns
            Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 1; CLK Node = 'IFCLK'
            Info: 2: + IC(0.140 ns) + CELL(0.000 ns) = 1.270 ns; Loc. = CLKCTRL_G2; Fanout = 35; COMB Node = 'IFCLK~clkctrl'
            Info: 3: + IC(0.845 ns) + CELL(0.666 ns) = 2.781 ns; Loc. = LCFF_X2_Y13_N13; Fanout = 2; REG Node = 'SLOE~reg0'
            Info: Total cell delay = 1.796 ns ( 64.58 % )
            Info: Total interconnect delay = 0.985 ns ( 35.42 % )
        Info: - Longest clock path from clock "IFCLK" to source register is 2.780 ns
            Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 1; CLK Node = 'IFCLK'
            Info: 2: + IC(0.140 ns) + CELL(0.000 ns) = 1.270 ns; Loc. = CLKCTRL_G2; Fanout = 35; COMB Node = 'IFCLK~clkctrl'
            Info: 3: + IC(0.844 ns) + CELL(0.666 ns) = 2.780 ns; Loc. = LCFF_X2_Y12_N17; Fanout = 9; REG Node = 'state[4]'
            Info: Total cell delay = 1.796 ns ( 64.60 % )
            Info: Total interconnect delay = 0.984 ns ( 35.40 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: Clock "FX2_CLK" has Internal fmax of 303.95 MHz between source register "SPI_REGS:SPI_REGS|CS_ph1" and destination register "Register8:port0reg|OUT[0]" (period= 3.29 ns)
    Info: + Longest register to register delay is 3.023 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X10_Y8_N19; Fanout = 2; REG Node = 'SPI_REGS:SPI_REGS|CS_ph1'
        Info: 2: + IC(0.435 ns) + CELL(0.202 ns) = 0.637 ns; Loc. = LCCOMB_X10_Y8_N6; Fanout = 1; COMB Node = 'Register8:port0reg|always0~22'
        Info: 3: + IC(0.357 ns) + CELL(0.206 ns) = 1.200 ns; Loc. = LCCOMB_X10_Y8_N20; Fanout = 8; COMB Node = 'Register8:port0reg|always0~0'
        Info: 4: + IC(0.968 ns) + CELL(0.855 ns) = 3.023 ns; Loc. = LCFF_X7_Y8_N5; Fanout = 3; REG Node = 'Register8:port0reg|OUT[0]'
        Info: Total cell delay = 1.263 ns ( 41.78 % )
        Info: Total interconnect delay = 1.760 ns ( 58.22 % )
    Info: - Smallest clock skew is -0.003 ns
        Info: + Shortest clock path from clock "FX2_CLK" to destination register is 2.771 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'FX2_CLK'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G0; Fanout = 10; COMB Node = 'FX2_CLK~clkctrl'
            Info: 3: + IC(0.822 ns) + CELL(0.666 ns) = 2.771 ns; Loc. = LCFF_X7_Y8_N5; Fanout = 3; REG Node = 'Register8:port0reg|OUT[0]'
            Info: Total cell delay = 1.806 ns ( 65.18 % )
            Info: Total interconnect delay = 0.965 ns ( 34.82 % )
        Info: - Longest clock path from clock "FX2_CLK" to source register is 2.774 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'FX2_CLK'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G0; Fanout = 10; COMB Node = 'FX2_CLK~clkctrl'
            Info: 3: + IC(0.825 ns) + CELL(0.666 ns) = 2.774 ns; Loc. = LCFF_X10_Y8_N19; Fanout = 2; REG Node = 'SPI_REGS:SPI_REGS|CS_ph1'
            Info: Total cell delay = 1.806 ns ( 65.10 % )
            Info: Total interconnect delay = 0.968 ns ( 34.90 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: Clock "PA0" has Internal fmax of 260.01 MHz between source register "SPI_REGS:SPI_REGS|BitCounter[6]" and destination register "SPI_REGS:SPI_REGS|saddr[0]" (period= 3.846 ns)
    Info: + Longest register to register delay is 3.574 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X8_Y8_N25; Fanout = 3; REG Node = 'SPI_REGS:SPI_REGS|BitCounter[6]'
        Info: 2: + IC(0.481 ns) + CELL(0.534 ns) = 1.015 ns; Loc. = LCCOMB_X8_Y8_N4; Fanout = 5; COMB Node = 'SPI_REGS:SPI_REGS|Equal0~112'
        Info: 3: + IC(1.018 ns) + CELL(0.370 ns) = 2.403 ns; Loc. = LCCOMB_X7_Y8_N22; Fanout = 7; COMB Node = 'SPI_REGS:SPI_REGS|saddr[6]~7'
        Info: 4: + IC(0.316 ns) + CELL(0.855 ns) = 3.574 ns; Loc. = LCFF_X7_Y8_N21; Fanout = 10; REG Node = 'SPI_REGS:SPI_REGS|saddr[0]'
        Info: Total cell delay = 1.759 ns ( 49.22 % )
        Info: Total interconnect delay = 1.815 ns ( 50.78 % )
    Info: - Smallest clock skew is -0.008 ns
        Info: + Shortest clock path from clock "PA0" to destination register is 3.534 ns
            Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 24; CLK Node = 'PA0'
            Info: 2: + IC(1.873 ns) + CELL(0.666 ns) = 3.534 ns; Loc. = LCFF_X7_Y8_N21; Fanout = 10; REG Node = 'SPI_REGS:SPI_REGS|saddr[0]'
            Info: Total cell delay = 1.661 ns ( 47.00 % )
            Info: Total interconnect delay = 1.873 ns ( 53.00 % )
        Info: - Longest clock path from clock "PA0" to source register is 3.542 ns
            Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 24; CLK Node = 'PA0'
            Info: 2: + IC(1.881 ns) + CELL(0.666 ns) = 3.542 ns; Loc. = LCFF_X8_Y8_N25; Fanout = 3; REG Node = 'SPI_REGS:SPI_REGS|BitCounter[6]'
            Info: Total cell delay = 1.661 ns ( 46.89 % )
            Info: Total interconnect delay = 1.881 ns ( 53.11 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "state[0]" (data pin = "FLAGC", clock pin = "IFCLK") is 6.256 ns
    Info: + Longest pin to register delay is 9.076 ns
        Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_5; Fanout = 2; PIN Node = 'FLAGC'
        Info: 2: + IC(5.596 ns) + CELL(0.651 ns) = 7.262 ns; Loc. = LCCOMB_X2_Y13_N10; Fanout = 3; COMB Node = 'Selector9~114'
        Info: 3: + IC(1.082 ns) + CELL(0.624 ns) = 8.968 ns; Loc. = LCCOMB_X1_Y12_N14; Fanout = 1; COMB Node = 'Selector9~115'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 9.076 ns; Loc. = LCFF_X1_Y12_N15; Fanout = 15; REG Node = 'state[0]'
        Info: Total cell delay = 2.398 ns ( 26.42 % )
        Info: Total interconnect delay = 6.678 ns ( 73.58 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "IFCLK" to destination register is 2.780 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 1; CLK Node = 'IFCLK'
        Info: 2: + IC(0.140 ns) + CELL(0.000 ns) = 1.270 ns; Loc. = CLKCTRL_G2; Fanout = 35; COMB Node = 'IFCLK~clkctrl'
        Info: 3: + IC(0.844 ns) + CELL(0.666 ns) = 2.780 ns; Loc. = LCFF_X1_Y12_N15; Fanout = 15; REG Node = 'state[0]'
        Info: Total cell delay = 1.796 ns ( 64.60 % )
        Info: Total interconnect delay = 0.984 ns ( 35.40 % )
Info: tco from clock "PA0" to destination pin "PA3" through register "SPI_REGS:SPI_REGS|sdata[7]" is 9.289 ns
    Info: + Longest clock path from clock "PA0" to source register is 3.468 ns
        Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 24; CLK Node = 'PA0'
        Info: 2: + IC(1.807 ns) + CELL(0.666 ns) = 3.468 ns; Loc. = LCFF_X9_Y8_N11; Fanout = 3; REG Node = 'SPI_REGS:SPI_REGS|sdata[7]'
        Info: Total cell delay = 1.661 ns ( 47.90 % )
        Info: Total interconnect delay = 1.807 ns ( 52.10 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 5.517 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y8_N11; Fanout = 3; REG Node = 'SPI_REGS:SPI_REGS|sdata[7]'
        Info: 2: + IC(2.261 ns) + CELL(3.256 ns) = 5.517 ns; Loc. = PIN_12; Fanout = 0; PIN Node = 'PA3'
        Info: Total cell delay = 3.256 ns ( 59.02 % )
        Info: Total interconnect delay = 2.261 ns ( 40.98 % )
Info: th for register "HIGHBYTE[4]" (data pin = "FX2_FD[12]", clock pin = "IFCLK") is -3.931 ns
    Info: + Longest clock path from clock "IFCLK" to destination register is 2.780 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 1; CLK Node = 'IFCLK'
        Info: 2: + IC(0.140 ns) + CELL(0.000 ns) = 1.270 ns; Loc. = CLKCTRL_G2; Fanout = 35; COMB Node = 'IFCLK~clkctrl'
        Info: 3: + IC(0.844 ns) + CELL(0.666 ns) = 2.780 ns; Loc. = LCFF_X3_Y12_N7; Fanout = 1; REG Node = 'HIGHBYTE[4]'
        Info: Total cell delay = 1.796 ns ( 64.60 % )
        Info: Total interconnect delay = 0.984 ns ( 35.40 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.017 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_203; Fanout = 1; PIN Node = 'FX2_FD[12]'
        Info: 2: + IC(0.000 ns) + CELL(0.984 ns) = 0.984 ns; Loc. = IOC_X3_Y14_N3; Fanout = 1; COMB Node = 'FX2_FD[12]~3'
        Info: 3: + IC(5.719 ns) + CELL(0.206 ns) = 6.909 ns; Loc. = LCCOMB_X3_Y12_N6; Fanout = 1; COMB Node = 'HIGHBYTE[4]~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 7.017 ns; Loc. = LCFF_X3_Y12_N7; Fanout = 1; REG Node = 'HIGHBYTE[4]'
        Info: Total cell delay = 1.298 ns ( 18.50 % )
        Info: Total interconnect delay = 5.719 ns ( 81.50 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
    Info: Processing ended: Fri Aug 18 12:59:48 2006
    Info: Elapsed time: 00:00:02


