/*
 * Copyright (c) 2014 Samsung Electronics Co., Ltd.
 *		http://www.samsung.com
 *
 * Exynos7580 - Clock register definitions
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 */

#ifndef __ASM_ARCH_REGS_CLOCK_7580_H
#define __ASM_ARCH_REGS_CLOCK_7580_H __FILE__

#include <plat/cpu.h>
#include <mach/map.h>

#define EXYNOS_CLKREG_APL(x)		(EXYNOS7580_VA_CMU_APL + (x))		/* PA : 0x1080_0000 */
#define EXYNOS_CLKREG_AUD(x)		(EXYNOS7580_VA_CMU_AUD + (x))		/* PA : 0x110C_0000 */
#define EXYNOS_CLKREG_BUS0(x)		(EXYNOS7580_VA_CMU_BUS0 + (x))		/* PA : 0x1180_0000 */
#define EXYNOS_CLKREG_BUS1(x)		(EXYNOS7580_VA_CMU_BUS1 + (x))		/* PA : 0x1240_0000 */
#define EXYNOS_CLKREG_BUS2(x)		(EXYNOS7580_VA_CMU_BUS2 + (x))		/* PA : 0x1300_0000 */
#define EXYNOS_CLKREG_CPU(x)		(EXYNOS7580_VA_CMU_CPU + (x))		/* PA : 0x1090_0000 */
#define EXYNOS_CLKREG_DISP(x)		(EXYNOS7580_VA_CMU_DISP + (x))		/* PA : 0x1487_0000 */
#define EXYNOS_CLKREG_FSYS(x)		(EXYNOS7580_VA_CMU_FSYS + (x))		/* PA : 0x1373_0000 */
#define EXYNOS_CLKREG_G3D(x)		(EXYNOS7580_VA_CMU_G3D + (x))		/* PA : 0x1146_0000 */
#define EXYNOS_CLKREG_IMEM(x)		(EXYNOS7580_VA_CMU_IMEM + (x))		/* PA : 0x10C6_0000 */
#define EXYNOS_CLKREG_ISP(x)		(EXYNOS7580_VA_CMU_ISP + (x))		/* PA : 0x1472_0000 */
#define EXYNOS_CLKREG_ISP_LOCAL(x)	(EXYNOS7580_VA_CMU_ISP_LOCAL + (x))	/* PA : 0x144F_0000 */
#define EXYNOS_CLKREG_MFCMSCL(x)	(EXYNOS7580_VA_CMU_MFCMSCL + (x))	/* PA : 0x12CB_0000 */
#define EXYNOS_CLKREG_MIF(x)		(EXYNOS7580_VA_CMU_MIF + (x))		/* PA : 0x1043_0000 */
#define EXYNOS_CLKREG_PERI(x)		(EXYNOS7580_VA_CMU_PERI + (x))		/* PA : 0x139F_0000 */
#define EXYNOS_CLKREG_TOP(x)		(EXYNOS7580_VA_CMU_TOP + (x))		/* PA : 0x1001_0000 */

/* CMU_APL : 0x1080_0000 */
#define EXYNOS7580_APL_PLL_LOCK			EXYNOS_CLKREG_APL(0x0000)
#define EXYNOS7580_APL_PLL_CON0			EXYNOS_CLKREG_APL(0x0100)
#define EXYNOS7580_APL_PLL_CON1			EXYNOS_CLKREG_APL(0x0104)
#define EXYNOS7580_APL_PLL_FREQ_DET		EXYNOS_CLKREG_APL(0x0108)
#define EXYNOS7580_MUX_SEL_APL_0		EXYNOS_CLKREG_APL(0x0200)
#define EXYNOS7580_MUX_SEL_APL_1		EXYNOS_CLKREG_APL(0x0204)
#define EXYNOS7580_MUX_SEL_APL_2		EXYNOS_CLKREG_APL(0x0208)
#define EXYNOS7580_MUX_EN_APL_0			EXYNOS_CLKREG_APL(0x0300)
#define EXYNOS7580_MUX_EN_APL_1			EXYNOS_CLKREG_APL(0x0304)
#define EXYNOS7580_MUX_EN_APL_2			EXYNOS_CLKREG_APL(0x0308)
#define EXYNOS7580_MUX_STAT_APL_0		EXYNOS_CLKREG_APL(0x0400)
#define EXYNOS7580_MUX_STAT_APL_1		EXYNOS_CLKREG_APL(0x0404)
#define EXYNOS7580_MUX_STAT_APL_2		EXYNOS_CLKREG_APL(0x0408)
#define EXYNOS7580_DIV_APL_0			EXYNOS_CLKREG_APL(0x0600)
#define EXYNOS7580_DIV_APL_1			EXYNOS_CLKREG_APL(0x0604)
#define EXYNOS7580_DIV_STAT_APL_0		EXYNOS_CLKREG_APL(0x0700)
#define EXYNOS7580_DIV_STAT_APL_1		EXYNOS_CLKREG_APL(0x0704)
#define EXYNOS7580_EN_ACLK_APL			EXYNOS_CLKREG_APL(0x0800)
#define EXYNOS7580_EN_PCLK_APL			EXYNOS_CLKREG_APL(0x0900)
#define EXYNOS7580_EN_SCLK_APL			EXYNOS_CLKREG_APL(0x0A00)
#define EXYNOS7580_CLKOUT_CMU_APL		EXYNOS_CLKREG_APL(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_APL_DIV_STAT	EXYNOS_CLKREG_APL(0x0C04)
#define EXYNOS7580_EN_PDN_APL			EXYNOS_CLKREG_APL(0x0D00)
#define EXYNOS7580_APL_ARMCLK_STOPCTRL		EXYNOS_CLKREG_APL(0x1000)
#define EXYNOS7580_APL_PWR_CTRL			EXYNOS_CLKREG_APL(0x1020)
#define EXYNOS7580_APL_PWR_CTRL2		EXYNOS_CLKREG_APL(0x1024)
#define EXYNOS7580_APL_PWR_CTRL3		EXYNOS_CLKREG_APL(0x1028)
#define EXYNOS7580_APL_INTR_SPREAD_EN		EXYNOS_CLKREG_APL(0x1080)
#define EXYNOS7580_APL_INTR_SPREAD_STANDBYWFI	EXYNOS_CLKREG_APL(0x1084)

/* CMU_AUD : 0x110C_0000 */
#define EXYNOS7580_MUX_SEL_AUD0			EXYNOS_CLKREG_AUD(0x0200)
#define EXYNOS7580_MUX_SEL_AUD1			EXYNOS_CLKREG_AUD(0x0204)
#define EXYNOS7580_MUX_EN_AUD0			EXYNOS_CLKREG_AUD(0x0300)
#define EXYNOS7580_MUX_EN_AUD1			EXYNOS_CLKREG_AUD(0x0304)
#define EXYNOS7580_MUX_STAT_AUD0		EXYNOS_CLKREG_AUD(0x0400)
#define EXYNOS7580_DIV_AUD0			EXYNOS_CLKREG_AUD(0x0600)
#define EXYNOS7580_DIV_AUD1			EXYNOS_CLKREG_AUD(0x0604)
#define EXYNOS7580_DIV_STAT_AUD0		EXYNOS_CLKREG_AUD(0x0700)
#define EXYNOS7580_DIV_STAT_AUD1		EXYNOS_CLKREG_AUD(0x0704)
#define EXYNOS7580_EN_ACLK_AUD			EXYNOS_CLKREG_AUD(0x0800)
#define EXYNOS7580_EN_PCLK_AUD			EXYNOS_CLKREG_AUD(0x0900)
#define EXYNOS7580_EN_SCLK_AUD			EXYNOS_CLKREG_AUD(0x0A00)

/* CMU_BUS0 : 0x1180_0000 */
#define EXYNOS7580_DIV_BUS0			EXYNOS_CLKREG_BUS0(0x0600)
#define EXYNOS7580_DIV_STAT_BUS0		EXYNOS_CLKREG_BUS0(0x0700)
#define EXYNOS7580_EN_ACLK_BUS0			EXYNOS_CLKREG_BUS0(0x0800)
#define EXYNOS7580_EN_PCLK_BUS0			EXYNOS_CLKREG_BUS0(0x0900)

/* CMU_BUS1 : 0x1240_0000 */
#define EXYNOS7580_DIV_BUS1			EXYNOS_CLKREG_BUS1(0x0600)
#define EXYNOS7580_DIV_STAT_BUS1		EXYNOS_CLKREG_BUS1(0x0700)
#define EXYNOS7580_EN_ACLK_BUS1			EXYNOS_CLKREG_BUS1(0x0800)
#define EXYNOS7580_EN_PCLK_BUS1			EXYNOS_CLKREG_BUS1(0x0900)

/* CMU_BUS2 :  0x1300_0000 */
#define EXYNOS7580_DIV_BUS2			EXYNOS_CLKREG_BUS2(0x0600)
#define EXYNOS7580_DIV_STAT_BUS2		EXYNOS_CLKREG_BUS2(0x0700)
#define EXYNOS7580_EN_ACLK_BUS2			EXYNOS_CLKREG_BUS2(0x0800)
#define EXYNOS7580_EN_PCLK_BUS2			EXYNOS_CLKREG_BUS2(0x0900)

/* CMU_CPU : 0x1090_0000 */
#define EXYNOS7580_CPU_PLL_LOCK			EXYNOS_CLKREG_CPU(0x0000)
#define EXYNOS7580_CPU_PLL_CON0			EXYNOS_CLKREG_CPU(0x0100)
#define EXYNOS7580_CPU_PLL_CON1			EXYNOS_CLKREG_CPU(0x0104)
#define EXYNOS7580_CPU_PLL_FREQ_DET		EXYNOS_CLKREG_CPU(0x0108)
#define EXYNOS7580_MUX_SEL_CPU_0		EXYNOS_CLKREG_CPU(0x0200)
#define EXYNOS7580_MUX_SEL_CPU_1		EXYNOS_CLKREG_CPU(0x0204)
#define EXYNOS7580_MUX_SEL_CPU_2		EXYNOS_CLKREG_CPU(0x0208)
#define EXYNOS7580_MUX_EN_CPU_0			EXYNOS_CLKREG_CPU(0x0300)
#define EXYNOS7580_MUX_EN_CPU_1			EXYNOS_CLKREG_CPU(0x0304)
#define EXYNOS7580_MUX_EN_CPU_2			EXYNOS_CLKREG_CPU(0x0308)
#define EXYNOS7580_MUX_STAT_CPU_0		EXYNOS_CLKREG_CPU(0x0400)
#define EXYNOS7580_MUX_STAT_CPU_1		EXYNOS_CLKREG_CPU(0x0404)
#define EXYNOS7580_MUX_STAT_CPU_2		EXYNOS_CLKREG_CPU(0x0408)
#define EXYNOS7580_DIV_CPU_0			EXYNOS_CLKREG_CPU(0x0600)
#define EXYNOS7580_DIV_CPU_1			EXYNOS_CLKREG_CPU(0x0604)
#define EXYNOS7580_DIV_STAT_CPU_0		EXYNOS_CLKREG_CPU(0x0700)
#define EXYNOS7580_DIV_STAT_CPU_1		EXYNOS_CLKREG_CPU(0x0704)
#define EXYNOS7580_EN_ACLK_CPU			EXYNOS_CLKREG_CPU(0x0800)
#define EXYNOS7580_EN_PCLK_CPU			EXYNOS_CLKREG_CPU(0x0900)
#define EXYNOS7580_EN_SCLK_CPU			EXYNOS_CLKREG_CPU(0x0A00)
#define EXYNOS7580_CLKOUT_CMU_CPU		EXYNOS_CLKREG_CPU(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_CPU_DIV_STAT	EXYNOS_CLKREG_CPU(0x0C04)
#define EXYNOS7580_EN_PDN_CPU			EXYNOS_CLKREG_CPU(0x0D00)
#define EXYNOS7580_CPU_ARMCLK_STOPCTRL		EXYNOS_CLKREG_CPU(0x1000)
#define EXYNOS7580_CPU_PWR_CTRL			EXYNOS_CLKREG_CPU(0x1020)
#define EXYNOS7580_CPU_PWR_CTRL2		EXYNOS_CLKREG_CPU(0x1024)
#define EXYNOS7580_CPU_PWR_CTRL3		EXYNOS_CLKREG_CPU(0x1028)
#define EXYNOS7580_CPU_INTR_SPREAD_EN		EXYNOS_CLKREG_CPU(0x1080)
#define EXYNOS7580_CPU_INTR_SPREAD_STANBYWFI	EXYNOS_CLKREG_CPU(0x1084)

/* CMU_DISP : 0x1487_0000 */
#define EXYNOS7580_DISP_PLL_LOCK		EXYNOS_CLKREG_DISP(0x0000)
#define EXYNOS7580_DISP_PLL_CON0		EXYNOS_CLKREG_DISP(0x0100)
#define EXYNOS7580_DISP_PLL_CON1		EXYNOS_CLKREG_DISP(0x0104)
#define EXYNOS7580_DISP_PLL_FREQ_DET		EXYNOS_CLKREG_DISP(0x010C)
#define EXYNOS7580_MUX_SEL_DISP0		EXYNOS_CLKREG_DISP(0x0200)
#define EXYNOS7580_MUX_SEL_DISP1		EXYNOS_CLKREG_DISP(0x0204)
#define EXYNOS7580_MUX_SEL_DISP2		EXYNOS_CLKREG_DISP(0x0208)
#define EXYNOS7580_MUX_SEL_DISP4		EXYNOS_CLKREG_DISP(0x0210)
#define EXYNOS7580_MUX_EN_DISP0			EXYNOS_CLKREG_DISP(0x0300)
#define EXYNOS7580_MUX_EN_DISP1			EXYNOS_CLKREG_DISP(0x0304)
#define EXYNOS7580_MUX_EN_DISP2			EXYNOS_CLKREG_DISP(0x0308)
#define EXYNOS7580_MUX_EN_DISP4			EXYNOS_CLKREG_DISP(0x0310)
#define EXYNOS7580_MUX_STAT_DISP0		EXYNOS_CLKREG_DISP(0x0400)
#define EXYNOS7580_MUX_STAT_DISP1		EXYNOS_CLKREG_DISP(0x0404)
#define EXYNOS7580_MUX_STAT_DISP2		EXYNOS_CLKREG_DISP(0x0408)
#define EXYNOS7580_MUX_STAT_DISP4		EXYNOS_CLKREG_DISP(0x0410)
#define EXYNOS7580_MUX_IGNORE_DISP2		EXYNOS_CLKREG_DISP(0x0508)
#define EXYNOS7580_DIV_DISP			EXYNOS_CLKREG_DISP(0x0600)
#define EXYNOS7580_DIV_STAT_DISP		EXYNOS_CLKREG_DISP(0x0700)
#define EXYNOS7580_EN_ACLK_DISP0		EXYNOS_CLKREG_DISP(0x0800)
#define EXYNOS7580_EN_ACLK_DISP1		EXYNOS_CLKREG_DISP(0x0804)
#define EXYNOS7580_EN_PCLK_DISP			EXYNOS_CLKREG_DISP(0x0900)
#define EXYNOS7580_EN_SCLK_DISP			EXYNOS_CLKREG_DISP(0x0A00)
#define EXYNOS7580_CLKOUT_CMU_DISP		EXYNOS_CLKREG_DISP(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_DISP_DIV_STAT	EXYNOS_CLKREG_DISP(0x0C04)

/* CMU_FSYS : 0x1373_0000 */
#define EXYNOS7580_USB_PLL_LOCK			EXYNOS_CLKREG_FSYS(0x0000)
#define EXYNOS7580_USB_PLL_CON0			EXYNOS_CLKREG_FSYS(0x0100)
#define EXYNOS7580_USB_PLL_CON1			EXYNOS_CLKREG_FSYS(0x0104)
#define EXYNOS7580_USB_PLL_FREQ_DET		EXYNOS_CLKREG_FSYS(0x010C)
#define EXYNOS7580_MUX_SEL_FSYS0		EXYNOS_CLKREG_FSYS(0x0200)
#define EXYNOS7580_MUX_SEL_FSYS1		EXYNOS_CLKREG_FSYS(0x0204)
#define EXYNOS7580_MUX_SEL_FSYS2		EXYNOS_CLKREG_FSYS(0x0208)
#define EXYNOS7580_MUX_EN_FSYS0			EXYNOS_CLKREG_FSYS(0x0300)
#define EXYNOS7580_MUX_EN_FSYS1			EXYNOS_CLKREG_FSYS(0x0304)
#define EXYNOS7580_MUX_EN_FSYS2			EXYNOS_CLKREG_FSYS(0x0308)
#define EXYNOS7580_MUX_STAT_FSYS0		EXYNOS_CLKREG_FSYS(0x0400)
#define EXYNOS7580_MUX_STAT_FSYS1		EXYNOS_CLKREG_FSYS(0x0404)
#define EXYNOS7580_MUX_STAT_FSYS2		EXYNOS_CLKREG_FSYS(0x0408)
#define EXYNOS7580_MUX_IGNORE_FSYS0		EXYNOS_CLKREG_FSYS(0x0504)
#define EXYNOS7580_MUX_IGNORE_FSYS1		EXYNOS_CLKREG_FSYS(0x0508)
#define EXYNOS7580_EN_ACLK_FSYS0		EXYNOS_CLKREG_FSYS(0x0800)
#define EXYNOS7580_EN_ACLK_FSYS1		EXYNOS_CLKREG_FSYS(0x0804)
#define EXYNOS7580_EN_ACLK_FSYS2		EXYNOS_CLKREG_FSYS(0x0808)
#define EXYNOS7580_EN_PCLK_FSYS			EXYNOS_CLKREG_FSYS(0x0900)
#define EXYNOS7580_EN_SCLK_FSYS			EXYNOS_CLKREG_FSYS(0x0A00)
#define EXYNOS7580_CLKOUT_CMU_FSYS		EXYNOS_CLKREG_FSYS(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_FSYS_DIV_STAT	EXYNOS_CLKREG_FSYS(0x0C04)

/* CMU_G3D : 0x1146_0000 */
#define EXYNOS7580_G3D_PLL_LOCK			EXYNOS_CLKREG_G3D(0x0000)
#define EXYNOS7580_G3D_PLL_CON0			EXYNOS_CLKREG_G3D(0x0100)
#define EXYNOS7580_G3D_PLL_CON1			EXYNOS_CLKREG_G3D(0x0104)
#define EXYNOS7580_G3D_PLL_FREQ_DET		EXYNOS_CLKREG_G3D(0x010C)
#define EXYNOS7580_MUX_SEL_G3D0			EXYNOS_CLKREG_G3D(0x0200)
#define EXYNOS7580_MUX_SEL_G3D1			EXYNOS_CLKREG_G3D(0x0204)
#define EXYNOS7580_MUX_SEL_G3D2			EXYNOS_CLKREG_G3D(0x0208)
#define EXYNOS7580_MUX_EN_G3D0			EXYNOS_CLKREG_G3D(0x0300)
#define EXYNOS7580_MUX_EN_G3D1			EXYNOS_CLKREG_G3D(0x0304)
#define EXYNOS7580_MUX_EN_G3D2			EXYNOS_CLKREG_G3D(0x0308)
#define EXYNOS7580_MUX_STAT_G3D0		EXYNOS_CLKREG_G3D(0x0400)
#define EXYNOS7580_MUX_STAT_G3D1		EXYNOS_CLKREG_G3D(0x0404)
#define EXYNOS7580_MUX_STAT_G3D2		EXYNOS_CLKREG_G3D(0x0408)
#define EXYNOS7580_DIV_G3D			EXYNOS_CLKREG_G3D(0x0600)
#define EXYNOS7580_DIV_STAT_G3D			EXYNOS_CLKREG_G3D(0x0700)
#define EXYNOS7580_EN_ACLK_G3D			EXYNOS_CLKREG_G3D(0x0800)
#define EXYNOS7580_EN_PCLK_G3D			EXYNOS_CLKREG_G3D(0x0900)
#define EXYNOS7580_CLKOUT_CMU_G3D		EXYNOS_CLKREG_G3D(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_G3D_DIV_STAT	EXYNOS_CLKREG_G3D(0x0C04)
#define EXYNOS7580_EN_PDN_G3D			EXYNOS_CLKREG_G3D(0x0D00)

/* CMU_IMEM : 0x10C6_0000 */
#define EXYNOS7580_EN_ACLK_IMEM			EXYNOS_CLKREG_IMEM(0x0800)
#define EXYNOS7580_EN_ACLK_IMEM_SEC_IRAMC_TOP	EXYNOS_CLKREG_IMEM(0x0804)
#define EXYNOS7580_EN_ACLK_IMEM_SEC_SSS		EXYNOS_CLKREG_IMEM(0x0808)
#define EXYNOS7580_EN_ACLK_IMEM_SEC_RTIC	EXYNOS_CLKREG_IMEM(0x080C)
#define EXYNOS7580_EN_PCLK_IMEM			EXYNOS_CLKREG_IMEM(0x0900)
#define EXYNOS7580_EN_PCLK_IMEM_SEC_SSS		EXYNOS_CLKREG_IMEM(0x0904)
#define EXYNOS7580_EN_PCLK_IMEM_SEC_RTIC	EXYNOS_CLKREG_IMEM(0x0908)

/* CMU_ISP_LOCAL : 0x144F_0000 */
#define EXYNOS7580_EN_ACLK_ISP_LOCAL		EXYNOS_CLKREG_ISP_LOCAL(0x0800)
#define EXYNOS7580_EN_PCLK_ISP_LOCAL		EXYNOS_CLKREG_ISP_LOCAL(0x0900)

/* CMU_ISP : 0x1472_0000 */
#define EXYNOS7580_ISP_PLL_LOCK			EXYNOS_CLKREG_ISP(0x0000)
#define EXYNOS7580_ISP_PLL_CON0			EXYNOS_CLKREG_ISP(0x0100)
#define EXYNOS7580_ISP_PLL_CON1			EXYNOS_CLKREG_ISP(0x0104)
#define EXYNOS7580_ISP_PLL_FREQ_DET		EXYNOS_CLKREG_ISP(0x010C)
#define EXYNOS7580_MUX_SEL_ISP0			EXYNOS_CLKREG_ISP(0x0200)
#define EXYNOS7580_MUX_SEL_ISP1			EXYNOS_CLKREG_ISP(0x0204)
#define EXYNOS7580_MUX_SEL_ISP2			EXYNOS_CLKREG_ISP(0x0208)
#define EXYNOS7580_MUX_SEL_ISP3			EXYNOS_CLKREG_ISP(0x020C)
#define EXYNOS7580_MUX_SEL_ISP4			EXYNOS_CLKREG_ISP(0x0210)
#define EXYNOS7580_MUX_SEL_ISP5			EXYNOS_CLKREG_ISP(0x0214)
#define EXYNOS7580_MUX_EN_ISP0			EXYNOS_CLKREG_ISP(0x0300)
#define EXYNOS7580_MUX_EN_ISP1			EXYNOS_CLKREG_ISP(0x0304)
#define EXYNOS7580_MUX_EN_ISP2			EXYNOS_CLKREG_ISP(0x0308)
#define EXYNOS7580_MUX_EN_ISP3			EXYNOS_CLKREG_ISP(0x030C)
#define EXYNOS7580_MUX_EN_ISP4			EXYNOS_CLKREG_ISP(0x0310)
#define EXYNOS7580_MUX_EN_ISP5			EXYNOS_CLKREG_ISP(0x0314)
#define EXYNOS7580_MUX_STAT_ISP0		EXYNOS_CLKREG_ISP(0x0400)
#define EXYNOS7580_MUX_STAT_ISP1		EXYNOS_CLKREG_ISP(0x0404)
#define EXYNOS7580_MUX_STAT_ISP2		EXYNOS_CLKREG_ISP(0x0408)
#define EXYNOS7580_MUX_STAT_ISP3		EXYNOS_CLKREG_ISP(0x040C)
#define EXYNOS7580_MUX_STAT_ISP4		EXYNOS_CLKREG_ISP(0x0410)
#define EXYNOS7580_MUX_STAT_ISP5		EXYNOS_CLKREG_ISP(0x0414)
#define EXYNOS7580_MUX_IGNORE_ISP2		EXYNOS_CLKREG_ISP(0x0508)
#define EXYNOS7580_DIV_ISP0			EXYNOS_CLKREG_ISP(0x0600)
#define EXYNOS7580_DIV_ISP1			EXYNOS_CLKREG_ISP(0x0604)
#define EXYNOS7580_DIV_ISP2			EXYNOS_CLKREG_ISP(0x0608)
#define EXYNOS7580_DIV_ISP3			EXYNOS_CLKREG_ISP(0x060C)
#define EXYNOS7580_DIV_ISP4			EXYNOS_CLKREG_ISP(0x0610)
#define EXYNOS7580_DIV_ISP5			EXYNOS_CLKREG_ISP(0x0614)
#define EXYNOS7580_DIV_STAT_ISP0		EXYNOS_CLKREG_ISP(0x0700)
#define EXYNOS7580_DIV_STAT_ISP1		EXYNOS_CLKREG_ISP(0x0704)
#define EXYNOS7580_DIV_STAT_ISP2		EXYNOS_CLKREG_ISP(0x0708)
#define EXYNOS7580_DIV_STAT_ISP3		EXYNOS_CLKREG_ISP(0x070C)
#define EXYNOS7580_DIV_STAT_ISP4		EXYNOS_CLKREG_ISP(0x0710)
#define EXYNOS7580_DIV_STAT_ISP5		EXYNOS_CLKREG_ISP(0x0714)
#define EXYNOS7580_EN_ACLK_ISP_0		EXYNOS_CLKREG_ISP(0x0800)
#define EXYNOS7580_EN_ACLK_ISP_1		EXYNOS_CLKREG_ISP(0x0804)
#define EXYNOS7580_EN_ACLK_ISP_2		EXYNOS_CLKREG_ISP(0x0808)
#define EXYNOS7580_EN_PCLK_ISP_0		EXYNOS_CLKREG_ISP(0x0900)
#define EXYNOS7580_EN_PCLK_ISP_1		EXYNOS_CLKREG_ISP(0x0904)
#define EXYNOS7580_EN_SCLK_ISP			EXYNOS_CLKREG_ISP(0x0A00)
#define EXYNOS7580_CLKOUT_CMU_ISP		EXYNOS_CLKREG_ISP(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_ISP_DIV_STAT	EXYNOS_CLKREG_ISP(0x0C04)

/* CMU_MFCMSCL : 0x12CB_0000 */
#define EXYNOS7580_MUX_SEL_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0200)
#define EXYNOS7580_MUX_EN_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0300)
#define EXYNOS7580_MUX_STAT_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0400)
#define EXYNOS7580_DIV_MFCMSCL			EXYNOS_CLKREG_MFCMSCL(0x0600)
#define EXYNOS7580_DIV_STAT_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0700)
#define EXYNOS7580_EN_ACLK_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0800)
#define EXYNOS7580_EN_PCLK_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0900)
#define EXYNOS7580_EN_PDN_MFCMSCL		EXYNOS_CLKREG_MFCMSCL(0x0D00)

/* CMU_MIF : 0x1043_0000 */
#define EXYNOS7580_MEM0_PLL_LOCK		EXYNOS_CLKREG_MIF(0x0000)
#define EXYNOS7580_MEDIA_PLL_LOCK		EXYNOS_CLKREG_MIF(0x0008)
#define EXYNOS7580_BUS_PLL_LOCK			EXYNOS_CLKREG_MIF(0x000C)
#define EXYNOS7580_MEM0_PLL_CON0		EXYNOS_CLKREG_MIF(0x0100)
#define EXYNOS7580_MEM0_PLL_CON1		EXYNOS_CLKREG_MIF(0x0104)
#define EXYNOS7580_MEM0_PLL_FREQ_DET		EXYNOS_CLKREG_MIF(0x010C)
#define EXYNOS7580_MEDIA_PLL_CON0		EXYNOS_CLKREG_MIF(0x0120)
#define EXYNOS7580_MEDIA_PLL_CON1		EXYNOS_CLKREG_MIF(0x0124)
#define EXYNOS7580_MEDIA_PLL_FREQ_DET		EXYNOS_CLKREG_MIF(0x012C)
#define EXYNOS7580_BUS_PLL_CON0			EXYNOS_CLKREG_MIF(0x0130)
#define EXYNOS7580_BUS_PLL_CON1			EXYNOS_CLKREG_MIF(0x0134)
#define EXYNOS7580_BUS_PLL_FREQ_DET		EXYNOS_CLKREG_MIF(0x013C)
#define EXYNOS7580_MUX_SEL_MIF0			EXYNOS_CLKREG_MIF(0x0200)
#define EXYNOS7580_MUX_SEL_MIF1			EXYNOS_CLKREG_MIF(0x0204)
#define EXYNOS7580_MUX_SEL_MIF2			EXYNOS_CLKREG_MIF(0x0208)
#define EXYNOS7580_MUX_SEL_MIF3			EXYNOS_CLKREG_MIF(0x020C)
#define EXYNOS7580_MUX_SEL_MIF4			EXYNOS_CLKREG_MIF(0x0210)
#define EXYNOS7580_MUX_SEL_MIF5			EXYNOS_CLKREG_MIF(0x0214)
#define EXYNOS7580_MUX_SEL_TOP_DISP		EXYNOS_CLKREG_MIF(0x0218)
#define EXYNOS7580_MUX_EN_MIF0			EXYNOS_CLKREG_MIF(0x0300)
#define EXYNOS7580_MUX_EN_MIF1			EXYNOS_CLKREG_MIF(0x0304)
#define EXYNOS7580_MUX_EN_MIF2			EXYNOS_CLKREG_MIF(0x0308)
#define EXYNOS7580_MUX_EN_MIF3			EXYNOS_CLKREG_MIF(0x030C)
#define EXYNOS7580_MUX_EN_MIF4			EXYNOS_CLKREG_MIF(0x0310)
#define EXYNOS7580_MUX_EN_MIF5			EXYNOS_CLKREG_MIF(0x0314)
#define EXYNOS7580_MUX_EN_TOP_DISP		EXYNOS_CLKREG_MIF(0x0318)
#define EXYNOS7580_MUX_STAT_MIF0		EXYNOS_CLKREG_MIF(0x0400)
#define EXYNOS7580_MUX_STAT_MIF1		EXYNOS_CLKREG_MIF(0x0404)
#define EXYNOS7580_MUX_STAT_MIF2		EXYNOS_CLKREG_MIF(0x0408)
#define EXYNOS7580_MUX_STAT_MIF3		EXYNOS_CLKREG_MIF(0x040C)
#define EXYNOS7580_MUX_STAT_MIF4		EXYNOS_CLKREG_MIF(0x0410)
#define EXYNOS7580_MUX_STAT_MIF5		EXYNOS_CLKREG_MIF(0x0414)
#define EXYNOS7580_MUX_STAT_TOP_DISP		EXYNOS_CLKREG_MIF(0x0418)
#define EXYNOS7580_MUX_STAT_CPMUX		EXYNOS_CLKREG_MIF(0x0420)
#define EXYNOS7580_DIV_MIF0			EXYNOS_CLKREG_MIF(0x0600)
#define EXYNOS7580_DIV_MIF1			EXYNOS_CLKREG_MIF(0x0604)
#define EXYNOS7580_DIV_TOP_DISP			EXYNOS_CLKREG_MIF(0x0610)
#define EXYNOS7580_DIV_STAT_MIF0		EXYNOS_CLKREG_MIF(0x0700)
#define EXYNOS7580_DIV_STAT_MIF1		EXYNOS_CLKREG_MIF(0x0704)
#define EXYNOS7580_DIV_STAT_TOP_DISP		EXYNOS_CLKREG_MIF(0x0710)
#define EXYNOS7580_EN_ACLK_MIF0			EXYNOS_CLKREG_MIF(0x0800)
#define EXYNOS7580_EN_ACLK_MIF1			EXYNOS_CLKREG_MIF(0x0804)
#define EXYNOS7580_EN_ACLK_MIF2			EXYNOS_CLKREG_MIF(0x0808)
#define EXYNOS7580_EN_ACLK_TOP_DISP		EXYNOS_CLKREG_MIF(0x0810)
#define EXYNOS7580_EN_PCLK_MIF			EXYNOS_CLKREG_MIF(0x0900)
#define EXYNOS7580_EN_PCLK_MIF_SEC_DREX0_TZ	EXYNOS_CLKREG_MIF(0x0904)
#define EXYNOS7580_EN_SCLK_MIF0			EXYNOS_CLKREG_MIF(0x0A00)
#define EXYNOS7580_EN_SCLK_TOP			EXYNOS_CLKREG_MIF(0x0A10)
#define EXYNOS7580_EN_SCLK_TOP_DISP		EXYNOS_CLKREG_MIF(0x0A14)
#define EXYNOS7580_CLKOUT_CMU_MIF		EXYNOS_CLKREG_MIF(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_MIF_DIV_STAT	EXYNOS_CLKREG_MIF(0x0C04)
#define EXYNOS7580_CLK_EN_PDN_MIF		EXYNOS_CLKREG_MIF(0x0D00)
#define EXYNOS7580_AUTO_ROOT_CLK_GATE_MIF	EXYNOS_CLKREG_MIF(0x0E00)
#define EXYNOS7580_DREX_FREQ_CTRL0		EXYNOS_CLKREG_MIF(0x1000)
#define EXYNOS7580_DREX_FREQ_CTRL1		EXYNOS_CLKREG_MIF(0x1004)
#define EXYNOS7580_PAUSE			EXYNOS_CLKREG_MIF(0x1008)
#define EXYNOS7580_DDRPHY_LOCK_CTRL		EXYNOS_CLKREG_MIF(0x100C)
#define EXYNOS7580_AGC_EN			EXYNOS_CLKREG_MIF(0x1010)

/* CMU_TOP : 0x1001_0000 */
#define EXYNOS7580_AUD_PLL_LOCK			EXYNOS_CLKREG_TOP(0x0000)
#define EXYNOS7580_AUD_PLL_CON0			EXYNOS_CLKREG_TOP(0x0100)
#define EXYNOS7580_AUD_PLL_CON1			EXYNOS_CLKREG_TOP(0x0104)
#define EXYNOS7580_AUD_PLL_CON2			EXYNOS_CLKREG_TOP(0x0108)
#define EXYNOS7580_AUD_PLL_FREQ_DET		EXYNOS_CLKREG_TOP(0x010C)
#define EXYNOS7580_MUX_SEL_TOP0			EXYNOS_CLKREG_TOP(0x0200)
#define EXYNOS7580_MUX_SEL_TOP1			EXYNOS_CLKREG_TOP(0x0204)
#define EXYNOS7580_MUX_SEL_TOP2			EXYNOS_CLKREG_TOP(0x0208)
#define EXYNOS7580_MUX_SEL_TOP_FSYS0		EXYNOS_CLKREG_TOP(0x0220)
#define EXYNOS7580_MUX_SEL_TOP_FSYS1		EXYNOS_CLKREG_TOP(0x0224)
#define EXYNOS7580_MUX_SEL_TOP_FSYS2		EXYNOS_CLKREG_TOP(0x0228)
#define EXYNOS7580_MUX_SEL_TOP_PERI		EXYNOS_CLKREG_TOP(0x0230)
#define EXYNOS7580_MUX_SEL_TOP_ISP		EXYNOS_CLKREG_TOP(0x0234)
#define EXYNOS7580_MUX_EN_TOP0			EXYNOS_CLKREG_TOP(0x0300)
#define EXYNOS7580_MUX_EN_TOP1			EXYNOS_CLKREG_TOP(0x0304)
#define EXYNOS7580_MUX_EN_TOP2			EXYNOS_CLKREG_TOP(0x0308)
#define EXYNOS7580_MUX_EN_TOP_FSYS0		EXYNOS_CLKREG_TOP(0x0320)
#define EXYNOS7580_MUX_EN_TOP_FSYS1		EXYNOS_CLKREG_TOP(0x0324)
#define EXYNOS7580_MUX_EN_TOP_FSYS2		EXYNOS_CLKREG_TOP(0x0328)
#define EXYNOS7580_MUX_EN_TOP_PERI		EXYNOS_CLKREG_TOP(0x0330)
#define EXYNOS7580_MUX_EN_TOP_ISP		EXYNOS_CLKREG_TOP(0x0334)
#define EXYNOS7580_MUX_STAT_TOP0		EXYNOS_CLKREG_TOP(0x0400)
#define EXYNOS7580_MUX_STAT_TOP1		EXYNOS_CLKREG_TOP(0x0404)
#define EXYNOS7580_MUX_STAT_TOP2		EXYNOS_CLKREG_TOP(0x0408)
#define EXYNOS7580_MUX_STAT_TOP_FSYS0		EXYNOS_CLKREG_TOP(0x0420)
#define EXYNOS7580_MUX_STAT_TOP_FSYS1		EXYNOS_CLKREG_TOP(0x0424)
#define EXYNOS7580_MUX_STAT_TOP_FSYS2		EXYNOS_CLKREG_TOP(0x0428)
#define EXYNOS7580_MUX_STAT_TOP_PERI		EXYNOS_CLKREG_TOP(0x0430)
#define EXYNOS7580_MUX_STAT_TOP_ISP		EXYNOS_CLKREG_TOP(0x0434)
#define EXYNOS7580_DIV_TOP0			EXYNOS_CLKREG_TOP(0x0600)
#define EXYNOS7580_DIV_TOP1			EXYNOS_CLKREG_TOP(0x0604)
#define EXYNOS7580_DIV_TOP_FSYS0		EXYNOS_CLKREG_TOP(0x0620)
#define EXYNOS7580_DIV_TOP_FSYS1		EXYNOS_CLKREG_TOP(0x0624)
#define EXYNOS7580_DIV_TOP_FSYS2		EXYNOS_CLKREG_TOP(0x0628)
#define EXYNOS7580_DIV_TOP_PERI0		EXYNOS_CLKREG_TOP(0x0630)
#define EXYNOS7580_DIV_TOP_PERI1		EXYNOS_CLKREG_TOP(0x0634)
#define EXYNOS7580_DIV_TOP_PERI2		EXYNOS_CLKREG_TOP(0x0638)
#define EXYNOS7580_DIV_TOP_PERI3		EXYNOS_CLKREG_TOP(0x063C)
#define EXYNOS7580_DIV_TOP_ISP0			EXYNOS_CLKREG_TOP(0x0640)
#define EXYNOS7580_DIV_TOP_ISP1			EXYNOS_CLKREG_TOP(0x0644)
#define EXYNOS7580_DIV_STAT_TOP0		EXYNOS_CLKREG_TOP(0x0700)
#define EXYNOS7580_DIV_STAT_TOP1		EXYNOS_CLKREG_TOP(0x0704)
#define EXYNOS7580_DIV_STAT_TOP_FSYS0		EXYNOS_CLKREG_TOP(0x0720)
#define EXYNOS7580_DIV_STAT_TOP_FSYS1		EXYNOS_CLKREG_TOP(0x0724)
#define EXYNOS7580_DIV_STAT_TOP_FSYS2		EXYNOS_CLKREG_TOP(0x0728)
#define EXYNOS7580_DIV_STAT_TOP_PERI0		EXYNOS_CLKREG_TOP(0x0730)
#define EXYNOS7580_DIV_STAT_TOP_PERI1		EXYNOS_CLKREG_TOP(0x0734)
#define EXYNOS7580_DIV_STAT_TOP_PERI2		EXYNOS_CLKREG_TOP(0x0738)
#define EXYNOS7580_DIV_STAT_TOP_PERI3		EXYNOS_CLKREG_TOP(0x073C)
#define EXYNOS7580_DIV_STAT_TOP_ISP0		EXYNOS_CLKREG_TOP(0x0740)
#define EXYNOS7580_DIV_STAT_TOP_ISP1		EXYNOS_CLKREG_TOP(0x0744)
#define EXYNOS7580_EN_ACLK_TOP			EXYNOS_CLKREG_TOP(0x0800)
#define EXYNOS7580_EN_SCLK_TOP_FSYS		EXYNOS_CLKREG_TOP(0x0A00)
#define EXYNOS7580_EN_SCLK_TOP_PERI		EXYNOS_CLKREG_TOP(0x0A04)
#define EXYNOS7580_EN_SCLK_TOP_ISP		EXYNOS_CLKREG_TOP(0x0A0C)
#define EXYNOS7580_CLKOUT_CMU_TOP		EXYNOS_CLKREG_TOP(0x0C00)
#define EXYNOS7580_CLKOUT_CMU_TOP_DIV_STAT	EXYNOS_CLKREG_TOP(0x0C04)
#define EXYNOS7580_EN_PDN_TOP			EXYNOS_CLKREG_TOP(0x0D00)

/* CMU_PERI : 0x139F_0000 */
#define EXYNOS7580_MUX_SEL_PERI			EXYNOS_CLKREG_PERI(0x0200)
#define EXYNOS7580_MUX_EN_PERI			EXYNOS_CLKREG_PERI(0x0300)
#define EXYNOS7580_EN_ACLK_PERI			EXYNOS_CLKREG_PERI(0x0800)
#define EXYNOS7580_EN_PCLK_PERIS		EXYNOS_CLKREG_PERI(0x0900)
#define EXYNOS7580_EN_PCLK_PERIC		EXYNOS_CLKREG_PERI(0x0904)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_TZPC	EXYNOS_CLKREG_PERI(0x0910)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_SECKEY	EXYNOS_CLKREG_PERI(0x0914)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_CHIPID	EXYNOS_CLKREG_PERI(0x0918)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_RTC_TOP	EXYNOS_CLKREG_PERI(0x091C)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_ANTIRBK	EXYNOS_CLKREG_PERI(0x0928)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_MONOTONIC	EXYNOS_CLKREG_PERI(0x092C)
#define EXYNOS7580_EN_PCLK_PERIS_SEC_RTC_APBIF	EXYNOS_CLKREG_PERI(0x0930)
#define EXYNOS7580_EN_SCLK_PERIS		EXYNOS_CLKREG_PERI(0x0A00)
#define EXYNOS7580_EN_SCLK_PERIC		EXYNOS_CLKREG_PERI(0x0A04)
#define EXYNOS7580_EN_SCLK_PERIS_SEC_SECKEY	EXYNOS_CLKREG_PERI(0x0A10)
#define EXYNOS7580_EN_SCLK_PERIS_SEC_CHIPID	EXYNOS_CLKREG_PERI(0x0A14)
#define EXYNOS7580_EN_SCLK_PERIS_SEC_ANTIRBK	EXYNOS_CLKREG_PERI(0x0A20)

#define USE_L2QACTIVE				(1 << 0)

#endif
