<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:01.101</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.06.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0083743</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>고 대역폭 메모리 구성들을 위한 시스템 및 방법</inventionTitle><inventionTitleEng>SYSTEMS AND METHODS FOR HIGH BANDWIDTH MEMORY CONFIGURATIONS</inventionTitleEng><openDate>2025.06.18</openDate><openNumber>10-2025-0089394</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 고 대역폭 메모리 구성들을 위한 시스템들, 방법들, 및 장치들이 제공된다. 하나 이상의 예들에서, 시스템들, 장치들, 및 방법들은, 컴퓨팅 다이의 표면 상에 제1 메모리 PHY 인터페이스를 위치시키는 단계, 및 제1 메모리를 TSV 연결을 통해 제1 메모리를 컴퓨팅 다이의 제1 메모리 PHY 인터페이스에 접속하는 단계를 포함한다. 시스템들, 장치들, 및 방법들은, 실리콘 인터포저를 통해 컴퓨팅 다이에 접속하는 베이스 다이에 제2 메모리를 접속하는 단계, 실리콘 인터포저 상에 컴퓨팅 다이를 위치시키는 단계, 및 실리콘 인터포저 상에 베이스 다이를 위치시키는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리를 구성하는 방법에 있어서,컴퓨팅 다이의 표면 상에 제1 메모리 물리 계층(이하, &quot;물리 계층&quot;은 &quot;PHY&quot;로 지칭됨) 인터페이스를 위치시키는 단계;제1 메모리를 TSV(Through Silicon Via) 연결을 통해 제1 메모리를 상기 컴퓨팅 다이의 상기 제1 메모리 PHY 인터페이스에 접속하는 단계;실리콘 인터포저를 통해 상기 컴퓨팅 다이에 접속하는 베이스 다이에 제2 메모리를 접속하는 단계; 및상기 실리콘 인터포저 상에 상기 컴퓨팅 다이와 상기 베이스 다이를 위치시키는 단계를 포함하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서,상기 제1 메모리는, 상기 제1 메모리 PHY 인터페이스 상에 적층된(stacked) 제1 메모리 다이, 및 상기 제1 메모리 다이 상에 적층된 제2 메모리 다이를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서,상기 제1 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 PHY 인터페이스에 접속하고,상기 제2 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 다이에 접속하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>4. 청구항 1에 있어서,상기 제2 메모리는, 상기 베이스 다이 상에 적층된 제3 메모리 다이, 및 상기 제3 메모리 다이 상에 적층된 제4 메모리 다이를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>5. 청구항 4에 있어서,상기 제3 메모리 다이는, 제2 TSV 연결을 통해 상기 베이스 다이에 접속하고,상기 제4 메모리 다이는, 상기 제2 TSV 연결을 통해 상기 제3 메모리 다이에 접속하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>6. 청구항 1에 있어서,상기 컴퓨팅 다이는, 상기 컴퓨팅 다이의 제2 메모리 PHY 인터페이스를 포함하고,상기 제1 메모리 PHY 인터페이스는, 상기 컴퓨팅 다이의 내부 표면 상에 위치되고,상기 제2 메모리 PHY 인터페이스는, 상기 컴퓨팅 다이의 측면에 위치되는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>7. 청구항 1에 있어서,상기 컴퓨팅 다이는, 상기 컴퓨팅 다이의 측면에 위치되는 제1 다이-투-다이(이하, &quot;D2D&quot;) 인터페이스를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>8. 청구항 7에 있어서,상기 컴퓨팅 다이는, 상기 컴퓨팅 다이의 제2 D2D 인터페이스 및 상기 실리콘 인터포저를 통해 제2 컴퓨팅 다이에 접속하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>9. 청구항 7에 있어서,상기 베이스 다이는, 상기 베이스 다이의 메모리 PHY 인터페이스 또는 상기 베이스 다이의 D2D 인터페이스를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>10. 청구항 1에 있어서,상기 제2 메모리 또는 상기 제1 메모리는, 고-대역폭 메모리, 정적 랜덤 액세스 메모리, 동적 랜덤 액세스 메모리 또는 플래시 메모리 중 적어도 하나를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>11. 청구항 1에 있어서,상기 컴퓨팅 다이는, 그래픽 처리 유닛 다이를 포함하는 것을 특징으로 하는, 메모리를 구성하는 방법.</claim></claimInfo><claimInfo><claim>12. 메모리 패키지에 있어서,컴퓨팅 다이의 표면 상에 위치되는 제1 메모리 물리 계층(이하, &quot;물리 계층&quot;은 &quot;PHY&quot;로 지칭됨) 인터페이스;제1 TSV(Through Silicon Via) 연결을 통해 상기 컴퓨팅 다이의 제1 메모리 PHY 인터페이스에 접속되는 제1 메모리; 상기 컴퓨팅 다이와 결합되고, 실리콘 인터포저 상에 위치되는 베이스 다이; 및상기 베이스 다이에 접속되는 제2 메모리를 포함하고,상기 컴퓨팅 다이는 상기 실리콘 인터포저 상에 위치되고 상기 실리콘 인터포저를 통해 상기 베이스 다이에 접속되는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>13. 청구항 12에 있어서,상기 제1 메모리는, 상기 제1 메모리 PHY 인터페이스 상에 적층된(stacked) 제1 메모리 다이, 및 상기 제1 메모리 다이 상에 적층된 제2 메모리 다이를 포함하는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>14. 청구항 12에 있어서,상기 제1 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 PHY 인터페이스에 접속하고,상기 제2 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 다이에 접속하는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>15. 청구항 12에 있어서, 상기 제2 메모리는, 상기 베이스 다이 상에 적층된 제3 메모리 다이, 및 상기 제3 메모리 다이 상에 적층된 제4 메모리 다이를 포함하는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>16. 청구항 15에 있어서, 상기 제3 메모리 다이는, 제2 TSV 연결을 통해 상기 베이스 다이에 접속하고,상기 제4 메모리 다이는, 상기 제2 TSV 연결을 통해 상기 제3 메모리 다이에 접속하는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>17. 청구항 12에 있어서, 상기 컴퓨팅 다이는, 상기 컴퓨팅 다이의 제2 메모리 PHY 인터페이스를 포함하고,상기 제1 메모리 PHY 인터페이스는, 상기 컴퓨팅 다이의 내부 표면 상에 위치되고,상기 제2 메모리 PHY 인터페이스는, 상기 컴퓨팅 다이의 측면에 위치되는 것을 특징으로 하는, 메모리 패키지.</claim></claimInfo><claimInfo><claim>18. 시스템 온 칩에 있어서,실리콘 인터포저 상에 위치되는 컴퓨팅 다이; 상기 컴퓨팅 다이와 커플링되고 실리콘 인터포저 상에 위치하는 베이스 다이; 및상기 컴퓨팅 다이와 상기 베이스 다이와 커플링된 메모리를 포함하고,상기 메모리는, 상기 컴퓨팅 다이의 표면 상에 위치되는 제1 메모리 물리 계층(이하, &quot;물리 계층&quot;은 &quot;PHY&quot;로 지칭됨) 인터페이스; 제1 TSV(Through Silicon Via) 연결을 통해 상기 컴퓨팅 다이의 제1 메모리 PHY 인터페이스에 접속되는 제1 메모리; 및 상기 제2 TSV 연결을 통해 상기 베이스 다이에 접속되는 제2 메모리를 포함하는 것을 특징으로 하는, 시스템 온 칩.</claim></claimInfo><claimInfo><claim>19. 청구항 18에 있어서, 상기 제1 메모리는, 상기 제1 메모리 PHY 인터페이스 상에 적층된(stacked) 제1 메모리 다이, 및 상기 제1 메모리 다이 상에 적층된 제2 메모리 다이를 포함하는 것을 특징으로 하는, 시스템 온 칩.</claim></claimInfo><claimInfo><claim>20. 청구항 19에 있어서,상기 제1 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 PHY 인터페이스에 접속하고,상기 제2 메모리 다이는, 상기 제1 TSV 연결을 통해 상기 제1 메모리 다이에 접속하는 것을 특징으로 하는, 시스템 온 칩.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>JEONG, Hyoun Kwon</engName><name>정현권</name></inventorInfo><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>JEONG, Soo Gil</engName><name>정수길</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.12.11</priorityApplicationDate><priorityApplicationNumber>63/608,822</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.05.30</priorityApplicationDate><priorityApplicationNumber>18/679,410</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.06.26</receiptDate><receiptNumber>1-1-2024-0693768-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007302-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007308-94</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240083743.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938dd2baf34792ff864e5a471c9c28e157ee15de926ce4561aa8da5711a72b1e6a56053f79779088c6568eee4c246665565326252d9fcded17</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6566e77f042b6313c9dbb12bcd43b217d305a609b6806bc95574f712d07ce32b626b0a84f8f0f6fd96e6ae78f84e974e446ae5263af08655</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>