# Uso del IP Core Aurora 8b10b

En esta carpeta se muestra como utilizar el IP Core de Xilinx Aurora 8b10b y el IP de Xilinx Aurora 64b66b para el manejo de los trasductores seriales de alta velocidad.



A continuación se muestra una figura que ilustra el diseño modular del sistema implementado aquí.

![Diseño modular que muestra el uso del bus paralelo ysu integración en el Block Design de Vivado](https://raw.githubusercontent.com/cadriansalazarg/InterfacesZynq/master/wikiimages/unpackaging_fig.PNG)

## Autores

El principal autor de este trabajo es:

* **Carlos Salazar-García** 

También puedes observar la lista de todos los [contribuyentes](https://github.com/cadriansalazarg/InterfacesZynq/contributors) quíenes han participado en este proyecto. 

