### 응용논리회로
####Introduction to Class
목차
1. HDL
2. VHDL 설계 흐름
3. 기타


#### 1. HDL
- 하드웨어 디자인 언어(Hardware Design Language)의 일종.
  - VHDL : VHBIC HDL : [Pascal](https://gorm.tistory.com/299) 기반
  - Verilog HDL : C 기반
- 하드웨어 동작을 모델링 하기 위한 프로그래밍 언어.
- 전지회로 설계 및 시뮬레이션에 이용된다.
- 같은 input에 같은 output이 나온다고 해도 내부 회로는 다른 경우가 많다.

#### 2. VHDL 설계 흐름
1. 컴파일
2. 최적화
3. 배치 및 배선

- Flow Chart
  1. HDL 구술
  2. Simulation
  3. Synthesis(합성) : 툴이 회로를 만들어줌.
  4. Simulation : 회로가 제역할을 하는지 다시 검증
      - 여기까지가 front end 설계. 실질적으로 회로를 제작했다고 생각하면 된다. target에 따라 이 이후 과정은 달라짐. backend 설계는 보통 PLD를 활용한다.

etc)
- PLD(Programmable Logic Device) : FPGA가 여기에 속함


#### 3. 기타
- 점수 분배
    - 출석 20 : 지각은 1점 감점, 결점 2점 감점
    - 리포트 20 : 총 5회 정도. 개당 4점씩?
    - 중간 30 
    - 텀프로젝트(기말) 30

- 카르노맵 : 툴이 알아서 해줘서 필요 없음

- 기본적인 논리소자, 논리연산, 동기회로, 비동기회로는 알고 있어야된다.
  - 논리연산 & 논리 소자 : and, or, xor, xnor, nand, nor...
  - D-Latch, D-F/F, MUX, Encoder, Decoder
  - 산술 연산 : ADD, MUL (거의 필요 없음)

- Combinational Logic & Sequential Logic
  - Combinational Logic(조합 회로) : 입력이 출력에 바로 영향을 주는 회로
    - Latch, F/F가 無
  - Sequential Logic(순차 회로) : 입력이 출력에 한 term을 거쳐서 영향을 준다.
    - Latch, F/F가 有
    - 대부분 조합회로에 Latch나 F/F가 붙은 형태이다.
    ![Sequential](https://www.electronics-tutorials.ws/sequential/seq4.gif)

- Synchronous Logic & Asynchronous Logic
  - Synchronous Logic(동기 회로) : 동기 신호가 딱 하나인 회로
    - 모든 F/F의 clk이 같은 값을 가짐 
  - Asynchronous Logic(비동기 회로) : 동기 신호가 여러개
    - F/F의 clk가 두개 이상
- 비교
  - Combinational Logic = Asynchronous Logic
    - 조합회로는 clk가 없음
  - 단, 모든 Sequential Logic이 Synchronous Logic인 건 아니다.
  - 그래도 최대한 같은 clk를 활용하도록 유도하는게 좋음
  - 이번 학기에는 비동기회로 쓸 일 없음. 따라서 무조건 동기회로를 만든다 생각하면 됨.