---
title: 锁相环
tags:
  - 锁相环
  - PLL
  - 时钟
categories: 电子电路
mathjax: true
abbrlink: 7f38126d
date: 2024-07-13 16:19:28
---

## 时钟生成

晶振可以产生稳定的时钟周期，但频率只能是在兆赫兹的量级。**PLL** 利用晶振作为参考时钟，可以输出一个更高频率的时钟信号，提供给时序电路使用。

<img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/pll1.webp" width="75%" height="60%"/>

如图所示，锁相环（Phase-Locked Loop，PLL）由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。实现的是输出 $\dfrac{f_{out}}{N}$ 与输入 $\dfrac{f_{in}}{M}$ 相等，最终得到稳定的输出频率 $f_{out} = \dfrac{N}{M}f_{in}$.

<img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/vco.webp" width="75%" height="60%"/>

**PLL** 的原理是其中的 **VCO** 的振荡频率随着输入电压变化而变化，它的输出就是整个 **PLL** 的输出，也就是我们最终拿到的时钟信号。**VCO** 的输出会反馈回 **PLL**，由 **PD** 比较他们两 者的相位。如果晶振相位稍快，就把 **VCO** 输入电压调低，如果晶振相位稍慢，就把 **VCO** 输入电压调高，从而得到稳定的高频时钟信号。

## 数据重定时

**PLL** 还可以用来做<u>时钟恢复</u>和<u>数据重定时</u>。

<img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/pll2.webp" width="75%" height="60%"/>

如图所示，经过传输线后的信号波形变得不稳定。可以考虑将数据作为参考，输入到 **PLL** 中，**恢复** 一个与数据同步的时钟，用该时钟信号和 D 触发器重新对数据采样，得到新的 **重定时数据**。

## 参考资料

- 张肃文.高频电子线路.第 5 版 [M].高等教育出版社,2009.432-458
