---
layout: default
---

# RISC-V 双周简报 (2018-08-17)

要点新闻：


## RV新闻


## 技术讨论

### 如何在GCC中添加一条RISC-V指令

最近Jim Wilson在邮件列表中给出了一个非常完整的介绍，讲解如何在GCC的相关工具中添加一条RISC-V指令。

- binutils: 如果只是想在汇编的级别添加一条指令，那么只需要修改binutils而不用动编译器本身。
  Kito Cheng提供了.insn模板。使用改模板可以全面定制每一条汇编指令。
  不过，小修小改的话，直接修改binutils的代码可能来的更加方便。
  主要来说，需要将指令添加到opcodes/riscv-opc.c中，
  将指令的格式添加到include/opcode/riscv-opc.h中，
  格式中的各种缩写符号可以在gas/config/tc-riscv.c的riscv_ip()函数中找到。
- gcc自动生成: 如果需要让GCC能自动生成添加的指令，这就会麻烦很多。
  如果被添加的指令在一种明确的pattern出现时被使用，
  那么，在gcc/config/riscv/riscv.md中添加该pattern的描述即可。
  如果并不存在这种pattern，那么就需要修改和架构无关或相关的优化步骤，这样就会比较困难。
- 有限的资料：关于GCC可以看GCC的网站https://gcc.gnu.org/wiki/GettingStarted#Tutorials.2C_HOWTOs
  关于Binutils，可以看https://sourceware.org/binutils/binutils-porting-guide.txt
  不过Binutils的这个网站讲解不够详细。
  涉及到连接器优化的话，看这本书("Linkers and Loaders" by John R Levine)会更好。

更详细的讲解，请参看Jim Wilson的邮件原文: [sw-dev](https://groups.google.com/a/groups.riscv.org/d/msg/sw-dev/sL_OHXYj3LY/Gsm6sBc9BQAJ)

### 有关 GCC 生成 atomic 代码的问题

Roger Ferrer 在使用  riscv64-unknown-linux-gnu GCC 8.1 编译 atomic 相关的代码时发现行为跟他预期的不符。

```c
#include <stdatomic.h>

atomic_int x;
void foo(void) { atomic_fetch_add_explicit(&x, 5, memory_order_acq_rel); }
```

对于 atomic fetch 和 add， GCC 生成下列指令：

```asm
fence iorw,ow; amoadd.w.aq zero,a4,0(a5) 
```
而不是 

```asm
amoadd.w.aq zero,a4,0(a5) 
```

Roger Ferrer 查看了 RISCV 规范也没发现规定了 atomic 指令之前要加上 IO 的 fence 。

Jim Wilson 猜测是因为 memory model 还在制定中，没有确定下来，但对应到 C/C++ 的标准定义好了，GCC 超前做了多余的事情。

更详细的讲解，请参看邮件列表  [sw-dev](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/DsLpTq-IbW4/zfoAPwW4CAAJ)

### 如何区分"access fault" and "page fault"

有同学提问，如何区分以下的错误(Fault)类型?

```
Instruction access fault -> Instruction page fault
Load access fault -> Load page fault
Store/AMO access fault -> Store/AMO page fault
```

简言之，"page" fault只会发生在有虚拟内存机制的系统中，通常来说是指具有MMU的系统中。

而access fault可以理解为任何在“总线(Bus)”上发生的错误，包括但不限于ECC/校验错误、物理内存保护、访问超时等。

随后讨论更加深入到了一个良好的设计的系统需要考虑到的一些细节问题：

- 当Fault发生的时候，发生的真正原因是否能被良好的追溯（比如CSR的某个寄存器的某个比特）
- 为了良好的追溯原因，必定会浪费有限的寄存器资源，所以
    - 是否可以通过其他方式将错误作为错误代码返回
    - 或者，将这些错误交给上层软件来处理，比如通过软件访问总线控制器来获取真正的错误原因
- 良好设计的系统最好不要频繁的被Trap打断，一种方法是为某个或某些Fault设置计数器，只有当除错次数超过阈值的时候，才会触发上层操作系统反应。

详细讨论细节见：[isa-dev https://goo.gl/oZ6Zb3](https://groups.google.com/a/groups.riscv.org/forum/#!msg/isa-dev/yZzpjmsmzHE/Pq4Aj3ZDDQAJ)

### 在Windows上编译RISC-V的工具链（toolchain)

Gnanasekar在SW-Dev邮件组问到了一个交叉编译的问题。他本来的计划是在Windows的机器上编译一套RISC-V的工具链（toolchain），但是这个项目在实际中碰到了很多问题，尤其是碰到了形形色色的编译错误。

Tommy Murphy提到了一个居于docker的工具能够用来编译GNU MCU Eclipse RISC-V tool sources [项目链接](https://github.com/gnu-mcu-eclipse/riscv-none-gcc-build). 他认为这个项目可以更容易地给windows编译工具链。

Jim Wilson抛出了一个更有意思的解决方案：加拿大交叉编译（canadian cross）。这个高大上的名字源于当时加拿大有三个政党组织。具体的方法如下：假定机器A,B,C有不同的操作系统和处理器，在机器A上交叉编译一套能用在机器B上的gcc工具，把这套工具拷到机器B上，然后在上面交叉编译出能运行在机器C上的二进制代码。看起来很复杂，但是如果用户比较熟悉Linux，事实上这个比在Windows直接进行交叉编译要容易。小编举个例子：Gnanasekar可以在Linux上利用mingw64编译一套能够直接运行在Windows的gcc，然后把这套工具搬到Windows上运行去编译产生RISC-V的二进制代码。

讨论连接:[sw-dev goo.gl/b5aepe](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/ZXdKtjrciQw/3BZrDD9nBgAJ)

## 代码更新

### lowRISC第6版: refresh v0.6

lowRISC即将发布其第6版SoC实现。
该版本使用了最新的Rocket-chip，在其基础上添加了多种外围设备。
该版本的主要更新包括：

- 使用2018年3月份的Rocket-chip作为SoC核心（GDB, PLIC）
- 处理器频率提高到50MHz
- 增强ethernet功能，在启动阶段支持DHCP
- 支持彩色的VGA终端
- 使用u-boot作为启动bootloader
- 支持Debian Linux

代码分支: [refresh-v0.6](https://github.com/lowRISC/lowrisc-chip/releases/tag/v0.6-rc1)

### CNRV‘s RISCV-FPU更新

CNRV社区维护的浮点数据通路库https://github.com/cnrv/RISCV-FPU 更新了，支持Verilator仿真，并且以Testfloat-3e为Golden Model验证通过。这套浮点库的特点是：1、基于Verilog，清晰易懂而且代码量少；2、支持加法、乘法、乘加、开方、除法，支持RISC-V需要的所有舍入模式和状态位；3、位宽任意可配置，同一套代码支持double、float和google-bfloat；4、采用类似hardfloat那种recorded格式，关键路径上部件少，延迟短，功耗小；5、所有计算部件和共享统一的后处理模块，节省面积，此模块还可以用作整点转浮点；6、支持单精度计算共享双精度的数据通路，只有后处理模块是必须为单独为单精度例化一份的；7、开方和除法共享数据通路，节省面积，每周期计算两个比特。

## 安全点评

## 微群热点

## 实用资料

### 编译QEMU的RISC-V映像

Tommy Murphy总结的关于编译QEMU RISC-V映像的网页

- [https://github.com/riscv/riscv-qemu/wiki](https://github.com/riscv/riscv-qemu/wiki)
- [https://wiki.qemu.org/Documentation/Platforms/RISCV](https://wiki.qemu.org/Documentation/Platforms/RISCV)
- [https://www.sifive.com/blog/2017/12/20/risc-v-qemu-part-1-privileged-isa-hifive1-virtio/](https://www.sifive.com/blog/2017/12/20/risc-v-qemu-part-1-privileged-isa-hifive1-virtio/)
- [https://www.sifive.com/blog/2018/04/25/risc-v-qemu-part-2-the-risc-v-qemu-port-is-upstream/](https://www.sifive.com/blog/2018/04/25/risc-v-qemu-part-2-the-risc-v-qemu-port-is-upstream/)

## 行业视角

## 市场相关


## CNRV社区活动

### Chisel/Rocket-chip/RISC-V线下交流会

由SiFive和CNRV一起举办的这场线下交流会，将会邀请SiFive和U.C. Berkeley的Krste教授和SiFive的CTO Yunsup Lee博士。同时也会有国内其他的一些Chisel爱好这分享他们的一些使用经验。

**希望这次活动能做为一个良好的起点和开端，和大家一起探讨对于Chisel等一些相关技术在项目中如何实践和落地的问题**

另外，首届Chisel Community Conference也将在11月在湾区举办，详见下面*暴走事件*一栏。

活动报名网站：[https://www.bagevent.com/event/1770532](https://www.bagevent.com/event/1770532)

## CNRV网站更新

## 会议征稿


## 暴走事件

### 2018年10月

- 2018年10月18日, RISC-V Day Tokyo将在Keio University举办，演讲征集已经开始。[注册网站](https://tmt.knect365.com/risc-v-day-tokyo/)

### 2018年12月

- 2018年11月13-14日 [Chisel Community Conference](https://chisel.eecs.berkeley.edu/blog/?p=200)将会在湾区举办，会议开放Call for Paper，地点还没有完全确定
- 2018年12月3-5日 [RISC-V Summit in Santa Clara (Dec. 3-5)](http://cts.businesswire.com/ct/CT?id=smartlink&url=https%3A%2F%2Ftmt.knect365.com%2Frisc-v-summit%2F&esheet=51792917&newsitemid=20180423005251&lan=en-US&anchor=RISC-V+Summit+in+Santa+Clara&index=4&md5=88ca965085b5b1b9b6ea996333f27e44)

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、汪平、林容威、傅炜、巍巍、郭雄飞、黄玮


----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯日, RISC-V Day Tokyo将在Keio University举办，演讲征集已经开始。[注册网站](https://tmt.knect365.com/risc-v-day-tokyo/)
息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。

