image::https://github.com/ahmeterdem9603/fpga/blob/master/ALTERA%209.%20LAB%20SIMPLE%20PROCESSING/My%20Work/images/kapak.jpg[R]

= Counter MODÜLÜ +

5 bitlik veriyi birer arttırarak çıkışa veren sayaç modülüdür. Bu 5 bitlik veri daha sonra 32 bölmeli bir hafızanın adreslerini 
belirtecektir. +

== Modül'ün SystemVerilog Kodu +

[source,verilog]
--------------------------------------------------

module Counter(clk, reset, result);

    input  logic       clk;
    input  logic       reset;
    output logic [4:0] result;

    always_ff @(posedge clk or posedge reset)
        begin
            if (reset) 
                result <= 0;
            else
                result <= result + 1;
        end
endmodule    

--------------------------------------------------

== Modül'ün Blok Şeması +

image::https://github.com/ahmeterdem9603/fpga/blob/master/ALTERA%209.%20LAB%20SIMPLE%20PROCESSING/My%20Work/images/clk.PNG[R]

