% !Mode:: "TeX:UTF-8"

\chapter{3D 集成与封装：呼之欲出还是遥遥无期？}

随着集成电路的技术革新，其集成度被逐步提高，与此同时 2D 集成的弊端也愈发明显。
根据功能不同，集成电路被分为由 2D 线路连接的独立并行模块（tiles）。
随着集成度的提高，这些连线成为了限制芯片速度和产生额外功耗的因素之一。
如果芯片上的这些功能模块能够在三维空间进行堆叠，芯片面积将得到有效控制，
与此同时线路长度也能够显著缩短。

当前封装技术，特别是 MEMS 领域技术的进展，为构建 3D 堆叠器件提供了关键技术支撑。
这些技术是：
\begin{itemize}
    \item 厚度低于 $50 \mu m$，直达激活层的薄晶圆（wafer）
    \item 最大可达 $300 mm$ 的晶圆-晶圆连接技术
    \item 晶圆-裸片（die）连接技术
    \item 晶圆穿孔连接：绝缘的穿 $Si$ 连接
\end{itemize}

3D 连接技术可在不同的互联层级实现。
它可以在芯片级别，在垂直维度联结裸片的针脚（pin）。
这被定义为“3D系统封装（3D-System-in-a-package, 3D-SIP）”技术。
该技术中的垂直互联非常稀少，仅存在于封装针脚之间。
可用的垂直连接密度通常为器件边界 $2-5\textrm{连接}/mm$，或是在所用封装面积上
 $4-9\textrm{连接}/mm^2$。
由于这些限制，这类技术仅被用于有限针脚和有限连接的裸片堆叠。
堆叠的每一层可看作是芯片，或被称为“封装系统”的一个子系统。

很多系统要求堆叠的裸片之间有更多的连接。
一个裸片中的电路模块（tiles），要在不穿过芯片传统 I/O 引脚的前提下，
连接至另一个裸片中的电路模块。
这些连接必须能够作为片上“全局连线”，有较低的阻抗和容抗，以确保连接的速率和低功耗。
这被定义为“3D 片上系统（3D-System-on-a-chip，3D-SoC）”技术。
一个重要的潜在应用是，在不占用总线的情况下，将一系列存储裸片堆叠在一片逻辑芯片内，
其中的逻辑模块（dies） 是存储裸片的地址单元。
这要求超过 $100\textrm{连接}/mm^2$ 的 3D 连接密度。

最终，3D 连接达到了最底层——晶体管级别连接。
在此层级下，该技术成为了一种以尽可能提高单位面积晶体管密度为目标的“缩放驱动”的技术。
其中的 3D 连接都是局部连接。
芯片中所必须的全局连接层仍维持了 2D 连接。
这被定义为“3D 集成电路（3D-Integrated-circuit，3D-IC）”技术。

为了确保成功，3D 系统封装、3D 片上系统、3D 集成电路，都用该是能够量产的技术，以获得较大利润。
最好的情况是，各个独立层都应该是独立运行、测试和封装的“验证过的良品”。
这个目标很可能按照 3D 系统封装、3D 片上系统、3D 集成电路的顺序，逐一实现。

为实现 3D 系统封装，与之相关的垂直维度低密度互联技术必须是可用的。
因此，系统中的每一层都应该被保持为定义良好的子电路模块，同时用片上系统技术缩减芯片面积。
这些元件（也可能是独立的系统封装），应该是经过完善测试的系统封装，以确保整个系统的高效结合。
