Fitter report for conv3x3_time_multiplex
Mon Jun 09 01:21:18 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 09 01:21:18 2025       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; conv3x3_time_multiplex                      ;
; Top-level Entity Name           ; conv3x3_time_multiplex                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 565 / 56,480 ( 1 % )                        ;
; Total registers                 ; 592                                         ;
; Total pins                      ; 20 / 268 ( 7 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 4,352 / 7,024,640 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 686 ( < 1 % )                           ;
; Total DSP Blocks                ; 8 / 156 ( 5 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   3.1%      ;
;     Processor 4            ;   3.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                              ;
+------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+
; Node             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node            ; Destination Port ; Destination Port Name ;
+------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                             ;                  ;                       ;
; rp00[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp00[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BY               ;                       ;
; rp01[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp01[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AY               ;                       ;
; rp02[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp02[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AY               ;                       ;
; rp10[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp10[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AY               ;                       ;
; rp11[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp11[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AY               ;                       ;
; rp12[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp12[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AY               ;                       ;
; rp20[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp20[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AY               ;                       ;
; rp21[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp21[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AY               ;                       ;
; rp22[0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; rp22[7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AY               ;                       ;
; weights[0][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[0][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; BX               ;                       ;
; weights[1][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[1][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Add0~8    ; AX               ;                       ;
; weights[2][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[2][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult2~mac ; AX               ;                       ;
; weights[3][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[3][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult3~mac ; AX               ;                       ;
; weights[4][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[4][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult4~mac ; AX               ;                       ;
; weights[5][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[5][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult5~mac ; AX               ;                       ;
; weights[6][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[6][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult6~mac ; AX               ;                       ;
; weights[7][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[7][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult7~mac ; AX               ;                       ;
; weights[8][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; weights[8][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; conv3x3_core:core|Mult8~mac ; AX               ;                       ;
; filter_cnt[0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; filter_cnt[0]~DUPLICATE     ;                  ;                       ;
; filter_cnt[1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; filter_cnt[1]~DUPLICATE     ;                  ;                       ;
; filter_cnt[2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; filter_cnt[2]~DUPLICATE     ;                  ;                       ;
; filter_cnt[3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; filter_cnt[3]~DUPLICATE     ;                  ;                       ;
; weight_idx[1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; weight_idx[1]~DUPLICATE     ;                  ;                       ;
; weight_idx[2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; weight_idx[2]~DUPLICATE     ;                  ;                       ;
; weight_idx[3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; weight_idx[3]~DUPLICATE     ;                  ;                       ;
+------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1469 ) ; 0.00 % ( 0 / 1469 )        ; 0.00 % ( 0 / 1469 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1469 ) ; 0.00 % ( 0 / 1469 )        ; 0.00 % ( 0 / 1469 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1469 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Uni/Conv3x3/conv3x3_time_multiplex/output_files/conv3x3_time_multiplex.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 565 / 56,480          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 565                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 649 / 56,480          ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 44                    ;       ;
;         [b] ALMs used for LUT logic                         ; 357                   ;       ;
;         [c] ALMs used for registers                         ; 248                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 89 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 56,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 5                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 79 / 5,648            ; 1 %   ;
;     -- Logic LABs                                           ; 79                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 675                   ;       ;
;     -- 7 input functions                                    ; 3                     ;       ;
;     -- 6 input functions                                    ; 470                   ;       ;
;     -- 5 input functions                                    ; 19                    ;       ;
;     -- 4 input functions                                    ; 49                    ;       ;
;     -- <=3 input functions                                  ; 134                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 94                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 592                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 582 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 10 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 585                   ;       ;
;         -- Routing optimization registers                   ; 7                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 20 / 268              ; 7 %   ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 686               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,352 / 7,024,640     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 7,024,640    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 8 / 156               ; 5 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.4% / 0.4% / 0.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.6% / 17.2% / 14.9% ;       ;
; Maximum fan-out                                             ; 612                   ;       ;
; Highest non-global fan-out                                  ; 560                   ;       ;
; Total fan-out                                               ; 6008                  ;       ;
; Average fan-out                                             ; 4.25                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 565 / 56480 ( 1 % )    ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 565                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 649 / 56480 ( 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 44                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 357                    ; 0                              ;
;         [c] ALMs used for registers                         ; 248                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 89 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 5                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 79 / 5648 ( 1 % )      ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 79                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 675                    ; 0                              ;
;     -- 7 input functions                                    ; 3                      ; 0                              ;
;     -- 6 input functions                                    ; 470                    ; 0                              ;
;     -- 5 input functions                                    ; 19                     ; 0                              ;
;     -- 4 input functions                                    ; 49                     ; 0                              ;
;     -- <=3 input functions                                  ; 134                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 94                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 582 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 10 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 585                    ; 0                              ;
;         -- Routing optimization registers                   ; 7                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 20                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 4352                   ; 0                              ;
; Total block memory implementation bits                      ; 20480                  ; 0                              ;
; M10K block                                                  ; 2 / 686 ( < 1 % )      ; 0 / 686 ( 0 % )                ;
; DSP block                                                   ; 8 / 156 ( 5 % )        ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 6535                   ; 0                              ;
;     -- Registered Connections                               ; 2340                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 11                     ; 0                              ;
;     -- Output Ports                                         ; 9                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk         ; M16   ; 5B       ; 89           ; 35           ; 60           ; 612                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[0] ; V9    ; 3B       ; 26           ; 0            ; 57           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[1] ; P8    ; 3B       ; 28           ; 0            ; 17           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[2] ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[3] ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[4] ; V10   ; 3B       ; 26           ; 0            ; 40           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[5] ; AB6   ; 3B       ; 26           ; 0            ; 91           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[6] ; U10   ; 3B       ; 30           ; 0            ; 0            ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pixel_in[7] ; AB8   ; 3B       ; 30           ; 0            ; 34           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst_n       ; N8    ; 3B       ; 28           ; 0            ; 0            ; 560                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; valid_in    ; T9    ; 3B       ; 30           ; 0            ; 17           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; pixel_out[0] ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[1] ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[2] ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[3] ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[4] ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[5] ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[6] ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[7] ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; valid_out    ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; pixel_in[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; pixel_out[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; pixel_out[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; valid_out                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; pixel_in[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; pixel_in[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; pixel_in[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; pixel_in[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; pixel_out[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; pixel_out[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; valid_in                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; pixel_out[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; pixel_in[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; pixel_out[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; pixel_out[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; pixel_in[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; pixel_in[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; pixel_out[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; valid_out    ; Incomplete set of assignments ;
; pixel_out[0] ; Incomplete set of assignments ;
; pixel_out[1] ; Incomplete set of assignments ;
; pixel_out[2] ; Incomplete set of assignments ;
; pixel_out[3] ; Incomplete set of assignments ;
; pixel_out[4] ; Incomplete set of assignments ;
; pixel_out[5] ; Incomplete set of assignments ;
; pixel_out[6] ; Incomplete set of assignments ;
; pixel_out[7] ; Incomplete set of assignments ;
; rst_n        ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; valid_in     ; Incomplete set of assignments ;
; pixel_in[0]  ; Incomplete set of assignments ;
; pixel_in[1]  ; Incomplete set of assignments ;
; pixel_in[2]  ; Incomplete set of assignments ;
; pixel_in[3]  ; Incomplete set of assignments ;
; pixel_in[4]  ; Incomplete set of assignments ;
; pixel_in[5]  ; Incomplete set of assignments ;
; pixel_in[6]  ; Incomplete set of assignments ;
; pixel_in[7]  ; Incomplete set of assignments ;
; valid_out    ; Missing location assignment   ;
; pixel_out[0] ; Missing location assignment   ;
; pixel_out[1] ; Missing location assignment   ;
; pixel_out[2] ; Missing location assignment   ;
; pixel_out[3] ; Missing location assignment   ;
; pixel_out[4] ; Missing location assignment   ;
; pixel_out[5] ; Missing location assignment   ;
; pixel_out[6] ; Missing location assignment   ;
; pixel_out[7] ; Missing location assignment   ;
; rst_n        ; Missing location assignment   ;
; clk          ; Missing location assignment   ;
; valid_in     ; Missing location assignment   ;
; pixel_in[0]  ; Missing location assignment   ;
; pixel_in[1]  ; Missing location assignment   ;
; pixel_in[2]  ; Missing location assignment   ;
; pixel_in[3]  ; Missing location assignment   ;
; pixel_in[4]  ; Missing location assignment   ;
; pixel_in[5]  ; Missing location assignment   ;
; pixel_in[6]  ; Missing location assignment   ;
; pixel_in[7]  ; Missing location assignment   ;
+--------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                               ; Entity Name            ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |conv3x3_time_multiplex                   ; 564.5 (31.8)         ; 648.0 (32.5)                     ; 88.5 (0.7)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 675 (57)            ; 592 (33)                  ; 0 (0)         ; 4352              ; 2     ; 8          ; 20   ; 0            ; |conv3x3_time_multiplex                                                                                                                           ; conv3x3_time_multiplex ; work         ;
;    |bias:bias_rom_inst|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|bias:bias_rom_inst                                                                                                        ; bias                   ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|bias:bias_rom_inst|altsyncram:altsyncram_component                                                                        ; altsyncram             ; work         ;
;          |altsyncram_q632:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|bias:bias_rom_inst|altsyncram:altsyncram_component|altsyncram_q632:auto_generated                                         ; altsyncram_q632        ; work         ;
;    |conv3x3_core:core|                    ; 4.8 (4.8)            ; 9.0 (9.0)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |conv3x3_time_multiplex|conv3x3_core:core                                                                                                         ; conv3x3_core           ; work         ;
;    |sliding_window_3x3:slider|            ; 527.8 (466.6)        ; 606.5 (546.5)                    ; 83.7 (84.8)                                       ; 5.0 (4.9)                        ; 0.0 (0.0)            ; 608 (486)           ; 542 (542)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider                                                                                                 ; sliding_window_3x3     ; work         ;
;       |lpm_divide:Mod0|                   ; 29.5 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod0                                                                                 ; lpm_divide             ; work         ;
;          |lpm_divide_m3m:auto_generated|  ; 29.5 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                   ; lpm_divide_m3m         ; work         ;
;             |sign_div_unsign_plh:divider| ; 29.5 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider                       ; sign_div_unsign_plh    ; work         ;
;                |alt_u_div_ove:divider|    ; 29.5 (29.5)          ; 29.5 (29.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider ; alt_u_div_ove          ; work         ;
;       |lpm_divide:Mod1|                   ; 30.6 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod1                                                                                 ; lpm_divide             ; work         ;
;          |lpm_divide_m3m:auto_generated|  ; 30.6 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod1|lpm_divide_m3m:auto_generated                                                   ; lpm_divide_m3m         ; work         ;
;             |sign_div_unsign_plh:divider| ; 30.6 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider                       ; sign_div_unsign_plh    ; work         ;
;                |alt_u_div_ove:divider|    ; 30.6 (30.6)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|sliding_window_3x3:slider|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider ; alt_u_div_ove          ; work         ;
;    |weight:weight_rom_inst|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|weight:weight_rom_inst                                                                                                    ; weight                 ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|weight:weight_rom_inst|altsyncram:altsyncram_component                                                                    ; altsyncram             ; work         ;
;          |altsyncram_lhr1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |conv3x3_time_multiplex|weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated                                     ; altsyncram_lhr1        ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; valid_out    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst_n        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; valid_in     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_in[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; rst_n                                                  ;                   ;         ;
;      - weights_ready                                   ; 1                 ; 0       ;
;      - weight_addr[5]                                  ; 1                 ; 0       ;
;      - weight_addr[3]                                  ; 1                 ; 0       ;
;      - weight_addr[2]                                  ; 1                 ; 0       ;
;      - weight_addr[7]                                  ; 1                 ; 0       ;
;      - weight_addr[0]                                  ; 1                 ; 0       ;
;      - weight_addr[1]                                  ; 1                 ; 0       ;
;      - weight_addr[6]                                  ; 1                 ; 0       ;
;      - weight_addr[4]                                  ; 1                 ; 0       ;
;      - weight_addr[8]                                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[0]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[1]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[2]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[3]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[4]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[5]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[6]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[7]                  ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[0]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[1]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[2]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[3]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[4]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[5]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[6]                       ; 1                 ; 0       ;
;      - conv3x3_core:core|qreg[7]                       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[4]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[5]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[7]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[0]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[1]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[6]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[3]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[4]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[5]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[6]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[7]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr1[2]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[0]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[1]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[2]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[3]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[1][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[2][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[3][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[5][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[6][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[8][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][7]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][2]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[10][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[11][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[12][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[14][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[15][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[17][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[18][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[19][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[22][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[23][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[25][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[26][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][2]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][7]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][0]        ; 1                 ; 0       ;
;      - conv3x3_core:core|valid_out~0                   ; 1                 ; 0       ;
;      - conv3x3_core:core|pixel_out[0]~0                ; 1                 ; 0       ;
;      - weight_idx[3]                                   ; 1                 ; 0       ;
;      - latched                                         ; 1                 ; 0       ;
;      - loading_weights                                 ; 1                 ; 0       ;
;      - weight_idx[2]                                   ; 1                 ; 0       ;
;      - weight_idx[1]                                   ; 1                 ; 0       ;
;      - weight_idx[0]                                   ; 1                 ; 0       ;
;      - filter_cnt[4]                                   ; 1                 ; 0       ;
;      - filter_cnt[3]                                   ; 1                 ; 0       ;
;      - filter_cnt[2]                                   ; 1                 ; 0       ;
;      - filter_cnt[1]                                   ; 1                 ; 0       ;
;      - filter_cnt[0]                                   ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|valid_out~0           ; 1                 ; 0       ;
;      - baddr[0]                                        ; 1                 ; 0       ;
;      - baddr[1]                                        ; 1                 ; 0       ;
;      - baddr[2]                                        ; 1                 ; 0       ;
;      - baddr[3]                                        ; 1                 ; 0       ;
;      - baddr[4]                                        ; 1                 ; 0       ;
;      - Decoder0~1                                      ; 1                 ; 0       ;
;      - rp00[7]~0                                       ; 1                 ; 0       ;
;      - Decoder0~2                                      ; 1                 ; 0       ;
;      - Decoder0~3                                      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[4]~0              ; 1                 ; 0       ;
;      - Decoder0~4                                      ; 1                 ; 0       ;
;      - Decoder0~5                                      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][2]~0      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][4]~0      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][4]~1      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][4]~2      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|col_cnt~0             ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|col_cnt~1             ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][5]~1      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][4]~2      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][4]~3      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][2]~4      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][5]~3       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][0]~5       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][2]~4       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][7]~6      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|col_cnt~2             ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|col_cnt~3             ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][5]~7       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][3]~5       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][2]~8       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][4]~6      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][5]~9       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][6]~10     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][3]~11      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][2]~12     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][5]~13      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][4]~14     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][0]~7       ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][4]~15     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][3]~8      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][0]~16     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][6]~17     ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][0]~9      ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|col_cnt~4             ; 1                 ; 0       ;
;      - Decoder0~6                                      ; 1                 ; 0       ;
;      - Decoder0~7                                      ; 1                 ; 0       ;
;      - Decoder0~8                                      ; 1                 ; 0       ;
;      - Decoder0~9                                      ; 1                 ; 0       ;
;      - weight_idx[3]~DUPLICATE                         ; 1                 ; 0       ;
;      - weight_idx[2]~DUPLICATE                         ; 1                 ; 0       ;
;      - weight_idx[1]~DUPLICATE                         ; 1                 ; 0       ;
;      - filter_cnt[3]~DUPLICATE                         ; 1                 ; 0       ;
;      - filter_cnt[2]~DUPLICATE                         ; 1                 ; 0       ;
;      - filter_cnt[1]~DUPLICATE                         ; 1                 ; 0       ;
;      - filter_cnt[0]~DUPLICATE                         ; 1                 ; 0       ;
; clk                                                    ;                   ;         ;
; valid_in                                               ;                   ;         ;
;      - sliding_window_3x3:slider|valid_out~0           ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[4]~0              ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[16][2]~0      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][4]~0      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][4]~1      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][4]~2      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[20][5]~1      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[21][4]~2      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][4]~3      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][2]~4      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[0][5]~3       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][0]~5       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[4][2]~4       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][7]~6      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][5]~7       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[9][3]~5       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][2]~8       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[13][4]~6      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][5]~9       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][6]~10     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][3]~11      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][2]~12     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][5]~13      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][4]~14     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[7][0]~7       ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][4]~15     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[24][3]~8      ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][0]~16     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][6]~17     ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf2[27][0]~9      ; 0                 ; 0       ;
; pixel_in[0]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|rowbuf1[1][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][0]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][0]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[0]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][0]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][0]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][0]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][0]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][0]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][0]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[0]~feeder         ; 1                 ; 0       ;
; pixel_in[1]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[1]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][1]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][1]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[1]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][1]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][1]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][1]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][1]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][1]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][1]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][1]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][1]~feeder  ; 1                 ; 0       ;
; pixel_in[2]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[2]                ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][2]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][2]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|w22[2]                ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][2]~feeder  ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][2]~feeder  ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][2]~feeder ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][2]~feeder ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][2]~feeder  ; 0                 ; 0       ;
; pixel_in[3]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|rowbuf1[1][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][3]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][3]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][3]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|sr0[3]~feeder         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][3]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][3]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[3]~feeder         ; 1                 ; 0       ;
; pixel_in[4]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[4]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][4]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][4]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[4]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][4]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][4]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][4]~feeder ; 1                 ; 0       ;
; pixel_in[5]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[5]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][5]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][5]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][5]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][5]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][5]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][5]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][5]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][5]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][5]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][5]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][5]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[5]~feeder         ; 1                 ; 0       ;
; pixel_in[6]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[6]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][6]         ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][6]        ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|w22[6]                ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][6]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][6]~feeder  ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][6]~feeder ; 1                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][6]~feeder ; 1                 ; 0       ;
; pixel_in[7]                                            ;                   ;         ;
;      - sliding_window_3x3:slider|sr0[7]                ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[0][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[4][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[5][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[6][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[8][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[9][7]         ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[10][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[11][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[12][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[13][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[15][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[16][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[17][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[19][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[20][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[21][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[22][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[23][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[25][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[26][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[27][7]        ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|w22[7]                ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[3][7]~feeder  ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[24][7]~feeder ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[18][7]~feeder ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[14][7]~feeder ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[7][7]~feeder  ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[1][7]~feeder  ; 0                 ; 0       ;
;      - sliding_window_3x3:slider|rowbuf1[2][7]~feeder  ; 0                 ; 0       ;
+--------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Decoder0~1                                  ; LABCELL_X27_Y9_N0   ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~2                                  ; LABCELL_X27_Y9_N6   ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~3                                  ; LABCELL_X27_Y9_N24  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~4                                  ; LABCELL_X27_Y9_N27  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~5                                  ; LABCELL_X27_Y9_N57  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~6                                  ; LABCELL_X27_Y9_N48  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~7                                  ; LABCELL_X27_Y9_N3   ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~8                                  ; LABCELL_X27_Y9_N54  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decoder0~9                                  ; LABCELL_X27_Y9_N30  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always0~0                                   ; LABCELL_X27_Y8_N33  ; 25      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; baddr[1]~1                                  ; LABCELL_X27_Y8_N12  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                         ; PIN_M16             ; 602     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; conv3x3_core:core|pixel_out[0]~0            ; LABCELL_X27_Y8_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; loading_weights~0                           ; MLABCELL_X25_Y9_N33 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rp00[7]~0                                   ; LABCELL_X27_Y8_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst_n                                       ; PIN_N8              ; 560     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[10][6]~10 ; LABCELL_X31_Y3_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[11][4]~14 ; LABCELL_X27_Y6_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[12][7]~6  ; LABCELL_X27_Y6_N57  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[14][2]~12 ; LABCELL_X31_Y3_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[15][4]~15 ; LABCELL_X27_Y6_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[17][4]~0  ; LABCELL_X31_Y3_N3   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[18][4]~1  ; LABCELL_X31_Y3_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[19][4]~2  ; LABCELL_X27_Y6_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[1][5]~7   ; LABCELL_X27_Y3_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[22][4]~3  ; LABCELL_X31_Y3_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[23][2]~4  ; LABCELL_X27_Y3_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[25][0]~16 ; LABCELL_X31_Y3_N39  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[26][6]~17 ; LABCELL_X31_Y3_N21  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[2][5]~9   ; LABCELL_X31_Y3_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[3][5]~13  ; LABCELL_X31_Y3_N45  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[5][2]~8   ; LABCELL_X31_Y3_N33  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[6][3]~11  ; LABCELL_X31_Y3_N51  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf1[8][0]~5   ; LABCELL_X27_Y6_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[0][5]~3   ; LABCELL_X30_Y7_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[13][4]~6  ; LABCELL_X31_Y3_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[16][2]~0  ; LABCELL_X27_Y6_N9   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[20][5]~1  ; LABCELL_X27_Y3_N9   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[21][4]~2  ; LABCELL_X31_Y3_N15  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[24][3]~8  ; LABCELL_X27_Y6_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[27][0]~9  ; LABCELL_X27_Y6_N33  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[4][2]~4   ; LABCELL_X27_Y6_N39  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[7][0]~7   ; LABCELL_X27_Y6_N27  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|rowbuf2[9][3]~5   ; LABCELL_X31_Y3_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|sr0[4]~0          ; LABCELL_X31_Y7_N6   ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sliding_window_3x3:slider|valid_out~0       ; LABCELL_X33_Y6_N48  ; 73      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; weight_idx[0]~1                             ; LABCELL_X27_Y9_N21  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 602     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; rst_n~input ; 560               ;
+-------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; Name                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                 ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs               ;
+--------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; bias:bias_rom_inst|altsyncram:altsyncram_component|altsyncram_q632:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1           ; 0     ; ./mif_weights/conv2d_6_bias_0.mif   ; M10K_X26_Y8_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Grounded Input Enables ;
; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; ./mif_weights/conv2d_6_kernel_0.mif ; M10K_X26_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide       ;
+--------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 18x18 plus 36     ; 7           ;
; Sum of two 18x18              ; 1           ;
; Total number of DSP blocks    ; 8           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 9           ;
+-------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                        ; Mode                      ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; conv3x3_core:core|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult7~mac ; Independent 18x18 plus 36 ; DSP_X32_Y6_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult6~mac ; Independent 18x18 plus 36 ; DSP_X32_Y4_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult5~mac ; Independent 18x18 plus 36 ; DSP_X32_Y2_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult4~mac ; Independent 18x18 plus 36 ; DSP_X20_Y2_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X20_Y4_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X20_Y6_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; conv3x3_core:core|Add0~8    ; Sum of two 18x18          ; DSP_X20_Y8_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 2,034 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 8 / 16,664 ( < 1 % )      ;
; C2 interconnects             ; 590 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 317 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 142 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 466 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 20 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 21 / 27,256 ( < 1 % )     ;
; R3 interconnects             ; 794 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 1,002 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 11           ; 20           ; 20           ; 20           ; 20           ; 11           ; 20           ; 20           ; 20           ; 20           ; 11           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; valid_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; valid_in           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_in[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 54.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                        ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                          ; Destination Register                                                                                                  ; Delay Added in ns ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; weight_addr[1]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[3]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[4]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[5]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[6]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[7]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[8]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.602             ;
; weight_addr[0]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.595             ;
; weight_addr[2]                           ; weight:weight_rom_inst|altsyncram:altsyncram_component|altsyncram_lhr1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.595             ;
; sliding_window_3x3:slider|valid_out      ; filter_cnt[3]                                                                                                         ; 0.558             ;
; sliding_window_3x3:slider|w21[1]         ; rp21[1]                                                                                                               ; 0.528             ;
; sliding_window_3x3:slider|w21[2]         ; rp21[2]                                                                                                               ; 0.528             ;
; filter_cnt[1]                            ; weight_addr[1]                                                                                                        ; 0.479             ;
; filter_cnt[3]                            ; weight_addr[4]                                                                                                        ; 0.456             ;
; weight_idx[3]                            ; weight_idx[1]                                                                                                         ; 0.446             ;
; sliding_window_3x3:slider|col_cnt[3]     ; sliding_window_3x3:slider|col_cnt[4]                                                                                  ; 0.438             ;
; loading_weights                          ; weight_addr[1]                                                                                                        ; 0.434             ;
; weight_idx[0]                            ; weight_idx[1]                                                                                                         ; 0.420             ;
; sliding_window_3x3:slider|col_cnt[0]     ; sliding_window_3x3:slider|col_cnt[1]                                                                                  ; 0.418             ;
; sliding_window_3x3:slider|rowbuf2[16][1] ; sliding_window_3x3:slider|w02[1]                                                                                      ; 0.410             ;
; sliding_window_3x3:slider|rowbuf2[17][1] ; sliding_window_3x3:slider|w02[1]                                                                                      ; 0.410             ;
; sliding_window_3x3:slider|rowbuf2[18][1] ; sliding_window_3x3:slider|w02[1]                                                                                      ; 0.410             ;
; sliding_window_3x3:slider|rowbuf2[19][1] ; sliding_window_3x3:slider|w02[1]                                                                                      ; 0.410             ;
; sliding_window_3x3:slider|col_cnt[1]     ; sliding_window_3x3:slider|w02[1]                                                                                      ; 0.410             ;
; sliding_window_3x3:slider|rowbuf2[16][6] ; sliding_window_3x3:slider|w02[6]                                                                                      ; 0.406             ;
; sliding_window_3x3:slider|rowbuf2[17][6] ; sliding_window_3x3:slider|w02[6]                                                                                      ; 0.406             ;
; sliding_window_3x3:slider|rowbuf2[18][6] ; sliding_window_3x3:slider|w02[6]                                                                                      ; 0.406             ;
; sliding_window_3x3:slider|rowbuf2[19][6] ; sliding_window_3x3:slider|w02[6]                                                                                      ; 0.406             ;
; filter_cnt[0]                            ; weight_addr[3]                                                                                                        ; 0.405             ;
; sliding_window_3x3:slider|rowbuf2[16][7] ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|rowbuf2[17][7] ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|rowbuf2[18][7] ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|rowbuf2[19][7] ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|col_cnt[4]     ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|col_cnt[2]     ; sliding_window_3x3:slider|w01[7]                                                                                      ; 0.401             ;
; sliding_window_3x3:slider|rowbuf1[24][1] ; sliding_window_3x3:slider|w11[1]                                                                                      ; 0.386             ;
; sliding_window_3x3:slider|rowbuf1[25][1] ; sliding_window_3x3:slider|w11[1]                                                                                      ; 0.386             ;
; sliding_window_3x3:slider|rowbuf1[26][1] ; sliding_window_3x3:slider|w11[1]                                                                                      ; 0.386             ;
; sliding_window_3x3:slider|rowbuf1[27][1] ; sliding_window_3x3:slider|w11[1]                                                                                      ; 0.386             ;
; sliding_window_3x3:slider|rowbuf2[16][4] ; sliding_window_3x3:slider|w00[4]                                                                                      ; 0.381             ;
; sliding_window_3x3:slider|rowbuf2[17][4] ; sliding_window_3x3:slider|w00[4]                                                                                      ; 0.381             ;
; sliding_window_3x3:slider|rowbuf2[18][4] ; sliding_window_3x3:slider|w00[4]                                                                                      ; 0.381             ;
; sliding_window_3x3:slider|rowbuf2[19][4] ; sliding_window_3x3:slider|w00[4]                                                                                      ; 0.381             ;
; sliding_window_3x3:slider|rowbuf2[24][2] ; sliding_window_3x3:slider|w00[2]                                                                                      ; 0.379             ;
; sliding_window_3x3:slider|rowbuf2[25][2] ; sliding_window_3x3:slider|w00[2]                                                                                      ; 0.379             ;
; sliding_window_3x3:slider|rowbuf2[26][2] ; sliding_window_3x3:slider|w00[2]                                                                                      ; 0.379             ;
; sliding_window_3x3:slider|rowbuf2[27][2] ; sliding_window_3x3:slider|w00[2]                                                                                      ; 0.379             ;
; filter_cnt[4]                            ; weight_addr[7]                                                                                                        ; 0.378             ;
; weight_idx[1]                            ; weight_addr[3]                                                                                                        ; 0.367             ;
; weight_idx[2]                            ; weight_idx[3]                                                                                                         ; 0.363             ;
; sliding_window_3x3:slider|rowbuf2[24][5] ; sliding_window_3x3:slider|w01[5]                                                                                      ; 0.359             ;
; sliding_window_3x3:slider|rowbuf2[25][5] ; sliding_window_3x3:slider|w01[5]                                                                                      ; 0.359             ;
; sliding_window_3x3:slider|rowbuf2[26][5] ; sliding_window_3x3:slider|w01[5]                                                                                      ; 0.359             ;
; sliding_window_3x3:slider|rowbuf2[27][5] ; sliding_window_3x3:slider|w01[5]                                                                                      ; 0.359             ;
; filter_cnt[2]                            ; filter_cnt[3]                                                                                                         ; 0.330             ;
; sliding_window_3x3:slider|rowbuf2[20][3] ; sliding_window_3x3:slider|w00[3]                                                                                      ; 0.328             ;
; sliding_window_3x3:slider|rowbuf2[21][3] ; sliding_window_3x3:slider|w00[3]                                                                                      ; 0.328             ;
; sliding_window_3x3:slider|rowbuf2[22][3] ; sliding_window_3x3:slider|w00[3]                                                                                      ; 0.328             ;
; sliding_window_3x3:slider|rowbuf2[23][3] ; sliding_window_3x3:slider|w00[3]                                                                                      ; 0.328             ;
; sliding_window_3x3:slider|rowbuf2[20][5] ; sliding_window_3x3:slider|w00[5]                                                                                      ; 0.326             ;
; sliding_window_3x3:slider|rowbuf2[21][5] ; sliding_window_3x3:slider|w00[5]                                                                                      ; 0.326             ;
; sliding_window_3x3:slider|rowbuf2[22][5] ; sliding_window_3x3:slider|w00[5]                                                                                      ; 0.326             ;
; sliding_window_3x3:slider|rowbuf2[23][5] ; sliding_window_3x3:slider|w00[5]                                                                                      ; 0.326             ;
; sliding_window_3x3:slider|rowbuf1[24][0] ; sliding_window_3x3:slider|w10[0]                                                                                      ; 0.317             ;
; sliding_window_3x3:slider|rowbuf1[25][0] ; sliding_window_3x3:slider|w10[0]                                                                                      ; 0.317             ;
; sliding_window_3x3:slider|rowbuf1[26][0] ; sliding_window_3x3:slider|w10[0]                                                                                      ; 0.317             ;
; sliding_window_3x3:slider|rowbuf1[27][0] ; sliding_window_3x3:slider|w10[0]                                                                                      ; 0.317             ;
; latched                                  ; filter_cnt[3]                                                                                                         ; 0.298             ;
; weights_ready                            ; filter_cnt[3]                                                                                                         ; 0.298             ;
; sliding_window_3x3:slider|w21[4]         ; rp21[4]                                                                                                               ; 0.281             ;
; sliding_window_3x3:slider|rowbuf1[20][3] ; sliding_window_3x3:slider|w10[3]                                                                                      ; 0.281             ;
; sliding_window_3x3:slider|rowbuf1[21][3] ; sliding_window_3x3:slider|w10[3]                                                                                      ; 0.281             ;
; sliding_window_3x3:slider|rowbuf1[22][3] ; sliding_window_3x3:slider|w10[3]                                                                                      ; 0.281             ;
; sliding_window_3x3:slider|rowbuf1[23][3] ; sliding_window_3x3:slider|w10[3]                                                                                      ; 0.281             ;
; sliding_window_3x3:slider|w10[0]         ; rp10[0]                                                                                                               ; 0.271             ;
; sliding_window_3x3:slider|w10[2]         ; rp10[2]                                                                                                               ; 0.271             ;
; sliding_window_3x3:slider|rowbuf1[24][2] ; sliding_window_3x3:slider|w10[2]                                                                                      ; 0.268             ;
; sliding_window_3x3:slider|rowbuf1[25][2] ; sliding_window_3x3:slider|w10[2]                                                                                      ; 0.268             ;
; sliding_window_3x3:slider|rowbuf1[26][2] ; sliding_window_3x3:slider|w10[2]                                                                                      ; 0.268             ;
; sliding_window_3x3:slider|rowbuf1[27][2] ; sliding_window_3x3:slider|w10[2]                                                                                      ; 0.268             ;
; sliding_window_3x3:slider|w21[7]         ; conv3x3_core:core|Mult7~219                                                                                           ; 0.264             ;
; sliding_window_3x3:slider|w20[2]         ; rp20[2]                                                                                                               ; 0.261             ;
; sliding_window_3x3:slider|w11[1]         ; rp11[1]                                                                                                               ; 0.260             ;
; sliding_window_3x3:slider|w11[3]         ; rp11[3]                                                                                                               ; 0.260             ;
; sliding_window_3x3:slider|w11[5]         ; rp11[5]                                                                                                               ; 0.260             ;
; sliding_window_3x3:slider|rowbuf2[16][5] ; sliding_window_3x3:slider|w02[5]                                                                                      ; 0.259             ;
; sliding_window_3x3:slider|rowbuf2[17][5] ; sliding_window_3x3:slider|w02[5]                                                                                      ; 0.259             ;
; sliding_window_3x3:slider|rowbuf2[18][5] ; sliding_window_3x3:slider|w02[5]                                                                                      ; 0.259             ;
; sliding_window_3x3:slider|rowbuf2[19][5] ; sliding_window_3x3:slider|w02[5]                                                                                      ; 0.259             ;
; sliding_window_3x3:slider|rowbuf1[24][6] ; sliding_window_3x3:slider|w11[6]                                                                                      ; 0.252             ;
; sliding_window_3x3:slider|rowbuf1[25][6] ; sliding_window_3x3:slider|w11[6]                                                                                      ; 0.252             ;
; sliding_window_3x3:slider|rowbuf1[26][6] ; sliding_window_3x3:slider|w11[6]                                                                                      ; 0.252             ;
; sliding_window_3x3:slider|rowbuf1[27][6] ; sliding_window_3x3:slider|w11[6]                                                                                      ; 0.252             ;
; sliding_window_3x3:slider|w11[4]         ; rp11[4]                                                                                                               ; 0.251             ;
; sliding_window_3x3:slider|w11[6]         ; rp11[6]                                                                                                               ; 0.251             ;
; sliding_window_3x3:slider|w12[4]         ; rp12[4]                                                                                                               ; 0.243             ;
; sliding_window_3x3:slider|w12[6]         ; rp12[6]                                                                                                               ; 0.243             ;
; sliding_window_3x3:slider|w11[0]         ; rp11[0]                                                                                                               ; 0.234             ;
; sliding_window_3x3:slider|w11[2]         ; rp11[2]                                                                                                               ; 0.234             ;
; sliding_window_3x3:slider|rowbuf1[20][6] ; sliding_window_3x3:slider|w10[6]                                                                                      ; 0.230             ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "conv3x3_time_multiplex"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "bias:bias_rom_inst|altsyncram:altsyncram_component|altsyncram_q632:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 20 pins of 20 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 753 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'conv3x3_time_multiplex.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 144 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file D:/Uni/Conv3x3/conv3x3_time_multiplex/output_files/conv3x3_time_multiplex.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6794 megabytes
    Info: Processing ended: Mon Jun 09 01:21:19 2025
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:01:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Uni/Conv3x3/conv3x3_time_multiplex/output_files/conv3x3_time_multiplex.fit.smsg.


