# cpu_design

Learning Record of Design CPU myself.<br>
Finished on 2024/2/19 3:13<br>
<br>
为期约一周的流水线CPU设计(复现)终于是结束了。在以《自己动手写CPU》这本书的
引导下大致了解了设计一个流水线CPU的主要过程。<br>
说实在的，边写代码边看确实加深了我的理解。当我觉得轻轻松松——不过是添加一些重复的代码——的时候，
仿真测试总能给我来个当头一棒。<br>
"仿真波形怎么不一样啊啊啊啊啊————————"<br>
在debug的过程中主要有以下几点收获：<br>

- 当书中说xxx是特例时，思考是否真的是特例，是否有关键的不同之处
- 当信号为高阻抗状态时，大概率是连接出了问题，而且极有可能是未声明
- 信号传导过程中漏连不会报错，需要多加注意
- 阻塞与非阻塞赋值...在最后一次test爆了。在组合逻辑中使用阻塞与非阻塞关系很大！
- 保持打字的正确率，特别是容易出现编译不报错的情况，如MSUBU和SUBU
- ||,&& 是短路运算符
- 理清楚哪一块用组合逻辑，哪一块用时序逻辑
<br>
在多次debug之后也能够快速定位bug。大部分错误都是连接错误——信号实在是太多了zzz<br>
到后面也知道正确的做法应该是对着结构图按部就班连接，而不是从代码端口处连接...<br>
写完之后对复杂数字系统的设计比上学期有了更深的体会，确实是应该先设计数据流图，系统结构
图之后再着手代码实现。上学期的Digital Design的最后一个lab是写完再做结构图，既混乱又无趣。<br>

进一步的学习等到回学校准备龙芯杯的时候吧，考虑实现个cache，要是有能力的话整个superscalar processor也不错...

