# Output products list for <ddr_clk>
_xmsgs\pn_parser.xmsgs
ddr_clk.asy
ddr_clk.gise
ddr_clk.sym
ddr_clk.ucf
ddr_clk.v
ddr_clk.veo
ddr_clk.xco
ddr_clk.xdc
ddr_clk.xise
ddr_clk\clk_wiz_v3_6_readme.txt
ddr_clk\doc\clk_wiz_v3_6_readme.txt
ddr_clk\doc\clk_wiz_v3_6_vinfo.html
ddr_clk\doc\pg065_clk_wiz.pdf
ddr_clk\example_design\ddr_clk_exdes.ucf
ddr_clk\example_design\ddr_clk_exdes.v
ddr_clk\example_design\ddr_clk_exdes.xdc
ddr_clk\implement\implement.bat
ddr_clk\implement\implement.sh
ddr_clk\implement\planAhead_ise.bat
ddr_clk\implement\planAhead_ise.sh
ddr_clk\implement\planAhead_ise.tcl
ddr_clk\implement\planAhead_rdn.bat
ddr_clk\implement\planAhead_rdn.sh
ddr_clk\implement\planAhead_rdn.tcl
ddr_clk\implement\xst.prj
ddr_clk\implement\xst.scr
ddr_clk\simulation\ddr_clk_tb.v
ddr_clk\simulation\functional\simcmds.tcl
ddr_clk\simulation\functional\simulate_isim.bat
ddr_clk\simulation\functional\simulate_isim.sh
ddr_clk\simulation\functional\simulate_mti.bat
ddr_clk\simulation\functional\simulate_mti.do
ddr_clk\simulation\functional\simulate_mti.sh
ddr_clk\simulation\functional\simulate_ncsim.sh
ddr_clk\simulation\functional\simulate_vcs.sh
ddr_clk\simulation\functional\ucli_commands.key
ddr_clk\simulation\functional\vcs_session.tcl
ddr_clk\simulation\functional\wave.do
ddr_clk\simulation\functional\wave.sv
ddr_clk\simulation\timing\ddr_clk_tb.v
ddr_clk\simulation\timing\sdf_cmd_file
ddr_clk\simulation\timing\simcmds.tcl
ddr_clk\simulation\timing\simulate_isim.sh
ddr_clk\simulation\timing\simulate_mti.bat
ddr_clk\simulation\timing\simulate_mti.do
ddr_clk\simulation\timing\simulate_mti.sh
ddr_clk\simulation\timing\simulate_ncsim.sh
ddr_clk\simulation\timing\simulate_vcs.sh
ddr_clk\simulation\timing\ucli_commands.key
ddr_clk\simulation\timing\vcs_session.tcl
ddr_clk\simulation\timing\wave.do
ddr_clk_flist.txt
ddr_clk_xmdf.tcl
