---
date: 2024-08-13 13:51
aliases: 
tags: 
number headings: auto, first-level 2, max 4, contents ^toc, 1.1.
---
## 1. PN 结和二极管方程

metallurgical junction，PN 结中间的部分（能算是金属么）。

![[理想二极管模型]]

## 2. MOS 晶体管

以下讨论的均为理想长沟道 NMOS 器件。

### 2.1. NMOS 结构

![[NMOS 结构]]

### 2.2. 理想 NMOS 工作模式

![[理想 NMOS 的工作模式]]
#### 2.2.1. PMOS

![[PMOS]]

### 2.3. MOS 晶体管类型和符号

![[EE6306 数字集成电路设计笔记_6.png|625]]

### 2.4. NMOS 用作开关

^c8c3d1

当 $V_{GS}>V_{T}$ 的时候，NMOS 导通。对于 PMOS 而言，满足 $|V_{GS}|<|V_{DD}|-|V_T|$ 的时候导通。 

>[!question]
>还是不是很能理解 PMOS 的导通条件。

### 2.5. 阈电压

阈电压是第一个需要关注的点，阈电压的存在使得 NMOS 能处于开和关两个状态。栅源电压越大，下方吸引的电子越多，形成的沟道就越深。

![[阈电压]]

![[NMOS 费米能级计算式]]

### 2.6. 体效应

![[体效应]]

### 2.7. 沟道夹断

当通道形成之后，我们需要在通道的两端，即漏源之间产生电压差以驱动电子的移动。但是 $V_{d}$ 的增加会导致漏和衬底之间产生耗尽层，这个耗尽层会挤压通道，使得通道在靠近漏的一段更小。

![[数字集成电路特性笔记_1.png|625]]

这里 $V_{gs}-V_{t}$ 可以形象地理解为形成的通道宽度，$V_{ds}$ 则是漏和衬底之间形成的耗尽层厚度。耗尽层厚度大于等于通道宽度的时候，就会形成通道夹断。

理论上沟道已经夹断，但是夹断点非常薄弱。电子冲出夹断点后，同样也会被漏极收集。

漏极电压越高，夹断点越后退，造成电子越难穿越，因此饱和区电流不再随电压增大而线性增大。因此夹断点之后进入饱和区。

如果漏极的电压继续上升，它的空间电荷区持续扩张达到源极，那么源极的电子就会不受沟道和栅压的控制，直接经过空间电荷区高速到达漏极，这就是源漏直接穿通了，这时 MOS 管也就直接损坏了

### 2.8. NMOS 线性区

![[NMOS 线性区]]

### 2.9. NMOS 饱和区

![[NMOS 饱和区]]

## 3. 理想 I-V 特性

2024-08-26 P47 2.2 Ideal I-V Characteristics

## 4. C-V 特性

### 4.1. 栅极电容

![[MOS 栅极电容]]

### 4.2. 扩散电容

![[扩散电容]]

![[扩散区]]

## 5. 非理想 I-V 特性

### 5.1. MOS 二阶效应

当沟道的长度缩短到能够和其他的器件相比较的时候，这个器件就成了短沟道晶体管，不能再考虑为一个理想的器件。当分析短沟道晶体管的时候，需要用2D模型。

![[MOS 二阶效应]]

### 5.2. CMOS 闩锁效应

![[CMOS 闩锁效应]]

### 5.3. 工艺角

![[工艺角]]

### 5.4. 几何依赖性

![[几何依赖性]]

### 5.5. 技术演进

![[技术演进]]


## 6. 体效应

实际上，MOSFET 是一个四端子器件，衬底是器件的主体 (B) 端子，因此不能忽视衬底对器件的影响。

![[体效应]]

阈值电压升高使得器件需要更高的电压去打开沟道，也需要更高的电压去驱动电流。

## 7. I-V 关系——线性区和饱和区

### 7.1. 线性区

当满足 $V_{GS}>V_{T}$ 且 $V_{DS}<V_{GS}-V_{T}$ 的时候，晶体管处于线性区。此时的电流是 $V_{DS}$ 和 $V_{GS}$ 的线性方程。

![[沟道电荷计算式]]

![[长沟道器件的漏极电流计算式]]

![[器件增益系数计算式]]

### 7.2. 饱和区

![[沟道长度调制效应]]

![[NMOS 饱和区的漏极电流计算式]]

## 8. MOS 晶体管理论

![[MOSFET]]
