Timing Analyzer report for banco_de_pruebas_completo
Sun Jan 19 15:00:30 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Setup: 'pix_clk'
 14. Slow 1200mV 85C Model Hold: 'clk_50'
 15. Slow 1200mV 85C Model Hold: 'pix_clk'
 16. Slow 1200mV 85C Model Recovery: 'clk_50'
 17. Slow 1200mV 85C Model Recovery: 'pix_clk'
 18. Slow 1200mV 85C Model Removal: 'clk_50'
 19. Slow 1200mV 85C Model Removal: 'pix_clk'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_50'
 28. Slow 1200mV 0C Model Setup: 'pix_clk'
 29. Slow 1200mV 0C Model Hold: 'clk_50'
 30. Slow 1200mV 0C Model Hold: 'pix_clk'
 31. Slow 1200mV 0C Model Recovery: 'clk_50'
 32. Slow 1200mV 0C Model Recovery: 'pix_clk'
 33. Slow 1200mV 0C Model Removal: 'clk_50'
 34. Slow 1200mV 0C Model Removal: 'pix_clk'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_50'
 42. Fast 1200mV 0C Model Setup: 'pix_clk'
 43. Fast 1200mV 0C Model Hold: 'clk_50'
 44. Fast 1200mV 0C Model Hold: 'pix_clk'
 45. Fast 1200mV 0C Model Recovery: 'clk_50'
 46. Fast 1200mV 0C Model Recovery: 'pix_clk'
 47. Fast 1200mV 0C Model Removal: 'clk_50'
 48. Fast 1200mV 0C Model Removal: 'pix_clk'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; banco_de_pruebas_completo                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }  ;
; pix_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pix_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 203.09 MHz ; 203.09 MHz      ; clk_50     ;                                                               ;
; 466.42 MHz ; 250.0 MHz       ; pix_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_50  ; -3.999 ; -456.918         ;
; pix_clk ; -1.144 ; -9.152           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50  ; 0.384 ; 0.000            ;
; pix_clk ; 0.440 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_50  ; -1.397 ; -78.163             ;
; pix_clk ; -0.980 ; -8.788              ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_50  ; 0.639 ; 0.000               ;
; pix_clk ; 1.174 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50  ; -3.000 ; -258.715                       ;
; pix_clk ; -3.000 ; -14.565                        ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                          ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.999 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[20]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.971     ; 3.516      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.924 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.841      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.921 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.838      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.915 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.819      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.912 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.816      ;
; -3.863 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[17]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.971     ; 3.380      ;
; -3.815 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.514     ; 4.299      ;
; -3.810 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.514     ; 4.294      ;
; -3.792 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.514     ; 4.276      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.790 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.715      ;
; -3.787 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.514     ; 4.271      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.781 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.693      ;
; -3.768 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.685      ;
; -3.763 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.680      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.762 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.679      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.753 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.657      ;
; -3.736 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.653      ;
; -3.731 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.648      ;
; -3.722 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 4.639      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
; -3.718 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.643      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pix_clk'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.144 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 1.000        ; -0.065     ; 2.097      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -1.110 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.309      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; -0.994 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.711      ; 2.193      ;
; 0.241  ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 1.000        ; -0.043     ; 0.734      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                        ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; Controlador_sram_CIC_UART:inst16|count_mem[14]         ; Controlador_sram_CIC_UART:inst16|count_mem[14]       ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; Controlador_sram_CIC_UART:inst16|count_mem[15]         ; Controlador_sram_CIC_UART:inst16|count_mem[15]       ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; sram_CIC:inst4|state.fin                               ; sram_CIC:inst4|state.fin                             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; sram_CIC:inst4|lsb                                     ; sram_CIC:inst4|lsb                                   ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; Controlador_sram_CIC_UART:inst16|count_mem[3]          ; Controlador_sram_CIC_UART:inst16|count_mem[3]        ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|state.errase          ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[0]          ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[2]          ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[1]          ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[4]          ; Controlador_sram_CIC_UART:inst16|count_mem[4]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[6]          ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; Controlador_sram_CIC_UART:inst16|count_mem[7]          ; Controlador_sram_CIC_UART:inst16|count_mem[7]        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; sram_CIC:inst4|pix_cnt_int[0]                          ; sram_CIC:inst4|pix_cnt_int[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|bit_counter[0]                          ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|fsm_state.FSM_SEND                      ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|bit_counter[3]                          ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|bit_counter[1]                          ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|bit_counter[2]                          ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando   ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|fsm_state.FSM_STOP                      ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[17]         ; Controlador_sram_CIC_UART:inst16|count_mem[17]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; Controlador_sram_CIC_UART:inst16|count_mem[5]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[8]          ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[10]         ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[11]         ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[12]         ; Controlador_sram_CIC_UART:inst16|count_mem[12]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[13]         ; Controlador_sram_CIC_UART:inst16|count_mem[13]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[16]         ; Controlador_sram_CIC_UART:inst16|count_mem[16]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]     ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|state.escritura       ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; prueba_1:inst15|inicio                                 ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|contador[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.674      ;
; 0.442 ; sram_CIC:inst4|add_count[19]                           ; sram_CIC:inst4|add_count[19]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.709      ;
; 0.451 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.718      ;
; 0.463 ; Controlador_sram_CIC_UART:inst16|state.UART_send_start ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.730      ;
; 0.511 ; uart_tx:inst12|fsm_state.FSM_IDLE                      ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.778      ;
; 0.552 ; uart_tx:inst12|data_to_send[3]                         ; uart_tx:inst12|data_to_send[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.819      ;
; 0.553 ; uart_tx:inst12|data_to_send[1]                         ; uart_tx:inst12|data_to_send[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; uart_tx:inst12|data_to_send[5]                         ; uart_tx:inst12|data_to_send[4]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.820      ;
; 0.560 ; sram_CIC:inst4|add_count[1]                            ; sram:inst18|SRAM_ADDR[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.827      ;
; 0.562 ; sram_CIC:inst4|add_count[5]                            ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.829      ;
; 0.575 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|trigger_camara                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.841      ;
; 0.581 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.847      ;
; 0.598 ; sram_CIC:inst4|data_reg[3]                             ; sram:inst18|SRAM_DQ[3]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.531      ; 1.315      ;
; 0.602 ; sram_CIC:inst4|data_reg[2]                             ; sram:inst18|SRAM_DQ[2]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.531      ; 1.319      ;
; 0.609 ; sram_CIC:inst4|data_reg[4]                             ; sram:inst18|SRAM_DQ[4]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.531      ; 1.326      ;
; 0.616 ; sram_CIC:inst4|data_reg[1]                             ; sram:inst18|SRAM_DQ[1]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.531      ; 1.333      ;
; 0.616 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.882      ;
; 0.621 ; sram_CIC:inst4|data_reg[5]                             ; sram_CIC:inst4|vec_salida_lsb[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.498      ; 1.305      ;
; 0.628 ; Controlador_sram_CIC_UART:inst16|count_mem[19]         ; sram:inst18|SRAM_ADDR[19]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.895      ;
; 0.630 ; sram_CIC:inst4|data_reg[3]                             ; sram_CIC:inst4|vec_salida_lsb[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.498      ; 1.314      ;
; 0.634 ; sram_CIC:inst4|data_reg[2]                             ; sram_CIC:inst4|vec_salida_lsb[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.498      ; 1.318      ;
; 0.638 ; uart_tx:inst12|data_to_send[2]                         ; uart_tx:inst12|data_to_send[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; uart_tx:inst12|data_to_send[6]                         ; uart_tx:inst12|data_to_send[5]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; uart_tx:inst12|data_to_send[4]                         ; uart_tx:inst12|data_to_send[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[6]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; uart_tx:inst12|cycle_counter[7]                        ; uart_tx:inst12|cycle_counter[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; sram_CIC:inst4|add_count[5]                            ; sram_CIC:inst4|add_count[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; uart_tx:inst12|cycle_counter[9]                        ; uart_tx:inst12|cycle_counter[9]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; uart_tx:inst12|cycle_counter[5]                        ; uart_tx:inst12|cycle_counter[5]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; sram_CIC:inst4|add_count[6]                            ; sram:inst18|SRAM_ADDR[6]                             ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; prueba_1:inst15|contador[1]                            ; prueba_1:inst15|contador[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; sram_CIC:inst4|add_count[0]                            ; sram:inst18|SRAM_ADDR[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; prueba_1:inst15|contador[3]                            ; prueba_1:inst15|contador[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; sram_CIC:inst4|add_count[1]                            ; sram_CIC:inst4|add_count[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; uart_tx:inst12|cycle_counter[1]                        ; uart_tx:inst12|cycle_counter[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; uart_tx:inst12|cycle_counter[3]                        ; uart_tx:inst12|cycle_counter[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; uart_tx:inst12|cycle_counter[8]                        ; uart_tx:inst12|cycle_counter[8]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; sram_CIC:inst4|data_reg[4]                             ; sram_CIC:inst4|vec_salida_lsb[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.498      ; 1.330      ;
; 0.646 ; uart_tx:inst12|cycle_counter[4]                        ; uart_tx:inst12|cycle_counter[4]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; uart_tx:inst12|cycle_counter[6]                        ; uart_tx:inst12|cycle_counter[6]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; sram_CIC:inst4|add_count[2]                            ; sram_CIC:inst4|add_count[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; uart_tx:inst12|cycle_counter[2]                        ; uart_tx:inst12|cycle_counter[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.914      ;
; 0.650 ; sram_CIC:inst4|data_reg[1]                             ; sram_CIC:inst4|vec_salida_lsb[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.498      ; 1.334      ;
; 0.654 ; sram_CIC:inst4|add_count[9]                            ; sram_CIC:inst4|add_count[9]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; sram_CIC:inst4|add_count[7]                            ; sram_CIC:inst4|add_count[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; sram_CIC:inst4|add_count[13]                           ; sram_CIC:inst4|add_count[13]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; sram_CIC:inst4|add_count[15]                           ; sram_CIC:inst4|add_count[15]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; sram_CIC:inst4|add_count[11]                           ; sram_CIC:inst4|add_count[11]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; sram_CIC:inst4|add_count[3]                            ; sram_CIC:inst4|add_count[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; sram_CIC:inst4|add_count[16]                           ; sram_CIC:inst4|add_count[16]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; sram_CIC:inst4|add_count[17]                           ; sram_CIC:inst4|add_count[17]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; sram_CIC:inst4|add_count[10]                           ; sram_CIC:inst4|add_count[10]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; sram_CIC:inst4|add_count[12]                           ; sram_CIC:inst4|add_count[12]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; sram_CIC:inst4|add_count[8]                            ; sram_CIC:inst4|add_count[8]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; sram_CIC:inst4|add_count[6]                            ; sram_CIC:inst4|add_count[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; sram_CIC:inst4|add_count[4]                            ; sram_CIC:inst4|add_count[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_tx:inst12|cycle_counter[0]                        ; uart_tx:inst12|cycle_counter[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; sram_CIC:inst4|add_count[14]                           ; sram_CIC:inst4|add_count[14]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; sram_CIC:inst4|add_count[18]                           ; sram_CIC:inst4|add_count[18]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; sram_CIC:inst4|add_count[0]                            ; sram_CIC:inst4|add_count[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.929      ;
; 0.666 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; sram:inst18|SRAM_ADDR[9]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; sram_CIC:inst4|add_count[2]                            ; sram:inst18|SRAM_ADDR[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.933      ;
; 0.669 ; prueba_1:inst15|trigger_prev                           ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.935      ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pix_clk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.423 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.114      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.544 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.975      ; 2.235      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
; 1.778 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 0.000        ; 0.085      ; 2.049      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.397 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 2.308      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.393 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 2.317      ;
; -1.342 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 2.265      ;
; -1.342 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 2.265      ;
; -1.342 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 2.265      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 2.211      ;
; -1.060 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.977      ;
; -1.060 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.977      ;
; -1.028 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.944      ;
; -1.028 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.944      ;
; -1.028 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.944      ;
; -0.937 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 1.000        ; 0.339      ; 2.274      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.903 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 1.820      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.878 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 2.193      ;
; -0.846 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 1.000        ; 0.349      ; 2.193      ;
; -0.846 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 1.000        ; 0.349      ; 2.193      ;
; -0.729 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.645      ;
; -0.729 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.645      ;
; -0.729 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 1.645      ;
; -0.614 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 1.944      ;
; -0.614 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 1.944      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 1.498      ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pix_clk'                                                                                                                 ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.980 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.708      ; 2.176      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.976 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.718      ; 2.182      ;
; -0.866 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.701      ; 2.055      ;
; -0.858 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.701      ; 2.047      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 0.639 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.513      ; 1.338      ;
; 1.117 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 1.815      ;
; 1.117 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 1.815      ;
; 1.250 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.516      ;
; 1.250 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.516      ;
; 1.250 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.516      ;
; 1.356 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 0.000        ; 0.529      ; 2.071      ;
; 1.356 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 0.000        ; 0.529      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.389 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 2.071      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.662      ;
; 1.431 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 0.000        ; 0.519      ; 2.136      ;
; 1.549 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.815      ;
; 1.549 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.815      ;
; 1.549 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.815      ;
; 1.568 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.836      ;
; 1.568 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.836      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.832 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 2.097      ;
; 1.856 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.130      ;
; 1.856 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.130      ;
; 1.856 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.130      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.885 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 2.159      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
; 1.910 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 2.171      ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pix_clk'                                                                                                                 ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.174 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.965      ; 1.855      ;
; 1.174 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.965      ; 1.855      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.355 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.981      ; 2.052      ;
; 1.366 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.971      ; 2.053      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 219.68 MHz ; 219.68 MHz      ; clk_50     ;                                                               ;
; 514.93 MHz ; 250.0 MHz       ; pix_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50  ; -3.559 ; -402.064        ;
; pix_clk ; -0.990 ; -7.920          ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50  ; 0.337 ; 0.000           ;
; pix_clk ; 0.387 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_50  ; -1.157 ; -62.022            ;
; pix_clk ; -0.822 ; -7.390             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50  ; 0.579 ; 0.000              ;
; pix_clk ; 1.107 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50  ; -3.000 ; -258.715                      ;
; pix_clk ; -3.000 ; -14.565                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                           ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.559 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[20]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.885     ; 3.163      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.552 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.478      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.549 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.475      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.546 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.458      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.543 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.455      ;
; -3.452 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[17]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.885     ; 3.056      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.414 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 4.340      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.408 ; sram_CIC:inst4|pix_cnt_int[6]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.087     ; 4.320      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.391 ; sram_CIC:inst4|pix_cnt_int[16]                 ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.313      ;
; -3.373 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.472     ; 3.900      ;
; -3.369 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.472     ; 3.896      ;
; -3.351 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.472     ; 3.878      ;
; -3.347 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.472     ; 3.874      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.337 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.273      ;
; -3.331 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.253      ;
; -3.331 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.253      ;
; -3.331 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.253      ;
; -3.331 ; sram_CIC:inst4|pix_cnt_int[13]                 ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 4.253      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pix_clk'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.990 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.126      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.942 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 1.000        ; -0.063     ; 1.898      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; -0.882 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.647      ; 2.018      ;
; 0.321  ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 1.000        ; -0.039     ; 0.659      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                         ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; sram_CIC:inst4|state.fin                               ; sram_CIC:inst4|state.fin                             ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; sram_CIC:inst4|lsb                                     ; sram_CIC:inst4|lsb                                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; Controlador_sram_CIC_UART:inst16|count_mem[3]          ; Controlador_sram_CIC_UART:inst16|count_mem[3]        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Controlador_sram_CIC_UART:inst16|count_mem[14]         ; Controlador_sram_CIC_UART:inst16|count_mem[14]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Controlador_sram_CIC_UART:inst16|count_mem[15]         ; Controlador_sram_CIC_UART:inst16|count_mem[15]       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|state.errase          ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:inst12|fsm_state.FSM_SEND                      ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando   ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[17]         ; Controlador_sram_CIC_UART:inst16|count_mem[17]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[8]          ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[10]         ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[11]         ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[12]         ; Controlador_sram_CIC_UART:inst16|count_mem[12]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[13]         ; Controlador_sram_CIC_UART:inst16|count_mem[13]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Controlador_sram_CIC_UART:inst16|count_mem[16]         ; Controlador_sram_CIC_UART:inst16|count_mem[16]       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; sram_CIC:inst4|pix_cnt_int[0]                          ; sram_CIC:inst4|pix_cnt_int[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[0]                          ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[3]                          ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[1]                          ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[2]                          ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_STOP                      ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[0]          ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[2]          ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[1]          ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[4]          ; Controlador_sram_CIC_UART:inst16|count_mem[4]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; Controlador_sram_CIC_UART:inst16|count_mem[5]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[6]          ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[7]          ; Controlador_sram_CIC_UART:inst16|count_mem[7]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]     ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|state.escritura       ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; prueba_1:inst15|inicio                                 ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|contador[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.608      ;
; 0.399 ; sram_CIC:inst4|add_count[19]                           ; sram_CIC:inst4|add_count[19]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.643      ;
; 0.417 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.660      ;
; 0.425 ; Controlador_sram_CIC_UART:inst16|state.UART_send_start ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.471 ; uart_tx:inst12|fsm_state.FSM_IDLE                      ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.715      ;
; 0.505 ; uart_tx:inst12|data_to_send[3]                         ; uart_tx:inst12|data_to_send[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.749      ;
; 0.506 ; uart_tx:inst12|data_to_send[5]                         ; uart_tx:inst12|data_to_send[4]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; uart_tx:inst12|data_to_send[1]                         ; uart_tx:inst12|data_to_send[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.751      ;
; 0.514 ; sram_CIC:inst4|add_count[1]                            ; sram:inst18|SRAM_ADDR[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.757      ;
; 0.516 ; sram_CIC:inst4|data_reg[3]                             ; sram:inst18|SRAM_DQ[3]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 1.173      ;
; 0.517 ; sram_CIC:inst4|data_reg[2]                             ; sram:inst18|SRAM_DQ[2]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 1.174      ;
; 0.517 ; sram_CIC:inst4|add_count[5]                            ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.760      ;
; 0.522 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|trigger_camara                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.765      ;
; 0.525 ; sram_CIC:inst4|data_reg[4]                             ; sram:inst18|SRAM_DQ[4]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 1.182      ;
; 0.529 ; sram_CIC:inst4|data_reg[1]                             ; sram:inst18|SRAM_DQ[1]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 1.186      ;
; 0.529 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.772      ;
; 0.538 ; sram_CIC:inst4|data_reg[5]                             ; sram_CIC:inst4|vec_salida_lsb[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 1.162      ;
; 0.548 ; sram_CIC:inst4|data_reg[3]                             ; sram_CIC:inst4|vec_salida_lsb[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 1.172      ;
; 0.549 ; sram_CIC:inst4|data_reg[2]                             ; sram_CIC:inst4|vec_salida_lsb[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 1.173      ;
; 0.562 ; sram_CIC:inst4|data_reg[1]                             ; sram_CIC:inst4|vec_salida_lsb[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 1.186      ;
; 0.562 ; sram_CIC:inst4|data_reg[4]                             ; sram_CIC:inst4|vec_salida_lsb[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 1.186      ;
; 0.574 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.816      ;
; 0.581 ; Controlador_sram_CIC_UART:inst16|count_mem[19]         ; sram:inst18|SRAM_ADDR[19]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.825      ;
; 0.584 ; uart_tx:inst12|data_to_send[2]                         ; uart_tx:inst12|data_to_send[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; uart_tx:inst12|data_to_send[6]                         ; uart_tx:inst12|data_to_send[5]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[6]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; sram_CIC:inst4|add_count[5]                            ; sram_CIC:inst4|add_count[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; uart_tx:inst12|data_to_send[4]                         ; uart_tx:inst12|data_to_send[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; uart_tx:inst12|cycle_counter[7]                        ; uart_tx:inst12|cycle_counter[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; uart_tx:inst12|cycle_counter[9]                        ; uart_tx:inst12|cycle_counter[9]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart_tx:inst12|cycle_counter[5]                        ; uart_tx:inst12|cycle_counter[5]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; prueba_1:inst15|contador[1]                            ; prueba_1:inst15|contador[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; prueba_1:inst15|contador[3]                            ; prueba_1:inst15|contador[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; sram_CIC:inst4|add_count[0]                            ; sram:inst18|SRAM_ADDR[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; sram_CIC:inst4|add_count[1]                            ; sram_CIC:inst4|add_count[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst12|cycle_counter[1]                        ; uart_tx:inst12|cycle_counter[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst12|cycle_counter[3]                        ; uart_tx:inst12|cycle_counter[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst12|cycle_counter[6]                        ; uart_tx:inst12|cycle_counter[6]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst12|cycle_counter[8]                        ; uart_tx:inst12|cycle_counter[8]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; sram_CIC:inst4|add_count[6]                            ; sram:inst18|SRAM_ADDR[6]                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; sram_CIC:inst4|add_count[2]                            ; sram_CIC:inst4|add_count[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; uart_tx:inst12|cycle_counter[4]                        ; uart_tx:inst12|cycle_counter[4]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; uart_tx:inst12|cycle_counter[2]                        ; uart_tx:inst12|cycle_counter[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.835      ;
; 0.598 ; sram_CIC:inst4|add_count[13]                           ; sram_CIC:inst4|add_count[13]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; sram_CIC:inst4|add_count[9]                            ; sram_CIC:inst4|add_count[9]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; sram_CIC:inst4|add_count[15]                           ; sram_CIC:inst4|add_count[15]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; sram_CIC:inst4|add_count[7]                            ; sram_CIC:inst4|add_count[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; sram_CIC:inst4|add_count[16]                           ; sram_CIC:inst4|add_count[16]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; sram_CIC:inst4|add_count[11]                           ; sram_CIC:inst4|add_count[11]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; sram_CIC:inst4|add_count[10]                           ; sram_CIC:inst4|add_count[10]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; sram_CIC:inst4|add_count[17]                           ; sram_CIC:inst4|add_count[17]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; sram_CIC:inst4|add_count[12]                           ; sram_CIC:inst4|add_count[12]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; sram_CIC:inst4|add_count[3]                            ; sram_CIC:inst4|add_count[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; sram_CIC:inst4|add_count[14]                           ; sram_CIC:inst4|add_count[14]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; sram_CIC:inst4|add_count[8]                            ; sram_CIC:inst4|add_count[8]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; sram_CIC:inst4|add_count[6]                            ; sram_CIC:inst4|add_count[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; sram_CIC:inst4|add_count[18]                           ; sram_CIC:inst4|add_count[18]                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.849      ;
; 0.605 ; sram_CIC:inst4|add_count[4]                            ; sram_CIC:inst4|add_count[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.849      ;
; 0.607 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; sram:inst18|SRAM_ADDR[9]                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.851      ;
; 0.607 ; sram_CIC:inst4|add_count[0]                            ; sram_CIC:inst4|add_count[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; uart_tx:inst12|cycle_counter[0]                        ; uart_tx:inst12|cycle_counter[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.851      ;
; 0.608 ; prueba_1:inst15|trigger_prev                           ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.851      ;
; 0.612 ; Controlador_sram_CIC_UART:inst16|count_mem[10]         ; sram:inst18|SRAM_ADDR[10]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.856      ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pix_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.342 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 1.927      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.451 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.884      ; 2.036      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
; 1.647 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 0.000        ; 0.074      ; 1.892      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                 ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.157 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 2.078      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.150 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.085      ;
; -1.105 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 2.039      ;
; -1.105 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 2.039      ;
; -1.105 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 1.000        ; -0.065     ; 2.039      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -1.073 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 1.998      ;
; -0.855 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.782      ;
; -0.855 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.782      ;
; -0.826 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.752      ;
; -0.826 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.752      ;
; -0.826 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.752      ;
; -0.733 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 2.047      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.715 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 1.000        ; -0.072     ; 1.642      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.691 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 1.981      ;
; -0.659 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 1.981      ;
; -0.659 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 1.981      ;
; -0.562 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.488      ;
; -0.562 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.488      ;
; -0.562 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 1.488      ;
; -0.445 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 1.752      ;
; -0.445 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 1.752      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 1.343      ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pix_clk'                                                                                                                  ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.822 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.650      ; 1.961      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.821 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.655      ; 1.965      ;
; -0.722 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.642      ; 1.853      ;
; -0.716 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.642      ; 1.847      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                 ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 0.579 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.470      ; 1.220      ;
; 1.020 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 1.659      ;
; 1.020 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 1.659      ;
; 1.140 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.383      ;
; 1.140 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.383      ;
; 1.140 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.383      ;
; 1.235 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.890      ;
; 1.235 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.268 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 0.000        ; 0.451      ; 1.890      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.269 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.512      ;
; 1.312 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 0.000        ; 0.476      ; 1.959      ;
; 1.417 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.659      ;
; 1.417 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.659      ;
; 1.417 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.659      ;
; 1.436 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.679      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.908      ;
; 1.702 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.953      ;
; 1.702 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.953      ;
; 1.702 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.953      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.730 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.982      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
; 1.755 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.066      ; 1.992      ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pix_clk'                                                                                                                  ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.107 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.878      ; 1.686      ;
; 1.107 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.878      ; 1.686      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.290 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.891      ; 1.882      ;
; 1.293 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.885      ; 1.879      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50  ; -2.130 ; -145.945        ;
; pix_clk ; -0.033 ; -0.264          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50  ; 0.172 ; 0.000           ;
; pix_clk ; 0.199 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_50  ; -0.222 ; -7.341             ;
; pix_clk ; 0.108  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50  ; 0.306 ; 0.000              ;
; pix_clk ; 0.393 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50  ; -3.000 ; -215.160                      ;
; pix_clk ; -3.000 ; -15.295                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                           ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.130 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[20]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.726      ;
; -2.049 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[17]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.645      ;
; -1.942 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[14]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.538      ;
; -1.924 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[4]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.520      ;
; -1.839 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[16]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.435      ;
; -1.810 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[15]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.406      ;
; -1.807 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[10]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.403      ;
; -1.801 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[3]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.397      ;
; -1.800 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[12]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.396      ;
; -1.771 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[9]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.371      ;
; -1.763 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[11]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.359      ;
; -1.750 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[19]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.687     ; 1.540      ;
; -1.743 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[13]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.339      ;
; -1.729 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[1]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.325      ;
; -1.719 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[2]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.881     ; 1.315      ;
; -1.712 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[18]                 ; pix_clk      ; clk_50      ; 0.500        ; -0.687     ; 1.502      ;
; -1.682 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[6]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.282      ;
; -1.644 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[8]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.244      ;
; -1.626 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[7]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.226      ;
; -1.623 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|state.escritura_lsb             ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.223      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[0]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[1]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[2]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[3]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[4]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[5]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[6]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.586 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|data_reg[7]                     ; pix_clk      ; clk_50      ; 0.500        ; -0.882     ; 1.181      ;
; -1.559 ; captura_pixeles_2:inst3|pix_valid_int          ; sram_CIC:inst4|pix_cnt_int[5]                  ; pix_clk      ; clk_50      ; 0.500        ; -0.877     ; 1.159      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[9]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[8]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[7]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[6]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[5]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[4]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[3]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[2]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[1]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.368 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[0]                    ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.305      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[8]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[19]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[18]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[17]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[16]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[15]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[14]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[13]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[12]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[11]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.366 ; sram_CIC:inst4|pix_cnt_int[9]                  ; sram_CIC:inst4|add_count[10]                   ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.311      ;
; -1.351 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.093      ;
; -1.347 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[13] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.089      ;
; -1.346 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[17] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.088      ;
; -1.345 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.087      ;
; -1.344 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.086      ;
; -1.344 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.086      ;
; -1.340 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.082      ;
; -1.340 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[13] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.082      ;
; -1.339 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[17] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.081      ;
; -1.338 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.080      ;
; -1.337 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.070      ;
; -1.337 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[10] ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.070      ;
; -1.337 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.079      ;
; -1.336 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.069      ;
; -1.335 ; Controlador_sram_CIC_UART:inst16|count_mem[14] ; Controlador_sram_CIC_UART:inst16|count_mem[11] ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.068      ;
; -1.333 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.075      ;
; -1.330 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.063      ;
; -1.330 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[10] ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.063      ;
; -1.329 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.062      ;
; -1.328 ; Controlador_sram_CIC_UART:inst16|count_mem[15] ; Controlador_sram_CIC_UART:inst16|count_mem[11] ; clk_50       ; clk_50      ; 1.000        ; -0.254     ; 2.061      ;
; -1.325 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.270      ;
; -1.321 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.266      ;
; -1.321 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[13] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.266      ;
; -1.320 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[17] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.265      ;
; -1.319 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.264      ;
; -1.318 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.263      ;
; -1.317 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[13] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.262      ;
; -1.316 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[17] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.261      ;
; -1.315 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.260      ;
; -1.314 ; Controlador_sram_CIC_UART:inst16|count_mem[12] ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.259      ;
; -1.314 ; Controlador_sram_CIC_UART:inst16|count_mem[16] ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.259      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pix_clk'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; -0.033 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 1.000        ; -0.037     ; 1.003      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.153  ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.060      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.204  ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.736      ; 1.009      ;
; 0.633  ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 1.000        ; -0.024     ; 0.350      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                         ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; sram_CIC:inst4|lsb                                     ; sram_CIC:inst4|lsb                                   ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; Controlador_sram_CIC_UART:inst16|count_mem[3]          ; Controlador_sram_CIC_UART:inst16|count_mem[3]        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Controlador_sram_CIC_UART:inst16|count_mem[14]         ; Controlador_sram_CIC_UART:inst16|count_mem[14]       ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Controlador_sram_CIC_UART:inst16|count_mem[15]         ; Controlador_sram_CIC_UART:inst16|count_mem[15]       ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; sram_CIC:inst4|state.fin                               ; sram_CIC:inst4|state.fin                             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; Controlador_sram_CIC_UART:inst16|state.errase          ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[0]                          ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[3]                          ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[1]                          ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[2]                          ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando   ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_STOP                      ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[17]         ; Controlador_sram_CIC_UART:inst16|count_mem[17]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[0]          ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[2]          ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[1]          ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[4]          ; Controlador_sram_CIC_UART:inst16|count_mem[4]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; Controlador_sram_CIC_UART:inst16|count_mem[5]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[6]          ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[7]          ; Controlador_sram_CIC_UART:inst16|count_mem[7]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[8]          ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[10]         ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[11]         ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[12]         ; Controlador_sram_CIC_UART:inst16|count_mem[12]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[13]         ; Controlador_sram_CIC_UART:inst16|count_mem[13]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|count_mem[16]         ; Controlador_sram_CIC_UART:inst16|count_mem[16]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]     ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|state.escritura       ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; sram_CIC:inst4|pix_cnt_int[0]                          ; sram_CIC:inst4|pix_cnt_int[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|fsm_state.FSM_SEND                      ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; prueba_1:inst15|inicio                                 ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|contador[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.314      ;
; 0.199 ; sram_CIC:inst4|add_count[19]                           ; sram_CIC:inst4|add_count[19]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait    ; Controlador_sram_CIC_UART:inst16|state.escritura     ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.326      ;
; 0.205 ; Controlador_sram_CIC_UART:inst16|state.UART_send_start ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.331      ;
; 0.245 ; uart_tx:inst12|fsm_state.FSM_IDLE                      ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.370      ;
; 0.248 ; uart_tx:inst12|data_to_send[3]                         ; uart_tx:inst12|data_to_send[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; uart_tx:inst12|data_to_send[5]                         ; uart_tx:inst12|data_to_send[4]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; uart_tx:inst12|data_to_send[1]                         ; uart_tx:inst12|data_to_send[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.374      ;
; 0.252 ; sram_CIC:inst4|add_count[1]                            ; sram:inst18|SRAM_ADDR[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.377      ;
; 0.255 ; sram_CIC:inst4|add_count[5]                            ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.380      ;
; 0.256 ; sram_CIC:inst4|data_reg[2]                             ; sram:inst18|SRAM_DQ[2]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.255      ; 0.595      ;
; 0.257 ; sram_CIC:inst4|data_reg[3]                             ; sram:inst18|SRAM_DQ[3]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.255      ; 0.596      ;
; 0.259 ; sram_CIC:inst4|data_reg[4]                             ; sram:inst18|SRAM_DQ[4]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.255      ; 0.598      ;
; 0.260 ; sram_CIC:inst4|data_reg[1]                             ; sram:inst18|SRAM_DQ[1]~reg0                          ; clk_50       ; clk_50      ; 0.000        ; 0.255      ; 0.599      ;
; 0.265 ; sram_CIC:inst4|data_reg[5]                             ; sram_CIC:inst4|vec_salida_lsb[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.240      ; 0.589      ;
; 0.266 ; prueba_1:inst15|contador[4]                            ; prueba_1:inst15|trigger_camara                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.391      ;
; 0.270 ; sram_CIC:inst4|data_reg[2]                             ; sram_CIC:inst4|vec_salida_lsb[2]                     ; clk_50       ; clk_50      ; 0.000        ; 0.240      ; 0.594      ;
; 0.270 ; Controlador_sram_CIC_UART:inst16|count_mem[5]          ; sram:inst18|SRAM_ADDR[5]                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.395      ;
; 0.271 ; sram_CIC:inst4|data_reg[3]                             ; sram_CIC:inst4|vec_salida_lsb[3]                     ; clk_50       ; clk_50      ; 0.000        ; 0.240      ; 0.595      ;
; 0.271 ; prueba_1:inst15|contador[2]                            ; prueba_1:inst15|contador[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.396      ;
; 0.275 ; Controlador_sram_CIC_UART:inst16|count_mem[19]         ; sram:inst18|SRAM_ADDR[19]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.401      ;
; 0.276 ; sram_CIC:inst4|data_reg[1]                             ; sram_CIC:inst4|vec_salida_lsb[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.240      ; 0.600      ;
; 0.277 ; sram_CIC:inst4|data_reg[4]                             ; sram_CIC:inst4|vec_salida_lsb[4]                     ; clk_50       ; clk_50      ; 0.000        ; 0.240      ; 0.601      ;
; 0.278 ; sram_CIC:inst4|add_count[6]                            ; sram:inst18|SRAM_ADDR[6]                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.404      ;
; 0.290 ; uart_tx:inst12|data_to_send[2]                         ; uart_tx:inst12|data_to_send[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; uart_tx:inst12|data_to_send[6]                         ; uart_tx:inst12|data_to_send[5]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; uart_tx:inst12|data_to_send[4]                         ; uart_tx:inst12|data_to_send[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; uart_tx:inst12|data_to_send[7]                         ; uart_tx:inst12|data_to_send[6]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; uart_tx:inst12|cycle_counter[9]                        ; uart_tx:inst12|cycle_counter[9]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; uart_tx:inst12|cycle_counter[7]                        ; uart_tx:inst12|cycle_counter[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; sram_CIC:inst4|add_count[5]                            ; sram_CIC:inst4|add_count[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; prueba_1:inst15|contador[3]                            ; prueba_1:inst15|contador[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; sram_CIC:inst4|add_count[1]                            ; sram_CIC:inst4|add_count[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; sram_CIC:inst4|add_count[0]                            ; sram:inst18|SRAM_ADDR[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst12|cycle_counter[1]                        ; uart_tx:inst12|cycle_counter[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst12|cycle_counter[3]                        ; uart_tx:inst12|cycle_counter[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst12|cycle_counter[5]                        ; uart_tx:inst12|cycle_counter[5]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst12|cycle_counter[8]                        ; uart_tx:inst12|cycle_counter[8]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; prueba_1:inst15|contador[1]                            ; prueba_1:inst15|contador[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; sram_CIC:inst4|add_count[2]                            ; sram_CIC:inst4|add_count[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst12|cycle_counter[4]                        ; uart_tx:inst12|cycle_counter[4]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst12|cycle_counter[2]                        ; uart_tx:inst12|cycle_counter[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst12|cycle_counter[6]                        ; uart_tx:inst12|cycle_counter[6]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.299 ; sram_CIC:inst4|add_count[15]                           ; sram_CIC:inst4|add_count[15]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; sram_CIC:inst4|add_count[13]                           ; sram_CIC:inst4|add_count[13]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; sram_CIC:inst4|add_count[11]                           ; sram_CIC:inst4|add_count[11]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; sram_CIC:inst4|add_count[9]                            ; sram_CIC:inst4|add_count[9]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; sram_CIC:inst4|add_count[7]                            ; sram_CIC:inst4|add_count[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; sram_CIC:inst4|add_count[17]                           ; sram_CIC:inst4|add_count[17]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sram_CIC:inst4|add_count[16]                           ; sram_CIC:inst4|add_count[16]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; sram_CIC:inst4|add_count[10]                           ; sram_CIC:inst4|add_count[10]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; sram_CIC:inst4|add_count[18]                           ; sram_CIC:inst4|add_count[18]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; sram_CIC:inst4|add_count[12]                           ; sram_CIC:inst4|add_count[12]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; sram_CIC:inst4|add_count[8]                            ; sram_CIC:inst4|add_count[8]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; sram_CIC:inst4|add_count[3]                            ; sram_CIC:inst4|add_count[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:inst12|cycle_counter[0]                        ; uart_tx:inst12|cycle_counter[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; sram_CIC:inst4|add_count[14]                           ; sram_CIC:inst4|add_count[14]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; sram_CIC:inst4|add_count[6]                            ; sram_CIC:inst4|add_count[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; sram_CIC:inst4|add_count[4]                            ; sram_CIC:inst4|add_count[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; prueba_1:inst15|trigger_prev                           ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; sram_CIC:inst4|add_count[2]                            ; sram:inst18|SRAM_ADDR[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; sram_CIC:inst4|add_count[0]                            ; sram_CIC:inst4|add_count[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_tx:inst12|fsm_state.FSM_START                     ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; Controlador_sram_CIC_UART:inst16|count_mem[9]          ; sram:inst18|SRAM_ADDR[9]                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.430      ;
+-------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pix_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|pix_valid_int ; pix_clk      ; pix_clk     ; 0.000        ; 0.024      ; 0.307      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.514 ; sram_CIC:inst4|state.escritura_msb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.011      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.568 ; sram_CIC:inst4|state.escritura_lsb    ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.883      ; 1.065      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[7] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[6] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[5] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[4] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[3] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[2] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[1] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
; 0.816 ; captura_pixeles_2:inst3|pix_valid_int ; captura_pixeles_2:inst3|register_0[0] ; pix_clk      ; pix_clk     ; 0.000        ; 0.049      ; 0.949      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                 ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.222 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 1.163      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.216 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.165      ;
; -0.190 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.139      ;
; -0.190 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.139      ;
; -0.190 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.139      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 1.000        ; -0.043     ; 1.097      ;
; -0.027 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.972      ;
; -0.027 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.972      ;
; -0.011 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.956      ;
; -0.011 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.956      ;
; -0.011 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.956      ;
; 0.007  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 1.000        ; 0.156      ; 1.136      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.041  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 1.000        ; 0.147      ; 1.093      ;
; 0.055  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 1.093      ;
; 0.055  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 1.093      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.889      ;
; 0.124  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.821      ;
; 0.124  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.821      ;
; 0.124  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 0.821      ;
; 0.183  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 0.956      ;
; 0.183  ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 0.956      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
; 0.399  ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 0.741      ;
+--------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pix_clk'                                                                                                                 ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.108 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; 0.500        ; 0.740      ; 1.109      ;
; 0.124 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.734      ; 1.087      ;
; 0.211 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.730      ; 0.996      ;
; 0.215 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; 0.500        ; 0.730      ; 0.992      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                 ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.306 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.245      ; 0.635      ;
; 0.529 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 0.857      ;
; 0.529 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 0.857      ;
; 0.583 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en          ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.709      ;
; 0.583 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en           ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.709      ;
; 0.583 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N               ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.709      ;
; 0.633 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.espero_proximo ; clk_50       ; clk_50      ; 0.000        ; 0.254      ; 0.971      ;
; 0.633 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|lsb                  ; clk_50       ; clk_50      ; 0.000        ; 0.254      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.648 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 0.971      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.791      ;
; 0.667 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.fin            ; clk_50       ; clk_50      ; 0.000        ; 0.248      ; 0.999      ;
; 0.732 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.857      ;
; 0.732 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.857      ;
; 0.732 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.857      ;
; 0.740 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.add_increment  ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.866      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|data_reg[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.984      ;
; 0.879 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_lsb  ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.009      ;
; 0.879 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|state.escritura_msb  ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.009      ;
; 0.879 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.009      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[19]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[18]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[17]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[16]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.890 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.020      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[2]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[1]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
; 0.908 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst4|add_count[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.029      ;
+-------+----------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pix_clk'                                                                                                                  ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; sram_CIC:inst4|state.escritura_lsb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.877      ; 0.884      ;
; 0.394 ; sram_CIC:inst4|state.escritura_msb ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.877      ; 0.885      ;
; 0.472 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|pix_valid_int ; clk_50       ; pix_clk     ; -0.500       ; 0.881      ; 0.967      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[7] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[6] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[5] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[4] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[3] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[2] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[1] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
; 0.476 ; prueba_1:inst15|trigger_o          ; captura_pixeles_2:inst3|register_0[0] ; clk_50       ; pix_clk     ; -0.500       ; 0.887      ; 0.977      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.999   ; 0.172 ; -1.397   ; 0.306   ; -3.000              ;
;  clk_50          ; -3.999   ; 0.172 ; -1.397   ; 0.306   ; -3.000              ;
;  pix_clk         ; -1.144   ; 0.199 ; -0.980   ; 0.393   ; -3.000              ;
; Design-wide TNS  ; -466.07  ; 0.0   ; -86.951  ; 0.0     ; -273.28             ;
;  clk_50          ; -456.918 ; 0.000 ; -78.163  ; 0.000   ; -258.715            ;
;  pix_clk         ; -9.152   ; 0.000 ; -8.788   ; 0.000   ; -15.295             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ce_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigger_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_led[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sram_dq[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; line_valid              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame_valid             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ce_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; trigger_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; trigger_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_lb_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trigger_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_led[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sram_addr[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 4590     ; 0        ; 0        ; 0        ;
; pix_clk    ; clk_50   ; 0        ; 40       ; 0        ; 0        ;
; clk_50     ; pix_clk  ; 0        ; 0        ; 16       ; 0        ;
; pix_clk    ; pix_clk  ; 0        ; 0        ; 0        ; 9        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 4590     ; 0        ; 0        ; 0        ;
; pix_clk    ; clk_50   ; 0        ; 40       ; 0        ; 0        ;
; clk_50     ; pix_clk  ; 0        ; 0        ; 16       ; 0        ;
; pix_clk    ; pix_clk  ; 0        ; 0        ; 0        ; 9        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 81       ; 0        ; 0        ; 0        ;
; clk_50     ; pix_clk  ; 0        ; 0        ; 11       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 81       ; 0        ; 0        ; 0        ;
; clk_50     ; pix_clk  ; 0        ; 0        ; 11       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 163   ; 163  ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk_50  ; clk_50  ; Base ; Constrained ;
; pix_clk ; pix_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; frame_valid ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; data_led[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_out   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; frame_valid ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; data_led[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_led[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_out   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sun Jan 19 15:00:25 2025
Info: Command: quartus_sta banco_de_pruebas_completo -c banco_de_pruebas_completo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'banco_de_pruebas_completo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name pix_clk pix_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.999
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.999            -456.918 clk_50 
    Info (332119):    -1.144              -9.152 pix_clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk_50 
    Info (332119):     0.440               0.000 pix_clk 
Info (332146): Worst-case recovery slack is -1.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.397             -78.163 clk_50 
    Info (332119):    -0.980              -8.788 pix_clk 
Info (332146): Worst-case removal slack is 0.639
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.639               0.000 clk_50 
    Info (332119):     1.174               0.000 pix_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -258.715 clk_50 
    Info (332119):    -3.000             -14.565 pix_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.559            -402.064 clk_50 
    Info (332119):    -0.990              -7.920 pix_clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk_50 
    Info (332119):     0.387               0.000 pix_clk 
Info (332146): Worst-case recovery slack is -1.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.157             -62.022 clk_50 
    Info (332119):    -0.822              -7.390 pix_clk 
Info (332146): Worst-case removal slack is 0.579
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.579               0.000 clk_50 
    Info (332119):     1.107               0.000 pix_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -258.715 clk_50 
    Info (332119):    -3.000             -14.565 pix_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.130            -145.945 clk_50 
    Info (332119):    -0.033              -0.264 pix_clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk_50 
    Info (332119):     0.199               0.000 pix_clk 
Info (332146): Worst-case recovery slack is -0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.222              -7.341 clk_50 
    Info (332119):     0.108               0.000 pix_clk 
Info (332146): Worst-case removal slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 clk_50 
    Info (332119):     0.393               0.000 pix_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -215.160 clk_50 
    Info (332119):    -3.000             -15.295 pix_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4840 megabytes
    Info: Processing ended: Sun Jan 19 15:00:30 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


