# üèóÔ∏è Datapath - VHDL

## üîç Descri√ß√£o

O **Datapath** √© uma parte crucial do processador, respons√°vel por executar opera√ß√µes aritm√©ticas, l√≥gicas e de controle de fluxo, conectando os principais componentes internos. Esta implementa√ß√£o foi desenvolvida em **VHDL** utilizando a plataforma **Quartus**, com suporte √† simula√ß√£o no **ModelSim**.

O Datapath integra componentes como o **Program Counter (PC)**, **Instruction Memory**, **Control Unit**, **Register File**, **ALU** e **Data Memory**, permitindo a execu√ß√£o de instru√ß√µes de carga, armazenamento, salto condicional e opera√ß√µes aritm√©ticas.

---

## üñ•Ô∏è Componentes e Funcionalidade

### üîπ **Entradas**

- **clk** - Clock do sistema.
- **rst** - Sinal de reset para reinicializar o PC.

### üîπ **Sa√≠das**

- **PC_out_Port [7:0]** - Sa√≠da do contador de programa (PC).
- **Inst_Port [7:0]** - Instru√ß√£o recuperada da mem√≥ria de instru√ß√µes.
- **Ext_Addr_Port [7:0]** - Endere√ßo estendido para instru√ß√µes de salto.
- **Ext_Imm_Port [7:0]** - Imediato estendido para instru√ß√µes do tipo imediato.
- **Jump_Internal_Port** - Sinal interno para instru√ß√µes de salto.
- **Branch_Internal_Port** - Sinal interno para instru√ß√µes de desvio condicional.
- **ALUSrc_Internal_Port** - Sele√ß√£o de entrada para a ALU.
- **ALU_InputB_Port [7:0]** - Entrada B da ALU.
- **RegB_Port [7:0]** - Valor lido do registrador B.
- **RegA_Port [7:0]** - Valor lido do registrador A.
- **ALU_Result_Internal_Port [7:0]** - Resultado da ALU.
- **Zero_Internal_Port** - Flag de Zero da ALU.
- **ALUOp_Internal_Port [1:0]** - C√≥digo de opera√ß√£o da ALU.
- **RegWrite_Internal_Port** - Controle de escrita no banco de registradores.
- **MemRead_Internal_Port** - Controle de leitura da mem√≥ria de dados.
- **MemWrite_Internal_Port** - Controle de escrita na mem√≥ria de dados.
- **MemtoReg_Internal_Port** - Controle de sele√ß√£o entre ALU e Mem√≥ria para escrita no registrador.
- **ReadData_Memory_Port [7:0]** - Dados lidos da mem√≥ria.
- **WriteData_Reg_Port [7:0]** - Dados escritos no banco de registradores.

---

## ‚öôÔ∏è Implementa√ß√£o

O Datapath foi implementado integrando os seguintes componentes:

1. **Program Counter (PC):** Controla o fluxo das instru√ß√µes, atualizando o endere√ßo com base em saltos, branches e incrementos.
2. **Instruction Memory:** Armazena as instru√ß√µes do programa, acessadas pelo valor do PC.
3. **Control Unit:** Gera sinais de controle com base no opcode da instru√ß√£o.
4. **Sign Extender:** Extende valores imediatos para 8 bits.
5. **Register File:** Armazena valores em registradores e fornece os operandos para a ALU.
6. **ALU:** Executa opera√ß√µes aritm√©ticas e l√≥gicas com base no sinal de controle ALUOp.
7. **Data Memory:** Armazena e recupera dados da mem√≥ria durante opera√ß√µes de Load/Store.
8. **Multiplexadores:** Selecionam as entradas da ALU e os dados escritos no banco de registradores.

A atualiza√ß√£o do PC ocorre com base em saltos e branches, considerando o sinal **Zero** da ALU. O valor escrito no banco de registradores pode vir diretamente do resultado da ALU ou da mem√≥ria, controlado pelo sinal **MemtoReg**.

---

## üõ†Ô∏è Ferramentas Utilizadas

- **Quartus** - Desenvolvimento e simula√ß√£o do c√≥digo VHDL.
- **ModelSim** - Simula√ß√£o e verifica√ß√£o do funcionamento do datapath.
- **Waveform** - An√°lise gr√°fica dos sinais e resultados das opera√ß√µes.

---

## üî¨ Testes e Waveforms

Os testes foram realizados no **ModelSim**, verificando cada etapa do ciclo de execu√ß√£o de instru√ß√µes. O comportamento do Datapath foi validado parcialmente com instru√ß√µes de diferentes tipos, como R-Type, I-Type e J-Type.

### üìå Exemplo de Testes:

| Instru√ß√£o    | PC  | Opcode | RegA | RegB | ALU Result | MemRead | MemWrite | Zero | Observa√ß√£o                   |
| ------------ | --- | ------ | ---- | ---- | ---------- | ------- | -------- | ---- | ---------------------------- |
| `ADD R1, R2` | 04  | 000    | 5    | 3    | 8          | 0       | 0        | 0    | Soma dos valores R1 e R2     |
| `SUB R3, R1` | 08  | 001    | 8    | 5    | 3          | 0       | 0        | 0    | Subtra√ß√£o R1 - R2            |
| `LOAD R1`    | 0C  | 010    | -    | -    | 12         | 1       | 0        | -    | Carrega valor da mem√≥ria     |
| `STORE R2`   | 10  | 011    | -    | -    | 3          | 0       | 1        | -    | Armazena valor na mem√≥ria    |
| `BEQ R1, R2` | 14  | 100    | 8    | 8    | -          | 0       | 0        | 1    | Salta se R1 == R2            |
| `JUMP`       | 18  | 101    | -    | -    | -          | 0       | 0        | -    | Salta para endere√ßo imediato |

### üìä **Imagens das Simula√ß√µes **

Inclua aqui capturas das **waveforms** geradas no ModelSim para visualiza√ß√£o do comportamento dos sinais durante a execu√ß√£o das instru√ß√µes.

---

## üìÇ Arquivos Relacionados

- [C√≥digo VHDL do Datapath](../src/Datapath/Datapath.vhd)
- [Testbench do Datapath](../src/Datapath/Datapath_tb.vhd)

---

## üìå Conclus√£o

O Datapath implementado n√£o cumpriu com todas funcionalidades esperadas, integrando os principais componentes do processador de forma eficiente. As simula√ß√µes no ModelSim validaram o comportamento do circuito, garantindo a execu√ß√£o das instru√ß√µes. üöÄ
