<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1767785118">
  <File Type="PA-TCL" Name="cnn_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="cnn_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="cnn_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="cnn_top.vds"/>
  <File Type="RDS-UTIL" Name="cnn_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="cnn_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="cnn_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="cnn_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="cnn_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cnn_top_control_s_axi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Cnn_Hls/solution1/impl/verilog/cnn_top_control_s_axi.v"/>
        <Attr Name="ImportTime" Val="1767782718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cnn_top_gmem_m_axi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Cnn_Hls/solution1/impl/verilog/cnn_top_gmem_m_axi.v"/>
        <Attr Name="ImportTime" Val="1767782718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cnn_top_mac_muladcud.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Cnn_Hls/solution1/impl/verilog/cnn_top_mac_muladcud.v"/>
        <Attr Name="ImportTime" Val="1767782718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cnn_top_mul_mul_1bkb.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Cnn_Hls/solution1/impl/verilog/cnn_top_mul_mul_1bkb.v"/>
        <Attr Name="ImportTime" Val="1767782718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cnn_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Cnn_Hls/solution1/impl/verilog/cnn_top.v"/>
        <Attr Name="ImportTime" Val="1767782717"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cnn_top"/>
      <Option Name="TopLib" Val="xil_defaultlib"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/cnn_top.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/dummy_constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
