{"patent_id": "10-2012-0070092", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2014-0001679", "출원번호": "10-2012-0070092", "발명의 명칭": "시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템", "출원인": "한국과학기술원", "발명자": "한일송"}}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "자극에 의한 시각피질에서의 뉴런 시간에 따른 반응을 전압으로 구현하고, 상기 전압과 동일한 전압을 출력하는회로를 구성한 시각신경 회로장치에 있어서,트랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부,상기 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는트랜스컨덕턴스부, 및상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부를 포함하는 시각신경 회로장치."}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 시각신경 회로장치는 대칭형 연산 증폭기인 것을 특징으로 하는 시각신경 회로장치."}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 반응의 크기가 기 설정된 임계값 미만인 경우, 상기 미러부가 동작 상태를 유지하도록 바이어스(Bias)하는바이어스부를 더 포함하는 것을 특징으로 하는 시각신경 회로장치."}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 바이어스부는 대칭형으로 구성되고,상기 바이어스로 인한 출력 전류는 상기 버퍼부에서 제거되는 것을 특징으로 하는 시각신경 회로장치."}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 뉴런이 활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력을 작동시키고, 상기 뉴런이 비활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력은 제거하는 양극성 스위칭부를 더 포함하는 것을 특징으로 하는 시각신경 회로장치."}
{"patent_id": "10-2012-0070092", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 시각신경 회로장치는 적어도 하나 이상 병렬이나 직렬 중 적어도 하나의 조합으로 연결되는 것을 특징으로하는 시각신경 회로장치.공개특허 10-2014-0001679-3-청구항 7 시각신경 회로장치를 이용한 시각신경 모방 시스템에 있어서,반응의 크기가 기 설정된 임계값 미만인 경우, 동작 기준점을 유지하도록 바이어스(Bias)하는 바이어스부,트랜지스터를 전류원으로 이용하여 상기 바이어스부로부터 입력된 전류와 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부,상기 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는트랜스컨덕턴스부,상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부, 및상기 뉴런이 활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력을 작동시키고, 상기 뉴런이 비활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력은 제거하는 양극성 스위칭부를 포함하는 시각신경 모방 시스템.명 세 서기 술 분 야본 발명은 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템에 관한 것이다. [0001]배 경 기 술일반적으로, 뇌과학(Brain Science, 腦科學)은 뇌의 신비를 밝혀 인간의 물리적, 정신적 기능을 심층적으로 탐 [0002]구하는 응용학문으로서, 수학·물리학·화학·생물학 등 기초과학 분야는 물론, 의학·공학·인지과학 등을 복합적으로 적용해 뇌의 신비를 밝히고, 이를 통해 인간이 갖는 물리적·정신적 기능성의 전반을 심층적으로 탐구하는 응용 학문이다.신경회로망(神經回路網)은 인간의 두뇌나 신경세포의 반응과 유사하게 설계된 회로로, 인간과 같이 사고하는 능 [0003]력을 가지는 반도체 칩으로서, 많은 수의 간단한 소자를 통신으로 연결하고, 이를 통해 정보를 표현하고 기억하도록 만들어졌다. 인간 두뇌의 신경회로인 뉴런(Neuron)의 구조를 그대로 본 뜬 것이며, 이는 인공지능 컴퓨터의 핵심기술로 음성 인식, 문자 인식, 영상 처리, 자연 언어의 이해 등의 분야에서 주로 이용되고, 선진국을 중심으로 연구가 활발히 진행중이다.뇌의 정보처리는 뉴런(Neuron)으로 불리우는 비교적 단순한 기능을 수행하는 개개의 세포들이 일정한 제약에 따 [0004]라 구성된 연결 망(Network)의 생리적 활성화를 통해 이루어진다. 뇌는 신체의 다른 장기와 마찬가지로 세포들로 이루어져 있지만, 다른 장기와는 달리 세포들의 연결망이 기능을 형성하는 주요 요소이다.시스템 신경과학(System Neuroscience)은 세포 집단의 활성화의 공간적, 시간적 분포를 이해하고자 하는 신경과 [0005]학의 한 분야이며, 그 대표적인 분야가 시각 신경과학이라 할 수 있다. 시각 시스템을 구성하는 망막(Retina),외슬체(Lateral Geniculat Body), 상구(Superior Colliculus), 시각피질(Visual Cortex)의 세포들의 입력, 출력 연결 패턴을 이해하고, 세포들에 의한 신호의 접수, 처리, 저장, 변환 방식을 연구함으로써 생물학적 시각이어떻게 이루어지는지를 규명하는 것이 시각 신경과학의 과제이다.이를 위해, 한국특허공개번호 제10-2006-0089487호에는 사용자에게 보다 우수한 화질의 영상을 제공할 수 있는 [0006]기술이 개시된다. 이와 같이, 최근, 생체기반의 시각(Vision) 및 시각 신경변화를 이용한 시각장치에 대한 많은연구가 진행되고 있다. 하지만, 실질적인 이용에 있어 그 대부분이 인간이나 동물의 시각과 같은 정확성이 결여되어 있고, 소형화 추세에 따르지 못하여 제한적이다.선행기술문헌특허문헌공개특허 10-2014-0001679-4-(특허문헌 0001) 한국특허공개번호 제10-2006-0089487호 [0007]발명의 내용해결하려는 과제본 발명의 일부 실시예는, 시각 센서의 출력을 동시에 복수의 뉴런 소자에 전달할 수 있도록 연결되고, 시각 센 [0008]서에서 출력되는 전류원 신호를 신경 연결고리와 근접한 정확성으로 모방 연산할 수 있는 시각신경 회로장치 및이를 이용한 시각신경 모방 시스템을 제공하는 데 목적이 있다.또한, 본 발명의 일부 실시예는, 시각적 자극에 대한 시각 피질의 뉴런의 시간에 대한 반응을, 시각 센서로 구 [0009]현하여 전압으로 출력하며, 트랜스컨덕턴스를 이용하여 전류로 변환함으로써, 인간의 시각신경과 유사한 시각신경회로를 구현할 수 있는 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템을 제공하는 데 목적이 있다.과제의 해결 수단상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 시각신경 회로장치는, 트 [0010]랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부, 상기 전류미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는 트랜스컨덕턴스부, 및 상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부를 포함하는 것을 특징으로 한다.본 발명의 제 2 측면에 따른 시각신경 회로장치를 이용한 시각 신경 모방 시스템은, 반응의 크기가 기 설정된 [0011]임계값 미만인 경우, 동작 기준점을 유지하도록 바이어스(Bias)하는 바이어스부, 트랜지스터를 전류원으로 이용하여 상기 바이어스부로부터 입력된 전류와 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부, 상기전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는 트랜스컨덕턴스부, 상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부, 및 상기 뉴런이활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력을 작동시키고, 상기 뉴런이 비활성화방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력은 제거하는 양극성 스위칭부를 포함하는 것을 특징으로 한다.발명의 효과전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 시각 센서의 출력을 동시에 복수의 뉴런 소자에 전달 [0012]할 수 있도록 연결되고, 시각 센서에서 출력되는 전류원 신호를 신경 연결고리와 근접한 정확성으로 모방 연산할 수 있고, 시각적 자극에 대한 시각 피질의 뉴런의 시간에 대한 반응을, 시각 센서로 구현하여 전압으로 출력하며, 트랜스컨덕턴스를 이용하여 전류로 변환함으로써, 인간의 시각신경과 유사한 시각신경회로를 구현할 수있는 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템을 제공할 수 있다.도면의 간단한 설명도 1은 본 발명의 일 실시예에 따른 트랜지스터의 개념을 설명하기 위한 트랜지스터와 등가회로이다. [0013]도 2는 본 발명의 일 실시예에 따른 시각신경 회로장치를 설명하기 위한 회로도이다.도 3은 도 2의 시각신경 회로장치 중 일부를 설명하기 위한 회로도이다.도 4는 도 2의 시각신경 회로장치에 바이어스부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이다.도 5는 도 2의 시각신경 회로장치에 양극성 스위치부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이다.도 6은 본 발명의 일 실시예에 따른 시각신경 회로장치를 이용한 시각신경 모방 시스템을 설명하기 위한 도면이다.도 7은 본 발명의 일 실시예에 따른 누설 전류 보상 모델을 도시한 회로도이다.공개특허 10-2014-0001679-5-발명을 실시하기 위한 구체적인 내용아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 [0014]수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명의 실시예를 명확하게 설명하기 위해서설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 [0015]아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 또한 어떤 부분이어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계,동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.\"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 [0016]권리범위가 한정되어서는 아니 된다. 예를 들어, 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 실시될 수도있고 실질적으로 동시에 실시될 수도 있으며 반대의 순서대로 실시될 수도 있다.도 1은 본 발명의 일 실시예에 따른 트랜지스터의 개념을 설명하기 위한 트랜지스터와 등가회로이다. 도 1을 참 [0017]조하면, 트랜지스터(Trnasistor)는 P형과 N형의 반도체를 3개 차례로 접속시킨 3단자 반도체 소자를 이르는 것으로, 증폭작용을 한다.(a)를 보면, PN접합의 다이오드에 P형 반도체를 하나 더 추가하면 PNP형 트랜지스터가 된다. 베이스(Base)와 콜 [0018]렉터(Collector)간은 역방향으로 되어 있기 때문에, 에미터(Emitter)와 베이스 간에 전압이 가해져 있지 않으면전류는 흐르지 않는다. 하지만, 에미터와 베이스 간에 순방향으로 전압을 가하면 에미터 쪽의 정공은 베이스로이동하지만 베이스의 폭이 얇기 때문에 그 대부분이 베이스를 빠져 나가 콜렉터에 돌입할 수 있다.베이스 접지회로의 경우 교류 전원에 의한 에미터 전류의 변화는 콜렉터 전류의 변화로 나타날 수 있다. 에미터 [0019]전류와 콜렉터 전류의 세기의 비는 거의 동등하므로 전류의 변화는 거의 증폭되지 않지만, 에미터 측에 저항을두면 큰 전압면에서의 변화의 증폭을 얻을 수 있다.반면, 에미터 접지회로의 경우, 에미터 전류, 콜렉터 전류의 변화에 비하여 베이스 전류의 변화는 매우 작다. [0020]따라서, 교류 전원에 의한 베이스 전류의 변화는 크게 증폭되어 콜렉터 전류로 나타나기 때문에 전류면에서 변화의 증폭이 얻어질 수 있다.(b)를 보면, 이러한 트랜지스터는 레지스턴스 또는 컨덕턴스에 대한 비선형 특성 등가 모델을 가질 수 있다. 예 [0021]를 들어, 다른 트랜지스터가 PN접합을 통과하는 캐리어의 작용을 이용하는 전류 제어형인데 비해, FET(FieldEffect Transistor)은 반도체 중에서 전자 흐름을 다른 전극으로 제어하는 전압 제어형일 수 있다. 게이트에 가하는 제어 전압의 크기에 따라 공핍층의 확산이 달라지며, 이에 따라 채널의 폭이 달라져서 드레인 전류가 제어될 수 있다. FET는 트랜지스터의 일종이기는 하지만 전압 구동형이고 특성은 진공관에 가까우며, 저잡음이고 입력 임피던스가 높다는 특징이 있다.특히, MOSFET(Metal Oxide Silicon Field Effect Transistor)는 비포화 영역(Triode Region) 동작에서, VDS, iD [0022]의 전압 전류 특성 그래프(N채널 MOSPFET의 전압 전류 특성 그래프)를 보면 알 수 있듯이, 드레인(Drain)과 소스(Source)의 양 단자간의 특성이 인가 전압에 비선형으로 비례하는 전류가 흐르는 레지스턴스(Resistance) 또는 컨덕턴스(Conductance)를 가지게 된다.이때, N채널 MOSFET만을 예로 들었지만, P채널 MOSFET에도 동일한 원리가 적용되며, 회로 장치 구성 역시 트랜 [0023]지스터 채널 극성에 따른 변동 외에에는 동일한 특성을 나타내므로, P채널 MOSFET으로도 구성할 수 있음은 자명하다 할 것이다.도 1의 N채널 MOSFET의 비포화영역에서 전류-전압 관계는 하기 수학식 1과 같이 VDS의 2차항 전류 특성으로 인하 [0024]공개특허 10-2014-0001679-6-여 비선형 특성을 가질 수 있다.수학식 1[0025][0026]이때, VT는 MOSFET 제조에 따른 개별 파라미터 변수이며, IDS는 드레인-소스 전류, VGS는 게이트-소스 전압이고, [0027]VDS는 드레인-소스 전압이다. L은 MOSFET의 소스와 드레인 간의 길이(Length)이며, W는 MOSFET의폭(Width)이다. μCOX는 MOSFET을 제조하기 위해 사용한 공정 기술에 의해 결정되는 상수이고, 공정 트랜스컨덕턴스 파라미터(Process Transconductance Parameter)이다. μCOX는 MOSFET의 트랜스컨덕턴스의 값을 결정하고,k로 표기될 수 있으며, A/V2의 단위를 갖는다. 즉, 하기 수학식 2와 같다.수학식 2[0028]비선형(Non-Linear) 전류는 K*V2DS/2의 2차항으로 미세 신호 전압 외에는 왜곡 현상이 클 수 있다. [0029]도 2는 본 발명의 일 실시예에 따른 시각신경 회로장치를 설명하기 위한 회로도이고, 도 3은 도 2의 시각신경 [0030]회로장치 중 일부를 설명하기 위한 회로도이다.도 2를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치(100)는 전류 미러부(110), 트랜스컨덕턴스부 [0031](130), 버퍼부(150)를 포함할 수 있다.전류 미러(Current Mirror)부(110)는, 트랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성할 수 [0032]있다. 이때, 시각신경 회로장치(100)는 대칭형 연산 증폭기일 수 있다. 이때, 연산 증폭기는 아날로그 연산 증폭기일 수 있다. 따라서, 전류 미러부(110)는 적어도 하나의 전류 미러로 구성될 수 있고, 적어도 하나의 전류미러는 상하 대칭형으로 병렬 연결될 수도 있다.도 3를 참조하면, 시각신경 회로장치(100)의 상단부만을 도시한다. 도 3의 전류 미러부(110)의 전류 미러는 N채 [0033]널 MOSFET M1, M2로 구성된 제 1 전류 미러, P채널 MOSFET M3, M4로 구성된 제 2 전류 미러를 포함할 수 있다.전류원 신호 입력은 이러한 제 1 전류 미러, 제 2 전류 미러를 통하여 트랜스컨덕턴스부(130)로 전달될 수있다.즉, 전류 미러는 걸리는 부하에 관계없이, 일정한 출력 전류를 유지하기 위하여, 회로의 다른 활성 소자의 전류 [0034]를 제어함으로써 하나의 활성 소자를 통해 전류를 복사하도록 설계된 회로를 말한다. 이때, 전류는 복사될 수있는데, 이는 다양한 신호 전류일 수 있다. 전류 미러는 바이어스 전류와 회로에 활성 부하를 제공할 수 있다.다시 도 2로 돌아와서, 트랜스컨덕턴스부(130)는 전류 미러부(110)에서 생성된 전류를 입력받아 트랜스컨덕턴스 [0035](Transconductance)를 이용하여 전압을 출력할 수 있다. 이때, 시각신경 회로장치(100)는 대칭형 연산 증폭기일수 있다. 따라서, 트랜스컨덕턴스부(130)는 적어도 하나의 트랜스컨덕턴스 회로로 구성될 수 있고, 적어도 하나의 트랜스컨덕턴스 회로는 상하 대칭형으로 병렬 연결될 수도 있다.이때, 트랜스컨덕턴스(Transconductance)란, 트랜스어드미턴스의 실수보로, FET의 게이트 전극과 드레인 전극 [0036]공개특허 10-2014-0001679-7-사이의 트랜스컨덕턴스인 경우에는, 게이트 전압 Eg, 드래인 전류 ID 사이의 관계를 주는 곡선의 경사로서, gm＝∂ID/∂Eg (ED는 일정)로 주어지며, 상호 컨덕턴스라고도 한다.도 3를 참조하면, 시각신경 회로장치(100)의 상단부만을 도시한다. 도 3의 트랜스컨덕턴스부(130)의 트랜스컨덕 [0037]턴스 회로는 P채널 MOSFET M5, N채널 MOSFET M6, M7일 수 있다. 이때, M7의 게이트에 인가된 전압으로 단자 특성을 제어할 수 있고, 전류원 입력 신호와 곱셈 연산을 하여 전압으로 출력할 수 있다. 이때, 레지스턴스 또는컨덕턴스를 이용할 수 있다. 이를 하기 수학식 3으로 표현한다. 단, 비선형의 주 원인인 2차항 위주로정리한다. 이때, 다이오드 연결은 양단 전압을 VD로 하였으며, 이로 인한 동작 원리에 영향은 없다.수학식 3[0038][0039][0040]상기 수학식 3에 대한 기호에 대한 정의는 상술한 바와 같고, 중복이므로 생략한다. 이때, MOSFET M5, M6, M7의 [0041]전압 제어의 레지스턴스 또는 컨덕턴스(G) 양단간 전류-전압간 특성은 하기 수학식 4와 같다.수학식 4[0042][0043]이때, VD는 고정 상수 변수이고, I와 VX는 신호이다. K, Vcon도 모두 고정 상수 변수이다. [0044]따라서, MOSFET M5, M6, M7는 전압 제어 선형 레지스턴스 또는 컨덕턴스 소자의 특성을 가질 수 있고, 전류원 [0045]입력 신호와 저항의 곱셈 연산 결과가 VX 또는 M6와 M7의 드레인 전압으로 표현될 수 있으므로, 전류원 입력 신호는 전압으로 표현되도록 할 수 있다. 이때, MOSFET의 컨덕턴스(G)는 아날로그 회로 설계에서 필수적인 구성요소 중 하나이다.도 2로 돌아와서, 버퍼부(150)는 트랜스컨덕턴스부(130)에서 출력된 전압을 전류로 변환하여 버퍼링할 수 있다. [0046]이때, 버퍼(Buffer)는 구동 장치가 구동되는 장치로부터 반작용을 받지 않도록 그 중간에 두는 격리 장치 또는반작용 흡수 장치일 수 있다. 이를 위해, 높은 입력 임피던스와 저출력 임피던스를 가질 수 있다. 전류의 역류를 방지하도록 구성될 수도 있다. 이때, 시각신경 회로장치(100)는 대칭형 연산 증폭기일 수 있다. 따라서, 버퍼부(150)는 적어도 하나의 버퍼 회로로 구성될 수 있고, 적어도 하나의 버퍼 회로는 상하 대칭형으로 병렬 연결될 수도 있다. 또한, 하나의 시각신경 회로장치(100)는 하나의 연산 처리된 전류원 출력에 대응할 수 있으므로, 적어도 하나 [0047]병렬 연결하여 원하는 복합적 연산의 VLSI를 설계할 수 있도록 할 수 있다. 다만, 모든 연산 증폭기의 전압과전류의 동적 영역 특성에 맞도록 트랜지스터 단위 특성 설계를 고려해야 한다.도 3를 참조하면, 시각신경 회로장치(100)의 상단부만을 도시한다. 도 3의 버퍼부(150)의 버퍼 회로는 N 채널 [0048]공개특허 10-2014-0001679-8-MOSFET M8, M11, P 채널 MOSFET M9, M10DMFH 구성될 수 있다. 버퍼 회로는 트랜스컨덕턴스부(130)로부터 출력된 아날로그 전압을 M8에서 전류 변환시킬 수 있고, M9, M10, M11의 회로로 전류 또는 전압으로 출력할 수있다.이때, M9, M10은 트랜스컨덕턴스부(130)에서 곱셈 연산한 결과를 출력 전류로 변환하여 전류원으로 버퍼링하며, [0049]M11은 전류 부하 없이 전압 출력을 생성할 수 있다. 또는 M11은 게이트 전압 제어에 의한 보상 연산 기능의 전류원 역할을 수 할 수 있고, 최종 출력을 결정할 수 있다.또한, 시각신경 회로장치(100)는 적어도 하나 이상 병렬이나 직렬 중 적어도 하나의 조합으로 연결될 수 [0050]있으며, 시각신경 회로장치(100)는 BJT(Bipolar Juction Transistor), JFET(Junction Field-EffectTransistor), MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor), GaAs MESFET(MetalSemiconductor FET) 중 적어도 하나 또는 적어도 하나의 조합으로 구성될 수 있다.도 4는 도 2의 시각신경 회로장치에 바이어스부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이다. [0051]도 4를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치(100)는 반응의 크기가 기 설정된 임계값 미만인 경우, 미러부(110)가 동작 상태를 유지하도록 바이어스(Bias)하는 바이어스부(170)를 더 포함할 수 있다.이때, 바이어스는, 트랜지스터에서 베이스와 에미터(emitter) 간에 전압을 가하지 않은 상태에서 신호를 입력하 [0052]여도 신호가 어느 값 이상이 되지 않으면 전류가 흐르지 않으므로, 미리 순방향으로 전압을 가해 놓고 신호가입력되면 곧 전류가 흐르도록 작동점(Operating Point)을 0의 위치에서부터 뒤로 물리는 것을 말한다.이때, 자동 제어를 위하여, 입력 신호 x에 대하여, 출력 신호 y를 내고자 할때, a, b를 정수로 하는 경우, y=ax [0053]가 아니고, y=b+ax와 같이 0 점을 b만큼 처지게 하는 것을, b만큼 바이어스를 건다고 한다고 하며, 출력단에서b만큼의 신호를 제거해주면, 원본 신호만을 추출할 수 있다.따라서, 바이어스부(170)는 대칭형으로 구성될 수 있고, 바이어스로 인한 출력 전류는 버퍼부(150)에서 제거될 [0054]수 있다.즉, 시각 센서의 전류원 입력 신호가 극히 미약한 경우에는, 미러부(110)가 정상 동작 영역에서 작동하지 않을 [0055]수 있으므로, 바이어스를 걸어줄 수 있고, 이를 통하여, 극소 전류 범위의 전류원 입력 신호의 변동 부분만 정상적인 바이어스 조건 하에 추가하도록 함으로써, 최초 입력된 전류원 입력 신호만이 최종 연산 처리될 수있다.도 5는 도 2의 시각신경 회로장치에 양극성 스위치부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이 [0056]다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치(100)는 양극성 신호 출력에 대한 선택적전환을 하도록 양극성 스위치부(190)를 더 포함할 수 있다.즉, 뇌를 모델로 하는 시각 신경 모방 시스템은 신경 자극이 많을수록 새로운 뉴런이 활성화하는 방향으로 진행 [0057]하도록 설계되어야 하고, 그 반대의 경우, 즉 신경 자극이 적은 경우에는 뉴런을 비활성화하는 방향으로 설계되어야 뇌와 유사한 기능을 수행할 수 있다.양극성 스위치부(190)는 뉴런이 활성화 방향으로 진행하는 경우, 버퍼부(150)의 출력 중 어느 하나의 출력을 작 [0058]동시키고,뉴런이 비활성화 방향으로 진행하는 경우, 버퍼부(150)의 출력 중 어느 하나의 출력은 제거할 수있다.즉, 활성화를 위해서는, 시각신경 회로장치(100)의 상단부 출력이 유효하도록, 스위치 역할의 MOSFET MO1을 ON [0059]시키고, 동시에 시각신경 회로장치(100)의 하단부 출력이 제거되도록, 스위치 역할을 MOSFET MO2를 OFF할 수 있다. 이때, 비활성화의 양극성 가중치에 대해서는 이와 반대로 구동할 수 있다.도 6은 본 발명의 일 실시예에 따른 시각신경 회로장치를 이용한 시각신경 모방 시스템을 설명하기 위한 도면이 [0060]다. 도 6을 참조하면, 시각 피질(Visual Cortex)의 신경망을 본 발명의 일 실시예에 따른 시각신경 회로장치(100)를 이용하여 구현한 개략도이다.즉, 단일 픽셀 센서 출력과 연결은 바이어스부(170)로, 여러 연결 고리(Synapse)와 뉴론에 다발적으로 연결되는 [0061]것은 미러부(110), 트랜스컨덕턴스부(130), 버퍼부(150), 양극성 스위칭부(190, 미도시)로 표현할 수 있다.다이오드 접합부의 광 반응 현상에서 생성되는 미세한 전류원 입력 신호(센서 출력 신호)는 여러 개의 뉴런으로 [0062]구성된 신경망을 모방한 장치들로 전달될 수 있다.공개특허 10-2014-0001679-9-도 7은 본 발명의 일 실시예에 따른 누설 전류 보상 모델을 도시한 회로도이다. 도 7을 참조하면, 인덕터에 상 [0063]존하는 누설 전류를 보상하는 회로 구성을 나타낸다. 인덕터 작동시 내부에서 누설 전류로 소진되는 에너지를보충할 수 있도록, 연산 증폭하는 보상 전류 회로를 도시한다.이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재 [0064]되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬메모리 등과 같은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.또한, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 상세한 설명에서 다르게 정의되지 않는 한, 본 발 [0065]명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에 [0066]서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기위한 것이며, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 발명의보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.도면도면1공개특허 10-2014-0001679-10-도면2도면3공개특허 10-2014-0001679-11-도면4도면5공개특허 10-2014-0001679-12-도면6도면7공개특허 10-2014-0001679-13-"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "시각신경 회로장치는, 트랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성하는 전류 미러 (Current Mirror)부, 상기 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용 하여 전압을 출력하는 트랜스컨덕턴스부, 및 상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링 하는 버퍼부를 포함하는 것을 특징으로 한다."}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템에 관한 것이다."}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 뇌과학(Brain Science, 腦科學)은 뇌의 신비를 밝혀 인간의 물리적, 정신적 기능을 심층적으로 탐 구하는 응용학문으로서, 수학·물리학·화학·생물학 등 기초과학 분야는 물론, 의학·공학·인지과학 등을 복 합적으로 적용해 뇌의 신비를 밝히고, 이를 통해 인간이 갖는 물리적·정신적 기능성의 전반을 심층적으로 탐구 하는 응용 학문이다. 신경회로망(神經回路網)은 인간의 두뇌나 신경세포의 반응과 유사하게 설계된 회로로, 인간과 같이 사고하는 능 력을 가지는 반도체 칩으로서, 많은 수의 간단한 소자를 통신으로 연결하고, 이를 통해 정보를 표현하고 기억하 도록 만들어졌다. 인간 두뇌의 신경회로인 뉴런(Neuron)의 구조를 그대로 본 뜬 것이며, 이는 인공지능 컴퓨터 의 핵심기술로 음성 인식, 문자 인식, 영상 처리, 자연 언어의 이해 등의 분야에서 주로 이용되고, 선진국을 중 심으로 연구가 활발히 진행중이다. 뇌의 정보처리는 뉴런(Neuron)으로 불리우는 비교적 단순한 기능을 수행하는 개개의 세포들이 일정한 제약에 따 라 구성된 연결 망(Network)의 생리적 활성화를 통해 이루어진다. 뇌는 신체의 다른 장기와 마찬가지로 세포들 로 이루어져 있지만, 다른 장기와는 달리 세포들의 연결망이 기능을 형성하는 주요 요소이다. 시스템 신경과학(System Neuroscience)은 세포 집단의 활성화의 공간적, 시간적 분포를 이해하고자 하는 신경과 학의 한 분야이며, 그 대표적인 분야가 시각 신경과학이라 할 수 있다. 시각 시스템을 구성하는 망막(Retina), 외슬체(Lateral Geniculat Body), 상구(Superior Colliculus), 시각피질(Visual Cortex)의 세포들의 입력, 출 력 연결 패턴을 이해하고, 세포들에 의한 신호의 접수, 처리, 저장, 변환 방식을 연구함으로써 생물학적 시각이 어떻게 이루어지는지를 규명하는 것이 시각 신경과학의 과제이다. 이를 위해, 한국특허공개번호 제10-2006-0089487호에는 사용자에게 보다 우수한 화질의 영상을 제공할 수 있는 기술이 개시된다. 이와 같이, 최근, 생체기반의 시각(Vision) 및 시각 신경변화를 이용한 시각장치에 대한 많은 연구가 진행되고 있다. 하지만, 실질적인 이용에 있어 그 대부분이 인간이나 동물의 시각과 같은 정확성이 결여 되어 있고, 소형화 추세에 따르지 못하여 제한적이다. 선행기술문헌 특허문헌(특허문헌 0001) 한국특허공개번호 제10-2006-0089487호"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일부 실시예는, 시각 센서의 출력을 동시에 복수의 뉴런 소자에 전달할 수 있도록 연결되고, 시각 센 서에서 출력되는 전류원 신호를 신경 연결고리와 근접한 정확성으로 모방 연산할 수 있는 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템을 제공하는 데 목적이 있다. 또한, 본 발명의 일부 실시예는, 시각적 자극에 대한 시각 피질의 뉴런의 시간에 대한 반응을, 시각 센서로 구 현하여 전압으로 출력하며, 트랜스컨덕턴스를 이용하여 전류로 변환함으로써, 인간의 시각신경과 유사한 시각신 경회로를 구현할 수 있는 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템을 제공하는 데 목적이 있다."}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 시각신경 회로장치는, 트 랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부, 상기 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는 트랜스컨덕 턴스부, 및 상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부를 포함하는 것을 특 징으로 한다. 본 발명의 제 2 측면에 따른 시각신경 회로장치를 이용한 시각 신경 모방 시스템은, 반응의 크기가 기 설정된 임계값 미만인 경우, 동작 기준점을 유지하도록 바이어스(Bias)하는 바이어스부, 트랜지스터를 전류원으로 이용 하여 상기 바이어스부로부터 입력된 전류와 동일 크기의 전류를 생성하는 전류 미러(Current Mirror)부, 상기 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스(Transconductance)를 이용하여 전압을 출력하는 트랜 스컨덕턴스부, 상기 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링하는 버퍼부, 및 상기 뉴런이 활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력을 작동시키고, 상기 뉴런이 비활성화 방향으로 진행하는 경우, 상기 버퍼부의 출력 중 어느 하나의 출력은 제거하는 양극성 스위칭부를 포함하는 것 을 특징으로 한다."}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 시각 센서의 출력을 동시에 복수의 뉴런 소자에 전달 할 수 있도록 연결되고, 시각 센서에서 출력되는 전류원 신호를 신경 연결고리와 근접한 정확성으로 모방 연산 할 수 있고, 시각적 자극에 대한 시각 피질의 뉴런의 시간에 대한 반응을, 시각 센서로 구현하여 전압으로 출력 하며, 트랜스컨덕턴스를 이용하여 전류로 변환함으로써, 인간의 시각신경과 유사한 시각신경회로를 구현할 수 있는 시각신경 회로장치 및 이를 이용한 시각신경 모방 시스템을 제공할 수 있다."}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명의 실시예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였 다. 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아 니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해 되어야 한다. \"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되 는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기 재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 실시될 수도 있고 실질적으로 동시에 실시될 수도 있으며 반대의 순서대로 실시될 수도 있다. 도 1은 본 발명의 일 실시예에 따른 트랜지스터의 개념을 설명하기 위한 트랜지스터와 등가회로이다. 도 1을 참 조하면, 트랜지스터(Trnasistor)는 P형과 N형의 반도체를 3개 차례로 접속시킨 3단자 반도체 소자를 이르는 것으로, 증폭작용을 한다. (a)를 보면, PN접합의 다이오드에 P형 반도체를 하나 더 추가하면 PNP형 트랜지스터가 된다. 베이스(Base)와 콜 렉터(Collector)간은 역방향으로 되어 있기 때문에, 에미터(Emitter)와 베이스 간에 전압이 가해져 있지 않으면 전류는 흐르지 않는다. 하지만, 에미터와 베이스 간에 순방향으로 전압을 가하면 에미터 쪽의 정공은 베이스로 이동하지만 베이스의 폭이 얇기 때문에 그 대부분이 베이스를 빠져 나가 콜렉터에 돌입할 수 있다. 베이스 접지회로의 경우 교류 전원에 의한 에미터 전류의 변화는 콜렉터 전류의 변화로 나타날 수 있다. 에미터 전류와 콜렉터 전류의 세기의 비는 거의 동등하므로 전류의 변화는 거의 증폭되지 않지만, 에미터 측에 저항을 두면 큰 전압면에서의 변화의 증폭을 얻을 수 있다. 반면, 에미터 접지회로의 경우, 에미터 전류, 콜렉터 전류의 변화에 비하여 베이스 전류의 변화는 매우 작다. 따라서, 교류 전원에 의한 베이스 전류의 변화는 크게 증폭되어 콜렉터 전류로 나타나기 때문에 전류면에서 변 화의 증폭이 얻어질 수 있다. (b)를 보면, 이러한 트랜지스터는 레지스턴스 또는 컨덕턴스에 대한 비선형 특성 등가 모델을 가질 수 있다. 예 를 들어, 다른 트랜지스터가 PN접합을 통과하는 캐리어의 작용을 이용하는 전류 제어형인데 비해, FET(Field Effect Transistor)은 반도체 중에서 전자 흐름을 다른 전극으로 제어하는 전압 제어형일 수 있다. 게이트에 가 하는 제어 전압의 크기에 따라 공핍층의 확산이 달라지며, 이에 따라 채널의 폭이 달라져서 드레인 전류가 제어 될 수 있다. FET는 트랜지스터의 일종이기는 하지만 전압 구동형이고 특성은 진공관에 가까우며, 저잡음이고 입 력 임피던스가 높다는 특징이 있다. 특히, MOSFET(Metal Oxide Silicon Field Effect Transistor)는 비포화 영역(Triode Region) 동작에서, VDS, iD 의 전압 전류 특성 그래프(N채널 MOSPFET의 전압 전류 특성 그래프)를 보면 알 수 있듯이, 드레인(Drain)과 소 스(Source)의 양 단자간의 특성이 인가 전압에 비선형으로 비례하는 전류가 흐르는 레지스턴스(Resistance) 또 는 컨덕턴스(Conductance)를 가지게 된다. 이때, N채널 MOSFET만을 예로 들었지만, P채널 MOSFET에도 동일한 원리가 적용되며, 회로 장치 구성 역시 트랜 지스터 채널 극성에 따른 변동 외에에는 동일한 특성을 나타내므로, P채널 MOSFET으로도 구성할 수 있음은 자명 하다 할 것이다. 도 1의 N채널 MOSFET의 비포화영역에서 전류-전압 관계는 하기 수학식 1과 같이 VDS의 2차항 전류 특성으로 인하 여 비선형 특성을 가질 수 있다. 수학식 1"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이때, VT는 MOSFET 제조에 따른 개별 파라미터 변수이며, IDS는 드레인-소스 전류, VGS는 게이트-소스 전압이고, VDS는 드레인-소스 전압이다. L은 MOSFET의 소스와 드레인 간의 길이(Length)이며, W는 MOSFET의 폭(Width)이다. μCOX는 MOSFET을 제조하기 위해 사용한 공정 기술에 의해 결정되는 상수이고, 공정 트랜스컨덕 턴스 파라미터(Process Transconductance Parameter)이다. μCOX는 MOSFET의 트랜스컨덕턴스의 값을 결정하고, k로 표기될 수 있으며, A/V2의 단위를 갖는다. 즉, 하기 수학식 2와 같다. 수학식 2"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "비선형(Non-Linear) 전류는 K*V2 DS/2의 2차항으로 미세 신호 전압 외에는 왜곡 현상이 클 수 있다. 도 2는 본 발명의 일 실시예에 따른 시각신경 회로장치를 설명하기 위한 회로도이고, 도 3은 도 2의 시각신경 회로장치 중 일부를 설명하기 위한 회로도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치는 전류 미러부, 트랜스컨덕턴스부 , 버퍼부를 포함할 수 있다. 전류 미러(Current Mirror)부는, 트랜지스터를 전류원으로 이용하여 반응과 동일 크기의 전류를 생성할 수 있다. 이때, 시각신경 회로장치는 대칭형 연산 증폭기일 수 있다. 이때, 연산 증폭기는 아날로그 연산 증 폭기일 수 있다. 따라서, 전류 미러부는 적어도 하나의 전류 미러로 구성될 수 있고, 적어도 하나의 전류 미러는 상하 대칭형으로 병렬 연결될 수도 있다. 도 3를 참조하면, 시각신경 회로장치의 상단부만을 도시한다. 도 3의 전류 미러부의 전류 미러는 N채 널 MOSFET M1, M2로 구성된 제 1 전류 미러, P채널 MOSFET M3, M4로 구성된 제 2 전류 미러를 포함할 수 있다. 전류원 신호 입력은 이러한 제 1 전류 미러, 제 2 전류 미러를 통하여 트랜스컨덕턴스부로 전달될 수 있다. 즉, 전류 미러는 걸리는 부하에 관계없이, 일정한 출력 전류를 유지하기 위하여, 회로의 다른 활성 소자의 전류 를 제어함으로써 하나의 활성 소자를 통해 전류를 복사하도록 설계된 회로를 말한다. 이때, 전류는 복사될 수 있는데, 이는 다양한 신호 전류일 수 있다. 전류 미러는 바이어스 전류와 회로에 활성 부하를 제공할 수 있다. 다시 도 2로 돌아와서, 트랜스컨덕턴스부는 전류 미러부에서 생성된 전류를 입력받아 트랜스컨덕턴스 (Transconductance)를 이용하여 전압을 출력할 수 있다. 이때, 시각신경 회로장치는 대칭형 연산 증폭기일 수 있다. 따라서, 트랜스컨덕턴스부는 적어도 하나의 트랜스컨덕턴스 회로로 구성될 수 있고, 적어도 하나 의 트랜스컨덕턴스 회로는 상하 대칭형으로 병렬 연결될 수도 있다. 이때, 트랜스컨덕턴스(Transconductance)란, 트랜스어드미턴스의 실수보로, FET의 게이트 전극과 드레인 전극 사이의 트랜스컨덕턴스인 경우에는, 게이트 전압 Eg, 드래인 전류 ID 사이의 관계를 주는 곡선의 경사로서, gm＝ ∂ID/∂Eg (ED는 일정)로 주어지며, 상호 컨덕턴스라고도 한다. 도 3를 참조하면, 시각신경 회로장치의 상단부만을 도시한다. 도 3의 트랜스컨덕턴스부의 트랜스컨덕 턴스 회로는 P채널 MOSFET M5, N채널 MOSFET M6, M7일 수 있다. 이때, M7의 게이트에 인가된 전압으로 단자 특 성을 제어할 수 있고, 전류원 입력 신호와 곱셈 연산을 하여 전압으로 출력할 수 있다. 이때, 레지스턴스 또는 컨덕턴스를 이용할 수 있다. 이를 하기 수학식 3으로 표현한다. 단, 비선형의 주 원인인 2차항 위주로 정리한다. 이때, 다이오드 연결은 양단 전압을 VD로 하였으며, 이로 인한 동작 원리에 영향은 없다. 수학식 3"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "상기 수학식 3에 대한 기호에 대한 정의는 상술한 바와 같고, 중복이므로 생략한다. 이때, MOSFET M5, M6, M7의 전압 제어의 레지스턴스 또는 컨덕턴스(G) 양단간 전류-전압간 특성은 하기 수학식 4와 같다. 수학식 4"}
{"patent_id": "10-2012-0070092", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "이때, VD는 고정 상수 변수이고, I와 VX는 신호이다. K, Vcon도 모두 고정 상수 변수이다. 따라서, MOSFET M5, M6, M7는 전압 제어 선형 레지스턴스 또는 컨덕턴스 소자의 특성을 가질 수 있고, 전류원 입력 신호와 저항의 곱셈 연산 결과가 VX 또는 M6와 M7의 드레인 전압으로 표현될 수 있으므로, 전류원 입력 신 호는 전압으로 표현되도록 할 수 있다. 이때, MOSFET의 컨덕턴스(G)는 아날로그 회로 설계에서 필수적인 구성 요소 중 하나이다. 도 2로 돌아와서, 버퍼부는 트랜스컨덕턴스부에서 출력된 전압을 전류로 변환하여 버퍼링할 수 있다. 이때, 버퍼(Buffer)는 구동 장치가 구동되는 장치로부터 반작용을 받지 않도록 그 중간에 두는 격리 장치 또는 반작용 흡수 장치일 수 있다. 이를 위해, 높은 입력 임피던스와 저출력 임피던스를 가질 수 있다. 전류의 역류 를 방지하도록 구성될 수도 있다. 이때, 시각신경 회로장치는 대칭형 연산 증폭기일 수 있다. 따라서, 버 퍼부는 적어도 하나의 버퍼 회로로 구성될 수 있고, 적어도 하나의 버퍼 회로는 상하 대칭형으로 병렬 연 결될 수도 있다. 또한, 하나의 시각신경 회로장치는 하나의 연산 처리된 전류원 출력에 대응할 수 있으므로, 적어도 하나 병렬 연결하여 원하는 복합적 연산의 VLSI를 설계할 수 있도록 할 수 있다. 다만, 모든 연산 증폭기의 전압과 전류의 동적 영역 특성에 맞도록 트랜지스터 단위 특성 설계를 고려해야 한다. 도 3를 참조하면, 시각신경 회로장치의 상단부만을 도시한다. 도 3의 버퍼부의 버퍼 회로는 N 채널 MOSFET M8, M11, P 채널 MOSFET M9, M10DMFH 구성될 수 있다. 버퍼 회로는 트랜스컨덕턴스부로부터 출력 된 아날로그 전압을 M8에서 전류 변환시킬 수 있고, M9, M10, M11의 회로로 전류 또는 전압으로 출력할 수 있다. 이때, M9, M10은 트랜스컨덕턴스부에서 곱셈 연산한 결과를 출력 전류로 변환하여 전류원으로 버퍼링하며, M11은 전류 부하 없이 전압 출력을 생성할 수 있다. 또는 M11은 게이트 전압 제어에 의한 보상 연산 기능의 전 류원 역할을 수 할 수 있고, 최종 출력을 결정할 수 있다. 또한, 시각신경 회로장치는 적어도 하나 이상 병렬이나 직렬 중 적어도 하나의 조합으로 연결될 수 있으며, 시각신경 회로장치는 BJT(Bipolar Juction Transistor), JFET(Junction Field-Effect Transistor), MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor), GaAs MESFET(Metal Semiconductor FET) 중 적어도 하나 또는 적어도 하나의 조합으로 구성될 수 있다. 도 4는 도 2의 시각신경 회로장치에 바이어스부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치는 반응의 크기가 기 설정된 임계값 미만 인 경우, 미러부가 동작 상태를 유지하도록 바이어스(Bias)하는 바이어스부를 더 포함할 수 있다. 이때, 바이어스는, 트랜지스터에서 베이스와 에미터(emitter) 간에 전압을 가하지 않은 상태에서 신호를 입력하 여도 신호가 어느 값 이상이 되지 않으면 전류가 흐르지 않으므로, 미리 순방향으로 전압을 가해 놓고 신호가 입력되면 곧 전류가 흐르도록 작동점(Operating Point)을 0의 위치에서부터 뒤로 물리는 것을 말한다. 이때, 자동 제어를 위하여, 입력 신호 x에 대하여, 출력 신호 y를 내고자 할때, a, b를 정수로 하는 경우, y=ax 가 아니고, y=b+ax와 같이 0 점을 b만큼 처지게 하는 것을, b만큼 바이어스를 건다고 한다고 하며, 출력단에서 b만큼의 신호를 제거해주면, 원본 신호만을 추출할 수 있다. 따라서, 바이어스부는 대칭형으로 구성될 수 있고, 바이어스로 인한 출력 전류는 버퍼부에서 제거될 수 있다. 즉, 시각 센서의 전류원 입력 신호가 극히 미약한 경우에는, 미러부가 정상 동작 영역에서 작동하지 않을 수 있으므로, 바이어스를 걸어줄 수 있고, 이를 통하여, 극소 전류 범위의 전류원 입력 신호의 변동 부분만 정 상적인 바이어스 조건 하에 추가하도록 함으로써, 최초 입력된 전류원 입력 신호만이 최종 연산 처리될 수 있다. 도 5는 도 2의 시각신경 회로장치에 양극성 스위치부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이 다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 시각신경 회로장치는 양극성 신호 출력에 대한 선택적 전환을 하도록 양극성 스위치부를 더 포함할 수 있다. 즉, 뇌를 모델로 하는 시각 신경 모방 시스템은 신경 자극이 많을수록 새로운 뉴런이 활성화하는 방향으로 진행 하도록 설계되어야 하고, 그 반대의 경우, 즉 신경 자극이 적은 경우에는 뉴런을 비활성화하는 방향으로 설계되 어야 뇌와 유사한 기능을 수행할 수 있다. 양극성 스위치부는 뉴런이 활성화 방향으로 진행하는 경우, 버퍼부의 출력 중 어느 하나의 출력을 작 동시키고,뉴런이 비활성화 방향으로 진행하는 경우, 버퍼부의 출력 중 어느 하나의 출력은 제거할 수 있다. 즉, 활성화를 위해서는, 시각신경 회로장치의 상단부 출력이 유효하도록, 스위치 역할의 MOSFET MO1을 ON 시키고, 동시에 시각신경 회로장치의 하단부 출력이 제거되도록, 스위치 역할을 MOSFET MO2를 OFF할 수 있 다. 이때, 비활성화의 양극성 가중치에 대해서는 이와 반대로 구동할 수 있다. 도 6은 본 발명의 일 실시예에 따른 시각신경 회로장치를 이용한 시각신경 모방 시스템을 설명하기 위한 도면이 다. 도 6을 참조하면, 시각 피질(Visual Cortex)의 신경망을 본 발명의 일 실시예에 따른 시각신경 회로장치 를 이용하여 구현한 개략도이다. 즉, 단일 픽셀 센서 출력과 연결은 바이어스부로, 여러 연결 고리(Synapse)와 뉴론에 다발적으로 연결되는 것은 미러부, 트랜스컨덕턴스부, 버퍼부, 양극성 스위칭부(190, 미도시)로 표현할 수 있다. 다이오드 접합부의 광 반응 현상에서 생성되는 미세한 전류원 입력 신호(센서 출력 신호)는 여러 개의 뉴런으로 구성된 신경망을 모방한 장치들로 전달될 수 있다.도 7은 본 발명의 일 실시예에 따른 누설 전류 보상 모델을 도시한 회로도이다. 도 7을 참조하면, 인덕터에 상 존하는 누설 전류를 보상하는 회로 구성을 나타낸다. 인덕터 작동시 내부에서 누설 전류로 소진되는 에너지를 보충할 수 있도록, 연산 증폭하는 보상 전류 회로를 도시한다. 이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재 되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서 라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소 들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀 지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다. 또한, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 상세한 설명에서 다르게 정의되지 않는 한, 본 발 명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사 전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되 어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에 서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가 능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이며, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술 사상은 본 발명의 권 리범위에 포함되는 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2012-0070092", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 트랜지스터의 개념을 설명하기 위한 트랜지스터와 등가회로이다. 도 2는 본 발명의 일 실시예에 따른 시각신경 회로장치를 설명하기 위한 회로도이다. 도 3은 도 2의 시각신경 회로장치 중 일부를 설명하기 위한 회로도이다. 도 4는 도 2의 시각신경 회로장치에 바이어스부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이다. 도 5는 도 2의 시각신경 회로장치에 양극성 스위치부가 더 포함된 시각신경 회로장치를 설명하기 위한 회로도이 다. 도 6은 본 발명의 일 실시예에 따른 시각신경 회로장치를 이용한 시각신경 모방 시스템을 설명하기 위한 도면이 다. 도 7은 본 발명의 일 실시예에 따른 누설 전류 보상 모델을 도시한 회로도이다."}
