TimeQuest Timing Analyzer report for fifo_multiply_top
Tue Nov  3 15:22:01 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'wr_clk'
 13. Slow 1200mV 85C Model Setup: 'rd_clk'
 14. Slow 1200mV 85C Model Hold: 'rd_clk'
 15. Slow 1200mV 85C Model Hold: 'wr_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'rd_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'wr_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'wr_clk'
 32. Slow 1200mV 0C Model Setup: 'rd_clk'
 33. Slow 1200mV 0C Model Hold: 'rd_clk'
 34. Slow 1200mV 0C Model Hold: 'wr_clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'rd_clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'wr_clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'wr_clk'
 50. Fast 1200mV 0C Model Setup: 'rd_clk'
 51. Fast 1200mV 0C Model Hold: 'wr_clk'
 52. Fast 1200mV 0C Model Hold: 'rd_clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'rd_clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'wr_clk'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; fifo_multiply_top                                  ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; rd_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rd_clk } ;
; wr_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 41.08 MHz  ; 41.08 MHz       ; wr_clk     ;      ;
; 144.59 MHz ; 144.59 MHz      ; rd_clk     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; wr_clk ; -23.340 ; -1127.797        ;
; rd_clk ; -5.916  ; -20323.396       ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; rd_clk ; 0.386 ; 0.000             ;
; wr_clk ; 0.402 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; rd_clk ; -3.000 ; -5321.984                       ;
; wr_clk ; -3.000 ; -191.717                        ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wr_clk'                                                                                                                                                                                         ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.340 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.257      ; 24.635     ;
; -23.183 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.257      ; 24.478     ;
; -22.740 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.311      ; 24.049     ;
; -22.572 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.311      ; 23.881     ;
; -22.480 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.348      ; 23.826     ;
; -22.413 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.348      ; 23.759     ;
; -22.406 ; fifo_multiply:multiply|b_mat[36][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.227     ; 23.197     ;
; -22.399 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.348      ; 23.745     ;
; -22.399 ; fifo_multiply:multiply|b_mat[16][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.178     ; 23.239     ;
; -22.388 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.311      ; 23.697     ;
; -22.388 ; fifo_multiply:multiply|b_mat[13][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.259      ; 23.665     ;
; -22.386 ; fifo_multiply:multiply|b_mat[41][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.238     ; 23.166     ;
; -22.376 ; fifo_multiply:multiply|b_mat[45][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.235      ; 23.629     ;
; -22.375 ; fifo_multiply:multiply|b_mat[26][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.261      ; 23.654     ;
; -22.363 ; fifo_multiply:multiply|b_mat[36][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.227     ; 23.154     ;
; -22.360 ; fifo_multiply:multiply|b_mat[29][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.261      ; 23.639     ;
; -22.348 ; fifo_multiply:multiply|b_mat[58][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.266      ; 23.632     ;
; -22.291 ; fifo_multiply:multiply|b_mat[10][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.222      ; 23.531     ;
; -22.281 ; fifo_multiply:multiply|b_mat[2][3]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.240      ; 23.539     ;
; -22.274 ; fifo_multiply:multiply|b_mat[50][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.249      ; 23.541     ;
; -22.272 ; fifo_multiply:multiply|b_mat[45][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.235      ; 23.525     ;
; -22.269 ; fifo_multiply:multiply|b_mat[51][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.185     ; 23.102     ;
; -22.257 ; fifo_multiply:multiply|b_mat[58][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.216     ; 23.059     ;
; -22.256 ; fifo_multiply:multiply|b_mat[37][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.221     ; 23.053     ;
; -22.249 ; fifo_multiply:multiply|b_mat[41][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.238     ; 23.029     ;
; -22.247 ; fifo_multiply:multiply|b_mat[42][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.237      ; 23.502     ;
; -22.245 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.348      ; 23.591     ;
; -22.245 ; fifo_multiply:multiply|b_mat[50][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.249      ; 23.512     ;
; -22.240 ; fifo_multiply:multiply|b_mat[2][14]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.259      ; 23.517     ;
; -22.240 ; fifo_multiply:multiply|b_mat[34][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.216     ; 23.042     ;
; -22.238 ; fifo_multiply:multiply|b_mat[34][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.212     ; 23.044     ;
; -22.236 ; fifo_multiply:multiply|b_mat[20][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.223     ; 23.031     ;
; -22.232 ; fifo_multiply:multiply|b_mat[34][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.227      ; 23.477     ;
; -22.217 ; fifo_multiply:multiply|b_mat[41][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.238     ; 22.997     ;
; -22.216 ; fifo_multiply:multiply|b_mat[26][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.262      ; 23.496     ;
; -22.212 ; fifo_multiply:multiply|b_mat[8][4]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.207     ; 23.023     ;
; -22.204 ; fifo_multiply:multiply|b_mat[34][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.227      ; 23.449     ;
; -22.200 ; fifo_multiply:multiply|b_mat[45][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.171     ; 23.047     ;
; -22.199 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.311      ; 23.508     ;
; -22.198 ; fifo_multiply:multiply|b_mat[26][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.243      ; 23.459     ;
; -22.190 ; fifo_multiply:multiply|b_mat[13][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.237      ; 23.445     ;
; -22.187 ; fifo_multiply:multiply|b_mat[27][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.168     ; 23.037     ;
; -22.186 ; fifo_multiply:multiply|b_mat[8][30]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.137     ; 23.067     ;
; -22.184 ; fifo_multiply:multiply|b_mat[24][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.197     ; 23.005     ;
; -22.180 ; fifo_multiply:multiply|b_mat[45][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.235      ; 23.433     ;
; -22.178 ; fifo_multiply:multiply|b_mat[42][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.239      ; 23.435     ;
; -22.177 ; fifo_multiply:multiply|b_mat[2][7]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.240      ; 23.435     ;
; -22.177 ; fifo_multiply:multiply|b_mat[50][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.216     ; 22.979     ;
; -22.174 ; fifo_multiply:multiply|b_mat[50][28] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.216     ; 22.976     ;
; -22.169 ; fifo_multiply:multiply|b_mat[50][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.249      ; 23.436     ;
; -22.168 ; fifo_multiply:multiply|b_mat[51][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.185     ; 23.001     ;
; -22.165 ; fifo_multiply:multiply|b_mat[27][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.168     ; 23.015     ;
; -22.164 ; fifo_multiply:multiply|b_mat[53][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.245      ; 23.427     ;
; -22.154 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~6                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.311      ; 23.463     ;
; -22.151 ; fifo_multiply:multiply|b_mat[11][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.248     ; 22.921     ;
; -22.137 ; fifo_multiply:multiply|b_mat[19][7]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.190     ; 22.965     ;
; -22.134 ; fifo_multiply:multiply|b_mat[48][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.142     ; 23.010     ;
; -22.130 ; fifo_multiply:multiply|b_mat[48][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.163     ; 22.985     ;
; -22.127 ; fifo_multiply:multiply|b_mat[21][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.226     ; 22.919     ;
; -22.122 ; fifo_multiply:multiply|b_mat[44][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.277      ; 23.417     ;
; -22.122 ; fifo_multiply:multiply|b_mat[58][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.266      ; 23.406     ;
; -22.115 ; fifo_multiply:multiply|b_mat[58][7]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.266      ; 23.399     ;
; -22.111 ; fifo_multiply:multiply|b_mat[10][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.264      ; 23.393     ;
; -22.110 ; fifo_multiply:multiply|b_mat[52][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.213     ; 22.915     ;
; -22.108 ; fifo_multiply:multiply|b_mat[21][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.266      ; 23.392     ;
; -22.107 ; fifo_multiply:multiply|b_mat[10][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.242      ; 23.367     ;
; -22.103 ; fifo_multiply:multiply|b_mat[29][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.183     ; 22.938     ;
; -22.102 ; fifo_multiply:multiply|b_mat[49][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.165     ; 22.955     ;
; -22.102 ; fifo_multiply:multiply|b_mat[10][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.241      ; 23.361     ;
; -22.100 ; fifo_multiply:multiply|j[3]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.257      ; 23.395     ;
; -22.097 ; fifo_multiply:multiply|b_mat[45][29] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.129     ; 22.986     ;
; -22.096 ; fifo_multiply:multiply|b_mat[50][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.258      ; 23.372     ;
; -22.090 ; fifo_multiply:multiply|b_mat[53][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.245      ; 23.353     ;
; -22.089 ; fifo_multiply:multiply|b_mat[21][9]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.266      ; 23.373     ;
; -22.089 ; fifo_multiply:multiply|b_mat[27][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.200     ; 22.907     ;
; -22.084 ; fifo_multiply:multiply|b_mat[16][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.198     ; 22.904     ;
; -22.072 ; fifo_multiply:multiply|b_mat[24][11] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.141     ; 22.949     ;
; -22.071 ; fifo_multiply:multiply|b_mat[2][2]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.240      ; 23.329     ;
; -22.070 ; fifo_multiply:multiply|b_mat[32][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.211     ; 22.877     ;
; -22.069 ; fifo_multiply:multiply|b_mat[50][11] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.258      ; 23.345     ;
; -22.069 ; fifo_multiply:multiply|b_mat[53][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.262      ; 23.349     ;
; -22.068 ; fifo_multiply:multiply|b_mat[21][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.226     ; 22.860     ;
; -22.067 ; fifo_multiply:multiply|b_mat[40][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.237      ; 23.322     ;
; -22.066 ; fifo_multiply:multiply|b_mat[61][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.187     ; 22.897     ;
; -22.065 ; fifo_multiply:multiply|b_mat[17][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.193     ; 22.890     ;
; -22.064 ; fifo_multiply:multiply|b_mat[16][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.198     ; 22.884     ;
; -22.064 ; fifo_multiply:multiply|b_mat[56][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.193     ; 22.889     ;
; -22.063 ; fifo_multiply:multiply|b_mat[38][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.187     ; 22.894     ;
; -22.062 ; fifo_multiply:multiply|b_mat[49][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.150     ; 22.930     ;
; -22.060 ; fifo_multiply:multiply|b_mat[61][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.225     ; 22.853     ;
; -22.059 ; fifo_multiply:multiply|b_mat[53][28] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.194     ; 22.883     ;
; -22.059 ; fifo_multiply:multiply|b_mat[5][26]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.233      ; 23.310     ;
; -22.058 ; fifo_multiply:multiply|b_mat[61][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.253      ; 23.329     ;
; -22.058 ; fifo_multiply:multiply|b_mat[2][15]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.259      ; 23.335     ;
; -22.055 ; fifo_multiply:multiply|b_mat[58][30] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.216     ; 22.857     ;
; -22.042 ; fifo_multiply:multiply|b_mat[5][23]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.171     ; 22.889     ;
; -22.035 ; fifo_multiply:multiply|b_mat[36][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.227     ; 22.826     ;
; -22.034 ; fifo_multiply:multiply|b_mat[18][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.223      ; 23.275     ;
; -22.031 ; fifo_multiply:multiply|b_mat[11][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.248     ; 22.801     ;
; -22.030 ; fifo_multiply:multiply|b_mat[20][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.240     ; 22.808     ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rd_clk'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.916 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.497      ;
; -5.901 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.511      ;
; -5.853 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[13][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.411     ; 6.440      ;
; -5.847 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.457      ;
; -5.808 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.409      ;
; -5.804 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[18][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.408     ; 6.394      ;
; -5.786 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.396      ;
; -5.782 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[57][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.009     ; 6.771      ;
; -5.781 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.362      ;
; -5.781 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[18][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.412     ; 6.367      ;
; -5.770 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.371      ;
; -5.764 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.418     ; 6.344      ;
; -5.759 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[1][9]   ; rd_clk       ; rd_clk      ; 1.000        ; 0.035      ; 6.792      ;
; -5.759 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.340      ;
; -5.756 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.411     ; 6.343      ;
; -5.750 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.381     ; 6.367      ;
; -5.749 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.414     ; 6.333      ;
; -5.743 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.381     ; 6.360      ;
; -5.741 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.016      ; 6.755      ;
; -5.737 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[40][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.365     ; 6.370      ;
; -5.735 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[29][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.412     ; 6.321      ;
; -5.734 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.414     ; 6.318      ;
; -5.732 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.414     ; 6.316      ;
; -5.727 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.328      ;
; -5.716 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.297      ;
; -5.712 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.322      ;
; -5.711 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.381     ; 6.328      ;
; -5.703 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.304      ;
; -5.693 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[40][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.365     ; 6.326      ;
; -5.692 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[56][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.010      ; 6.700      ;
; -5.688 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 6.340      ;
; -5.687 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.297      ;
; -5.686 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[9][29]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.389     ; 6.295      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.685 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][12] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.628      ;
; -5.681 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.282      ;
; -5.681 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.024      ; 6.703      ;
; -5.680 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[11][30] ; rd_clk       ; rd_clk      ; 1.000        ; -0.422     ; 6.256      ;
; -5.680 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.261      ;
; -5.672 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[4][2]   ; rd_clk       ; rd_clk      ; 1.000        ; -0.369     ; 6.301      ;
; -5.669 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][28] ; rd_clk       ; rd_clk      ; 1.000        ; -0.008     ; 6.659      ;
; -5.666 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.395     ; 6.269      ;
; -5.665 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.246      ;
; -5.665 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[44][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.428     ; 6.235      ;
; -5.662 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[31][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.033      ; 6.693      ;
; -5.660 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[47][20] ; rd_clk       ; rd_clk      ; 1.000        ; 0.031      ; 6.689      ;
; -5.659 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[42][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.365     ; 6.292      ;
; -5.659 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[21][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.393     ; 6.264      ;
; -5.658 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][20] ; rd_clk       ; rd_clk      ; 1.000        ; -0.025     ; 6.631      ;
; -5.657 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[57][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.009     ; 6.646      ;
; -5.654 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[34][26] ; rd_clk       ; rd_clk      ; 1.000        ; -0.345     ; 6.307      ;
; -5.653 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[42][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.393     ; 6.258      ;
; -5.648 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[49][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.008     ; 6.638      ;
; -5.645 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.012      ; 6.655      ;
; -5.641 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.018      ; 6.657      ;
; -5.638 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.381     ; 6.255      ;
; -5.636 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.023      ; 6.657      ;
; -5.634 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][29] ; rd_clk       ; rd_clk      ; 1.000        ; -0.008     ; 6.624      ;
; -5.633 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 6.285      ;
; -5.632 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[47][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.066      ; 6.696      ;
; -5.632 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[34][31] ; rd_clk       ; rd_clk      ; 1.000        ; -0.345     ; 6.285      ;
; -5.629 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[22][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 6.626      ;
; -5.627 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[0][19]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.369     ; 6.256      ;
; -5.626 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.207      ;
; -5.625 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[37][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.356     ; 6.267      ;
; -5.620 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[50][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.416     ; 6.202      ;
; -5.620 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.230      ;
; -5.616 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[44][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.416     ; 6.198      ;
; -5.613 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][30] ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.223      ;
; -5.613 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.397     ; 6.214      ;
; -5.613 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[7][9]   ; rd_clk       ; rd_clk      ; 1.000        ; 0.000      ; 6.611      ;
; -5.610 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[29][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.412     ; 6.196      ;
; -5.610 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[21][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.393     ; 6.215      ;
; -5.608 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[51][2]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.015      ; 6.621      ;
; -5.606 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.388     ; 6.216      ;
; -5.605 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.411     ; 6.192      ;
; -5.605 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 6.257      ;
; -5.604 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[14][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.008      ; 6.610      ;
; -5.601 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[49][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.017     ; 6.582      ;
; -5.600 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[43][1]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.034      ; 6.632      ;
; -5.599 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[54][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.002      ; 6.599      ;
; -5.598 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[2][19]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.369     ; 6.227      ;
; -5.597 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[55][29] ; rd_clk       ; rd_clk      ; 1.000        ; 0.025      ; 6.620      ;
; -5.591 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][20] ; rd_clk       ; rd_clk      ; 1.000        ; 0.007      ; 6.596      ;
; -5.590 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.023      ; 6.611      ;
; -5.588 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.417     ; 6.169      ;
; -5.586 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][26] ; rd_clk       ; rd_clk      ; 1.000        ; -0.008     ; 6.576      ;
; -5.584 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[38][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.008     ; 6.574      ;
; -5.583 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[55][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.003     ; 6.578      ;
; -5.578 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.025      ; 6.601      ;
; -5.578 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[48][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.377     ; 6.199      ;
; -5.577 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[2][31]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.368     ; 6.207      ;
; -5.576 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.519      ;
; -5.576 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.519      ;
; -5.576 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.519      ;
; -5.576 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 6.519      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rd_clk'                                                                                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; fifo:c_fifo|Mux31~0               ; fifo:c_fifo|Mux31~0                                                                                     ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; fifo:b_fifo|Mux0~0                ; fifo:b_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; fifo_multiply:multiply|a_ready    ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|state_a_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fifo_multiply:multiply|b_ready    ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:b_fifo|rd_addr[5]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:b_fifo|rd_addr[2]            ; fifo:b_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|state_b_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; fifo:a_fifo|Mux0~0                ; fifo:a_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|rd_addr[2]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|rd_addr[5]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.471 ; fifo_multiply:multiply|b_index[5] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.737      ;
; 0.472 ; fifo_multiply:multiply|a_index[5] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.739      ;
; 0.679 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.946      ;
; 0.681 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.948      ;
; 0.683 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.950      ;
; 0.693 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.960      ;
; 0.693 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.959      ;
; 0.694 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.960      ;
; 0.694 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.960      ;
; 0.699 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.965      ;
; 0.707 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.974      ;
; 0.720 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.986      ;
; 0.738 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.004      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.745 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.012      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.768 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.034      ;
; 0.875 ; fifo:b_fifo|rd_addr[4]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.141      ;
; 0.894 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.013     ; 1.103      ;
; 0.901 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.184      ;
; 0.901 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.166      ;
; 0.917 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.182      ;
; 0.920 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.013     ; 1.129      ;
; 0.942 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.209      ;
; 0.967 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.077      ; 1.230      ;
; 0.997 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.264      ;
; 1.000 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.267      ;
; 1.008 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.275      ;
; 1.011 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.278      ;
; 1.011 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.277      ;
; 1.011 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.277      ;
; 1.013 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.280      ;
; 1.016 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.283      ;
; 1.020 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.287      ;
; 1.021 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.287      ;
; 1.023 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.013     ; 1.232      ;
; 1.024 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.290      ;
; 1.026 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.292      ;
; 1.029 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.295      ;
; 1.031 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.297      ;
; 1.048 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.013     ; 1.257      ;
; 1.090 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.373      ;
; 1.093 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.376      ;
; 1.098 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.381      ;
; 1.105 ; fifo:a_fifo|Mux0~17               ; fifo_multiply:multiply|a_mat[48][15]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.192      ; 1.523      ;
; 1.111 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.378      ;
; 1.114 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.451      ;
; 1.115 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.452      ;
; 1.115 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.452      ;
; 1.116 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.453      ;
; 1.116 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.453      ;
; 1.116 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.453      ;
; 1.117 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.454      ;
; 1.117 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.013     ; 1.326      ;
; 1.118 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.385      ;
; 1.121 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.388      ;
; 1.123 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.390      ;
; 1.125 ; fifo:a_fifo|Mux0~20               ; fifo_multiply:multiply|a_mat[63][12]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.175      ; 1.526      ;
; 1.132 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.398      ;
; 1.132 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.398      ;
; 1.134 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.401      ;
; 1.137 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.404      ;
; 1.137 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.403      ;
; 1.142 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.409      ;
; 1.150 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.416      ;
; 1.152 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.418      ;
; 1.155 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.421      ;
; 1.196 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.479      ;
; 1.201 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.484      ;
; 1.238 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.575      ;
; 1.239 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.576      ;
; 1.239 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.111      ; 1.576      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wr_clk'                                                                                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:b_fifo|wr_addr[5]            ; fifo:b_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:b_fifo|wr_addr[4]            ; fifo:b_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.669      ;
; 0.407 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.435      ; 1.064      ;
; 0.412 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.435      ; 1.069      ;
; 0.421 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 0.702      ;
; 0.480 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 0.745      ;
; 0.487 ; fifo_multiply:multiply|j[5]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.754      ;
; 0.631 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 0.912      ;
; 0.641 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 0.922      ;
; 0.678 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.945      ;
; 0.684 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.951      ;
; 0.704 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.099      ; 0.989      ;
; 0.705 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.972      ;
; 0.707 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.974      ;
; 0.723 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.443      ; 1.388      ;
; 0.727 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.435      ; 1.384      ;
; 0.791 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.027      ; 1.040      ;
; 0.796 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.027      ; 1.045      ;
; 0.810 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.027      ; 1.059      ;
; 0.855 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; 0.080      ; 1.121      ;
; 0.948 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.229      ;
; 0.968 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.249      ;
; 0.991 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.272      ;
; 0.996 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.263      ;
; 1.008 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.289      ;
; 1.011 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.278      ;
; 1.016 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.283      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.021 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.475      ; 1.682      ;
; 1.022 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.289      ;
; 1.034 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.301      ;
; 1.039 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.320      ;
; 1.048 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.441      ; 1.711      ;
; 1.048 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.443      ; 1.713      ;
; 1.066 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.347      ;
; 1.069 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.350      ;
; 1.111 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.393      ;
; 1.117 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.384      ;
; 1.117 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.398      ;
; 1.122 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.389      ;
; 1.126 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.407      ;
; 1.126 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.407      ;
; 1.126 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.407      ;
; 1.126 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.407      ;
; 1.129 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.410      ;
; 1.134 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.415      ;
; 1.137 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.404      ;
; 1.143 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.410      ;
; 1.165 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; -0.300     ; 1.051      ;
; 1.179 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; -0.300     ; 1.065      ;
; 1.181 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.027      ; 1.430      ;
; 1.198 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 1.463      ;
; 1.238 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.519      ;
; 1.243 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.510      ;
; 1.255 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.536      ;
; 1.265 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.077      ; 1.528      ;
; 1.299 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 1.564      ;
; 1.307 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.574      ;
; 1.309 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.590      ;
; 1.311 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.595      ;
; 1.312 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.596      ;
; 1.334 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.441      ; 1.997      ;
; 1.347 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.443      ; 2.012      ;
; 1.359 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.435      ; 2.016      ;
; 1.391 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.658      ;
; 1.391 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.079      ; 1.656      ;
; 1.393 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.674      ;
; 1.398 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.679      ;
; 1.417 ; fifo:c_fifo|wr_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.027      ; 1.666      ;
; 1.425 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.077      ; 1.688      ;
; 1.434 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.077      ; 1.697      ;
; 1.444 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.333     ; 1.297      ;
; 1.448 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.732      ;
; 1.449 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.333     ; 1.302      ;
; 1.449 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.443      ; 2.114      ;
; 1.449 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.730      ;
; 1.449 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.730      ;
; 1.449 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.730      ;
; 1.449 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.730      ;
; 1.449 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.095      ; 1.730      ;
; 1.482 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.766      ;
; 1.483 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.767      ;
; 1.487 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; -0.300     ; 1.373      ;
; 1.491 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.098      ; 1.775      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rd_clk'                                                                                                                                 ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; rd_clk ; Rise       ; rd_clk                                                                                                  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|Mux0~0                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|Mux0~0                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|Mux31~0                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[3]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[4]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[5]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][10]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][11]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][12]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][13]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][14]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][15]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][16]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][17]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][18]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][19]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][20]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][21]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][22]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][23]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][24]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][25]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][26]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][27]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][28]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][29]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][30]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][31]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][4]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][5]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][6]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][7]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][8]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][9]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][10]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][11]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][12]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][13]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][14]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][15]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][16]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][17]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][18]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][19]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][20]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][21]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][22]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][23]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][24]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][25]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][26]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][27]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][28]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][29]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][30]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][31]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][4]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][5]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][6]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][7]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][8]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][9]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][10]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][11]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][12]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][13]                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'wr_clk'                                                                                                                                 ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; wr_clk ; Rise       ; wr_clk                                                                                                  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~1                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~10                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~11                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~12                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~13                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~14                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~15                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~16                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~17                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~18                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~19                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~2                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~20                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~21                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~22                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~23                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~24                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~25                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~26                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~27                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~28                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~29                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~3                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~30                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~31                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~32                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~4                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~5                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~6                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~7                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~8                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~9                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~1                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~10                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~11                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~12                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~13                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~14                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~15                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~16                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~17                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~18                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~19                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~2                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~20                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~21                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~22                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~23                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~24                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~25                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~26                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~27                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~28                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~29                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~3                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~30                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~31                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~32                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~4                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~5                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~6                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~7                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~8                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~9                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~1                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~10                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~11                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~12                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~13                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~14                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~15                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~16                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~17                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~18                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~19                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~2                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~20                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~21                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 1.183 ; 1.144 ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; 5.623 ; 5.766 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; 2.214 ; 2.671 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; 1.788 ; 2.227 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; 1.688 ; 2.075 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; 1.960 ; 2.395 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; 1.531 ; 1.930 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; 2.155 ; 2.607 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; 1.469 ; 1.894 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; 1.812 ; 2.190 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; 1.538 ; 1.926 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; 1.545 ; 1.951 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; 1.369 ; 1.764 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; 1.591 ; 2.057 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; 2.214 ; 2.671 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; 2.135 ; 2.591 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; 1.988 ; 2.475 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; 1.511 ; 1.906 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; 1.310 ; 1.749 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; 1.659 ; 2.089 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; 1.603 ; 2.004 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; 1.866 ; 2.283 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; 1.326 ; 1.689 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; 1.991 ; 2.395 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; 1.799 ; 2.182 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; 1.657 ; 2.031 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; 1.505 ; 1.933 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; 2.086 ; 2.527 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; 1.657 ; 2.033 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; 1.873 ; 2.357 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; 1.638 ; 2.097 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; 1.750 ; 2.108 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; 1.923 ; 2.282 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; 1.355 ; 1.786 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; 2.018 ; 2.416 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; 3.148 ; 3.102 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; 3.495 ; 3.986 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; 1.928 ; 2.372 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; 2.352 ; 2.845 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; 2.464 ; 2.897 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; 2.440 ; 2.844 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; 1.724 ; 2.184 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; 2.074 ; 2.489 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; 2.292 ; 2.733 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; 2.367 ; 2.775 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; 1.588 ; 2.013 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; 1.575 ; 1.988 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; 1.871 ; 2.300 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; 2.055 ; 2.448 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; 2.422 ; 2.828 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; 1.656 ; 2.071 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; 2.469 ; 2.844 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; 1.685 ; 2.108 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; 1.682 ; 2.095 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; 1.728 ; 2.134 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; 1.755 ; 2.177 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; 3.199 ; 3.688 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; 1.873 ; 2.300 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; 3.495 ; 3.986 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; 2.301 ; 2.737 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; 2.260 ; 2.682 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; 2.732 ; 3.160 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; 2.304 ; 2.709 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; 2.131 ; 2.605 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; 2.896 ; 3.423 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; 2.326 ; 2.745 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; 2.686 ; 3.174 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; 2.452 ; 2.914 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; 2.103 ; 2.571 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; 4.967 ; 5.382 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; 3.715 ; 3.805 ; Rise       ; wr_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 0.131  ; 0.099  ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; -1.214 ; -1.350 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; -0.687 ; -1.053 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; -0.758 ; -1.189 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; -1.017 ; -1.442 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; -1.081 ; -1.500 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; -0.840 ; -1.222 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; -1.532 ; -1.976 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; -0.886 ; -1.290 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; -1.309 ; -1.652 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; -0.687 ; -1.053 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; -0.912 ; -1.317 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; -0.785 ; -1.171 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; -1.100 ; -1.484 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; -1.714 ; -2.158 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; -1.144 ; -1.535 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; -1.069 ; -1.485 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; -0.807 ; -1.186 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; -0.713 ; -1.150 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; -1.041 ; -1.468 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; -0.778 ; -1.155 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; -1.048 ; -1.458 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; -0.716 ; -1.073 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; -0.761 ; -1.184 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; -0.777 ; -1.150 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; -0.806 ; -1.194 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; -0.858 ; -1.270 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; -1.104 ; -1.578 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; -0.997 ; -1.366 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; -1.295 ; -1.755 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; -0.817 ; -1.259 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; -0.730 ; -1.094 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; -1.122 ; -1.501 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; -0.750 ; -1.174 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; -1.160 ; -1.528 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; -0.493 ; -0.481 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; -0.664 ; -1.083 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; -0.774 ; -1.212 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; -1.374 ; -1.841 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; -1.515 ; -1.934 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; -1.343 ; -1.735 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; -1.154 ; -1.598 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; -0.952 ; -1.350 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; -1.119 ; -1.532 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; -0.938 ; -1.364 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; -0.711 ; -1.145 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; -0.996 ; -1.423 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; -0.708 ; -1.122 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; -0.927 ; -1.317 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; -1.566 ; -1.964 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; -1.182 ; -1.571 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; -1.672 ; -2.057 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; -0.664 ; -1.083 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; -0.801 ; -1.190 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; -0.743 ; -1.128 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; -1.229 ; -1.634 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; -1.965 ; -2.431 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; -1.281 ; -1.689 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; -2.104 ; -2.610 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; -1.787 ; -2.206 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; -1.378 ; -1.767 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; -1.614 ; -2.045 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; -1.079 ; -1.482 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; -1.408 ; -1.872 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; -1.862 ; -2.305 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; -1.091 ; -1.529 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; -1.122 ; -1.597 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; -1.676 ; -2.124 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; -1.078 ; -1.525 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; -1.556 ; -2.014 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; -0.526 ; -0.666 ; Rise       ; wr_clk          ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; a_full      ; rd_clk     ; 11.826 ; 11.842 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 11.133 ; 11.170 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 16.234 ; 16.235 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 12.544 ; 12.518 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 13.880 ; 13.909 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 12.940 ; 12.868 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 13.224 ; 13.175 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 12.913 ; 12.856 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 13.940 ; 13.846 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 13.927 ; 13.978 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 12.577 ; 12.443 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 14.654 ; 14.709 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 12.643 ; 12.583 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 12.148 ; 12.060 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 13.362 ; 13.340 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 12.437 ; 12.328 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 13.644 ; 13.634 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 14.051 ; 14.135 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 13.518 ; 13.610 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 13.811 ; 13.753 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 12.573 ; 12.517 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 13.086 ; 12.939 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 14.376 ; 14.291 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 12.498 ; 12.426 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 14.854 ; 14.652 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 12.631 ; 12.634 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 13.816 ; 13.621 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 14.590 ; 14.420 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 13.058 ; 12.970 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 16.234 ; 16.235 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 13.491 ; 13.387 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 12.779 ; 12.745 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 14.455 ; 14.360 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 15.091 ; 14.952 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 12.397 ; 12.325 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 12.298 ; 12.211 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 11.824 ; 11.832 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 11.898 ; 12.002 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 14.988 ; 14.920 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 12.292 ; 12.177 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 12.471 ; 12.447 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 11.586 ; 11.497 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 13.078 ; 13.028 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 12.168 ; 12.093 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 13.038 ; 12.925 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 13.015 ; 13.045 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 12.431 ; 12.296 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 14.285 ; 14.362 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 12.171 ; 12.049 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 12.002 ; 11.913 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 12.602 ; 12.543 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 12.291 ; 12.181 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 13.273 ; 13.230 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 13.655 ; 13.709 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 13.212 ; 13.283 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 11.747 ; 11.632 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 11.397 ; 11.353 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 12.940 ; 12.792 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 13.755 ; 13.593 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 12.163 ; 12.076 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 14.708 ; 14.505 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 11.751 ; 11.704 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 13.670 ; 13.474 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 13.925 ; 13.754 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 11.810 ; 11.714 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 14.988 ; 14.920 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 11.514 ; 11.396 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 12.036 ; 12.010 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 13.490 ; 13.333 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 13.583 ; 13.433 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 12.251 ; 12.178 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 12.166 ; 12.041 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 7.625  ; 7.684  ; Rise       ; wr_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; a_full      ; rd_clk     ; 10.310 ; 10.409 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 9.821  ; 9.872  ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 9.351  ; 9.378  ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 10.001 ; 9.949  ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 10.441 ; 10.456 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 9.560  ; 9.515  ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 10.459 ; 10.447 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 9.562  ; 9.525  ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 10.521 ; 10.431 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 10.500 ; 10.547 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 10.291 ; 10.257 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 11.809 ; 11.959 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 9.887  ; 9.829  ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 9.727  ; 9.699  ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 10.450 ; 10.488 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 10.013 ; 9.964  ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 10.649 ; 10.633 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 11.070 ; 11.151 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 10.881 ; 11.043 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 10.056 ; 9.972  ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 9.351  ; 9.378  ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 10.329 ; 10.223 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 11.911 ; 11.759 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 10.331 ; 10.324 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 12.018 ; 11.862 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 9.976  ; 9.936  ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 10.870 ; 10.728 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 11.726 ; 11.584 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 9.794  ; 9.737  ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 12.799 ; 12.819 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 9.633  ; 9.552  ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 9.511  ; 9.490  ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 11.652 ; 11.506 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 11.046 ; 10.920 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 9.504  ; 9.482  ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 11.189 ; 11.155 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 10.165 ; 10.203 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 10.272 ; 10.312 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 8.100  ; 8.134  ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 9.035  ; 9.038  ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 9.857  ; 9.939  ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 8.563  ; 8.587  ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 9.251  ; 9.272  ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 8.455  ; 8.495  ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 9.896  ; 9.878  ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 9.833  ; 9.970  ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 9.121  ; 9.079  ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 10.496 ; 10.680 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 8.961  ; 8.969  ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 8.673  ; 8.708  ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 9.341  ; 9.364  ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 9.361  ; 9.366  ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 9.319  ; 9.358  ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 9.902  ; 10.009 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 9.671  ; 9.841  ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 8.693  ; 8.683  ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 9.160  ; 9.177  ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 9.994  ; 9.891  ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 10.030 ; 9.952  ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 8.723  ; 8.732  ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 10.819 ; 10.682 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 8.100  ; 8.134  ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 10.489 ; 10.390 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 10.415 ; 10.328 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 10.014 ; 9.961  ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 12.046 ; 12.105 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 9.088  ; 9.118  ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 8.707  ; 8.741  ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 10.188 ; 10.116 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 11.387 ; 11.315 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 9.891  ; 9.869  ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 10.998 ; 10.975 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 7.366  ; 7.421  ; Rise       ; wr_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; c_rd_en    ; c_dout[0]   ; 10.296 ;    ;    ; 10.326 ;
; c_rd_en    ; c_dout[1]   ; 10.475 ;    ;    ; 10.596 ;
; c_rd_en    ; c_dout[2]   ; 9.590  ;    ;    ; 9.646  ;
; c_rd_en    ; c_dout[3]   ; 11.082 ;    ;    ; 11.177 ;
; c_rd_en    ; c_dout[4]   ; 10.172 ;    ;    ; 10.242 ;
; c_rd_en    ; c_dout[5]   ; 11.042 ;    ;    ; 11.074 ;
; c_rd_en    ; c_dout[6]   ; 11.019 ;    ;    ; 11.194 ;
; c_rd_en    ; c_dout[7]   ; 10.435 ;    ;    ; 10.445 ;
; c_rd_en    ; c_dout[8]   ; 12.289 ;    ;    ; 12.511 ;
; c_rd_en    ; c_dout[9]   ; 10.175 ;    ;    ; 10.198 ;
; c_rd_en    ; c_dout[10]  ; 10.006 ;    ;    ; 10.062 ;
; c_rd_en    ; c_dout[11]  ; 10.606 ;    ;    ; 10.692 ;
; c_rd_en    ; c_dout[12]  ; 10.295 ;    ;    ; 10.330 ;
; c_rd_en    ; c_dout[13]  ; 11.277 ;    ;    ; 11.379 ;
; c_rd_en    ; c_dout[14]  ; 11.659 ;    ;    ; 11.858 ;
; c_rd_en    ; c_dout[15]  ; 11.216 ;    ;    ; 11.432 ;
; c_rd_en    ; c_dout[16]  ; 9.751  ;    ;    ; 9.781  ;
; c_rd_en    ; c_dout[17]  ; 9.401  ;    ;    ; 9.502  ;
; c_rd_en    ; c_dout[18]  ; 10.944 ;    ;    ; 10.941 ;
; c_rd_en    ; c_dout[19]  ; 11.759 ;    ;    ; 11.742 ;
; c_rd_en    ; c_dout[20]  ; 10.167 ;    ;    ; 10.225 ;
; c_rd_en    ; c_dout[21]  ; 12.712 ;    ;    ; 12.654 ;
; c_rd_en    ; c_dout[22]  ; 9.755  ;    ;    ; 9.853  ;
; c_rd_en    ; c_dout[23]  ; 11.674 ;    ;    ; 11.623 ;
; c_rd_en    ; c_dout[24]  ; 11.929 ;    ;    ; 11.903 ;
; c_rd_en    ; c_dout[25]  ; 9.814  ;    ;    ; 9.863  ;
; c_rd_en    ; c_dout[26]  ; 12.992 ;    ;    ; 13.069 ;
; c_rd_en    ; c_dout[27]  ; 9.518  ;    ;    ; 9.545  ;
; c_rd_en    ; c_dout[28]  ; 10.040 ;    ;    ; 10.159 ;
; c_rd_en    ; c_dout[29]  ; 11.494 ;    ;    ; 11.482 ;
; c_rd_en    ; c_dout[30]  ; 11.587 ;    ;    ; 11.582 ;
; c_rd_en    ; c_dout[31]  ; 10.255 ;    ;    ; 10.327 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; c_rd_en    ; c_dout[0]   ; 9.861  ;    ;    ; 9.882  ;
; c_rd_en    ; c_dout[1]   ; 10.031 ;    ;    ; 10.139 ;
; c_rd_en    ; c_dout[2]   ; 9.107  ;    ;    ; 9.147  ;
; c_rd_en    ; c_dout[3]   ; 10.545 ;    ;    ; 10.632 ;
; c_rd_en    ; c_dout[4]   ; 9.648  ;    ;    ; 9.719  ;
; c_rd_en    ; c_dout[5]   ; 10.575 ;    ;    ; 10.598 ;
; c_rd_en    ; c_dout[6]   ; 10.556 ;    ;    ; 10.716 ;
; c_rd_en    ; c_dout[7]   ; 9.994  ;    ;    ; 9.997  ;
; c_rd_en    ; c_dout[8]   ; 11.788 ;    ;    ; 11.992 ;
; c_rd_en    ; c_dout[9]   ; 9.744  ;    ;    ; 9.760  ;
; c_rd_en    ; c_dout[10]  ; 9.583  ;    ;    ; 9.629  ;
; c_rd_en    ; c_dout[11]  ; 10.153 ;    ;    ; 10.228 ;
; c_rd_en    ; c_dout[12]  ; 9.861  ;    ;    ; 9.887  ;
; c_rd_en    ; c_dout[13]  ; 10.734 ;    ;    ; 10.828 ;
; c_rd_en    ; c_dout[14]  ; 11.153 ;    ;    ; 11.344 ;
; c_rd_en    ; c_dout[15]  ; 10.742 ;    ;    ; 10.942 ;
; c_rd_en    ; c_dout[16]  ; 9.336  ;    ;    ; 9.356  ;
; c_rd_en    ; c_dout[17]  ; 8.961  ;    ;    ; 9.045  ;
; c_rd_en    ; c_dout[18]  ; 10.410 ;    ;    ; 10.404 ;
; c_rd_en    ; c_dout[19]  ; 11.264 ;    ;    ; 11.239 ;
; c_rd_en    ; c_dout[20]  ; 9.737  ;    ;    ; 9.784  ;
; c_rd_en    ; c_dout[21]  ; 12.109 ;    ;    ; 12.051 ;
; c_rd_en    ; c_dout[22]  ; 9.342  ;    ;    ; 9.428  ;
; c_rd_en    ; c_dout[23]  ; 11.096 ;    ;    ; 11.049 ;
; c_rd_en    ; c_dout[24]  ; 11.357 ;    ;    ; 11.329 ;
; c_rd_en    ; c_dout[25]  ; 9.336  ;    ;    ; 9.372  ;
; c_rd_en    ; c_dout[26]  ; 12.502 ;    ;    ; 12.572 ;
; c_rd_en    ; c_dout[27]  ; 9.113  ;    ;    ; 9.132  ;
; c_rd_en    ; c_dout[28]  ; 9.544  ;    ;    ; 9.654  ;
; c_rd_en    ; c_dout[29]  ; 11.008 ;    ;    ; 10.989 ;
; c_rd_en    ; c_dout[30]  ; 11.099 ;    ;    ; 11.086 ;
; c_rd_en    ; c_dout[31]  ; 9.727  ;    ;    ; 9.800  ;
+------------+-------------+--------+----+----+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 45.01 MHz  ; 45.01 MHz       ; wr_clk     ;      ;
; 157.38 MHz ; 157.38 MHz      ; rd_clk     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; wr_clk ; -21.215 ; -1016.082       ;
; rd_clk ; -5.354  ; -18326.947      ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; rd_clk ; 0.338 ; 0.000            ;
; wr_clk ; 0.354 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; rd_clk ; -3.000 ; -5321.852                      ;
; wr_clk ; -3.000 ; -191.321                       ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                                                          ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.215 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.225      ; 22.470     ;
; -21.058 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.225      ; 22.313     ;
; -20.624 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.289      ; 21.912     ;
; -20.467 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.289      ; 21.755     ;
; -20.464 ; fifo_multiply:multiply|b_mat[13][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.228      ; 21.702     ;
; -20.405 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.324      ; 21.728     ;
; -20.399 ; fifo_multiply:multiply|b_mat[36][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.221     ; 21.188     ;
; -20.396 ; fifo_multiply:multiply|b_mat[41][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.232     ; 21.174     ;
; -20.386 ; fifo_multiply:multiply|b_mat[45][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.203      ; 21.599     ;
; -20.381 ; fifo_multiply:multiply|b_mat[58][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.234      ; 21.625     ;
; -20.375 ; fifo_multiply:multiply|b_mat[36][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.221     ; 21.164     ;
; -20.368 ; fifo_multiply:multiply|b_mat[29][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.229      ; 21.607     ;
; -20.341 ; fifo_multiply:multiply|b_mat[16][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.175     ; 21.176     ;
; -20.331 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.324      ; 21.654     ;
; -20.299 ; fifo_multiply:multiply|b_mat[26][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.229      ; 21.538     ;
; -20.265 ; fifo_multiply:multiply|b_mat[41][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.232     ; 21.043     ;
; -20.265 ; fifo_multiply:multiply|b_mat[10][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.191      ; 21.466     ;
; -20.261 ; fifo_multiply:multiply|b_mat[42][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.206      ; 21.477     ;
; -20.259 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.289      ; 21.547     ;
; -20.251 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.324      ; 21.574     ;
; -20.242 ; fifo_multiply:multiply|b_mat[34][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.196      ; 21.448     ;
; -20.240 ; fifo_multiply:multiply|b_mat[20][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.220     ; 21.030     ;
; -20.233 ; fifo_multiply:multiply|b_mat[8][4]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.200     ; 21.043     ;
; -20.229 ; fifo_multiply:multiply|b_mat[45][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.203      ; 21.442     ;
; -20.225 ; fifo_multiply:multiply|b_mat[34][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.196      ; 21.431     ;
; -20.222 ; fifo_multiply:multiply|b_mat[45][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.203      ; 21.435     ;
; -20.220 ; fifo_multiply:multiply|b_mat[37][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.213     ; 21.017     ;
; -20.220 ; fifo_multiply:multiply|b_mat[26][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.230      ; 21.460     ;
; -20.213 ; fifo_multiply:multiply|b_mat[2][3]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.209      ; 21.432     ;
; -20.212 ; fifo_multiply:multiply|b_mat[51][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.182     ; 21.040     ;
; -20.201 ; fifo_multiply:multiply|b_mat[34][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.213     ; 20.998     ;
; -20.200 ; fifo_multiply:multiply|b_mat[34][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.208     ; 21.002     ;
; -20.193 ; fifo_multiply:multiply|b_mat[27][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.164     ; 21.039     ;
; -20.191 ; fifo_multiply:multiply|b_mat[50][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.218      ; 21.419     ;
; -20.188 ; fifo_multiply:multiply|b_mat[41][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.232     ; 20.966     ;
; -20.187 ; fifo_multiply:multiply|b_mat[50][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.218      ; 21.415     ;
; -20.186 ; fifo_multiply:multiply|b_mat[2][14]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.228      ; 21.424     ;
; -20.174 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.324      ; 21.497     ;
; -20.174 ; fifo_multiply:multiply|b_mat[58][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.234      ; 21.418     ;
; -20.172 ; fifo_multiply:multiply|b_mat[2][7]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.209      ; 21.391     ;
; -20.170 ; fifo_multiply:multiply|b_mat[58][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.214     ; 20.966     ;
; -20.165 ; fifo_multiply:multiply|b_mat[24][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.194     ; 20.981     ;
; -20.153 ; fifo_multiply:multiply|b_mat[26][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.212      ; 21.375     ;
; -20.147 ; fifo_multiply:multiply|b_mat[11][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.240     ; 20.917     ;
; -20.143 ; fifo_multiply:multiply|b_mat[48][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.159     ; 20.994     ;
; -20.137 ; fifo_multiply:multiply|b_mat[5][23]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.164     ; 20.983     ;
; -20.134 ; fifo_multiply:multiply|b_mat[10][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.232      ; 21.376     ;
; -20.130 ; fifo_multiply:multiply|b_mat[27][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.164     ; 20.976     ;
; -20.124 ; fifo_multiply:multiply|b_mat[50][28] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.213     ; 20.921     ;
; -20.122 ; fifo_multiply:multiply|b_mat[42][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.206      ; 21.338     ;
; -20.122 ; fifo_multiply:multiply|b_mat[21][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.219     ; 20.913     ;
; -20.121 ; fifo_multiply:multiply|b_mat[48][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.139     ; 20.992     ;
; -20.121 ; fifo_multiply:multiply|b_mat[27][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.199     ; 20.932     ;
; -20.120 ; fifo_multiply:multiply|b_mat[45][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.168     ; 20.962     ;
; -20.118 ; fifo_multiply:multiply|b_mat[8][30]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.134     ; 20.994     ;
; -20.116 ; fifo_multiply:multiply|b_mat[58][7]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.234      ; 21.360     ;
; -20.114 ; fifo_multiply:multiply|b_mat[49][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.161     ; 20.963     ;
; -20.109 ; fifo_multiply:multiply|b_mat[50][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.213     ; 20.906     ;
; -20.106 ; fifo_multiply:multiply|b_mat[11][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.240     ; 20.876     ;
; -20.103 ; fifo_multiply:multiply|b_mat[53][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.213      ; 21.326     ;
; -20.102 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.289      ; 21.390     ;
; -20.095 ; fifo_multiply:multiply|b_mat[21][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.235      ; 21.340     ;
; -20.095 ; fifo_multiply:multiply|b_mat[56][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.191     ; 20.914     ;
; -20.093 ; fifo_multiply:multiply|b_mat[51][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.182     ; 20.921     ;
; -20.092 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~6                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.289      ; 21.380     ;
; -20.090 ; fifo_multiply:multiply|b_mat[52][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.210     ; 20.890     ;
; -20.089 ; fifo_multiply:multiply|b_mat[16][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.195     ; 20.904     ;
; -20.088 ; fifo_multiply:multiply|b_mat[24][11] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.136     ; 20.962     ;
; -20.086 ; fifo_multiply:multiply|b_mat[40][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.206      ; 21.302     ;
; -20.083 ; fifo_multiply:multiply|b_mat[44][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.245      ; 21.338     ;
; -20.082 ; fifo_multiply:multiply|b_mat[10][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.210      ; 21.302     ;
; -20.080 ; fifo_multiply:multiply|b_mat[17][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.186     ; 20.904     ;
; -20.076 ; fifo_multiply:multiply|b_mat[26][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.229      ; 21.315     ;
; -20.074 ; fifo_multiply:multiply|b_mat[45][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.228      ; 21.312     ;
; -20.074 ; fifo_multiply:multiply|b_mat[53][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.213      ; 21.297     ;
; -20.073 ; fifo_multiply:multiply|b_mat[16][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.195     ; 20.888     ;
; -20.071 ; fifo_multiply:multiply|b_mat[50][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.218      ; 21.299     ;
; -20.066 ; fifo_multiply:multiply|b_mat[53][28] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.191     ; 20.885     ;
; -20.066 ; fifo_multiply:multiply|b_mat[32][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.204     ; 20.872     ;
; -20.064 ; fifo_multiply:multiply|b_mat[61][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.184     ; 20.890     ;
; -20.062 ; fifo_multiply:multiply|b_mat[32][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.204     ; 20.868     ;
; -20.062 ; fifo_multiply:multiply|b_mat[21][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.219     ; 20.853     ;
; -20.060 ; fifo_multiply:multiply|b_mat[60][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.200     ; 20.870     ;
; -20.059 ; fifo_multiply:multiply|b_mat[36][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.221     ; 20.848     ;
; -20.058 ; fifo_multiply:multiply|b_mat[5][26]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.202      ; 21.270     ;
; -20.057 ; fifo_multiply:multiply|b_mat[61][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.222      ; 21.289     ;
; -20.055 ; fifo_multiply:multiply|b_mat[29][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.177     ; 20.888     ;
; -20.053 ; fifo_multiply:multiply|b_mat[18][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.229      ; 21.292     ;
; -20.052 ; fifo_multiply:multiply|b_mat[51][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.182     ; 20.880     ;
; -20.051 ; fifo_multiply:multiply|b_mat[42][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.206      ; 21.267     ;
; -20.048 ; fifo_multiply:multiply|b_mat[5][6]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.202      ; 21.260     ;
; -20.048 ; fifo_multiply:multiply|b_mat[18][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.222      ; 21.280     ;
; -20.047 ; fifo_multiply:multiply|b_mat[2][2]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.209      ; 21.266     ;
; -20.047 ; fifo_multiply:multiply|b_mat[13][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.204      ; 21.261     ;
; -20.042 ; fifo_multiply:multiply|b_mat[29][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.229      ; 21.281     ;
; -20.039 ; fifo_multiply:multiply|b_mat[61][5]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.222      ; 21.271     ;
; -20.039 ; fifo_multiply:multiply|b_mat[49][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.148     ; 20.901     ;
; -20.037 ; fifo_multiply:multiply|b_mat[59][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.181     ; 20.866     ;
; -20.037 ; fifo_multiply:multiply|b_mat[45][21] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.203      ; 21.250     ;
; -20.036 ; fifo_multiply:multiply|j[3]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.225      ; 21.291     ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.354 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.981      ;
; -5.334 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.342     ; 5.991      ;
; -5.302 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[13][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.365     ; 5.936      ;
; -5.289 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.342     ; 5.946      ;
; -5.262 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.910      ;
; -5.257 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[57][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.002      ; 6.258      ;
; -5.247 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[18][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.367     ; 5.879      ;
; -5.243 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.870      ;
; -5.237 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.885      ;
; -5.237 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 5.890      ;
; -5.225 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[18][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.360     ; 5.864      ;
; -5.223 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.850      ;
; -5.220 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.847      ;
; -5.215 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[1][9]   ; rd_clk       ; rd_clk      ; 1.000        ; 0.046      ; 6.260      ;
; -5.212 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.366     ; 5.845      ;
; -5.205 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.030      ; 6.234      ;
; -5.196 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.339     ; 5.856      ;
; -5.194 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.842      ;
; -5.192 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.368     ; 5.823      ;
; -5.192 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.368     ; 5.823      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.191 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][12] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.144      ;
; -5.188 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.339     ; 5.848      ;
; -5.179 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.806      ;
; -5.175 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[40][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.324     ; 5.850      ;
; -5.164 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.812      ;
; -5.161 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.339     ; 5.821      ;
; -5.159 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.368     ; 5.790      ;
; -5.155 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.036      ; 6.190      ;
; -5.154 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.342     ; 5.811      ;
; -5.151 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[56][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.023      ; 6.173      ;
; -5.151 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.342     ; 5.808      ;
; -5.151 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[29][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.367     ; 5.783      ;
; -5.149 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.797      ;
; -5.144 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][28] ; rd_clk       ; rd_clk      ; 1.000        ; 0.003      ; 6.146      ;
; -5.144 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.304     ; 5.839      ;
; -5.143 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[9][29]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.343     ; 5.799      ;
; -5.141 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[11][30] ; rd_clk       ; rd_clk      ; 1.000        ; -0.376     ; 5.764      ;
; -5.139 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[40][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.324     ; 5.814      ;
; -5.137 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.764      ;
; -5.132 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.780      ;
; -5.130 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][20] ; rd_clk       ; rd_clk      ; 1.000        ; -0.011     ; 6.118      ;
; -5.127 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.754      ;
; -5.127 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[57][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.002      ; 6.128      ;
; -5.123 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[47][20] ; rd_clk       ; rd_clk      ; 1.000        ; 0.041      ; 6.163      ;
; -5.121 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.035      ; 6.155      ;
; -5.118 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[34][26] ; rd_clk       ; rd_clk      ; 1.000        ; -0.304     ; 5.813      ;
; -5.118 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[21][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.352     ; 5.765      ;
; -5.117 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[44][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.382     ; 5.734      ;
; -5.116 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[49][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.003      ; 6.118      ;
; -5.112 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][29] ; rd_clk       ; rd_clk      ; 1.000        ; 0.003      ; 6.114      ;
; -5.112 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[42][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.324     ; 5.787      ;
; -5.112 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.030      ; 6.141      ;
; -5.111 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[42][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.349     ; 5.761      ;
; -5.110 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.023      ; 6.132      ;
; -5.104 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[4][2]   ; rd_clk       ; rd_clk      ; 1.000        ; -0.327     ; 5.776      ;
; -5.102 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[31][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.046      ; 6.147      ;
; -5.093 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[22][9]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.010      ; 6.102      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.092 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][12] ; rd_clk       ; rd_clk      ; 1.000        ; -0.046     ; 6.045      ;
; -5.091 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.339     ; 5.751      ;
; -5.087 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[44][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.371     ; 5.715      ;
; -5.086 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[53][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.351     ; 5.734      ;
; -5.084 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[50][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.370     ; 5.713      ;
; -5.083 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[47][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.076      ; 6.158      ;
; -5.083 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.304     ; 5.778      ;
; -5.083 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[29][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.367     ; 5.715      ;
; -5.081 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[34][31] ; rd_clk       ; rd_clk      ; 1.000        ; -0.304     ; 5.776      ;
; -5.080 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][30] ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 5.733      ;
; -5.080 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[51][2]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.028      ; 6.107      ;
; -5.080 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[49][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.005     ; 6.074      ;
; -5.078 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.342     ; 5.735      ;
; -5.077 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[0][19]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.327     ; 5.749      ;
; -5.077 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.372     ; 5.704      ;
; -5.075 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[21][15] ; rd_clk       ; rd_clk      ; 1.000        ; -0.352     ; 5.722      ;
; -5.074 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.366     ; 5.707      ;
; -5.074 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[55][29] ; rd_clk       ; rd_clk      ; 1.000        ; 0.036      ; 6.109      ;
; -5.074 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[7][9]   ; rd_clk       ; rd_clk      ; 1.000        ; 0.010      ; 6.083      ;
; -5.073 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[26][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.346     ; 5.726      ;
; -5.071 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[59][20] ; rd_clk       ; rd_clk      ; 1.000        ; 0.021      ; 6.091      ;
; -5.070 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[63][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.003      ; 6.072      ;
; -5.069 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[28][5]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.329      ; 6.397      ;
; -5.069 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[28][6]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.329      ; 6.397      ;
; -5.067 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[37][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.313     ; 5.753      ;
; -5.066 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[61][24] ; rd_clk       ; rd_clk      ; 1.000        ; 0.035      ; 6.100      ;
; -5.065 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[14][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.018      ; 6.082      ;
; -5.062 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[55][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.008      ; 6.069      ;
; -5.062 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[16][4]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.304     ; 5.757      ;
; -5.060 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[43][1]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.043      ; 6.102      ;
; -5.059 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][18] ; rd_clk       ; rd_clk      ; 1.000        ; -0.089     ; 5.969      ;
; -5.059 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][23] ; rd_clk       ; rd_clk      ; 1.000        ; -0.089     ; 5.969      ;
; -5.059 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][28] ; rd_clk       ; rd_clk      ; 1.000        ; -0.089     ; 5.969      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; fifo:b_fifo|Mux0~0                ; fifo:b_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; fifo:c_fifo|Mux31~0               ; fifo:c_fifo|Mux31~0                                                                                     ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; fifo_multiply:multiply|a_ready    ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|state_a_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.597      ;
; 0.355 ; fifo:a_fifo|Mux0~0                ; fifo:a_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|rd_addr[2]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|rd_addr[5]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo_multiply:multiply|b_ready    ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:b_fifo|rd_addr[5]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:b_fifo|rd_addr[2]            ; fifo:b_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|state_b_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.426 ; fifo_multiply:multiply|a_index[5] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.670      ;
; 0.427 ; fifo_multiply:multiply|b_index[5] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.669      ;
; 0.620 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.864      ;
; 0.621 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.865      ;
; 0.623 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.867      ;
; 0.632 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.876      ;
; 0.633 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.875      ;
; 0.634 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.876      ;
; 0.634 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.876      ;
; 0.637 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.879      ;
; 0.645 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.889      ;
; 0.656 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.898      ;
; 0.672 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.914      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.696 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.940      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 0.959      ;
; 0.809 ; fifo:b_fifo|rd_addr[4]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.051      ;
; 0.827 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.021     ; 1.007      ;
; 0.831 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.089      ;
; 0.832 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.074      ;
; 0.843 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.085      ;
; 0.849 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.021     ; 1.029      ;
; 0.869 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.113      ;
; 0.893 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.069      ; 1.133      ;
; 0.907 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.151      ;
; 0.908 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.152      ;
; 0.910 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.154      ;
; 0.912 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.156      ;
; 0.919 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.163      ;
; 0.920 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.164      ;
; 0.920 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.162      ;
; 0.921 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.163      ;
; 0.921 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.163      ;
; 0.923 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.167      ;
; 0.923 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.165      ;
; 0.925 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.167      ;
; 0.934 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.176      ;
; 0.936 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.178      ;
; 0.944 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.021     ; 1.124      ;
; 0.977 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.021     ; 1.157      ;
; 0.987 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.245      ;
; 1.000 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.258      ;
; 1.002 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.310      ;
; 1.003 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.311      ;
; 1.004 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.312      ;
; 1.004 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.312      ;
; 1.004 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.312      ;
; 1.005 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.313      ;
; 1.006 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.264      ;
; 1.006 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.250      ;
; 1.008 ; fifo:a_fifo|Mux0~17               ; fifo_multiply:multiply|a_mat[48][15]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.176      ; 1.395      ;
; 1.009 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.253      ;
; 1.011 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.319      ;
; 1.017 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.261      ;
; 1.018 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.262      ;
; 1.019 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.261      ;
; 1.020 ; fifo:a_fifo|Mux0~20               ; fifo_multiply:multiply|a_mat[63][12]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.161      ; 1.392      ;
; 1.020 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.262      ;
; 1.022 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.266      ;
; 1.028 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.272      ;
; 1.031 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.273      ;
; 1.033 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.277      ;
; 1.033 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.275      ;
; 1.035 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.277      ;
; 1.044 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.071      ; 1.286      ;
; 1.050 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; -0.021     ; 1.230      ;
; 1.094 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.352      ;
; 1.100 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.358      ;
; 1.116 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.360      ;
; 1.122 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.430      ;
; 1.122 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.097      ; 1.430      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:b_fifo|wr_addr[5]            ; fifo:b_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:b_fifo|wr_addr[4]            ; fifo:b_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.597      ;
; 0.379 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 0.636      ;
; 0.401 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.388      ; 0.990      ;
; 0.401 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.388      ; 0.990      ;
; 0.433 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 0.675      ;
; 0.439 ; fifo_multiply:multiply|j[5]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.682      ;
; 0.577 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 0.834      ;
; 0.585 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 0.842      ;
; 0.619 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.862      ;
; 0.625 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.868      ;
; 0.643 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.886      ;
; 0.645 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.888      ;
; 0.645 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 0.904      ;
; 0.679 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.388      ; 1.268      ;
; 0.690 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.395      ; 1.286      ;
; 0.759 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.016      ; 0.976      ;
; 0.767 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.016      ; 0.984      ;
; 0.779 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.016      ; 0.996      ;
; 0.790 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.032      ;
; 0.864 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.121      ;
; 0.873 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.130      ;
; 0.900 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.157      ;
; 0.905 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.148      ;
; 0.913 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.156      ;
; 0.914 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.171      ;
; 0.924 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.167      ;
; 0.930 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.173      ;
; 0.933 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.176      ;
; 0.941 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.198      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.947 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.432      ; 1.550      ;
; 0.963 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.220      ;
; 0.977 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.234      ;
; 0.980 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.395      ; 1.576      ;
; 0.986 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.393      ; 1.580      ;
; 0.999 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.256      ;
; 1.004 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.247      ;
; 1.010 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.267      ;
; 1.013 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.270      ;
; 1.015 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.258      ;
; 1.019 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.262      ;
; 1.023 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.266      ;
; 1.024 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.281      ;
; 1.029 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.272      ;
; 1.038 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.295      ;
; 1.038 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.295      ;
; 1.038 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.295      ;
; 1.038 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.295      ;
; 1.054 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; -0.275     ; 0.950      ;
; 1.070 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.016      ; 1.287      ;
; 1.072 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; -0.275     ; 0.968      ;
; 1.073 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.315      ;
; 1.109 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.366      ;
; 1.114 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.357      ;
; 1.123 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.380      ;
; 1.168 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.069      ; 1.408      ;
; 1.189 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.431      ;
; 1.197 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 1.456      ;
; 1.198 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.441      ;
; 1.199 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 1.458      ;
; 1.210 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.467      ;
; 1.216 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.393      ; 1.810      ;
; 1.241 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.498      ;
; 1.246 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.395      ; 1.842      ;
; 1.258 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.388      ; 1.847      ;
; 1.281 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.524      ;
; 1.286 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.528      ;
; 1.291 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.548      ;
; 1.310 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.395      ; 1.906      ;
; 1.311 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.309     ; 1.173      ;
; 1.314 ; fifo:c_fifo|wr_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.016      ; 1.531      ;
; 1.315 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.069      ; 1.555      ;
; 1.322 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.309     ; 1.184      ;
; 1.324 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 1.583      ;
; 1.326 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.069      ; 1.566      ;
; 1.331 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.588      ;
; 1.331 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.588      ;
; 1.331 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.588      ;
; 1.331 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.588      ;
; 1.331 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.588      ;
; 1.347 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; -0.275     ; 1.243      ;
; 1.351 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.086      ; 1.608      ;
; 1.355 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 1.614      ;
; 1.356 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.088      ; 1.615      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rd_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; rd_clk ; Rise       ; rd_clk                                                                                                  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|Mux0~0                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|Mux0~0                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|Mux31~0                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[3]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[4]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[5]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][10]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][11]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][12]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][13]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][14]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][15]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][16]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][17]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][18]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][19]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][20]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][21]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][22]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][23]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][24]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][25]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][26]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][27]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][28]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][29]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][30]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][31]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][4]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][5]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][6]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][7]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][8]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][9]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][10]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][11]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][12]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][13]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][14]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][15]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][16]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][17]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][18]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][19]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][20]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][21]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][22]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][23]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][24]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][25]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][26]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][27]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][28]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][29]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][30]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][31]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][4]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][5]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][6]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][7]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][8]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][9]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][10]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][11]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][12]                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][13]                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'wr_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; wr_clk ; Rise       ; wr_clk                                                                                                  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~1                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~10                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~11                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~12                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~13                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~14                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~15                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~16                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~17                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~18                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~19                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~2                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~20                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~21                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~22                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~23                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~24                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~25                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~26                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~27                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~28                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~29                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~3                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~30                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~31                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~32                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~4                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~5                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~6                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~7                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~8                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~9                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~1                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~10                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~11                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~12                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~13                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~14                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~15                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~16                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~17                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~18                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~19                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~2                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~20                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~21                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~22                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~23                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~24                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~25                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~26                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~27                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~28                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~29                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~3                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~30                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~31                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~32                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~4                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~5                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~6                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~7                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~8                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~9                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~1                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~10                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~11                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~12                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~13                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~14                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~15                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~16                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~17                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~18                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~19                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~2                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~20                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~21                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 1.097 ; 1.129 ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; 5.079 ; 5.445 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; 1.982 ; 2.274 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; 1.570 ; 1.870 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; 1.494 ; 1.749 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; 1.729 ; 2.029 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; 1.332 ; 1.604 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; 1.921 ; 2.194 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; 1.307 ; 1.597 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; 1.593 ; 1.835 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; 1.341 ; 1.600 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; 1.347 ; 1.610 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; 1.187 ; 1.441 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; 1.415 ; 1.742 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; 1.982 ; 2.274 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; 1.891 ; 2.185 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; 1.757 ; 2.094 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; 1.313 ; 1.574 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; 1.125 ; 1.427 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; 1.452 ; 1.738 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; 1.400 ; 1.670 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; 1.640 ; 1.922 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; 1.143 ; 1.367 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; 1.751 ; 2.006 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; 1.582 ; 1.823 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; 1.455 ; 1.679 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; 1.327 ; 1.631 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; 1.852 ; 2.133 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; 1.452 ; 1.678 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; 1.676 ; 2.010 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; 1.417 ; 1.757 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; 1.536 ; 1.760 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; 1.704 ; 1.902 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; 1.172 ; 1.467 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; 1.777 ; 2.039 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; 2.925 ; 2.911 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; 3.162 ; 3.445 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; 1.676 ; 2.006 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; 2.086 ; 2.432 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; 2.209 ; 2.459 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; 2.158 ; 2.424 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; 1.509 ; 1.817 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; 1.837 ; 2.113 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; 2.022 ; 2.329 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; 2.095 ; 2.355 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; 1.390 ; 1.663 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; 1.378 ; 1.640 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; 1.636 ; 1.943 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; 1.798 ; 2.067 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; 2.143 ; 2.404 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; 1.457 ; 1.719 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; 2.240 ; 2.441 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; 1.464 ; 1.752 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; 1.501 ; 1.769 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; 1.536 ; 1.807 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; 1.560 ; 1.842 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; 2.885 ; 3.175 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; 1.638 ; 1.938 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; 3.162 ; 3.445 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; 2.079 ; 2.349 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; 2.009 ; 2.280 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; 2.434 ; 2.704 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; 2.056 ; 2.289 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; 1.886 ; 2.199 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; 2.595 ; 2.931 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; 2.070 ; 2.324 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; 2.394 ; 2.726 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; 2.187 ; 2.484 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; 1.850 ; 2.165 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; 4.518 ; 4.714 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; 3.380 ; 3.623 ; Rise       ; wr_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 0.113  ; 0.009  ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; -1.125 ; -1.354 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; -0.588 ; -0.833 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; -0.650 ; -0.966 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; -0.864 ; -1.168 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; -0.952 ; -1.250 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; -0.722 ; -0.990 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; -1.375 ; -1.662 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; -0.757 ; -1.025 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; -1.160 ; -1.364 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; -0.588 ; -0.833 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; -0.795 ; -1.071 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; -0.677 ; -0.942 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; -0.954 ; -1.200 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; -1.519 ; -1.819 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; -1.022 ; -1.259 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; -0.949 ; -1.227 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; -0.694 ; -0.953 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; -0.603 ; -0.923 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; -0.913 ; -1.209 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; -0.670 ; -0.927 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; -0.919 ; -1.201 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; -0.615 ; -0.848 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; -0.649 ; -0.953 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; -0.668 ; -0.920 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; -0.695 ; -0.960 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; -0.720 ; -1.002 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; -0.967 ; -1.306 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; -0.873 ; -1.111 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; -1.130 ; -1.437 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; -0.694 ; -1.024 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; -0.629 ; -0.870 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; -0.995 ; -1.237 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; -0.636 ; -0.945 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; -1.018 ; -1.254 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; -0.463 ; -0.548 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; -0.558 ; -0.858 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; -0.653 ; -0.976 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; -1.223 ; -1.541 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; -1.362 ; -1.625 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; -1.185 ; -1.441 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; -1.014 ; -1.325 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; -0.840 ; -1.100 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; -0.973 ; -1.264 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; -0.817 ; -1.102 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; -0.602 ; -0.917 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; -0.871 ; -1.166 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; -0.597 ; -0.893 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; -0.799 ; -1.060 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; -1.395 ; -1.640 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; -1.029 ; -1.291 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; -1.480 ; -1.712 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; -0.558 ; -0.858 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; -0.676 ; -0.927 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; -0.623 ; -0.871 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; -1.062 ; -1.331 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; -1.775 ; -2.052 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; -1.137 ; -1.402 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; -1.906 ; -2.225 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; -1.590 ; -1.858 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; -1.227 ; -1.467 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; -1.438 ; -1.717 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; -0.951 ; -1.212 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; -1.256 ; -1.561 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; -1.694 ; -1.951 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; -0.960 ; -1.261 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; -0.984 ; -1.319 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; -1.513 ; -1.799 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; -0.932 ; -1.248 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; -1.358 ; -1.672 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; -0.510 ; -0.730 ; Rise       ; wr_clk          ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; a_full      ; rd_clk     ; 10.769 ; 10.610 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 10.111 ; 10.085 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 14.733 ; 14.532 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 11.395 ; 11.251 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 12.626 ; 12.518 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 11.757 ; 11.569 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 11.950 ; 11.914 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 11.726 ; 11.559 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 12.770 ; 12.417 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 12.694 ; 12.556 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 11.357 ; 11.248 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 13.285 ; 13.150 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 11.487 ; 11.292 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 10.955 ; 10.917 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 12.147 ; 11.986 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 11.227 ; 11.163 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 12.415 ; 12.261 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 12.697 ; 12.643 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 12.324 ; 12.214 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 12.554 ; 12.372 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 11.422 ; 11.252 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 11.832 ; 11.705 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 13.089 ; 12.861 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 11.363 ; 11.167 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 13.460 ; 13.265 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 11.466 ; 11.351 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 12.499 ; 12.340 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 13.291 ; 12.970 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 11.896 ; 11.645 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 14.733 ; 14.532 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 12.293 ; 12.011 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 11.614 ; 11.442 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 13.168 ; 12.912 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 13.853 ; 13.420 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 11.162 ; 11.157 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 11.214 ; 10.988 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 10.765 ; 10.601 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 10.807 ; 10.778 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 13.532 ; 13.443 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 11.106 ; 11.036 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 11.290 ; 11.274 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 10.460 ; 10.402 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 11.829 ; 11.793 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 10.980 ; 10.955 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 11.886 ; 11.688 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 11.802 ; 11.816 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 11.236 ; 11.127 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 12.885 ; 12.933 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 10.996 ; 10.910 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 10.834 ; 10.796 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 11.389 ; 11.361 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 11.106 ; 11.042 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 12.020 ; 11.986 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 12.283 ; 12.348 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 12.000 ; 12.006 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 10.614 ; 10.533 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 10.279 ; 10.282 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 11.711 ; 11.584 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 12.483 ; 12.313 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 11.014 ; 10.931 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 13.339 ; 13.144 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 10.619 ; 10.601 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 12.378 ; 12.219 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 12.621 ; 12.457 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 10.697 ; 10.591 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 13.532 ; 13.443 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 10.412 ; 10.297 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 10.868 ; 10.883 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 12.234 ; 12.072 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 12.410 ; 12.146 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 11.041 ; 11.036 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 11.103 ; 10.815 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 6.919  ; 6.894  ; Rise       ; wr_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; a_full      ; rd_clk     ; 9.367  ; 9.328  ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 8.922  ; 8.860  ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 8.493  ; 8.399  ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 9.079  ; 8.981  ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 9.476  ; 9.420  ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 8.662  ; 8.592  ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 9.511  ; 9.414  ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 8.676  ; 8.595  ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 9.631  ; 9.354  ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 9.547  ; 9.475  ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 9.370  ; 9.187  ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 10.704 ; 10.667 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 8.976  ; 8.863  ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 8.822  ; 8.755  ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 9.513  ; 9.407  ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 9.092  ; 8.998  ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 9.690  ; 9.594  ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 9.989  ; 9.990  ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 9.944  ; 9.888  ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 9.083  ; 9.017  ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 8.493  ; 8.399  ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 9.405  ; 9.219  ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 10.820 ; 10.629 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 9.411  ; 9.253  ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 10.955 ; 10.705 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 9.019  ; 8.975  ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 9.902  ; 9.675  ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 10.677 ; 10.459 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 8.906  ; 8.784  ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 11.588 ; 11.505 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 8.740  ; 8.608  ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 8.618  ; 8.556  ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 10.577 ; 10.393 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 10.136 ; 9.796  ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 8.616  ; 8.539  ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 10.206 ; 10.011 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 9.223  ; 9.176  ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 9.350  ; 9.292  ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 7.332  ; 7.294  ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 8.203  ; 8.096  ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 8.950  ; 8.928  ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 7.748  ; 7.700  ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 8.418  ; 8.297  ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 7.652  ; 7.616  ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 9.075  ; 8.835  ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 8.948  ; 8.936  ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 8.286  ; 8.121  ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 9.479  ; 9.518  ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 8.137  ; 8.029  ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 7.864  ; 7.800  ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 8.485  ; 8.394  ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 8.508  ; 8.393  ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 8.466  ; 8.399  ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 8.925  ; 8.909  ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 8.815  ; 8.810  ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 7.865  ; 7.799  ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 8.326  ; 8.223  ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 9.121  ; 8.860  ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 9.125  ; 8.943  ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 7.916  ; 7.824  ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 9.868  ; 9.584  ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 7.332  ; 7.294  ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 9.563  ; 9.341  ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 9.474  ; 9.283  ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 9.139  ; 8.930  ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 10.920 ; 10.812 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 8.237  ; 8.168  ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 7.885  ; 7.836  ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 9.266  ; 9.091  ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 10.483 ; 10.138 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 8.990  ; 8.850  ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 10.010 ; 9.844  ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 6.672  ; 6.645  ; Rise       ; wr_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; c_rd_en    ; c_dout[0]   ; 9.316  ;    ;    ; 9.440  ;
; c_rd_en    ; c_dout[1]   ; 9.500  ;    ;    ; 9.678  ;
; c_rd_en    ; c_dout[2]   ; 8.670  ;    ;    ; 8.806  ;
; c_rd_en    ; c_dout[3]   ; 10.039 ;    ;    ; 10.197 ;
; c_rd_en    ; c_dout[4]   ; 9.190  ;    ;    ; 9.359  ;
; c_rd_en    ; c_dout[5]   ; 10.096 ;    ;    ; 10.092 ;
; c_rd_en    ; c_dout[6]   ; 10.012 ;    ;    ; 10.220 ;
; c_rd_en    ; c_dout[7]   ; 9.446  ;    ;    ; 9.531  ;
; c_rd_en    ; c_dout[8]   ; 11.095 ;    ;    ; 11.337 ;
; c_rd_en    ; c_dout[9]   ; 9.206  ;    ;    ; 9.314  ;
; c_rd_en    ; c_dout[10]  ; 9.044  ;    ;    ; 9.200  ;
; c_rd_en    ; c_dout[11]  ; 9.599  ;    ;    ; 9.765  ;
; c_rd_en    ; c_dout[12]  ; 9.316  ;    ;    ; 9.446  ;
; c_rd_en    ; c_dout[13]  ; 10.230 ;    ;    ; 10.390 ;
; c_rd_en    ; c_dout[14]  ; 10.493 ;    ;    ; 10.752 ;
; c_rd_en    ; c_dout[15]  ; 10.210 ;    ;    ; 10.410 ;
; c_rd_en    ; c_dout[16]  ; 8.824  ;    ;    ; 8.937  ;
; c_rd_en    ; c_dout[17]  ; 8.489  ;    ;    ; 8.686  ;
; c_rd_en    ; c_dout[18]  ; 9.921  ;    ;    ; 9.988  ;
; c_rd_en    ; c_dout[19]  ; 10.693 ;    ;    ; 10.717 ;
; c_rd_en    ; c_dout[20]  ; 9.224  ;    ;    ; 9.335  ;
; c_rd_en    ; c_dout[21]  ; 11.549 ;    ;    ; 11.548 ;
; c_rd_en    ; c_dout[22]  ; 8.829  ;    ;    ; 9.005  ;
; c_rd_en    ; c_dout[23]  ; 10.588 ;    ;    ; 10.623 ;
; c_rd_en    ; c_dout[24]  ; 10.831 ;    ;    ; 10.861 ;
; c_rd_en    ; c_dout[25]  ; 8.907  ;    ;    ; 8.995  ;
; c_rd_en    ; c_dout[26]  ; 11.742 ;    ;    ; 11.847 ;
; c_rd_en    ; c_dout[27]  ; 8.622  ;    ;    ; 8.701  ;
; c_rd_en    ; c_dout[28]  ; 9.078  ;    ;    ; 9.287  ;
; c_rd_en    ; c_dout[29]  ; 10.444 ;    ;    ; 10.476 ;
; c_rd_en    ; c_dout[30]  ; 10.620 ;    ;    ; 10.550 ;
; c_rd_en    ; c_dout[31]  ; 9.251  ;    ;    ; 9.440  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; c_rd_en    ; c_dout[0]   ; 8.912  ;    ;    ; 9.020  ;
; c_rd_en    ; c_dout[1]   ; 9.087  ;    ;    ; 9.246  ;
; c_rd_en    ; c_dout[2]   ; 8.222  ;    ;    ; 8.342  ;
; c_rd_en    ; c_dout[3]   ; 9.540  ;    ;    ; 9.685  ;
; c_rd_en    ; c_dout[4]   ; 8.711  ;    ;    ; 8.875  ;
; c_rd_en    ; c_dout[5]   ; 9.661  ;    ;    ; 9.646  ;
; c_rd_en    ; c_dout[6]   ; 9.579  ;    ;    ; 9.769  ;
; c_rd_en    ; c_dout[7]   ; 9.037  ;    ;    ; 9.108  ;
; c_rd_en    ; c_dout[8]   ; 10.629 ;    ;    ; 10.849 ;
; c_rd_en    ; c_dout[9]   ; 8.806  ;    ;    ; 8.900  ;
; c_rd_en    ; c_dout[10]  ; 8.651  ;    ;    ; 8.790  ;
; c_rd_en    ; c_dout[11]  ; 9.180  ;    ;    ; 9.329  ;
; c_rd_en    ; c_dout[12]  ; 8.912  ;    ;    ; 9.026  ;
; c_rd_en    ; c_dout[13]  ; 9.726  ;    ;    ; 9.873  ;
; c_rd_en    ; c_dout[14]  ; 10.022 ;    ;    ; 10.267 ;
; c_rd_en    ; c_dout[15]  ; 9.772  ;    ;    ; 9.953  ;
; c_rd_en    ; c_dout[16]  ; 8.437  ;    ;    ; 8.535  ;
; c_rd_en    ; c_dout[17]  ; 8.079  ;    ;    ; 8.252  ;
; c_rd_en    ; c_dout[18]  ; 9.431  ;    ;    ; 9.487  ;
; c_rd_en    ; c_dout[19]  ; 10.232 ;    ;    ; 10.245 ;
; c_rd_en    ; c_dout[20]  ; 8.822  ;    ;    ; 8.918  ;
; c_rd_en    ; c_dout[21]  ; 10.991 ;    ;    ; 10.981 ;
; c_rd_en    ; c_dout[22]  ; 8.445  ;    ;    ; 8.603  ;
; c_rd_en    ; c_dout[23]  ; 10.056 ;    ;    ; 10.090 ;
; c_rd_en    ; c_dout[24]  ; 10.299 ;    ;    ; 10.321 ;
; c_rd_en    ; c_dout[25]  ; 8.463  ;    ;    ; 8.536  ;
; c_rd_en    ; c_dout[26]  ; 11.286 ;    ;    ; 11.380 ;
; c_rd_en    ; c_dout[27]  ; 8.244  ;    ;    ; 8.309  ;
; c_rd_en    ; c_dout[28]  ; 8.618  ;    ;    ; 8.810  ;
; c_rd_en    ; c_dout[29]  ; 9.992  ;    ;    ; 10.012 ;
; c_rd_en    ; c_dout[30]  ; 10.165 ;    ;    ; 10.087 ;
; c_rd_en    ; c_dout[31]  ; 8.769  ;    ;    ; 8.953  ;
+------------+-------------+--------+----+----+--------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; wr_clk ; -11.153 ; -496.769        ;
; rd_clk ; -2.406  ; -7873.923       ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; wr_clk ; 0.169 ; 0.000            ;
; rd_clk ; 0.173 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; rd_clk ; -3.000 ; -4475.835                      ;
; wr_clk ; -3.000 ; -150.123                       ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                                                          ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.153 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.125      ; 12.287     ;
; -11.140 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.125      ; 12.274     ;
; -10.864 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.995     ;
; -10.850 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~2                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.981     ;
; -10.734 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.890     ;
; -10.732 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.863     ;
; -10.730 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~5                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.861     ;
; -10.722 ; fifo_multiply:multiply|b_mat[29][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.128      ; 11.839     ;
; -10.721 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~3                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.877     ;
; -10.721 ; fifo_multiply:multiply|b_mat[26][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.131      ; 11.841     ;
; -10.706 ; fifo_multiply:multiply|b_mat[45][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.106      ; 11.801     ;
; -10.700 ; fifo_multiply:multiply|b_mat[36][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.108     ; 11.581     ;
; -10.662 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.818     ;
; -10.661 ; fifo_multiply:multiply|b_mat[41][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.115     ; 11.535     ;
; -10.648 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~4                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.804     ;
; -10.646 ; fifo_multiply:multiply|b_mat[36][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.108     ; 11.527     ;
; -10.646 ; fifo_multiply:multiply|b_mat[42][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.109      ; 11.744     ;
; -10.645 ; fifo_multiply:multiply|b_mat[13][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.128      ; 11.762     ;
; -10.643 ; fifo_multiply:multiply|b_mat[51][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.089     ; 11.543     ;
; -10.642 ; fifo_multiply:multiply|b_mat[16][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.092     ; 11.539     ;
; -10.623 ; fifo_multiply:multiply|b_mat[2][3]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.722     ;
; -10.618 ; fifo_multiply:multiply|b_mat[50][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.122      ; 11.729     ;
; -10.605 ; fifo_multiply:multiply|b_mat[58][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.113     ; 11.481     ;
; -10.596 ; fifo_multiply:multiply|b_mat[51][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.089     ; 11.496     ;
; -10.595 ; fifo_multiply:multiply|b_mat[34][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.100      ; 11.684     ;
; -10.595 ; fifo_multiply:multiply|b_mat[20][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.109     ; 11.475     ;
; -10.593 ; fifo_multiply:multiply|b_mat[27][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.070     ; 11.512     ;
; -10.592 ; fifo_multiply:multiply|b_mat[27][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.070     ; 11.511     ;
; -10.585 ; fifo_multiply:multiply|b_mat[50][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.122      ; 11.696     ;
; -10.582 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~6                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.713     ;
; -10.582 ; fifo_multiply:multiply|b_mat[27][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.101     ; 11.470     ;
; -10.579 ; fifo_multiply:multiply|b_mat[41][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.115     ; 11.453     ;
; -10.578 ; fifo_multiply:multiply|b_mat[45][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.106      ; 11.673     ;
; -10.574 ; fifo_multiply:multiply|b_mat[53][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.112      ; 11.675     ;
; -10.574 ; fifo_multiply:multiply|b_mat[21][9]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.137      ; 11.700     ;
; -10.573 ; fifo_multiply:multiply|b_mat[19][7]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.079     ; 11.483     ;
; -10.572 ; fifo_multiply:multiply|b_mat[45][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.106      ; 11.667     ;
; -10.570 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~6                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.144      ; 11.701     ;
; -10.566 ; fifo_multiply:multiply|b_mat[45][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.072     ; 11.483     ;
; -10.557 ; fifo_multiply:multiply|b_mat[58][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.133      ; 11.679     ;
; -10.557 ; fifo_multiply:multiply|b_mat[34][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.100      ; 11.646     ;
; -10.556 ; fifo_multiply:multiply|b_mat[49][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.071     ; 11.474     ;
; -10.556 ; fifo_multiply:multiply|b_mat[29][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.079     ; 11.466     ;
; -10.555 ; fifo_multiply:multiply|b_mat[50][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.098     ; 11.446     ;
; -10.552 ; fifo_multiply:multiply|b_mat[5][26]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.107      ; 11.648     ;
; -10.549 ; fifo_multiply:multiply|b_mat[2][14]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.126      ; 11.664     ;
; -10.548 ; fifo_multiply:multiply|b_mat[42][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.111      ; 11.648     ;
; -10.546 ; fifo_multiply:multiply|b_mat[40][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.109      ; 11.644     ;
; -10.546 ; fifo_multiply:multiply|b_mat[53][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.129      ; 11.664     ;
; -10.536 ; fifo_multiply:multiply|b_mat[41][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.115     ; 11.410     ;
; -10.533 ; fifo_multiply:multiply|b_mat[26][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.132      ; 11.654     ;
; -10.530 ; fifo_multiply:multiply|b_mat[34][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.114     ; 11.405     ;
; -10.528 ; fifo_multiply:multiply|b_mat[21][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.117     ; 11.400     ;
; -10.525 ; fifo_multiply:multiply|b_mat[2][7]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.624     ;
; -10.525 ; fifo_multiply:multiply|b_mat[10][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.112      ; 11.626     ;
; -10.523 ; fifo_multiply:multiply|b_mat[21][17] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.137      ; 11.649     ;
; -10.522 ; fifo_multiply:multiply|b_mat[26][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.113      ; 11.624     ;
; -10.518 ; fifo_multiply:multiply|b_mat[37][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.114     ; 11.393     ;
; -10.516 ; fifo_multiply:multiply|j[3]          ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.125      ; 11.650     ;
; -10.516 ; fifo_multiply:multiply|b_mat[61][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.092     ; 11.413     ;
; -10.516 ; fifo_multiply:multiply|b_mat[51][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.089     ; 11.416     ;
; -10.516 ; fifo_multiply:multiply|b_mat[13][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.615     ;
; -10.515 ; fifo_multiply:multiply|b_mat[44][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.143      ; 11.647     ;
; -10.515 ; fifo_multiply:multiply|b_mat[13][3]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.614     ;
; -10.510 ; fifo_multiply:multiply|b_mat[10][31] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.130      ; 11.629     ;
; -10.508 ; fifo_multiply:multiply|b_mat[29][15] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.123      ; 11.620     ;
; -10.507 ; fifo_multiply:multiply|b_mat[58][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.133      ; 11.629     ;
; -10.507 ; fifo_multiply:multiply|b_mat[17][9]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.082     ; 11.414     ;
; -10.502 ; fifo_multiply:multiply|b_mat[4][3]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.601     ;
; -10.501 ; fifo_multiply:multiply|b_mat[25][14] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.081     ; 11.409     ;
; -10.499 ; fifo_multiply:multiply|b_mat[24][11] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.059     ; 11.429     ;
; -10.498 ; fifo_multiply:multiply|b_mat[28][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.097     ; 11.390     ;
; -10.494 ; fifo_multiply:multiply|b_mat[58][7]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.133      ; 11.616     ;
; -10.494 ; fifo_multiply:multiply|b_mat[61][16] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.104     ; 11.379     ;
; -10.492 ; fifo_multiply:multiply|b_mat[51][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.089     ; 11.392     ;
; -10.492 ; fifo_multiply:multiply|b_mat[17][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.102     ; 11.379     ;
; -10.491 ; fifo_multiply:multiply|b_mat[10][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.095      ; 11.575     ;
; -10.491 ; fifo_multiply:multiply|b_mat[61][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.122      ; 11.602     ;
; -10.488 ; fifo_multiply:multiply|b_mat[49][0]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.075     ; 11.402     ;
; -10.487 ; fifo_multiply:multiply|j[1]          ; fifo:c_fifo|Mux31~7                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.643     ;
; -10.487 ; fifo_multiply:multiply|b_mat[16][2]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.094     ; 11.382     ;
; -10.485 ; fifo_multiply:multiply|b_mat[24][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.105     ; 11.369     ;
; -10.485 ; fifo_multiply:multiply|b_mat[44][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.133      ; 11.607     ;
; -10.484 ; fifo_multiply:multiply|b_mat[34][4]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.110     ; 11.363     ;
; -10.484 ; fifo_multiply:multiply|b_mat[10][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.111      ; 11.584     ;
; -10.483 ; fifo_multiply:multiply|b_mat[0][3]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.582     ;
; -10.482 ; fifo_multiply:multiply|b_mat[3][31]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.095     ; 11.376     ;
; -10.480 ; fifo_multiply:multiply|b_mat[50][22] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.122      ; 11.591     ;
; -10.480 ; fifo_multiply:multiply|b_mat[21][11] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.117     ; 11.352     ;
; -10.479 ; fifo_multiply:multiply|b_mat[2][15]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.126      ; 11.594     ;
; -10.478 ; fifo_multiply:multiply|b_mat[11][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.124     ; 11.343     ;
; -10.477 ; fifo_multiply:multiply|b_mat[18][10] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.122      ; 11.588     ;
; -10.475 ; fifo_multiply:multiply|j[2]          ; fifo:c_fifo|Mux31~7                                                                                    ; wr_clk       ; wr_clk      ; 1.000        ; 0.169      ; 11.631     ;
; -10.475 ; fifo_multiply:multiply|b_mat[18][8]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.098      ; 11.562     ;
; -10.475 ; fifo_multiply:multiply|b_mat[47][1]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.097     ; 11.367     ;
; -10.474 ; fifo_multiply:multiply|b_mat[5][23]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.070     ; 11.393     ;
; -10.474 ; fifo_multiply:multiply|b_mat[44][13] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.096     ; 11.367     ;
; -10.473 ; fifo_multiply:multiply|b_mat[49][12] ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.061     ; 11.401     ;
; -10.471 ; fifo_multiply:multiply|b_mat[2][2]   ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; 0.110      ; 11.570     ;
; -10.468 ; fifo_multiply:multiply|b_mat[24][6]  ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0 ; rd_clk       ; wr_clk      ; 1.000        ; -0.094     ; 11.363     ;
+---------+--------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.406 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[42][12] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.373      ;
; -2.361 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][13] ; rd_clk       ; rd_clk      ; 1.000        ; 0.184      ; 3.532      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][20] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][21] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][0]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.352 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[18][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.338      ;
; -2.346 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][13] ; rd_clk       ; rd_clk      ; 1.000        ; 0.184      ; 3.517      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][10] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.342 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[42][12] ; rd_clk       ; rd_clk      ; 1.000        ; -0.020     ; 3.309      ;
; -2.327 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[28][5]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.174      ; 3.488      ;
; -2.327 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[28][6]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.174      ; 3.488      ;
; -2.322 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.487      ;
; -2.322 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][5]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.487      ;
; -2.322 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][6]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.487      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][18] ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][23] ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][28] ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][11] ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.313 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[29][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.052     ; 3.248      ;
; -2.311 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[26][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 3.262      ;
; -2.311 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[26][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 3.262      ;
; -2.311 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[26][7]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 3.262      ;
; -2.311 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[26][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 3.262      ;
; -2.307 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][4]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.472      ;
; -2.307 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][5]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.472      ;
; -2.307 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][6]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.178      ; 3.472      ;
; -2.304 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[45][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.194     ; 3.097      ;
; -2.298 ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; fifo_multiply:multiply|b_mat[58][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.220     ; 3.065      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][18] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][19] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][25] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][27] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][28] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][30] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][31] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][3]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][7]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.297 ; fifo_multiply:multiply|b_index[0]                                                                       ; fifo_multiply:multiply|b_mat[47][17] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.429      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][20] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][21] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][0]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][9]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.288 ; fifo:b_fifo|rd_addr[5]                                                                                  ; fifo_multiply:multiply|b_mat[18][14] ; rd_clk       ; rd_clk      ; 1.000        ; -0.001     ; 3.274      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][23] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][24] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][25] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][26] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][28] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][29] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[10][30] ; rd_clk       ; rd_clk      ; 1.000        ; -0.055     ; 3.214      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][18] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][19] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][25] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][27] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][28] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][30] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][31] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][3]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][7]  ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.282 ; fifo_multiply:multiply|b_index[3]                                                                       ; fifo_multiply:multiply|b_mat[47][17] ; rd_clk       ; rd_clk      ; 1.000        ; 0.145      ; 3.414      ;
; -2.278 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[46][28] ; rd_clk       ; rd_clk      ; 1.000        ; 0.193      ; 3.458      ;
; -2.278 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[46][29] ; rd_clk       ; rd_clk      ; 1.000        ; 0.193      ; 3.458      ;
; -2.278 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[46][30] ; rd_clk       ; rd_clk      ; 1.000        ; 0.193      ; 3.458      ;
; -2.278 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[46][31] ; rd_clk       ; rd_clk      ; 1.000        ; 0.193      ; 3.458      ;
; -2.276 ; fifo_multiply:multiply|b_index[2]                                                                       ; fifo_multiply:multiply|b_mat[47][13] ; rd_clk       ; rd_clk      ; 1.000        ; 0.184      ; 3.447      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][25] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][26] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][27] ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][27] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][28] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][29] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][30] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[56][31] ; rd_clk       ; rd_clk      ; 1.000        ; 0.164      ; 3.424      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][0]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][1]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][2]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][3]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][5]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][6]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
; -2.273 ; fifo:b_fifo|rd_addr[1]                                                                                  ; fifo_multiply:multiply|b_mat[61][8]  ; rd_clk       ; rd_clk      ; 1.000        ; -0.030     ; 3.230      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.169 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.223      ; 0.496      ;
; 0.178 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.223      ; 0.505      ;
; 0.182 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|wr_addr[5]            ; fifo:b_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|wr_addr[4]            ; fifo:b_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.322      ;
; 0.221 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.345      ;
; 0.224 ; fifo_multiply:multiply|j[5]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.350      ;
; 0.286 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.419      ;
; 0.291 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.424      ;
; 0.311 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.437      ;
; 0.313 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.439      ;
; 0.316 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.223      ; 0.643      ;
; 0.325 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.451      ;
; 0.326 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.452      ;
; 0.328 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.462      ;
; 0.330 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.229      ; 0.663      ;
; 0.355 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.031      ; 0.490      ;
; 0.360 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.031      ; 0.495      ;
; 0.363 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.031      ; 0.498      ;
; 0.388 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.513      ;
; 0.435 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.568      ;
; 0.449 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.582      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.453 ; fifo_multiply:multiply|state_c_wr ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.228      ; 0.765      ;
; 0.460 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.593      ;
; 0.471 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.604      ;
; 0.474 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.601      ;
; 0.482 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.615      ;
; 0.482 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.615      ;
; 0.483 ; fifo_multiply:multiply|j[4]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.609      ;
; 0.484 ; fifo:a_fifo|wr_addr[4]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.229      ; 0.817      ;
; 0.489 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.227      ; 0.820      ;
; 0.498 ; fifo_multiply:multiply|i[3]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.631      ;
; 0.504 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.637      ;
; 0.504 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.637      ;
; 0.504 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.637      ;
; 0.504 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.637      ;
; 0.509 ; fifo:b_fifo|wr_addr[1]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.634      ;
; 0.520 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.031      ; 0.655      ;
; 0.523 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.656      ;
; 0.526 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.659      ;
; 0.529 ; fifo:a_fifo|wr_addr[3]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.653      ;
; 0.534 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.667      ;
; 0.537 ; fifo_multiply:multiply|j[2]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.663      ;
; 0.537 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.670      ;
; 0.538 ; fifo_multiply:multiply|j[3]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.664      ;
; 0.552 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|state_c_wr                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; -0.138     ; 0.498      ;
; 0.553 ; fifo_multiply:multiply|i[4]       ; fifo_multiply:multiply|done_o                                                                           ; wr_clk       ; wr_clk      ; 0.000        ; -0.138     ; 0.499      ;
; 0.572 ; fifo:a_fifo|wr_addr[0]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.038      ; 0.694      ;
; 0.574 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.708      ;
; 0.575 ; fifo:c_fifo|wr_addr[1]            ; fifo:c_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.709      ;
; 0.589 ; fifo_multiply:multiply|j[1]       ; fifo_multiply:multiply|j[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.722      ;
; 0.594 ; fifo_multiply:multiply|i[1]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.727      ;
; 0.598 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.722      ;
; 0.599 ; fifo:b_fifo|wr_addr[0]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.724      ;
; 0.600 ; fifo_multiply:multiply|i[0]       ; fifo_multiply:multiply|i[5]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.733      ;
; 0.612 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.227      ; 0.943      ;
; 0.625 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.749      ;
; 0.630 ; fifo:b_fifo|wr_addr[2]            ; fifo:b_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.041      ; 0.755      ;
; 0.631 ; fifo:a_fifo|wr_addr[5]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.229      ; 0.964      ;
; 0.635 ; fifo:c_fifo|wr_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.031      ; 0.770      ;
; 0.637 ; fifo:c_fifo|wr_addr[5]            ; fifo:c_fifo|wr_addr[5]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.771      ;
; 0.640 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.773      ;
; 0.643 ; fifo_multiply:multiply|i[2]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.776      ;
; 0.646 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.038      ; 0.768      ;
; 0.647 ; fifo:a_fifo|wr_addr[1]            ; fifo:a_fifo|wr_addr[4]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.038      ; 0.769      ;
; 0.648 ; fifo:b_fifo|wr_addr[3]            ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.223      ; 0.975      ;
; 0.653 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[0]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.787      ;
; 0.654 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[2]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.788      ;
; 0.654 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[4]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.787      ;
; 0.654 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[3]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.787      ;
; 0.654 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[0]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.787      ;
; 0.654 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.787      ;
; 0.654 ; fifo_multiply:multiply|i[5]       ; fifo_multiply:multiply|i[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; 0.049      ; 0.787      ;
; 0.658 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|wr_addr[3]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.792      ;
; 0.664 ; fifo:c_fifo|wr_addr[0]            ; fifo:c_fifo|wr_addr[1]                                                                                  ; wr_clk       ; wr_clk      ; 0.000        ; 0.050      ; 0.798      ;
; 0.669 ; fifo:a_fifo|wr_addr[2]            ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.229      ; 1.002      ;
; 0.680 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[1]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.153     ; 0.611      ;
; 0.683 ; fifo_multiply:multiply|j[0]       ; fifo_multiply:multiply|j[2]                                                                             ; wr_clk       ; wr_clk      ; 0.000        ; -0.153     ; 0.614      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; fifo:c_fifo|Mux31~0               ; fifo:c_fifo|Mux31~0                                                                                     ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; fifo:b_fifo|Mux0~0                ; fifo:b_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; fifo_multiply:multiply|a_ready    ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|state_a_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo_multiply:multiply|b_ready    ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|rd_addr[5]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:b_fifo|rd_addr[2]            ; fifo:b_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|state_b_rd                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; fifo:a_fifo|Mux0~0                ; fifo:a_fifo|Mux0~0                                                                                      ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[0]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|rd_addr[2]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:a_fifo|rd_addr[5]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.307      ;
; 0.215 ; fifo_multiply:multiply|b_index[5] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.340      ;
; 0.216 ; fifo_multiply:multiply|a_index[5] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.341      ;
; 0.313 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.438      ;
; 0.315 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.440      ;
; 0.315 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.440      ;
; 0.319 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.444      ;
; 0.319 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.444      ;
; 0.321 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.446      ;
; 0.322 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.447      ;
; 0.322 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.447      ;
; 0.327 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.452      ;
; 0.332 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.457      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.338 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.463      ;
; 0.339 ; fifo_multiply:multiply|state_b_rd ; fifo_multiply:multiply|b_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.464      ;
; 0.396 ; fifo:b_fifo|rd_addr[4]            ; fifo:b_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.521      ;
; 0.400 ; fifo:c_fifo|rd_addr[4]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.003      ; 0.507      ;
; 0.410 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.544      ;
; 0.410 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.534      ;
; 0.416 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.003      ; 0.523      ;
; 0.419 ; fifo:a_fifo|rd_addr[4]            ; fifo:a_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.040      ; 0.543      ;
; 0.425 ; fifo:a_fifo|rd_addr[0]            ; fifo:a_fifo|rd_addr[1]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.042      ; 0.551      ;
; 0.437 ; fifo:a_fifo|rd_addr[1]            ; fifo:a_fifo|rd_addr[2]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.559      ;
; 0.461 ; fifo:a_fifo|Mux0~17               ; fifo_multiply:multiply|a_mat[48][15]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.106      ; 0.691      ;
; 0.464 ; fifo:c_fifo|rd_addr[3]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.003      ; 0.571      ;
; 0.464 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; fifo:c_fifo|rd_addr[5]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.003      ; 0.572      ;
; 0.468 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.660      ;
; 0.468 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.660      ;
; 0.468 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.593      ;
; 0.469 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.661      ;
; 0.469 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.661      ;
; 0.470 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.662      ;
; 0.470 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.595      ;
; 0.471 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.663      ;
; 0.471 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.596      ;
; 0.473 ; fifo:c_fifo|wr_addr[3]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.665      ;
; 0.474 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.599      ;
; 0.474 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.599      ;
; 0.477 ; fifo_multiply:multiply|a_index[4] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.602      ;
; 0.477 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.602      ;
; 0.478 ; fifo:a_fifo|Mux0~20               ; fifo_multiply:multiply|a_mat[63][12]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.095      ; 0.697      ;
; 0.479 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.604      ;
; 0.480 ; fifo_multiply:multiply|b_index[4] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.605      ;
; 0.480 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.605      ;
; 0.482 ; fifo_multiply:multiply|b_index[0] ; fifo_multiply:multiply|b_index[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.607      ;
; 0.483 ; fifo_multiply:multiply|b_index[2] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.608      ;
; 0.497 ; fifo:c_fifo|rd_addr[2]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.631      ;
; 0.500 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.634      ;
; 0.503 ; fifo_multiply:multiply|state_a_rd ; fifo_multiply:multiply|a_ready                                                                          ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.628      ;
; 0.506 ; fifo:c_fifo|rd_addr[0]            ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.003      ; 0.613      ;
; 0.507 ; fifo:c_fifo|rd_addr[1]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; rd_clk       ; rd_clk      ; 0.000        ; 0.050      ; 0.641      ;
; 0.527 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; fifo_multiply:multiply|a_index[3] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[0]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.720      ;
; 0.528 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[1]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.720      ;
; 0.529 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[5]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.721      ;
; 0.529 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[4]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.721      ;
; 0.530 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[3]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.722      ;
; 0.530 ; fifo_multiply:multiply|a_index[1] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.655      ;
; 0.531 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|rd_addr[2]                                                                                  ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.723      ;
; 0.531 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.656      ;
; 0.533 ; fifo:c_fifo|wr_addr[4]            ; fifo:c_fifo|Mux31~0                                                                                     ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.725      ;
; 0.533 ; fifo_multiply:multiply|b_index[3] ; fifo_multiply:multiply|b_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.658      ;
; 0.534 ; fifo_multiply:multiply|b_index[1] ; fifo_multiply:multiply|b_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.659      ;
; 0.537 ; fifo_multiply:multiply|a_index[2] ; fifo_multiply:multiply|a_index[5]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.662      ;
; 0.539 ; fifo:a_fifo|Mux0~16               ; fifo_multiply:multiply|a_mat[22][16]                                                                    ; wr_clk       ; rd_clk      ; 0.000        ; 0.114      ; 0.777      ;
; 0.540 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.665      ;
; 0.543 ; fifo_multiply:multiply|a_index[0] ; fifo_multiply:multiply|a_index[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.041      ; 0.668      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rd_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; rd_clk ; Rise       ; rd_clk                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|Mux0~0                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:a_fifo|rd_addr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|Mux0~0                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:b_fifo|rd_addr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|Mux31~0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo:c_fifo|rd_addr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_index[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][10]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][11]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][12]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][13]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][14]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][15]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][16]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][17]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][18]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][19]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][20]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][21]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][22]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][23]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][24]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][25]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][26]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][27]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][28]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][29]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][30]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][31]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[0][9]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][10]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][11]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][12]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][13]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][14]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][15]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][16]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][17]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][18]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][19]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][20]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][21]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][22]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][23]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][24]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][25]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][26]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][27]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][28]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][29]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][30]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][31]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][8]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[10][9]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][10]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][11]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][12]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; rd_clk ; Rise       ; fifo_multiply:multiply|a_mat[11][13]                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'wr_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; wr_clk ; Rise       ; wr_clk                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~1                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~10                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~11                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~12                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~13                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~14                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~15                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~16                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~17                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~18                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~19                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~2                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~20                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~21                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~22                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~23                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~24                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~25                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~26                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~27                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~28                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~29                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~3                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~30                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~31                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~32                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~4                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~5                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~6                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~7                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~8                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|Mux0~9                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:a_fifo|wr_addr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~1                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~10                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~11                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~12                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~13                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~14                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~15                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~16                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~17                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~18                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~19                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~2                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~20                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~21                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~22                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~23                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~24                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~25                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~26                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~27                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~28                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~29                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~3                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~30                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~31                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~32                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~4                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~5                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~6                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~7                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~8                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|Mux0~9                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|altsyncram:fifo_buffer_rtl_0|altsyncram_7fe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:b_fifo|wr_addr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~1                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~10                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~11                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~12                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~13                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~14                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~15                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~16                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~17                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~18                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~19                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~20                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~21                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~22                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~23                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; wr_clk ; Rise       ; fifo:c_fifo|Mux31~24                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 0.573 ; 0.769 ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; 3.027 ; 2.961 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; 1.095 ; 1.815 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; 0.888 ; 1.584 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; 0.788 ; 1.467 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; 0.961 ; 1.651 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; 0.724 ; 1.355 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; 1.045 ; 1.768 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; 0.739 ; 1.405 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; 0.850 ; 1.490 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; 0.711 ; 1.345 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; 0.748 ; 1.406 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; 0.661 ; 1.294 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; 0.805 ; 1.487 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; 1.095 ; 1.815 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; 1.003 ; 1.695 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; 0.992 ; 1.685 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; 0.695 ; 1.321 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; 0.624 ; 1.283 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; 0.812 ; 1.490 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; 0.755 ; 1.396 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; 0.900 ; 1.565 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; 0.609 ; 1.237 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; 0.942 ; 1.639 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; 0.840 ; 1.479 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; 0.779 ; 1.436 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; 0.729 ; 1.409 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; 1.033 ; 1.745 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; 0.779 ; 1.430 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; 0.931 ; 1.648 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; 0.788 ; 1.463 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; 0.804 ; 1.439 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; 0.910 ; 1.579 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; 0.679 ; 1.330 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; 0.948 ; 1.618 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; 1.577 ; 1.827 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; 1.702 ; 2.466 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; 0.904 ; 1.563 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; 1.148 ; 1.848 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; 1.231 ; 1.960 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; 1.143 ; 1.830 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; 0.841 ; 1.537 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; 0.999 ; 1.649 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; 1.097 ; 1.783 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; 1.092 ; 1.767 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; 0.780 ; 1.448 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; 0.756 ; 1.430 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; 0.891 ; 1.533 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; 0.950 ; 1.594 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; 1.126 ; 1.796 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; 0.779 ; 1.453 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; 1.187 ; 1.905 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; 0.798 ; 1.448 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; 0.822 ; 1.500 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; 0.831 ; 1.519 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; 0.833 ; 1.528 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; 1.540 ; 2.287 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; 0.876 ; 1.537 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; 1.702 ; 2.466 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; 1.130 ; 1.853 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; 1.075 ; 1.736 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; 1.284 ; 1.988 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; 1.079 ; 1.768 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; 1.025 ; 1.724 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; 1.426 ; 2.196 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; 1.111 ; 1.810 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; 1.297 ; 2.023 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; 1.216 ; 1.929 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; 0.998 ; 1.696 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; 2.345 ; 3.133 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; 1.976 ; 2.050 ; Rise       ; wr_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 0.075  ; -0.128 ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; -0.634 ; -0.834 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; -0.294 ; -0.913 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; -0.374 ; -1.019 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; -0.467 ; -1.107 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; -0.549 ; -1.215 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; -0.385 ; -1.017 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; -0.742 ; -1.443 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; -0.442 ; -1.076 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; -0.570 ; -1.228 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; -0.294 ; -0.913 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; -0.424 ; -1.069 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; -0.363 ; -0.985 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; -0.565 ; -1.204 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; -0.847 ; -1.527 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; -0.520 ; -1.178 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; -0.511 ; -1.182 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; -0.357 ; -0.988 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; -0.324 ; -0.974 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; -0.498 ; -1.163 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; -0.347 ; -0.976 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; -0.508 ; -1.166 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; -0.302 ; -0.920 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; -0.351 ; -0.996 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; -0.344 ; -0.963 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; -0.362 ; -0.993 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; -0.401 ; -1.044 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; -0.523 ; -1.212 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; -0.445 ; -1.079 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; -0.632 ; -1.316 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; -0.388 ; -1.049 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; -0.308 ; -0.930 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; -0.519 ; -1.179 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; -0.361 ; -1.003 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; -0.515 ; -1.170 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; -0.313 ; -0.473 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; -0.305 ; -0.936 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; -0.356 ; -1.014 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; -0.668 ; -1.370 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; -0.742 ; -1.430 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; -0.617 ; -1.300 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; -0.562 ; -1.239 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; -0.443 ; -1.093 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; -0.533 ; -1.207 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; -0.420 ; -1.076 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; -0.336 ; -0.982 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; -0.481 ; -1.142 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; -0.324 ; -0.962 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; -0.399 ; -1.047 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; -0.714 ; -1.410 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; -0.539 ; -1.180 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; -0.792 ; -1.451 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; -0.305 ; -0.936 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; -0.373 ; -1.008 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; -0.343 ; -0.967 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; -0.568 ; -1.203 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; -0.923 ; -1.656 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; -0.606 ; -1.285 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; -1.033 ; -1.793 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; -0.861 ; -1.542 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; -0.626 ; -1.300 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; -0.752 ; -1.460 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; -0.488 ; -1.144 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; -0.674 ; -1.379 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; -0.896 ; -1.625 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; -0.516 ; -1.191 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; -0.531 ; -1.220 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; -0.832 ; -1.547 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; -0.498 ; -1.171 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; -0.744 ; -1.417 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; -0.303 ; -0.536 ; Rise       ; wr_clk          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; a_full      ; rd_clk     ; 6.046 ; 6.357 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 5.784 ; 5.984 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 8.256 ; 8.656 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 6.539 ; 6.470 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 6.939 ; 7.273 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 6.381 ; 6.616 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 6.899 ; 6.869 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 6.452 ; 6.606 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 6.859 ; 7.157 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 6.911 ; 7.240 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 6.582 ; 6.506 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 7.768 ; 7.853 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 6.446 ; 6.393 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 6.389 ; 6.316 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 6.675 ; 6.840 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 6.539 ; 6.476 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 7.036 ; 7.083 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 7.453 ; 7.486 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 6.996 ; 7.113 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 6.804 ; 7.103 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 6.207 ; 6.419 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 6.825 ; 6.770 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 7.223 ; 7.425 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 6.433 ; 6.423 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 7.719 ; 7.751 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 6.250 ; 6.477 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 7.219 ; 7.177 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 7.302 ; 7.483 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 6.437 ; 6.654 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 8.256 ; 8.656 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 6.600 ; 6.844 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 6.379 ; 6.513 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 7.147 ; 7.454 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 7.403 ; 7.784 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 6.506 ; 6.412 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 6.301 ; 6.593 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 6.044 ; 6.354 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 6.209 ; 6.502 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 8.039 ; 8.098 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 6.457 ; 6.383 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 6.555 ; 6.685 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 6.026 ; 6.042 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 6.817 ; 6.782 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 6.370 ; 6.316 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 6.775 ; 6.829 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 6.822 ; 6.906 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 6.500 ; 6.419 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 7.686 ; 7.766 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 6.364 ; 6.286 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 6.307 ; 6.229 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 6.593 ; 6.568 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 6.457 ; 6.389 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 6.954 ; 6.996 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 7.371 ; 7.399 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 6.914 ; 7.026 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 6.096 ; 6.151 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 5.938 ; 5.924 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 6.743 ; 6.683 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 7.141 ; 7.216 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 6.351 ; 6.336 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 7.637 ; 7.664 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 6.168 ; 6.145 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 7.137 ; 7.090 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 7.220 ; 7.284 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 6.142 ; 6.175 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 8.039 ; 8.098 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 5.954 ; 5.956 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 6.297 ; 6.267 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 7.011 ; 7.057 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 7.026 ; 7.118 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 6.424 ; 6.325 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 6.227 ; 6.506 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 4.055 ; 4.201 ; Rise       ; wr_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; a_full      ; rd_clk     ; 5.322 ; 5.584 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 5.118 ; 5.368 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 4.856 ; 4.997 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 5.209 ; 5.333 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 5.488 ; 5.733 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 4.962 ; 5.098 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 5.405 ; 5.576 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 4.980 ; 5.102 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 5.428 ; 5.638 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 5.470 ; 5.708 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 5.325 ; 5.468 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 6.361 ; 6.632 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 5.122 ; 5.243 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 5.069 ; 5.190 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 5.413 ; 5.609 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 5.223 ; 5.352 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 5.550 ; 5.761 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 5.986 ; 6.186 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 5.672 ; 5.985 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 5.209 ; 5.355 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 4.856 ; 4.997 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 5.341 ; 5.488 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 6.132 ; 6.336 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 5.338 ; 5.517 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 6.185 ; 6.416 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 5.188 ; 5.297 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 5.628 ; 5.796 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 6.016 ; 6.243 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 5.086 ; 5.237 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 6.838 ; 7.096 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 4.960 ; 5.084 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 4.936 ; 5.070 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 6.004 ; 6.179 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 5.672 ; 5.918 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 4.945 ; 5.064 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 5.747 ; 6.031 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 5.275 ; 5.472 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 5.346 ; 5.564 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 4.281 ; 4.443 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 4.704 ; 4.901 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 5.194 ; 5.498 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 4.480 ; 4.661 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 4.798 ; 5.038 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 4.434 ; 4.605 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 5.121 ; 5.393 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 5.149 ; 5.452 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 4.730 ; 4.913 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 5.716 ; 6.012 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 4.651 ; 4.855 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 4.530 ; 4.721 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 4.849 ; 5.084 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 4.874 ; 5.100 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 4.900 ; 5.147 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 5.401 ; 5.642 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 5.075 ; 5.387 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 4.551 ; 4.750 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 4.759 ; 4.986 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 5.151 ; 5.415 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 5.220 ; 5.477 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 4.565 ; 4.743 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 5.568 ; 5.865 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 4.281 ; 4.443 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 5.428 ; 5.666 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 5.379 ; 5.641 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 5.170 ; 5.421 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 6.450 ; 6.792 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 4.697 ; 4.881 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 4.547 ; 4.717 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 5.289 ; 5.517 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 5.835 ; 6.174 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 5.093 ; 5.328 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 5.661 ; 5.949 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 3.924 ; 4.065 ; Rise       ; wr_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; c_rd_en    ; c_dout[0]   ; 5.487 ;    ;    ; 5.703 ;
; c_rd_en    ; c_dout[1]   ; 5.585 ;    ;    ; 6.005 ;
; c_rd_en    ; c_dout[2]   ; 5.056 ;    ;    ; 5.362 ;
; c_rd_en    ; c_dout[3]   ; 5.847 ;    ;    ; 6.102 ;
; c_rd_en    ; c_dout[4]   ; 5.400 ;    ;    ; 5.636 ;
; c_rd_en    ; c_dout[5]   ; 5.805 ;    ;    ; 6.149 ;
; c_rd_en    ; c_dout[6]   ; 5.852 ;    ;    ; 6.226 ;
; c_rd_en    ; c_dout[7]   ; 5.530 ;    ;    ; 5.739 ;
; c_rd_en    ; c_dout[8]   ; 6.716 ;    ;    ; 7.086 ;
; c_rd_en    ; c_dout[9]   ; 5.394 ;    ;    ; 5.606 ;
; c_rd_en    ; c_dout[10]  ; 5.337 ;    ;    ; 5.549 ;
; c_rd_en    ; c_dout[11]  ; 5.623 ;    ;    ; 5.888 ;
; c_rd_en    ; c_dout[12]  ; 5.487 ;    ;    ; 5.709 ;
; c_rd_en    ; c_dout[13]  ; 5.984 ;    ;    ; 6.316 ;
; c_rd_en    ; c_dout[14]  ; 6.401 ;    ;    ; 6.719 ;
; c_rd_en    ; c_dout[15]  ; 5.944 ;    ;    ; 6.346 ;
; c_rd_en    ; c_dout[16]  ; 5.126 ;    ;    ; 5.471 ;
; c_rd_en    ; c_dout[17]  ; 4.968 ;    ;    ; 5.244 ;
; c_rd_en    ; c_dout[18]  ; 5.773 ;    ;    ; 6.003 ;
; c_rd_en    ; c_dout[19]  ; 6.171 ;    ;    ; 6.536 ;
; c_rd_en    ; c_dout[20]  ; 5.381 ;    ;    ; 5.656 ;
; c_rd_en    ; c_dout[21]  ; 6.667 ;    ;    ; 6.984 ;
; c_rd_en    ; c_dout[22]  ; 5.198 ;    ;    ; 5.465 ;
; c_rd_en    ; c_dout[23]  ; 6.167 ;    ;    ; 6.410 ;
; c_rd_en    ; c_dout[24]  ; 6.250 ;    ;    ; 6.604 ;
; c_rd_en    ; c_dout[25]  ; 5.172 ;    ;    ; 5.495 ;
; c_rd_en    ; c_dout[26]  ; 7.069 ;    ;    ; 7.418 ;
; c_rd_en    ; c_dout[27]  ; 4.984 ;    ;    ; 5.276 ;
; c_rd_en    ; c_dout[28]  ; 5.327 ;    ;    ; 5.587 ;
; c_rd_en    ; c_dout[29]  ; 6.041 ;    ;    ; 6.377 ;
; c_rd_en    ; c_dout[30]  ; 6.056 ;    ;    ; 6.438 ;
; c_rd_en    ; c_dout[31]  ; 5.454 ;    ;    ; 5.645 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; c_rd_en    ; c_dout[0]   ; 5.260 ;    ;    ; 5.474 ;
; c_rd_en    ; c_dout[1]   ; 5.351 ;    ;    ; 5.761 ;
; c_rd_en    ; c_dout[2]   ; 4.806 ;    ;    ; 5.104 ;
; c_rd_en    ; c_dout[3]   ; 5.563 ;    ;    ; 5.821 ;
; c_rd_en    ; c_dout[4]   ; 5.128 ;    ;    ; 5.370 ;
; c_rd_en    ; c_dout[5]   ; 5.567 ;    ;    ; 5.905 ;
; c_rd_en    ; c_dout[6]   ; 5.610 ;    ;    ; 5.976 ;
; c_rd_en    ; c_dout[7]   ; 5.302 ;    ;    ; 5.511 ;
; c_rd_en    ; c_dout[8]   ; 6.455 ;    ;    ; 6.822 ;
; c_rd_en    ; c_dout[9]   ; 5.170 ;    ;    ; 5.381 ;
; c_rd_en    ; c_dout[10]  ; 5.117 ;    ;    ; 5.327 ;
; c_rd_en    ; c_dout[11]  ; 5.391 ;    ;    ; 5.652 ;
; c_rd_en    ; c_dout[12]  ; 5.261 ;    ;    ; 5.481 ;
; c_rd_en    ; c_dout[13]  ; 5.698 ;    ;    ; 6.028 ;
; c_rd_en    ; c_dout[14]  ; 6.132 ;    ;    ; 6.452 ;
; c_rd_en    ; c_dout[15]  ; 5.700 ;    ;    ; 6.095 ;
; c_rd_en    ; c_dout[16]  ; 4.911 ;    ;    ; 5.249 ;
; c_rd_en    ; c_dout[17]  ; 4.738 ;    ;    ; 5.013 ;
; c_rd_en    ; c_dout[18]  ; 5.496 ;    ;    ; 5.730 ;
; c_rd_en    ; c_dout[19]  ; 5.914 ;    ;    ; 6.272 ;
; c_rd_en    ; c_dout[20]  ; 5.157 ;    ;    ; 5.428 ;
; c_rd_en    ; c_dout[21]  ; 6.350 ;    ;    ; 6.667 ;
; c_rd_en    ; c_dout[22]  ; 4.983 ;    ;    ; 5.245 ;
; c_rd_en    ; c_dout[23]  ; 5.864 ;    ;    ; 6.113 ;
; c_rd_en    ; c_dout[24]  ; 5.949 ;    ;    ; 6.301 ;
; c_rd_en    ; c_dout[25]  ; 4.927 ;    ;    ; 5.242 ;
; c_rd_en    ; c_dout[26]  ; 6.813 ;    ;    ; 7.158 ;
; c_rd_en    ; c_dout[27]  ; 4.776 ;    ;    ; 5.064 ;
; c_rd_en    ; c_dout[28]  ; 5.063 ;    ;    ; 5.325 ;
; c_rd_en    ; c_dout[29]  ; 5.790 ;    ;    ; 6.118 ;
; c_rd_en    ; c_dout[30]  ; 5.809 ;    ;    ; 6.183 ;
; c_rd_en    ; c_dout[31]  ; 5.180 ;    ;    ; 5.380 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -23.340    ; 0.169 ; N/A      ; N/A     ; -3.000              ;
;  rd_clk          ; -5.916     ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  wr_clk          ; -23.340    ; 0.169 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21451.193 ; 0.0   ; 0.0      ; 0.0     ; -5513.701           ;
;  rd_clk          ; -20323.396 ; 0.000 ; N/A      ; N/A     ; -5321.984           ;
;  wr_clk          ; -1127.797  ; 0.000 ; N/A      ; N/A     ; -191.717            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 1.183 ; 1.144 ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; 5.623 ; 5.766 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; 2.214 ; 2.671 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; 1.788 ; 2.227 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; 1.688 ; 2.075 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; 1.960 ; 2.395 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; 1.531 ; 1.930 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; 2.155 ; 2.607 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; 1.469 ; 1.894 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; 1.812 ; 2.190 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; 1.538 ; 1.926 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; 1.545 ; 1.951 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; 1.369 ; 1.764 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; 1.591 ; 2.057 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; 2.214 ; 2.671 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; 2.135 ; 2.591 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; 1.988 ; 2.475 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; 1.511 ; 1.906 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; 1.310 ; 1.749 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; 1.659 ; 2.089 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; 1.603 ; 2.004 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; 1.866 ; 2.283 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; 1.326 ; 1.689 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; 1.991 ; 2.395 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; 1.799 ; 2.182 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; 1.657 ; 2.031 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; 1.505 ; 1.933 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; 2.086 ; 2.527 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; 1.657 ; 2.033 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; 1.873 ; 2.357 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; 1.638 ; 2.097 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; 1.750 ; 2.108 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; 1.923 ; 2.282 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; 1.355 ; 1.786 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; 2.018 ; 2.416 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; 3.148 ; 3.102 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; 3.495 ; 3.986 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; 1.928 ; 2.372 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; 2.352 ; 2.845 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; 2.464 ; 2.897 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; 2.440 ; 2.844 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; 1.724 ; 2.184 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; 2.074 ; 2.489 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; 2.292 ; 2.733 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; 2.367 ; 2.775 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; 1.588 ; 2.013 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; 1.575 ; 1.988 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; 1.871 ; 2.300 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; 2.055 ; 2.448 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; 2.422 ; 2.828 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; 1.656 ; 2.071 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; 2.469 ; 2.844 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; 1.685 ; 2.108 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; 1.682 ; 2.095 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; 1.728 ; 2.134 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; 1.755 ; 2.177 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; 3.199 ; 3.688 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; 1.873 ; 2.300 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; 3.495 ; 3.986 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; 2.301 ; 2.737 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; 2.260 ; 2.682 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; 2.732 ; 3.160 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; 2.304 ; 2.709 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; 2.131 ; 2.605 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; 2.896 ; 3.423 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; 2.326 ; 2.745 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; 2.686 ; 3.174 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; 2.452 ; 2.914 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; 2.103 ; 2.571 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; 4.967 ; 5.382 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; 3.715 ; 3.805 ; Rise       ; wr_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; c_rd_en    ; rd_clk     ; 0.131  ; 0.099  ; Rise       ; rd_clk          ;
; reset      ; rd_clk     ; -0.634 ; -0.834 ; Rise       ; rd_clk          ;
; a_din[*]   ; wr_clk     ; -0.294 ; -0.833 ; Rise       ; wr_clk          ;
;  a_din[0]  ; wr_clk     ; -0.374 ; -0.966 ; Rise       ; wr_clk          ;
;  a_din[1]  ; wr_clk     ; -0.467 ; -1.107 ; Rise       ; wr_clk          ;
;  a_din[2]  ; wr_clk     ; -0.549 ; -1.215 ; Rise       ; wr_clk          ;
;  a_din[3]  ; wr_clk     ; -0.385 ; -0.990 ; Rise       ; wr_clk          ;
;  a_din[4]  ; wr_clk     ; -0.742 ; -1.443 ; Rise       ; wr_clk          ;
;  a_din[5]  ; wr_clk     ; -0.442 ; -1.025 ; Rise       ; wr_clk          ;
;  a_din[6]  ; wr_clk     ; -0.570 ; -1.228 ; Rise       ; wr_clk          ;
;  a_din[7]  ; wr_clk     ; -0.294 ; -0.833 ; Rise       ; wr_clk          ;
;  a_din[8]  ; wr_clk     ; -0.424 ; -1.069 ; Rise       ; wr_clk          ;
;  a_din[9]  ; wr_clk     ; -0.363 ; -0.942 ; Rise       ; wr_clk          ;
;  a_din[10] ; wr_clk     ; -0.565 ; -1.200 ; Rise       ; wr_clk          ;
;  a_din[11] ; wr_clk     ; -0.847 ; -1.527 ; Rise       ; wr_clk          ;
;  a_din[12] ; wr_clk     ; -0.520 ; -1.178 ; Rise       ; wr_clk          ;
;  a_din[13] ; wr_clk     ; -0.511 ; -1.182 ; Rise       ; wr_clk          ;
;  a_din[14] ; wr_clk     ; -0.357 ; -0.953 ; Rise       ; wr_clk          ;
;  a_din[15] ; wr_clk     ; -0.324 ; -0.923 ; Rise       ; wr_clk          ;
;  a_din[16] ; wr_clk     ; -0.498 ; -1.163 ; Rise       ; wr_clk          ;
;  a_din[17] ; wr_clk     ; -0.347 ; -0.927 ; Rise       ; wr_clk          ;
;  a_din[18] ; wr_clk     ; -0.508 ; -1.166 ; Rise       ; wr_clk          ;
;  a_din[19] ; wr_clk     ; -0.302 ; -0.848 ; Rise       ; wr_clk          ;
;  a_din[20] ; wr_clk     ; -0.351 ; -0.953 ; Rise       ; wr_clk          ;
;  a_din[21] ; wr_clk     ; -0.344 ; -0.920 ; Rise       ; wr_clk          ;
;  a_din[22] ; wr_clk     ; -0.362 ; -0.960 ; Rise       ; wr_clk          ;
;  a_din[23] ; wr_clk     ; -0.401 ; -1.002 ; Rise       ; wr_clk          ;
;  a_din[24] ; wr_clk     ; -0.523 ; -1.212 ; Rise       ; wr_clk          ;
;  a_din[25] ; wr_clk     ; -0.445 ; -1.079 ; Rise       ; wr_clk          ;
;  a_din[26] ; wr_clk     ; -0.632 ; -1.316 ; Rise       ; wr_clk          ;
;  a_din[27] ; wr_clk     ; -0.388 ; -1.024 ; Rise       ; wr_clk          ;
;  a_din[28] ; wr_clk     ; -0.308 ; -0.870 ; Rise       ; wr_clk          ;
;  a_din[29] ; wr_clk     ; -0.519 ; -1.179 ; Rise       ; wr_clk          ;
;  a_din[30] ; wr_clk     ; -0.361 ; -0.945 ; Rise       ; wr_clk          ;
;  a_din[31] ; wr_clk     ; -0.515 ; -1.170 ; Rise       ; wr_clk          ;
; a_wr_en    ; wr_clk     ; -0.313 ; -0.473 ; Rise       ; wr_clk          ;
; b_din[*]   ; wr_clk     ; -0.305 ; -0.858 ; Rise       ; wr_clk          ;
;  b_din[0]  ; wr_clk     ; -0.356 ; -0.976 ; Rise       ; wr_clk          ;
;  b_din[1]  ; wr_clk     ; -0.668 ; -1.370 ; Rise       ; wr_clk          ;
;  b_din[2]  ; wr_clk     ; -0.742 ; -1.430 ; Rise       ; wr_clk          ;
;  b_din[3]  ; wr_clk     ; -0.617 ; -1.300 ; Rise       ; wr_clk          ;
;  b_din[4]  ; wr_clk     ; -0.562 ; -1.239 ; Rise       ; wr_clk          ;
;  b_din[5]  ; wr_clk     ; -0.443 ; -1.093 ; Rise       ; wr_clk          ;
;  b_din[6]  ; wr_clk     ; -0.533 ; -1.207 ; Rise       ; wr_clk          ;
;  b_din[7]  ; wr_clk     ; -0.420 ; -1.076 ; Rise       ; wr_clk          ;
;  b_din[8]  ; wr_clk     ; -0.336 ; -0.917 ; Rise       ; wr_clk          ;
;  b_din[9]  ; wr_clk     ; -0.481 ; -1.142 ; Rise       ; wr_clk          ;
;  b_din[10] ; wr_clk     ; -0.324 ; -0.893 ; Rise       ; wr_clk          ;
;  b_din[11] ; wr_clk     ; -0.399 ; -1.047 ; Rise       ; wr_clk          ;
;  b_din[12] ; wr_clk     ; -0.714 ; -1.410 ; Rise       ; wr_clk          ;
;  b_din[13] ; wr_clk     ; -0.539 ; -1.180 ; Rise       ; wr_clk          ;
;  b_din[14] ; wr_clk     ; -0.792 ; -1.451 ; Rise       ; wr_clk          ;
;  b_din[15] ; wr_clk     ; -0.305 ; -0.858 ; Rise       ; wr_clk          ;
;  b_din[16] ; wr_clk     ; -0.373 ; -0.927 ; Rise       ; wr_clk          ;
;  b_din[17] ; wr_clk     ; -0.343 ; -0.871 ; Rise       ; wr_clk          ;
;  b_din[18] ; wr_clk     ; -0.568 ; -1.203 ; Rise       ; wr_clk          ;
;  b_din[19] ; wr_clk     ; -0.923 ; -1.656 ; Rise       ; wr_clk          ;
;  b_din[20] ; wr_clk     ; -0.606 ; -1.285 ; Rise       ; wr_clk          ;
;  b_din[21] ; wr_clk     ; -1.033 ; -1.793 ; Rise       ; wr_clk          ;
;  b_din[22] ; wr_clk     ; -0.861 ; -1.542 ; Rise       ; wr_clk          ;
;  b_din[23] ; wr_clk     ; -0.626 ; -1.300 ; Rise       ; wr_clk          ;
;  b_din[24] ; wr_clk     ; -0.752 ; -1.460 ; Rise       ; wr_clk          ;
;  b_din[25] ; wr_clk     ; -0.488 ; -1.144 ; Rise       ; wr_clk          ;
;  b_din[26] ; wr_clk     ; -0.674 ; -1.379 ; Rise       ; wr_clk          ;
;  b_din[27] ; wr_clk     ; -0.896 ; -1.625 ; Rise       ; wr_clk          ;
;  b_din[28] ; wr_clk     ; -0.516 ; -1.191 ; Rise       ; wr_clk          ;
;  b_din[29] ; wr_clk     ; -0.531 ; -1.220 ; Rise       ; wr_clk          ;
;  b_din[30] ; wr_clk     ; -0.832 ; -1.547 ; Rise       ; wr_clk          ;
;  b_din[31] ; wr_clk     ; -0.498 ; -1.171 ; Rise       ; wr_clk          ;
; b_wr_en    ; wr_clk     ; -0.744 ; -1.417 ; Rise       ; wr_clk          ;
; reset      ; wr_clk     ; -0.303 ; -0.536 ; Rise       ; wr_clk          ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; a_full      ; rd_clk     ; 11.826 ; 11.842 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 11.133 ; 11.170 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 16.234 ; 16.235 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 12.544 ; 12.518 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 13.880 ; 13.909 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 12.940 ; 12.868 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 13.224 ; 13.175 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 12.913 ; 12.856 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 13.940 ; 13.846 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 13.927 ; 13.978 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 12.577 ; 12.443 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 14.654 ; 14.709 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 12.643 ; 12.583 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 12.148 ; 12.060 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 13.362 ; 13.340 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 12.437 ; 12.328 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 13.644 ; 13.634 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 14.051 ; 14.135 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 13.518 ; 13.610 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 13.811 ; 13.753 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 12.573 ; 12.517 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 13.086 ; 12.939 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 14.376 ; 14.291 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 12.498 ; 12.426 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 14.854 ; 14.652 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 12.631 ; 12.634 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 13.816 ; 13.621 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 14.590 ; 14.420 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 13.058 ; 12.970 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 16.234 ; 16.235 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 13.491 ; 13.387 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 12.779 ; 12.745 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 14.455 ; 14.360 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 15.091 ; 14.952 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 12.397 ; 12.325 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 12.298 ; 12.211 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 11.824 ; 11.832 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 11.898 ; 12.002 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 14.988 ; 14.920 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 12.292 ; 12.177 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 12.471 ; 12.447 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 11.586 ; 11.497 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 13.078 ; 13.028 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 12.168 ; 12.093 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 13.038 ; 12.925 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 13.015 ; 13.045 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 12.431 ; 12.296 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 14.285 ; 14.362 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 12.171 ; 12.049 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 12.002 ; 11.913 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 12.602 ; 12.543 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 12.291 ; 12.181 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 13.273 ; 13.230 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 13.655 ; 13.709 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 13.212 ; 13.283 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 11.747 ; 11.632 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 11.397 ; 11.353 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 12.940 ; 12.792 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 13.755 ; 13.593 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 12.163 ; 12.076 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 14.708 ; 14.505 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 11.751 ; 11.704 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 13.670 ; 13.474 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 13.925 ; 13.754 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 11.810 ; 11.714 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 14.988 ; 14.920 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 11.514 ; 11.396 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 12.036 ; 12.010 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 13.490 ; 13.333 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 13.583 ; 13.433 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 12.251 ; 12.178 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 12.166 ; 12.041 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 7.625  ; 7.684  ; Rise       ; wr_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; a_full      ; rd_clk     ; 5.322 ; 5.584 ; Rise       ; rd_clk          ;
; b_full      ; rd_clk     ; 5.118 ; 5.368 ; Rise       ; rd_clk          ;
; c_dout[*]   ; rd_clk     ; 4.856 ; 4.997 ; Rise       ; rd_clk          ;
;  c_dout[0]  ; rd_clk     ; 5.209 ; 5.333 ; Rise       ; rd_clk          ;
;  c_dout[1]  ; rd_clk     ; 5.488 ; 5.733 ; Rise       ; rd_clk          ;
;  c_dout[2]  ; rd_clk     ; 4.962 ; 5.098 ; Rise       ; rd_clk          ;
;  c_dout[3]  ; rd_clk     ; 5.405 ; 5.576 ; Rise       ; rd_clk          ;
;  c_dout[4]  ; rd_clk     ; 4.980 ; 5.102 ; Rise       ; rd_clk          ;
;  c_dout[5]  ; rd_clk     ; 5.428 ; 5.638 ; Rise       ; rd_clk          ;
;  c_dout[6]  ; rd_clk     ; 5.470 ; 5.708 ; Rise       ; rd_clk          ;
;  c_dout[7]  ; rd_clk     ; 5.325 ; 5.468 ; Rise       ; rd_clk          ;
;  c_dout[8]  ; rd_clk     ; 6.361 ; 6.632 ; Rise       ; rd_clk          ;
;  c_dout[9]  ; rd_clk     ; 5.122 ; 5.243 ; Rise       ; rd_clk          ;
;  c_dout[10] ; rd_clk     ; 5.069 ; 5.190 ; Rise       ; rd_clk          ;
;  c_dout[11] ; rd_clk     ; 5.413 ; 5.609 ; Rise       ; rd_clk          ;
;  c_dout[12] ; rd_clk     ; 5.223 ; 5.352 ; Rise       ; rd_clk          ;
;  c_dout[13] ; rd_clk     ; 5.550 ; 5.761 ; Rise       ; rd_clk          ;
;  c_dout[14] ; rd_clk     ; 5.986 ; 6.186 ; Rise       ; rd_clk          ;
;  c_dout[15] ; rd_clk     ; 5.672 ; 5.985 ; Rise       ; rd_clk          ;
;  c_dout[16] ; rd_clk     ; 5.209 ; 5.355 ; Rise       ; rd_clk          ;
;  c_dout[17] ; rd_clk     ; 4.856 ; 4.997 ; Rise       ; rd_clk          ;
;  c_dout[18] ; rd_clk     ; 5.341 ; 5.488 ; Rise       ; rd_clk          ;
;  c_dout[19] ; rd_clk     ; 6.132 ; 6.336 ; Rise       ; rd_clk          ;
;  c_dout[20] ; rd_clk     ; 5.338 ; 5.517 ; Rise       ; rd_clk          ;
;  c_dout[21] ; rd_clk     ; 6.185 ; 6.416 ; Rise       ; rd_clk          ;
;  c_dout[22] ; rd_clk     ; 5.188 ; 5.297 ; Rise       ; rd_clk          ;
;  c_dout[23] ; rd_clk     ; 5.628 ; 5.796 ; Rise       ; rd_clk          ;
;  c_dout[24] ; rd_clk     ; 6.016 ; 6.243 ; Rise       ; rd_clk          ;
;  c_dout[25] ; rd_clk     ; 5.086 ; 5.237 ; Rise       ; rd_clk          ;
;  c_dout[26] ; rd_clk     ; 6.838 ; 7.096 ; Rise       ; rd_clk          ;
;  c_dout[27] ; rd_clk     ; 4.960 ; 5.084 ; Rise       ; rd_clk          ;
;  c_dout[28] ; rd_clk     ; 4.936 ; 5.070 ; Rise       ; rd_clk          ;
;  c_dout[29] ; rd_clk     ; 6.004 ; 6.179 ; Rise       ; rd_clk          ;
;  c_dout[30] ; rd_clk     ; 5.672 ; 5.918 ; Rise       ; rd_clk          ;
;  c_dout[31] ; rd_clk     ; 4.945 ; 5.064 ; Rise       ; rd_clk          ;
; c_empty     ; rd_clk     ; 5.747 ; 6.031 ; Rise       ; rd_clk          ;
; a_full      ; wr_clk     ; 5.275 ; 5.472 ; Rise       ; wr_clk          ;
; b_full      ; wr_clk     ; 5.346 ; 5.564 ; Rise       ; wr_clk          ;
; c_dout[*]   ; wr_clk     ; 4.281 ; 4.443 ; Rise       ; wr_clk          ;
;  c_dout[0]  ; wr_clk     ; 4.704 ; 4.901 ; Rise       ; wr_clk          ;
;  c_dout[1]  ; wr_clk     ; 5.194 ; 5.498 ; Rise       ; wr_clk          ;
;  c_dout[2]  ; wr_clk     ; 4.480 ; 4.661 ; Rise       ; wr_clk          ;
;  c_dout[3]  ; wr_clk     ; 4.798 ; 5.038 ; Rise       ; wr_clk          ;
;  c_dout[4]  ; wr_clk     ; 4.434 ; 4.605 ; Rise       ; wr_clk          ;
;  c_dout[5]  ; wr_clk     ; 5.121 ; 5.393 ; Rise       ; wr_clk          ;
;  c_dout[6]  ; wr_clk     ; 5.149 ; 5.452 ; Rise       ; wr_clk          ;
;  c_dout[7]  ; wr_clk     ; 4.730 ; 4.913 ; Rise       ; wr_clk          ;
;  c_dout[8]  ; wr_clk     ; 5.716 ; 6.012 ; Rise       ; wr_clk          ;
;  c_dout[9]  ; wr_clk     ; 4.651 ; 4.855 ; Rise       ; wr_clk          ;
;  c_dout[10] ; wr_clk     ; 4.530 ; 4.721 ; Rise       ; wr_clk          ;
;  c_dout[11] ; wr_clk     ; 4.849 ; 5.084 ; Rise       ; wr_clk          ;
;  c_dout[12] ; wr_clk     ; 4.874 ; 5.100 ; Rise       ; wr_clk          ;
;  c_dout[13] ; wr_clk     ; 4.900 ; 5.147 ; Rise       ; wr_clk          ;
;  c_dout[14] ; wr_clk     ; 5.401 ; 5.642 ; Rise       ; wr_clk          ;
;  c_dout[15] ; wr_clk     ; 5.075 ; 5.387 ; Rise       ; wr_clk          ;
;  c_dout[16] ; wr_clk     ; 4.551 ; 4.750 ; Rise       ; wr_clk          ;
;  c_dout[17] ; wr_clk     ; 4.759 ; 4.986 ; Rise       ; wr_clk          ;
;  c_dout[18] ; wr_clk     ; 5.151 ; 5.415 ; Rise       ; wr_clk          ;
;  c_dout[19] ; wr_clk     ; 5.220 ; 5.477 ; Rise       ; wr_clk          ;
;  c_dout[20] ; wr_clk     ; 4.565 ; 4.743 ; Rise       ; wr_clk          ;
;  c_dout[21] ; wr_clk     ; 5.568 ; 5.865 ; Rise       ; wr_clk          ;
;  c_dout[22] ; wr_clk     ; 4.281 ; 4.443 ; Rise       ; wr_clk          ;
;  c_dout[23] ; wr_clk     ; 5.428 ; 5.666 ; Rise       ; wr_clk          ;
;  c_dout[24] ; wr_clk     ; 5.379 ; 5.641 ; Rise       ; wr_clk          ;
;  c_dout[25] ; wr_clk     ; 5.170 ; 5.421 ; Rise       ; wr_clk          ;
;  c_dout[26] ; wr_clk     ; 6.450 ; 6.792 ; Rise       ; wr_clk          ;
;  c_dout[27] ; wr_clk     ; 4.697 ; 4.881 ; Rise       ; wr_clk          ;
;  c_dout[28] ; wr_clk     ; 4.547 ; 4.717 ; Rise       ; wr_clk          ;
;  c_dout[29] ; wr_clk     ; 5.289 ; 5.517 ; Rise       ; wr_clk          ;
;  c_dout[30] ; wr_clk     ; 5.835 ; 6.174 ; Rise       ; wr_clk          ;
;  c_dout[31] ; wr_clk     ; 5.093 ; 5.328 ; Rise       ; wr_clk          ;
; c_empty     ; wr_clk     ; 5.661 ; 5.949 ; Rise       ; wr_clk          ;
; done        ; wr_clk     ; 3.924 ; 4.065 ; Rise       ; wr_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; c_rd_en    ; c_dout[0]   ; 10.296 ;    ;    ; 10.326 ;
; c_rd_en    ; c_dout[1]   ; 10.475 ;    ;    ; 10.596 ;
; c_rd_en    ; c_dout[2]   ; 9.590  ;    ;    ; 9.646  ;
; c_rd_en    ; c_dout[3]   ; 11.082 ;    ;    ; 11.177 ;
; c_rd_en    ; c_dout[4]   ; 10.172 ;    ;    ; 10.242 ;
; c_rd_en    ; c_dout[5]   ; 11.042 ;    ;    ; 11.074 ;
; c_rd_en    ; c_dout[6]   ; 11.019 ;    ;    ; 11.194 ;
; c_rd_en    ; c_dout[7]   ; 10.435 ;    ;    ; 10.445 ;
; c_rd_en    ; c_dout[8]   ; 12.289 ;    ;    ; 12.511 ;
; c_rd_en    ; c_dout[9]   ; 10.175 ;    ;    ; 10.198 ;
; c_rd_en    ; c_dout[10]  ; 10.006 ;    ;    ; 10.062 ;
; c_rd_en    ; c_dout[11]  ; 10.606 ;    ;    ; 10.692 ;
; c_rd_en    ; c_dout[12]  ; 10.295 ;    ;    ; 10.330 ;
; c_rd_en    ; c_dout[13]  ; 11.277 ;    ;    ; 11.379 ;
; c_rd_en    ; c_dout[14]  ; 11.659 ;    ;    ; 11.858 ;
; c_rd_en    ; c_dout[15]  ; 11.216 ;    ;    ; 11.432 ;
; c_rd_en    ; c_dout[16]  ; 9.751  ;    ;    ; 9.781  ;
; c_rd_en    ; c_dout[17]  ; 9.401  ;    ;    ; 9.502  ;
; c_rd_en    ; c_dout[18]  ; 10.944 ;    ;    ; 10.941 ;
; c_rd_en    ; c_dout[19]  ; 11.759 ;    ;    ; 11.742 ;
; c_rd_en    ; c_dout[20]  ; 10.167 ;    ;    ; 10.225 ;
; c_rd_en    ; c_dout[21]  ; 12.712 ;    ;    ; 12.654 ;
; c_rd_en    ; c_dout[22]  ; 9.755  ;    ;    ; 9.853  ;
; c_rd_en    ; c_dout[23]  ; 11.674 ;    ;    ; 11.623 ;
; c_rd_en    ; c_dout[24]  ; 11.929 ;    ;    ; 11.903 ;
; c_rd_en    ; c_dout[25]  ; 9.814  ;    ;    ; 9.863  ;
; c_rd_en    ; c_dout[26]  ; 12.992 ;    ;    ; 13.069 ;
; c_rd_en    ; c_dout[27]  ; 9.518  ;    ;    ; 9.545  ;
; c_rd_en    ; c_dout[28]  ; 10.040 ;    ;    ; 10.159 ;
; c_rd_en    ; c_dout[29]  ; 11.494 ;    ;    ; 11.482 ;
; c_rd_en    ; c_dout[30]  ; 11.587 ;    ;    ; 11.582 ;
; c_rd_en    ; c_dout[31]  ; 10.255 ;    ;    ; 10.327 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; c_rd_en    ; c_dout[0]   ; 5.260 ;    ;    ; 5.474 ;
; c_rd_en    ; c_dout[1]   ; 5.351 ;    ;    ; 5.761 ;
; c_rd_en    ; c_dout[2]   ; 4.806 ;    ;    ; 5.104 ;
; c_rd_en    ; c_dout[3]   ; 5.563 ;    ;    ; 5.821 ;
; c_rd_en    ; c_dout[4]   ; 5.128 ;    ;    ; 5.370 ;
; c_rd_en    ; c_dout[5]   ; 5.567 ;    ;    ; 5.905 ;
; c_rd_en    ; c_dout[6]   ; 5.610 ;    ;    ; 5.976 ;
; c_rd_en    ; c_dout[7]   ; 5.302 ;    ;    ; 5.511 ;
; c_rd_en    ; c_dout[8]   ; 6.455 ;    ;    ; 6.822 ;
; c_rd_en    ; c_dout[9]   ; 5.170 ;    ;    ; 5.381 ;
; c_rd_en    ; c_dout[10]  ; 5.117 ;    ;    ; 5.327 ;
; c_rd_en    ; c_dout[11]  ; 5.391 ;    ;    ; 5.652 ;
; c_rd_en    ; c_dout[12]  ; 5.261 ;    ;    ; 5.481 ;
; c_rd_en    ; c_dout[13]  ; 5.698 ;    ;    ; 6.028 ;
; c_rd_en    ; c_dout[14]  ; 6.132 ;    ;    ; 6.452 ;
; c_rd_en    ; c_dout[15]  ; 5.700 ;    ;    ; 6.095 ;
; c_rd_en    ; c_dout[16]  ; 4.911 ;    ;    ; 5.249 ;
; c_rd_en    ; c_dout[17]  ; 4.738 ;    ;    ; 5.013 ;
; c_rd_en    ; c_dout[18]  ; 5.496 ;    ;    ; 5.730 ;
; c_rd_en    ; c_dout[19]  ; 5.914 ;    ;    ; 6.272 ;
; c_rd_en    ; c_dout[20]  ; 5.157 ;    ;    ; 5.428 ;
; c_rd_en    ; c_dout[21]  ; 6.350 ;    ;    ; 6.667 ;
; c_rd_en    ; c_dout[22]  ; 4.983 ;    ;    ; 5.245 ;
; c_rd_en    ; c_dout[23]  ; 5.864 ;    ;    ; 6.113 ;
; c_rd_en    ; c_dout[24]  ; 5.949 ;    ;    ; 6.301 ;
; c_rd_en    ; c_dout[25]  ; 4.927 ;    ;    ; 5.242 ;
; c_rd_en    ; c_dout[26]  ; 6.813 ;    ;    ; 7.158 ;
; c_rd_en    ; c_dout[27]  ; 4.776 ;    ;    ; 5.064 ;
; c_rd_en    ; c_dout[28]  ; 5.063 ;    ;    ; 5.325 ;
; c_rd_en    ; c_dout[29]  ; 5.790 ;    ;    ; 6.118 ;
; c_rd_en    ; c_dout[30]  ; 5.809 ;    ;    ; 6.183 ;
; c_rd_en    ; c_dout[31]  ; 5.180 ;    ;    ; 5.380 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[22]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[23]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[24]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[25]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[26]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[27]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[28]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[29]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[30]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_dout[31]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_full        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b_full        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c_empty       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; c_rd_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_wr_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_wr_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b_din[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a_din[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; a_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; b_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; c_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; a_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; b_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; c_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c_dout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c_dout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c_dout[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_dout[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c_dout[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; a_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 90668        ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 53488        ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; > 2147483647 ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 90668        ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 53488        ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; > 2147483647 ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 68    ; 68   ;
; Unconstrained Input Port Paths  ; 4520  ; 4520 ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 549   ; 549  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Tue Nov  3 15:21:47 2015
Info: Command: quartus_sta fifo_multiply_top -c fifo_multiply_top
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo_multiply_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name wr_clk wr_clk
    Info (332105): create_clock -period 1.000 -name rd_clk rd_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -23.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -23.340           -1127.797 wr_clk 
    Info (332119):    -5.916          -20323.396 rd_clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 rd_clk 
    Info (332119):     0.402               0.000 wr_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -5321.984 rd_clk 
    Info (332119):    -3.000            -191.717 wr_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -21.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -21.215           -1016.082 wr_clk 
    Info (332119):    -5.354          -18326.947 rd_clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 rd_clk 
    Info (332119):     0.354               0.000 wr_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -5321.852 rd_clk 
    Info (332119):    -3.000            -191.321 wr_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.153            -496.769 wr_clk 
    Info (332119):    -2.406           -7873.923 rd_clk 
Info (332146): Worst-case hold slack is 0.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.169               0.000 wr_clk 
    Info (332119):     0.173               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4475.835 rd_clk 
    Info (332119):    -3.000            -150.123 wr_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1041 megabytes
    Info: Processing ended: Tue Nov  3 15:22:01 2015
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:12


