# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 113
attribute \keep 1
attribute \src "dut.sv:2.1-48.10"
attribute \top 1
module \enum_simple
  wire $auto$opt_dff.cc:247:make_patterns_logic$107
  wire $auto$opt_dff.cc:247:make_patterns_logic$110
  wire $auto$opt_dff.cc:247:make_patterns_logic$94
  wire $auto$opt_dff.cc:247:make_patterns_logic$97
  wire $auto$opt_dff.cc:306:combine_resets$103
  wire $auto$opt_dff.cc:306:combine_resets$90
  wire $auto$process.cpp:102:import_immediate_assert$17
  wire $auto$process.cpp:102:import_immediate_assert$9
  wire $auto$rtlil.cc:3013:Eq$12
  wire $auto$rtlil.cc:3013:Eq$14
  wire $auto$rtlil.cc:3013:Eq$16
  wire $auto$rtlil.cc:3013:Eq$2
  wire $auto$rtlil.cc:3013:Eq$30
  wire $auto$rtlil.cc:3013:Eq$4
  wire $auto$rtlil.cc:3013:Eq$6
  wire $auto$rtlil.cc:3013:Eq$8
  wire $auto$rtlil.cc:3014:Ne$20
  wire width 32 $procmux$34_Y
  wire width 32 $procmux$37_Y
  wire width 32 $procmux$40_Y
  attribute \unused_bits "0 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $procmux$43_Y
  wire width 2 $procmux$49_Y
  wire width 2 $procmux$52_Y
  attribute \unused_bits "1"
  wire width 2 $procmux$55_Y
  wire $procmux$61_Y
  wire $procmux$64_Y
  wire $procmux$67_Y
  wire $procmux$73_Y
  wire $procmux$76_Y
  wire $procmux$79_Y
  wire $procmux$82_Y
  attribute \src "dut.sv:2.26-2.29"
  wire input 1 \clk
  attribute \enum_type "$enum0"
  attribute \enum_value_00 "\\ts0"
  attribute \enum_value_01 "\\ts1"
  attribute \enum_value_10 "\\ts2"
  attribute \enum_value_11 "\\ts3"
  attribute \src "dut.sv:10.11-10.21"
  attribute \wiretype "\\states_t"
  wire width 2 \enum_const
  attribute \src "dut.sv:2.37-2.40"
  wire input 2 \rst
  attribute \enum_type "$enum0"
  attribute \enum_value_00 "\\ts0"
  attribute \enum_value_01 "\\ts1"
  attribute \enum_value_10 "\\ts2"
  attribute \enum_value_11 "\\ts3"
  attribute \src "dut.sv:8.11-8.16"
  attribute \wiretype "\\states_t"
  wire width 2 \state
  attribute \enum_type "$enum0"
  attribute \enum_value_00000000000000000000000000000000 "\\s0"
  attribute \enum_value_00000000000000000000000000000001 "\\s1"
  attribute \enum_value_00000000000000000000000000000010 "\\s2"
  attribute \enum_value_00000000000000000000000000000011 "\\s3"
  attribute \src "dut.sv:4.24-4.33"
  wire width 32 \test_enum
  cell $logic_not $auto$expression.cpp:666:import_operation$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A { 30'000000000000000000000000000000 \test_enum [1:0] }
    connect \Y $auto$rtlil.cc:3013:Eq$2
  end
  cell $logic_not $auto$expression.cpp:666:import_operation$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \Y $auto$rtlil.cc:3013:Eq$12
  end
  cell $eq $auto$expression.cpp:666:import_operation$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'01
    connect \Y $auto$rtlil.cc:3013:Eq$14
  end
  cell $eq $auto$expression.cpp:666:import_operation$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'10
    connect \Y $auto$rtlil.cc:3013:Eq$16
  end
  cell $eq $auto$expression.cpp:666:import_operation$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \enum_const
    connect \B 2'01
    connect \Y $auto$rtlil.cc:3013:Eq$30
  end
  cell $eq $auto$expression.cpp:666:import_operation$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'01
    connect \Y $auto$rtlil.cc:3013:Eq$4
  end
  cell $eq $auto$expression.cpp:666:import_operation$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'10
    connect \Y $auto$rtlil.cc:3013:Eq$6
  end
  cell $eq $auto$expression.cpp:666:import_operation$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'11
    connect \Y $auto$rtlil.cc:3013:Eq$8
  end
  cell $ne $auto$expression.cpp:675:import_operation$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'11
    connect \Y $auto$rtlil.cc:3014:Ne$20
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.2-39.5"
  cell $sdffe $auto$ff.cc:266:slice$106
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $procmux$43_Y [1]
    connect \EN $auto$opt_dff.cc:247:make_patterns_logic$107
    connect \Q \test_enum [1]
    connect \SRST \rst
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.2-39.5"
  cell $sdffe $auto$ff.cc:266:slice$109
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $procmux$40_Y [0]
    connect \EN $auto$opt_dff.cc:247:make_patterns_logic$110
    connect \Q \test_enum [0]
    connect \SRST $auto$opt_dff.cc:306:combine_resets$103
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.2-39.5"
  cell $sdffe $auto$ff.cc:266:slice$93
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'0
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $procmux$55_Y [0]
    connect \EN $auto$opt_dff.cc:247:make_patterns_logic$94
    connect \Q \state [0]
    connect \SRST \rst
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.2-39.5"
  cell $sdffe $auto$ff.cc:266:slice$96
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'0
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $procmux$52_Y [1]
    connect \EN $auto$opt_dff.cc:247:make_patterns_logic$97
    connect \Q \state [1]
    connect \SRST $auto$opt_dff.cc:306:combine_resets$90
  end
  cell $reduce_bool $auto$opt_dff.cc:248:make_patterns_logic$108
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$8 $auto$rtlil.cc:3013:Eq$6 $auto$rtlil.cc:3013:Eq$4 $auto$rtlil.cc:3013:Eq$2 }
    connect \Y $auto$opt_dff.cc:247:make_patterns_logic$107
  end
  cell $reduce_bool $auto$opt_dff.cc:248:make_patterns_logic$111
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$8 $auto$rtlil.cc:3013:Eq$6 $auto$rtlil.cc:3013:Eq$4 }
    connect \Y $auto$opt_dff.cc:247:make_patterns_logic$110
  end
  cell $reduce_bool $auto$opt_dff.cc:248:make_patterns_logic$95
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$16 $auto$rtlil.cc:3013:Eq$14 $auto$rtlil.cc:3013:Eq$12 }
    connect \Y $auto$opt_dff.cc:247:make_patterns_logic$94
  end
  cell $reduce_bool $auto$opt_dff.cc:248:make_patterns_logic$98
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$16 $auto$rtlil.cc:3013:Eq$14 }
    connect \Y $auto$opt_dff.cc:247:make_patterns_logic$97
  end
  cell $reduce_or $auto$opt_dff.cc:307:combine_resets$104
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$2 \rst }
    connect \Y $auto$opt_dff.cc:306:combine_resets$103
  end
  cell $reduce_or $auto$opt_dff.cc:307:combine_resets$91
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $auto$rtlil.cc:3013:Eq$12 \rst }
    connect \Y $auto$opt_dff.cc:306:combine_resets$90
  end
  attribute \src "dut.sv:27.5-27.18"
  cell $check $auto$process.cpp:109:import_immediate_assert$10
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A 1'0
    connect \ARGS { }
    connect \EN $auto$process.cpp:102:import_immediate_assert$9
    connect \TRG \clk
  end
  attribute \src "dut.sv:37.5-37.18"
  cell $check $auto$process.cpp:109:import_immediate_assert$18
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A 1'0
    connect \ARGS { }
    connect \EN $auto$process.cpp:102:import_immediate_assert$17
    connect \TRG \clk
  end
  attribute \src "dut.sv:42.3-42.25"
  cell $check $auto$process.cpp:109:import_immediate_assert$22
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3014:Ne$20
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:43.3-43.20"
  cell $check $auto$process.cpp:109:import_immediate_assert$26
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:45.3-45.29"
  cell $check $auto$process.cpp:109:import_immediate_assert$32
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3013:Eq$30
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \full_case 1
  attribute \src "dut.sv:24.9-27.18"
  cell $mux $procmux$34
    parameter \WIDTH 32
    connect \A 32'000000000000000000000000000000xx
    connect \B 0
    connect \S $auto$rtlil.cc:3013:Eq$8
    connect \Y $procmux$34_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:22.9-27.18"
  cell $mux $procmux$37
    parameter \WIDTH 32
    connect \A $procmux$34_Y
    connect \B 3
    connect \S $auto$rtlil.cc:3013:Eq$6
    connect \Y $procmux$37_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:20.9-27.18"
  cell $mux $procmux$40
    parameter \WIDTH 32
    connect \A $procmux$37_Y
    connect \B 2
    connect \S $auto$rtlil.cc:3013:Eq$4
    connect \Y $procmux$40_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:18.4-27.18"
  cell $mux $procmux$43
    parameter \WIDTH 32
    connect \A $procmux$40_Y
    connect \B 1
    connect \S $auto$rtlil.cc:3013:Eq$2
    connect \Y $procmux$43_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:34.9-37.18"
  cell $mux $procmux$49
    parameter \WIDTH 2
    connect \A 2'x
    connect \B 2'00
    connect \S $auto$rtlil.cc:3013:Eq$16
    connect \Y $procmux$49_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:32.9-37.18"
  cell $mux $procmux$52
    parameter \WIDTH 2
    connect \A $procmux$49_Y
    connect \B 2'10
    connect \S $auto$rtlil.cc:3013:Eq$14
    connect \Y $procmux$52_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:30.4-37.18"
  cell $mux $procmux$55
    parameter \WIDTH 2
    connect \A $procmux$52_Y
    connect \B 2'01
    connect \S $auto$rtlil.cc:3013:Eq$12
    connect \Y $procmux$55_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:34.9-37.18"
  cell $mux $procmux$61
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$16
    connect \Y $procmux$61_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:32.9-37.18"
  cell $mux $procmux$64
    parameter \WIDTH 1
    connect \A $procmux$61_Y
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$14
    connect \Y $procmux$64_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:30.4-37.18"
  cell $mux $procmux$67
    parameter \WIDTH 1
    connect \A $procmux$64_Y
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$12
    connect \Y $procmux$67_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:32.13-32.16|dut.sv:32.9-36.12"
  cell $mux $procmux$70
    parameter \WIDTH 1
    connect \A $procmux$67_Y
    connect \B 1'0
    connect \S \rst
    connect \Y $auto$process.cpp:102:import_immediate_assert$17
  end
  attribute \full_case 1
  attribute \src "dut.sv:24.9-27.18"
  cell $mux $procmux$73
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$8
    connect \Y $procmux$73_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:22.9-27.18"
  cell $mux $procmux$76
    parameter \WIDTH 1
    connect \A $procmux$73_Y
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$6
    connect \Y $procmux$76_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:20.9-27.18"
  cell $mux $procmux$79
    parameter \WIDTH 1
    connect \A $procmux$76_Y
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$4
    connect \Y $procmux$79_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:18.4-27.18"
  cell $mux $procmux$82
    parameter \WIDTH 1
    connect \A $procmux$79_Y
    connect \B 1'0
    connect \S $auto$rtlil.cc:3013:Eq$2
    connect \Y $procmux$82_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:32.13-32.16|dut.sv:32.9-36.12"
  cell $mux $procmux$85
    parameter \WIDTH 1
    connect \A $procmux$82_Y
    connect \B 1'0
    connect \S \rst
    connect \Y $auto$process.cpp:102:import_immediate_assert$9
  end
  connect \test_enum [31:2] 30'000000000000000000000000000000
end
