TimeQuest Timing Analyzer report for trabalhofinalcd
Wed Apr 05 19:19:02 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; trabalhofinalcd                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 505.56 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.978 ; -12.393            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -21.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.978 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.911      ;
; -0.975 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.908      ;
; -0.972 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.905      ;
; -0.972 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.905      ;
; -0.971 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.904      ;
; -0.969 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.902      ;
; -0.966 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.899      ;
; -0.963 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.896      ;
; -0.963 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.896      ;
; -0.962 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.895      ;
; -0.950 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.883      ;
; -0.947 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.880      ;
; -0.941 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.874      ;
; -0.938 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.871      ;
; -0.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.806      ;
; -0.870 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.803      ;
; -0.867 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.800      ;
; -0.867 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.800      ;
; -0.866 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.799      ;
; -0.845 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.778      ;
; -0.842 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.775      ;
; -0.735 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.668      ;
; -0.732 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.665      ;
; -0.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.662      ;
; -0.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.662      ;
; -0.728 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.661      ;
; -0.707 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.640      ;
; -0.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.637      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.670 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.603      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.496      ;
; -0.462 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.395      ;
; -0.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.394      ;
; -0.453 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.386      ;
; -0.452 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.385      ;
; -0.410 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.343      ;
; -0.407 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.340      ;
; -0.404 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.337      ;
; -0.404 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.337      ;
; -0.403 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.336      ;
; -0.382 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.315      ;
; -0.379 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.312      ;
; -0.357 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.290      ;
; -0.356 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.289      ;
; -0.219 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.152      ;
; -0.218 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.151      ;
; 0.107  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.062     ; 0.826      ;
; 0.275  ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 1.000        ; -0.061     ; 0.659      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.478 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.825 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.043      ;
; 0.827 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.045      ;
; 0.924 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.143      ;
; 0.925 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.144      ;
; 0.926 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.145      ;
; 0.927 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.146      ;
; 0.929 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.147      ;
; 0.931 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.149      ;
; 0.938 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.943 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.963 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 1.003 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.221      ;
; 1.005 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.223      ;
; 1.006 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.224      ;
; 1.008 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.226      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.272 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.273 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.491      ;
; 1.274 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.492      ;
; 1.275 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.493      ;
; 1.276 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.494      ;
; 1.287 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.505      ;
; 1.292 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.510      ;
; 1.312 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.530      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.371 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.589      ;
; 1.377 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.595      ;
; 1.378 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.379 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.597      ;
; 1.380 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.598      ;
; 1.391 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.609      ;
; 1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.614      ;
; 1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.634      ;
; 1.451 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.669      ;
; 1.452 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.670      ;
; 1.453 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.671      ;
; 1.454 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.672      ;
; 1.454 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.672      ;
; 1.455 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.673      ;
; 1.456 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.674      ;
; 1.457 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.675      ;
; 1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.683      ;
; 1.468 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.470 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.688      ;
; 1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.691      ;
; 1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.708      ;
; 1.493 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.711      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; confirm_sw     ; clk        ; 2.372 ; 2.837 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 1.181 ; 1.220 ; Rise       ; clk             ;
; sw0            ; clk        ; 1.357 ; 1.758 ; Rise       ; clk             ;
; sw1            ; clk        ; 1.354 ; 1.768 ; Rise       ; clk             ;
; sw2            ; clk        ; 1.462 ; 1.860 ; Rise       ; clk             ;
; sw3            ; clk        ; 1.351 ; 1.780 ; Rise       ; clk             ;
; sw4            ; clk        ; 1.316 ; 1.717 ; Rise       ; clk             ;
; sw5            ; clk        ; 1.363 ; 1.798 ; Rise       ; clk             ;
; sw6            ; clk        ; 1.348 ; 1.748 ; Rise       ; clk             ;
; sw7            ; clk        ; 1.198 ; 1.611 ; Rise       ; clk             ;
; write          ; clk        ; 0.282 ; 0.300 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; confirm_sw     ; clk        ; -2.069 ; -2.492 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 0.145  ; 0.090  ; Rise       ; clk             ;
; sw0            ; clk        ; -0.996 ; -1.376 ; Rise       ; clk             ;
; sw1            ; clk        ; -0.993 ; -1.386 ; Rise       ; clk             ;
; sw2            ; clk        ; -1.108 ; -1.496 ; Rise       ; clk             ;
; sw3            ; clk        ; -0.990 ; -1.397 ; Rise       ; clk             ;
; sw4            ; clk        ; -0.956 ; -1.336 ; Rise       ; clk             ;
; sw5            ; clk        ; -1.003 ; -1.415 ; Rise       ; clk             ;
; sw6            ; clk        ; -0.988 ; -1.366 ; Rise       ; clk             ;
; sw7            ; clk        ; -0.855 ; -1.256 ; Rise       ; clk             ;
; write          ; clk        ; 0.042  ; 0.009  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.516 ; 5.581 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.253 ; 5.238 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.516 ; 5.581 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.472 ; 5.521 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.495 ; 5.522 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.198 ; 5.232 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.500 ; 5.544 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.435 ; 5.460 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.475 ; 5.516 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.637 ; 5.652 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.257 ; 5.246 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.482 ; 5.451 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.637 ; 5.652 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.451 ; 5.425 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.258 ; 5.244 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.241 ; 5.231 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.222 ; 5.208 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.247 ; 5.238 ; Rise       ; clk             ;
; estado              ; clk        ; 5.241 ; 5.272 ; Rise       ; clk             ;
; loadregis           ; clk        ; 6.076 ; 6.009 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.829 ; 6.834 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.661 ; 6.678 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.829 ; 6.834 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.671 ; 6.688 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.486 ; 6.521 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.466 ; 6.501 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.486 ; 6.521 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.489 ; 6.519 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.489 ; 6.519 ; Rise       ; clk             ;
; readmem             ; clk        ; 7.315 ; 7.303 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.101 ; 5.130 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.147 ; 5.130 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.405 ; 5.467 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.363 ; 5.409 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.385 ; 5.411 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.101 ; 5.132 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.390 ; 5.431 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.328 ; 5.352 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.366 ; 5.405 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.115 ; 5.099 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.149 ; 5.136 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.365 ; 5.334 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.520 ; 5.534 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.336 ; 5.309 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.150 ; 5.135 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.134 ; 5.122 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.115 ; 5.099 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.140 ; 5.129 ; Rise       ; clk             ;
; estado              ; clk        ; 5.142 ; 5.172 ; Rise       ; clk             ;
; loadregis           ; clk        ; 5.943 ; 5.877 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.781 ; 5.796 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.969 ; 5.966 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.130 ; 6.116 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.979 ; 5.976 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.801 ; 5.816 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 5.781 ; 5.796 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.801 ; 5.816 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 5.803 ; 5.813 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 5.803 ; 5.813 ; Rise       ; clk             ;
; readmem             ; clk        ; 7.177 ; 7.168 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 6.884 ;    ;    ; 7.345 ;
; confirmaFuncao ; readmem     ; 6.824 ;    ;    ; 6.919 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 6.698 ;    ;    ; 7.119 ;
; confirmaFuncao ; readmem     ; 6.686 ;    ;    ; 6.766 ;
+----------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 567.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.761 ; -9.328            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -21.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.761 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.702      ;
; -0.756 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.697      ;
; -0.753 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.694      ;
; -0.753 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.694      ;
; -0.753 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.694      ;
; -0.751 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.692      ;
; -0.748 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.689      ;
; -0.745 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.686      ;
; -0.745 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.686      ;
; -0.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.684      ;
; -0.730 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.671      ;
; -0.726 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.667      ;
; -0.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.663      ;
; -0.718 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.659      ;
; -0.674 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.615      ;
; -0.669 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.610      ;
; -0.666 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.607      ;
; -0.666 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.607      ;
; -0.664 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.605      ;
; -0.643 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.584      ;
; -0.639 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.580      ;
; -0.546 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.487      ;
; -0.541 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.482      ;
; -0.538 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.479      ;
; -0.538 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.479      ;
; -0.536 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.477      ;
; -0.520 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.461      ;
; -0.515 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.456      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.506 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.447      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.411 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 1.000        ; -0.054     ; 1.352      ;
; -0.304 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.245      ;
; -0.296 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.237      ;
; -0.295 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.236      ;
; -0.287 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.228      ;
; -0.262 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.203      ;
; -0.257 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.198      ;
; -0.254 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.195      ;
; -0.254 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.195      ;
; -0.252 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.193      ;
; -0.231 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.172      ;
; -0.227 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.054     ; 1.168      ;
; -0.217 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.158      ;
; -0.208 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.149      ;
; -0.089 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.030      ;
; -0.080 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.021      ;
; 0.204  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.054     ; 0.737      ;
; 0.358  ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 0.583      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.433 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.631      ;
; 0.755 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.764 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.833 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.031      ;
; 0.834 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.835 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.033      ;
; 0.836 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.847 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.856 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.865 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.063      ;
; 0.867 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.065      ;
; 0.870 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.068      ;
; 0.911 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.109      ;
; 0.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.113      ;
; 0.920 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.118      ;
; 0.924 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.122      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.151 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 0.000        ; 0.054      ; 1.349      ;
; 1.164 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.362      ;
; 1.165 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.363      ;
; 1.166 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.364      ;
; 1.167 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.365      ;
; 1.189 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.387      ;
; 1.193 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.391      ;
; 1.198 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.396      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.248 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.446      ;
; 1.256 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.454      ;
; 1.257 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.455      ;
; 1.258 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.456      ;
; 1.259 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.457      ;
; 1.288 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.486      ;
; 1.290 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.488      ;
; 1.293 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.491      ;
; 1.320 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.518      ;
; 1.321 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.519      ;
; 1.322 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.520      ;
; 1.323 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.521      ;
; 1.324 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.522      ;
; 1.325 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.523      ;
; 1.326 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.524      ;
; 1.327 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.525      ;
; 1.352 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.550      ;
; 1.354 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.552      ;
; 1.356 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.554      ;
; 1.357 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.555      ;
; 1.358 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.556      ;
; 1.361 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.559      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; confirm_sw     ; clk        ; 2.055 ; 2.437 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 1.076 ; 1.175 ; Rise       ; clk             ;
; sw0            ; clk        ; 1.131 ; 1.473 ; Rise       ; clk             ;
; sw1            ; clk        ; 1.132 ; 1.472 ; Rise       ; clk             ;
; sw2            ; clk        ; 1.227 ; 1.560 ; Rise       ; clk             ;
; sw3            ; clk        ; 1.125 ; 1.472 ; Rise       ; clk             ;
; sw4            ; clk        ; 1.095 ; 1.423 ; Rise       ; clk             ;
; sw5            ; clk        ; 1.145 ; 1.493 ; Rise       ; clk             ;
; sw6            ; clk        ; 1.123 ; 1.452 ; Rise       ; clk             ;
; sw7            ; clk        ; 0.981 ; 1.340 ; Rise       ; clk             ;
; write          ; clk        ; 0.243 ; 0.347 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; confirm_sw     ; clk        ; -1.787 ; -2.137 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 0.122  ; 0.010  ; Rise       ; clk             ;
; sw0            ; clk        ; -0.813 ; -1.140 ; Rise       ; clk             ;
; sw1            ; clk        ; -0.814 ; -1.139 ; Rise       ; clk             ;
; sw2            ; clk        ; -0.915 ; -1.239 ; Rise       ; clk             ;
; sw3            ; clk        ; -0.807 ; -1.139 ; Rise       ; clk             ;
; sw4            ; clk        ; -0.777 ; -1.092 ; Rise       ; clk             ;
; sw5            ; clk        ; -0.827 ; -1.160 ; Rise       ; clk             ;
; sw6            ; clk        ; -0.806 ; -1.120 ; Rise       ; clk             ;
; sw7            ; clk        ; -0.680 ; -1.029 ; Rise       ; clk             ;
; write          ; clk        ; 0.045  ; -0.069 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.246 ; 5.280 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 4.994 ; 4.968 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.246 ; 5.280 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.208 ; 5.221 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.226 ; 5.242 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 4.955 ; 4.972 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.230 ; 5.261 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.174 ; 5.183 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.210 ; 5.232 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.367 ; 5.359 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 4.998 ; 4.976 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.204 ; 5.145 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.367 ; 5.359 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.181 ; 5.140 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.003 ; 4.979 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 4.979 ; 4.962 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 4.961 ; 4.939 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 4.990 ; 4.970 ; Rise       ; clk             ;
; estado              ; clk        ; 4.995 ; 5.010 ; Rise       ; clk             ;
; loadregis           ; clk        ; 5.764 ; 5.669 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.458 ; 6.378 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.295 ; 6.240 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.458 ; 6.378 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.305 ; 6.250 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.136 ; 6.102 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.116 ; 6.082 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.136 ; 6.102 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.137 ; 6.099 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.137 ; 6.099 ; Rise       ; clk             ;
; readmem             ; clk        ; 6.985 ; 6.966 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 4.869 ; 4.873 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 4.899 ; 4.873 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.147 ; 5.179 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.110 ; 5.123 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.129 ; 5.143 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 4.869 ; 4.885 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.132 ; 5.161 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.079 ; 5.087 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.113 ; 5.135 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 4.867 ; 4.844 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 4.903 ; 4.880 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.101 ; 5.043 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.264 ; 5.256 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.079 ; 5.038 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 4.908 ; 4.883 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 4.885 ; 4.866 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 4.867 ; 4.844 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 4.896 ; 4.874 ; Rise       ; clk             ;
; estado              ; clk        ; 4.907 ; 4.921 ; Rise       ; clk             ;
; loadregis           ; clk        ; 5.645 ; 5.553 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.486 ; 5.463 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.658 ; 5.615 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 5.815 ; 5.748 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.668 ; 5.625 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.506 ; 5.483 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 5.486 ; 5.463 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.506 ; 5.483 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 5.506 ; 5.479 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 5.506 ; 5.479 ; Rise       ; clk             ;
; readmem             ; clk        ; 6.862 ; 6.846 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 6.409 ;    ;    ; 6.749 ;
; confirmaFuncao ; readmem     ; 6.556 ;    ;    ; 6.683 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 6.248 ;    ;    ; 6.558 ;
; confirmaFuncao ; readmem     ; 6.429 ;    ;    ; 6.545 ;
+----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.110 ; -0.728            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.008                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.110 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.061      ;
; -0.107 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.058      ;
; -0.106 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.057      ;
; -0.106 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.057      ;
; -0.106 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.057      ;
; -0.103 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.054      ;
; -0.103 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.054      ;
; -0.102 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.053      ;
; -0.102 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.053      ;
; -0.099 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.050      ;
; -0.097 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.095 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.046      ;
; -0.093 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.044      ;
; -0.044 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.995      ;
; -0.041 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.992      ;
; -0.040 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.991      ;
; -0.040 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.991      ;
; -0.037 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.988      ;
; -0.033 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.984      ;
; -0.031 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.982      ;
; 0.029  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.922      ;
; 0.032  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.919      ;
; 0.033  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.918      ;
; 0.033  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.918      ;
; 0.036  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.040  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.042  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.909      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.141  ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.810      ;
; 0.176  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.775      ;
; 0.180  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.771      ;
; 0.182  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.769      ;
; 0.186  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.765      ;
; 0.217  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.734      ;
; 0.220  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.731      ;
; 0.221  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.730      ;
; 0.221  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.730      ;
; 0.224  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.727      ;
; 0.228  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.723      ;
; 0.230  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.721      ;
; 0.242  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.709      ;
; 0.248  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.703      ;
; 0.315  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.636      ;
; 0.321  ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.630      ;
; 0.503  ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.448      ;
; 0.592  ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 0.359      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; MAQUINA_B:inst23|inst1                                            ; MAQUINA_B:inst23|inst1                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.255 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.429 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.432 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.488 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.608      ;
; 0.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.495 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.615      ;
; 0.496 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.616      ;
; 0.496 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.616      ;
; 0.497 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.617      ;
; 0.498 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.618      ;
; 0.499 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.509 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.531 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.669 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.790      ;
; 0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.790      ;
; 0.671 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.672 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.673 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.793      ;
; 0.683 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.803      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.728 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.848      ;
; 0.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.730 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.850      ;
; 0.731 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.851      ;
; 0.732 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.852      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; MAQUINA_B:inst23|inst1                                            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.742 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.862      ;
; 0.771 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.891      ;
; 0.771 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.891      ;
; 0.772 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.892      ;
; 0.772 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.892      ;
; 0.772 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.892      ;
; 0.772 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.892      ;
; 0.773 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.893      ;
; 0.773 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.893      ;
; 0.774 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.894      ;
; 0.775 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.895      ;
; 0.775 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.895      ;
; 0.785 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.905      ;
; 0.785 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.905      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAQUINA_B:inst23|inst1                                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst11|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst12|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst13|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst14|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst10|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst11|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst12|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst13|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst14|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst8|inst2|clk                                       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst9|inst2|clk                                       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ADDRESS_REG|inst|inst2|clk                                        ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst10|inst2|clk                                     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst11|inst2|clk                                     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst12|inst2|clk                                     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst13|inst2|clk                                     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst14|inst2|clk                                     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst8|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst9|inst2|clk                                      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; DATA_OUT_REG|inst|inst2|clk                                       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst23|inst1|clk                                                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst|inst1|inst2|clk                                         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; confirm_sw     ; clk        ; 1.319 ; 1.912 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 0.679 ; 0.911 ; Rise       ; clk             ;
; sw0            ; clk        ; 0.746 ; 1.315 ; Rise       ; clk             ;
; sw1            ; clk        ; 0.741 ; 1.314 ; Rise       ; clk             ;
; sw2            ; clk        ; 0.793 ; 1.345 ; Rise       ; clk             ;
; sw3            ; clk        ; 0.748 ; 1.314 ; Rise       ; clk             ;
; sw4            ; clk        ; 0.716 ; 1.282 ; Rise       ; clk             ;
; sw5            ; clk        ; 0.764 ; 1.336 ; Rise       ; clk             ;
; sw6            ; clk        ; 0.737 ; 1.306 ; Rise       ; clk             ;
; sw7            ; clk        ; 0.647 ; 1.190 ; Rise       ; clk             ;
; write          ; clk        ; 0.191 ; 0.415 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; confirm_sw     ; clk        ; -1.142 ; -1.711 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 0.066  ; -0.192 ; Rise       ; clk             ;
; sw0            ; clk        ; -0.541 ; -1.096 ; Rise       ; clk             ;
; sw1            ; clk        ; -0.536 ; -1.096 ; Rise       ; clk             ;
; sw2            ; clk        ; -0.590 ; -1.136 ; Rise       ; clk             ;
; sw3            ; clk        ; -0.542 ; -1.096 ; Rise       ; clk             ;
; sw4            ; clk        ; -0.511 ; -1.065 ; Rise       ; clk             ;
; sw5            ; clk        ; -0.558 ; -1.117 ; Rise       ; clk             ;
; sw6            ; clk        ; -0.531 ; -1.088 ; Rise       ; clk             ;
; sw7            ; clk        ; -0.451 ; -0.988 ; Rise       ; clk             ;
; write          ; clk        ; -0.005 ; -0.242 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.347 ; 3.393 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.117 ; 3.164 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.347 ; 3.393 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.316 ; 3.356 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.333 ; 3.366 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.160 ; 3.183 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.329 ; 3.379 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.288 ; 3.334 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.314 ; 3.364 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.394 ; 3.444 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.119 ; 3.171 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.244 ; 3.297 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.394 ; 3.444 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.230 ; 3.284 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.120 ; 3.172 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.110 ; 3.160 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.094 ; 3.142 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.118 ; 3.165 ; Rise       ; clk             ;
; estado              ; clk        ; 3.186 ; 3.207 ; Rise       ; clk             ;
; loadregis           ; clk        ; 3.649 ; 3.638 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.959 ; 4.103 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.865 ; 4.000 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.959 ; 4.103 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.875 ; 4.010 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.787 ; 3.914 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.767 ; 3.894 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.787 ; 3.914 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.773 ; 3.906 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.773 ; 3.906 ; Rise       ; clk             ;
; readmem             ; clk        ; 4.470 ; 4.552 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.055 ; 3.099 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.055 ; 3.099 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.281 ; 3.325 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.252 ; 3.289 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.268 ; 3.300 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.102 ; 3.124 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.264 ; 3.311 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.226 ; 3.269 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.250 ; 3.298 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.032 ; 3.078 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.056 ; 3.106 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.176 ; 3.228 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.327 ; 3.374 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.164 ; 3.215 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.057 ; 3.107 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.048 ; 3.096 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.032 ; 3.078 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.055 ; 3.101 ; Rise       ; clk             ;
; estado              ; clk        ; 3.127 ; 3.147 ; Rise       ; clk             ;
; loadregis           ; clk        ; 3.572 ; 3.561 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.403 ; 3.485 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.497 ; 3.588 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.588 ; 3.687 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.507 ; 3.598 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.423 ; 3.505 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.403 ; 3.485 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.423 ; 3.505 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.408 ; 3.497 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.408 ; 3.497 ; Rise       ; clk             ;
; readmem             ; clk        ; 4.389 ; 4.473 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 4.115 ;    ;    ; 4.721 ;
; confirmaFuncao ; readmem     ; 4.230 ;    ;    ; 4.593 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 4.007 ;    ;    ; 4.589 ;
; confirmaFuncao ; readmem     ; 4.151 ;    ;    ; 4.508 ;
+----------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.978  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.978  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12.393 ; 0.0   ; 0.0      ; 0.0     ; -22.008             ;
;  clk             ; -12.393 ; 0.000 ; N/A      ; N/A     ; -22.008             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; confirm_sw     ; clk        ; 2.372 ; 2.837 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 1.181 ; 1.220 ; Rise       ; clk             ;
; sw0            ; clk        ; 1.357 ; 1.758 ; Rise       ; clk             ;
; sw1            ; clk        ; 1.354 ; 1.768 ; Rise       ; clk             ;
; sw2            ; clk        ; 1.462 ; 1.860 ; Rise       ; clk             ;
; sw3            ; clk        ; 1.351 ; 1.780 ; Rise       ; clk             ;
; sw4            ; clk        ; 1.316 ; 1.717 ; Rise       ; clk             ;
; sw5            ; clk        ; 1.363 ; 1.798 ; Rise       ; clk             ;
; sw6            ; clk        ; 1.348 ; 1.748 ; Rise       ; clk             ;
; sw7            ; clk        ; 1.198 ; 1.611 ; Rise       ; clk             ;
; write          ; clk        ; 0.282 ; 0.415 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; confirm_sw     ; clk        ; -1.142 ; -1.711 ; Rise       ; clk             ;
; confirmaFuncao ; clk        ; 0.145  ; 0.090  ; Rise       ; clk             ;
; sw0            ; clk        ; -0.541 ; -1.096 ; Rise       ; clk             ;
; sw1            ; clk        ; -0.536 ; -1.096 ; Rise       ; clk             ;
; sw2            ; clk        ; -0.590 ; -1.136 ; Rise       ; clk             ;
; sw3            ; clk        ; -0.542 ; -1.096 ; Rise       ; clk             ;
; sw4            ; clk        ; -0.511 ; -1.065 ; Rise       ; clk             ;
; sw5            ; clk        ; -0.558 ; -1.117 ; Rise       ; clk             ;
; sw6            ; clk        ; -0.531 ; -1.088 ; Rise       ; clk             ;
; sw7            ; clk        ; -0.451 ; -0.988 ; Rise       ; clk             ;
; write          ; clk        ; 0.045  ; 0.009  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.516 ; 5.581 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.253 ; 5.238 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.516 ; 5.581 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.472 ; 5.521 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.495 ; 5.522 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.198 ; 5.232 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.500 ; 5.544 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.435 ; 5.460 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.475 ; 5.516 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.637 ; 5.652 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.257 ; 5.246 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.482 ; 5.451 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.637 ; 5.652 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.451 ; 5.425 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.258 ; 5.244 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.241 ; 5.231 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.222 ; 5.208 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.247 ; 5.238 ; Rise       ; clk             ;
; estado              ; clk        ; 5.241 ; 5.272 ; Rise       ; clk             ;
; loadregis           ; clk        ; 6.076 ; 6.009 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.829 ; 6.834 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.661 ; 6.678 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.829 ; 6.834 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.671 ; 6.688 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.486 ; 6.521 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.466 ; 6.501 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.486 ; 6.521 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.489 ; 6.519 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.489 ; 6.519 ; Rise       ; clk             ;
; readmem             ; clk        ; 7.315 ; 7.303 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.055 ; 3.099 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.055 ; 3.099 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.281 ; 3.325 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.252 ; 3.289 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.268 ; 3.300 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.102 ; 3.124 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.264 ; 3.311 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.226 ; 3.269 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.250 ; 3.298 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.032 ; 3.078 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.056 ; 3.106 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.176 ; 3.228 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.327 ; 3.374 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.164 ; 3.215 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.057 ; 3.107 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.048 ; 3.096 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.032 ; 3.078 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.055 ; 3.101 ; Rise       ; clk             ;
; estado              ; clk        ; 3.127 ; 3.147 ; Rise       ; clk             ;
; loadregis           ; clk        ; 3.572 ; 3.561 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.403 ; 3.485 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.497 ; 3.588 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.588 ; 3.687 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.507 ; 3.598 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.423 ; 3.505 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.403 ; 3.485 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.423 ; 3.505 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.408 ; 3.497 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.408 ; 3.497 ; Rise       ; clk             ;
; readmem             ; clk        ; 4.389 ; 4.473 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 6.884 ;    ;    ; 7.345 ;
; confirmaFuncao ; readmem     ; 6.824 ;    ;    ; 6.919 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; confirm_sw     ; loadregis   ; 4.007 ;    ;    ; 4.589 ;
; confirmaFuncao ; readmem     ; 4.151 ;    ;    ; 4.508 ;
+----------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; loadregis          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readmem            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; estado             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw8                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_sw              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirmaFuncao          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; loadregis          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; readmem            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; estado             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; loadregis          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; readmem            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; estado             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 61    ; 61   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Apr 05 19:18:59 2023
Info: Command: quartus_sta trabalhofinalcd -c trabalhofinalcd
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinalcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.978
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.978             -12.393 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.761              -9.328 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.110              -0.728 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.008 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4616 megabytes
    Info: Processing ended: Wed Apr 05 19:19:02 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


