Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.

+-----------------------------------------------------------------------------+
; Quartus Prime QXP Design File                                               ;
+------------------+----------------------------------------------------------+
; Field            ; Value                                                    ;
+------------------+----------------------------------------------------------+
; Entity           ; xlr8_atmega328clone                                      ;
; Case Sensitive   ;                                                          ;
; QXP Source       ; ../../../XLR8Core/extras/quartus/xlr8_atmega328clone.qxp ;
; Software Version ; Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition  ;
; Date             ; Fri Jun  3 15:47:39 2016                                 ;
; Contents         ; Netlist Only                                             ;
; Family           ; 10M08SAU169C8G                                           ;
; Device           ; ZB8_VR_ANALOG_V_U169C8G                                  ;
+------------------+----------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Boundary Ports                                                                                                                                                                                                                                                                                           ;
+------------------------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Name                    ; Type   ; Default Value                                                                                                                                                                                                                                                    ;
+------------------------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; nrst                         ; input  ; 0                                                                                                                                                                                                                                                                ;
; clk                          ; input  ; 0                                                                                                                                                                                                                                                                ;
; en16mhz                      ; input  ; 0                                                                                                                                                                                                                                                                ;
; en128khz                     ; input  ; 0                                                                                                                                                                                                                                                                ;
; clk_adcref                   ; input  ; 0                                                                                                                                                                                                                                                                ;
; locked_adcref                ; input  ; 0                                                                                                                                                                                                                                                                ;
; pwr_on_nrst                  ; input  ; 0                                                                                                                                                                                                                                                                ;
; core_rstn                    ; output ; 0                                                                                                                                                                                                                                                                ;
; rst_flash_n                  ; output ; 0                                                                                                                                                                                                                                                                ;
; portb_portx [5:0]            ; output ; 000000                                                                                                                                                                                                                                                           ;
; portb_ddrx [5:0]             ; output ; 000000                                                                                                                                                                                                                                                           ;
; portb_pinx [5:0]             ; input  ; 000000                                                                                                                                                                                                                                                           ;
; portc_portx [5:0]            ; output ; 000000                                                                                                                                                                                                                                                           ;
; portc_ddrx [5:0]             ; output ; 000000                                                                                                                                                                                                                                                           ;
; portc_pinx [5:0]             ; input  ; 000000                                                                                                                                                                                                                                                           ;
; portd_portx [7:0]            ; output ; 00000000                                                                                                                                                                                                                                                         ;
; portd_ddrx [7:0]             ; output ; 00000000                                                                                                                                                                                                                                                         ;
; portd_pinx [7:0]             ; input  ; 00000000                                                                                                                                                                                                                                                         ;
; ADCD [5:0]                   ; output ; 000000                                                                                                                                                                                                                                                           ;
; ANA_UP                       ; output ; 0                                                                                                                                                                                                                                                                ;
; T0_pin                       ; input  ; 0                                                                                                                                                                                                                                                                ;
; T1_pin                       ; input  ; 0                                                                                                                                                                                                                                                                ;
; ICP1_pin                     ; input  ; 0                                                                                                                                                                                                                                                                ;
; OC0A_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC0B_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC1A_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC1B_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC2A_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC2B_pin                     ; output ; 0                                                                                                                                                                                                                                                                ;
; OC0A_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; OC0B_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; OC1A_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; OC1B_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; OC2A_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; OC2B_enable                  ; output ; 0                                                                                                                                                                                                                                                                ;
; rxd                          ; input  ; 0                                                                                                                                                                                                                                                                ;
; uart_rx_en                   ; output ; 0                                                                                                                                                                                                                                                                ;
; txd                          ; output ; 0                                                                                                                                                                                                                                                                ;
; uart_tx_en                   ; output ; 0                                                                                                                                                                                                                                                                ;
; misoi                        ; input  ; 0                                                                                                                                                                                                                                                                ;
; mosii                        ; input  ; 0                                                                                                                                                                                                                                                                ;
; scki                         ; input  ; 0                                                                                                                                                                                                                                                                ;
; ss_b                         ; input  ; 0                                                                                                                                                                                                                                                                ;
; misoo                        ; output ; 0                                                                                                                                                                                                                                                                ;
; mosio                        ; output ; 0                                                                                                                                                                                                                                                                ;
; scko                         ; output ; 0                                                                                                                                                                                                                                                                ;
; spe                          ; output ; 0                                                                                                                                                                                                                                                                ;
; spimaster                    ; output ; 0                                                                                                                                                                                                                                                                ;
; twen                         ; output ; 0                                                                                                                                                                                                                                                                ;
; sdain                        ; input  ; 0                                                                                                                                                                                                                                                                ;
; sdaout                       ; output ; 0                                                                                                                                                                                                                                                                ;
; sclin                        ; input  ; 0                                                                                                                                                                                                                                                                ;
; sclout                       ; output ; 0                                                                                                                                                                                                                                                                ;
; pcint_rcv [23:0]             ; input  ; 000000000000000000000000                                                                                                                                                                                                                                         ;
; pcmsk [23:0]                 ; output ; 000000000000000000000000                                                                                                                                                                                                                                         ;
; pcie [2:0]                   ; output ; 000                                                                                                                                                                                                                                                              ;
; eimsk [1:0]                  ; output ; 00                                                                                                                                                                                                                                                               ;
; pm_ce                        ; output ; 0                                                                                                                                                                                                                                                                ;
; pm_wr                        ; output ; 0                                                                                                                                                                                                                                                                ;
; pm_wr_data [15:0]            ; output ; 0000000000000000                                                                                                                                                                                                                                                 ;
; pm_addr [15:0]               ; output ; 0000000000000000                                                                                                                                                                                                                                                 ;
; pm_rd_data [15:0]            ; input  ; 0000000000000000                                                                                                                                                                                                                                                 ;
; pm_core_rd_addr [15:0]       ; output ; 0000000000000000                                                                                                                                                                                                                                                 ;
; pm_core_rd_data [15:0]       ; input  ; 0000000000000000                                                                                                                                                                                                                                                 ;
; dm_adr [15:0]                ; output ; 0000000000000000                                                                                                                                                                                                                                                 ;
; dm_dout [7:0]                ; output ; 00000000                                                                                                                                                                                                                                                         ;
; dm_din [7:0]                 ; input  ; 00000000                                                                                                                                                                                                                                                         ;
; dm_ce                        ; output ; 0                                                                                                                                                                                                                                                                ;
; dm_we                        ; output ; 0                                                                                                                                                                                                                                                                ;
; core_ramadr_lo8 [7:0]        ; output ; 00000000                                                                                                                                                                                                                                                         ;
; core_ramre                   ; output ; 0                                                                                                                                                                                                                                                                ;
; core_ramwe                   ; output ; 0                                                                                                                                                                                                                                                                ;
; core_dm_sel                  ; output ; 0                                                                                                                                                                                                                                                                ;
; io_arb_mux_adr [5:0]         ; output ; 000000                                                                                                                                                                                                                                                           ;
; io_arb_mux_iore              ; output ; 0                                                                                                                                                                                                                                                                ;
; io_arb_mux_iowe              ; output ; 0                                                                                                                                                                                                                                                                ;
; io_arb_mux_dbusout [7:0]     ; output ; 00000000                                                                                                                                                                                                                                                         ;
; stgi_xf_io_slv_dbusout [7:0] ; input  ; 00000000                                                                                                                                                                                                                                                         ;
; stgi_xf_io_slv_out_en        ; input  ; 0                                                                                                                                                                                                                                                                ;
; msts_dbusout [7:0]           ; output ; 00000000                                                                                                                                                                                                                                                         ;
; gprf [255:0]                 ; output ; 0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ;
; xb_info [23:0]               ; input  ; 000000000000000000000000                                                                                                                                                                                                                                         ;
; debug_bus [23:0]             ; output ; 000000000000000000000000                                                                                                                                                                                                                                         ;
+------------------------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
