# プロローグ

**日本語**  
1990年代、日本の半導体産業は大きな転換期を迎えていた。1980年代にDRAM市場を席巻した日本勢は、1990年代に入ると日米半導体協定や韓国・台湾勢の台頭によって急速に競争力を失った。そのような状況においても、国内各社は最先端技術の導入に挑戦し続けた。  

エプソン酒田工場も、8インチラインを用いたDRAM開発に取り組んだ。ここでの狙いは、DRAMそのものの長期量産ではなく、**微細化世代における製造技術の確立と検証** にあった。まず **0.5 µm世代16M DRAM** で量産を開始し、続く **0.35 µm世代64M DRAM（第2世代）** では、微細化に伴うプロセスウィンドウの狭さや歩留まり安定化の難しさに直面した。この苦闘の経験は、次の **0.25 µm世代64M DRAM（第3世代）** の立ち上げへと直結する。  

本論文では、1998年に酒田工場で実施された0.25 µm DRAM立ち上げにおけるプロセス特徴、解析事例、歩留まり改善の取り組みを整理し、その成果が2001年の **モバイル用疑似SRAM（VSRAM）** にどう繋がったのかを記録する。  

---

**English**  
In the 1990s, Japan’s semiconductor industry faced a turning point. After dominating the DRAM market in the 1980s, Japanese companies rapidly lost competitiveness in the 1990s due to the Japan–U.S. Semiconductor Agreement and the rise of Korean and Taiwanese manufacturers. Nevertheless, Japanese fabs continued to push the introduction of advanced process technologies.  

At Epson’s Sakata Fab, DRAM development was undertaken not as a long-term production business, but as a **means of establishing and validating advanced manufacturing techniques at submicron nodes**. The fab began with **0.5 µm 16M DRAM** and then moved to the **0.35 µm 64M DRAM (2nd Generation)**, where yield stability was challenged by a narrowing process window. The lessons learned here directly supported the **0.25 µm 64M DRAM (3rd Generation)** startup in 1998.  

This paper documents the process features, defect analysis, and yield improvement measures of that 0.25 µm ramp-up, and traces how these efforts later enabled the mass production of **mobile-oriented pseudo-SRAM (VSRAM)** in 2001.  
