TimeQuest Timing Analyzer report for MegaRAM
Sat Feb 04 22:30:47 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[0]'
 12. Slow Model Hold: 'A[0]'
 13. Slow Model Minimum Pulse Width: 'A[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[0]'
 30. Fast Model Hold: 'A[0]'
 31. Fast Model Minimum Pulse Width: 'A[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MegaRAM                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.14 MHz ; 226.14 MHz      ; A[0]       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -1.711 ; -42.326       ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -1.629 ; -39.782       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.469 ; -90.917               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[0]'                                                                                             ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.711 ; exp_slot:exp|exp_reg[0] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.283      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.708 ; exp_slot:exp|exp_reg[0] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.282      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.573 ; exp_slot:exp|exp_reg[2] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 5.145      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.570 ; exp_slot:exp|exp_reg[2] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 5.144      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.536 ; exp_slot:exp|exp_reg[0] ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.109      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.529 ; exp_slot:exp|exp_reg[0] ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 5.102      ;
; -1.502 ; s_mgram_we              ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.502 ; s_mgram_we              ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.502 ; s_mgram_we              ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.502 ; s_mgram_we              ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.502 ; s_mgram_we              ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.502 ; s_mgram_we              ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 1.003      ; 3.043      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.398 ; exp_slot:exp|exp_reg[2] ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.971      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.391 ; exp_slot:exp|exp_reg[2] ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 3.035      ; 4.964      ;
; -1.319 ; s_mgram_we              ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.319 ; s_mgram_we              ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 1.001      ; 2.858      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.307 ; exp_slot:exp|exp_reg[1] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.879      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.304 ; exp_slot:exp|exp_reg[1] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 3.036      ; 4.878      ;
; -1.226 ; s_mgram_we              ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.226 ; s_mgram_we              ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.226 ; s_mgram_we              ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.226 ; s_mgram_we              ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.226 ; s_mgram_we              ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.226 ; s_mgram_we              ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.766      ;
; -1.172 ; s_mgram_we              ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.172 ; s_mgram_we              ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.172 ; s_mgram_we              ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.172 ; s_mgram_we              ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.172 ; s_mgram_we              ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.172 ; s_mgram_we              ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 1.002      ; 2.712      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
; -1.166 ; exp_slot:exp|exp_reg[3] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 3.034      ; 4.738      ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[0]'                                                                                              ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.629 ; A[0]                    ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.629 ; A[0]                    ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.629 ; A[0]                    ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.629 ; A[0]                    ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.629 ; A[0]                    ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.629 ; A[0]                    ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.785      ;
; -1.622 ; A[0]                    ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.622 ; A[0]                    ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.622 ; A[0]                    ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.622 ; A[0]                    ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.622 ; A[0]                    ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.622 ; A[0]                    ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.000        ; 8.128      ; 6.792      ;
; -1.450 ; A[0]                    ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.450 ; A[0]                    ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.450 ; A[0]                    ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.450 ; A[0]                    ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.450 ; A[0]                    ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.450 ; A[0]                    ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.000        ; 8.129      ; 6.965      ;
; -1.447 ; A[0]                    ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.447 ; A[0]                    ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.000        ; 8.127      ; 6.966      ;
; -1.151 ; s_mgram_en              ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.151 ; s_mgram_en              ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.151 ; s_mgram_en              ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.151 ; s_mgram_en              ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.151 ; s_mgram_en              ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.151 ; s_mgram_en              ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.400      ;
; -1.149 ; s_mgram_en              ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.149 ; s_mgram_en              ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.149 ; s_mgram_en              ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.149 ; s_mgram_en              ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.149 ; s_mgram_en              ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.149 ; s_mgram_en              ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 2.402      ;
; -1.129 ; A[0]                    ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.129 ; A[0]                    ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.129 ; A[0]                    ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.129 ; A[0]                    ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.129 ; A[0]                    ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.129 ; A[0]                    ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.785      ;
; -1.122 ; A[0]                    ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.122 ; A[0]                    ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.122 ; A[0]                    ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.122 ; A[0]                    ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.122 ; A[0]                    ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.122 ; A[0]                    ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 8.128      ; 6.792      ;
; -1.104 ; s_mgram_en              ; s_mgrama[0] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -1.104 ; s_mgram_en              ; s_mgrama[1] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -1.104 ; s_mgram_en              ; s_mgrama[2] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -1.104 ; s_mgram_en              ; s_mgrama[3] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -1.104 ; s_mgram_en              ; s_mgrama[4] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -1.104 ; s_mgram_en              ; s_mgrama[5] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 2.448      ;
; -0.950 ; A[0]                    ; s_mgrama[0] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.950 ; A[0]                    ; s_mgrama[1] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.950 ; A[0]                    ; s_mgrama[2] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.950 ; A[0]                    ; s_mgrama[3] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.950 ; A[0]                    ; s_mgrama[4] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.950 ; A[0]                    ; s_mgrama[5] ; A[0]         ; A[0]        ; -0.500       ; 8.129      ; 6.965      ;
; -0.947 ; A[0]                    ; s_mgram4[1] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[2] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[3] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[4] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[5] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[0] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[6] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; -0.947 ; A[0]                    ; s_mgram4[7] ; A[0]         ; A[0]        ; -0.500       ; 8.127      ; 6.966      ;
; 0.092  ; s_mgram_en              ; s_mgram4[1] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[2] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[3] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[4] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[5] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[0] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[6] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.092  ; s_mgram_en              ; s_mgram4[7] ; A[0]         ; A[0]        ; -0.500       ; 3.764      ; 3.642      ;
; 0.445  ; s_mgram_we              ; s_mgram_we  ; A[0]         ; A[0]        ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s_mgram_en              ; s_mgram_en  ; A[0]         ; A[0]        ; 0.000        ; 0.000      ; 0.731      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.547  ; exp_slot:exp|exp_reg[6] ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.956      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.554  ; exp_slot:exp|exp_reg[6] ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 3.623      ; 3.963      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[0] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[1] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[2] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[3] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[4] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.726  ; exp_slot:exp|exp_reg[6] ; s_mgrama[5] ; A[0]         ; A[0]        ; -0.500       ; 3.624      ; 4.136      ;
; 0.729  ; exp_slot:exp|exp_reg[6] ; s_mgram4[1] ; A[0]         ; A[0]        ; -0.500       ; 3.622      ; 4.137      ;
; 0.729  ; exp_slot:exp|exp_reg[6] ; s_mgram4[2] ; A[0]         ; A[0]        ; -0.500       ; 3.622      ; 4.137      ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]                    ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[0]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[0]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[1]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[1]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[2]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[2]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[3]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[3]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[4]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[4]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[5]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[5]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[6]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[6]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[7]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[7]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[0]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[0]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[1]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[1]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[2]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[2]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[3]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[3]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[4]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[4]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[5]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[5]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[0]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[0]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[1]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[1]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[2]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[2]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[3]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[3]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[4]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[4]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[5]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[5]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[0]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[0]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[1]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[1]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[2]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[2]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[3]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[3]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[4]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[4]             ;
; -1.199 ; -0.088       ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[5]             ;
; -1.199 ; -0.088       ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[5]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_mgram_en              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_mgram_en              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; s_mgram_we              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; s_mgram_we              ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[0]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[0]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[1]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[1]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[2]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[2]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[3]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[3]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[4]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[4]|clk         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[5]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 6.955  ; 6.955  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.241  ; 0.241  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 6.415  ; 6.415  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 6.120  ; 6.120  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 6.955  ; 6.955  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 4.945  ; 4.945  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 5.321  ; 5.321  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 4.592  ; 4.592  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 5.803  ; 5.803  ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; 5.689  ; 5.689  ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; 5.451  ; 5.451  ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; 5.215  ; 5.215  ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; 5.101  ; 5.101  ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; 4.812  ; 4.812  ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; 4.773  ; 4.773  ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; 4.660  ; 4.660  ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; 4.863  ; 4.863  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.278  ; 1.278  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.124  ; 0.124  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.278  ; 1.278  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.643 ; -0.643 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.832  ; 0.832  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.290 ; -0.290 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.550  ; 0.550  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.240  ; 0.240  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.184 ; -0.184 ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; 4.042  ; 4.042  ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; 0.235  ; 0.235  ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; 0.235  ; 0.235  ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; 3.802  ; 3.802  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.910  ; 4.910  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 2.846  ; 2.846  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.180  ; 3.180  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 2.379  ; 2.379  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.855  ; 3.855  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 2.444  ; 2.444  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.351  ; 3.351  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 2.958  ; 2.958  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.910  ; 4.910  ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; 4.418  ; 4.418  ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 4.418  ; 4.418  ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; 0.155  ; 0.155  ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; 5.365  ; 5.365  ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.629  ; 1.629  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.629  ; 1.629  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -3.513 ; -3.513 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -3.233 ; -3.233 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -4.013 ; -4.013 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -3.343 ; -3.343 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -3.664 ; -3.664 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -3.328 ; -3.328 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -2.864 ; -2.864 ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; -3.412 ; -3.412 ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; -3.844 ; -3.844 ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; -3.631 ; -3.631 ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; -3.984 ; -3.984 ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; -3.669 ; -3.669 ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; -1.266 ; -1.266 ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; -2.466 ; -2.466 ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; -2.402 ; -2.402 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.515  ; 1.515  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.099  ; 1.099  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.846  ; 0.846  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.515  ; 1.515  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.785  ; 0.785  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.151  ; 1.151  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.843  ; 0.843  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.596  ; 0.596  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 1.020  ; 1.020  ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; -3.024 ; -3.024 ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; -2.636 ; -2.636 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; -0.458 ; -0.458 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.995 ; -0.995 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.945 ; -0.945 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.472 ; -0.472 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -1.728 ; -1.728 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.458 ; -0.458 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.673 ; -0.673 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -1.015 ; -1.015 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -2.342 ; -2.342 ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; -3.084 ; -3.084 ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -3.084 ; -3.084 ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; 0.093  ; 0.093  ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; -2.634 ; -2.634 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 28.478 ; 28.478 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 28.478 ; 28.478 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 28.115 ; 28.115 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 28.031 ; 28.031 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 26.380 ; 26.380 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 27.827 ; 27.827 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 28.400 ; 28.400 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 27.358 ; 27.358 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 27.825 ; 27.825 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 16.865 ; 16.865 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 16.718 ; 16.718 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 16.859 ; 16.859 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 16.469 ; 16.469 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 16.840 ; 16.840 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 16.832 ; 16.832 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 16.834 ; 16.834 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 16.865 ; 16.865 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 15.582 ; 15.582 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 15.582 ; 15.582 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 15.509 ; 15.509 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 14.810 ; 14.810 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 15.532 ; 15.532 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 15.538 ; 15.538 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 15.220 ; 15.220 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 15.123 ; 15.123 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 9.667  ; 9.667  ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 15.198 ; 15.198 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 13.700 ; 13.700 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 13.790 ; 13.790 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 15.017 ; 15.017 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.961 ; 14.961 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 15.198 ; 15.198 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 14.392 ; 14.392 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 14.479 ; 14.479 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.850 ; 14.850 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 22.301 ; 22.301 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 17.418 ; 17.418 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 20.168 ; 20.168 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 21.331 ; 21.331 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 22.301 ; 22.301 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 21.894 ; 21.894 ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 11.631 ; 11.631 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 21.092 ; 21.092 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 21.084 ; 21.084 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.026  ; 9.026  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 15.549 ; 15.549 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 14.059 ; 14.059 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 14.628 ; 14.628 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 14.110 ; 14.110 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 13.872 ; 13.872 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 14.583 ; 14.583 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 15.549 ; 15.549 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 15.213 ; 15.213 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 14.446 ; 14.446 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 12.286 ; 12.286 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 11.905 ; 11.905 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 12.246 ; 12.246 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 12.282 ; 12.282 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 12.284 ; 12.284 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 12.278 ; 12.278 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 12.266 ; 12.266 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 12.286 ; 12.286 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 14.100 ; 14.100 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 13.575 ; 13.575 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 14.100 ; 14.100 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 13.829 ; 13.829 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 13.957 ; 13.957 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 13.064 ; 13.064 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 13.578 ; 13.578 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 13.924 ; 13.924 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 12.072 ; 12.072 ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 12.072 ; 12.072 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 10.944 ; 10.944 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 14.453 ; 14.453 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.026  ; 9.026  ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 10.746 ; 10.746 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.237 ; 11.237 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.502 ; 11.502 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.033 ; 11.033 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 10.746 ; 10.746 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 11.455 ; 11.455 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 12.425 ; 12.425 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 12.025 ; 12.025 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 11.322 ; 11.322 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 14.538 ; 14.538 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 14.779 ; 14.779 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 14.925 ; 14.925 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 14.538 ; 14.538 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 14.913 ; 14.913 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 14.933 ; 14.933 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 14.906 ; 14.906 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 14.930 ; 14.930 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 13.871 ; 13.871 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 14.613 ; 14.613 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 14.545 ; 14.545 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 13.871 ; 13.871 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 14.564 ; 14.564 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 14.570 ; 14.570 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 14.250 ; 14.250 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 14.155 ; 14.155 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 9.341  ; 9.341  ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 13.112 ; 13.112 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 13.112 ; 13.112 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 13.202 ; 13.202 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 14.429 ; 14.429 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.373 ; 14.373 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 14.610 ; 14.610 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 13.804 ; 13.804 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 13.891 ; 13.891 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.262 ; 14.262 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.380 ; 11.380 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 15.374 ; 15.374 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 17.123 ; 17.123 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 17.370 ; 17.370 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 18.590 ; 18.590 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 18.027 ; 18.027 ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 11.631 ; 11.631 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 17.164 ; 17.164 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 17.156 ; 17.156 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.681  ; 8.681  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 9.593  ; 9.593  ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 10.174 ; 10.174 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 10.342 ; 10.342 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 10.013 ; 10.013 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 9.593  ; 9.593  ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 11.074 ; 11.074 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 11.267 ; 11.267 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 11.578 ; 11.578 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 10.161 ; 10.161 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 11.529 ; 11.529 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 11.529 ; 11.529 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 11.869 ; 11.869 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 11.908 ; 11.908 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 11.901 ; 11.901 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 11.892 ; 11.892 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 11.894 ; 11.894 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 11.902 ; 11.902 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 12.201 ; 12.201 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 12.704 ; 12.704 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 13.230 ; 13.230 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 13.068 ; 13.068 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 12.856 ; 12.856 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 12.201 ; 12.201 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 12.718 ; 12.718 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 13.053 ; 13.053 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 9.341  ; 9.341  ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 12.072 ; 12.072 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 10.944 ; 10.944 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 11.631 ; 11.631 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.681  ; 8.681  ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 13.102 ; 13.102 ;        ;
; A[1]        ; D[0]          ; 16.379 ; 16.856 ; 16.856 ; 16.379 ;
; A[1]        ; D[1]          ; 16.948 ; 16.644 ; 16.644 ; 16.948 ;
; A[1]        ; D[2]          ; 16.430 ; 16.175 ; 16.175 ; 16.430 ;
; A[1]        ; D[3]          ; 16.192 ; 16.019 ; 16.019 ; 16.192 ;
; A[1]        ; D[4]          ; 16.903 ; 16.597 ; 16.597 ; 16.903 ;
; A[1]        ; D[5]          ; 17.869 ; 17.567 ; 17.567 ; 17.869 ;
; A[1]        ; D[6]          ; 17.533 ; 17.167 ; 17.167 ; 17.533 ;
; A[1]        ; D[7]          ; 16.788 ; 16.788 ; 16.788 ; 16.788 ;
; A[1]        ; LEDG[0]       ; 14.642 ;        ;        ; 14.642 ;
; A[1]        ; LEDG[1]       ; 14.971 ;        ;        ; 14.971 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.107 ;        ;        ; 11.107 ;
; A[1]        ; SRAM_CE_N     ; 16.773 ;        ;        ; 16.773 ;
; A[1]        ; SRAM_DQ[0]    ; 18.723 ; 18.723 ; 18.723 ; 18.723 ;
; A[1]        ; SRAM_DQ[1]    ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[1]        ; SRAM_DQ[2]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[3]    ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[1]        ; SRAM_DQ[4]    ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[1]        ; SRAM_DQ[5]    ; 18.230 ; 18.230 ; 18.230 ; 18.230 ;
; A[1]        ; SRAM_DQ[6]    ; 17.850 ; 17.850 ; 17.850 ; 17.850 ;
; A[1]        ; SRAM_DQ[7]    ; 17.860 ; 17.860 ; 17.860 ; 17.860 ;
; A[1]        ; SRAM_DQ[8]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[9]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[10]   ; 18.445 ; 18.445 ; 18.445 ; 18.445 ;
; A[1]        ; SRAM_DQ[11]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[1]        ; SRAM_DQ[12]   ; 18.217 ; 18.217 ; 18.217 ; 18.217 ;
; A[1]        ; SRAM_DQ[13]   ; 18.455 ; 18.455 ; 18.455 ; 18.455 ;
; A[1]        ; SRAM_DQ[14]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[1]        ; SRAM_DQ[15]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[1]        ; U1OE_n        ;        ; 14.330 ; 14.330 ;        ;
; A[2]        ; BUSDIR_n      ;        ; 12.822 ; 12.822 ;        ;
; A[2]        ; D[0]          ; 16.099 ; 16.576 ; 16.576 ; 16.099 ;
; A[2]        ; D[1]          ; 16.668 ; 16.364 ; 16.364 ; 16.668 ;
; A[2]        ; D[2]          ; 16.150 ; 15.895 ; 15.895 ; 16.150 ;
; A[2]        ; D[3]          ; 15.912 ; 15.739 ; 15.739 ; 15.912 ;
; A[2]        ; D[4]          ; 16.623 ; 16.317 ; 16.317 ; 16.623 ;
; A[2]        ; D[5]          ; 17.589 ; 17.287 ; 17.287 ; 17.589 ;
; A[2]        ; D[6]          ; 17.253 ; 16.887 ; 16.887 ; 17.253 ;
; A[2]        ; D[7]          ; 16.508 ; 16.508 ; 16.508 ; 16.508 ;
; A[2]        ; LEDG[0]       ; 14.362 ;        ;        ; 14.362 ;
; A[2]        ; LEDG[1]       ; 14.691 ;        ;        ; 14.691 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.828 ;        ;        ; 10.828 ;
; A[2]        ; SRAM_CE_N     ; 16.493 ;        ;        ; 16.493 ;
; A[2]        ; SRAM_DQ[0]    ; 18.443 ; 18.443 ; 18.443 ; 18.443 ;
; A[2]        ; SRAM_DQ[1]    ; 18.453 ; 18.453 ; 18.453 ; 18.453 ;
; A[2]        ; SRAM_DQ[2]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[3]    ; 18.189 ; 18.189 ; 18.189 ; 18.189 ;
; A[2]        ; SRAM_DQ[4]    ; 17.888 ; 17.888 ; 17.888 ; 17.888 ;
; A[2]        ; SRAM_DQ[5]    ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; A[2]        ; SRAM_DQ[6]    ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; A[2]        ; SRAM_DQ[7]    ; 17.580 ; 17.580 ; 17.580 ; 17.580 ;
; A[2]        ; SRAM_DQ[8]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[9]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[10]   ; 18.165 ; 18.165 ; 18.165 ; 18.165 ;
; A[2]        ; SRAM_DQ[11]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[2]        ; SRAM_DQ[12]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[2]        ; SRAM_DQ[13]   ; 18.175 ; 18.175 ; 18.175 ; 18.175 ;
; A[2]        ; SRAM_DQ[14]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[2]        ; SRAM_DQ[15]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[2]        ; U1OE_n        ;        ; 14.050 ; 14.050 ;        ;
; A[3]        ; BUSDIR_n      ;        ; 13.602 ; 13.602 ;        ;
; A[3]        ; D[0]          ; 16.879 ; 17.356 ; 17.356 ; 16.879 ;
; A[3]        ; D[1]          ; 17.448 ; 17.144 ; 17.144 ; 17.448 ;
; A[3]        ; D[2]          ; 16.930 ; 16.675 ; 16.675 ; 16.930 ;
; A[3]        ; D[3]          ; 16.692 ; 16.519 ; 16.519 ; 16.692 ;
; A[3]        ; D[4]          ; 17.403 ; 17.097 ; 17.097 ; 17.403 ;
; A[3]        ; D[5]          ; 18.369 ; 18.067 ; 18.067 ; 18.369 ;
; A[3]        ; D[6]          ; 18.033 ; 17.667 ; 17.667 ; 18.033 ;
; A[3]        ; D[7]          ; 17.288 ; 17.288 ; 17.288 ; 17.288 ;
; A[3]        ; LEDG[0]       ; 15.142 ;        ;        ; 15.142 ;
; A[3]        ; LEDG[1]       ; 15.471 ;        ;        ; 15.471 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.917 ;        ;        ; 10.917 ;
; A[3]        ; SRAM_CE_N     ; 17.273 ;        ;        ; 17.273 ;
; A[3]        ; SRAM_DQ[0]    ; 19.223 ; 19.223 ; 19.223 ; 19.223 ;
; A[3]        ; SRAM_DQ[1]    ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[3]        ; SRAM_DQ[2]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[3]    ; 18.969 ; 18.969 ; 18.969 ; 18.969 ;
; A[3]        ; SRAM_DQ[4]    ; 18.668 ; 18.668 ; 18.668 ; 18.668 ;
; A[3]        ; SRAM_DQ[5]    ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[3]        ; SRAM_DQ[6]    ; 18.350 ; 18.350 ; 18.350 ; 18.350 ;
; A[3]        ; SRAM_DQ[7]    ; 18.360 ; 18.360 ; 18.360 ; 18.360 ;
; A[3]        ; SRAM_DQ[8]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[9]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[10]   ; 18.945 ; 18.945 ; 18.945 ; 18.945 ;
; A[3]        ; SRAM_DQ[11]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[3]        ; SRAM_DQ[12]   ; 18.717 ; 18.717 ; 18.717 ; 18.717 ;
; A[3]        ; SRAM_DQ[13]   ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; A[3]        ; SRAM_DQ[14]   ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[3]        ; SRAM_DQ[15]   ; 19.229 ; 19.229 ; 19.229 ; 19.229 ;
; A[3]        ; U1OE_n        ;        ; 14.830 ; 14.830 ;        ;
; A[4]        ; BUSDIR_n      ; 12.502 ;        ;        ; 12.502 ;
; A[4]        ; D[0]          ; 16.209 ; 16.686 ; 16.686 ; 16.209 ;
; A[4]        ; D[1]          ; 16.778 ; 16.474 ; 16.474 ; 16.778 ;
; A[4]        ; D[2]          ; 16.260 ; 16.005 ; 16.005 ; 16.260 ;
; A[4]        ; D[3]          ; 16.022 ; 15.849 ; 15.849 ; 16.022 ;
; A[4]        ; D[4]          ; 16.733 ; 16.427 ; 16.427 ; 16.733 ;
; A[4]        ; D[5]          ; 17.699 ; 17.397 ; 17.397 ; 17.699 ;
; A[4]        ; D[6]          ; 17.363 ; 16.997 ; 16.997 ; 17.363 ;
; A[4]        ; D[7]          ; 16.618 ; 16.618 ; 16.618 ; 16.618 ;
; A[4]        ; LEDG[0]       ;        ; 14.045 ; 14.045 ;        ;
; A[4]        ; LEDG[1]       ;        ; 14.371 ; 14.371 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.785 ;        ;        ; 10.785 ;
; A[4]        ; SRAM_CE_N     ; 16.603 ;        ;        ; 16.603 ;
; A[4]        ; SRAM_DQ[0]    ; 18.553 ; 18.553 ; 18.553 ; 18.553 ;
; A[4]        ; SRAM_DQ[1]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[4]        ; SRAM_DQ[2]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[3]    ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[4]        ; SRAM_DQ[4]    ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; A[4]        ; SRAM_DQ[5]    ; 18.060 ; 18.060 ; 18.060 ; 18.060 ;
; A[4]        ; SRAM_DQ[6]    ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[4]        ; SRAM_DQ[7]    ; 17.690 ; 17.690 ; 17.690 ; 17.690 ;
; A[4]        ; SRAM_DQ[8]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[9]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[10]   ; 18.275 ; 18.275 ; 18.275 ; 18.275 ;
; A[4]        ; SRAM_DQ[11]   ; 18.279 ; 18.279 ; 18.279 ; 18.279 ;
; A[4]        ; SRAM_DQ[12]   ; 18.047 ; 18.047 ; 18.047 ; 18.047 ;
; A[4]        ; SRAM_DQ[13]   ; 18.285 ; 18.285 ; 18.285 ; 18.285 ;
; A[4]        ; SRAM_DQ[14]   ; 18.566 ; 18.566 ; 18.566 ; 18.566 ;
; A[4]        ; SRAM_DQ[15]   ; 18.559 ; 18.559 ; 18.559 ; 18.559 ;
; A[4]        ; U1OE_n        ; 13.730 ;        ;        ; 13.730 ;
; A[5]        ; BUSDIR_n      ; 12.878 ;        ;        ; 12.878 ;
; A[5]        ; D[0]          ; 16.530 ; 17.007 ; 17.007 ; 16.530 ;
; A[5]        ; D[1]          ; 17.099 ; 16.795 ; 16.795 ; 17.099 ;
; A[5]        ; D[2]          ; 16.581 ; 16.326 ; 16.326 ; 16.581 ;
; A[5]        ; D[3]          ; 16.343 ; 16.170 ; 16.170 ; 16.343 ;
; A[5]        ; D[4]          ; 17.054 ; 16.748 ; 16.748 ; 17.054 ;
; A[5]        ; D[5]          ; 18.020 ; 17.718 ; 17.718 ; 18.020 ;
; A[5]        ; D[6]          ; 17.684 ; 17.318 ; 17.318 ; 17.684 ;
; A[5]        ; D[7]          ; 16.939 ; 16.939 ; 16.939 ; 16.939 ;
; A[5]        ; LEDG[0]       ;        ; 14.421 ; 14.421 ;        ;
; A[5]        ; LEDG[1]       ;        ; 14.747 ; 14.747 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.924 ;        ;        ; 16.924 ;
; A[5]        ; SRAM_DQ[0]    ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; A[5]        ; SRAM_DQ[1]    ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[5]        ; SRAM_DQ[2]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[3]    ; 18.620 ; 18.620 ; 18.620 ; 18.620 ;
; A[5]        ; SRAM_DQ[4]    ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; A[5]        ; SRAM_DQ[5]    ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; A[5]        ; SRAM_DQ[6]    ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; A[5]        ; SRAM_DQ[7]    ; 18.011 ; 18.011 ; 18.011 ; 18.011 ;
; A[5]        ; SRAM_DQ[8]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[9]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[10]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[5]        ; SRAM_DQ[11]   ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[5]        ; SRAM_DQ[12]   ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[5]        ; SRAM_DQ[13]   ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; A[5]        ; SRAM_DQ[14]   ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; A[5]        ; SRAM_DQ[15]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[5]        ; U1OE_n        ; 14.106 ;        ;        ; 14.106 ;
; A[6]        ; BUSDIR_n      ; 12.149 ;        ;        ; 12.149 ;
; A[6]        ; D[0]          ; 16.194 ; 16.671 ; 16.671 ; 16.194 ;
; A[6]        ; D[1]          ; 16.763 ; 16.459 ; 16.459 ; 16.763 ;
; A[6]        ; D[2]          ; 16.245 ; 15.990 ; 15.990 ; 16.245 ;
; A[6]        ; D[3]          ; 16.007 ; 15.834 ; 15.834 ; 16.007 ;
; A[6]        ; D[4]          ; 16.718 ; 16.412 ; 16.412 ; 16.718 ;
; A[6]        ; D[5]          ; 17.684 ; 17.382 ; 17.382 ; 17.684 ;
; A[6]        ; D[6]          ; 17.348 ; 16.982 ; 16.982 ; 17.348 ;
; A[6]        ; D[7]          ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; A[6]        ; LEDG[0]       ;        ; 13.692 ; 13.692 ;        ;
; A[6]        ; LEDG[1]       ;        ; 14.018 ; 14.018 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.765 ;        ;        ; 10.765 ;
; A[6]        ; SRAM_CE_N     ; 16.588 ;        ;        ; 16.588 ;
; A[6]        ; SRAM_DQ[0]    ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[6]        ; SRAM_DQ[1]    ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[6]        ; SRAM_DQ[2]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[3]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[6]        ; SRAM_DQ[4]    ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[6]        ; SRAM_DQ[5]    ; 18.045 ; 18.045 ; 18.045 ; 18.045 ;
; A[6]        ; SRAM_DQ[6]    ; 17.665 ; 17.665 ; 17.665 ; 17.665 ;
; A[6]        ; SRAM_DQ[7]    ; 17.675 ; 17.675 ; 17.675 ; 17.675 ;
; A[6]        ; SRAM_DQ[8]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[9]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[10]   ; 18.260 ; 18.260 ; 18.260 ; 18.260 ;
; A[6]        ; SRAM_DQ[11]   ; 18.264 ; 18.264 ; 18.264 ; 18.264 ;
; A[6]        ; SRAM_DQ[12]   ; 18.032 ; 18.032 ; 18.032 ; 18.032 ;
; A[6]        ; SRAM_DQ[13]   ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[6]        ; SRAM_DQ[14]   ; 18.551 ; 18.551 ; 18.551 ; 18.551 ;
; A[6]        ; SRAM_DQ[15]   ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[6]        ; U1OE_n        ; 13.377 ;        ;        ; 13.377 ;
; A[7]        ; BUSDIR_n      ;        ; 12.453 ; 12.453 ;        ;
; A[7]        ; D[0]          ; 15.730 ; 16.207 ; 16.207 ; 15.730 ;
; A[7]        ; D[1]          ; 16.299 ; 15.995 ; 15.995 ; 16.299 ;
; A[7]        ; D[2]          ; 15.781 ; 15.526 ; 15.526 ; 15.781 ;
; A[7]        ; D[3]          ; 15.543 ; 15.370 ; 15.370 ; 15.543 ;
; A[7]        ; D[4]          ; 16.254 ; 15.948 ; 15.948 ; 16.254 ;
; A[7]        ; D[5]          ; 17.220 ; 16.918 ; 16.918 ; 17.220 ;
; A[7]        ; D[6]          ; 16.884 ; 16.518 ; 16.518 ; 16.884 ;
; A[7]        ; D[7]          ; 16.139 ; 16.139 ; 16.139 ; 16.139 ;
; A[7]        ; LEDG[0]       ; 13.993 ;        ;        ; 13.993 ;
; A[7]        ; LEDG[1]       ; 14.322 ;        ;        ; 14.322 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.824 ;        ;        ; 10.824 ;
; A[7]        ; SRAM_CE_N     ; 16.124 ;        ;        ; 16.124 ;
; A[7]        ; SRAM_DQ[0]    ; 18.074 ; 18.074 ; 18.074 ; 18.074 ;
; A[7]        ; SRAM_DQ[1]    ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; A[7]        ; SRAM_DQ[2]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[3]    ; 17.820 ; 17.820 ; 17.820 ; 17.820 ;
; A[7]        ; SRAM_DQ[4]    ; 17.519 ; 17.519 ; 17.519 ; 17.519 ;
; A[7]        ; SRAM_DQ[5]    ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[7]        ; SRAM_DQ[6]    ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[7]        ; SRAM_DQ[7]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[7]        ; SRAM_DQ[8]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[9]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[10]   ; 17.796 ; 17.796 ; 17.796 ; 17.796 ;
; A[7]        ; SRAM_DQ[11]   ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; A[7]        ; SRAM_DQ[12]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[7]        ; SRAM_DQ[13]   ; 17.806 ; 17.806 ; 17.806 ; 17.806 ;
; A[7]        ; SRAM_DQ[14]   ; 18.087 ; 18.087 ; 18.087 ; 18.087 ;
; A[7]        ; SRAM_DQ[15]   ; 18.080 ; 18.080 ; 18.080 ; 18.080 ;
; A[7]        ; U1OE_n        ;        ; 13.681 ; 13.681 ;        ;
; A[8]        ; D[0]          ; 16.278 ; 16.755 ; 16.755 ; 16.278 ;
; A[8]        ; D[1]          ; 16.847 ; 16.543 ; 16.543 ; 16.847 ;
; A[8]        ; D[2]          ; 16.329 ; 16.074 ; 16.074 ; 16.329 ;
; A[8]        ; D[3]          ; 16.091 ; 15.918 ; 15.918 ; 16.091 ;
; A[8]        ; D[4]          ; 16.802 ; 16.496 ; 16.496 ; 16.802 ;
; A[8]        ; D[5]          ; 17.768 ; 17.466 ; 17.466 ; 17.768 ;
; A[8]        ; D[6]          ; 17.432 ; 17.066 ; 17.066 ; 17.432 ;
; A[8]        ; D[7]          ; 16.687 ; 16.687 ; 16.687 ; 16.687 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[8]        ; SRAM_CE_N     ; 16.672 ;        ;        ; 16.672 ;
; A[8]        ; SRAM_DQ[0]    ; 18.622 ; 18.622 ; 18.622 ; 18.622 ;
; A[8]        ; SRAM_DQ[1]    ; 18.632 ; 18.632 ; 18.632 ; 18.632 ;
; A[8]        ; SRAM_DQ[2]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[3]    ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[8]        ; SRAM_DQ[4]    ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[8]        ; SRAM_DQ[5]    ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[8]        ; SRAM_DQ[6]    ; 17.749 ; 17.749 ; 17.749 ; 17.749 ;
; A[8]        ; SRAM_DQ[7]    ; 17.759 ; 17.759 ; 17.759 ; 17.759 ;
; A[8]        ; SRAM_DQ[8]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[9]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[10]   ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[11]   ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[8]        ; SRAM_DQ[12]   ; 18.116 ; 18.116 ; 18.116 ; 18.116 ;
; A[8]        ; SRAM_DQ[13]   ; 18.354 ; 18.354 ; 18.354 ; 18.354 ;
; A[8]        ; SRAM_DQ[14]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[8]        ; SRAM_DQ[15]   ; 18.628 ; 18.628 ; 18.628 ; 18.628 ;
; A[9]        ; D[0]          ; 16.710 ; 17.187 ; 17.187 ; 16.710 ;
; A[9]        ; D[1]          ; 17.279 ; 16.975 ; 16.975 ; 17.279 ;
; A[9]        ; D[2]          ; 16.761 ; 16.506 ; 16.506 ; 16.761 ;
; A[9]        ; D[3]          ; 16.523 ; 16.350 ; 16.350 ; 16.523 ;
; A[9]        ; D[4]          ; 17.234 ; 16.928 ; 16.928 ; 17.234 ;
; A[9]        ; D[5]          ; 18.200 ; 17.898 ; 17.898 ; 18.200 ;
; A[9]        ; D[6]          ; 17.864 ; 17.498 ; 17.498 ; 17.864 ;
; A[9]        ; D[7]          ; 17.119 ; 17.119 ; 17.119 ; 17.119 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.545 ;        ;        ; 10.545 ;
; A[9]        ; SRAM_CE_N     ; 17.104 ;        ;        ; 17.104 ;
; A[9]        ; SRAM_DQ[0]    ; 19.054 ; 19.054 ; 19.054 ; 19.054 ;
; A[9]        ; SRAM_DQ[1]    ; 19.064 ; 19.064 ; 19.064 ; 19.064 ;
; A[9]        ; SRAM_DQ[2]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[3]    ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[9]        ; SRAM_DQ[4]    ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; A[9]        ; SRAM_DQ[5]    ; 18.561 ; 18.561 ; 18.561 ; 18.561 ;
; A[9]        ; SRAM_DQ[6]    ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; A[9]        ; SRAM_DQ[7]    ; 18.191 ; 18.191 ; 18.191 ; 18.191 ;
; A[9]        ; SRAM_DQ[8]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[9]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[10]   ; 18.776 ; 18.776 ; 18.776 ; 18.776 ;
; A[9]        ; SRAM_DQ[11]   ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[9]        ; SRAM_DQ[12]   ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[9]        ; SRAM_DQ[13]   ; 18.786 ; 18.786 ; 18.786 ; 18.786 ;
; A[9]        ; SRAM_DQ[14]   ; 19.067 ; 19.067 ; 19.067 ; 19.067 ;
; A[9]        ; SRAM_DQ[15]   ; 19.060 ; 19.060 ; 19.060 ; 19.060 ;
; A[10]       ; D[0]          ; 16.497 ; 16.974 ; 16.974 ; 16.497 ;
; A[10]       ; D[1]          ; 17.066 ; 16.762 ; 16.762 ; 17.066 ;
; A[10]       ; D[2]          ; 16.548 ; 16.293 ; 16.293 ; 16.548 ;
; A[10]       ; D[3]          ; 16.310 ; 16.137 ; 16.137 ; 16.310 ;
; A[10]       ; D[4]          ; 17.021 ; 16.715 ; 16.715 ; 17.021 ;
; A[10]       ; D[5]          ; 17.987 ; 17.685 ; 17.685 ; 17.987 ;
; A[10]       ; D[6]          ; 17.651 ; 17.285 ; 17.285 ; 17.651 ;
; A[10]       ; D[7]          ; 16.906 ; 16.906 ; 16.906 ; 16.906 ;
; A[10]       ; SRAM_ADDR[10] ; 10.805 ;        ;        ; 10.805 ;
; A[10]       ; SRAM_CE_N     ; 16.891 ;        ;        ; 16.891 ;
; A[10]       ; SRAM_DQ[0]    ; 18.841 ; 18.841 ; 18.841 ; 18.841 ;
; A[10]       ; SRAM_DQ[1]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[10]       ; SRAM_DQ[2]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[3]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[10]       ; SRAM_DQ[4]    ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; A[10]       ; SRAM_DQ[5]    ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[10]       ; SRAM_DQ[6]    ; 17.968 ; 17.968 ; 17.968 ; 17.968 ;
; A[10]       ; SRAM_DQ[7]    ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[10]       ; SRAM_DQ[8]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[9]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[10]   ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[11]   ; 18.567 ; 18.567 ; 18.567 ; 18.567 ;
; A[10]       ; SRAM_DQ[12]   ; 18.335 ; 18.335 ; 18.335 ; 18.335 ;
; A[10]       ; SRAM_DQ[13]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[10]       ; SRAM_DQ[14]   ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[10]       ; SRAM_DQ[15]   ; 18.847 ; 18.847 ; 18.847 ; 18.847 ;
; A[11]       ; D[0]          ; 16.850 ; 17.327 ; 17.327 ; 16.850 ;
; A[11]       ; D[1]          ; 17.419 ; 17.115 ; 17.115 ; 17.419 ;
; A[11]       ; D[2]          ; 16.901 ; 16.646 ; 16.646 ; 16.901 ;
; A[11]       ; D[3]          ; 16.663 ; 16.490 ; 16.490 ; 16.663 ;
; A[11]       ; D[4]          ; 17.374 ; 17.068 ; 17.068 ; 17.374 ;
; A[11]       ; D[5]          ; 18.340 ; 18.038 ; 18.038 ; 18.340 ;
; A[11]       ; D[6]          ; 18.004 ; 17.638 ; 17.638 ; 18.004 ;
; A[11]       ; D[7]          ; 17.259 ; 17.259 ; 17.259 ; 17.259 ;
; A[11]       ; SRAM_ADDR[11] ; 10.859 ;        ;        ; 10.859 ;
; A[11]       ; SRAM_CE_N     ; 17.244 ;        ;        ; 17.244 ;
; A[11]       ; SRAM_DQ[0]    ; 19.194 ; 19.194 ; 19.194 ; 19.194 ;
; A[11]       ; SRAM_DQ[1]    ; 19.204 ; 19.204 ; 19.204 ; 19.204 ;
; A[11]       ; SRAM_DQ[2]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[3]    ; 18.940 ; 18.940 ; 18.940 ; 18.940 ;
; A[11]       ; SRAM_DQ[4]    ; 18.639 ; 18.639 ; 18.639 ; 18.639 ;
; A[11]       ; SRAM_DQ[5]    ; 18.701 ; 18.701 ; 18.701 ; 18.701 ;
; A[11]       ; SRAM_DQ[6]    ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[11]       ; SRAM_DQ[7]    ; 18.331 ; 18.331 ; 18.331 ; 18.331 ;
; A[11]       ; SRAM_DQ[8]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[9]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[10]   ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[11]       ; SRAM_DQ[11]   ; 18.920 ; 18.920 ; 18.920 ; 18.920 ;
; A[11]       ; SRAM_DQ[12]   ; 18.688 ; 18.688 ; 18.688 ; 18.688 ;
; A[11]       ; SRAM_DQ[13]   ; 18.926 ; 18.926 ; 18.926 ; 18.926 ;
; A[11]       ; SRAM_DQ[14]   ; 19.207 ; 19.207 ; 19.207 ; 19.207 ;
; A[11]       ; SRAM_DQ[15]   ; 19.200 ; 19.200 ; 19.200 ; 19.200 ;
; A[12]       ; D[0]          ; 16.660 ; 17.137 ; 17.137 ; 16.660 ;
; A[12]       ; D[1]          ; 17.229 ; 16.925 ; 16.925 ; 17.229 ;
; A[12]       ; D[2]          ; 16.711 ; 16.456 ; 16.456 ; 16.711 ;
; A[12]       ; D[3]          ; 16.473 ; 16.300 ; 16.300 ; 16.473 ;
; A[12]       ; D[4]          ; 17.184 ; 16.878 ; 16.878 ; 17.184 ;
; A[12]       ; D[5]          ; 18.150 ; 17.848 ; 17.848 ; 18.150 ;
; A[12]       ; D[6]          ; 17.814 ; 17.448 ; 17.448 ; 17.814 ;
; A[12]       ; D[7]          ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[12]       ; SRAM_ADDR[12] ; 10.921 ;        ;        ; 10.921 ;
; A[12]       ; SRAM_CE_N     ; 17.054 ;        ;        ; 17.054 ;
; A[12]       ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[12]       ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[12]       ; SRAM_DQ[2]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[3]    ; 18.750 ; 18.750 ; 18.750 ; 18.750 ;
; A[12]       ; SRAM_DQ[4]    ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[12]       ; SRAM_DQ[5]    ; 18.511 ; 18.511 ; 18.511 ; 18.511 ;
; A[12]       ; SRAM_DQ[6]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[12]       ; SRAM_DQ[7]    ; 18.141 ; 18.141 ; 18.141 ; 18.141 ;
; A[12]       ; SRAM_DQ[8]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[9]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[10]   ; 18.726 ; 18.726 ; 18.726 ; 18.726 ;
; A[12]       ; SRAM_DQ[11]   ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[12]       ; SRAM_DQ[12]   ; 18.498 ; 18.498 ; 18.498 ; 18.498 ;
; A[12]       ; SRAM_DQ[13]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[12]       ; SRAM_DQ[14]   ; 19.017 ; 19.017 ; 19.017 ; 19.017 ;
; A[12]       ; SRAM_DQ[15]   ; 19.010 ; 19.010 ; 19.010 ; 19.010 ;
; A[13]       ; D[0]          ; 26.017 ; 26.017 ; 26.017 ; 26.017 ;
; A[13]       ; D[1]          ; 25.654 ; 25.654 ; 25.654 ; 25.654 ;
; A[13]       ; D[2]          ; 25.570 ; 25.570 ; 25.570 ; 25.570 ;
; A[13]       ; D[3]          ; 23.919 ; 23.919 ; 23.919 ; 23.919 ;
; A[13]       ; D[4]          ; 25.366 ; 25.366 ; 25.366 ; 25.366 ;
; A[13]       ; D[5]          ; 25.939 ; 25.939 ; 25.939 ; 25.939 ;
; A[13]       ; D[6]          ; 24.897 ; 24.897 ; 24.897 ; 24.897 ;
; A[13]       ; D[7]          ; 25.364 ; 25.364 ; 25.364 ; 25.364 ;
; A[13]       ; SRAM_ADDR[13] ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; A[13]       ; SRAM_ADDR[14] ; 17.724 ; 17.724 ; 17.724 ; 17.724 ;
; A[13]       ; SRAM_ADDR[15] ; 18.870 ; 18.870 ; 18.870 ; 18.870 ;
; A[13]       ; SRAM_ADDR[16] ; 19.622 ; 19.622 ; 19.622 ; 19.622 ;
; A[13]       ; SRAM_ADDR[17] ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[13]       ; SRAM_CE_N     ; 17.015 ;        ;        ; 17.015 ;
; A[13]       ; SRAM_DQ[0]    ; 20.562 ; 20.562 ; 20.562 ; 20.562 ;
; A[13]       ; SRAM_DQ[1]    ; 20.572 ; 20.572 ; 20.572 ; 20.572 ;
; A[13]       ; SRAM_DQ[2]    ; 20.298 ; 20.298 ; 20.298 ; 20.298 ;
; A[13]       ; SRAM_DQ[3]    ; 20.308 ; 20.308 ; 20.308 ; 20.308 ;
; A[13]       ; SRAM_DQ[4]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[13]       ; SRAM_DQ[5]    ; 20.069 ; 20.069 ; 20.069 ; 20.069 ;
; A[13]       ; SRAM_DQ[6]    ; 19.689 ; 19.689 ; 19.689 ; 19.689 ;
; A[13]       ; SRAM_DQ[7]    ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; A[13]       ; SRAM_DQ[8]    ; 20.296 ; 20.296 ; 20.296 ; 20.296 ;
; A[13]       ; SRAM_DQ[9]    ; 20.296 ; 20.296 ; 20.296 ; 20.296 ;
; A[13]       ; SRAM_DQ[10]   ; 20.282 ; 20.282 ; 20.282 ; 20.282 ;
; A[13]       ; SRAM_DQ[11]   ; 20.286 ; 20.286 ; 20.286 ; 20.286 ;
; A[13]       ; SRAM_DQ[12]   ; 20.054 ; 20.054 ; 20.054 ; 20.054 ;
; A[13]       ; SRAM_DQ[13]   ; 20.292 ; 20.292 ; 20.292 ; 20.292 ;
; A[13]       ; SRAM_DQ[14]   ; 20.573 ; 20.573 ; 20.573 ; 20.573 ;
; A[13]       ; SRAM_DQ[15]   ; 20.566 ; 20.566 ; 20.566 ; 20.566 ;
; A[13]       ; SRAM_LB_N     ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[13]       ; SRAM_UB_N     ; 18.623 ; 18.623 ; 18.623 ; 18.623 ;
; A[14]       ; D[0]          ; 26.990 ; 26.990 ; 26.990 ; 26.990 ;
; A[14]       ; D[1]          ; 26.627 ; 26.627 ; 26.627 ; 26.627 ;
; A[14]       ; D[2]          ; 26.543 ; 26.543 ; 26.543 ; 26.543 ;
; A[14]       ; D[3]          ; 24.892 ; 24.892 ; 24.892 ; 24.892 ;
; A[14]       ; D[4]          ; 26.339 ; 26.339 ; 26.339 ; 26.339 ;
; A[14]       ; D[5]          ; 26.912 ; 26.912 ; 26.912 ; 26.912 ;
; A[14]       ; D[6]          ; 25.870 ; 25.870 ; 25.870 ; 25.870 ;
; A[14]       ; D[7]          ; 26.337 ; 26.337 ; 26.337 ; 26.337 ;
; A[14]       ; SRAM_ADDR[13] ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; A[14]       ; SRAM_ADDR[14] ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; A[14]       ; SRAM_ADDR[15] ; 19.592 ; 19.592 ; 19.592 ; 19.592 ;
; A[14]       ; SRAM_ADDR[16] ; 20.595 ; 20.595 ; 20.595 ; 20.595 ;
; A[14]       ; SRAM_ADDR[17] ; 20.406 ; 20.406 ; 20.406 ; 20.406 ;
; A[14]       ; SRAM_CE_N     ; 16.902 ; 16.902 ; 16.902 ; 16.902 ;
; A[14]       ; SRAM_DQ[0]    ; 21.535 ; 21.535 ; 21.535 ; 21.535 ;
; A[14]       ; SRAM_DQ[1]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[14]       ; SRAM_DQ[2]    ; 21.271 ; 21.271 ; 21.271 ; 21.271 ;
; A[14]       ; SRAM_DQ[3]    ; 21.281 ; 21.281 ; 21.281 ; 21.281 ;
; A[14]       ; SRAM_DQ[4]    ; 20.980 ; 20.980 ; 20.980 ; 20.980 ;
; A[14]       ; SRAM_DQ[5]    ; 21.042 ; 21.042 ; 21.042 ; 21.042 ;
; A[14]       ; SRAM_DQ[6]    ; 20.662 ; 20.662 ; 20.662 ; 20.662 ;
; A[14]       ; SRAM_DQ[7]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[14]       ; SRAM_DQ[8]    ; 21.269 ; 21.269 ; 21.269 ; 21.269 ;
; A[14]       ; SRAM_DQ[9]    ; 21.269 ; 21.269 ; 21.269 ; 21.269 ;
; A[14]       ; SRAM_DQ[10]   ; 21.255 ; 21.255 ; 21.255 ; 21.255 ;
; A[14]       ; SRAM_DQ[11]   ; 21.259 ; 21.259 ; 21.259 ; 21.259 ;
; A[14]       ; SRAM_DQ[12]   ; 21.027 ; 21.027 ; 21.027 ; 21.027 ;
; A[14]       ; SRAM_DQ[13]   ; 21.265 ; 21.265 ; 21.265 ; 21.265 ;
; A[14]       ; SRAM_DQ[14]   ; 21.546 ; 21.546 ; 21.546 ; 21.546 ;
; A[14]       ; SRAM_DQ[15]   ; 21.539 ; 21.539 ; 21.539 ; 21.539 ;
; A[14]       ; SRAM_LB_N     ; 19.604 ; 19.604 ; 19.604 ; 19.604 ;
; A[14]       ; SRAM_UB_N     ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; A[15]       ; D[0]          ; 27.052 ; 27.052 ; 27.052 ; 27.052 ;
; A[15]       ; D[1]          ; 26.689 ; 26.689 ; 26.689 ; 26.689 ;
; A[15]       ; D[2]          ; 26.605 ; 26.605 ; 26.605 ; 26.605 ;
; A[15]       ; D[3]          ; 24.954 ; 24.954 ; 24.954 ; 24.954 ;
; A[15]       ; D[4]          ; 26.401 ; 26.401 ; 26.401 ; 26.401 ;
; A[15]       ; D[5]          ; 26.974 ; 26.974 ; 26.974 ; 26.974 ;
; A[15]       ; D[6]          ; 25.932 ; 25.932 ; 25.932 ; 25.932 ;
; A[15]       ; D[7]          ; 26.399 ; 26.399 ; 26.399 ; 26.399 ;
; A[15]       ; SRAM_ADDR[13] ; 15.538 ; 15.538 ; 15.538 ; 15.538 ;
; A[15]       ; SRAM_ADDR[14] ; 17.715 ; 17.715 ; 17.715 ; 17.715 ;
; A[15]       ; SRAM_ADDR[15] ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[15]       ; SRAM_ADDR[16] ; 20.305 ; 20.305 ; 20.305 ; 20.305 ;
; A[15]       ; SRAM_ADDR[17] ; 20.468 ; 20.468 ; 20.468 ; 20.468 ;
; A[15]       ; SRAM_CE_N     ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; A[15]       ; SRAM_DQ[0]    ; 21.597 ; 21.597 ; 21.597 ; 21.597 ;
; A[15]       ; SRAM_DQ[1]    ; 21.607 ; 21.607 ; 21.607 ; 21.607 ;
; A[15]       ; SRAM_DQ[2]    ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; A[15]       ; SRAM_DQ[3]    ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[15]       ; SRAM_DQ[4]    ; 21.042 ; 21.042 ; 21.042 ; 21.042 ;
; A[15]       ; SRAM_DQ[5]    ; 21.104 ; 21.104 ; 21.104 ; 21.104 ;
; A[15]       ; SRAM_DQ[6]    ; 20.724 ; 20.724 ; 20.724 ; 20.724 ;
; A[15]       ; SRAM_DQ[7]    ; 20.734 ; 20.734 ; 20.734 ; 20.734 ;
; A[15]       ; SRAM_DQ[8]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[15]       ; SRAM_DQ[9]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[15]       ; SRAM_DQ[10]   ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[15]       ; SRAM_DQ[11]   ; 21.321 ; 21.321 ; 21.321 ; 21.321 ;
; A[15]       ; SRAM_DQ[12]   ; 21.089 ; 21.089 ; 21.089 ; 21.089 ;
; A[15]       ; SRAM_DQ[13]   ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; A[15]       ; SRAM_DQ[14]   ; 21.608 ; 21.608 ; 21.608 ; 21.608 ;
; A[15]       ; SRAM_DQ[15]   ; 21.601 ; 21.601 ; 21.601 ; 21.601 ;
; A[15]       ; SRAM_LB_N     ; 19.666 ; 19.666 ; 19.666 ; 19.666 ;
; A[15]       ; SRAM_UB_N     ; 19.658 ; 19.658 ; 19.658 ; 19.658 ;
; D[0]        ; SRAM_DQ[0]    ; 11.393 ;        ;        ; 11.393 ;
; D[0]        ; SRAM_DQ[8]    ; 11.388 ;        ;        ; 11.388 ;
; D[1]        ; SRAM_DQ[1]    ; 11.472 ;        ;        ; 11.472 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 10.893 ;        ;        ; 10.893 ;
; D[2]        ; SRAM_DQ[10]   ; 10.866 ;        ;        ; 10.866 ;
; D[3]        ; SRAM_DQ[3]    ; 13.350 ;        ;        ; 13.350 ;
; D[3]        ; SRAM_DQ[11]   ; 13.310 ;        ;        ; 13.310 ;
; D[4]        ; SRAM_DQ[4]    ; 10.841 ;        ;        ; 10.841 ;
; D[4]        ; SRAM_DQ[12]   ; 10.625 ;        ;        ; 10.625 ;
; D[5]        ; SRAM_DQ[5]    ; 10.567 ;        ;        ; 10.567 ;
; D[5]        ; SRAM_DQ[13]   ; 10.552 ;        ;        ; 10.552 ;
; D[6]        ; SRAM_DQ[6]    ; 10.447 ;        ;        ; 10.447 ;
; D[6]        ; SRAM_DQ[14]   ; 10.452 ;        ;        ; 10.452 ;
; D[7]        ; SRAM_DQ[7]    ; 11.012 ;        ;        ; 11.012 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 11.886 ;        ;        ; 11.886 ;
; IORQ_n      ; LEDG[0]       ;        ; 13.429 ; 13.429 ;        ;
; IORQ_n      ; LEDG[1]       ;        ; 13.755 ; 13.755 ;        ;
; IORQ_n      ; U1OE_n        ; 13.114 ;        ;        ; 13.114 ;
; M1_n        ; BUSDIR_n      ;        ; 12.332 ; 12.332 ;        ;
; M1_n        ; LEDG[0]       ; 13.875 ;        ;        ; 13.875 ;
; M1_n        ; LEDG[1]       ; 14.201 ;        ;        ; 14.201 ;
; M1_n        ; U1OE_n        ;        ; 13.560 ; 13.560 ;        ;
; MREQ_n      ; D[0]          ; 12.997 ; 11.735 ; 11.735 ; 12.997 ;
; MREQ_n      ; D[1]          ; 13.566 ; 11.732 ; 11.732 ; 13.566 ;
; MREQ_n      ; D[2]          ; 13.048 ; 11.701 ; 11.701 ; 13.048 ;
; MREQ_n      ; D[3]          ; 12.810 ; 11.695 ; 11.695 ; 12.810 ;
; MREQ_n      ; D[4]          ; 13.521 ; 11.695 ; 11.695 ; 13.521 ;
; MREQ_n      ; D[5]          ; 14.487 ; 12.455 ; 12.455 ; 14.487 ;
; MREQ_n      ; D[6]          ; 14.151 ; 12.507 ; 12.507 ; 14.151 ;
; MREQ_n      ; D[7]          ; 13.384 ; 12.464 ; 12.464 ; 13.384 ;
; RD_n        ; BUSDIR_n      ; 11.249 ;        ;        ; 11.249 ;
; RD_n        ; D[0]          ; 13.461 ; 12.664 ; 12.664 ; 13.461 ;
; RD_n        ; D[1]          ; 13.719 ; 12.661 ; 12.661 ; 13.719 ;
; RD_n        ; D[2]          ; 13.201 ; 12.630 ; 12.630 ; 13.201 ;
; RD_n        ; D[3]          ; 12.963 ; 12.624 ; 12.624 ; 12.963 ;
; RD_n        ; D[4]          ; 13.674 ; 12.624 ; 12.624 ; 13.674 ;
; RD_n        ; D[5]          ; 14.640 ; 13.384 ; 13.384 ; 14.640 ;
; RD_n        ; D[6]          ; 14.304 ; 13.436 ; 13.436 ; 14.304 ;
; RD_n        ; D[7]          ; 13.537 ; 13.393 ; 13.393 ; 13.537 ;
; RD_n        ; LEDG[1]       ;        ; 13.118 ; 13.118 ;        ;
; RD_n        ; U1OE_n        ; 12.477 ;        ;        ; 12.477 ;
; SLTSL_n     ; D[0]          ; 15.890 ; 14.685 ; 14.685 ; 15.890 ;
; SLTSL_n     ; D[1]          ; 16.459 ; 14.682 ; 14.682 ; 16.459 ;
; SLTSL_n     ; D[2]          ; 15.941 ; 14.651 ; 14.651 ; 15.941 ;
; SLTSL_n     ; D[3]          ; 15.703 ; 14.645 ; 14.645 ; 15.703 ;
; SLTSL_n     ; D[4]          ; 16.414 ; 14.645 ; 14.645 ; 16.414 ;
; SLTSL_n     ; D[5]          ; 17.380 ; 15.405 ; 15.405 ; 17.380 ;
; SLTSL_n     ; D[6]          ; 17.044 ; 15.457 ; 15.457 ; 17.044 ;
; SLTSL_n     ; D[7]          ; 16.277 ; 15.414 ; 15.414 ; 16.277 ;
; SLTSL_n     ; SRAM_CE_N     ; 16.284 ;        ;        ; 16.284 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 18.234 ; 18.234 ; 18.234 ; 18.234 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.980 ; 17.980 ; 17.980 ; 17.980 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.741 ; 17.741 ; 17.741 ; 17.741 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.728 ; 17.728 ; 17.728 ; 17.728 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.966 ; 17.966 ; 17.966 ; 17.966 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 18.247 ; 18.247 ; 18.247 ; 18.247 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 18.240 ; 18.240 ; 18.240 ; 18.240 ;
; SLTSL_n     ; U1OE_n        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[0]  ; D[0]          ; 16.325 ;        ;        ; 16.325 ;
; SRAM_DQ[1]  ; D[1]          ; 15.968 ;        ;        ; 15.968 ;
; SRAM_DQ[2]  ; D[2]          ; 15.415 ;        ;        ; 15.415 ;
; SRAM_DQ[3]  ; D[3]          ; 14.310 ;        ;        ; 14.310 ;
; SRAM_DQ[4]  ; D[4]          ; 15.497 ;        ;        ; 15.497 ;
; SRAM_DQ[5]  ; D[5]          ; 16.251 ;        ;        ; 16.251 ;
; SRAM_DQ[6]  ; D[6]          ; 15.129 ;        ;        ; 15.129 ;
; SRAM_DQ[7]  ; D[7]          ; 15.405 ;        ;        ; 15.405 ;
; SRAM_DQ[8]  ; D[0]          ; 15.841 ;        ;        ; 15.841 ;
; SRAM_DQ[9]  ; D[1]          ; 15.455 ;        ;        ; 15.455 ;
; SRAM_DQ[10] ; D[2]          ; 15.584 ;        ;        ; 15.584 ;
; SRAM_DQ[11] ; D[3]          ; 14.290 ;        ;        ; 14.290 ;
; SRAM_DQ[12] ; D[4]          ; 15.750 ;        ;        ; 15.750 ;
; SRAM_DQ[13] ; D[5]          ; 16.333 ;        ;        ; 16.333 ;
; SRAM_DQ[14] ; D[6]          ; 15.407 ;        ;        ; 15.407 ;
; SRAM_DQ[15] ; D[7]          ; 15.999 ;        ;        ; 15.999 ;
; SW[9]       ; D[0]          ; 10.878 ; 12.083 ; 12.083 ; 10.878 ;
; SW[9]       ; D[1]          ; 10.875 ; 12.652 ; 12.652 ; 10.875 ;
; SW[9]       ; D[2]          ; 10.844 ; 12.134 ; 12.134 ; 10.844 ;
; SW[9]       ; D[3]          ; 10.838 ; 11.896 ; 11.896 ; 10.838 ;
; SW[9]       ; D[4]          ; 10.838 ; 12.607 ; 12.607 ; 10.838 ;
; SW[9]       ; D[5]          ; 11.598 ; 13.573 ; 13.573 ; 11.598 ;
; SW[9]       ; D[6]          ; 11.650 ; 13.237 ; 13.237 ; 11.650 ;
; SW[9]       ; D[7]          ; 11.607 ; 12.470 ; 12.470 ; 11.607 ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.477 ; 12.477 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 14.427 ; 14.427 ; 14.427 ; 14.427 ;
; SW[9]       ; SRAM_DQ[1]    ; 14.437 ; 14.437 ; 14.437 ; 14.437 ;
; SW[9]       ; SRAM_DQ[2]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[3]    ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; SW[9]       ; SRAM_DQ[4]    ; 13.872 ; 13.872 ; 13.872 ; 13.872 ;
; SW[9]       ; SRAM_DQ[5]    ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; SW[9]       ; SRAM_DQ[6]    ; 13.554 ; 13.554 ; 13.554 ; 13.554 ;
; SW[9]       ; SRAM_DQ[7]    ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; SW[9]       ; SRAM_DQ[8]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[9]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[10]   ; 14.149 ; 14.149 ; 14.149 ; 14.149 ;
; SW[9]       ; SRAM_DQ[11]   ; 14.153 ; 14.153 ; 14.153 ; 14.153 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; SW[9]       ; SRAM_DQ[13]   ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; SW[9]       ; SRAM_DQ[14]   ; 14.440 ; 14.440 ; 14.440 ; 14.440 ;
; SW[9]       ; SRAM_DQ[15]   ; 14.433 ; 14.433 ; 14.433 ; 14.433 ;
; SW[9]       ; U1OE_n        ;        ; 9.187  ; 9.187  ;        ;
; WR_n        ; LEDG[0]       ;        ; 15.114 ; 15.114 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.412 ; 12.412 ; 12.412 ; 12.412 ;
; WR_n        ; SRAM_DQ[1]    ; 12.422 ; 12.422 ; 12.422 ; 12.422 ;
; WR_n        ; SRAM_DQ[2]    ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; WR_n        ; SRAM_DQ[3]    ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; WR_n        ; SRAM_DQ[4]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; WR_n        ; SRAM_DQ[5]    ; 11.919 ; 11.919 ; 11.919 ; 11.919 ;
; WR_n        ; SRAM_DQ[6]    ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; WR_n        ; SRAM_DQ[7]    ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; WR_n        ; SRAM_DQ[8]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[9]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[10]   ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; WR_n        ; SRAM_DQ[11]   ; 12.136 ; 12.136 ; 12.136 ; 12.136 ;
; WR_n        ; SRAM_DQ[12]   ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; WR_n        ; SRAM_DQ[13]   ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; WR_n        ; SRAM_DQ[14]   ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; WR_n        ; SRAM_DQ[15]   ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; WR_n        ; SRAM_WE_N     ; 10.590 ;        ;        ; 10.590 ;
; WR_n        ; U1OE_n        ; 14.454 ;        ;        ; 14.454 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 13.102 ; 13.102 ;        ;
; A[1]        ; D[0]          ; 15.174 ; 15.174 ; 15.174 ; 15.174 ;
; A[1]        ; D[1]          ; 15.171 ; 15.171 ; 15.171 ; 15.171 ;
; A[1]        ; D[2]          ; 15.140 ; 15.140 ; 15.140 ; 15.140 ;
; A[1]        ; D[3]          ; 15.134 ; 15.134 ; 15.134 ; 15.134 ;
; A[1]        ; D[4]          ; 15.134 ; 15.134 ; 15.134 ; 15.134 ;
; A[1]        ; D[5]          ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; A[1]        ; D[6]          ; 15.946 ; 15.946 ; 15.946 ; 15.946 ;
; A[1]        ; D[7]          ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; A[1]        ; LEDG[0]       ; 14.642 ;        ;        ; 14.642 ;
; A[1]        ; LEDG[1]       ; 14.971 ;        ;        ; 14.971 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.107 ;        ;        ; 11.107 ;
; A[1]        ; SRAM_CE_N     ; 16.773 ;        ;        ; 16.773 ;
; A[1]        ; SRAM_DQ[0]    ; 18.723 ; 18.723 ; 18.723 ; 18.723 ;
; A[1]        ; SRAM_DQ[1]    ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[1]        ; SRAM_DQ[2]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[3]    ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[1]        ; SRAM_DQ[4]    ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[1]        ; SRAM_DQ[5]    ; 18.230 ; 18.230 ; 18.230 ; 18.230 ;
; A[1]        ; SRAM_DQ[6]    ; 17.850 ; 17.850 ; 17.850 ; 17.850 ;
; A[1]        ; SRAM_DQ[7]    ; 17.860 ; 17.860 ; 17.860 ; 17.860 ;
; A[1]        ; SRAM_DQ[8]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[9]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[10]   ; 18.445 ; 18.445 ; 18.445 ; 18.445 ;
; A[1]        ; SRAM_DQ[11]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[1]        ; SRAM_DQ[12]   ; 18.217 ; 18.217 ; 18.217 ; 18.217 ;
; A[1]        ; SRAM_DQ[13]   ; 18.455 ; 18.455 ; 18.455 ; 18.455 ;
; A[1]        ; SRAM_DQ[14]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[1]        ; SRAM_DQ[15]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[1]        ; U1OE_n        ;        ; 13.982 ; 13.982 ;        ;
; A[2]        ; BUSDIR_n      ;        ; 12.822 ; 12.822 ;        ;
; A[2]        ; D[0]          ; 14.894 ; 14.894 ; 14.894 ; 14.894 ;
; A[2]        ; D[1]          ; 14.891 ; 14.891 ; 14.891 ; 14.891 ;
; A[2]        ; D[2]          ; 14.860 ; 14.860 ; 14.860 ; 14.860 ;
; A[2]        ; D[3]          ; 14.854 ; 14.854 ; 14.854 ; 14.854 ;
; A[2]        ; D[4]          ; 14.854 ; 14.854 ; 14.854 ; 14.854 ;
; A[2]        ; D[5]          ; 15.614 ; 15.614 ; 15.614 ; 15.614 ;
; A[2]        ; D[6]          ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; A[2]        ; D[7]          ; 15.623 ; 15.623 ; 15.623 ; 15.623 ;
; A[2]        ; LEDG[0]       ; 14.362 ;        ;        ; 14.362 ;
; A[2]        ; LEDG[1]       ; 14.691 ;        ;        ; 14.691 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.828 ;        ;        ; 10.828 ;
; A[2]        ; SRAM_CE_N     ; 16.493 ;        ;        ; 16.493 ;
; A[2]        ; SRAM_DQ[0]    ; 18.443 ; 18.443 ; 18.443 ; 18.443 ;
; A[2]        ; SRAM_DQ[1]    ; 18.453 ; 18.453 ; 18.453 ; 18.453 ;
; A[2]        ; SRAM_DQ[2]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[3]    ; 18.189 ; 18.189 ; 18.189 ; 18.189 ;
; A[2]        ; SRAM_DQ[4]    ; 17.888 ; 17.888 ; 17.888 ; 17.888 ;
; A[2]        ; SRAM_DQ[5]    ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; A[2]        ; SRAM_DQ[6]    ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; A[2]        ; SRAM_DQ[7]    ; 17.580 ; 17.580 ; 17.580 ; 17.580 ;
; A[2]        ; SRAM_DQ[8]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[9]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[10]   ; 18.165 ; 18.165 ; 18.165 ; 18.165 ;
; A[2]        ; SRAM_DQ[11]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[2]        ; SRAM_DQ[12]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[2]        ; SRAM_DQ[13]   ; 18.175 ; 18.175 ; 18.175 ; 18.175 ;
; A[2]        ; SRAM_DQ[14]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[2]        ; SRAM_DQ[15]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[2]        ; U1OE_n        ;        ; 13.702 ; 13.702 ;        ;
; A[3]        ; BUSDIR_n      ;        ; 13.602 ; 13.602 ;        ;
; A[3]        ; D[0]          ; 15.674 ; 15.674 ; 15.674 ; 15.674 ;
; A[3]        ; D[1]          ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; A[3]        ; D[2]          ; 15.640 ; 15.640 ; 15.640 ; 15.640 ;
; A[3]        ; D[3]          ; 15.634 ; 15.634 ; 15.634 ; 15.634 ;
; A[3]        ; D[4]          ; 15.634 ; 15.634 ; 15.634 ; 15.634 ;
; A[3]        ; D[5]          ; 16.394 ; 16.394 ; 16.394 ; 16.394 ;
; A[3]        ; D[6]          ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; A[3]        ; D[7]          ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; A[3]        ; LEDG[0]       ; 15.142 ;        ;        ; 15.142 ;
; A[3]        ; LEDG[1]       ; 15.471 ;        ;        ; 15.471 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.917 ;        ;        ; 10.917 ;
; A[3]        ; SRAM_CE_N     ; 17.273 ;        ;        ; 17.273 ;
; A[3]        ; SRAM_DQ[0]    ; 19.223 ; 19.223 ; 19.223 ; 19.223 ;
; A[3]        ; SRAM_DQ[1]    ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[3]        ; SRAM_DQ[2]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[3]    ; 18.969 ; 18.969 ; 18.969 ; 18.969 ;
; A[3]        ; SRAM_DQ[4]    ; 18.668 ; 18.668 ; 18.668 ; 18.668 ;
; A[3]        ; SRAM_DQ[5]    ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[3]        ; SRAM_DQ[6]    ; 18.350 ; 18.350 ; 18.350 ; 18.350 ;
; A[3]        ; SRAM_DQ[7]    ; 18.360 ; 18.360 ; 18.360 ; 18.360 ;
; A[3]        ; SRAM_DQ[8]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[9]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[10]   ; 18.945 ; 18.945 ; 18.945 ; 18.945 ;
; A[3]        ; SRAM_DQ[11]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[3]        ; SRAM_DQ[12]   ; 18.717 ; 18.717 ; 18.717 ; 18.717 ;
; A[3]        ; SRAM_DQ[13]   ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; A[3]        ; SRAM_DQ[14]   ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[3]        ; SRAM_DQ[15]   ; 19.229 ; 19.229 ; 19.229 ; 19.229 ;
; A[3]        ; U1OE_n        ;        ; 14.482 ; 14.482 ;        ;
; A[4]        ; BUSDIR_n      ; 12.502 ;        ;        ; 12.502 ;
; A[4]        ; D[0]          ; 15.004 ; 15.004 ; 15.004 ; 15.004 ;
; A[4]        ; D[1]          ; 15.001 ; 15.001 ; 15.001 ; 15.001 ;
; A[4]        ; D[2]          ; 14.970 ; 14.970 ; 14.970 ; 14.970 ;
; A[4]        ; D[3]          ; 14.964 ; 14.964 ; 14.964 ; 14.964 ;
; A[4]        ; D[4]          ; 14.964 ; 14.964 ; 14.964 ; 14.964 ;
; A[4]        ; D[5]          ; 15.724 ; 15.724 ; 15.724 ; 15.724 ;
; A[4]        ; D[6]          ; 15.776 ; 15.776 ; 15.776 ; 15.776 ;
; A[4]        ; D[7]          ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; A[4]        ; LEDG[0]       ;        ; 14.045 ; 14.045 ;        ;
; A[4]        ; LEDG[1]       ;        ; 14.371 ; 14.371 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.785 ;        ;        ; 10.785 ;
; A[4]        ; SRAM_CE_N     ; 16.603 ;        ;        ; 16.603 ;
; A[4]        ; SRAM_DQ[0]    ; 18.553 ; 18.553 ; 18.553 ; 18.553 ;
; A[4]        ; SRAM_DQ[1]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[4]        ; SRAM_DQ[2]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[3]    ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[4]        ; SRAM_DQ[4]    ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; A[4]        ; SRAM_DQ[5]    ; 18.060 ; 18.060 ; 18.060 ; 18.060 ;
; A[4]        ; SRAM_DQ[6]    ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[4]        ; SRAM_DQ[7]    ; 17.690 ; 17.690 ; 17.690 ; 17.690 ;
; A[4]        ; SRAM_DQ[8]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[9]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[10]   ; 18.275 ; 18.275 ; 18.275 ; 18.275 ;
; A[4]        ; SRAM_DQ[11]   ; 18.279 ; 18.279 ; 18.279 ; 18.279 ;
; A[4]        ; SRAM_DQ[12]   ; 18.047 ; 18.047 ; 18.047 ; 18.047 ;
; A[4]        ; SRAM_DQ[13]   ; 18.285 ; 18.285 ; 18.285 ; 18.285 ;
; A[4]        ; SRAM_DQ[14]   ; 18.566 ; 18.566 ; 18.566 ; 18.566 ;
; A[4]        ; SRAM_DQ[15]   ; 18.559 ; 18.559 ; 18.559 ; 18.559 ;
; A[4]        ; U1OE_n        ; 13.385 ;        ;        ; 13.385 ;
; A[5]        ; BUSDIR_n      ; 12.878 ;        ;        ; 12.878 ;
; A[5]        ; D[0]          ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; A[5]        ; D[1]          ; 15.322 ; 15.322 ; 15.322 ; 15.322 ;
; A[5]        ; D[2]          ; 15.291 ; 15.291 ; 15.291 ; 15.291 ;
; A[5]        ; D[3]          ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; A[5]        ; D[4]          ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; A[5]        ; D[5]          ; 16.045 ; 16.045 ; 16.045 ; 16.045 ;
; A[5]        ; D[6]          ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[5]        ; D[7]          ; 16.054 ; 16.054 ; 16.054 ; 16.054 ;
; A[5]        ; LEDG[0]       ;        ; 14.421 ; 14.421 ;        ;
; A[5]        ; LEDG[1]       ;        ; 14.747 ; 14.747 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.924 ;        ;        ; 16.924 ;
; A[5]        ; SRAM_DQ[0]    ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; A[5]        ; SRAM_DQ[1]    ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[5]        ; SRAM_DQ[2]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[3]    ; 18.620 ; 18.620 ; 18.620 ; 18.620 ;
; A[5]        ; SRAM_DQ[4]    ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; A[5]        ; SRAM_DQ[5]    ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; A[5]        ; SRAM_DQ[6]    ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; A[5]        ; SRAM_DQ[7]    ; 18.011 ; 18.011 ; 18.011 ; 18.011 ;
; A[5]        ; SRAM_DQ[8]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[9]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[10]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[5]        ; SRAM_DQ[11]   ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[5]        ; SRAM_DQ[12]   ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[5]        ; SRAM_DQ[13]   ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; A[5]        ; SRAM_DQ[14]   ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; A[5]        ; SRAM_DQ[15]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[5]        ; U1OE_n        ; 13.761 ;        ;        ; 13.761 ;
; A[6]        ; BUSDIR_n      ; 12.149 ;        ;        ; 12.149 ;
; A[6]        ; D[0]          ; 14.989 ; 14.989 ; 14.989 ; 14.989 ;
; A[6]        ; D[1]          ; 14.986 ; 14.986 ; 14.986 ; 14.986 ;
; A[6]        ; D[2]          ; 14.955 ; 14.955 ; 14.955 ; 14.955 ;
; A[6]        ; D[3]          ; 14.949 ; 14.949 ; 14.949 ; 14.949 ;
; A[6]        ; D[4]          ; 14.949 ; 14.949 ; 14.949 ; 14.949 ;
; A[6]        ; D[5]          ; 15.709 ; 15.709 ; 15.709 ; 15.709 ;
; A[6]        ; D[6]          ; 15.761 ; 15.761 ; 15.761 ; 15.761 ;
; A[6]        ; D[7]          ; 15.718 ; 15.718 ; 15.718 ; 15.718 ;
; A[6]        ; LEDG[0]       ;        ; 13.692 ; 13.692 ;        ;
; A[6]        ; LEDG[1]       ;        ; 14.018 ; 14.018 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.765 ;        ;        ; 10.765 ;
; A[6]        ; SRAM_CE_N     ; 16.588 ;        ;        ; 16.588 ;
; A[6]        ; SRAM_DQ[0]    ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[6]        ; SRAM_DQ[1]    ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[6]        ; SRAM_DQ[2]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[3]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[6]        ; SRAM_DQ[4]    ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[6]        ; SRAM_DQ[5]    ; 18.045 ; 18.045 ; 18.045 ; 18.045 ;
; A[6]        ; SRAM_DQ[6]    ; 17.665 ; 17.665 ; 17.665 ; 17.665 ;
; A[6]        ; SRAM_DQ[7]    ; 17.675 ; 17.675 ; 17.675 ; 17.675 ;
; A[6]        ; SRAM_DQ[8]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[9]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[10]   ; 18.260 ; 18.260 ; 18.260 ; 18.260 ;
; A[6]        ; SRAM_DQ[11]   ; 18.264 ; 18.264 ; 18.264 ; 18.264 ;
; A[6]        ; SRAM_DQ[12]   ; 18.032 ; 18.032 ; 18.032 ; 18.032 ;
; A[6]        ; SRAM_DQ[13]   ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[6]        ; SRAM_DQ[14]   ; 18.551 ; 18.551 ; 18.551 ; 18.551 ;
; A[6]        ; SRAM_DQ[15]   ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[6]        ; U1OE_n        ; 13.032 ;        ;        ; 13.032 ;
; A[7]        ; BUSDIR_n      ;        ; 12.453 ; 12.453 ;        ;
; A[7]        ; D[0]          ; 14.525 ; 14.525 ; 14.525 ; 14.525 ;
; A[7]        ; D[1]          ; 14.522 ; 14.522 ; 14.522 ; 14.522 ;
; A[7]        ; D[2]          ; 14.491 ; 14.491 ; 14.491 ; 14.491 ;
; A[7]        ; D[3]          ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; A[7]        ; D[4]          ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; A[7]        ; D[5]          ; 15.245 ; 15.245 ; 15.245 ; 15.245 ;
; A[7]        ; D[6]          ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; A[7]        ; D[7]          ; 15.254 ; 15.254 ; 15.254 ; 15.254 ;
; A[7]        ; LEDG[0]       ; 13.993 ;        ;        ; 13.993 ;
; A[7]        ; LEDG[1]       ; 14.322 ;        ;        ; 14.322 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.824 ;        ;        ; 10.824 ;
; A[7]        ; SRAM_CE_N     ; 16.124 ;        ;        ; 16.124 ;
; A[7]        ; SRAM_DQ[0]    ; 18.074 ; 18.074 ; 18.074 ; 18.074 ;
; A[7]        ; SRAM_DQ[1]    ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; A[7]        ; SRAM_DQ[2]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[3]    ; 17.820 ; 17.820 ; 17.820 ; 17.820 ;
; A[7]        ; SRAM_DQ[4]    ; 17.519 ; 17.519 ; 17.519 ; 17.519 ;
; A[7]        ; SRAM_DQ[5]    ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[7]        ; SRAM_DQ[6]    ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[7]        ; SRAM_DQ[7]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[7]        ; SRAM_DQ[8]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[9]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[10]   ; 17.796 ; 17.796 ; 17.796 ; 17.796 ;
; A[7]        ; SRAM_DQ[11]   ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; A[7]        ; SRAM_DQ[12]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[7]        ; SRAM_DQ[13]   ; 17.806 ; 17.806 ; 17.806 ; 17.806 ;
; A[7]        ; SRAM_DQ[14]   ; 18.087 ; 18.087 ; 18.087 ; 18.087 ;
; A[7]        ; SRAM_DQ[15]   ; 18.080 ; 18.080 ; 18.080 ; 18.080 ;
; A[7]        ; U1OE_n        ;        ; 13.333 ; 13.333 ;        ;
; A[8]        ; D[0]          ; 15.073 ; 15.073 ; 15.073 ; 15.073 ;
; A[8]        ; D[1]          ; 15.070 ; 15.070 ; 15.070 ; 15.070 ;
; A[8]        ; D[2]          ; 15.039 ; 15.039 ; 15.039 ; 15.039 ;
; A[8]        ; D[3]          ; 15.033 ; 15.033 ; 15.033 ; 15.033 ;
; A[8]        ; D[4]          ; 15.033 ; 15.033 ; 15.033 ; 15.033 ;
; A[8]        ; D[5]          ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; A[8]        ; D[6]          ; 15.845 ; 15.845 ; 15.845 ; 15.845 ;
; A[8]        ; D[7]          ; 15.802 ; 15.802 ; 15.802 ; 15.802 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[8]        ; SRAM_CE_N     ; 16.672 ;        ;        ; 16.672 ;
; A[8]        ; SRAM_DQ[0]    ; 18.622 ; 18.622 ; 18.622 ; 18.622 ;
; A[8]        ; SRAM_DQ[1]    ; 18.632 ; 18.632 ; 18.632 ; 18.632 ;
; A[8]        ; SRAM_DQ[2]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[3]    ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[8]        ; SRAM_DQ[4]    ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[8]        ; SRAM_DQ[5]    ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[8]        ; SRAM_DQ[6]    ; 17.749 ; 17.749 ; 17.749 ; 17.749 ;
; A[8]        ; SRAM_DQ[7]    ; 17.759 ; 17.759 ; 17.759 ; 17.759 ;
; A[8]        ; SRAM_DQ[8]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[9]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[10]   ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[11]   ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[8]        ; SRAM_DQ[12]   ; 18.116 ; 18.116 ; 18.116 ; 18.116 ;
; A[8]        ; SRAM_DQ[13]   ; 18.354 ; 18.354 ; 18.354 ; 18.354 ;
; A[8]        ; SRAM_DQ[14]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[8]        ; SRAM_DQ[15]   ; 18.628 ; 18.628 ; 18.628 ; 18.628 ;
; A[9]        ; D[0]          ; 15.505 ; 15.505 ; 15.505 ; 15.505 ;
; A[9]        ; D[1]          ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; A[9]        ; D[2]          ; 15.471 ; 15.471 ; 15.471 ; 15.471 ;
; A[9]        ; D[3]          ; 15.465 ; 15.465 ; 15.465 ; 15.465 ;
; A[9]        ; D[4]          ; 15.465 ; 15.465 ; 15.465 ; 15.465 ;
; A[9]        ; D[5]          ; 16.225 ; 16.225 ; 16.225 ; 16.225 ;
; A[9]        ; D[6]          ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; A[9]        ; D[7]          ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.545 ;        ;        ; 10.545 ;
; A[9]        ; SRAM_CE_N     ; 17.104 ;        ;        ; 17.104 ;
; A[9]        ; SRAM_DQ[0]    ; 19.054 ; 19.054 ; 19.054 ; 19.054 ;
; A[9]        ; SRAM_DQ[1]    ; 19.064 ; 19.064 ; 19.064 ; 19.064 ;
; A[9]        ; SRAM_DQ[2]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[3]    ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[9]        ; SRAM_DQ[4]    ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; A[9]        ; SRAM_DQ[5]    ; 18.561 ; 18.561 ; 18.561 ; 18.561 ;
; A[9]        ; SRAM_DQ[6]    ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; A[9]        ; SRAM_DQ[7]    ; 18.191 ; 18.191 ; 18.191 ; 18.191 ;
; A[9]        ; SRAM_DQ[8]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[9]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[10]   ; 18.776 ; 18.776 ; 18.776 ; 18.776 ;
; A[9]        ; SRAM_DQ[11]   ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[9]        ; SRAM_DQ[12]   ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[9]        ; SRAM_DQ[13]   ; 18.786 ; 18.786 ; 18.786 ; 18.786 ;
; A[9]        ; SRAM_DQ[14]   ; 19.067 ; 19.067 ; 19.067 ; 19.067 ;
; A[9]        ; SRAM_DQ[15]   ; 19.060 ; 19.060 ; 19.060 ; 19.060 ;
; A[10]       ; D[0]          ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; A[10]       ; D[1]          ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; A[10]       ; D[2]          ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; A[10]       ; D[3]          ; 15.252 ; 15.252 ; 15.252 ; 15.252 ;
; A[10]       ; D[4]          ; 15.252 ; 15.252 ; 15.252 ; 15.252 ;
; A[10]       ; D[5]          ; 16.012 ; 16.012 ; 16.012 ; 16.012 ;
; A[10]       ; D[6]          ; 16.064 ; 16.064 ; 16.064 ; 16.064 ;
; A[10]       ; D[7]          ; 16.021 ; 16.021 ; 16.021 ; 16.021 ;
; A[10]       ; SRAM_ADDR[10] ; 10.805 ;        ;        ; 10.805 ;
; A[10]       ; SRAM_CE_N     ; 16.891 ;        ;        ; 16.891 ;
; A[10]       ; SRAM_DQ[0]    ; 18.841 ; 18.841 ; 18.841 ; 18.841 ;
; A[10]       ; SRAM_DQ[1]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[10]       ; SRAM_DQ[2]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[3]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[10]       ; SRAM_DQ[4]    ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; A[10]       ; SRAM_DQ[5]    ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[10]       ; SRAM_DQ[6]    ; 17.968 ; 17.968 ; 17.968 ; 17.968 ;
; A[10]       ; SRAM_DQ[7]    ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[10]       ; SRAM_DQ[8]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[9]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[10]   ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[11]   ; 18.567 ; 18.567 ; 18.567 ; 18.567 ;
; A[10]       ; SRAM_DQ[12]   ; 18.335 ; 18.335 ; 18.335 ; 18.335 ;
; A[10]       ; SRAM_DQ[13]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[10]       ; SRAM_DQ[14]   ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[10]       ; SRAM_DQ[15]   ; 18.847 ; 18.847 ; 18.847 ; 18.847 ;
; A[11]       ; D[0]          ; 15.645 ; 15.645 ; 15.645 ; 15.645 ;
; A[11]       ; D[1]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; A[11]       ; D[2]          ; 15.611 ; 15.611 ; 15.611 ; 15.611 ;
; A[11]       ; D[3]          ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; A[11]       ; D[4]          ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; A[11]       ; D[5]          ; 16.365 ; 16.365 ; 16.365 ; 16.365 ;
; A[11]       ; D[6]          ; 16.417 ; 16.417 ; 16.417 ; 16.417 ;
; A[11]       ; D[7]          ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; A[11]       ; SRAM_ADDR[11] ; 10.859 ;        ;        ; 10.859 ;
; A[11]       ; SRAM_CE_N     ; 17.244 ;        ;        ; 17.244 ;
; A[11]       ; SRAM_DQ[0]    ; 19.194 ; 19.194 ; 19.194 ; 19.194 ;
; A[11]       ; SRAM_DQ[1]    ; 19.204 ; 19.204 ; 19.204 ; 19.204 ;
; A[11]       ; SRAM_DQ[2]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[3]    ; 18.940 ; 18.940 ; 18.940 ; 18.940 ;
; A[11]       ; SRAM_DQ[4]    ; 18.639 ; 18.639 ; 18.639 ; 18.639 ;
; A[11]       ; SRAM_DQ[5]    ; 18.701 ; 18.701 ; 18.701 ; 18.701 ;
; A[11]       ; SRAM_DQ[6]    ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[11]       ; SRAM_DQ[7]    ; 18.331 ; 18.331 ; 18.331 ; 18.331 ;
; A[11]       ; SRAM_DQ[8]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[9]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[10]   ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[11]       ; SRAM_DQ[11]   ; 18.920 ; 18.920 ; 18.920 ; 18.920 ;
; A[11]       ; SRAM_DQ[12]   ; 18.688 ; 18.688 ; 18.688 ; 18.688 ;
; A[11]       ; SRAM_DQ[13]   ; 18.926 ; 18.926 ; 18.926 ; 18.926 ;
; A[11]       ; SRAM_DQ[14]   ; 19.207 ; 19.207 ; 19.207 ; 19.207 ;
; A[11]       ; SRAM_DQ[15]   ; 19.200 ; 19.200 ; 19.200 ; 19.200 ;
; A[12]       ; D[0]          ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; A[12]       ; D[1]          ; 15.452 ; 15.452 ; 15.452 ; 15.452 ;
; A[12]       ; D[2]          ; 15.421 ; 15.421 ; 15.421 ; 15.421 ;
; A[12]       ; D[3]          ; 15.415 ; 15.415 ; 15.415 ; 15.415 ;
; A[12]       ; D[4]          ; 15.415 ; 15.415 ; 15.415 ; 15.415 ;
; A[12]       ; D[5]          ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; A[12]       ; D[6]          ; 16.227 ; 16.227 ; 16.227 ; 16.227 ;
; A[12]       ; D[7]          ; 16.184 ; 16.184 ; 16.184 ; 16.184 ;
; A[12]       ; SRAM_ADDR[12] ; 10.921 ;        ;        ; 10.921 ;
; A[12]       ; SRAM_CE_N     ; 17.054 ;        ;        ; 17.054 ;
; A[12]       ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[12]       ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[12]       ; SRAM_DQ[2]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[3]    ; 18.750 ; 18.750 ; 18.750 ; 18.750 ;
; A[12]       ; SRAM_DQ[4]    ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[12]       ; SRAM_DQ[5]    ; 18.511 ; 18.511 ; 18.511 ; 18.511 ;
; A[12]       ; SRAM_DQ[6]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[12]       ; SRAM_DQ[7]    ; 18.141 ; 18.141 ; 18.141 ; 18.141 ;
; A[12]       ; SRAM_DQ[8]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[9]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[10]   ; 18.726 ; 18.726 ; 18.726 ; 18.726 ;
; A[12]       ; SRAM_DQ[11]   ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[12]       ; SRAM_DQ[12]   ; 18.498 ; 18.498 ; 18.498 ; 18.498 ;
; A[12]       ; SRAM_DQ[13]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[12]       ; SRAM_DQ[14]   ; 19.017 ; 19.017 ; 19.017 ; 19.017 ;
; A[12]       ; SRAM_DQ[15]   ; 19.010 ; 19.010 ; 19.010 ; 19.010 ;
; A[13]       ; D[0]          ; 15.416 ; 15.416 ; 15.416 ; 15.416 ;
; A[13]       ; D[1]          ; 15.413 ; 15.413 ; 15.413 ; 15.413 ;
; A[13]       ; D[2]          ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; A[13]       ; D[3]          ; 15.376 ; 15.376 ; 15.376 ; 15.376 ;
; A[13]       ; D[4]          ; 15.376 ; 15.376 ; 15.376 ; 15.376 ;
; A[13]       ; D[5]          ; 16.136 ; 16.136 ; 16.136 ; 16.136 ;
; A[13]       ; D[6]          ; 16.188 ; 16.188 ; 16.188 ; 16.188 ;
; A[13]       ; D[7]          ; 16.145 ; 16.145 ; 16.145 ; 16.145 ;
; A[13]       ; SRAM_ADDR[13] ; 13.506 ; 13.506 ; 13.506 ; 13.506 ;
; A[13]       ; SRAM_ADDR[14] ; 14.883 ; 14.883 ; 14.883 ; 14.883 ;
; A[13]       ; SRAM_ADDR[15] ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; A[13]       ; SRAM_ADDR[16] ; 16.604 ; 16.604 ; 16.604 ; 16.604 ;
; A[13]       ; SRAM_ADDR[17] ; 16.038 ; 16.038 ; 16.038 ; 16.038 ;
; A[13]       ; SRAM_CE_N     ; 17.015 ;        ;        ; 17.015 ;
; A[13]       ; SRAM_DQ[0]    ; 16.837 ; 16.837 ; 16.837 ; 16.837 ;
; A[13]       ; SRAM_DQ[1]    ; 16.847 ; 16.847 ; 16.847 ; 16.847 ;
; A[13]       ; SRAM_DQ[2]    ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; A[13]       ; SRAM_DQ[3]    ; 16.583 ; 16.583 ; 16.583 ; 16.583 ;
; A[13]       ; SRAM_DQ[4]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[13]       ; SRAM_DQ[5]    ; 16.344 ; 16.344 ; 16.344 ; 16.344 ;
; A[13]       ; SRAM_DQ[6]    ; 15.964 ; 15.964 ; 15.964 ; 15.964 ;
; A[13]       ; SRAM_DQ[7]    ; 15.974 ; 15.974 ; 15.974 ; 15.974 ;
; A[13]       ; SRAM_DQ[8]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[13]       ; SRAM_DQ[9]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[13]       ; SRAM_DQ[10]   ; 16.557 ; 16.557 ; 16.557 ; 16.557 ;
; A[13]       ; SRAM_DQ[11]   ; 16.561 ; 16.561 ; 16.561 ; 16.561 ;
; A[13]       ; SRAM_DQ[12]   ; 16.329 ; 16.329 ; 16.329 ; 16.329 ;
; A[13]       ; SRAM_DQ[13]   ; 16.567 ; 16.567 ; 16.567 ; 16.567 ;
; A[13]       ; SRAM_DQ[14]   ; 16.848 ; 16.848 ; 16.848 ; 16.848 ;
; A[13]       ; SRAM_DQ[15]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[13]       ; SRAM_LB_N     ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; A[13]       ; SRAM_UB_N     ; 14.898 ; 14.898 ; 14.898 ; 14.898 ;
; A[14]       ; D[0]          ; 14.901 ; 14.901 ; 14.901 ; 14.901 ;
; A[14]       ; D[1]          ; 14.898 ; 14.898 ; 14.898 ; 14.898 ;
; A[14]       ; D[2]          ; 14.867 ; 14.867 ; 14.867 ; 14.867 ;
; A[14]       ; D[3]          ; 14.861 ; 14.861 ; 14.861 ; 14.861 ;
; A[14]       ; D[4]          ; 14.861 ; 14.861 ; 14.861 ; 14.861 ;
; A[14]       ; D[5]          ; 15.621 ; 15.621 ; 15.621 ; 15.621 ;
; A[14]       ; D[6]          ; 15.673 ; 15.673 ; 15.673 ; 15.673 ;
; A[14]       ; D[7]          ; 15.630 ; 15.630 ; 15.630 ; 15.630 ;
; A[14]       ; SRAM_ADDR[13] ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; A[14]       ; SRAM_ADDR[14] ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; A[14]       ; SRAM_ADDR[15] ; 16.500 ; 16.500 ; 16.500 ; 16.500 ;
; A[14]       ; SRAM_ADDR[16] ; 17.326 ; 17.326 ; 17.326 ; 17.326 ;
; A[14]       ; SRAM_ADDR[17] ; 16.760 ; 16.760 ; 16.760 ; 16.760 ;
; A[14]       ; SRAM_CE_N     ; 16.500 ; 16.500 ; 16.500 ; 16.500 ;
; A[14]       ; SRAM_DQ[0]    ; 17.559 ; 17.559 ; 17.559 ; 17.559 ;
; A[14]       ; SRAM_DQ[1]    ; 17.569 ; 17.569 ; 17.569 ; 17.569 ;
; A[14]       ; SRAM_DQ[2]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[14]       ; SRAM_DQ[3]    ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; A[14]       ; SRAM_DQ[4]    ; 17.004 ; 17.004 ; 17.004 ; 17.004 ;
; A[14]       ; SRAM_DQ[5]    ; 17.066 ; 17.066 ; 17.066 ; 17.066 ;
; A[14]       ; SRAM_DQ[6]    ; 16.686 ; 16.686 ; 16.686 ; 16.686 ;
; A[14]       ; SRAM_DQ[7]    ; 16.696 ; 16.696 ; 16.696 ; 16.696 ;
; A[14]       ; SRAM_DQ[8]    ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; A[14]       ; SRAM_DQ[9]    ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; A[14]       ; SRAM_DQ[10]   ; 17.279 ; 17.279 ; 17.279 ; 17.279 ;
; A[14]       ; SRAM_DQ[11]   ; 17.283 ; 17.283 ; 17.283 ; 17.283 ;
; A[14]       ; SRAM_DQ[12]   ; 17.051 ; 17.051 ; 17.051 ; 17.051 ;
; A[14]       ; SRAM_DQ[13]   ; 17.289 ; 17.289 ; 17.289 ; 17.289 ;
; A[14]       ; SRAM_DQ[14]   ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; A[14]       ; SRAM_DQ[15]   ; 17.563 ; 17.563 ; 17.563 ; 17.563 ;
; A[14]       ; SRAM_LB_N     ; 15.628 ; 15.628 ; 15.628 ; 15.628 ;
; A[14]       ; SRAM_UB_N     ; 15.620 ; 15.620 ; 15.620 ; 15.620 ;
; A[15]       ; D[0]          ; 15.105 ; 15.105 ; 15.105 ; 15.105 ;
; A[15]       ; D[1]          ; 15.102 ; 15.102 ; 15.102 ; 15.102 ;
; A[15]       ; D[2]          ; 15.071 ; 15.071 ; 15.071 ; 15.071 ;
; A[15]       ; D[3]          ; 15.065 ; 15.065 ; 15.065 ; 15.065 ;
; A[15]       ; D[4]          ; 15.065 ; 15.065 ; 15.065 ; 15.065 ;
; A[15]       ; D[5]          ; 15.825 ; 15.825 ; 15.825 ; 15.825 ;
; A[15]       ; D[6]          ; 15.877 ; 15.877 ; 15.877 ; 15.877 ;
; A[15]       ; D[7]          ; 15.834 ; 15.834 ; 15.834 ; 15.834 ;
; A[15]       ; SRAM_ADDR[13] ; 14.078 ; 14.078 ; 14.078 ; 14.078 ;
; A[15]       ; SRAM_ADDR[14] ; 15.943 ; 15.943 ; 15.943 ; 15.943 ;
; A[15]       ; SRAM_ADDR[15] ; 16.805 ; 16.805 ; 16.805 ; 16.805 ;
; A[15]       ; SRAM_ADDR[16] ; 17.664 ; 17.664 ; 17.664 ; 17.664 ;
; A[15]       ; SRAM_ADDR[17] ; 17.098 ; 17.098 ; 17.098 ; 17.098 ;
; A[15]       ; SRAM_CE_N     ; 16.704 ; 16.704 ; 16.704 ; 16.704 ;
; A[15]       ; SRAM_DQ[0]    ; 17.897 ; 17.897 ; 17.897 ; 17.897 ;
; A[15]       ; SRAM_DQ[1]    ; 17.907 ; 17.907 ; 17.907 ; 17.907 ;
; A[15]       ; SRAM_DQ[2]    ; 17.633 ; 17.633 ; 17.633 ; 17.633 ;
; A[15]       ; SRAM_DQ[3]    ; 17.643 ; 17.643 ; 17.643 ; 17.643 ;
; A[15]       ; SRAM_DQ[4]    ; 17.342 ; 17.342 ; 17.342 ; 17.342 ;
; A[15]       ; SRAM_DQ[5]    ; 17.404 ; 17.404 ; 17.404 ; 17.404 ;
; A[15]       ; SRAM_DQ[6]    ; 17.024 ; 17.024 ; 17.024 ; 17.024 ;
; A[15]       ; SRAM_DQ[7]    ; 17.034 ; 17.034 ; 17.034 ; 17.034 ;
; A[15]       ; SRAM_DQ[8]    ; 17.631 ; 17.631 ; 17.631 ; 17.631 ;
; A[15]       ; SRAM_DQ[9]    ; 17.631 ; 17.631 ; 17.631 ; 17.631 ;
; A[15]       ; SRAM_DQ[10]   ; 17.617 ; 17.617 ; 17.617 ; 17.617 ;
; A[15]       ; SRAM_DQ[11]   ; 17.621 ; 17.621 ; 17.621 ; 17.621 ;
; A[15]       ; SRAM_DQ[12]   ; 17.389 ; 17.389 ; 17.389 ; 17.389 ;
; A[15]       ; SRAM_DQ[13]   ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; A[15]       ; SRAM_DQ[14]   ; 17.908 ; 17.908 ; 17.908 ; 17.908 ;
; A[15]       ; SRAM_DQ[15]   ; 17.901 ; 17.901 ; 17.901 ; 17.901 ;
; A[15]       ; SRAM_LB_N     ; 15.966 ; 15.966 ; 15.966 ; 15.966 ;
; A[15]       ; SRAM_UB_N     ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; D[0]        ; SRAM_DQ[0]    ; 11.393 ;        ;        ; 11.393 ;
; D[0]        ; SRAM_DQ[8]    ; 11.388 ;        ;        ; 11.388 ;
; D[1]        ; SRAM_DQ[1]    ; 11.472 ;        ;        ; 11.472 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 10.893 ;        ;        ; 10.893 ;
; D[2]        ; SRAM_DQ[10]   ; 10.866 ;        ;        ; 10.866 ;
; D[3]        ; SRAM_DQ[3]    ; 13.350 ;        ;        ; 13.350 ;
; D[3]        ; SRAM_DQ[11]   ; 13.310 ;        ;        ; 13.310 ;
; D[4]        ; SRAM_DQ[4]    ; 10.841 ;        ;        ; 10.841 ;
; D[4]        ; SRAM_DQ[12]   ; 10.625 ;        ;        ; 10.625 ;
; D[5]        ; SRAM_DQ[5]    ; 10.567 ;        ;        ; 10.567 ;
; D[5]        ; SRAM_DQ[13]   ; 10.552 ;        ;        ; 10.552 ;
; D[6]        ; SRAM_DQ[6]    ; 10.447 ;        ;        ; 10.447 ;
; D[6]        ; SRAM_DQ[14]   ; 10.452 ;        ;        ; 10.452 ;
; D[7]        ; SRAM_DQ[7]    ; 11.012 ;        ;        ; 11.012 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 11.886 ;        ;        ; 11.886 ;
; IORQ_n      ; LEDG[0]       ;        ; 13.429 ; 13.429 ;        ;
; IORQ_n      ; LEDG[1]       ;        ; 13.755 ; 13.755 ;        ;
; IORQ_n      ; U1OE_n        ; 12.769 ;        ;        ; 12.769 ;
; M1_n        ; BUSDIR_n      ;        ; 12.332 ; 12.332 ;        ;
; M1_n        ; LEDG[0]       ; 13.875 ;        ;        ; 13.875 ;
; M1_n        ; LEDG[1]       ; 14.201 ;        ;        ; 14.201 ;
; M1_n        ; U1OE_n        ;        ; 13.215 ; 13.215 ;        ;
; MREQ_n      ; D[0]          ; 11.735 ; 11.735 ; 11.735 ; 11.735 ;
; MREQ_n      ; D[1]          ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; MREQ_n      ; D[2]          ; 11.701 ; 11.701 ; 11.701 ; 11.701 ;
; MREQ_n      ; D[3]          ; 11.695 ; 11.695 ; 11.695 ; 11.695 ;
; MREQ_n      ; D[4]          ; 11.695 ; 11.695 ; 11.695 ; 11.695 ;
; MREQ_n      ; D[5]          ; 12.455 ; 12.455 ; 12.455 ; 12.455 ;
; MREQ_n      ; D[6]          ; 12.507 ; 12.507 ; 12.507 ; 12.507 ;
; MREQ_n      ; D[7]          ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; RD_n        ; BUSDIR_n      ; 11.249 ;        ;        ; 11.249 ;
; RD_n        ; D[0]          ; 11.900 ; 11.900 ; 11.900 ; 11.900 ;
; RD_n        ; D[1]          ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; RD_n        ; D[2]          ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; RD_n        ; D[3]          ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; RD_n        ; D[4]          ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; RD_n        ; D[5]          ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; RD_n        ; D[6]          ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; RD_n        ; D[7]          ; 12.629 ; 12.629 ; 12.629 ; 12.629 ;
; RD_n        ; LEDG[1]       ;        ; 13.118 ; 13.118 ;        ;
; RD_n        ; U1OE_n        ; 12.477 ;        ;        ; 12.477 ;
; SLTSL_n     ; D[0]          ; 13.116 ; 13.116 ; 13.116 ; 13.116 ;
; SLTSL_n     ; D[1]          ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; SLTSL_n     ; D[2]          ; 13.082 ; 13.082 ; 13.082 ; 13.082 ;
; SLTSL_n     ; D[3]          ; 12.945 ; 13.076 ; 13.076 ; 12.945 ;
; SLTSL_n     ; D[4]          ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; SLTSL_n     ; D[5]          ; 13.836 ; 13.836 ; 13.836 ; 13.836 ;
; SLTSL_n     ; D[6]          ; 13.888 ; 13.888 ; 13.888 ; 13.888 ;
; SLTSL_n     ; D[7]          ; 13.521 ; 13.845 ; 13.845 ; 13.521 ;
; SLTSL_n     ; SRAM_CE_N     ; 16.284 ;        ;        ; 16.284 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 18.234 ; 18.234 ; 18.234 ; 18.234 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.980 ; 17.980 ; 17.980 ; 17.980 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.741 ; 17.741 ; 17.741 ; 17.741 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.728 ; 17.728 ; 17.728 ; 17.728 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.966 ; 17.966 ; 17.966 ; 17.966 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 18.247 ; 18.247 ; 18.247 ; 18.247 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 18.240 ; 18.240 ; 18.240 ; 18.240 ;
; SLTSL_n     ; U1OE_n        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[0]  ; D[0]          ; 16.325 ;        ;        ; 16.325 ;
; SRAM_DQ[1]  ; D[1]          ; 15.968 ;        ;        ; 15.968 ;
; SRAM_DQ[2]  ; D[2]          ; 15.415 ;        ;        ; 15.415 ;
; SRAM_DQ[3]  ; D[3]          ; 14.310 ;        ;        ; 14.310 ;
; SRAM_DQ[4]  ; D[4]          ; 15.497 ;        ;        ; 15.497 ;
; SRAM_DQ[5]  ; D[5]          ; 16.251 ;        ;        ; 16.251 ;
; SRAM_DQ[6]  ; D[6]          ; 15.129 ;        ;        ; 15.129 ;
; SRAM_DQ[7]  ; D[7]          ; 15.405 ;        ;        ; 15.405 ;
; SRAM_DQ[8]  ; D[0]          ; 15.841 ;        ;        ; 15.841 ;
; SRAM_DQ[9]  ; D[1]          ; 15.455 ;        ;        ; 15.455 ;
; SRAM_DQ[10] ; D[2]          ; 15.584 ;        ;        ; 15.584 ;
; SRAM_DQ[11] ; D[3]          ; 14.290 ;        ;        ; 14.290 ;
; SRAM_DQ[12] ; D[4]          ; 15.750 ;        ;        ; 15.750 ;
; SRAM_DQ[13] ; D[5]          ; 16.333 ;        ;        ; 16.333 ;
; SRAM_DQ[14] ; D[6]          ; 15.407 ;        ;        ; 15.407 ;
; SRAM_DQ[15] ; D[7]          ; 15.999 ;        ;        ; 15.999 ;
; SW[9]       ; D[0]          ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; SW[9]       ; D[1]          ; 9.170  ; 9.170  ; 9.170  ; 9.170  ;
; SW[9]       ; D[2]          ; 9.139  ; 9.139  ; 9.139  ; 9.139  ;
; SW[9]       ; D[3]          ; 9.133  ; 9.002  ; 9.002  ; 9.133  ;
; SW[9]       ; D[4]          ; 9.133  ; 9.133  ; 9.133  ; 9.133  ;
; SW[9]       ; D[5]          ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; SW[9]       ; D[6]          ; 9.945  ; 9.945  ; 9.945  ; 9.945  ;
; SW[9]       ; D[7]          ; 9.902  ; 9.578  ; 9.578  ; 9.902  ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.477 ; 12.477 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 14.427 ; 14.427 ; 14.427 ; 14.427 ;
; SW[9]       ; SRAM_DQ[1]    ; 14.437 ; 14.437 ; 14.437 ; 14.437 ;
; SW[9]       ; SRAM_DQ[2]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[3]    ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; SW[9]       ; SRAM_DQ[4]    ; 13.872 ; 13.872 ; 13.872 ; 13.872 ;
; SW[9]       ; SRAM_DQ[5]    ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; SW[9]       ; SRAM_DQ[6]    ; 13.554 ; 13.554 ; 13.554 ; 13.554 ;
; SW[9]       ; SRAM_DQ[7]    ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; SW[9]       ; SRAM_DQ[8]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[9]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[10]   ; 14.149 ; 14.149 ; 14.149 ; 14.149 ;
; SW[9]       ; SRAM_DQ[11]   ; 14.153 ; 14.153 ; 14.153 ; 14.153 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; SW[9]       ; SRAM_DQ[13]   ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; SW[9]       ; SRAM_DQ[14]   ; 14.440 ; 14.440 ; 14.440 ; 14.440 ;
; SW[9]       ; SRAM_DQ[15]   ; 14.433 ; 14.433 ; 14.433 ; 14.433 ;
; SW[9]       ; U1OE_n        ;        ; 9.187  ; 9.187  ;        ;
; WR_n        ; LEDG[0]       ;        ; 15.114 ; 15.114 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.412 ; 12.412 ; 12.412 ; 12.412 ;
; WR_n        ; SRAM_DQ[1]    ; 12.422 ; 12.422 ; 12.422 ; 12.422 ;
; WR_n        ; SRAM_DQ[2]    ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; WR_n        ; SRAM_DQ[3]    ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; WR_n        ; SRAM_DQ[4]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; WR_n        ; SRAM_DQ[5]    ; 11.919 ; 11.919 ; 11.919 ; 11.919 ;
; WR_n        ; SRAM_DQ[6]    ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; WR_n        ; SRAM_DQ[7]    ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; WR_n        ; SRAM_DQ[8]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[9]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[10]   ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; WR_n        ; SRAM_DQ[11]   ; 12.136 ; 12.136 ; 12.136 ; 12.136 ;
; WR_n        ; SRAM_DQ[12]   ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; WR_n        ; SRAM_DQ[13]   ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; WR_n        ; SRAM_DQ[14]   ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; WR_n        ; SRAM_DQ[15]   ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; WR_n        ; SRAM_WE_N     ; 10.590 ;        ;        ; 10.590 ;
; WR_n        ; U1OE_n        ; 14.454 ;        ;        ; 14.454 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[0]       ; 10.877 ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.917 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.914 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 10.883 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 10.877 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 10.877 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 11.637 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 11.689 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 11.646 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 22.150 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 23.023 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 23.033 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 22.759 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 22.769 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 22.468 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 22.530 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 22.150 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 22.160 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 22.757 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 22.757 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 22.743 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 22.747 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 22.515 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 22.753 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 23.034 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 23.027 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 12.814 ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 12.854 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 12.851 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 12.820 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 12.814 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 12.814 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 13.574 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 13.626 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 13.583 ;      ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 15.530 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 16.403 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 16.413 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 16.139 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 16.149 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 15.848 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 15.910 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 15.530 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 15.540 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 16.139 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 16.139 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 16.125 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 16.129 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 15.897 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 16.135 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 16.416 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 16.409 ;      ; Fall       ; A[0]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[0]       ; 9.992  ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.032 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.029 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 9.998  ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 9.992  ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 9.992  ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 10.752 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.804 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.761 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 12.708 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.581 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.591 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 13.317 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 13.327 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 13.026 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 13.088 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.708 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.718 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 13.317 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 13.317 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 13.303 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 13.307 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 13.075 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 13.313 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 13.594 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 13.587 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.992  ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.032 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.029 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 9.998  ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 9.992  ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 9.992  ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 10.752 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.804 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.761 ;      ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 12.708 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.581 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.591 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 13.317 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 13.327 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 13.026 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 13.088 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.708 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.718 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 13.317 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 13.317 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 13.303 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 13.307 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 13.075 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 13.313 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 13.594 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 13.587 ;      ; Fall       ; A[0]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 10.877    ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.917    ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.914    ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 10.883    ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 10.877    ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 10.877    ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 11.637    ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 11.689    ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 11.646    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 22.150    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 23.023    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 23.033    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 22.759    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 22.769    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 22.468    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 22.530    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 22.150    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 22.160    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 22.757    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 22.757    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 22.743    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 22.747    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 22.515    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 22.753    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 23.034    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 23.027    ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 12.814    ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 12.854    ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 12.851    ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 12.820    ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 12.814    ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 12.814    ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 13.574    ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 13.626    ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 13.583    ;           ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 15.530    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 16.403    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 16.413    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 16.139    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 16.149    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 15.848    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 15.910    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 15.530    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 15.540    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 16.139    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 16.139    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 16.125    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 16.129    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 15.897    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 16.135    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 16.416    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 16.409    ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 9.992     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.032    ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.029    ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 9.998     ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 9.992     ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 9.992     ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 10.752    ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.804    ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.761    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 12.708    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.581    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.591    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 13.317    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 13.327    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 13.026    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 13.088    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.708    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.718    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 13.317    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 13.317    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 13.303    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 13.307    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 13.075    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 13.313    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 13.594    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 13.587    ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 9.992     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 10.032    ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 10.029    ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 9.998     ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 9.992     ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 9.992     ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 10.752    ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 10.804    ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 10.761    ;           ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 12.708    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.581    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.591    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 13.317    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 13.327    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 13.026    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 13.088    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.708    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.718    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 13.317    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 13.317    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 13.303    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 13.307    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 13.075    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 13.313    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 13.594    ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 13.587    ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.417 ; -9.066        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -1.129 ; -28.150       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[0]  ; -1.222 ; -56.194               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[0]'                                                                                             ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.417 ; s_mgram_we              ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.417 ; s_mgram_we              ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.417 ; s_mgram_we              ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.417 ; s_mgram_we              ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.417 ; s_mgram_we              ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.417 ; s_mgram_we              ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 0.332      ; 1.281      ;
; -0.372 ; s_mgram_we              ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.372 ; s_mgram_we              ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 0.330      ; 1.234      ;
; -0.304 ; s_mgram_we              ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.304 ; s_mgram_we              ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.304 ; s_mgram_we              ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.304 ; s_mgram_we              ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.304 ; s_mgram_we              ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.304 ; s_mgram_we              ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.167      ;
; -0.294 ; s_mgram_we              ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.294 ; s_mgram_we              ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.294 ; s_mgram_we              ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.294 ; s_mgram_we              ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.294 ; s_mgram_we              ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.294 ; s_mgram_we              ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 0.331      ; 1.157      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.112      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; -0.006 ; exp_slot:exp|exp_reg[0] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.110      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 2.070      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.036  ; exp_slot:exp|exp_reg[2] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 2.068      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.070  ; exp_slot:exp|exp_reg[0] ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.035      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.077  ; exp_slot:exp|exp_reg[0] ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 2.028      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.112  ; exp_slot:exp|exp_reg[2] ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.993      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.119  ; exp_slot:exp|exp_reg[2] ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.500        ; 1.573      ; 1.986      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.945      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.161  ; exp_slot:exp|exp_reg[1] ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.943      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.500        ; 1.574      ; 1.901      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.899      ;
; 0.205  ; exp_slot:exp|exp_reg[3] ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.500        ; 1.572      ; 1.899      ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[0]'                                                                                              ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.129 ; A[0]                    ; s_mgram8[0] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.129 ; A[0]                    ; s_mgram8[1] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.129 ; A[0]                    ; s_mgram8[2] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.129 ; A[0]                    ; s_mgram8[3] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.129 ; A[0]                    ; s_mgram8[4] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.129 ; A[0]                    ; s_mgram8[5] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.836      ;
; -1.122 ; A[0]                    ; s_mgram6[0] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.122 ; A[0]                    ; s_mgram6[1] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.122 ; A[0]                    ; s_mgram6[2] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.122 ; A[0]                    ; s_mgram6[3] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.122 ; A[0]                    ; s_mgram6[4] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.122 ; A[0]                    ; s_mgram6[5] ; A[0]         ; A[0]        ; 0.000        ; 3.813      ; 2.843      ;
; -1.046 ; A[0]                    ; s_mgrama[0] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgrama[1] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgrama[2] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgrama[3] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgrama[4] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgrama[5] ; A[0]         ; A[0]        ; 0.000        ; 3.814      ; 2.920      ;
; -1.046 ; A[0]                    ; s_mgram4[1] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[2] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[3] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[4] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[5] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[0] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[6] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -1.046 ; A[0]                    ; s_mgram4[7] ; A[0]         ; A[0]        ; 0.000        ; 3.812      ; 2.918      ;
; -0.629 ; A[0]                    ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.629 ; A[0]                    ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.629 ; A[0]                    ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.629 ; A[0]                    ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.629 ; A[0]                    ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.629 ; A[0]                    ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.836      ;
; -0.622 ; A[0]                    ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.622 ; A[0]                    ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.622 ; A[0]                    ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.622 ; A[0]                    ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.622 ; A[0]                    ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.622 ; A[0]                    ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 3.813      ; 2.843      ;
; -0.546 ; A[0]                    ; s_mgrama[0] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgrama[1] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgrama[2] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgrama[3] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgrama[4] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgrama[5] ; A[0]         ; A[0]        ; -0.500       ; 3.814      ; 2.920      ;
; -0.546 ; A[0]                    ; s_mgram4[1] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[2] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[3] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[4] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[5] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[0] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[6] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.546 ; A[0]                    ; s_mgram4[7] ; A[0]         ; A[0]        ; -0.500       ; 3.812      ; 2.918      ;
; -0.471 ; s_mgram_en              ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.471 ; s_mgram_en              ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.471 ; s_mgram_en              ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.471 ; s_mgram_en              ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.471 ; s_mgram_en              ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.471 ; s_mgram_en              ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.038      ;
; -0.467 ; s_mgram_en              ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.467 ; s_mgram_en              ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.467 ; s_mgram_en              ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.467 ; s_mgram_en              ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.467 ; s_mgram_en              ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.467 ; s_mgram_en              ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 1.857      ; 1.042      ;
; -0.427 ; s_mgram_en              ; s_mgrama[0] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; -0.427 ; s_mgram_en              ; s_mgrama[1] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; -0.427 ; s_mgram_en              ; s_mgrama[2] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; -0.427 ; s_mgram_en              ; s_mgrama[3] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; -0.427 ; s_mgram_en              ; s_mgrama[4] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; -0.427 ; s_mgram_en              ; s_mgrama[5] ; A[0]         ; A[0]        ; -0.500       ; 1.858      ; 1.083      ;
; 0.028  ; s_mgram_en              ; s_mgram4[1] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[2] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[3] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[4] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[5] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[0] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[6] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.028  ; s_mgram_en              ; s_mgram4[7] ; A[0]         ; A[0]        ; -0.500       ; 1.856      ; 1.536      ;
; 0.215  ; s_mgram_we              ; s_mgram_we  ; A[0]         ; A[0]        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s_mgram_en              ; s_mgram_en  ; A[0]         ; A[0]        ; 0.000        ; 0.000      ; 0.367      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.229  ; exp_slot:exp|exp_reg[6] ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.665      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[0] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[1] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[2] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[3] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[4] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.236  ; exp_slot:exp|exp_reg[6] ; s_mgram6[5] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.672      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[2] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[3] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[4] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.260  ; exp_slot:exp|exp_reg[4] ; s_mgram8[5] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.696      ;
; 0.263  ; exp_slot:exp|exp_reg[7] ; s_mgram8[0] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.699      ;
; 0.263  ; exp_slot:exp|exp_reg[7] ; s_mgram8[1] ; A[0]         ; A[0]        ; -0.500       ; 1.784      ; 1.699      ;
+--------+-------------------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]                    ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[0]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[0]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[1]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[1]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[2]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[2]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[3]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[3]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[4]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[4]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[5]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[5]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[6]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[6]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[7]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[7]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[0]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[0]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[1]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[1]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[2]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[2]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[3]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[3]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[4]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[4]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram6[5]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram6[5]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[0]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[0]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[1]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[1]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[2]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[2]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[3]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[3]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[4]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[4]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram8[5]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram8[5]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[0]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[0]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[1]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[1]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[2]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[2]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[3]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[3]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[4]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[4]             ;
; -0.711 ; 0.289        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgrama[5]             ;
; -0.711 ; 0.289        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgrama[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_io_addr[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_io_addr[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_mgram_en              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_mgram_en              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; s_mgram_we              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_mgram_we              ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[0]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[0]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[1]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[1]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[2]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[2]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[3]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[3]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[4]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram4[4]|clk         ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram4[5]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 3.073  ; 3.073  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.380 ; -0.380 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 2.812  ; 2.812  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 2.720  ; 2.720  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 3.073  ; 3.073  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 2.290  ; 2.290  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 2.448  ; 2.448  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 2.139  ; 2.139  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 2.561  ; 2.561  ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; 2.536  ; 2.536  ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; 2.431  ; 2.431  ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; 2.379  ; 2.379  ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; 2.326  ; 2.326  ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; 2.182  ; 2.182  ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; 2.156  ; 2.156  ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; 2.134  ; 2.134  ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; 2.165  ; 2.165  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.794  ; 0.794  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.377  ; 0.377  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.794  ; 0.794  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.073  ; 0.073  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.612  ; 0.612  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.207  ; 0.207  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.619  ; 0.619  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.467  ; 0.467  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.283  ; 0.283  ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; 1.885  ; 1.885  ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; -0.363 ; -0.363 ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; -0.363 ; -0.363 ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; 1.930  ; 1.930  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 2.810  ; 2.810  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.848  ; 1.848  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.962  ; 1.962  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.638  ; 1.638  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 2.178  ; 2.178  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.662  ; 1.662  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 2.094  ; 2.094  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 1.946  ; 1.946  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 2.810  ; 2.810  ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; 2.067  ; 2.067  ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 2.067  ; 2.067  ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; 0.239  ; 0.239  ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; 2.765  ; 2.765  ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.129  ; 1.129  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.129  ; 1.129  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -1.663 ; -1.663 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -1.568 ; -1.568 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.947 ; -1.947 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -1.639 ; -1.639 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.770 ; -1.770 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -1.583 ; -1.583 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.412 ; -1.412 ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; -1.618 ; -1.618 ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; -1.743 ; -1.743 ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; -1.699 ; -1.699 ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; -1.854 ; -1.854 ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; -1.728 ; -1.728 ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; -0.827 ; -0.827 ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; -1.305 ; -1.305 ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; -1.239 ; -1.239 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.279  ; 0.279  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.107  ; 0.107  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.033  ; 0.033  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.279  ; 0.279  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.038  ; 0.038  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.141  ; 0.141  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.056 ; -0.056 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.136 ; -0.136 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.048  ; 0.048  ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; -1.471 ; -1.471 ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; 0.777  ; 0.777  ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; 0.777  ; 0.777  ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; -1.476 ; -1.476 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; -0.413 ; -0.413 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.659 ; -0.659 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.628 ; -0.628 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.430 ; -0.430 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.860 ; -0.860 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.413 ; -0.413 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.558 ; -0.558 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.726 ; -0.726 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -1.341 ; -1.341 ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; -1.541 ; -1.541 ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -1.541 ; -1.541 ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; -0.119 ; -0.119 ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; -1.336 ; -1.336 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.548  ; 3.548  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 12.109 ; 12.109 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.987 ; 11.987 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.922 ; 11.922 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.880 ; 11.880 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 11.184 ; 11.184 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 11.750 ; 11.750 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 12.109 ; 12.109 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 11.624 ; 11.624 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 11.786 ; 11.786 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 7.582  ; 7.582  ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 7.523  ; 7.523  ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 7.580  ; 7.580  ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 7.457  ; 7.457  ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 7.567  ; 7.567  ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 7.580  ; 7.580  ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 7.567  ; 7.567  ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 7.582  ; 7.582  ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 7.038  ; 7.038  ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 7.038  ; 7.038  ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.980  ; 6.980  ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.755  ; 6.755  ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.995  ; 6.995  ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 7.007  ; 7.007  ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.896  ; 6.896  ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.876  ; 6.876  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.265  ; 4.265  ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179  ; 4.179  ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265  ; 4.265  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.018  ; 7.018  ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.402  ; 6.402  ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.444  ; 6.444  ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.885  ; 6.885  ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.860  ; 6.860  ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 7.018  ; 7.018  ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.684  ; 6.684  ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.702  ; 6.702  ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.978  ; 6.978  ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 9.836  ; 9.836  ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938  ; 5.938  ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 7.840  ; 7.840  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 8.920  ; 8.920  ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 9.411  ; 9.411  ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 9.836  ; 9.836  ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 9.499  ; 9.499  ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 5.173  ; 5.173  ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 9.209  ; 9.209  ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 9.199  ; 9.199  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.027  ; 4.027  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.548  ; 3.548  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 6.694  ; 6.694  ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.996  ; 5.996  ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 6.250  ; 6.250  ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.989  ; 5.989  ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.945  ; 5.945  ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.185  ; 6.185  ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 6.694  ; 6.694  ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 6.487  ; 6.487  ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 6.234  ; 6.234  ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.844  ; 5.844  ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.678  ; 5.678  ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.806  ; 5.806  ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.844  ; 5.844  ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.838  ; 5.838  ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.830  ; 5.830  ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.828  ; 5.828  ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.838  ; 5.838  ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.584  ; 6.584  ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.311  ; 6.311  ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.584  ; 6.584  ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.506  ; 6.506  ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.472  ; 6.472  ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.169  ; 6.169  ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.319  ; 6.319  ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.456  ; 6.456  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.909  ; 5.909  ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179  ; 4.179  ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265  ; 4.265  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 5.909  ; 5.909  ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 4.918  ; 4.918  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.938  ; 5.938  ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938  ; 5.938  ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 6.394  ; 6.394  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.027  ; 4.027  ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.548 ; 3.548 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 4.640 ; 4.640 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.775 ; 4.775 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.946 ; 4.946 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.678 ; 4.678 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.640 ; 4.640 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.880 ; 4.880 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.389 ; 5.389 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.119 ; 5.119 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 4.930 ; 4.930 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.679 ; 6.679 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.745 ; 6.745 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.679 ; 6.679 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.797 ; 6.797 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.810 ; 6.810 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.797 ; 6.797 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.407 ; 6.407 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.690 ; 6.690 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.633 ; 6.633 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.407 ; 6.407 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.645 ; 6.645 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.654 ; 6.654 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.548 ; 6.548 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.529 ; 6.529 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.179 ; 4.179 ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179 ; 4.179 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265 ; 4.265 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.191 ; 6.191 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.191 ; 6.191 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.233 ; 6.233 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.674 ; 6.674 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.649 ; 6.649 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.473 ; 6.473 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.491 ; 6.491 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.767 ; 6.767 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.938 ; 5.938 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938 ; 5.938 ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 7.106 ; 7.106 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.712 ; 7.712 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 7.900 ; 7.900 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 8.423 ; 8.423 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 8.114 ; 8.114 ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 5.173 ; 5.173 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 7.732 ; 7.732 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 7.722 ; 7.722 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.912 ; 3.912 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.548 ; 3.548 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 4.412 ; 4.412 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.593 ; 4.593 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.713 ; 4.713 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.485 ; 4.485 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.412 ; 4.412 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.880 ; 4.880 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.157 ; 5.157 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.119 ; 5.119 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 4.695 ; 4.695 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.544 ; 5.544 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.544 ; 5.544 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.671 ; 5.671 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.710 ; 5.710 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.703 ; 5.703 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.694 ; 5.694 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.705 ; 5.705 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 5.857 ; 5.857 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 5.995 ; 5.995 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.268 ; 6.268 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.249 ; 6.249 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.098 ; 6.098 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 5.857 ; 5.857 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.007 ; 6.007 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.140 ; 6.140 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.179 ; 4.179 ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179 ; 4.179 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265 ; 4.265 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 5.909 ; 5.909 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 4.918 ; 4.918 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.938 ; 5.938 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938 ; 5.938 ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 5.173 ; 5.173 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.912 ; 3.912 ; Fall       ; A[0]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 6.392  ; 6.392  ;        ;
; A[1]        ; D[0]          ; 7.567  ; 7.740  ; 7.740  ; 7.567  ;
; A[1]        ; D[1]          ; 7.821  ; 7.738  ; 7.738  ; 7.821  ;
; A[1]        ; D[2]          ; 7.560  ; 7.470  ; 7.470  ; 7.560  ;
; A[1]        ; D[3]          ; 7.516  ; 7.432  ; 7.432  ; 7.516  ;
; A[1]        ; D[4]          ; 7.756  ; 7.672  ; 7.672  ; 7.756  ;
; A[1]        ; D[5]          ; 8.265  ; 8.181  ; 8.181  ; 8.265  ;
; A[1]        ; D[6]          ; 8.058  ; 7.911  ; 7.911  ; 8.058  ;
; A[1]        ; D[7]          ; 7.805  ; 7.731  ; 7.731  ; 7.805  ;
; A[1]        ; LEDG[0]       ; 7.020  ;        ;        ; 7.020  ;
; A[1]        ; LEDG[1]       ; 7.109  ;        ;        ; 7.109  ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826  ;        ;        ; 5.826  ;
; A[1]        ; SRAM_CE_N     ; 7.965  ;        ;        ; 7.965  ;
; A[1]        ; SRAM_DQ[0]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[1]        ; SRAM_DQ[1]    ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[1]        ; SRAM_DQ[2]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; A[1]        ; SRAM_DQ[3]    ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; A[1]        ; SRAM_DQ[4]    ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; A[1]        ; SRAM_DQ[5]    ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; A[1]        ; SRAM_DQ[6]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; A[1]        ; SRAM_DQ[7]    ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; A[1]        ; SRAM_DQ[8]    ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[1]        ; SRAM_DQ[9]    ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[1]        ; SRAM_DQ[10]   ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[1]        ; SRAM_DQ[11]   ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[1]        ; SRAM_DQ[12]   ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; A[1]        ; SRAM_DQ[13]   ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[1]        ; SRAM_DQ[14]   ; 8.667  ; 8.667  ; 8.667  ; 8.667  ;
; A[1]        ; SRAM_DQ[15]   ; 8.660  ; 8.660  ; 8.660  ; 8.660  ;
; A[1]        ; U1OE_n        ;        ; 6.871  ; 6.871  ;        ;
; A[2]        ; BUSDIR_n      ;        ; 6.297  ; 6.297  ;        ;
; A[2]        ; D[0]          ; 7.472  ; 7.645  ; 7.645  ; 7.472  ;
; A[2]        ; D[1]          ; 7.726  ; 7.643  ; 7.643  ; 7.726  ;
; A[2]        ; D[2]          ; 7.465  ; 7.375  ; 7.375  ; 7.465  ;
; A[2]        ; D[3]          ; 7.421  ; 7.337  ; 7.337  ; 7.421  ;
; A[2]        ; D[4]          ; 7.661  ; 7.577  ; 7.577  ; 7.661  ;
; A[2]        ; D[5]          ; 8.170  ; 8.086  ; 8.086  ; 8.170  ;
; A[2]        ; D[6]          ; 7.963  ; 7.816  ; 7.816  ; 7.963  ;
; A[2]        ; D[7]          ; 7.710  ; 7.636  ; 7.636  ; 7.710  ;
; A[2]        ; LEDG[0]       ; 6.925  ;        ;        ; 6.925  ;
; A[2]        ; LEDG[1]       ; 7.014  ;        ;        ; 7.014  ;
; A[2]        ; SRAM_ADDR[2]  ; 5.692  ;        ;        ; 5.692  ;
; A[2]        ; SRAM_CE_N     ; 7.870  ;        ;        ; 7.870  ;
; A[2]        ; SRAM_DQ[0]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; A[2]        ; SRAM_DQ[1]    ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; A[2]        ; SRAM_DQ[2]    ; 8.479  ; 8.479  ; 8.479  ; 8.479  ;
; A[2]        ; SRAM_DQ[3]    ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; A[2]        ; SRAM_DQ[4]    ; 8.366  ; 8.366  ; 8.366  ; 8.366  ;
; A[2]        ; SRAM_DQ[5]    ; 8.403  ; 8.403  ; 8.403  ; 8.403  ;
; A[2]        ; SRAM_DQ[6]    ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[2]        ; SRAM_DQ[7]    ; 8.244  ; 8.244  ; 8.244  ; 8.244  ;
; A[2]        ; SRAM_DQ[8]    ; 8.469  ; 8.469  ; 8.469  ; 8.469  ;
; A[2]        ; SRAM_DQ[9]    ; 8.469  ; 8.469  ; 8.469  ; 8.469  ;
; A[2]        ; SRAM_DQ[10]   ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; A[2]        ; SRAM_DQ[11]   ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; A[2]        ; SRAM_DQ[12]   ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; A[2]        ; SRAM_DQ[13]   ; 8.469  ; 8.469  ; 8.469  ; 8.469  ;
; A[2]        ; SRAM_DQ[14]   ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; A[2]        ; SRAM_DQ[15]   ; 8.565  ; 8.565  ; 8.565  ; 8.565  ;
; A[2]        ; U1OE_n        ;        ; 6.776  ; 6.776  ;        ;
; A[3]        ; BUSDIR_n      ;        ; 6.676  ; 6.676  ;        ;
; A[3]        ; D[0]          ; 7.851  ; 8.024  ; 8.024  ; 7.851  ;
; A[3]        ; D[1]          ; 8.105  ; 8.022  ; 8.022  ; 8.105  ;
; A[3]        ; D[2]          ; 7.844  ; 7.754  ; 7.754  ; 7.844  ;
; A[3]        ; D[3]          ; 7.800  ; 7.716  ; 7.716  ; 7.800  ;
; A[3]        ; D[4]          ; 8.040  ; 7.956  ; 7.956  ; 8.040  ;
; A[3]        ; D[5]          ; 8.549  ; 8.465  ; 8.465  ; 8.549  ;
; A[3]        ; D[6]          ; 8.342  ; 8.195  ; 8.195  ; 8.342  ;
; A[3]        ; D[7]          ; 8.089  ; 8.015  ; 8.015  ; 8.089  ;
; A[3]        ; LEDG[0]       ; 7.304  ;        ;        ; 7.304  ;
; A[3]        ; LEDG[1]       ; 7.393  ;        ;        ; 7.393  ;
; A[3]        ; SRAM_ADDR[3]  ; 5.715  ;        ;        ; 5.715  ;
; A[3]        ; SRAM_CE_N     ; 8.249  ;        ;        ; 8.249  ;
; A[3]        ; SRAM_DQ[0]    ; 8.953  ; 8.953  ; 8.953  ; 8.953  ;
; A[3]        ; SRAM_DQ[1]    ; 8.963  ; 8.963  ; 8.963  ; 8.963  ;
; A[3]        ; SRAM_DQ[2]    ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[3]        ; SRAM_DQ[3]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; A[3]        ; SRAM_DQ[4]    ; 8.745  ; 8.745  ; 8.745  ; 8.745  ;
; A[3]        ; SRAM_DQ[5]    ; 8.782  ; 8.782  ; 8.782  ; 8.782  ;
; A[3]        ; SRAM_DQ[6]    ; 8.613  ; 8.613  ; 8.613  ; 8.613  ;
; A[3]        ; SRAM_DQ[7]    ; 8.623  ; 8.623  ; 8.623  ; 8.623  ;
; A[3]        ; SRAM_DQ[8]    ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; A[3]        ; SRAM_DQ[9]    ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; A[3]        ; SRAM_DQ[10]   ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[3]        ; SRAM_DQ[11]   ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[3]        ; SRAM_DQ[12]   ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; A[3]        ; SRAM_DQ[13]   ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; A[3]        ; SRAM_DQ[14]   ; 8.951  ; 8.951  ; 8.951  ; 8.951  ;
; A[3]        ; SRAM_DQ[15]   ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; A[3]        ; U1OE_n        ;        ; 7.155  ; 7.155  ;        ;
; A[4]        ; BUSDIR_n      ; 6.218  ;        ;        ; 6.218  ;
; A[4]        ; D[0]          ; 7.543  ; 7.716  ; 7.716  ; 7.543  ;
; A[4]        ; D[1]          ; 7.797  ; 7.714  ; 7.714  ; 7.797  ;
; A[4]        ; D[2]          ; 7.536  ; 7.446  ; 7.446  ; 7.536  ;
; A[4]        ; D[3]          ; 7.492  ; 7.408  ; 7.408  ; 7.492  ;
; A[4]        ; D[4]          ; 7.732  ; 7.648  ; 7.648  ; 7.732  ;
; A[4]        ; D[5]          ; 8.241  ; 8.157  ; 8.157  ; 8.241  ;
; A[4]        ; D[6]          ; 8.034  ; 7.887  ; 7.887  ; 8.034  ;
; A[4]        ; D[7]          ; 7.781  ; 7.707  ; 7.707  ; 7.781  ;
; A[4]        ; LEDG[0]       ;        ; 6.849  ; 6.849  ;        ;
; A[4]        ; LEDG[1]       ;        ; 6.935  ; 6.935  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.662  ;        ;        ; 5.662  ;
; A[4]        ; SRAM_CE_N     ; 7.941  ;        ;        ; 7.941  ;
; A[4]        ; SRAM_DQ[0]    ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; A[4]        ; SRAM_DQ[1]    ; 8.655  ; 8.655  ; 8.655  ; 8.655  ;
; A[4]        ; SRAM_DQ[2]    ; 8.550  ; 8.550  ; 8.550  ; 8.550  ;
; A[4]        ; SRAM_DQ[3]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; A[4]        ; SRAM_DQ[4]    ; 8.437  ; 8.437  ; 8.437  ; 8.437  ;
; A[4]        ; SRAM_DQ[5]    ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[4]        ; SRAM_DQ[6]    ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; A[4]        ; SRAM_DQ[7]    ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[4]        ; SRAM_DQ[8]    ; 8.540  ; 8.540  ; 8.540  ; 8.540  ;
; A[4]        ; SRAM_DQ[9]    ; 8.540  ; 8.540  ; 8.540  ; 8.540  ;
; A[4]        ; SRAM_DQ[10]   ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[4]        ; SRAM_DQ[11]   ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[4]        ; SRAM_DQ[12]   ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; A[4]        ; SRAM_DQ[13]   ; 8.540  ; 8.540  ; 8.540  ; 8.540  ;
; A[4]        ; SRAM_DQ[14]   ; 8.643  ; 8.643  ; 8.643  ; 8.643  ;
; A[4]        ; SRAM_DQ[15]   ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; A[4]        ; U1OE_n        ; 6.697  ;        ;        ; 6.697  ;
; A[5]        ; BUSDIR_n      ; 6.376  ;        ;        ; 6.376  ;
; A[5]        ; D[0]          ; 7.674  ; 7.847  ; 7.847  ; 7.674  ;
; A[5]        ; D[1]          ; 7.928  ; 7.845  ; 7.845  ; 7.928  ;
; A[5]        ; D[2]          ; 7.667  ; 7.577  ; 7.577  ; 7.667  ;
; A[5]        ; D[3]          ; 7.623  ; 7.539  ; 7.539  ; 7.623  ;
; A[5]        ; D[4]          ; 7.863  ; 7.779  ; 7.779  ; 7.863  ;
; A[5]        ; D[5]          ; 8.372  ; 8.288  ; 8.288  ; 8.372  ;
; A[5]        ; D[6]          ; 8.165  ; 8.018  ; 8.018  ; 8.165  ;
; A[5]        ; D[7]          ; 7.912  ; 7.838  ; 7.838  ; 7.912  ;
; A[5]        ; LEDG[0]       ;        ; 7.007  ; 7.007  ;        ;
; A[5]        ; LEDG[1]       ;        ; 7.093  ; 7.093  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330  ;        ;        ; 5.330  ;
; A[5]        ; SRAM_CE_N     ; 8.072  ;        ;        ; 8.072  ;
; A[5]        ; SRAM_DQ[0]    ; 8.776  ; 8.776  ; 8.776  ; 8.776  ;
; A[5]        ; SRAM_DQ[1]    ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; A[5]        ; SRAM_DQ[2]    ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; A[5]        ; SRAM_DQ[3]    ; 8.691  ; 8.691  ; 8.691  ; 8.691  ;
; A[5]        ; SRAM_DQ[4]    ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; A[5]        ; SRAM_DQ[5]    ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; A[5]        ; SRAM_DQ[6]    ; 8.436  ; 8.436  ; 8.436  ; 8.436  ;
; A[5]        ; SRAM_DQ[7]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; A[5]        ; SRAM_DQ[8]    ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; A[5]        ; SRAM_DQ[9]    ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; A[5]        ; SRAM_DQ[10]   ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; A[5]        ; SRAM_DQ[11]   ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; A[5]        ; SRAM_DQ[12]   ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; A[5]        ; SRAM_DQ[13]   ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; A[5]        ; SRAM_DQ[14]   ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[5]        ; SRAM_DQ[15]   ; 8.767  ; 8.767  ; 8.767  ; 8.767  ;
; A[5]        ; U1OE_n        ; 6.855  ;        ;        ; 6.855  ;
; A[6]        ; BUSDIR_n      ; 6.067  ;        ;        ; 6.067  ;
; A[6]        ; D[0]          ; 7.487  ; 7.660  ; 7.660  ; 7.487  ;
; A[6]        ; D[1]          ; 7.741  ; 7.658  ; 7.658  ; 7.741  ;
; A[6]        ; D[2]          ; 7.480  ; 7.390  ; 7.390  ; 7.480  ;
; A[6]        ; D[3]          ; 7.436  ; 7.352  ; 7.352  ; 7.436  ;
; A[6]        ; D[4]          ; 7.676  ; 7.592  ; 7.592  ; 7.676  ;
; A[6]        ; D[5]          ; 8.185  ; 8.101  ; 8.101  ; 8.185  ;
; A[6]        ; D[6]          ; 7.978  ; 7.831  ; 7.831  ; 7.978  ;
; A[6]        ; D[7]          ; 7.725  ; 7.651  ; 7.651  ; 7.725  ;
; A[6]        ; LEDG[0]       ;        ; 6.698  ; 6.698  ;        ;
; A[6]        ; LEDG[1]       ;        ; 6.784  ; 6.784  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.664  ;        ;        ; 5.664  ;
; A[6]        ; SRAM_CE_N     ; 7.885  ;        ;        ; 7.885  ;
; A[6]        ; SRAM_DQ[0]    ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; A[6]        ; SRAM_DQ[1]    ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; A[6]        ; SRAM_DQ[2]    ; 8.494  ; 8.494  ; 8.494  ; 8.494  ;
; A[6]        ; SRAM_DQ[3]    ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; A[6]        ; SRAM_DQ[4]    ; 8.381  ; 8.381  ; 8.381  ; 8.381  ;
; A[6]        ; SRAM_DQ[5]    ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[6]        ; SRAM_DQ[6]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; A[6]        ; SRAM_DQ[7]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; A[6]        ; SRAM_DQ[8]    ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[6]        ; SRAM_DQ[9]    ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[6]        ; SRAM_DQ[10]   ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[6]        ; SRAM_DQ[11]   ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[6]        ; SRAM_DQ[12]   ; 8.406  ; 8.406  ; 8.406  ; 8.406  ;
; A[6]        ; SRAM_DQ[13]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[6]        ; SRAM_DQ[14]   ; 8.587  ; 8.587  ; 8.587  ; 8.587  ;
; A[6]        ; SRAM_DQ[15]   ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; A[6]        ; U1OE_n        ; 6.546  ;        ;        ; 6.546  ;
; A[7]        ; BUSDIR_n      ;        ; 6.141  ; 6.141  ;        ;
; A[7]        ; D[0]          ; 7.316  ; 7.489  ; 7.489  ; 7.316  ;
; A[7]        ; D[1]          ; 7.570  ; 7.487  ; 7.487  ; 7.570  ;
; A[7]        ; D[2]          ; 7.309  ; 7.219  ; 7.219  ; 7.309  ;
; A[7]        ; D[3]          ; 7.265  ; 7.181  ; 7.181  ; 7.265  ;
; A[7]        ; D[4]          ; 7.505  ; 7.421  ; 7.421  ; 7.505  ;
; A[7]        ; D[5]          ; 8.014  ; 7.930  ; 7.930  ; 8.014  ;
; A[7]        ; D[6]          ; 7.807  ; 7.660  ; 7.660  ; 7.807  ;
; A[7]        ; D[7]          ; 7.554  ; 7.480  ; 7.480  ; 7.554  ;
; A[7]        ; LEDG[0]       ; 6.769  ;        ;        ; 6.769  ;
; A[7]        ; LEDG[1]       ; 6.858  ;        ;        ; 6.858  ;
; A[7]        ; SRAM_ADDR[7]  ; 5.674  ;        ;        ; 5.674  ;
; A[7]        ; SRAM_CE_N     ; 7.714  ;        ;        ; 7.714  ;
; A[7]        ; SRAM_DQ[0]    ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; A[7]        ; SRAM_DQ[1]    ; 8.428  ; 8.428  ; 8.428  ; 8.428  ;
; A[7]        ; SRAM_DQ[2]    ; 8.323  ; 8.323  ; 8.323  ; 8.323  ;
; A[7]        ; SRAM_DQ[3]    ; 8.333  ; 8.333  ; 8.333  ; 8.333  ;
; A[7]        ; SRAM_DQ[4]    ; 8.210  ; 8.210  ; 8.210  ; 8.210  ;
; A[7]        ; SRAM_DQ[5]    ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; A[7]        ; SRAM_DQ[6]    ; 8.078  ; 8.078  ; 8.078  ; 8.078  ;
; A[7]        ; SRAM_DQ[7]    ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[7]        ; SRAM_DQ[8]    ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; A[7]        ; SRAM_DQ[9]    ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; A[7]        ; SRAM_DQ[10]   ; 8.303  ; 8.303  ; 8.303  ; 8.303  ;
; A[7]        ; SRAM_DQ[11]   ; 8.303  ; 8.303  ; 8.303  ; 8.303  ;
; A[7]        ; SRAM_DQ[12]   ; 8.235  ; 8.235  ; 8.235  ; 8.235  ;
; A[7]        ; SRAM_DQ[13]   ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; A[7]        ; SRAM_DQ[14]   ; 8.416  ; 8.416  ; 8.416  ; 8.416  ;
; A[7]        ; SRAM_DQ[15]   ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; A[7]        ; U1OE_n        ;        ; 6.620  ; 6.620  ;        ;
; A[8]        ; D[0]          ; 7.522  ; 7.695  ; 7.695  ; 7.522  ;
; A[8]        ; D[1]          ; 7.776  ; 7.693  ; 7.693  ; 7.776  ;
; A[8]        ; D[2]          ; 7.515  ; 7.425  ; 7.425  ; 7.515  ;
; A[8]        ; D[3]          ; 7.471  ; 7.387  ; 7.387  ; 7.471  ;
; A[8]        ; D[4]          ; 7.711  ; 7.627  ; 7.627  ; 7.711  ;
; A[8]        ; D[5]          ; 8.220  ; 8.136  ; 8.136  ; 8.220  ;
; A[8]        ; D[6]          ; 8.013  ; 7.866  ; 7.866  ; 8.013  ;
; A[8]        ; D[7]          ; 7.760  ; 7.686  ; 7.686  ; 7.760  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666  ;        ;        ; 5.666  ;
; A[8]        ; SRAM_CE_N     ; 7.920  ;        ;        ; 7.920  ;
; A[8]        ; SRAM_DQ[0]    ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; A[8]        ; SRAM_DQ[1]    ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; A[8]        ; SRAM_DQ[2]    ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; A[8]        ; SRAM_DQ[3]    ; 8.539  ; 8.539  ; 8.539  ; 8.539  ;
; A[8]        ; SRAM_DQ[4]    ; 8.416  ; 8.416  ; 8.416  ; 8.416  ;
; A[8]        ; SRAM_DQ[5]    ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; A[8]        ; SRAM_DQ[6]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; A[8]        ; SRAM_DQ[7]    ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[8]        ; SRAM_DQ[8]    ; 8.519  ; 8.519  ; 8.519  ; 8.519  ;
; A[8]        ; SRAM_DQ[9]    ; 8.519  ; 8.519  ; 8.519  ; 8.519  ;
; A[8]        ; SRAM_DQ[10]   ; 8.509  ; 8.509  ; 8.509  ; 8.509  ;
; A[8]        ; SRAM_DQ[11]   ; 8.509  ; 8.509  ; 8.509  ; 8.509  ;
; A[8]        ; SRAM_DQ[12]   ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[8]        ; SRAM_DQ[13]   ; 8.519  ; 8.519  ; 8.519  ; 8.519  ;
; A[8]        ; SRAM_DQ[14]   ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; A[8]        ; SRAM_DQ[15]   ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; A[9]        ; D[0]          ; 7.647  ; 7.820  ; 7.820  ; 7.647  ;
; A[9]        ; D[1]          ; 7.901  ; 7.818  ; 7.818  ; 7.901  ;
; A[9]        ; D[2]          ; 7.640  ; 7.550  ; 7.550  ; 7.640  ;
; A[9]        ; D[3]          ; 7.596  ; 7.512  ; 7.512  ; 7.596  ;
; A[9]        ; D[4]          ; 7.836  ; 7.752  ; 7.752  ; 7.836  ;
; A[9]        ; D[5]          ; 8.345  ; 8.261  ; 8.261  ; 8.345  ;
; A[9]        ; D[6]          ; 8.138  ; 7.991  ; 7.991  ; 8.138  ;
; A[9]        ; D[7]          ; 7.885  ; 7.811  ; 7.811  ; 7.885  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.528  ;        ;        ; 5.528  ;
; A[9]        ; SRAM_CE_N     ; 8.045  ;        ;        ; 8.045  ;
; A[9]        ; SRAM_DQ[0]    ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; A[9]        ; SRAM_DQ[1]    ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; A[9]        ; SRAM_DQ[2]    ; 8.654  ; 8.654  ; 8.654  ; 8.654  ;
; A[9]        ; SRAM_DQ[3]    ; 8.664  ; 8.664  ; 8.664  ; 8.664  ;
; A[9]        ; SRAM_DQ[4]    ; 8.541  ; 8.541  ; 8.541  ; 8.541  ;
; A[9]        ; SRAM_DQ[5]    ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[9]        ; SRAM_DQ[6]    ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; A[9]        ; SRAM_DQ[7]    ; 8.419  ; 8.419  ; 8.419  ; 8.419  ;
; A[9]        ; SRAM_DQ[8]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; A[9]        ; SRAM_DQ[9]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; A[9]        ; SRAM_DQ[10]   ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; A[9]        ; SRAM_DQ[11]   ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; A[9]        ; SRAM_DQ[12]   ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; A[9]        ; SRAM_DQ[13]   ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; A[9]        ; SRAM_DQ[14]   ; 8.747  ; 8.747  ; 8.747  ; 8.747  ;
; A[9]        ; SRAM_DQ[15]   ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; A[10]       ; D[0]          ; 7.603  ; 7.776  ; 7.776  ; 7.603  ;
; A[10]       ; D[1]          ; 7.857  ; 7.774  ; 7.774  ; 7.857  ;
; A[10]       ; D[2]          ; 7.596  ; 7.506  ; 7.506  ; 7.596  ;
; A[10]       ; D[3]          ; 7.552  ; 7.468  ; 7.468  ; 7.552  ;
; A[10]       ; D[4]          ; 7.792  ; 7.708  ; 7.708  ; 7.792  ;
; A[10]       ; D[5]          ; 8.301  ; 8.217  ; 8.217  ; 8.301  ;
; A[10]       ; D[6]          ; 8.094  ; 7.947  ; 7.947  ; 8.094  ;
; A[10]       ; D[7]          ; 7.841  ; 7.767  ; 7.767  ; 7.841  ;
; A[10]       ; SRAM_ADDR[10] ; 5.620  ;        ;        ; 5.620  ;
; A[10]       ; SRAM_CE_N     ; 8.001  ;        ;        ; 8.001  ;
; A[10]       ; SRAM_DQ[0]    ; 8.705  ; 8.705  ; 8.705  ; 8.705  ;
; A[10]       ; SRAM_DQ[1]    ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; A[10]       ; SRAM_DQ[2]    ; 8.610  ; 8.610  ; 8.610  ; 8.610  ;
; A[10]       ; SRAM_DQ[3]    ; 8.620  ; 8.620  ; 8.620  ; 8.620  ;
; A[10]       ; SRAM_DQ[4]    ; 8.497  ; 8.497  ; 8.497  ; 8.497  ;
; A[10]       ; SRAM_DQ[5]    ; 8.534  ; 8.534  ; 8.534  ; 8.534  ;
; A[10]       ; SRAM_DQ[6]    ; 8.365  ; 8.365  ; 8.365  ; 8.365  ;
; A[10]       ; SRAM_DQ[7]    ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; A[10]       ; SRAM_DQ[8]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; A[10]       ; SRAM_DQ[9]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; A[10]       ; SRAM_DQ[10]   ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[10]       ; SRAM_DQ[11]   ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[10]       ; SRAM_DQ[12]   ; 8.522  ; 8.522  ; 8.522  ; 8.522  ;
; A[10]       ; SRAM_DQ[13]   ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; A[10]       ; SRAM_DQ[14]   ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; A[10]       ; SRAM_DQ[15]   ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; A[11]       ; D[0]          ; 7.758  ; 7.931  ; 7.931  ; 7.758  ;
; A[11]       ; D[1]          ; 8.012  ; 7.929  ; 7.929  ; 8.012  ;
; A[11]       ; D[2]          ; 7.751  ; 7.661  ; 7.661  ; 7.751  ;
; A[11]       ; D[3]          ; 7.707  ; 7.623  ; 7.623  ; 7.707  ;
; A[11]       ; D[4]          ; 7.947  ; 7.863  ; 7.863  ; 7.947  ;
; A[11]       ; D[5]          ; 8.456  ; 8.372  ; 8.372  ; 8.456  ;
; A[11]       ; D[6]          ; 8.249  ; 8.102  ; 8.102  ; 8.249  ;
; A[11]       ; D[7]          ; 7.996  ; 7.922  ; 7.922  ; 7.996  ;
; A[11]       ; SRAM_ADDR[11] ; 5.663  ;        ;        ; 5.663  ;
; A[11]       ; SRAM_CE_N     ; 8.156  ;        ;        ; 8.156  ;
; A[11]       ; SRAM_DQ[0]    ; 8.860  ; 8.860  ; 8.860  ; 8.860  ;
; A[11]       ; SRAM_DQ[1]    ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[11]       ; SRAM_DQ[2]    ; 8.765  ; 8.765  ; 8.765  ; 8.765  ;
; A[11]       ; SRAM_DQ[3]    ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; A[11]       ; SRAM_DQ[4]    ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; A[11]       ; SRAM_DQ[5]    ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; A[11]       ; SRAM_DQ[6]    ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; A[11]       ; SRAM_DQ[7]    ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; A[11]       ; SRAM_DQ[8]    ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; A[11]       ; SRAM_DQ[9]    ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; A[11]       ; SRAM_DQ[10]   ; 8.745  ; 8.745  ; 8.745  ; 8.745  ;
; A[11]       ; SRAM_DQ[11]   ; 8.745  ; 8.745  ; 8.745  ; 8.745  ;
; A[11]       ; SRAM_DQ[12]   ; 8.677  ; 8.677  ; 8.677  ; 8.677  ;
; A[11]       ; SRAM_DQ[13]   ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; A[11]       ; SRAM_DQ[14]   ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[11]       ; SRAM_DQ[15]   ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; A[12]       ; D[0]          ; 7.672  ; 7.845  ; 7.845  ; 7.672  ;
; A[12]       ; D[1]          ; 7.926  ; 7.843  ; 7.843  ; 7.926  ;
; A[12]       ; D[2]          ; 7.665  ; 7.575  ; 7.575  ; 7.665  ;
; A[12]       ; D[3]          ; 7.621  ; 7.537  ; 7.537  ; 7.621  ;
; A[12]       ; D[4]          ; 7.861  ; 7.777  ; 7.777  ; 7.861  ;
; A[12]       ; D[5]          ; 8.370  ; 8.286  ; 8.286  ; 8.370  ;
; A[12]       ; D[6]          ; 8.163  ; 8.016  ; 8.016  ; 8.163  ;
; A[12]       ; D[7]          ; 7.910  ; 7.836  ; 7.836  ; 7.910  ;
; A[12]       ; SRAM_ADDR[12] ; 5.726  ;        ;        ; 5.726  ;
; A[12]       ; SRAM_CE_N     ; 8.070  ;        ;        ; 8.070  ;
; A[12]       ; SRAM_DQ[0]    ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[12]       ; SRAM_DQ[1]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[12]       ; SRAM_DQ[2]    ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[12]       ; SRAM_DQ[3]    ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; A[12]       ; SRAM_DQ[4]    ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; A[12]       ; SRAM_DQ[5]    ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; A[12]       ; SRAM_DQ[6]    ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; A[12]       ; SRAM_DQ[7]    ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; A[12]       ; SRAM_DQ[8]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[12]       ; SRAM_DQ[9]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[12]       ; SRAM_DQ[10]   ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; A[12]       ; SRAM_DQ[11]   ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; A[12]       ; SRAM_DQ[12]   ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; A[12]       ; SRAM_DQ[13]   ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[12]       ; SRAM_DQ[14]   ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; A[12]       ; SRAM_DQ[15]   ; 8.765  ; 8.765  ; 8.765  ; 8.765  ;
; A[13]       ; D[0]          ; 11.271 ; 11.271 ; 11.271 ; 11.271 ;
; A[13]       ; D[1]          ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; A[13]       ; D[2]          ; 11.164 ; 11.164 ; 11.164 ; 11.164 ;
; A[13]       ; D[3]          ; 10.468 ; 10.468 ; 10.468 ; 10.468 ;
; A[13]       ; D[4]          ; 11.034 ; 11.034 ; 11.034 ; 11.034 ;
; A[13]       ; D[5]          ; 11.393 ; 11.393 ; 11.393 ; 11.393 ;
; A[13]       ; D[6]          ; 10.908 ; 10.908 ; 10.908 ; 10.908 ;
; A[13]       ; D[7]          ; 11.070 ; 11.070 ; 11.070 ; 11.070 ;
; A[13]       ; SRAM_ADDR[13] ; 7.389  ; 7.389  ; 7.389  ; 7.389  ;
; A[13]       ; SRAM_ADDR[14] ; 8.125  ; 8.125  ; 8.125  ; 8.125  ;
; A[13]       ; SRAM_ADDR[15] ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[13]       ; SRAM_ADDR[16] ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; A[13]       ; SRAM_ADDR[17] ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; A[13]       ; SRAM_CE_N     ; 8.044  ;        ;        ; 8.044  ;
; A[13]       ; SRAM_DQ[0]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; A[13]       ; SRAM_DQ[1]    ; 9.176  ; 9.176  ; 9.176  ; 9.176  ;
; A[13]       ; SRAM_DQ[2]    ; 9.071  ; 9.071  ; 9.071  ; 9.071  ;
; A[13]       ; SRAM_DQ[3]    ; 9.081  ; 9.081  ; 9.081  ; 9.081  ;
; A[13]       ; SRAM_DQ[4]    ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[13]       ; SRAM_DQ[5]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[13]       ; SRAM_DQ[6]    ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; A[13]       ; SRAM_DQ[7]    ; 8.836  ; 8.836  ; 8.836  ; 8.836  ;
; A[13]       ; SRAM_DQ[8]    ; 9.086  ; 9.086  ; 9.086  ; 9.086  ;
; A[13]       ; SRAM_DQ[9]    ; 9.086  ; 9.086  ; 9.086  ; 9.086  ;
; A[13]       ; SRAM_DQ[10]   ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[13]       ; SRAM_DQ[11]   ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[13]       ; SRAM_DQ[12]   ; 9.008  ; 9.008  ; 9.008  ; 9.008  ;
; A[13]       ; SRAM_DQ[13]   ; 9.086  ; 9.086  ; 9.086  ; 9.086  ;
; A[13]       ; SRAM_DQ[14]   ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; A[13]       ; SRAM_DQ[15]   ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; A[13]       ; SRAM_LB_N     ; 8.493  ; 8.493  ; 8.493  ; 8.493  ;
; A[13]       ; SRAM_UB_N     ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; A[14]       ; D[0]          ; 11.649 ; 11.649 ; 11.649 ; 11.649 ;
; A[14]       ; D[1]          ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; A[14]       ; D[2]          ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; A[14]       ; D[3]          ; 10.846 ; 10.846 ; 10.846 ; 10.846 ;
; A[14]       ; D[4]          ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; A[14]       ; D[5]          ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; A[14]       ; D[6]          ; 11.286 ; 11.286 ; 11.286 ; 11.286 ;
; A[14]       ; D[7]          ; 11.448 ; 11.448 ; 11.448 ; 11.448 ;
; A[14]       ; SRAM_ADDR[13] ; 7.339  ; 7.339  ; 7.339  ; 7.339  ;
; A[14]       ; SRAM_ADDR[14] ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; A[14]       ; SRAM_ADDR[15] ; 8.966  ; 8.966  ; 8.966  ; 8.966  ;
; A[14]       ; SRAM_ADDR[16] ; 9.384  ; 9.384  ; 9.384  ; 9.384  ;
; A[14]       ; SRAM_ADDR[17] ; 9.226  ; 9.226  ; 9.226  ; 9.226  ;
; A[14]       ; SRAM_CE_N     ; 8.022  ; 8.022  ; 8.022  ; 8.022  ;
; A[14]       ; SRAM_DQ[0]    ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; A[14]       ; SRAM_DQ[1]    ; 9.554  ; 9.554  ; 9.554  ; 9.554  ;
; A[14]       ; SRAM_DQ[2]    ; 9.449  ; 9.449  ; 9.449  ; 9.449  ;
; A[14]       ; SRAM_DQ[3]    ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; A[14]       ; SRAM_DQ[4]    ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[14]       ; SRAM_DQ[5]    ; 9.373  ; 9.373  ; 9.373  ; 9.373  ;
; A[14]       ; SRAM_DQ[6]    ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; A[14]       ; SRAM_DQ[7]    ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; A[14]       ; SRAM_DQ[8]    ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; A[14]       ; SRAM_DQ[9]    ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; A[14]       ; SRAM_DQ[10]   ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; A[14]       ; SRAM_DQ[11]   ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; A[14]       ; SRAM_DQ[12]   ; 9.386  ; 9.386  ; 9.386  ; 9.386  ;
; A[14]       ; SRAM_DQ[13]   ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; A[14]       ; SRAM_DQ[14]   ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; A[14]       ; SRAM_DQ[15]   ; 9.560  ; 9.560  ; 9.560  ; 9.560  ;
; A[14]       ; SRAM_LB_N     ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[14]       ; SRAM_UB_N     ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[15]       ; D[0]          ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[15]       ; D[1]          ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; A[15]       ; D[2]          ; 11.497 ; 11.497 ; 11.497 ; 11.497 ;
; A[15]       ; D[3]          ; 10.801 ; 10.801 ; 10.801 ; 10.801 ;
; A[15]       ; D[4]          ; 11.367 ; 11.367 ; 11.367 ; 11.367 ;
; A[15]       ; D[5]          ; 11.726 ; 11.726 ; 11.726 ; 11.726 ;
; A[15]       ; D[6]          ; 11.241 ; 11.241 ; 11.241 ; 11.241 ;
; A[15]       ; D[7]          ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; A[15]       ; SRAM_ADDR[13] ; 7.403  ; 7.403  ; 7.403  ; 7.403  ;
; A[15]       ; SRAM_ADDR[14] ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; A[15]       ; SRAM_ADDR[15] ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[15]       ; SRAM_ADDR[16] ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; A[15]       ; SRAM_ADDR[17] ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; A[15]       ; SRAM_CE_N     ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; A[15]       ; SRAM_DQ[0]    ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; A[15]       ; SRAM_DQ[1]    ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; A[15]       ; SRAM_DQ[2]    ; 9.404  ; 9.404  ; 9.404  ; 9.404  ;
; A[15]       ; SRAM_DQ[3]    ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; A[15]       ; SRAM_DQ[4]    ; 9.291  ; 9.291  ; 9.291  ; 9.291  ;
; A[15]       ; SRAM_DQ[5]    ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; A[15]       ; SRAM_DQ[6]    ; 9.159  ; 9.159  ; 9.159  ; 9.159  ;
; A[15]       ; SRAM_DQ[7]    ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; A[15]       ; SRAM_DQ[8]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[15]       ; SRAM_DQ[9]    ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[15]       ; SRAM_DQ[10]   ; 9.409  ; 9.409  ; 9.409  ; 9.409  ;
; A[15]       ; SRAM_DQ[11]   ; 9.409  ; 9.409  ; 9.409  ; 9.409  ;
; A[15]       ; SRAM_DQ[12]   ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; A[15]       ; SRAM_DQ[13]   ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; A[15]       ; SRAM_DQ[14]   ; 9.522  ; 9.522  ; 9.522  ; 9.522  ;
; A[15]       ; SRAM_DQ[15]   ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; A[15]       ; SRAM_LB_N     ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; A[15]       ; SRAM_UB_N     ; 8.816  ; 8.816  ; 8.816  ; 8.816  ;
; D[0]        ; SRAM_DQ[0]    ; 5.944  ;        ;        ; 5.944  ;
; D[0]        ; SRAM_DQ[8]    ; 5.934  ;        ;        ; 5.934  ;
; D[1]        ; SRAM_DQ[1]    ; 5.979  ;        ;        ; 5.979  ;
; D[1]        ; SRAM_DQ[9]    ; 5.965  ;        ;        ; 5.965  ;
; D[2]        ; SRAM_DQ[2]    ; 5.715  ;        ;        ; 5.715  ;
; D[2]        ; SRAM_DQ[10]   ; 5.686  ;        ;        ; 5.686  ;
; D[3]        ; SRAM_DQ[3]    ; 6.569  ;        ;        ; 6.569  ;
; D[3]        ; SRAM_DQ[11]   ; 6.527  ;        ;        ; 6.527  ;
; D[4]        ; SRAM_DQ[4]    ; 5.679  ;        ;        ; 5.679  ;
; D[4]        ; SRAM_DQ[12]   ; 5.621  ;        ;        ; 5.621  ;
; D[5]        ; SRAM_DQ[5]    ; 5.587  ;        ;        ; 5.587  ;
; D[5]        ; SRAM_DQ[13]   ; 5.574  ;        ;        ; 5.574  ;
; D[6]        ; SRAM_DQ[6]    ; 5.497  ;        ;        ; 5.497  ;
; D[6]        ; SRAM_DQ[14]   ; 5.502  ;        ;        ; 5.502  ;
; D[7]        ; SRAM_DQ[7]    ; 5.762  ;        ;        ; 5.762  ;
; D[7]        ; SRAM_DQ[15]   ; 5.367  ;        ;        ; 5.367  ;
; IORQ_n      ; BUSDIR_n      ; 5.875  ;        ;        ; 5.875  ;
; IORQ_n      ; LEDG[0]       ;        ; 6.505  ; 6.505  ;        ;
; IORQ_n      ; LEDG[1]       ;        ; 6.592  ; 6.592  ;        ;
; IORQ_n      ; U1OE_n        ; 6.354  ;        ;        ; 6.354  ;
; M1_n        ; BUSDIR_n      ;        ; 6.035  ; 6.035  ;        ;
; M1_n        ; LEDG[0]       ; 6.665  ;        ;        ; 6.665  ;
; M1_n        ; LEDG[1]       ; 6.752  ;        ;        ; 6.752  ;
; M1_n        ; U1OE_n        ;        ; 6.514  ; 6.514  ;        ;
; MREQ_n      ; D[0]          ; 6.229  ; 5.745  ; 5.745  ; 6.229  ;
; MREQ_n      ; D[1]          ; 6.483  ; 5.738  ; 5.738  ; 6.483  ;
; MREQ_n      ; D[2]          ; 6.222  ; 5.711  ; 5.711  ; 6.222  ;
; MREQ_n      ; D[3]          ; 6.178  ; 5.706  ; 5.706  ; 6.178  ;
; MREQ_n      ; D[4]          ; 6.418  ; 5.706  ; 5.706  ; 6.418  ;
; MREQ_n      ; D[5]          ; 6.927  ; 6.040  ; 6.040  ; 6.927  ;
; MREQ_n      ; D[6]          ; 6.720  ; 6.077  ; 6.077  ; 6.720  ;
; MREQ_n      ; D[7]          ; 6.467  ; 6.047  ; 6.047  ; 6.467  ;
; RD_n        ; BUSDIR_n      ; 5.671  ;        ;        ; 5.671  ;
; RD_n        ; D[0]          ; 6.434  ; 6.123  ; 6.123  ; 6.434  ;
; RD_n        ; D[1]          ; 6.550  ; 6.116  ; 6.116  ; 6.550  ;
; RD_n        ; D[2]          ; 6.289  ; 6.089  ; 6.089  ; 6.289  ;
; RD_n        ; D[3]          ; 6.245  ; 6.084  ; 6.084  ; 6.245  ;
; RD_n        ; D[4]          ; 6.485  ; 6.084  ; 6.084  ; 6.485  ;
; RD_n        ; D[5]          ; 6.994  ; 6.418  ; 6.418  ; 6.994  ;
; RD_n        ; D[6]          ; 6.787  ; 6.455  ; 6.455  ; 6.787  ;
; RD_n        ; D[7]          ; 6.534  ; 6.425  ; 6.425  ; 6.534  ;
; RD_n        ; LEDG[1]       ;        ; 6.388  ; 6.388  ;        ;
; RD_n        ; U1OE_n        ; 6.150  ;        ;        ; 6.150  ;
; SLTSL_n     ; D[0]          ; 7.375  ; 6.905  ; 6.905  ; 7.375  ;
; SLTSL_n     ; D[1]          ; 7.629  ; 6.898  ; 6.898  ; 7.629  ;
; SLTSL_n     ; D[2]          ; 7.368  ; 6.871  ; 6.871  ; 7.368  ;
; SLTSL_n     ; D[3]          ; 7.324  ; 6.866  ; 6.866  ; 7.324  ;
; SLTSL_n     ; D[4]          ; 7.564  ; 6.866  ; 6.866  ; 7.564  ;
; SLTSL_n     ; D[5]          ; 8.073  ; 7.200  ; 7.200  ; 8.073  ;
; SLTSL_n     ; D[6]          ; 7.866  ; 7.237  ; 7.237  ; 7.866  ;
; SLTSL_n     ; D[7]          ; 7.613  ; 7.207  ; 7.207  ; 7.613  ;
; SLTSL_n     ; SRAM_CE_N     ; 7.773  ;        ;        ; 7.773  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.487  ; 8.487  ; 8.487  ; 8.487  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.382  ; 8.382  ; 8.382  ; 8.382  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.392  ; 8.392  ; 8.392  ; 8.392  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.306  ; 8.306  ; 8.306  ; 8.306  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.475  ; 8.475  ; 8.475  ; 8.475  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; SLTSL_n     ; U1OE_n        ; 6.048  ;        ;        ; 6.048  ;
; SRAM_DQ[0]  ; D[0]          ; 7.582  ;        ;        ; 7.582  ;
; SRAM_DQ[1]  ; D[1]          ; 7.524  ;        ;        ; 7.524  ;
; SRAM_DQ[2]  ; D[2]          ; 7.309  ;        ;        ; 7.309  ;
; SRAM_DQ[3]  ; D[3]          ; 6.855  ;        ;        ; 6.855  ;
; SRAM_DQ[4]  ; D[4]          ; 7.298  ;        ;        ; 7.298  ;
; SRAM_DQ[5]  ; D[5]          ; 7.722  ;        ;        ; 7.722  ;
; SRAM_DQ[6]  ; D[6]          ; 7.188  ;        ;        ; 7.188  ;
; SRAM_DQ[7]  ; D[7]          ; 7.301  ;        ;        ; 7.301  ;
; SRAM_DQ[8]  ; D[0]          ; 7.392  ;        ;        ; 7.392  ;
; SRAM_DQ[9]  ; D[1]          ; 7.337  ;        ;        ; 7.337  ;
; SRAM_DQ[10] ; D[2]          ; 7.347  ;        ;        ; 7.347  ;
; SRAM_DQ[11] ; D[3]          ; 6.819  ;        ;        ; 6.819  ;
; SRAM_DQ[12] ; D[4]          ; 7.400  ;        ;        ; 7.400  ;
; SRAM_DQ[13] ; D[5]          ; 7.746  ;        ;        ; 7.746  ;
; SRAM_DQ[14] ; D[6]          ; 7.307  ;        ;        ; 7.307  ;
; SRAM_DQ[15] ; D[7]          ; 7.555  ;        ;        ; 7.555  ;
; SW[9]       ; D[0]          ; 4.657  ; 5.127  ; 5.127  ; 4.657  ;
; SW[9]       ; D[1]          ; 4.650  ; 5.381  ; 5.381  ; 4.650  ;
; SW[9]       ; D[2]          ; 4.623  ; 5.120  ; 5.120  ; 4.623  ;
; SW[9]       ; D[3]          ; 4.618  ; 5.076  ; 5.076  ; 4.618  ;
; SW[9]       ; D[4]          ; 4.618  ; 5.316  ; 5.316  ; 4.618  ;
; SW[9]       ; D[5]          ; 4.952  ; 5.825  ; 5.825  ; 4.952  ;
; SW[9]       ; D[6]          ; 4.989  ; 5.618  ; 5.618  ; 4.989  ;
; SW[9]       ; D[7]          ; 4.959  ; 5.365  ; 5.365  ; 4.959  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.525  ; 5.525  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 6.229  ; 6.229  ; 6.229  ; 6.229  ;
; SW[9]       ; SRAM_DQ[1]    ; 6.239  ; 6.239  ; 6.239  ; 6.239  ;
; SW[9]       ; SRAM_DQ[2]    ; 6.134  ; 6.134  ; 6.134  ; 6.134  ;
; SW[9]       ; SRAM_DQ[3]    ; 6.144  ; 6.144  ; 6.144  ; 6.144  ;
; SW[9]       ; SRAM_DQ[4]    ; 6.021  ; 6.021  ; 6.021  ; 6.021  ;
; SW[9]       ; SRAM_DQ[5]    ; 6.058  ; 6.058  ; 6.058  ; 6.058  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.889  ; 5.889  ; 5.889  ; 5.889  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.899  ; 5.899  ; 5.899  ; 5.899  ;
; SW[9]       ; SRAM_DQ[8]    ; 6.124  ; 6.124  ; 6.124  ; 6.124  ;
; SW[9]       ; SRAM_DQ[9]    ; 6.124  ; 6.124  ; 6.124  ; 6.124  ;
; SW[9]       ; SRAM_DQ[10]   ; 6.114  ; 6.114  ; 6.114  ; 6.114  ;
; SW[9]       ; SRAM_DQ[11]   ; 6.114  ; 6.114  ; 6.114  ; 6.114  ;
; SW[9]       ; SRAM_DQ[12]   ; 6.046  ; 6.046  ; 6.046  ; 6.046  ;
; SW[9]       ; SRAM_DQ[13]   ; 6.124  ; 6.124  ; 6.124  ; 6.124  ;
; SW[9]       ; SRAM_DQ[14]   ; 6.227  ; 6.227  ; 6.227  ; 6.227  ;
; SW[9]       ; SRAM_DQ[15]   ; 6.220  ; 6.220  ; 6.220  ; 6.220  ;
; SW[9]       ; U1OE_n        ;        ; 4.165  ; 4.165  ;        ;
; WR_n        ; LEDG[0]       ;        ; 7.357  ; 7.357  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.226  ; 6.226  ; 6.226  ; 6.226  ;
; WR_n        ; SRAM_DQ[1]    ; 6.236  ; 6.236  ; 6.236  ; 6.236  ;
; WR_n        ; SRAM_DQ[2]    ; 6.131  ; 6.131  ; 6.131  ; 6.131  ;
; WR_n        ; SRAM_DQ[3]    ; 6.141  ; 6.141  ; 6.141  ; 6.141  ;
; WR_n        ; SRAM_DQ[4]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[5]    ; 6.055  ; 6.055  ; 6.055  ; 6.055  ;
; WR_n        ; SRAM_DQ[6]    ; 5.886  ; 5.886  ; 5.886  ; 5.886  ;
; WR_n        ; SRAM_DQ[7]    ; 5.896  ; 5.896  ; 5.896  ; 5.896  ;
; WR_n        ; SRAM_DQ[8]    ; 6.121  ; 6.121  ; 6.121  ; 6.121  ;
; WR_n        ; SRAM_DQ[9]    ; 6.121  ; 6.121  ; 6.121  ; 6.121  ;
; WR_n        ; SRAM_DQ[10]   ; 6.111  ; 6.111  ; 6.111  ; 6.111  ;
; WR_n        ; SRAM_DQ[11]   ; 6.111  ; 6.111  ; 6.111  ; 6.111  ;
; WR_n        ; SRAM_DQ[12]   ; 6.043  ; 6.043  ; 6.043  ; 6.043  ;
; WR_n        ; SRAM_DQ[13]   ; 6.121  ; 6.121  ; 6.121  ; 6.121  ;
; WR_n        ; SRAM_DQ[14]   ; 6.224  ; 6.224  ; 6.224  ; 6.224  ;
; WR_n        ; SRAM_DQ[15]   ; 6.217  ; 6.217  ; 6.217  ; 6.217  ;
; WR_n        ; SRAM_WE_N     ; 5.567  ;        ;        ; 5.567  ;
; WR_n        ; U1OE_n        ; 7.090  ;        ;        ; 7.090  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n      ;       ; 6.392 ; 6.392 ;       ;
; A[1]        ; D[0]          ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; A[1]        ; D[1]          ; 7.090 ; 7.090 ; 7.090 ; 7.090 ;
; A[1]        ; D[2]          ; 7.063 ; 7.063 ; 7.063 ; 7.063 ;
; A[1]        ; D[3]          ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[1]        ; D[4]          ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[1]        ; D[5]          ; 7.392 ; 7.392 ; 7.392 ; 7.392 ;
; A[1]        ; D[6]          ; 7.429 ; 7.429 ; 7.429 ; 7.429 ;
; A[1]        ; D[7]          ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; A[1]        ; LEDG[0]       ; 7.020 ;       ;       ; 7.020 ;
; A[1]        ; LEDG[1]       ; 7.109 ;       ;       ; 7.109 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826 ;       ;       ; 5.826 ;
; A[1]        ; SRAM_CE_N     ; 7.965 ;       ;       ; 7.965 ;
; A[1]        ; SRAM_DQ[0]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[1]        ; SRAM_DQ[1]    ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[1]        ; SRAM_DQ[2]    ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; A[1]        ; SRAM_DQ[3]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[1]        ; SRAM_DQ[4]    ; 8.461 ; 8.461 ; 8.461 ; 8.461 ;
; A[1]        ; SRAM_DQ[5]    ; 8.498 ; 8.498 ; 8.498 ; 8.498 ;
; A[1]        ; SRAM_DQ[6]    ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[1]        ; SRAM_DQ[7]    ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; A[1]        ; SRAM_DQ[8]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[9]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[10]   ; 8.554 ; 8.554 ; 8.554 ; 8.554 ;
; A[1]        ; SRAM_DQ[11]   ; 8.554 ; 8.554 ; 8.554 ; 8.554 ;
; A[1]        ; SRAM_DQ[12]   ; 8.486 ; 8.486 ; 8.486 ; 8.486 ;
; A[1]        ; SRAM_DQ[13]   ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[14]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[1]        ; SRAM_DQ[15]   ; 8.660 ; 8.660 ; 8.660 ; 8.660 ;
; A[1]        ; U1OE_n        ;       ; 6.753 ; 6.753 ;       ;
; A[2]        ; BUSDIR_n      ;       ; 6.297 ; 6.297 ;       ;
; A[2]        ; D[0]          ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; A[2]        ; D[1]          ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]        ; D[2]          ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; A[2]        ; D[3]          ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; A[2]        ; D[4]          ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; A[2]        ; D[5]          ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; A[2]        ; D[6]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[2]        ; D[7]          ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[2]        ; LEDG[0]       ; 6.925 ;       ;       ; 6.925 ;
; A[2]        ; LEDG[1]       ; 7.014 ;       ;       ; 7.014 ;
; A[2]        ; SRAM_ADDR[2]  ; 5.692 ;       ;       ; 5.692 ;
; A[2]        ; SRAM_CE_N     ; 7.870 ;       ;       ; 7.870 ;
; A[2]        ; SRAM_DQ[0]    ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; A[2]        ; SRAM_DQ[1]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[2]        ; SRAM_DQ[2]    ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; A[2]        ; SRAM_DQ[3]    ; 8.489 ; 8.489 ; 8.489 ; 8.489 ;
; A[2]        ; SRAM_DQ[4]    ; 8.366 ; 8.366 ; 8.366 ; 8.366 ;
; A[2]        ; SRAM_DQ[5]    ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; A[2]        ; SRAM_DQ[6]    ; 8.234 ; 8.234 ; 8.234 ; 8.234 ;
; A[2]        ; SRAM_DQ[7]    ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[2]        ; SRAM_DQ[8]    ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[9]    ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[10]   ; 8.459 ; 8.459 ; 8.459 ; 8.459 ;
; A[2]        ; SRAM_DQ[11]   ; 8.459 ; 8.459 ; 8.459 ; 8.459 ;
; A[2]        ; SRAM_DQ[12]   ; 8.391 ; 8.391 ; 8.391 ; 8.391 ;
; A[2]        ; SRAM_DQ[13]   ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[14]   ; 8.572 ; 8.572 ; 8.572 ; 8.572 ;
; A[2]        ; SRAM_DQ[15]   ; 8.565 ; 8.565 ; 8.565 ; 8.565 ;
; A[2]        ; U1OE_n        ;       ; 6.658 ; 6.658 ;       ;
; A[3]        ; BUSDIR_n      ;       ; 6.676 ; 6.676 ;       ;
; A[3]        ; D[0]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[3]        ; D[1]          ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[3]        ; D[2]          ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; A[3]        ; D[3]          ; 7.342 ; 7.342 ; 7.342 ; 7.342 ;
; A[3]        ; D[4]          ; 7.342 ; 7.342 ; 7.342 ; 7.342 ;
; A[3]        ; D[5]          ; 7.676 ; 7.676 ; 7.676 ; 7.676 ;
; A[3]        ; D[6]          ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; A[3]        ; D[7]          ; 7.683 ; 7.683 ; 7.683 ; 7.683 ;
; A[3]        ; LEDG[0]       ; 7.304 ;       ;       ; 7.304 ;
; A[3]        ; LEDG[1]       ; 7.393 ;       ;       ; 7.393 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.715 ;       ;       ; 5.715 ;
; A[3]        ; SRAM_CE_N     ; 8.249 ;       ;       ; 8.249 ;
; A[3]        ; SRAM_DQ[0]    ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; A[3]        ; SRAM_DQ[1]    ; 8.963 ; 8.963 ; 8.963 ; 8.963 ;
; A[3]        ; SRAM_DQ[2]    ; 8.858 ; 8.858 ; 8.858 ; 8.858 ;
; A[3]        ; SRAM_DQ[3]    ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[3]        ; SRAM_DQ[4]    ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[3]        ; SRAM_DQ[5]    ; 8.782 ; 8.782 ; 8.782 ; 8.782 ;
; A[3]        ; SRAM_DQ[6]    ; 8.613 ; 8.613 ; 8.613 ; 8.613 ;
; A[3]        ; SRAM_DQ[7]    ; 8.623 ; 8.623 ; 8.623 ; 8.623 ;
; A[3]        ; SRAM_DQ[8]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[9]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[10]   ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
; A[3]        ; SRAM_DQ[11]   ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
; A[3]        ; SRAM_DQ[12]   ; 8.770 ; 8.770 ; 8.770 ; 8.770 ;
; A[3]        ; SRAM_DQ[13]   ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[14]   ; 8.951 ; 8.951 ; 8.951 ; 8.951 ;
; A[3]        ; SRAM_DQ[15]   ; 8.944 ; 8.944 ; 8.944 ; 8.944 ;
; A[3]        ; U1OE_n        ;       ; 7.037 ; 7.037 ;       ;
; A[4]        ; BUSDIR_n      ; 6.218 ;       ;       ; 6.218 ;
; A[4]        ; D[0]          ; 7.073 ; 7.073 ; 7.073 ; 7.073 ;
; A[4]        ; D[1]          ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; A[4]        ; D[2]          ; 7.039 ; 7.039 ; 7.039 ; 7.039 ;
; A[4]        ; D[3]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[4]        ; D[4]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[4]        ; D[5]          ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; A[4]        ; D[6]          ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; A[4]        ; D[7]          ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[4]        ; LEDG[0]       ;       ; 6.849 ; 6.849 ;       ;
; A[4]        ; LEDG[1]       ;       ; 6.935 ; 6.935 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.662 ;       ;       ; 5.662 ;
; A[4]        ; SRAM_CE_N     ; 7.941 ;       ;       ; 7.941 ;
; A[4]        ; SRAM_DQ[0]    ; 8.645 ; 8.645 ; 8.645 ; 8.645 ;
; A[4]        ; SRAM_DQ[1]    ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[4]        ; SRAM_DQ[2]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[4]        ; SRAM_DQ[3]    ; 8.560 ; 8.560 ; 8.560 ; 8.560 ;
; A[4]        ; SRAM_DQ[4]    ; 8.437 ; 8.437 ; 8.437 ; 8.437 ;
; A[4]        ; SRAM_DQ[5]    ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[4]        ; SRAM_DQ[6]    ; 8.305 ; 8.305 ; 8.305 ; 8.305 ;
; A[4]        ; SRAM_DQ[7]    ; 8.315 ; 8.315 ; 8.315 ; 8.315 ;
; A[4]        ; SRAM_DQ[8]    ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[9]    ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[10]   ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[4]        ; SRAM_DQ[11]   ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[4]        ; SRAM_DQ[12]   ; 8.462 ; 8.462 ; 8.462 ; 8.462 ;
; A[4]        ; SRAM_DQ[13]   ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[14]   ; 8.643 ; 8.643 ; 8.643 ; 8.643 ;
; A[4]        ; SRAM_DQ[15]   ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[4]        ; U1OE_n        ; 6.582 ;       ;       ; 6.582 ;
; A[5]        ; BUSDIR_n      ; 6.376 ;       ;       ; 6.376 ;
; A[5]        ; D[0]          ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; A[5]        ; D[1]          ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[5]        ; D[2]          ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[5]        ; D[3]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[5]        ; D[4]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[5]        ; D[5]          ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[5]        ; D[6]          ; 7.536 ; 7.536 ; 7.536 ; 7.536 ;
; A[5]        ; D[7]          ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[5]        ; LEDG[0]       ;       ; 7.007 ; 7.007 ;       ;
; A[5]        ; LEDG[1]       ;       ; 7.093 ; 7.093 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330 ;       ;       ; 5.330 ;
; A[5]        ; SRAM_CE_N     ; 8.072 ;       ;       ; 8.072 ;
; A[5]        ; SRAM_DQ[0]    ; 8.776 ; 8.776 ; 8.776 ; 8.776 ;
; A[5]        ; SRAM_DQ[1]    ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; A[5]        ; SRAM_DQ[2]    ; 8.681 ; 8.681 ; 8.681 ; 8.681 ;
; A[5]        ; SRAM_DQ[3]    ; 8.691 ; 8.691 ; 8.691 ; 8.691 ;
; A[5]        ; SRAM_DQ[4]    ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[5]        ; SRAM_DQ[5]    ; 8.605 ; 8.605 ; 8.605 ; 8.605 ;
; A[5]        ; SRAM_DQ[6]    ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; A[5]        ; SRAM_DQ[7]    ; 8.446 ; 8.446 ; 8.446 ; 8.446 ;
; A[5]        ; SRAM_DQ[8]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[9]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[10]   ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[5]        ; SRAM_DQ[11]   ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[5]        ; SRAM_DQ[12]   ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; A[5]        ; SRAM_DQ[13]   ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[14]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[5]        ; SRAM_DQ[15]   ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; A[5]        ; U1OE_n        ; 6.740 ;       ;       ; 6.740 ;
; A[6]        ; BUSDIR_n      ; 6.067 ;       ;       ; 6.067 ;
; A[6]        ; D[0]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; A[6]        ; D[1]          ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; A[6]        ; D[2]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[6]        ; D[3]          ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; A[6]        ; D[4]          ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; A[6]        ; D[5]          ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[6]        ; D[6]          ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; A[6]        ; D[7]          ; 7.319 ; 7.319 ; 7.319 ; 7.319 ;
; A[6]        ; LEDG[0]       ;       ; 6.698 ; 6.698 ;       ;
; A[6]        ; LEDG[1]       ;       ; 6.784 ; 6.784 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.664 ;       ;       ; 5.664 ;
; A[6]        ; SRAM_CE_N     ; 7.885 ;       ;       ; 7.885 ;
; A[6]        ; SRAM_DQ[0]    ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
; A[6]        ; SRAM_DQ[1]    ; 8.599 ; 8.599 ; 8.599 ; 8.599 ;
; A[6]        ; SRAM_DQ[2]    ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; A[6]        ; SRAM_DQ[3]    ; 8.504 ; 8.504 ; 8.504 ; 8.504 ;
; A[6]        ; SRAM_DQ[4]    ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; A[6]        ; SRAM_DQ[5]    ; 8.418 ; 8.418 ; 8.418 ; 8.418 ;
; A[6]        ; SRAM_DQ[6]    ; 8.249 ; 8.249 ; 8.249 ; 8.249 ;
; A[6]        ; SRAM_DQ[7]    ; 8.259 ; 8.259 ; 8.259 ; 8.259 ;
; A[6]        ; SRAM_DQ[8]    ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[9]    ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[10]   ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[6]        ; SRAM_DQ[11]   ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[6]        ; SRAM_DQ[12]   ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; A[6]        ; SRAM_DQ[13]   ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[14]   ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; A[6]        ; SRAM_DQ[15]   ; 8.580 ; 8.580 ; 8.580 ; 8.580 ;
; A[6]        ; U1OE_n        ; 6.431 ;       ;       ; 6.431 ;
; A[7]        ; BUSDIR_n      ;       ; 6.141 ; 6.141 ;       ;
; A[7]        ; D[0]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[7]        ; D[1]          ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; A[7]        ; D[2]          ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; A[7]        ; D[3]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[7]        ; D[4]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[7]        ; D[5]          ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; A[7]        ; D[6]          ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; A[7]        ; D[7]          ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; A[7]        ; LEDG[0]       ; 6.769 ;       ;       ; 6.769 ;
; A[7]        ; LEDG[1]       ; 6.858 ;       ;       ; 6.858 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.674 ;       ;       ; 5.674 ;
; A[7]        ; SRAM_CE_N     ; 7.714 ;       ;       ; 7.714 ;
; A[7]        ; SRAM_DQ[0]    ; 8.418 ; 8.418 ; 8.418 ; 8.418 ;
; A[7]        ; SRAM_DQ[1]    ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[7]        ; SRAM_DQ[2]    ; 8.323 ; 8.323 ; 8.323 ; 8.323 ;
; A[7]        ; SRAM_DQ[3]    ; 8.333 ; 8.333 ; 8.333 ; 8.333 ;
; A[7]        ; SRAM_DQ[4]    ; 8.210 ; 8.210 ; 8.210 ; 8.210 ;
; A[7]        ; SRAM_DQ[5]    ; 8.247 ; 8.247 ; 8.247 ; 8.247 ;
; A[7]        ; SRAM_DQ[6]    ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; A[7]        ; SRAM_DQ[7]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[7]        ; SRAM_DQ[8]    ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[9]    ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[10]   ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; A[7]        ; SRAM_DQ[11]   ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; A[7]        ; SRAM_DQ[12]   ; 8.235 ; 8.235 ; 8.235 ; 8.235 ;
; A[7]        ; SRAM_DQ[13]   ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[14]   ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[7]        ; SRAM_DQ[15]   ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; A[7]        ; U1OE_n        ;       ; 6.502 ; 6.502 ;       ;
; A[8]        ; D[0]          ; 7.052 ; 7.052 ; 7.052 ; 7.052 ;
; A[8]        ; D[1]          ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; A[8]        ; D[2]          ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; A[8]        ; D[3]          ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; A[8]        ; D[4]          ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; A[8]        ; D[5]          ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; A[8]        ; D[6]          ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[8]        ; D[7]          ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666 ;       ;       ; 5.666 ;
; A[8]        ; SRAM_CE_N     ; 7.920 ;       ;       ; 7.920 ;
; A[8]        ; SRAM_DQ[0]    ; 8.624 ; 8.624 ; 8.624 ; 8.624 ;
; A[8]        ; SRAM_DQ[1]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[8]        ; SRAM_DQ[2]    ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; A[8]        ; SRAM_DQ[3]    ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[8]        ; SRAM_DQ[4]    ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[8]        ; SRAM_DQ[5]    ; 8.453 ; 8.453 ; 8.453 ; 8.453 ;
; A[8]        ; SRAM_DQ[6]    ; 8.284 ; 8.284 ; 8.284 ; 8.284 ;
; A[8]        ; SRAM_DQ[7]    ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; A[8]        ; SRAM_DQ[8]    ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[9]    ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[10]   ; 8.509 ; 8.509 ; 8.509 ; 8.509 ;
; A[8]        ; SRAM_DQ[11]   ; 8.509 ; 8.509 ; 8.509 ; 8.509 ;
; A[8]        ; SRAM_DQ[12]   ; 8.441 ; 8.441 ; 8.441 ; 8.441 ;
; A[8]        ; SRAM_DQ[13]   ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[14]   ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; A[8]        ; SRAM_DQ[15]   ; 8.615 ; 8.615 ; 8.615 ; 8.615 ;
; A[9]        ; D[0]          ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; A[9]        ; D[1]          ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[9]        ; D[2]          ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; A[9]        ; D[3]          ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; A[9]        ; D[4]          ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; A[9]        ; D[5]          ; 7.472 ; 7.472 ; 7.472 ; 7.472 ;
; A[9]        ; D[6]          ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; A[9]        ; D[7]          ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.528 ;       ;       ; 5.528 ;
; A[9]        ; SRAM_CE_N     ; 8.045 ;       ;       ; 8.045 ;
; A[9]        ; SRAM_DQ[0]    ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; A[9]        ; SRAM_DQ[1]    ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; A[9]        ; SRAM_DQ[2]    ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; A[9]        ; SRAM_DQ[3]    ; 8.664 ; 8.664 ; 8.664 ; 8.664 ;
; A[9]        ; SRAM_DQ[4]    ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; A[9]        ; SRAM_DQ[5]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[6]    ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; A[9]        ; SRAM_DQ[7]    ; 8.419 ; 8.419 ; 8.419 ; 8.419 ;
; A[9]        ; SRAM_DQ[8]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[9]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[10]   ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[9]        ; SRAM_DQ[11]   ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[9]        ; SRAM_DQ[12]   ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[9]        ; SRAM_DQ[13]   ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[14]   ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[9]        ; SRAM_DQ[15]   ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; A[10]       ; D[0]          ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[10]       ; D[1]          ; 7.126 ; 7.126 ; 7.126 ; 7.126 ;
; A[10]       ; D[2]          ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; A[10]       ; D[3]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[10]       ; D[4]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[10]       ; D[5]          ; 7.428 ; 7.428 ; 7.428 ; 7.428 ;
; A[10]       ; D[6]          ; 7.465 ; 7.465 ; 7.465 ; 7.465 ;
; A[10]       ; D[7]          ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; A[10]       ; SRAM_ADDR[10] ; 5.620 ;       ;       ; 5.620 ;
; A[10]       ; SRAM_CE_N     ; 8.001 ;       ;       ; 8.001 ;
; A[10]       ; SRAM_DQ[0]    ; 8.705 ; 8.705 ; 8.705 ; 8.705 ;
; A[10]       ; SRAM_DQ[1]    ; 8.715 ; 8.715 ; 8.715 ; 8.715 ;
; A[10]       ; SRAM_DQ[2]    ; 8.610 ; 8.610 ; 8.610 ; 8.610 ;
; A[10]       ; SRAM_DQ[3]    ; 8.620 ; 8.620 ; 8.620 ; 8.620 ;
; A[10]       ; SRAM_DQ[4]    ; 8.497 ; 8.497 ; 8.497 ; 8.497 ;
; A[10]       ; SRAM_DQ[5]    ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; A[10]       ; SRAM_DQ[6]    ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; A[10]       ; SRAM_DQ[7]    ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
; A[10]       ; SRAM_DQ[8]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[9]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[10]   ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; A[10]       ; SRAM_DQ[11]   ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; A[10]       ; SRAM_DQ[12]   ; 8.522 ; 8.522 ; 8.522 ; 8.522 ;
; A[10]       ; SRAM_DQ[13]   ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[14]   ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; A[10]       ; SRAM_DQ[15]   ; 8.696 ; 8.696 ; 8.696 ; 8.696 ;
; A[11]       ; D[0]          ; 7.288 ; 7.288 ; 7.288 ; 7.288 ;
; A[11]       ; D[1]          ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; A[11]       ; D[2]          ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; A[11]       ; D[3]          ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; A[11]       ; D[4]          ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; A[11]       ; D[5]          ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; A[11]       ; D[6]          ; 7.620 ; 7.620 ; 7.620 ; 7.620 ;
; A[11]       ; D[7]          ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; A[11]       ; SRAM_ADDR[11] ; 5.663 ;       ;       ; 5.663 ;
; A[11]       ; SRAM_CE_N     ; 8.156 ;       ;       ; 8.156 ;
; A[11]       ; SRAM_DQ[0]    ; 8.860 ; 8.860 ; 8.860 ; 8.860 ;
; A[11]       ; SRAM_DQ[1]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[11]       ; SRAM_DQ[2]    ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[11]       ; SRAM_DQ[3]    ; 8.775 ; 8.775 ; 8.775 ; 8.775 ;
; A[11]       ; SRAM_DQ[4]    ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[11]       ; SRAM_DQ[5]    ; 8.689 ; 8.689 ; 8.689 ; 8.689 ;
; A[11]       ; SRAM_DQ[6]    ; 8.520 ; 8.520 ; 8.520 ; 8.520 ;
; A[11]       ; SRAM_DQ[7]    ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[11]       ; SRAM_DQ[8]    ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[9]    ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[10]   ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[11]       ; SRAM_DQ[11]   ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[11]       ; SRAM_DQ[12]   ; 8.677 ; 8.677 ; 8.677 ; 8.677 ;
; A[11]       ; SRAM_DQ[13]   ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[14]   ; 8.858 ; 8.858 ; 8.858 ; 8.858 ;
; A[11]       ; SRAM_DQ[15]   ; 8.851 ; 8.851 ; 8.851 ; 8.851 ;
; A[12]       ; D[0]          ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; A[12]       ; D[1]          ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; A[12]       ; D[2]          ; 7.168 ; 7.168 ; 7.168 ; 7.168 ;
; A[12]       ; D[3]          ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; A[12]       ; D[4]          ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; A[12]       ; D[5]          ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; A[12]       ; D[6]          ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[12]       ; D[7]          ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; A[12]       ; SRAM_ADDR[12] ; 5.726 ;       ;       ; 5.726 ;
; A[12]       ; SRAM_CE_N     ; 8.070 ;       ;       ; 8.070 ;
; A[12]       ; SRAM_DQ[0]    ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[12]       ; SRAM_DQ[1]    ; 8.784 ; 8.784 ; 8.784 ; 8.784 ;
; A[12]       ; SRAM_DQ[2]    ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[12]       ; SRAM_DQ[3]    ; 8.689 ; 8.689 ; 8.689 ; 8.689 ;
; A[12]       ; SRAM_DQ[4]    ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[12]       ; SRAM_DQ[5]    ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[12]       ; SRAM_DQ[6]    ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; A[12]       ; SRAM_DQ[7]    ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; A[12]       ; SRAM_DQ[8]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[9]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[10]   ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[12]       ; SRAM_DQ[11]   ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[12]       ; SRAM_DQ[12]   ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; A[12]       ; SRAM_DQ[13]   ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[14]   ; 8.772 ; 8.772 ; 8.772 ; 8.772 ;
; A[12]       ; SRAM_DQ[15]   ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[13]       ; D[0]          ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[13]       ; D[1]          ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; A[13]       ; D[2]          ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[13]       ; D[3]          ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; A[13]       ; D[4]          ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; A[13]       ; D[5]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[13]       ; D[6]          ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; A[13]       ; D[7]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[13]       ; SRAM_ADDR[13] ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; A[13]       ; SRAM_ADDR[14] ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; A[13]       ; SRAM_ADDR[15] ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; A[13]       ; SRAM_ADDR[16] ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; A[13]       ; SRAM_ADDR[17] ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[13]       ; SRAM_CE_N     ; 8.044 ;       ;       ; 8.044 ;
; A[13]       ; SRAM_DQ[0]    ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; A[13]       ; SRAM_DQ[1]    ; 7.884 ; 7.884 ; 7.884 ; 7.884 ;
; A[13]       ; SRAM_DQ[2]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[13]       ; SRAM_DQ[3]    ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; A[13]       ; SRAM_DQ[4]    ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[13]       ; SRAM_DQ[5]    ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; A[13]       ; SRAM_DQ[6]    ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[13]       ; SRAM_DQ[7]    ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[13]       ; SRAM_DQ[8]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[9]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[10]   ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[13]       ; SRAM_DQ[11]   ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[13]       ; SRAM_DQ[12]   ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; A[13]       ; SRAM_DQ[13]   ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[14]   ; 7.897 ; 7.897 ; 7.897 ; 7.897 ;
; A[13]       ; SRAM_DQ[15]   ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; A[13]       ; SRAM_LB_N     ; 7.201 ; 7.201 ; 7.201 ; 7.201 ;
; A[13]       ; SRAM_UB_N     ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[14]       ; D[0]          ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; A[14]       ; D[1]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[14]       ; D[2]          ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; A[14]       ; D[3]          ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; A[14]       ; D[4]          ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; A[14]       ; D[5]          ; 7.285 ; 7.285 ; 7.285 ; 7.285 ;
; A[14]       ; D[6]          ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; A[14]       ; D[7]          ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; A[14]       ; SRAM_ADDR[13] ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; SRAM_ADDR[14] ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; A[14]       ; SRAM_ADDR[15] ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[14]       ; SRAM_ADDR[16] ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[14]       ; SRAM_ADDR[17] ; 7.972 ; 7.972 ; 7.972 ; 7.972 ;
; A[14]       ; SRAM_CE_N     ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; A[14]       ; SRAM_DQ[0]    ; 8.180 ; 8.180 ; 8.180 ; 8.180 ;
; A[14]       ; SRAM_DQ[1]    ; 8.190 ; 8.190 ; 8.190 ; 8.190 ;
; A[14]       ; SRAM_DQ[2]    ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[14]       ; SRAM_DQ[3]    ; 8.095 ; 8.095 ; 8.095 ; 8.095 ;
; A[14]       ; SRAM_DQ[4]    ; 7.972 ; 7.972 ; 7.972 ; 7.972 ;
; A[14]       ; SRAM_DQ[5]    ; 8.009 ; 8.009 ; 8.009 ; 8.009 ;
; A[14]       ; SRAM_DQ[6]    ; 7.840 ; 7.840 ; 7.840 ; 7.840 ;
; A[14]       ; SRAM_DQ[7]    ; 7.850 ; 7.850 ; 7.850 ; 7.850 ;
; A[14]       ; SRAM_DQ[8]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[9]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[10]   ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[14]       ; SRAM_DQ[11]   ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[14]       ; SRAM_DQ[12]   ; 8.022 ; 8.022 ; 8.022 ; 8.022 ;
; A[14]       ; SRAM_DQ[13]   ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[14]   ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; A[14]       ; SRAM_DQ[15]   ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; A[14]       ; SRAM_LB_N     ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; A[14]       ; SRAM_UB_N     ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; A[15]       ; D[0]          ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; A[15]       ; D[1]          ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; A[15]       ; D[2]          ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; A[15]       ; D[3]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[15]       ; D[4]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[15]       ; D[5]          ; 7.317 ; 7.317 ; 7.317 ; 7.317 ;
; A[15]       ; D[6]          ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; D[7]          ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; A[15]       ; SRAM_ADDR[13] ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[15]       ; SRAM_ADDR[14] ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[15]       ; SRAM_ADDR[15] ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; A[15]       ; SRAM_ADDR[16] ; 8.347 ; 8.347 ; 8.347 ; 8.347 ;
; A[15]       ; SRAM_ADDR[17] ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; A[15]       ; SRAM_CE_N     ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; A[15]       ; SRAM_DQ[0]    ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[15]       ; SRAM_DQ[1]    ; 8.254 ; 8.254 ; 8.254 ; 8.254 ;
; A[15]       ; SRAM_DQ[2]    ; 8.149 ; 8.149 ; 8.149 ; 8.149 ;
; A[15]       ; SRAM_DQ[3]    ; 8.159 ; 8.159 ; 8.159 ; 8.159 ;
; A[15]       ; SRAM_DQ[4]    ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; A[15]       ; SRAM_DQ[5]    ; 8.073 ; 8.073 ; 8.073 ; 8.073 ;
; A[15]       ; SRAM_DQ[6]    ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; A[15]       ; SRAM_DQ[7]    ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; A[15]       ; SRAM_DQ[8]    ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[9]    ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[10]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; A[15]       ; SRAM_DQ[11]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; A[15]       ; SRAM_DQ[12]   ; 8.086 ; 8.086 ; 8.086 ; 8.086 ;
; A[15]       ; SRAM_DQ[13]   ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[14]   ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; A[15]       ; SRAM_DQ[15]   ; 8.260 ; 8.260 ; 8.260 ; 8.260 ;
; A[15]       ; SRAM_LB_N     ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; A[15]       ; SRAM_UB_N     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; D[0]        ; SRAM_DQ[0]    ; 5.944 ;       ;       ; 5.944 ;
; D[0]        ; SRAM_DQ[8]    ; 5.934 ;       ;       ; 5.934 ;
; D[1]        ; SRAM_DQ[1]    ; 5.979 ;       ;       ; 5.979 ;
; D[1]        ; SRAM_DQ[9]    ; 5.965 ;       ;       ; 5.965 ;
; D[2]        ; SRAM_DQ[2]    ; 5.715 ;       ;       ; 5.715 ;
; D[2]        ; SRAM_DQ[10]   ; 5.686 ;       ;       ; 5.686 ;
; D[3]        ; SRAM_DQ[3]    ; 6.569 ;       ;       ; 6.569 ;
; D[3]        ; SRAM_DQ[11]   ; 6.527 ;       ;       ; 6.527 ;
; D[4]        ; SRAM_DQ[4]    ; 5.679 ;       ;       ; 5.679 ;
; D[4]        ; SRAM_DQ[12]   ; 5.621 ;       ;       ; 5.621 ;
; D[5]        ; SRAM_DQ[5]    ; 5.587 ;       ;       ; 5.587 ;
; D[5]        ; SRAM_DQ[13]   ; 5.574 ;       ;       ; 5.574 ;
; D[6]        ; SRAM_DQ[6]    ; 5.497 ;       ;       ; 5.497 ;
; D[6]        ; SRAM_DQ[14]   ; 5.502 ;       ;       ; 5.502 ;
; D[7]        ; SRAM_DQ[7]    ; 5.762 ;       ;       ; 5.762 ;
; D[7]        ; SRAM_DQ[15]   ; 5.367 ;       ;       ; 5.367 ;
; IORQ_n      ; BUSDIR_n      ; 5.875 ;       ;       ; 5.875 ;
; IORQ_n      ; LEDG[0]       ;       ; 6.505 ; 6.505 ;       ;
; IORQ_n      ; LEDG[1]       ;       ; 6.592 ; 6.592 ;       ;
; IORQ_n      ; U1OE_n        ; 6.238 ;       ;       ; 6.238 ;
; M1_n        ; BUSDIR_n      ;       ; 6.035 ; 6.035 ;       ;
; M1_n        ; LEDG[0]       ; 6.665 ;       ;       ; 6.665 ;
; M1_n        ; LEDG[1]       ; 6.752 ;       ;       ; 6.752 ;
; M1_n        ; U1OE_n        ;       ; 6.398 ; 6.398 ;       ;
; MREQ_n      ; D[0]          ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; MREQ_n      ; D[1]          ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; MREQ_n      ; D[2]          ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; MREQ_n      ; D[3]          ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; MREQ_n      ; D[4]          ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; MREQ_n      ; D[5]          ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; MREQ_n      ; D[6]          ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; MREQ_n      ; D[7]          ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; RD_n        ; BUSDIR_n      ; 5.671 ;       ;       ; 5.671 ;
; RD_n        ; D[0]          ; 5.826 ; 5.826 ; 5.826 ; 5.826 ;
; RD_n        ; D[1]          ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; RD_n        ; D[2]          ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; RD_n        ; D[3]          ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; RD_n        ; D[4]          ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; RD_n        ; D[5]          ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; RD_n        ; D[6]          ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; RD_n        ; D[7]          ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; RD_n        ; LEDG[1]       ;       ; 6.388 ; 6.388 ;       ;
; RD_n        ; U1OE_n        ; 6.150 ;       ;       ; 6.150 ;
; SLTSL_n     ; D[0]          ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; SLTSL_n     ; D[1]          ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; SLTSL_n     ; D[2]          ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; SLTSL_n     ; D[3]          ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; SLTSL_n     ; D[4]          ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; SLTSL_n     ; D[5]          ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; SLTSL_n     ; D[6]          ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; SLTSL_n     ; D[7]          ; 6.608 ; 6.617 ; 6.617 ; 6.608 ;
; SLTSL_n     ; SRAM_CE_N     ; 7.773 ;       ;       ; 7.773 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.477 ; 8.477 ; 8.477 ; 8.477 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.382 ; 8.382 ; 8.382 ; 8.382 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.392 ; 8.392 ; 8.392 ; 8.392 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; SLTSL_n     ; U1OE_n        ; 6.048 ;       ;       ; 6.048 ;
; SRAM_DQ[0]  ; D[0]          ; 7.582 ;       ;       ; 7.582 ;
; SRAM_DQ[1]  ; D[1]          ; 7.524 ;       ;       ; 7.524 ;
; SRAM_DQ[2]  ; D[2]          ; 7.309 ;       ;       ; 7.309 ;
; SRAM_DQ[3]  ; D[3]          ; 6.855 ;       ;       ; 6.855 ;
; SRAM_DQ[4]  ; D[4]          ; 7.298 ;       ;       ; 7.298 ;
; SRAM_DQ[5]  ; D[5]          ; 7.722 ;       ;       ; 7.722 ;
; SRAM_DQ[6]  ; D[6]          ; 7.188 ;       ;       ; 7.188 ;
; SRAM_DQ[7]  ; D[7]          ; 7.301 ;       ;       ; 7.301 ;
; SRAM_DQ[8]  ; D[0]          ; 7.392 ;       ;       ; 7.392 ;
; SRAM_DQ[9]  ; D[1]          ; 7.337 ;       ;       ; 7.337 ;
; SRAM_DQ[10] ; D[2]          ; 7.347 ;       ;       ; 7.347 ;
; SRAM_DQ[11] ; D[3]          ; 6.819 ;       ;       ; 6.819 ;
; SRAM_DQ[12] ; D[4]          ; 7.400 ;       ;       ; 7.400 ;
; SRAM_DQ[13] ; D[5]          ; 7.746 ;       ;       ; 7.746 ;
; SRAM_DQ[14] ; D[6]          ; 7.307 ;       ;       ; 7.307 ;
; SRAM_DQ[15] ; D[7]          ; 7.555 ;       ;       ; 7.555 ;
; SW[9]       ; D[0]          ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; SW[9]       ; D[1]          ; 4.038 ; 4.038 ; 4.038 ; 4.038 ;
; SW[9]       ; D[2]          ; 4.011 ; 4.011 ; 4.011 ; 4.011 ;
; SW[9]       ; D[3]          ; 4.006 ; 4.006 ; 4.006 ; 4.006 ;
; SW[9]       ; D[4]          ; 4.006 ; 4.006 ; 4.006 ; 4.006 ;
; SW[9]       ; D[5]          ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[9]       ; D[6]          ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[9]       ; D[7]          ; 4.347 ; 4.338 ; 4.338 ; 4.347 ;
; SW[9]       ; SRAM_CE_N     ;       ; 5.525 ; 5.525 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 6.229 ; 6.229 ; 6.229 ; 6.229 ;
; SW[9]       ; SRAM_DQ[1]    ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; SW[9]       ; SRAM_DQ[2]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; SW[9]       ; SRAM_DQ[3]    ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; SW[9]       ; SRAM_DQ[4]    ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; SW[9]       ; SRAM_DQ[5]    ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.889 ; 5.889 ; 5.889 ; 5.889 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; SW[9]       ; SRAM_DQ[8]    ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[9]    ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[10]   ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[9]       ; SRAM_DQ[11]   ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[9]       ; SRAM_DQ[12]   ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; SW[9]       ; SRAM_DQ[13]   ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[14]   ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; SW[9]       ; SRAM_DQ[15]   ; 6.220 ; 6.220 ; 6.220 ; 6.220 ;
; SW[9]       ; U1OE_n        ;       ; 4.165 ; 4.165 ;       ;
; WR_n        ; LEDG[0]       ;       ; 7.357 ; 7.357 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; WR_n        ; SRAM_DQ[1]    ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; WR_n        ; SRAM_DQ[2]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; WR_n        ; SRAM_DQ[3]    ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; WR_n        ; SRAM_DQ[4]    ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; WR_n        ; SRAM_DQ[5]    ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; WR_n        ; SRAM_DQ[6]    ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; WR_n        ; SRAM_DQ[7]    ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; WR_n        ; SRAM_DQ[8]    ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[9]    ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[10]   ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[11]   ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[12]   ; 6.043 ; 6.043 ; 6.043 ; 6.043 ;
; WR_n        ; SRAM_DQ[13]   ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[14]   ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; WR_n        ; SRAM_DQ[15]   ; 6.217 ; 6.217 ; 6.217 ; 6.217 ;
; WR_n        ; SRAM_WE_N     ; 5.567 ;       ;       ; 5.567 ;
; WR_n        ; U1OE_n        ; 7.090 ;       ;       ; 7.090 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[0]       ; 4.598 ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.637 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.630 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.603 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.598 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.598 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.932 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.969 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.939 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 9.542 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 9.882 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 9.892 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 9.787 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 9.797 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 9.674 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 9.711 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 9.542 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 9.552 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 9.802 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 9.802 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 9.792 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 9.792 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 9.724 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 9.802 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 9.905 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 9.898 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 5.487 ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 5.526 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 5.519 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 5.492 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 5.487 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 5.487 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 5.821 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 5.858 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 5.828 ;      ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 6.758 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 7.098 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 7.108 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 7.003 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 7.013 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 6.890 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 6.927 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 6.758 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 6.768 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 6.993 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 6.993 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 6.983 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 6.983 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 6.915 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 6.993 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 7.096 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 7.089 ;      ; Fall       ; A[0]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[0]       ; 4.266 ;      ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.305 ;      ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.298 ;      ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.271 ;      ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.266 ;      ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.266 ;      ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.600 ;      ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.637 ;      ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.607 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 5.537 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.877 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.887 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.782 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.792 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.669 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.706 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.537 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.547 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.772 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.772 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.762 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.762 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.694 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.772 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.875 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.868 ;      ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.266 ;      ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.305 ;      ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.298 ;      ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.271 ;      ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.266 ;      ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.266 ;      ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.600 ;      ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.637 ;      ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.607 ;      ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 5.537 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.877 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.887 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.782 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.792 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.669 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.706 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.537 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.547 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.772 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.772 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.762 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.762 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.694 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.772 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.875 ;      ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.868 ;      ; Fall       ; A[0]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 4.598     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.637     ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.630     ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.603     ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.598     ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.598     ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.932     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.969     ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.939     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 9.542     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 9.882     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 9.892     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 9.787     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 9.797     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 9.674     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 9.711     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 9.542     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 9.552     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 9.802     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 9.802     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 9.792     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 9.792     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 9.724     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 9.802     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 9.905     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 9.898     ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 5.487     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 5.526     ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 5.519     ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 5.492     ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 5.487     ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 5.487     ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 5.821     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 5.858     ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 5.828     ;           ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 6.758     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 7.098     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 7.108     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 7.003     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 7.013     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 6.890     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 6.927     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 6.758     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 6.768     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 6.993     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 6.993     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 6.983     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 6.983     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 6.915     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 6.993     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 7.096     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 7.089     ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[0]       ; 4.266     ;           ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.305     ;           ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.298     ;           ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.271     ;           ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.266     ;           ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.266     ;           ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.600     ;           ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.637     ;           ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.607     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 5.537     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.877     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.887     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.782     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.792     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.669     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.706     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.537     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.547     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.772     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.772     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.762     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.762     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.694     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.772     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.875     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.868     ;           ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 4.266     ;           ; Fall       ; A[0]            ;
;  D[0]        ; A[0]       ; 4.305     ;           ; Fall       ; A[0]            ;
;  D[1]        ; A[0]       ; 4.298     ;           ; Fall       ; A[0]            ;
;  D[2]        ; A[0]       ; 4.271     ;           ; Fall       ; A[0]            ;
;  D[3]        ; A[0]       ; 4.266     ;           ; Fall       ; A[0]            ;
;  D[4]        ; A[0]       ; 4.266     ;           ; Fall       ; A[0]            ;
;  D[5]        ; A[0]       ; 4.600     ;           ; Fall       ; A[0]            ;
;  D[6]        ; A[0]       ; 4.637     ;           ; Fall       ; A[0]            ;
;  D[7]        ; A[0]       ; 4.607     ;           ; Fall       ; A[0]            ;
; SRAM_DQ[*]   ; A[0]       ; 5.537     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.877     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.887     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.782     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.792     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.669     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.706     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.537     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.547     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.772     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.772     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.762     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.762     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.694     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.772     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.875     ;           ; Fall       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.868     ;           ; Fall       ; A[0]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.711  ; -1.629  ; N/A      ; N/A     ; -1.469              ;
;  A[0]            ; -1.711  ; -1.629  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -42.326 ; -39.782 ; 0.0      ; 0.0     ; -90.917             ;
;  A[0]            ; -42.326 ; -39.782 ; N/A      ; N/A     ; -90.917             ;
+------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; A[0]       ; 6.955 ; 6.955 ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.241 ; 0.241 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 6.415 ; 6.415 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 6.120 ; 6.120 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 6.955 ; 6.955 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 4.945 ; 4.945 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 5.321 ; 5.321 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 4.592 ; 4.592 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 5.803 ; 5.803 ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; 5.689 ; 5.689 ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; 5.451 ; 5.451 ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; 5.215 ; 5.215 ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; 5.101 ; 5.101 ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; 4.812 ; 4.812 ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; 4.773 ; 4.773 ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; 4.660 ; 4.660 ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; 4.863 ; 4.863 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.278 ; 1.278 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.377 ; 0.377 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.278 ; 1.278 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.073 ; 0.073 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.832 ; 0.832 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.207 ; 0.207 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.619 ; 0.619 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.467 ; 0.467 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.283 ; 0.283 ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; 4.042 ; 4.042 ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; 0.235 ; 0.235 ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; 0.235 ; 0.235 ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; 3.802 ; 3.802 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.910 ; 4.910 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 2.846 ; 2.846 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.180 ; 3.180 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 2.379 ; 2.379 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.855 ; 3.855 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 2.444 ; 2.444 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.351 ; 3.351 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 2.958 ; 2.958 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.910 ; 4.910 ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; 4.418 ; 4.418 ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; 4.418 ; 4.418 ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; 0.239 ; 0.239 ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; 5.365 ; 5.365 ; Fall       ; A[0]            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 1.629  ; 1.629  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.629  ; 1.629  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -1.663 ; -1.663 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -1.568 ; -1.568 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.947 ; -1.947 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -1.639 ; -1.639 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.770 ; -1.770 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -1.583 ; -1.583 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.412 ; -1.412 ; Rise       ; A[0]            ;
;  A[8]     ; A[0]       ; -1.618 ; -1.618 ; Rise       ; A[0]            ;
;  A[9]     ; A[0]       ; -1.743 ; -1.743 ; Rise       ; A[0]            ;
;  A[10]    ; A[0]       ; -1.699 ; -1.699 ; Rise       ; A[0]            ;
;  A[11]    ; A[0]       ; -1.854 ; -1.854 ; Rise       ; A[0]            ;
;  A[12]    ; A[0]       ; -1.728 ; -1.728 ; Rise       ; A[0]            ;
;  A[13]    ; A[0]       ; -0.827 ; -0.827 ; Rise       ; A[0]            ;
;  A[14]    ; A[0]       ; -1.305 ; -1.305 ; Rise       ; A[0]            ;
;  A[15]    ; A[0]       ; -1.239 ; -1.239 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.515  ; 1.515  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.099  ; 1.099  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.846  ; 0.846  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.515  ; 1.515  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.785  ; 0.785  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.151  ; 1.151  ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.843  ; 0.843  ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.596  ; 0.596  ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 1.020  ; 1.020  ; Rise       ; A[0]            ;
; SLTSL_n   ; A[0]       ; -1.471 ; -1.471 ; Rise       ; A[0]            ;
; SW[*]     ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
;  SW[9]    ; A[0]       ; 0.783  ; 0.783  ; Rise       ; A[0]            ;
; WR_n      ; A[0]       ; -1.476 ; -1.476 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; -0.413 ; -0.413 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.659 ; -0.659 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.628 ; -0.628 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.430 ; -0.430 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.860 ; -0.860 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.413 ; -0.413 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.558 ; -0.558 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.726 ; -0.726 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -1.341 ; -1.341 ; Fall       ; A[0]            ;
; KEY[*]    ; A[0]       ; -1.541 ; -1.541 ; Fall       ; A[0]            ;
;  KEY[0]   ; A[0]       ; -1.541 ; -1.541 ; Fall       ; A[0]            ;
; RD_n      ; A[0]       ; 0.093  ; 0.093  ; Fall       ; A[0]            ;
; WR_n      ; A[0]       ; -1.336 ; -1.336 ; Fall       ; A[0]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 28.478 ; 28.478 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 28.478 ; 28.478 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 28.115 ; 28.115 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 28.031 ; 28.031 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 26.380 ; 26.380 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 27.827 ; 27.827 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 28.400 ; 28.400 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 27.358 ; 27.358 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 27.825 ; 27.825 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 16.865 ; 16.865 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 16.718 ; 16.718 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 16.859 ; 16.859 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 16.469 ; 16.469 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 16.840 ; 16.840 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 16.832 ; 16.832 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 16.834 ; 16.834 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 16.865 ; 16.865 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 15.582 ; 15.582 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 15.582 ; 15.582 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 15.509 ; 15.509 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 14.810 ; 14.810 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 15.532 ; 15.532 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 15.538 ; 15.538 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 15.220 ; 15.220 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 15.123 ; 15.123 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 9.667  ; 9.667  ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 15.198 ; 15.198 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 13.700 ; 13.700 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 13.790 ; 13.790 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 15.017 ; 15.017 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.961 ; 14.961 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 15.198 ; 15.198 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 14.392 ; 14.392 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 14.479 ; 14.479 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.850 ; 14.850 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 22.301 ; 22.301 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 17.418 ; 17.418 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 20.168 ; 20.168 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 21.331 ; 21.331 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 22.301 ; 22.301 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 21.894 ; 21.894 ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 11.631 ; 11.631 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 21.092 ; 21.092 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 21.084 ; 21.084 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.026  ; 9.026  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.798  ; 7.798  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 15.549 ; 15.549 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 14.059 ; 14.059 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 14.628 ; 14.628 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 14.110 ; 14.110 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 13.872 ; 13.872 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 14.583 ; 14.583 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 15.549 ; 15.549 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 15.213 ; 15.213 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 14.446 ; 14.446 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 12.286 ; 12.286 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 11.905 ; 11.905 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 12.246 ; 12.246 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 12.282 ; 12.282 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 12.284 ; 12.284 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 12.278 ; 12.278 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 12.266 ; 12.266 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 12.286 ; 12.286 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 14.100 ; 14.100 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 13.575 ; 13.575 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 14.100 ; 14.100 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 13.829 ; 13.829 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 13.957 ; 13.957 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 13.064 ; 13.064 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 13.578 ; 13.578 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 13.924 ; 13.924 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 12.072 ; 12.072 ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 9.341  ; 9.341  ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 9.667  ; 9.667  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 12.072 ; 12.072 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 10.944 ; 10.944 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.380 ; 11.380 ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 14.453 ; 14.453 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.026  ; 9.026  ; Fall       ; A[0]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.548 ; 3.548 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 4.640 ; 4.640 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.775 ; 4.775 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.946 ; 4.946 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.678 ; 4.678 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.640 ; 4.640 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.880 ; 4.880 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.389 ; 5.389 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.119 ; 5.119 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 4.930 ; 4.930 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.679 ; 6.679 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.745 ; 6.745 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.679 ; 6.679 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.797 ; 6.797 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.810 ; 6.810 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.797 ; 6.797 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.407 ; 6.407 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.690 ; 6.690 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.633 ; 6.633 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.407 ; 6.407 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.645 ; 6.645 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.654 ; 6.654 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.548 ; 6.548 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.529 ; 6.529 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.179 ; 4.179 ; Rise       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179 ; 4.179 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265 ; 4.265 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.191 ; 6.191 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.191 ; 6.191 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 6.233 ; 6.233 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.674 ; 6.674 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.649 ; 6.649 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 6.473 ; 6.473 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 6.491 ; 6.491 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.767 ; 6.767 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.938 ; 5.938 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938 ; 5.938 ; Rise       ; A[0]            ;
;  SRAM_ADDR[13] ; A[0]       ; 7.106 ; 7.106 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.712 ; 7.712 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 7.900 ; 7.900 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 8.423 ; 8.423 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 8.114 ; 8.114 ; Rise       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 5.173 ; 5.173 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 7.732 ; 7.732 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 7.722 ; 7.722 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.912 ; 3.912 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.548 ; 3.548 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 4.412 ; 4.412 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.593 ; 4.593 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.713 ; 4.713 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.485 ; 4.485 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.412 ; 4.412 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.880 ; 4.880 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.157 ; 5.157 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.119 ; 5.119 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 4.695 ; 4.695 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.544 ; 5.544 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.544 ; 5.544 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.671 ; 5.671 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.710 ; 5.710 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.703 ; 5.703 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.694 ; 5.694 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.705 ; 5.705 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 5.857 ; 5.857 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 5.995 ; 5.995 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.268 ; 6.268 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.249 ; 6.249 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.098 ; 6.098 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 5.857 ; 5.857 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.007 ; 6.007 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.140 ; 6.140 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.179 ; 4.179 ; Fall       ; A[0]            ;
;  LEDG[0]       ; A[0]       ; 4.179 ; 4.179 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 4.265 ; 4.265 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 5.909 ; 5.909 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 4.918 ; 4.918 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.938 ; 5.938 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.938 ; 5.938 ; Fall       ; A[0]            ;
; SRAM_CE_N      ; A[0]       ; 5.173 ; 5.173 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.912 ; 3.912 ; Fall       ; A[0]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n      ;        ; 13.102 ; 13.102 ;        ;
; A[1]        ; D[0]          ; 16.379 ; 16.856 ; 16.856 ; 16.379 ;
; A[1]        ; D[1]          ; 16.948 ; 16.644 ; 16.644 ; 16.948 ;
; A[1]        ; D[2]          ; 16.430 ; 16.175 ; 16.175 ; 16.430 ;
; A[1]        ; D[3]          ; 16.192 ; 16.019 ; 16.019 ; 16.192 ;
; A[1]        ; D[4]          ; 16.903 ; 16.597 ; 16.597 ; 16.903 ;
; A[1]        ; D[5]          ; 17.869 ; 17.567 ; 17.567 ; 17.869 ;
; A[1]        ; D[6]          ; 17.533 ; 17.167 ; 17.167 ; 17.533 ;
; A[1]        ; D[7]          ; 16.788 ; 16.788 ; 16.788 ; 16.788 ;
; A[1]        ; LEDG[0]       ; 14.642 ;        ;        ; 14.642 ;
; A[1]        ; LEDG[1]       ; 14.971 ;        ;        ; 14.971 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.107 ;        ;        ; 11.107 ;
; A[1]        ; SRAM_CE_N     ; 16.773 ;        ;        ; 16.773 ;
; A[1]        ; SRAM_DQ[0]    ; 18.723 ; 18.723 ; 18.723 ; 18.723 ;
; A[1]        ; SRAM_DQ[1]    ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[1]        ; SRAM_DQ[2]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[3]    ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[1]        ; SRAM_DQ[4]    ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[1]        ; SRAM_DQ[5]    ; 18.230 ; 18.230 ; 18.230 ; 18.230 ;
; A[1]        ; SRAM_DQ[6]    ; 17.850 ; 17.850 ; 17.850 ; 17.850 ;
; A[1]        ; SRAM_DQ[7]    ; 17.860 ; 17.860 ; 17.860 ; 17.860 ;
; A[1]        ; SRAM_DQ[8]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[9]    ; 18.459 ; 18.459 ; 18.459 ; 18.459 ;
; A[1]        ; SRAM_DQ[10]   ; 18.445 ; 18.445 ; 18.445 ; 18.445 ;
; A[1]        ; SRAM_DQ[11]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[1]        ; SRAM_DQ[12]   ; 18.217 ; 18.217 ; 18.217 ; 18.217 ;
; A[1]        ; SRAM_DQ[13]   ; 18.455 ; 18.455 ; 18.455 ; 18.455 ;
; A[1]        ; SRAM_DQ[14]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[1]        ; SRAM_DQ[15]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[1]        ; U1OE_n        ;        ; 14.330 ; 14.330 ;        ;
; A[2]        ; BUSDIR_n      ;        ; 12.822 ; 12.822 ;        ;
; A[2]        ; D[0]          ; 16.099 ; 16.576 ; 16.576 ; 16.099 ;
; A[2]        ; D[1]          ; 16.668 ; 16.364 ; 16.364 ; 16.668 ;
; A[2]        ; D[2]          ; 16.150 ; 15.895 ; 15.895 ; 16.150 ;
; A[2]        ; D[3]          ; 15.912 ; 15.739 ; 15.739 ; 15.912 ;
; A[2]        ; D[4]          ; 16.623 ; 16.317 ; 16.317 ; 16.623 ;
; A[2]        ; D[5]          ; 17.589 ; 17.287 ; 17.287 ; 17.589 ;
; A[2]        ; D[6]          ; 17.253 ; 16.887 ; 16.887 ; 17.253 ;
; A[2]        ; D[7]          ; 16.508 ; 16.508 ; 16.508 ; 16.508 ;
; A[2]        ; LEDG[0]       ; 14.362 ;        ;        ; 14.362 ;
; A[2]        ; LEDG[1]       ; 14.691 ;        ;        ; 14.691 ;
; A[2]        ; SRAM_ADDR[2]  ; 10.828 ;        ;        ; 10.828 ;
; A[2]        ; SRAM_CE_N     ; 16.493 ;        ;        ; 16.493 ;
; A[2]        ; SRAM_DQ[0]    ; 18.443 ; 18.443 ; 18.443 ; 18.443 ;
; A[2]        ; SRAM_DQ[1]    ; 18.453 ; 18.453 ; 18.453 ; 18.453 ;
; A[2]        ; SRAM_DQ[2]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[3]    ; 18.189 ; 18.189 ; 18.189 ; 18.189 ;
; A[2]        ; SRAM_DQ[4]    ; 17.888 ; 17.888 ; 17.888 ; 17.888 ;
; A[2]        ; SRAM_DQ[5]    ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; A[2]        ; SRAM_DQ[6]    ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; A[2]        ; SRAM_DQ[7]    ; 17.580 ; 17.580 ; 17.580 ; 17.580 ;
; A[2]        ; SRAM_DQ[8]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[9]    ; 18.179 ; 18.179 ; 18.179 ; 18.179 ;
; A[2]        ; SRAM_DQ[10]   ; 18.165 ; 18.165 ; 18.165 ; 18.165 ;
; A[2]        ; SRAM_DQ[11]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[2]        ; SRAM_DQ[12]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[2]        ; SRAM_DQ[13]   ; 18.175 ; 18.175 ; 18.175 ; 18.175 ;
; A[2]        ; SRAM_DQ[14]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[2]        ; SRAM_DQ[15]   ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[2]        ; U1OE_n        ;        ; 14.050 ; 14.050 ;        ;
; A[3]        ; BUSDIR_n      ;        ; 13.602 ; 13.602 ;        ;
; A[3]        ; D[0]          ; 16.879 ; 17.356 ; 17.356 ; 16.879 ;
; A[3]        ; D[1]          ; 17.448 ; 17.144 ; 17.144 ; 17.448 ;
; A[3]        ; D[2]          ; 16.930 ; 16.675 ; 16.675 ; 16.930 ;
; A[3]        ; D[3]          ; 16.692 ; 16.519 ; 16.519 ; 16.692 ;
; A[3]        ; D[4]          ; 17.403 ; 17.097 ; 17.097 ; 17.403 ;
; A[3]        ; D[5]          ; 18.369 ; 18.067 ; 18.067 ; 18.369 ;
; A[3]        ; D[6]          ; 18.033 ; 17.667 ; 17.667 ; 18.033 ;
; A[3]        ; D[7]          ; 17.288 ; 17.288 ; 17.288 ; 17.288 ;
; A[3]        ; LEDG[0]       ; 15.142 ;        ;        ; 15.142 ;
; A[3]        ; LEDG[1]       ; 15.471 ;        ;        ; 15.471 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.917 ;        ;        ; 10.917 ;
; A[3]        ; SRAM_CE_N     ; 17.273 ;        ;        ; 17.273 ;
; A[3]        ; SRAM_DQ[0]    ; 19.223 ; 19.223 ; 19.223 ; 19.223 ;
; A[3]        ; SRAM_DQ[1]    ; 19.233 ; 19.233 ; 19.233 ; 19.233 ;
; A[3]        ; SRAM_DQ[2]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[3]    ; 18.969 ; 18.969 ; 18.969 ; 18.969 ;
; A[3]        ; SRAM_DQ[4]    ; 18.668 ; 18.668 ; 18.668 ; 18.668 ;
; A[3]        ; SRAM_DQ[5]    ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[3]        ; SRAM_DQ[6]    ; 18.350 ; 18.350 ; 18.350 ; 18.350 ;
; A[3]        ; SRAM_DQ[7]    ; 18.360 ; 18.360 ; 18.360 ; 18.360 ;
; A[3]        ; SRAM_DQ[8]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[9]    ; 18.959 ; 18.959 ; 18.959 ; 18.959 ;
; A[3]        ; SRAM_DQ[10]   ; 18.945 ; 18.945 ; 18.945 ; 18.945 ;
; A[3]        ; SRAM_DQ[11]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[3]        ; SRAM_DQ[12]   ; 18.717 ; 18.717 ; 18.717 ; 18.717 ;
; A[3]        ; SRAM_DQ[13]   ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; A[3]        ; SRAM_DQ[14]   ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[3]        ; SRAM_DQ[15]   ; 19.229 ; 19.229 ; 19.229 ; 19.229 ;
; A[3]        ; U1OE_n        ;        ; 14.830 ; 14.830 ;        ;
; A[4]        ; BUSDIR_n      ; 12.502 ;        ;        ; 12.502 ;
; A[4]        ; D[0]          ; 16.209 ; 16.686 ; 16.686 ; 16.209 ;
; A[4]        ; D[1]          ; 16.778 ; 16.474 ; 16.474 ; 16.778 ;
; A[4]        ; D[2]          ; 16.260 ; 16.005 ; 16.005 ; 16.260 ;
; A[4]        ; D[3]          ; 16.022 ; 15.849 ; 15.849 ; 16.022 ;
; A[4]        ; D[4]          ; 16.733 ; 16.427 ; 16.427 ; 16.733 ;
; A[4]        ; D[5]          ; 17.699 ; 17.397 ; 17.397 ; 17.699 ;
; A[4]        ; D[6]          ; 17.363 ; 16.997 ; 16.997 ; 17.363 ;
; A[4]        ; D[7]          ; 16.618 ; 16.618 ; 16.618 ; 16.618 ;
; A[4]        ; LEDG[0]       ;        ; 14.045 ; 14.045 ;        ;
; A[4]        ; LEDG[1]       ;        ; 14.371 ; 14.371 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.785 ;        ;        ; 10.785 ;
; A[4]        ; SRAM_CE_N     ; 16.603 ;        ;        ; 16.603 ;
; A[4]        ; SRAM_DQ[0]    ; 18.553 ; 18.553 ; 18.553 ; 18.553 ;
; A[4]        ; SRAM_DQ[1]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[4]        ; SRAM_DQ[2]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[3]    ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[4]        ; SRAM_DQ[4]    ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; A[4]        ; SRAM_DQ[5]    ; 18.060 ; 18.060 ; 18.060 ; 18.060 ;
; A[4]        ; SRAM_DQ[6]    ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[4]        ; SRAM_DQ[7]    ; 17.690 ; 17.690 ; 17.690 ; 17.690 ;
; A[4]        ; SRAM_DQ[8]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[9]    ; 18.289 ; 18.289 ; 18.289 ; 18.289 ;
; A[4]        ; SRAM_DQ[10]   ; 18.275 ; 18.275 ; 18.275 ; 18.275 ;
; A[4]        ; SRAM_DQ[11]   ; 18.279 ; 18.279 ; 18.279 ; 18.279 ;
; A[4]        ; SRAM_DQ[12]   ; 18.047 ; 18.047 ; 18.047 ; 18.047 ;
; A[4]        ; SRAM_DQ[13]   ; 18.285 ; 18.285 ; 18.285 ; 18.285 ;
; A[4]        ; SRAM_DQ[14]   ; 18.566 ; 18.566 ; 18.566 ; 18.566 ;
; A[4]        ; SRAM_DQ[15]   ; 18.559 ; 18.559 ; 18.559 ; 18.559 ;
; A[4]        ; U1OE_n        ; 13.730 ;        ;        ; 13.730 ;
; A[5]        ; BUSDIR_n      ; 12.878 ;        ;        ; 12.878 ;
; A[5]        ; D[0]          ; 16.530 ; 17.007 ; 17.007 ; 16.530 ;
; A[5]        ; D[1]          ; 17.099 ; 16.795 ; 16.795 ; 17.099 ;
; A[5]        ; D[2]          ; 16.581 ; 16.326 ; 16.326 ; 16.581 ;
; A[5]        ; D[3]          ; 16.343 ; 16.170 ; 16.170 ; 16.343 ;
; A[5]        ; D[4]          ; 17.054 ; 16.748 ; 16.748 ; 17.054 ;
; A[5]        ; D[5]          ; 18.020 ; 17.718 ; 17.718 ; 18.020 ;
; A[5]        ; D[6]          ; 17.684 ; 17.318 ; 17.318 ; 17.684 ;
; A[5]        ; D[7]          ; 16.939 ; 16.939 ; 16.939 ; 16.939 ;
; A[5]        ; LEDG[0]       ;        ; 14.421 ; 14.421 ;        ;
; A[5]        ; LEDG[1]       ;        ; 14.747 ; 14.747 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.924 ;        ;        ; 16.924 ;
; A[5]        ; SRAM_DQ[0]    ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; A[5]        ; SRAM_DQ[1]    ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[5]        ; SRAM_DQ[2]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[3]    ; 18.620 ; 18.620 ; 18.620 ; 18.620 ;
; A[5]        ; SRAM_DQ[4]    ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; A[5]        ; SRAM_DQ[5]    ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; A[5]        ; SRAM_DQ[6]    ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; A[5]        ; SRAM_DQ[7]    ; 18.011 ; 18.011 ; 18.011 ; 18.011 ;
; A[5]        ; SRAM_DQ[8]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[9]    ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[5]        ; SRAM_DQ[10]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[5]        ; SRAM_DQ[11]   ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[5]        ; SRAM_DQ[12]   ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[5]        ; SRAM_DQ[13]   ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; A[5]        ; SRAM_DQ[14]   ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; A[5]        ; SRAM_DQ[15]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[5]        ; U1OE_n        ; 14.106 ;        ;        ; 14.106 ;
; A[6]        ; BUSDIR_n      ; 12.149 ;        ;        ; 12.149 ;
; A[6]        ; D[0]          ; 16.194 ; 16.671 ; 16.671 ; 16.194 ;
; A[6]        ; D[1]          ; 16.763 ; 16.459 ; 16.459 ; 16.763 ;
; A[6]        ; D[2]          ; 16.245 ; 15.990 ; 15.990 ; 16.245 ;
; A[6]        ; D[3]          ; 16.007 ; 15.834 ; 15.834 ; 16.007 ;
; A[6]        ; D[4]          ; 16.718 ; 16.412 ; 16.412 ; 16.718 ;
; A[6]        ; D[5]          ; 17.684 ; 17.382 ; 17.382 ; 17.684 ;
; A[6]        ; D[6]          ; 17.348 ; 16.982 ; 16.982 ; 17.348 ;
; A[6]        ; D[7]          ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; A[6]        ; LEDG[0]       ;        ; 13.692 ; 13.692 ;        ;
; A[6]        ; LEDG[1]       ;        ; 14.018 ; 14.018 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.765 ;        ;        ; 10.765 ;
; A[6]        ; SRAM_CE_N     ; 16.588 ;        ;        ; 16.588 ;
; A[6]        ; SRAM_DQ[0]    ; 18.538 ; 18.538 ; 18.538 ; 18.538 ;
; A[6]        ; SRAM_DQ[1]    ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[6]        ; SRAM_DQ[2]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[3]    ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[6]        ; SRAM_DQ[4]    ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[6]        ; SRAM_DQ[5]    ; 18.045 ; 18.045 ; 18.045 ; 18.045 ;
; A[6]        ; SRAM_DQ[6]    ; 17.665 ; 17.665 ; 17.665 ; 17.665 ;
; A[6]        ; SRAM_DQ[7]    ; 17.675 ; 17.675 ; 17.675 ; 17.675 ;
; A[6]        ; SRAM_DQ[8]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[9]    ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; SRAM_DQ[10]   ; 18.260 ; 18.260 ; 18.260 ; 18.260 ;
; A[6]        ; SRAM_DQ[11]   ; 18.264 ; 18.264 ; 18.264 ; 18.264 ;
; A[6]        ; SRAM_DQ[12]   ; 18.032 ; 18.032 ; 18.032 ; 18.032 ;
; A[6]        ; SRAM_DQ[13]   ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[6]        ; SRAM_DQ[14]   ; 18.551 ; 18.551 ; 18.551 ; 18.551 ;
; A[6]        ; SRAM_DQ[15]   ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[6]        ; U1OE_n        ; 13.377 ;        ;        ; 13.377 ;
; A[7]        ; BUSDIR_n      ;        ; 12.453 ; 12.453 ;        ;
; A[7]        ; D[0]          ; 15.730 ; 16.207 ; 16.207 ; 15.730 ;
; A[7]        ; D[1]          ; 16.299 ; 15.995 ; 15.995 ; 16.299 ;
; A[7]        ; D[2]          ; 15.781 ; 15.526 ; 15.526 ; 15.781 ;
; A[7]        ; D[3]          ; 15.543 ; 15.370 ; 15.370 ; 15.543 ;
; A[7]        ; D[4]          ; 16.254 ; 15.948 ; 15.948 ; 16.254 ;
; A[7]        ; D[5]          ; 17.220 ; 16.918 ; 16.918 ; 17.220 ;
; A[7]        ; D[6]          ; 16.884 ; 16.518 ; 16.518 ; 16.884 ;
; A[7]        ; D[7]          ; 16.139 ; 16.139 ; 16.139 ; 16.139 ;
; A[7]        ; LEDG[0]       ; 13.993 ;        ;        ; 13.993 ;
; A[7]        ; LEDG[1]       ; 14.322 ;        ;        ; 14.322 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.824 ;        ;        ; 10.824 ;
; A[7]        ; SRAM_CE_N     ; 16.124 ;        ;        ; 16.124 ;
; A[7]        ; SRAM_DQ[0]    ; 18.074 ; 18.074 ; 18.074 ; 18.074 ;
; A[7]        ; SRAM_DQ[1]    ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; A[7]        ; SRAM_DQ[2]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[3]    ; 17.820 ; 17.820 ; 17.820 ; 17.820 ;
; A[7]        ; SRAM_DQ[4]    ; 17.519 ; 17.519 ; 17.519 ; 17.519 ;
; A[7]        ; SRAM_DQ[5]    ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; A[7]        ; SRAM_DQ[6]    ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[7]        ; SRAM_DQ[7]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[7]        ; SRAM_DQ[8]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[9]    ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; A[7]        ; SRAM_DQ[10]   ; 17.796 ; 17.796 ; 17.796 ; 17.796 ;
; A[7]        ; SRAM_DQ[11]   ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; A[7]        ; SRAM_DQ[12]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[7]        ; SRAM_DQ[13]   ; 17.806 ; 17.806 ; 17.806 ; 17.806 ;
; A[7]        ; SRAM_DQ[14]   ; 18.087 ; 18.087 ; 18.087 ; 18.087 ;
; A[7]        ; SRAM_DQ[15]   ; 18.080 ; 18.080 ; 18.080 ; 18.080 ;
; A[7]        ; U1OE_n        ;        ; 13.681 ; 13.681 ;        ;
; A[8]        ; D[0]          ; 16.278 ; 16.755 ; 16.755 ; 16.278 ;
; A[8]        ; D[1]          ; 16.847 ; 16.543 ; 16.543 ; 16.847 ;
; A[8]        ; D[2]          ; 16.329 ; 16.074 ; 16.074 ; 16.329 ;
; A[8]        ; D[3]          ; 16.091 ; 15.918 ; 15.918 ; 16.091 ;
; A[8]        ; D[4]          ; 16.802 ; 16.496 ; 16.496 ; 16.802 ;
; A[8]        ; D[5]          ; 17.768 ; 17.466 ; 17.466 ; 17.768 ;
; A[8]        ; D[6]          ; 17.432 ; 17.066 ; 17.066 ; 17.432 ;
; A[8]        ; D[7]          ; 16.687 ; 16.687 ; 16.687 ; 16.687 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.834 ;        ;        ; 10.834 ;
; A[8]        ; SRAM_CE_N     ; 16.672 ;        ;        ; 16.672 ;
; A[8]        ; SRAM_DQ[0]    ; 18.622 ; 18.622 ; 18.622 ; 18.622 ;
; A[8]        ; SRAM_DQ[1]    ; 18.632 ; 18.632 ; 18.632 ; 18.632 ;
; A[8]        ; SRAM_DQ[2]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[3]    ; 18.368 ; 18.368 ; 18.368 ; 18.368 ;
; A[8]        ; SRAM_DQ[4]    ; 18.067 ; 18.067 ; 18.067 ; 18.067 ;
; A[8]        ; SRAM_DQ[5]    ; 18.129 ; 18.129 ; 18.129 ; 18.129 ;
; A[8]        ; SRAM_DQ[6]    ; 17.749 ; 17.749 ; 17.749 ; 17.749 ;
; A[8]        ; SRAM_DQ[7]    ; 17.759 ; 17.759 ; 17.759 ; 17.759 ;
; A[8]        ; SRAM_DQ[8]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[9]    ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[8]        ; SRAM_DQ[10]   ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[11]   ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[8]        ; SRAM_DQ[12]   ; 18.116 ; 18.116 ; 18.116 ; 18.116 ;
; A[8]        ; SRAM_DQ[13]   ; 18.354 ; 18.354 ; 18.354 ; 18.354 ;
; A[8]        ; SRAM_DQ[14]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[8]        ; SRAM_DQ[15]   ; 18.628 ; 18.628 ; 18.628 ; 18.628 ;
; A[9]        ; D[0]          ; 16.710 ; 17.187 ; 17.187 ; 16.710 ;
; A[9]        ; D[1]          ; 17.279 ; 16.975 ; 16.975 ; 17.279 ;
; A[9]        ; D[2]          ; 16.761 ; 16.506 ; 16.506 ; 16.761 ;
; A[9]        ; D[3]          ; 16.523 ; 16.350 ; 16.350 ; 16.523 ;
; A[9]        ; D[4]          ; 17.234 ; 16.928 ; 16.928 ; 17.234 ;
; A[9]        ; D[5]          ; 18.200 ; 17.898 ; 17.898 ; 18.200 ;
; A[9]        ; D[6]          ; 17.864 ; 17.498 ; 17.498 ; 17.864 ;
; A[9]        ; D[7]          ; 17.119 ; 17.119 ; 17.119 ; 17.119 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.545 ;        ;        ; 10.545 ;
; A[9]        ; SRAM_CE_N     ; 17.104 ;        ;        ; 17.104 ;
; A[9]        ; SRAM_DQ[0]    ; 19.054 ; 19.054 ; 19.054 ; 19.054 ;
; A[9]        ; SRAM_DQ[1]    ; 19.064 ; 19.064 ; 19.064 ; 19.064 ;
; A[9]        ; SRAM_DQ[2]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[3]    ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[9]        ; SRAM_DQ[4]    ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; A[9]        ; SRAM_DQ[5]    ; 18.561 ; 18.561 ; 18.561 ; 18.561 ;
; A[9]        ; SRAM_DQ[6]    ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; A[9]        ; SRAM_DQ[7]    ; 18.191 ; 18.191 ; 18.191 ; 18.191 ;
; A[9]        ; SRAM_DQ[8]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[9]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[9]        ; SRAM_DQ[10]   ; 18.776 ; 18.776 ; 18.776 ; 18.776 ;
; A[9]        ; SRAM_DQ[11]   ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[9]        ; SRAM_DQ[12]   ; 18.548 ; 18.548 ; 18.548 ; 18.548 ;
; A[9]        ; SRAM_DQ[13]   ; 18.786 ; 18.786 ; 18.786 ; 18.786 ;
; A[9]        ; SRAM_DQ[14]   ; 19.067 ; 19.067 ; 19.067 ; 19.067 ;
; A[9]        ; SRAM_DQ[15]   ; 19.060 ; 19.060 ; 19.060 ; 19.060 ;
; A[10]       ; D[0]          ; 16.497 ; 16.974 ; 16.974 ; 16.497 ;
; A[10]       ; D[1]          ; 17.066 ; 16.762 ; 16.762 ; 17.066 ;
; A[10]       ; D[2]          ; 16.548 ; 16.293 ; 16.293 ; 16.548 ;
; A[10]       ; D[3]          ; 16.310 ; 16.137 ; 16.137 ; 16.310 ;
; A[10]       ; D[4]          ; 17.021 ; 16.715 ; 16.715 ; 17.021 ;
; A[10]       ; D[5]          ; 17.987 ; 17.685 ; 17.685 ; 17.987 ;
; A[10]       ; D[6]          ; 17.651 ; 17.285 ; 17.285 ; 17.651 ;
; A[10]       ; D[7]          ; 16.906 ; 16.906 ; 16.906 ; 16.906 ;
; A[10]       ; SRAM_ADDR[10] ; 10.805 ;        ;        ; 10.805 ;
; A[10]       ; SRAM_CE_N     ; 16.891 ;        ;        ; 16.891 ;
; A[10]       ; SRAM_DQ[0]    ; 18.841 ; 18.841 ; 18.841 ; 18.841 ;
; A[10]       ; SRAM_DQ[1]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[10]       ; SRAM_DQ[2]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[3]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[10]       ; SRAM_DQ[4]    ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; A[10]       ; SRAM_DQ[5]    ; 18.348 ; 18.348 ; 18.348 ; 18.348 ;
; A[10]       ; SRAM_DQ[6]    ; 17.968 ; 17.968 ; 17.968 ; 17.968 ;
; A[10]       ; SRAM_DQ[7]    ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[10]       ; SRAM_DQ[8]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[9]    ; 18.577 ; 18.577 ; 18.577 ; 18.577 ;
; A[10]       ; SRAM_DQ[10]   ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[11]   ; 18.567 ; 18.567 ; 18.567 ; 18.567 ;
; A[10]       ; SRAM_DQ[12]   ; 18.335 ; 18.335 ; 18.335 ; 18.335 ;
; A[10]       ; SRAM_DQ[13]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[10]       ; SRAM_DQ[14]   ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[10]       ; SRAM_DQ[15]   ; 18.847 ; 18.847 ; 18.847 ; 18.847 ;
; A[11]       ; D[0]          ; 16.850 ; 17.327 ; 17.327 ; 16.850 ;
; A[11]       ; D[1]          ; 17.419 ; 17.115 ; 17.115 ; 17.419 ;
; A[11]       ; D[2]          ; 16.901 ; 16.646 ; 16.646 ; 16.901 ;
; A[11]       ; D[3]          ; 16.663 ; 16.490 ; 16.490 ; 16.663 ;
; A[11]       ; D[4]          ; 17.374 ; 17.068 ; 17.068 ; 17.374 ;
; A[11]       ; D[5]          ; 18.340 ; 18.038 ; 18.038 ; 18.340 ;
; A[11]       ; D[6]          ; 18.004 ; 17.638 ; 17.638 ; 18.004 ;
; A[11]       ; D[7]          ; 17.259 ; 17.259 ; 17.259 ; 17.259 ;
; A[11]       ; SRAM_ADDR[11] ; 10.859 ;        ;        ; 10.859 ;
; A[11]       ; SRAM_CE_N     ; 17.244 ;        ;        ; 17.244 ;
; A[11]       ; SRAM_DQ[0]    ; 19.194 ; 19.194 ; 19.194 ; 19.194 ;
; A[11]       ; SRAM_DQ[1]    ; 19.204 ; 19.204 ; 19.204 ; 19.204 ;
; A[11]       ; SRAM_DQ[2]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[3]    ; 18.940 ; 18.940 ; 18.940 ; 18.940 ;
; A[11]       ; SRAM_DQ[4]    ; 18.639 ; 18.639 ; 18.639 ; 18.639 ;
; A[11]       ; SRAM_DQ[5]    ; 18.701 ; 18.701 ; 18.701 ; 18.701 ;
; A[11]       ; SRAM_DQ[6]    ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[11]       ; SRAM_DQ[7]    ; 18.331 ; 18.331 ; 18.331 ; 18.331 ;
; A[11]       ; SRAM_DQ[8]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[9]    ; 18.930 ; 18.930 ; 18.930 ; 18.930 ;
; A[11]       ; SRAM_DQ[10]   ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[11]       ; SRAM_DQ[11]   ; 18.920 ; 18.920 ; 18.920 ; 18.920 ;
; A[11]       ; SRAM_DQ[12]   ; 18.688 ; 18.688 ; 18.688 ; 18.688 ;
; A[11]       ; SRAM_DQ[13]   ; 18.926 ; 18.926 ; 18.926 ; 18.926 ;
; A[11]       ; SRAM_DQ[14]   ; 19.207 ; 19.207 ; 19.207 ; 19.207 ;
; A[11]       ; SRAM_DQ[15]   ; 19.200 ; 19.200 ; 19.200 ; 19.200 ;
; A[12]       ; D[0]          ; 16.660 ; 17.137 ; 17.137 ; 16.660 ;
; A[12]       ; D[1]          ; 17.229 ; 16.925 ; 16.925 ; 17.229 ;
; A[12]       ; D[2]          ; 16.711 ; 16.456 ; 16.456 ; 16.711 ;
; A[12]       ; D[3]          ; 16.473 ; 16.300 ; 16.300 ; 16.473 ;
; A[12]       ; D[4]          ; 17.184 ; 16.878 ; 16.878 ; 17.184 ;
; A[12]       ; D[5]          ; 18.150 ; 17.848 ; 17.848 ; 18.150 ;
; A[12]       ; D[6]          ; 17.814 ; 17.448 ; 17.448 ; 17.814 ;
; A[12]       ; D[7]          ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[12]       ; SRAM_ADDR[12] ; 10.921 ;        ;        ; 10.921 ;
; A[12]       ; SRAM_CE_N     ; 17.054 ;        ;        ; 17.054 ;
; A[12]       ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[12]       ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[12]       ; SRAM_DQ[2]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[3]    ; 18.750 ; 18.750 ; 18.750 ; 18.750 ;
; A[12]       ; SRAM_DQ[4]    ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; A[12]       ; SRAM_DQ[5]    ; 18.511 ; 18.511 ; 18.511 ; 18.511 ;
; A[12]       ; SRAM_DQ[6]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[12]       ; SRAM_DQ[7]    ; 18.141 ; 18.141 ; 18.141 ; 18.141 ;
; A[12]       ; SRAM_DQ[8]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[9]    ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; A[12]       ; SRAM_DQ[10]   ; 18.726 ; 18.726 ; 18.726 ; 18.726 ;
; A[12]       ; SRAM_DQ[11]   ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; A[12]       ; SRAM_DQ[12]   ; 18.498 ; 18.498 ; 18.498 ; 18.498 ;
; A[12]       ; SRAM_DQ[13]   ; 18.736 ; 18.736 ; 18.736 ; 18.736 ;
; A[12]       ; SRAM_DQ[14]   ; 19.017 ; 19.017 ; 19.017 ; 19.017 ;
; A[12]       ; SRAM_DQ[15]   ; 19.010 ; 19.010 ; 19.010 ; 19.010 ;
; A[13]       ; D[0]          ; 26.017 ; 26.017 ; 26.017 ; 26.017 ;
; A[13]       ; D[1]          ; 25.654 ; 25.654 ; 25.654 ; 25.654 ;
; A[13]       ; D[2]          ; 25.570 ; 25.570 ; 25.570 ; 25.570 ;
; A[13]       ; D[3]          ; 23.919 ; 23.919 ; 23.919 ; 23.919 ;
; A[13]       ; D[4]          ; 25.366 ; 25.366 ; 25.366 ; 25.366 ;
; A[13]       ; D[5]          ; 25.939 ; 25.939 ; 25.939 ; 25.939 ;
; A[13]       ; D[6]          ; 24.897 ; 24.897 ; 24.897 ; 24.897 ;
; A[13]       ; D[7]          ; 25.364 ; 25.364 ; 25.364 ; 25.364 ;
; A[13]       ; SRAM_ADDR[13] ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; A[13]       ; SRAM_ADDR[14] ; 17.724 ; 17.724 ; 17.724 ; 17.724 ;
; A[13]       ; SRAM_ADDR[15] ; 18.870 ; 18.870 ; 18.870 ; 18.870 ;
; A[13]       ; SRAM_ADDR[16] ; 19.622 ; 19.622 ; 19.622 ; 19.622 ;
; A[13]       ; SRAM_ADDR[17] ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[13]       ; SRAM_CE_N     ; 17.015 ;        ;        ; 17.015 ;
; A[13]       ; SRAM_DQ[0]    ; 20.562 ; 20.562 ; 20.562 ; 20.562 ;
; A[13]       ; SRAM_DQ[1]    ; 20.572 ; 20.572 ; 20.572 ; 20.572 ;
; A[13]       ; SRAM_DQ[2]    ; 20.298 ; 20.298 ; 20.298 ; 20.298 ;
; A[13]       ; SRAM_DQ[3]    ; 20.308 ; 20.308 ; 20.308 ; 20.308 ;
; A[13]       ; SRAM_DQ[4]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[13]       ; SRAM_DQ[5]    ; 20.069 ; 20.069 ; 20.069 ; 20.069 ;
; A[13]       ; SRAM_DQ[6]    ; 19.689 ; 19.689 ; 19.689 ; 19.689 ;
; A[13]       ; SRAM_DQ[7]    ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; A[13]       ; SRAM_DQ[8]    ; 20.296 ; 20.296 ; 20.296 ; 20.296 ;
; A[13]       ; SRAM_DQ[9]    ; 20.296 ; 20.296 ; 20.296 ; 20.296 ;
; A[13]       ; SRAM_DQ[10]   ; 20.282 ; 20.282 ; 20.282 ; 20.282 ;
; A[13]       ; SRAM_DQ[11]   ; 20.286 ; 20.286 ; 20.286 ; 20.286 ;
; A[13]       ; SRAM_DQ[12]   ; 20.054 ; 20.054 ; 20.054 ; 20.054 ;
; A[13]       ; SRAM_DQ[13]   ; 20.292 ; 20.292 ; 20.292 ; 20.292 ;
; A[13]       ; SRAM_DQ[14]   ; 20.573 ; 20.573 ; 20.573 ; 20.573 ;
; A[13]       ; SRAM_DQ[15]   ; 20.566 ; 20.566 ; 20.566 ; 20.566 ;
; A[13]       ; SRAM_LB_N     ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[13]       ; SRAM_UB_N     ; 18.623 ; 18.623 ; 18.623 ; 18.623 ;
; A[14]       ; D[0]          ; 26.990 ; 26.990 ; 26.990 ; 26.990 ;
; A[14]       ; D[1]          ; 26.627 ; 26.627 ; 26.627 ; 26.627 ;
; A[14]       ; D[2]          ; 26.543 ; 26.543 ; 26.543 ; 26.543 ;
; A[14]       ; D[3]          ; 24.892 ; 24.892 ; 24.892 ; 24.892 ;
; A[14]       ; D[4]          ; 26.339 ; 26.339 ; 26.339 ; 26.339 ;
; A[14]       ; D[5]          ; 26.912 ; 26.912 ; 26.912 ; 26.912 ;
; A[14]       ; D[6]          ; 25.870 ; 25.870 ; 25.870 ; 25.870 ;
; A[14]       ; D[7]          ; 26.337 ; 26.337 ; 26.337 ; 26.337 ;
; A[14]       ; SRAM_ADDR[13] ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; A[14]       ; SRAM_ADDR[14] ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; A[14]       ; SRAM_ADDR[15] ; 19.592 ; 19.592 ; 19.592 ; 19.592 ;
; A[14]       ; SRAM_ADDR[16] ; 20.595 ; 20.595 ; 20.595 ; 20.595 ;
; A[14]       ; SRAM_ADDR[17] ; 20.406 ; 20.406 ; 20.406 ; 20.406 ;
; A[14]       ; SRAM_CE_N     ; 16.902 ; 16.902 ; 16.902 ; 16.902 ;
; A[14]       ; SRAM_DQ[0]    ; 21.535 ; 21.535 ; 21.535 ; 21.535 ;
; A[14]       ; SRAM_DQ[1]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[14]       ; SRAM_DQ[2]    ; 21.271 ; 21.271 ; 21.271 ; 21.271 ;
; A[14]       ; SRAM_DQ[3]    ; 21.281 ; 21.281 ; 21.281 ; 21.281 ;
; A[14]       ; SRAM_DQ[4]    ; 20.980 ; 20.980 ; 20.980 ; 20.980 ;
; A[14]       ; SRAM_DQ[5]    ; 21.042 ; 21.042 ; 21.042 ; 21.042 ;
; A[14]       ; SRAM_DQ[6]    ; 20.662 ; 20.662 ; 20.662 ; 20.662 ;
; A[14]       ; SRAM_DQ[7]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[14]       ; SRAM_DQ[8]    ; 21.269 ; 21.269 ; 21.269 ; 21.269 ;
; A[14]       ; SRAM_DQ[9]    ; 21.269 ; 21.269 ; 21.269 ; 21.269 ;
; A[14]       ; SRAM_DQ[10]   ; 21.255 ; 21.255 ; 21.255 ; 21.255 ;
; A[14]       ; SRAM_DQ[11]   ; 21.259 ; 21.259 ; 21.259 ; 21.259 ;
; A[14]       ; SRAM_DQ[12]   ; 21.027 ; 21.027 ; 21.027 ; 21.027 ;
; A[14]       ; SRAM_DQ[13]   ; 21.265 ; 21.265 ; 21.265 ; 21.265 ;
; A[14]       ; SRAM_DQ[14]   ; 21.546 ; 21.546 ; 21.546 ; 21.546 ;
; A[14]       ; SRAM_DQ[15]   ; 21.539 ; 21.539 ; 21.539 ; 21.539 ;
; A[14]       ; SRAM_LB_N     ; 19.604 ; 19.604 ; 19.604 ; 19.604 ;
; A[14]       ; SRAM_UB_N     ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; A[15]       ; D[0]          ; 27.052 ; 27.052 ; 27.052 ; 27.052 ;
; A[15]       ; D[1]          ; 26.689 ; 26.689 ; 26.689 ; 26.689 ;
; A[15]       ; D[2]          ; 26.605 ; 26.605 ; 26.605 ; 26.605 ;
; A[15]       ; D[3]          ; 24.954 ; 24.954 ; 24.954 ; 24.954 ;
; A[15]       ; D[4]          ; 26.401 ; 26.401 ; 26.401 ; 26.401 ;
; A[15]       ; D[5]          ; 26.974 ; 26.974 ; 26.974 ; 26.974 ;
; A[15]       ; D[6]          ; 25.932 ; 25.932 ; 25.932 ; 25.932 ;
; A[15]       ; D[7]          ; 26.399 ; 26.399 ; 26.399 ; 26.399 ;
; A[15]       ; SRAM_ADDR[13] ; 15.538 ; 15.538 ; 15.538 ; 15.538 ;
; A[15]       ; SRAM_ADDR[14] ; 17.715 ; 17.715 ; 17.715 ; 17.715 ;
; A[15]       ; SRAM_ADDR[15] ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[15]       ; SRAM_ADDR[16] ; 20.305 ; 20.305 ; 20.305 ; 20.305 ;
; A[15]       ; SRAM_ADDR[17] ; 20.468 ; 20.468 ; 20.468 ; 20.468 ;
; A[15]       ; SRAM_CE_N     ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; A[15]       ; SRAM_DQ[0]    ; 21.597 ; 21.597 ; 21.597 ; 21.597 ;
; A[15]       ; SRAM_DQ[1]    ; 21.607 ; 21.607 ; 21.607 ; 21.607 ;
; A[15]       ; SRAM_DQ[2]    ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; A[15]       ; SRAM_DQ[3]    ; 21.343 ; 21.343 ; 21.343 ; 21.343 ;
; A[15]       ; SRAM_DQ[4]    ; 21.042 ; 21.042 ; 21.042 ; 21.042 ;
; A[15]       ; SRAM_DQ[5]    ; 21.104 ; 21.104 ; 21.104 ; 21.104 ;
; A[15]       ; SRAM_DQ[6]    ; 20.724 ; 20.724 ; 20.724 ; 20.724 ;
; A[15]       ; SRAM_DQ[7]    ; 20.734 ; 20.734 ; 20.734 ; 20.734 ;
; A[15]       ; SRAM_DQ[8]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[15]       ; SRAM_DQ[9]    ; 21.331 ; 21.331 ; 21.331 ; 21.331 ;
; A[15]       ; SRAM_DQ[10]   ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[15]       ; SRAM_DQ[11]   ; 21.321 ; 21.321 ; 21.321 ; 21.321 ;
; A[15]       ; SRAM_DQ[12]   ; 21.089 ; 21.089 ; 21.089 ; 21.089 ;
; A[15]       ; SRAM_DQ[13]   ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; A[15]       ; SRAM_DQ[14]   ; 21.608 ; 21.608 ; 21.608 ; 21.608 ;
; A[15]       ; SRAM_DQ[15]   ; 21.601 ; 21.601 ; 21.601 ; 21.601 ;
; A[15]       ; SRAM_LB_N     ; 19.666 ; 19.666 ; 19.666 ; 19.666 ;
; A[15]       ; SRAM_UB_N     ; 19.658 ; 19.658 ; 19.658 ; 19.658 ;
; D[0]        ; SRAM_DQ[0]    ; 11.393 ;        ;        ; 11.393 ;
; D[0]        ; SRAM_DQ[8]    ; 11.388 ;        ;        ; 11.388 ;
; D[1]        ; SRAM_DQ[1]    ; 11.472 ;        ;        ; 11.472 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 10.893 ;        ;        ; 10.893 ;
; D[2]        ; SRAM_DQ[10]   ; 10.866 ;        ;        ; 10.866 ;
; D[3]        ; SRAM_DQ[3]    ; 13.350 ;        ;        ; 13.350 ;
; D[3]        ; SRAM_DQ[11]   ; 13.310 ;        ;        ; 13.310 ;
; D[4]        ; SRAM_DQ[4]    ; 10.841 ;        ;        ; 10.841 ;
; D[4]        ; SRAM_DQ[12]   ; 10.625 ;        ;        ; 10.625 ;
; D[5]        ; SRAM_DQ[5]    ; 10.567 ;        ;        ; 10.567 ;
; D[5]        ; SRAM_DQ[13]   ; 10.552 ;        ;        ; 10.552 ;
; D[6]        ; SRAM_DQ[6]    ; 10.447 ;        ;        ; 10.447 ;
; D[6]        ; SRAM_DQ[14]   ; 10.452 ;        ;        ; 10.452 ;
; D[7]        ; SRAM_DQ[7]    ; 11.012 ;        ;        ; 11.012 ;
; D[7]        ; SRAM_DQ[15]   ; 10.131 ;        ;        ; 10.131 ;
; IORQ_n      ; BUSDIR_n      ; 11.886 ;        ;        ; 11.886 ;
; IORQ_n      ; LEDG[0]       ;        ; 13.429 ; 13.429 ;        ;
; IORQ_n      ; LEDG[1]       ;        ; 13.755 ; 13.755 ;        ;
; IORQ_n      ; U1OE_n        ; 13.114 ;        ;        ; 13.114 ;
; M1_n        ; BUSDIR_n      ;        ; 12.332 ; 12.332 ;        ;
; M1_n        ; LEDG[0]       ; 13.875 ;        ;        ; 13.875 ;
; M1_n        ; LEDG[1]       ; 14.201 ;        ;        ; 14.201 ;
; M1_n        ; U1OE_n        ;        ; 13.560 ; 13.560 ;        ;
; MREQ_n      ; D[0]          ; 12.997 ; 11.735 ; 11.735 ; 12.997 ;
; MREQ_n      ; D[1]          ; 13.566 ; 11.732 ; 11.732 ; 13.566 ;
; MREQ_n      ; D[2]          ; 13.048 ; 11.701 ; 11.701 ; 13.048 ;
; MREQ_n      ; D[3]          ; 12.810 ; 11.695 ; 11.695 ; 12.810 ;
; MREQ_n      ; D[4]          ; 13.521 ; 11.695 ; 11.695 ; 13.521 ;
; MREQ_n      ; D[5]          ; 14.487 ; 12.455 ; 12.455 ; 14.487 ;
; MREQ_n      ; D[6]          ; 14.151 ; 12.507 ; 12.507 ; 14.151 ;
; MREQ_n      ; D[7]          ; 13.384 ; 12.464 ; 12.464 ; 13.384 ;
; RD_n        ; BUSDIR_n      ; 11.249 ;        ;        ; 11.249 ;
; RD_n        ; D[0]          ; 13.461 ; 12.664 ; 12.664 ; 13.461 ;
; RD_n        ; D[1]          ; 13.719 ; 12.661 ; 12.661 ; 13.719 ;
; RD_n        ; D[2]          ; 13.201 ; 12.630 ; 12.630 ; 13.201 ;
; RD_n        ; D[3]          ; 12.963 ; 12.624 ; 12.624 ; 12.963 ;
; RD_n        ; D[4]          ; 13.674 ; 12.624 ; 12.624 ; 13.674 ;
; RD_n        ; D[5]          ; 14.640 ; 13.384 ; 13.384 ; 14.640 ;
; RD_n        ; D[6]          ; 14.304 ; 13.436 ; 13.436 ; 14.304 ;
; RD_n        ; D[7]          ; 13.537 ; 13.393 ; 13.393 ; 13.537 ;
; RD_n        ; LEDG[1]       ;        ; 13.118 ; 13.118 ;        ;
; RD_n        ; U1OE_n        ; 12.477 ;        ;        ; 12.477 ;
; SLTSL_n     ; D[0]          ; 15.890 ; 14.685 ; 14.685 ; 15.890 ;
; SLTSL_n     ; D[1]          ; 16.459 ; 14.682 ; 14.682 ; 16.459 ;
; SLTSL_n     ; D[2]          ; 15.941 ; 14.651 ; 14.651 ; 15.941 ;
; SLTSL_n     ; D[3]          ; 15.703 ; 14.645 ; 14.645 ; 15.703 ;
; SLTSL_n     ; D[4]          ; 16.414 ; 14.645 ; 14.645 ; 16.414 ;
; SLTSL_n     ; D[5]          ; 17.380 ; 15.405 ; 15.405 ; 17.380 ;
; SLTSL_n     ; D[6]          ; 17.044 ; 15.457 ; 15.457 ; 17.044 ;
; SLTSL_n     ; D[7]          ; 16.277 ; 15.414 ; 15.414 ; 16.277 ;
; SLTSL_n     ; SRAM_CE_N     ; 16.284 ;        ;        ; 16.284 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 18.234 ; 18.234 ; 18.234 ; 18.234 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 17.980 ; 17.980 ; 17.980 ; 17.980 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 17.741 ; 17.741 ; 17.741 ; 17.741 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 17.728 ; 17.728 ; 17.728 ; 17.728 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 17.966 ; 17.966 ; 17.966 ; 17.966 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 18.247 ; 18.247 ; 18.247 ; 18.247 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 18.240 ; 18.240 ; 18.240 ; 18.240 ;
; SLTSL_n     ; U1OE_n        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[0]  ; D[0]          ; 16.325 ;        ;        ; 16.325 ;
; SRAM_DQ[1]  ; D[1]          ; 15.968 ;        ;        ; 15.968 ;
; SRAM_DQ[2]  ; D[2]          ; 15.415 ;        ;        ; 15.415 ;
; SRAM_DQ[3]  ; D[3]          ; 14.310 ;        ;        ; 14.310 ;
; SRAM_DQ[4]  ; D[4]          ; 15.497 ;        ;        ; 15.497 ;
; SRAM_DQ[5]  ; D[5]          ; 16.251 ;        ;        ; 16.251 ;
; SRAM_DQ[6]  ; D[6]          ; 15.129 ;        ;        ; 15.129 ;
; SRAM_DQ[7]  ; D[7]          ; 15.405 ;        ;        ; 15.405 ;
; SRAM_DQ[8]  ; D[0]          ; 15.841 ;        ;        ; 15.841 ;
; SRAM_DQ[9]  ; D[1]          ; 15.455 ;        ;        ; 15.455 ;
; SRAM_DQ[10] ; D[2]          ; 15.584 ;        ;        ; 15.584 ;
; SRAM_DQ[11] ; D[3]          ; 14.290 ;        ;        ; 14.290 ;
; SRAM_DQ[12] ; D[4]          ; 15.750 ;        ;        ; 15.750 ;
; SRAM_DQ[13] ; D[5]          ; 16.333 ;        ;        ; 16.333 ;
; SRAM_DQ[14] ; D[6]          ; 15.407 ;        ;        ; 15.407 ;
; SRAM_DQ[15] ; D[7]          ; 15.999 ;        ;        ; 15.999 ;
; SW[9]       ; D[0]          ; 10.878 ; 12.083 ; 12.083 ; 10.878 ;
; SW[9]       ; D[1]          ; 10.875 ; 12.652 ; 12.652 ; 10.875 ;
; SW[9]       ; D[2]          ; 10.844 ; 12.134 ; 12.134 ; 10.844 ;
; SW[9]       ; D[3]          ; 10.838 ; 11.896 ; 11.896 ; 10.838 ;
; SW[9]       ; D[4]          ; 10.838 ; 12.607 ; 12.607 ; 10.838 ;
; SW[9]       ; D[5]          ; 11.598 ; 13.573 ; 13.573 ; 11.598 ;
; SW[9]       ; D[6]          ; 11.650 ; 13.237 ; 13.237 ; 11.650 ;
; SW[9]       ; D[7]          ; 11.607 ; 12.470 ; 12.470 ; 11.607 ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.477 ; 12.477 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 14.427 ; 14.427 ; 14.427 ; 14.427 ;
; SW[9]       ; SRAM_DQ[1]    ; 14.437 ; 14.437 ; 14.437 ; 14.437 ;
; SW[9]       ; SRAM_DQ[2]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[3]    ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; SW[9]       ; SRAM_DQ[4]    ; 13.872 ; 13.872 ; 13.872 ; 13.872 ;
; SW[9]       ; SRAM_DQ[5]    ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; SW[9]       ; SRAM_DQ[6]    ; 13.554 ; 13.554 ; 13.554 ; 13.554 ;
; SW[9]       ; SRAM_DQ[7]    ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; SW[9]       ; SRAM_DQ[8]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[9]    ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SW[9]       ; SRAM_DQ[10]   ; 14.149 ; 14.149 ; 14.149 ; 14.149 ;
; SW[9]       ; SRAM_DQ[11]   ; 14.153 ; 14.153 ; 14.153 ; 14.153 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; SW[9]       ; SRAM_DQ[13]   ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; SW[9]       ; SRAM_DQ[14]   ; 14.440 ; 14.440 ; 14.440 ; 14.440 ;
; SW[9]       ; SRAM_DQ[15]   ; 14.433 ; 14.433 ; 14.433 ; 14.433 ;
; SW[9]       ; U1OE_n        ;        ; 9.187  ; 9.187  ;        ;
; WR_n        ; LEDG[0]       ;        ; 15.114 ; 15.114 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.412 ; 12.412 ; 12.412 ; 12.412 ;
; WR_n        ; SRAM_DQ[1]    ; 12.422 ; 12.422 ; 12.422 ; 12.422 ;
; WR_n        ; SRAM_DQ[2]    ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; WR_n        ; SRAM_DQ[3]    ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; WR_n        ; SRAM_DQ[4]    ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; WR_n        ; SRAM_DQ[5]    ; 11.919 ; 11.919 ; 11.919 ; 11.919 ;
; WR_n        ; SRAM_DQ[6]    ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; WR_n        ; SRAM_DQ[7]    ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; WR_n        ; SRAM_DQ[8]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[9]    ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; WR_n        ; SRAM_DQ[10]   ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; WR_n        ; SRAM_DQ[11]   ; 12.136 ; 12.136 ; 12.136 ; 12.136 ;
; WR_n        ; SRAM_DQ[12]   ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; WR_n        ; SRAM_DQ[13]   ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; WR_n        ; SRAM_DQ[14]   ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; WR_n        ; SRAM_DQ[15]   ; 12.416 ; 12.416 ; 12.416 ; 12.416 ;
; WR_n        ; SRAM_WE_N     ; 10.590 ;        ;        ; 10.590 ;
; WR_n        ; U1OE_n        ; 14.454 ;        ;        ; 14.454 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n      ;       ; 6.392 ; 6.392 ;       ;
; A[1]        ; D[0]          ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; A[1]        ; D[1]          ; 7.090 ; 7.090 ; 7.090 ; 7.090 ;
; A[1]        ; D[2]          ; 7.063 ; 7.063 ; 7.063 ; 7.063 ;
; A[1]        ; D[3]          ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[1]        ; D[4]          ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; A[1]        ; D[5]          ; 7.392 ; 7.392 ; 7.392 ; 7.392 ;
; A[1]        ; D[6]          ; 7.429 ; 7.429 ; 7.429 ; 7.429 ;
; A[1]        ; D[7]          ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; A[1]        ; LEDG[0]       ; 7.020 ;       ;       ; 7.020 ;
; A[1]        ; LEDG[1]       ; 7.109 ;       ;       ; 7.109 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826 ;       ;       ; 5.826 ;
; A[1]        ; SRAM_CE_N     ; 7.965 ;       ;       ; 7.965 ;
; A[1]        ; SRAM_DQ[0]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[1]        ; SRAM_DQ[1]    ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[1]        ; SRAM_DQ[2]    ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; A[1]        ; SRAM_DQ[3]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[1]        ; SRAM_DQ[4]    ; 8.461 ; 8.461 ; 8.461 ; 8.461 ;
; A[1]        ; SRAM_DQ[5]    ; 8.498 ; 8.498 ; 8.498 ; 8.498 ;
; A[1]        ; SRAM_DQ[6]    ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[1]        ; SRAM_DQ[7]    ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; A[1]        ; SRAM_DQ[8]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[9]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[10]   ; 8.554 ; 8.554 ; 8.554 ; 8.554 ;
; A[1]        ; SRAM_DQ[11]   ; 8.554 ; 8.554 ; 8.554 ; 8.554 ;
; A[1]        ; SRAM_DQ[12]   ; 8.486 ; 8.486 ; 8.486 ; 8.486 ;
; A[1]        ; SRAM_DQ[13]   ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[1]        ; SRAM_DQ[14]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[1]        ; SRAM_DQ[15]   ; 8.660 ; 8.660 ; 8.660 ; 8.660 ;
; A[1]        ; U1OE_n        ;       ; 6.753 ; 6.753 ;       ;
; A[2]        ; BUSDIR_n      ;       ; 6.297 ; 6.297 ;       ;
; A[2]        ; D[0]          ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; A[2]        ; D[1]          ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]        ; D[2]          ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; A[2]        ; D[3]          ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; A[2]        ; D[4]          ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; A[2]        ; D[5]          ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; A[2]        ; D[6]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[2]        ; D[7]          ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[2]        ; LEDG[0]       ; 6.925 ;       ;       ; 6.925 ;
; A[2]        ; LEDG[1]       ; 7.014 ;       ;       ; 7.014 ;
; A[2]        ; SRAM_ADDR[2]  ; 5.692 ;       ;       ; 5.692 ;
; A[2]        ; SRAM_CE_N     ; 7.870 ;       ;       ; 7.870 ;
; A[2]        ; SRAM_DQ[0]    ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; A[2]        ; SRAM_DQ[1]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[2]        ; SRAM_DQ[2]    ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; A[2]        ; SRAM_DQ[3]    ; 8.489 ; 8.489 ; 8.489 ; 8.489 ;
; A[2]        ; SRAM_DQ[4]    ; 8.366 ; 8.366 ; 8.366 ; 8.366 ;
; A[2]        ; SRAM_DQ[5]    ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; A[2]        ; SRAM_DQ[6]    ; 8.234 ; 8.234 ; 8.234 ; 8.234 ;
; A[2]        ; SRAM_DQ[7]    ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[2]        ; SRAM_DQ[8]    ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[9]    ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[10]   ; 8.459 ; 8.459 ; 8.459 ; 8.459 ;
; A[2]        ; SRAM_DQ[11]   ; 8.459 ; 8.459 ; 8.459 ; 8.459 ;
; A[2]        ; SRAM_DQ[12]   ; 8.391 ; 8.391 ; 8.391 ; 8.391 ;
; A[2]        ; SRAM_DQ[13]   ; 8.469 ; 8.469 ; 8.469 ; 8.469 ;
; A[2]        ; SRAM_DQ[14]   ; 8.572 ; 8.572 ; 8.572 ; 8.572 ;
; A[2]        ; SRAM_DQ[15]   ; 8.565 ; 8.565 ; 8.565 ; 8.565 ;
; A[2]        ; U1OE_n        ;       ; 6.658 ; 6.658 ;       ;
; A[3]        ; BUSDIR_n      ;       ; 6.676 ; 6.676 ;       ;
; A[3]        ; D[0]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[3]        ; D[1]          ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[3]        ; D[2]          ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; A[3]        ; D[3]          ; 7.342 ; 7.342 ; 7.342 ; 7.342 ;
; A[3]        ; D[4]          ; 7.342 ; 7.342 ; 7.342 ; 7.342 ;
; A[3]        ; D[5]          ; 7.676 ; 7.676 ; 7.676 ; 7.676 ;
; A[3]        ; D[6]          ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; A[3]        ; D[7]          ; 7.683 ; 7.683 ; 7.683 ; 7.683 ;
; A[3]        ; LEDG[0]       ; 7.304 ;       ;       ; 7.304 ;
; A[3]        ; LEDG[1]       ; 7.393 ;       ;       ; 7.393 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.715 ;       ;       ; 5.715 ;
; A[3]        ; SRAM_CE_N     ; 8.249 ;       ;       ; 8.249 ;
; A[3]        ; SRAM_DQ[0]    ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; A[3]        ; SRAM_DQ[1]    ; 8.963 ; 8.963 ; 8.963 ; 8.963 ;
; A[3]        ; SRAM_DQ[2]    ; 8.858 ; 8.858 ; 8.858 ; 8.858 ;
; A[3]        ; SRAM_DQ[3]    ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[3]        ; SRAM_DQ[4]    ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[3]        ; SRAM_DQ[5]    ; 8.782 ; 8.782 ; 8.782 ; 8.782 ;
; A[3]        ; SRAM_DQ[6]    ; 8.613 ; 8.613 ; 8.613 ; 8.613 ;
; A[3]        ; SRAM_DQ[7]    ; 8.623 ; 8.623 ; 8.623 ; 8.623 ;
; A[3]        ; SRAM_DQ[8]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[9]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[10]   ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
; A[3]        ; SRAM_DQ[11]   ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
; A[3]        ; SRAM_DQ[12]   ; 8.770 ; 8.770 ; 8.770 ; 8.770 ;
; A[3]        ; SRAM_DQ[13]   ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[3]        ; SRAM_DQ[14]   ; 8.951 ; 8.951 ; 8.951 ; 8.951 ;
; A[3]        ; SRAM_DQ[15]   ; 8.944 ; 8.944 ; 8.944 ; 8.944 ;
; A[3]        ; U1OE_n        ;       ; 7.037 ; 7.037 ;       ;
; A[4]        ; BUSDIR_n      ; 6.218 ;       ;       ; 6.218 ;
; A[4]        ; D[0]          ; 7.073 ; 7.073 ; 7.073 ; 7.073 ;
; A[4]        ; D[1]          ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; A[4]        ; D[2]          ; 7.039 ; 7.039 ; 7.039 ; 7.039 ;
; A[4]        ; D[3]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[4]        ; D[4]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[4]        ; D[5]          ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; A[4]        ; D[6]          ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; A[4]        ; D[7]          ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[4]        ; LEDG[0]       ;       ; 6.849 ; 6.849 ;       ;
; A[4]        ; LEDG[1]       ;       ; 6.935 ; 6.935 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.662 ;       ;       ; 5.662 ;
; A[4]        ; SRAM_CE_N     ; 7.941 ;       ;       ; 7.941 ;
; A[4]        ; SRAM_DQ[0]    ; 8.645 ; 8.645 ; 8.645 ; 8.645 ;
; A[4]        ; SRAM_DQ[1]    ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[4]        ; SRAM_DQ[2]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[4]        ; SRAM_DQ[3]    ; 8.560 ; 8.560 ; 8.560 ; 8.560 ;
; A[4]        ; SRAM_DQ[4]    ; 8.437 ; 8.437 ; 8.437 ; 8.437 ;
; A[4]        ; SRAM_DQ[5]    ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[4]        ; SRAM_DQ[6]    ; 8.305 ; 8.305 ; 8.305 ; 8.305 ;
; A[4]        ; SRAM_DQ[7]    ; 8.315 ; 8.315 ; 8.315 ; 8.315 ;
; A[4]        ; SRAM_DQ[8]    ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[9]    ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[10]   ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[4]        ; SRAM_DQ[11]   ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[4]        ; SRAM_DQ[12]   ; 8.462 ; 8.462 ; 8.462 ; 8.462 ;
; A[4]        ; SRAM_DQ[13]   ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[4]        ; SRAM_DQ[14]   ; 8.643 ; 8.643 ; 8.643 ; 8.643 ;
; A[4]        ; SRAM_DQ[15]   ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[4]        ; U1OE_n        ; 6.582 ;       ;       ; 6.582 ;
; A[5]        ; BUSDIR_n      ; 6.376 ;       ;       ; 6.376 ;
; A[5]        ; D[0]          ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; A[5]        ; D[1]          ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[5]        ; D[2]          ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[5]        ; D[3]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[5]        ; D[4]          ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; A[5]        ; D[5]          ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[5]        ; D[6]          ; 7.536 ; 7.536 ; 7.536 ; 7.536 ;
; A[5]        ; D[7]          ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[5]        ; LEDG[0]       ;       ; 7.007 ; 7.007 ;       ;
; A[5]        ; LEDG[1]       ;       ; 7.093 ; 7.093 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330 ;       ;       ; 5.330 ;
; A[5]        ; SRAM_CE_N     ; 8.072 ;       ;       ; 8.072 ;
; A[5]        ; SRAM_DQ[0]    ; 8.776 ; 8.776 ; 8.776 ; 8.776 ;
; A[5]        ; SRAM_DQ[1]    ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; A[5]        ; SRAM_DQ[2]    ; 8.681 ; 8.681 ; 8.681 ; 8.681 ;
; A[5]        ; SRAM_DQ[3]    ; 8.691 ; 8.691 ; 8.691 ; 8.691 ;
; A[5]        ; SRAM_DQ[4]    ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[5]        ; SRAM_DQ[5]    ; 8.605 ; 8.605 ; 8.605 ; 8.605 ;
; A[5]        ; SRAM_DQ[6]    ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; A[5]        ; SRAM_DQ[7]    ; 8.446 ; 8.446 ; 8.446 ; 8.446 ;
; A[5]        ; SRAM_DQ[8]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[9]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[10]   ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[5]        ; SRAM_DQ[11]   ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[5]        ; SRAM_DQ[12]   ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; A[5]        ; SRAM_DQ[13]   ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[14]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[5]        ; SRAM_DQ[15]   ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; A[5]        ; U1OE_n        ; 6.740 ;       ;       ; 6.740 ;
; A[6]        ; BUSDIR_n      ; 6.067 ;       ;       ; 6.067 ;
; A[6]        ; D[0]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; A[6]        ; D[1]          ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; A[6]        ; D[2]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[6]        ; D[3]          ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; A[6]        ; D[4]          ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; A[6]        ; D[5]          ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; A[6]        ; D[6]          ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; A[6]        ; D[7]          ; 7.319 ; 7.319 ; 7.319 ; 7.319 ;
; A[6]        ; LEDG[0]       ;       ; 6.698 ; 6.698 ;       ;
; A[6]        ; LEDG[1]       ;       ; 6.784 ; 6.784 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.664 ;       ;       ; 5.664 ;
; A[6]        ; SRAM_CE_N     ; 7.885 ;       ;       ; 7.885 ;
; A[6]        ; SRAM_DQ[0]    ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
; A[6]        ; SRAM_DQ[1]    ; 8.599 ; 8.599 ; 8.599 ; 8.599 ;
; A[6]        ; SRAM_DQ[2]    ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; A[6]        ; SRAM_DQ[3]    ; 8.504 ; 8.504 ; 8.504 ; 8.504 ;
; A[6]        ; SRAM_DQ[4]    ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; A[6]        ; SRAM_DQ[5]    ; 8.418 ; 8.418 ; 8.418 ; 8.418 ;
; A[6]        ; SRAM_DQ[6]    ; 8.249 ; 8.249 ; 8.249 ; 8.249 ;
; A[6]        ; SRAM_DQ[7]    ; 8.259 ; 8.259 ; 8.259 ; 8.259 ;
; A[6]        ; SRAM_DQ[8]    ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[9]    ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[10]   ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[6]        ; SRAM_DQ[11]   ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[6]        ; SRAM_DQ[12]   ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; A[6]        ; SRAM_DQ[13]   ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; A[6]        ; SRAM_DQ[14]   ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; A[6]        ; SRAM_DQ[15]   ; 8.580 ; 8.580 ; 8.580 ; 8.580 ;
; A[6]        ; U1OE_n        ; 6.431 ;       ;       ; 6.431 ;
; A[7]        ; BUSDIR_n      ;       ; 6.141 ; 6.141 ;       ;
; A[7]        ; D[0]          ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[7]        ; D[1]          ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; A[7]        ; D[2]          ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; A[7]        ; D[3]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[7]        ; D[4]          ; 6.807 ; 6.807 ; 6.807 ; 6.807 ;
; A[7]        ; D[5]          ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; A[7]        ; D[6]          ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; A[7]        ; D[7]          ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; A[7]        ; LEDG[0]       ; 6.769 ;       ;       ; 6.769 ;
; A[7]        ; LEDG[1]       ; 6.858 ;       ;       ; 6.858 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.674 ;       ;       ; 5.674 ;
; A[7]        ; SRAM_CE_N     ; 7.714 ;       ;       ; 7.714 ;
; A[7]        ; SRAM_DQ[0]    ; 8.418 ; 8.418 ; 8.418 ; 8.418 ;
; A[7]        ; SRAM_DQ[1]    ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[7]        ; SRAM_DQ[2]    ; 8.323 ; 8.323 ; 8.323 ; 8.323 ;
; A[7]        ; SRAM_DQ[3]    ; 8.333 ; 8.333 ; 8.333 ; 8.333 ;
; A[7]        ; SRAM_DQ[4]    ; 8.210 ; 8.210 ; 8.210 ; 8.210 ;
; A[7]        ; SRAM_DQ[5]    ; 8.247 ; 8.247 ; 8.247 ; 8.247 ;
; A[7]        ; SRAM_DQ[6]    ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; A[7]        ; SRAM_DQ[7]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[7]        ; SRAM_DQ[8]    ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[9]    ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[10]   ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; A[7]        ; SRAM_DQ[11]   ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; A[7]        ; SRAM_DQ[12]   ; 8.235 ; 8.235 ; 8.235 ; 8.235 ;
; A[7]        ; SRAM_DQ[13]   ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[7]        ; SRAM_DQ[14]   ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[7]        ; SRAM_DQ[15]   ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; A[7]        ; U1OE_n        ;       ; 6.502 ; 6.502 ;       ;
; A[8]        ; D[0]          ; 7.052 ; 7.052 ; 7.052 ; 7.052 ;
; A[8]        ; D[1]          ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; A[8]        ; D[2]          ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; A[8]        ; D[3]          ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; A[8]        ; D[4]          ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; A[8]        ; D[5]          ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; A[8]        ; D[6]          ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[8]        ; D[7]          ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.666 ;       ;       ; 5.666 ;
; A[8]        ; SRAM_CE_N     ; 7.920 ;       ;       ; 7.920 ;
; A[8]        ; SRAM_DQ[0]    ; 8.624 ; 8.624 ; 8.624 ; 8.624 ;
; A[8]        ; SRAM_DQ[1]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[8]        ; SRAM_DQ[2]    ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; A[8]        ; SRAM_DQ[3]    ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[8]        ; SRAM_DQ[4]    ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[8]        ; SRAM_DQ[5]    ; 8.453 ; 8.453 ; 8.453 ; 8.453 ;
; A[8]        ; SRAM_DQ[6]    ; 8.284 ; 8.284 ; 8.284 ; 8.284 ;
; A[8]        ; SRAM_DQ[7]    ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; A[8]        ; SRAM_DQ[8]    ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[9]    ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[10]   ; 8.509 ; 8.509 ; 8.509 ; 8.509 ;
; A[8]        ; SRAM_DQ[11]   ; 8.509 ; 8.509 ; 8.509 ; 8.509 ;
; A[8]        ; SRAM_DQ[12]   ; 8.441 ; 8.441 ; 8.441 ; 8.441 ;
; A[8]        ; SRAM_DQ[13]   ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[8]        ; SRAM_DQ[14]   ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; A[8]        ; SRAM_DQ[15]   ; 8.615 ; 8.615 ; 8.615 ; 8.615 ;
; A[9]        ; D[0]          ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; A[9]        ; D[1]          ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[9]        ; D[2]          ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; A[9]        ; D[3]          ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; A[9]        ; D[4]          ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; A[9]        ; D[5]          ; 7.472 ; 7.472 ; 7.472 ; 7.472 ;
; A[9]        ; D[6]          ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; A[9]        ; D[7]          ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.528 ;       ;       ; 5.528 ;
; A[9]        ; SRAM_CE_N     ; 8.045 ;       ;       ; 8.045 ;
; A[9]        ; SRAM_DQ[0]    ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; A[9]        ; SRAM_DQ[1]    ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; A[9]        ; SRAM_DQ[2]    ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; A[9]        ; SRAM_DQ[3]    ; 8.664 ; 8.664 ; 8.664 ; 8.664 ;
; A[9]        ; SRAM_DQ[4]    ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; A[9]        ; SRAM_DQ[5]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[6]    ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; A[9]        ; SRAM_DQ[7]    ; 8.419 ; 8.419 ; 8.419 ; 8.419 ;
; A[9]        ; SRAM_DQ[8]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[9]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[10]   ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[9]        ; SRAM_DQ[11]   ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[9]        ; SRAM_DQ[12]   ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[9]        ; SRAM_DQ[13]   ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[9]        ; SRAM_DQ[14]   ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[9]        ; SRAM_DQ[15]   ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; A[10]       ; D[0]          ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[10]       ; D[1]          ; 7.126 ; 7.126 ; 7.126 ; 7.126 ;
; A[10]       ; D[2]          ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; A[10]       ; D[3]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[10]       ; D[4]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[10]       ; D[5]          ; 7.428 ; 7.428 ; 7.428 ; 7.428 ;
; A[10]       ; D[6]          ; 7.465 ; 7.465 ; 7.465 ; 7.465 ;
; A[10]       ; D[7]          ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; A[10]       ; SRAM_ADDR[10] ; 5.620 ;       ;       ; 5.620 ;
; A[10]       ; SRAM_CE_N     ; 8.001 ;       ;       ; 8.001 ;
; A[10]       ; SRAM_DQ[0]    ; 8.705 ; 8.705 ; 8.705 ; 8.705 ;
; A[10]       ; SRAM_DQ[1]    ; 8.715 ; 8.715 ; 8.715 ; 8.715 ;
; A[10]       ; SRAM_DQ[2]    ; 8.610 ; 8.610 ; 8.610 ; 8.610 ;
; A[10]       ; SRAM_DQ[3]    ; 8.620 ; 8.620 ; 8.620 ; 8.620 ;
; A[10]       ; SRAM_DQ[4]    ; 8.497 ; 8.497 ; 8.497 ; 8.497 ;
; A[10]       ; SRAM_DQ[5]    ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; A[10]       ; SRAM_DQ[6]    ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; A[10]       ; SRAM_DQ[7]    ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
; A[10]       ; SRAM_DQ[8]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[9]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[10]   ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; A[10]       ; SRAM_DQ[11]   ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; A[10]       ; SRAM_DQ[12]   ; 8.522 ; 8.522 ; 8.522 ; 8.522 ;
; A[10]       ; SRAM_DQ[13]   ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; A[10]       ; SRAM_DQ[14]   ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; A[10]       ; SRAM_DQ[15]   ; 8.696 ; 8.696 ; 8.696 ; 8.696 ;
; A[11]       ; D[0]          ; 7.288 ; 7.288 ; 7.288 ; 7.288 ;
; A[11]       ; D[1]          ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; A[11]       ; D[2]          ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; A[11]       ; D[3]          ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; A[11]       ; D[4]          ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; A[11]       ; D[5]          ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; A[11]       ; D[6]          ; 7.620 ; 7.620 ; 7.620 ; 7.620 ;
; A[11]       ; D[7]          ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; A[11]       ; SRAM_ADDR[11] ; 5.663 ;       ;       ; 5.663 ;
; A[11]       ; SRAM_CE_N     ; 8.156 ;       ;       ; 8.156 ;
; A[11]       ; SRAM_DQ[0]    ; 8.860 ; 8.860 ; 8.860 ; 8.860 ;
; A[11]       ; SRAM_DQ[1]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[11]       ; SRAM_DQ[2]    ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[11]       ; SRAM_DQ[3]    ; 8.775 ; 8.775 ; 8.775 ; 8.775 ;
; A[11]       ; SRAM_DQ[4]    ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[11]       ; SRAM_DQ[5]    ; 8.689 ; 8.689 ; 8.689 ; 8.689 ;
; A[11]       ; SRAM_DQ[6]    ; 8.520 ; 8.520 ; 8.520 ; 8.520 ;
; A[11]       ; SRAM_DQ[7]    ; 8.530 ; 8.530 ; 8.530 ; 8.530 ;
; A[11]       ; SRAM_DQ[8]    ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[9]    ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[10]   ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[11]       ; SRAM_DQ[11]   ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; A[11]       ; SRAM_DQ[12]   ; 8.677 ; 8.677 ; 8.677 ; 8.677 ;
; A[11]       ; SRAM_DQ[13]   ; 8.755 ; 8.755 ; 8.755 ; 8.755 ;
; A[11]       ; SRAM_DQ[14]   ; 8.858 ; 8.858 ; 8.858 ; 8.858 ;
; A[11]       ; SRAM_DQ[15]   ; 8.851 ; 8.851 ; 8.851 ; 8.851 ;
; A[12]       ; D[0]          ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; A[12]       ; D[1]          ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; A[12]       ; D[2]          ; 7.168 ; 7.168 ; 7.168 ; 7.168 ;
; A[12]       ; D[3]          ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; A[12]       ; D[4]          ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; A[12]       ; D[5]          ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; A[12]       ; D[6]          ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[12]       ; D[7]          ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; A[12]       ; SRAM_ADDR[12] ; 5.726 ;       ;       ; 5.726 ;
; A[12]       ; SRAM_CE_N     ; 8.070 ;       ;       ; 8.070 ;
; A[12]       ; SRAM_DQ[0]    ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[12]       ; SRAM_DQ[1]    ; 8.784 ; 8.784 ; 8.784 ; 8.784 ;
; A[12]       ; SRAM_DQ[2]    ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[12]       ; SRAM_DQ[3]    ; 8.689 ; 8.689 ; 8.689 ; 8.689 ;
; A[12]       ; SRAM_DQ[4]    ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[12]       ; SRAM_DQ[5]    ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[12]       ; SRAM_DQ[6]    ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; A[12]       ; SRAM_DQ[7]    ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; A[12]       ; SRAM_DQ[8]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[9]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[10]   ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[12]       ; SRAM_DQ[11]   ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[12]       ; SRAM_DQ[12]   ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; A[12]       ; SRAM_DQ[13]   ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[12]       ; SRAM_DQ[14]   ; 8.772 ; 8.772 ; 8.772 ; 8.772 ;
; A[12]       ; SRAM_DQ[15]   ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[13]       ; D[0]          ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[13]       ; D[1]          ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; A[13]       ; D[2]          ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[13]       ; D[3]          ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; A[13]       ; D[4]          ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; A[13]       ; D[5]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[13]       ; D[6]          ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; A[13]       ; D[7]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[13]       ; SRAM_ADDR[13] ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; A[13]       ; SRAM_ADDR[14] ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; A[13]       ; SRAM_ADDR[15] ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; A[13]       ; SRAM_ADDR[16] ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; A[13]       ; SRAM_ADDR[17] ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[13]       ; SRAM_CE_N     ; 8.044 ;       ;       ; 8.044 ;
; A[13]       ; SRAM_DQ[0]    ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; A[13]       ; SRAM_DQ[1]    ; 7.884 ; 7.884 ; 7.884 ; 7.884 ;
; A[13]       ; SRAM_DQ[2]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[13]       ; SRAM_DQ[3]    ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; A[13]       ; SRAM_DQ[4]    ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[13]       ; SRAM_DQ[5]    ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; A[13]       ; SRAM_DQ[6]    ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[13]       ; SRAM_DQ[7]    ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[13]       ; SRAM_DQ[8]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[9]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[10]   ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[13]       ; SRAM_DQ[11]   ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[13]       ; SRAM_DQ[12]   ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; A[13]       ; SRAM_DQ[13]   ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[13]       ; SRAM_DQ[14]   ; 7.897 ; 7.897 ; 7.897 ; 7.897 ;
; A[13]       ; SRAM_DQ[15]   ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; A[13]       ; SRAM_LB_N     ; 7.201 ; 7.201 ; 7.201 ; 7.201 ;
; A[13]       ; SRAM_UB_N     ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[14]       ; D[0]          ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; A[14]       ; D[1]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[14]       ; D[2]          ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; A[14]       ; D[3]          ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; A[14]       ; D[4]          ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; A[14]       ; D[5]          ; 7.285 ; 7.285 ; 7.285 ; 7.285 ;
; A[14]       ; D[6]          ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; A[14]       ; D[7]          ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; A[14]       ; SRAM_ADDR[13] ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; SRAM_ADDR[14] ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; A[14]       ; SRAM_ADDR[15] ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[14]       ; SRAM_ADDR[16] ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[14]       ; SRAM_ADDR[17] ; 7.972 ; 7.972 ; 7.972 ; 7.972 ;
; A[14]       ; SRAM_CE_N     ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; A[14]       ; SRAM_DQ[0]    ; 8.180 ; 8.180 ; 8.180 ; 8.180 ;
; A[14]       ; SRAM_DQ[1]    ; 8.190 ; 8.190 ; 8.190 ; 8.190 ;
; A[14]       ; SRAM_DQ[2]    ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[14]       ; SRAM_DQ[3]    ; 8.095 ; 8.095 ; 8.095 ; 8.095 ;
; A[14]       ; SRAM_DQ[4]    ; 7.972 ; 7.972 ; 7.972 ; 7.972 ;
; A[14]       ; SRAM_DQ[5]    ; 8.009 ; 8.009 ; 8.009 ; 8.009 ;
; A[14]       ; SRAM_DQ[6]    ; 7.840 ; 7.840 ; 7.840 ; 7.840 ;
; A[14]       ; SRAM_DQ[7]    ; 7.850 ; 7.850 ; 7.850 ; 7.850 ;
; A[14]       ; SRAM_DQ[8]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[9]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[10]   ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[14]       ; SRAM_DQ[11]   ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[14]       ; SRAM_DQ[12]   ; 8.022 ; 8.022 ; 8.022 ; 8.022 ;
; A[14]       ; SRAM_DQ[13]   ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; A[14]       ; SRAM_DQ[14]   ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; A[14]       ; SRAM_DQ[15]   ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; A[14]       ; SRAM_LB_N     ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; A[14]       ; SRAM_UB_N     ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; A[15]       ; D[0]          ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; A[15]       ; D[1]          ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; A[15]       ; D[2]          ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; A[15]       ; D[3]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[15]       ; D[4]          ; 6.983 ; 6.983 ; 6.983 ; 6.983 ;
; A[15]       ; D[5]          ; 7.317 ; 7.317 ; 7.317 ; 7.317 ;
; A[15]       ; D[6]          ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; D[7]          ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; A[15]       ; SRAM_ADDR[13] ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; A[15]       ; SRAM_ADDR[14] ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[15]       ; SRAM_ADDR[15] ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; A[15]       ; SRAM_ADDR[16] ; 8.347 ; 8.347 ; 8.347 ; 8.347 ;
; A[15]       ; SRAM_ADDR[17] ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; A[15]       ; SRAM_CE_N     ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; A[15]       ; SRAM_DQ[0]    ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[15]       ; SRAM_DQ[1]    ; 8.254 ; 8.254 ; 8.254 ; 8.254 ;
; A[15]       ; SRAM_DQ[2]    ; 8.149 ; 8.149 ; 8.149 ; 8.149 ;
; A[15]       ; SRAM_DQ[3]    ; 8.159 ; 8.159 ; 8.159 ; 8.159 ;
; A[15]       ; SRAM_DQ[4]    ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; A[15]       ; SRAM_DQ[5]    ; 8.073 ; 8.073 ; 8.073 ; 8.073 ;
; A[15]       ; SRAM_DQ[6]    ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; A[15]       ; SRAM_DQ[7]    ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; A[15]       ; SRAM_DQ[8]    ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[9]    ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[10]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; A[15]       ; SRAM_DQ[11]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; A[15]       ; SRAM_DQ[12]   ; 8.086 ; 8.086 ; 8.086 ; 8.086 ;
; A[15]       ; SRAM_DQ[13]   ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[15]       ; SRAM_DQ[14]   ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; A[15]       ; SRAM_DQ[15]   ; 8.260 ; 8.260 ; 8.260 ; 8.260 ;
; A[15]       ; SRAM_LB_N     ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; A[15]       ; SRAM_UB_N     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; D[0]        ; SRAM_DQ[0]    ; 5.944 ;       ;       ; 5.944 ;
; D[0]        ; SRAM_DQ[8]    ; 5.934 ;       ;       ; 5.934 ;
; D[1]        ; SRAM_DQ[1]    ; 5.979 ;       ;       ; 5.979 ;
; D[1]        ; SRAM_DQ[9]    ; 5.965 ;       ;       ; 5.965 ;
; D[2]        ; SRAM_DQ[2]    ; 5.715 ;       ;       ; 5.715 ;
; D[2]        ; SRAM_DQ[10]   ; 5.686 ;       ;       ; 5.686 ;
; D[3]        ; SRAM_DQ[3]    ; 6.569 ;       ;       ; 6.569 ;
; D[3]        ; SRAM_DQ[11]   ; 6.527 ;       ;       ; 6.527 ;
; D[4]        ; SRAM_DQ[4]    ; 5.679 ;       ;       ; 5.679 ;
; D[4]        ; SRAM_DQ[12]   ; 5.621 ;       ;       ; 5.621 ;
; D[5]        ; SRAM_DQ[5]    ; 5.587 ;       ;       ; 5.587 ;
; D[5]        ; SRAM_DQ[13]   ; 5.574 ;       ;       ; 5.574 ;
; D[6]        ; SRAM_DQ[6]    ; 5.497 ;       ;       ; 5.497 ;
; D[6]        ; SRAM_DQ[14]   ; 5.502 ;       ;       ; 5.502 ;
; D[7]        ; SRAM_DQ[7]    ; 5.762 ;       ;       ; 5.762 ;
; D[7]        ; SRAM_DQ[15]   ; 5.367 ;       ;       ; 5.367 ;
; IORQ_n      ; BUSDIR_n      ; 5.875 ;       ;       ; 5.875 ;
; IORQ_n      ; LEDG[0]       ;       ; 6.505 ; 6.505 ;       ;
; IORQ_n      ; LEDG[1]       ;       ; 6.592 ; 6.592 ;       ;
; IORQ_n      ; U1OE_n        ; 6.238 ;       ;       ; 6.238 ;
; M1_n        ; BUSDIR_n      ;       ; 6.035 ; 6.035 ;       ;
; M1_n        ; LEDG[0]       ; 6.665 ;       ;       ; 6.665 ;
; M1_n        ; LEDG[1]       ; 6.752 ;       ;       ; 6.752 ;
; M1_n        ; U1OE_n        ;       ; 6.398 ; 6.398 ;       ;
; MREQ_n      ; D[0]          ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; MREQ_n      ; D[1]          ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; MREQ_n      ; D[2]          ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; MREQ_n      ; D[3]          ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; MREQ_n      ; D[4]          ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; MREQ_n      ; D[5]          ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; MREQ_n      ; D[6]          ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; MREQ_n      ; D[7]          ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; RD_n        ; BUSDIR_n      ; 5.671 ;       ;       ; 5.671 ;
; RD_n        ; D[0]          ; 5.826 ; 5.826 ; 5.826 ; 5.826 ;
; RD_n        ; D[1]          ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; RD_n        ; D[2]          ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; RD_n        ; D[3]          ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; RD_n        ; D[4]          ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; RD_n        ; D[5]          ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; RD_n        ; D[6]          ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; RD_n        ; D[7]          ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; RD_n        ; LEDG[1]       ;       ; 6.388 ; 6.388 ;       ;
; RD_n        ; U1OE_n        ; 6.150 ;       ;       ; 6.150 ;
; SLTSL_n     ; D[0]          ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; SLTSL_n     ; D[1]          ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; SLTSL_n     ; D[2]          ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; SLTSL_n     ; D[3]          ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; SLTSL_n     ; D[4]          ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; SLTSL_n     ; D[5]          ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; SLTSL_n     ; D[6]          ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; SLTSL_n     ; D[7]          ; 6.608 ; 6.617 ; 6.617 ; 6.608 ;
; SLTSL_n     ; SRAM_CE_N     ; 7.773 ;       ;       ; 7.773 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 8.477 ; 8.477 ; 8.477 ; 8.477 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 8.382 ; 8.382 ; 8.382 ; 8.382 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 8.392 ; 8.392 ; 8.392 ; 8.392 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; SLTSL_n     ; U1OE_n        ; 6.048 ;       ;       ; 6.048 ;
; SRAM_DQ[0]  ; D[0]          ; 7.582 ;       ;       ; 7.582 ;
; SRAM_DQ[1]  ; D[1]          ; 7.524 ;       ;       ; 7.524 ;
; SRAM_DQ[2]  ; D[2]          ; 7.309 ;       ;       ; 7.309 ;
; SRAM_DQ[3]  ; D[3]          ; 6.855 ;       ;       ; 6.855 ;
; SRAM_DQ[4]  ; D[4]          ; 7.298 ;       ;       ; 7.298 ;
; SRAM_DQ[5]  ; D[5]          ; 7.722 ;       ;       ; 7.722 ;
; SRAM_DQ[6]  ; D[6]          ; 7.188 ;       ;       ; 7.188 ;
; SRAM_DQ[7]  ; D[7]          ; 7.301 ;       ;       ; 7.301 ;
; SRAM_DQ[8]  ; D[0]          ; 7.392 ;       ;       ; 7.392 ;
; SRAM_DQ[9]  ; D[1]          ; 7.337 ;       ;       ; 7.337 ;
; SRAM_DQ[10] ; D[2]          ; 7.347 ;       ;       ; 7.347 ;
; SRAM_DQ[11] ; D[3]          ; 6.819 ;       ;       ; 6.819 ;
; SRAM_DQ[12] ; D[4]          ; 7.400 ;       ;       ; 7.400 ;
; SRAM_DQ[13] ; D[5]          ; 7.746 ;       ;       ; 7.746 ;
; SRAM_DQ[14] ; D[6]          ; 7.307 ;       ;       ; 7.307 ;
; SRAM_DQ[15] ; D[7]          ; 7.555 ;       ;       ; 7.555 ;
; SW[9]       ; D[0]          ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; SW[9]       ; D[1]          ; 4.038 ; 4.038 ; 4.038 ; 4.038 ;
; SW[9]       ; D[2]          ; 4.011 ; 4.011 ; 4.011 ; 4.011 ;
; SW[9]       ; D[3]          ; 4.006 ; 4.006 ; 4.006 ; 4.006 ;
; SW[9]       ; D[4]          ; 4.006 ; 4.006 ; 4.006 ; 4.006 ;
; SW[9]       ; D[5]          ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[9]       ; D[6]          ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[9]       ; D[7]          ; 4.347 ; 4.338 ; 4.338 ; 4.347 ;
; SW[9]       ; SRAM_CE_N     ;       ; 5.525 ; 5.525 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 6.229 ; 6.229 ; 6.229 ; 6.229 ;
; SW[9]       ; SRAM_DQ[1]    ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; SW[9]       ; SRAM_DQ[2]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; SW[9]       ; SRAM_DQ[3]    ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; SW[9]       ; SRAM_DQ[4]    ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; SW[9]       ; SRAM_DQ[5]    ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.889 ; 5.889 ; 5.889 ; 5.889 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; SW[9]       ; SRAM_DQ[8]    ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[9]    ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[10]   ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[9]       ; SRAM_DQ[11]   ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[9]       ; SRAM_DQ[12]   ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; SW[9]       ; SRAM_DQ[13]   ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; SW[9]       ; SRAM_DQ[14]   ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; SW[9]       ; SRAM_DQ[15]   ; 6.220 ; 6.220 ; 6.220 ; 6.220 ;
; SW[9]       ; U1OE_n        ;       ; 4.165 ; 4.165 ;       ;
; WR_n        ; LEDG[0]       ;       ; 7.357 ; 7.357 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; WR_n        ; SRAM_DQ[1]    ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; WR_n        ; SRAM_DQ[2]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; WR_n        ; SRAM_DQ[3]    ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; WR_n        ; SRAM_DQ[4]    ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; WR_n        ; SRAM_DQ[5]    ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; WR_n        ; SRAM_DQ[6]    ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; WR_n        ; SRAM_DQ[7]    ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; WR_n        ; SRAM_DQ[8]    ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[9]    ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[10]   ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[11]   ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[12]   ; 6.043 ; 6.043 ; 6.043 ; 6.043 ;
; WR_n        ; SRAM_DQ[13]   ; 6.121 ; 6.121 ; 6.121 ; 6.121 ;
; WR_n        ; SRAM_DQ[14]   ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; WR_n        ; SRAM_DQ[15]   ; 6.217 ; 6.217 ; 6.217 ; 6.217 ;
; WR_n        ; SRAM_WE_N     ; 5.567 ;       ;       ; 5.567 ;
; WR_n        ; U1OE_n        ; 7.090 ;       ;       ; 7.090 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 52       ; 312      ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 52       ; 312      ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 1161  ; 1161 ;
; Unconstrained Output Ports      ; 88    ; 88   ;
; Unconstrained Output Port Paths ; 1618  ; 1618 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 04 22:30:46 2023
Info: Command: quartus_sta MegaRAM -c MegaRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MegaRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.711       -42.326 A[0] 
Info (332146): Worst-case hold slack is -1.629
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.629       -39.782 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -90.917 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.417        -9.066 A[0] 
Info (332146): Worst-case hold slack is -1.129
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.129       -28.150 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -56.194 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Sat Feb 04 22:30:47 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


