
### 1. 存储器

#### (1). 存储器分类

- RAM (随机访问存储器): 易失存储器
    - DRAM: 需要周期性的刷新 (为电容充电)，常用作内存条等
    - SRAM: 只要保持通电数据数据就可以保持，更快 (慢于寄存器)、功耗更低但造价高，常用作高速缓存、寄存器堆
- ROM (只读存储器): 非易失存储器，由于历史原因，并非所有 ROM 都是只读的
    - 闪存: 基于 EEPROM, 常用作固态硬盘 (SSD)
- (机械) 硬盘: 以盘片为基础，区别于半导体存储器，非易失

#### (2). 存储器层次结构

编写良好的程序倾向于频繁访问某一层次上的存储设备，使得存储系统成本接近于底层设备，访问速度接近于顶层设备，因而存储系统设计为层次结构。

<font class="i_l_b%30" id="memory hierarchy">
<img src="../img/memhier.png" width=500>
</font>

### 2. 缓存原理

#### (1). 局部性

局部性原理：编写良好的程序倾向于使用邻近于最近引用过的数据

- 对程序数据引用的局部性
- 取指令的局部性 (CPU和内存之间)

??? hint "eg: &ensp; 程序数据引用"

    === "&emsp; good &emsp;"

        ```C
        // stride-1 reference pattern
        int sumarrayrows(int a[M][N]) {
            int i, j, sum = 0;
            for (i = 0; i < M; ++i) 
                for (j = 0; j < N; ++j)
                    sum += a[i][j];
            return sum;
        }
        ```

    === "&emsp; bad &emsp;"

        ```C
        // stride-N reference pattern
        int sumarraycols(int a[M][N]) {
            int i, j, sum = 0;
            for (j = 0; j < N; ++j)
                for (i = 0; i < M; ++i)
                    sum += a[i][j];
            return sum;
        }
        ```

#### (2). 存储器层次结构中的缓存

<font class="i_l_b%30_a%10&10" id="basic principle of caching in memory hierarchy">
<img src="../img/cacheinhier.png" width=400>
</font>

k 层的 (更小更快) 的存储设备作为 k+1 层 (更大更慢) 的存储设备的缓存:

- k+1 层的存储器被划分 chunk，每个块都有唯一的地址标识
- 任意时刻，k 层存储器包含 k+1 层块的一个子集副本
- 不同层次之间的传输单元大小可以不同

缓存块被请求时可能 hit / miss，若 cache miss 发生且缓存已满，就需要替换掉一个块 (称为 victim). cache miss 可分为以下几类：

- cold miss:&ensp; 缓存为空，则必定不命中
- conflict miss:&ensp; 以高层缓存为例，放置策略完全由硬件实现，若允许 k+1 层的块随机放在 k 层任意块，则定位起来代价太大。因此，通常由 Hash 限制 k+1 的某些块只能放置在 k 层的某些块中，这种限制会导致冲突不命中
- capacity miss:&ensp; 工作集超过缓存大小

#### (3). 缓存管理

- 寄存器由编译器管理
- L1, L2, L3 由内置在 cpu 中的硬件逻辑管理
- 主存由操作系统 (软件) 和 cpu 的地址翻译硬件 (MMU) 共同管理

#### (4). 通用高速缓存组织结构

<font class="i_l_b%30_a%10&10" id="generic cache memory organization">
<img src="../img/cachememorganize.png" width=540>
</font>

高速缓存结构可用 $(S, E, B, m)$ 描述:

- $m$:&ensp; 下级存储器包含 $M=2^m$ 个地址
- $S$:&ensp; 缓存分为 $S=2^s$ 组 (cache set)
- $E$:&ensp; 每组包含 $E$ 个缓存行
- $B$:&ensp; 每行包含一个 $B=2^b$ byte 的数据块，一个有效位，$t=m-(b+s)$ 个标记位

$\mathrm{Addr}$ 由 标记 ($t$) + 索引 ($s$) + 偏移 ($b$) 组成，缓存的工作流程：

- 组选择:&ensp; 抽取出索引位，确定缓存块所在的组
- 行匹配:&ensp; 遍历组内的所有行，当且仅当某一行设置了有效位，且标记位和 $\mathrm{Addr}$ 的标记匹配，cache hit；若 cache miss，从下层取出存储块，执行放置或替换
- 字选择:&ensp; 从块中提取出目标字节

根据组内行数 $E$ 不同，高速缓存可分为:

- 直接映射 (direct-mapped):&ensp; $E=1$，简单、容易实现，但容易发生冲突
- 组相联 (set associative):&ensp; $1< E < B\cdot S$，当 cache miss 发生且组内缓存块已满，需要选择一些策略执行替换，例如 LFU、LRU
- 全相联 (fully associative):&ensp; $E=B\cdot S$，由于标记搜索和匹配对速度的限制，全相联高速缓存只适合做小的高速缓存，例如 TLB


??? hint "Hash(Addr) 这样设计的好处"

    <font class="i_l_b%70_a%10&10" id="4-bit address space for example direct-mapped cache: (S, E, B, M) = (4, 1, 2, 4)">
    <img src="../img/cacheeg.png" width=400>
    </font>

    - 偏移位放后面:&ensp; 标记位和索引位唯一标识下级存储中的每个块
    - 索引位放中间:&ensp; 如果使用高位，连续的下级存储块映射到相同的缓存组，程序在顺序遍历下级存储时对缓存的利用率低


### 3. 编写高速缓存友好的代码

#### (1). 性能

高速缓存性能衡量指标:

- 不命中率:&ensp; 不命中数量 / 引用数量
- 命中时间:&ensp; 从高速缓存传送一个字到 cpu 的时间，包括组选择、行匹配、字选择的时间
- 不命中处罚:&ensp; L1 的处罚通常是数十个周期，主存的触发通常是 200 个周期

由此，高速缓存性能的折中因素有:

- 高速缓存大小:&ensp; 大缓存可能提高命中率，但会增加命中时间
- 块大小:&ensp; 大块可能提高程序的空间局部性，提高命中率，但也会降低缓存的行数，损害时间局部性更好的程序的命中率，也会增加不命中处罚
- 相联度:&ensp; 相联度大可能增加命中率，但提高成本、降低速度

#### (2). 抖动

以直接映射缓存 $(S, E, B, m) = (2, 1, 16, 8)$ 为例，缓存由两个组组成，每个块 16 字节 (4 x float)

```C
float dotproduct(float x[8], float y[8]) {
    float sum = 0.0;
    int i;
    for (i = 0; i < 8; ++i)
        sum += x[i] * y[i];
    return sum;
}
```

`x[i]` 和 `y[i]` 总是映射到相同的缓存组，缓存反复加载、替换相同的存储块，即称为抖动 (thrash)。如果更改定义为 `float x[12]`，就可以将 `x[i]` 和 `y[i]` 映射到不同的缓存组。