Classic Timing Analyzer report for projetoVerilog
Fri Oct 11 11:19:57 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+------------------------------------------------+----------------+--------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From           ; To                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+----------------+--------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.490 ns                                       ; Opcode[0]      ; AluOutControl~reg0 ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.511 ns                                       ; RegDst[1]~reg0 ; RegDst[1]          ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.993 ns                                      ; reset          ; MemToReg[0]~reg0   ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH   ; RegDst[0]~reg0     ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                ;                    ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+----------------+--------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                        ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From              ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.453 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.453 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 1.435 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.435 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.433 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.433 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 1.260 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.260 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; estado.WAITFETCH   ; clock      ; clock    ; None                        ; None                      ; 0.968 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.968 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.931 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.929 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.925 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.916 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.906 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 0.902 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 0.897 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 0.897 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.AfterADDIU ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.850 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.802 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.795 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.784 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; estado.OPERAR      ; clock      ; clock    ; None                        ; None                      ; 0.774 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 0.774 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 0.691 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; estado.AfterADDIU  ; clock      ; clock    ; None                        ; None                      ; 0.634 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; estado.FETCH       ; clock      ; clock    ; None                        ; None                      ; 0.587 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 0.512 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.AfterADDIU ; estado.WAIT        ; clock      ; clock    ; None                        ; None                      ; 0.506 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; estado.OPERAR      ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; AluSrcB[1]~reg0   ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; RegDst[1]~reg0    ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; MemToReg[0]~reg0  ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAITFETCH  ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.428 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAITFETCH  ; estado.DECODE      ; clock      ; clock    ; None                        ; None                      ; 0.424 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; IRWrite~reg0      ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; AluOp[0]~reg0     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------+
; tsu                                                                           ;
+-------+--------------+------------+-----------+--------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To                 ; To Clock ;
+-------+--------------+------------+-----------+--------------------+----------+
; N/A   ; None         ; 5.490 ns   ; Opcode[0] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 5.490 ns   ; Opcode[0] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 5.482 ns   ; Opcode[0] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 5.482 ns   ; Opcode[0] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 5.020 ns   ; Opcode[2] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 5.020 ns   ; Opcode[2] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 5.012 ns   ; Opcode[2] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 5.012 ns   ; Opcode[2] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.877 ns   ; Opcode[4] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.877 ns   ; Opcode[4] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.869 ns   ; Opcode[4] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.869 ns   ; Opcode[4] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.775 ns   ; Opcode[3] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.775 ns   ; Opcode[3] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.767 ns   ; Opcode[3] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.767 ns   ; Opcode[3] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.676 ns   ; Opcode[0] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 4.554 ns   ; Opcode[5] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.554 ns   ; Opcode[5] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.546 ns   ; Opcode[5] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.546 ns   ; Opcode[5] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.545 ns   ; Opcode[0] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 4.545 ns   ; Opcode[0] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.480 ns   ; Opcode[1] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.480 ns   ; Opcode[1] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.472 ns   ; Opcode[1] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.472 ns   ; Opcode[1] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.330 ns   ; Opcode[0] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 4.324 ns   ; Opcode[0] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 4.322 ns   ; Opcode[0] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 4.206 ns   ; Opcode[2] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 4.199 ns   ; Opcode[0] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 4.075 ns   ; Opcode[2] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 4.075 ns   ; Opcode[2] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.063 ns   ; Opcode[4] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.961 ns   ; Opcode[3] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.932 ns   ; Opcode[4] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.932 ns   ; Opcode[4] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.860 ns   ; Opcode[2] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.854 ns   ; Opcode[2] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.852 ns   ; Opcode[2] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.830 ns   ; Opcode[3] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.830 ns   ; Opcode[3] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.740 ns   ; Opcode[5] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.729 ns   ; Opcode[2] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.717 ns   ; Opcode[4] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.711 ns   ; Opcode[4] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.709 ns   ; Opcode[4] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.666 ns   ; Opcode[1] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.615 ns   ; Opcode[3] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.609 ns   ; Opcode[5] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.609 ns   ; Opcode[5] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.609 ns   ; Opcode[3] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.607 ns   ; Opcode[3] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.586 ns   ; Opcode[4] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.535 ns   ; Opcode[1] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.535 ns   ; Opcode[1] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.484 ns   ; Opcode[3] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.434 ns   ; reset     ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.434 ns   ; reset     ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 3.394 ns   ; Opcode[5] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.388 ns   ; Opcode[5] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.386 ns   ; Opcode[5] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.320 ns   ; Opcode[1] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.314 ns   ; Opcode[1] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.312 ns   ; Opcode[1] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.275 ns   ; reset     ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 3.275 ns   ; reset     ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 3.263 ns   ; Opcode[5] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.189 ns   ; Opcode[1] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 2.886 ns   ; reset     ; estado.WAITFETCH   ; clock    ;
; N/A   ; None         ; 2.622 ns   ; reset     ; estado.DECODE      ; clock    ;
; N/A   ; None         ; 2.622 ns   ; reset     ; estado.FETCH       ; clock    ;
; N/A   ; None         ; 2.496 ns   ; reset     ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 2.453 ns   ; reset     ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 2.453 ns   ; reset     ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 2.453 ns   ; reset     ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 2.453 ns   ; reset     ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 2.443 ns   ; reset     ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 2.429 ns   ; reset     ; estado.WAIT        ; clock    ;
; N/A   ; None         ; 2.232 ns   ; reset     ; MemToReg[0]~reg0   ; clock    ;
+-------+--------------+------------+-----------+--------------------+----------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+--------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To            ; From Clock ;
+-------+--------------+------------+--------------------+---------------+------------+
; N/A   ; None         ; 6.511 ns   ; RegDst[1]~reg0     ; RegDst[1]     ; clock      ;
; N/A   ; None         ; 6.328 ns   ; MemToReg[0]~reg0   ; MemToReg[3]   ; clock      ;
; N/A   ; None         ; 6.328 ns   ; MemToReg[0]~reg0   ; MemToReg[1]   ; clock      ;
; N/A   ; None         ; 6.272 ns   ; MemToReg[0]~reg0   ; RegWrite      ; clock      ;
; N/A   ; None         ; 6.262 ns   ; MemToReg[0]~reg0   ; MemToReg[0]   ; clock      ;
; N/A   ; None         ; 6.260 ns   ; AluOp[0]~reg0      ; AluOp[0]      ; clock      ;
; N/A   ; None         ; 6.180 ns   ; AluOutControl~reg0 ; AluOutControl ; clock      ;
; N/A   ; None         ; 6.123 ns   ; PCSource[0]~reg0   ; AluSrcB[0]    ; clock      ;
; N/A   ; None         ; 6.100 ns   ; PCSource[0]~reg0   ; PCSource[0]   ; clock      ;
; N/A   ; None         ; 6.100 ns   ; PCSource[0]~reg0   ; PCWrite       ; clock      ;
; N/A   ; None         ; 5.900 ns   ; ShiftCtrl[0]~reg0  ; ShiftCtrl[0]  ; clock      ;
; N/A   ; None         ; 5.860 ns   ; ShiftCtrl[0]~reg0  ; WriteRegB     ; clock      ;
; N/A   ; None         ; 5.483 ns   ; AluSrcB[1]~reg0    ; AluSrcB[1]    ; clock      ;
; N/A   ; None         ; 5.483 ns   ; AluSrcB[1]~reg0    ; AluSrcA[1]    ; clock      ;
; N/A   ; None         ; 5.438 ns   ; RegDst[0]~reg0     ; RegDst[0]     ; clock      ;
; N/A   ; None         ; 5.418 ns   ; RegDst[0]~reg0     ; RegDst[2]     ; clock      ;
; N/A   ; None         ; 5.190 ns   ; ShiftCtrl[0]~reg0  ; AluSrcB[2]    ; clock      ;
; N/A   ; None         ; 5.190 ns   ; ShiftCtrl[0]~reg0  ; WriteRegA     ; clock      ;
; N/A   ; None         ; 5.137 ns   ; IRWrite~reg0       ; IRWrite       ; clock      ;
+-------+--------------+------------+--------------------+---------------+------------+


+-------------------------------------------------------------------------------------+
; th                                                                                  ;
+---------------+-------------+-----------+-----------+--------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To                 ; To Clock ;
+---------------+-------------+-----------+-----------+--------------------+----------+
; N/A           ; None        ; -1.993 ns ; reset     ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.190 ns ; reset     ; estado.WAIT        ; clock    ;
; N/A           ; None        ; -2.204 ns ; reset     ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.214 ns ; reset     ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.257 ns ; reset     ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.383 ns ; reset     ; estado.DECODE      ; clock    ;
; N/A           ; None        ; -2.383 ns ; reset     ; estado.FETCH       ; clock    ;
; N/A           ; None        ; -2.388 ns ; reset     ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.388 ns ; reset     ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -2.647 ns ; reset     ; estado.WAITFETCH   ; clock    ;
; N/A           ; None        ; -2.950 ns ; Opcode[1] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.024 ns ; Opcode[5] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.073 ns ; Opcode[1] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.075 ns ; Opcode[1] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.081 ns ; Opcode[1] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.147 ns ; Opcode[5] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.149 ns ; Opcode[5] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.155 ns ; Opcode[5] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.245 ns ; Opcode[3] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.296 ns ; Opcode[1] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.296 ns ; Opcode[1] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.347 ns ; Opcode[4] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.368 ns ; Opcode[3] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.370 ns ; Opcode[5] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.370 ns ; Opcode[5] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.370 ns ; Opcode[3] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.376 ns ; Opcode[3] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.427 ns ; Opcode[1] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.470 ns ; Opcode[4] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.472 ns ; Opcode[4] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.478 ns ; Opcode[4] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.490 ns ; Opcode[2] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.501 ns ; Opcode[5] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.591 ns ; Opcode[3] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.591 ns ; Opcode[3] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.613 ns ; Opcode[2] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.615 ns ; Opcode[2] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.621 ns ; Opcode[2] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.693 ns ; Opcode[4] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.693 ns ; Opcode[4] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.722 ns ; Opcode[3] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.824 ns ; Opcode[4] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.836 ns ; Opcode[2] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.836 ns ; Opcode[2] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.960 ns ; Opcode[0] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.967 ns ; Opcode[2] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -4.083 ns ; Opcode[0] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -4.085 ns ; Opcode[0] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -4.091 ns ; Opcode[0] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -4.233 ns ; Opcode[1] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.233 ns ; Opcode[1] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.241 ns ; Opcode[1] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.241 ns ; Opcode[1] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.306 ns ; Opcode[0] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -4.306 ns ; Opcode[0] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.307 ns ; Opcode[5] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.307 ns ; Opcode[5] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.315 ns ; Opcode[5] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.315 ns ; Opcode[5] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.437 ns ; Opcode[0] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -4.528 ns ; Opcode[3] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.528 ns ; Opcode[3] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.536 ns ; Opcode[3] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.536 ns ; Opcode[3] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.630 ns ; Opcode[4] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.630 ns ; Opcode[4] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.638 ns ; Opcode[4] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.638 ns ; Opcode[4] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.773 ns ; Opcode[2] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.773 ns ; Opcode[2] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.781 ns ; Opcode[2] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.781 ns ; Opcode[2] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -5.243 ns ; Opcode[0] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -5.243 ns ; Opcode[0] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -5.251 ns ; Opcode[0] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -5.251 ns ; Opcode[0] ; AluOutControl~reg0 ; clock    ;
+---------------+-------------+-----------+-----------+--------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Oct 11 11:19:57 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off projetoVerilog -c projetoVerilog --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" Internal fmax is restricted to 500.0 MHz between source register "estado.FETCH" and destination register "PCSource[0]~reg0"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.453 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y9_N27; Fanout = 4; REG Node = 'estado.FETCH'
            Info: 2: + IC(0.260 ns) + CELL(0.228 ns) = 0.488 ns; Loc. = LCCOMB_X2_Y9_N28; Fanout = 2; COMB Node = 'RegDst~0'
            Info: 3: + IC(0.219 ns) + CELL(0.746 ns) = 1.453 ns; Loc. = LCFF_X2_Y9_N5; Fanout = 3; REG Node = 'PCSource[0]~reg0'
            Info: Total cell delay = 0.974 ns ( 67.03 % )
            Info: Total interconnect delay = 0.479 ns ( 32.97 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clock" to destination register is 2.468 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
                Info: 3: + IC(0.653 ns) + CELL(0.618 ns) = 2.468 ns; Loc. = LCFF_X2_Y9_N5; Fanout = 3; REG Node = 'PCSource[0]~reg0'
                Info: Total cell delay = 1.472 ns ( 59.64 % )
                Info: Total interconnect delay = 0.996 ns ( 40.36 % )
            Info: - Longest clock path from clock "clock" to source register is 2.468 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
                Info: 3: + IC(0.653 ns) + CELL(0.618 ns) = 2.468 ns; Loc. = LCFF_X2_Y9_N27; Fanout = 4; REG Node = 'estado.FETCH'
                Info: Total cell delay = 1.472 ns ( 59.64 % )
                Info: Total interconnect delay = 0.996 ns ( 40.36 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "ShiftCtrl[0]~reg0" (data pin = "Opcode[0]", clock pin = "clock") is 5.490 ns
    Info: + Longest pin to register delay is 7.868 ns
        Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_B16; Fanout = 1; PIN Node = 'Opcode[0]'
        Info: 2: + IC(4.934 ns) + CELL(0.378 ns) = 6.159 ns; Loc. = LCCOMB_X3_Y9_N4; Fanout = 9; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.392 ns) + CELL(0.346 ns) = 6.897 ns; Loc. = LCCOMB_X2_Y9_N20; Fanout = 2; COMB Node = 'ShiftCtrl[0]~0'
        Info: 4: + IC(0.225 ns) + CELL(0.746 ns) = 7.868 ns; Loc. = LCFF_X2_Y9_N23; Fanout = 4; REG Node = 'ShiftCtrl[0]~reg0'
        Info: Total cell delay = 2.317 ns ( 29.45 % )
        Info: Total interconnect delay = 5.551 ns ( 70.55 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.468 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.653 ns) + CELL(0.618 ns) = 2.468 ns; Loc. = LCFF_X2_Y9_N23; Fanout = 4; REG Node = 'ShiftCtrl[0]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.64 % )
        Info: Total interconnect delay = 0.996 ns ( 40.36 % )
Info: tco from clock "clock" to destination pin "RegDst[1]" through register "RegDst[1]~reg0" is 6.511 ns
    Info: + Longest clock path from clock "clock" to source register is 2.468 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.653 ns) + CELL(0.618 ns) = 2.468 ns; Loc. = LCFF_X2_Y9_N17; Fanout = 2; REG Node = 'RegDst[1]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.64 % )
        Info: Total interconnect delay = 0.996 ns ( 40.36 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 3.949 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y9_N17; Fanout = 2; REG Node = 'RegDst[1]~reg0'
        Info: 2: + IC(1.997 ns) + CELL(1.952 ns) = 3.949 ns; Loc. = PIN_D15; Fanout = 0; PIN Node = 'RegDst[1]'
        Info: Total cell delay = 1.952 ns ( 49.43 % )
        Info: Total interconnect delay = 1.997 ns ( 50.57 % )
Info: th for register "MemToReg[0]~reg0" (data pin = "reset", clock pin = "clock") is -1.993 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.471 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.656 ns) + CELL(0.618 ns) = 2.471 ns; Loc. = LCFF_X3_Y9_N19; Fanout = 5; REG Node = 'MemToReg[0]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.57 % )
        Info: Total interconnect delay = 0.999 ns ( 40.43 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.613 ns
        Info: 1: + IC(0.000 ns) + CELL(0.780 ns) = 0.780 ns; Loc. = PIN_N15; Fanout = 16; PIN Node = 'reset'
        Info: 2: + IC(3.625 ns) + CELL(0.053 ns) = 4.458 ns; Loc. = LCCOMB_X3_Y9_N18; Fanout = 1; COMB Node = 'MemToReg[0]~0'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.613 ns; Loc. = LCFF_X3_Y9_N19; Fanout = 5; REG Node = 'MemToReg[0]~reg0'
        Info: Total cell delay = 0.988 ns ( 21.42 % )
        Info: Total interconnect delay = 3.625 ns ( 78.58 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Fri Oct 11 11:19:57 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


