# 计算机组成原理实验

## Verilog

### Verilog基本语法

1.线型

    用来描述组合逻辑电路

2.寄存器型

    通常在always块语句中赋值

3.常数

    用parameter进行赋值

### 赋值方式

assign,*assign c = a&b*