Fitter report for I2C_TOP
Tue Dec 04 19:23:35 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 04 19:23:35 2018      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; I2C_TOP                                    ;
; Top-level Entity Name              ; I2C_TOP                                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 718 / 15,408 ( 5 % )                       ;
;     Total combinational functions  ; 674 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 167 / 15,408 ( 1 % )                       ;
; Total registers                    ; 167                                        ;
; Total pins                         ; 53 / 347 ( 15 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; o_BCD0[0] ; Missing drive strength and slew rate ;
; o_BCD0[1] ; Missing drive strength and slew rate ;
; o_BCD0[2] ; Missing drive strength and slew rate ;
; o_BCD0[3] ; Missing drive strength and slew rate ;
; o_BCD0[4] ; Missing drive strength and slew rate ;
; o_BCD0[5] ; Missing drive strength and slew rate ;
; o_BCD0[6] ; Missing drive strength and slew rate ;
; o_BCD0[7] ; Missing drive strength and slew rate ;
; o_BCD1[0] ; Missing drive strength and slew rate ;
; o_BCD1[1] ; Missing drive strength and slew rate ;
; o_BCD1[2] ; Missing drive strength and slew rate ;
; o_BCD1[3] ; Missing drive strength and slew rate ;
; o_BCD1[4] ; Missing drive strength and slew rate ;
; o_BCD1[5] ; Missing drive strength and slew rate ;
; o_BCD1[6] ; Missing drive strength and slew rate ;
; o_BCD1[7] ; Missing drive strength and slew rate ;
; o_BCD2[0] ; Missing drive strength and slew rate ;
; o_BCD2[1] ; Missing drive strength and slew rate ;
; o_BCD2[2] ; Missing drive strength and slew rate ;
; o_BCD2[3] ; Missing drive strength and slew rate ;
; o_BCD2[4] ; Missing drive strength and slew rate ;
; o_BCD2[5] ; Missing drive strength and slew rate ;
; o_BCD2[6] ; Missing drive strength and slew rate ;
; o_BCD2[7] ; Missing drive strength and slew rate ;
; o_BCD3[0] ; Missing drive strength and slew rate ;
; o_BCD3[1] ; Missing drive strength and slew rate ;
; o_BCD3[2] ; Missing drive strength and slew rate ;
; o_BCD3[3] ; Missing drive strength and slew rate ;
; o_BCD3[4] ; Missing drive strength and slew rate ;
; o_BCD3[5] ; Missing drive strength and slew rate ;
; o_BCD3[6] ; Missing drive strength and slew rate ;
; o_BCD3[7] ; Missing drive strength and slew rate ;
; o_LEDg[0] ; Missing drive strength and slew rate ;
; o_LEDg[1] ; Missing drive strength and slew rate ;
; o_LEDg[2] ; Missing drive strength and slew rate ;
; o_LEDg[3] ; Missing drive strength and slew rate ;
; o_LEDg[4] ; Missing drive strength and slew rate ;
; o_LEDg[5] ; Missing drive strength and slew rate ;
; o_LEDg[6] ; Missing drive strength and slew rate ;
; o_LEDg[7] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 965 ) ; 0.00 % ( 0 / 965 )         ; 0.00 % ( 0 / 965 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 965 ) ; 0.00 % ( 0 / 965 )         ; 0.00 % ( 0 / 965 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 952 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/VHDL/T8/IN WORKING/I2C/output_files/I2C_TOP.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 718 / 15,408 ( 5 % )   ;
;     -- Combinational with no register       ; 551                    ;
;     -- Register only                        ; 44                     ;
;     -- Combinational with a register        ; 123                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 252                    ;
;     -- 3 input functions                    ; 181                    ;
;     -- <=2 input functions                  ; 241                    ;
;     -- Register only                        ; 44                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 475                    ;
;     -- arithmetic mode                      ; 199                    ;
;                                             ;                        ;
; Total registers*                            ; 167 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 167 / 15,408 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 53 / 347 ( 15 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 10                     ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global clocks                               ; 10 / 20 ( 50 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 7%           ;
; Maximum fan-out                             ; 84                     ;
; Highest non-global fan-out                  ; 84                     ;
; Total fan-out                               ; 2610                   ;
; Average fan-out                             ; 2.59                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 718 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 551                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;     -- Combinational with a register        ; 123                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 252                 ; 0                              ;
;     -- 3 input functions                    ; 181                 ; 0                              ;
;     -- <=2 input functions                  ; 241                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 475                 ; 0                              ;
;     -- arithmetic mode                      ; 199                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 167                 ; 0                              ;
;     -- Dedicated logic registers            ; 167 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 53                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 8 / 24 ( 33 % )     ; 2 / 24 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 56                  ; 1                              ;
;     -- Registered Input Connections         ; 55                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 56                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2602                ; 65                             ;
;     -- Registered Connections               ; 484                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 57                             ;
;     -- hard_block:auto_generated_inst       ; 57                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 1                              ;
;     -- Output Ports                         ; 40                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; i_BT_A       ; H2    ; 1        ; 0            ; 21           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_BT_B       ; G3    ; 1        ; 0            ; 23           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_BT_C       ; F1    ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CLK        ; G21   ; 6        ; 41           ; 15           ; 0            ; 35                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_DATA_SW[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_RST        ; D2    ; 1        ; 0            ; 25           ; 0            ; 84                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_BCD0[0] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[1] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[2] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[4] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[5] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[6] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD0[7] ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[0] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[1] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[2] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[4] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[5] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[6] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD1[7] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[0] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[1] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[2] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[4] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[5] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[6] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD2[7] ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[0] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[1] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[2] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[4] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[5] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[6] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_BCD3[7] ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[0] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[1] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[2] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[3] ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[4] ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[5] ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[6] ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LEDg[7] ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; o_BCD3[6]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; o_BCD2[2]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; o_BCD2[1]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; o_BCD1[1]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; o_BCD0[0]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; o_BCD1[0]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; o_BCD1[7]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; o_BCD1[4]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; o_BCD0[7]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; o_BCD1[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; o_BCD1[2]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; o_BCD1[6]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; o_BCD1[5]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; o_BCD0[6]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; o_BCD0[5]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 33 ( 73 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; o_BCD1[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; o_BCD1[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; o_BCD1[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; o_BCD2[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; o_BCD2[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; o_BCD2[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; o_BCD3[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; o_BCD1[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; o_BCD1[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; o_BCD1[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; o_BCD2[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; o_BCD2[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; o_BCD3[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; o_BCD3[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; o_LEDg[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; o_LEDg[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; o_BCD1[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; o_BCD3[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; i_RST                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; o_BCD0[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; o_BCD2[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; o_BCD3[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; o_LEDg[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; i_DATA_SW[7]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; o_BCD0[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; o_BCD1[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; o_BCD2[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; i_BT_C                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; o_LEDg[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; o_BCD0[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; o_BCD0[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; o_BCD0[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; o_BCD2[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; o_BCD3[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; i_BT_B                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; i_DATA_SW[3]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; i_DATA_SW[4]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; o_BCD0[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; o_BCD3[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; o_BCD3[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; i_CLK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; o_LEDg[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; i_BT_A                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; i_DATA_SW[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; i_DATA_SW[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; i_DATA_SW[6]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; o_BCD0[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; o_BCD0[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; o_LEDg[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; o_LEDg[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; o_LEDg[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; i_DATA_SW[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; i_DATA_SW[5]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                      ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------+
; Name                          ; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; U_MASTER|U_PLL_100K|U_altpll0|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                                                           ;
; Compensate clock              ; clock0                                                                                                           ;
; Compensated input/output pins ; --                                                                                                               ;
; Switchover type               ; --                                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                                                         ;
; Input frequency 1             ; --                                                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                                ;
; VCO frequency control         ; Auto                                                                                                             ;
; VCO phase shift step          ; 208 ps                                                                                                           ;
; VCO multiply                  ; --                                                                                                               ;
; VCO divide                    ; --                                                                                                               ;
; Freq min lock                 ; 25.0 MHz                                                                                                         ;
; Freq max lock                 ; 54.18 MHz                                                                                                        ;
; M VCO Tap                     ; 0                                                                                                                ;
; M Initial                     ; 1                                                                                                                ;
; M value                       ; 12                                                                                                               ;
; N value                       ; 1                                                                                                                ;
; Charge pump current           ; setting 1                                                                                                        ;
; Loop filter resistance        ; setting 27                                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                               ;
; Bandwidth type                ; Medium                                                                                                           ;
; Real time reconfigurable      ; Off                                                                                                              ;
; Scan chain MIF file           ; --                                                                                                               ;
; Preserve PLL counter order    ; Off                                                                                                              ;
; PLL location                  ; PLL_2                                                                                                            ;
; Inclk0 signal                 ; i_CLK                                                                                                            ;
; Inclk1 signal                 ; --                                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                    ;
; Inclk1 signal type            ; --                                                                                                               ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------------------+
; Name                                                                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------------------+
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 500 ; 0.1 MHz          ; 0 (0 ps)        ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; U_MASTER|U_PLL_100K|U_altpll0|altpll_component|auto_generated|pll1|clk[0] ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 500 ; 0.1 MHz          ; 90 (2500000 ps) ; 0.09 (208 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 105     ; 0       ; U_MASTER|U_PLL_100K|U_altpll0|altpll_component|auto_generated|pll1|clk[1] ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --  ; --               ; --              ; --               ; --         ; C2      ; 12            ; 6/6 Even     ; --            ; 253     ; 0       ;                                                                           ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --  ; --               ; --              ; --               ; --         ; C0      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ;                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |I2C_TOP                                       ; 718 (0)     ; 167 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 53   ; 0            ; 551 (0)      ; 44 (0)            ; 123 (0)          ; |I2C_TOP                                                                                                             ; work         ;
;    |BCD7:U_BCD7|                               ; 389 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (114)    ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7                                                                                                 ; work         ;
;       |lpm_divide:Div0|                        ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_dgm:auto_generated|       ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ekh:divider|      ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider                       ; work         ;
;                |alt_u_div_73f:divider|         ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider ; work         ;
;       |lpm_divide:Div1|                        ; 247 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (0)      ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_jvo:auto_generated|       ; 247 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (0)      ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated                                                   ; work         ;
;             |abs_divider_nbg:divider|          ; 247 (31)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (31)     ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider                           ; work         ;
;                |alt_u_div_36f:divider|         ; 196 (196)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider     ; work         ;
;                |lpm_abs_cv9:my_abs_num|        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num    ; work         ;
;       |lpm_mult:Mult0|                         ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_mult:Mult0                                                                                  ; work         ;
;          |multcore:mult_core|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|BCD7:U_BCD7|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;    |MASTER:U_MASTER|                           ; 147 (0)     ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 5 (0)             ; 57 (0)           ; |I2C_TOP|MASTER:U_MASTER                                                                                             ; work         ;
;       |P2S:U_P2S|                              ; 94 (94)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 3 (3)             ; 47 (47)          ; |I2C_TOP|MASTER:U_MASTER|P2S:U_P2S                                                                                   ; work         ;
;       |PLL_100K:U_PLL_100K|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|MASTER:U_MASTER|PLL_100K:U_PLL_100K                                                                         ; work         ;
;          |altpll0:U_altpll0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0                                                       ; work         ;
;             |altpll:altpll_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component                               ; work         ;
;                |altpll0_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |I2C_TOP|MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated ; work         ;
;       |REG_EN:U_REG_SCL|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |I2C_TOP|MASTER:U_MASTER|REG_EN:U_REG_SCL                                                                            ; work         ;
;       |REG_EN:U_REG_SDA|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |I2C_TOP|MASTER:U_MASTER|REG_EN:U_REG_SDA                                                                            ; work         ;
;       |START_FRAME:U_START_FRAME|              ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |I2C_TOP|MASTER:U_MASTER|START_FRAME:U_START_FRAME                                                                   ; work         ;
;       |STM_MASTER:U_STM_MASTER|                ; 39 (39)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 1 (1)             ; 4 (4)            ; |I2C_TOP|MASTER:U_MASTER|STM_MASTER:U_STM_MASTER                                                                     ; work         ;
;       |STOP_FRAME:U_STOP_FRAME|                ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |I2C_TOP|MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME                                                                     ; work         ;
;    |MUX_3x1_3SEL:U_MUX_3x1_3SEL|               ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |I2C_TOP|MUX_3x1_3SEL:U_MUX_3x1_3SEL                                                                                 ; work         ;
;    |SLAVE:U_SLAVE_A|                           ; 65 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 23 (0)            ; 23 (0)           ; |I2C_TOP|SLAVE:U_SLAVE_A                                                                                             ; work         ;
;       |DET_FRAME:U_DET_FRAME|                  ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (0)             ; 0 (0)            ; |I2C_TOP|SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME                                                                       ; work         ;
;          |DET_BORDA:SCL_I2C|                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |I2C_TOP|SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C                                                     ; work         ;
;       |S2P:U_S2P|                              ; 39 (39)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 18 (18)           ; 18 (18)          ; |I2C_TOP|SLAVE:U_SLAVE_A|S2P:U_S2P                                                                                   ; work         ;
;       |STM_SLAVE:U_STM_SLAVE|                  ; 32 (32)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 15 (15)          ; |I2C_TOP|SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE                                                                       ; work         ;
;    |SLAVE:U_SLAVE_B|                           ; 48 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 8 (0)             ; 22 (0)           ; |I2C_TOP|SLAVE:U_SLAVE_B                                                                                             ; work         ;
;       |S2P:U_S2P|                              ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 15 (15)          ; |I2C_TOP|SLAVE:U_SLAVE_B|S2P:U_S2P                                                                                   ; work         ;
;       |STM_SLAVE:U_STM_SLAVE|                  ; 32 (32)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 2 (2)             ; 17 (17)          ; |I2C_TOP|SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE                                                                       ; work         ;
;    |SLAVE:U_SLAVE_C|                           ; 50 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 8 (0)             ; 23 (0)           ; |I2C_TOP|SLAVE:U_SLAVE_C                                                                                             ; work         ;
;       |DET_FRAME:U_DET_FRAME|                  ; 4 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (2)            ; |I2C_TOP|SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME                                                                       ; work         ;
;          |DET_BORDA:SDA_I2C|                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |I2C_TOP|SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C                                                     ; work         ;
;       |S2P:U_S2P|                              ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 16 (16)          ; |I2C_TOP|SLAVE:U_SLAVE_C|S2P:U_S2P                                                                                   ; work         ;
;       |STM_SLAVE:U_STM_SLAVE|                  ; 32 (32)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 16 (16)          ; |I2C_TOP|SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE                                                                       ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; o_BCD0[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD0[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD1[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD2[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_BCD3[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LEDg[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_RST        ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; i_CLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_BT_C       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_BT_A       ; Input    ; --            ; (3) 742 ps    ; --                    ; --  ; --   ;
; i_BT_B       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_DATA_SW[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_DATA_SW[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_DATA_SW[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_DATA_SW[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_DATA_SW[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_DATA_SW[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_DATA_SW[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_DATA_SW[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; i_RST                                                                    ;                   ;         ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|stage                       ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|stage                       ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|stage                       ; 1                 ; 0       ;
;      - MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q~0                            ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|S2P:U_S2P|process_0~0                             ; 1                 ; 0       ;
;      - MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q~1                            ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~2                  ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_START_COM        ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE             ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP~0             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_CLOSE_COM        ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_SND_DATA         ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW          ; 1                 ; 0       ;
;      - MASTER:U_MASTER|P2S:U_P2S|process_0~0                             ; 1                 ; 0       ;
;      - MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START~1          ; 1                 ; 0       ;
;      - MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~2                  ; 1                 ; 0       ;
;      - MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~0                  ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|w_ENABLE                    ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|w_ENABLE                    ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|w_ENABLE                    ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[0]_177               ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch             ; 1                 ; 0       ;
;      - SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch             ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE                  ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_STOP             ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_P2S              ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_START            ; 1                 ; 0       ;
;      - MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~1                  ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]$latch          ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]$latch           ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[7]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[6]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[5]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[4]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[3]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[2]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[1]$latch           ; 1                 ; 0       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[0]$latch           ; 1                 ; 0       ;
; i_CLK                                                                    ;                   ;         ;
; i_BT_C                                                                   ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2               ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|process_0~0               ; 0                 ; 6       ;
; i_BT_A                                                                   ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2               ; 1                 ; 3       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|process_0~0               ; 1                 ; 3       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]~0              ; 1                 ; 3       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]~1               ; 1                 ; 3       ;
; i_BT_B                                                                   ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2               ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|process_0~0               ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]~0              ; 0                 ; 6       ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]~1               ; 0                 ; 6       ;
; i_DATA_SW[7]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[7]$latch           ; 1                 ; 6       ;
; i_DATA_SW[6]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[6]$latch           ; 0                 ; 6       ;
; i_DATA_SW[5]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[5]$latch           ; 1                 ; 6       ;
; i_DATA_SW[4]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[4]$latch           ; 1                 ; 6       ;
; i_DATA_SW[3]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[3]$latch           ; 0                 ; 6       ;
; i_DATA_SW[2]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[2]$latch           ; 0                 ; 6       ;
; i_DATA_SW[1]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[1]$latch           ; 1                 ; 6       ;
; i_DATA_SW[0]                                                             ;                   ;         ;
;      - MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[0]$latch           ; 1                 ; 6       ;
+--------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MASTER:U_MASTER|P2S:U_P2S|Equal0~10                                                                                          ; LCCOMB_X22_Y3_N30  ; 26      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; MASTER:U_MASTER|P2S:U_P2S|cont[31]~7                                                                                         ; LCCOMB_X15_Y14_N28 ; 32      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|P2S:U_P2S|process_0~0                                                                                        ; LCCOMB_X15_Y14_N6  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q                                                                                         ; FF_X14_Y18_N21     ; 78      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~0                                                                             ; LCCOMB_X16_Y22_N30 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START~1                                                                     ; LCCOMB_X16_Y22_N16 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2                                                                          ; LCCOMB_X15_Y22_N0  ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr1~0                                                                            ; LCCOMB_X14_Y21_N14 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr2~0                                                                            ; LCCOMB_X15_Y22_N30 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr3~0                                                                            ; LCCOMB_X15_Y14_N26 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~3                                                                      ; LCCOMB_X15_Y22_N6  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW                                                                     ; FF_X15_Y22_N17     ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP~0                                                                        ; LCCOMB_X16_Y22_N24 ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[15]~1                                                                                       ; LCCOMB_X8_Y25_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X5_Y25_N30  ; 9       ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                              ; LCCOMB_X5_Y25_N22  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[0]_177                                                                          ; LCCOMB_X5_Y25_N20  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[15]~1                                                                                       ; LCCOMB_X7_Y26_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|process_0~0                                                                                        ; LCCOMB_X8_Y25_N0   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X4_Y25_N8   ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                              ; LCCOMB_X4_Y25_N22  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~2                                                                             ; LCCOMB_X6_Y25_N2   ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[15]~1                                                                                       ; LCCOMB_X8_Y26_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X4_Y26_N6   ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                              ; LCCOMB_X4_Y26_N26  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                                                                                        ; PIN_G21            ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                                                                                        ; PIN_G21            ; 23      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; i_RST                                                                                                                        ; PIN_D2             ; 84      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MASTER:U_MASTER|P2S:U_P2S|Equal0~10                                                                                          ; LCCOMB_X22_Y3_N30 ; 26      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2             ; 55      ; 49                                   ; Global Clock         ; GCLK8            ; --                        ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q                                                                                         ; FF_X14_Y18_N21    ; 78      ; 2                                    ; Global Clock         ; GCLK11           ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2                                                                          ; LCCOMB_X15_Y22_N0 ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW                                                                     ; FF_X15_Y22_N17    ; 8       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X5_Y25_N30 ; 9       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X4_Y25_N8  ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Selector9~0                                                                            ; LCCOMB_X4_Y26_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; i_CLK                                                                                                                        ; PIN_G21           ; 23      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; i_RST~input                                                                                                                            ; 84      ;
; BCD7:U_BCD7|Add0~0                                                                                                                     ; 60      ;
; MASTER:U_MASTER|P2S:U_P2S|cont[31]~7                                                                                                   ; 32      ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_6_result_int[7]~10 ; 19      ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[0]_177                                                                                    ; 17      ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[15]~1                                                                                                 ; 16      ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[15]~1                                                                                                 ; 16      ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[15]~1                                                                                                 ; 16      ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|process_0~0                                                                                                  ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|_~0                                                  ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[6]~10    ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[6]~10    ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[6]~10    ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[6]~10    ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[6]~10    ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[6]~10     ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[6]~10     ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[6]~10     ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[6]~10     ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[6]~10     ; 15      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[5]~8      ; 14      ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[0]~13                                                                                                  ; 13      ;
; i_CLK~input                                                                                                                            ; 12      ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~10                                                                                                    ; 12      ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[6]~10    ; 12      ;
; BCD7:U_BCD7|Add1~4                                                                                                                     ; 11      ;
; BCD7:U_BCD7|Add1~2                                                                                                                     ; 11      ;
; BCD7:U_BCD7|Add1~0                                                                                                                     ; 11      ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_CLOSE_COM                                                                             ; 10      ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|Equal1~0                                                                                                   ; 10      ;
; BCD7:U_BCD7|unidade[2]~2                                                                                                               ; 10      ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|Equal3~0                                                                                                   ; 9       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|Equal2~0                                                                                                   ; 9       ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|o_ENABLE                                                                                         ; 8       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_SND_DATA                                                                              ; 8       ;
; BCD7:U_BCD7|Equal0~3                                                                                                                   ; 8       ;
; BCD7:U_BCD7|unidade[1]~0                                                                                                               ; 8       ;
; BCD7:U_BCD7|aux[3]~2                                                                                                                   ; 8       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|add_sub_7_result_int[8]~12 ; 8       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_START_COM                                                                             ; 7       ;
; BCD7:U_BCD7|aux[5]~6                                                                                                                   ; 7       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|w_ENABLE                                                                                         ; 6       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|w_ENABLE                                                                                         ; 6       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|w_ENABLE                                                                                         ; 6       ;
; MASTER:U_MASTER|P2S:U_P2S|process_0~0                                                                                                  ; 6       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE                                                                                  ; 6       ;
; MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q                                                                                                   ; 6       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~2                                                                                  ; 6       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE                                                                                    ; 6       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~2                                                                                  ; 6       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE                                                                                    ; 6       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~2                                                                                  ; 6       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE                                                                                    ; 6       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA                                                                                ; 6       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[2]~0                     ; 6       ;
; BCD7:U_BCD7|aux[11]~18                                                                                                                 ; 6       ;
; BCD7:U_BCD7|aux[9]~14                                                                                                                  ; 6       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2                                                                                    ; 5       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~18                                                                                       ; 5       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~2                                                                                ; 5       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA                                                                                ; 5       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA                                                                                ; 5       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA                                                                                 ; 5       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA                                                                                 ; 5       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA                                                                                 ; 5       ;
; BCD7:U_BCD7|Equal10~6                                                                                                                  ; 5       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[4]~12                    ; 5       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[10]~4                    ; 5       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[8]~3                     ; 5       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[1]~15                                                                                                  ; 5       ;
; BCD7:U_BCD7|aux[13]~22                                                                                                                 ; 5       ;
; BCD7:U_BCD7|aux[7]~10                                                                                                                  ; 5       ;
; i_BT_B~input                                                                                                                           ; 4       ;
; i_BT_A~input                                                                                                                           ; 4       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_START                                                                                 ; 4       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP                                                                                    ; 4       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW                                                                               ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[7]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[9]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[10]                                                                                                   ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[11]                                                                                                   ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[12]                                                                                                   ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[13]                                                                                                   ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[8]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[0]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[1]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[2]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[3]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[4]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[5]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont[2]                                                                                                      ; 4       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont[2]                                                                                                      ; 4       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont[3]                                                                                                      ; 4       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[6]                                                                                                    ; 4       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_ID                                                                                      ; 4       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_ID                                                                                      ; 4       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_ID                                                                                      ; 4       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_NULL                                                                                    ; 4       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL                                                                                    ; 4       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_NULL                                                                                    ; 4       ;
; BCD7:U_BCD7|WideNor1~2                                                                                                                 ; 4       ;
; BCD7:U_BCD7|Equal10~5                                                                                                                  ; 4       ;
; BCD7:U_BCD7|Equal10~0                                                                                                                  ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[4]~15                    ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[6]~14                    ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[8]~11                    ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[10]~10                   ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[12]~9                    ; 4       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[12]~5                    ; 4       ;
; BCD7:U_BCD7|unidade[3]~4                                                                                                               ; 4       ;
; BCD7:U_BCD7|Add1~6                                                                                                                     ; 4       ;
; BCD7:U_BCD7|aux[6]~8                                                                                                                   ; 4       ;
; BCD7:U_BCD7|aux[4]~4                                                                                                                   ; 4       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[0]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[1]~53                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[1]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[2]~49                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[2]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~45                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[3]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~41                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[4]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~37                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[5]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~33                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[6]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~29                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[7]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~25                                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]$latch                                                                                ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~21                                                                                                 ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]$latch                                                                               ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~17                                                                                                 ; 3       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~1                                                                                       ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[0]~1                                                                                                    ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE                                                                                       ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch                                                                                  ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector1~2                                                                                    ; 3       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~8                                                                                       ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[0]~8                                                                                                    ; 3       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~2                                                                                       ; 3       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~1                                                                                    ; 3       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S                                                                                                   ; 3       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP~0                                                                                  ; 3       ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S                                                                      ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|w_DATA[14]                                                                                                   ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont[3]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont[0]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont[4]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont[1]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont[3]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont[0]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont[4]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont[1]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont[0]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont[1]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont[2]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont[4]                                                                                                      ; 3       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[8]~reg0                                                                                               ; 3       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RW                                                                                      ; 3       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[8]~reg0                                                                                               ; 3       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RW                                                                                      ; 3       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[8]~reg0                                                                                               ; 3       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RW                                                                                      ; 3       ;
; BCD7:U_BCD7|WideOr4~0                                                                                                                  ; 3       ;
; BCD7:U_BCD7|WideNor1~1                                                                                                                 ; 3       ;
; BCD7:U_BCD7|Equal18~1                                                                                                                  ; 3       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[2]~16                    ; 3       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[6]~13                    ; 3       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[14]~7                    ; 3       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[14]~6                    ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[2]~11                                                                                                  ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[3]~9                                                                                                   ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[4]~7                                                                                                   ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[5]~5                                                                                                   ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[6]~3                                                                                                   ; 3       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[7]~1                                                                                                   ; 3       ;
; BCD7:U_BCD7|Add1~30                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~28                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~26                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~24                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~22                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~20                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~18                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~16                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~14                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~12                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~10                                                                                                                    ; 3       ;
; BCD7:U_BCD7|Add1~8                                                                                                                     ; 3       ;
; BCD7:U_BCD7|aux[14]~24                                                                                                                 ; 3       ;
; BCD7:U_BCD7|aux[12]~20                                                                                                                 ; 3       ;
; BCD7:U_BCD7|aux[10]~16                                                                                                                 ; 3       ;
; BCD7:U_BCD7|aux[2]~0                                                                                                                   ; 3       ;
; i_BT_C~input                                                                                                                           ; 2       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_P2S                                                                                   ; 2       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE_STOP                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch                                                                                  ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch                                                                                  ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~228               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[74]~227               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[62]~226               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[50]~225               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[38]~224               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[33]~223               ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal1~4                                                                                         ; 2       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal1~4                                                                                         ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal1~4                                                                                         ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~218               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[80]~216               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[81]~215               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[75]~213               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[68]~211               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[69]~210               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[63]~208               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[56]~206               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[57]~205               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[51]~203               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[44]~201               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[45]~200               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[39]~198               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[32]~196               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[25]~195               ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[0]~2                                                                                                    ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[1]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[2]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[3]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[4]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[5]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[6]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[7]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[8]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[9]                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[10]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[11]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[12]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[13]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[14]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[15]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[16]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[17]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[18]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[19]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[20]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[21]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[22]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[23]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[30]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[31]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[24]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[25]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[26]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[27]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[28]                                                                                                     ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[29]                                                                                                     ; 2       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~0                                                                                    ; 2       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START                                                                                 ; 2       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S                                                                      ; 2       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~0                                                                                       ; 2       ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T                                                                      ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~19                                                                                         ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|stage                                                                                            ; 2       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~19                                                                                         ; 2       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|stage                                                                                            ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~19                                                                                         ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|stage                                                                                            ; 2       ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q                                                                                                   ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[9]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[11]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal1~2                                                                                         ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[10]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[9]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[10]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[11]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal1~2                                                                                         ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[10]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[11]~reg0                                                                                              ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal1~2                                                                                         ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[9]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[1]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[1]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[1]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[0]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[0]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[0]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[2]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[2]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[2]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[3]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[3]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[3]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[4]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[4]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[4]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[5]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[5]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[5]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[6]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[6]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[6]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[7]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[7]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[7]~reg0                                                                                               ; 2       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                                        ; 2       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                                        ; 2       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|WideOr5~0                                                                                        ; 2       ;
; BCD7:U_BCD7|Mux4~0                                                                                                                     ; 2       ;
; BCD7:U_BCD7|WideNor0~1                                                                                                                 ; 2       ;
; BCD7:U_BCD7|WideNor0~0                                                                                                                 ; 2       ;
; BCD7:U_BCD7|Equal8~1                                                                                                                   ; 2       ;
; BCD7:U_BCD7|Equal0~2                                                                                                                   ; 2       ;
; BCD7:U_BCD7|Equal0~1                                                                                                                   ; 2       ;
; BCD7:U_BCD7|Equal0~0                                                                                                                   ; 2       ;
; BCD7:U_BCD7|Equal12~0                                                                                                                  ; 2       ;
; BCD7:U_BCD7|Equal10~7                                                                                                                  ; 2       ;
; BCD7:U_BCD7|WideNor1~0                                                                                                                 ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~184               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[73]~170               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[61]~156               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[49]~142               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[37]~128               ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|_~2                           ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|_~1                           ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|_~0                           ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[5]~2                     ; 2       ;
; BCD7:U_BCD7|lpm_mult:Mult0|multcore:mult_core|_~1                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~62                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~60                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~58                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~56                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~54                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~52                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~50                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~48                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~46                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~44                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~42                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~40                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~38                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~36                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~34                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~32                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~30                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~28                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~26                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~24                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~22                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~20                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~18                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~16                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~14                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~12                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~10                                                                                                      ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~8                                                                                                       ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~6                                                                                                       ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~4                                                                                                       ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~2                                                                                                       ; 2       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~0                                                                                                       ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~30                                              ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[6]~10    ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~4     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~2     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~0     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[3]~4     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[2]~2     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[1]~0     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[3]~4     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[2]~2     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[1]~0     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[3]~4     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[2]~2     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[1]~0     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[3]~4     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[2]~2     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[1]~0     ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[3]~4      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[2]~2      ; 2       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[1]~0      ; 2       ;
; BCD7:U_BCD7|aux[8]~12                                                                                                                  ; 2       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP~feeder                                                                             ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_SDA~enfeeder                                                                                               ; 1       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_SDA~enfeeder                                                                                 ; 1       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_SDA~reg0feeder                                                                               ; 1       ;
; i_DATA_SW[0]~input                                                                                                                     ; 1       ;
; i_DATA_SW[1]~input                                                                                                                     ; 1       ;
; i_DATA_SW[2]~input                                                                                                                     ; 1       ;
; i_DATA_SW[3]~input                                                                                                                     ; 1       ;
; i_DATA_SW[4]~input                                                                                                                     ; 1       ;
; i_DATA_SW[5]~input                                                                                                                     ; 1       ;
; i_DATA_SW[6]~input                                                                                                                     ; 1       ;
; i_DATA_SW[7]~input                                                                                                                     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[34]~222               ; 1       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~3                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~26                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~25                                                                                       ; 1       ;
; BCD7:U_BCD7|WideOr5                                                                                                                    ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~221               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~220               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~219               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[88]~217               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[82]~214               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[76]~212               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[70]~209               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[64]~207               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[58]~204               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[52]~202               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[46]~199               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[40]~197               ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[1]~54                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[1]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[2]~51                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[2]~50                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[2]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~47                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~46                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~43                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~42                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~39                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~38                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~35                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~34                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~31                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~30                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~27                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~26                                                                                                  ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~_emulated                                                                                           ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]~1                                                                                    ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~23                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[9]                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~22                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~_emulated                                                                                          ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]~0                                                                                   ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~19                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~18                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~_emulated                                                                                          ; 1       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~0                                                                                       ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[0]~3                                                                                                    ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[12]                                                                                                    ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr2~0                                                                                      ; 1       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|done~_emulated                                                                               ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr3~0                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|cont[0]~_emulated                                                                                            ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[13]                                                                                                    ; 1       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START~1                                                                               ; 1       ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START~0                                                                               ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~10                                                                                                ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~9                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~8                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~7                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~6                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~5                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~4                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~3                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~2                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~1                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~0                                                                                                 ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~24                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~23                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~22                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~21                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~3                                                                                    ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~3                                                                                ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~9                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~8                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~7                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~6                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~5                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~4                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~3                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~2                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~1                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Equal0~0                                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[14]                                                                                                    ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|process_0~0                                                                                    ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~20                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~19                                                                                       ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~1                                                                                ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~0                                                                                ; 1       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R                                                                      ; 1       ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|w_REG[15]                                                                                                    ; 1       ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|WideOr1~0                                                                                      ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Selector9~2                                                                                      ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Selector9~1                                                                                      ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Selector9~2                                                                                      ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Selector9~1                                                                                      ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Selector9~2                                                                                      ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Selector9~1                                                                                      ; 1       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~2                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T                                                                      ; 1       ;
; SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~1                                                                                       ; 1       ;
; MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q~1                                                                                                 ; 1       ;
; MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q~0                                                                                                 ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_SDA~en                                                                                                     ; 1       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_SDA~en                                                                                       ; 1       ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_SDA~reg0                                                                                     ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|o_SDA~reg0                                                                                                   ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|cont~0                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Equal1~0                                                                                                     ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|cont~0                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Equal1~0                                                                                                     ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|cont~0                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Equal1~0                                                                                                     ; 1       ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q~0                                                                                                 ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~22                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~21                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~20                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal0~3                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal0~2                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal0~1                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal0~0                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~22                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~21                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~20                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal0~2                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal0~1                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal0~0                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~22                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~21                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~20                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal0~3                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal0~2                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal0~1                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal0~0                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~18                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[15]~0                                                                                                 ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~18                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[15]~0                                                                                                 ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~18                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[15]~0                                                                                                 ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~17                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state~16                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Equal1~3                                                                                         ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[12]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[13]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[14]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[15]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~1                                                                                  ; 1       ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~0                                                                                  ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~17                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state~16                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Equal1~3                                                                                         ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[12]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[13]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[14]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[15]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~1                                                                                  ; 1       ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~0                                                                                  ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~17                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state~16                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Equal1~3                                                                                         ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[12]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[13]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[14]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[15]~reg0                                                                                              ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~1                                                                                  ; 1       ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE~0                                                                                  ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_ID[7]~1                                                                                                  ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_ID[5]~0                                                                                                  ; 1       ;
; BCD7:U_BCD7|Mux6~0                                                                                                                     ; 1       ;
; BCD7:U_BCD7|WideNor0~3                                                                                                                 ; 1       ;
; BCD7:U_BCD7|o_BCD1[6]~0                                                                                                                ; 1       ;
; BCD7:U_BCD7|o_BCD1[5]                                                                                                                  ; 1       ;
; BCD7:U_BCD7|Equal2~0                                                                                                                   ; 1       ;
; BCD7:U_BCD7|WideNor0~2                                                                                                                 ; 1       ;
; BCD7:U_BCD7|WideOr1                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Equal8~0                                                                                                                   ; 1       ;
; BCD7:U_BCD7|WideOr2~0                                                                                                                  ; 1       ;
; BCD7:U_BCD7|WideOr3                                                                                                                    ; 1       ;
; BCD7:U_BCD7|WideOr4                                                                                                                    ; 1       ;
; BCD7:U_BCD7|WideOr5~2                                                                                                                  ; 1       ;
; BCD7:U_BCD7|o_BCD0[4]                                                                                                                  ; 1       ;
; BCD7:U_BCD7|WideOr6                                                                                                                    ; 1       ;
; BCD7:U_BCD7|WideNor1~4                                                                                                                 ; 1       ;
; BCD7:U_BCD7|WideNor1~3                                                                                                                 ; 1       ;
; BCD7:U_BCD7|WideOr8                                                                                                                    ; 1       ;
; BCD7:U_BCD7|WideOr9                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Equal18~0                                                                                                                  ; 1       ;
; BCD7:U_BCD7|WideOr9~0                                                                                                                  ; 1       ;
; BCD7:U_BCD7|Equal10~4                                                                                                                  ; 1       ;
; BCD7:U_BCD7|Equal10~3                                                                                                                  ; 1       ;
; BCD7:U_BCD7|Equal10~2                                                                                                                  ; 1       ;
; BCD7:U_BCD7|Equal10~1                                                                                                                  ; 1       ;
; BCD7:U_BCD7|dezena~0                                                                                                                   ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[1]~11                                       ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[2]~10                                       ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[3]~9                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[4]~8                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[5]~7                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[6]~6                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[7]~5                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[8]~4                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[9]~3                                        ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[10]~2                                       ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[11]~1                                       ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|quotient[12]~0                                       ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|_~2                                                  ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|_~1                                                  ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~194               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~193               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~192               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~191               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~190               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~189               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~188               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~187               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~186               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~185               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~183               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~182               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[88]~181               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[78]~180               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[78]~179               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[79]~178               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[79]~177               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[80]~176               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[81]~175               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[82]~174               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[72]~173               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[72]~172               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[73]~171               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[74]~169               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[75]~168               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[76]~167               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[66]~166               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[66]~165               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[67]~164               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[67]~163               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[68]~162               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[69]~161               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[70]~160               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[60]~159               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[60]~158               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[61]~157               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[62]~155               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[63]~154               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[64]~153               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[54]~152               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[54]~151               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[55]~150               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[55]~149               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[56]~148               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[57]~147               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[58]~146               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[48]~145               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[48]~144               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[49]~143               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[50]~141               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[51]~140               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[52]~139               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[42]~138               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[42]~137               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[43]~136               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[43]~135               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[44]~134               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[45]~133               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[46]~132               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[36]~131               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[36]~130               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[37]~129               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[38]~127               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[39]~126               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[40]~125               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[30]~124               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[30]~123               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[31]~122               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[31]~121               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[32]~120               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[33]~119               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[34]~118               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[24]~117               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[24]~116               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[25]~115               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[26]~114               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[26]~113               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[27]~112               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[27]~111               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[28]~110               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[13]~8                    ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|lpm_abs_cv9:my_abs_num|cs2a[5]~1                     ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[1]~14                                                                                                  ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[0]~12                                                                                                  ; 1       ;
; BCD7:U_BCD7|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~0                                                                           ; 1       ;
; BCD7:U_BCD7|lpm_mult:Mult0|multcore:mult_core|_~0                                                                                      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[49]~11            ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[49]~10            ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[2]~10                                                                                                  ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[50]~9             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[50]~8             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[51]~7             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[51]~6             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[52]~5             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[52]~4             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[53]~3             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[53]~2             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[54]~1             ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div0|lpm_divide_dgm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_73f:divider|StageOut[54]~0             ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[3]~8                                                                                                   ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[4]~6                                                                                                   ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[5]~4                                                                                                   ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[6]~2                                                                                                   ; 1       ;
; MUX_3x1_3SEL:U_MUX_3x1_3SEL|o_S[7]~0                                                                                                   ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~61                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~59                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~57                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~55                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~53                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~51                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~49                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~47                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~45                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~43                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~41                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~39                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~37                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~35                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~33                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~31                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~29                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~27                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~25                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~23                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~21                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~19                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~17                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~15                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~13                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~11                                                                                                      ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~9                                                                                                       ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~7                                                                                                       ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~5                                                                                                       ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~3                                                                                                       ; 1       ;
; MASTER:U_MASTER|P2S:U_P2S|Add0~1                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~8                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~7                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~6                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~5                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~4                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~3                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~2                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~1                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|Add0~0                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~8                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~7                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~6                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~5                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~4                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~3                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~2                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~1                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|Add0~0                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~8                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~7                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~6                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~5                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~4                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~3                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~2                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~1                                                                                                       ; 1       ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|Add0~0                                                                                                       ; 1       ;
; MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_fbout            ; 1       ;
; BCD7:U_BCD7|Add3~0                                                                                                                     ; 1       ;
; BCD7:U_BCD7|unidade[22]~43                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[22]~42                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[21]~41                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[21]~40                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[20]~39                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[20]~38                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[19]~37                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[19]~36                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[18]~35                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[18]~34                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[17]~33                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[17]~32                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[16]~31                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[16]~30                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[15]~29                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[15]~28                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[14]~27                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[14]~26                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[13]~25                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[13]~24                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[12]~23                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[12]~22                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[11]~21                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[11]~20                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[10]~19                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[10]~18                                                                                                             ; 1       ;
; BCD7:U_BCD7|unidade[9]~17                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[9]~16                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[8]~15                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[8]~14                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[7]~13                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[7]~12                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[6]~11                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[6]~10                                                                                                              ; 1       ;
; BCD7:U_BCD7|unidade[5]~9                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[5]~8                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[4]~7                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[4]~6                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[3]~5                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[2]~3                                                                                                               ; 1       ;
; BCD7:U_BCD7|unidade[1]~1                                                                                                               ; 1       ;
; BCD7:U_BCD7|Add2~32                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~31                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~30                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~29                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~28                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~27                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~26                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~25                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~24                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~23                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~22                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~21                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~20                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~19                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~18                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~17                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~16                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~15                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~14                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~13                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~12                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~11                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~10                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add2~9                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~8                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~7                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~6                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~5                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~4                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~3                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~2                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~1                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add2~0                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add1~29                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~27                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~25                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~23                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~21                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~19                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~17                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~15                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~13                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~11                                                                                                                    ; 1       ;
; BCD7:U_BCD7|Add1~9                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add1~7                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add1~5                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add1~3                                                                                                                     ; 1       ;
; BCD7:U_BCD7|Add1~1                                                                                                                     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~29                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~28                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~27                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~26                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~25                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~24                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~23                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~22                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~21                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~20                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~19                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~18                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~17                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~16                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~15                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~14                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~13                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~12                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~11                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~10                                              ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~9                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~8                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~7                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~6                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~5                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~4                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~3                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~2                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~1                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|op_1~0                                               ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~4     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~2     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~0     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_13_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_12_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_11_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[5]~9     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[4]~7     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[4]~6     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[3]~5     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[2]~3     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_10_result_int[1]~1     ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[5]~9      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_9_result_int[1]~1      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[5]~9      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_8_result_int[1]~1      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[5]~9      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_7_result_int[1]~1      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[5]~9      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_6_result_int[1]~1      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[5]~9      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_5_result_int[1]~1      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[4]~7      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[4]~6      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[3]~5      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[2]~3      ; 1       ;
; BCD7:U_BCD7|lpm_divide:Div1|lpm_divide_jvo:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_4_result_int[1]~1      ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 913 / 47,787 ( 2 % )   ;
; C16 interconnects     ; 26 / 1,804 ( 1 % )     ;
; C4 interconnects      ; 464 / 31,272 ( 1 % )   ;
; Direct links          ; 218 / 47,787 ( < 1 % ) ;
; Global clocks         ; 10 / 20 ( 50 % )       ;
; Local interconnects   ; 368 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 33 / 1,775 ( 2 % )     ;
; R4 interconnects      ; 643 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.05) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 8                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 4                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 6                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.78) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.20) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 6                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 5                            ;
; 15                                           ; 9                            ;
; 16                                           ; 9                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.29) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 5                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 4                            ;
; 11                                              ; 5                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 0                            ;
; 30                                              ; 0                            ;
; 31                                              ; 1                            ;
; 32                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.80) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 6                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 6                            ;
; 7                                            ; 5                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 9                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 40           ; 0            ; 0            ; 21           ; 0            ; 40           ; 21           ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 13           ; 53           ; 53           ; 32           ; 53           ; 13           ; 32           ; 53           ; 53           ; 53           ; 13           ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_BCD0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD2[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_BCD3[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LEDg[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_RST              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_BT_C             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_BT_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_BT_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_DATA_SW[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                      ;
+-------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s)                                     ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; i_CLK                                                                               ; i_CLK                                                    ; 45.1              ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW                            ; i_RST                                                    ; 18.9              ;
; I/O                                                                                 ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA   ; 13.9              ;
; I/O                                                                                 ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA   ; 11.4              ;
; I/O                                                                                 ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA   ; 8.3               ;
; I/O                                                                                 ; i_CLK                                                    ; 7.8               ;
; I/O                                                                                 ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW ; 6.0               ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE                               ; i_RST                                                    ; 5.2               ;
; I/O                                                                                 ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE    ; 4.6               ;
; i_CLK,U_MASTER|U_PLL_100K|U_altpll0|altpll_component|auto_generated|pll1|clk[1],I/O ; i_CLK                                                    ; 4.5               ;
; i_CLK,I/O                                                                           ; i_CLK                                                    ; 4.3               ;
; i_CLK,U_MASTER|U_PLL_100K|U_altpll0|altpll_component|auto_generated|pll1|clk[1]     ; i_CLK                                                    ; 3.0               ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q                                                ; i_CLK                                                    ; 1.8               ;
+-------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                      ;
+-------------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                       ; Delay Added in ns ;
+-------------------------------------------------------------------+------------------------------------------------------------+-------------------+
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.593             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~21                     ; 2.587             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[10]$latch          ; MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~17                     ; 2.587             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.571             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.560             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.516             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.505             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[0]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[1]~53                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[1]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[2]~49                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[2]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~45                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[3]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~41                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[4]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~37                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[5]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~33                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[6]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~29                      ; 2.360             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[7]$latch           ; MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~25                      ; 2.360             ;
; i_RST                                                             ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_DATA[9]$latch    ; 2.273             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.062             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.062             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.062             ;
; i_BT_C                                                            ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 2.035             ;
; i_BT_A                                                            ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 2.035             ;
; i_BT_B                                                            ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 2.035             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE             ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 2.035             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.007             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 2.007             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.965             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.965             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW          ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_START_COM ; 1.947             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_SND_DATA         ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 1.898             ;
; MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S                              ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 1.659             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_START_COM        ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 1.659             ;
; MASTER:U_MASTER|START_FRAME:U_START_FRAME|o_CTRL_START            ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 1.659             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.530             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.530             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.450             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.450             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.422             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 1.422             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_CLOSE_COM        ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW   ; 1.229             ;
; MASTER:U_MASTER|STOP_FRAME:U_STOP_FRAME|o_CTRL_STOP               ; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_SND_DATA  ; 1.014             ;
; MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q                              ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.899             ;
; MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|o_ENABLE                  ; MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q                       ; 0.821             ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|o_ENABLE                    ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.681             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[8]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 0.602             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[8]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 0.550             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[8]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA    ; 0.373             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[11]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[10]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[9]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[15]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[14]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[13]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[12]~reg0                         ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL        ; 0.265             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[0]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[7]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[6]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[5]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[2]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[4]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[3]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|S2P:U_S2P|o_DATA[1]~reg0                          ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|stage                       ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.222             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[0]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[1]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[15]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[14]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[13]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[12]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[11]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[9]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[7]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[6]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[10]~reg0                         ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[2]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[5]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[4]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|S2P:U_S2P|o_DATA[3]~reg0                          ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|stage                       ; SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.174             ;
; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|stage                       ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|stage                ; 0.116             ;
; SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.100             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[0]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[1]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[15]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[14]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[13]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[12]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[11]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[10]~reg0                         ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[7]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[6]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[9]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[2]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[5]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[4]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
; SLAVE:U_SLAVE_B|S2P:U_S2P|o_DATA[3]~reg0                          ; SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_IDLE        ; 0.065             ;
+-------------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: This table only shows the top 95 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "I2C_TOP"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 500, and phase shift of 0 degrees (0 ps) for MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 500, and phase shift of 90 degrees (2500000 ps) for MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 55 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2C_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 10 nodes
    Warning (332126): Node "U_MASTER|U_P2S|cont[0]~2|combout"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~8|dataa"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~8|combout"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~9|datad"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~9|combout"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~10|datad"
    Warning (332126): Node "U_MASTER|U_P2S|Equal0~10|combout"
    Warning (332126): Node "U_MASTER|U_P2S|cont[0]~8|dataa"
    Warning (332126): Node "U_MASTER|U_P2S|cont[0]~8|combout"
    Warning (332126): Node "U_MASTER|U_P2S|cont[0]~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "U_MASTER|U_START_FRAME|done~2|combout"
    Warning (332126): Node "U_MASTER|U_START_FRAME|done~8|datad"
    Warning (332126): Node "U_MASTER|U_START_FRAME|done~8|combout"
    Warning (332126): Node "U_MASTER|U_START_FRAME|done~2|datac"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node i_CLK~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA
        Info (176357): Destination node SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA
        Info (176357): Destination node SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA
        Info (176357): Destination node SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|state.st_NULL
        Info (176357): Destination node MASTER:U_MASTER|REG_EN:U_REG_SDA|o_Q
        Info (176357): Destination node SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S
        Info (176357): Destination node SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T
        Info (176357): Destination node SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S
        Info (176357): Destination node SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_START_COM
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node MASTER:U_MASTER|PLL_100K:U_PLL_100K|altpll0:U_altpll0|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node MASTER:U_MASTER|REG_EN:U_REG_SCL|o_Q 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SLAVE:U_SLAVE_C|DET_FRAME:U_DET_FRAME|o_ENABLE~1
        Info (176357): Destination node SLAVE:U_SLAVE_A|DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R
Info (176353): Automatically promoted node MASTER:U_MASTER|P2S:U_P2S|Equal0~10 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|o_CTRL_P2S~6
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|cont[0]~8
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[11]~18
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[10]~22
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[8]~26
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[7]~30
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[6]~34
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[5]~38
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[4]~42
        Info (176357): Destination node MASTER:U_MASTER|P2S:U_P2S|w_REG[3]~46
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node SLAVE:U_SLAVE_A|STM_SLAVE:U_STM_SLAVE|Selector9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_READ_SW 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~0
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state.st_IDLE~1
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~18
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~20
Info (176353): Automatically promoted node SLAVE:U_SLAVE_B|STM_SLAVE:U_STM_SLAVE|Selector9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SLAVE:U_SLAVE_C|STM_SLAVE:U_STM_SLAVE|Selector9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector4~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~19
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~22
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~24
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|Selector1~2
        Info (176357): Destination node MASTER:U_MASTER|STM_MASTER:U_STM_MASTER|state~26
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X0_Y20 to location X9_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/VHDL/T8/IN WORKING/I2C/output_files/I2C_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5404 megabytes
    Info: Processing ended: Tue Dec 04 19:23:36 2018
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/VHDL/T8/IN WORKING/I2C/output_files/I2C_TOP.fit.smsg.


