# CODIGOS-PROYECTO-FINAL


# Simulador de Pipeline de Procesador con CachÃ©, Hazards e Interrupciones

Este proyecto simula un procesador con pipeline de 5 etapas (IF, ID, EX, MEM, WB), con manejo de hazards, memoria cachÃ© parametrizable, soporte de entrada/salida programada e interrupciones.

---

## CaracterÃ­sticas

- âœ… ISA bÃ¡sica (ADD, SUB, MUL, LOAD, STORE, BEQ, READDEV, RETI)
- âœ… Pipeline de 5 etapas
- âœ… Forwarding y stall para resolver data hazards
- âœ… Flush por control hazards (salto condicional)
- âœ… CachÃ© de datos:
  - Mapeo directo o asociativo 2-way
  - TamaÃ±o y bloques configurables
- âœ… Dispositivo de E/S ficticio con interrupciones programadas
- âœ… EstadÃ­sticas de desempeÃ±o (CPI, hit rate de cachÃ©)

---

## ðŸ“‚ Estructura del Proyecto





