{
    "hands_on_practices": [
        {
            "introduction": "动态逻辑电路的正确运行始于一个可靠的预充电阶段，该阶段为后续的求值操作设定了关键的初始条件。本练习将引导您从第一性原理出发，将基础的 $RC$ 电路模型应用于一个实际的设计约束问题：计算将动态节点电压充至接近电源电压 $V_{DD}$ 所需的最短预充电时间。通过这个计算，您将深刻理解电路参数如何直接影响时钟周期的设定，并为保证动态逻辑的鲁棒性奠定基础 。",
            "id": "4260898",
            "problem": "一个互补金属氧化物半导体动态逻辑门采用两相非交叠时钟方案进行时钟控制，该方案包含一个持续时间为 $t_p$ 的预充电阶段，其后是一个持续时间为 $t_e$ 的求值阶段。在电子设计自动化（EDA）中，时钟策略必须确保动态存储节点在预充电期间达到足够高的电压，以保证在求值期间具有可靠的噪声容限。考虑一个单独的动态门，其预充电器件在导通时可建模为一个线性电阻 $R_p$，从电源 $V_{DD}$ 为动态节点电容 $C_N$ 充电。假设预充电的最坏情况初始条件，即在预充电阶段开始之前（$t=0$ 时刻），由于前一个求值事件已将节点完全放电，动态节点电压为 $0$。\n\n仅使用电容器通过电阻充电的第一性原理，推导出最小预充电持续时间 $t_p$，使得在预充电结束时，动态节点电压与 $V_{DD}$ 的差值在 $\\Delta V$ 之内，即 $V_N(t_p) \\geq V_{DD} - \\Delta V$。请将您的最终答案表示为以 $V_{DD}$、$\\Delta V$、$R_p$ 和 $C_N$ 表示的闭式解析表达式。假设 $V_{DD} > \\Delta V > 0$。无需进行数值计算。",
            "solution": "该问题要求计算最小预充电持续时间 $t_p$，该时间需足以让动态节点电压 $V_N$ 从 $0$ 上升到至少 $V_{DD} - \\Delta V$。充电电路被建模为一个串联电阻-电容（RC）电路，其中预充电晶体管由一个电阻 $R_p$ 表示，动态节点具有电容 $C_N$，电源电压为 $V_{DD}$。\n\n我们首先使用第一性原理对电路进行建模。根据基尔霍夫电压定律（KVL），包含电源、电阻和电容的闭合回路中的电压关系如下。设 $t=0$ 为预充电阶段的开始。KVL 方程为：\n$$V_{DD} = V_R(t) + V_N(t)$$\n其中 $V_R(t)$ 是电阻 $R_p$ 两端的电压，$V_N(t)$ 是电容 $C_N$ 在时刻 $t$ 两端的电压。\n\n流过电阻的电流 $I(t)$ 由欧姆定律给出：\n$$I(t) = \\frac{V_R(t)}{R_p}$$\n从 KVL 方程代入 $V_R(t) = V_{DD} - V_N(t)$，我们得到：\n$$I(t) = \\frac{V_{DD} - V_N(t)}{R_p}$$\n这同一个电流负责为电容器充电。电流与电容器电压变化率之间的关系是：\n$$I(t) = C_N \\frac{dV_N(t)}{dt}$$\n令关于电流 $I(t)$ 的两个表达式相等，可得到描述节点电压 $V_N(t)$ 行为的一阶线性常微分方程：\n$$C_N \\frac{dV_N}{dt} = \\frac{V_{DD} - V_N}{R_p}$$\n为了解这个微分方程，我们可以使用分离变量法重新整理它：\n$$\\frac{dV_N}{V_{DD} - V_N} = \\frac{dt}{R_p C_N}$$\n我们对两边进行积分。积分区间从时间 $t=0$ 的初始状态到时间 $t$ 的任意状态：\n$$\\int_{V_N(0)}^{V_N(t)} \\frac{dV'_N}{V_{DD} - V'_N} = \\int_0^t \\frac{dt'}{R_p C_N}$$\n题目给出了最坏情况下的初始条件，$V_N(0) = 0$。代入此条件，我们有：\n$$\\int_{0}^{V_N(t)} \\frac{dV'_N}{V_{DD} - V'_N} = \\frac{1}{R_p C_N} \\int_0^t dt'$$\n左侧积分计算结果为 $[-\\ln(V_{DD} - V'_N)]_{0}^{V_N(t)}$，而右侧就是 $\\frac{t}{R_p C_N}$。\n$$-\\ln(V_{DD} - V_N(t)) - (-\\ln(V_{DD} - 0)) = \\frac{t}{R_p C_N}$$\n$$-\\ln(V_{DD} - V_N(t)) + \\ln(V_{DD}) = \\frac{t}{R_p C_N}$$\n使用对数性质 $\\ln(a) - \\ln(b) = \\ln(a/b)$:\n$$\\ln\\left(\\frac{V_{DD}}{V_{DD} - V_N(t)}\\right) = \\frac{t}{R_p C_N}$$\n现在，我们通过对两边取指数来求解 $V_N(t)$：\n$$\\frac{V_{DD}}{V_{DD} - V_N(t)} = \\exp\\left(\\frac{t}{R_p C_N}\\right)$$\n$$V_{DD} - V_N(t) = V_{DD} \\exp\\left(-\\frac{t}{R_p C_N}\\right)$$\n$$V_N(t) = V_{DD} - V_{DD} \\exp\\left(-\\frac{t}{R_p C_N}\\right)$$\n这可以写成电容器充电的经典形式：\n$$V_N(t) = V_{DD} \\left(1 - \\exp\\left(-\\frac{t}{R_p C_N}\\right)\\right)$$\n题目要求我们找到最小预充电持续时间 $t_p$，使得节点电压 $V_N(t_p)$ 至少为 $V_{DD} - \\Delta V$。当等式成立时，将达到最短时间：\n$$V_N(t_p) = V_{DD} - \\Delta V$$\n在 $t=t_p$ 时，代入我们的 $V_N(t)$ 表达式：\n$$V_{DD} \\left(1 - \\exp\\left(-\\frac{t_p}{R_p C_N}\\right)\\right) = V_{DD} - \\Delta V$$\n为求解 $t_p$，我们首先将两边同除以 $V_{DD}$（非零）：\n$$1 - \\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = \\frac{V_{DD} - \\Delta V}{V_{DD}} = 1 - \\frac{\\Delta V}{V_{DD}}$$\n两边同减去 $1$ 得：\n$$-\\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = -\\frac{\\Delta V}{V_{DD}}$$\n两边同乘以 $-1$：\n$$\\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = \\frac{\\Delta V}{V_{DD}}$$\n为分离出 $t_p$，我们对两边取自然对数：\n$$-\\frac{t_p}{R_p C_N} = \\ln\\left(\\frac{\\Delta V}{V_{DD}}\\right)$$\n最后，求解 $t_p$：\n$$t_p = -R_p C_N \\ln\\left(\\frac{\\Delta V}{V_{DD}}\\right)$$\n使用对数性质 $-\\ln(x/y) = \\ln(y/x)$，我们可以将表达式写成更直观的形式。因为题目给定 $V_{DD} > \\Delta V > 0$，所以对数的自变量 $V_{DD}/\\Delta V$ 将大于 $1$，从而得到一个正值的 $t_p$，这与物理要求相符。\n$$t_p = R_p C_N \\ln\\left(\\frac{V_{DD}}{\\Delta V}\\right)$$\n这是满足指定电压条件所需的最小预充电时间。",
            "answer": "$$\n\\boxed{R_p C_N \\ln\\left(\\frac{V_{DD}}{\\Delta V}\\right)}\n$$"
        },
        {
            "introduction": "在预充电完成后，动态节点的高电压状态必须在求值阶段开始时保持稳定，但它极易受到各种噪声源的干扰。本练习聚焦于一种关键的噪声机制——时钟馈通（clock feedthrough），即时钟信号通过寄生电容耦合到动态节点上，可能导致意外的电压下降。您将推导出一个限制时钟转换速率（slew rate）的关键约束，以确保节点电压的稳定性，并在此过程中体会维持管（keeper）在抑制此类噪声中的重要作用 。",
            "id": "4260886",
            "problem": "一个多米诺动态逻辑门在现代互补金属氧化物半导体 (CMOS) 工艺中实现，并在电子设计自动化 (EDA) 时钟策略的背景下进行分析。动态预充电节点的总电容主要由寄生电容构成，在预充电阶段结束时该节点被保持在高电平。在评估阶段开始时，时钟电压波形 $V_{clk}(t)$ 以有限的摆率 $\\frac{dV_{clk}}{dt}$ 从 $0$ 单调转换到 $V_{DD}$。由于评估网络的第一个金属氧化物半导体场效应晶体管 (MOSFET) 的栅漏电容，时钟通过一个等效耦合电容 $C_{gc}$ 耦合到动态节点，当 $V_{clk}(t)$ 上升时，会产生一个倾向于对动态节点放电的位移电流。在此转换期间，一个维持器 p沟道 MOSFET 提供一个近似恒定的电流 $I_{k}$。为了保证鲁棒的节点稳定性，动态节点上未被维持器平衡的剩余净放电电流不得超过一个指定的界限 $I_{max}$，该界限由系统时序分析中允许的电压降预算和时钟边沿持续时间推导得出。\n\n仅使用基尔霍夫电流定律 (KCL) 和电容电流关系式 $i = C \\frac{dV}{dt}$ 作为基本依据，推导一个表达式，用于计算允许的最大正向时钟摆率 $\\frac{dV_{clk}}{dt}$，以保证动态节点上的净放电电流不超过 $I_{max}$。将您的最终答案表示为仅包含 $I_{max}$、$I_{k}$ 和 $C_{gc}$ 的单一封闭形式解析表达式。以 $\\mathrm{V/s}$ 为单位提供结果。不要代入数值。最终答案必须仅为一个表达式，不含不等式或额外评注。",
            "solution": "问题要求为一个多米诺动态逻辑门推导允许的最大正向时钟摆率（表示为 $\\frac{dV_{clk}}{dt}$）的表达式。该推导必须遵循动态节点上的净放电电流不超过指定最大值 $I_{max}$ 的约束。推导将完全基于基尔霍夫电流定律 (KCL) 和基本的电容电流关系。\n\n让我们分析评估阶段期间，特别是时钟信号 $V_{clk}(t)$ 上升沿期间，动态预充电节点上的电流。根据 KCL，流入和流出节点的电流的代数和必须为零。我们定义流出节点的电流为正，流入节点的电流为负。\n\n根据问题陈述，影响动态节点电荷的有两个主要电流：\n$1$. 由维持器 p沟道 MOSFET 提供的电流，我们表示为 $I_k$。该电流流入动态节点以抵消漏电和噪声效应。因此，在我们的符号约定中，它表示为 $-I_k$。\n$2$. 由时钟电压上升引起的、通过栅漏耦合电容 $C_{gc}$ 的位移电流。该电流起到对动态节点放电的作用。通过电容的电流由关系式 $i = C \\frac{dV}{dt}$ 给出，其中 $V$ 是电容两端的电压。$C_{gc}$ 两端的电压是动态节点电压 $V_{dyn}$ 和时钟电压 $V_{clk}$ 之间的差值。通过该电容从动态节点流向时钟线的电流是 $I_{coup} = C_{gc} \\frac{d(V_{dyn} - V_{clk})}{dt}$。问题陈述指出，这种耦合产生的电流“在 $V_{clk}(t)$ 上升时倾向于对动态节点放电”。该放电分量由时钟电压的变化驱动。在这种用于评估时钟馈通的标准简化分析背景下，我们关心的放电电流分量是 $I_{discharge} = C_{gc} \\frac{dV_{clk}}{dt}$。该项表示流出动态节点的电流，因此在我们的符号约定中为正。这是因为一个正的 $\\frac{dV_{clk}}{dt}$ 会感应出一个从动态节点移除电荷的电流。\n\n问题定义了“未被维持器平衡的动态节点上的剩余净放电电流”。这是流出节点的净电流，等于时钟耦合引起的放电电流与维持器电流之和。我们称之为 $I_{net\\_discharge}$。\n\n对动态节点应用 KCL：\n$$I_{net\\_discharge} = I_{discharge} + (-I_k)$$\n代入放电电流的表达式：\n$$I_{net\\_discharge} = C_{gc} \\frac{dV_{clk}}{dt} - I_k$$\n\n问题施加了一个鲁棒性约束：净放电电流不得超过指定的界限 $I_{max}$。这可以写成一个不等式：\n$$I_{net\\_discharge} \\le I_{max}$$\n\n将我们的 $I_{net\\_discharge}$ 表达式代入不等式中得到：\n$$C_{gc} \\frac{dV_{clk}}{dt} - I_k \\le I_{max}$$\n\n为了找到允许的最大时钟摆率，我们必须对该不等式求解 $\\frac{dV_{clk}}{dt}$。我们可以通过在两边同时加上 $I_k$ 来重新整理各项：\n$$C_{gc} \\frac{dV_{clk}}{dt} \\le I_{max} + I_k$$\n\n由于电容 $C_{gc}$ 是一个物理参数，其值严格为正 ($C_{gc} > 0$)。因此，我们可以将不等式两边同时除以 $C_{gc}$ 而不改变不等号的方向：\n$$\\frac{dV_{clk}}{dt} \\le \\frac{I_{max} + I_k}{C_{gc}}$$\n\n这个不等式给出了时钟摆率的上限。允许的最大正向时钟摆率是等式成立时的值。让我们将这个最大速率表示为 $(\\frac{dV_{clk}}{dt})_{max}$。\n$$ \\left(\\frac{dV_{clk}}{dt}\\right)_{max} = \\frac{I_{max} + I_k}{C_{gc}} $$\n这个表达式代表了电路在不违反指定电压降预算（该预算包含在参数 $I_{max}$ 中）的情况下可以容忍的最高时钟摆率。结果完全用给定的参数 $I_{max}$、$I_{k}$ 和 $C_{gc}$ 来表示。对物理单位的检查证实了该表达式的有效性：电流（安培）除以电容（法拉）得到 $\\frac{C/s}{C/V} = V/s$，这是摆率的正确单位。",
            "answer": "$$\\boxed{\\frac{I_{max} + I_{k}}{C_{gc}}}$$"
        },
        {
            "introduction": "动态逻辑的性能优势与其严格的时序要求相伴而生，其中竞争条件（race condition）是最需要关注的设计挑战之一。本练习构建了一个由输入信号延迟引发的典型竞争场景，在该场景下，求值路径可能被短暂错误地打开，从而导致动态节点的部分放电。通过对这一过程进行精确建模，您将推导出为避免逻辑错误所必须遵守的严格输入同步约束，这对于设计高速、可靠的多米诺逻辑电路至关重要 。",
            "id": "4260841",
            "problem": "一个动态互补金属氧化物半导体 (CMOS) 2输入带底管的多米诺与非门在一个评估时钟的上升沿之前，其动态节点被预充电至高电压。设评估时钟 $\\phi_{eval}$ 从时间 $t=0$ 开始，在上升时间 $T_{\\phi}$ 内从 $0$ 线性上升到 $V_{DD}$。由 $\\phi_{eval}$ 控制的底管晶体管在其栅极电压超过阈值电压 $V_{T\\phi}$ 时开始导通；为解决此问题，我们将导通开始的时刻近似为上升时钟电压达到 $V_{T\\phi}$ 的时刻。\n\n一个输入 $Y$ 在所有 $t \\ge 0$ 的时间内都保持在 $V_{DD}$ 的恒定高电平。另一个输入 $X$ 是延迟的，在 $\\phi_{eval}$ 开始上升后从高电平转换到低电平：它在时间 $t=t_{a}$ 之前保持在 $V_{DD}$，然后在下降时间 $T_f$ 内线性下降到 $0$。由 $X$ 驱动的输入晶体管在其栅极电压低于其阈值电压 $V_{Tx}$ 时停止导通。假设当底管和由 $X$ 驱动的器件都高于阈值时，下拉网络对地呈现一个恒定的等效电阻 $R_{pd}$。动态节点具有总电容 $C_{D}$，并在 $t=0^{-}$ 时被预充电至 $V_{DD}$。忽略维持器，或者等效地，假设其效应已经作为最坏情况下的有效电阻被吸收到 $R_{pd}$ 中。\n\n动态节点驱动一个静态反相器，其开关阈值为 $V_{M}$，其中 $0  V_{M}  V_{DD}$。为避免竞争引起的错误评估，动态节点电压在任何时候都不能低于 $V_{M}$。仅使用线性电阻-电容放电和分段线性输入波形的第一性原理，并如上所述对底管和输入器件的导通开始进行建模，确定最晚允许到达时间 $t_{a}^{\\max}$ （从 $t=0$ 时 $\\phi_{eval}$ 开始上升时测量），使得在存在放电路径的重叠区间内，动态节点电压永远不会低于 $V_{M}$。\n\n将您的最终结果表示为关于 $R_{pd}$、$C_{D}$、$V_{DD}$、$V_{M}$、$T_{f}$、$V_{Tx}$、$T_{\\phi}$ 和 $V_{T\\phi}$ 的 $t_{a}^{\\max}$ 的单个闭合形式解析表达式。同时，将其解释为输入 $X$ 相对于 $\\phi_{eval}$ 的最晚到达时间的同步约束。最终答案不要以不等式形式给出。不需要进行数值计算。为与问题中其他地方的时间单位保持一致，请以秒为单位说明您的答案。",
            "solution": "该问题要求确定一个2输入带底管的多米诺与非门的延迟下降输入 $X$ 的最晚允许到达时间 $t_{a}^{\\max}$，以避免发生错误评估。如果动态节点电压 $V_{D}(t)$ 降至后续静态反相器的开关阈值 $V_{M}$ 以下，就会发生错误评估。\n\n问题的核心是评估时钟 $\\phi_{eval}$ 开启下拉路径与延迟输入 $X$ 关闭该路径之间的竞争条件。只有当底管晶体管（由 $\\phi_{eval}$ 控制）和输入晶体管（由 $X$ 和 $Y$ 控制）都导通时，才存在通过下拉网络到地的放电路径。由于输入 $Y$ 保持在 $V_{DD}$ 高电平，其对应的NMOS晶体管在评估期间始终导通。因此，放电路径由底管晶体管和由输入 $X$ 驱动的晶体管的串联组合控制。\n\n分析按以下步骤进行：\n1.  确定下拉路径处于活动状态的时间间隔。\n2.  在此间隔内对动态节点电容 $C_{D}$ 的放电进行建模。\n3.  应用节点电压不得低于 $V_{M}$ 的约束，以找到最大允许放电持续时间。\n4.  求解满足此约束的最晚输入到达时间 $t_{a}^{\\max}$。\n\n首先，让我们定义两个关键晶体管的导通窗口。\n\n评估时钟 $\\phi_{eval}$ 从 $t=0$ 开始，在时间 $T_{\\phi}$ 内从 $0$ 线性上升到 $V_{DD}$。时钟电压作为时间 $t$（其中 $0 \\le t \\le T_{\\phi}$）的函数由下式给出：\n$$ \\phi_{eval}(t) = \\frac{V_{DD}}{T_{\\phi}} t $$\n由 $\\phi_{eval}$ 控制的底管晶体管在其栅极电压超过其阈值电压 $V_{T\\phi}$ 时开始导通。此事件发生的时间 $t_{\\phi,on}$ 是：\n$$ \\phi_{eval}(t_{\\phi,on}) = V_{T\\phi} \\implies \\frac{V_{DD}}{T_{\\phi}} t_{\\phi,on} = V_{T\\phi} $$\n$$ t_{\\phi,on} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} $$\n底管晶体管在所有 $t \\ge t_{\\phi,on}$（在评估阶段内）的时间都导通。\n\n输入 $X$ 在 $t=t_a$ 之前保持 $V_{DD}$ 高电平，之后在下降时间 $T_f$ 内线性下降到 $0$。输入 $X$ 在 $t \\ge t_a$ 时的电压由下式给出：\n$$ X(t) = \\begin{cases} V_{DD} - \\frac{V_{DD}}{T_f}(t - t_a)  \\text{for } t_a \\le t \\le t_a + T_f \\\\ 0  \\text{for } t > t_a + T_f \\end{cases} $$\n由 $X$ 驱动的输入晶体管在其栅极电压低于其阈值电压 $V_{Tx}$ 时停止导通。此事件发生的时间 $t_{X,off}$ 可通过令 $X(t_{X,off}) = V_{Tx}$ 求得：\n$$ V_{Tx} = V_{DD} - \\frac{V_{DD}}{T_f}(t_{X,off} - t_a) $$\n$$ \\frac{V_{DD}}{T_f}(t_{X,off} - t_a) = V_{DD} - V_{Tx} $$\n$$ t_{X,off} - t_a = \\frac{T_f}{V_{DD}}(V_{DD} - V_{Tx}) = T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n$$ t_{X,off} = t_a + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n输入 $X$ 的晶体管在 $t \\le t_{X,off}$ 时导通。\n\n只有当两个晶体管都导通时，才存在一个到地、电阻为 $R_{pd}$ 的导通路径。这个条件定义了放电区间。放电在两个晶体管中较晚导通的那个导通时开始，在两个晶体管中较早关断的那个关断时结束。由于输入 $X$ 初始为高电平，时钟 $\\phi_{eval}$ 初始为低电平，因此路径在底管导通时启用，在输入 $X$ 关断时禁用。因此，放电区间为 $[t_{start}, t_{end}]$，其中：\n$$ t_{start} = t_{\\phi,on} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} $$\n$$ t_{end} = t_{X,off} = t_a + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n这假设 $t_{end}  t_{start}$，这是发生竞争的条件。\n\n在放电区间内，建模为电容 $C_D$ 的动态节点通过电阻 $R_{pd}$ 放电。动态节点上的电压 $V_D(t)$遵循标准的RC放电方程。放电开始时的初始电压 $V_{D}(t_{start})$ 是预充电电压 $V_{DD}$。\n$$ V_D(t) = V_{DD} \\exp\\left(-\\frac{t-t_{start}}{R_{pd}C_D}\\right) \\quad \\text{for } t \\in [t_{start}, t_{end}] $$\n电压 $V_D(t)$ 在此区间内单调递减。因此，在区间末尾，即 $t=t_{end}$ 时达到最小电压。\n$$ V_{D,min} = V_D(t_{end}) = V_{DD} \\exp\\left(-\\frac{t_{end}-t_{start}}{R_{pd}C_D}\\right) $$\n为防止错误评估，该最小电压不得低于反相器的开关阈值 $V_M$：\n$$ V_{D,min} \\ge V_M $$\n最晚允许到达时间 $t_{a}^{\\max}$ 对应于最小电压恰好等于 $V_M$ 的边界条件：\n$$ V_{DD} \\exp\\left(-\\frac{t_{end}-t_{start}}{R_{pd}C_D}\\right) = V_M $$\n我们现在可以求解与此极限情况对应的放电持续时间 $\\Delta t_{discharge} = t_{end} - t_{start}$。\n$$ \\exp\\left(-\\frac{\\Delta t_{discharge}}{R_{pd}C_D}\\right) = \\frac{V_M}{V_{DD}} $$\n$$ -\\frac{\\Delta t_{discharge}}{R_{pd}C_D} = \\ln\\left(\\frac{V_M}{V_{DD}}\\right) $$\n$$ \\Delta t_{discharge} = -R_{pd}C_D \\ln\\left(\\frac{V_M}{V_{DD}}\\right) = R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n现在，我们代入 $t_{start}$ 和 $t_{end}$ 的表达式。满足此等式的 $t_a$ 值即为 $t_{a}^{\\max}$。\n$$ \\left( t_{a}^{\\max} + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) \\right) - \\left( T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} \\right) = R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n最后，我们求解 $t_{a}^{\\max}$：\n$$ t_{a}^{\\max} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} - T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n$t_{a}^{\\max}$ 的表达式代表了对输入信号 $X$ 的同步约束。$X$ 的高到低转换必须在相对于 $t=0$ 时钟上升开始的不迟于 $t_{a}^{\\max}$ 的时刻开始。如果输入到达时间晚于此，放电窗口将过长，导致动态节点电压降至 $V_M$ 以下，从而引发逻辑错误。该表达式可以解析地重排成更紧凑的形式。\n\n$$ t_{a}^{\\max} = \\frac{T_{\\phi}V_{T\\phi}}{V_{DD}} - \\frac{T_f(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right) $$\n$$ t_{a}^{\\max} = \\frac{T_{\\phi}V_{T\\phi} - T_f(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right) $$\n这是最晚允许到达时间的最终解析表达式。",
            "answer": "$$ \\boxed{\\frac{T_{\\phi}V_{T\\phi} - T_{f}(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_{D} \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right)} $$"
        }
    ]
}