TimeQuest Timing Analyzer report for REC_PONT_FLUT
Fri Sep 29 15:52:06 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkFSM'
 13. Slow 1200mV 85C Model Hold: 'clkFSM'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clkFSM'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clockregis'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clkFSM'
 28. Slow 1200mV 0C Model Hold: 'clkFSM'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clkFSM'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clockregis'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clkFSM'
 42. Fast 1200mV 0C Model Hold: 'clkFSM'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clkFSM'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clockregis'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Signal Integrity Metrics (Slow 1200mv 0c Model)
 58. Signal Integrity Metrics (Slow 1200mv 85c Model)
 59. Signal Integrity Metrics (Fast 1200mv 0c Model)
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; REC_PONT_FLUT                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clkFSM     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkFSM }     ;
; clockregis ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockregis } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 585.48 MHz ; 250.0 MHz       ; clkFSM     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clkFSM ; -2.579 ; -21.466           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clkFSM ; 0.440 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clkFSM     ; -3.000 ; -15.850                     ;
; clockregis ; -3.000 ; -13.280                     ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkFSM'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.579 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 3.162      ;
; -2.520 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 3.103      ;
; -2.464 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 3.096      ;
; -2.430 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 3.013      ;
; -2.386 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.969      ;
; -2.333 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.965      ;
; -2.301 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.884      ;
; -2.295 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.878      ;
; -2.291 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.923      ;
; -2.273 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.905      ;
; -2.270 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.853      ;
; -2.264 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.847      ;
; -2.260 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.892      ;
; -2.258 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.890      ;
; -2.253 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.885      ;
; -2.252 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.884      ;
; -2.237 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.820      ;
; -2.220 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.803      ;
; -2.173 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.805      ;
; -2.161 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.744      ;
; -2.156 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.788      ;
; -2.146 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.729      ;
; -2.144 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.776      ;
; -2.139 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.771      ;
; -2.096 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.728      ;
; -2.087 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.719      ;
; -2.079 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.662      ;
; -2.073 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.656      ;
; -2.068 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.700      ;
; -2.066 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.649      ;
; -2.035 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.618      ;
; -2.034 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.666      ;
; -2.001 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.584      ;
; -1.959 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.591      ;
; -1.955 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.538      ;
; -1.946 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.578      ;
; -1.926 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.509      ;
; -1.925 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.557      ;
; -1.924 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.556      ;
; -1.914 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.497      ;
; -1.896 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.479      ;
; -1.893 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.476      ;
; -1.862 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.445      ;
; -1.842 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.425      ;
; -1.840 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.472      ;
; -1.832 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.415      ;
; -1.829 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.461      ;
; -1.819 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.402      ;
; -1.808 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.391      ;
; -1.805 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.388      ;
; -1.802 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.385      ;
; -1.787 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.370      ;
; -1.738 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.370      ;
; -1.709 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.292      ;
; -1.699 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.282      ;
; -1.699 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.282      ;
; -1.625 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.208      ;
; -1.598 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.181      ;
; -1.584 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.167      ;
; -1.569 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.152      ;
; -1.559 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.142      ;
; -1.549 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.132      ;
; -1.542 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.125      ;
; -1.542 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.125      ;
; -1.532 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.115      ;
; -1.521 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.144      ; 2.153      ;
; -1.516 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.099      ;
; -1.516 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.099      ;
; -1.515 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 2.098      ;
; -1.396 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.979      ;
; -1.383 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.966      ;
; -1.377 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.960      ;
; -1.305 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.888      ;
; -1.275 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.858      ;
; -1.233 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.816      ;
; -1.216 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.799      ;
; -1.216 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.799      ;
; -0.975 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.095      ; 1.558      ;
; -0.708 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.675      ;
; -0.600 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.158     ; 1.460      ;
; -0.580 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.052     ; 1.546      ;
; -0.529 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.496      ;
; -0.528 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.052     ; 1.494      ;
; -0.471 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.052     ; 1.437      ;
; -0.466 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.158     ; 1.326      ;
; -0.423 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.158     ; 1.283      ;
; -0.369 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 1.000        ; -0.059     ; 1.328      ;
; -0.366 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.333      ;
; -0.341 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.059     ; 1.300      ;
; -0.180 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.147      ;
; -0.170 ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.137      ;
; -0.158 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.125      ;
; -0.122 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.089      ;
; -0.110 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 1.077      ;
; 0.029  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 0.938      ;
; 0.148  ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.051     ; 0.819      ;
; 0.241  ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.043     ; 0.734      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkFSM'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.043      ; 0.669      ;
; 0.470 ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.707      ;
; 0.621 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.858      ;
; 0.677 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.914      ;
; 0.735 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.972      ;
; 0.736 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.973      ;
; 0.750 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.987      ;
; 0.753 ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 0.990      ;
; 0.824 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.158      ; 1.168      ;
; 0.875 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.158      ; 1.219      ;
; 0.883 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.059      ; 1.128      ;
; 0.946 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 1.183      ;
; 0.986 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.059      ; 1.231      ;
; 1.068 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.052      ; 1.306      ;
; 1.069 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.052      ; 1.307      ;
; 1.104 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 1.341      ;
; 1.104 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.059      ; 1.349      ;
; 1.188 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.052      ; 1.426      ;
; 1.203 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.051      ; 1.440      ;
; 1.430 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.476      ;
; 1.433 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.479      ;
; 1.499 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.545      ;
; 1.520 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.566      ;
; 1.589 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.635      ;
; 1.590 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.636      ;
; 1.609 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.655      ;
; 1.621 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.667      ;
; 1.636 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.682      ;
; 1.652 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.698      ;
; 1.662 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.708      ;
; 1.666 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.712      ;
; 1.689 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.735      ;
; 1.693 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.739      ;
; 1.694 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.790      ;
; 1.704 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.750      ;
; 1.721 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.817      ;
; 1.726 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.772      ;
; 1.739 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.785      ;
; 1.743 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.839      ;
; 1.756 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.802      ;
; 1.762 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.808      ;
; 1.782 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.828      ;
; 1.807 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.853      ;
; 1.813 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.859      ;
; 1.817 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.863      ;
; 1.820 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.916      ;
; 1.825 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.871      ;
; 1.826 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.872      ;
; 1.845 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.891      ;
; 1.866 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.912      ;
; 1.878 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.924      ;
; 1.878 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.924      ;
; 1.901 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.997      ;
; 1.903 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 1.999      ;
; 1.940 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.036      ;
; 1.940 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.036      ;
; 1.942 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.038      ;
; 1.943 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.039      ;
; 1.944 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.990      ;
; 1.944 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.040      ;
; 1.950 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 1.996      ;
; 1.962 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.008      ;
; 1.963 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.059      ;
; 1.974 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.020      ;
; 1.982 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.028      ;
; 1.995 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.041      ;
; 2.001 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.047      ;
; 2.018 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.064      ;
; 2.019 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.115      ;
; 2.034 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.080      ;
; 2.048 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.144      ;
; 2.053 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.099      ;
; 2.060 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.106      ;
; 2.077 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.123      ;
; 2.079 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.175      ;
; 2.080 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.176      ;
; 2.086 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.132      ;
; 2.092 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.138      ;
; 2.114 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.160      ;
; 2.141 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.187      ;
; 2.142 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.238      ;
; 2.143 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.239      ;
; 2.154 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.250      ;
; 2.167 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.213      ;
; 2.170 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.266      ;
; 2.171 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.267      ;
; 2.191 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.287      ;
; 2.195 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.241      ;
; 2.203 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.249      ;
; 2.275 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.371      ;
; 2.317 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.363      ;
; 2.318 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.364      ;
; 2.325 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.330      ; 2.371      ;
; 2.366 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.380      ; 2.462      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkFSM'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkFSM ; Rise       ; clkFSM                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|o            ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|o            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clockregis'                                                                ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clockregis ; Rise       ; clockregis                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|o               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; entrada[*]  ; clockregis ; 1.784 ; 2.114 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; 1.479 ; 1.805 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; 1.270 ; 1.621 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; 0.936 ; 1.295 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; 1.279 ; 1.632 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; 1.217 ; 1.581 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; 1.248 ; 1.605 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; 1.784 ; 2.114 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; 0.928 ; 1.286 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; 2.836 ; 3.264 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; entrada[*]  ; clockregis ; -0.517 ; -0.862 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; -1.046 ; -1.360 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; -0.846 ; -1.183 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; -0.526 ; -0.870 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; -0.855 ; -1.194 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; -0.795 ; -1.145 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; -0.824 ; -1.168 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; -1.339 ; -1.657 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; -0.517 ; -0.862 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; -2.472 ; -2.884 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ledg        ; clkFSM     ; 9.396  ; 9.563  ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 13.356 ; 13.284 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 16.711 ; 16.489 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 16.711 ; 16.489 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 14.105 ; 14.168 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 13.550 ; 13.594 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 10.758 ; 10.647 ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 11.396 ; 11.515 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 15.432 ; 15.511 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 14.582 ; 14.493 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ledg        ; clkFSM     ; 9.065  ; 9.223  ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 12.865 ; 12.795 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 8.539  ; 8.494  ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 14.060 ; 13.922 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 12.236 ; 12.273 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 11.769 ; 11.715 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 9.052  ; 9.033  ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 8.539  ; 8.494  ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 12.466 ; 12.386 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 10.891 ; 10.787 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 652.32 MHz ; 250.0 MHz       ; clkFSM     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clkFSM ; -2.307 ; -19.208          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clkFSM ; 0.387 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clkFSM     ; -3.000 ; -15.850                    ;
; clockregis ; -3.000 ; -13.280                    ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkFSM'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.307 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.878      ;
; -2.222 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.793      ;
; -2.215 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.829      ;
; -2.158 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.729      ;
; -2.145 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.716      ;
; -2.093 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.707      ;
; -2.054 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.668      ;
; -2.047 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.618      ;
; -2.046 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.617      ;
; -2.042 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.656      ;
; -2.031 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.645      ;
; -2.029 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.643      ;
; -2.028 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.642      ;
; -2.013 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.584      ;
; -2.002 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.573      ;
; -1.998 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.612      ;
; -1.996 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.567      ;
; -1.990 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.561      ;
; -1.962 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.576      ;
; -1.950 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.564      ;
; -1.940 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.511      ;
; -1.935 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.549      ;
; -1.915 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.529      ;
; -1.914 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.485      ;
; -1.886 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.500      ;
; -1.872 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.486      ;
; -1.865 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.436      ;
; -1.859 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.473      ;
; -1.852 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.423      ;
; -1.850 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.421      ;
; -1.849 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.420      ;
; -1.832 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.446      ;
; -1.788 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.359      ;
; -1.782 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.396      ;
; -1.773 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.387      ;
; -1.755 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.369      ;
; -1.746 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.317      ;
; -1.734 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.348      ;
; -1.712 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.283      ;
; -1.709 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.280      ;
; -1.702 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.273      ;
; -1.702 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.273      ;
; -1.667 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.238      ;
; -1.644 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.258      ;
; -1.626 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.197      ;
; -1.617 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.231      ;
; -1.608 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.179      ;
; -1.608 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.179      ;
; -1.607 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.178      ;
; -1.595 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.166      ;
; -1.594 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.165      ;
; -1.571 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.142      ;
; -1.535 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.149      ;
; -1.489 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.060      ;
; -1.483 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.054      ;
; -1.477 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.048      ;
; -1.454 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 2.025      ;
; -1.421 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.992      ;
; -1.420 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.991      ;
; -1.404 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.975      ;
; -1.392 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.125      ; 2.006      ;
; -1.352 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.923      ;
; -1.344 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.915      ;
; -1.340 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.911      ;
; -1.335 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.906      ;
; -1.334 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.905      ;
; -1.323 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.894      ;
; -1.320 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.891      ;
; -1.310 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.881      ;
; -1.202 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.773      ;
; -1.202 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.773      ;
; -1.189 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.760      ;
; -1.138 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.709      ;
; -1.126 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.697      ;
; -1.065 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.636      ;
; -1.048 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.619      ;
; -1.047 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.618      ;
; -0.851 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.082      ; 1.422      ;
; -0.533 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.506      ;
; -0.435 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.141     ; 1.313      ;
; -0.417 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.390      ;
; -0.370 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.343      ;
; -0.368 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.341      ;
; -0.318 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.141     ; 1.196      ;
; -0.316 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.289      ;
; -0.268 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.141     ; 1.146      ;
; -0.230 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.203      ;
; -0.229 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 1.000        ; -0.053     ; 1.195      ;
; -0.223 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.053     ; 1.189      ;
; -0.056 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.029      ;
; -0.055 ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.028      ;
; -0.038 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 1.011      ;
; -0.006 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 0.979      ;
; 0.008  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 0.965      ;
; 0.136  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 0.837      ;
; 0.229  ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.046     ; 0.744      ;
; 0.321  ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.039     ; 0.659      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkFSM'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.039      ; 0.597      ;
; 0.425 ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.642      ;
; 0.573 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.790      ;
; 0.618 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.835      ;
; 0.670 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.887      ;
; 0.674 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.891      ;
; 0.686 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.903      ;
; 0.690 ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 0.907      ;
; 0.764 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.141      ; 1.076      ;
; 0.797 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.141      ; 1.109      ;
; 0.816 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.053      ; 1.040      ;
; 0.870 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.087      ;
; 0.904 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.053      ; 1.128      ;
; 0.979 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.196      ;
; 0.983 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.200      ;
; 1.013 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.230      ;
; 1.023 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.053      ; 1.247      ;
; 1.098 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.315      ;
; 1.099 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.046      ; 1.316      ;
; 1.346 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.339      ;
; 1.373 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.366      ;
; 1.416 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.409      ;
; 1.441 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.434      ;
; 1.515 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.508      ;
; 1.519 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.512      ;
; 1.538 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.531      ;
; 1.539 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.532      ;
; 1.546 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.539      ;
; 1.558 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.551      ;
; 1.564 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.557      ;
; 1.574 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.567      ;
; 1.585 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.623      ;
; 1.590 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.583      ;
; 1.592 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.585      ;
; 1.595 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.588      ;
; 1.633 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.671      ;
; 1.642 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.680      ;
; 1.643 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.636      ;
; 1.647 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.640      ;
; 1.650 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.643      ;
; 1.672 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.665      ;
; 1.681 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.674      ;
; 1.711 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.704      ;
; 1.716 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.754      ;
; 1.719 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.712      ;
; 1.726 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.719      ;
; 1.728 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.721      ;
; 1.733 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.726      ;
; 1.737 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.730      ;
; 1.749 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.742      ;
; 1.756 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.749      ;
; 1.772 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.810      ;
; 1.773 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.811      ;
; 1.780 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.818      ;
; 1.782 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.775      ;
; 1.782 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.820      ;
; 1.813 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.806      ;
; 1.820 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.858      ;
; 1.821 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.859      ;
; 1.824 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.817      ;
; 1.830 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.868      ;
; 1.831 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.824      ;
; 1.836 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.874      ;
; 1.861 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.854      ;
; 1.864 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.857      ;
; 1.869 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.862      ;
; 1.880 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.918      ;
; 1.887 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.880      ;
; 1.887 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.880      ;
; 1.903 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.896      ;
; 1.913 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.906      ;
; 1.920 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.958      ;
; 1.944 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.937      ;
; 1.950 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 1.988      ;
; 1.955 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.948      ;
; 1.967 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.005      ;
; 1.968 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.961      ;
; 1.968 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.006      ;
; 1.970 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.963      ;
; 1.977 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.970      ;
; 1.983 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 1.976      ;
; 2.005 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.043      ;
; 2.015 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.053      ;
; 2.019 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.012      ;
; 2.021 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.059      ;
; 2.031 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.024      ;
; 2.033 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.071      ;
; 2.054 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.047      ;
; 2.059 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.097      ;
; 2.109 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.147      ;
; 2.136 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.129      ;
; 2.142 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.135      ;
; 2.193 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.292      ; 2.186      ;
; 2.229 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.337      ; 2.267      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkFSM'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkFSM ; Rise       ; clkFSM                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; 0.297  ; 0.483        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; 0.297  ; 0.483        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; 0.297  ; 0.483        ; 0.186          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; 0.303  ; 0.521        ; 0.218          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|o            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|o            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clockregis'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clockregis ; Rise       ; clockregis                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|o               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; entrada[*]  ; clockregis ; 1.570 ; 1.780 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; 1.279 ; 1.502 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; 1.083 ; 1.338 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; 0.775 ; 1.044 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; 1.092 ; 1.347 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; 1.035 ; 1.304 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; 1.066 ; 1.323 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; 1.570 ; 1.780 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; 0.766 ; 1.035 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; 2.552 ; 2.798 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; entrada[*]  ; clockregis ; -0.402 ; -0.658 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; -0.895 ; -1.107 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; -0.706 ; -0.949 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; -0.411 ; -0.667 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; -0.715 ; -0.958 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; -0.660 ; -0.916 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; -0.690 ; -0.934 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; -1.174 ; -1.374 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; -0.402 ; -0.658 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; -2.227 ; -2.464 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ledg        ; clkFSM     ; 8.540  ; 8.580  ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 12.262 ; 11.956 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 15.435 ; 14.891 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 15.435 ; 14.891 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 12.760 ; 12.758 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 12.381 ; 12.285 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 9.839  ; 9.535  ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 10.272 ; 10.434 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 13.966 ; 13.982 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 13.329 ; 13.125 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ledg        ; clkFSM     ; 8.221  ; 8.258  ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 11.794 ; 11.499 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 7.702  ; 7.635  ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 12.944 ; 12.490 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 11.110 ; 10.953 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 10.764 ; 10.510 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 8.207  ; 8.098  ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 7.702  ; 7.635  ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 11.294 ; 11.090 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 9.920  ; 9.691  ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clkFSM ; -0.677 ; -4.828           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clkFSM ; 0.199 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clkFSM     ; -3.000 ; -15.231                    ;
; clockregis ; -3.000 ; -11.496                    ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkFSM'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.677 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.497      ;
; -0.656 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.476      ;
; -0.633 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.453      ;
; -0.607 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.457      ;
; -0.583 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.433      ;
; -0.574 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.424      ;
; -0.563 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.383      ;
; -0.559 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.379      ;
; -0.556 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.376      ;
; -0.555 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.375      ;
; -0.550 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.370      ;
; -0.549 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.399      ;
; -0.545 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.365      ;
; -0.530 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.380      ;
; -0.530 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.380      ;
; -0.528 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.348      ;
; -0.525 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.375      ;
; -0.518 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.368      ;
; -0.497 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.347      ;
; -0.495 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.315      ;
; -0.480 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.330      ;
; -0.480 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.330      ;
; -0.475 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.325      ;
; -0.459 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.279      ;
; -0.455 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.275      ;
; -0.449 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.269      ;
; -0.448 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.268      ;
; -0.442 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.292      ;
; -0.435 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.285      ;
; -0.426 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.246      ;
; -0.414 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.234      ;
; -0.402 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.222      ;
; -0.398 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.248      ;
; -0.393 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.243      ;
; -0.390 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.240      ;
; -0.386 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.206      ;
; -0.367 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.187      ;
; -0.366 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.216      ;
; -0.365 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.185      ;
; -0.363 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.183      ;
; -0.356 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.176      ;
; -0.353 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.203      ;
; -0.348 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.198      ;
; -0.344 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.164      ;
; -0.343 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.193      ;
; -0.339 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.159      ;
; -0.338 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.188      ;
; -0.337 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.157      ;
; -0.332 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.152      ;
; -0.331 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.151      ;
; -0.321 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.171      ;
; -0.300 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.120      ;
; -0.295 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.115      ;
; -0.291 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.111      ;
; -0.287 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.107      ;
; -0.277 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.097      ;
; -0.255 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.075      ;
; -0.232 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.052      ;
; -0.228 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.048      ;
; -0.224 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.044      ;
; -0.222 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.042      ;
; -0.221 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.041      ;
; -0.220 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; 0.500        ; 0.373      ; 1.070      ;
; -0.218 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.038      ;
; -0.217 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.037      ;
; -0.208 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.028      ;
; -0.202 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.022      ;
; -0.202 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.022      ;
; -0.184 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 1.004      ;
; -0.140 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.960      ;
; -0.130 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.950      ;
; -0.128 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.948      ;
; -0.096 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.916      ;
; -0.084 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.904      ;
; -0.063 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.883      ;
; -0.057 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.877      ;
; -0.056 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.876      ;
; 0.070  ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; 0.500        ; 0.343      ; 0.750      ;
; 0.180  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.798      ;
; 0.216  ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.091     ; 0.700      ;
; 0.233  ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.745      ;
; 0.261  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.717      ;
; 0.261  ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.717      ;
; 0.271  ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.091     ; 0.645      ;
; 0.287  ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.691      ;
; 0.296  ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.091     ; 0.620      ;
; 0.331  ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 1.000        ; -0.030     ; 0.646      ;
; 0.342  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.636      ;
; 0.351  ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 1.000        ; -0.030     ; 0.626      ;
; 0.429  ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.549      ;
; 0.433  ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.545      ;
; 0.445  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.533      ;
; 0.461  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.517      ;
; 0.461  ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.517      ;
; 0.525  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.453      ;
; 0.598  ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 1.000        ; -0.029     ; 0.380      ;
; 0.633  ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 1.000        ; -0.024     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkFSM'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.024      ; 0.307      ;
; 0.215 ; minhaFSM:inst5|current.s9 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.328      ;
; 0.270 ; minhaFSM:inst5|current.s6 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.383      ;
; 0.307 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s6 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.420      ;
; 0.334 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.447      ;
; 0.337 ; minhaFSM:inst5|current.s7 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.450      ;
; 0.342 ; minhaFSM:inst5|current.s5 ; minhaFSM:inst5|current.s7 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.455      ;
; 0.345 ; minhaFSM:inst5|current.s8 ; minhaFSM:inst5|current.s0 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.458      ;
; 0.353 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s1 ; clkFSM       ; clkFSM      ; 0.000        ; 0.091      ; 0.528      ;
; 0.370 ; minhaFSM:inst5|current.s0 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.091      ; 0.545      ;
; 0.398 ; minhaFSM:inst5|current.s3 ; minhaFSM:inst5|current.s4 ; clkFSM       ; clkFSM      ; 0.000        ; 0.030      ; 0.512      ;
; 0.426 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s5 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.539      ;
; 0.437 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.030      ; 0.551      ;
; 0.482 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s3 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.595      ;
; 0.484 ; minhaFSM:inst5|current.s1 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.597      ;
; 0.487 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.030      ; 0.601      ;
; 0.500 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s9 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.613      ;
; 0.528 ; minhaFSM:inst5|current.s2 ; minhaFSM:inst5|current.s2 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.641      ;
; 0.548 ; minhaFSM:inst5|current.s4 ; minhaFSM:inst5|current.s8 ; clkFSM       ; clkFSM      ; 0.000        ; 0.029      ; 0.661      ;
; 0.585 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.670      ;
; 0.600 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.685      ;
; 0.617 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.702      ;
; 0.639 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.724      ;
; 0.669 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.754      ;
; 0.672 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.757      ;
; 0.674 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.759      ;
; 0.679 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.764      ;
; 0.683 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.768      ;
; 0.686 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.771      ;
; 0.696 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.781      ;
; 0.712 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.828      ;
; 0.717 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.802      ;
; 0.717 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.802      ;
; 0.725 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.810      ;
; 0.728 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.813      ;
; 0.731 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.816      ;
; 0.734 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.819      ;
; 0.738 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.823      ;
; 0.742 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.858      ;
; 0.750 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.866      ;
; 0.750 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.835      ;
; 0.754 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.870      ;
; 0.768 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.853      ;
; 0.773 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.858      ;
; 0.775 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.860      ;
; 0.775 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.860      ;
; 0.778 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.863      ;
; 0.780 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.865      ;
; 0.787 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.872      ;
; 0.788 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.904      ;
; 0.795 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.880      ;
; 0.797 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.913      ;
; 0.802 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.918      ;
; 0.805 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.921      ;
; 0.809 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.894      ;
; 0.811 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.896      ;
; 0.811 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.927      ;
; 0.814 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.930      ;
; 0.816 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.932      ;
; 0.822 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.938      ;
; 0.831 ; registrador:inst1|q[6]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.916      ;
; 0.834 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.919      ;
; 0.835 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.920      ;
; 0.839 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s4 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.924      ;
; 0.851 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.936      ;
; 0.853 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.938      ;
; 0.856 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.972      ;
; 0.856 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.972      ;
; 0.857 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.973      ;
; 0.870 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 0.986      ;
; 0.873 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.958      ;
; 0.878 ; registrador:inst1|q[3]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.963      ;
; 0.881 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.966      ;
; 0.883 ; registrador:inst1|q[7]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.968      ;
; 0.890 ; registrador:inst1|q[0]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.006      ;
; 0.896 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.012      ;
; 0.898 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.983      ;
; 0.900 ; registrador:inst1|q[5]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.985      ;
; 0.900 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.985      ;
; 0.903 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.019      ;
; 0.903 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s6 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 0.988      ;
; 0.917 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.033      ;
; 0.922 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.007      ;
; 0.931 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s9 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.016      ;
; 0.945 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s7 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.030      ;
; 0.963 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.048      ;
; 0.964 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s5 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.049      ;
; 0.967 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s1 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.083      ;
; 0.968 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s3 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.084      ;
; 0.968 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.084      ;
; 0.987 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.072      ;
; 1.003 ; registrador:inst1|q[1]    ; minhaFSM:inst5|current.s0 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.088      ;
; 1.015 ; registrador:inst1|q[2]    ; minhaFSM:inst5|current.s2 ; clockregis   ; clkFSM      ; -0.500       ; 0.502      ; 1.131      ;
; 1.039 ; registrador:inst1|q[4]    ; minhaFSM:inst5|current.s8 ; clockregis   ; clkFSM      ; -0.500       ; 0.471      ; 1.124      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkFSM'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkFSM ; Rise       ; clkFSM                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; -0.228 ; -0.012       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; -0.228 ; -0.012       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; -0.228 ; -0.012       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; -0.218 ; -0.002       ; 0.216          ; High Pulse Width ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFSM ; Rise       ; clkFSM~input|i            ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s0 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s4 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s5 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s6 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s7 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s8 ;
; 0.816  ; 1.000        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s9 ;
; 0.825  ; 1.009        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s1 ;
; 0.825  ; 1.009        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s2 ;
; 0.825  ; 1.009        ; 0.184          ; Low Pulse Width  ; clkFSM ; Fall       ; minhaFSM:inst5|current.s3 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; clkFSM~input|o            ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s0|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s4|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s5|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s6|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s7|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s8|clk      ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s9|clk      ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s1|clk      ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s2|clk      ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; clkFSM ; Rise       ; inst5|current.s3|clk      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clockregis'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clockregis ; Rise       ; clockregis                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockregis ; Rise       ; clockregis~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[0]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[1]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[2]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[3]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[4]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[5]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[6]           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clockregis ; Rise       ; registrador:inst1|q[7]           ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; clockregis~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[0]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[1]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[2]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[3]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[4]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[5]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[6]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clockregis ; Rise       ; inst1|q[7]|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; entrada[*]  ; clockregis ; 0.841 ; 1.439 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; 0.679 ; 1.255 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; 0.584 ; 1.155 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; 0.426 ; 0.972 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; 0.592 ; 1.165 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; 0.570 ; 1.137 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; 0.580 ; 1.149 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; 0.841 ; 1.439 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; 0.416 ; 0.963 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; 1.354 ; 2.034 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; entrada[*]  ; clockregis ; -0.209 ; -0.750 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; -0.462 ; -1.032 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; -0.370 ; -0.935 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; -0.218 ; -0.760 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; -0.378 ; -0.945 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; -0.357 ; -0.917 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; -0.366 ; -0.929 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; -0.617 ; -1.208 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; -0.209 ; -0.750 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; -1.165 ; -1.836 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ledg        ; clkFSM     ; 5.265 ; 5.523 ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 7.207 ; 7.672 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 8.479 ; 8.984 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 8.479 ; 8.984 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 7.536 ; 7.689 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 6.994 ; 7.189 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 5.446 ; 5.718 ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 5.928 ; 5.966 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 8.187 ; 8.404 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 7.497 ; 7.799 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ledg        ; clkFSM     ; 5.091 ; 5.340 ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 6.956 ; 7.402 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 4.495 ; 4.562 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 7.167 ; 7.689 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 6.477 ; 6.796 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 6.044 ; 6.307 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 4.650 ; 4.800 ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 4.495 ; 4.562 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 6.699 ; 6.941 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 5.639 ; 5.936 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.579  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  clkFSM          ; -2.579  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  clockregis      ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21.466 ; 0.0   ; 0.0      ; 0.0     ; -29.13              ;
;  clkFSM          ; -21.466 ; 0.000 ; N/A      ; N/A     ; -15.850             ;
;  clockregis      ; N/A     ; N/A   ; N/A      ; N/A     ; -13.280             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; entrada[*]  ; clockregis ; 1.784 ; 2.114 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; 1.479 ; 1.805 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; 1.270 ; 1.621 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; 0.936 ; 1.295 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; 1.279 ; 1.632 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; 1.217 ; 1.581 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; 1.248 ; 1.605 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; 1.784 ; 2.114 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; 0.928 ; 1.286 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; 2.836 ; 3.264 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; entrada[*]  ; clockregis ; -0.209 ; -0.658 ; Rise       ; clockregis      ;
;  entrada[0] ; clockregis ; -0.462 ; -1.032 ; Rise       ; clockregis      ;
;  entrada[1] ; clockregis ; -0.370 ; -0.935 ; Rise       ; clockregis      ;
;  entrada[2] ; clockregis ; -0.218 ; -0.667 ; Rise       ; clockregis      ;
;  entrada[3] ; clockregis ; -0.378 ; -0.945 ; Rise       ; clockregis      ;
;  entrada[4] ; clockregis ; -0.357 ; -0.916 ; Rise       ; clockregis      ;
;  entrada[5] ; clockregis ; -0.366 ; -0.929 ; Rise       ; clockregis      ;
;  entrada[6] ; clockregis ; -0.617 ; -1.208 ; Rise       ; clockregis      ;
;  entrada[7] ; clockregis ; -0.209 ; -0.658 ; Rise       ; clockregis      ;
; loadregis   ; clockregis ; -1.165 ; -1.836 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ledg        ; clkFSM     ; 9.396  ; 9.563  ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 13.356 ; 13.284 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 16.711 ; 16.489 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 16.711 ; 16.489 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 14.105 ; 14.168 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 13.550 ; 13.594 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 10.758 ; 10.647 ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 11.396 ; 11.515 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 15.432 ; 15.511 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 14.582 ; 14.493 ; Rise       ; clockregis      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ledg        ; clkFSM     ; 5.091 ; 5.340 ; Fall       ; clkFSM          ;
; ledr        ; clkFSM     ; 6.956 ; 7.402 ; Fall       ; clkFSM          ;
; display[*]  ; clockregis ; 4.495 ; 4.562 ; Rise       ; clockregis      ;
;  display[0] ; clockregis ; 7.167 ; 7.689 ; Rise       ; clockregis      ;
;  display[1] ; clockregis ; 6.477 ; 6.796 ; Rise       ; clockregis      ;
;  display[2] ; clockregis ; 6.044 ; 6.307 ; Rise       ; clockregis      ;
;  display[3] ; clockregis ; 4.650 ; 4.800 ; Rise       ; clockregis      ;
;  display[4] ; clockregis ; 4.495 ; 4.562 ; Rise       ; clockregis      ;
;  display[5] ; clockregis ; 6.699 ; 6.941 ; Rise       ; clockregis      ;
;  display[6] ; clockregis ; 5.639 ; 5.936 ; Rise       ; clockregis      ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ledr          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledg          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clkFSM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clockregis              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadregis               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ledr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ledg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ledr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ledg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ledr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ledg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkFSM     ; clkFSM   ; 0        ; 0        ; 0        ; 25       ;
; clockregis ; clkFSM   ; 0        ; 0        ; 202      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkFSM     ; clkFSM   ; 0        ; 0        ; 0        ; 25       ;
; clockregis ; clkFSM   ; 0        ; 0        ; 202      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 29 15:51:56 2017
Info: Command: quartus_sta REC_PONT_FLUT -c REC_PONT_FLUT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'REC_PONT_FLUT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkFSM clkFSM
    Info (332105): create_clock -period 1.000 -name clockregis clockregis
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.579       -21.466 clkFSM 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clkFSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.850 clkFSM 
    Info (332119):    -3.000       -13.280 clockregis 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.307       -19.208 clkFSM 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clkFSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.850 clkFSM 
    Info (332119):    -3.000       -13.280 clockregis 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.677        -4.828 clkFSM 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.199         0.000 clkFSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.231 clkFSM 
    Info (332119):    -3.000       -11.496 clockregis 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Fri Sep 29 15:52:06 2017
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


