# 用scala写一个基本五级流水线CPU(十)小结
ctime:2020-07-19 14:27:30 +0900|1595136450

标签（空格分隔）： 技术 硬件

---

目前SimpleCPU实现了：

- 基本的五级流水线
- MIPS32大部分指令，并解决了各个指令相关的冒险
- CP0异常处理、部分寄存器

下一步计划：

- 实现指令缓存以及数据缓存
- 实现与外部RAM通信的总线，如AXI等
- 跳船，转移到RISC-V指令集（移除一些累赘功能，如分支延时槽等）
- 加长流水线级数
- 双发射

不过由于目前手头没有FPGA，实现总线以及缓存动力实在不足。最近几天只大概实现了一下CP0，可能已经进入我的日常项目倦怠期了，
下一步感觉就是弃坑了。我果然还是逃不出这个周期律阿。

而且月底马上要交JUSST的结业论文了，各种实验都还没做，论文还没开始写，PPT也没做，最近真的要开始搞了。所以
简单总结了一下目前的进度，估计下一次进度再开已经得到我回国之后了吧。不过回国之后也要开始做做我毕设的实验了，
说不定这个项目只能实现到这了。唉，还是有点惆怅。



