{"Nomor": 5327, "Judul": "PERANCANGAN DAN SIMULASI VHDL RISC  PROCESSOR ELEMENT UNTUK ARSITEKTUR  PARALEL PENGOLAHAN CITRA LAPCAM", "Abstrak": "Abstrak : \nSebuah konsep bare arsitektur paralel untuk pengolahan citra telah secara sukses dikembangkan. Arsitektur ini dinamakan LAPCAM (Linear Array of Processor with Content Addressable Memory). \nLAPCAM mempunyai tiga komponen utama: Processor Element (PE), Multi-mode Access Memory (MAM) dan Orthogonal Addressable Crossbar (OAC). Dengan diketemukannya jenis memori MAM dan jenis jaringan interkoneksi OAC yang baru, menjadikan arsitektur ini mempunyai feature yang optimal antara jumlah Processor Element (PE) dan kecepatan eksekusinya. \nDalam tesis ini akan dibahas secara rinci:  \n1. Disain sebuah Processor Element RISC untuk arsitektur LAPCAM.  \n2. Mengembangkan disain ini dalam bahasa VHDL (VHSIC Hardware Description Language).  \n3. Memverifikasi disain secara simulasi, menggunakan Software Max+Plus II dari ALTERA.  \n4. Mengevaluasi basil simulasi.", "Daftar File": {"2002_TS_PP_HARTONO_1.pdf": "https://digilib.itb.ac.id/gdl/download/6414"}, "Penulis": "R. Wahyu Tri Hartono", "Kontributor / Dosen Pembimbing": ["Pembimbing 1 :Kuspriyanto,DR.Ir. Pembimbing 2 :Eril Mozef,Dr.MS.,DEA. Scan :Neneng  (2006-04-19)"], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "", "Sumber": "", "Staf Input/Edit": "Irwan Sofiyan", "File": "1 file", "Tanggal Input": "19 Apr 2006"}