# 13/Feb/2024
## Evaluación escogida
- 20 % Proyecto Final 
- 20% Exposición
- 30% Asistencia
- 30% Reportes/Entregables

### Practicas
- Matlab
- Uso de FPGA solo 2 ocaciones
- Reportes
	- Formato libre
	- Entregas en Teams
	- 1 Reporte por equipo
	- vhdl o verilog
----
# 15/Feb/2024
## Señal
Parametro varia con ek tiempo, espacio u otras variables.

## ASIC
Circuito integrado aplicacion especifico

## FPGA
Arreglo de compuertas programadas en campo
*Fotos con cons, presentación en teams*

----
# 19/Feb/2024
Fotos

---
# 22/Feb/2024
## Señal
Presentación hasta Teorema de muestreo

---
# 26/Feb/2024
![[Procesamiento26-02-2024_18.47.13.excalidraw]]
