---
layout: post
title:  "Overview"
date:   2023-10-04 19:31:29 +0900
categories: Process
order: 14
---

일단 웨이퍼를 만든다.

그다음, 단계마다 6가지 공정중 일부를 시행해서 웨이퍼 위에 원하는 소자들을 만든다.
소자를 만드는 과정은, 그림을 그리고 뭔가를 쌓고 하는거다.

세정
증착
리소그래피
에칭
이온주입 열처리
평탄화

예를 들어, 알루미늄 배선을 할 때에는 이 6개 공정중 세정 증착 리소그래피 에칭을 시행해서 배선을 한다.


Feol: 웨이퍼에 트랜지스터 형성
Beol: 웨이퍼 위에 배선

옛날에는 와이어본딩을 손으로 했었다.

웨이퍼 실어나르는게 쉬워져서, 전공정 후공정이 다른 곳에서 이루어진다.





첨단 로직은 공정의 70%가 배선이다.
여러 층을 쌓는다.

Feol: n, p diffusion을 만들어야 한다.
그래서 1000도 정도를 쓴다.

Beol: 배선에 쓰이는 알루미늄이 500도에서 녹는다.
그래수 400~450도정도 쓴다.

왜 ge-> si? 구하기 쉽고, sio2가 안정적이라서
Ge가 si보다 에너지 밴드갭이 작아서
밴드갭이 클수록 열에 대한 전기적 성질이 안정하다.

다결정 실리콘 막대기 만들때, siemens법이라는 방식이 있다.
Si 를 HSiCl3가스로 만들었다가 si막대기로 만든다.

단결정 웨이퍼 제작은 초크랄스키법과 플로팅존 법이 있다.

LSI에는 초크랄스키법 웨이퍼, 파워반도체 웨이퍼에는 플로팅존법 웨이퍼를 쓴다.

초크랄스키법은 웨이퍼 지름이 커야 하고, 플로팅존법은 그럴 필요 없기 때문이다.

LSI에서는 (100) 웨이퍼를 쓴다.

귿데 최근에는 전자 모빌리티를 늘리기 위해 실리콘 결정에 변형(일그러짐, 뒤틀림)을 넣기 위해 SiGe를 쓰게 됐다.

탄소는 다이아몬드, 그라파이트, 탄소나노튜브 등 구조가 있는데, 탄소나노튜브를 lsi 채널과 배선에 쓰려는 연구도 있다.

파티클: 웨이퍼 위 미세 입자

웨이퍼 위에 파티클이 있으면 배선하다가 단선이 생길 수도 있고, 형태 불량이 생길수도 있다.

파티클이 없도록 만들어둔 곳이 클린룸이다


후공정:
칩 완성 - probing - back grind - (웨이퍼상태)
Dicing - die bonding - wire bonding - (다이 상태)
Molding - marking,forming - 출하 검사 (패키지상태)

웨이퍼, 다이 상태는 클린룸 상태에서, 패키지상태는 특별한 조건 없음

스케일링 법칙?

코어 메모리: 페라이트 자기특성 이용한 메모리
반도체메모리가 주류가 되기 전에 쓰던거다

전세계 어느 반도체 파운드리든, ASML이라는 네덜란드 촌구석 회사에서 만든 EUV 장비라는걸 사용한다.
요즘 쓰이는 EUV 장비는 하나에 3천억 정도 하고,
차기 장비는 5천억 정도 할 예정이라고 한다.

그런데, 하이닉스도 EUV 장비를 쓰고 삼성전자도 EUV 장비를 쓰는데 수율은 삼성전자가 더 좋다. 결국 같은 장비를 어떻게 운용하는지가 곧 기술이다.

예를 들어 인텔과 tsmc의 fab은 단층 fab이지만
삼성전자의 fab은 크고 아름다운 복층이다.
이런 식으로 다들 조금씩 다르다.
삼성전자는 이 복층 fab에서, 지난달부터 tsmc보다 빠르게 3나노 공정 양산을 시작했다.

*fab = fabrication facility

IT인프라그룹이 이런거 하는거다. 생산 라인을 어떻게 관리할지, 장비를 어떻게 운용할지, 불량품은 어떻게 찾을지 이런거 한다.

삼성전자에서는 이런 업무들을 APC, FDC 2가지로 분류한다.

1\. APC : Advanced Process Control

같은 장비를 사용해서 같은 회로를 그려도,
장비 제어 기술이 딸리면 시간이 더 오래 걸린다.
그래서 어떤 회사는 하루에 웨이퍼 5천장 찍어내는데 어떤 회사는 5백장 찍어내는거다.

게다가 제어 기술 요구 수준이 상당히 높아서 연구가 많이 필요하다.
웨이퍼가 한반도라면 오차 허용 영역은 500원짜리 동전 정도다.

낸드플래시 메모리 만드는 경우에도, 층 하나 쌓으려면 파라미터 몇천개를 제어해야 한다고 한다. 근데 이걸 수백층 쌓아야 한다.

이 복잡한 행동을 하기 위해서는 당연히 공정 모델링을 잘 해야 한다.

미분방정식으로 모델링하기도 하지만,
그렇게 하면 너무 복잡해져서 보통 선형대수에서 배운 linearization이나 인공지능을 써서 모델링한다고 한다.

이렇게 모델링이 끝나면 Digital twin concept로 먼저 시뮬레이션을 해보고 제어를 시작한다.

*digital twin = 프로그램으로 현실이랑 똑같은 상황 만들어놓고 시뮬레이션 해보는 것

제어 알고리즘의 예시로 F-14와 F-35를 언급하셨다.

F-14는 탑건1,2에 나오듯 파일럿이 페달밟고 손잡이 올리고 이것저것 해야 3차원 기동이 되는데,

F-35는 그동안 파일럿들이 해온 온갖 페달, 손잡이 조작들을 알고리즘화 해서 편하고 부드럽게 3차원 기동이 가능하게 한다.

2\. FDC : Fault Detection and Classification

반도체 공정 하면 다들 8대공정을 떠올리고, 틀린 말은 아니지만 실제로 행해지는 step들은 1000개쯤 된다.

이 step 하나마다 파라미터 몇천개를 제어해줘야 하기 때문에,
깨끗한 웨이퍼 하나를 넣어서 거기에 반도체가 다 그려지기까지는 2달정도가 걸린다.

즉, 2달동안 웨이퍼에 그림그렸는데 확인해보니 잘못그려졌으면 2달 날리는거다.

이런 끔찍한 일을 방지하려면 중간중간 에러가 발생했는지 확인해줘야 한다. 예를 들어 10일차에 에러를 확인하면 나머지 50일은 날리지 않을 수 있다.

근데 중간에 에러 찾는게 생각만큼 쉬운 일이 아니다.
완성품을 보면 제대로 됐는지 망했는지 바로 알 수 있지만,
중간에 봐서는 이게 맞는지 아닌지 확인하기 어렵다고 한다.

그래서, 중간중간 웨이퍼 사진을 찍어서 그 이미지들로 머신러닝을 한다. 그렇게 학습된 모델로 에러를 찾아낸다.

물론 이 방법도 문제가 있다. 반도체 생산라인 하나당 하루에 10테라바이트씩 데이터가 쌓여서 감당이 안된다.

그렇기에 여러가지 다양한 방법으로 에러를 사전에 포착하려 한다.


Layout에서 Active를 깔지 않은 공간은 모두 STI로 채워진다.

CMP 공정에서, Dense pattern(Active가 dense하게 깔린 곳)과 sparse pattern(Active가 sparse하게 깔린 곳)이 깎이는 정도가 다르다.
Dense pattern이 있는 곳은 잘 안깎여서 STI가 높게 남아있고, Sparse Pattern이 있는 곳은 잘 깎여서 STI가 낮게 남아있다.

STI가 높으면 그 사이에 있는 MOSFET의 gate L이 늘어나고,
STI가 낮으면 gate L이 줄어든다.
polysilicon이 높은곳에서 낮은곳으로 흘러내려서 그렇다.

결국 active dummy pattern이 없으면
STI가 많이 깎여
STI가 낮아져서
gate L이 줄어들어 |Vth|가 변한다.

이때 L이 줄어들면 |Vth|가 줄어드는 트랜지스터였다면, 결국 dummy pattern이 없어서 |Vth|가 줄어 leakage가 늘어나는 상황이 된다.
감소한 |Vth|에 의한 leakage가 유의미하게 안보이더라도, 온도를 높여보면 leakage가 엄청나게 발생할 수도 있다.

그러니, 중요한 트랜지스터 옆에는 꼭 dummy pattern을 넣어줘야 한다. 그래야 L이 영향을 안받고 |Vth|가 제대로 나온다.



Multi랑 finger는 섞어 쓰면 안된다.
STI Stress때문에 소자 특성이 달라진다.

multi는 STI stress를 모두 균등하게 받지만,
finger는 가운데랑 끄트머리에 가해지는 STI Stress가 다르다.

