/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> AMDGPUInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "v_movrelsd_2_b32, \0"
  /* 19 */ "v_movreld_b32, \0"
  /* 35 */ "v_movrelsd_b32, \0"
  /* 52 */ "v_cmp_ge_f32 vcc, \0"
  /* 71 */ "v_cmpx_ge_f32 vcc, \0"
  /* 91 */ "v_cmp_nge_f32 vcc, \0"
  /* 111 */ "v_cmpx_nge_f32 vcc, \0"
  /* 132 */ "v_cmp_le_f32 vcc, \0"
  /* 151 */ "v_cmpx_le_f32 vcc, \0"
  /* 171 */ "v_cmp_nle_f32 vcc, \0"
  /* 191 */ "v_cmpx_nle_f32 vcc, \0"
  /* 212 */ "v_cmp_f_f32 vcc, \0"
  /* 230 */ "v_cmpx_f_f32 vcc, \0"
  /* 249 */ "v_cmp_lg_f32 vcc, \0"
  /* 268 */ "v_cmpx_lg_f32 vcc, \0"
  /* 288 */ "v_cmp_nlg_f32 vcc, \0"
  /* 308 */ "v_cmpx_nlg_f32 vcc, \0"
  /* 329 */ "v_cmp_o_f32 vcc, \0"
  /* 347 */ "v_cmpx_o_f32 vcc, \0"
  /* 366 */ "v_cmp_eq_f32 vcc, \0"
  /* 385 */ "v_cmpx_eq_f32 vcc, \0"
  /* 405 */ "v_cmp_neq_f32 vcc, \0"
  /* 425 */ "v_cmpx_neq_f32 vcc, \0"
  /* 446 */ "v_cmp_class_f32 vcc, \0"
  /* 468 */ "v_cmpx_class_f32 vcc, \0"
  /* 491 */ "v_cmp_gt_f32 vcc, \0"
  /* 510 */ "v_cmpx_gt_f32 vcc, \0"
  /* 530 */ "v_cmp_ngt_f32 vcc, \0"
  /* 550 */ "v_cmpx_ngt_f32 vcc, \0"
  /* 571 */ "v_cmp_lt_f32 vcc, \0"
  /* 590 */ "v_cmpx_lt_f32 vcc, \0"
  /* 610 */ "v_cmp_nlt_f32 vcc, \0"
  /* 630 */ "v_cmpx_nlt_f32 vcc, \0"
  /* 651 */ "v_cmp_u_f32 vcc, \0"
  /* 669 */ "v_cmpx_u_f32 vcc, \0"
  /* 688 */ "v_cmp_tru_f32 vcc, \0"
  /* 708 */ "v_cmpx_tru_f32 vcc, \0"
  /* 729 */ "v_cmp_ge_i32 vcc, \0"
  /* 748 */ "v_cmpx_ge_i32 vcc, \0"
  /* 768 */ "v_cmp_le_i32 vcc, \0"
  /* 787 */ "v_cmpx_le_i32 vcc, \0"
  /* 807 */ "v_cmp_ne_i32 vcc, \0"
  /* 826 */ "v_cmpx_ne_i32 vcc, \0"
  /* 846 */ "v_cmp_f_i32 vcc, \0"
  /* 864 */ "v_cmpx_f_i32 vcc, \0"
  /* 883 */ "v_cmp_eq_i32 vcc, \0"
  /* 902 */ "v_cmpx_eq_i32 vcc, \0"
  /* 922 */ "v_cmp_t_i32 vcc, \0"
  /* 940 */ "v_cmpx_t_i32 vcc, \0"
  /* 959 */ "v_cmp_gt_i32 vcc, \0"
  /* 978 */ "v_cmpx_gt_i32 vcc, \0"
  /* 998 */ "v_cmp_lt_i32 vcc, \0"
  /* 1017 */ "v_cmpx_lt_i32 vcc, \0"
  /* 1037 */ "v_cmp_ge_u32 vcc, \0"
  /* 1056 */ "v_cmpx_ge_u32 vcc, \0"
  /* 1076 */ "v_cmp_le_u32 vcc, \0"
  /* 1095 */ "v_cmpx_le_u32 vcc, \0"
  /* 1115 */ "v_cmp_ne_u32 vcc, \0"
  /* 1134 */ "v_cmpx_ne_u32 vcc, \0"
  /* 1154 */ "v_cmp_f_u32 vcc, \0"
  /* 1172 */ "v_cmpx_f_u32 vcc, \0"
  /* 1191 */ "v_cmp_eq_u32 vcc, \0"
  /* 1210 */ "v_cmpx_eq_u32 vcc, \0"
  /* 1230 */ "v_cmp_t_u32 vcc, \0"
  /* 1248 */ "v_cmpx_t_u32 vcc, \0"
  /* 1267 */ "v_cmp_gt_u32 vcc, \0"
  /* 1286 */ "v_cmpx_gt_u32 vcc, \0"
  /* 1306 */ "v_cmp_lt_u32 vcc, \0"
  /* 1325 */ "v_cmpx_lt_u32 vcc, \0"
  /* 1345 */ "v_cmp_ge_f16 vcc, \0"
  /* 1364 */ "v_cmpx_ge_f16 vcc, \0"
  /* 1384 */ "v_cmp_nge_f16 vcc, \0"
  /* 1404 */ "v_cmpx_nge_f16 vcc, \0"
  /* 1425 */ "v_cmp_le_f16 vcc, \0"
  /* 1444 */ "v_cmpx_le_f16 vcc, \0"
  /* 1464 */ "v_cmp_nle_f16 vcc, \0"
  /* 1484 */ "v_cmpx_nle_f16 vcc, \0"
  /* 1505 */ "v_cmp_f_f16 vcc, \0"
  /* 1523 */ "v_cmpx_f_f16 vcc, \0"
  /* 1542 */ "v_cmp_lg_f16 vcc, \0"
  /* 1561 */ "v_cmpx_lg_f16 vcc, \0"
  /* 1581 */ "v_cmp_nlg_f16 vcc, \0"
  /* 1601 */ "v_cmpx_nlg_f16 vcc, \0"
  /* 1622 */ "v_cmp_o_f16 vcc, \0"
  /* 1640 */ "v_cmpx_o_f16 vcc, \0"
  /* 1659 */ "v_cmp_eq_f16 vcc, \0"
  /* 1678 */ "v_cmpx_eq_f16 vcc, \0"
  /* 1698 */ "v_cmp_neq_f16 vcc, \0"
  /* 1718 */ "v_cmpx_neq_f16 vcc, \0"
  /* 1739 */ "v_cmp_class_f16 vcc, \0"
  /* 1761 */ "v_cmpx_class_f16 vcc, \0"
  /* 1784 */ "v_cmp_gt_f16 vcc, \0"
  /* 1803 */ "v_cmpx_gt_f16 vcc, \0"
  /* 1823 */ "v_cmp_ngt_f16 vcc, \0"
  /* 1843 */ "v_cmpx_ngt_f16 vcc, \0"
  /* 1864 */ "v_cmp_lt_f16 vcc, \0"
  /* 1883 */ "v_cmpx_lt_f16 vcc, \0"
  /* 1903 */ "v_cmp_nlt_f16 vcc, \0"
  /* 1923 */ "v_cmpx_nlt_f16 vcc, \0"
  /* 1944 */ "v_cmp_u_f16 vcc, \0"
  /* 1962 */ "v_cmpx_u_f16 vcc, \0"
  /* 1981 */ "v_cmp_tru_f16 vcc, \0"
  /* 2001 */ "v_cmpx_tru_f16 vcc, \0"
  /* 2022 */ "v_cmp_ge_i16 vcc, \0"
  /* 2041 */ "v_cmpx_ge_i16 vcc, \0"
  /* 2061 */ "v_cmp_le_i16 vcc, \0"
  /* 2080 */ "v_cmpx_le_i16 vcc, \0"
  /* 2100 */ "v_cmp_ne_i16 vcc, \0"
  /* 2119 */ "v_cmpx_ne_i16 vcc, \0"
  /* 2139 */ "v_cmp_f_i16 vcc, \0"
  /* 2157 */ "v_cmpx_f_i16 vcc, \0"
  /* 2176 */ "v_cmp_eq_i16 vcc, \0"
  /* 2195 */ "v_cmpx_eq_i16 vcc, \0"
  /* 2215 */ "v_cmp_t_i16 vcc, \0"
  /* 2233 */ "v_cmpx_t_i16 vcc, \0"
  /* 2252 */ "v_cmp_gt_i16 vcc, \0"
  /* 2271 */ "v_cmpx_gt_i16 vcc, \0"
  /* 2291 */ "v_cmp_lt_i16 vcc, \0"
  /* 2310 */ "v_cmpx_lt_i16 vcc, \0"
  /* 2330 */ "v_cmp_ge_u16 vcc, \0"
  /* 2349 */ "v_cmpx_ge_u16 vcc, \0"
  /* 2369 */ "v_cmp_le_u16 vcc, \0"
  /* 2388 */ "v_cmpx_le_u16 vcc, \0"
  /* 2408 */ "v_cmp_ne_u16 vcc, \0"
  /* 2427 */ "v_cmpx_ne_u16 vcc, \0"
  /* 2447 */ "v_cmp_f_u16 vcc, \0"
  /* 2465 */ "v_cmpx_f_u16 vcc, \0"
  /* 2484 */ "v_cmp_eq_u16 vcc, \0"
  /* 2503 */ "v_cmpx_eq_u16 vcc, \0"
  /* 2523 */ "v_cmp_t_u16 vcc, \0"
  /* 2541 */ "v_cmpx_t_u16 vcc, \0"
  /* 2560 */ "v_cmp_gt_u16 vcc, \0"
  /* 2579 */ "v_cmpx_gt_u16 vcc, \0"
  /* 2599 */ "v_cmp_lt_u16 vcc, \0"
  /* 2618 */ "v_cmpx_lt_u16 vcc, \0"
  /* 2638 */ "scratch_store_dwordx2 off, \0"
  /* 2666 */ "scratch_store_dwordx3 off, \0"
  /* 2694 */ "scratch_store_dwordx4 off, \0"
  /* 2722 */ "scratch_store_dword off, \0"
  /* 2748 */ "scratch_store_byte off, \0"
  /* 2773 */ "scratch_store_byte_d16_hi off, \0"
  /* 2805 */ "scratch_store_short_d16_hi off, \0"
  /* 2838 */ "scratch_store_short off, \0"
  /* 2864 */ "s_cbranch_scc0 \0"
  /* 2880 */ "s_cbranch_scc1 \0"
  /* 2896 */ "s_bitcmp0_b32 \0"
  /* 2911 */ "s_bitset0_b32 \0"
  /* 2926 */ "s_bitcmp1_b32 \0"
  /* 2941 */ "s_bitset1_b32 \0"
  /* 2956 */ "s_ff0_i32_b32 \0"
  /* 2971 */ "s_bcnt0_i32_b32 \0"
  /* 2988 */ "s_ff1_i32_b32 \0"
  /* 3003 */ "s_bcnt1_i32_b32 \0"
  /* 3020 */ "s_flbit_i32_b32 \0"
  /* 3037 */ "s_setreg_imm32_b32 \0"
  /* 3057 */ "v_mbcnt_hi_u32_b32 \0"
  /* 3077 */ "v_mbcnt_lo_u32_b32 \0"
  /* 3097 */ "v_bcnt_u32_b32 \0"
  /* 3113 */ "s_movrelsd_2_b32 \0"
  /* 3131 */ "ds_and_src2_b32 \0"
  /* 3148 */ "ds_write_src2_b32 \0"
  /* 3167 */ "ds_or_src2_b32 \0"
  /* 3183 */ "ds_xor_src2_b32 \0"
  /* 3200 */ "ds_read2_b32 \0"
  /* 3214 */ "ds_write2_b32 \0"
  /* 3229 */ "s_andn2_b32 \0"
  /* 3242 */ "s_orn2_b32 \0"
  /* 3254 */ "v_or3_b32 \0"
  /* 3265 */ "v_xor3_b32 \0"
  /* 3277 */ "s_bitreplicate_b64_b32 \0"
  /* 3301 */ "ds_read2st64_b32 \0"
  /* 3319 */ "ds_write2st64_b32 \0"
  /* 3338 */ "v_permlane16_b32 \0"
  /* 3356 */ "v_permlanex16_b32 \0"
  /* 3375 */ "s_andn1_saveexec_b32 \0"
  /* 3397 */ "s_orn1_saveexec_b32 \0"
  /* 3418 */ "s_andn2_saveexec_b32 \0"
  /* 3440 */ "s_orn2_saveexec_b32 \0"
  /* 3461 */ "s_and_saveexec_b32 \0"
  /* 3481 */ "s_nand_saveexec_b32 \0"
  /* 3502 */ "s_or_saveexec_b32 \0"
  /* 3521 */ "s_nor_saveexec_b32 \0"
  /* 3541 */ "s_xnor_saveexec_b32 \0"
  /* 3562 */ "s_xor_saveexec_b32 \0"
  /* 3582 */ "s_andn1_wrexec_b32 \0"
  /* 3602 */ "s_andn2_wrexec_b32 \0"
  /* 3622 */ "v_accvgpr_read_b32 \0"
  /* 3642 */ "ds_read_b32 \0"
  /* 3655 */ "ds_read_addtid_b32 \0"
  /* 3675 */ "ds_write_addtid_b32 \0"
  /* 3696 */ "s_movreld_b32 \0"
  /* 3711 */ "ds_and_b32 \0"
  /* 3723 */ "s_nand_b32 \0"
  /* 3735 */ "ds_swizzle_b32 \0"
  /* 3751 */ "v_readlane_b32 \0"
  /* 3767 */ "v_writelane_b32 \0"
  /* 3784 */ "v_readfirstlane_b32 \0"
  /* 3805 */ "v_accvgpr_write_b32 \0"
  /* 3826 */ "ds_write_b32 \0"
  /* 3840 */ "ds_permute_b32 \0"
  /* 3856 */ "ds_bpermute_b32 \0"
  /* 3873 */ "v_alignbyte_b32 \0"
  /* 3890 */ "s_getreg_b32 \0"
  /* 3904 */ "s_setreg_b32 \0"
  /* 3918 */ "v_bfi_b32 \0"
  /* 3929 */ "s_quadmask_b32 \0"
  /* 3945 */ "v_swaprel_b32 \0"
  /* 3960 */ "s_lshl_b32 \0"
  /* 3972 */ "s_bfm_b32 \0"
  /* 3983 */ "v_bfm_b32 \0"
  /* 3994 */ "s_wqm_b32 \0"
  /* 4005 */ "v_perm_b32 \0"
  /* 4017 */ "ds_wrxchg2_rtn_b32 \0"
  /* 4037 */ "ds_wrxchg2st64_rtn_b32 \0"
  /* 4061 */ "ds_and_rtn_b32 \0"
  /* 4077 */ "ds_wrxchg_rtn_b32 \0"
  /* 4096 */ "ds_wrap_rtn_b32 \0"
  /* 4113 */ "ds_or_rtn_b32 \0"
  /* 4128 */ "ds_mskor_rtn_b32 \0"
  /* 4146 */ "ds_xor_rtn_b32 \0"
  /* 4162 */ "ds_cmpst_rtn_b32 \0"
  /* 4180 */ "v_swap_b32 \0"
  /* 4192 */ "s_lshr_b32 \0"
  /* 4204 */ "v_and_or_b32 \0"
  /* 4218 */ "v_lshl_or_b32 \0"
  /* 4233 */ "ds_or_b32 \0"
  /* 4244 */ "ds_mskor_b32 \0"
  /* 4258 */ "s_nor_b32 \0"
  /* 4269 */ "s_xnor_b32 \0"
  /* 4281 */ "ds_xor_b32 \0"
  /* 4293 */ "s_movrels_b32 \0"
  /* 4308 */ "s_cselect_b32 \0"
  /* 4323 */ "v_alignbit_b32 \0"
  /* 4339 */ "s_not_b32 \0"
  /* 4350 */ "ds_cmpst_b32 \0"
  /* 4364 */ "s_brev_b32 \0"
  /* 4376 */ "s_mov_b32 \0"
  /* 4387 */ "s_cmov_b32 \0"
  /* 4399 */ "v_cmp_ge_f32_e32 \0"
  /* 4417 */ "v_cmps_ge_f32_e32 \0"
  /* 4436 */ "v_cmpx_ge_f32_e32 \0"
  /* 4455 */ "v_cmpsx_ge_f32_e32 \0"
  /* 4475 */ "v_cmp_nge_f32_e32 \0"
  /* 4494 */ "v_cmps_nge_f32_e32 \0"
  /* 4514 */ "v_cmpx_nge_f32_e32 \0"
  /* 4534 */ "v_cmpsx_nge_f32_e32 \0"
  /* 4555 */ "v_cmp_le_f32_e32 \0"
  /* 4573 */ "v_cmps_le_f32_e32 \0"
  /* 4592 */ "v_cmpx_le_f32_e32 \0"
  /* 4611 */ "v_cmpsx_le_f32_e32 \0"
  /* 4631 */ "v_cmp_nle_f32_e32 \0"
  /* 4650 */ "v_cmps_nle_f32_e32 \0"
  /* 4670 */ "v_cmpx_nle_f32_e32 \0"
  /* 4690 */ "v_cmpsx_nle_f32_e32 \0"
  /* 4711 */ "v_cmp_f_f32_e32 \0"
  /* 4728 */ "v_cmps_f_f32_e32 \0"
  /* 4746 */ "v_cmpx_f_f32_e32 \0"
  /* 4764 */ "v_cmpsx_f_f32_e32 \0"
  /* 4783 */ "v_cmp_lg_f32_e32 \0"
  /* 4801 */ "v_cmps_lg_f32_e32 \0"
  /* 4820 */ "v_cmpx_lg_f32_e32 \0"
  /* 4839 */ "v_cmpsx_lg_f32_e32 \0"
  /* 4859 */ "v_cmp_nlg_f32_e32 \0"
  /* 4878 */ "v_cmps_nlg_f32_e32 \0"
  /* 4898 */ "v_cmpx_nlg_f32_e32 \0"
  /* 4918 */ "v_cmpsx_nlg_f32_e32 \0"
  /* 4939 */ "v_cmp_o_f32_e32 \0"
  /* 4956 */ "v_cmps_o_f32_e32 \0"
  /* 4974 */ "v_cmpx_o_f32_e32 \0"
  /* 4992 */ "v_cmpsx_o_f32_e32 \0"
  /* 5011 */ "v_cmp_eq_f32_e32 \0"
  /* 5029 */ "v_cmps_eq_f32_e32 \0"
  /* 5048 */ "v_cmpx_eq_f32_e32 \0"
  /* 5067 */ "v_cmpsx_eq_f32_e32 \0"
  /* 5087 */ "v_cmp_neq_f32_e32 \0"
  /* 5106 */ "v_cmps_neq_f32_e32 \0"
  /* 5126 */ "v_cmpx_neq_f32_e32 \0"
  /* 5146 */ "v_cmpsx_neq_f32_e32 \0"
  /* 5167 */ "v_cmp_class_f32_e32 \0"
  /* 5188 */ "v_cmpx_class_f32_e32 \0"
  /* 5210 */ "v_cmp_gt_f32_e32 \0"
  /* 5228 */ "v_cmps_gt_f32_e32 \0"
  /* 5247 */ "v_cmpx_gt_f32_e32 \0"
  /* 5266 */ "v_cmpsx_gt_f32_e32 \0"
  /* 5286 */ "v_cmp_ngt_f32_e32 \0"
  /* 5305 */ "v_cmps_ngt_f32_e32 \0"
  /* 5325 */ "v_cmpx_ngt_f32_e32 \0"
  /* 5345 */ "v_cmpsx_ngt_f32_e32 \0"
  /* 5366 */ "v_cmp_lt_f32_e32 \0"
  /* 5384 */ "v_cmps_lt_f32_e32 \0"
  /* 5403 */ "v_cmpx_lt_f32_e32 \0"
  /* 5422 */ "v_cmpsx_lt_f32_e32 \0"
  /* 5442 */ "v_cmp_nlt_f32_e32 \0"
  /* 5461 */ "v_cmps_nlt_f32_e32 \0"
  /* 5481 */ "v_cmpx_nlt_f32_e32 \0"
  /* 5501 */ "v_cmpsx_nlt_f32_e32 \0"
  /* 5522 */ "v_cmp_u_f32_e32 \0"
  /* 5539 */ "v_cmps_u_f32_e32 \0"
  /* 5557 */ "v_cmpx_u_f32_e32 \0"
  /* 5575 */ "v_cmpsx_u_f32_e32 \0"
  /* 5594 */ "v_cmp_tru_f32_e32 \0"
  /* 5613 */ "v_cmps_tru_f32_e32 \0"
  /* 5633 */ "v_cmpx_tru_f32_e32 \0"
  /* 5653 */ "v_cmpsx_tru_f32_e32 \0"
  /* 5674 */ "v_cmp_ge_i32_e32 \0"
  /* 5692 */ "v_cmpx_ge_i32_e32 \0"
  /* 5711 */ "v_cmp_le_i32_e32 \0"
  /* 5729 */ "v_cmpx_le_i32_e32 \0"
  /* 5748 */ "v_cmp_ne_i32_e32 \0"
  /* 5766 */ "v_cmpx_ne_i32_e32 \0"
  /* 5785 */ "v_cmp_f_i32_e32 \0"
  /* 5802 */ "v_cmpx_f_i32_e32 \0"
  /* 5820 */ "v_cmp_eq_i32_e32 \0"
  /* 5838 */ "v_cmpx_eq_i32_e32 \0"
  /* 5857 */ "v_cmp_t_i32_e32 \0"
  /* 5874 */ "v_cmpx_t_i32_e32 \0"
  /* 5892 */ "v_cmp_gt_i32_e32 \0"
  /* 5910 */ "v_cmpx_gt_i32_e32 \0"
  /* 5929 */ "v_cmp_lt_i32_e32 \0"
  /* 5947 */ "v_cmpx_lt_i32_e32 \0"
  /* 5966 */ "v_cmp_ge_u32_e32 \0"
  /* 5984 */ "v_cmpx_ge_u32_e32 \0"
  /* 6003 */ "v_cmp_le_u32_e32 \0"
  /* 6021 */ "v_cmpx_le_u32_e32 \0"
  /* 6040 */ "v_cmp_ne_u32_e32 \0"
  /* 6058 */ "v_cmpx_ne_u32_e32 \0"
  /* 6077 */ "v_cmp_f_u32_e32 \0"
  /* 6094 */ "v_cmpx_f_u32_e32 \0"
  /* 6112 */ "v_cmp_eq_u32_e32 \0"
  /* 6130 */ "v_cmpx_eq_u32_e32 \0"
  /* 6149 */ "v_cmp_t_u32_e32 \0"
  /* 6166 */ "v_cmpx_t_u32_e32 \0"
  /* 6184 */ "v_cmp_gt_u32_e32 \0"
  /* 6202 */ "v_cmpx_gt_u32_e32 \0"
  /* 6221 */ "v_cmp_lt_u32_e32 \0"
  /* 6239 */ "v_cmpx_lt_u32_e32 \0"
  /* 6258 */ "v_cmp_ge_f64_e32 \0"
  /* 6276 */ "v_cmps_ge_f64_e32 \0"
  /* 6295 */ "v_cmpx_ge_f64_e32 \0"
  /* 6314 */ "v_cmpsx_ge_f64_e32 \0"
  /* 6334 */ "v_cmp_nge_f64_e32 \0"
  /* 6353 */ "v_cmps_nge_f64_e32 \0"
  /* 6373 */ "v_cmpx_nge_f64_e32 \0"
  /* 6393 */ "v_cmpsx_nge_f64_e32 \0"
  /* 6414 */ "v_cmp_le_f64_e32 \0"
  /* 6432 */ "v_cmps_le_f64_e32 \0"
  /* 6451 */ "v_cmpx_le_f64_e32 \0"
  /* 6470 */ "v_cmpsx_le_f64_e32 \0"
  /* 6490 */ "v_cmp_nle_f64_e32 \0"
  /* 6509 */ "v_cmps_nle_f64_e32 \0"
  /* 6529 */ "v_cmpx_nle_f64_e32 \0"
  /* 6549 */ "v_cmpsx_nle_f64_e32 \0"
  /* 6570 */ "v_cmp_f_f64_e32 \0"
  /* 6587 */ "v_cmps_f_f64_e32 \0"
  /* 6605 */ "v_cmpx_f_f64_e32 \0"
  /* 6623 */ "v_cmpsx_f_f64_e32 \0"
  /* 6642 */ "v_cmp_lg_f64_e32 \0"
  /* 6660 */ "v_cmps_lg_f64_e32 \0"
  /* 6679 */ "v_cmpx_lg_f64_e32 \0"
  /* 6698 */ "v_cmpsx_lg_f64_e32 \0"
  /* 6718 */ "v_cmp_nlg_f64_e32 \0"
  /* 6737 */ "v_cmps_nlg_f64_e32 \0"
  /* 6757 */ "v_cmpx_nlg_f64_e32 \0"
  /* 6777 */ "v_cmpsx_nlg_f64_e32 \0"
  /* 6798 */ "v_cmp_o_f64_e32 \0"
  /* 6815 */ "v_cmps_o_f64_e32 \0"
  /* 6833 */ "v_cmpx_o_f64_e32 \0"
  /* 6851 */ "v_cmpsx_o_f64_e32 \0"
  /* 6870 */ "v_cmp_eq_f64_e32 \0"
  /* 6888 */ "v_cmps_eq_f64_e32 \0"
  /* 6907 */ "v_cmpx_eq_f64_e32 \0"
  /* 6926 */ "v_cmpsx_eq_f64_e32 \0"
  /* 6946 */ "v_cmp_neq_f64_e32 \0"
  /* 6965 */ "v_cmps_neq_f64_e32 \0"
  /* 6985 */ "v_cmpx_neq_f64_e32 \0"
  /* 7005 */ "v_cmpsx_neq_f64_e32 \0"
  /* 7026 */ "v_cmp_class_f64_e32 \0"
  /* 7047 */ "v_cmpx_class_f64_e32 \0"
  /* 7069 */ "v_cmp_gt_f64_e32 \0"
  /* 7087 */ "v_cmps_gt_f64_e32 \0"
  /* 7106 */ "v_cmpx_gt_f64_e32 \0"
  /* 7125 */ "v_cmpsx_gt_f64_e32 \0"
  /* 7145 */ "v_cmp_ngt_f64_e32 \0"
  /* 7164 */ "v_cmps_ngt_f64_e32 \0"
  /* 7184 */ "v_cmpx_ngt_f64_e32 \0"
  /* 7204 */ "v_cmpsx_ngt_f64_e32 \0"
  /* 7225 */ "v_cmp_lt_f64_e32 \0"
  /* 7243 */ "v_cmps_lt_f64_e32 \0"
  /* 7262 */ "v_cmpx_lt_f64_e32 \0"
  /* 7281 */ "v_cmpsx_lt_f64_e32 \0"
  /* 7301 */ "v_cmp_nlt_f64_e32 \0"
  /* 7320 */ "v_cmps_nlt_f64_e32 \0"
  /* 7340 */ "v_cmpx_nlt_f64_e32 \0"
  /* 7360 */ "v_cmpsx_nlt_f64_e32 \0"
  /* 7381 */ "v_cmp_u_f64_e32 \0"
  /* 7398 */ "v_cmps_u_f64_e32 \0"
  /* 7416 */ "v_cmpx_u_f64_e32 \0"
  /* 7434 */ "v_cmpsx_u_f64_e32 \0"
  /* 7453 */ "v_cmp_tru_f64_e32 \0"
  /* 7472 */ "v_cmps_tru_f64_e32 \0"
  /* 7492 */ "v_cmpx_tru_f64_e32 \0"
  /* 7512 */ "v_cmpsx_tru_f64_e32 \0"
  /* 7533 */ "v_cmp_ge_i64_e32 \0"
  /* 7551 */ "v_cmpx_ge_i64_e32 \0"
  /* 7570 */ "v_cmp_le_i64_e32 \0"
  /* 7588 */ "v_cmpx_le_i64_e32 \0"
  /* 7607 */ "v_cmp_ne_i64_e32 \0"
  /* 7625 */ "v_cmpx_ne_i64_e32 \0"
  /* 7644 */ "v_cmp_f_i64_e32 \0"
  /* 7661 */ "v_cmpx_f_i64_e32 \0"
  /* 7679 */ "v_cmp_eq_i64_e32 \0"
  /* 7697 */ "v_cmpx_eq_i64_e32 \0"
  /* 7716 */ "v_cmp_t_i64_e32 \0"
  /* 7733 */ "v_cmpx_t_i64_e32 \0"
  /* 7751 */ "v_cmp_gt_i64_e32 \0"
  /* 7769 */ "v_cmpx_gt_i64_e32 \0"
  /* 7788 */ "v_cmp_lt_i64_e32 \0"
  /* 7806 */ "v_cmpx_lt_i64_e32 \0"
  /* 7825 */ "v_cmp_ge_u64_e32 \0"
  /* 7843 */ "v_cmpx_ge_u64_e32 \0"
  /* 7862 */ "v_cmp_le_u64_e32 \0"
  /* 7880 */ "v_cmpx_le_u64_e32 \0"
  /* 7899 */ "v_cmp_ne_u64_e32 \0"
  /* 7917 */ "v_cmpx_ne_u64_e32 \0"
  /* 7936 */ "v_cmp_f_u64_e32 \0"
  /* 7953 */ "v_cmpx_f_u64_e32 \0"
  /* 7971 */ "v_cmp_eq_u64_e32 \0"
  /* 7989 */ "v_cmpx_eq_u64_e32 \0"
  /* 8008 */ "v_cmp_t_u64_e32 \0"
  /* 8025 */ "v_cmpx_t_u64_e32 \0"
  /* 8043 */ "v_cmp_gt_u64_e32 \0"
  /* 8061 */ "v_cmpx_gt_u64_e32 \0"
  /* 8080 */ "v_cmp_lt_u64_e32 \0"
  /* 8098 */ "v_cmpx_lt_u64_e32 \0"
  /* 8117 */ "v_cmp_ge_f16_e32 \0"
  /* 8135 */ "v_cmpx_ge_f16_e32 \0"
  /* 8154 */ "v_cmp_nge_f16_e32 \0"
  /* 8173 */ "v_cmpx_nge_f16_e32 \0"
  /* 8193 */ "v_cmp_le_f16_e32 \0"
  /* 8211 */ "v_cmpx_le_f16_e32 \0"
  /* 8230 */ "v_cmp_nle_f16_e32 \0"
  /* 8249 */ "v_cmpx_nle_f16_e32 \0"
  /* 8269 */ "v_cmp_f_f16_e32 \0"
  /* 8286 */ "v_cmpx_f_f16_e32 \0"
  /* 8304 */ "v_cmp_lg_f16_e32 \0"
  /* 8322 */ "v_cmpx_lg_f16_e32 \0"
  /* 8341 */ "v_cmp_nlg_f16_e32 \0"
  /* 8360 */ "v_cmpx_nlg_f16_e32 \0"
  /* 8380 */ "v_cmp_o_f16_e32 \0"
  /* 8397 */ "v_cmpx_o_f16_e32 \0"
  /* 8415 */ "v_cmp_eq_f16_e32 \0"
  /* 8433 */ "v_cmpx_eq_f16_e32 \0"
  /* 8452 */ "v_cmp_neq_f16_e32 \0"
  /* 8471 */ "v_cmpx_neq_f16_e32 \0"
  /* 8491 */ "v_cmp_class_f16_e32 \0"
  /* 8512 */ "v_cmpx_class_f16_e32 \0"
  /* 8534 */ "v_cmp_gt_f16_e32 \0"
  /* 8552 */ "v_cmpx_gt_f16_e32 \0"
  /* 8571 */ "v_cmp_ngt_f16_e32 \0"
  /* 8590 */ "v_cmpx_ngt_f16_e32 \0"
  /* 8610 */ "v_cmp_lt_f16_e32 \0"
  /* 8628 */ "v_cmpx_lt_f16_e32 \0"
  /* 8647 */ "v_cmp_nlt_f16_e32 \0"
  /* 8666 */ "v_cmpx_nlt_f16_e32 \0"
  /* 8686 */ "v_cmp_u_f16_e32 \0"
  /* 8703 */ "v_cmpx_u_f16_e32 \0"
  /* 8721 */ "v_cmp_tru_f16_e32 \0"
  /* 8740 */ "v_cmpx_tru_f16_e32 \0"
  /* 8760 */ "v_cmp_ge_i16_e32 \0"
  /* 8778 */ "v_cmpx_ge_i16_e32 \0"
  /* 8797 */ "v_cmp_le_i16_e32 \0"
  /* 8815 */ "v_cmpx_le_i16_e32 \0"
  /* 8834 */ "v_cmp_ne_i16_e32 \0"
  /* 8852 */ "v_cmpx_ne_i16_e32 \0"
  /* 8871 */ "v_cmp_f_i16_e32 \0"
  /* 8888 */ "v_cmpx_f_i16_e32 \0"
  /* 8906 */ "v_cmp_eq_i16_e32 \0"
  /* 8924 */ "v_cmpx_eq_i16_e32 \0"
  /* 8943 */ "v_cmp_t_i16_e32 \0"
  /* 8960 */ "v_cmpx_t_i16_e32 \0"
  /* 8978 */ "v_cmp_gt_i16_e32 \0"
  /* 8996 */ "v_cmpx_gt_i16_e32 \0"
  /* 9015 */ "v_cmp_lt_i16_e32 \0"
  /* 9033 */ "v_cmpx_lt_i16_e32 \0"
  /* 9052 */ "v_cmp_ge_u16_e32 \0"
  /* 9070 */ "v_cmpx_ge_u16_e32 \0"
  /* 9089 */ "v_cmp_le_u16_e32 \0"
  /* 9107 */ "v_cmpx_le_u16_e32 \0"
  /* 9126 */ "v_cmp_ne_u16_e32 \0"
  /* 9144 */ "v_cmpx_ne_u16_e32 \0"
  /* 9163 */ "v_cmp_f_u16_e32 \0"
  /* 9180 */ "v_cmpx_f_u16_e32 \0"
  /* 9198 */ "v_cmp_eq_u16_e32 \0"
  /* 9216 */ "v_cmpx_eq_u16_e32 \0"
  /* 9235 */ "v_cmp_t_u16_e32 \0"
  /* 9252 */ "v_cmpx_t_u16_e32 \0"
  /* 9270 */ "v_cmp_gt_u16_e32 \0"
  /* 9288 */ "v_cmpx_gt_u16_e32 \0"
  /* 9307 */ "v_cmp_lt_u16_e32 \0"
  /* 9325 */ "v_cmpx_lt_u16_e32 \0"
  /* 9344 */ "v_mfma_f32_32x32x1f32 \0"
  /* 9367 */ "v_mfma_f32_4x4x1f32 \0"
  /* 9388 */ "v_mfma_f32_16x16x1f32 \0"
  /* 9411 */ "v_mfma_f32_32x32x2f32 \0"
  /* 9434 */ "v_mfma_f32_16x16x4f32 \0"
  /* 9457 */ "ds_add_src2_f32 \0"
  /* 9474 */ "ds_min_src2_f32 \0"
  /* 9491 */ "ds_max_src2_f32 \0"
  /* 9508 */ "v_med3_f32 \0"
  /* 9520 */ "v_min3_f32 \0"
  /* 9532 */ "v_max3_f32 \0"
  /* 9544 */ "v_cvt_pkrtz_f16_f32 \0"
  /* 9565 */ "v_cvt_pknorm_i16_f32 \0"
  /* 9587 */ "v_cvt_pknorm_u16_f32 \0"
  /* 9609 */ "v_cvt_pk_u8_f32 \0"
  /* 9626 */ "v_cvt_pkaccum_u8_f32 \0"
  /* 9648 */ "v_cubema_f32 \0"
  /* 9662 */ "v_fma_f32 \0"
  /* 9673 */ "v_cubesc_f32 \0"
  /* 9687 */ "v_cubetc_f32 \0"
  /* 9701 */ "v_mad_f32 \0"
  /* 9712 */ "global_atomic_add_f32 \0"
  /* 9735 */ "buffer_atomic_add_f32 \0"
  /* 9758 */ "ds_add_f32 \0"
  /* 9770 */ "v_cubeid_f32 \0"
  /* 9784 */ "v_div_scale_f32 \0"
  /* 9801 */ "v_fmaak_f32 \0"
  /* 9814 */ "v_madak_f32 \0"
  /* 9827 */ "v_fmamk_f32 \0"
  /* 9840 */ "v_madmk_f32 \0"
  /* 9853 */ "ds_min_f32 \0"
  /* 9865 */ "ds_add_rtn_f32 \0"
  /* 9881 */ "ds_min_rtn_f32 \0"
  /* 9897 */ "ds_cmpst_rtn_f32 \0"
  /* 9915 */ "ds_max_rtn_f32 \0"
  /* 9931 */ "v_div_fixup_f32 \0"
  /* 9948 */ "v_ldexp_f32 \0"
  /* 9961 */ "v_div_fmas_f32 \0"
  /* 9977 */ "v_mullit_f32 \0"
  /* 9991 */ "ds_cmpst_f32 \0"
  /* 10005 */ "ds_max_f32 \0"
  /* 10017 */ "v_fma_mix_f32 \0"
  /* 10032 */ "v_mad_mix_f32 \0"
  /* 10047 */ "v_fma_legacy_f32 \0"
  /* 10065 */ "v_mad_legacy_f32 \0"
  /* 10083 */ "ds_min_src2_i32 \0"
  /* 10100 */ "ds_max_src2_i32 \0"
  /* 10117 */ "v_med3_i32 \0"
  /* 10129 */ "v_min3_i32 \0"
  /* 10141 */ "v_max3_i32 \0"
  /* 10153 */ "v_mad_i64_i32 \0"
  /* 10168 */ "v_cvt_pk_i16_i32 \0"
  /* 10186 */ "s_sub_i32 \0"
  /* 10197 */ "v_sub_i32 \0"
  /* 10208 */ "v_sub_nc_i32 \0"
  /* 10222 */ "v_add_nc_i32 \0"
  /* 10236 */ "s_add_i32 \0"
  /* 10247 */ "v_add_i32 \0"
  /* 10258 */ "s_bfe_i32 \0"
  /* 10269 */ "v_bfe_i32 \0"
  /* 10280 */ "s_cmpk_ge_i32 \0"
  /* 10295 */ "s_cmp_ge_i32 \0"
  /* 10309 */ "s_cmpk_le_i32 \0"
  /* 10324 */ "s_cmp_le_i32 \0"
  /* 10338 */ "s_absdiff_i32 \0"
  /* 10353 */ "s_cmpk_lg_i32 \0"
  /* 10368 */ "s_cmp_lg_i32 \0"
  /* 10382 */ "s_mul_hi_i32 \0"
  /* 10396 */ "v_mul_hi_i32 \0"
  /* 10410 */ "s_addk_i32 \0"
  /* 10422 */ "s_mulk_i32 \0"
  /* 10434 */ "s_movk_i32 \0"
  /* 10446 */ "s_cmovk_i32 \0"
  /* 10459 */ "s_mul_i32 \0"
  /* 10470 */ "ds_min_i32 \0"
  /* 10482 */ "ds_min_rtn_i32 \0"
  /* 10498 */ "ds_max_rtn_i32 \0"
  /* 10514 */ "v_mul_lo_i32 \0"
  /* 10528 */ "s_cmpk_eq_i32 \0"
  /* 10543 */ "s_cmp_eq_i32 \0"
  /* 10557 */ "s_ashr_i32 \0"
  /* 10569 */ "s_abs_i32 \0"
  /* 10580 */ "s_cmpk_gt_i32 \0"
  /* 10595 */ "s_cmp_gt_i32 \0"
  /* 10609 */ "s_flbit_i32 \0"
  /* 10622 */ "s_cmpk_lt_i32 \0"
  /* 10637 */ "s_cmp_lt_i32 \0"
  /* 10651 */ "ds_max_i32 \0"
  /* 10663 */ "ds_sub_src2_u32 \0"
  /* 10680 */ "ds_rsub_src2_u32 \0"
  /* 10698 */ "ds_dec_src2_u32 \0"
  /* 10715 */ "ds_inc_src2_u32 \0"
  /* 10732 */ "ds_add_src2_u32 \0"
  /* 10749 */ "ds_min_src2_u32 \0"
  /* 10766 */ "ds_max_src2_u32 \0"
  /* 10783 */ "v_add3_u32 \0"
  /* 10795 */ "v_med3_u32 \0"
  /* 10807 */ "v_min3_u32 \0"
  /* 10819 */ "v_max3_u32 \0"
  /* 10831 */ "v_mad_u64_u32 \0"
  /* 10846 */ "v_cvt_pk_u16_u32 \0"
  /* 10864 */ "s_subb_u32 \0"
  /* 10876 */ "ds_sub_u32 \0"
  /* 10888 */ "ds_rsub_u32 \0"
  /* 10901 */ "s_addc_u32 \0"
  /* 10913 */ "ds_dec_u32 \0"
  /* 10925 */ "ds_inc_u32 \0"
  /* 10937 */ "v_sad_u32 \0"
  /* 10948 */ "v_xad_u32 \0"
  /* 10959 */ "s_lshl1_add_u32 \0"
  /* 10976 */ "s_lshl2_add_u32 \0"
  /* 10993 */ "s_lshl3_add_u32 \0"
  /* 11010 */ "s_lshl4_add_u32 \0"
  /* 11027 */ "v_lshl_add_u32 \0"
  /* 11043 */ "ds_add_u32 \0"
  /* 11055 */ "s_bfe_u32 \0"
  /* 11066 */ "v_bfe_u32 \0"
  /* 11077 */ "s_cmpk_ge_u32 \0"
  /* 11092 */ "s_cmp_ge_u32 \0"
  /* 11106 */ "s_cmpk_le_u32 \0"
  /* 11121 */ "s_cmp_le_u32 \0"
  /* 11135 */ "s_cmpk_lg_u32 \0"
  /* 11150 */ "s_cmp_lg_u32 \0"
  /* 11164 */ "s_mul_hi_u32 \0"
  /* 11178 */ "v_mul_hi_u32 \0"
  /* 11192 */ "v_add_lshl_u32 \0"
  /* 11208 */ "ds_min_u32 \0"
  /* 11220 */ "ds_sub_rtn_u32 \0"
  /* 11236 */ "ds_rsub_rtn_u32 \0"
  /* 11253 */ "ds_dec_rtn_u32 \0"
  /* 11269 */ "ds_inc_rtn_u32 \0"
  /* 11285 */ "ds_add_rtn_u32 \0"
  /* 11301 */ "ds_min_rtn_u32 \0"
  /* 11317 */ "ds_max_rtn_u32 \0"
  /* 11333 */ "v_mul_lo_u32 \0"
  /* 11347 */ "s_cmpk_eq_u32 \0"
  /* 11362 */ "s_cmp_eq_u32 \0"
  /* 11376 */ "s_cmpk_gt_u32 \0"
  /* 11391 */ "s_cmp_gt_u32 \0"
  /* 11405 */ "s_cmpk_lt_u32 \0"
  /* 11420 */ "s_cmp_lt_u32 \0"
  /* 11434 */ "ds_max_u32 \0"
  /* 11446 */ "global_atomic_sub_x2 \0"
  /* 11468 */ "s_buffer_atomic_sub_x2 \0"
  /* 11492 */ "s_atomic_sub_x2 \0"
  /* 11509 */ "flat_atomic_sub_x2 \0"
  /* 11529 */ "global_atomic_dec_x2 \0"
  /* 11551 */ "s_buffer_atomic_dec_x2 \0"
  /* 11575 */ "s_atomic_dec_x2 \0"
  /* 11592 */ "flat_atomic_dec_x2 \0"
  /* 11612 */ "global_atomic_inc_x2 \0"
  /* 11634 */ "s_buffer_atomic_inc_x2 \0"
  /* 11658 */ "s_atomic_inc_x2 \0"
  /* 11675 */ "flat_atomic_inc_x2 \0"
  /* 11695 */ "global_atomic_add_x2 \0"
  /* 11717 */ "s_buffer_atomic_add_x2 \0"
  /* 11741 */ "s_atomic_add_x2 \0"
  /* 11758 */ "flat_atomic_add_x2 \0"
  /* 11778 */ "global_atomic_and_x2 \0"
  /* 11800 */ "s_buffer_atomic_and_x2 \0"
  /* 11824 */ "s_atomic_and_x2 \0"
  /* 11841 */ "flat_atomic_and_x2 \0"
  /* 11861 */ "s_dcache_discard_x2 \0"
  /* 11882 */ "global_atomic_fmin_x2 \0"
  /* 11905 */ "buffer_atomic_fmin_x2 \0"
  /* 11928 */ "flat_atomic_fmin_x2 \0"
  /* 11949 */ "global_atomic_smin_x2 \0"
  /* 11972 */ "s_buffer_atomic_smin_x2 \0"
  /* 11997 */ "s_atomic_smin_x2 \0"
  /* 12015 */ "flat_atomic_smin_x2 \0"
  /* 12036 */ "global_atomic_umin_x2 \0"
  /* 12059 */ "s_buffer_atomic_umin_x2 \0"
  /* 12084 */ "s_atomic_umin_x2 \0"
  /* 12102 */ "flat_atomic_umin_x2 \0"
  /* 12123 */ "global_atomic_swap_x2 \0"
  /* 12146 */ "s_buffer_atomic_swap_x2 \0"
  /* 12171 */ "s_atomic_swap_x2 \0"
  /* 12189 */ "flat_atomic_swap_x2 \0"
  /* 12210 */ "global_atomic_cmpswap_x2 \0"
  /* 12236 */ "s_buffer_atomic_cmpswap_x2 \0"
  /* 12264 */ "s_atomic_cmpswap_x2 \0"
  /* 12285 */ "flat_atomic_cmpswap_x2 \0"
  /* 12309 */ "global_atomic_fcmpswap_x2 \0"
  /* 12336 */ "buffer_atomic_fcmpswap_x2 \0"
  /* 12363 */ "flat_atomic_fcmpswap_x2 \0"
  /* 12388 */ "global_atomic_or_x2 \0"
  /* 12409 */ "s_buffer_atomic_or_x2 \0"
  /* 12432 */ "s_atomic_or_x2 \0"
  /* 12448 */ "flat_atomic_or_x2 \0"
  /* 12467 */ "global_atomic_xor_x2 \0"
  /* 12489 */ "s_buffer_atomic_xor_x2 \0"
  /* 12513 */ "s_atomic_xor_x2 \0"
  /* 12530 */ "flat_atomic_xor_x2 \0"
  /* 12550 */ "global_atomic_fmax_x2 \0"
  /* 12573 */ "buffer_atomic_fmax_x2 \0"
  /* 12596 */ "flat_atomic_fmax_x2 \0"
  /* 12617 */ "global_atomic_smax_x2 \0"
  /* 12640 */ "s_buffer_atomic_smax_x2 \0"
  /* 12665 */ "s_atomic_smax_x2 \0"
  /* 12683 */ "flat_atomic_smax_x2 \0"
  /* 12704 */ "global_atomic_umax_x2 \0"
  /* 12727 */ "s_buffer_atomic_umax_x2 \0"
  /* 12752 */ "s_atomic_umax_x2 \0"
  /* 12770 */ "flat_atomic_umax_x2 \0"
  /* 12791 */ "s_scratch_load_dwordx2 \0"
  /* 12815 */ "global_load_dwordx2 \0"
  /* 12836 */ "s_buffer_load_dwordx2 \0"
  /* 12859 */ "s_load_dwordx2 \0"
  /* 12875 */ "flat_load_dwordx2 \0"
  /* 12894 */ "s_scratch_store_dwordx2 \0"
  /* 12919 */ "global_store_dwordx2 \0"
  /* 12941 */ "s_buffer_store_dwordx2 \0"
  /* 12965 */ "s_store_dwordx2 \0"
  /* 12982 */ "flat_store_dwordx2 \0"
  /* 13002 */ "scratch_load_dwordx3 \0"
  /* 13024 */ "global_load_dwordx3 \0"
  /* 13045 */ "buffer_load_dwordx3 \0"
  /* 13066 */ "flat_load_dwordx3 \0"
  /* 13085 */ "scratch_store_dwordx3 \0"
  /* 13108 */ "global_store_dwordx3 \0"
  /* 13130 */ "buffer_store_dwordx3 \0"
  /* 13152 */ "flat_store_dwordx3 \0"
  /* 13172 */ "v_mad_i32_i24 \0"
  /* 13187 */ "v_mad_u32_u24 \0"
  /* 13202 */ "s_bitcmp0_b64 \0"
  /* 13217 */ "s_bitset0_b64 \0"
  /* 13232 */ "s_bitcmp1_b64 \0"
  /* 13247 */ "s_bitset1_b64 \0"
  /* 13262 */ "s_ff0_i32_b64 \0"
  /* 13277 */ "s_bcnt0_i32_b64 \0"
  /* 13294 */ "s_ff1_i32_b64 \0"
  /* 13309 */ "s_bcnt1_i32_b64 \0"
  /* 13326 */ "s_flbit_i32_b64 \0"
  /* 13343 */ "ds_and_src2_b64 \0"
  /* 13360 */ "ds_write_src2_b64 \0"
  /* 13379 */ "ds_or_src2_b64 \0"
  /* 13395 */ "ds_xor_src2_b64 \0"
  /* 13412 */ "ds_read2_b64 \0"
  /* 13426 */ "ds_write2_b64 \0"
  /* 13441 */ "s_andn2_b64 \0"
  /* 13454 */ "s_orn2_b64 \0"
  /* 13466 */ "ds_read2st64_b64 \0"
  /* 13484 */ "ds_write2st64_b64 \0"
  /* 13503 */ "s_andn1_saveexec_b64 \0"
  /* 13525 */ "s_orn1_saveexec_b64 \0"
  /* 13546 */ "s_andn2_saveexec_b64 \0"
  /* 13568 */ "s_orn2_saveexec_b64 \0"
  /* 13589 */ "s_and_saveexec_b64 \0"
  /* 13609 */ "s_nand_saveexec_b64 \0"
  /* 13630 */ "s_or_saveexec_b64 \0"
  /* 13649 */ "s_nor_saveexec_b64 \0"
  /* 13669 */ "s_xnor_saveexec_b64 \0"
  /* 13690 */ "s_xor_saveexec_b64 \0"
  /* 13710 */ "s_andn1_wrexec_b64 \0"
  /* 13730 */ "s_andn2_wrexec_b64 \0"
  /* 13750 */ "s_swappc_b64 \0"
  /* 13764 */ "s_getpc_b64 \0"
  /* 13777 */ "s_setpc_b64 \0"
  /* 13790 */ "ds_read_b64 \0"
  /* 13803 */ "s_movreld_b64 \0"
  /* 13818 */ "ds_and_b64 \0"
  /* 13830 */ "s_nand_b64 \0"
  /* 13842 */ "s_rfe_b64 \0"
  /* 13853 */ "s_rfe_restore_b64 \0"
  /* 13872 */ "ds_write_b64 \0"
  /* 13886 */ "s_quadmask_b64 \0"
  /* 13902 */ "s_lshl_b64 \0"
  /* 13914 */ "v_lshl_b64 \0"
  /* 13926 */ "s_call_b64 \0"
  /* 13938 */ "s_bfm_b64 \0"
  /* 13949 */ "s_wqm_b64 \0"
  /* 13960 */ "ds_condxchg32_rtn_b64 \0"
  /* 13983 */ "ds_wrxchg2_rtn_b64 \0"
  /* 14003 */ "ds_wrxchg2st64_rtn_b64 \0"
  /* 14027 */ "ds_and_rtn_b64 \0"
  /* 14043 */ "ds_wrxchg_rtn_b64 \0"
  /* 14062 */ "ds_or_rtn_b64 \0"
  /* 14077 */ "ds_mskor_rtn_b64 \0"
  /* 14095 */ "ds_xor_rtn_b64 \0"
  /* 14111 */ "ds_cmpst_rtn_b64 \0"
  /* 14129 */ "s_lshr_b64 \0"
  /* 14141 */ "v_lshr_b64 \0"
  /* 14153 */ "ds_or_b64 \0"
  /* 14164 */ "ds_mskor_b64 \0"
  /* 14178 */ "s_nor_b64 \0"
  /* 14189 */ "s_xnor_b64 \0"
  /* 14201 */ "ds_xor_b64 \0"
  /* 14213 */ "s_movrels_b64 \0"
  /* 14228 */ "s_cselect_b64 \0"
  /* 14243 */ "s_not_b64 \0"
  /* 14254 */ "ds_cmpst_b64 \0"
  /* 14268 */ "s_brev_b64 \0"
  /* 14280 */ "v_lshlrev_b64 \0"
  /* 14295 */ "v_lshrrev_b64 \0"
  /* 14310 */ "s_mov_b64 \0"
  /* 14321 */ "s_cmov_b64 \0"
  /* 14333 */ "v_cmpx_ge_f32_e64 \0"
  /* 14352 */ "v_cmpx_nge_f32_e64 \0"
  /* 14372 */ "v_cmpx_le_f32_e64 \0"
  /* 14391 */ "v_cmpx_nle_f32_e64 \0"
  /* 14411 */ "v_cmpx_f_f32_e64 \0"
  /* 14429 */ "v_cmpx_lg_f32_e64 \0"
  /* 14448 */ "v_cmpx_nlg_f32_e64 \0"
  /* 14468 */ "v_cmpx_o_f32_e64 \0"
  /* 14486 */ "v_cmpx_eq_f32_e64 \0"
  /* 14505 */ "v_cmpx_neq_f32_e64 \0"
  /* 14525 */ "v_cmpx_class_f32_e64 \0"
  /* 14547 */ "v_cmpx_gt_f32_e64 \0"
  /* 14566 */ "v_cmpx_ngt_f32_e64 \0"
  /* 14586 */ "v_cmpx_lt_f32_e64 \0"
  /* 14605 */ "v_cmpx_nlt_f32_e64 \0"
  /* 14625 */ "v_cmpx_u_f32_e64 \0"
  /* 14643 */ "v_cmpx_tru_f32_e64 \0"
  /* 14663 */ "v_cmpx_ge_i32_e64 \0"
  /* 14682 */ "v_cmpx_le_i32_e64 \0"
  /* 14701 */ "v_cmpx_ne_i32_e64 \0"
  /* 14720 */ "v_cmpx_f_i32_e64 \0"
  /* 14738 */ "v_cmpx_eq_i32_e64 \0"
  /* 14757 */ "v_cmpx_t_i32_e64 \0"
  /* 14775 */ "v_cmpx_gt_i32_e64 \0"
  /* 14794 */ "v_cmpx_lt_i32_e64 \0"
  /* 14813 */ "v_cmpx_ge_u32_e64 \0"
  /* 14832 */ "v_cmpx_le_u32_e64 \0"
  /* 14851 */ "v_cmpx_ne_u32_e64 \0"
  /* 14870 */ "v_cmpx_f_u32_e64 \0"
  /* 14888 */ "v_cmpx_eq_u32_e64 \0"
  /* 14907 */ "v_cmpx_t_u32_e64 \0"
  /* 14925 */ "v_cmpx_gt_u32_e64 \0"
  /* 14944 */ "v_cmpx_lt_u32_e64 \0"
  /* 14963 */ "v_cmpx_ge_f64_e64 \0"
  /* 14982 */ "v_cmpx_nge_f64_e64 \0"
  /* 15002 */ "v_cmpx_le_f64_e64 \0"
  /* 15021 */ "v_cmpx_nle_f64_e64 \0"
  /* 15041 */ "v_cmpx_f_f64_e64 \0"
  /* 15059 */ "v_cmpx_lg_f64_e64 \0"
  /* 15078 */ "v_cmpx_nlg_f64_e64 \0"
  /* 15098 */ "v_cmpx_o_f64_e64 \0"
  /* 15116 */ "v_cmpx_eq_f64_e64 \0"
  /* 15135 */ "v_cmpx_neq_f64_e64 \0"
  /* 15155 */ "v_cmpx_class_f64_e64 \0"
  /* 15177 */ "v_cmpx_gt_f64_e64 \0"
  /* 15196 */ "v_cmpx_ngt_f64_e64 \0"
  /* 15216 */ "v_cmpx_lt_f64_e64 \0"
  /* 15235 */ "v_cmpx_nlt_f64_e64 \0"
  /* 15255 */ "v_cmpx_u_f64_e64 \0"
  /* 15273 */ "v_cmpx_tru_f64_e64 \0"
  /* 15293 */ "v_cmpx_ge_i64_e64 \0"
  /* 15312 */ "v_cmpx_le_i64_e64 \0"
  /* 15331 */ "v_cmpx_ne_i64_e64 \0"
  /* 15350 */ "v_cmpx_f_i64_e64 \0"
  /* 15368 */ "v_cmpx_eq_i64_e64 \0"
  /* 15387 */ "v_cmpx_t_i64_e64 \0"
  /* 15405 */ "v_cmpx_gt_i64_e64 \0"
  /* 15424 */ "v_cmpx_lt_i64_e64 \0"
  /* 15443 */ "v_cmpx_ge_u64_e64 \0"
  /* 15462 */ "v_cmpx_le_u64_e64 \0"
  /* 15481 */ "v_cmpx_ne_u64_e64 \0"
  /* 15500 */ "v_cmpx_f_u64_e64 \0"
  /* 15518 */ "v_cmpx_eq_u64_e64 \0"
  /* 15537 */ "v_cmpx_t_u64_e64 \0"
  /* 15555 */ "v_cmpx_gt_u64_e64 \0"
  /* 15574 */ "v_cmpx_lt_u64_e64 \0"
  /* 15593 */ "v_cmpx_ge_f16_e64 \0"
  /* 15612 */ "v_cmpx_nge_f16_e64 \0"
  /* 15632 */ "v_cmpx_le_f16_e64 \0"
  /* 15651 */ "v_cmpx_nle_f16_e64 \0"
  /* 15671 */ "v_cmpx_f_f16_e64 \0"
  /* 15689 */ "v_cmpx_lg_f16_e64 \0"
  /* 15708 */ "v_cmpx_nlg_f16_e64 \0"
  /* 15728 */ "v_cmpx_o_f16_e64 \0"
  /* 15746 */ "v_cmpx_eq_f16_e64 \0"
  /* 15765 */ "v_cmpx_neq_f16_e64 \0"
  /* 15785 */ "v_cmpx_class_f16_e64 \0"
  /* 15807 */ "v_cmpx_gt_f16_e64 \0"
  /* 15826 */ "v_cmpx_ngt_f16_e64 \0"
  /* 15846 */ "v_cmpx_lt_f16_e64 \0"
  /* 15865 */ "v_cmpx_nlt_f16_e64 \0"
  /* 15885 */ "v_cmpx_u_f16_e64 \0"
  /* 15903 */ "v_cmpx_tru_f16_e64 \0"
  /* 15923 */ "v_cmpx_ge_i16_e64 \0"
  /* 15942 */ "v_cmpx_le_i16_e64 \0"
  /* 15961 */ "v_cmpx_ne_i16_e64 \0"
  /* 15980 */ "v_cmpx_eq_i16_e64 \0"
  /* 15999 */ "v_cmpx_gt_i16_e64 \0"
  /* 16018 */ "v_cmpx_lt_i16_e64 \0"
  /* 16037 */ "v_cmpx_ge_u16_e64 \0"
  /* 16056 */ "v_cmpx_le_u16_e64 \0"
  /* 16075 */ "v_cmpx_ne_u16_e64 \0"
  /* 16094 */ "v_cmpx_eq_u16_e64 \0"
  /* 16113 */ "v_cmpx_gt_u16_e64 \0"
  /* 16132 */ "v_cmpx_lt_u16_e64 \0"
  /* 16151 */ "ds_min_src2_f64 \0"
  /* 16168 */ "ds_max_src2_f64 \0"
  /* 16185 */ "v_fma_f64 \0"
  /* 16196 */ "v_add_f64 \0"
  /* 16207 */ "v_div_scale_f64 \0"
  /* 16224 */ "v_mul_f64 \0"
  /* 16235 */ "ds_min_f64 \0"
  /* 16247 */ "v_min_f64 \0"
  /* 16258 */ "ds_min_rtn_f64 \0"
  /* 16274 */ "ds_cmpst_rtn_f64 \0"
  /* 16292 */ "ds_max_rtn_f64 \0"
  /* 16308 */ "v_trig_preop_f64 \0"
  /* 16326 */ "v_div_fixup_f64 \0"
  /* 16343 */ "v_ldexp_f64 \0"
  /* 16356 */ "v_div_fmas_f64 \0"
  /* 16372 */ "ds_cmpst_f64 \0"
  /* 16386 */ "ds_max_f64 \0"
  /* 16398 */ "v_max_f64 \0"
  /* 16409 */ "s_flbit_i32_i64 \0"
  /* 16426 */ "ds_min_src2_i64 \0"
  /* 16443 */ "ds_max_src2_i64 \0"
  /* 16460 */ "s_bfe_i64 \0"
  /* 16471 */ "ds_min_i64 \0"
  /* 16483 */ "ds_min_rtn_i64 \0"
  /* 16499 */ "ds_max_rtn_i64 \0"
  /* 16515 */ "s_ashr_i64 \0"
  /* 16527 */ "v_ashr_i64 \0"
  /* 16539 */ "v_ashrrev_i64 \0"
  /* 16554 */ "ds_max_i64 \0"
  /* 16566 */ "ds_sub_src2_u64 \0"
  /* 16583 */ "ds_rsub_src2_u64 \0"
  /* 16601 */ "ds_dec_src2_u64 \0"
  /* 16618 */ "ds_inc_src2_u64 \0"
  /* 16635 */ "ds_add_src2_u64 \0"
  /* 16652 */ "ds_min_src2_u64 \0"
  /* 16669 */ "ds_max_src2_u64 \0"
  /* 16686 */ "ds_sub_u64 \0"
  /* 16698 */ "ds_rsub_u64 \0"
  /* 16711 */ "ds_dec_u64 \0"
  /* 16723 */ "ds_inc_u64 \0"
  /* 16735 */ "ds_add_u64 \0"
  /* 16747 */ "s_bfe_u64 \0"
  /* 16758 */ "s_cmp_lg_u64 \0"
  /* 16772 */ "ds_min_u64 \0"
  /* 16784 */ "ds_sub_rtn_u64 \0"
  /* 16800 */ "ds_rsub_rtn_u64 \0"
  /* 16817 */ "ds_dec_rtn_u64 \0"
  /* 16833 */ "ds_inc_rtn_u64 \0"
  /* 16849 */ "ds_add_rtn_u64 \0"
  /* 16865 */ "ds_min_rtn_u64 \0"
  /* 16881 */ "ds_max_rtn_u64 \0"
  /* 16897 */ "s_cmp_eq_u64 \0"
  /* 16911 */ "ds_max_u64 \0"
  /* 16923 */ "v_dot8_i32_i4 \0"
  /* 16938 */ "image_gather4 \0"
  /* 16953 */ "v_dot8_u32_u4 \0"
  /* 16968 */ "s_scratch_load_dwordx4 \0"
  /* 16992 */ "global_load_dwordx4 \0"
  /* 17013 */ "s_buffer_load_dwordx4 \0"
  /* 17036 */ "s_load_dwordx4 \0"
  /* 17052 */ "flat_load_dwordx4 \0"
  /* 17071 */ "s_scratch_store_dwordx4 \0"
  /* 17096 */ "global_store_dwordx4 \0"
  /* 17118 */ "s_buffer_store_dwordx4 \0"
  /* 17142 */ "s_store_dwordx4 \0"
  /* 17159 */ "flat_store_dwordx4 \0"
  /* 17179 */ "s_pack_hh_b32_b16 \0"
  /* 17198 */ "s_pack_lh_b32_b16 \0"
  /* 17217 */ "s_pack_ll_b32_b16 \0"
  /* 17236 */ "ds_write_b16 \0"
  /* 17250 */ "v_pk_lshlrev_b16 \0"
  /* 17268 */ "v_pk_lshrrev_b16 \0"
  /* 17286 */ "ds_read_u16_d16 \0"
  /* 17303 */ "ds_read_i8_d16 \0"
  /* 17319 */ "ds_read_u8_d16 \0"
  /* 17335 */ "scratch_load_sbyte_d16 \0"
  /* 17359 */ "global_load_sbyte_d16 \0"
  /* 17382 */ "buffer_load_sbyte_d16 \0"
  /* 17405 */ "flat_load_sbyte_d16 \0"
  /* 17426 */ "scratch_load_ubyte_d16 \0"
  /* 17450 */ "global_load_ubyte_d16 \0"
  /* 17473 */ "buffer_load_ubyte_d16 \0"
  /* 17496 */ "flat_load_ubyte_d16 \0"
  /* 17517 */ "scratch_load_short_d16 \0"
  /* 17541 */ "global_load_short_d16 \0"
  /* 17564 */ "buffer_load_short_d16 \0"
  /* 17587 */ "flat_load_short_d16 \0"
  /* 17608 */ "v_mfma_f32_32x32x4f16 \0"
  /* 17631 */ "v_mfma_f32_4x4x4f16 \0"
  /* 17652 */ "v_mfma_f32_16x16x4f16 \0"
  /* 17675 */ "v_mfma_f32_16x16x16f16 \0"
  /* 17699 */ "v_mfma_f32_32x32x8f16 \0"
  /* 17722 */ "v_pack_b32_f16 \0"
  /* 17738 */ "v_dot2_f32_f16 \0"
  /* 17754 */ "v_interp_p2_f16 \0"
  /* 17771 */ "v_med3_f16 \0"
  /* 17783 */ "v_min3_f16 \0"
  /* 17795 */ "v_max3_f16 \0"
  /* 17807 */ "v_cvt_pknorm_i16_f16 \0"
  /* 17829 */ "v_cvt_pknorm_u16_f16 \0"
  /* 17851 */ "v_pk_fma_f16 \0"
  /* 17865 */ "v_fma_f16 \0"
  /* 17876 */ "v_mad_f16 \0"
  /* 17887 */ "global_atomic_pk_add_f16 \0"
  /* 17913 */ "buffer_atomic_pk_add_f16 \0"
  /* 17939 */ "v_pk_add_f16 \0"
  /* 17953 */ "v_fma_mixhi_f16 \0"
  /* 17970 */ "v_mad_mixhi_f16 \0"
  /* 17987 */ "v_fmaak_f16 \0"
  /* 18000 */ "v_madak_f16 \0"
  /* 18013 */ "v_fmamk_f16 \0"
  /* 18026 */ "v_madmk_f16 \0"
  /* 18039 */ "v_interp_p1ll_f16 \0"
  /* 18058 */ "v_pk_mul_f16 \0"
  /* 18072 */ "v_pk_min_f16 \0"
  /* 18086 */ "v_fma_mixlo_f16 \0"
  /* 18103 */ "v_mad_mixlo_f16 \0"
  /* 18120 */ "v_div_fixup_f16 \0"
  /* 18137 */ "v_interp_p1lv_f16 \0"
  /* 18156 */ "v_pk_max_f16 \0"
  /* 18170 */ "v_interp_p2_legacy_f16 \0"
  /* 18194 */ "v_fma_legacy_f16 \0"
  /* 18212 */ "v_mad_legacy_f16 \0"
  /* 18230 */ "v_div_fixup_legacy_f16 \0"
  /* 18254 */ "v_mfma_f32_32x32x2bf16 \0"
  /* 18278 */ "v_mfma_f32_4x4x2bf16 \0"
  /* 18300 */ "v_mfma_f32_16x16x2bf16 \0"
  /* 18324 */ "v_mfma_f32_32x32x4bf16 \0"
  /* 18348 */ "v_mfma_f32_16x16x8bf16 \0"
  /* 18372 */ "image_sample_c_d_g16 \0"
  /* 18394 */ "image_sample_d_g16 \0"
  /* 18414 */ "image_sample_c_cd_g16 \0"
  /* 18437 */ "image_sample_cd_g16 \0"
  /* 18458 */ "image_sample_c_d_cl_g16 \0"
  /* 18483 */ "image_sample_d_cl_g16 \0"
  /* 18506 */ "image_sample_c_cd_cl_g16 \0"
  /* 18532 */ "image_sample_cd_cl_g16 \0"
  /* 18556 */ "image_sample_c_d_o_g16 \0"
  /* 18580 */ "image_sample_d_o_g16 \0"
  /* 18602 */ "image_sample_c_cd_o_g16 \0"
  /* 18627 */ "image_sample_cd_o_g16 \0"
  /* 18650 */ "image_sample_c_d_cl_o_g16 \0"
  /* 18677 */ "image_sample_d_cl_o_g16 \0"
  /* 18702 */ "image_sample_c_cd_cl_o_g16 \0"
  /* 18730 */ "image_sample_cd_cl_o_g16 \0"
  /* 18756 */ "v_dot2_i32_i16 \0"
  /* 18772 */ "v_mad_i32_i16 \0"
  /* 18787 */ "s_sext_i32_i16 \0"
  /* 18803 */ "v_med3_i16 \0"
  /* 18815 */ "v_min3_i16 \0"
  /* 18827 */ "v_max3_i16 \0"
  /* 18839 */ "v_pk_sub_i16 \0"
  /* 18853 */ "v_sub_i16 \0"
  /* 18864 */ "v_sub_nc_i16 \0"
  /* 18878 */ "v_add_nc_i16 \0"
  /* 18892 */ "ds_read_i16 \0"
  /* 18905 */ "v_pk_mad_i16 \0"
  /* 18919 */ "v_mad_i16 \0"
  /* 18930 */ "v_pk_add_i16 \0"
  /* 18944 */ "v_add_i16 \0"
  /* 18955 */ "v_pk_min_i16 \0"
  /* 18969 */ "v_pk_ashrrev_i16 \0"
  /* 18987 */ "v_pk_max_i16 \0"
  /* 19001 */ "v_mad_legacy_i16 \0"
  /* 19019 */ "v_dot2_u32_u16 \0"
  /* 19035 */ "v_mad_u32_u16 \0"
  /* 19050 */ "v_med3_u16 \0"
  /* 19062 */ "v_min3_u16 \0"
  /* 19074 */ "v_max3_u16 \0"
  /* 19086 */ "v_pk_sub_u16 \0"
  /* 19100 */ "ds_read_u16 \0"
  /* 19113 */ "v_pk_mad_u16 \0"
  /* 19127 */ "v_mad_u16 \0"
  /* 19138 */ "v_sad_u16 \0"
  /* 19149 */ "v_pk_add_u16 \0"
  /* 19163 */ "v_pk_min_u16 \0"
  /* 19177 */ "v_pk_mul_lo_u16 \0"
  /* 19194 */ "v_pk_max_u16 \0"
  /* 19208 */ "v_mad_legacy_u16 \0"
  /* 19226 */ "s_buffer_load_dwordx16 \0"
  /* 19250 */ "s_load_dwordx16 \0"
  /* 19267 */ "ds_read_b96 \0"
  /* 19280 */ "ds_write_b96 \0"
  /* 19294 */ "ds_read_b128 \0"
  /* 19308 */ "ds_write_b128 \0"
  /* 19323 */ "ds_write_b8 \0"
  /* 19336 */ "v_mfma_i32_32x32x4i8 \0"
  /* 19358 */ "v_mfma_i32_4x4x4i8 \0"
  /* 19378 */ "v_mfma_i32_16x16x4i8 \0"
  /* 19400 */ "v_mfma_i32_16x16x16i8 \0"
  /* 19423 */ "v_mfma_i32_32x32x8i8 \0"
  /* 19445 */ "v_dot4_i32_i8 \0"
  /* 19460 */ "s_sext_i32_i8 \0"
  /* 19475 */ "ds_read_i8 \0"
  /* 19487 */ "v_dot4_u32_u8 \0"
  /* 19502 */ "v_mqsad_u32_u8 \0"
  /* 19518 */ "v_qsad_pk_u16_u8 \0"
  /* 19536 */ "v_mqsad_pk_u16_u8 \0"
  /* 19555 */ "ds_read_u8 \0"
  /* 19567 */ "v_sad_u8 \0"
  /* 19577 */ "v_msad_u8 \0"
  /* 19588 */ "v_sad_hi_u8 \0"
  /* 19601 */ "v_lerp_u8 \0"
  /* 19612 */ "s_buffer_load_dwordx8 \0"
  /* 19635 */ "s_load_dwordx8 \0"
  /* 19651 */ "ATOMIC_FENCE \0"
  /* 19665 */ "s_ttracedata \0"
  /* 19679 */ "v_cmpx_ge_f32_sdwa \0"
  /* 19699 */ "v_cmpx_nge_f32_sdwa \0"
  /* 19720 */ "v_cmpx_le_f32_sdwa \0"
  /* 19740 */ "v_cmpx_nle_f32_sdwa \0"
  /* 19761 */ "v_cmpx_f_f32_sdwa \0"
  /* 19780 */ "v_cmpx_lg_f32_sdwa \0"
  /* 19800 */ "v_cmpx_nlg_f32_sdwa \0"
  /* 19821 */ "v_cmpx_o_f32_sdwa \0"
  /* 19840 */ "v_cmpx_eq_f32_sdwa \0"
  /* 19860 */ "v_cmpx_neq_f32_sdwa \0"
  /* 19881 */ "v_cmpx_class_f32_sdwa \0"
  /* 19904 */ "v_cmpx_gt_f32_sdwa \0"
  /* 19924 */ "v_cmpx_ngt_f32_sdwa \0"
  /* 19945 */ "v_cmpx_lt_f32_sdwa \0"
  /* 19965 */ "v_cmpx_nlt_f32_sdwa \0"
  /* 19986 */ "v_cmpx_u_f32_sdwa \0"
  /* 20005 */ "v_cmpx_tru_f32_sdwa \0"
  /* 20026 */ "v_cmpx_ge_i32_sdwa \0"
  /* 20046 */ "v_cmpx_le_i32_sdwa \0"
  /* 20066 */ "v_cmpx_ne_i32_sdwa \0"
  /* 20086 */ "v_cmpx_f_i32_sdwa \0"
  /* 20105 */ "v_cmpx_eq_i32_sdwa \0"
  /* 20125 */ "v_cmpx_t_i32_sdwa \0"
  /* 20144 */ "v_cmpx_gt_i32_sdwa \0"
  /* 20164 */ "v_cmpx_lt_i32_sdwa \0"
  /* 20184 */ "v_cmpx_ge_u32_sdwa \0"
  /* 20204 */ "v_cmpx_le_u32_sdwa \0"
  /* 20224 */ "v_cmpx_ne_u32_sdwa \0"
  /* 20244 */ "v_cmpx_f_u32_sdwa \0"
  /* 20263 */ "v_cmpx_eq_u32_sdwa \0"
  /* 20283 */ "v_cmpx_t_u32_sdwa \0"
  /* 20302 */ "v_cmpx_gt_u32_sdwa \0"
  /* 20322 */ "v_cmpx_lt_u32_sdwa \0"
  /* 20342 */ "v_cmpx_ge_f16_sdwa \0"
  /* 20362 */ "v_cmpx_nge_f16_sdwa \0"
  /* 20383 */ "v_cmpx_le_f16_sdwa \0"
  /* 20403 */ "v_cmpx_nle_f16_sdwa \0"
  /* 20424 */ "v_cmpx_f_f16_sdwa \0"
  /* 20443 */ "v_cmpx_lg_f16_sdwa \0"
  /* 20463 */ "v_cmpx_nlg_f16_sdwa \0"
  /* 20484 */ "v_cmpx_o_f16_sdwa \0"
  /* 20503 */ "v_cmpx_eq_f16_sdwa \0"
  /* 20523 */ "v_cmpx_neq_f16_sdwa \0"
  /* 20544 */ "v_cmpx_class_f16_sdwa \0"
  /* 20567 */ "v_cmpx_gt_f16_sdwa \0"
  /* 20587 */ "v_cmpx_ngt_f16_sdwa \0"
  /* 20608 */ "v_cmpx_lt_f16_sdwa \0"
  /* 20628 */ "v_cmpx_nlt_f16_sdwa \0"
  /* 20649 */ "v_cmpx_u_f16_sdwa \0"
  /* 20668 */ "v_cmpx_tru_f16_sdwa \0"
  /* 20689 */ "v_cmpx_ge_i16_sdwa \0"
  /* 20709 */ "v_cmpx_le_i16_sdwa \0"
  /* 20729 */ "v_cmpx_ne_i16_sdwa \0"
  /* 20749 */ "v_cmpx_eq_i16_sdwa \0"
  /* 20769 */ "v_cmpx_gt_i16_sdwa \0"
  /* 20789 */ "v_cmpx_lt_i16_sdwa \0"
  /* 20809 */ "v_cmpx_ge_u16_sdwa \0"
  /* 20829 */ "v_cmpx_le_u16_sdwa \0"
  /* 20849 */ "v_cmpx_ne_u16_sdwa \0"
  /* 20869 */ "v_cmpx_eq_u16_sdwa \0"
  /* 20889 */ "v_cmpx_gt_u16_sdwa \0"
  /* 20909 */ "v_cmpx_lt_u16_sdwa \0"
  /* 20929 */ "image_gather4_b \0"
  /* 20946 */ "image_gather4_c_b \0"
  /* 20965 */ "image_sample_c_b \0"
  /* 20983 */ "image_sample_b \0"
  /* 20999 */ "image_atomic_sub \0"
  /* 21017 */ "global_atomic_sub \0"
  /* 21036 */ "s_buffer_atomic_sub \0"
  /* 21057 */ "s_atomic_sub \0"
  /* 21071 */ "flat_atomic_sub \0"
  /* 21088 */ "global_atomic_csub \0"
  /* 21108 */ "buffer_atomic_csub \0"
  /* 21128 */ "image_gather4_c \0"
  /* 21145 */ "image_sample_c \0"
  /* 21161 */ "image_atomic_dec \0"
  /* 21179 */ "global_atomic_dec \0"
  /* 21198 */ "s_buffer_atomic_dec \0"
  /* 21219 */ "s_atomic_dec \0"
  /* 21233 */ "flat_atomic_dec \0"
  /* 21250 */ "image_atomic_inc \0"
  /* 21268 */ "global_atomic_inc \0"
  /* 21287 */ "s_buffer_atomic_inc \0"
  /* 21308 */ "s_atomic_inc \0"
  /* 21322 */ "flat_atomic_inc \0"
  /* 21339 */ "image_sample_c_d \0"
  /* 21357 */ "image_sample_d \0"
  /* 21373 */ "image_msaa_load \0"
  /* 21390 */ "image_load \0"
  /* 21402 */ "image_sample_c_cd \0"
  /* 21421 */ "image_sample_cd \0"
  /* 21438 */ "image_atomic_add \0"
  /* 21456 */ "global_atomic_add \0"
  /* 21475 */ "s_buffer_atomic_add \0"
  /* 21496 */ "s_atomic_add \0"
  /* 21510 */ "flat_atomic_add \0"
  /* 21527 */ "s_endpgm_saved \0"
  /* 21543 */ "global_load_dword_addtid \0"
  /* 21569 */ "global_store_dword_addtid \0"
  /* 21596 */ "image_atomic_and \0"
  /* 21614 */ "global_atomic_and \0"
  /* 21633 */ "s_buffer_atomic_and \0"
  /* 21654 */ "s_atomic_and \0"
  /* 21668 */ "flat_atomic_and \0"
  /* 21685 */ "s_code_end \0"
  /* 21697 */ "s_subvector_loop_end \0"
  /* 21719 */ "ds_append \0"
  /* 21730 */ "image_get_lod \0"
  /* 21745 */ "s_dcache_discard \0"
  /* 21763 */ "s_scratch_load_dword \0"
  /* 21785 */ "global_load_dword \0"
  /* 21804 */ "s_buffer_load_dword \0"
  /* 21825 */ "s_load_dword \0"
  /* 21839 */ "flat_load_dword \0"
  /* 21856 */ "s_scratch_store_dword \0"
  /* 21879 */ "global_store_dword \0"
  /* 21899 */ "s_buffer_store_dword \0"
  /* 21921 */ "s_store_dword \0"
  /* 21936 */ "flat_store_dword \0"
  /* 21954 */ "buffer_store_lds_dword \0"
  /* 21978 */ "s_atc_probe \0"
  /* 21991 */ "s_round_mode \0"
  /* 22005 */ "s_denorm_mode \0"
  /* 22020 */ "s_set_gpr_idx_mode \0"
  /* 22040 */ "s_wait_idle \0"
  /* 22053 */ "image_sample \0"
  /* 22067 */ "s_memrealtime \0"
  /* 22082 */ "s_memtime \0"
  /* 22093 */ "ds_consume \0"
  /* 22105 */ "s_endpgm_ordered_ps_done \0"
  /* 22131 */ "image_store \0"
  /* 22144 */ "s_clause \0"
  /* 22154 */ "scratch_store_byte \0"
  /* 22174 */ "global_store_byte \0"
  /* 22193 */ "buffer_store_byte \0"
  /* 22212 */ "flat_store_byte \0"
  /* 22229 */ "scratch_load_sbyte \0"
  /* 22249 */ "global_load_sbyte \0"
  /* 22268 */ "buffer_load_sbyte \0"
  /* 22287 */ "flat_load_sbyte \0"
  /* 22304 */ "scratch_load_ubyte \0"
  /* 22324 */ "global_load_ubyte \0"
  /* 22343 */ "buffer_load_ubyte \0"
  /* 22362 */ "flat_load_ubyte \0"
  /* 22379 */ "s_set_gpr_idx_off \0"
  /* 22398 */ "s_sendmsg \0"
  /* 22409 */ "s_branch \0"
  /* 22419 */ "s_inst_prefetch \0"
  /* 22436 */ "ds_write_b16_d16_hi \0"
  /* 22457 */ "ds_read_u16_d16_hi \0"
  /* 22477 */ "ds_write_b8_d16_hi \0"
  /* 22497 */ "ds_read_i8_d16_hi \0"
  /* 22516 */ "ds_read_u8_d16_hi \0"
  /* 22535 */ "scratch_store_byte_d16_hi \0"
  /* 22562 */ "global_store_byte_d16_hi \0"
  /* 22588 */ "buffer_store_byte_d16_hi \0"
  /* 22614 */ "flat_store_byte_d16_hi \0"
  /* 22638 */ "scratch_load_sbyte_d16_hi \0"
  /* 22665 */ "global_load_sbyte_d16_hi \0"
  /* 22691 */ "buffer_load_sbyte_d16_hi \0"
  /* 22717 */ "flat_load_sbyte_d16_hi \0"
  /* 22741 */ "scratch_load_ubyte_d16_hi \0"
  /* 22768 */ "global_load_ubyte_d16_hi \0"
  /* 22794 */ "buffer_load_ubyte_d16_hi \0"
  /* 22820 */ "flat_load_ubyte_d16_hi \0"
  /* 22844 */ "scratch_load_short_d16_hi \0"
  /* 22871 */ "global_load_short_d16_hi \0"
  /* 22897 */ "buffer_load_short_d16_hi \0"
  /* 22923 */ "flat_load_short_d16_hi \0"
  /* 22947 */ "scratch_store_short_d16_hi \0"
  /* 22975 */ "global_store_short_d16_hi \0"
  /* 23002 */ "buffer_store_short_d16_hi \0"
  /* 23029 */ "flat_store_short_d16_hi \0"
  /* 23054 */ "image_load_pck \0"
  /* 23070 */ "image_store_pck \0"
  /* 23087 */ "image_load_mip_pck \0"
  /* 23107 */ "image_store_mip_pck \0"
  /* 23128 */ "s_cbranch_g_fork \0"
  /* 23146 */ "s_cbranch_i_fork \0"
  /* 23164 */ "image_gather4_l \0"
  /* 23181 */ "image_gather4_c_l \0"
  /* 23200 */ "image_sample_c_l \0"
  /* 23218 */ "image_sample_l \0"
  /* 23234 */ "image_gather4_cl \0"
  /* 23252 */ "image_gather4_b_cl \0"
  /* 23272 */ "image_gather4_c_b_cl \0"
  /* 23294 */ "image_sample_c_b_cl \0"
  /* 23315 */ "image_sample_b_cl \0"
  /* 23334 */ "image_gather4_c_cl \0"
  /* 23354 */ "image_sample_c_cl \0"
  /* 23373 */ "image_sample_c_d_cl \0"
  /* 23394 */ "image_sample_d_cl \0"
  /* 23413 */ "image_sample_c_cd_cl \0"
  /* 23435 */ "image_sample_cd_cl \0"
  /* 23455 */ "image_sample_cl \0"
  /* 23472 */ "s_decperflevel \0"
  /* 23488 */ "s_incperflevel \0"
  /* 23504 */ "s_setkill \0"
  /* 23515 */ "s_ttracedata_imm \0"
  /* 23533 */ "image_load_pck_sgn \0"
  /* 23553 */ "image_load_mip_pck_sgn \0"
  /* 23577 */ "s_subvector_loop_begin \0"
  /* 23601 */ "global_atomic_fmin \0"
  /* 23621 */ "buffer_atomic_fmin \0"
  /* 23641 */ "flat_atomic_fmin \0"
  /* 23659 */ "image_atomic_smin \0"
  /* 23678 */ "global_atomic_smin \0"
  /* 23698 */ "s_buffer_atomic_smin \0"
  /* 23720 */ "s_atomic_smin \0"
  /* 23735 */ "flat_atomic_smin \0"
  /* 23753 */ "image_atomic_umin \0"
  /* 23772 */ "global_atomic_umin \0"
  /* 23792 */ "s_buffer_atomic_umin \0"
  /* 23814 */ "s_atomic_umin \0"
  /* 23829 */ "flat_atomic_umin \0"
  /* 23847 */ "s_cbranch_join \0"
  /* 23863 */ "s_set_gpr_idx_on \0"
  /* 23881 */ "s_version \0"
  /* 23892 */ "; adjcallstackdown \0"
  /* 23912 */ "image_gather4_o \0"
  /* 23929 */ "image_gather4_b_o \0"
  /* 23948 */ "image_gather4_c_b_o \0"
  /* 23969 */ "image_sample_c_b_o \0"
  /* 23989 */ "image_sample_b_o \0"
  /* 24007 */ "image_gather4_c_o \0"
  /* 24026 */ "image_sample_c_o \0"
  /* 24044 */ "image_sample_c_d_o \0"
  /* 24064 */ "image_sample_d_o \0"
  /* 24082 */ "image_sample_c_cd_o \0"
  /* 24103 */ "image_sample_cd_o \0"
  /* 24122 */ "image_sample_o \0"
  /* 24138 */ "image_gather4_l_o \0"
  /* 24157 */ "image_gather4_c_l_o \0"
  /* 24178 */ "image_sample_c_l_o \0"
  /* 24198 */ "image_sample_l_o \0"
  /* 24216 */ "image_gather4_cl_o \0"
  /* 24236 */ "image_gather4_b_cl_o \0"
  /* 24258 */ "image_gather4_c_b_cl_o \0"
  /* 24282 */ "image_sample_c_b_cl_o \0"
  /* 24305 */ "image_sample_b_cl_o \0"
  /* 24326 */ "image_gather4_c_cl_o \0"
  /* 24348 */ "image_sample_c_cl_o \0"
  /* 24369 */ "image_sample_c_d_cl_o \0"
  /* 24392 */ "image_sample_d_cl_o \0"
  /* 24413 */ "image_sample_c_cd_cl_o \0"
  /* 24437 */ "image_sample_cd_cl_o \0"
  /* 24459 */ "image_sample_cl_o \0"
  /* 24478 */ "image_gather4_lz_o \0"
  /* 24498 */ "image_gather4_c_lz_o \0"
  /* 24520 */ "image_sample_c_lz_o \0"
  /* 24541 */ "image_sample_lz_o \0"
  /* 24560 */ "image_get_resinfo \0"
  /* 24579 */ "s_setprio \0"
  /* 24590 */ "s_trap \0"
  /* 24598 */ "image_atomic_swap \0"
  /* 24617 */ "global_atomic_swap \0"
  /* 24637 */ "s_buffer_atomic_swap \0"
  /* 24659 */ "s_atomic_swap \0"
  /* 24674 */ "flat_atomic_swap \0"
  /* 24692 */ "image_atomic_cmpswap \0"
  /* 24714 */ "global_atomic_cmpswap \0"
  /* 24737 */ "s_buffer_atomic_cmpswap \0"
  /* 24762 */ "s_atomic_cmpswap \0"
  /* 24780 */ "flat_atomic_cmpswap \0"
  /* 24801 */ "global_atomic_fcmpswap \0"
  /* 24825 */ "buffer_atomic_fcmpswap \0"
  /* 24849 */ "flat_atomic_fcmpswap \0"
  /* 24871 */ "s_sleep \0"
  /* 24880 */ "s_setvskip \0"
  /* 24892 */ "image_load_mip \0"
  /* 24908 */ "image_store_mip \0"
  /* 24925 */ "s_cbranch_scc0_pad_s_nop \0"
  /* 24951 */ "s_cbranch_scc1_pad_s_nop \0"
  /* 24977 */ "s_branch_pad_s_nop \0"
  /* 24997 */ "s_cbranch_cdbgsys_and_user_pad_s_nop \0"
  /* 25035 */ "s_cbranch_cdbgsys_or_user_pad_s_nop \0"
  /* 25072 */ "s_cbranch_cdbguser_pad_s_nop \0"
  /* 25102 */ "s_cbranch_cdbgsys_pad_s_nop \0"
  /* 25131 */ "s_cbranch_vccz_pad_s_nop \0"
  /* 25157 */ "s_cbranch_execz_pad_s_nop \0"
  /* 25184 */ "s_cbranch_vccnz_pad_s_nop \0"
  /* 25211 */ "s_cbranch_execnz_pad_s_nop \0"
  /* 25239 */ "s_wakeup \0"
  /* 25249 */ "; adjcallstackup \0"
  /* 25267 */ "s_get_waveid_in_workgroup \0"
  /* 25294 */ "ds_gws_sema_br \0"
  /* 25310 */ "s_atc_probe_buffer \0"
  /* 25330 */ "ds_gws_barrier \0"
  /* 25346 */ "s_cbranch_cdbgsys_and_user \0"
  /* 25374 */ "s_cbranch_cdbgsys_or_user \0"
  /* 25401 */ "s_cbranch_cdbguser \0"
  /* 25421 */ "image_atomic_or \0"
  /* 25438 */ "global_atomic_or \0"
  /* 25456 */ "s_buffer_atomic_or \0"
  /* 25476 */ "s_atomic_or \0"
  /* 25489 */ "flat_atomic_or \0"
  /* 25505 */ "image_atomic_xor \0"
  /* 25523 */ "global_atomic_xor \0"
  /* 25542 */ "s_buffer_atomic_xor \0"
  /* 25563 */ "s_atomic_xor \0"
  /* 25577 */ "flat_atomic_xor \0"
  /* 25594 */ "s_waitcnt_depctr \0"
  /* 25612 */ "s_cbranch_cdbgsys \0"
  /* 25631 */ "ds_gws_init \0"
  /* 25644 */ "s_sendmsghalt \0"
  /* 25659 */ "s_sethalt \0"
  /* 25670 */ "s_waitcnt_lgkmcnt \0"
  /* 25689 */ "s_waitcnt_vmcnt \0"
  /* 25706 */ "s_waitcnt_expcnt \0"
  /* 25724 */ "s_waitcnt_vscnt \0"
  /* 25741 */ "s_waitcnt \0"
  /* 25752 */ "ds_ordered_count \0"
  /* 25770 */ "scratch_store_short \0"
  /* 25791 */ "global_store_short \0"
  /* 25811 */ "buffer_store_short \0"
  /* 25831 */ "flat_store_short \0"
  /* 25849 */ "scratch_load_sshort \0"
  /* 25870 */ "global_load_sshort \0"
  /* 25890 */ "buffer_load_sshort \0"
  /* 25910 */ "flat_load_sshort \0"
  /* 25928 */ "scratch_load_ushort \0"
  /* 25949 */ "global_load_ushort \0"
  /* 25969 */ "buffer_load_ushort \0"
  /* 25989 */ "flat_load_ushort \0"
  /* 26007 */ "s_icache_inv \0"
  /* 26021 */ "tbuffer_load_format_d16_xyzw \0"
  /* 26051 */ "tbuffer_store_format_d16_xyzw \0"
  /* 26082 */ "tbuffer_load_format_xyzw \0"
  /* 26108 */ "tbuffer_store_format_xyzw \0"
  /* 26135 */ "tbuffer_load_format_d16_x \0"
  /* 26162 */ "tbuffer_store_format_d16_x \0"
  /* 26190 */ "buffer_load_format_d16_hi_x \0"
  /* 26219 */ "buffer_store_format_d16_hi_x \0"
  /* 26249 */ "tbuffer_load_format_x \0"
  /* 26272 */ "tbuffer_store_format_x \0"
  /* 26296 */ "global_atomic_fmax \0"
  /* 26316 */ "buffer_atomic_fmax \0"
  /* 26336 */ "flat_atomic_fmax \0"
  /* 26354 */ "image_atomic_smax \0"
  /* 26373 */ "global_atomic_smax \0"
  /* 26393 */ "s_buffer_atomic_smax \0"
  /* 26415 */ "s_atomic_smax \0"
  /* 26430 */ "flat_atomic_smax \0"
  /* 26448 */ "image_atomic_umax \0"
  /* 26467 */ "global_atomic_umax \0"
  /* 26487 */ "s_buffer_atomic_umax \0"
  /* 26509 */ "s_atomic_umax \0"
  /* 26524 */ "flat_atomic_umax \0"
  /* 26542 */ "s_set_gpr_idx_idx \0"
  /* 26561 */ "image_bvh64_intersect_ray \0"
  /* 26588 */ "image_bvh_intersect_ray \0"
  /* 26613 */ " ; illegal copy \0"
  /* 26630 */ "tbuffer_load_format_d16_xy \0"
  /* 26658 */ "tbuffer_store_format_d16_xy \0"
  /* 26687 */ "tbuffer_load_format_xy \0"
  /* 26711 */ "tbuffer_store_format_xy \0"
  /* 26736 */ "s_cbranch_vccz \0"
  /* 26752 */ "s_cbranch_execz \0"
  /* 26769 */ "image_gather4_lz \0"
  /* 26787 */ "image_gather4_c_lz \0"
  /* 26807 */ "image_sample_c_lz \0"
  /* 26826 */ "image_sample_lz \0"
  /* 26843 */ "s_cbranch_vccnz \0"
  /* 26860 */ "s_cbranch_execnz \0"
  /* 26878 */ "tbuffer_load_format_d16_xyz \0"
  /* 26907 */ "tbuffer_store_format_d16_xyz \0"
  /* 26937 */ "tbuffer_load_format_xyz \0"
  /* 26962 */ "tbuffer_store_format_xyz \0"
  /* 26988 */ "# XRay Function Patchable RET.\0"
  /* 27019 */ "# XRay Typed Event Log.\0"
  /* 27043 */ "# XRay Custom Event Log.\0"
  /* 27068 */ "# XRay Function Enter.\0"
  /* 27091 */ "# XRay Tail Call Exit.\0"
  /* 27114 */ "# XRay Function Exit.\0"
  /* 27136 */ "v_cvt_f32_ubyte0\0"
  /* 27153 */ "v_cvt_f32_ubyte1\0"
  /* 27170 */ "buffer_wbinvl1\0"
  /* 27185 */ "v_mbcnt_hi_u32_b32\0"
  /* 27204 */ "v_mbcnt_lo_u32_b32\0"
  /* 27223 */ "v_bcnt_u32_b32\0"
  /* 27238 */ "v_movrelsd_2_b32\0"
  /* 27255 */ "v_movreld_b32\0"
  /* 27269 */ "v_and_b32\0"
  /* 27279 */ "v_movrelsd_b32\0"
  /* 27294 */ "v_screen_partition_4se_b32\0"
  /* 27321 */ "v_cndmask_b32\0"
  /* 27335 */ "v_ffbl_b32\0"
  /* 27346 */ "v_lshl_b32\0"
  /* 27357 */ "v_bfm_b32\0"
  /* 27367 */ "v_lshr_b32\0"
  /* 27378 */ "v_or_b32\0"
  /* 27387 */ "v_xnor_b32\0"
  /* 27398 */ "v_xor_b32\0"
  /* 27408 */ "v_movrels_b32\0"
  /* 27422 */ "v_not_b32\0"
  /* 27432 */ "v_bfrev_b32\0"
  /* 27444 */ "v_lshlrev_b32\0"
  /* 27458 */ "v_lshrrev_b32\0"
  /* 27472 */ "v_mov_b32\0"
  /* 27482 */ "v_interp_p1_f32\0"
  /* 27498 */ "v_cvt_rpi_i32_f32\0"
  /* 27516 */ "v_frexp_exp_i32_f32\0"
  /* 27536 */ "v_cvt_flr_i32_f32\0"
  /* 27554 */ "v_cvt_i32_f32\0"
  /* 27568 */ "v_cvt_u32_f32\0"
  /* 27582 */ "v_interp_p2_f32\0"
  /* 27598 */ "v_cvt_f64_f32\0"
  /* 27612 */ "v_cvt_f16_f32\0"
  /* 27626 */ "v_cvt_pkrtz_f16_f32\0"
  /* 27646 */ "v_cvt_pknorm_i16_f32\0"
  /* 27667 */ "v_cvt_pknorm_u16_f32\0"
  /* 27688 */ "v_cvt_pkaccum_u8_f32\0"
  /* 27709 */ "v_sub_f32\0"
  /* 27719 */ "v_mac_f32\0"
  /* 27729 */ "v_fmac_f32\0"
  /* 27740 */ "v_trunc_f32\0"
  /* 27752 */ "v_add_f32\0"
  /* 27762 */ "v_cmp_ge_f32\0"
  /* 27775 */ "v_cmps_ge_f32\0"
  /* 27789 */ "v_cmpx_ge_f32\0"
  /* 27803 */ "v_cmpsx_ge_f32\0"
  /* 27818 */ "v_cmp_nge_f32\0"
  /* 27832 */ "v_cmps_nge_f32\0"
  /* 27847 */ "v_cmpx_nge_f32\0"
  /* 27862 */ "v_cmpsx_nge_f32\0"
  /* 27878 */ "v_cmp_le_f32\0"
  /* 27891 */ "v_cmps_le_f32\0"
  /* 27905 */ "v_cmpx_le_f32\0"
  /* 27919 */ "v_cmpsx_le_f32\0"
  /* 27934 */ "v_cmp_nle_f32\0"
  /* 27948 */ "v_cmps_nle_f32\0"
  /* 27963 */ "v_cmpx_nle_f32\0"
  /* 27978 */ "v_cmpsx_nle_f32\0"
  /* 27994 */ "v_rndne_f32\0"
  /* 28006 */ "v_cmp_f_f32\0"
  /* 28018 */ "v_cmps_f_f32\0"
  /* 28031 */ "v_cmpx_f_f32\0"
  /* 28044 */ "v_cmpsx_f_f32\0"
  /* 28058 */ "v_rcp_iflag_f32\0"
  /* 28074 */ "v_cmp_lg_f32\0"
  /* 28087 */ "v_cmps_lg_f32\0"
  /* 28101 */ "v_cmpx_lg_f32\0"
  /* 28115 */ "v_cmpsx_lg_f32\0"
  /* 28130 */ "v_cmp_nlg_f32\0"
  /* 28144 */ "v_cmps_nlg_f32\0"
  /* 28159 */ "v_cmpx_nlg_f32\0"
  /* 28174 */ "v_cmpsx_nlg_f32\0"
  /* 28190 */ "v_log_f32\0"
  /* 28200 */ "v_ceil_f32\0"
  /* 28211 */ "v_mul_f32\0"
  /* 28221 */ "v_min_f32\0"
  /* 28231 */ "v_sin_f32\0"
  /* 28241 */ "v_cmp_o_f32\0"
  /* 28253 */ "v_cmps_o_f32\0"
  /* 28266 */ "v_cmpx_o_f32\0"
  /* 28279 */ "v_cmpsx_o_f32\0"
  /* 28293 */ "v_rcp_f32\0"
  /* 28303 */ "v_log_clamp_f32\0"
  /* 28319 */ "v_rcp_clamp_f32\0"
  /* 28335 */ "v_rsq_clamp_f32\0"
  /* 28351 */ "v_exp_f32\0"
  /* 28361 */ "v_ldexp_f32\0"
  /* 28373 */ "v_cmp_eq_f32\0"
  /* 28386 */ "v_cmps_eq_f32\0"
  /* 28400 */ "v_cmpx_eq_f32\0"
  /* 28414 */ "v_cmpsx_eq_f32\0"
  /* 28429 */ "v_cmp_neq_f32\0"
  /* 28443 */ "v_cmps_neq_f32\0"
  /* 28458 */ "v_cmpx_neq_f32\0"
  /* 28473 */ "v_cmpsx_neq_f32\0"
  /* 28489 */ "v_rsq_f32\0"
  /* 28499 */ "v_floor_f32\0"
  /* 28511 */ "v_cos_f32\0"
  /* 28521 */ "v_cmp_class_f32\0"
  /* 28537 */ "v_cmpx_class_f32\0"
  /* 28554 */ "v_fract_f32\0"
  /* 28566 */ "v_cmp_gt_f32\0"
  /* 28579 */ "v_cmps_gt_f32\0"
  /* 28593 */ "v_cmpx_gt_f32\0"
  /* 28607 */ "v_cmpsx_gt_f32\0"
  /* 28622 */ "v_cmp_ngt_f32\0"
  /* 28636 */ "v_cmps_ngt_f32\0"
  /* 28651 */ "v_cmpx_ngt_f32\0"
  /* 28666 */ "v_cmpsx_ngt_f32\0"
  /* 28682 */ "v_cmp_lt_f32\0"
  /* 28695 */ "v_cmps_lt_f32\0"
  /* 28709 */ "v_cmpx_lt_f32\0"
  /* 28723 */ "v_cmpsx_lt_f32\0"
  /* 28738 */ "v_cmp_nlt_f32\0"
  /* 28752 */ "v_cmps_nlt_f32\0"
  /* 28767 */ "v_cmpx_nlt_f32\0"
  /* 28782 */ "v_cmpsx_nlt_f32\0"
  /* 28798 */ "v_frexp_mant_f32\0"
  /* 28815 */ "v_sqrt_f32\0"
  /* 28826 */ "v_cmp_u_f32\0"
  /* 28838 */ "v_cmps_u_f32\0"
  /* 28851 */ "v_cmpx_u_f32\0"
  /* 28864 */ "v_cmpsx_u_f32\0"
  /* 28878 */ "v_cmp_tru_f32\0"
  /* 28892 */ "v_cmps_tru_f32\0"
  /* 28907 */ "v_cmpx_tru_f32\0"
  /* 28922 */ "v_cmpsx_tru_f32\0"
  /* 28938 */ "v_subrev_f32\0"
  /* 28951 */ "v_interp_mov_f32\0"
  /* 28968 */ "v_max_f32\0"
  /* 28978 */ "v_mac_legacy_f32\0"
  /* 28995 */ "v_fmac_legacy_f32\0"
  /* 29013 */ "v_log_legacy_f32\0"
  /* 29030 */ "v_mul_legacy_f32\0"
  /* 29047 */ "v_min_legacy_f32\0"
  /* 29064 */ "v_rcp_legacy_f32\0"
  /* 29081 */ "v_exp_legacy_f32\0"
  /* 29098 */ "v_rsq_legacy_f32\0"
  /* 29115 */ "v_max_legacy_f32\0"
  /* 29132 */ "v_cvt_f32_i32\0"
  /* 29146 */ "v_cvt_f64_i32\0"
  /* 29160 */ "v_cvt_pk_i16_i32\0"
  /* 29177 */ "v_sub_i32\0"
  /* 29187 */ "v_add_i32\0"
  /* 29197 */ "v_cmp_ge_i32\0"
  /* 29210 */ "v_cmpx_ge_i32\0"
  /* 29224 */ "v_cmp_le_i32\0"
  /* 29237 */ "v_cmpx_le_i32\0"
  /* 29251 */ "v_cmp_ne_i32\0"
  /* 29264 */ "v_cmpx_ne_i32\0"
  /* 29278 */ "v_cmp_f_i32\0"
  /* 29290 */ "v_cmpx_f_i32\0"
  /* 29303 */ "v_ffbh_i32\0"
  /* 29314 */ "v_min_i32\0"
  /* 29324 */ "v_cmp_eq_i32\0"
  /* 29337 */ "v_cmpx_eq_i32\0"
  /* 29351 */ "v_ashr_i32\0"
  /* 29362 */ "v_cmp_t_i32\0"
  /* 29374 */ "v_cmpx_t_i32\0"
  /* 29387 */ "v_cmp_gt_i32\0"
  /* 29400 */ "v_cmpx_gt_i32\0"
  /* 29414 */ "v_cmp_lt_i32\0"
  /* 29427 */ "v_cmpx_lt_i32\0"
  /* 29441 */ "v_subrev_i32\0"
  /* 29454 */ "v_ashrrev_i32\0"
  /* 29468 */ "v_max_i32\0"
  /* 29478 */ "v_cvt_f32_u32\0"
  /* 29492 */ "v_cvt_f64_u32\0"
  /* 29506 */ "v_cvt_pk_u16_u32\0"
  /* 29523 */ "v_subb_u32\0"
  /* 29534 */ "v_sub_u32\0"
  /* 29544 */ "v_addc_u32\0"
  /* 29555 */ "v_sub_nc_u32\0"
  /* 29568 */ "v_add_nc_u32\0"
  /* 29581 */ "v_subrev_nc_u32\0"
  /* 29597 */ "v_add_u32\0"
  /* 29607 */ "v_cmp_ge_u32\0"
  /* 29620 */ "v_cmpx_ge_u32\0"
  /* 29634 */ "v_cmp_le_u32\0"
  /* 29647 */ "v_cmpx_le_u32\0"
  /* 29661 */ "v_cmp_ne_u32\0"
  /* 29674 */ "v_cmpx_ne_u32\0"
  /* 29688 */ "v_cmp_f_u32\0"
  /* 29700 */ "v_cmpx_f_u32\0"
  /* 29713 */ "v_ffbh_u32\0"
  /* 29724 */ "v_sub_co_ci_u32\0"
  /* 29740 */ "v_add_co_ci_u32\0"
  /* 29756 */ "v_subrev_co_ci_u32\0"
  /* 29775 */ "v_min_u32\0"
  /* 29785 */ "v_subb_co_u32\0"
  /* 29799 */ "v_sub_co_u32\0"
  /* 29812 */ "v_addc_co_u32\0"
  /* 29826 */ "v_add_co_u32\0"
  /* 29839 */ "v_subbrev_co_u32\0"
  /* 29856 */ "v_subrev_co_u32\0"
  /* 29872 */ "v_cmp_eq_u32\0"
  /* 29885 */ "v_cmpx_eq_u32\0"
  /* 29899 */ "v_cmp_t_u32\0"
  /* 29911 */ "v_cmpx_t_u32\0"
  /* 29924 */ "v_cmp_gt_u32\0"
  /* 29937 */ "v_cmpx_gt_u32\0"
  /* 29951 */ "v_cmp_lt_u32\0"
  /* 29964 */ "v_cmpx_lt_u32\0"
  /* 29978 */ "v_subbrev_u32\0"
  /* 29992 */ "v_subrev_u32\0"
  /* 30005 */ "v_max_u32\0"
  /* 30015 */ "v_cvt_f32_ubyte2\0"
  /* 30032 */ "v_cvt_f32_ubyte3\0"
  /* 30049 */ "v_mul_hi_i32_i24\0"
  /* 30066 */ "v_mul_i32_i24\0"
  /* 30080 */ "v_mul_hi_u32_u24\0"
  /* 30097 */ "v_mul_u32_u24\0"
  /* 30111 */ "v_cvt_f32_f64\0"
  /* 30125 */ "v_frexp_exp_i32_f64\0"
  /* 30145 */ "v_cvt_i32_f64\0"
  /* 30159 */ "v_cvt_u32_f64\0"
  /* 30173 */ "v_trunc_f64\0"
  /* 30185 */ "v_cmp_ge_f64\0"
  /* 30198 */ "v_cmps_ge_f64\0"
  /* 30212 */ "v_cmpx_ge_f64\0"
  /* 30226 */ "v_cmpsx_ge_f64\0"
  /* 30241 */ "v_cmp_nge_f64\0"
  /* 30255 */ "v_cmps_nge_f64\0"
  /* 30270 */ "v_cmpx_nge_f64\0"
  /* 30285 */ "v_cmpsx_nge_f64\0"
  /* 30301 */ "v_cmp_le_f64\0"
  /* 30314 */ "v_cmps_le_f64\0"
  /* 30328 */ "v_cmpx_le_f64\0"
  /* 30342 */ "v_cmpsx_le_f64\0"
  /* 30357 */ "v_cmp_nle_f64\0"
  /* 30371 */ "v_cmps_nle_f64\0"
  /* 30386 */ "v_cmpx_nle_f64\0"
  /* 30401 */ "v_cmpsx_nle_f64\0"
  /* 30417 */ "v_rndne_f64\0"
  /* 30429 */ "v_cmp_f_f64\0"
  /* 30441 */ "v_cmps_f_f64\0"
  /* 30454 */ "v_cmpx_f_f64\0"
  /* 30467 */ "v_cmpsx_f_f64\0"
  /* 30481 */ "v_cmp_lg_f64\0"
  /* 30494 */ "v_cmps_lg_f64\0"
  /* 30508 */ "v_cmpx_lg_f64\0"
  /* 30522 */ "v_cmpsx_lg_f64\0"
  /* 30537 */ "v_cmp_nlg_f64\0"
  /* 30551 */ "v_cmps_nlg_f64\0"
  /* 30566 */ "v_cmpx_nlg_f64\0"
  /* 30581 */ "v_cmpsx_nlg_f64\0"
  /* 30597 */ "v_ceil_f64\0"
  /* 30608 */ "v_cmp_o_f64\0"
  /* 30620 */ "v_cmps_o_f64\0"
  /* 30633 */ "v_cmpx_o_f64\0"
  /* 30646 */ "v_cmpsx_o_f64\0"
  /* 30660 */ "v_rcp_f64\0"
  /* 30670 */ "v_rcp_clamp_f64\0"
  /* 30686 */ "v_rsq_clamp_f64\0"
  /* 30702 */ "v_cmp_eq_f64\0"
  /* 30715 */ "v_cmps_eq_f64\0"
  /* 30729 */ "v_cmpx_eq_f64\0"
  /* 30743 */ "v_cmpsx_eq_f64\0"
  /* 30758 */ "v_cmp_neq_f64\0"
  /* 30772 */ "v_cmps_neq_f64\0"
  /* 30787 */ "v_cmpx_neq_f64\0"
  /* 30802 */ "v_cmpsx_neq_f64\0"
  /* 30818 */ "v_rsq_f64\0"
  /* 30828 */ "v_floor_f64\0"
  /* 30840 */ "v_cmp_class_f64\0"
  /* 30856 */ "v_cmpx_class_f64\0"
  /* 30873 */ "v_fract_f64\0"
  /* 30885 */ "v_cmp_gt_f64\0"
  /* 30898 */ "v_cmps_gt_f64\0"
  /* 30912 */ "v_cmpx_gt_f64\0"
  /* 30926 */ "v_cmpsx_gt_f64\0"
  /* 30941 */ "v_cmp_ngt_f64\0"
  /* 30955 */ "v_cmps_ngt_f64\0"
  /* 30970 */ "v_cmpx_ngt_f64\0"
  /* 30985 */ "v_cmpsx_ngt_f64\0"
  /* 31001 */ "v_cmp_lt_f64\0"
  /* 31014 */ "v_cmps_lt_f64\0"
  /* 31028 */ "v_cmpx_lt_f64\0"
  /* 31042 */ "v_cmpsx_lt_f64\0"
  /* 31057 */ "v_cmp_nlt_f64\0"
  /* 31071 */ "v_cmps_nlt_f64\0"
  /* 31086 */ "v_cmpx_nlt_f64\0"
  /* 31101 */ "v_cmpsx_nlt_f64\0"
  /* 31117 */ "v_frexp_mant_f64\0"
  /* 31134 */ "v_sqrt_f64\0"
  /* 31145 */ "v_cmp_u_f64\0"
  /* 31157 */ "v_cmps_u_f64\0"
  /* 31170 */ "v_cmpx_u_f64\0"
  /* 31183 */ "v_cmpsx_u_f64\0"
  /* 31197 */ "v_cmp_tru_f64\0"
  /* 31211 */ "v_cmps_tru_f64\0"
  /* 31226 */ "v_cmpx_tru_f64\0"
  /* 31241 */ "v_cmpsx_tru_f64\0"
  /* 31257 */ "v_cmp_ge_i64\0"
  /* 31270 */ "v_cmpx_ge_i64\0"
  /* 31284 */ "v_cmp_le_i64\0"
  /* 31297 */ "v_cmpx_le_i64\0"
  /* 31311 */ "v_cmp_ne_i64\0"
  /* 31324 */ "v_cmpx_ne_i64\0"
  /* 31338 */ "v_cmp_f_i64\0"
  /* 31350 */ "v_cmpx_f_i64\0"
  /* 31363 */ "v_cmp_eq_i64\0"
  /* 31376 */ "v_cmpx_eq_i64\0"
  /* 31390 */ "v_cmp_t_i64\0"
  /* 31402 */ "v_cmpx_t_i64\0"
  /* 31415 */ "v_cmp_gt_i64\0"
  /* 31428 */ "v_cmpx_gt_i64\0"
  /* 31442 */ "v_cmp_lt_i64\0"
  /* 31455 */ "v_cmpx_lt_i64\0"
  /* 31469 */ "v_cmp_ge_u64\0"
  /* 31482 */ "v_cmpx_ge_u64\0"
  /* 31496 */ "v_cmp_le_u64\0"
  /* 31509 */ "v_cmpx_le_u64\0"
  /* 31523 */ "v_cmp_ne_u64\0"
  /* 31536 */ "v_cmpx_ne_u64\0"
  /* 31550 */ "v_cmp_f_u64\0"
  /* 31562 */ "v_cmpx_f_u64\0"
  /* 31575 */ "v_cmp_eq_u64\0"
  /* 31588 */ "v_cmpx_eq_u64\0"
  /* 31602 */ "v_cmp_t_u64\0"
  /* 31614 */ "v_cmpx_t_u64\0"
  /* 31627 */ "v_cmp_gt_u64\0"
  /* 31640 */ "v_cmpx_gt_u64\0"
  /* 31654 */ "v_cmp_lt_u64\0"
  /* 31667 */ "v_cmpx_lt_u64\0"
  /* 31681 */ "v_cvt_off_f32_i4\0"
  /* 31698 */ "v_dot8c_i32_i4\0"
  /* 31713 */ "v_lshlrev_b16\0"
  /* 31727 */ "v_lshrrev_b16\0"
  /* 31741 */ "v_dot2c_f32_f16\0"
  /* 31757 */ "v_cvt_f32_f16\0"
  /* 31771 */ "v_cvt_norm_i16_f16\0"
  /* 31790 */ "v_frexp_exp_i16_f16\0"
  /* 31810 */ "v_cvt_i16_f16\0"
  /* 31824 */ "v_cvt_norm_u16_f16\0"
  /* 31843 */ "v_cvt_u16_f16\0"
  /* 31857 */ "v_sub_f16\0"
  /* 31867 */ "v_mac_f16\0"
  /* 31877 */ "v_pk_fmac_f16\0"
  /* 31891 */ "v_fmac_f16\0"
  /* 31902 */ "v_trunc_f16\0"
  /* 31914 */ "v_add_f16\0"
  /* 31924 */ "v_cmp_ge_f16\0"
  /* 31937 */ "v_cmpx_ge_f16\0"
  /* 31951 */ "v_cmp_nge_f16\0"
  /* 31965 */ "v_cmpx_nge_f16\0"
  /* 31980 */ "v_cmp_le_f16\0"
  /* 31993 */ "v_cmpx_le_f16\0"
  /* 32007 */ "v_cmp_nle_f16\0"
  /* 32021 */ "v_cmpx_nle_f16\0"
  /* 32036 */ "v_rndne_f16\0"
  /* 32048 */ "v_cmp_f_f16\0"
  /* 32060 */ "v_cmpx_f_f16\0"
  /* 32073 */ "v_cmp_lg_f16\0"
  /* 32086 */ "v_cmpx_lg_f16\0"
  /* 32100 */ "v_cmp_nlg_f16\0"
  /* 32114 */ "v_cmpx_nlg_f16\0"
  /* 32129 */ "v_log_f16\0"
  /* 32139 */ "v_ceil_f16\0"
  /* 32150 */ "v_mul_f16\0"
  /* 32160 */ "v_min_f16\0"
  /* 32170 */ "v_sin_f16\0"
  /* 32180 */ "v_cmp_o_f16\0"
  /* 32192 */ "v_cmpx_o_f16\0"
  /* 32205 */ "v_rcp_f16\0"
  /* 32215 */ "v_exp_f16\0"
  /* 32225 */ "v_ldexp_f16\0"
  /* 32237 */ "v_cmp_eq_f16\0"
  /* 32250 */ "v_cmpx_eq_f16\0"
  /* 32264 */ "v_cmp_neq_f16\0"
  /* 32278 */ "v_cmpx_neq_f16\0"
  /* 32293 */ "v_rsq_f16\0"
  /* 32303 */ "v_floor_f16\0"
  /* 32315 */ "v_cos_f16\0"
  /* 32325 */ "v_cmp_class_f16\0"
  /* 32341 */ "v_cmpx_class_f16\0"
  /* 32358 */ "v_fract_f16\0"
  /* 32370 */ "v_cmp_gt_f16\0"
  /* 32383 */ "v_cmpx_gt_f16\0"
  /* 32397 */ "v_cmp_ngt_f16\0"
  /* 32411 */ "v_cmpx_ngt_f16\0"
  /* 32426 */ "v_cmp_lt_f16\0"
  /* 32439 */ "v_cmpx_lt_f16\0"
  /* 32453 */ "v_cmp_nlt_f16\0"
  /* 32467 */ "v_cmpx_nlt_f16\0"
  /* 32482 */ "v_frexp_mant_f16\0"
  /* 32499 */ "v_sqrt_f16\0"
  /* 32510 */ "v_cmp_u_f16\0"
  /* 32522 */ "v_cmpx_u_f16\0"
  /* 32535 */ "v_cmp_tru_f16\0"
  /* 32549 */ "v_cmpx_tru_f16\0"
  /* 32564 */ "v_subrev_f16\0"
  /* 32577 */ "v_max_f16\0"
  /* 32587 */ "v_dot2c_i32_i16\0"
  /* 32603 */ "v_cvt_f16_i16\0"
  /* 32617 */ "v_sat_pk_u8_i16\0"
  /* 32633 */ "v_cmp_ge_i16\0"
  /* 32646 */ "v_cmpx_ge_i16\0"
  /* 32660 */ "v_cmp_le_i16\0"
  /* 32673 */ "v_cmpx_le_i16\0"
  /* 32687 */ "v_cmp_ne_i16\0"
  /* 32700 */ "v_cmpx_ne_i16\0"
  /* 32714 */ "v_cmp_f_i16\0"
  /* 32726 */ "v_cmpx_f_i16\0"
  /* 32739 */ "v_min_i16\0"
  /* 32749 */ "v_cmp_eq_i16\0"
  /* 32762 */ "v_cmpx_eq_i16\0"
  /* 32776 */ "v_cmp_t_i16\0"
  /* 32788 */ "v_cmpx_t_i16\0"
  /* 32801 */ "v_cmp_gt_i16\0"
  /* 32814 */ "v_cmpx_gt_i16\0"
  /* 32828 */ "v_cmp_lt_i16\0"
  /* 32841 */ "v_cmpx_lt_i16\0"
  /* 32855 */ "v_ashrrev_i16\0"
  /* 32869 */ "v_max_i16\0"
  /* 32879 */ "v_cvt_f16_u16\0"
  /* 32893 */ "v_sub_u16\0"
  /* 32903 */ "v_sub_nc_u16\0"
  /* 32916 */ "v_add_nc_u16\0"
  /* 32929 */ "v_add_u16\0"
  /* 32939 */ "v_cmp_ge_u16\0"
  /* 32952 */ "v_cmpx_ge_u16\0"
  /* 32966 */ "v_cmp_le_u16\0"
  /* 32979 */ "v_cmpx_le_u16\0"
  /* 32993 */ "v_cmp_ne_u16\0"
  /* 33006 */ "v_cmpx_ne_u16\0"
  /* 33020 */ "v_cmp_f_u16\0"
  /* 33032 */ "v_cmpx_f_u16\0"
  /* 33045 */ "v_min_u16\0"
  /* 33055 */ "v_mul_lo_u16\0"
  /* 33068 */ "v_cmp_eq_u16\0"
  /* 33081 */ "v_cmpx_eq_u16\0"
  /* 33095 */ "v_cmp_t_u16\0"
  /* 33107 */ "v_cmpx_t_u16\0"
  /* 33120 */ "v_cmp_gt_u16\0"
  /* 33133 */ "v_cmpx_gt_u16\0"
  /* 33147 */ "v_cmp_lt_u16\0"
  /* 33160 */ "v_cmpx_lt_u16\0"
  /* 33174 */ "v_subrev_u16\0"
  /* 33187 */ "v_max_u16\0"
  /* 33197 */ "v_dot4c_i32_i8\0"
  /* 33212 */ "LIFETIME_END\0"
  /* 33225 */ "PSEUDO_PROBE\0"
  /* 33238 */ "BUNDLE\0"
  /* 33245 */ "DBG_VALUE\0"
  /* 33255 */ "DBG_INSTR_REF\0"
  /* 33269 */ "DBG_LABEL\0"
  /* 33279 */ "LIFETIME_START\0"
  /* 33294 */ "s_dcache_wb\0"
  /* 33306 */ "buffer_wbinvl1_sc\0"
  /* 33324 */ "; divergent unreachable\0"
  /* 33348 */ "v_pipeflush\0"
  /* 33360 */ "ds_gws_sema_release_all\0"
  /* 33384 */ "# FEntry call\0"
  /* 33398 */ "buffer_wbinvl1_vol\0"
  /* 33417 */ "s_dcache_wb_vol\0"
  /* 33433 */ "s_dcache_inv_vol\0"
  /* 33450 */ "s_endpgm\0"
  /* 33459 */ "; return\0"
  /* 33468 */ "ds_gws_sema_p\0"
  /* 33482 */ "v_clrexcp\0"
  /* 33492 */ "ds_nop\0"
  /* 33499 */ "v_nop\0"
  /* 33505 */ "v_mov_b64_dpp\0"
  /* 33519 */ "exp\0"
  /* 33523 */ "ds_gws_sema_v\0"
  /* 33537 */ "buffer_gl0_inv\0"
  /* 33552 */ "buffer_gl1_inv\0"
  /* 33567 */ "s_gl1_inv\0"
  /* 33577 */ "s_dcache_inv\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    33246U,	// DBG_VALUE
    33256U,	// DBG_INSTR_REF
    33270U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    33239U,	// BUNDLE
    33280U,	// LIFETIME_START
    33213U,	// LIFETIME_END
    33226U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    33385U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    27069U,	// PATCHABLE_FUNCTION_ENTER
    26989U,	// PATCHABLE_RET
    27115U,	// PATCHABLE_FUNCTION_EXIT
    27092U,	// PATCHABLE_TAIL_CALL
    27044U,	// PATCHABLE_EVENT_CALL
    27020U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    89429U,	// ADJCALLSTACKDOWN
    2187938U,	// ADJCALLSTACKUP
    4279492U,	// ATOMIC_FENCE
    0U,	// BUFFER_ATOMIC_ADD_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_F32_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_F32_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_ADDR64
    0U,	// BUFFER_ATOMIC_AND_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_IDXEN
    0U,	// BUFFER_ATOMIC_AND_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFEN
    0U,	// BUFFER_ATOMIC_AND_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFSET
    0U,	// BUFFER_ATOMIC_AND_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CSUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_ADDR64
    0U,	// BUFFER_ATOMIC_INC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_IDXEN
    0U,	// BUFFER_ATOMIC_INC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFEN
    0U,	// BUFFER_ATOMIC_INC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFSET
    0U,	// BUFFER_ATOMIC_INC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_ADDR64
    0U,	// BUFFER_ATOMIC_OR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_IDXEN
    0U,	// BUFFER_ATOMIC_OR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFEN
    0U,	// BUFFER_ATOMIC_OR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFSET
    0U,	// BUFFER_ATOMIC_OR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_ADDR64
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN
    0U,	// BUFFER_GL0_INV
    0U,	// BUFFER_GL1_INV
    0U,	// BUFFER_LOAD_DWORDX2_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_ADDR64
    0U,	// BUFFER_LOAD_DWORD_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_IDXEN
    0U,	// BUFFER_LOAD_DWORD_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_OFFEN
    0U,	// BUFFER_LOAD_DWORD_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_OFFSET
    0U,	// BUFFER_LOAD_DWORD_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_ADDR64
    0U,	// BUFFER_LOAD_USHORT_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_IDXEN
    0U,	// BUFFER_LOAD_USHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_OFFEN
    0U,	// BUFFER_LOAD_USHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_OFFSET
    0U,	// BUFFER_LOAD_USHORT_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_ADDR64
    0U,	// BUFFER_STORE_BYTE_BOTHEN
    0U,	// BUFFER_STORE_BYTE_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_ADDR64
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_IDXEN
    0U,	// BUFFER_STORE_BYTE_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFEN
    0U,	// BUFFER_STORE_BYTE_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFSET
    0U,	// BUFFER_STORE_BYTE_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX2_ADDR64
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX2_IDXEN
    0U,	// BUFFER_STORE_DWORDX2_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFEN
    0U,	// BUFFER_STORE_DWORDX2_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFSET
    0U,	// BUFFER_STORE_DWORDX2_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX3_ADDR64
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX3_IDXEN
    0U,	// BUFFER_STORE_DWORDX3_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFEN
    0U,	// BUFFER_STORE_DWORDX3_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFSET
    0U,	// BUFFER_STORE_DWORDX3_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX4_ADDR64
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX4_IDXEN
    0U,	// BUFFER_STORE_DWORDX4_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFEN
    0U,	// BUFFER_STORE_DWORDX4_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFSET
    0U,	// BUFFER_STORE_DWORDX4_OFFSET_exact
    0U,	// BUFFER_STORE_DWORD_ADDR64
    0U,	// BUFFER_STORE_DWORD_BOTHEN
    0U,	// BUFFER_STORE_DWORD_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORD_IDXEN
    0U,	// BUFFER_STORE_DWORD_IDXEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFEN
    0U,	// BUFFER_STORE_DWORD_OFFEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFSET
    0U,	// BUFFER_STORE_DWORD_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_STORE_LDS_DWORD
    0U,	// BUFFER_STORE_SHORT_ADDR64
    0U,	// BUFFER_STORE_SHORT_BOTHEN
    0U,	// BUFFER_STORE_SHORT_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_SHORT_IDXEN
    0U,	// BUFFER_STORE_SHORT_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFEN
    0U,	// BUFFER_STORE_SHORT_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFSET
    0U,	// BUFFER_STORE_SHORT_OFFSET_exact
    0U,	// BUFFER_WBINVL1
    0U,	// BUFFER_WBINVL1_SC
    0U,	// BUFFER_WBINVL1_VOL
    0U,	// DS_ADD_F32
    0U,	// DS_ADD_F32_gfx9
    0U,	// DS_ADD_RTN_F32
    0U,	// DS_ADD_RTN_F32_gfx9
    0U,	// DS_ADD_RTN_U32
    0U,	// DS_ADD_RTN_U32_gfx9
    0U,	// DS_ADD_RTN_U64
    0U,	// DS_ADD_RTN_U64_gfx9
    0U,	// DS_ADD_SRC2_F32
    0U,	// DS_ADD_SRC2_U32
    0U,	// DS_ADD_SRC2_U64
    0U,	// DS_ADD_U32
    0U,	// DS_ADD_U32_gfx9
    0U,	// DS_ADD_U64
    0U,	// DS_ADD_U64_gfx9
    0U,	// DS_AND_B32
    0U,	// DS_AND_B32_gfx9
    0U,	// DS_AND_B64
    0U,	// DS_AND_B64_gfx9
    0U,	// DS_AND_RTN_B32
    0U,	// DS_AND_RTN_B32_gfx9
    0U,	// DS_AND_RTN_B64
    0U,	// DS_AND_RTN_B64_gfx9
    0U,	// DS_AND_SRC2_B32
    0U,	// DS_AND_SRC2_B64
    0U,	// DS_APPEND
    0U,	// DS_BPERMUTE_B32
    0U,	// DS_CMPST_B32
    0U,	// DS_CMPST_B32_gfx9
    0U,	// DS_CMPST_B64
    0U,	// DS_CMPST_B64_gfx9
    0U,	// DS_CMPST_F32
    0U,	// DS_CMPST_F32_gfx9
    0U,	// DS_CMPST_F64
    0U,	// DS_CMPST_F64_gfx9
    0U,	// DS_CMPST_RTN_B32
    0U,	// DS_CMPST_RTN_B32_gfx9
    0U,	// DS_CMPST_RTN_B64
    0U,	// DS_CMPST_RTN_B64_gfx9
    0U,	// DS_CMPST_RTN_F32
    0U,	// DS_CMPST_RTN_F32_gfx9
    0U,	// DS_CMPST_RTN_F64
    0U,	// DS_CMPST_RTN_F64_gfx9
    0U,	// DS_CONDXCHG32_RTN_B64
    0U,	// DS_CONDXCHG32_RTN_B64_gfx9
    0U,	// DS_CONSUME
    0U,	// DS_DEC_RTN_U32
    0U,	// DS_DEC_RTN_U32_gfx9
    0U,	// DS_DEC_RTN_U64
    0U,	// DS_DEC_RTN_U64_gfx9
    0U,	// DS_DEC_SRC2_U32
    0U,	// DS_DEC_SRC2_U64
    0U,	// DS_DEC_U32
    0U,	// DS_DEC_U32_gfx9
    0U,	// DS_DEC_U64
    0U,	// DS_DEC_U64_gfx9
    0U,	// DS_GWS_BARRIER
    0U,	// DS_GWS_INIT
    0U,	// DS_GWS_SEMA_BR
    0U,	// DS_GWS_SEMA_P
    0U,	// DS_GWS_SEMA_RELEASE_ALL
    0U,	// DS_GWS_SEMA_V
    0U,	// DS_INC_RTN_U32
    0U,	// DS_INC_RTN_U32_gfx9
    0U,	// DS_INC_RTN_U64
    0U,	// DS_INC_RTN_U64_gfx9
    0U,	// DS_INC_SRC2_U32
    0U,	// DS_INC_SRC2_U64
    0U,	// DS_INC_U32
    0U,	// DS_INC_U32_gfx9
    0U,	// DS_INC_U64
    0U,	// DS_INC_U64_gfx9
    0U,	// DS_MAX_F32
    0U,	// DS_MAX_F32_gfx9
    0U,	// DS_MAX_F64
    0U,	// DS_MAX_F64_gfx9
    0U,	// DS_MAX_I32
    0U,	// DS_MAX_I32_gfx9
    0U,	// DS_MAX_I64
    0U,	// DS_MAX_I64_gfx9
    0U,	// DS_MAX_RTN_F32
    0U,	// DS_MAX_RTN_F32_gfx9
    0U,	// DS_MAX_RTN_F64
    0U,	// DS_MAX_RTN_F64_gfx9
    0U,	// DS_MAX_RTN_I32
    0U,	// DS_MAX_RTN_I32_gfx9
    0U,	// DS_MAX_RTN_I64
    0U,	// DS_MAX_RTN_I64_gfx9
    0U,	// DS_MAX_RTN_U32
    0U,	// DS_MAX_RTN_U32_gfx9
    0U,	// DS_MAX_RTN_U64
    0U,	// DS_MAX_RTN_U64_gfx9
    0U,	// DS_MAX_SRC2_F32
    0U,	// DS_MAX_SRC2_F64
    0U,	// DS_MAX_SRC2_I32
    0U,	// DS_MAX_SRC2_I64
    0U,	// DS_MAX_SRC2_U32
    0U,	// DS_MAX_SRC2_U64
    0U,	// DS_MAX_U32
    0U,	// DS_MAX_U32_gfx9
    0U,	// DS_MAX_U64
    0U,	// DS_MAX_U64_gfx9
    0U,	// DS_MIN_F32
    0U,	// DS_MIN_F32_gfx9
    0U,	// DS_MIN_F64
    0U,	// DS_MIN_F64_gfx9
    0U,	// DS_MIN_I32
    0U,	// DS_MIN_I32_gfx9
    0U,	// DS_MIN_I64
    0U,	// DS_MIN_I64_gfx9
    0U,	// DS_MIN_RTN_F32
    0U,	// DS_MIN_RTN_F32_gfx9
    0U,	// DS_MIN_RTN_F64
    0U,	// DS_MIN_RTN_F64_gfx9
    0U,	// DS_MIN_RTN_I32
    0U,	// DS_MIN_RTN_I32_gfx9
    0U,	// DS_MIN_RTN_I64
    0U,	// DS_MIN_RTN_I64_gfx9
    0U,	// DS_MIN_RTN_U32
    0U,	// DS_MIN_RTN_U32_gfx9
    0U,	// DS_MIN_RTN_U64
    0U,	// DS_MIN_RTN_U64_gfx9
    0U,	// DS_MIN_SRC2_F32
    0U,	// DS_MIN_SRC2_F64
    0U,	// DS_MIN_SRC2_I32
    0U,	// DS_MIN_SRC2_I64
    0U,	// DS_MIN_SRC2_U32
    0U,	// DS_MIN_SRC2_U64
    0U,	// DS_MIN_U32
    0U,	// DS_MIN_U32_gfx9
    0U,	// DS_MIN_U64
    0U,	// DS_MIN_U64_gfx9
    0U,	// DS_MSKOR_B32
    0U,	// DS_MSKOR_B32_gfx9
    0U,	// DS_MSKOR_B64
    0U,	// DS_MSKOR_B64_gfx9
    0U,	// DS_MSKOR_RTN_B32
    0U,	// DS_MSKOR_RTN_B32_gfx9
    0U,	// DS_MSKOR_RTN_B64
    0U,	// DS_MSKOR_RTN_B64_gfx9
    0U,	// DS_NOP
    0U,	// DS_ORDERED_COUNT
    0U,	// DS_OR_B32
    0U,	// DS_OR_B32_gfx9
    0U,	// DS_OR_B64
    0U,	// DS_OR_B64_gfx9
    0U,	// DS_OR_RTN_B32
    0U,	// DS_OR_RTN_B32_gfx9
    0U,	// DS_OR_RTN_B64
    0U,	// DS_OR_RTN_B64_gfx9
    0U,	// DS_OR_SRC2_B32
    0U,	// DS_OR_SRC2_B64
    0U,	// DS_PERMUTE_B32
    0U,	// DS_READ2ST64_B32
    0U,	// DS_READ2ST64_B32_gfx9
    0U,	// DS_READ2ST64_B64
    0U,	// DS_READ2ST64_B64_gfx9
    0U,	// DS_READ2_B32
    0U,	// DS_READ2_B32_gfx9
    0U,	// DS_READ2_B64
    0U,	// DS_READ2_B64_gfx9
    0U,	// DS_READ_ADDTID_B32
    0U,	// DS_READ_B128
    0U,	// DS_READ_B128_gfx9
    0U,	// DS_READ_B32
    0U,	// DS_READ_B32_gfx9
    0U,	// DS_READ_B64
    0U,	// DS_READ_B64_gfx9
    0U,	// DS_READ_B96
    0U,	// DS_READ_B96_gfx9
    0U,	// DS_READ_I16
    0U,	// DS_READ_I16_gfx9
    0U,	// DS_READ_I8
    0U,	// DS_READ_I8_D16
    0U,	// DS_READ_I8_D16_HI
    0U,	// DS_READ_I8_gfx9
    0U,	// DS_READ_U16
    0U,	// DS_READ_U16_D16
    0U,	// DS_READ_U16_D16_HI
    0U,	// DS_READ_U16_gfx9
    0U,	// DS_READ_U8
    0U,	// DS_READ_U8_D16
    0U,	// DS_READ_U8_D16_HI
    0U,	// DS_READ_U8_gfx9
    0U,	// DS_RSUB_RTN_U32
    0U,	// DS_RSUB_RTN_U32_gfx9
    0U,	// DS_RSUB_RTN_U64
    0U,	// DS_RSUB_RTN_U64_gfx9
    0U,	// DS_RSUB_SRC2_U32
    0U,	// DS_RSUB_SRC2_U64
    0U,	// DS_RSUB_U32
    0U,	// DS_RSUB_U32_gfx9
    0U,	// DS_RSUB_U64
    0U,	// DS_RSUB_U64_gfx9
    0U,	// DS_SUB_RTN_U32
    0U,	// DS_SUB_RTN_U32_gfx9
    0U,	// DS_SUB_RTN_U64
    0U,	// DS_SUB_RTN_U64_gfx9
    0U,	// DS_SUB_SRC2_U32
    0U,	// DS_SUB_SRC2_U64
    0U,	// DS_SUB_U32
    0U,	// DS_SUB_U32_gfx9
    0U,	// DS_SUB_U64
    0U,	// DS_SUB_U64_gfx9
    0U,	// DS_SWIZZLE_B32
    0U,	// DS_WRAP_RTN_B32
    0U,	// DS_WRAP_RTN_B32_gfx9
    0U,	// DS_WRITE2ST64_B32
    0U,	// DS_WRITE2ST64_B32_gfx9
    0U,	// DS_WRITE2ST64_B64
    0U,	// DS_WRITE2ST64_B64_gfx9
    0U,	// DS_WRITE2_B32
    0U,	// DS_WRITE2_B32_gfx9
    0U,	// DS_WRITE2_B64
    0U,	// DS_WRITE2_B64_gfx9
    0U,	// DS_WRITE_ADDTID_B32
    0U,	// DS_WRITE_B128
    0U,	// DS_WRITE_B128_gfx9
    0U,	// DS_WRITE_B16
    0U,	// DS_WRITE_B16_D16_HI
    0U,	// DS_WRITE_B16_gfx9
    0U,	// DS_WRITE_B32
    0U,	// DS_WRITE_B32_gfx9
    0U,	// DS_WRITE_B64
    0U,	// DS_WRITE_B64_gfx9
    0U,	// DS_WRITE_B8
    0U,	// DS_WRITE_B8_D16_HI
    0U,	// DS_WRITE_B8_gfx9
    0U,	// DS_WRITE_B96
    0U,	// DS_WRITE_B96_gfx9
    0U,	// DS_WRITE_SRC2_B32
    0U,	// DS_WRITE_SRC2_B64
    0U,	// DS_WRXCHG2ST64_RTN_B32
    0U,	// DS_WRXCHG2ST64_RTN_B32_gfx9
    0U,	// DS_WRXCHG2ST64_RTN_B64
    0U,	// DS_WRXCHG2ST64_RTN_B64_gfx9
    0U,	// DS_WRXCHG2_RTN_B32
    0U,	// DS_WRXCHG2_RTN_B32_gfx9
    0U,	// DS_WRXCHG2_RTN_B64
    0U,	// DS_WRXCHG2_RTN_B64_gfx9
    0U,	// DS_WRXCHG_RTN_B32
    0U,	// DS_WRXCHG_RTN_B32_gfx9
    0U,	// DS_WRXCHG_RTN_B64
    0U,	// DS_WRXCHG_RTN_B64_gfx9
    0U,	// DS_XOR_B32
    0U,	// DS_XOR_B32_gfx9
    0U,	// DS_XOR_B64
    0U,	// DS_XOR_B64_gfx9
    0U,	// DS_XOR_RTN_B32
    0U,	// DS_XOR_RTN_B32_gfx9
    0U,	// DS_XOR_RTN_B64
    0U,	// DS_XOR_RTN_B64_gfx9
    0U,	// DS_XOR_SRC2_B32
    0U,	// DS_XOR_SRC2_B64
    0U,	// ENTER_WWM
    0U,	// EXIT_WWM
    0U,	// EXP
    0U,	// EXP_DONE
    0U,	// FLAT_ATOMIC_ADD
    0U,	// FLAT_ATOMIC_ADD_RTN
    0U,	// FLAT_ATOMIC_ADD_X2
    0U,	// FLAT_ATOMIC_ADD_X2_RTN
    0U,	// FLAT_ATOMIC_AND
    0U,	// FLAT_ATOMIC_AND_RTN
    0U,	// FLAT_ATOMIC_AND_X2
    0U,	// FLAT_ATOMIC_AND_X2_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP
    0U,	// FLAT_ATOMIC_CMPSWAP_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP_X2
    0U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_DEC
    0U,	// FLAT_ATOMIC_DEC_RTN
    0U,	// FLAT_ATOMIC_DEC_X2
    0U,	// FLAT_ATOMIC_DEC_X2_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP
    0U,	// FLAT_ATOMIC_FCMPSWAP_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_FMAX
    0U,	// FLAT_ATOMIC_FMAX_RTN
    0U,	// FLAT_ATOMIC_FMAX_X2
    0U,	// FLAT_ATOMIC_FMAX_X2_RTN
    0U,	// FLAT_ATOMIC_FMIN
    0U,	// FLAT_ATOMIC_FMIN_RTN
    0U,	// FLAT_ATOMIC_FMIN_X2
    0U,	// FLAT_ATOMIC_FMIN_X2_RTN
    0U,	// FLAT_ATOMIC_INC
    0U,	// FLAT_ATOMIC_INC_RTN
    0U,	// FLAT_ATOMIC_INC_X2
    0U,	// FLAT_ATOMIC_INC_X2_RTN
    0U,	// FLAT_ATOMIC_OR
    0U,	// FLAT_ATOMIC_OR_RTN
    0U,	// FLAT_ATOMIC_OR_X2
    0U,	// FLAT_ATOMIC_OR_X2_RTN
    0U,	// FLAT_ATOMIC_SMAX
    0U,	// FLAT_ATOMIC_SMAX_RTN
    0U,	// FLAT_ATOMIC_SMAX_X2
    0U,	// FLAT_ATOMIC_SMAX_X2_RTN
    0U,	// FLAT_ATOMIC_SMIN
    0U,	// FLAT_ATOMIC_SMIN_RTN
    0U,	// FLAT_ATOMIC_SMIN_X2
    0U,	// FLAT_ATOMIC_SMIN_X2_RTN
    0U,	// FLAT_ATOMIC_SUB
    0U,	// FLAT_ATOMIC_SUB_RTN
    0U,	// FLAT_ATOMIC_SUB_X2
    0U,	// FLAT_ATOMIC_SUB_X2_RTN
    0U,	// FLAT_ATOMIC_SWAP
    0U,	// FLAT_ATOMIC_SWAP_RTN
    0U,	// FLAT_ATOMIC_SWAP_X2
    0U,	// FLAT_ATOMIC_SWAP_X2_RTN
    0U,	// FLAT_ATOMIC_UMAX
    0U,	// FLAT_ATOMIC_UMAX_RTN
    0U,	// FLAT_ATOMIC_UMAX_X2
    0U,	// FLAT_ATOMIC_UMAX_X2_RTN
    0U,	// FLAT_ATOMIC_UMIN
    0U,	// FLAT_ATOMIC_UMIN_RTN
    0U,	// FLAT_ATOMIC_UMIN_X2
    0U,	// FLAT_ATOMIC_UMIN_X2_RTN
    0U,	// FLAT_ATOMIC_XOR
    0U,	// FLAT_ATOMIC_XOR_RTN
    0U,	// FLAT_ATOMIC_XOR_X2
    0U,	// FLAT_ATOMIC_XOR_X2_RTN
    0U,	// FLAT_LOAD_DWORD
    0U,	// FLAT_LOAD_DWORDX2
    0U,	// FLAT_LOAD_DWORDX3
    0U,	// FLAT_LOAD_DWORDX4
    0U,	// FLAT_LOAD_SBYTE
    0U,	// FLAT_LOAD_SBYTE_D16
    0U,	// FLAT_LOAD_SBYTE_D16_HI
    0U,	// FLAT_LOAD_SHORT_D16
    0U,	// FLAT_LOAD_SHORT_D16_HI
    0U,	// FLAT_LOAD_SSHORT
    0U,	// FLAT_LOAD_UBYTE
    0U,	// FLAT_LOAD_UBYTE_D16
    0U,	// FLAT_LOAD_UBYTE_D16_HI
    0U,	// FLAT_LOAD_USHORT
    0U,	// FLAT_STORE_BYTE
    0U,	// FLAT_STORE_BYTE_D16_HI
    0U,	// FLAT_STORE_DWORD
    0U,	// FLAT_STORE_DWORDX2
    0U,	// FLAT_STORE_DWORDX3
    0U,	// FLAT_STORE_DWORDX4
    0U,	// FLAT_STORE_SHORT
    0U,	// FLAT_STORE_SHORT_D16_HI
    0U,	// GET_GROUPSTATICSIZE
    0U,	// GLOBAL_ATOMIC_ADD
    0U,	// GLOBAL_ATOMIC_ADD_F32
    0U,	// GLOBAL_ATOMIC_ADD_F32_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_RTN
    0U,	// GLOBAL_ATOMIC_ADD_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2
    0U,	// GLOBAL_ATOMIC_ADD_X2_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND
    0U,	// GLOBAL_ATOMIC_AND_RTN
    0U,	// GLOBAL_ATOMIC_AND_SADDR
    0U,	// GLOBAL_ATOMIC_AND_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2
    0U,	// GLOBAL_ATOMIC_AND_X2_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP
    0U,	// GLOBAL_ATOMIC_CMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC
    0U,	// GLOBAL_ATOMIC_DEC_RTN
    0U,	// GLOBAL_ATOMIC_DEC_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2
    0U,	// GLOBAL_ATOMIC_DEC_X2_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX
    0U,	// GLOBAL_ATOMIC_FMAX_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2
    0U,	// GLOBAL_ATOMIC_FMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN
    0U,	// GLOBAL_ATOMIC_FMIN_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2
    0U,	// GLOBAL_ATOMIC_FMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC
    0U,	// GLOBAL_ATOMIC_INC_RTN
    0U,	// GLOBAL_ATOMIC_INC_SADDR
    0U,	// GLOBAL_ATOMIC_INC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2
    0U,	// GLOBAL_ATOMIC_INC_X2_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR
    0U,	// GLOBAL_ATOMIC_OR_RTN
    0U,	// GLOBAL_ATOMIC_OR_SADDR
    0U,	// GLOBAL_ATOMIC_OR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2
    0U,	// GLOBAL_ATOMIC_OR_X2_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX
    0U,	// GLOBAL_ATOMIC_SMAX_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2
    0U,	// GLOBAL_ATOMIC_SMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN
    0U,	// GLOBAL_ATOMIC_SMIN_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2
    0U,	// GLOBAL_ATOMIC_SMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB
    0U,	// GLOBAL_ATOMIC_SUB_RTN
    0U,	// GLOBAL_ATOMIC_SUB_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2
    0U,	// GLOBAL_ATOMIC_SUB_X2_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP
    0U,	// GLOBAL_ATOMIC_SWAP_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2
    0U,	// GLOBAL_ATOMIC_SWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX
    0U,	// GLOBAL_ATOMIC_UMAX_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2
    0U,	// GLOBAL_ATOMIC_UMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN
    0U,	// GLOBAL_ATOMIC_UMIN_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2
    0U,	// GLOBAL_ATOMIC_UMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR
    0U,	// GLOBAL_ATOMIC_XOR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2
    0U,	// GLOBAL_ATOMIC_XOR_X2_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN
    0U,	// GLOBAL_LOAD_DWORD
    0U,	// GLOBAL_LOAD_DWORDX2
    0U,	// GLOBAL_LOAD_DWORDX2_SADDR
    0U,	// GLOBAL_LOAD_DWORDX3
    0U,	// GLOBAL_LOAD_DWORDX3_SADDR
    0U,	// GLOBAL_LOAD_DWORDX4
    0U,	// GLOBAL_LOAD_DWORDX4_SADDR
    0U,	// GLOBAL_LOAD_DWORD_ADDTID
    0U,	// GLOBAL_LOAD_DWORD_ADDTID_SADDR
    0U,	// GLOBAL_LOAD_DWORD_SADDR
    0U,	// GLOBAL_LOAD_SBYTE
    0U,	// GLOBAL_LOAD_SBYTE_D16
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16
    0U,	// GLOBAL_LOAD_SHORT_D16_HI
    0U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16_SADDR
    0U,	// GLOBAL_LOAD_SSHORT
    0U,	// GLOBAL_LOAD_SSHORT_SADDR
    0U,	// GLOBAL_LOAD_UBYTE
    0U,	// GLOBAL_LOAD_UBYTE_D16
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_SADDR
    0U,	// GLOBAL_LOAD_USHORT
    0U,	// GLOBAL_LOAD_USHORT_SADDR
    0U,	// GLOBAL_STORE_BYTE
    0U,	// GLOBAL_STORE_BYTE_D16_HI
    0U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR
    0U,	// GLOBAL_STORE_BYTE_SADDR
    0U,	// GLOBAL_STORE_DWORD
    0U,	// GLOBAL_STORE_DWORDX2
    0U,	// GLOBAL_STORE_DWORDX2_SADDR
    0U,	// GLOBAL_STORE_DWORDX3
    0U,	// GLOBAL_STORE_DWORDX3_SADDR
    0U,	// GLOBAL_STORE_DWORDX4
    0U,	// GLOBAL_STORE_DWORDX4_SADDR
    0U,	// GLOBAL_STORE_DWORD_ADDTID
    0U,	// GLOBAL_STORE_DWORD_ADDTID_SADDR
    0U,	// GLOBAL_STORE_DWORD_SADDR
    0U,	// GLOBAL_STORE_SHORT
    0U,	// GLOBAL_STORE_SHORT_D16_HI
    0U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_STORE_SHORT_SADDR
    0U,	// G_AMDGPU_ATOMIC_CMPXCHG
    0U,	// G_AMDGPU_ATOMIC_DEC
    0U,	// G_AMDGPU_ATOMIC_FMAX
    0U,	// G_AMDGPU_ATOMIC_FMIN
    0U,	// G_AMDGPU_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_ADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_AND
    0U,	// G_AMDGPU_BUFFER_ATOMIC_CMPSWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_DEC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_FADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_OR
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SUB
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_XOR
    0U,	// G_AMDGPU_BUFFER_LOAD
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_LOAD_SBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_SSHORT
    0U,	// G_AMDGPU_BUFFER_LOAD_UBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_USHORT
    0U,	// G_AMDGPU_BUFFER_STORE
    0U,	// G_AMDGPU_BUFFER_STORE_BYTE
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_STORE_SHORT
    0U,	// G_AMDGPU_CVT_F32_UBYTE0
    0U,	// G_AMDGPU_CVT_F32_UBYTE1
    0U,	// G_AMDGPU_CVT_F32_UBYTE2
    0U,	// G_AMDGPU_CVT_F32_UBYTE3
    0U,	// G_AMDGPU_FFBH_U32
    0U,	// G_AMDGPU_FMAX_LEGACY
    0U,	// G_AMDGPU_FMIN_LEGACY
    0U,	// G_AMDGPU_INTRIN_BVH_INTERSECT_RAY
    0U,	// G_AMDGPU_INTRIN_IMAGE_LOAD
    0U,	// G_AMDGPU_INTRIN_IMAGE_STORE
    0U,	// G_AMDGPU_RCP_IFLAG
    0U,	// G_AMDGPU_S_BUFFER_LOAD
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT_D16
    0U,	// SCRATCH_LOAD_DWORD
    0U,	// SCRATCH_LOAD_DWORDX2
    0U,	// SCRATCH_LOAD_DWORDX2_SADDR
    0U,	// SCRATCH_LOAD_DWORDX2_ST
    0U,	// SCRATCH_LOAD_DWORDX3
    0U,	// SCRATCH_LOAD_DWORDX3_SADDR
    0U,	// SCRATCH_LOAD_DWORDX3_ST
    0U,	// SCRATCH_LOAD_DWORDX4
    0U,	// SCRATCH_LOAD_DWORDX4_SADDR
    0U,	// SCRATCH_LOAD_DWORDX4_ST
    0U,	// SCRATCH_LOAD_DWORD_SADDR
    0U,	// SCRATCH_LOAD_DWORD_ST
    0U,	// SCRATCH_LOAD_SBYTE
    0U,	// SCRATCH_LOAD_SBYTE_D16
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_ST
    0U,	// SCRATCH_LOAD_SBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_ST
    0U,	// SCRATCH_LOAD_SBYTE_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_ST
    0U,	// SCRATCH_LOAD_SHORT_D16
    0U,	// SCRATCH_LOAD_SHORT_D16_HI
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_ST
    0U,	// SCRATCH_LOAD_SHORT_D16_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_ST
    0U,	// SCRATCH_LOAD_SSHORT
    0U,	// SCRATCH_LOAD_SSHORT_SADDR
    0U,	// SCRATCH_LOAD_SSHORT_ST
    0U,	// SCRATCH_LOAD_UBYTE
    0U,	// SCRATCH_LOAD_UBYTE_D16
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_ST
    0U,	// SCRATCH_LOAD_UBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_ST
    0U,	// SCRATCH_LOAD_UBYTE_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_ST
    0U,	// SCRATCH_LOAD_USHORT
    0U,	// SCRATCH_LOAD_USHORT_SADDR
    0U,	// SCRATCH_LOAD_USHORT_ST
    0U,	// SCRATCH_STORE_BYTE
    0U,	// SCRATCH_STORE_BYTE_D16_HI
    0U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR
    0U,	// SCRATCH_STORE_BYTE_D16_HI_ST
    0U,	// SCRATCH_STORE_BYTE_SADDR
    0U,	// SCRATCH_STORE_BYTE_ST
    0U,	// SCRATCH_STORE_DWORD
    0U,	// SCRATCH_STORE_DWORDX2
    0U,	// SCRATCH_STORE_DWORDX2_SADDR
    0U,	// SCRATCH_STORE_DWORDX2_ST
    0U,	// SCRATCH_STORE_DWORDX3
    0U,	// SCRATCH_STORE_DWORDX3_SADDR
    0U,	// SCRATCH_STORE_DWORDX3_ST
    0U,	// SCRATCH_STORE_DWORDX4
    0U,	// SCRATCH_STORE_DWORDX4_SADDR
    0U,	// SCRATCH_STORE_DWORDX4_ST
    0U,	// SCRATCH_STORE_DWORD_SADDR
    0U,	// SCRATCH_STORE_DWORD_ST
    0U,	// SCRATCH_STORE_SHORT
    0U,	// SCRATCH_STORE_SHORT_D16_HI
    0U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_STORE_SHORT_D16_HI_ST
    0U,	// SCRATCH_STORE_SHORT_SADDR
    0U,	// SCRATCH_STORE_SHORT_ST
    0U,	// SI_BR_UNDEF
    0U,	// SI_CALL
    0U,	// SI_CALL_ISEL
    0U,	// SI_EARLY_TERMINATE_SCC0
    0U,	// SI_ELSE
    0U,	// SI_END_CF
    0U,	// SI_IF
    0U,	// SI_IF_BREAK
    6449142U,	// SI_ILLEGAL_COPY
    0U,	// SI_INDIRECT_DST_V1
    0U,	// SI_INDIRECT_DST_V16
    0U,	// SI_INDIRECT_DST_V2
    0U,	// SI_INDIRECT_DST_V32
    0U,	// SI_INDIRECT_DST_V4
    0U,	// SI_INDIRECT_DST_V8
    0U,	// SI_INDIRECT_SRC_V1
    0U,	// SI_INDIRECT_SRC_V16
    0U,	// SI_INDIRECT_SRC_V2
    0U,	// SI_INDIRECT_SRC_V32
    0U,	// SI_INDIRECT_SRC_V4
    0U,	// SI_INDIRECT_SRC_V8
    0U,	// SI_INIT_EXEC
    0U,	// SI_INIT_EXEC_FROM_INPUT
    0U,	// SI_INIT_M0
    0U,	// SI_KILL_CLEANUP
    0U,	// SI_KILL_F32_COND_IMM_PSEUDO
    0U,	// SI_KILL_F32_COND_IMM_TERMINATOR
    0U,	// SI_KILL_I1_PSEUDO
    0U,	// SI_KILL_I1_TERMINATOR
    0U,	// SI_LOOP
    33325U,	// SI_MASKED_UNREACHABLE
    0U,	// SI_MASK_BRANCH
    0U,	// SI_NON_UNIFORM_BRCOND_PSEUDO
    0U,	// SI_PC_ADD_REL_OFFSET
    0U,	// SI_PS_LIVE
    33460U,	// SI_RETURN
    0U,	// SI_RETURN_TO_EPILOG
    0U,	// SI_SPILL_A1024_RESTORE
    0U,	// SI_SPILL_A1024_SAVE
    0U,	// SI_SPILL_A128_RESTORE
    0U,	// SI_SPILL_A128_SAVE
    0U,	// SI_SPILL_A160_RESTORE
    0U,	// SI_SPILL_A160_SAVE
    0U,	// SI_SPILL_A192_RESTORE
    0U,	// SI_SPILL_A192_SAVE
    0U,	// SI_SPILL_A256_RESTORE
    0U,	// SI_SPILL_A256_SAVE
    0U,	// SI_SPILL_A32_RESTORE
    0U,	// SI_SPILL_A32_SAVE
    0U,	// SI_SPILL_A512_RESTORE
    0U,	// SI_SPILL_A512_SAVE
    0U,	// SI_SPILL_A64_RESTORE
    0U,	// SI_SPILL_A64_SAVE
    0U,	// SI_SPILL_A96_RESTORE
    0U,	// SI_SPILL_A96_SAVE
    0U,	// SI_SPILL_S1024_RESTORE
    0U,	// SI_SPILL_S1024_SAVE
    0U,	// SI_SPILL_S128_RESTORE
    0U,	// SI_SPILL_S128_SAVE
    0U,	// SI_SPILL_S160_RESTORE
    0U,	// SI_SPILL_S160_SAVE
    0U,	// SI_SPILL_S192_RESTORE
    0U,	// SI_SPILL_S192_SAVE
    0U,	// SI_SPILL_S256_RESTORE
    0U,	// SI_SPILL_S256_SAVE
    0U,	// SI_SPILL_S32_RESTORE
    0U,	// SI_SPILL_S32_SAVE
    0U,	// SI_SPILL_S512_RESTORE
    0U,	// SI_SPILL_S512_SAVE
    0U,	// SI_SPILL_S64_RESTORE
    0U,	// SI_SPILL_S64_SAVE
    0U,	// SI_SPILL_S96_RESTORE
    0U,	// SI_SPILL_S96_SAVE
    0U,	// SI_SPILL_V1024_RESTORE
    0U,	// SI_SPILL_V1024_SAVE
    0U,	// SI_SPILL_V128_RESTORE
    0U,	// SI_SPILL_V128_SAVE
    0U,	// SI_SPILL_V160_RESTORE
    0U,	// SI_SPILL_V160_SAVE
    0U,	// SI_SPILL_V192_RESTORE
    0U,	// SI_SPILL_V192_SAVE
    0U,	// SI_SPILL_V256_RESTORE
    0U,	// SI_SPILL_V256_SAVE
    0U,	// SI_SPILL_V32_RESTORE
    0U,	// SI_SPILL_V32_SAVE
    0U,	// SI_SPILL_V512_RESTORE
    0U,	// SI_SPILL_V512_SAVE
    0U,	// SI_SPILL_V64_RESTORE
    0U,	// SI_SPILL_V64_SAVE
    0U,	// SI_SPILL_V96_RESTORE
    0U,	// SI_SPILL_V96_SAVE
    0U,	// SI_TCRETURN
    0U,	// SOFT_WQM
    0U,	// S_ABSDIFF_I32
    0U,	// S_ABS_I32
    0U,	// S_ADDC_U32
    0U,	// S_ADDK_I32
    0U,	// S_ADD_CO_PSEUDO
    0U,	// S_ADD_I32
    0U,	// S_ADD_U32
    0U,	// S_ADD_U64_CO_PSEUDO
    0U,	// S_ADD_U64_PSEUDO
    0U,	// S_ANDN1_SAVEEXEC_B32
    0U,	// S_ANDN1_SAVEEXEC_B64
    0U,	// S_ANDN1_WREXEC_B32
    0U,	// S_ANDN1_WREXEC_B64
    0U,	// S_ANDN2_B32
    0U,	// S_ANDN2_B32_term
    0U,	// S_ANDN2_B64
    0U,	// S_ANDN2_B64_term
    0U,	// S_ANDN2_SAVEEXEC_B32
    0U,	// S_ANDN2_SAVEEXEC_B64
    0U,	// S_ANDN2_WREXEC_B32
    0U,	// S_ANDN2_WREXEC_B64
    0U,	// S_AND_B32
    0U,	// S_AND_B64
    0U,	// S_AND_SAVEEXEC_B32
    0U,	// S_AND_SAVEEXEC_B64
    0U,	// S_ASHR_I32
    0U,	// S_ASHR_I64
    0U,	// S_ATC_PROBE_BUFFER_IMM
    0U,	// S_ATC_PROBE_BUFFER_SGPR
    0U,	// S_ATC_PROBE_IMM
    0U,	// S_ATC_PROBE_SGPR
    0U,	// S_ATOMIC_ADD_IMM
    0U,	// S_ATOMIC_ADD_IMM_RTN
    0U,	// S_ATOMIC_ADD_SGPR
    0U,	// S_ATOMIC_ADD_SGPR_RTN
    0U,	// S_ATOMIC_ADD_X2_IMM
    0U,	// S_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_ATOMIC_ADD_X2_SGPR
    0U,	// S_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_ATOMIC_AND_IMM
    0U,	// S_ATOMIC_AND_IMM_RTN
    0U,	// S_ATOMIC_AND_SGPR
    0U,	// S_ATOMIC_AND_SGPR_RTN
    0U,	// S_ATOMIC_AND_X2_IMM
    0U,	// S_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_ATOMIC_AND_X2_SGPR
    0U,	// S_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_IMM
    0U,	// S_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_SGPR
    0U,	// S_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_DEC_IMM
    0U,	// S_ATOMIC_DEC_IMM_RTN
    0U,	// S_ATOMIC_DEC_SGPR
    0U,	// S_ATOMIC_DEC_SGPR_RTN
    0U,	// S_ATOMIC_DEC_X2_IMM
    0U,	// S_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_ATOMIC_DEC_X2_SGPR
    0U,	// S_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_ATOMIC_INC_IMM
    0U,	// S_ATOMIC_INC_IMM_RTN
    0U,	// S_ATOMIC_INC_SGPR
    0U,	// S_ATOMIC_INC_SGPR_RTN
    0U,	// S_ATOMIC_INC_X2_IMM
    0U,	// S_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_ATOMIC_INC_X2_SGPR
    0U,	// S_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_ATOMIC_OR_IMM
    0U,	// S_ATOMIC_OR_IMM_RTN
    0U,	// S_ATOMIC_OR_SGPR
    0U,	// S_ATOMIC_OR_SGPR_RTN
    0U,	// S_ATOMIC_OR_X2_IMM
    0U,	// S_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_ATOMIC_OR_X2_SGPR
    0U,	// S_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_IMM
    0U,	// S_ATOMIC_SMAX_IMM_RTN
    0U,	// S_ATOMIC_SMAX_SGPR
    0U,	// S_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_X2_IMM
    0U,	// S_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_SMAX_X2_SGPR
    0U,	// S_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_IMM
    0U,	// S_ATOMIC_SMIN_IMM_RTN
    0U,	// S_ATOMIC_SMIN_SGPR
    0U,	// S_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_X2_IMM
    0U,	// S_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_SMIN_X2_SGPR
    0U,	// S_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_SUB_IMM
    0U,	// S_ATOMIC_SUB_IMM_RTN
    0U,	// S_ATOMIC_SUB_SGPR
    0U,	// S_ATOMIC_SUB_SGPR_RTN
    0U,	// S_ATOMIC_SUB_X2_IMM
    0U,	// S_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_ATOMIC_SUB_X2_SGPR
    0U,	// S_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_IMM
    0U,	// S_ATOMIC_SWAP_IMM_RTN
    0U,	// S_ATOMIC_SWAP_SGPR
    0U,	// S_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_X2_IMM
    0U,	// S_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_SWAP_X2_SGPR
    0U,	// S_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_IMM
    0U,	// S_ATOMIC_UMAX_IMM_RTN
    0U,	// S_ATOMIC_UMAX_SGPR
    0U,	// S_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_X2_IMM
    0U,	// S_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_UMAX_X2_SGPR
    0U,	// S_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_IMM
    0U,	// S_ATOMIC_UMIN_IMM_RTN
    0U,	// S_ATOMIC_UMIN_SGPR
    0U,	// S_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_X2_IMM
    0U,	// S_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_UMIN_X2_SGPR
    0U,	// S_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_XOR_IMM
    0U,	// S_ATOMIC_XOR_IMM_RTN
    0U,	// S_ATOMIC_XOR_SGPR
    0U,	// S_ATOMIC_XOR_SGPR_RTN
    0U,	// S_ATOMIC_XOR_X2_IMM
    0U,	// S_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_ATOMIC_XOR_X2_SGPR
    0U,	// S_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BARRIER
    0U,	// S_BCNT0_I32_B32
    0U,	// S_BCNT0_I32_B64
    0U,	// S_BCNT1_I32_B32
    0U,	// S_BCNT1_I32_B64
    0U,	// S_BFE_I32
    0U,	// S_BFE_I64
    0U,	// S_BFE_U32
    0U,	// S_BFE_U64
    0U,	// S_BFM_B32
    0U,	// S_BFM_B64
    0U,	// S_BITCMP0_B32
    0U,	// S_BITCMP0_B64
    0U,	// S_BITCMP1_B32
    0U,	// S_BITCMP1_B64
    0U,	// S_BITREPLICATE_B64_B32
    0U,	// S_BITSET0_B32
    0U,	// S_BITSET0_B64
    0U,	// S_BITSET1_B32
    0U,	// S_BITSET1_B64
    0U,	// S_BRANCH
    0U,	// S_BRANCH_pad_s_nop
    0U,	// S_BREV_B32
    0U,	// S_BREV_B64
    0U,	// S_BUFFER_ATOMIC_ADD_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_IMM
    0U,	// S_BUFFER_ATOMIC_AND_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_IMM
    0U,	// S_BUFFER_ATOMIC_INC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_IMM
    0U,	// S_BUFFER_ATOMIC_OR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BUFFER_LOAD_DWORDX16_IMM
    0U,	// S_BUFFER_LOAD_DWORDX16_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX2_IMM
    0U,	// S_BUFFER_LOAD_DWORDX2_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX4_IMM
    0U,	// S_BUFFER_LOAD_DWORDX4_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX8_IMM
    0U,	// S_BUFFER_LOAD_DWORDX8_SGPR
    0U,	// S_BUFFER_LOAD_DWORD_IMM
    0U,	// S_BUFFER_LOAD_DWORD_SGPR
    0U,	// S_BUFFER_STORE_DWORDX2_IMM
    0U,	// S_BUFFER_STORE_DWORDX2_SGPR
    0U,	// S_BUFFER_STORE_DWORDX4_IMM
    0U,	// S_BUFFER_STORE_DWORDX4_SGPR
    0U,	// S_BUFFER_STORE_DWORD_IMM
    0U,	// S_BUFFER_STORE_DWORD_SGPR
    0U,	// S_CALL_B64
    0U,	// S_CBRANCH_CDBGSYS
    0U,	// S_CBRANCH_CDBGSYS_AND_USER
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_OR_USER
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop
    0U,	// S_CBRANCH_CDBGUSER
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop
    0U,	// S_CBRANCH_EXECNZ
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop
    0U,	// S_CBRANCH_EXECZ
    0U,	// S_CBRANCH_EXECZ_pad_s_nop
    0U,	// S_CBRANCH_G_FORK
    0U,	// S_CBRANCH_I_FORK
    0U,	// S_CBRANCH_JOIN
    0U,	// S_CBRANCH_SCC0
    0U,	// S_CBRANCH_SCC0_pad_s_nop
    0U,	// S_CBRANCH_SCC1
    0U,	// S_CBRANCH_SCC1_pad_s_nop
    0U,	// S_CBRANCH_VCCNZ
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop
    0U,	// S_CBRANCH_VCCZ
    0U,	// S_CBRANCH_VCCZ_pad_s_nop
    0U,	// S_CLAUSE
    0U,	// S_CMOVK_I32
    0U,	// S_CMOV_B32
    0U,	// S_CMOV_B64
    0U,	// S_CMPK_EQ_I32
    0U,	// S_CMPK_EQ_U32
    0U,	// S_CMPK_GE_I32
    0U,	// S_CMPK_GE_U32
    0U,	// S_CMPK_GT_I32
    0U,	// S_CMPK_GT_U32
    0U,	// S_CMPK_LE_I32
    0U,	// S_CMPK_LE_U32
    0U,	// S_CMPK_LG_I32
    0U,	// S_CMPK_LG_U32
    0U,	// S_CMPK_LT_I32
    0U,	// S_CMPK_LT_U32
    0U,	// S_CMP_EQ_I32
    0U,	// S_CMP_EQ_U32
    0U,	// S_CMP_EQ_U64
    0U,	// S_CMP_GE_I32
    0U,	// S_CMP_GE_U32
    0U,	// S_CMP_GT_I32
    0U,	// S_CMP_GT_U32
    0U,	// S_CMP_LE_I32
    0U,	// S_CMP_LE_U32
    0U,	// S_CMP_LG_I32
    0U,	// S_CMP_LG_U32
    0U,	// S_CMP_LG_U64
    0U,	// S_CMP_LT_I32
    0U,	// S_CMP_LT_U32
    0U,	// S_CODE_END
    0U,	// S_CSELECT_B32
    0U,	// S_CSELECT_B64
    0U,	// S_DCACHE_DISCARD_IMM
    0U,	// S_DCACHE_DISCARD_SGPR
    0U,	// S_DCACHE_DISCARD_X2_IMM
    0U,	// S_DCACHE_DISCARD_X2_SGPR
    0U,	// S_DCACHE_INV
    0U,	// S_DCACHE_INV_VOL
    0U,	// S_DCACHE_WB
    0U,	// S_DCACHE_WB_VOL
    0U,	// S_DECPERFLEVEL
    0U,	// S_DENORM_MODE
    0U,	// S_ENDPGM
    0U,	// S_ENDPGM_ORDERED_PS_DONE
    0U,	// S_ENDPGM_SAVED
    0U,	// S_FF0_I32_B32
    0U,	// S_FF0_I32_B64
    0U,	// S_FF1_I32_B32
    0U,	// S_FF1_I32_B64
    0U,	// S_FLBIT_I32
    0U,	// S_FLBIT_I32_B32
    0U,	// S_FLBIT_I32_B64
    0U,	// S_FLBIT_I32_I64
    0U,	// S_GETPC_B64
    0U,	// S_GETREG_B32
    0U,	// S_GET_WAVEID_IN_WORKGROUP
    0U,	// S_GL1_INV
    0U,	// S_ICACHE_INV
    0U,	// S_INCPERFLEVEL
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V1
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V16
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V2
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V3
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V32
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V4
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V5
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V8
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V1
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V16
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V2
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V4
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V8
    0U,	// S_INST_PREFETCH
    0U,	// S_LOAD_DWORDX16_IMM
    0U,	// S_LOAD_DWORDX16_SGPR
    0U,	// S_LOAD_DWORDX2_IMM
    0U,	// S_LOAD_DWORDX2_SGPR
    0U,	// S_LOAD_DWORDX4_IMM
    0U,	// S_LOAD_DWORDX4_SGPR
    0U,	// S_LOAD_DWORDX8_IMM
    0U,	// S_LOAD_DWORDX8_SGPR
    0U,	// S_LOAD_DWORD_IMM
    0U,	// S_LOAD_DWORD_SGPR
    0U,	// S_LSHL1_ADD_U32
    0U,	// S_LSHL2_ADD_U32
    0U,	// S_LSHL3_ADD_U32
    0U,	// S_LSHL4_ADD_U32
    0U,	// S_LSHL_B32
    0U,	// S_LSHL_B64
    0U,	// S_LSHR_B32
    0U,	// S_LSHR_B64
    0U,	// S_MAX_I32
    0U,	// S_MAX_U32
    0U,	// S_MEMREALTIME
    0U,	// S_MEMTIME
    0U,	// S_MIN_I32
    0U,	// S_MIN_U32
    0U,	// S_MOVK_I32
    0U,	// S_MOVRELD_B32
    0U,	// S_MOVRELD_B64
    0U,	// S_MOVRELSD_2_B32
    0U,	// S_MOVRELS_B32
    0U,	// S_MOVRELS_B64
    0U,	// S_MOV_B32
    0U,	// S_MOV_B32_term
    0U,	// S_MOV_B64
    0U,	// S_MOV_B64_term
    0U,	// S_MULK_I32
    0U,	// S_MUL_HI_I32
    0U,	// S_MUL_HI_U32
    0U,	// S_MUL_I32
    0U,	// S_NAND_B32
    0U,	// S_NAND_B64
    0U,	// S_NAND_SAVEEXEC_B32
    0U,	// S_NAND_SAVEEXEC_B64
    0U,	// S_NOP
    0U,	// S_NOR_B32
    0U,	// S_NOR_B64
    0U,	// S_NOR_SAVEEXEC_B32
    0U,	// S_NOR_SAVEEXEC_B64
    0U,	// S_NOT_B32
    0U,	// S_NOT_B64
    0U,	// S_ORN1_SAVEEXEC_B32
    0U,	// S_ORN1_SAVEEXEC_B64
    0U,	// S_ORN2_B32
    0U,	// S_ORN2_B64
    0U,	// S_ORN2_SAVEEXEC_B32
    0U,	// S_ORN2_SAVEEXEC_B64
    0U,	// S_OR_B32
    0U,	// S_OR_B32_term
    0U,	// S_OR_B64
    0U,	// S_OR_B64_term
    0U,	// S_OR_SAVEEXEC_B32
    0U,	// S_OR_SAVEEXEC_B64
    0U,	// S_PACK_HH_B32_B16
    0U,	// S_PACK_LH_B32_B16
    0U,	// S_PACK_LL_B32_B16
    0U,	// S_QUADMASK_B32
    0U,	// S_QUADMASK_B64
    0U,	// S_RFE_B64
    0U,	// S_RFE_RESTORE_B64
    0U,	// S_ROUND_MODE
    0U,	// S_SCRATCH_LOAD_DWORDX2_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX2_SGPR
    0U,	// S_SCRATCH_LOAD_DWORDX4_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX4_SGPR
    0U,	// S_SCRATCH_LOAD_DWORD_IMM
    0U,	// S_SCRATCH_LOAD_DWORD_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX2_IMM
    0U,	// S_SCRATCH_STORE_DWORDX2_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX4_IMM
    0U,	// S_SCRATCH_STORE_DWORDX4_SGPR
    0U,	// S_SCRATCH_STORE_DWORD_IMM
    0U,	// S_SCRATCH_STORE_DWORD_SGPR
    0U,	// S_SENDMSG
    0U,	// S_SENDMSGHALT
    0U,	// S_SETHALT
    0U,	// S_SETKILL
    0U,	// S_SETPC_B64
    0U,	// S_SETPC_B64_return
    0U,	// S_SETPRIO
    0U,	// S_SETREG_B32
    0U,	// S_SETREG_B32_mode
    0U,	// S_SETREG_IMM32_B32
    0U,	// S_SETREG_IMM32_B32_mode
    0U,	// S_SETVSKIP
    0U,	// S_SET_GPR_IDX_IDX
    0U,	// S_SET_GPR_IDX_MODE
    0U,	// S_SET_GPR_IDX_OFF
    0U,	// S_SET_GPR_IDX_ON
    0U,	// S_SEXT_I32_I16
    0U,	// S_SEXT_I32_I8
    0U,	// S_SLEEP
    0U,	// S_STORE_DWORDX2_IMM
    0U,	// S_STORE_DWORDX2_SGPR
    0U,	// S_STORE_DWORDX4_IMM
    0U,	// S_STORE_DWORDX4_SGPR
    0U,	// S_STORE_DWORD_IMM
    0U,	// S_STORE_DWORD_SGPR
    0U,	// S_SUBB_U32
    0U,	// S_SUBVECTOR_LOOP_BEGIN
    0U,	// S_SUBVECTOR_LOOP_END
    0U,	// S_SUB_CO_PSEUDO
    0U,	// S_SUB_I32
    0U,	// S_SUB_U32
    0U,	// S_SUB_U64_CO_PSEUDO
    0U,	// S_SUB_U64_PSEUDO
    0U,	// S_SWAPPC_B64
    0U,	// S_TRAP
    0U,	// S_TTRACEDATA
    0U,	// S_TTRACEDATA_IMM
    0U,	// S_UADDO_PSEUDO
    0U,	// S_USUBO_PSEUDO
    0U,	// S_VERSION
    0U,	// S_WAITCNT
    0U,	// S_WAITCNT_DEPCTR
    0U,	// S_WAITCNT_EXPCNT
    0U,	// S_WAITCNT_LGKMCNT
    0U,	// S_WAITCNT_VMCNT
    0U,	// S_WAITCNT_VSCNT
    0U,	// S_WAIT_IDLE
    0U,	// S_WAKEUP
    0U,	// S_WQM_B32
    0U,	// S_WQM_B64
    0U,	// S_XNOR_B32
    0U,	// S_XNOR_B64
    0U,	// S_XNOR_SAVEEXEC_B32
    0U,	// S_XNOR_SAVEEXEC_B64
    0U,	// S_XOR_B32
    0U,	// S_XOR_B32_term
    0U,	// S_XOR_B64
    0U,	// S_XOR_B64_term
    0U,	// S_XOR_SAVEEXEC_B32
    0U,	// S_XOR_SAVEEXEC_B64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// V_ACCVGPR_READ_B32_e64
    0U,	// V_ACCVGPR_WRITE_B32_e64
    0U,	// V_ADD3_U32_e64
    2223207273U,	// V_ADDC_U32_dpp
    0U,	// V_ADDC_U32_e32
    0U,	// V_ADDC_U32_e64
    0U,	// V_ADDC_U32_sdwa
    2223207555U,	// V_ADD_CO_U32_dpp
    0U,	// V_ADD_CO_U32_e32
    0U,	// V_ADD_CO_U32_e64
    0U,	// V_ADD_CO_U32_sdwa
    2286124203U,	// V_ADD_F16_dpp
    0U,	// V_ADD_F16_e32
    0U,	// V_ADD_F16_e64
    0U,	// V_ADD_F16_sdwa
    2286120041U,	// V_ADD_F32_dpp
    0U,	// V_ADD_F32_e32
    0U,	// V_ADD_F32_e64
    0U,	// V_ADD_F32_sdwa
    0U,	// V_ADD_F64_e64
    0U,	// V_ADD_I16_e64
    0U,	// V_ADD_I32_e64
    0U,	// V_ADD_LSHL_U32_e64
    2219016354U,	// V_ADD_U16_dpp
    0U,	// V_ADD_U16_e32
    0U,	// V_ADD_U16_e64
    0U,	// V_ADD_U16_sdwa
    2219013022U,	// V_ADD_U32_dpp
    0U,	// V_ADD_U32_e32
    0U,	// V_ADD_U32_e64
    0U,	// V_ADD_U32_sdwa
    0U,	// V_ADD_U64_PSEUDO
    0U,	// V_ALIGNBIT_B32_e64
    0U,	// V_ALIGNBYTE_B32_e64
    2219010694U,	// V_AND_B32_dpp
    0U,	// V_AND_B32_e32
    0U,	// V_AND_B32_e64
    0U,	// V_AND_B32_sdwa
    0U,	// V_AND_OR_B32_e64
    2219016280U,	// V_ASHRREV_I16_dpp
    0U,	// V_ASHRREV_I16_e32
    0U,	// V_ASHRREV_I16_e64
    0U,	// V_ASHRREV_I16_sdwa
    2219012879U,	// V_ASHRREV_I32_dpp
    0U,	// V_ASHRREV_I32_e32
    0U,	// V_ASHRREV_I32_e64
    0U,	// V_ASHRREV_I32_sdwa
    0U,	// V_ASHRREV_I64_e64
    2219012776U,	// V_ASHR_I32_dpp
    0U,	// V_ASHR_I32_e32
    0U,	// V_ASHR_I32_e64
    0U,	// V_ASHR_I32_sdwa
    0U,	// V_ASHR_I64_e64
    0U,	// V_BCNT_U32_B32_e32
    0U,	// V_BCNT_U32_B32_e64
    0U,	// V_BFE_I32_e64
    0U,	// V_BFE_U32_e64
    0U,	// V_BFI_B32_e64
    0U,	// V_BFM_B32_e32
    0U,	// V_BFM_B32_e64
    71527209U,	// V_BFREV_B32_dpp
    0U,	// V_BFREV_B32_e32
    0U,	// V_BFREV_B32_e64
    0U,	// V_BFREV_B32_sdwa
    138640780U,	// V_CEIL_F16_dpp
    0U,	// V_CEIL_F16_e32
    0U,	// V_CEIL_F16_e64
    0U,	// V_CEIL_F16_sdwa
    138636841U,	// V_CEIL_F32_dpp
    0U,	// V_CEIL_F32_e32
    0U,	// V_CEIL_F32_e64
    0U,	// V_CEIL_F32_sdwa
    0U,	// V_CEIL_F64_e32
    0U,	// V_CEIL_F64_e64
    0U,	// V_CLREXCP_e32
    0U,	// V_CLREXCP_e64
    0U,	// V_CMPSX_EQ_F32_e32
    0U,	// V_CMPSX_EQ_F32_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_e32
    0U,	// V_CMPSX_EQ_F32_nosdst_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_EQ_F32_sdwa
    0U,	// V_CMPSX_EQ_F64_e32
    0U,	// V_CMPSX_EQ_F64_e64
    0U,	// V_CMPSX_EQ_F64_nosdst_e32
    0U,	// V_CMPSX_EQ_F64_nosdst_e64
    0U,	// V_CMPSX_F_F32_e32
    0U,	// V_CMPSX_F_F32_e64
    0U,	// V_CMPSX_F_F32_nosdst_e32
    0U,	// V_CMPSX_F_F32_nosdst_e64
    0U,	// V_CMPSX_F_F32_nosdst_sdwa
    0U,	// V_CMPSX_F_F32_sdwa
    0U,	// V_CMPSX_F_F64_e32
    0U,	// V_CMPSX_F_F64_e64
    0U,	// V_CMPSX_F_F64_nosdst_e32
    0U,	// V_CMPSX_F_F64_nosdst_e64
    0U,	// V_CMPSX_GE_F32_e32
    0U,	// V_CMPSX_GE_F32_e64
    0U,	// V_CMPSX_GE_F32_nosdst_e32
    0U,	// V_CMPSX_GE_F32_nosdst_e64
    0U,	// V_CMPSX_GE_F32_nosdst_sdwa
    0U,	// V_CMPSX_GE_F32_sdwa
    0U,	// V_CMPSX_GE_F64_e32
    0U,	// V_CMPSX_GE_F64_e64
    0U,	// V_CMPSX_GE_F64_nosdst_e32
    0U,	// V_CMPSX_GE_F64_nosdst_e64
    0U,	// V_CMPSX_GT_F32_e32
    0U,	// V_CMPSX_GT_F32_e64
    0U,	// V_CMPSX_GT_F32_nosdst_e32
    0U,	// V_CMPSX_GT_F32_nosdst_e64
    0U,	// V_CMPSX_GT_F32_nosdst_sdwa
    0U,	// V_CMPSX_GT_F32_sdwa
    0U,	// V_CMPSX_GT_F64_e32
    0U,	// V_CMPSX_GT_F64_e64
    0U,	// V_CMPSX_GT_F64_nosdst_e32
    0U,	// V_CMPSX_GT_F64_nosdst_e64
    0U,	// V_CMPSX_LE_F32_e32
    0U,	// V_CMPSX_LE_F32_e64
    0U,	// V_CMPSX_LE_F32_nosdst_e32
    0U,	// V_CMPSX_LE_F32_nosdst_e64
    0U,	// V_CMPSX_LE_F32_nosdst_sdwa
    0U,	// V_CMPSX_LE_F32_sdwa
    0U,	// V_CMPSX_LE_F64_e32
    0U,	// V_CMPSX_LE_F64_e64
    0U,	// V_CMPSX_LE_F64_nosdst_e32
    0U,	// V_CMPSX_LE_F64_nosdst_e64
    0U,	// V_CMPSX_LG_F32_e32
    0U,	// V_CMPSX_LG_F32_e64
    0U,	// V_CMPSX_LG_F32_nosdst_e32
    0U,	// V_CMPSX_LG_F32_nosdst_e64
    0U,	// V_CMPSX_LG_F32_nosdst_sdwa
    0U,	// V_CMPSX_LG_F32_sdwa
    0U,	// V_CMPSX_LG_F64_e32
    0U,	// V_CMPSX_LG_F64_e64
    0U,	// V_CMPSX_LG_F64_nosdst_e32
    0U,	// V_CMPSX_LG_F64_nosdst_e64
    0U,	// V_CMPSX_LT_F32_e32
    0U,	// V_CMPSX_LT_F32_e64
    0U,	// V_CMPSX_LT_F32_nosdst_e32
    0U,	// V_CMPSX_LT_F32_nosdst_e64
    0U,	// V_CMPSX_LT_F32_nosdst_sdwa
    0U,	// V_CMPSX_LT_F32_sdwa
    0U,	// V_CMPSX_LT_F64_e32
    0U,	// V_CMPSX_LT_F64_e64
    0U,	// V_CMPSX_LT_F64_nosdst_e32
    0U,	// V_CMPSX_LT_F64_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_e32
    0U,	// V_CMPSX_NEQ_F32_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_e32
    0U,	// V_CMPSX_NEQ_F32_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_NEQ_F32_sdwa
    0U,	// V_CMPSX_NEQ_F64_e32
    0U,	// V_CMPSX_NEQ_F64_e64
    0U,	// V_CMPSX_NEQ_F64_nosdst_e32
    0U,	// V_CMPSX_NEQ_F64_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_e32
    0U,	// V_CMPSX_NGE_F32_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_e32
    0U,	// V_CMPSX_NGE_F32_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGE_F32_sdwa
    0U,	// V_CMPSX_NGE_F64_e32
    0U,	// V_CMPSX_NGE_F64_e64
    0U,	// V_CMPSX_NGE_F64_nosdst_e32
    0U,	// V_CMPSX_NGE_F64_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_e32
    0U,	// V_CMPSX_NGT_F32_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_e32
    0U,	// V_CMPSX_NGT_F32_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGT_F32_sdwa
    0U,	// V_CMPSX_NGT_F64_e32
    0U,	// V_CMPSX_NGT_F64_e64
    0U,	// V_CMPSX_NGT_F64_nosdst_e32
    0U,	// V_CMPSX_NGT_F64_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_e32
    0U,	// V_CMPSX_NLE_F32_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_e32
    0U,	// V_CMPSX_NLE_F32_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLE_F32_sdwa
    0U,	// V_CMPSX_NLE_F64_e32
    0U,	// V_CMPSX_NLE_F64_e64
    0U,	// V_CMPSX_NLE_F64_nosdst_e32
    0U,	// V_CMPSX_NLE_F64_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_e32
    0U,	// V_CMPSX_NLG_F32_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_e32
    0U,	// V_CMPSX_NLG_F32_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLG_F32_sdwa
    0U,	// V_CMPSX_NLG_F64_e32
    0U,	// V_CMPSX_NLG_F64_e64
    0U,	// V_CMPSX_NLG_F64_nosdst_e32
    0U,	// V_CMPSX_NLG_F64_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_e32
    0U,	// V_CMPSX_NLT_F32_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_e32
    0U,	// V_CMPSX_NLT_F32_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLT_F32_sdwa
    0U,	// V_CMPSX_NLT_F64_e32
    0U,	// V_CMPSX_NLT_F64_e64
    0U,	// V_CMPSX_NLT_F64_nosdst_e32
    0U,	// V_CMPSX_NLT_F64_nosdst_e64
    0U,	// V_CMPSX_O_F32_e32
    0U,	// V_CMPSX_O_F32_e64
    0U,	// V_CMPSX_O_F32_nosdst_e32
    0U,	// V_CMPSX_O_F32_nosdst_e64
    0U,	// V_CMPSX_O_F32_nosdst_sdwa
    0U,	// V_CMPSX_O_F32_sdwa
    0U,	// V_CMPSX_O_F64_e32
    0U,	// V_CMPSX_O_F64_e64
    0U,	// V_CMPSX_O_F64_nosdst_e32
    0U,	// V_CMPSX_O_F64_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_e32
    0U,	// V_CMPSX_TRU_F32_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_e32
    0U,	// V_CMPSX_TRU_F32_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPSX_TRU_F32_sdwa
    0U,	// V_CMPSX_TRU_F64_e32
    0U,	// V_CMPSX_TRU_F64_e64
    0U,	// V_CMPSX_TRU_F64_nosdst_e32
    0U,	// V_CMPSX_TRU_F64_nosdst_e64
    0U,	// V_CMPSX_U_F32_e32
    0U,	// V_CMPSX_U_F32_e64
    0U,	// V_CMPSX_U_F32_nosdst_e32
    0U,	// V_CMPSX_U_F32_nosdst_e64
    0U,	// V_CMPSX_U_F32_nosdst_sdwa
    0U,	// V_CMPSX_U_F32_sdwa
    0U,	// V_CMPSX_U_F64_e32
    0U,	// V_CMPSX_U_F64_e64
    0U,	// V_CMPSX_U_F64_nosdst_e32
    0U,	// V_CMPSX_U_F64_nosdst_e64
    0U,	// V_CMPS_EQ_F32_e32
    0U,	// V_CMPS_EQ_F32_e64
    0U,	// V_CMPS_EQ_F32_sdwa
    0U,	// V_CMPS_EQ_F64_e32
    0U,	// V_CMPS_EQ_F64_e64
    0U,	// V_CMPS_F_F32_e32
    0U,	// V_CMPS_F_F32_e64
    0U,	// V_CMPS_F_F32_sdwa
    0U,	// V_CMPS_F_F64_e32
    0U,	// V_CMPS_F_F64_e64
    0U,	// V_CMPS_GE_F32_e32
    0U,	// V_CMPS_GE_F32_e64
    0U,	// V_CMPS_GE_F32_sdwa
    0U,	// V_CMPS_GE_F64_e32
    0U,	// V_CMPS_GE_F64_e64
    0U,	// V_CMPS_GT_F32_e32
    0U,	// V_CMPS_GT_F32_e64
    0U,	// V_CMPS_GT_F32_sdwa
    0U,	// V_CMPS_GT_F64_e32
    0U,	// V_CMPS_GT_F64_e64
    0U,	// V_CMPS_LE_F32_e32
    0U,	// V_CMPS_LE_F32_e64
    0U,	// V_CMPS_LE_F32_sdwa
    0U,	// V_CMPS_LE_F64_e32
    0U,	// V_CMPS_LE_F64_e64
    0U,	// V_CMPS_LG_F32_e32
    0U,	// V_CMPS_LG_F32_e64
    0U,	// V_CMPS_LG_F32_sdwa
    0U,	// V_CMPS_LG_F64_e32
    0U,	// V_CMPS_LG_F64_e64
    0U,	// V_CMPS_LT_F32_e32
    0U,	// V_CMPS_LT_F32_e64
    0U,	// V_CMPS_LT_F32_sdwa
    0U,	// V_CMPS_LT_F64_e32
    0U,	// V_CMPS_LT_F64_e64
    0U,	// V_CMPS_NEQ_F32_e32
    0U,	// V_CMPS_NEQ_F32_e64
    0U,	// V_CMPS_NEQ_F32_sdwa
    0U,	// V_CMPS_NEQ_F64_e32
    0U,	// V_CMPS_NEQ_F64_e64
    0U,	// V_CMPS_NGE_F32_e32
    0U,	// V_CMPS_NGE_F32_e64
    0U,	// V_CMPS_NGE_F32_sdwa
    0U,	// V_CMPS_NGE_F64_e32
    0U,	// V_CMPS_NGE_F64_e64
    0U,	// V_CMPS_NGT_F32_e32
    0U,	// V_CMPS_NGT_F32_e64
    0U,	// V_CMPS_NGT_F32_sdwa
    0U,	// V_CMPS_NGT_F64_e32
    0U,	// V_CMPS_NGT_F64_e64
    0U,	// V_CMPS_NLE_F32_e32
    0U,	// V_CMPS_NLE_F32_e64
    0U,	// V_CMPS_NLE_F32_sdwa
    0U,	// V_CMPS_NLE_F64_e32
    0U,	// V_CMPS_NLE_F64_e64
    0U,	// V_CMPS_NLG_F32_e32
    0U,	// V_CMPS_NLG_F32_e64
    0U,	// V_CMPS_NLG_F32_sdwa
    0U,	// V_CMPS_NLG_F64_e32
    0U,	// V_CMPS_NLG_F64_e64
    0U,	// V_CMPS_NLT_F32_e32
    0U,	// V_CMPS_NLT_F32_e64
    0U,	// V_CMPS_NLT_F32_sdwa
    0U,	// V_CMPS_NLT_F64_e32
    0U,	// V_CMPS_NLT_F64_e64
    0U,	// V_CMPS_O_F32_e32
    0U,	// V_CMPS_O_F32_e64
    0U,	// V_CMPS_O_F32_sdwa
    0U,	// V_CMPS_O_F64_e32
    0U,	// V_CMPS_O_F64_e64
    0U,	// V_CMPS_TRU_F32_e32
    0U,	// V_CMPS_TRU_F32_e64
    0U,	// V_CMPS_TRU_F32_sdwa
    0U,	// V_CMPS_TRU_F64_e32
    0U,	// V_CMPS_TRU_F64_e64
    0U,	// V_CMPS_U_F32_e32
    0U,	// V_CMPS_U_F32_e64
    0U,	// V_CMPS_U_F32_sdwa
    0U,	// V_CMPS_U_F64_e32
    0U,	// V_CMPS_U_F64_e64
    0U,	// V_CMPX_CLASS_F16_e32
    0U,	// V_CMPX_CLASS_F16_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_e32
    0U,	// V_CMPX_CLASS_F16_nosdst_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F16_sdwa
    0U,	// V_CMPX_CLASS_F32_e32
    0U,	// V_CMPX_CLASS_F32_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_e32
    0U,	// V_CMPX_CLASS_F32_nosdst_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F32_sdwa
    0U,	// V_CMPX_CLASS_F64_e32
    0U,	// V_CMPX_CLASS_F64_e64
    0U,	// V_CMPX_CLASS_F64_nosdst_e32
    0U,	// V_CMPX_CLASS_F64_nosdst_e64
    0U,	// V_CMPX_EQ_F16_e32
    0U,	// V_CMPX_EQ_F16_e64
    0U,	// V_CMPX_EQ_F16_nosdst_e32
    0U,	// V_CMPX_EQ_F16_nosdst_e64
    0U,	// V_CMPX_EQ_F16_nosdst_sdwa
    0U,	// V_CMPX_EQ_F16_sdwa
    0U,	// V_CMPX_EQ_F32_e32
    0U,	// V_CMPX_EQ_F32_e64
    0U,	// V_CMPX_EQ_F32_nosdst_e32
    0U,	// V_CMPX_EQ_F32_nosdst_e64
    0U,	// V_CMPX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPX_EQ_F32_sdwa
    0U,	// V_CMPX_EQ_F64_e32
    0U,	// V_CMPX_EQ_F64_e64
    0U,	// V_CMPX_EQ_F64_nosdst_e32
    0U,	// V_CMPX_EQ_F64_nosdst_e64
    0U,	// V_CMPX_EQ_I16_e32
    0U,	// V_CMPX_EQ_I16_e64
    0U,	// V_CMPX_EQ_I16_nosdst_e32
    0U,	// V_CMPX_EQ_I16_nosdst_e64
    0U,	// V_CMPX_EQ_I16_nosdst_sdwa
    0U,	// V_CMPX_EQ_I16_sdwa
    0U,	// V_CMPX_EQ_I32_e32
    0U,	// V_CMPX_EQ_I32_e64
    0U,	// V_CMPX_EQ_I32_nosdst_e32
    0U,	// V_CMPX_EQ_I32_nosdst_e64
    0U,	// V_CMPX_EQ_I32_nosdst_sdwa
    0U,	// V_CMPX_EQ_I32_sdwa
    0U,	// V_CMPX_EQ_I64_e32
    0U,	// V_CMPX_EQ_I64_e64
    0U,	// V_CMPX_EQ_I64_nosdst_e32
    0U,	// V_CMPX_EQ_I64_nosdst_e64
    0U,	// V_CMPX_EQ_U16_e32
    0U,	// V_CMPX_EQ_U16_e64
    0U,	// V_CMPX_EQ_U16_nosdst_e32
    0U,	// V_CMPX_EQ_U16_nosdst_e64
    0U,	// V_CMPX_EQ_U16_nosdst_sdwa
    0U,	// V_CMPX_EQ_U16_sdwa
    0U,	// V_CMPX_EQ_U32_e32
    0U,	// V_CMPX_EQ_U32_e64
    0U,	// V_CMPX_EQ_U32_nosdst_e32
    0U,	// V_CMPX_EQ_U32_nosdst_e64
    0U,	// V_CMPX_EQ_U32_nosdst_sdwa
    0U,	// V_CMPX_EQ_U32_sdwa
    0U,	// V_CMPX_EQ_U64_e32
    0U,	// V_CMPX_EQ_U64_e64
    0U,	// V_CMPX_EQ_U64_nosdst_e32
    0U,	// V_CMPX_EQ_U64_nosdst_e64
    0U,	// V_CMPX_F_F16_e32
    0U,	// V_CMPX_F_F16_e64
    0U,	// V_CMPX_F_F16_nosdst_e32
    0U,	// V_CMPX_F_F16_nosdst_e64
    0U,	// V_CMPX_F_F16_nosdst_sdwa
    0U,	// V_CMPX_F_F16_sdwa
    0U,	// V_CMPX_F_F32_e32
    0U,	// V_CMPX_F_F32_e64
    0U,	// V_CMPX_F_F32_nosdst_e32
    0U,	// V_CMPX_F_F32_nosdst_e64
    0U,	// V_CMPX_F_F32_nosdst_sdwa
    0U,	// V_CMPX_F_F32_sdwa
    0U,	// V_CMPX_F_F64_e32
    0U,	// V_CMPX_F_F64_e64
    0U,	// V_CMPX_F_F64_nosdst_e32
    0U,	// V_CMPX_F_F64_nosdst_e64
    0U,	// V_CMPX_F_I16_e32
    0U,	// V_CMPX_F_I16_e64
    0U,	// V_CMPX_F_I16_nosdst_e32
    0U,	// V_CMPX_F_I16_nosdst_e64
    0U,	// V_CMPX_F_I16_nosdst_sdwa
    0U,	// V_CMPX_F_I16_sdwa
    0U,	// V_CMPX_F_I32_e32
    0U,	// V_CMPX_F_I32_e64
    0U,	// V_CMPX_F_I32_nosdst_e32
    0U,	// V_CMPX_F_I32_nosdst_e64
    0U,	// V_CMPX_F_I32_nosdst_sdwa
    0U,	// V_CMPX_F_I32_sdwa
    0U,	// V_CMPX_F_I64_e32
    0U,	// V_CMPX_F_I64_e64
    0U,	// V_CMPX_F_I64_nosdst_e32
    0U,	// V_CMPX_F_I64_nosdst_e64
    0U,	// V_CMPX_F_U16_e32
    0U,	// V_CMPX_F_U16_e64
    0U,	// V_CMPX_F_U16_nosdst_e32
    0U,	// V_CMPX_F_U16_nosdst_e64
    0U,	// V_CMPX_F_U16_nosdst_sdwa
    0U,	// V_CMPX_F_U16_sdwa
    0U,	// V_CMPX_F_U32_e32
    0U,	// V_CMPX_F_U32_e64
    0U,	// V_CMPX_F_U32_nosdst_e32
    0U,	// V_CMPX_F_U32_nosdst_e64
    0U,	// V_CMPX_F_U32_nosdst_sdwa
    0U,	// V_CMPX_F_U32_sdwa
    0U,	// V_CMPX_F_U64_e32
    0U,	// V_CMPX_F_U64_e64
    0U,	// V_CMPX_F_U64_nosdst_e32
    0U,	// V_CMPX_F_U64_nosdst_e64
    0U,	// V_CMPX_GE_F16_e32
    0U,	// V_CMPX_GE_F16_e64
    0U,	// V_CMPX_GE_F16_nosdst_e32
    0U,	// V_CMPX_GE_F16_nosdst_e64
    0U,	// V_CMPX_GE_F16_nosdst_sdwa
    0U,	// V_CMPX_GE_F16_sdwa
    0U,	// V_CMPX_GE_F32_e32
    0U,	// V_CMPX_GE_F32_e64
    0U,	// V_CMPX_GE_F32_nosdst_e32
    0U,	// V_CMPX_GE_F32_nosdst_e64
    0U,	// V_CMPX_GE_F32_nosdst_sdwa
    0U,	// V_CMPX_GE_F32_sdwa
    0U,	// V_CMPX_GE_F64_e32
    0U,	// V_CMPX_GE_F64_e64
    0U,	// V_CMPX_GE_F64_nosdst_e32
    0U,	// V_CMPX_GE_F64_nosdst_e64
    0U,	// V_CMPX_GE_I16_e32
    0U,	// V_CMPX_GE_I16_e64
    0U,	// V_CMPX_GE_I16_nosdst_e32
    0U,	// V_CMPX_GE_I16_nosdst_e64
    0U,	// V_CMPX_GE_I16_nosdst_sdwa
    0U,	// V_CMPX_GE_I16_sdwa
    0U,	// V_CMPX_GE_I32_e32
    0U,	// V_CMPX_GE_I32_e64
    0U,	// V_CMPX_GE_I32_nosdst_e32
    0U,	// V_CMPX_GE_I32_nosdst_e64
    0U,	// V_CMPX_GE_I32_nosdst_sdwa
    0U,	// V_CMPX_GE_I32_sdwa
    0U,	// V_CMPX_GE_I64_e32
    0U,	// V_CMPX_GE_I64_e64
    0U,	// V_CMPX_GE_I64_nosdst_e32
    0U,	// V_CMPX_GE_I64_nosdst_e64
    0U,	// V_CMPX_GE_U16_e32
    0U,	// V_CMPX_GE_U16_e64
    0U,	// V_CMPX_GE_U16_nosdst_e32
    0U,	// V_CMPX_GE_U16_nosdst_e64
    0U,	// V_CMPX_GE_U16_nosdst_sdwa
    0U,	// V_CMPX_GE_U16_sdwa
    0U,	// V_CMPX_GE_U32_e32
    0U,	// V_CMPX_GE_U32_e64
    0U,	// V_CMPX_GE_U32_nosdst_e32
    0U,	// V_CMPX_GE_U32_nosdst_e64
    0U,	// V_CMPX_GE_U32_nosdst_sdwa
    0U,	// V_CMPX_GE_U32_sdwa
    0U,	// V_CMPX_GE_U64_e32
    0U,	// V_CMPX_GE_U64_e64
    0U,	// V_CMPX_GE_U64_nosdst_e32
    0U,	// V_CMPX_GE_U64_nosdst_e64
    0U,	// V_CMPX_GT_F16_e32
    0U,	// V_CMPX_GT_F16_e64
    0U,	// V_CMPX_GT_F16_nosdst_e32
    0U,	// V_CMPX_GT_F16_nosdst_e64
    0U,	// V_CMPX_GT_F16_nosdst_sdwa
    0U,	// V_CMPX_GT_F16_sdwa
    0U,	// V_CMPX_GT_F32_e32
    0U,	// V_CMPX_GT_F32_e64
    0U,	// V_CMPX_GT_F32_nosdst_e32
    0U,	// V_CMPX_GT_F32_nosdst_e64
    0U,	// V_CMPX_GT_F32_nosdst_sdwa
    0U,	// V_CMPX_GT_F32_sdwa
    0U,	// V_CMPX_GT_F64_e32
    0U,	// V_CMPX_GT_F64_e64
    0U,	// V_CMPX_GT_F64_nosdst_e32
    0U,	// V_CMPX_GT_F64_nosdst_e64
    0U,	// V_CMPX_GT_I16_e32
    0U,	// V_CMPX_GT_I16_e64
    0U,	// V_CMPX_GT_I16_nosdst_e32
    0U,	// V_CMPX_GT_I16_nosdst_e64
    0U,	// V_CMPX_GT_I16_nosdst_sdwa
    0U,	// V_CMPX_GT_I16_sdwa
    0U,	// V_CMPX_GT_I32_e32
    0U,	// V_CMPX_GT_I32_e64
    0U,	// V_CMPX_GT_I32_nosdst_e32
    0U,	// V_CMPX_GT_I32_nosdst_e64
    0U,	// V_CMPX_GT_I32_nosdst_sdwa
    0U,	// V_CMPX_GT_I32_sdwa
    0U,	// V_CMPX_GT_I64_e32
    0U,	// V_CMPX_GT_I64_e64
    0U,	// V_CMPX_GT_I64_nosdst_e32
    0U,	// V_CMPX_GT_I64_nosdst_e64
    0U,	// V_CMPX_GT_U16_e32
    0U,	// V_CMPX_GT_U16_e64
    0U,	// V_CMPX_GT_U16_nosdst_e32
    0U,	// V_CMPX_GT_U16_nosdst_e64
    0U,	// V_CMPX_GT_U16_nosdst_sdwa
    0U,	// V_CMPX_GT_U16_sdwa
    0U,	// V_CMPX_GT_U32_e32
    0U,	// V_CMPX_GT_U32_e64
    0U,	// V_CMPX_GT_U32_nosdst_e32
    0U,	// V_CMPX_GT_U32_nosdst_e64
    0U,	// V_CMPX_GT_U32_nosdst_sdwa
    0U,	// V_CMPX_GT_U32_sdwa
    0U,	// V_CMPX_GT_U64_e32
    0U,	// V_CMPX_GT_U64_e64
    0U,	// V_CMPX_GT_U64_nosdst_e32
    0U,	// V_CMPX_GT_U64_nosdst_e64
    0U,	// V_CMPX_LE_F16_e32
    0U,	// V_CMPX_LE_F16_e64
    0U,	// V_CMPX_LE_F16_nosdst_e32
    0U,	// V_CMPX_LE_F16_nosdst_e64
    0U,	// V_CMPX_LE_F16_nosdst_sdwa
    0U,	// V_CMPX_LE_F16_sdwa
    0U,	// V_CMPX_LE_F32_e32
    0U,	// V_CMPX_LE_F32_e64
    0U,	// V_CMPX_LE_F32_nosdst_e32
    0U,	// V_CMPX_LE_F32_nosdst_e64
    0U,	// V_CMPX_LE_F32_nosdst_sdwa
    0U,	// V_CMPX_LE_F32_sdwa
    0U,	// V_CMPX_LE_F64_e32
    0U,	// V_CMPX_LE_F64_e64
    0U,	// V_CMPX_LE_F64_nosdst_e32
    0U,	// V_CMPX_LE_F64_nosdst_e64
    0U,	// V_CMPX_LE_I16_e32
    0U,	// V_CMPX_LE_I16_e64
    0U,	// V_CMPX_LE_I16_nosdst_e32
    0U,	// V_CMPX_LE_I16_nosdst_e64
    0U,	// V_CMPX_LE_I16_nosdst_sdwa
    0U,	// V_CMPX_LE_I16_sdwa
    0U,	// V_CMPX_LE_I32_e32
    0U,	// V_CMPX_LE_I32_e64
    0U,	// V_CMPX_LE_I32_nosdst_e32
    0U,	// V_CMPX_LE_I32_nosdst_e64
    0U,	// V_CMPX_LE_I32_nosdst_sdwa
    0U,	// V_CMPX_LE_I32_sdwa
    0U,	// V_CMPX_LE_I64_e32
    0U,	// V_CMPX_LE_I64_e64
    0U,	// V_CMPX_LE_I64_nosdst_e32
    0U,	// V_CMPX_LE_I64_nosdst_e64
    0U,	// V_CMPX_LE_U16_e32
    0U,	// V_CMPX_LE_U16_e64
    0U,	// V_CMPX_LE_U16_nosdst_e32
    0U,	// V_CMPX_LE_U16_nosdst_e64
    0U,	// V_CMPX_LE_U16_nosdst_sdwa
    0U,	// V_CMPX_LE_U16_sdwa
    0U,	// V_CMPX_LE_U32_e32
    0U,	// V_CMPX_LE_U32_e64
    0U,	// V_CMPX_LE_U32_nosdst_e32
    0U,	// V_CMPX_LE_U32_nosdst_e64
    0U,	// V_CMPX_LE_U32_nosdst_sdwa
    0U,	// V_CMPX_LE_U32_sdwa
    0U,	// V_CMPX_LE_U64_e32
    0U,	// V_CMPX_LE_U64_e64
    0U,	// V_CMPX_LE_U64_nosdst_e32
    0U,	// V_CMPX_LE_U64_nosdst_e64
    0U,	// V_CMPX_LG_F16_e32
    0U,	// V_CMPX_LG_F16_e64
    0U,	// V_CMPX_LG_F16_nosdst_e32
    0U,	// V_CMPX_LG_F16_nosdst_e64
    0U,	// V_CMPX_LG_F16_nosdst_sdwa
    0U,	// V_CMPX_LG_F16_sdwa
    0U,	// V_CMPX_LG_F32_e32
    0U,	// V_CMPX_LG_F32_e64
    0U,	// V_CMPX_LG_F32_nosdst_e32
    0U,	// V_CMPX_LG_F32_nosdst_e64
    0U,	// V_CMPX_LG_F32_nosdst_sdwa
    0U,	// V_CMPX_LG_F32_sdwa
    0U,	// V_CMPX_LG_F64_e32
    0U,	// V_CMPX_LG_F64_e64
    0U,	// V_CMPX_LG_F64_nosdst_e32
    0U,	// V_CMPX_LG_F64_nosdst_e64
    0U,	// V_CMPX_LT_F16_e32
    0U,	// V_CMPX_LT_F16_e64
    0U,	// V_CMPX_LT_F16_nosdst_e32
    0U,	// V_CMPX_LT_F16_nosdst_e64
    0U,	// V_CMPX_LT_F16_nosdst_sdwa
    0U,	// V_CMPX_LT_F16_sdwa
    0U,	// V_CMPX_LT_F32_e32
    0U,	// V_CMPX_LT_F32_e64
    0U,	// V_CMPX_LT_F32_nosdst_e32
    0U,	// V_CMPX_LT_F32_nosdst_e64
    0U,	// V_CMPX_LT_F32_nosdst_sdwa
    0U,	// V_CMPX_LT_F32_sdwa
    0U,	// V_CMPX_LT_F64_e32
    0U,	// V_CMPX_LT_F64_e64
    0U,	// V_CMPX_LT_F64_nosdst_e32
    0U,	// V_CMPX_LT_F64_nosdst_e64
    0U,	// V_CMPX_LT_I16_e32
    0U,	// V_CMPX_LT_I16_e64
    0U,	// V_CMPX_LT_I16_nosdst_e32
    0U,	// V_CMPX_LT_I16_nosdst_e64
    0U,	// V_CMPX_LT_I16_nosdst_sdwa
    0U,	// V_CMPX_LT_I16_sdwa
    0U,	// V_CMPX_LT_I32_e32
    0U,	// V_CMPX_LT_I32_e64
    0U,	// V_CMPX_LT_I32_nosdst_e32
    0U,	// V_CMPX_LT_I32_nosdst_e64
    0U,	// V_CMPX_LT_I32_nosdst_sdwa
    0U,	// V_CMPX_LT_I32_sdwa
    0U,	// V_CMPX_LT_I64_e32
    0U,	// V_CMPX_LT_I64_e64
    0U,	// V_CMPX_LT_I64_nosdst_e32
    0U,	// V_CMPX_LT_I64_nosdst_e64
    0U,	// V_CMPX_LT_U16_e32
    0U,	// V_CMPX_LT_U16_e64
    0U,	// V_CMPX_LT_U16_nosdst_e32
    0U,	// V_CMPX_LT_U16_nosdst_e64
    0U,	// V_CMPX_LT_U16_nosdst_sdwa
    0U,	// V_CMPX_LT_U16_sdwa
    0U,	// V_CMPX_LT_U32_e32
    0U,	// V_CMPX_LT_U32_e64
    0U,	// V_CMPX_LT_U32_nosdst_e32
    0U,	// V_CMPX_LT_U32_nosdst_e64
    0U,	// V_CMPX_LT_U32_nosdst_sdwa
    0U,	// V_CMPX_LT_U32_sdwa
    0U,	// V_CMPX_LT_U64_e32
    0U,	// V_CMPX_LT_U64_e64
    0U,	// V_CMPX_LT_U64_nosdst_e32
    0U,	// V_CMPX_LT_U64_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_e32
    0U,	// V_CMPX_NEQ_F16_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_e32
    0U,	// V_CMPX_NEQ_F16_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F16_sdwa
    0U,	// V_CMPX_NEQ_F32_e32
    0U,	// V_CMPX_NEQ_F32_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_e32
    0U,	// V_CMPX_NEQ_F32_nosdst_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F32_sdwa
    0U,	// V_CMPX_NEQ_F64_e32
    0U,	// V_CMPX_NEQ_F64_e64
    0U,	// V_CMPX_NEQ_F64_nosdst_e32
    0U,	// V_CMPX_NEQ_F64_nosdst_e64
    0U,	// V_CMPX_NE_I16_e32
    0U,	// V_CMPX_NE_I16_e64
    0U,	// V_CMPX_NE_I16_nosdst_e32
    0U,	// V_CMPX_NE_I16_nosdst_e64
    0U,	// V_CMPX_NE_I16_nosdst_sdwa
    0U,	// V_CMPX_NE_I16_sdwa
    0U,	// V_CMPX_NE_I32_e32
    0U,	// V_CMPX_NE_I32_e64
    0U,	// V_CMPX_NE_I32_nosdst_e32
    0U,	// V_CMPX_NE_I32_nosdst_e64
    0U,	// V_CMPX_NE_I32_nosdst_sdwa
    0U,	// V_CMPX_NE_I32_sdwa
    0U,	// V_CMPX_NE_I64_e32
    0U,	// V_CMPX_NE_I64_e64
    0U,	// V_CMPX_NE_I64_nosdst_e32
    0U,	// V_CMPX_NE_I64_nosdst_e64
    0U,	// V_CMPX_NE_U16_e32
    0U,	// V_CMPX_NE_U16_e64
    0U,	// V_CMPX_NE_U16_nosdst_e32
    0U,	// V_CMPX_NE_U16_nosdst_e64
    0U,	// V_CMPX_NE_U16_nosdst_sdwa
    0U,	// V_CMPX_NE_U16_sdwa
    0U,	// V_CMPX_NE_U32_e32
    0U,	// V_CMPX_NE_U32_e64
    0U,	// V_CMPX_NE_U32_nosdst_e32
    0U,	// V_CMPX_NE_U32_nosdst_e64
    0U,	// V_CMPX_NE_U32_nosdst_sdwa
    0U,	// V_CMPX_NE_U32_sdwa
    0U,	// V_CMPX_NE_U64_e32
    0U,	// V_CMPX_NE_U64_e64
    0U,	// V_CMPX_NE_U64_nosdst_e32
    0U,	// V_CMPX_NE_U64_nosdst_e64
    0U,	// V_CMPX_NGE_F16_e32
    0U,	// V_CMPX_NGE_F16_e64
    0U,	// V_CMPX_NGE_F16_nosdst_e32
    0U,	// V_CMPX_NGE_F16_nosdst_e64
    0U,	// V_CMPX_NGE_F16_nosdst_sdwa
    0U,	// V_CMPX_NGE_F16_sdwa
    0U,	// V_CMPX_NGE_F32_e32
    0U,	// V_CMPX_NGE_F32_e64
    0U,	// V_CMPX_NGE_F32_nosdst_e32
    0U,	// V_CMPX_NGE_F32_nosdst_e64
    0U,	// V_CMPX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPX_NGE_F32_sdwa
    0U,	// V_CMPX_NGE_F64_e32
    0U,	// V_CMPX_NGE_F64_e64
    0U,	// V_CMPX_NGE_F64_nosdst_e32
    0U,	// V_CMPX_NGE_F64_nosdst_e64
    0U,	// V_CMPX_NGT_F16_e32
    0U,	// V_CMPX_NGT_F16_e64
    0U,	// V_CMPX_NGT_F16_nosdst_e32
    0U,	// V_CMPX_NGT_F16_nosdst_e64
    0U,	// V_CMPX_NGT_F16_nosdst_sdwa
    0U,	// V_CMPX_NGT_F16_sdwa
    0U,	// V_CMPX_NGT_F32_e32
    0U,	// V_CMPX_NGT_F32_e64
    0U,	// V_CMPX_NGT_F32_nosdst_e32
    0U,	// V_CMPX_NGT_F32_nosdst_e64
    0U,	// V_CMPX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPX_NGT_F32_sdwa
    0U,	// V_CMPX_NGT_F64_e32
    0U,	// V_CMPX_NGT_F64_e64
    0U,	// V_CMPX_NGT_F64_nosdst_e32
    0U,	// V_CMPX_NGT_F64_nosdst_e64
    0U,	// V_CMPX_NLE_F16_e32
    0U,	// V_CMPX_NLE_F16_e64
    0U,	// V_CMPX_NLE_F16_nosdst_e32
    0U,	// V_CMPX_NLE_F16_nosdst_e64
    0U,	// V_CMPX_NLE_F16_nosdst_sdwa
    0U,	// V_CMPX_NLE_F16_sdwa
    0U,	// V_CMPX_NLE_F32_e32
    0U,	// V_CMPX_NLE_F32_e64
    0U,	// V_CMPX_NLE_F32_nosdst_e32
    0U,	// V_CMPX_NLE_F32_nosdst_e64
    0U,	// V_CMPX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPX_NLE_F32_sdwa
    0U,	// V_CMPX_NLE_F64_e32
    0U,	// V_CMPX_NLE_F64_e64
    0U,	// V_CMPX_NLE_F64_nosdst_e32
    0U,	// V_CMPX_NLE_F64_nosdst_e64
    0U,	// V_CMPX_NLG_F16_e32
    0U,	// V_CMPX_NLG_F16_e64
    0U,	// V_CMPX_NLG_F16_nosdst_e32
    0U,	// V_CMPX_NLG_F16_nosdst_e64
    0U,	// V_CMPX_NLG_F16_nosdst_sdwa
    0U,	// V_CMPX_NLG_F16_sdwa
    0U,	// V_CMPX_NLG_F32_e32
    0U,	// V_CMPX_NLG_F32_e64
    0U,	// V_CMPX_NLG_F32_nosdst_e32
    0U,	// V_CMPX_NLG_F32_nosdst_e64
    0U,	// V_CMPX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPX_NLG_F32_sdwa
    0U,	// V_CMPX_NLG_F64_e32
    0U,	// V_CMPX_NLG_F64_e64
    0U,	// V_CMPX_NLG_F64_nosdst_e32
    0U,	// V_CMPX_NLG_F64_nosdst_e64
    0U,	// V_CMPX_NLT_F16_e32
    0U,	// V_CMPX_NLT_F16_e64
    0U,	// V_CMPX_NLT_F16_nosdst_e32
    0U,	// V_CMPX_NLT_F16_nosdst_e64
    0U,	// V_CMPX_NLT_F16_nosdst_sdwa
    0U,	// V_CMPX_NLT_F16_sdwa
    0U,	// V_CMPX_NLT_F32_e32
    0U,	// V_CMPX_NLT_F32_e64
    0U,	// V_CMPX_NLT_F32_nosdst_e32
    0U,	// V_CMPX_NLT_F32_nosdst_e64
    0U,	// V_CMPX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPX_NLT_F32_sdwa
    0U,	// V_CMPX_NLT_F64_e32
    0U,	// V_CMPX_NLT_F64_e64
    0U,	// V_CMPX_NLT_F64_nosdst_e32
    0U,	// V_CMPX_NLT_F64_nosdst_e64
    0U,	// V_CMPX_O_F16_e32
    0U,	// V_CMPX_O_F16_e64
    0U,	// V_CMPX_O_F16_nosdst_e32
    0U,	// V_CMPX_O_F16_nosdst_e64
    0U,	// V_CMPX_O_F16_nosdst_sdwa
    0U,	// V_CMPX_O_F16_sdwa
    0U,	// V_CMPX_O_F32_e32
    0U,	// V_CMPX_O_F32_e64
    0U,	// V_CMPX_O_F32_nosdst_e32
    0U,	// V_CMPX_O_F32_nosdst_e64
    0U,	// V_CMPX_O_F32_nosdst_sdwa
    0U,	// V_CMPX_O_F32_sdwa
    0U,	// V_CMPX_O_F64_e32
    0U,	// V_CMPX_O_F64_e64
    0U,	// V_CMPX_O_F64_nosdst_e32
    0U,	// V_CMPX_O_F64_nosdst_e64
    0U,	// V_CMPX_TRU_F16_e32
    0U,	// V_CMPX_TRU_F16_e64
    0U,	// V_CMPX_TRU_F16_nosdst_e32
    0U,	// V_CMPX_TRU_F16_nosdst_e64
    0U,	// V_CMPX_TRU_F16_nosdst_sdwa
    0U,	// V_CMPX_TRU_F16_sdwa
    0U,	// V_CMPX_TRU_F32_e32
    0U,	// V_CMPX_TRU_F32_e64
    0U,	// V_CMPX_TRU_F32_nosdst_e32
    0U,	// V_CMPX_TRU_F32_nosdst_e64
    0U,	// V_CMPX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPX_TRU_F32_sdwa
    0U,	// V_CMPX_TRU_F64_e32
    0U,	// V_CMPX_TRU_F64_e64
    0U,	// V_CMPX_TRU_F64_nosdst_e32
    0U,	// V_CMPX_TRU_F64_nosdst_e64
    0U,	// V_CMPX_T_I16_e32
    0U,	// V_CMPX_T_I16_e64
    0U,	// V_CMPX_T_I16_nosdst_e32
    0U,	// V_CMPX_T_I16_nosdst_e64
    0U,	// V_CMPX_T_I16_nosdst_sdwa
    0U,	// V_CMPX_T_I16_sdwa
    0U,	// V_CMPX_T_I32_e32
    0U,	// V_CMPX_T_I32_e64
    0U,	// V_CMPX_T_I32_nosdst_e32
    0U,	// V_CMPX_T_I32_nosdst_e64
    0U,	// V_CMPX_T_I32_nosdst_sdwa
    0U,	// V_CMPX_T_I32_sdwa
    0U,	// V_CMPX_T_I64_e32
    0U,	// V_CMPX_T_I64_e64
    0U,	// V_CMPX_T_I64_nosdst_e32
    0U,	// V_CMPX_T_I64_nosdst_e64
    0U,	// V_CMPX_T_U16_e32
    0U,	// V_CMPX_T_U16_e64
    0U,	// V_CMPX_T_U16_nosdst_e32
    0U,	// V_CMPX_T_U16_nosdst_e64
    0U,	// V_CMPX_T_U16_nosdst_sdwa
    0U,	// V_CMPX_T_U16_sdwa
    0U,	// V_CMPX_T_U32_e32
    0U,	// V_CMPX_T_U32_e64
    0U,	// V_CMPX_T_U32_nosdst_e32
    0U,	// V_CMPX_T_U32_nosdst_e64
    0U,	// V_CMPX_T_U32_nosdst_sdwa
    0U,	// V_CMPX_T_U32_sdwa
    0U,	// V_CMPX_T_U64_e32
    0U,	// V_CMPX_T_U64_e64
    0U,	// V_CMPX_T_U64_nosdst_e32
    0U,	// V_CMPX_T_U64_nosdst_e64
    0U,	// V_CMPX_U_F16_e32
    0U,	// V_CMPX_U_F16_e64
    0U,	// V_CMPX_U_F16_nosdst_e32
    0U,	// V_CMPX_U_F16_nosdst_e64
    0U,	// V_CMPX_U_F16_nosdst_sdwa
    0U,	// V_CMPX_U_F16_sdwa
    0U,	// V_CMPX_U_F32_e32
    0U,	// V_CMPX_U_F32_e64
    0U,	// V_CMPX_U_F32_nosdst_e32
    0U,	// V_CMPX_U_F32_nosdst_e64
    0U,	// V_CMPX_U_F32_nosdst_sdwa
    0U,	// V_CMPX_U_F32_sdwa
    0U,	// V_CMPX_U_F64_e32
    0U,	// V_CMPX_U_F64_e64
    0U,	// V_CMPX_U_F64_nosdst_e32
    0U,	// V_CMPX_U_F64_nosdst_e64
    0U,	// V_CMP_CLASS_F16_e32
    0U,	// V_CMP_CLASS_F16_e64
    0U,	// V_CMP_CLASS_F16_sdwa
    0U,	// V_CMP_CLASS_F32_e32
    0U,	// V_CMP_CLASS_F32_e64
    0U,	// V_CMP_CLASS_F32_sdwa
    0U,	// V_CMP_CLASS_F64_e32
    0U,	// V_CMP_CLASS_F64_e64
    0U,	// V_CMP_EQ_F16_e32
    0U,	// V_CMP_EQ_F16_e64
    0U,	// V_CMP_EQ_F16_sdwa
    0U,	// V_CMP_EQ_F32_e32
    0U,	// V_CMP_EQ_F32_e64
    0U,	// V_CMP_EQ_F32_sdwa
    0U,	// V_CMP_EQ_F64_e32
    0U,	// V_CMP_EQ_F64_e64
    0U,	// V_CMP_EQ_I16_e32
    0U,	// V_CMP_EQ_I16_e64
    0U,	// V_CMP_EQ_I16_sdwa
    0U,	// V_CMP_EQ_I32_e32
    0U,	// V_CMP_EQ_I32_e64
    0U,	// V_CMP_EQ_I32_sdwa
    0U,	// V_CMP_EQ_I64_e32
    0U,	// V_CMP_EQ_I64_e64
    0U,	// V_CMP_EQ_U16_e32
    0U,	// V_CMP_EQ_U16_e64
    0U,	// V_CMP_EQ_U16_sdwa
    0U,	// V_CMP_EQ_U32_e32
    0U,	// V_CMP_EQ_U32_e64
    0U,	// V_CMP_EQ_U32_sdwa
    0U,	// V_CMP_EQ_U64_e32
    0U,	// V_CMP_EQ_U64_e64
    0U,	// V_CMP_F_F16_e32
    0U,	// V_CMP_F_F16_e64
    0U,	// V_CMP_F_F16_sdwa
    0U,	// V_CMP_F_F32_e32
    0U,	// V_CMP_F_F32_e64
    0U,	// V_CMP_F_F32_sdwa
    0U,	// V_CMP_F_F64_e32
    0U,	// V_CMP_F_F64_e64
    0U,	// V_CMP_F_I16_e32
    0U,	// V_CMP_F_I16_e64
    0U,	// V_CMP_F_I16_sdwa
    0U,	// V_CMP_F_I32_e32
    0U,	// V_CMP_F_I32_e64
    0U,	// V_CMP_F_I32_sdwa
    0U,	// V_CMP_F_I64_e32
    0U,	// V_CMP_F_I64_e64
    0U,	// V_CMP_F_U16_e32
    0U,	// V_CMP_F_U16_e64
    0U,	// V_CMP_F_U16_sdwa
    0U,	// V_CMP_F_U32_e32
    0U,	// V_CMP_F_U32_e64
    0U,	// V_CMP_F_U32_sdwa
    0U,	// V_CMP_F_U64_e32
    0U,	// V_CMP_F_U64_e64
    0U,	// V_CMP_GE_F16_e32
    0U,	// V_CMP_GE_F16_e64
    0U,	// V_CMP_GE_F16_sdwa
    0U,	// V_CMP_GE_F32_e32
    0U,	// V_CMP_GE_F32_e64
    0U,	// V_CMP_GE_F32_sdwa
    0U,	// V_CMP_GE_F64_e32
    0U,	// V_CMP_GE_F64_e64
    0U,	// V_CMP_GE_I16_e32
    0U,	// V_CMP_GE_I16_e64
    0U,	// V_CMP_GE_I16_sdwa
    0U,	// V_CMP_GE_I32_e32
    0U,	// V_CMP_GE_I32_e64
    0U,	// V_CMP_GE_I32_sdwa
    0U,	// V_CMP_GE_I64_e32
    0U,	// V_CMP_GE_I64_e64
    0U,	// V_CMP_GE_U16_e32
    0U,	// V_CMP_GE_U16_e64
    0U,	// V_CMP_GE_U16_sdwa
    0U,	// V_CMP_GE_U32_e32
    0U,	// V_CMP_GE_U32_e64
    0U,	// V_CMP_GE_U32_sdwa
    0U,	// V_CMP_GE_U64_e32
    0U,	// V_CMP_GE_U64_e64
    0U,	// V_CMP_GT_F16_e32
    0U,	// V_CMP_GT_F16_e64
    0U,	// V_CMP_GT_F16_sdwa
    0U,	// V_CMP_GT_F32_e32
    0U,	// V_CMP_GT_F32_e64
    0U,	// V_CMP_GT_F32_sdwa
    0U,	// V_CMP_GT_F64_e32
    0U,	// V_CMP_GT_F64_e64
    0U,	// V_CMP_GT_I16_e32
    0U,	// V_CMP_GT_I16_e64
    0U,	// V_CMP_GT_I16_sdwa
    0U,	// V_CMP_GT_I32_e32
    0U,	// V_CMP_GT_I32_e64
    0U,	// V_CMP_GT_I32_sdwa
    0U,	// V_CMP_GT_I64_e32
    0U,	// V_CMP_GT_I64_e64
    0U,	// V_CMP_GT_U16_e32
    0U,	// V_CMP_GT_U16_e64
    0U,	// V_CMP_GT_U16_sdwa
    0U,	// V_CMP_GT_U32_e32
    0U,	// V_CMP_GT_U32_e64
    0U,	// V_CMP_GT_U32_sdwa
    0U,	// V_CMP_GT_U64_e32
    0U,	// V_CMP_GT_U64_e64
    0U,	// V_CMP_LE_F16_e32
    0U,	// V_CMP_LE_F16_e64
    0U,	// V_CMP_LE_F16_sdwa
    0U,	// V_CMP_LE_F32_e32
    0U,	// V_CMP_LE_F32_e64
    0U,	// V_CMP_LE_F32_sdwa
    0U,	// V_CMP_LE_F64_e32
    0U,	// V_CMP_LE_F64_e64
    0U,	// V_CMP_LE_I16_e32
    0U,	// V_CMP_LE_I16_e64
    0U,	// V_CMP_LE_I16_sdwa
    0U,	// V_CMP_LE_I32_e32
    0U,	// V_CMP_LE_I32_e64
    0U,	// V_CMP_LE_I32_sdwa
    0U,	// V_CMP_LE_I64_e32
    0U,	// V_CMP_LE_I64_e64
    0U,	// V_CMP_LE_U16_e32
    0U,	// V_CMP_LE_U16_e64
    0U,	// V_CMP_LE_U16_sdwa
    0U,	// V_CMP_LE_U32_e32
    0U,	// V_CMP_LE_U32_e64
    0U,	// V_CMP_LE_U32_sdwa
    0U,	// V_CMP_LE_U64_e32
    0U,	// V_CMP_LE_U64_e64
    0U,	// V_CMP_LG_F16_e32
    0U,	// V_CMP_LG_F16_e64
    0U,	// V_CMP_LG_F16_sdwa
    0U,	// V_CMP_LG_F32_e32
    0U,	// V_CMP_LG_F32_e64
    0U,	// V_CMP_LG_F32_sdwa
    0U,	// V_CMP_LG_F64_e32
    0U,	// V_CMP_LG_F64_e64
    0U,	// V_CMP_LT_F16_e32
    0U,	// V_CMP_LT_F16_e64
    0U,	// V_CMP_LT_F16_sdwa
    0U,	// V_CMP_LT_F32_e32
    0U,	// V_CMP_LT_F32_e64
    0U,	// V_CMP_LT_F32_sdwa
    0U,	// V_CMP_LT_F64_e32
    0U,	// V_CMP_LT_F64_e64
    0U,	// V_CMP_LT_I16_e32
    0U,	// V_CMP_LT_I16_e64
    0U,	// V_CMP_LT_I16_sdwa
    0U,	// V_CMP_LT_I32_e32
    0U,	// V_CMP_LT_I32_e64
    0U,	// V_CMP_LT_I32_sdwa
    0U,	// V_CMP_LT_I64_e32
    0U,	// V_CMP_LT_I64_e64
    0U,	// V_CMP_LT_U16_e32
    0U,	// V_CMP_LT_U16_e64
    0U,	// V_CMP_LT_U16_sdwa
    0U,	// V_CMP_LT_U32_e32
    0U,	// V_CMP_LT_U32_e64
    0U,	// V_CMP_LT_U32_sdwa
    0U,	// V_CMP_LT_U64_e32
    0U,	// V_CMP_LT_U64_e64
    0U,	// V_CMP_NEQ_F16_e32
    0U,	// V_CMP_NEQ_F16_e64
    0U,	// V_CMP_NEQ_F16_sdwa
    0U,	// V_CMP_NEQ_F32_e32
    0U,	// V_CMP_NEQ_F32_e64
    0U,	// V_CMP_NEQ_F32_sdwa
    0U,	// V_CMP_NEQ_F64_e32
    0U,	// V_CMP_NEQ_F64_e64
    0U,	// V_CMP_NE_I16_e32
    0U,	// V_CMP_NE_I16_e64
    0U,	// V_CMP_NE_I16_sdwa
    0U,	// V_CMP_NE_I32_e32
    0U,	// V_CMP_NE_I32_e64
    0U,	// V_CMP_NE_I32_sdwa
    0U,	// V_CMP_NE_I64_e32
    0U,	// V_CMP_NE_I64_e64
    0U,	// V_CMP_NE_U16_e32
    0U,	// V_CMP_NE_U16_e64
    0U,	// V_CMP_NE_U16_sdwa
    0U,	// V_CMP_NE_U32_e32
    0U,	// V_CMP_NE_U32_e64
    0U,	// V_CMP_NE_U32_sdwa
    0U,	// V_CMP_NE_U64_e32
    0U,	// V_CMP_NE_U64_e64
    0U,	// V_CMP_NGE_F16_e32
    0U,	// V_CMP_NGE_F16_e64
    0U,	// V_CMP_NGE_F16_sdwa
    0U,	// V_CMP_NGE_F32_e32
    0U,	// V_CMP_NGE_F32_e64
    0U,	// V_CMP_NGE_F32_sdwa
    0U,	// V_CMP_NGE_F64_e32
    0U,	// V_CMP_NGE_F64_e64
    0U,	// V_CMP_NGT_F16_e32
    0U,	// V_CMP_NGT_F16_e64
    0U,	// V_CMP_NGT_F16_sdwa
    0U,	// V_CMP_NGT_F32_e32
    0U,	// V_CMP_NGT_F32_e64
    0U,	// V_CMP_NGT_F32_sdwa
    0U,	// V_CMP_NGT_F64_e32
    0U,	// V_CMP_NGT_F64_e64
    0U,	// V_CMP_NLE_F16_e32
    0U,	// V_CMP_NLE_F16_e64
    0U,	// V_CMP_NLE_F16_sdwa
    0U,	// V_CMP_NLE_F32_e32
    0U,	// V_CMP_NLE_F32_e64
    0U,	// V_CMP_NLE_F32_sdwa
    0U,	// V_CMP_NLE_F64_e32
    0U,	// V_CMP_NLE_F64_e64
    0U,	// V_CMP_NLG_F16_e32
    0U,	// V_CMP_NLG_F16_e64
    0U,	// V_CMP_NLG_F16_sdwa
    0U,	// V_CMP_NLG_F32_e32
    0U,	// V_CMP_NLG_F32_e64
    0U,	// V_CMP_NLG_F32_sdwa
    0U,	// V_CMP_NLG_F64_e32
    0U,	// V_CMP_NLG_F64_e64
    0U,	// V_CMP_NLT_F16_e32
    0U,	// V_CMP_NLT_F16_e64
    0U,	// V_CMP_NLT_F16_sdwa
    0U,	// V_CMP_NLT_F32_e32
    0U,	// V_CMP_NLT_F32_e64
    0U,	// V_CMP_NLT_F32_sdwa
    0U,	// V_CMP_NLT_F64_e32
    0U,	// V_CMP_NLT_F64_e64
    0U,	// V_CMP_O_F16_e32
    0U,	// V_CMP_O_F16_e64
    0U,	// V_CMP_O_F16_sdwa
    0U,	// V_CMP_O_F32_e32
    0U,	// V_CMP_O_F32_e64
    0U,	// V_CMP_O_F32_sdwa
    0U,	// V_CMP_O_F64_e32
    0U,	// V_CMP_O_F64_e64
    0U,	// V_CMP_TRU_F16_e32
    0U,	// V_CMP_TRU_F16_e64
    0U,	// V_CMP_TRU_F16_sdwa
    0U,	// V_CMP_TRU_F32_e32
    0U,	// V_CMP_TRU_F32_e64
    0U,	// V_CMP_TRU_F32_sdwa
    0U,	// V_CMP_TRU_F64_e32
    0U,	// V_CMP_TRU_F64_e64
    0U,	// V_CMP_T_I16_e32
    0U,	// V_CMP_T_I16_e64
    0U,	// V_CMP_T_I16_sdwa
    0U,	// V_CMP_T_I32_e32
    0U,	// V_CMP_T_I32_e64
    0U,	// V_CMP_T_I32_sdwa
    0U,	// V_CMP_T_I64_e32
    0U,	// V_CMP_T_I64_e64
    0U,	// V_CMP_T_U16_e32
    0U,	// V_CMP_T_U16_e64
    0U,	// V_CMP_T_U16_sdwa
    0U,	// V_CMP_T_U32_e32
    0U,	// V_CMP_T_U32_e64
    0U,	// V_CMP_T_U32_sdwa
    0U,	// V_CMP_T_U64_e32
    0U,	// V_CMP_T_U64_e64
    0U,	// V_CMP_U_F16_e32
    0U,	// V_CMP_U_F16_e64
    0U,	// V_CMP_U_F16_sdwa
    0U,	// V_CMP_U_F32_e32
    0U,	// V_CMP_U_F32_e64
    0U,	// V_CMP_U_F32_sdwa
    0U,	// V_CMP_U_F64_e32
    0U,	// V_CMP_U_F64_e64
    2353228474U,	// V_CNDMASK_B32_dpp
    0U,	// V_CNDMASK_B32_e32
    0U,	// V_CNDMASK_B32_e64
    0U,	// V_CNDMASK_B32_sdwa
    0U,	// V_CNDMASK_B64_PSEUDO
    138640956U,	// V_COS_F16_dpp
    0U,	// V_COS_F16_e32
    0U,	// V_COS_F16_e64
    0U,	// V_COS_F16_sdwa
    138637152U,	// V_COS_F32_dpp
    0U,	// V_COS_F32_e32
    0U,	// V_COS_F32_e64
    0U,	// V_COS_F32_sdwa
    0U,	// V_CUBEID_F32_e64
    0U,	// V_CUBEMA_F32_e64
    0U,	// V_CUBESC_F32_e64
    0U,	// V_CUBETC_F32_e64
    138636253U,	// V_CVT_F16_F32_dpp
    0U,	// V_CVT_F16_F32_e32
    0U,	// V_CVT_F16_F32_e64
    0U,	// V_CVT_F16_F32_sdwa
    71532380U,	// V_CVT_F16_I16_dpp
    0U,	// V_CVT_F16_I16_e32
    0U,	// V_CVT_F16_I16_e64
    0U,	// V_CVT_F16_I16_sdwa
    71532656U,	// V_CVT_F16_U16_dpp
    0U,	// V_CVT_F16_U16_e32
    0U,	// V_CVT_F16_U16_e64
    0U,	// V_CVT_F16_U16_sdwa
    138640398U,	// V_CVT_F32_F16_dpp
    0U,	// V_CVT_F32_F16_e32
    0U,	// V_CVT_F32_F16_e64
    0U,	// V_CVT_F32_F16_sdwa
    0U,	// V_CVT_F32_F64_e32
    0U,	// V_CVT_F32_F64_e64
    71528909U,	// V_CVT_F32_I32_dpp
    0U,	// V_CVT_F32_I32_e32
    0U,	// V_CVT_F32_I32_e64
    0U,	// V_CVT_F32_I32_sdwa
    71529255U,	// V_CVT_F32_U32_dpp
    0U,	// V_CVT_F32_U32_e32
    0U,	// V_CVT_F32_U32_e64
    0U,	// V_CVT_F32_U32_sdwa
    71526913U,	// V_CVT_F32_UBYTE0_dpp
    0U,	// V_CVT_F32_UBYTE0_e32
    0U,	// V_CVT_F32_UBYTE0_e64
    0U,	// V_CVT_F32_UBYTE0_sdwa
    71526930U,	// V_CVT_F32_UBYTE1_dpp
    0U,	// V_CVT_F32_UBYTE1_e32
    0U,	// V_CVT_F32_UBYTE1_e64
    0U,	// V_CVT_F32_UBYTE1_sdwa
    71529792U,	// V_CVT_F32_UBYTE2_dpp
    0U,	// V_CVT_F32_UBYTE2_e32
    0U,	// V_CVT_F32_UBYTE2_e64
    0U,	// V_CVT_F32_UBYTE2_sdwa
    71529809U,	// V_CVT_F32_UBYTE3_dpp
    0U,	// V_CVT_F32_UBYTE3_e32
    0U,	// V_CVT_F32_UBYTE3_e64
    0U,	// V_CVT_F32_UBYTE3_sdwa
    0U,	// V_CVT_F64_F32_e32
    0U,	// V_CVT_F64_F32_e64
    0U,	// V_CVT_F64_I32_e32
    0U,	// V_CVT_F64_I32_e64
    0U,	// V_CVT_F64_U32_e32
    0U,	// V_CVT_F64_U32_e64
    138636177U,	// V_CVT_FLR_I32_F32_dpp
    0U,	// V_CVT_FLR_I32_F32_e32
    0U,	// V_CVT_FLR_I32_F32_e64
    0U,	// V_CVT_FLR_I32_F32_sdwa
    138640451U,	// V_CVT_I16_F16_dpp
    0U,	// V_CVT_I16_F16_e32
    0U,	// V_CVT_I16_F16_e64
    0U,	// V_CVT_I16_F16_sdwa
    138636195U,	// V_CVT_I32_F32_dpp
    0U,	// V_CVT_I32_F32_e32
    0U,	// V_CVT_I32_F32_e64
    0U,	// V_CVT_I32_F32_sdwa
    0U,	// V_CVT_I32_F64_e32
    0U,	// V_CVT_I32_F64_e64
    138640412U,	// V_CVT_NORM_I16_F16_dpp
    0U,	// V_CVT_NORM_I16_F16_e32
    0U,	// V_CVT_NORM_I16_F16_e64
    0U,	// V_CVT_NORM_I16_F16_sdwa
    138640465U,	// V_CVT_NORM_U16_F16_dpp
    0U,	// V_CVT_NORM_U16_F16_e32
    0U,	// V_CVT_NORM_U16_F16_e64
    0U,	// V_CVT_NORM_U16_F16_sdwa
    71531458U,	// V_CVT_OFF_F32_I4_dpp
    0U,	// V_CVT_OFF_F32_I4_e32
    0U,	// V_CVT_OFF_F32_I4_e64
    0U,	// V_CVT_OFF_F32_I4_sdwa
    0U,	// V_CVT_PKACCUM_U8_F32_e32
    0U,	// V_CVT_PKACCUM_U8_F32_e64
    0U,	// V_CVT_PKNORM_I16_F16_e64
    0U,	// V_CVT_PKNORM_I16_F32_e32
    0U,	// V_CVT_PKNORM_I16_F32_e64
    0U,	// V_CVT_PKNORM_U16_F16_e64
    0U,	// V_CVT_PKNORM_U16_F32_e32
    0U,	// V_CVT_PKNORM_U16_F32_e64
    0U,	// V_CVT_PKRTZ_F16_F32_e32
    0U,	// V_CVT_PKRTZ_F16_F32_e64
    0U,	// V_CVT_PK_I16_I32_e32
    0U,	// V_CVT_PK_I16_I32_e64
    0U,	// V_CVT_PK_U16_U32_e32
    0U,	// V_CVT_PK_U16_U32_e64
    0U,	// V_CVT_PK_U8_F32_e64
    138636139U,	// V_CVT_RPI_I32_F32_dpp
    0U,	// V_CVT_RPI_I32_F32_e32
    0U,	// V_CVT_RPI_I32_F32_e64
    0U,	// V_CVT_RPI_I32_F32_sdwa
    138640484U,	// V_CVT_U16_F16_dpp
    0U,	// V_CVT_U16_F16_e32
    0U,	// V_CVT_U16_F16_e64
    0U,	// V_CVT_U16_F16_sdwa
    138636209U,	// V_CVT_U32_F32_dpp
    0U,	// V_CVT_U32_F32_e32
    0U,	// V_CVT_U32_F32_e64
    0U,	// V_CVT_U32_F32_sdwa
    0U,	// V_CVT_U32_F64_e32
    0U,	// V_CVT_U32_F64_e64
    0U,	// V_DIV_FIXUP_F16_e64
    0U,	// V_DIV_FIXUP_F16_gfx9_e64
    0U,	// V_DIV_FIXUP_F32_e64
    0U,	// V_DIV_FIXUP_F64_e64
    0U,	// V_DIV_FMAS_F32_e64
    0U,	// V_DIV_FMAS_F64_e64
    0U,	// V_DIV_SCALE_F32_e64
    0U,	// V_DIV_SCALE_F64_e64
    2420341758U,	// V_DOT2C_F32_F16_dpp
    0U,	// V_DOT2C_F32_F16_e32
    0U,	// V_DOT2C_F32_F16_e64
    2219016012U,	// V_DOT2C_I32_I16_dpp
    0U,	// V_DOT2C_I32_I16_e32
    0U,	// V_DOT2C_I32_I16_e64
    0U,	// V_DOT2_F32_F16
    0U,	// V_DOT2_I32_I16
    0U,	// V_DOT2_U32_U16
    2219016622U,	// V_DOT4C_I32_I8_dpp
    0U,	// V_DOT4C_I32_I8_e32
    0U,	// V_DOT4C_I32_I8_e64
    0U,	// V_DOT4_I32_I8
    0U,	// V_DOT4_U32_U8
    2219015123U,	// V_DOT8C_I32_I4_dpp
    0U,	// V_DOT8C_I32_I4_e32
    0U,	// V_DOT8C_I32_I4_e64
    0U,	// V_DOT8_I32_I4
    0U,	// V_DOT8_U32_U4
    138640856U,	// V_EXP_F16_dpp
    0U,	// V_EXP_F16_e32
    0U,	// V_EXP_F16_e64
    0U,	// V_EXP_F16_sdwa
    138636992U,	// V_EXP_F32_dpp
    0U,	// V_EXP_F32_e32
    0U,	// V_EXP_F32_e64
    0U,	// V_EXP_F32_sdwa
    138637722U,	// V_EXP_LEGACY_F32_dpp
    0U,	// V_EXP_LEGACY_F32_e32
    0U,	// V_EXP_LEGACY_F32_e64
    0U,	// V_EXP_LEGACY_F32_sdwa
    71529080U,	// V_FFBH_I32_dpp
    0U,	// V_FFBH_I32_e32
    0U,	// V_FFBH_I32_e64
    0U,	// V_FFBH_I32_sdwa
    71529490U,	// V_FFBH_U32_dpp
    0U,	// V_FFBH_U32_e32
    0U,	// V_FFBH_U32_e64
    0U,	// V_FFBH_U32_sdwa
    71527112U,	// V_FFBL_B32_dpp
    0U,	// V_FFBL_B32_e32
    0U,	// V_FFBL_B32_e64
    0U,	// V_FFBL_B32_sdwa
    138640944U,	// V_FLOOR_F16_dpp
    0U,	// V_FLOOR_F16_e32
    0U,	// V_FLOOR_F16_e64
    0U,	// V_FLOOR_F16_sdwa
    138637140U,	// V_FLOOR_F32_dpp
    0U,	// V_FLOOR_F32_e32
    0U,	// V_FLOOR_F32_e64
    0U,	// V_FLOOR_F32_sdwa
    0U,	// V_FLOOR_F64_e32
    0U,	// V_FLOOR_F64_e64
    0U,	// V_FMAAK_F16
    0U,	// V_FMAAK_F32
    2420341908U,	// V_FMAC_F16_dpp
    0U,	// V_FMAC_F16_e32
    0U,	// V_FMAC_F16_e64
    0U,	// V_FMAC_F16_sdwa
    2420337746U,	// V_FMAC_F32_dpp
    0U,	// V_FMAC_F32_e32
    0U,	// V_FMAC_F32_e64
    0U,	// V_FMAC_F32_sdwa
    0U,	// V_FMAC_LEGACY_F32_e32
    0U,	// V_FMAC_LEGACY_F32_e64
    0U,	// V_FMAC_LEGACY_F32_sdwa
    0U,	// V_FMAMK_F16
    0U,	// V_FMAMK_F32
    0U,	// V_FMA_F16_e64
    0U,	// V_FMA_F16_gfx9_e64
    0U,	// V_FMA_F32_e64
    0U,	// V_FMA_F64_e64
    0U,	// V_FMA_LEGACY_F32_e64
    0U,	// V_FMA_MIXHI_F16
    0U,	// V_FMA_MIXLO_F16
    0U,	// V_FMA_MIX_F32
    138640999U,	// V_FRACT_F16_dpp
    0U,	// V_FRACT_F16_e32
    0U,	// V_FRACT_F16_e64
    0U,	// V_FRACT_F16_sdwa
    138637195U,	// V_FRACT_F32_dpp
    0U,	// V_FRACT_F32_e32
    0U,	// V_FRACT_F32_e64
    0U,	// V_FRACT_F32_sdwa
    0U,	// V_FRACT_F64_e32
    0U,	// V_FRACT_F64_e64
    138640431U,	// V_FREXP_EXP_I16_F16_dpp
    0U,	// V_FREXP_EXP_I16_F16_e32
    0U,	// V_FREXP_EXP_I16_F16_e64
    0U,	// V_FREXP_EXP_I16_F16_sdwa
    138636157U,	// V_FREXP_EXP_I32_F32_dpp
    0U,	// V_FREXP_EXP_I32_F32_e32
    0U,	// V_FREXP_EXP_I32_F32_e64
    0U,	// V_FREXP_EXP_I32_F32_sdwa
    0U,	// V_FREXP_EXP_I32_F64_e32
    0U,	// V_FREXP_EXP_I32_F64_e64
    138641123U,	// V_FREXP_MANT_F16_dpp
    0U,	// V_FREXP_MANT_F16_e32
    0U,	// V_FREXP_MANT_F16_e64
    0U,	// V_FREXP_MANT_F16_sdwa
    138637439U,	// V_FREXP_MANT_F32_dpp
    0U,	// V_FREXP_MANT_F32_e32
    0U,	// V_FREXP_MANT_F32_e64
    0U,	// V_FREXP_MANT_F32_sdwa
    0U,	// V_FREXP_MANT_F64_e32
    0U,	// V_FREXP_MANT_F64_e64
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V1
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V16
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V2
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V3
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V32
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V4
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V5
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V8
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V8
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V8
    0U,	// V_INTERP_MOV_F32
    0U,	// V_INTERP_MOV_F32_e64
    0U,	// V_INTERP_P1LL_F16
    0U,	// V_INTERP_P1LV_F16
    0U,	// V_INTERP_P1_F32
    0U,	// V_INTERP_P1_F32_16bank
    0U,	// V_INTERP_P1_F32_e64
    0U,	// V_INTERP_P2_F16
    0U,	// V_INTERP_P2_F16_gfx9
    0U,	// V_INTERP_P2_F32
    0U,	// V_INTERP_P2_F32_e64
    2286124514U,	// V_LDEXP_F16_dpp
    0U,	// V_LDEXP_F16_e32
    0U,	// V_LDEXP_F16_e64
    0U,	// V_LDEXP_F16_sdwa
    0U,	// V_LDEXP_F32_e32
    0U,	// V_LDEXP_F32_e64
    0U,	// V_LDEXP_F64_e64
    0U,	// V_LERP_U8_e64
    138636944U,	// V_LOG_CLAMP_F32_dpp
    0U,	// V_LOG_CLAMP_F32_e32
    0U,	// V_LOG_CLAMP_F32_e64
    0U,	// V_LOG_CLAMP_F32_sdwa
    138640770U,	// V_LOG_F16_dpp
    0U,	// V_LOG_F16_e32
    0U,	// V_LOG_F16_e64
    0U,	// V_LOG_F16_sdwa
    138636831U,	// V_LOG_F32_dpp
    0U,	// V_LOG_F32_e32
    0U,	// V_LOG_F32_e64
    0U,	// V_LOG_F32_sdwa
    138637654U,	// V_LOG_LEGACY_F32_dpp
    0U,	// V_LOG_LEGACY_F32_e32
    0U,	// V_LOG_LEGACY_F32_e64
    0U,	// V_LOG_LEGACY_F32_sdwa
    2219015138U,	// V_LSHLREV_B16_dpp
    0U,	// V_LSHLREV_B16_e32
    0U,	// V_LSHLREV_B16_e64
    0U,	// V_LSHLREV_B16_sdwa
    2219010869U,	// V_LSHLREV_B32_dpp
    0U,	// V_LSHLREV_B32_e32
    0U,	// V_LSHLREV_B32_e64
    0U,	// V_LSHLREV_B32_sdwa
    0U,	// V_LSHLREV_B64_e64
    0U,	// V_LSHL_ADD_U32_e64
    2219010771U,	// V_LSHL_B32_dpp
    0U,	// V_LSHL_B32_e32
    0U,	// V_LSHL_B32_e64
    0U,	// V_LSHL_B32_sdwa
    0U,	// V_LSHL_B64_e64
    0U,	// V_LSHL_OR_B32_e64
    2219015152U,	// V_LSHRREV_B16_dpp
    0U,	// V_LSHRREV_B16_e32
    0U,	// V_LSHRREV_B16_e64
    0U,	// V_LSHRREV_B16_sdwa
    2219010883U,	// V_LSHRREV_B32_dpp
    0U,	// V_LSHRREV_B32_e32
    0U,	// V_LSHRREV_B32_e64
    0U,	// V_LSHRREV_B32_sdwa
    0U,	// V_LSHRREV_B64_e64
    2219010792U,	// V_LSHR_B32_dpp
    0U,	// V_LSHR_B32_e32
    0U,	// V_LSHR_B32_e64
    0U,	// V_LSHR_B32_sdwa
    0U,	// V_LSHR_B64_e64
    2420341884U,	// V_MAC_F16_dpp
    0U,	// V_MAC_F16_e32
    0U,	// V_MAC_F16_e64
    0U,	// V_MAC_F16_sdwa
    2420337736U,	// V_MAC_F32_dpp
    0U,	// V_MAC_F32_e32
    0U,	// V_MAC_F32_e64
    0U,	// V_MAC_F32_sdwa
    0U,	// V_MAC_LEGACY_F32_e32
    0U,	// V_MAC_LEGACY_F32_e64
    0U,	// V_MAC_LEGACY_F32_sdwa
    0U,	// V_MADAK_F16
    0U,	// V_MADAK_F32
    0U,	// V_MADMK_F16
    0U,	// V_MADMK_F32
    0U,	// V_MAD_F16_e64
    0U,	// V_MAD_F16_gfx9_e64
    0U,	// V_MAD_F32_e64
    0U,	// V_MAD_I16_e64
    0U,	// V_MAD_I16_gfx9_e64
    0U,	// V_MAD_I32_I16_e64
    0U,	// V_MAD_I32_I24_e64
    0U,	// V_MAD_I64_I32_e64
    0U,	// V_MAD_LEGACY_F32_e64
    0U,	// V_MAD_MIXHI_F16
    0U,	// V_MAD_MIXLO_F16
    0U,	// V_MAD_MIX_F32
    0U,	// V_MAD_U16_e64
    0U,	// V_MAD_U16_gfx9_e64
    0U,	// V_MAD_U32_U16_e64
    0U,	// V_MAD_U32_U24_e64
    0U,	// V_MAD_U64_U32_e64
    0U,	// V_MAX3_F16_e64
    0U,	// V_MAX3_F32_e64
    0U,	// V_MAX3_I16_e64
    0U,	// V_MAX3_I32_e64
    0U,	// V_MAX3_U16_e64
    0U,	// V_MAX3_U32_e64
    2286124866U,	// V_MAX_F16_dpp
    0U,	// V_MAX_F16_e32
    0U,	// V_MAX_F16_e64
    0U,	// V_MAX_F16_sdwa
    2286121257U,	// V_MAX_F32_dpp
    0U,	// V_MAX_F32_e32
    0U,	// V_MAX_F32_e64
    0U,	// V_MAX_F32_sdwa
    0U,	// V_MAX_F64_e64
    2219016294U,	// V_MAX_I16_dpp
    0U,	// V_MAX_I16_e32
    0U,	// V_MAX_I16_e64
    0U,	// V_MAX_I16_sdwa
    2219012893U,	// V_MAX_I32_dpp
    0U,	// V_MAX_I32_e32
    0U,	// V_MAX_I32_e64
    0U,	// V_MAX_I32_sdwa
    2286121404U,	// V_MAX_LEGACY_F32_dpp
    0U,	// V_MAX_LEGACY_F32_e32
    0U,	// V_MAX_LEGACY_F32_e64
    0U,	// V_MAX_LEGACY_F32_sdwa
    2219016612U,	// V_MAX_U16_dpp
    0U,	// V_MAX_U16_e32
    0U,	// V_MAX_U16_e64
    0U,	// V_MAX_U16_sdwa
    2219013430U,	// V_MAX_U32_dpp
    0U,	// V_MAX_U32_e32
    0U,	// V_MAX_U32_e64
    0U,	// V_MAX_U32_sdwa
    0U,	// V_MBCNT_HI_U32_B32_e32
    0U,	// V_MBCNT_HI_U32_B32_e64
    0U,	// V_MBCNT_LO_U32_B32_e32
    0U,	// V_MBCNT_LO_U32_B32_e64
    0U,	// V_MED3_F16_e64
    0U,	// V_MED3_F32_e64
    0U,	// V_MED3_I16_e64
    0U,	// V_MED3_I32_e64
    0U,	// V_MED3_U16_e64
    0U,	// V_MED3_U32_e64
    0U,	// V_MFMA_F32_16X16X16F16_e64
    0U,	// V_MFMA_F32_16X16X1F32_e64
    0U,	// V_MFMA_F32_16X16X2BF16_e64
    0U,	// V_MFMA_F32_16X16X4F16_e64
    0U,	// V_MFMA_F32_16X16X4F32_e64
    0U,	// V_MFMA_F32_16X16X8BF16_e64
    0U,	// V_MFMA_F32_32X32X1F32_e64
    0U,	// V_MFMA_F32_32X32X2BF16_e64
    0U,	// V_MFMA_F32_32X32X2F32_e64
    0U,	// V_MFMA_F32_32X32X4BF16_e64
    0U,	// V_MFMA_F32_32X32X4F16_e64
    0U,	// V_MFMA_F32_32X32X8F16_e64
    0U,	// V_MFMA_F32_4X4X1F32_e64
    0U,	// V_MFMA_F32_4X4X2BF16_e64
    0U,	// V_MFMA_F32_4X4X4F16_e64
    0U,	// V_MFMA_I32_16X16X16I8_e64
    0U,	// V_MFMA_I32_16X16X4I8_e64
    0U,	// V_MFMA_I32_32X32X4I8_e64
    0U,	// V_MFMA_I32_32X32X8I8_e64
    0U,	// V_MFMA_I32_4X4X4I8_e64
    0U,	// V_MIN3_F16_e64
    0U,	// V_MIN3_F32_e64
    0U,	// V_MIN3_I16_e64
    0U,	// V_MIN3_I32_e64
    0U,	// V_MIN3_U16_e64
    0U,	// V_MIN3_U32_e64
    2286124449U,	// V_MIN_F16_dpp
    0U,	// V_MIN_F16_e32
    0U,	// V_MIN_F16_e64
    0U,	// V_MIN_F16_sdwa
    2286120510U,	// V_MIN_F32_dpp
    0U,	// V_MIN_F32_e32
    0U,	// V_MIN_F32_e64
    0U,	// V_MIN_F32_sdwa
    0U,	// V_MIN_F64_e64
    2219016164U,	// V_MIN_I16_dpp
    0U,	// V_MIN_I16_e32
    0U,	// V_MIN_I16_e64
    0U,	// V_MIN_I16_sdwa
    2219012739U,	// V_MIN_I32_dpp
    0U,	// V_MIN_I32_e32
    0U,	// V_MIN_I32_e64
    0U,	// V_MIN_I32_sdwa
    2286121336U,	// V_MIN_LEGACY_F32_dpp
    0U,	// V_MIN_LEGACY_F32_e32
    0U,	// V_MIN_LEGACY_F32_e64
    0U,	// V_MIN_LEGACY_F32_sdwa
    2219016470U,	// V_MIN_U16_dpp
    0U,	// V_MIN_U16_e32
    0U,	// V_MIN_U16_e64
    0U,	// V_MIN_U16_sdwa
    2219013200U,	// V_MIN_U32_dpp
    0U,	// V_MIN_U32_e32
    0U,	// V_MIN_U32_e64
    0U,	// V_MIN_U32_sdwa
    262164U,	// V_MOVRELD_B32_dpp
    0U,	// V_MOVRELD_B32_e32
    0U,	// V_MOVRELD_B32_e64
    0U,	// V_MOVRELD_B32_sdwa
    262145U,	// V_MOVRELSD_2_B32_dpp
    0U,	// V_MOVRELSD_2_B32_e32
    0U,	// V_MOVRELSD_2_B32_e64
    0U,	// V_MOVRELSD_2_B32_sdwa
    262180U,	// V_MOVRELSD_B32_dpp
    0U,	// V_MOVRELSD_B32_e32
    0U,	// V_MOVRELSD_B32_e64
    0U,	// V_MOVRELSD_B32_sdwa
    71527185U,	// V_MOVRELS_B32_dpp
    0U,	// V_MOVRELS_B32_e32
    0U,	// V_MOVRELS_B32_e64
    0U,	// V_MOVRELS_B32_sdwa
    71527249U,	// V_MOV_B32_dpp
    0U,	// V_MOV_B32_e32
    0U,	// V_MOV_B32_e64
    0U,	// V_MOV_B32_indirect
    0U,	// V_MOV_B32_sdwa
    71533282U,	// V_MOV_B64_DPP_PSEUDO
    0U,	// V_MOV_B64_PSEUDO
    0U,	// V_MQSAD_PK_U16_U8_e64
    0U,	// V_MQSAD_U32_U8_e64
    0U,	// V_MSAD_U8_e64
    0U,	// V_MULLIT_F32_e64
    2286124439U,	// V_MUL_F16_dpp
    0U,	// V_MUL_F16_e32
    0U,	// V_MUL_F16_e64
    0U,	// V_MUL_F16_sdwa
    2286120500U,	// V_MUL_F32_dpp
    0U,	// V_MUL_F32_e32
    0U,	// V_MUL_F32_e64
    0U,	// V_MUL_F32_sdwa
    0U,	// V_MUL_F64_e64
    2219013474U,	// V_MUL_HI_I32_I24_dpp
    0U,	// V_MUL_HI_I32_I24_e32
    0U,	// V_MUL_HI_I32_I24_e64
    0U,	// V_MUL_HI_I32_I24_sdwa
    0U,	// V_MUL_HI_I32_e64
    2219013505U,	// V_MUL_HI_U32_U24_dpp
    0U,	// V_MUL_HI_U32_U24_e32
    0U,	// V_MUL_HI_U32_U24_e64
    0U,	// V_MUL_HI_U32_U24_sdwa
    0U,	// V_MUL_HI_U32_e64
    2219013491U,	// V_MUL_I32_I24_dpp
    0U,	// V_MUL_I32_I24_e32
    0U,	// V_MUL_I32_I24_e64
    0U,	// V_MUL_I32_I24_sdwa
    2286121319U,	// V_MUL_LEGACY_F32_dpp
    0U,	// V_MUL_LEGACY_F32_e32
    0U,	// V_MUL_LEGACY_F32_e64
    0U,	// V_MUL_LEGACY_F32_sdwa
    0U,	// V_MUL_LO_I32_e64
    2219016480U,	// V_MUL_LO_U16_dpp
    0U,	// V_MUL_LO_U16_e32
    0U,	// V_MUL_LO_U16_e64
    0U,	// V_MUL_LO_U16_sdwa
    0U,	// V_MUL_LO_U32_e64
    2219013522U,	// V_MUL_U32_U24_dpp
    0U,	// V_MUL_U32_U24_e32
    0U,	// V_MUL_U32_U24_e64
    0U,	// V_MUL_U32_U24_sdwa
    0U,	// V_NOP_e32
    0U,	// V_NOP_e64
    0U,	// V_NOP_sdwa
    71527199U,	// V_NOT_B32_dpp
    0U,	// V_NOT_B32_e32
    0U,	// V_NOT_B32_e64
    0U,	// V_NOT_B32_sdwa
    0U,	// V_OR3_B32_e64
    2219010803U,	// V_OR_B32_dpp
    0U,	// V_OR_B32_e32
    0U,	// V_OR_B32_e64
    0U,	// V_OR_B32_sdwa
    0U,	// V_PACK_B32_F16_e64
    0U,	// V_PERMLANE16_B32_e64
    0U,	// V_PERMLANEX16_B32_e64
    0U,	// V_PERM_B32_e64
    0U,	// V_PIPEFLUSH_e32
    0U,	// V_PIPEFLUSH_e64
    0U,	// V_PIPEFLUSH_sdwa
    0U,	// V_PK_ADD_F16
    0U,	// V_PK_ADD_I16
    0U,	// V_PK_ADD_U16
    0U,	// V_PK_ASHRREV_I16
    2286124166U,	// V_PK_FMAC_F16_dpp
    0U,	// V_PK_FMAC_F16_e32
    0U,	// V_PK_FMAC_F16_e64
    0U,	// V_PK_FMAC_F16_sdwa
    0U,	// V_PK_FMA_F16
    0U,	// V_PK_LSHLREV_B16
    0U,	// V_PK_LSHRREV_B16
    0U,	// V_PK_MAD_I16
    0U,	// V_PK_MAD_U16
    0U,	// V_PK_MAX_F16
    0U,	// V_PK_MAX_I16
    0U,	// V_PK_MAX_U16
    0U,	// V_PK_MIN_F16
    0U,	// V_PK_MIN_I16
    0U,	// V_PK_MIN_U16
    0U,	// V_PK_MUL_F16
    0U,	// V_PK_MUL_LO_U16
    0U,	// V_PK_SUB_I16
    0U,	// V_PK_SUB_U16
    0U,	// V_QSAD_PK_U16_U8_e64
    138636960U,	// V_RCP_CLAMP_F32_dpp
    0U,	// V_RCP_CLAMP_F32_e32
    0U,	// V_RCP_CLAMP_F32_e64
    0U,	// V_RCP_CLAMP_F32_sdwa
    0U,	// V_RCP_CLAMP_F64_e32
    0U,	// V_RCP_CLAMP_F64_e64
    138640846U,	// V_RCP_F16_dpp
    0U,	// V_RCP_F16_e32
    0U,	// V_RCP_F16_e64
    0U,	// V_RCP_F16_sdwa
    138636934U,	// V_RCP_F32_dpp
    0U,	// V_RCP_F32_e32
    0U,	// V_RCP_F32_e64
    0U,	// V_RCP_F32_sdwa
    0U,	// V_RCP_F64_e32
    0U,	// V_RCP_F64_e64
    138636699U,	// V_RCP_IFLAG_F32_dpp
    0U,	// V_RCP_IFLAG_F32_e32
    0U,	// V_RCP_IFLAG_F32_e64
    0U,	// V_RCP_IFLAG_F32_sdwa
    138637705U,	// V_RCP_LEGACY_F32_dpp
    0U,	// V_RCP_LEGACY_F32_e32
    0U,	// V_RCP_LEGACY_F32_e64
    0U,	// V_RCP_LEGACY_F32_sdwa
    0U,	// V_READLANE_B32
    138640677U,	// V_RNDNE_F16_dpp
    0U,	// V_RNDNE_F16_e32
    0U,	// V_RNDNE_F16_e64
    0U,	// V_RNDNE_F16_sdwa
    138636635U,	// V_RNDNE_F32_dpp
    0U,	// V_RNDNE_F32_e32
    0U,	// V_RNDNE_F32_e64
    0U,	// V_RNDNE_F32_sdwa
    0U,	// V_RNDNE_F64_e32
    0U,	// V_RNDNE_F64_e64
    138636976U,	// V_RSQ_CLAMP_F32_dpp
    0U,	// V_RSQ_CLAMP_F32_e32
    0U,	// V_RSQ_CLAMP_F32_e64
    0U,	// V_RSQ_CLAMP_F32_sdwa
    0U,	// V_RSQ_CLAMP_F64_e32
    0U,	// V_RSQ_CLAMP_F64_e64
    138640934U,	// V_RSQ_F16_dpp
    0U,	// V_RSQ_F16_e32
    0U,	// V_RSQ_F16_e64
    0U,	// V_RSQ_F16_sdwa
    138637130U,	// V_RSQ_F32_dpp
    0U,	// V_RSQ_F32_e32
    0U,	// V_RSQ_F32_e64
    0U,	// V_RSQ_F32_sdwa
    0U,	// V_RSQ_F64_e32
    0U,	// V_RSQ_F64_e64
    138637739U,	// V_RSQ_LEGACY_F32_dpp
    0U,	// V_RSQ_LEGACY_F32_e32
    0U,	// V_RSQ_LEGACY_F32_e64
    0U,	// V_RSQ_LEGACY_F32_sdwa
    0U,	// V_SAD_HI_U8_e64
    0U,	// V_SAD_U16_e64
    0U,	// V_SAD_U32_e64
    0U,	// V_SAD_U8_e64
    71532394U,	// V_SAT_PK_U8_I16_dpp
    0U,	// V_SAT_PK_U8_I16_e32
    0U,	// V_SAT_PK_U8_I16_e64
    0U,	// V_SAT_PK_U8_I16_sdwa
    71527071U,	// V_SCREEN_PARTITION_4SE_B32_dpp
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64
    0U,	// V_SCREEN_PARTITION_4SE_B32_sdwa
    0U,	// V_SET_INACTIVE_B32
    0U,	// V_SET_INACTIVE_B64
    138640811U,	// V_SIN_F16_dpp
    0U,	// V_SIN_F16_e32
    0U,	// V_SIN_F16_e64
    0U,	// V_SIN_F16_sdwa
    138636872U,	// V_SIN_F32_dpp
    0U,	// V_SIN_F32_e32
    0U,	// V_SIN_F32_e64
    0U,	// V_SIN_F32_sdwa
    138641140U,	// V_SQRT_F16_dpp
    0U,	// V_SQRT_F16_e32
    0U,	// V_SQRT_F16_e64
    0U,	// V_SQRT_F16_sdwa
    138637456U,	// V_SQRT_F32_dpp
    0U,	// V_SQRT_F32_e32
    0U,	// V_SQRT_F32_e64
    0U,	// V_SQRT_F32_sdwa
    0U,	// V_SQRT_F64_e32
    0U,	// V_SQRT_F64_e64
    2223207707U,	// V_SUBBREV_U32_dpp
    0U,	// V_SUBBREV_U32_e32
    0U,	// V_SUBBREV_U32_e64
    0U,	// V_SUBBREV_U32_sdwa
    2223207252U,	// V_SUBB_U32_dpp
    0U,	// V_SUBB_U32_e32
    0U,	// V_SUBB_U32_e64
    0U,	// V_SUBB_U32_sdwa
    2223207585U,	// V_SUBREV_CO_U32_dpp
    0U,	// V_SUBREV_CO_U32_e32
    0U,	// V_SUBREV_CO_U32_e64
    0U,	// V_SUBREV_CO_U32_sdwa
    2286124853U,	// V_SUBREV_F16_dpp
    0U,	// V_SUBREV_F16_e32
    0U,	// V_SUBREV_F16_e64
    0U,	// V_SUBREV_F16_sdwa
    2286121227U,	// V_SUBREV_F32_dpp
    0U,	// V_SUBREV_F32_e32
    0U,	// V_SUBREV_F32_e64
    0U,	// V_SUBREV_F32_sdwa
    2219016599U,	// V_SUBREV_U16_dpp
    0U,	// V_SUBREV_U16_e32
    0U,	// V_SUBREV_U16_e64
    0U,	// V_SUBREV_U16_sdwa
    2219013417U,	// V_SUBREV_U32_dpp
    0U,	// V_SUBREV_U32_e32
    0U,	// V_SUBREV_U32_e64
    0U,	// V_SUBREV_U32_sdwa
    2223207528U,	// V_SUB_CO_U32_dpp
    0U,	// V_SUB_CO_U32_e32
    0U,	// V_SUB_CO_U32_e64
    0U,	// V_SUB_CO_U32_sdwa
    2286124146U,	// V_SUB_F16_dpp
    0U,	// V_SUB_F16_e32
    0U,	// V_SUB_F16_e64
    0U,	// V_SUB_F16_sdwa
    2286119998U,	// V_SUB_F32_dpp
    0U,	// V_SUB_F32_e32
    0U,	// V_SUB_F32_e64
    0U,	// V_SUB_F32_sdwa
    0U,	// V_SUB_I16_e64
    0U,	// V_SUB_I32_e64
    2219016318U,	// V_SUB_U16_dpp
    0U,	// V_SUB_U16_e32
    0U,	// V_SUB_U16_e64
    0U,	// V_SUB_U16_sdwa
    2219012959U,	// V_SUB_U32_dpp
    0U,	// V_SUB_U32_e32
    0U,	// V_SUB_U32_e64
    0U,	// V_SUB_U32_sdwa
    0U,	// V_SUB_U64_PSEUDO
    0U,	// V_SWAPREL_B32
    0U,	// V_SWAP_B32
    0U,	// V_TRIG_PREOP_F64_e64
    138640543U,	// V_TRUNC_F16_dpp
    0U,	// V_TRUNC_F16_e32
    0U,	// V_TRUNC_F16_e64
    0U,	// V_TRUNC_F16_sdwa
    138636381U,	// V_TRUNC_F32_dpp
    0U,	// V_TRUNC_F32_e32
    0U,	// V_TRUNC_F32_e64
    0U,	// V_TRUNC_F32_sdwa
    0U,	// V_TRUNC_F64_e32
    0U,	// V_TRUNC_F64_e64
    0U,	// V_WRITELANE_B32
    0U,	// V_XAD_U32_e64
    2219010812U,	// V_XNOR_B32_dpp
    0U,	// V_XNOR_B32_e32
    0U,	// V_XNOR_B32_e64
    0U,	// V_XNOR_B32_sdwa
    0U,	// V_XOR3_B32_e64
    2219010823U,	// V_XOR_B32_dpp
    0U,	// V_XOR_B32_e32
    0U,	// V_XOR_B32_e64
    0U,	// V_XOR_B32_sdwa
    0U,	// WAVE_BARRIER
    0U,	// WQM
    0U,	// WWM
    2218873830U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7
    2151764966U,	// BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7
    2218873830U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10
    2218873830U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_gfx7
    2218873830U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_vi
    2151764966U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx10
    2151764966U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx6_gfx7
    2151764966U,	// BUFFER_ATOMIC_ADD_BOTHEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_IDXEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_OFFEN_vi
    2158044680U,	// BUFFER_ATOMIC_ADD_F32_OFFSET_vi
    2218873830U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10
    2218873830U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx6_gfx7
    2218873830U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_vi
    2151764966U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx10
    2151764966U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx6_gfx7
    2151764966U,	// BUFFER_ATOMIC_ADD_IDXEN_vi
    2218873830U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10
    2218873830U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx6_gfx7
    2218873830U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_vi
    2151764966U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx10
    2151764966U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx6_gfx7
    2151764966U,	// BUFFER_ATOMIC_ADD_OFFEN_vi
    2225165286U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10
    2225165286U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_gfx7
    2225165286U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_vi
    2158056422U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx10
    2158056422U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx6_gfx7
    2158056422U,	// BUFFER_ATOMIC_ADD_OFFSET_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_vi
    2225155528U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx10
    2225155528U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx6_gfx7
    2225155528U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_vi
    2158046664U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx10
    2158046664U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx6_gfx7
    2158046664U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_vi
    2218873988U,	// BUFFER_ATOMIC_AND_ADDR64_RTN_gfx6_gfx7
    2151765124U,	// BUFFER_ATOMIC_AND_ADDR64_gfx6_gfx7
    2218873988U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx10
    2218873988U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx6_gfx7
    2218873988U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_vi
    2151765124U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx10
    2151765124U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx6_gfx7
    2151765124U,	// BUFFER_ATOMIC_AND_BOTHEN_vi
    2218873988U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx10
    2218873988U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx6_gfx7
    2218873988U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_vi
    2151765124U,	// BUFFER_ATOMIC_AND_IDXEN_gfx10
    2151765124U,	// BUFFER_ATOMIC_AND_IDXEN_gfx6_gfx7
    2151765124U,	// BUFFER_ATOMIC_AND_IDXEN_vi
    2218873988U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx10
    2218873988U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx6_gfx7
    2218873988U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_vi
    2151765124U,	// BUFFER_ATOMIC_AND_OFFEN_gfx10
    2151765124U,	// BUFFER_ATOMIC_AND_OFFEN_gfx6_gfx7
    2151765124U,	// BUFFER_ATOMIC_AND_OFFEN_vi
    2225165444U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx10
    2225165444U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx6_gfx7
    2225165444U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_vi
    2158056580U,	// BUFFER_ATOMIC_AND_OFFSET_gfx10
    2158056580U,	// BUFFER_ATOMIC_AND_OFFSET_gfx6_gfx7
    2158056580U,	// BUFFER_ATOMIC_AND_OFFSET_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_ADDR64_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_vi
    2225155611U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx10
    2225155611U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx6_gfx7
    2225155611U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_vi
    2158046747U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx10
    2158046747U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx6_gfx7
    2158046747U,	// BUFFER_ATOMIC_AND_X2_OFFSET_vi
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN_gfx6_gfx7
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_gfx6_gfx7
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx10
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx6_gfx7
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_vi
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx10
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx6_gfx7
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_vi
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx10
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx6_gfx7
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_vi
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx10
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx6_gfx7
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_vi
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx10
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx6_gfx7
    2218877092U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_vi
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx10
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx6_gfx7
    2151768228U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_vi
    2225168548U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx10
    2225168548U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx6_gfx7
    2225168548U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_vi
    2158059684U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx10
    2158059684U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx6_gfx7
    2158059684U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_vi
    2225156047U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx10
    2225156047U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    2225156047U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_vi
    2158047183U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx10
    2158047183U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx6_gfx7
    2158047183U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_vi
    2218873461U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN_gfx10
    2218873461U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN_gfx10
    2218873461U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN_gfx10
    2225164917U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN_gfx10
    2218873553U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN_gfx6_gfx7
    2151764689U,	// BUFFER_ATOMIC_DEC_ADDR64_gfx6_gfx7
    2218873553U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx10
    2218873553U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx6_gfx7
    2218873553U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_vi
    2151764689U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx10
    2151764689U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx6_gfx7
    2151764689U,	// BUFFER_ATOMIC_DEC_BOTHEN_vi
    2218873553U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx10
    2218873553U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx6_gfx7
    2218873553U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_vi
    2151764689U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx10
    2151764689U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx6_gfx7
    2151764689U,	// BUFFER_ATOMIC_DEC_IDXEN_vi
    2218873553U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx10
    2218873553U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx6_gfx7
    2218873553U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_vi
    2151764689U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx10
    2151764689U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx6_gfx7
    2151764689U,	// BUFFER_ATOMIC_DEC_OFFEN_vi
    2225165009U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx10
    2225165009U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx6_gfx7
    2225165009U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_vi
    2158056145U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx10
    2158056145U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx6_gfx7
    2158056145U,	// BUFFER_ATOMIC_DEC_OFFSET_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_vi
    2225155362U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx10
    2225155362U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx6_gfx7
    2225155362U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_vi
    2158046498U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx10
    2158046498U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx6_gfx7
    2158046498U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_vi
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN_gfx6_gfx7
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_gfx6_gfx7
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx10
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx6_gfx7
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx10
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx6_gfx7
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx10
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx6_gfx7
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx10
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx6_gfx7
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx10
    2218877178U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx6_gfx7
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx10
    2151768314U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx6_gfx7
    2225168634U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx10
    2225168634U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx6_gfx7
    2158059770U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx10
    2158059770U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx6_gfx7
    2225156145U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx10
    2225156145U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    2158047281U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx10
    2158047281U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx6_gfx7
    2218878669U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN_gfx6_gfx7
    2151769805U,	// BUFFER_ATOMIC_FMAX_ADDR64_gfx6_gfx7
    2218878669U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx10
    2218878669U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx6_gfx7
    2151769805U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx10
    2151769805U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx6_gfx7
    2218878669U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx10
    2218878669U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx6_gfx7
    2151769805U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx10
    2151769805U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx6_gfx7
    2218878669U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx10
    2218878669U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx6_gfx7
    2151769805U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx10
    2151769805U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx6_gfx7
    2225170125U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx10
    2225170125U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx6_gfx7
    2158061261U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx10
    2158061261U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx6_gfx7
    2225156382U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx10
    2225156382U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx6_gfx7
    2158047518U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx10
    2158047518U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx6_gfx7
    2218875974U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN_gfx6_gfx7
    2151767110U,	// BUFFER_ATOMIC_FMIN_ADDR64_gfx6_gfx7
    2218875974U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx10
    2218875974U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx6_gfx7
    2151767110U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx10
    2151767110U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx6_gfx7
    2218875974U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx10
    2218875974U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx6_gfx7
    2151767110U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx10
    2151767110U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx6_gfx7
    2218875974U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx10
    2218875974U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx6_gfx7
    2151767110U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx10
    2151767110U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx6_gfx7
    2225167430U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx10
    2225167430U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx6_gfx7
    2158058566U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx10
    2158058566U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx6_gfx7
    2225155714U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx10
    2225155714U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx6_gfx7
    2158046850U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx10
    2158046850U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx6_gfx7
    2218873642U,	// BUFFER_ATOMIC_INC_ADDR64_RTN_gfx6_gfx7
    2151764778U,	// BUFFER_ATOMIC_INC_ADDR64_gfx6_gfx7
    2218873642U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx10
    2218873642U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx6_gfx7
    2218873642U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_vi
    2151764778U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx10
    2151764778U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx6_gfx7
    2151764778U,	// BUFFER_ATOMIC_INC_BOTHEN_vi
    2218873642U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx10
    2218873642U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx6_gfx7
    2218873642U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_vi
    2151764778U,	// BUFFER_ATOMIC_INC_IDXEN_gfx10
    2151764778U,	// BUFFER_ATOMIC_INC_IDXEN_gfx6_gfx7
    2151764778U,	// BUFFER_ATOMIC_INC_IDXEN_vi
    2218873642U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx10
    2218873642U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx6_gfx7
    2218873642U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_vi
    2151764778U,	// BUFFER_ATOMIC_INC_OFFEN_gfx10
    2151764778U,	// BUFFER_ATOMIC_INC_OFFEN_gfx6_gfx7
    2151764778U,	// BUFFER_ATOMIC_INC_OFFEN_vi
    2225165098U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx10
    2225165098U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx6_gfx7
    2225165098U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_vi
    2158056234U,	// BUFFER_ATOMIC_INC_OFFSET_gfx10
    2158056234U,	// BUFFER_ATOMIC_INC_OFFSET_gfx6_gfx7
    2158056234U,	// BUFFER_ATOMIC_INC_OFFSET_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_ADDR64_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_vi
    2225155445U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx10
    2225155445U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx6_gfx7
    2225155445U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_vi
    2158046581U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx10
    2158046581U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx6_gfx7
    2158046581U,	// BUFFER_ATOMIC_INC_X2_OFFSET_vi
    2218877811U,	// BUFFER_ATOMIC_OR_ADDR64_RTN_gfx6_gfx7
    2151768947U,	// BUFFER_ATOMIC_OR_ADDR64_gfx6_gfx7
    2218877811U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx10
    2218877811U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx6_gfx7
    2218877811U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_vi
    2151768947U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx10
    2151768947U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx6_gfx7
    2151768947U,	// BUFFER_ATOMIC_OR_BOTHEN_vi
    2218877811U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx10
    2218877811U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx6_gfx7
    2218877811U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_vi
    2151768947U,	// BUFFER_ATOMIC_OR_IDXEN_gfx10
    2151768947U,	// BUFFER_ATOMIC_OR_IDXEN_gfx6_gfx7
    2151768947U,	// BUFFER_ATOMIC_OR_IDXEN_vi
    2218877811U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx10
    2218877811U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx6_gfx7
    2218877811U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_vi
    2151768947U,	// BUFFER_ATOMIC_OR_OFFEN_gfx10
    2151768947U,	// BUFFER_ATOMIC_OR_OFFEN_gfx6_gfx7
    2151768947U,	// BUFFER_ATOMIC_OR_OFFEN_vi
    2225169267U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx10
    2225169267U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx6_gfx7
    2225169267U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_vi
    2158060403U,	// BUFFER_ATOMIC_OR_OFFSET_gfx10
    2158060403U,	// BUFFER_ATOMIC_OR_OFFSET_gfx6_gfx7
    2158060403U,	// BUFFER_ATOMIC_OR_OFFSET_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_ADDR64_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_vi
    2225156220U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx10
    2225156220U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx6_gfx7
    2225156220U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_vi
    2158047356U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx10
    2158047356U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx6_gfx7
    2158047356U,	// BUFFER_ATOMIC_OR_X2_OFFSET_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN_vi
    2158052858U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET_vi
    2218878748U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN_gfx6_gfx7
    2151769884U,	// BUFFER_ATOMIC_SMAX_ADDR64_gfx6_gfx7
    2218878748U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx10
    2218878748U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx6_gfx7
    2218878748U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_vi
    2151769884U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx10
    2151769884U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx6_gfx7
    2151769884U,	// BUFFER_ATOMIC_SMAX_BOTHEN_vi
    2218878748U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx10
    2218878748U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx6_gfx7
    2218878748U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_vi
    2151769884U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx10
    2151769884U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx6_gfx7
    2151769884U,	// BUFFER_ATOMIC_SMAX_IDXEN_vi
    2218878748U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx10
    2218878748U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx6_gfx7
    2218878748U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_vi
    2151769884U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx10
    2151769884U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx6_gfx7
    2151769884U,	// BUFFER_ATOMIC_SMAX_OFFEN_vi
    2225170204U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx10
    2225170204U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx6_gfx7
    2225170204U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_vi
    2158061340U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx10
    2158061340U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx6_gfx7
    2158061340U,	// BUFFER_ATOMIC_SMAX_OFFSET_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_vi
    2225156451U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx10
    2225156451U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx6_gfx7
    2225156451U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_vi
    2158047587U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx10
    2158047587U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx6_gfx7
    2158047587U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_vi
    2218876053U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN_gfx6_gfx7
    2151767189U,	// BUFFER_ATOMIC_SMIN_ADDR64_gfx6_gfx7
    2218876053U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx10
    2218876053U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx6_gfx7
    2218876053U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_vi
    2151767189U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx10
    2151767189U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx6_gfx7
    2151767189U,	// BUFFER_ATOMIC_SMIN_BOTHEN_vi
    2218876053U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx10
    2218876053U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx6_gfx7
    2218876053U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_vi
    2151767189U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx10
    2151767189U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx6_gfx7
    2151767189U,	// BUFFER_ATOMIC_SMIN_IDXEN_vi
    2218876053U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx10
    2218876053U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx6_gfx7
    2218876053U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_vi
    2151767189U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx10
    2151767189U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx6_gfx7
    2151767189U,	// BUFFER_ATOMIC_SMIN_OFFEN_vi
    2225167509U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx10
    2225167509U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx6_gfx7
    2225167509U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_vi
    2158058645U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx10
    2158058645U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx6_gfx7
    2158058645U,	// BUFFER_ATOMIC_SMIN_OFFSET_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_vi
    2225155783U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx10
    2225155783U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx6_gfx7
    2225155783U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_vi
    2158046919U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx10
    2158046919U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx6_gfx7
    2158046919U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_vi
    2218873391U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN_gfx6_gfx7
    2151764527U,	// BUFFER_ATOMIC_SUB_ADDR64_gfx6_gfx7
    2218873391U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx10
    2218873391U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx6_gfx7
    2218873391U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_vi
    2151764527U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx10
    2151764527U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx6_gfx7
    2151764527U,	// BUFFER_ATOMIC_SUB_BOTHEN_vi
    2218873391U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx10
    2218873391U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx6_gfx7
    2218873391U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_vi
    2151764527U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx10
    2151764527U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx6_gfx7
    2151764527U,	// BUFFER_ATOMIC_SUB_IDXEN_vi
    2218873391U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx10
    2218873391U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx6_gfx7
    2218873391U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_vi
    2151764527U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx10
    2151764527U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx6_gfx7
    2151764527U,	// BUFFER_ATOMIC_SUB_OFFEN_vi
    2225164847U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx10
    2225164847U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx6_gfx7
    2225164847U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_vi
    2158055983U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx10
    2158055983U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx6_gfx7
    2158055983U,	// BUFFER_ATOMIC_SUB_OFFSET_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_vi
    2225155279U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx10
    2225155279U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx6_gfx7
    2225155279U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_vi
    2158046415U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx10
    2158046415U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx6_gfx7
    2158046415U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_vi
    2218876992U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN_gfx6_gfx7
    2151768128U,	// BUFFER_ATOMIC_SWAP_ADDR64_gfx6_gfx7
    2218876992U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx10
    2218876992U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx6_gfx7
    2218876992U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_vi
    2151768128U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx10
    2151768128U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx6_gfx7
    2151768128U,	// BUFFER_ATOMIC_SWAP_BOTHEN_vi
    2218876992U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx10
    2218876992U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx6_gfx7
    2218876992U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_vi
    2151768128U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx10
    2151768128U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx6_gfx7
    2151768128U,	// BUFFER_ATOMIC_SWAP_IDXEN_vi
    2218876992U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx10
    2218876992U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx6_gfx7
    2218876992U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_vi
    2151768128U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx10
    2151768128U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx6_gfx7
    2151768128U,	// BUFFER_ATOMIC_SWAP_OFFEN_vi
    2225168448U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx10
    2225168448U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx6_gfx7
    2225168448U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_vi
    2158059584U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx10
    2158059584U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx6_gfx7
    2158059584U,	// BUFFER_ATOMIC_SWAP_OFFSET_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_vi
    2225155957U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx10
    2225155957U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx6_gfx7
    2225155957U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_vi
    2158047093U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx10
    2158047093U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx6_gfx7
    2158047093U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_vi
    2218878842U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN_gfx6_gfx7
    2151769978U,	// BUFFER_ATOMIC_UMAX_ADDR64_gfx6_gfx7
    2218878842U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx10
    2218878842U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx6_gfx7
    2218878842U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_vi
    2151769978U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx10
    2151769978U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx6_gfx7
    2151769978U,	// BUFFER_ATOMIC_UMAX_BOTHEN_vi
    2218878842U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx10
    2218878842U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx6_gfx7
    2218878842U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_vi
    2151769978U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx10
    2151769978U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx6_gfx7
    2151769978U,	// BUFFER_ATOMIC_UMAX_IDXEN_vi
    2218878842U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx10
    2218878842U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx6_gfx7
    2218878842U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_vi
    2151769978U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx10
    2151769978U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx6_gfx7
    2151769978U,	// BUFFER_ATOMIC_UMAX_OFFEN_vi
    2225170298U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx10
    2225170298U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx6_gfx7
    2225170298U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_vi
    2158061434U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx10
    2158061434U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx6_gfx7
    2158061434U,	// BUFFER_ATOMIC_UMAX_OFFSET_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_vi
    2225156538U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx10
    2225156538U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx6_gfx7
    2225156538U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_vi
    2158047674U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx10
    2158047674U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx6_gfx7
    2158047674U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_vi
    2218876147U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN_gfx6_gfx7
    2151767283U,	// BUFFER_ATOMIC_UMIN_ADDR64_gfx6_gfx7
    2218876147U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx10
    2218876147U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx6_gfx7
    2218876147U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_vi
    2151767283U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx10
    2151767283U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx6_gfx7
    2151767283U,	// BUFFER_ATOMIC_UMIN_BOTHEN_vi
    2218876147U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx10
    2218876147U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx6_gfx7
    2218876147U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_vi
    2151767283U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx10
    2151767283U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx6_gfx7
    2151767283U,	// BUFFER_ATOMIC_UMIN_IDXEN_vi
    2218876147U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx10
    2218876147U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx6_gfx7
    2218876147U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_vi
    2151767283U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx10
    2151767283U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx6_gfx7
    2151767283U,	// BUFFER_ATOMIC_UMIN_OFFEN_vi
    2225167603U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx10
    2225167603U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx6_gfx7
    2225167603U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_vi
    2158058739U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx10
    2158058739U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx6_gfx7
    2158058739U,	// BUFFER_ATOMIC_UMIN_OFFSET_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_vi
    2225155870U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx10
    2225155870U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx6_gfx7
    2225155870U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_vi
    2158047006U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx10
    2158047006U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx6_gfx7
    2158047006U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_vi
    2218877897U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN_gfx6_gfx7
    2151769033U,	// BUFFER_ATOMIC_XOR_ADDR64_gfx6_gfx7
    2218877897U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx10
    2218877897U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx6_gfx7
    2218877897U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_vi
    2151769033U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx10
    2151769033U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx6_gfx7
    2151769033U,	// BUFFER_ATOMIC_XOR_BOTHEN_vi
    2218877897U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx10
    2218877897U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx6_gfx7
    2218877897U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_vi
    2151769033U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx10
    2151769033U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx6_gfx7
    2151769033U,	// BUFFER_ATOMIC_XOR_IDXEN_vi
    2218877897U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx10
    2218877897U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx6_gfx7
    2218877897U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_vi
    2151769033U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx10
    2151769033U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx6_gfx7
    2151769033U,	// BUFFER_ATOMIC_XOR_OFFEN_vi
    2225169353U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx10
    2225169353U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx6_gfx7
    2225169353U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_vi
    2158060489U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx10
    2158060489U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx6_gfx7
    2158060489U,	// BUFFER_ATOMIC_XOR_OFFSET_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_vi
    2225156300U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx10
    2225156300U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx6_gfx7
    2225156300U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_vi
    2158047436U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx10
    2158047436U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx6_gfx7
    2158047436U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_vi
    33538U,	// BUFFER_GL0_INV_gfx10
    33553U,	// BUFFER_GL1_INV_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi
    2158047783U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_vi
    2158047783U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx10
    2158047783U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7
    2158047783U,	// BUFFER_LOAD_DWORDX2_OFFSET_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi
    2158047990U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_vi
    2158047990U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx10
    2158047990U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx6_gfx7
    2158047990U,	// BUFFER_LOAD_DWORDX3_OFFSET_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi
    2158051960U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_vi
    2158051960U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx10
    2158051960U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx6_gfx7
    2158051960U,	// BUFFER_LOAD_DWORDX4_OFFSET_vi
    2151765295U,	// BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_BOTHEN_vi
    2151765295U,	// BUFFER_LOAD_DWORD_IDXEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_IDXEN_vi
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_vi
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_vi
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_vi
    2158056751U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx10
    2158056751U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx6_gfx7
    2158056751U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_vi
    2151765295U,	// BUFFER_LOAD_DWORD_OFFEN_gfx10
    2151765295U,	// BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7
    2151765295U,	// BUFFER_LOAD_DWORD_OFFEN_vi
    2158056751U,	// BUFFER_LOAD_DWORD_OFFSET_gfx10
    2158056751U,	// BUFFER_LOAD_DWORD_OFFSET_gfx6_gfx7
    2158056751U,	// BUFFER_LOAD_DWORD_OFFSET_vi
    2151769679U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi
    2151769679U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi
    2151769679U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi
    2158061135U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_vi
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    2158060967U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    2158060967U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769511U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2158060967U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    2158061824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    2158061824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151770368U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2158061824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    2158061576U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    2158061576U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151770120U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2158061576U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    2158061081U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    2158061081U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769625U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2158061081U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769572U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    2158061028U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    2158061028U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2158061028U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770427U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    2158061883U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    2158061883U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2158061883U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_vi
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    2151770177U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_vi
    2158061633U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    2158061633U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    2158061633U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_IDXEN_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi
    2158061195U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx10
    2158061195U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx6_gfx7
    2158061195U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_vi
    2151769739U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    2151769739U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    2151769739U,	// BUFFER_LOAD_FORMAT_X_OFFEN_vi
    2158061195U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    2158061195U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    2158061195U,	// BUFFER_LOAD_FORMAT_X_OFFSET_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_BOTHEN_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_vi
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10
    2151766180U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi
    2158057636U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_gfx10
    2158057636U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_vi
    2158052327U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_gfx10
    2158052327U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_IDXEN_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_vi
    2158057213U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx10
    2158057213U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx6_gfx7
    2158057213U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_vi
    2151765757U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx10
    2151765757U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7
    2151765757U,	// BUFFER_LOAD_SBYTE_OFFEN_vi
    2158057213U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx10
    2158057213U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx6_gfx7
    2158057213U,	// BUFFER_LOAD_SBYTE_OFFSET_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_vi
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10
    2151766386U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi
    2158057842U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_gfx10
    2158057842U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_IDXEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_IDXEN_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_OFFEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_OFFEN_vi
    2158052509U,	// BUFFER_LOAD_SHORT_D16_OFFSET_gfx10
    2158052509U,	// BUFFER_LOAD_SHORT_D16_OFFSET_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_BOTHEN_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_IDXEN_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_vi
    2158060835U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx10
    2158060835U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx6_gfx7
    2158060835U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_vi
    2151769379U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx10
    2151769379U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7
    2151769379U,	// BUFFER_LOAD_SSHORT_OFFEN_vi
    2158060835U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx10
    2158060835U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx6_gfx7
    2158060835U,	// BUFFER_LOAD_SSHORT_OFFSET_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_BOTHEN_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_vi
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10
    2151766283U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi
    2158057739U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_gfx10
    2158057739U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_vi
    2158052418U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_gfx10
    2158052418U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_IDXEN_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_vi
    2158057288U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx10
    2158057288U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx6_gfx7
    2158057288U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_vi
    2151765832U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx10
    2151765832U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7
    2151765832U,	// BUFFER_LOAD_UBYTE_OFFEN_vi
    2158057288U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx10
    2158057288U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx6_gfx7
    2158057288U,	// BUFFER_LOAD_UBYTE_OFFSET_vi
    2151769458U,	// BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_BOTHEN_vi
    2151769458U,	// BUFFER_LOAD_USHORT_IDXEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_IDXEN_vi
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_vi
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_vi
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_vi
    2158060914U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx10
    2158060914U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx6_gfx7
    2158060914U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_vi
    2151769458U,	// BUFFER_LOAD_USHORT_OFFEN_gfx10
    2151769458U,	// BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7
    2151769458U,	// BUFFER_LOAD_USHORT_OFFEN_vi
    2158060914U,	// BUFFER_LOAD_USHORT_OFFSET_gfx10
    2158060914U,	// BUFFER_LOAD_USHORT_OFFSET_gfx6_gfx7
    2158060914U,	// BUFFER_LOAD_USHORT_OFFSET_vi
    2151765682U,	// BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7
    2151765682U,	// BUFFER_STORE_BYTE_BOTHEN_gfx10
    2151765682U,	// BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7
    2151765682U,	// BUFFER_STORE_BYTE_BOTHEN_vi
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_vi
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10
    2151766077U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_vi
    2158057533U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_gfx10
    2158057533U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_vi
    2151765682U,	// BUFFER_STORE_BYTE_IDXEN_gfx10
    2151765682U,	// BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7
    2151765682U,	// BUFFER_STORE_BYTE_IDXEN_vi
    2151765682U,	// BUFFER_STORE_BYTE_OFFEN_gfx10
    2151765682U,	// BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7
    2151765682U,	// BUFFER_STORE_BYTE_OFFEN_vi
    2158057138U,	// BUFFER_STORE_BYTE_OFFSET_gfx10
    2158057138U,	// BUFFER_STORE_BYTE_OFFSET_gfx6_gfx7
    2158057138U,	// BUFFER_STORE_BYTE_OFFSET_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_vi
    2158047888U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx10
    2158047888U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx6_gfx7
    2158047888U,	// BUFFER_STORE_DWORDX2_OFFSET_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_vi
    2158048075U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx10
    2158048075U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx6_gfx7
    2158048075U,	// BUFFER_STORE_DWORDX3_OFFSET_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_vi
    2158052065U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx10
    2158052065U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx6_gfx7
    2158052065U,	// BUFFER_STORE_DWORDX4_OFFSET_vi
    2151765390U,	// BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7
    2151765390U,	// BUFFER_STORE_DWORD_BOTHEN_gfx10
    2151765390U,	// BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7
    2151765390U,	// BUFFER_STORE_DWORD_BOTHEN_vi
    2151765390U,	// BUFFER_STORE_DWORD_IDXEN_gfx10
    2151765390U,	// BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7
    2151765390U,	// BUFFER_STORE_DWORD_IDXEN_vi
    2151765390U,	// BUFFER_STORE_DWORD_OFFEN_gfx10
    2151765390U,	// BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7
    2151765390U,	// BUFFER_STORE_DWORD_OFFEN_vi
    2158056846U,	// BUFFER_STORE_DWORD_OFFSET_gfx10
    2158056846U,	// BUFFER_STORE_DWORD_OFFSET_gfx6_gfx7
    2158056846U,	// BUFFER_STORE_DWORD_OFFSET_vi
    2151769708U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi
    2151769708U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi
    2151769708U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi
    2158061164U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_vi
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    2158060997U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    2158060997U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769541U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2158060997U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    2158061853U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    2158061853U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151770397U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2158061853U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    2158061604U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    2158061604U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151770148U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2158061604U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    2158061108U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    2158061108U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769652U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2158061108U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769598U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    2158061054U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    2158061054U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2158061054U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770452U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    2158061908U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    2158061908U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2158061908U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    2151770201U,	// BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    2151770201U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    2151770201U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151770201U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_vi
    2151770201U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    2151770201U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    2151770201U,	// BUFFER_STORE_FORMAT_XY_IDXEN_vi
    2151770201U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    2151770201U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    2151770201U,	// BUFFER_STORE_FORMAT_XY_OFFEN_vi
    2158061657U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    2158061657U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    2158061657U,	// BUFFER_STORE_FORMAT_XY_OFFSET_vi
    2151769762U,	// BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    2151769762U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    2151769762U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769762U,	// BUFFER_STORE_FORMAT_X_BOTHEN_vi
    2151769762U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx10
    2151769762U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    2151769762U,	// BUFFER_STORE_FORMAT_X_IDXEN_vi
    2151769762U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx10
    2151769762U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    2151769762U,	// BUFFER_STORE_FORMAT_X_OFFEN_vi
    2158061218U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx10
    2158061218U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    2158061218U,	// BUFFER_STORE_FORMAT_X_OFFSET_vi
    4281795U,	// BUFFER_STORE_LDS_DWORD_vi
    2151769300U,	// BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7
    2151769300U,	// BUFFER_STORE_SHORT_BOTHEN_gfx10
    2151769300U,	// BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7
    2151769300U,	// BUFFER_STORE_SHORT_BOTHEN_vi
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_vi
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10
    2151766491U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_vi
    2158057947U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_gfx10
    2158057947U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_vi
    2151769300U,	// BUFFER_STORE_SHORT_IDXEN_gfx10
    2151769300U,	// BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7
    2151769300U,	// BUFFER_STORE_SHORT_IDXEN_vi
    2151769300U,	// BUFFER_STORE_SHORT_OFFEN_gfx10
    2151769300U,	// BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7
    2151769300U,	// BUFFER_STORE_SHORT_OFFEN_vi
    2158060756U,	// BUFFER_STORE_SHORT_OFFSET_gfx10
    2158060756U,	// BUFFER_STORE_SHORT_OFFSET_gfx6_gfx7
    2158060756U,	// BUFFER_STORE_SHORT_OFFSET_vi
    33307U,	// BUFFER_WBINVL1_SC_gfx6
    33399U,	// BUFFER_WBINVL1_VOL_gfx7
    33399U,	// BUFFER_WBINVL1_VOL_vi
    27171U,	// BUFFER_WBINVL1_gfx6_gfx7
    27171U,	// BUFFER_WBINVL1_vi
    4269599U,	// DS_ADD_F32_gfx10
    4269599U,	// DS_ADD_F32_vi
    2151753354U,	// DS_ADD_RTN_F32_gfx10
    2151753354U,	// DS_ADD_RTN_F32_vi
    2151754774U,	// DS_ADD_RTN_U32_gfx10
    2151754774U,	// DS_ADD_RTN_U32_gfx6_gfx7
    2151754774U,	// DS_ADD_RTN_U32_vi
    2151760338U,	// DS_ADD_RTN_U64_gfx10
    2151760338U,	// DS_ADD_RTN_U64_gfx6_gfx7
    2151760338U,	// DS_ADD_RTN_U64_vi
    348202226U,	// DS_ADD_SRC2_F32_gfx10
    348202226U,	// DS_ADD_SRC2_F32_vi
    348203501U,	// DS_ADD_SRC2_U32_gfx10
    348203501U,	// DS_ADD_SRC2_U32_gfx6_gfx7
    348203501U,	// DS_ADD_SRC2_U32_vi
    348209404U,	// DS_ADD_SRC2_U64_gfx10
    348209404U,	// DS_ADD_SRC2_U64_gfx6_gfx7
    348209404U,	// DS_ADD_SRC2_U64_vi
    4270884U,	// DS_ADD_U32_gfx10
    4270884U,	// DS_ADD_U32_gfx6_gfx7
    4270884U,	// DS_ADD_U32_vi
    4276576U,	// DS_ADD_U64_gfx10
    4276576U,	// DS_ADD_U64_gfx6_gfx7
    4276576U,	// DS_ADD_U64_vi
    4263552U,	// DS_AND_B32_gfx10
    4263552U,	// DS_AND_B32_gfx6_gfx7
    4263552U,	// DS_AND_B32_vi
    4273659U,	// DS_AND_B64_gfx10
    4273659U,	// DS_AND_B64_gfx6_gfx7
    4273659U,	// DS_AND_B64_vi
    2151747550U,	// DS_AND_RTN_B32_gfx10
    2151747550U,	// DS_AND_RTN_B32_gfx6_gfx7
    2151747550U,	// DS_AND_RTN_B32_vi
    2151757516U,	// DS_AND_RTN_B64_gfx10
    2151757516U,	// DS_AND_RTN_B64_gfx6_gfx7
    2151757516U,	// DS_AND_RTN_B64_vi
    348195900U,	// DS_AND_SRC2_B32_gfx10
    348195900U,	// DS_AND_SRC2_B32_gfx6_gfx7
    348195900U,	// DS_AND_SRC2_B32_vi
    348206112U,	// DS_AND_SRC2_B64_gfx10
    348206112U,	// DS_AND_SRC2_B64_gfx6_gfx7
    348206112U,	// DS_AND_SRC2_B64_vi
    348214488U,	// DS_APPEND_gfx10
    348214488U,	// DS_APPEND_gfx6_gfx7
    348214488U,	// DS_APPEND_vi
    2151747345U,	// DS_BPERMUTE_B32_gfx10
    2151747345U,	// DS_BPERMUTE_B32_vi
    2151747839U,	// DS_CMPST_B32_gfx10
    2151747839U,	// DS_CMPST_B32_gfx6_gfx7
    2151747839U,	// DS_CMPST_B32_vi
    2151757743U,	// DS_CMPST_B64_gfx10
    2151757743U,	// DS_CMPST_B64_gfx6_gfx7
    2151757743U,	// DS_CMPST_B64_vi
    2151753480U,	// DS_CMPST_F32_gfx10
    2151753480U,	// DS_CMPST_F32_gfx6_gfx7
    2151753480U,	// DS_CMPST_F32_vi
    2151759861U,	// DS_CMPST_F64_gfx10
    2151759861U,	// DS_CMPST_F64_gfx6_gfx7
    2151759861U,	// DS_CMPST_F64_vi
    2151747651U,	// DS_CMPST_RTN_B32_gfx10
    2151747651U,	// DS_CMPST_RTN_B32_gfx6_gfx7
    2151747651U,	// DS_CMPST_RTN_B32_vi
    2151757600U,	// DS_CMPST_RTN_B64_gfx10
    2151757600U,	// DS_CMPST_RTN_B64_gfx6_gfx7
    2151757600U,	// DS_CMPST_RTN_B64_vi
    2151753386U,	// DS_CMPST_RTN_F32_gfx10
    2151753386U,	// DS_CMPST_RTN_F32_gfx6_gfx7
    2151753386U,	// DS_CMPST_RTN_F32_vi
    2151759763U,	// DS_CMPST_RTN_F64_gfx10
    2151759763U,	// DS_CMPST_RTN_F64_gfx6_gfx7
    2151759763U,	// DS_CMPST_RTN_F64_vi
    2151757449U,	// DS_CONDXCHG32_RTN_B64_gfx10
    2151757449U,	// DS_CONDXCHG32_RTN_B64_gfx7
    2151757449U,	// DS_CONDXCHG32_RTN_B64_vi
    348214862U,	// DS_CONSUME_gfx10
    348214862U,	// DS_CONSUME_gfx6_gfx7
    348214862U,	// DS_CONSUME_vi
    2151754742U,	// DS_DEC_RTN_U32_gfx10
    2151754742U,	// DS_DEC_RTN_U32_gfx6_gfx7
    2151754742U,	// DS_DEC_RTN_U32_vi
    2151760306U,	// DS_DEC_RTN_U64_gfx10
    2151760306U,	// DS_DEC_RTN_U64_gfx6_gfx7
    2151760306U,	// DS_DEC_RTN_U64_vi
    348203467U,	// DS_DEC_SRC2_U32_gfx10
    348203467U,	// DS_DEC_SRC2_U32_gfx6_gfx7
    348203467U,	// DS_DEC_SRC2_U32_vi
    348209370U,	// DS_DEC_SRC2_U64_gfx10
    348209370U,	// DS_DEC_SRC2_U64_gfx6_gfx7
    348209370U,	// DS_DEC_SRC2_U64_vi
    4270754U,	// DS_DEC_U32_gfx10
    4270754U,	// DS_DEC_U32_gfx6_gfx7
    4270754U,	// DS_DEC_U32_vi
    4276552U,	// DS_DEC_U64_gfx10
    4276552U,	// DS_DEC_U64_gfx6_gfx7
    4276552U,	// DS_DEC_U64_vi
    415326963U,	// DS_GWS_BARRIER_gfx10
    415326963U,	// DS_GWS_BARRIER_gfx6_gfx7
    415326963U,	// DS_GWS_BARRIER_vi
    415327264U,	// DS_GWS_INIT_gfx10
    415327264U,	// DS_GWS_INIT_gfx6_gfx7
    415327264U,	// DS_GWS_INIT_vi
    415326927U,	// DS_GWS_SEMA_BR_gfx10
    415326927U,	// DS_GWS_SEMA_BR_gfx6_gfx7
    415326927U,	// DS_GWS_SEMA_BR_vi
    361149U,	// DS_GWS_SEMA_P_gfx10
    361149U,	// DS_GWS_SEMA_P_gfx6_gfx7
    361149U,	// DS_GWS_SEMA_P_vi
    361041U,	// DS_GWS_SEMA_RELEASE_ALL_gfx10
    361041U,	// DS_GWS_SEMA_RELEASE_ALL_gfx7
    361041U,	// DS_GWS_SEMA_RELEASE_ALL_vi
    361204U,	// DS_GWS_SEMA_V_gfx10
    361204U,	// DS_GWS_SEMA_V_gfx6_gfx7
    361204U,	// DS_GWS_SEMA_V_vi
    2151754758U,	// DS_INC_RTN_U32_gfx10
    2151754758U,	// DS_INC_RTN_U32_gfx6_gfx7
    2151754758U,	// DS_INC_RTN_U32_vi
    2151760322U,	// DS_INC_RTN_U64_gfx10
    2151760322U,	// DS_INC_RTN_U64_gfx6_gfx7
    2151760322U,	// DS_INC_RTN_U64_vi
    348203484U,	// DS_INC_SRC2_U32_gfx10
    348203484U,	// DS_INC_SRC2_U32_gfx6_gfx7
    348203484U,	// DS_INC_SRC2_U32_vi
    348209387U,	// DS_INC_SRC2_U64_gfx10
    348209387U,	// DS_INC_SRC2_U64_gfx6_gfx7
    348209387U,	// DS_INC_SRC2_U64_vi
    4270766U,	// DS_INC_U32_gfx10
    4270766U,	// DS_INC_U32_gfx6_gfx7
    4270766U,	// DS_INC_U32_vi
    4276564U,	// DS_INC_U64_gfx10
    4276564U,	// DS_INC_U64_gfx6_gfx7
    4276564U,	// DS_INC_U64_vi
    4269846U,	// DS_MAX_F32_gfx10
    4269846U,	// DS_MAX_F32_gfx6_gfx7
    4269846U,	// DS_MAX_F32_vi
    4276227U,	// DS_MAX_F64_gfx10
    4276227U,	// DS_MAX_F64_gfx6_gfx7
    4276227U,	// DS_MAX_F64_vi
    4270492U,	// DS_MAX_I32_gfx10
    4270492U,	// DS_MAX_I32_gfx6_gfx7
    4270492U,	// DS_MAX_I32_vi
    4276395U,	// DS_MAX_I64_gfx10
    4276395U,	// DS_MAX_I64_gfx6_gfx7
    4276395U,	// DS_MAX_I64_vi
    2151753404U,	// DS_MAX_RTN_F32_gfx10
    2151753404U,	// DS_MAX_RTN_F32_gfx6_gfx7
    2151753404U,	// DS_MAX_RTN_F32_vi
    2151759781U,	// DS_MAX_RTN_F64_gfx10
    2151759781U,	// DS_MAX_RTN_F64_gfx6_gfx7
    2151759781U,	// DS_MAX_RTN_F64_vi
    2151753987U,	// DS_MAX_RTN_I32_gfx10
    2151753987U,	// DS_MAX_RTN_I32_gfx6_gfx7
    2151753987U,	// DS_MAX_RTN_I32_vi
    2151759988U,	// DS_MAX_RTN_I64_gfx10
    2151759988U,	// DS_MAX_RTN_I64_gfx6_gfx7
    2151759988U,	// DS_MAX_RTN_I64_vi
    2151754806U,	// DS_MAX_RTN_U32_gfx10
    2151754806U,	// DS_MAX_RTN_U32_gfx6_gfx7
    2151754806U,	// DS_MAX_RTN_U32_vi
    2151760370U,	// DS_MAX_RTN_U64_gfx10
    2151760370U,	// DS_MAX_RTN_U64_gfx6_gfx7
    2151760370U,	// DS_MAX_RTN_U64_vi
    348202260U,	// DS_MAX_SRC2_F32_gfx10
    348202260U,	// DS_MAX_SRC2_F32_gfx6_gfx7
    348202260U,	// DS_MAX_SRC2_F32_vi
    348208937U,	// DS_MAX_SRC2_F64_gfx10
    348208937U,	// DS_MAX_SRC2_F64_gfx6_gfx7
    348208937U,	// DS_MAX_SRC2_F64_vi
    348202869U,	// DS_MAX_SRC2_I32_gfx10
    348202869U,	// DS_MAX_SRC2_I32_gfx6_gfx7
    348202869U,	// DS_MAX_SRC2_I32_vi
    348209212U,	// DS_MAX_SRC2_I64_gfx10
    348209212U,	// DS_MAX_SRC2_I64_gfx6_gfx7
    348209212U,	// DS_MAX_SRC2_I64_vi
    348203535U,	// DS_MAX_SRC2_U32_gfx10
    348203535U,	// DS_MAX_SRC2_U32_gfx6_gfx7
    348203535U,	// DS_MAX_SRC2_U32_vi
    348209438U,	// DS_MAX_SRC2_U64_gfx10
    348209438U,	// DS_MAX_SRC2_U64_gfx6_gfx7
    348209438U,	// DS_MAX_SRC2_U64_vi
    4271275U,	// DS_MAX_U32_gfx10
    4271275U,	// DS_MAX_U32_gfx6_gfx7
    4271275U,	// DS_MAX_U32_vi
    4276752U,	// DS_MAX_U64_gfx10
    4276752U,	// DS_MAX_U64_gfx6_gfx7
    4276752U,	// DS_MAX_U64_vi
    4269694U,	// DS_MIN_F32_gfx10
    4269694U,	// DS_MIN_F32_gfx6_gfx7
    4269694U,	// DS_MIN_F32_vi
    4276076U,	// DS_MIN_F64_gfx10
    4276076U,	// DS_MIN_F64_gfx6_gfx7
    4276076U,	// DS_MIN_F64_vi
    4270311U,	// DS_MIN_I32_gfx10
    4270311U,	// DS_MIN_I32_gfx6_gfx7
    4270311U,	// DS_MIN_I32_vi
    4276312U,	// DS_MIN_I64_gfx10
    4276312U,	// DS_MIN_I64_gfx6_gfx7
    4276312U,	// DS_MIN_I64_vi
    2151753370U,	// DS_MIN_RTN_F32_gfx10
    2151753370U,	// DS_MIN_RTN_F32_gfx6_gfx7
    2151753370U,	// DS_MIN_RTN_F32_vi
    2151759747U,	// DS_MIN_RTN_F64_gfx10
    2151759747U,	// DS_MIN_RTN_F64_gfx6_gfx7
    2151759747U,	// DS_MIN_RTN_F64_vi
    2151753971U,	// DS_MIN_RTN_I32_gfx10
    2151753971U,	// DS_MIN_RTN_I32_gfx6_gfx7
    2151753971U,	// DS_MIN_RTN_I32_vi
    2151759972U,	// DS_MIN_RTN_I64_gfx10
    2151759972U,	// DS_MIN_RTN_I64_gfx6_gfx7
    2151759972U,	// DS_MIN_RTN_I64_vi
    2151754790U,	// DS_MIN_RTN_U32_gfx10
    2151754790U,	// DS_MIN_RTN_U32_gfx6_gfx7
    2151754790U,	// DS_MIN_RTN_U32_vi
    2151760354U,	// DS_MIN_RTN_U64_gfx10
    2151760354U,	// DS_MIN_RTN_U64_gfx6_gfx7
    2151760354U,	// DS_MIN_RTN_U64_vi
    348202243U,	// DS_MIN_SRC2_F32_gfx10
    348202243U,	// DS_MIN_SRC2_F32_gfx6_gfx7
    348202243U,	// DS_MIN_SRC2_F32_vi
    348208920U,	// DS_MIN_SRC2_F64_gfx10
    348208920U,	// DS_MIN_SRC2_F64_gfx6_gfx7
    348208920U,	// DS_MIN_SRC2_F64_vi
    348202852U,	// DS_MIN_SRC2_I32_gfx10
    348202852U,	// DS_MIN_SRC2_I32_gfx6_gfx7
    348202852U,	// DS_MIN_SRC2_I32_vi
    348209195U,	// DS_MIN_SRC2_I64_gfx10
    348209195U,	// DS_MIN_SRC2_I64_gfx6_gfx7
    348209195U,	// DS_MIN_SRC2_I64_vi
    348203518U,	// DS_MIN_SRC2_U32_gfx10
    348203518U,	// DS_MIN_SRC2_U32_gfx6_gfx7
    348203518U,	// DS_MIN_SRC2_U32_vi
    348209421U,	// DS_MIN_SRC2_U64_gfx10
    348209421U,	// DS_MIN_SRC2_U64_gfx6_gfx7
    348209421U,	// DS_MIN_SRC2_U64_vi
    4271049U,	// DS_MIN_U32_gfx10
    4271049U,	// DS_MIN_U32_gfx6_gfx7
    4271049U,	// DS_MIN_U32_vi
    4276613U,	// DS_MIN_U64_gfx10
    4276613U,	// DS_MIN_U64_gfx6_gfx7
    4276613U,	// DS_MIN_U64_vi
    2151747733U,	// DS_MSKOR_B32_gfx10
    2151747733U,	// DS_MSKOR_B32_gfx6_gfx7
    2151747733U,	// DS_MSKOR_B32_vi
    2151757653U,	// DS_MSKOR_B64_gfx10
    2151757653U,	// DS_MSKOR_B64_gfx6_gfx7
    2151757653U,	// DS_MSKOR_B64_vi
    2151747617U,	// DS_MSKOR_RTN_B32_gfx10
    2151747617U,	// DS_MSKOR_RTN_B32_gfx6_gfx7
    2151747617U,	// DS_MSKOR_RTN_B32_vi
    2151757566U,	// DS_MSKOR_RTN_B64_gfx10
    2151757566U,	// DS_MSKOR_RTN_B64_gfx6_gfx7
    2151757566U,	// DS_MSKOR_RTN_B64_vi
    33493U,	// DS_NOP_gfx10
    33493U,	// DS_NOP_gfx6_gfx7
    33493U,	// DS_NOP_vi
    4285593U,	// DS_ORDERED_COUNT_gfx10
    4285593U,	// DS_ORDERED_COUNT_gfx6_gfx7
    4285593U,	// DS_ORDERED_COUNT_vi
    4264074U,	// DS_OR_B32_gfx10
    4264074U,	// DS_OR_B32_gfx6_gfx7
    4264074U,	// DS_OR_B32_vi
    4273994U,	// DS_OR_B64_gfx10
    4273994U,	// DS_OR_B64_gfx6_gfx7
    4273994U,	// DS_OR_B64_vi
    2151747602U,	// DS_OR_RTN_B32_gfx10
    2151747602U,	// DS_OR_RTN_B32_gfx6_gfx7
    2151747602U,	// DS_OR_RTN_B32_vi
    2151757551U,	// DS_OR_RTN_B64_gfx10
    2151757551U,	// DS_OR_RTN_B64_gfx6_gfx7
    2151757551U,	// DS_OR_RTN_B64_vi
    348195936U,	// DS_OR_SRC2_B32_gfx10
    348195936U,	// DS_OR_SRC2_B32_gfx6_gfx7
    348195936U,	// DS_OR_SRC2_B32_vi
    348206148U,	// DS_OR_SRC2_B64_gfx10
    348206148U,	// DS_OR_SRC2_B64_gfx6_gfx7
    348206148U,	// DS_OR_SRC2_B64_vi
    2151747329U,	// DS_PERMUTE_B32_gfx10
    2151747329U,	// DS_PERMUTE_B32_vi
    2151746790U,	// DS_READ2ST64_B32_gfx10
    2151746790U,	// DS_READ2ST64_B32_gfx6_gfx7
    2151746790U,	// DS_READ2ST64_B32_vi
    2151756955U,	// DS_READ2ST64_B64_gfx10
    2151756955U,	// DS_READ2ST64_B64_gfx6_gfx7
    2151756955U,	// DS_READ2ST64_B64_vi
    2151746689U,	// DS_READ2_B32_gfx10
    2151746689U,	// DS_READ2_B32_gfx6_gfx7
    2151746689U,	// DS_READ2_B32_vi
    2151756901U,	// DS_READ2_B64_gfx10
    2151756901U,	// DS_READ2_B64_gfx6_gfx7
    2151756901U,	// DS_READ2_B64_vi
    348196424U,	// DS_READ_ADDTID_B32_gfx10
    348196424U,	// DS_READ_ADDTID_B32_vi
    4279135U,	// DS_READ_B128_gfx10
    4279135U,	// DS_READ_B128_gfx7
    4279135U,	// DS_READ_B128_vi
    4263483U,	// DS_READ_B32_gfx10
    4263483U,	// DS_READ_B32_gfx6_gfx7
    4263483U,	// DS_READ_B32_vi
    4273631U,	// DS_READ_B64_gfx10
    4273631U,	// DS_READ_B64_gfx6_gfx7
    4273631U,	// DS_READ_B64_vi
    4279108U,	// DS_READ_B96_gfx10
    4279108U,	// DS_READ_B96_gfx7
    4279108U,	// DS_READ_B96_vi
    4278733U,	// DS_READ_I16_gfx10
    4278733U,	// DS_READ_I16_gfx6_gfx7
    4278733U,	// DS_READ_I16_vi
    4282338U,	// DS_READ_I8_D16_HI_gfx10
    4282338U,	// DS_READ_I8_D16_HI_vi
    4277144U,	// DS_READ_I8_D16_gfx10
    4277144U,	// DS_READ_I8_D16_vi
    4279316U,	// DS_READ_I8_gfx10
    4279316U,	// DS_READ_I8_gfx6_gfx7
    4279316U,	// DS_READ_I8_vi
    4282298U,	// DS_READ_U16_D16_HI_gfx10
    4282298U,	// DS_READ_U16_D16_HI_vi
    4277127U,	// DS_READ_U16_D16_gfx10
    4277127U,	// DS_READ_U16_D16_vi
    4278941U,	// DS_READ_U16_gfx10
    4278941U,	// DS_READ_U16_gfx6_gfx7
    4278941U,	// DS_READ_U16_vi
    4282357U,	// DS_READ_U8_D16_HI_gfx10
    4282357U,	// DS_READ_U8_D16_HI_vi
    4277160U,	// DS_READ_U8_D16_gfx10
    4277160U,	// DS_READ_U8_D16_vi
    4279396U,	// DS_READ_U8_gfx10
    4279396U,	// DS_READ_U8_gfx6_gfx7
    4279396U,	// DS_READ_U8_vi
    2151754725U,	// DS_RSUB_RTN_U32_gfx10
    2151754725U,	// DS_RSUB_RTN_U32_gfx6_gfx7
    2151754725U,	// DS_RSUB_RTN_U32_vi
    2151760289U,	// DS_RSUB_RTN_U64_gfx10
    2151760289U,	// DS_RSUB_RTN_U64_gfx6_gfx7
    2151760289U,	// DS_RSUB_RTN_U64_vi
    348203449U,	// DS_RSUB_SRC2_U32_gfx10
    348203449U,	// DS_RSUB_SRC2_U32_gfx6_gfx7
    348203449U,	// DS_RSUB_SRC2_U32_vi
    348209352U,	// DS_RSUB_SRC2_U64_gfx10
    348209352U,	// DS_RSUB_SRC2_U64_gfx6_gfx7
    348209352U,	// DS_RSUB_SRC2_U64_vi
    4270729U,	// DS_RSUB_U32_gfx10
    4270729U,	// DS_RSUB_U32_gfx6_gfx7
    4270729U,	// DS_RSUB_U32_vi
    4276539U,	// DS_RSUB_U64_gfx10
    4276539U,	// DS_RSUB_U64_gfx6_gfx7
    4276539U,	// DS_RSUB_U64_vi
    2151754709U,	// DS_SUB_RTN_U32_gfx10
    2151754709U,	// DS_SUB_RTN_U32_gfx6_gfx7
    2151754709U,	// DS_SUB_RTN_U32_vi
    2151760273U,	// DS_SUB_RTN_U64_gfx10
    2151760273U,	// DS_SUB_RTN_U64_gfx6_gfx7
    2151760273U,	// DS_SUB_RTN_U64_vi
    348203432U,	// DS_SUB_SRC2_U32_gfx10
    348203432U,	// DS_SUB_SRC2_U32_gfx6_gfx7
    348203432U,	// DS_SUB_SRC2_U32_vi
    348209335U,	// DS_SUB_SRC2_U64_gfx10
    348209335U,	// DS_SUB_SRC2_U64_gfx6_gfx7
    348209335U,	// DS_SUB_SRC2_U64_vi
    4270717U,	// DS_SUB_U32_gfx10
    4270717U,	// DS_SUB_U32_gfx6_gfx7
    4270717U,	// DS_SUB_U32_vi
    4276527U,	// DS_SUB_U64_gfx10
    4276527U,	// DS_SUB_U64_gfx6_gfx7
    4276527U,	// DS_SUB_U64_vi
    4263576U,	// DS_SWIZZLE_B32_gfx10
    4263576U,	// DS_SWIZZLE_B32_gfx6_gfx7
    4263576U,	// DS_SWIZZLE_B32_vi
    2151747585U,	// DS_WRAP_RTN_B32_gfx10
    2151747585U,	// DS_WRAP_RTN_B32_gfx7
    2151747585U,	// DS_WRAP_RTN_B32_vi
    2151746808U,	// DS_WRITE2ST64_B32_gfx10
    2151746808U,	// DS_WRITE2ST64_B32_gfx6_gfx7
    2151746808U,	// DS_WRITE2ST64_B32_vi
    2151756973U,	// DS_WRITE2ST64_B64_gfx10
    2151756973U,	// DS_WRITE2ST64_B64_gfx6_gfx7
    2151756973U,	// DS_WRITE2ST64_B64_vi
    2151746703U,	// DS_WRITE2_B32_gfx10
    2151746703U,	// DS_WRITE2_B32_gfx6_gfx7
    2151746703U,	// DS_WRITE2_B32_vi
    2151756915U,	// DS_WRITE2_B64_gfx10
    2151756915U,	// DS_WRITE2_B64_gfx6_gfx7
    2151756915U,	// DS_WRITE2_B64_vi
    348196444U,	// DS_WRITE_ADDTID_B32_gfx10
    348196444U,	// DS_WRITE_ADDTID_B32_vi
    4279149U,	// DS_WRITE_B128_gfx10
    4279149U,	// DS_WRITE_B128_gfx7
    4279149U,	// DS_WRITE_B128_vi
    4282277U,	// DS_WRITE_B16_D16_HI_gfx10
    4282277U,	// DS_WRITE_B16_D16_HI_vi
    4277077U,	// DS_WRITE_B16_gfx10
    4277077U,	// DS_WRITE_B16_gfx6_gfx7
    4277077U,	// DS_WRITE_B16_vi
    4263667U,	// DS_WRITE_B32_gfx10
    4263667U,	// DS_WRITE_B32_gfx6_gfx7
    4263667U,	// DS_WRITE_B32_vi
    4273713U,	// DS_WRITE_B64_gfx10
    4273713U,	// DS_WRITE_B64_gfx6_gfx7
    4273713U,	// DS_WRITE_B64_vi
    4282318U,	// DS_WRITE_B8_D16_HI_gfx10
    4282318U,	// DS_WRITE_B8_D16_HI_vi
    4279164U,	// DS_WRITE_B8_gfx10
    4279164U,	// DS_WRITE_B8_gfx6_gfx7
    4279164U,	// DS_WRITE_B8_vi
    4279121U,	// DS_WRITE_B96_gfx10
    4279121U,	// DS_WRITE_B96_gfx7
    4279121U,	// DS_WRITE_B96_vi
    348195917U,	// DS_WRITE_SRC2_B32_gfx10
    348195917U,	// DS_WRITE_SRC2_B32_gfx6_gfx7
    348195917U,	// DS_WRITE_SRC2_B32_vi
    348206129U,	// DS_WRITE_SRC2_B64_gfx10
    348206129U,	// DS_WRITE_SRC2_B64_gfx6_gfx7
    348206129U,	// DS_WRITE_SRC2_B64_vi
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_gfx10
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_vi
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_gfx10
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_gfx6_gfx7
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_vi
    2151747506U,	// DS_WRXCHG2_RTN_B32_gfx10
    2151747506U,	// DS_WRXCHG2_RTN_B32_gfx6_gfx7
    2151747506U,	// DS_WRXCHG2_RTN_B32_vi
    2151757472U,	// DS_WRXCHG2_RTN_B64_gfx10
    2151757472U,	// DS_WRXCHG2_RTN_B64_gfx6_gfx7
    2151757472U,	// DS_WRXCHG2_RTN_B64_vi
    2151747566U,	// DS_WRXCHG_RTN_B32_gfx10
    2151747566U,	// DS_WRXCHG_RTN_B32_gfx6_gfx7
    2151747566U,	// DS_WRXCHG_RTN_B32_vi
    2151757532U,	// DS_WRXCHG_RTN_B64_gfx10
    2151757532U,	// DS_WRXCHG_RTN_B64_gfx6_gfx7
    2151757532U,	// DS_WRXCHG_RTN_B64_vi
    4264122U,	// DS_XOR_B32_gfx10
    4264122U,	// DS_XOR_B32_gfx6_gfx7
    4264122U,	// DS_XOR_B32_vi
    4274042U,	// DS_XOR_B64_gfx10
    4274042U,	// DS_XOR_B64_gfx6_gfx7
    4274042U,	// DS_XOR_B64_vi
    2151747635U,	// DS_XOR_RTN_B32_gfx10
    2151747635U,	// DS_XOR_RTN_B32_gfx6_gfx7
    2151747635U,	// DS_XOR_RTN_B32_vi
    2151757584U,	// DS_XOR_RTN_B64_gfx10
    2151757584U,	// DS_XOR_RTN_B64_gfx6_gfx7
    2151757584U,	// DS_XOR_RTN_B64_vi
    348195952U,	// DS_XOR_SRC2_B32_gfx10
    348195952U,	// DS_XOR_SRC2_B32_gfx6_gfx7
    348195952U,	// DS_XOR_SRC2_B32_vi
    348206164U,	// DS_XOR_SRC2_B64_gfx10
    348206164U,	// DS_XOR_SRC2_B64_gfx6_gfx7
    348206164U,	// DS_XOR_SRC2_B64_vi
    15106800U,	// EXP_DONE_gfx10
    15106800U,	// EXP_DONE_si
    15106800U,	// EXP_DONE_vi
    17203952U,	// EXP_gfx10
    17203952U,	// EXP_si
    17203952U,	// EXP_vi
    2151764999U,	// FLAT_ATOMIC_ADD_RTN_ci
    2151764999U,	// FLAT_ATOMIC_ADD_RTN_gfx10
    2151764999U,	// FLAT_ATOMIC_ADD_RTN_vi
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_ci
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_gfx10
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_vi
    2151755247U,	// FLAT_ATOMIC_ADD_X2_ci
    2151755247U,	// FLAT_ATOMIC_ADD_X2_gfx10
    2151755247U,	// FLAT_ATOMIC_ADD_X2_vi
    2151764999U,	// FLAT_ATOMIC_ADD_ci
    2151764999U,	// FLAT_ATOMIC_ADD_gfx10
    2151764999U,	// FLAT_ATOMIC_ADD_vi
    2151765157U,	// FLAT_ATOMIC_AND_RTN_ci
    2151765157U,	// FLAT_ATOMIC_AND_RTN_gfx10
    2151765157U,	// FLAT_ATOMIC_AND_RTN_vi
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_ci
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_gfx10
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_vi
    2151755330U,	// FLAT_ATOMIC_AND_X2_ci
    2151755330U,	// FLAT_ATOMIC_AND_X2_gfx10
    2151755330U,	// FLAT_ATOMIC_AND_X2_vi
    2151765157U,	// FLAT_ATOMIC_AND_ci
    2151765157U,	// FLAT_ATOMIC_AND_gfx10
    2151765157U,	// FLAT_ATOMIC_AND_vi
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_RTN_ci
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_RTN_gfx10
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_RTN_vi
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_ci
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_gfx10
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_vi
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_ci
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_gfx10
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_vi
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_ci
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_gfx10
    2151768269U,	// FLAT_ATOMIC_CMPSWAP_vi
    2151764722U,	// FLAT_ATOMIC_DEC_RTN_ci
    2151764722U,	// FLAT_ATOMIC_DEC_RTN_gfx10
    2151764722U,	// FLAT_ATOMIC_DEC_RTN_vi
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_ci
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_gfx10
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_vi
    2151755081U,	// FLAT_ATOMIC_DEC_X2_ci
    2151755081U,	// FLAT_ATOMIC_DEC_X2_gfx10
    2151755081U,	// FLAT_ATOMIC_DEC_X2_vi
    2151764722U,	// FLAT_ATOMIC_DEC_ci
    2151764722U,	// FLAT_ATOMIC_DEC_gfx10
    2151764722U,	// FLAT_ATOMIC_DEC_vi
    2151768338U,	// FLAT_ATOMIC_FCMPSWAP_RTN_ci
    2151768338U,	// FLAT_ATOMIC_FCMPSWAP_RTN_gfx10
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_ci
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_ci
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_gfx10
    2151768338U,	// FLAT_ATOMIC_FCMPSWAP_ci
    2151768338U,	// FLAT_ATOMIC_FCMPSWAP_gfx10
    2151769825U,	// FLAT_ATOMIC_FMAX_RTN_ci
    2151769825U,	// FLAT_ATOMIC_FMAX_RTN_gfx10
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_RTN_ci
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_RTN_gfx10
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_ci
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_gfx10
    2151769825U,	// FLAT_ATOMIC_FMAX_ci
    2151769825U,	// FLAT_ATOMIC_FMAX_gfx10
    2151767130U,	// FLAT_ATOMIC_FMIN_RTN_ci
    2151767130U,	// FLAT_ATOMIC_FMIN_RTN_gfx10
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_RTN_ci
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_RTN_gfx10
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_ci
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_gfx10
    2151767130U,	// FLAT_ATOMIC_FMIN_ci
    2151767130U,	// FLAT_ATOMIC_FMIN_gfx10
    2151764811U,	// FLAT_ATOMIC_INC_RTN_ci
    2151764811U,	// FLAT_ATOMIC_INC_RTN_gfx10
    2151764811U,	// FLAT_ATOMIC_INC_RTN_vi
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_ci
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_gfx10
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_vi
    2151755164U,	// FLAT_ATOMIC_INC_X2_ci
    2151755164U,	// FLAT_ATOMIC_INC_X2_gfx10
    2151755164U,	// FLAT_ATOMIC_INC_X2_vi
    2151764811U,	// FLAT_ATOMIC_INC_ci
    2151764811U,	// FLAT_ATOMIC_INC_gfx10
    2151764811U,	// FLAT_ATOMIC_INC_vi
    2151768978U,	// FLAT_ATOMIC_OR_RTN_ci
    2151768978U,	// FLAT_ATOMIC_OR_RTN_gfx10
    2151768978U,	// FLAT_ATOMIC_OR_RTN_vi
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_ci
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_gfx10
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_vi
    2151755937U,	// FLAT_ATOMIC_OR_X2_ci
    2151755937U,	// FLAT_ATOMIC_OR_X2_gfx10
    2151755937U,	// FLAT_ATOMIC_OR_X2_vi
    2151768978U,	// FLAT_ATOMIC_OR_ci
    2151768978U,	// FLAT_ATOMIC_OR_gfx10
    2151768978U,	// FLAT_ATOMIC_OR_vi
    2151769919U,	// FLAT_ATOMIC_SMAX_RTN_ci
    2151769919U,	// FLAT_ATOMIC_SMAX_RTN_gfx10
    2151769919U,	// FLAT_ATOMIC_SMAX_RTN_vi
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_ci
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_gfx10
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_vi
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_ci
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_gfx10
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_vi
    2151769919U,	// FLAT_ATOMIC_SMAX_ci
    2151769919U,	// FLAT_ATOMIC_SMAX_gfx10
    2151769919U,	// FLAT_ATOMIC_SMAX_vi
    2151767224U,	// FLAT_ATOMIC_SMIN_RTN_ci
    2151767224U,	// FLAT_ATOMIC_SMIN_RTN_gfx10
    2151767224U,	// FLAT_ATOMIC_SMIN_RTN_vi
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_ci
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_gfx10
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_vi
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_ci
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_gfx10
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_vi
    2151767224U,	// FLAT_ATOMIC_SMIN_ci
    2151767224U,	// FLAT_ATOMIC_SMIN_gfx10
    2151767224U,	// FLAT_ATOMIC_SMIN_vi
    2151764560U,	// FLAT_ATOMIC_SUB_RTN_ci
    2151764560U,	// FLAT_ATOMIC_SUB_RTN_gfx10
    2151764560U,	// FLAT_ATOMIC_SUB_RTN_vi
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_ci
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_gfx10
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_vi
    2151754998U,	// FLAT_ATOMIC_SUB_X2_ci
    2151754998U,	// FLAT_ATOMIC_SUB_X2_gfx10
    2151754998U,	// FLAT_ATOMIC_SUB_X2_vi
    2151764560U,	// FLAT_ATOMIC_SUB_ci
    2151764560U,	// FLAT_ATOMIC_SUB_gfx10
    2151764560U,	// FLAT_ATOMIC_SUB_vi
    2151768163U,	// FLAT_ATOMIC_SWAP_RTN_ci
    2151768163U,	// FLAT_ATOMIC_SWAP_RTN_gfx10
    2151768163U,	// FLAT_ATOMIC_SWAP_RTN_vi
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_ci
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_gfx10
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_vi
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_ci
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_gfx10
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_vi
    2151768163U,	// FLAT_ATOMIC_SWAP_ci
    2151768163U,	// FLAT_ATOMIC_SWAP_gfx10
    2151768163U,	// FLAT_ATOMIC_SWAP_vi
    2151770013U,	// FLAT_ATOMIC_UMAX_RTN_ci
    2151770013U,	// FLAT_ATOMIC_UMAX_RTN_gfx10
    2151770013U,	// FLAT_ATOMIC_UMAX_RTN_vi
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_ci
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_gfx10
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_vi
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_ci
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_gfx10
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_vi
    2151770013U,	// FLAT_ATOMIC_UMAX_ci
    2151770013U,	// FLAT_ATOMIC_UMAX_gfx10
    2151770013U,	// FLAT_ATOMIC_UMAX_vi
    2151767318U,	// FLAT_ATOMIC_UMIN_RTN_ci
    2151767318U,	// FLAT_ATOMIC_UMIN_RTN_gfx10
    2151767318U,	// FLAT_ATOMIC_UMIN_RTN_vi
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_ci
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_gfx10
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_vi
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_ci
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_gfx10
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_vi
    2151767318U,	// FLAT_ATOMIC_UMIN_ci
    2151767318U,	// FLAT_ATOMIC_UMIN_gfx10
    2151767318U,	// FLAT_ATOMIC_UMIN_vi
    2151769066U,	// FLAT_ATOMIC_XOR_RTN_ci
    2151769066U,	// FLAT_ATOMIC_XOR_RTN_gfx10
    2151769066U,	// FLAT_ATOMIC_XOR_RTN_vi
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_ci
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_gfx10
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_vi
    2151756019U,	// FLAT_ATOMIC_XOR_X2_ci
    2151756019U,	// FLAT_ATOMIC_XOR_X2_gfx10
    2151756019U,	// FLAT_ATOMIC_XOR_X2_vi
    2151769066U,	// FLAT_ATOMIC_XOR_ci
    2151769066U,	// FLAT_ATOMIC_XOR_gfx10
    2151769066U,	// FLAT_ATOMIC_XOR_vi
    2151756364U,	// FLAT_LOAD_DWORDX2_ci
    2151756364U,	// FLAT_LOAD_DWORDX2_gfx10
    2151756364U,	// FLAT_LOAD_DWORDX2_vi
    2151756555U,	// FLAT_LOAD_DWORDX3_ci
    2151756555U,	// FLAT_LOAD_DWORDX3_gfx10
    2151756555U,	// FLAT_LOAD_DWORDX3_vi
    2151760541U,	// FLAT_LOAD_DWORDX4_ci
    2151760541U,	// FLAT_LOAD_DWORDX4_gfx10
    2151760541U,	// FLAT_LOAD_DWORDX4_vi
    2151765328U,	// FLAT_LOAD_DWORD_ci
    2151765328U,	// FLAT_LOAD_DWORD_gfx10
    2151765328U,	// FLAT_LOAD_DWORD_vi
    2151766206U,	// FLAT_LOAD_SBYTE_D16_HI_gfx10
    2151766206U,	// FLAT_LOAD_SBYTE_D16_HI_vi
    2151760894U,	// FLAT_LOAD_SBYTE_D16_gfx10
    2151760894U,	// FLAT_LOAD_SBYTE_D16_vi
    2151765776U,	// FLAT_LOAD_SBYTE_ci
    2151765776U,	// FLAT_LOAD_SBYTE_gfx10
    2151765776U,	// FLAT_LOAD_SBYTE_vi
    2151766412U,	// FLAT_LOAD_SHORT_D16_HI_gfx10
    2151766412U,	// FLAT_LOAD_SHORT_D16_HI_vi
    2151761076U,	// FLAT_LOAD_SHORT_D16_gfx10
    2151761076U,	// FLAT_LOAD_SHORT_D16_vi
    2151769399U,	// FLAT_LOAD_SSHORT_ci
    2151769399U,	// FLAT_LOAD_SSHORT_gfx10
    2151769399U,	// FLAT_LOAD_SSHORT_vi
    2151766309U,	// FLAT_LOAD_UBYTE_D16_HI_gfx10
    2151766309U,	// FLAT_LOAD_UBYTE_D16_HI_vi
    2151760985U,	// FLAT_LOAD_UBYTE_D16_gfx10
    2151760985U,	// FLAT_LOAD_UBYTE_D16_vi
    2151765851U,	// FLAT_LOAD_UBYTE_ci
    2151765851U,	// FLAT_LOAD_UBYTE_gfx10
    2151765851U,	// FLAT_LOAD_UBYTE_vi
    2151769478U,	// FLAT_LOAD_USHORT_ci
    2151769478U,	// FLAT_LOAD_USHORT_gfx10
    2151769478U,	// FLAT_LOAD_USHORT_vi
    2151766103U,	// FLAT_STORE_BYTE_D16_HI_gfx10
    2151766103U,	// FLAT_STORE_BYTE_D16_HI_vi
    2151765701U,	// FLAT_STORE_BYTE_ci
    2151765701U,	// FLAT_STORE_BYTE_gfx10
    2151765701U,	// FLAT_STORE_BYTE_vi
    2151756471U,	// FLAT_STORE_DWORDX2_ci
    2151756471U,	// FLAT_STORE_DWORDX2_gfx10
    2151756471U,	// FLAT_STORE_DWORDX2_vi
    2151756641U,	// FLAT_STORE_DWORDX3_ci
    2151756641U,	// FLAT_STORE_DWORDX3_gfx10
    2151756641U,	// FLAT_STORE_DWORDX3_vi
    2151760648U,	// FLAT_STORE_DWORDX4_ci
    2151760648U,	// FLAT_STORE_DWORDX4_gfx10
    2151760648U,	// FLAT_STORE_DWORDX4_vi
    2151765425U,	// FLAT_STORE_DWORD_ci
    2151765425U,	// FLAT_STORE_DWORD_gfx10
    2151765425U,	// FLAT_STORE_DWORD_vi
    2151766518U,	// FLAT_STORE_SHORT_D16_HI_gfx10
    2151766518U,	// FLAT_STORE_SHORT_D16_HI_vi
    2151769320U,	// FLAT_STORE_SHORT_ci
    2151769320U,	// FLAT_STORE_SHORT_gfx10
    2151769320U,	// FLAT_STORE_SHORT_vi
    2151753201U,	// GLOBAL_ATOMIC_ADD_F32_SADDR_vi
    4269553U,	// GLOBAL_ATOMIC_ADD_F32_vi
    2151764945U,	// GLOBAL_ATOMIC_ADD_RTN_gfx10
    2151764945U,	// GLOBAL_ATOMIC_ADD_RTN_vi
    2151764945U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10
    2151764945U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_vi
    2151764945U,	// GLOBAL_ATOMIC_ADD_SADDR_gfx10
    2151764945U,	// GLOBAL_ATOMIC_ADD_SADDR_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_RTN_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_RTN_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_vi
    4271536U,	// GLOBAL_ATOMIC_ADD_X2_gfx10
    4271536U,	// GLOBAL_ATOMIC_ADD_X2_vi
    4281297U,	// GLOBAL_ATOMIC_ADD_gfx10
    4281297U,	// GLOBAL_ATOMIC_ADD_vi
    2151765103U,	// GLOBAL_ATOMIC_AND_RTN_gfx10
    2151765103U,	// GLOBAL_ATOMIC_AND_RTN_vi
    2151765103U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_gfx10
    2151765103U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_vi
    2151765103U,	// GLOBAL_ATOMIC_AND_SADDR_gfx10
    2151765103U,	// GLOBAL_ATOMIC_AND_SADDR_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_RTN_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_RTN_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_vi
    4271619U,	// GLOBAL_ATOMIC_AND_X2_gfx10
    4271619U,	// GLOBAL_ATOMIC_AND_X2_vi
    4281455U,	// GLOBAL_ATOMIC_AND_gfx10
    4281455U,	// GLOBAL_ATOMIC_AND_vi
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_gfx10
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_vi
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_gfx10
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_vi
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_gfx10
    2151768203U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_vi
    4272051U,	// GLOBAL_ATOMIC_CMPSWAP_X2_gfx10
    4272051U,	// GLOBAL_ATOMIC_CMPSWAP_X2_vi
    4284555U,	// GLOBAL_ATOMIC_CMPSWAP_gfx10
    4284555U,	// GLOBAL_ATOMIC_CMPSWAP_vi
    2151764577U,	// GLOBAL_ATOMIC_CSUB_RTN_gfx10
    2151764577U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN_gfx10
    2151764668U,	// GLOBAL_ATOMIC_DEC_RTN_gfx10
    2151764668U,	// GLOBAL_ATOMIC_DEC_RTN_vi
    2151764668U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_gfx10
    2151764668U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_vi
    2151764668U,	// GLOBAL_ATOMIC_DEC_SADDR_gfx10
    2151764668U,	// GLOBAL_ATOMIC_DEC_SADDR_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_RTN_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_RTN_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_vi
    4271370U,	// GLOBAL_ATOMIC_DEC_X2_gfx10
    4271370U,	// GLOBAL_ATOMIC_DEC_X2_vi
    4281020U,	// GLOBAL_ATOMIC_DEC_gfx10
    4281020U,	// GLOBAL_ATOMIC_DEC_vi
    2151768290U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN_gfx10
    2151768290U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN_gfx10
    2151768290U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_gfx10
    4272150U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_gfx10
    4284642U,	// GLOBAL_ATOMIC_FCMPSWAP_gfx10
    2151769785U,	// GLOBAL_ATOMIC_FMAX_RTN_gfx10
    2151769785U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN_gfx10
    2151769785U,	// GLOBAL_ATOMIC_FMAX_SADDR_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_RTN_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_gfx10
    4272391U,	// GLOBAL_ATOMIC_FMAX_X2_gfx10
    4286137U,	// GLOBAL_ATOMIC_FMAX_gfx10
    2151767090U,	// GLOBAL_ATOMIC_FMIN_RTN_gfx10
    2151767090U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN_gfx10
    2151767090U,	// GLOBAL_ATOMIC_FMIN_SADDR_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_RTN_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_gfx10
    4271723U,	// GLOBAL_ATOMIC_FMIN_X2_gfx10
    4283442U,	// GLOBAL_ATOMIC_FMIN_gfx10
    2151764757U,	// GLOBAL_ATOMIC_INC_RTN_gfx10
    2151764757U,	// GLOBAL_ATOMIC_INC_RTN_vi
    2151764757U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_gfx10
    2151764757U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_vi
    2151764757U,	// GLOBAL_ATOMIC_INC_SADDR_gfx10
    2151764757U,	// GLOBAL_ATOMIC_INC_SADDR_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_RTN_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_RTN_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_vi
    4271453U,	// GLOBAL_ATOMIC_INC_X2_gfx10
    4271453U,	// GLOBAL_ATOMIC_INC_X2_vi
    4281109U,	// GLOBAL_ATOMIC_INC_gfx10
    4281109U,	// GLOBAL_ATOMIC_INC_vi
    2151768927U,	// GLOBAL_ATOMIC_OR_RTN_gfx10
    2151768927U,	// GLOBAL_ATOMIC_OR_RTN_vi
    2151768927U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_gfx10
    2151768927U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_vi
    2151768927U,	// GLOBAL_ATOMIC_OR_SADDR_gfx10
    2151768927U,	// GLOBAL_ATOMIC_OR_SADDR_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_RTN_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_RTN_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_vi
    4272229U,	// GLOBAL_ATOMIC_OR_X2_gfx10
    4272229U,	// GLOBAL_ATOMIC_OR_X2_vi
    4285279U,	// GLOBAL_ATOMIC_OR_gfx10
    4285279U,	// GLOBAL_ATOMIC_OR_vi
    2151761376U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR_vi
    4277728U,	// GLOBAL_ATOMIC_PK_ADD_F16_vi
    2151769862U,	// GLOBAL_ATOMIC_SMAX_RTN_gfx10
    2151769862U,	// GLOBAL_ATOMIC_SMAX_RTN_vi
    2151769862U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_gfx10
    2151769862U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_vi
    2151769862U,	// GLOBAL_ATOMIC_SMAX_SADDR_gfx10
    2151769862U,	// GLOBAL_ATOMIC_SMAX_SADDR_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_vi
    4272458U,	// GLOBAL_ATOMIC_SMAX_X2_gfx10
    4272458U,	// GLOBAL_ATOMIC_SMAX_X2_vi
    4286214U,	// GLOBAL_ATOMIC_SMAX_gfx10
    4286214U,	// GLOBAL_ATOMIC_SMAX_vi
    2151767167U,	// GLOBAL_ATOMIC_SMIN_RTN_gfx10
    2151767167U,	// GLOBAL_ATOMIC_SMIN_RTN_vi
    2151767167U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_gfx10
    2151767167U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_vi
    2151767167U,	// GLOBAL_ATOMIC_SMIN_SADDR_gfx10
    2151767167U,	// GLOBAL_ATOMIC_SMIN_SADDR_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_vi
    4271790U,	// GLOBAL_ATOMIC_SMIN_X2_gfx10
    4271790U,	// GLOBAL_ATOMIC_SMIN_X2_vi
    4283519U,	// GLOBAL_ATOMIC_SMIN_gfx10
    4283519U,	// GLOBAL_ATOMIC_SMIN_vi
    2151764506U,	// GLOBAL_ATOMIC_SUB_RTN_gfx10
    2151764506U,	// GLOBAL_ATOMIC_SUB_RTN_vi
    2151764506U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_gfx10
    2151764506U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_vi
    2151764506U,	// GLOBAL_ATOMIC_SUB_SADDR_gfx10
    2151764506U,	// GLOBAL_ATOMIC_SUB_SADDR_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_RTN_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_RTN_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_vi
    4271287U,	// GLOBAL_ATOMIC_SUB_X2_gfx10
    4271287U,	// GLOBAL_ATOMIC_SUB_X2_vi
    4280858U,	// GLOBAL_ATOMIC_SUB_gfx10
    4280858U,	// GLOBAL_ATOMIC_SUB_vi
    2151768106U,	// GLOBAL_ATOMIC_SWAP_RTN_gfx10
    2151768106U,	// GLOBAL_ATOMIC_SWAP_RTN_vi
    2151768106U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_gfx10
    2151768106U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_vi
    2151768106U,	// GLOBAL_ATOMIC_SWAP_SADDR_gfx10
    2151768106U,	// GLOBAL_ATOMIC_SWAP_SADDR_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_vi
    4271964U,	// GLOBAL_ATOMIC_SWAP_X2_gfx10
    4271964U,	// GLOBAL_ATOMIC_SWAP_X2_vi
    4284458U,	// GLOBAL_ATOMIC_SWAP_gfx10
    4284458U,	// GLOBAL_ATOMIC_SWAP_vi
    2151769956U,	// GLOBAL_ATOMIC_UMAX_RTN_gfx10
    2151769956U,	// GLOBAL_ATOMIC_UMAX_RTN_vi
    2151769956U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_gfx10
    2151769956U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_vi
    2151769956U,	// GLOBAL_ATOMIC_UMAX_SADDR_gfx10
    2151769956U,	// GLOBAL_ATOMIC_UMAX_SADDR_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_vi
    4272545U,	// GLOBAL_ATOMIC_UMAX_X2_gfx10
    4272545U,	// GLOBAL_ATOMIC_UMAX_X2_vi
    4286308U,	// GLOBAL_ATOMIC_UMAX_gfx10
    4286308U,	// GLOBAL_ATOMIC_UMAX_vi
    2151767261U,	// GLOBAL_ATOMIC_UMIN_RTN_gfx10
    2151767261U,	// GLOBAL_ATOMIC_UMIN_RTN_vi
    2151767261U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_gfx10
    2151767261U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_vi
    2151767261U,	// GLOBAL_ATOMIC_UMIN_SADDR_gfx10
    2151767261U,	// GLOBAL_ATOMIC_UMIN_SADDR_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_vi
    4271877U,	// GLOBAL_ATOMIC_UMIN_X2_gfx10
    4271877U,	// GLOBAL_ATOMIC_UMIN_X2_vi
    4283613U,	// GLOBAL_ATOMIC_UMIN_gfx10
    4283613U,	// GLOBAL_ATOMIC_UMIN_vi
    2151769012U,	// GLOBAL_ATOMIC_XOR_RTN_gfx10
    2151769012U,	// GLOBAL_ATOMIC_XOR_RTN_vi
    2151769012U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_gfx10
    2151769012U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_vi
    2151769012U,	// GLOBAL_ATOMIC_XOR_SADDR_gfx10
    2151769012U,	// GLOBAL_ATOMIC_XOR_SADDR_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_RTN_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_RTN_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_vi
    4272308U,	// GLOBAL_ATOMIC_XOR_X2_gfx10
    4272308U,	// GLOBAL_ATOMIC_XOR_X2_vi
    4285364U,	// GLOBAL_ATOMIC_XOR_gfx10
    4285364U,	// GLOBAL_ATOMIC_XOR_vi
    2218865168U,	// GLOBAL_LOAD_DWORDX2_SADDR_gfx10
    2218865168U,	// GLOBAL_LOAD_DWORDX2_SADDR_vi
    4272656U,	// GLOBAL_LOAD_DWORDX2_gfx10
    4272656U,	// GLOBAL_LOAD_DWORDX2_vi
    2218865377U,	// GLOBAL_LOAD_DWORDX3_SADDR_gfx10
    2218865377U,	// GLOBAL_LOAD_DWORDX3_SADDR_vi
    4272865U,	// GLOBAL_LOAD_DWORDX3_gfx10
    4272865U,	// GLOBAL_LOAD_DWORDX3_vi
    2218869345U,	// GLOBAL_LOAD_DWORDX4_SADDR_gfx10
    2218869345U,	// GLOBAL_LOAD_DWORDX4_SADDR_vi
    4276833U,	// GLOBAL_LOAD_DWORDX4_gfx10
    4276833U,	// GLOBAL_LOAD_DWORDX4_vi
    2151765032U,	// GLOBAL_LOAD_DWORD_ADDTID_SADDR_gfx10
    18961448U,	// GLOBAL_LOAD_DWORD_ADDTID_gfx10
    2218874138U,	// GLOBAL_LOAD_DWORD_SADDR_gfx10
    2218874138U,	// GLOBAL_LOAD_DWORD_SADDR_vi
    4281626U,	// GLOBAL_LOAD_DWORD_gfx10
    4281626U,	// GLOBAL_LOAD_DWORD_vi
    2218875018U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_gfx10
    2218875018U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_vi
    4282506U,	// GLOBAL_LOAD_SBYTE_D16_HI_gfx10
    4282506U,	// GLOBAL_LOAD_SBYTE_D16_HI_vi
    2218869712U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_gfx10
    2218869712U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_vi
    4277200U,	// GLOBAL_LOAD_SBYTE_D16_gfx10
    4277200U,	// GLOBAL_LOAD_SBYTE_D16_vi
    2218874602U,	// GLOBAL_LOAD_SBYTE_SADDR_gfx10
    2218874602U,	// GLOBAL_LOAD_SBYTE_SADDR_vi
    4282090U,	// GLOBAL_LOAD_SBYTE_gfx10
    4282090U,	// GLOBAL_LOAD_SBYTE_vi
    2218875224U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_gfx10
    2218875224U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_vi
    4282712U,	// GLOBAL_LOAD_SHORT_D16_HI_gfx10
    4282712U,	// GLOBAL_LOAD_SHORT_D16_HI_vi
    2218869894U,	// GLOBAL_LOAD_SHORT_D16_SADDR_gfx10
    2218869894U,	// GLOBAL_LOAD_SHORT_D16_SADDR_vi
    4277382U,	// GLOBAL_LOAD_SHORT_D16_gfx10
    4277382U,	// GLOBAL_LOAD_SHORT_D16_vi
    2218878223U,	// GLOBAL_LOAD_SSHORT_SADDR_gfx10
    2218878223U,	// GLOBAL_LOAD_SSHORT_SADDR_vi
    4285711U,	// GLOBAL_LOAD_SSHORT_gfx10
    4285711U,	// GLOBAL_LOAD_SSHORT_vi
    2218875121U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_gfx10
    2218875121U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_vi
    4282609U,	// GLOBAL_LOAD_UBYTE_D16_HI_gfx10
    4282609U,	// GLOBAL_LOAD_UBYTE_D16_HI_vi
    2218869803U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_gfx10
    2218869803U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_vi
    4277291U,	// GLOBAL_LOAD_UBYTE_D16_gfx10
    4277291U,	// GLOBAL_LOAD_UBYTE_D16_vi
    2218874677U,	// GLOBAL_LOAD_UBYTE_SADDR_gfx10
    2218874677U,	// GLOBAL_LOAD_UBYTE_SADDR_vi
    4282165U,	// GLOBAL_LOAD_UBYTE_gfx10
    4282165U,	// GLOBAL_LOAD_UBYTE_vi
    2218878302U,	// GLOBAL_LOAD_USHORT_SADDR_gfx10
    2218878302U,	// GLOBAL_LOAD_USHORT_SADDR_vi
    4285790U,	// GLOBAL_LOAD_USHORT_gfx10
    4285790U,	// GLOBAL_LOAD_USHORT_vi
    2151766051U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_gfx10
    2151766051U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_vi
    4282403U,	// GLOBAL_STORE_BYTE_D16_HI_gfx10
    4282403U,	// GLOBAL_STORE_BYTE_D16_HI_vi
    2151765663U,	// GLOBAL_STORE_BYTE_SADDR_gfx10
    2151765663U,	// GLOBAL_STORE_BYTE_SADDR_vi
    4282015U,	// GLOBAL_STORE_BYTE_gfx10
    4282015U,	// GLOBAL_STORE_BYTE_vi
    2151756408U,	// GLOBAL_STORE_DWORDX2_SADDR_gfx10
    2151756408U,	// GLOBAL_STORE_DWORDX2_SADDR_vi
    4272760U,	// GLOBAL_STORE_DWORDX2_gfx10
    4272760U,	// GLOBAL_STORE_DWORDX2_vi
    2151756597U,	// GLOBAL_STORE_DWORDX3_SADDR_gfx10
    2151756597U,	// GLOBAL_STORE_DWORDX3_SADDR_vi
    4272949U,	// GLOBAL_STORE_DWORDX3_gfx10
    4272949U,	// GLOBAL_STORE_DWORDX3_vi
    2151760585U,	// GLOBAL_STORE_DWORDX4_SADDR_gfx10
    2151760585U,	// GLOBAL_STORE_DWORDX4_SADDR_vi
    4276937U,	// GLOBAL_STORE_DWORDX4_gfx10
    4276937U,	// GLOBAL_STORE_DWORDX4_vi
    2151765058U,	// GLOBAL_STORE_DWORD_ADDTID_SADDR_gfx10
    18961474U,	// GLOBAL_STORE_DWORD_ADDTID_gfx10
    2151765368U,	// GLOBAL_STORE_DWORD_SADDR_gfx10
    2151765368U,	// GLOBAL_STORE_DWORD_SADDR_vi
    4281720U,	// GLOBAL_STORE_DWORD_gfx10
    4281720U,	// GLOBAL_STORE_DWORD_vi
    2151766464U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_gfx10
    2151766464U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_vi
    4282816U,	// GLOBAL_STORE_SHORT_D16_HI_gfx10
    4282816U,	// GLOBAL_STORE_SHORT_D16_HI_vi
    2151769280U,	// GLOBAL_STORE_SHORT_SADDR_gfx10
    2151769280U,	// GLOBAL_STORE_SHORT_SADDR_vi
    4285632U,	// GLOBAL_STORE_SHORT_gfx10
    4285632U,	// GLOBAL_STORE_SHORT_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V1_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V1_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V1_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V2_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V2_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V2_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V3_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V3_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V3_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V4_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V4_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V1_V4_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V1_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V1_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V1_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V2_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V2_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V2_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V3_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V3_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V3_vi
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V4_gfx10
    2235716543U,	// IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V4_si
    2218873791U,	// IMAGE_ATOMIC_ADD_V2_V4_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V1_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V1_si
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V1_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V2_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V1_V2_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V2_si
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V2_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V3_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V1_V3_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V3_si
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V3_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V4_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V4_si
    2218873949U,	// IMAGE_ATOMIC_AND_V1_V4_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V1_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V1_si
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V1_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V2_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V2_V2_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V2_si
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V2_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V3_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V2_V3_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V3_si
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V3_vi
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V4_gfx10
    2235716701U,	// IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V4_si
    2218873949U,	// IMAGE_ATOMIC_AND_V2_V4_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_vi
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_gfx10
    2235719797U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_si
    2218877045U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V1_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V1_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V1_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V2_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V1_V2_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V2_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V2_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V3_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V1_V3_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V3_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V3_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V4_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V4_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V1_V4_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V1_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V1_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V1_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V2_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V2_V2_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V2_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V2_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V3_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V2_V3_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V3_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V3_vi
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V4_gfx10
    2235716266U,	// IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V4_si
    2218873514U,	// IMAGE_ATOMIC_DEC_V2_V4_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V1_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V1_si
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V1_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V2_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V1_V2_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V2_si
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V2_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V3_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V1_V3_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V3_si
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V3_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V4_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V4_si
    2218873603U,	// IMAGE_ATOMIC_INC_V1_V4_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V1_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V1_si
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V1_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V2_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V2_V2_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V2_si
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V2_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V3_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V2_V3_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V3_si
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V3_vi
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V4_gfx10
    2235716355U,	// IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V4_si
    2218873603U,	// IMAGE_ATOMIC_INC_V2_V4_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V1_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V1_si
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V1_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V2_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V1_V2_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V2_si
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V2_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V3_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V1_V3_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V3_si
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V3_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V4_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V4_si
    2218877774U,	// IMAGE_ATOMIC_OR_V1_V4_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V1_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V1_si
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V1_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V2_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V2_V2_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V2_si
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V2_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V3_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V2_V3_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V3_si
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V3_vi
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V4_gfx10
    2235720526U,	// IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V4_si
    2218877774U,	// IMAGE_ATOMIC_OR_V2_V4_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V1_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V1_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V1_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V2_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V1_V2_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V2_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V2_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V3_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V1_V3_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V3_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V3_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V4_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V4_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V1_V4_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V1_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V1_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V1_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V2_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V2_V2_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V2_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V2_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V3_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V2_V3_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V3_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V3_vi
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V4_gfx10
    2235721459U,	// IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V4_si
    2218878707U,	// IMAGE_ATOMIC_SMAX_V2_V4_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V1_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V1_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V1_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V2_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V1_V2_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V2_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V2_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V3_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V1_V3_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V3_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V3_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V4_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V4_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V1_V4_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V1_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V1_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V1_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V2_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V2_V2_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V2_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V2_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V3_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V2_V3_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V3_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V3_vi
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V4_gfx10
    2235718764U,	// IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V4_si
    2218876012U,	// IMAGE_ATOMIC_SMIN_V2_V4_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V1_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V1_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V1_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V2_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V1_V2_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V2_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V2_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V3_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V1_V3_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V3_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V3_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V4_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V4_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V1_V4_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V1_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V1_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V1_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V2_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V2_V2_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V2_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V2_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V3_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V2_V3_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V3_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V3_vi
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V4_gfx10
    2235716104U,	// IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V4_si
    2218873352U,	// IMAGE_ATOMIC_SUB_V2_V4_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V1_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V1_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V1_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V2_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V1_V2_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V2_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V2_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V3_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V1_V3_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V3_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V3_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V4_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V4_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V1_V4_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V1_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V1_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V1_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V2_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V2_V2_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V2_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V2_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V3_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V2_V3_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V3_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V3_vi
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V4_gfx10
    2235719703U,	// IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V4_si
    2218876951U,	// IMAGE_ATOMIC_SWAP_V2_V4_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V1_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V1_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V1_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V2_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V1_V2_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V2_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V2_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V3_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V1_V3_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V3_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V3_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V4_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V4_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V1_V4_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V1_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V1_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V1_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V2_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V2_V2_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V2_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V2_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V3_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V2_V3_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V3_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V3_vi
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V4_gfx10
    2235721553U,	// IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V4_si
    2218878801U,	// IMAGE_ATOMIC_UMAX_V2_V4_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V1_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V1_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V1_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V2_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V1_V2_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V2_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V2_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V3_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V1_V3_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V3_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V3_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V4_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V4_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V1_V4_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V1_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V1_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V1_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V2_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V2_V2_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V2_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V2_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V3_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V2_V3_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V3_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V3_vi
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V4_gfx10
    2235718858U,	// IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V4_si
    2218876106U,	// IMAGE_ATOMIC_UMIN_V2_V4_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V1_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V1_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V1_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V2_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V1_V2_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V2_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V2_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V3_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V1_V3_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V3_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V3_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V4_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V4_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V1_V4_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V1_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V1_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V1_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V2_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V2_V2_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V2_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V2_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V3_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V2_V3_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V3_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V3_vi
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V4_gfx10
    2235720610U,	// IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V4_si
    2218877858U,	// IMAGE_ATOMIC_XOR_V2_V4_vi
    2168547266U,	// IMAGE_BVH64_INTERSECT_RAY_a16_nsa
    2151770050U,	// IMAGE_BVH64_INTERSECT_RAY_a16_sa
    2168547266U,	// IMAGE_BVH64_INTERSECT_RAY_nsa
    2151770050U,	// IMAGE_BVH64_INTERSECT_RAY_sa
    2168547293U,	// IMAGE_BVH_INTERSECT_RAY_a16_nsa
    2151770077U,	// IMAGE_BVH_INTERSECT_RAY_a16_sa
    2168547293U,	// IMAGE_BVH_INTERSECT_RAY_nsa
    2151770077U,	// IMAGE_BVH_INTERSECT_RAY_sa
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V3
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V3_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V4
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V4_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V8
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V2_V8_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V3
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V3_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V4
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V4_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V8
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V4_V8_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V3
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V3_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V4
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V4_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10
    2168544941U,	// IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V8
    2151767725U,	// IMAGE_GATHER4_B_CL_O_V5_V8_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V2
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V2_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V3
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V3_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V4
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V4_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V8
    2151766741U,	// IMAGE_GATHER4_B_CL_V2_V8_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V2
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V2_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V3
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V3_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V4
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V4_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V8
    2151766741U,	// IMAGE_GATHER4_B_CL_V4_V8_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V2
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V2_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V3
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V3_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V4
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V4_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10
    2168543957U,	// IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V8
    2151766741U,	// IMAGE_GATHER4_B_CL_V5_V8_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V3
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V3_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V4
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V4_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V8
    2151767418U,	// IMAGE_GATHER4_B_O_V2_V8_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V3
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V3_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V4
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V4_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V8
    2151767418U,	// IMAGE_GATHER4_B_O_V4_V8_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V3
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V3_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V4
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V4_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10
    2168544634U,	// IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V8
    2151767418U,	// IMAGE_GATHER4_B_O_V5_V8_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V2_V2
    2151764418U,	// IMAGE_GATHER4_B_V2_V2_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V2_V2_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V2_V3
    2151764418U,	// IMAGE_GATHER4_B_V2_V3_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V2_V3_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V2_V4
    2151764418U,	// IMAGE_GATHER4_B_V2_V4_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V2_V4_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V4_V2
    2151764418U,	// IMAGE_GATHER4_B_V4_V2_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V4_V2_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V4_V3
    2151764418U,	// IMAGE_GATHER4_B_V4_V3_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V4_V3_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V4_V4
    2151764418U,	// IMAGE_GATHER4_B_V4_V4_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V4_V4_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V5_V2
    2151764418U,	// IMAGE_GATHER4_B_V5_V2_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V5_V2_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V5_V3
    2151764418U,	// IMAGE_GATHER4_B_V5_V3_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V5_V3_nsa_gfx10
    2151764418U,	// IMAGE_GATHER4_B_V5_V4
    2151764418U,	// IMAGE_GATHER4_B_V5_V4_gfx10
    2168541634U,	// IMAGE_GATHER4_B_V5_V4_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V2
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V2_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V3
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V3_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V4
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V4_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V8
    2151767705U,	// IMAGE_GATHER4_CL_O_V2_V8_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V2
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V2_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V3
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V3_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V4
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V4_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V8
    2151767705U,	// IMAGE_GATHER4_CL_O_V4_V8_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V2
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V2_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V3
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V3_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V4
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V4_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10
    2168544921U,	// IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V8
    2151767705U,	// IMAGE_GATHER4_CL_O_V5_V8_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V2_V1
    2151766723U,	// IMAGE_GATHER4_CL_V2_V1_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V2_V2
    2151766723U,	// IMAGE_GATHER4_CL_V2_V2_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V2_V2_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V2_V3
    2151766723U,	// IMAGE_GATHER4_CL_V2_V3_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V2_V3_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V2_V4
    2151766723U,	// IMAGE_GATHER4_CL_V2_V4_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V2_V4_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V4_V1
    2151766723U,	// IMAGE_GATHER4_CL_V4_V1_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V4_V2
    2151766723U,	// IMAGE_GATHER4_CL_V4_V2_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V4_V2_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V4_V3
    2151766723U,	// IMAGE_GATHER4_CL_V4_V3_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V4_V3_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V4_V4
    2151766723U,	// IMAGE_GATHER4_CL_V4_V4_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V4_V4_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V5_V1
    2151766723U,	// IMAGE_GATHER4_CL_V5_V1_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V5_V2
    2151766723U,	// IMAGE_GATHER4_CL_V5_V2_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V5_V2_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V5_V3
    2151766723U,	// IMAGE_GATHER4_CL_V5_V3_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V5_V3_nsa_gfx10
    2151766723U,	// IMAGE_GATHER4_CL_V5_V4
    2151766723U,	// IMAGE_GATHER4_CL_V5_V4_gfx10
    2168543939U,	// IMAGE_GATHER4_CL_V5_V4_nsa_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10
    2168544963U,	// IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8
    2151767747U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V3
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V3_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V4
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V4_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V8
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V2_V8_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V3
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V3_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V4
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V4_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V8
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V4_V8_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V3
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V3_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V4
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V4_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10
    2168543977U,	// IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V8
    2151766761U,	// IMAGE_GATHER4_C_B_CL_V5_V8_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V2_V4
    2151767437U,	// IMAGE_GATHER4_C_B_O_V2_V4_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V2_V8
    2151767437U,	// IMAGE_GATHER4_C_B_O_V2_V8_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V4_V4
    2151767437U,	// IMAGE_GATHER4_C_B_O_V4_V4_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V4_V8
    2151767437U,	// IMAGE_GATHER4_C_B_O_V4_V8_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V5_V4
    2151767437U,	// IMAGE_GATHER4_C_B_O_V5_V4_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10
    2168544653U,	// IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10
    2151767437U,	// IMAGE_GATHER4_C_B_O_V5_V8
    2151767437U,	// IMAGE_GATHER4_C_B_O_V5_V8_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V3
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V3_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V4
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V4_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V8
    2151764435U,	// IMAGE_GATHER4_C_B_V2_V8_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V3
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V3_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V4
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V4_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V8
    2151764435U,	// IMAGE_GATHER4_C_B_V4_V8_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V3
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V3_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V4
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V4_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10
    2168541651U,	// IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V8
    2151764435U,	// IMAGE_GATHER4_C_B_V5_V8_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V3
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V3_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V4
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V4_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V8
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V2_V8_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V3
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V3_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V4
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V4_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V8
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V4_V8_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V3
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V3_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V4
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V4_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10
    2168545031U,	// IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V8
    2151767815U,	// IMAGE_GATHER4_C_CL_O_V5_V8_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V2
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V2_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V3
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V3_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V4
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V4_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V8
    2151766823U,	// IMAGE_GATHER4_C_CL_V2_V8_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V2
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V2_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V3
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V3_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V4
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V4_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V8
    2151766823U,	// IMAGE_GATHER4_C_CL_V4_V8_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V2
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V2_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V3
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V3_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V4
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V4_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10
    2168544039U,	// IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V8
    2151766823U,	// IMAGE_GATHER4_C_CL_V5_V8_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V3
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V4
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V8
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V2_V8_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V3
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V4
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V8
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V4_V8_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V3
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V4
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10
    2168545203U,	// IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V8
    2151767987U,	// IMAGE_GATHER4_C_LZ_O_V5_V8_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V2
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V2_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V3
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V3_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V4
    2151770276U,	// IMAGE_GATHER4_C_LZ_V2_V4_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V2
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V2_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V3
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V3_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V4
    2151770276U,	// IMAGE_GATHER4_C_LZ_V4_V4_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V2
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V2_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V3
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V3_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V4
    2151770276U,	// IMAGE_GATHER4_C_LZ_V5_V4_gfx10
    2168547492U,	// IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V3
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V3_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V4
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V4_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V8
    2151767646U,	// IMAGE_GATHER4_C_L_O_V2_V8_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V3
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V3_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V4
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V4_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V8
    2151767646U,	// IMAGE_GATHER4_C_L_O_V4_V8_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V3
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V3_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V4
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V4_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10
    2168544862U,	// IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V8
    2151767646U,	// IMAGE_GATHER4_C_L_O_V5_V8_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V2
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V2_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V3
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V3_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V4
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V4_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V8
    2151766670U,	// IMAGE_GATHER4_C_L_V2_V8_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V2
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V2_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V3
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V3_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V4
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V4_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V8
    2151766670U,	// IMAGE_GATHER4_C_L_V4_V8_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V2
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V2_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V3
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V3_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V4
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V4_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10
    2168543886U,	// IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V8
    2151766670U,	// IMAGE_GATHER4_C_L_V5_V8_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V3
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V3_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V4
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V4_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V8
    2151767496U,	// IMAGE_GATHER4_C_O_V2_V8_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V3
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V3_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V4
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V4_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V8
    2151767496U,	// IMAGE_GATHER4_C_O_V4_V8_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V3
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V3_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V4
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V4_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10
    2168544712U,	// IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V8
    2151767496U,	// IMAGE_GATHER4_C_O_V5_V8_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V2_V2
    2151764617U,	// IMAGE_GATHER4_C_V2_V2_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V2_V2_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V2_V3
    2151764617U,	// IMAGE_GATHER4_C_V2_V3_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V2_V3_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V2_V4
    2151764617U,	// IMAGE_GATHER4_C_V2_V4_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V2_V4_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V4_V2
    2151764617U,	// IMAGE_GATHER4_C_V4_V2_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V4_V2_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V4_V3
    2151764617U,	// IMAGE_GATHER4_C_V4_V3_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V4_V3_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V4_V4
    2151764617U,	// IMAGE_GATHER4_C_V4_V4_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V4_V4_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V5_V2
    2151764617U,	// IMAGE_GATHER4_C_V5_V2_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V5_V2_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V5_V3
    2151764617U,	// IMAGE_GATHER4_C_V5_V3_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V5_V3_nsa_gfx10
    2151764617U,	// IMAGE_GATHER4_C_V5_V4
    2151764617U,	// IMAGE_GATHER4_C_V5_V4_gfx10
    2168541833U,	// IMAGE_GATHER4_C_V5_V4_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V2
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V2_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V3
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V3_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V4
    2151767967U,	// IMAGE_GATHER4_LZ_O_V2_V4_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V2
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V2_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V3
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V3_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V4
    2151767967U,	// IMAGE_GATHER4_LZ_O_V4_V4_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V2
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V2_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V3
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V3_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V4
    2151767967U,	// IMAGE_GATHER4_LZ_O_V5_V4_gfx10
    2168545183U,	// IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V1
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V1_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V2
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V2_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V3
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V3_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V4
    2151770258U,	// IMAGE_GATHER4_LZ_V2_V4_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V1
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V1_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V2
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V2_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V3
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V3_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V4
    2151770258U,	// IMAGE_GATHER4_LZ_V4_V4_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V1
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V1_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V2
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V2_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V3
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V3_gfx10
    2168547474U,	// IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V4
    2151770258U,	// IMAGE_GATHER4_LZ_V5_V4_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V2
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V2_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V3
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V3_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V4
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V4_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V8
    2151767627U,	// IMAGE_GATHER4_L_O_V2_V8_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V2
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V2_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V3
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V3_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V4
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V4_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V8
    2151767627U,	// IMAGE_GATHER4_L_O_V4_V8_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V2
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V2_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V3
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V3_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V4
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V4_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10
    2168544843U,	// IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V8
    2151767627U,	// IMAGE_GATHER4_L_O_V5_V8_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V2_V1
    2151766653U,	// IMAGE_GATHER4_L_V2_V1_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V2_V2
    2151766653U,	// IMAGE_GATHER4_L_V2_V2_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V2_V2_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V2_V3
    2151766653U,	// IMAGE_GATHER4_L_V2_V3_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V2_V3_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V2_V4
    2151766653U,	// IMAGE_GATHER4_L_V2_V4_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V2_V4_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V4_V1
    2151766653U,	// IMAGE_GATHER4_L_V4_V1_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V4_V2
    2151766653U,	// IMAGE_GATHER4_L_V4_V2_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V4_V2_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V4_V3
    2151766653U,	// IMAGE_GATHER4_L_V4_V3_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V4_V3_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V4_V4
    2151766653U,	// IMAGE_GATHER4_L_V4_V4_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V4_V4_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V5_V1
    2151766653U,	// IMAGE_GATHER4_L_V5_V1_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V5_V2
    2151766653U,	// IMAGE_GATHER4_L_V5_V2_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V5_V2_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V5_V3
    2151766653U,	// IMAGE_GATHER4_L_V5_V3_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V5_V3_nsa_gfx10
    2151766653U,	// IMAGE_GATHER4_L_V5_V4
    2151766653U,	// IMAGE_GATHER4_L_V5_V4_gfx10
    2168543869U,	// IMAGE_GATHER4_L_V5_V4_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V2_V2
    2151767401U,	// IMAGE_GATHER4_O_V2_V2_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V2_V2_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V2_V3
    2151767401U,	// IMAGE_GATHER4_O_V2_V3_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V2_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V2_V4
    2151767401U,	// IMAGE_GATHER4_O_V2_V4_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V2_V4_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V4_V2
    2151767401U,	// IMAGE_GATHER4_O_V4_V2_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V4_V2_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V4_V3
    2151767401U,	// IMAGE_GATHER4_O_V4_V3_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V4_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V4_V4
    2151767401U,	// IMAGE_GATHER4_O_V4_V4_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V4_V4_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V5_V2
    2151767401U,	// IMAGE_GATHER4_O_V5_V2_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V5_V2_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V5_V3
    2151767401U,	// IMAGE_GATHER4_O_V5_V3_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V5_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_O_V5_V4
    2151767401U,	// IMAGE_GATHER4_O_V5_V4_gfx10
    2168544617U,	// IMAGE_GATHER4_O_V5_V4_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V1
    2151760427U,	// IMAGE_GATHER4_V2_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V2
    2151760427U,	// IMAGE_GATHER4_V2_V2_gfx10
    2168537643U,	// IMAGE_GATHER4_V2_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V3
    2151760427U,	// IMAGE_GATHER4_V2_V3_gfx10
    2168537643U,	// IMAGE_GATHER4_V2_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V4
    2151760427U,	// IMAGE_GATHER4_V2_V4_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V1
    2151760427U,	// IMAGE_GATHER4_V4_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V2
    2151760427U,	// IMAGE_GATHER4_V4_V2_gfx10
    2168537643U,	// IMAGE_GATHER4_V4_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V3
    2151760427U,	// IMAGE_GATHER4_V4_V3_gfx10
    2168537643U,	// IMAGE_GATHER4_V4_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V4
    2151760427U,	// IMAGE_GATHER4_V4_V4_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V1
    2151760427U,	// IMAGE_GATHER4_V5_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V2
    2151760427U,	// IMAGE_GATHER4_V5_V2_gfx10
    2168537643U,	// IMAGE_GATHER4_V5_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V3
    2151760427U,	// IMAGE_GATHER4_V5_V3_gfx10
    2168537643U,	// IMAGE_GATHER4_V5_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V4
    2151760427U,	// IMAGE_GATHER4_V5_V4_gfx10
    2151765219U,	// IMAGE_GET_LOD_V1_V1
    2151765219U,	// IMAGE_GET_LOD_V1_V1_gfx10
    2151765219U,	// IMAGE_GET_LOD_V1_V2
    2151765219U,	// IMAGE_GET_LOD_V1_V2_gfx10
    2168542435U,	// IMAGE_GET_LOD_V1_V2_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V1_V3
    2151765219U,	// IMAGE_GET_LOD_V1_V3_gfx10
    2168542435U,	// IMAGE_GET_LOD_V1_V3_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V1_V4
    2151765219U,	// IMAGE_GET_LOD_V1_V4_gfx10
    2151765219U,	// IMAGE_GET_LOD_V2_V1
    2151765219U,	// IMAGE_GET_LOD_V2_V1_gfx10
    2151765219U,	// IMAGE_GET_LOD_V2_V2
    2151765219U,	// IMAGE_GET_LOD_V2_V2_gfx10
    2168542435U,	// IMAGE_GET_LOD_V2_V2_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V2_V3
    2151765219U,	// IMAGE_GET_LOD_V2_V3_gfx10
    2168542435U,	// IMAGE_GET_LOD_V2_V3_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V2_V4
    2151765219U,	// IMAGE_GET_LOD_V2_V4_gfx10
    2151765219U,	// IMAGE_GET_LOD_V3_V1
    2151765219U,	// IMAGE_GET_LOD_V3_V1_gfx10
    2151765219U,	// IMAGE_GET_LOD_V3_V2
    2151765219U,	// IMAGE_GET_LOD_V3_V2_gfx10
    2168542435U,	// IMAGE_GET_LOD_V3_V2_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V3_V3
    2151765219U,	// IMAGE_GET_LOD_V3_V3_gfx10
    2168542435U,	// IMAGE_GET_LOD_V3_V3_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V3_V4
    2151765219U,	// IMAGE_GET_LOD_V3_V4_gfx10
    2151765219U,	// IMAGE_GET_LOD_V4_V1
    2151765219U,	// IMAGE_GET_LOD_V4_V1_gfx10
    2151765219U,	// IMAGE_GET_LOD_V4_V2
    2151765219U,	// IMAGE_GET_LOD_V4_V2_gfx10
    2168542435U,	// IMAGE_GET_LOD_V4_V2_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V4_V3
    2151765219U,	// IMAGE_GET_LOD_V4_V3_gfx10
    2168542435U,	// IMAGE_GET_LOD_V4_V3_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V4_V4
    2151765219U,	// IMAGE_GET_LOD_V4_V4_gfx10
    2151765219U,	// IMAGE_GET_LOD_V5_V1
    2151765219U,	// IMAGE_GET_LOD_V5_V1_gfx10
    2151765219U,	// IMAGE_GET_LOD_V5_V2
    2151765219U,	// IMAGE_GET_LOD_V5_V2_gfx10
    2168542435U,	// IMAGE_GET_LOD_V5_V2_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V5_V3
    2151765219U,	// IMAGE_GET_LOD_V5_V3_gfx10
    2168542435U,	// IMAGE_GET_LOD_V5_V3_nsa_gfx10
    2151765219U,	// IMAGE_GET_LOD_V5_V4
    2151765219U,	// IMAGE_GET_LOD_V5_V4_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V1_V1
    2151768049U,	// IMAGE_GET_RESINFO_V1_V1_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V1_V2
    2151768049U,	// IMAGE_GET_RESINFO_V1_V2_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V1_V2_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V1_V3
    2151768049U,	// IMAGE_GET_RESINFO_V1_V3_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V1_V3_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V1_V4
    2151768049U,	// IMAGE_GET_RESINFO_V1_V4_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V1_V4_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V2_V1
    2151768049U,	// IMAGE_GET_RESINFO_V2_V1_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V2_V2
    2151768049U,	// IMAGE_GET_RESINFO_V2_V2_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V2_V2_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V2_V3
    2151768049U,	// IMAGE_GET_RESINFO_V2_V3_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V2_V3_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V2_V4
    2151768049U,	// IMAGE_GET_RESINFO_V2_V4_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V2_V4_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V3_V1
    2151768049U,	// IMAGE_GET_RESINFO_V3_V1_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V3_V2
    2151768049U,	// IMAGE_GET_RESINFO_V3_V2_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V3_V2_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V3_V3
    2151768049U,	// IMAGE_GET_RESINFO_V3_V3_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V3_V3_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V3_V4
    2151768049U,	// IMAGE_GET_RESINFO_V3_V4_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V3_V4_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V4_V1
    2151768049U,	// IMAGE_GET_RESINFO_V4_V1_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V4_V2
    2151768049U,	// IMAGE_GET_RESINFO_V4_V2_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V4_V2_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V4_V3
    2151768049U,	// IMAGE_GET_RESINFO_V4_V3_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V4_V3_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V4_V4
    2151768049U,	// IMAGE_GET_RESINFO_V4_V4_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V4_V4_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V5_V1
    2151768049U,	// IMAGE_GET_RESINFO_V5_V1_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V5_V2
    2151768049U,	// IMAGE_GET_RESINFO_V5_V2_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V5_V2_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V5_V3
    2151768049U,	// IMAGE_GET_RESINFO_V5_V3_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V5_V3_nsa_gfx10
    2151768049U,	// IMAGE_GET_RESINFO_V5_V4
    2151768049U,	// IMAGE_GET_RESINFO_V5_V4_gfx10
    2168545265U,	// IMAGE_GET_RESINFO_V5_V4_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4
    2151767042U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_gfx10
    2168544258U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V1
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V1_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V2
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V2_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V1_V2_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V3
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V3_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V4
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V1_V4_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V1
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V1_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V2
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V2_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V2_V2_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V3
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V3_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V4
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V2_V4_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V1
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V1_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V2
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V2_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V3_V2_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V3
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V3_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V4
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V3_V4_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V1
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V1_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V2
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V2_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V4_V2_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V3
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V3_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V4
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V4_V4_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V1
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V1_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V2
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V2_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V5_V2_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V3
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V3_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V4
    2151766576U,	// IMAGE_LOAD_MIP_PCK_V5_V4_gfx10
    2168543792U,	// IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V1_V1
    2151768381U,	// IMAGE_LOAD_MIP_V1_V1_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V1_V2
    2151768381U,	// IMAGE_LOAD_MIP_V1_V2_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V1_V2_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V1_V3
    2151768381U,	// IMAGE_LOAD_MIP_V1_V3_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V1_V3_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V1_V4
    2151768381U,	// IMAGE_LOAD_MIP_V1_V4_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V1_V4_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V2_V1
    2151768381U,	// IMAGE_LOAD_MIP_V2_V1_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V2_V2
    2151768381U,	// IMAGE_LOAD_MIP_V2_V2_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V2_V2_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V2_V3
    2151768381U,	// IMAGE_LOAD_MIP_V2_V3_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V2_V3_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V2_V4
    2151768381U,	// IMAGE_LOAD_MIP_V2_V4_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V2_V4_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V3_V1
    2151768381U,	// IMAGE_LOAD_MIP_V3_V1_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V3_V2
    2151768381U,	// IMAGE_LOAD_MIP_V3_V2_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V3_V2_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V3_V3
    2151768381U,	// IMAGE_LOAD_MIP_V3_V3_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V3_V3_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V3_V4
    2151768381U,	// IMAGE_LOAD_MIP_V3_V4_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V3_V4_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V4_V1
    2151768381U,	// IMAGE_LOAD_MIP_V4_V1_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V4_V2
    2151768381U,	// IMAGE_LOAD_MIP_V4_V2_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V4_V2_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V4_V3
    2151768381U,	// IMAGE_LOAD_MIP_V4_V3_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V4_V3_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V4_V4
    2151768381U,	// IMAGE_LOAD_MIP_V4_V4_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V4_V4_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V5_V1
    2151768381U,	// IMAGE_LOAD_MIP_V5_V1_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V5_V2
    2151768381U,	// IMAGE_LOAD_MIP_V5_V2_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V5_V2_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V5_V3
    2151768381U,	// IMAGE_LOAD_MIP_V5_V3_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V5_V3_nsa_gfx10
    2151768381U,	// IMAGE_LOAD_MIP_V5_V4
    2151768381U,	// IMAGE_LOAD_MIP_V5_V4_gfx10
    2168545597U,	// IMAGE_LOAD_MIP_V5_V4_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V1
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V1_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V2
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V2_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V1_V2_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V3
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V3_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V4
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V1_V4_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V1
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V1_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V2
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V2_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V2_V2_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V3
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V3_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V4
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V2_V4_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V1
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V1_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V2
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V2_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V3_V2_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V3
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V3_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V4
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V3_V4_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V1
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V1_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V2
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V2_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V4_V2_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V3
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V3_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V4
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V4_V4_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V1
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V1_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V2
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V2_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V5_V2_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V3
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V3_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V4
    2151767022U,	// IMAGE_LOAD_PCK_SGN_V5_V4_gfx10
    2168544238U,	// IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V1_V1
    2151766543U,	// IMAGE_LOAD_PCK_V1_V1_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V1_V2
    2151766543U,	// IMAGE_LOAD_PCK_V1_V2_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V1_V2_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V1_V3
    2151766543U,	// IMAGE_LOAD_PCK_V1_V3_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V1_V3_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V1_V4
    2151766543U,	// IMAGE_LOAD_PCK_V1_V4_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V1_V4_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V2_V1
    2151766543U,	// IMAGE_LOAD_PCK_V2_V1_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V2_V2
    2151766543U,	// IMAGE_LOAD_PCK_V2_V2_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V2_V2_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V2_V3
    2151766543U,	// IMAGE_LOAD_PCK_V2_V3_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V2_V3_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V2_V4
    2151766543U,	// IMAGE_LOAD_PCK_V2_V4_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V2_V4_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V3_V1
    2151766543U,	// IMAGE_LOAD_PCK_V3_V1_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V3_V2
    2151766543U,	// IMAGE_LOAD_PCK_V3_V2_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V3_V2_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V3_V3
    2151766543U,	// IMAGE_LOAD_PCK_V3_V3_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V3_V3_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V3_V4
    2151766543U,	// IMAGE_LOAD_PCK_V3_V4_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V3_V4_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V4_V1
    2151766543U,	// IMAGE_LOAD_PCK_V4_V1_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V4_V2
    2151766543U,	// IMAGE_LOAD_PCK_V4_V2_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V4_V2_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V4_V3
    2151766543U,	// IMAGE_LOAD_PCK_V4_V3_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V4_V3_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V4_V4
    2151766543U,	// IMAGE_LOAD_PCK_V4_V4_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V4_V4_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V5_V1
    2151766543U,	// IMAGE_LOAD_PCK_V5_V1_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V5_V2
    2151766543U,	// IMAGE_LOAD_PCK_V5_V2_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V5_V2_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V5_V3
    2151766543U,	// IMAGE_LOAD_PCK_V5_V3_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V5_V3_nsa_gfx10
    2151766543U,	// IMAGE_LOAD_PCK_V5_V4
    2151766543U,	// IMAGE_LOAD_PCK_V5_V4_gfx10
    2168543759U,	// IMAGE_LOAD_PCK_V5_V4_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V1_V1
    2151764879U,	// IMAGE_LOAD_V1_V1_gfx10
    2151764879U,	// IMAGE_LOAD_V1_V2
    2151764879U,	// IMAGE_LOAD_V1_V2_gfx10
    2168542095U,	// IMAGE_LOAD_V1_V2_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V1_V3
    2151764879U,	// IMAGE_LOAD_V1_V3_gfx10
    2168542095U,	// IMAGE_LOAD_V1_V3_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V1_V4
    2151764879U,	// IMAGE_LOAD_V1_V4_gfx10
    2168542095U,	// IMAGE_LOAD_V1_V4_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V2_V1
    2151764879U,	// IMAGE_LOAD_V2_V1_gfx10
    2151764879U,	// IMAGE_LOAD_V2_V2
    2151764879U,	// IMAGE_LOAD_V2_V2_gfx10
    2168542095U,	// IMAGE_LOAD_V2_V2_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V2_V3
    2151764879U,	// IMAGE_LOAD_V2_V3_gfx10
    2168542095U,	// IMAGE_LOAD_V2_V3_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V2_V4
    2151764879U,	// IMAGE_LOAD_V2_V4_gfx10
    2168542095U,	// IMAGE_LOAD_V2_V4_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V3_V1
    2151764879U,	// IMAGE_LOAD_V3_V1_gfx10
    2151764879U,	// IMAGE_LOAD_V3_V2
    2151764879U,	// IMAGE_LOAD_V3_V2_gfx10
    2168542095U,	// IMAGE_LOAD_V3_V2_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V3_V3
    2151764879U,	// IMAGE_LOAD_V3_V3_gfx10
    2168542095U,	// IMAGE_LOAD_V3_V3_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V3_V4
    2151764879U,	// IMAGE_LOAD_V3_V4_gfx10
    2168542095U,	// IMAGE_LOAD_V3_V4_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V4_V1
    2151764879U,	// IMAGE_LOAD_V4_V1_gfx10
    2151764879U,	// IMAGE_LOAD_V4_V2
    2151764879U,	// IMAGE_LOAD_V4_V2_gfx10
    2168542095U,	// IMAGE_LOAD_V4_V2_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V4_V3
    2151764879U,	// IMAGE_LOAD_V4_V3_gfx10
    2168542095U,	// IMAGE_LOAD_V4_V3_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V4_V4
    2151764879U,	// IMAGE_LOAD_V4_V4_gfx10
    2168542095U,	// IMAGE_LOAD_V4_V4_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V5_V1
    2151764879U,	// IMAGE_LOAD_V5_V1_gfx10
    2151764879U,	// IMAGE_LOAD_V5_V2
    2151764879U,	// IMAGE_LOAD_V5_V2_gfx10
    2168542095U,	// IMAGE_LOAD_V5_V2_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V5_V3
    2151764879U,	// IMAGE_LOAD_V5_V3_gfx10
    2168542095U,	// IMAGE_LOAD_V5_V3_nsa_gfx10
    2151764879U,	// IMAGE_LOAD_V5_V4
    2151764879U,	// IMAGE_LOAD_V5_V4_gfx10
    2168542095U,	// IMAGE_LOAD_V5_V4_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V1
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V1_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V2
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V2_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V1_V2_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V3
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V3_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V4
    2151764862U,	// IMAGE_MSAA_LOAD_V1_V4_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V1
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V1_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V2
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V2_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V2_V2_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V3
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V3_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V4
    2151764862U,	// IMAGE_MSAA_LOAD_V2_V4_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V1
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V1_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V2
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V2_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V3_V2_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V3
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V3_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V4
    2151764862U,	// IMAGE_MSAA_LOAD_V3_V4_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V1
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V1_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V2
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V2_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V4_V2_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V3
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V3_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V4
    2151764862U,	// IMAGE_MSAA_LOAD_V4_V4_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V1
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V1_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V2
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V2_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V5_V2_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V3
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V3_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V4
    2151764862U,	// IMAGE_MSAA_LOAD_V5_V4_gfx10
    2168542078U,	// IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V3
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V4
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V8
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V1_V8_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V3
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V4
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V8
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V2_V8_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V3
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V4
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V8
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V3_V8_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V3
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V4
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V8
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V4_V8_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V3
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V4
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10
    2168545010U,	// IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V8
    2151767794U,	// IMAGE_SAMPLE_B_CL_O_V5_V8_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V2
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V2_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V3
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V3_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V4
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V4_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V8
    2151766804U,	// IMAGE_SAMPLE_B_CL_V1_V8_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V2
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V2_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V3
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V3_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V4
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V4_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V8
    2151766804U,	// IMAGE_SAMPLE_B_CL_V2_V8_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V2
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V2_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V3
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V3_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V4
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V4_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V8
    2151766804U,	// IMAGE_SAMPLE_B_CL_V3_V8_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V2
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V2_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V3
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V3_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V4
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V4_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V8
    2151766804U,	// IMAGE_SAMPLE_B_CL_V4_V8_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V2
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V2_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V3
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V3_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V4
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V4_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10
    2168544020U,	// IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V8
    2151766804U,	// IMAGE_SAMPLE_B_CL_V5_V8_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V3
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V3_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V4
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V4_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V8
    2151767478U,	// IMAGE_SAMPLE_B_O_V1_V8_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V3
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V3_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V4
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V4_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V8
    2151767478U,	// IMAGE_SAMPLE_B_O_V2_V8_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V3
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V3_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V4
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V4_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V8
    2151767478U,	// IMAGE_SAMPLE_B_O_V3_V8_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V3
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V3_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V4
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V4_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V8
    2151767478U,	// IMAGE_SAMPLE_B_O_V4_V8_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V3
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V3_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V4
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V4_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10
    2168544694U,	// IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V8
    2151767478U,	// IMAGE_SAMPLE_B_O_V5_V8_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V1_V2
    2151764472U,	// IMAGE_SAMPLE_B_V1_V2_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V1_V2_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V1_V3
    2151764472U,	// IMAGE_SAMPLE_B_V1_V3_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V1_V3_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V1_V4
    2151764472U,	// IMAGE_SAMPLE_B_V1_V4_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V1_V4_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V2_V2
    2151764472U,	// IMAGE_SAMPLE_B_V2_V2_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V2_V2_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V2_V3
    2151764472U,	// IMAGE_SAMPLE_B_V2_V3_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V2_V3_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V2_V4
    2151764472U,	// IMAGE_SAMPLE_B_V2_V4_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V2_V4_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V3_V2
    2151764472U,	// IMAGE_SAMPLE_B_V3_V2_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V3_V2_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V3_V3
    2151764472U,	// IMAGE_SAMPLE_B_V3_V3_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V3_V3_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V3_V4
    2151764472U,	// IMAGE_SAMPLE_B_V3_V4_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V3_V4_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V4_V2
    2151764472U,	// IMAGE_SAMPLE_B_V4_V2_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V4_V2_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V4_V3
    2151764472U,	// IMAGE_SAMPLE_B_V4_V3_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V4_V3_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V4_V4
    2151764472U,	// IMAGE_SAMPLE_B_V4_V4_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V4_V4_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V5_V2
    2151764472U,	// IMAGE_SAMPLE_B_V5_V2_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V5_V2_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V5_V3
    2151764472U,	// IMAGE_SAMPLE_B_V5_V3_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V5_V3_nsa_gfx10
    2151764472U,	// IMAGE_SAMPLE_B_V5_V4
    2151764472U,	// IMAGE_SAMPLE_B_V5_V4_gfx10
    2168541688U,	// IMAGE_SAMPLE_B_V5_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_gfx10
    2168539237U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10
    2168539435U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8
    2151767926U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10
    2168545142U,	// IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V16
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V16_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V2
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V2_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V3
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V3_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V4
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V4_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V8
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V1_V8_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V16
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V16_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V2
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V2_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V3
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V3_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V4
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V4_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V8
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V2_V8_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V16
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V16_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V2
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V2_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V3
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V3_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V4
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V4_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V8
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V3_V8_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V16
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V16_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V2
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V2_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V3
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V3_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V4
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V4_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V8
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V4_V8_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V16
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V16_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V2
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V2_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V3
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V3_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V4
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V4_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V8
    2151766924U,	// IMAGE_SAMPLE_CD_CL_V5_V8_gfx10
    2168544140U,	// IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V2_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V3_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V4_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V8_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V2_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V3_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V4_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V8_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V2_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V3_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V4_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V8_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V2_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V3_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V4_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V8_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V2_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V3_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V4_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V8_gfx10
    2168539142U,	// IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_gfx10
    2168539332U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V16
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V16_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V3
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V3_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V4
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V4_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V8
    2151767592U,	// IMAGE_SAMPLE_CD_O_V1_V8_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V16
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V16_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V3
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V3_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V4
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V4_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V8
    2151767592U,	// IMAGE_SAMPLE_CD_O_V2_V8_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V16
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V16_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V3
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V3_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V4
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V4_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V8
    2151767592U,	// IMAGE_SAMPLE_CD_O_V3_V8_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V16
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V16_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V3
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V3_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V4
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V4_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V8
    2151767592U,	// IMAGE_SAMPLE_CD_O_V4_V8_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V16
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V16_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V3
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V3_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V4
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V4_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V8
    2151767592U,	// IMAGE_SAMPLE_CD_O_V5_V8_gfx10
    2168544808U,	// IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V16
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V16_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V2
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V2_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V3
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V3_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V4
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V4_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V8
    2151764910U,	// IMAGE_SAMPLE_CD_V1_V8_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V16
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V16_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V2
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V2_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V3
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V3_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V4
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V4_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V8
    2151764910U,	// IMAGE_SAMPLE_CD_V2_V8_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V16
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V16_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V2
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V2_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V3
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V3_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V4
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V4_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V8
    2151764910U,	// IMAGE_SAMPLE_CD_V3_V8_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V16
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V16_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V2
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V2_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V3
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V3_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V4
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V4_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V8
    2151764910U,	// IMAGE_SAMPLE_CD_V4_V8_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V16
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V16_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V2
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V2_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V3
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V3_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V4
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V4_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V8
    2151764910U,	// IMAGE_SAMPLE_CD_V5_V8_gfx10
    2168542126U,	// IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V2
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V2_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V3
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V3_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V4
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V4_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V8
    2151767948U,	// IMAGE_SAMPLE_CL_O_V1_V8_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V2
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V2_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V3
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V3_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V4
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V4_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V8
    2151767948U,	// IMAGE_SAMPLE_CL_O_V2_V8_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V2
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V2_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V3
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V3_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V4
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V4_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V8
    2151767948U,	// IMAGE_SAMPLE_CL_O_V3_V8_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V2
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V2_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V3
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V3_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V4
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V4_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V8
    2151767948U,	// IMAGE_SAMPLE_CL_O_V4_V8_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V2
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V2_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V3
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V3_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V4
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V4_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10
    2168545164U,	// IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V8
    2151767948U,	// IMAGE_SAMPLE_CL_O_V5_V8_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V1
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V1_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V2
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V2_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V3
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V3_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V4
    2151766944U,	// IMAGE_SAMPLE_CL_V1_V4_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V1
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V1_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V2
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V2_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V3
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V3_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V4
    2151766944U,	// IMAGE_SAMPLE_CL_V2_V4_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V1
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V1_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V2
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V2_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V3
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V3_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V4
    2151766944U,	// IMAGE_SAMPLE_CL_V3_V4_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V1
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V1_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V2
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V2_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V3
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V3_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V4
    2151766944U,	// IMAGE_SAMPLE_CL_V4_V4_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V1
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V1_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V2
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V2_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V3
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V3_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V4
    2151766944U,	// IMAGE_SAMPLE_CL_V5_V4_gfx10
    2168544160U,	// IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10
    2168544987U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8
    2151767771U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V3
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V4
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V8
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V1_V8_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V3
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V4
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V8
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V2_V8_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V3
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V4
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V8
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V3_V8_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V3
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V4
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V8
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V4_V8_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V3
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V4
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10
    2168543999U,	// IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V8
    2151766783U,	// IMAGE_SAMPLE_C_B_CL_V5_V8_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V1_V4
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V1_V4_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V1_V8
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V1_V8_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V2_V4
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V2_V4_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V2_V8
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V2_V8_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V3_V4
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V3_V4_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V3_V8
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V3_V8_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V4_V4
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V4_V4_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V4_V8
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V4_V8_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V5_V4
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V5_V4_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10
    2168544674U,	// IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V5_V8
    2151767458U,	// IMAGE_SAMPLE_C_B_O_V5_V8_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V3
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V3_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V4
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V4_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V8
    2151764454U,	// IMAGE_SAMPLE_C_B_V1_V8_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V3
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V3_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V4
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V4_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V8
    2151764454U,	// IMAGE_SAMPLE_C_B_V2_V8_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V3
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V3_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V4
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V4_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V8
    2151764454U,	// IMAGE_SAMPLE_C_B_V3_V8_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V3
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V3_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V4
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V4_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V8
    2151764454U,	// IMAGE_SAMPLE_C_B_V4_V8_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V3
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V3_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V4
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V4_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10
    2168541670U,	// IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V8
    2151764454U,	// IMAGE_SAMPLE_C_B_V5_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10
    2168539211U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8_gfx10
    2168539407U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8
    2151767902U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8_gfx10
    2168545118U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8
    2151766902U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10
    2168544118U,	// IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_gfx10
    2168539119U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10
    2168539307U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V16
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V16_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V4
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V8
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V16
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V16_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V4
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V8
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V16
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V16_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V4
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V8
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V16
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V16_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V4
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V8
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V16
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V16_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V4
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V8
    2151767571U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10
    2168544787U,	// IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V16
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V16_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V3
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V3_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V4
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V4_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V8
    2151764891U,	// IMAGE_SAMPLE_C_CD_V1_V8_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V16
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V16_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V3
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V3_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V4
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V4_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V8
    2151764891U,	// IMAGE_SAMPLE_C_CD_V2_V8_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V16
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V16_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V3
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V3_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V4
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V4_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V8
    2151764891U,	// IMAGE_SAMPLE_C_CD_V3_V8_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V16
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V16_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V3
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V3_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V4
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V4_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V8
    2151764891U,	// IMAGE_SAMPLE_C_CD_V4_V8_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V16
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V16_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V3
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V3_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V4
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V4_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V8
    2151764891U,	// IMAGE_SAMPLE_C_CD_V5_V8_gfx10
    2168542107U,	// IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V3
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V4
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V8
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V1_V8_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V3
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V4
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V8
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V2_V8_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V3
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V4
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V8
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V3_V8_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V3
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V4
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V8
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V4_V8_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V3
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V4
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10
    2168545053U,	// IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V8
    2151767837U,	// IMAGE_SAMPLE_C_CL_O_V5_V8_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V2
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V2_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V3
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V3_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V4
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V4_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V8
    2151766843U,	// IMAGE_SAMPLE_C_CL_V1_V8_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V2
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V2_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V3
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V3_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V4
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V4_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V8
    2151766843U,	// IMAGE_SAMPLE_C_CL_V2_V8_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V2
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V2_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V3
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V3_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V4
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V4_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V8
    2151766843U,	// IMAGE_SAMPLE_C_CL_V3_V8_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V2
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V2_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V3
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V3_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V4
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V4_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V8
    2151766843U,	// IMAGE_SAMPLE_C_CL_V4_V8_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V2
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V2_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V3
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V3_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V4
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V4_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10
    2168544059U,	// IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V8
    2151766843U,	// IMAGE_SAMPLE_C_CL_V5_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10
    2168539163U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8_gfx10
    2168539355U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8
    2151767858U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8_gfx10
    2168545074U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V16
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V16_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V3
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V4
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V8
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V16
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V16_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V3
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V4
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V8
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V16
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V16_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V3
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V4
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V8
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V16
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V16_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V3
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V4
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V8
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V16
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V16_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V3
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V4
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V8
    2151766862U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10
    2168544078U,	// IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_gfx10
    2168539077U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10
    2168539261U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V16
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V16_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V4
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V4_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V8
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V1_V8_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V16
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V16_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V4
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V4_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V8
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V2_V8_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V16
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V16_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V4
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V4_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V8
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V3_V8_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V16
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V16_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V4
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V4_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V8
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V4_V8_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V16
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V16_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V4
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V4_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V8
    2151767533U,	// IMAGE_SAMPLE_C_D_O_V5_V8_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10
    2168544749U,	// IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V16
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V16_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V3
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V3_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V4
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V4_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V8
    2151764828U,	// IMAGE_SAMPLE_C_D_V1_V8_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V16
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V16_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V3
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V3_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V4
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V4_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V8
    2151764828U,	// IMAGE_SAMPLE_C_D_V2_V8_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V16
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V16_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V3
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V3_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V4
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V4_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V8
    2151764828U,	// IMAGE_SAMPLE_C_D_V3_V8_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V16
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V16_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V3
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V3_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V4
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V4_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V8
    2151764828U,	// IMAGE_SAMPLE_C_D_V4_V8_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V16
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V16_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V3
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V3_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V4
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V4_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V8
    2151764828U,	// IMAGE_SAMPLE_C_D_V5_V8_gfx10
    2168542044U,	// IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10
    2168545225U,	// IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8
    2151768009U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V2
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V2_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V3
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V3_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V4
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V1_V4_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V2
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V2_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V3
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V3_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V4
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V2_V4_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V2
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V2_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V3
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V3_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V4
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V3_V4_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V2
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V2_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V3
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V3_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V4
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V4_V4_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V2
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V2_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V3
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V3_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V4
    2151770296U,	// IMAGE_SAMPLE_C_LZ_V5_V4_gfx10
    2168547512U,	// IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V3
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V3_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V4
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V4_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V8
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V1_V8_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V3
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V3_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V4
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V4_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V8
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V2_V8_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V3
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V3_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V4
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V4_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V8
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V3_V8_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V3
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V3_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V4
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V4_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V8
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V4_V8_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V3
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V3_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V4
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V4_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10
    2168544883U,	// IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V8
    2151767667U,	// IMAGE_SAMPLE_C_L_O_V5_V8_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V2
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V2_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V3
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V3_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V4
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V4_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V8
    2151766689U,	// IMAGE_SAMPLE_C_L_V1_V8_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V2
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V2_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V3
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V3_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V4
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V4_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V8
    2151766689U,	// IMAGE_SAMPLE_C_L_V2_V8_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V2
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V2_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V3
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V3_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V4
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V4_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V8
    2151766689U,	// IMAGE_SAMPLE_C_L_V3_V8_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V2
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V2_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V3
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V3_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V4
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V4_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V8
    2151766689U,	// IMAGE_SAMPLE_C_L_V4_V8_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V2
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V2_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V3
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V3_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V4
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V4_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10
    2168543905U,	// IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V8
    2151766689U,	// IMAGE_SAMPLE_C_L_V5_V8_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V3
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V3_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V4
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V4_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V8
    2151767515U,	// IMAGE_SAMPLE_C_O_V1_V8_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V3
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V3_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V4
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V4_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V8
    2151767515U,	// IMAGE_SAMPLE_C_O_V2_V8_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V3
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V3_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V4
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V4_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V8
    2151767515U,	// IMAGE_SAMPLE_C_O_V3_V8_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V3
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V3_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V4
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V4_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V8
    2151767515U,	// IMAGE_SAMPLE_C_O_V4_V8_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V3
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V3_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V4
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V4_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10
    2168544731U,	// IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V8
    2151767515U,	// IMAGE_SAMPLE_C_O_V5_V8_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V1_V2
    2151764634U,	// IMAGE_SAMPLE_C_V1_V2_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V1_V2_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V1_V3
    2151764634U,	// IMAGE_SAMPLE_C_V1_V3_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V1_V3_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V1_V4
    2151764634U,	// IMAGE_SAMPLE_C_V1_V4_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V1_V4_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V2_V2
    2151764634U,	// IMAGE_SAMPLE_C_V2_V2_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V2_V2_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V2_V3
    2151764634U,	// IMAGE_SAMPLE_C_V2_V3_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V2_V3_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V2_V4
    2151764634U,	// IMAGE_SAMPLE_C_V2_V4_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V2_V4_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V3_V2
    2151764634U,	// IMAGE_SAMPLE_C_V3_V2_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V3_V2_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V3_V3
    2151764634U,	// IMAGE_SAMPLE_C_V3_V3_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V3_V3_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V3_V4
    2151764634U,	// IMAGE_SAMPLE_C_V3_V4_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V3_V4_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V4_V2
    2151764634U,	// IMAGE_SAMPLE_C_V4_V2_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V4_V2_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V4_V3
    2151764634U,	// IMAGE_SAMPLE_C_V4_V3_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V4_V3_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V4_V4
    2151764634U,	// IMAGE_SAMPLE_C_V4_V4_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V4_V4_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V5_V2
    2151764634U,	// IMAGE_SAMPLE_C_V5_V2_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V5_V2_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V5_V3
    2151764634U,	// IMAGE_SAMPLE_C_V5_V3_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V5_V3_nsa_gfx10
    2151764634U,	// IMAGE_SAMPLE_C_V5_V4
    2151764634U,	// IMAGE_SAMPLE_C_V5_V4_gfx10
    2168541850U,	// IMAGE_SAMPLE_C_V5_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_gfx10
    2168539188U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10
    2168539382U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V16
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V16_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V3
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V4
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V8
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V16
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V16_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V3
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V4
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V8
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V16
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V16_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V3
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V4
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V8
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V16
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V16_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V3
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V4
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V8
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V16
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V16_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V3
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V4
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V8
    2151767881U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10
    2168545097U,	// IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V16
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V16_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V2
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V2_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V3
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V3_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V4
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V4_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V8
    2151766883U,	// IMAGE_SAMPLE_D_CL_V1_V8_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V16
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V16_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V2
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V2_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V3
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V3_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V4
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V4_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V8
    2151766883U,	// IMAGE_SAMPLE_D_CL_V2_V8_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V16
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V16_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V2
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V2_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V3
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V3_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V4
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V4_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V8
    2151766883U,	// IMAGE_SAMPLE_D_CL_V3_V8_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V16
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V16_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V2
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V2_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V3
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V3_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V4
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V4_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V8
    2151766883U,	// IMAGE_SAMPLE_D_CL_V4_V8_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V16
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V16_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V2
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V2_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V3
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V3_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V4
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V4_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V8
    2151766883U,	// IMAGE_SAMPLE_D_CL_V5_V8_gfx10
    2168544099U,	// IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V2_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V3_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V4_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V8_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V2_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V3_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V4_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V8_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V2_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V3_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V4_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V8_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V2_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V3_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V4_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V8_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V2_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V3_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V4_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V8_gfx10
    2168539099U,	// IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_gfx10
    2168539285U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V16
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V16_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V3
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V3_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V4
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V4_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V8
    2151767553U,	// IMAGE_SAMPLE_D_O_V1_V8_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V16
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V16_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V3
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V3_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V4
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V4_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V8
    2151767553U,	// IMAGE_SAMPLE_D_O_V2_V8_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V16
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V16_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V3
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V3_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V4
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V4_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V8
    2151767553U,	// IMAGE_SAMPLE_D_O_V3_V8_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V16
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V16_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V3
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V3_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V4
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V4_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V8
    2151767553U,	// IMAGE_SAMPLE_D_O_V4_V8_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V16
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V16_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V3
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V3_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V4
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V4_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V8
    2151767553U,	// IMAGE_SAMPLE_D_O_V5_V8_gfx10
    2168544769U,	// IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V1_V16
    2151764846U,	// IMAGE_SAMPLE_D_V1_V16_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V1_V2
    2151764846U,	// IMAGE_SAMPLE_D_V1_V2_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V2_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V1_V3
    2151764846U,	// IMAGE_SAMPLE_D_V1_V3_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V3_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V1_V4
    2151764846U,	// IMAGE_SAMPLE_D_V1_V4_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V4_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V5_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V6_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V7_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V1_V8
    2151764846U,	// IMAGE_SAMPLE_D_V1_V8_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V1_V9_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V2_V16
    2151764846U,	// IMAGE_SAMPLE_D_V2_V16_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V2_V2
    2151764846U,	// IMAGE_SAMPLE_D_V2_V2_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V2_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V2_V3
    2151764846U,	// IMAGE_SAMPLE_D_V2_V3_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V3_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V2_V4
    2151764846U,	// IMAGE_SAMPLE_D_V2_V4_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V4_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V5_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V6_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V7_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V2_V8
    2151764846U,	// IMAGE_SAMPLE_D_V2_V8_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V2_V9_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V3_V16
    2151764846U,	// IMAGE_SAMPLE_D_V3_V16_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V3_V2
    2151764846U,	// IMAGE_SAMPLE_D_V3_V2_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V2_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V3_V3
    2151764846U,	// IMAGE_SAMPLE_D_V3_V3_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V3_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V3_V4
    2151764846U,	// IMAGE_SAMPLE_D_V3_V4_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V4_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V5_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V6_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V7_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V3_V8
    2151764846U,	// IMAGE_SAMPLE_D_V3_V8_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V3_V9_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V4_V16
    2151764846U,	// IMAGE_SAMPLE_D_V4_V16_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V4_V2
    2151764846U,	// IMAGE_SAMPLE_D_V4_V2_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V2_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V4_V3
    2151764846U,	// IMAGE_SAMPLE_D_V4_V3_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V3_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V4_V4
    2151764846U,	// IMAGE_SAMPLE_D_V4_V4_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V4_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V5_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V6_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V7_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V4_V8
    2151764846U,	// IMAGE_SAMPLE_D_V4_V8_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V4_V9_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V5_V16
    2151764846U,	// IMAGE_SAMPLE_D_V5_V16_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V5_V2
    2151764846U,	// IMAGE_SAMPLE_D_V5_V2_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V2_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V5_V3
    2151764846U,	// IMAGE_SAMPLE_D_V5_V3_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V3_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V5_V4
    2151764846U,	// IMAGE_SAMPLE_D_V5_V4_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V4_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V5_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V6_nsa_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V7_nsa_gfx10
    2151764846U,	// IMAGE_SAMPLE_D_V5_V8
    2151764846U,	// IMAGE_SAMPLE_D_V5_V8_gfx10
    2168542062U,	// IMAGE_SAMPLE_D_V5_V9_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V2
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V2_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V3
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V3_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V4
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V1_V4_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V2
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V2_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V3
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V3_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V4
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V2_V4_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V2
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V2_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V3
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V3_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V4
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V3_V4_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V2
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V2_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V3
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V3_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V4
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V4_V4_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V2
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V2_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V3
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V3_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V4
    2151768030U,	// IMAGE_SAMPLE_LZ_O_V5_V4_gfx10
    2168545246U,	// IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V1
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V1_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V2
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V2_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V3
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V3_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V4
    2151770315U,	// IMAGE_SAMPLE_LZ_V1_V4_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V1
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V1_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V2
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V2_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V3
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V3_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V4
    2151770315U,	// IMAGE_SAMPLE_LZ_V2_V4_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V1
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V1_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V2
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V2_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V3
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V3_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V4
    2151770315U,	// IMAGE_SAMPLE_LZ_V3_V4_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V1
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V1_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V2
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V2_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V3
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V3_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V4
    2151770315U,	// IMAGE_SAMPLE_LZ_V4_V4_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V1
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V1_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V2
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V2_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V3
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V3_gfx10
    2168547531U,	// IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V4
    2151770315U,	// IMAGE_SAMPLE_LZ_V5_V4_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V2
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V2_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V3
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V3_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V4
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V4_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V8
    2151767687U,	// IMAGE_SAMPLE_L_O_V1_V8_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V2
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V2_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V3
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V3_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V4
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V4_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V8
    2151767687U,	// IMAGE_SAMPLE_L_O_V2_V8_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V2
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V2_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V3
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V3_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V4
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V4_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V8
    2151767687U,	// IMAGE_SAMPLE_L_O_V3_V8_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V2
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V2_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V3
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V3_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V4
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V4_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V8
    2151767687U,	// IMAGE_SAMPLE_L_O_V4_V8_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V2
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V2_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V3
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V3_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V4
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V4_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10
    2168544903U,	// IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V8
    2151767687U,	// IMAGE_SAMPLE_L_O_V5_V8_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V1_V1
    2151766707U,	// IMAGE_SAMPLE_L_V1_V1_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V1_V2
    2151766707U,	// IMAGE_SAMPLE_L_V1_V2_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V1_V2_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V1_V3
    2151766707U,	// IMAGE_SAMPLE_L_V1_V3_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V1_V3_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V1_V4
    2151766707U,	// IMAGE_SAMPLE_L_V1_V4_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V1_V4_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V2_V1
    2151766707U,	// IMAGE_SAMPLE_L_V2_V1_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V2_V2
    2151766707U,	// IMAGE_SAMPLE_L_V2_V2_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V2_V2_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V2_V3
    2151766707U,	// IMAGE_SAMPLE_L_V2_V3_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V2_V3_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V2_V4
    2151766707U,	// IMAGE_SAMPLE_L_V2_V4_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V2_V4_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V3_V1
    2151766707U,	// IMAGE_SAMPLE_L_V3_V1_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V3_V2
    2151766707U,	// IMAGE_SAMPLE_L_V3_V2_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V3_V2_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V3_V3
    2151766707U,	// IMAGE_SAMPLE_L_V3_V3_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V3_V3_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V3_V4
    2151766707U,	// IMAGE_SAMPLE_L_V3_V4_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V3_V4_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V4_V1
    2151766707U,	// IMAGE_SAMPLE_L_V4_V1_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V4_V2
    2151766707U,	// IMAGE_SAMPLE_L_V4_V2_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V4_V2_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V4_V3
    2151766707U,	// IMAGE_SAMPLE_L_V4_V3_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V4_V3_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V4_V4
    2151766707U,	// IMAGE_SAMPLE_L_V4_V4_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V4_V4_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V5_V1
    2151766707U,	// IMAGE_SAMPLE_L_V5_V1_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V5_V2
    2151766707U,	// IMAGE_SAMPLE_L_V5_V2_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V5_V2_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V5_V3
    2151766707U,	// IMAGE_SAMPLE_L_V5_V3_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V5_V3_nsa_gfx10
    2151766707U,	// IMAGE_SAMPLE_L_V5_V4
    2151766707U,	// IMAGE_SAMPLE_L_V5_V4_gfx10
    2168543923U,	// IMAGE_SAMPLE_L_V5_V4_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V1_V2
    2151767611U,	// IMAGE_SAMPLE_O_V1_V2_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V1_V2_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V1_V3
    2151767611U,	// IMAGE_SAMPLE_O_V1_V3_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V1_V3_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V1_V4
    2151767611U,	// IMAGE_SAMPLE_O_V1_V4_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V1_V4_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V2_V2
    2151767611U,	// IMAGE_SAMPLE_O_V2_V2_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V2_V2_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V2_V3
    2151767611U,	// IMAGE_SAMPLE_O_V2_V3_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V2_V3_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V2_V4
    2151767611U,	// IMAGE_SAMPLE_O_V2_V4_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V2_V4_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V3_V2
    2151767611U,	// IMAGE_SAMPLE_O_V3_V2_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V3_V2_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V3_V3
    2151767611U,	// IMAGE_SAMPLE_O_V3_V3_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V3_V3_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V3_V4
    2151767611U,	// IMAGE_SAMPLE_O_V3_V4_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V3_V4_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V4_V2
    2151767611U,	// IMAGE_SAMPLE_O_V4_V2_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V4_V2_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V4_V3
    2151767611U,	// IMAGE_SAMPLE_O_V4_V3_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V4_V3_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V4_V4
    2151767611U,	// IMAGE_SAMPLE_O_V4_V4_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V4_V4_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V5_V2
    2151767611U,	// IMAGE_SAMPLE_O_V5_V2_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V5_V2_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V5_V3
    2151767611U,	// IMAGE_SAMPLE_O_V5_V3_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V5_V3_nsa_gfx10
    2151767611U,	// IMAGE_SAMPLE_O_V5_V4
    2151767611U,	// IMAGE_SAMPLE_O_V5_V4_gfx10
    2168544827U,	// IMAGE_SAMPLE_O_V5_V4_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V1_V1
    2151765542U,	// IMAGE_SAMPLE_V1_V1_gfx10
    2151765542U,	// IMAGE_SAMPLE_V1_V2
    2151765542U,	// IMAGE_SAMPLE_V1_V2_gfx10
    2168542758U,	// IMAGE_SAMPLE_V1_V2_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V1_V3
    2151765542U,	// IMAGE_SAMPLE_V1_V3_gfx10
    2168542758U,	// IMAGE_SAMPLE_V1_V3_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V1_V4
    2151765542U,	// IMAGE_SAMPLE_V1_V4_gfx10
    2151765542U,	// IMAGE_SAMPLE_V2_V1
    2151765542U,	// IMAGE_SAMPLE_V2_V1_gfx10
    2151765542U,	// IMAGE_SAMPLE_V2_V2
    2151765542U,	// IMAGE_SAMPLE_V2_V2_gfx10
    2168542758U,	// IMAGE_SAMPLE_V2_V2_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V2_V3
    2151765542U,	// IMAGE_SAMPLE_V2_V3_gfx10
    2168542758U,	// IMAGE_SAMPLE_V2_V3_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V2_V4
    2151765542U,	// IMAGE_SAMPLE_V2_V4_gfx10
    2151765542U,	// IMAGE_SAMPLE_V3_V1
    2151765542U,	// IMAGE_SAMPLE_V3_V1_gfx10
    2151765542U,	// IMAGE_SAMPLE_V3_V2
    2151765542U,	// IMAGE_SAMPLE_V3_V2_gfx10
    2168542758U,	// IMAGE_SAMPLE_V3_V2_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V3_V3
    2151765542U,	// IMAGE_SAMPLE_V3_V3_gfx10
    2168542758U,	// IMAGE_SAMPLE_V3_V3_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V3_V4
    2151765542U,	// IMAGE_SAMPLE_V3_V4_gfx10
    2151765542U,	// IMAGE_SAMPLE_V4_V1
    2151765542U,	// IMAGE_SAMPLE_V4_V1_gfx10
    2151765542U,	// IMAGE_SAMPLE_V4_V2
    2151765542U,	// IMAGE_SAMPLE_V4_V2_gfx10
    2168542758U,	// IMAGE_SAMPLE_V4_V2_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V4_V3
    2151765542U,	// IMAGE_SAMPLE_V4_V3_gfx10
    2168542758U,	// IMAGE_SAMPLE_V4_V3_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V4_V4
    2151765542U,	// IMAGE_SAMPLE_V4_V4_gfx10
    2151765542U,	// IMAGE_SAMPLE_V5_V1
    2151765542U,	// IMAGE_SAMPLE_V5_V1_gfx10
    2151765542U,	// IMAGE_SAMPLE_V5_V2
    2151765542U,	// IMAGE_SAMPLE_V5_V2_gfx10
    2168542758U,	// IMAGE_SAMPLE_V5_V2_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V5_V3
    2151765542U,	// IMAGE_SAMPLE_V5_V3_gfx10
    2168542758U,	// IMAGE_SAMPLE_V5_V3_nsa_gfx10
    2151765542U,	// IMAGE_SAMPLE_V5_V4
    2151765542U,	// IMAGE_SAMPLE_V5_V4_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V1
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V1_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V2
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V2_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V1_V2_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V3
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V3_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V4
    2151766596U,	// IMAGE_STORE_MIP_PCK_V1_V4_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V1
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V1_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V2
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V2_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V2_V2_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V3
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V3_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V4
    2151766596U,	// IMAGE_STORE_MIP_PCK_V2_V4_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V1
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V1_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V2
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V2_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V3_V2_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V3
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V3_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V4
    2151766596U,	// IMAGE_STORE_MIP_PCK_V3_V4_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V1
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V1_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V2
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V2_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V4_V2_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V3
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V3_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V4
    2151766596U,	// IMAGE_STORE_MIP_PCK_V4_V4_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V1
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V1_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V2
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V2_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V5_V2_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V3
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V3_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V5_V3_nsa_gfx10
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V4
    2151766596U,	// IMAGE_STORE_MIP_PCK_V5_V4_gfx10
    2168543812U,	// IMAGE_STORE_MIP_PCK_V5_V4_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V1_V1
    2151768397U,	// IMAGE_STORE_MIP_V1_V1_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V1_V2
    2151768397U,	// IMAGE_STORE_MIP_V1_V2_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V1_V2_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V1_V3
    2151768397U,	// IMAGE_STORE_MIP_V1_V3_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V1_V3_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V1_V4
    2151768397U,	// IMAGE_STORE_MIP_V1_V4_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V1_V4_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V2_V1
    2151768397U,	// IMAGE_STORE_MIP_V2_V1_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V2_V2
    2151768397U,	// IMAGE_STORE_MIP_V2_V2_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V2_V2_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V2_V3
    2151768397U,	// IMAGE_STORE_MIP_V2_V3_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V2_V3_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V2_V4
    2151768397U,	// IMAGE_STORE_MIP_V2_V4_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V2_V4_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V3_V1
    2151768397U,	// IMAGE_STORE_MIP_V3_V1_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V3_V2
    2151768397U,	// IMAGE_STORE_MIP_V3_V2_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V3_V2_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V3_V3
    2151768397U,	// IMAGE_STORE_MIP_V3_V3_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V3_V3_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V3_V4
    2151768397U,	// IMAGE_STORE_MIP_V3_V4_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V3_V4_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V4_V1
    2151768397U,	// IMAGE_STORE_MIP_V4_V1_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V4_V2
    2151768397U,	// IMAGE_STORE_MIP_V4_V2_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V4_V2_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V4_V3
    2151768397U,	// IMAGE_STORE_MIP_V4_V3_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V4_V3_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V4_V4
    2151768397U,	// IMAGE_STORE_MIP_V4_V4_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V4_V4_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V5_V1
    2151768397U,	// IMAGE_STORE_MIP_V5_V1_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V5_V2
    2151768397U,	// IMAGE_STORE_MIP_V5_V2_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V5_V2_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V5_V3
    2151768397U,	// IMAGE_STORE_MIP_V5_V3_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V5_V3_nsa_gfx10
    2151768397U,	// IMAGE_STORE_MIP_V5_V4
    2151768397U,	// IMAGE_STORE_MIP_V5_V4_gfx10
    2168545613U,	// IMAGE_STORE_MIP_V5_V4_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V1_V1
    2151766559U,	// IMAGE_STORE_PCK_V1_V1_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V1_V2
    2151766559U,	// IMAGE_STORE_PCK_V1_V2_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V1_V2_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V1_V3
    2151766559U,	// IMAGE_STORE_PCK_V1_V3_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V1_V3_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V1_V4
    2151766559U,	// IMAGE_STORE_PCK_V1_V4_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V1_V4_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V2_V1
    2151766559U,	// IMAGE_STORE_PCK_V2_V1_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V2_V2
    2151766559U,	// IMAGE_STORE_PCK_V2_V2_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V2_V2_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V2_V3
    2151766559U,	// IMAGE_STORE_PCK_V2_V3_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V2_V3_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V2_V4
    2151766559U,	// IMAGE_STORE_PCK_V2_V4_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V2_V4_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V3_V1
    2151766559U,	// IMAGE_STORE_PCK_V3_V1_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V3_V2
    2151766559U,	// IMAGE_STORE_PCK_V3_V2_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V3_V2_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V3_V3
    2151766559U,	// IMAGE_STORE_PCK_V3_V3_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V3_V3_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V3_V4
    2151766559U,	// IMAGE_STORE_PCK_V3_V4_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V3_V4_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V4_V1
    2151766559U,	// IMAGE_STORE_PCK_V4_V1_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V4_V2
    2151766559U,	// IMAGE_STORE_PCK_V4_V2_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V4_V2_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V4_V3
    2151766559U,	// IMAGE_STORE_PCK_V4_V3_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V4_V3_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V4_V4
    2151766559U,	// IMAGE_STORE_PCK_V4_V4_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V4_V4_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V5_V1
    2151766559U,	// IMAGE_STORE_PCK_V5_V1_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V5_V2
    2151766559U,	// IMAGE_STORE_PCK_V5_V2_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V5_V2_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V5_V3
    2151766559U,	// IMAGE_STORE_PCK_V5_V3_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V5_V3_nsa_gfx10
    2151766559U,	// IMAGE_STORE_PCK_V5_V4
    2151766559U,	// IMAGE_STORE_PCK_V5_V4_gfx10
    2168543775U,	// IMAGE_STORE_PCK_V5_V4_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V1_V1
    2151765620U,	// IMAGE_STORE_V1_V1_gfx10
    2151765620U,	// IMAGE_STORE_V1_V2
    2151765620U,	// IMAGE_STORE_V1_V2_gfx10
    2168542836U,	// IMAGE_STORE_V1_V2_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V1_V3
    2151765620U,	// IMAGE_STORE_V1_V3_gfx10
    2168542836U,	// IMAGE_STORE_V1_V3_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V1_V4
    2151765620U,	// IMAGE_STORE_V1_V4_gfx10
    2168542836U,	// IMAGE_STORE_V1_V4_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V2_V1
    2151765620U,	// IMAGE_STORE_V2_V1_gfx10
    2151765620U,	// IMAGE_STORE_V2_V2
    2151765620U,	// IMAGE_STORE_V2_V2_gfx10
    2168542836U,	// IMAGE_STORE_V2_V2_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V2_V3
    2151765620U,	// IMAGE_STORE_V2_V3_gfx10
    2168542836U,	// IMAGE_STORE_V2_V3_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V2_V4
    2151765620U,	// IMAGE_STORE_V2_V4_gfx10
    2168542836U,	// IMAGE_STORE_V2_V4_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V3_V1
    2151765620U,	// IMAGE_STORE_V3_V1_gfx10
    2151765620U,	// IMAGE_STORE_V3_V2
    2151765620U,	// IMAGE_STORE_V3_V2_gfx10
    2168542836U,	// IMAGE_STORE_V3_V2_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V3_V3
    2151765620U,	// IMAGE_STORE_V3_V3_gfx10
    2168542836U,	// IMAGE_STORE_V3_V3_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V3_V4
    2151765620U,	// IMAGE_STORE_V3_V4_gfx10
    2168542836U,	// IMAGE_STORE_V3_V4_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V4_V1
    2151765620U,	// IMAGE_STORE_V4_V1_gfx10
    2151765620U,	// IMAGE_STORE_V4_V2
    2151765620U,	// IMAGE_STORE_V4_V2_gfx10
    2168542836U,	// IMAGE_STORE_V4_V2_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V4_V3
    2151765620U,	// IMAGE_STORE_V4_V3_gfx10
    2168542836U,	// IMAGE_STORE_V4_V3_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V4_V4
    2151765620U,	// IMAGE_STORE_V4_V4_gfx10
    2168542836U,	// IMAGE_STORE_V4_V4_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V5_V1
    2151765620U,	// IMAGE_STORE_V5_V1_gfx10
    2151765620U,	// IMAGE_STORE_V5_V2
    2151765620U,	// IMAGE_STORE_V5_V2_gfx10
    2168542836U,	// IMAGE_STORE_V5_V2_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V5_V3
    2151765620U,	// IMAGE_STORE_V5_V3_gfx10
    2168542836U,	// IMAGE_STORE_V5_V3_nsa_gfx10
    2151765620U,	// IMAGE_STORE_V5_V4
    2151765620U,	// IMAGE_STORE_V5_V4_gfx10
    2168542836U,	// IMAGE_STORE_V5_V4_nsa_gfx10
    2158047738U,	// SCRATCH_LOAD_DWORDX2_SADDR_gfx10
    2158047738U,	// SCRATCH_LOAD_DWORDX2_SADDR_vi
    23147002U,	// SCRATCH_LOAD_DWORDX2_ST_gfx10
    4272634U,	// SCRATCH_LOAD_DWORDX2_gfx10
    4272634U,	// SCRATCH_LOAD_DWORDX2_vi
    2158047947U,	// SCRATCH_LOAD_DWORDX3_SADDR_gfx10
    2158047947U,	// SCRATCH_LOAD_DWORDX3_SADDR_vi
    23147211U,	// SCRATCH_LOAD_DWORDX3_ST_gfx10
    4272843U,	// SCRATCH_LOAD_DWORDX3_gfx10
    4272843U,	// SCRATCH_LOAD_DWORDX3_vi
    2158051915U,	// SCRATCH_LOAD_DWORDX4_SADDR_gfx10
    2158051915U,	// SCRATCH_LOAD_DWORDX4_SADDR_vi
    23151179U,	// SCRATCH_LOAD_DWORDX4_ST_gfx10
    4276811U,	// SCRATCH_LOAD_DWORDX4_gfx10
    4276811U,	// SCRATCH_LOAD_DWORDX4_vi
    2158056710U,	// SCRATCH_LOAD_DWORD_SADDR_gfx10
    2158056710U,	// SCRATCH_LOAD_DWORD_SADDR_vi
    23155974U,	// SCRATCH_LOAD_DWORD_ST_gfx10
    4281606U,	// SCRATCH_LOAD_DWORD_gfx10
    4281606U,	// SCRATCH_LOAD_DWORD_vi
    2158057583U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_gfx10
    2158057583U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_vi
    23156847U,	// SCRATCH_LOAD_SBYTE_D16_HI_ST_gfx10
    4282479U,	// SCRATCH_LOAD_SBYTE_D16_HI_gfx10
    4282479U,	// SCRATCH_LOAD_SBYTE_D16_HI_vi
    2158052280U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_gfx10
    2158052280U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_vi
    23151544U,	// SCRATCH_LOAD_SBYTE_D16_ST_gfx10
    4277176U,	// SCRATCH_LOAD_SBYTE_D16_gfx10
    4277176U,	// SCRATCH_LOAD_SBYTE_D16_vi
    2158057174U,	// SCRATCH_LOAD_SBYTE_SADDR_gfx10
    2158057174U,	// SCRATCH_LOAD_SBYTE_SADDR_vi
    23156438U,	// SCRATCH_LOAD_SBYTE_ST_gfx10
    4282070U,	// SCRATCH_LOAD_SBYTE_gfx10
    4282070U,	// SCRATCH_LOAD_SBYTE_vi
    2158057789U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_gfx10
    2158057789U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_vi
    23157053U,	// SCRATCH_LOAD_SHORT_D16_HI_ST_gfx10
    4282685U,	// SCRATCH_LOAD_SHORT_D16_HI_gfx10
    4282685U,	// SCRATCH_LOAD_SHORT_D16_HI_vi
    2158052462U,	// SCRATCH_LOAD_SHORT_D16_SADDR_gfx10
    2158052462U,	// SCRATCH_LOAD_SHORT_D16_SADDR_vi
    23151726U,	// SCRATCH_LOAD_SHORT_D16_ST_gfx10
    4277358U,	// SCRATCH_LOAD_SHORT_D16_gfx10
    4277358U,	// SCRATCH_LOAD_SHORT_D16_vi
    2158060794U,	// SCRATCH_LOAD_SSHORT_SADDR_gfx10
    2158060794U,	// SCRATCH_LOAD_SSHORT_SADDR_vi
    23160058U,	// SCRATCH_LOAD_SSHORT_ST_gfx10
    4285690U,	// SCRATCH_LOAD_SSHORT_gfx10
    4285690U,	// SCRATCH_LOAD_SSHORT_vi
    2158057686U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_gfx10
    2158057686U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_vi
    23156950U,	// SCRATCH_LOAD_UBYTE_D16_HI_ST_gfx10
    4282582U,	// SCRATCH_LOAD_UBYTE_D16_HI_gfx10
    4282582U,	// SCRATCH_LOAD_UBYTE_D16_HI_vi
    2158052371U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_gfx10
    2158052371U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_vi
    23151635U,	// SCRATCH_LOAD_UBYTE_D16_ST_gfx10
    4277267U,	// SCRATCH_LOAD_UBYTE_D16_gfx10
    4277267U,	// SCRATCH_LOAD_UBYTE_D16_vi
    2158057249U,	// SCRATCH_LOAD_UBYTE_SADDR_gfx10
    2158057249U,	// SCRATCH_LOAD_UBYTE_SADDR_vi
    23156513U,	// SCRATCH_LOAD_UBYTE_ST_gfx10
    4282145U,	// SCRATCH_LOAD_UBYTE_gfx10
    4282145U,	// SCRATCH_LOAD_UBYTE_vi
    2158060873U,	// SCRATCH_LOAD_USHORT_SADDR_gfx10
    2158060873U,	// SCRATCH_LOAD_USHORT_SADDR_vi
    23160137U,	// SCRATCH_LOAD_USHORT_ST_gfx10
    4285769U,	// SCRATCH_LOAD_USHORT_gfx10
    4285769U,	// SCRATCH_LOAD_USHORT_vi
    2151746262U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_gfx10
    2151746262U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_vi
    18942678U,	// SCRATCH_STORE_BYTE_D16_HI_ST_gfx10
    474109960U,	// SCRATCH_STORE_BYTE_D16_HI_gfx10
    474109960U,	// SCRATCH_STORE_BYTE_D16_HI_vi
    2151746237U,	// SCRATCH_STORE_BYTE_SADDR_gfx10
    2151746237U,	// SCRATCH_STORE_BYTE_SADDR_vi
    18942653U,	// SCRATCH_STORE_BYTE_ST_gfx10
    474109579U,	// SCRATCH_STORE_BYTE_gfx10
    474109579U,	// SCRATCH_STORE_BYTE_vi
    2151746127U,	// SCRATCH_STORE_DWORDX2_SADDR_gfx10
    2151746127U,	// SCRATCH_STORE_DWORDX2_SADDR_vi
    18942543U,	// SCRATCH_STORE_DWORDX2_ST_gfx10
    474100321U,	// SCRATCH_STORE_DWORDX2_gfx10
    474100321U,	// SCRATCH_STORE_DWORDX2_vi
    2151746155U,	// SCRATCH_STORE_DWORDX3_SADDR_gfx10
    2151746155U,	// SCRATCH_STORE_DWORDX3_SADDR_vi
    18942571U,	// SCRATCH_STORE_DWORDX3_ST_gfx10
    474100510U,	// SCRATCH_STORE_DWORDX3_gfx10
    474100510U,	// SCRATCH_STORE_DWORDX3_vi
    2151746183U,	// SCRATCH_STORE_DWORDX4_SADDR_gfx10
    2151746183U,	// SCRATCH_STORE_DWORDX4_SADDR_vi
    18942599U,	// SCRATCH_STORE_DWORDX4_ST_gfx10
    474104498U,	// SCRATCH_STORE_DWORDX4_gfx10
    474104498U,	// SCRATCH_STORE_DWORDX4_vi
    2151746211U,	// SCRATCH_STORE_DWORD_SADDR_gfx10
    2151746211U,	// SCRATCH_STORE_DWORD_SADDR_vi
    18942627U,	// SCRATCH_STORE_DWORD_ST_gfx10
    474109283U,	// SCRATCH_STORE_DWORD_gfx10
    474109283U,	// SCRATCH_STORE_DWORD_vi
    2151746294U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_gfx10
    2151746294U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_vi
    18942710U,	// SCRATCH_STORE_SHORT_D16_HI_ST_gfx10
    474110372U,	// SCRATCH_STORE_SHORT_D16_HI_gfx10
    474110372U,	// SCRATCH_STORE_SHORT_D16_HI_vi
    2151746327U,	// SCRATCH_STORE_SHORT_SADDR_gfx10
    2151746327U,	// SCRATCH_STORE_SHORT_SADDR_vi
    18942743U,	// SCRATCH_STORE_SHORT_ST_gfx10
    474113195U,	// SCRATCH_STORE_SHORT_gfx10
    474113195U,	// SCRATCH_STORE_SHORT_vi
    2151753827U,	// S_ABSDIFF_I32_gfx10
    2151753827U,	// S_ABSDIFF_I32_gfx6_gfx7
    2151753827U,	// S_ABSDIFF_I32_vi
    4270410U,	// S_ABS_I32_gfx10
    4270410U,	// S_ABS_I32_gfx6_gfx7
    4270410U,	// S_ABS_I32_vi
    2151754390U,	// S_ADDC_U32_gfx10
    2151754390U,	// S_ADDC_U32_gfx6_gfx7
    2151754390U,	// S_ADDC_U32_vi
    541141163U,	// S_ADDK_I32_gfx10
    541141163U,	// S_ADDK_I32_gfx6_gfx7
    541141163U,	// S_ADDK_I32_vi
    2151753725U,	// S_ADD_I32_gfx10
    2151753725U,	// S_ADD_I32_gfx6_gfx7
    2151753725U,	// S_ADD_I32_vi
    2151754533U,	// S_ADD_U32_gfx10
    2151754533U,	// S_ADD_U32_gfx6_gfx7
    2151754533U,	// S_ADD_U32_vi
    4263216U,	// S_ANDN1_SAVEEXEC_B32_gfx10
    4273344U,	// S_ANDN1_SAVEEXEC_B64_gfx10
    4273344U,	// S_ANDN1_SAVEEXEC_B64_vi
    4263423U,	// S_ANDN1_WREXEC_B32_gfx10
    4273551U,	// S_ANDN1_WREXEC_B64_gfx10
    4273551U,	// S_ANDN1_WREXEC_B64_vi
    2151746718U,	// S_ANDN2_B32_gfx10
    2151746718U,	// S_ANDN2_B32_gfx6_gfx7
    2151746718U,	// S_ANDN2_B32_vi
    2151756930U,	// S_ANDN2_B64_gfx10
    2151756930U,	// S_ANDN2_B64_gfx6_gfx7
    2151756930U,	// S_ANDN2_B64_vi
    4263259U,	// S_ANDN2_SAVEEXEC_B32_gfx10
    4273387U,	// S_ANDN2_SAVEEXEC_B64_gfx10
    4273387U,	// S_ANDN2_SAVEEXEC_B64_gfx6_gfx7
    4273387U,	// S_ANDN2_SAVEEXEC_B64_vi
    4263443U,	// S_ANDN2_WREXEC_B32_gfx10
    4273571U,	// S_ANDN2_WREXEC_B64_gfx10
    4273571U,	// S_ANDN2_WREXEC_B64_vi
    2151747201U,	// S_AND_B32_gfx10
    2151747201U,	// S_AND_B32_gfx6_gfx7
    2151747201U,	// S_AND_B32_vi
    2151757308U,	// S_AND_B64_gfx10
    2151757308U,	// S_AND_B64_gfx6_gfx7
    2151757308U,	// S_AND_B64_vi
    4263302U,	// S_AND_SAVEEXEC_B32_gfx10
    4273430U,	// S_AND_SAVEEXEC_B64_gfx10
    4273430U,	// S_AND_SAVEEXEC_B64_gfx6_gfx7
    4273430U,	// S_AND_SAVEEXEC_B64_vi
    2151754046U,	// S_ASHR_I32_gfx10
    2151754046U,	// S_ASHR_I32_gfx6_gfx7
    2151754046U,	// S_ASHR_I32_vi
    2151760004U,	// S_ASHR_I64_gfx10
    2151760004U,	// S_ASHR_I64_gfx6_gfx7
    2151760004U,	// S_ASHR_I64_vi
    2151768799U,	// S_ATC_PROBE_BUFFER_IMM_gfx10
    2151768799U,	// S_ATC_PROBE_BUFFER_IMM_vi
    2151768799U,	// S_ATC_PROBE_BUFFER_SGPR_gfx10
    2151768799U,	// S_ATC_PROBE_BUFFER_SGPR_vi
    2151765467U,	// S_ATC_PROBE_IMM_gfx10
    2151765467U,	// S_ATC_PROBE_IMM_vi
    2151765467U,	// S_ATC_PROBE_SGPR_gfx10
    2151765467U,	// S_ATC_PROBE_SGPR_vi
    2218873849U,	// S_ATOMIC_ADD_IMM_RTN_gfx10
    2218873849U,	// S_ATOMIC_ADD_IMM_RTN_vi
    2151764985U,	// S_ATOMIC_ADD_IMM_gfx10
    2151764985U,	// S_ATOMIC_ADD_IMM_vi
    2218873849U,	// S_ATOMIC_ADD_SGPR_RTN_gfx10
    2218873849U,	// S_ATOMIC_ADD_SGPR_RTN_vi
    2151764985U,	// S_ATOMIC_ADD_SGPR_gfx10
    2151764985U,	// S_ATOMIC_ADD_SGPR_vi
    2218864094U,	// S_ATOMIC_ADD_X2_IMM_RTN_gfx10
    2218864094U,	// S_ATOMIC_ADD_X2_IMM_RTN_vi
    2151755230U,	// S_ATOMIC_ADD_X2_IMM_gfx10
    2151755230U,	// S_ATOMIC_ADD_X2_IMM_vi
    2218864094U,	// S_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    2218864094U,	// S_ATOMIC_ADD_X2_SGPR_RTN_vi
    2151755230U,	// S_ATOMIC_ADD_X2_SGPR_gfx10
    2151755230U,	// S_ATOMIC_ADD_X2_SGPR_vi
    2218874007U,	// S_ATOMIC_AND_IMM_RTN_gfx10
    2218874007U,	// S_ATOMIC_AND_IMM_RTN_vi
    2151765143U,	// S_ATOMIC_AND_IMM_gfx10
    2151765143U,	// S_ATOMIC_AND_IMM_vi
    2218874007U,	// S_ATOMIC_AND_SGPR_RTN_gfx10
    2218874007U,	// S_ATOMIC_AND_SGPR_RTN_vi
    2151765143U,	// S_ATOMIC_AND_SGPR_gfx10
    2151765143U,	// S_ATOMIC_AND_SGPR_vi
    2218864177U,	// S_ATOMIC_AND_X2_IMM_RTN_gfx10
    2218864177U,	// S_ATOMIC_AND_X2_IMM_RTN_vi
    2151755313U,	// S_ATOMIC_AND_X2_IMM_gfx10
    2151755313U,	// S_ATOMIC_AND_X2_IMM_vi
    2218864177U,	// S_ATOMIC_AND_X2_SGPR_RTN_gfx10
    2218864177U,	// S_ATOMIC_AND_X2_SGPR_RTN_vi
    2151755313U,	// S_ATOMIC_AND_X2_SGPR_gfx10
    2151755313U,	// S_ATOMIC_AND_X2_SGPR_vi
    2218877115U,	// S_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    2218877115U,	// S_ATOMIC_CMPSWAP_IMM_RTN_vi
    2151768251U,	// S_ATOMIC_CMPSWAP_IMM_gfx10
    2151768251U,	// S_ATOMIC_CMPSWAP_IMM_vi
    2218877115U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    2218877115U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_vi
    2151768251U,	// S_ATOMIC_CMPSWAP_SGPR_gfx10
    2151768251U,	// S_ATOMIC_CMPSWAP_SGPR_vi
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_IMM_gfx10
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_IMM_vi
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_SGPR_vi
    2218873572U,	// S_ATOMIC_DEC_IMM_RTN_gfx10
    2218873572U,	// S_ATOMIC_DEC_IMM_RTN_vi
    2151764708U,	// S_ATOMIC_DEC_IMM_gfx10
    2151764708U,	// S_ATOMIC_DEC_IMM_vi
    2218873572U,	// S_ATOMIC_DEC_SGPR_RTN_gfx10
    2218873572U,	// S_ATOMIC_DEC_SGPR_RTN_vi
    2151764708U,	// S_ATOMIC_DEC_SGPR_gfx10
    2151764708U,	// S_ATOMIC_DEC_SGPR_vi
    2218863928U,	// S_ATOMIC_DEC_X2_IMM_RTN_gfx10
    2218863928U,	// S_ATOMIC_DEC_X2_IMM_RTN_vi
    2151755064U,	// S_ATOMIC_DEC_X2_IMM_gfx10
    2151755064U,	// S_ATOMIC_DEC_X2_IMM_vi
    2218863928U,	// S_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    2218863928U,	// S_ATOMIC_DEC_X2_SGPR_RTN_vi
    2151755064U,	// S_ATOMIC_DEC_X2_SGPR_gfx10
    2151755064U,	// S_ATOMIC_DEC_X2_SGPR_vi
    2218873661U,	// S_ATOMIC_INC_IMM_RTN_gfx10
    2218873661U,	// S_ATOMIC_INC_IMM_RTN_vi
    2151764797U,	// S_ATOMIC_INC_IMM_gfx10
    2151764797U,	// S_ATOMIC_INC_IMM_vi
    2218873661U,	// S_ATOMIC_INC_SGPR_RTN_gfx10
    2218873661U,	// S_ATOMIC_INC_SGPR_RTN_vi
    2151764797U,	// S_ATOMIC_INC_SGPR_gfx10
    2151764797U,	// S_ATOMIC_INC_SGPR_vi
    2218864011U,	// S_ATOMIC_INC_X2_IMM_RTN_gfx10
    2218864011U,	// S_ATOMIC_INC_X2_IMM_RTN_vi
    2151755147U,	// S_ATOMIC_INC_X2_IMM_gfx10
    2151755147U,	// S_ATOMIC_INC_X2_IMM_vi
    2218864011U,	// S_ATOMIC_INC_X2_SGPR_RTN_gfx10
    2218864011U,	// S_ATOMIC_INC_X2_SGPR_RTN_vi
    2151755147U,	// S_ATOMIC_INC_X2_SGPR_gfx10
    2151755147U,	// S_ATOMIC_INC_X2_SGPR_vi
    2218877829U,	// S_ATOMIC_OR_IMM_RTN_gfx10
    2218877829U,	// S_ATOMIC_OR_IMM_RTN_vi
    2151768965U,	// S_ATOMIC_OR_IMM_gfx10
    2151768965U,	// S_ATOMIC_OR_IMM_vi
    2218877829U,	// S_ATOMIC_OR_SGPR_RTN_gfx10
    2218877829U,	// S_ATOMIC_OR_SGPR_RTN_vi
    2151768965U,	// S_ATOMIC_OR_SGPR_gfx10
    2151768965U,	// S_ATOMIC_OR_SGPR_vi
    2218864785U,	// S_ATOMIC_OR_X2_IMM_RTN_gfx10
    2218864785U,	// S_ATOMIC_OR_X2_IMM_RTN_vi
    2151755921U,	// S_ATOMIC_OR_X2_IMM_gfx10
    2151755921U,	// S_ATOMIC_OR_X2_IMM_vi
    2218864785U,	// S_ATOMIC_OR_X2_SGPR_RTN_gfx10
    2218864785U,	// S_ATOMIC_OR_X2_SGPR_RTN_vi
    2151755921U,	// S_ATOMIC_OR_X2_SGPR_gfx10
    2151755921U,	// S_ATOMIC_OR_X2_SGPR_vi
    2218878768U,	// S_ATOMIC_SMAX_IMM_RTN_gfx10
    2218878768U,	// S_ATOMIC_SMAX_IMM_RTN_vi
    2151769904U,	// S_ATOMIC_SMAX_IMM_gfx10
    2151769904U,	// S_ATOMIC_SMAX_IMM_vi
    2218878768U,	// S_ATOMIC_SMAX_SGPR_RTN_gfx10
    2218878768U,	// S_ATOMIC_SMAX_SGPR_RTN_vi
    2151769904U,	// S_ATOMIC_SMAX_SGPR_gfx10
    2151769904U,	// S_ATOMIC_SMAX_SGPR_vi
    2218865018U,	// S_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    2218865018U,	// S_ATOMIC_SMAX_X2_IMM_RTN_vi
    2151756154U,	// S_ATOMIC_SMAX_X2_IMM_gfx10
    2151756154U,	// S_ATOMIC_SMAX_X2_IMM_vi
    2218865018U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    2218865018U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_vi
    2151756154U,	// S_ATOMIC_SMAX_X2_SGPR_gfx10
    2151756154U,	// S_ATOMIC_SMAX_X2_SGPR_vi
    2218876073U,	// S_ATOMIC_SMIN_IMM_RTN_gfx10
    2218876073U,	// S_ATOMIC_SMIN_IMM_RTN_vi
    2151767209U,	// S_ATOMIC_SMIN_IMM_gfx10
    2151767209U,	// S_ATOMIC_SMIN_IMM_vi
    2218876073U,	// S_ATOMIC_SMIN_SGPR_RTN_gfx10
    2218876073U,	// S_ATOMIC_SMIN_SGPR_RTN_vi
    2151767209U,	// S_ATOMIC_SMIN_SGPR_gfx10
    2151767209U,	// S_ATOMIC_SMIN_SGPR_vi
    2218864350U,	// S_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    2218864350U,	// S_ATOMIC_SMIN_X2_IMM_RTN_vi
    2151755486U,	// S_ATOMIC_SMIN_X2_IMM_gfx10
    2151755486U,	// S_ATOMIC_SMIN_X2_IMM_vi
    2218864350U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    2218864350U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_vi
    2151755486U,	// S_ATOMIC_SMIN_X2_SGPR_gfx10
    2151755486U,	// S_ATOMIC_SMIN_X2_SGPR_vi
    2218873410U,	// S_ATOMIC_SUB_IMM_RTN_gfx10
    2218873410U,	// S_ATOMIC_SUB_IMM_RTN_vi
    2151764546U,	// S_ATOMIC_SUB_IMM_gfx10
    2151764546U,	// S_ATOMIC_SUB_IMM_vi
    2218873410U,	// S_ATOMIC_SUB_SGPR_RTN_gfx10
    2218873410U,	// S_ATOMIC_SUB_SGPR_RTN_vi
    2151764546U,	// S_ATOMIC_SUB_SGPR_gfx10
    2151764546U,	// S_ATOMIC_SUB_SGPR_vi
    2218863845U,	// S_ATOMIC_SUB_X2_IMM_RTN_gfx10
    2218863845U,	// S_ATOMIC_SUB_X2_IMM_RTN_vi
    2151754981U,	// S_ATOMIC_SUB_X2_IMM_gfx10
    2151754981U,	// S_ATOMIC_SUB_X2_IMM_vi
    2218863845U,	// S_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    2218863845U,	// S_ATOMIC_SUB_X2_SGPR_RTN_vi
    2151754981U,	// S_ATOMIC_SUB_X2_SGPR_gfx10
    2151754981U,	// S_ATOMIC_SUB_X2_SGPR_vi
    2218877012U,	// S_ATOMIC_SWAP_IMM_RTN_gfx10
    2218877012U,	// S_ATOMIC_SWAP_IMM_RTN_vi
    2151768148U,	// S_ATOMIC_SWAP_IMM_gfx10
    2151768148U,	// S_ATOMIC_SWAP_IMM_vi
    2218877012U,	// S_ATOMIC_SWAP_SGPR_RTN_gfx10
    2218877012U,	// S_ATOMIC_SWAP_SGPR_RTN_vi
    2151768148U,	// S_ATOMIC_SWAP_SGPR_gfx10
    2151768148U,	// S_ATOMIC_SWAP_SGPR_vi
    2218864524U,	// S_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    2218864524U,	// S_ATOMIC_SWAP_X2_IMM_RTN_vi
    2151755660U,	// S_ATOMIC_SWAP_X2_IMM_gfx10
    2151755660U,	// S_ATOMIC_SWAP_X2_IMM_vi
    2218864524U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    2218864524U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_vi
    2151755660U,	// S_ATOMIC_SWAP_X2_SGPR_gfx10
    2151755660U,	// S_ATOMIC_SWAP_X2_SGPR_vi
    2218878862U,	// S_ATOMIC_UMAX_IMM_RTN_gfx10
    2218878862U,	// S_ATOMIC_UMAX_IMM_RTN_vi
    2151769998U,	// S_ATOMIC_UMAX_IMM_gfx10
    2151769998U,	// S_ATOMIC_UMAX_IMM_vi
    2218878862U,	// S_ATOMIC_UMAX_SGPR_RTN_gfx10
    2218878862U,	// S_ATOMIC_UMAX_SGPR_RTN_vi
    2151769998U,	// S_ATOMIC_UMAX_SGPR_gfx10
    2151769998U,	// S_ATOMIC_UMAX_SGPR_vi
    2218865105U,	// S_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    2218865105U,	// S_ATOMIC_UMAX_X2_IMM_RTN_vi
    2151756241U,	// S_ATOMIC_UMAX_X2_IMM_gfx10
    2151756241U,	// S_ATOMIC_UMAX_X2_IMM_vi
    2218865105U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    2218865105U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_vi
    2151756241U,	// S_ATOMIC_UMAX_X2_SGPR_gfx10
    2151756241U,	// S_ATOMIC_UMAX_X2_SGPR_vi
    2218876167U,	// S_ATOMIC_UMIN_IMM_RTN_gfx10
    2218876167U,	// S_ATOMIC_UMIN_IMM_RTN_vi
    2151767303U,	// S_ATOMIC_UMIN_IMM_gfx10
    2151767303U,	// S_ATOMIC_UMIN_IMM_vi
    2218876167U,	// S_ATOMIC_UMIN_SGPR_RTN_gfx10
    2218876167U,	// S_ATOMIC_UMIN_SGPR_RTN_vi
    2151767303U,	// S_ATOMIC_UMIN_SGPR_gfx10
    2151767303U,	// S_ATOMIC_UMIN_SGPR_vi
    2218864437U,	// S_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    2218864437U,	// S_ATOMIC_UMIN_X2_IMM_RTN_vi
    2151755573U,	// S_ATOMIC_UMIN_X2_IMM_gfx10
    2151755573U,	// S_ATOMIC_UMIN_X2_IMM_vi
    2218864437U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    2218864437U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_vi
    2151755573U,	// S_ATOMIC_UMIN_X2_SGPR_gfx10
    2151755573U,	// S_ATOMIC_UMIN_X2_SGPR_vi
    2218877916U,	// S_ATOMIC_XOR_IMM_RTN_gfx10
    2218877916U,	// S_ATOMIC_XOR_IMM_RTN_vi
    2151769052U,	// S_ATOMIC_XOR_IMM_gfx10
    2151769052U,	// S_ATOMIC_XOR_IMM_vi
    2218877916U,	// S_ATOMIC_XOR_SGPR_RTN_gfx10
    2218877916U,	// S_ATOMIC_XOR_SGPR_RTN_vi
    2151769052U,	// S_ATOMIC_XOR_SGPR_gfx10
    2151769052U,	// S_ATOMIC_XOR_SGPR_vi
    2218864866U,	// S_ATOMIC_XOR_X2_IMM_RTN_gfx10
    2218864866U,	// S_ATOMIC_XOR_X2_IMM_RTN_vi
    2151756002U,	// S_ATOMIC_XOR_X2_IMM_gfx10
    2151756002U,	// S_ATOMIC_XOR_X2_IMM_vi
    2218864866U,	// S_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    2218864866U,	// S_ATOMIC_XOR_X2_SGPR_RTN_vi
    2151756002U,	// S_ATOMIC_XOR_X2_SGPR_gfx10
    2151756002U,	// S_ATOMIC_XOR_X2_SGPR_vi
    25336U,	// S_BARRIER_gfx10
    25336U,	// S_BARRIER_gfx6_gfx7
    25336U,	// S_BARRIER_vi
    4262812U,	// S_BCNT0_I32_B32_gfx10
    4262812U,	// S_BCNT0_I32_B32_gfx6_gfx7
    4262812U,	// S_BCNT0_I32_B32_vi
    4273118U,	// S_BCNT0_I32_B64_gfx10
    4273118U,	// S_BCNT0_I32_B64_gfx6_gfx7
    4273118U,	// S_BCNT0_I32_B64_vi
    4262844U,	// S_BCNT1_I32_B32_gfx10
    4262844U,	// S_BCNT1_I32_B32_gfx6_gfx7
    4262844U,	// S_BCNT1_I32_B32_vi
    4273150U,	// S_BCNT1_I32_B64_gfx10
    4273150U,	// S_BCNT1_I32_B64_gfx6_gfx7
    4273150U,	// S_BCNT1_I32_B64_vi
    2151753747U,	// S_BFE_I32_gfx10
    2151753747U,	// S_BFE_I32_gfx6_gfx7
    2151753747U,	// S_BFE_I32_vi
    2151759949U,	// S_BFE_I64_gfx10
    2151759949U,	// S_BFE_I64_gfx6_gfx7
    2151759949U,	// S_BFE_I64_vi
    2151754544U,	// S_BFE_U32_gfx10
    2151754544U,	// S_BFE_U32_gfx6_gfx7
    2151754544U,	// S_BFE_U32_vi
    2151760236U,	// S_BFE_U64_gfx10
    2151760236U,	// S_BFE_U64_gfx6_gfx7
    2151760236U,	// S_BFE_U64_vi
    2151747461U,	// S_BFM_B32_gfx10
    2151747461U,	// S_BFM_B32_gfx6_gfx7
    2151747461U,	// S_BFM_B32_vi
    2151757427U,	// S_BFM_B64_gfx10
    2151757427U,	// S_BFM_B64_gfx6_gfx7
    2151757427U,	// S_BFM_B64_vi
    4262737U,	// S_BITCMP0_B32_gfx10
    4262737U,	// S_BITCMP0_B32_gfx6_gfx7
    4262737U,	// S_BITCMP0_B32_vi
    4273043U,	// S_BITCMP0_B64_gfx10
    4273043U,	// S_BITCMP0_B64_gfx6_gfx7
    4273043U,	// S_BITCMP0_B64_vi
    4262767U,	// S_BITCMP1_B32_gfx10
    4262767U,	// S_BITCMP1_B32_gfx6_gfx7
    4262767U,	// S_BITCMP1_B32_vi
    4273073U,	// S_BITCMP1_B64_gfx10
    4273073U,	// S_BITCMP1_B64_gfx6_gfx7
    4273073U,	// S_BITCMP1_B64_vi
    4263118U,	// S_BITREPLICATE_B64_B32_gfx10
    4263118U,	// S_BITREPLICATE_B64_B32_vi
    4262752U,	// S_BITSET0_B32_gfx10
    4262752U,	// S_BITSET0_B32_gfx6_gfx7
    4262752U,	// S_BITSET0_B32_vi
    4273058U,	// S_BITSET0_B64_gfx10
    4273058U,	// S_BITSET0_B64_gfx6_gfx7
    4273058U,	// S_BITSET0_B64_vi
    4262782U,	// S_BITSET1_B32_gfx10
    4262782U,	// S_BITSET1_B32_gfx6_gfx7
    4262782U,	// S_BITSET1_B32_vi
    4273088U,	// S_BITSET1_B64_gfx10
    4273088U,	// S_BITSET1_B64_gfx6_gfx7
    4273088U,	// S_BITSET1_B64_vi
    481162U,	// S_BRANCH_gfx10
    481162U,	// S_BRANCH_gfx6_gfx7
    483730U,	// S_BRANCH_pad_s_nop_gfx10
    483730U,	// S_BRANCH_pad_s_nop_gfx6_gfx7
    483730U,	// S_BRANCH_pad_s_nop_vi
    481162U,	// S_BRANCH_vi
    4264205U,	// S_BREV_B32_gfx10
    4264205U,	// S_BREV_B32_gfx6_gfx7
    4264205U,	// S_BREV_B32_vi
    4274109U,	// S_BREV_B64_gfx10
    4274109U,	// S_BREV_B64_gfx6_gfx7
    4274109U,	// S_BREV_B64_vi
    2218873828U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_gfx10
    2218873828U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_vi
    2151764964U,	// S_BUFFER_ATOMIC_ADD_IMM_gfx10
    2151764964U,	// S_BUFFER_ATOMIC_ADD_IMM_vi
    2218873828U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_gfx10
    2218873828U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_vi
    2151764964U,	// S_BUFFER_ATOMIC_ADD_SGPR_gfx10
    2151764964U,	// S_BUFFER_ATOMIC_ADD_SGPR_vi
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_gfx10
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_vi
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_gfx10
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_vi
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_vi
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_gfx10
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_vi
    2218873986U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_gfx10
    2218873986U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_vi
    2151765122U,	// S_BUFFER_ATOMIC_AND_IMM_gfx10
    2151765122U,	// S_BUFFER_ATOMIC_AND_IMM_vi
    2218873986U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_gfx10
    2218873986U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_vi
    2151765122U,	// S_BUFFER_ATOMIC_AND_SGPR_gfx10
    2151765122U,	// S_BUFFER_ATOMIC_AND_SGPR_vi
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_gfx10
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_vi
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_IMM_gfx10
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_IMM_vi
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_gfx10
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_vi
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_gfx10
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_vi
    2218877090U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    2218877090U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_vi
    2151768226U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_gfx10
    2151768226U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_vi
    2218877090U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    2218877090U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_vi
    2151768226U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_gfx10
    2151768226U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_vi
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_gfx10
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_vi
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_vi
    2218873551U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_gfx10
    2218873551U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_vi
    2151764687U,	// S_BUFFER_ATOMIC_DEC_IMM_gfx10
    2151764687U,	// S_BUFFER_ATOMIC_DEC_IMM_vi
    2218873551U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_gfx10
    2218873551U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_vi
    2151764687U,	// S_BUFFER_ATOMIC_DEC_SGPR_gfx10
    2151764687U,	// S_BUFFER_ATOMIC_DEC_SGPR_vi
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_gfx10
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_vi
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_gfx10
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_vi
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_vi
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_gfx10
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_vi
    2218873640U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_gfx10
    2218873640U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_vi
    2151764776U,	// S_BUFFER_ATOMIC_INC_IMM_gfx10
    2151764776U,	// S_BUFFER_ATOMIC_INC_IMM_vi
    2218873640U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_gfx10
    2218873640U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_vi
    2151764776U,	// S_BUFFER_ATOMIC_INC_SGPR_gfx10
    2151764776U,	// S_BUFFER_ATOMIC_INC_SGPR_vi
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_gfx10
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_vi
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_IMM_gfx10
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_IMM_vi
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_gfx10
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_vi
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_gfx10
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_vi
    2218877809U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_gfx10
    2218877809U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_vi
    2151768945U,	// S_BUFFER_ATOMIC_OR_IMM_gfx10
    2151768945U,	// S_BUFFER_ATOMIC_OR_IMM_vi
    2218877809U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_gfx10
    2218877809U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_vi
    2151768945U,	// S_BUFFER_ATOMIC_OR_SGPR_gfx10
    2151768945U,	// S_BUFFER_ATOMIC_OR_SGPR_vi
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_gfx10
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_vi
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_IMM_gfx10
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_IMM_vi
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_gfx10
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_vi
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_gfx10
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_vi
    2218878746U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_gfx10
    2218878746U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_vi
    2151769882U,	// S_BUFFER_ATOMIC_SMAX_IMM_gfx10
    2151769882U,	// S_BUFFER_ATOMIC_SMAX_IMM_vi
    2218878746U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_gfx10
    2218878746U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_vi
    2151769882U,	// S_BUFFER_ATOMIC_SMAX_SGPR_gfx10
    2151769882U,	// S_BUFFER_ATOMIC_SMAX_SGPR_vi
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_vi
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_gfx10
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_vi
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_vi
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_gfx10
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_vi
    2218876051U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_gfx10
    2218876051U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_vi
    2151767187U,	// S_BUFFER_ATOMIC_SMIN_IMM_gfx10
    2151767187U,	// S_BUFFER_ATOMIC_SMIN_IMM_vi
    2218876051U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_gfx10
    2218876051U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_vi
    2151767187U,	// S_BUFFER_ATOMIC_SMIN_SGPR_gfx10
    2151767187U,	// S_BUFFER_ATOMIC_SMIN_SGPR_vi
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_vi
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_gfx10
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_vi
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_vi
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_gfx10
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_vi
    2218873389U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_gfx10
    2218873389U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_vi
    2151764525U,	// S_BUFFER_ATOMIC_SUB_IMM_gfx10
    2151764525U,	// S_BUFFER_ATOMIC_SUB_IMM_vi
    2218873389U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_gfx10
    2218873389U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_vi
    2151764525U,	// S_BUFFER_ATOMIC_SUB_SGPR_gfx10
    2151764525U,	// S_BUFFER_ATOMIC_SUB_SGPR_vi
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_gfx10
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_vi
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_gfx10
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_vi
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_vi
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_gfx10
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_vi
    2218876990U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_gfx10
    2218876990U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_vi
    2151768126U,	// S_BUFFER_ATOMIC_SWAP_IMM_gfx10
    2151768126U,	// S_BUFFER_ATOMIC_SWAP_IMM_vi
    2218876990U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_gfx10
    2218876990U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_vi
    2151768126U,	// S_BUFFER_ATOMIC_SWAP_SGPR_gfx10
    2151768126U,	// S_BUFFER_ATOMIC_SWAP_SGPR_vi
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_vi
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_gfx10
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_vi
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_vi
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_gfx10
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_vi
    2218878840U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_gfx10
    2218878840U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_vi
    2151769976U,	// S_BUFFER_ATOMIC_UMAX_IMM_gfx10
    2151769976U,	// S_BUFFER_ATOMIC_UMAX_IMM_vi
    2218878840U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_gfx10
    2218878840U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_vi
    2151769976U,	// S_BUFFER_ATOMIC_UMAX_SGPR_gfx10
    2151769976U,	// S_BUFFER_ATOMIC_UMAX_SGPR_vi
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_vi
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_gfx10
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_vi
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_vi
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_gfx10
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_vi
    2218876145U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_gfx10
    2218876145U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_vi
    2151767281U,	// S_BUFFER_ATOMIC_UMIN_IMM_gfx10
    2151767281U,	// S_BUFFER_ATOMIC_UMIN_IMM_vi
    2218876145U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_gfx10
    2218876145U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_vi
    2151767281U,	// S_BUFFER_ATOMIC_UMIN_SGPR_gfx10
    2151767281U,	// S_BUFFER_ATOMIC_UMIN_SGPR_vi
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_vi
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_gfx10
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_vi
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_vi
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_gfx10
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_vi
    2218877895U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_gfx10
    2218877895U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_vi
    2151769031U,	// S_BUFFER_ATOMIC_XOR_IMM_gfx10
    2151769031U,	// S_BUFFER_ATOMIC_XOR_IMM_vi
    2218877895U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_gfx10
    2218877895U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_vi
    2151769031U,	// S_BUFFER_ATOMIC_XOR_SGPR_gfx10
    2151769031U,	// S_BUFFER_ATOMIC_XOR_SGPR_vi
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_gfx10
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_vi
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_gfx10
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_vi
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_vi
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_gfx10
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_vi
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_ci
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_gfx10
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_si
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_vi
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_gfx10
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_si
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_vi
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_ci
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_gfx10
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_si
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_vi
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_gfx10
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_si
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_vi
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_ci
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_gfx10
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_si
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_vi
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_gfx10
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_si
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_vi
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_ci
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_gfx10
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_si
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_vi
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_gfx10
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_si
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_vi
    2151765293U,	// S_BUFFER_LOAD_DWORD_IMM_ci
    2151765293U,	// S_BUFFER_LOAD_DWORD_IMM_gfx10
    2151765293U,	// S_BUFFER_LOAD_DWORD_IMM_si
    2151765293U,	// S_BUFFER_LOAD_DWORD_IMM_vi
    2151765293U,	// S_BUFFER_LOAD_DWORD_SGPR_gfx10
    2151765293U,	// S_BUFFER_LOAD_DWORD_SGPR_si
    2151765293U,	// S_BUFFER_LOAD_DWORD_SGPR_vi
    2151756430U,	// S_BUFFER_STORE_DWORDX2_IMM_gfx10
    2151756430U,	// S_BUFFER_STORE_DWORDX2_IMM_vi
    2151756430U,	// S_BUFFER_STORE_DWORDX2_SGPR_gfx10
    2151756430U,	// S_BUFFER_STORE_DWORDX2_SGPR_vi
    2151760607U,	// S_BUFFER_STORE_DWORDX4_IMM_gfx10
    2151760607U,	// S_BUFFER_STORE_DWORDX4_IMM_vi
    2151760607U,	// S_BUFFER_STORE_DWORDX4_SGPR_gfx10
    2151760607U,	// S_BUFFER_STORE_DWORDX4_SGPR_vi
    2151765388U,	// S_BUFFER_STORE_DWORD_IMM_gfx10
    2151765388U,	// S_BUFFER_STORE_DWORD_IMM_vi
    2151765388U,	// S_BUFFER_STORE_DWORD_SGPR_gfx10
    2151765388U,	// S_BUFFER_STORE_DWORD_SGPR_vi
    608253543U,	// S_CALL_B64_gfx10
    608253543U,	// S_CALL_B64_vi
    484099U,	// S_CBRANCH_CDBGSYS_AND_USER_gfx10
    484099U,	// S_CBRANCH_CDBGSYS_AND_USER_gfx6_gfx7
    483750U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_gfx10
    483750U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_gfx6_gfx7
    483750U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_vi
    484099U,	// S_CBRANCH_CDBGSYS_AND_USER_vi
    484127U,	// S_CBRANCH_CDBGSYS_OR_USER_gfx10
    484127U,	// S_CBRANCH_CDBGSYS_OR_USER_gfx6_gfx7
    483788U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_gfx10
    483788U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_gfx6_gfx7
    483788U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_vi
    484127U,	// S_CBRANCH_CDBGSYS_OR_USER_vi
    484365U,	// S_CBRANCH_CDBGSYS_gfx10
    484365U,	// S_CBRANCH_CDBGSYS_gfx6_gfx7
    483855U,	// S_CBRANCH_CDBGSYS_pad_s_nop_gfx10
    483855U,	// S_CBRANCH_CDBGSYS_pad_s_nop_gfx6_gfx7
    483855U,	// S_CBRANCH_CDBGSYS_pad_s_nop_vi
    484365U,	// S_CBRANCH_CDBGSYS_vi
    484154U,	// S_CBRANCH_CDBGUSER_gfx10
    484154U,	// S_CBRANCH_CDBGUSER_gfx6_gfx7
    483825U,	// S_CBRANCH_CDBGUSER_pad_s_nop_gfx10
    483825U,	// S_CBRANCH_CDBGUSER_pad_s_nop_gfx6_gfx7
    483825U,	// S_CBRANCH_CDBGUSER_pad_s_nop_vi
    484154U,	// S_CBRANCH_CDBGUSER_vi
    485613U,	// S_CBRANCH_EXECNZ_gfx10
    485613U,	// S_CBRANCH_EXECNZ_gfx6_gfx7
    483964U,	// S_CBRANCH_EXECNZ_pad_s_nop_gfx10
    483964U,	// S_CBRANCH_EXECNZ_pad_s_nop_gfx6_gfx7
    483964U,	// S_CBRANCH_EXECNZ_pad_s_nop_vi
    485613U,	// S_CBRANCH_EXECNZ_vi
    485505U,	// S_CBRANCH_EXECZ_gfx10
    485505U,	// S_CBRANCH_EXECZ_gfx6_gfx7
    483910U,	// S_CBRANCH_EXECZ_pad_s_nop_gfx10
    483910U,	// S_CBRANCH_EXECZ_pad_s_nop_gfx6_gfx7
    483910U,	// S_CBRANCH_EXECZ_pad_s_nop_vi
    485505U,	// S_CBRANCH_EXECZ_vi
    4282969U,	// S_CBRANCH_G_FORK_gfx6_gfx7
    4282969U,	// S_CBRANCH_G_FORK_vi
    608262763U,	// S_CBRANCH_I_FORK_gfx6_gfx7
    608262763U,	// S_CBRANCH_I_FORK_vi
    89384U,	// S_CBRANCH_JOIN_gfx6_gfx7
    89384U,	// S_CBRANCH_JOIN_vi
    461617U,	// S_CBRANCH_SCC0_gfx10
    461617U,	// S_CBRANCH_SCC0_gfx6_gfx7
    483678U,	// S_CBRANCH_SCC0_pad_s_nop_gfx10
    483678U,	// S_CBRANCH_SCC0_pad_s_nop_gfx6_gfx7
    483678U,	// S_CBRANCH_SCC0_pad_s_nop_vi
    461617U,	// S_CBRANCH_SCC0_vi
    461633U,	// S_CBRANCH_SCC1_gfx10
    461633U,	// S_CBRANCH_SCC1_gfx6_gfx7
    483704U,	// S_CBRANCH_SCC1_pad_s_nop_gfx10
    483704U,	// S_CBRANCH_SCC1_pad_s_nop_gfx6_gfx7
    483704U,	// S_CBRANCH_SCC1_pad_s_nop_vi
    461633U,	// S_CBRANCH_SCC1_vi
    485596U,	// S_CBRANCH_VCCNZ_gfx10
    485596U,	// S_CBRANCH_VCCNZ_gfx6_gfx7
    483937U,	// S_CBRANCH_VCCNZ_pad_s_nop_gfx10
    483937U,	// S_CBRANCH_VCCNZ_pad_s_nop_gfx6_gfx7
    483937U,	// S_CBRANCH_VCCNZ_pad_s_nop_vi
    485596U,	// S_CBRANCH_VCCNZ_vi
    485489U,	// S_CBRANCH_VCCZ_gfx10
    485489U,	// S_CBRANCH_VCCZ_gfx6_gfx7
    483884U,	// S_CBRANCH_VCCZ_pad_s_nop_gfx10
    483884U,	// S_CBRANCH_VCCZ_pad_s_nop_gfx6_gfx7
    483884U,	// S_CBRANCH_VCCZ_pad_s_nop_vi
    485489U,	// S_CBRANCH_VCCZ_vi
    546433U,	// S_CLAUSE_gfx10
    675358927U,	// S_CMOVK_I32_gfx10
    675358927U,	// S_CMOVK_I32_gfx6_gfx7
    675358927U,	// S_CMOVK_I32_vi
    4264228U,	// S_CMOV_B32_gfx10
    4264228U,	// S_CMOV_B32_gfx6_gfx7
    4264228U,	// S_CMOV_B32_vi
    4274162U,	// S_CMOV_B64_gfx10
    4274162U,	// S_CMOV_B64_gfx6_gfx7
    4274162U,	// S_CMOV_B64_vi
    675359009U,	// S_CMPK_EQ_I32_gfx10
    675359009U,	// S_CMPK_EQ_I32_gfx6_gfx7
    675359009U,	// S_CMPK_EQ_I32_vi
    675359828U,	// S_CMPK_EQ_U32_gfx10
    675359828U,	// S_CMPK_EQ_U32_gfx6_gfx7
    675359828U,	// S_CMPK_EQ_U32_vi
    675358761U,	// S_CMPK_GE_I32_gfx10
    675358761U,	// S_CMPK_GE_I32_gfx6_gfx7
    675358761U,	// S_CMPK_GE_I32_vi
    675359558U,	// S_CMPK_GE_U32_gfx10
    675359558U,	// S_CMPK_GE_U32_gfx6_gfx7
    675359558U,	// S_CMPK_GE_U32_vi
    675359061U,	// S_CMPK_GT_I32_gfx10
    675359061U,	// S_CMPK_GT_I32_gfx6_gfx7
    675359061U,	// S_CMPK_GT_I32_vi
    675359857U,	// S_CMPK_GT_U32_gfx10
    675359857U,	// S_CMPK_GT_U32_gfx6_gfx7
    675359857U,	// S_CMPK_GT_U32_vi
    675358790U,	// S_CMPK_LE_I32_gfx10
    675358790U,	// S_CMPK_LE_I32_gfx6_gfx7
    675358790U,	// S_CMPK_LE_I32_vi
    675359587U,	// S_CMPK_LE_U32_gfx10
    675359587U,	// S_CMPK_LE_U32_gfx6_gfx7
    675359587U,	// S_CMPK_LE_U32_vi
    675358834U,	// S_CMPK_LG_I32_gfx10
    675358834U,	// S_CMPK_LG_I32_gfx6_gfx7
    675358834U,	// S_CMPK_LG_I32_vi
    675359616U,	// S_CMPK_LG_U32_gfx10
    675359616U,	// S_CMPK_LG_U32_gfx6_gfx7
    675359616U,	// S_CMPK_LG_U32_vi
    675359103U,	// S_CMPK_LT_I32_gfx10
    675359103U,	// S_CMPK_LT_I32_gfx6_gfx7
    675359103U,	// S_CMPK_LT_I32_vi
    675359886U,	// S_CMPK_LT_U32_gfx10
    675359886U,	// S_CMPK_LT_U32_gfx6_gfx7
    675359886U,	// S_CMPK_LT_U32_vi
    4270384U,	// S_CMP_EQ_I32_gfx10
    4270384U,	// S_CMP_EQ_I32_gfx6_gfx7
    4270384U,	// S_CMP_EQ_I32_vi
    4271203U,	// S_CMP_EQ_U32_gfx10
    4271203U,	// S_CMP_EQ_U32_gfx6_gfx7
    4271203U,	// S_CMP_EQ_U32_vi
    4276738U,	// S_CMP_EQ_U64_gfx10
    4276738U,	// S_CMP_EQ_U64_vi
    4270136U,	// S_CMP_GE_I32_gfx10
    4270136U,	// S_CMP_GE_I32_gfx6_gfx7
    4270136U,	// S_CMP_GE_I32_vi
    4270933U,	// S_CMP_GE_U32_gfx10
    4270933U,	// S_CMP_GE_U32_gfx6_gfx7
    4270933U,	// S_CMP_GE_U32_vi
    4270436U,	// S_CMP_GT_I32_gfx10
    4270436U,	// S_CMP_GT_I32_gfx6_gfx7
    4270436U,	// S_CMP_GT_I32_vi
    4271232U,	// S_CMP_GT_U32_gfx10
    4271232U,	// S_CMP_GT_U32_gfx6_gfx7
    4271232U,	// S_CMP_GT_U32_vi
    4270165U,	// S_CMP_LE_I32_gfx10
    4270165U,	// S_CMP_LE_I32_gfx6_gfx7
    4270165U,	// S_CMP_LE_I32_vi
    4270962U,	// S_CMP_LE_U32_gfx10
    4270962U,	// S_CMP_LE_U32_gfx6_gfx7
    4270962U,	// S_CMP_LE_U32_vi
    4270209U,	// S_CMP_LG_I32_gfx10
    4270209U,	// S_CMP_LG_I32_gfx6_gfx7
    4270209U,	// S_CMP_LG_I32_vi
    4270991U,	// S_CMP_LG_U32_gfx10
    4270991U,	// S_CMP_LG_U32_gfx6_gfx7
    4270991U,	// S_CMP_LG_U32_vi
    4276599U,	// S_CMP_LG_U64_gfx10
    4276599U,	// S_CMP_LG_U64_vi
    4270478U,	// S_CMP_LT_I32_gfx10
    4270478U,	// S_CMP_LT_I32_gfx6_gfx7
    4270478U,	// S_CMP_LT_I32_vi
    4271261U,	// S_CMP_LT_U32_gfx10
    4271261U,	// S_CMP_LT_U32_gfx6_gfx7
    4271261U,	// S_CMP_LT_U32_vi
    21686U,	// S_CODE_END_gfx10
    2151747797U,	// S_CSELECT_B32_gfx10
    2151747797U,	// S_CSELECT_B32_gfx6_gfx7
    2151747797U,	// S_CSELECT_B32_vi
    2151757717U,	// S_CSELECT_B64_gfx10
    2151757717U,	// S_CSELECT_B64_gfx6_gfx7
    2151757717U,	// S_CSELECT_B64_vi
    742479090U,	// S_DCACHE_DISCARD_IMM_gfx10
    742479090U,	// S_DCACHE_DISCARD_IMM_vi
    4281586U,	// S_DCACHE_DISCARD_SGPR_gfx10
    4281586U,	// S_DCACHE_DISCARD_SGPR_vi
    742469206U,	// S_DCACHE_DISCARD_X2_IMM_gfx10
    742469206U,	// S_DCACHE_DISCARD_X2_IMM_vi
    4271702U,	// S_DCACHE_DISCARD_X2_SGPR_gfx10
    4271702U,	// S_DCACHE_DISCARD_X2_SGPR_vi
    33434U,	// S_DCACHE_INV_VOL_ci
    33434U,	// S_DCACHE_INV_VOL_vi
    33578U,	// S_DCACHE_INV_gfx10
    33578U,	// S_DCACHE_INV_si
    33578U,	// S_DCACHE_INV_vi
    33418U,	// S_DCACHE_WB_VOL_vi
    33295U,	// S_DCACHE_WB_gfx10
    33295U,	// S_DCACHE_WB_vi
    89009U,	// S_DECPERFLEVEL_gfx10
    89009U,	// S_DECPERFLEVEL_gfx6_gfx7
    89009U,	// S_DECPERFLEVEL_vi
    87542U,	// S_DENORM_MODE_gfx10
    22106U,	// S_ENDPGM_ORDERED_PS_DONE_gfx10
    22106U,	// S_ENDPGM_ORDERED_PS_DONE_vi
    21528U,	// S_ENDPGM_SAVED_gfx10
    21528U,	// S_ENDPGM_SAVED_gfx6_gfx7
    21528U,	// S_ENDPGM_SAVED_vi
    623275U,	// S_ENDPGM_gfx10
    623275U,	// S_ENDPGM_gfx6_gfx7
    623275U,	// S_ENDPGM_vi
    4262797U,	// S_FF0_I32_B32_gfx10
    4262797U,	// S_FF0_I32_B32_gfx6_gfx7
    4262797U,	// S_FF0_I32_B32_vi
    4273103U,	// S_FF0_I32_B64_gfx10
    4273103U,	// S_FF0_I32_B64_gfx6_gfx7
    4273103U,	// S_FF0_I32_B64_vi
    4262829U,	// S_FF1_I32_B32_gfx10
    4262829U,	// S_FF1_I32_B32_gfx6_gfx7
    4262829U,	// S_FF1_I32_B32_vi
    4273135U,	// S_FF1_I32_B64_gfx10
    4273135U,	// S_FF1_I32_B64_gfx6_gfx7
    4273135U,	// S_FF1_I32_B64_vi
    4262861U,	// S_FLBIT_I32_B32_gfx10
    4262861U,	// S_FLBIT_I32_B32_gfx6_gfx7
    4262861U,	// S_FLBIT_I32_B32_vi
    4273167U,	// S_FLBIT_I32_B64_gfx10
    4273167U,	// S_FLBIT_I32_B64_gfx6_gfx7
    4273167U,	// S_FLBIT_I32_B64_vi
    4276250U,	// S_FLBIT_I32_I64_gfx10
    4276250U,	// S_FLBIT_I32_I64_gfx6_gfx7
    4276250U,	// S_FLBIT_I32_I64_vi
    4270450U,	// S_FLBIT_I32_gfx10
    4270450U,	// S_FLBIT_I32_gfx6_gfx7
    4270450U,	// S_FLBIT_I32_vi
    79301U,	// S_GETPC_B64_gfx10
    79301U,	// S_GETPC_B64_gfx6_gfx7
    79301U,	// S_GETPC_B64_vi
    809570099U,	// S_GETREG_B32_gfx10
    809570099U,	// S_GETREG_B32_gfx6_gfx7
    809570099U,	// S_GETREG_B32_vi
    90804U,	// S_GET_WAVEID_IN_WORKGROUP_gfx10
    33568U,	// S_GL1_INV_gfx10
    26008U,	// S_ICACHE_INV_gfx10
    26008U,	// S_ICACHE_INV_gfx6_gfx7
    26008U,	// S_ICACHE_INV_vi
    89025U,	// S_INCPERFLEVEL_gfx10
    89025U,	// S_INCPERFLEVEL_gfx6_gfx7
    89025U,	// S_INCPERFLEVEL_vi
    546708U,	// S_INST_PREFETCH_gfx10
    2151762739U,	// S_LOAD_DWORDX16_IMM_ci
    2151762739U,	// S_LOAD_DWORDX16_IMM_gfx10
    2151762739U,	// S_LOAD_DWORDX16_IMM_si
    2151762739U,	// S_LOAD_DWORDX16_IMM_vi
    2151762739U,	// S_LOAD_DWORDX16_SGPR_gfx10
    2151762739U,	// S_LOAD_DWORDX16_SGPR_si
    2151762739U,	// S_LOAD_DWORDX16_SGPR_vi
    2151756348U,	// S_LOAD_DWORDX2_IMM_ci
    2151756348U,	// S_LOAD_DWORDX2_IMM_gfx10
    2151756348U,	// S_LOAD_DWORDX2_IMM_si
    2151756348U,	// S_LOAD_DWORDX2_IMM_vi
    2151756348U,	// S_LOAD_DWORDX2_SGPR_gfx10
    2151756348U,	// S_LOAD_DWORDX2_SGPR_si
    2151756348U,	// S_LOAD_DWORDX2_SGPR_vi
    2151760525U,	// S_LOAD_DWORDX4_IMM_ci
    2151760525U,	// S_LOAD_DWORDX4_IMM_gfx10
    2151760525U,	// S_LOAD_DWORDX4_IMM_si
    2151760525U,	// S_LOAD_DWORDX4_IMM_vi
    2151760525U,	// S_LOAD_DWORDX4_SGPR_gfx10
    2151760525U,	// S_LOAD_DWORDX4_SGPR_si
    2151760525U,	// S_LOAD_DWORDX4_SGPR_vi
    2151763124U,	// S_LOAD_DWORDX8_IMM_ci
    2151763124U,	// S_LOAD_DWORDX8_IMM_gfx10
    2151763124U,	// S_LOAD_DWORDX8_IMM_si
    2151763124U,	// S_LOAD_DWORDX8_IMM_vi
    2151763124U,	// S_LOAD_DWORDX8_SGPR_gfx10
    2151763124U,	// S_LOAD_DWORDX8_SGPR_si
    2151763124U,	// S_LOAD_DWORDX8_SGPR_vi
    2151765314U,	// S_LOAD_DWORD_IMM_ci
    2151765314U,	// S_LOAD_DWORD_IMM_gfx10
    2151765314U,	// S_LOAD_DWORD_IMM_si
    2151765314U,	// S_LOAD_DWORD_IMM_vi
    2151765314U,	// S_LOAD_DWORD_SGPR_gfx10
    2151765314U,	// S_LOAD_DWORD_SGPR_si
    2151765314U,	// S_LOAD_DWORD_SGPR_vi
    2151754448U,	// S_LSHL1_ADD_U32_gfx10
    2151754448U,	// S_LSHL1_ADD_U32_vi
    2151754465U,	// S_LSHL2_ADD_U32_gfx10
    2151754465U,	// S_LSHL2_ADD_U32_vi
    2151754482U,	// S_LSHL3_ADD_U32_gfx10
    2151754482U,	// S_LSHL3_ADD_U32_vi
    2151754499U,	// S_LSHL4_ADD_U32_gfx10
    2151754499U,	// S_LSHL4_ADD_U32_vi
    2151747449U,	// S_LSHL_B32_gfx10
    2151747449U,	// S_LSHL_B32_gfx6_gfx7
    2151747449U,	// S_LSHL_B32_vi
    2151757391U,	// S_LSHL_B64_gfx10
    2151757391U,	// S_LSHL_B64_gfx6_gfx7
    2151757391U,	// S_LSHL_B64_vi
    2151747681U,	// S_LSHR_B32_gfx10
    2151747681U,	// S_LSHR_B32_gfx6_gfx7
    2151747681U,	// S_LSHR_B32_vi
    2151757618U,	// S_LSHR_B64_gfx10
    2151757618U,	// S_LSHR_B64_gfx6_gfx7
    2151757618U,	// S_LSHR_B64_vi
    2151754141U,	// S_MAX_I32_gfx10
    2151754141U,	// S_MAX_I32_gfx6_gfx7
    2151754141U,	// S_MAX_I32_vi
    2151754924U,	// S_MAX_U32_gfx10
    2151754924U,	// S_MAX_U32_gfx6_gfx7
    2151754924U,	// S_MAX_U32_vi
    87604U,	// S_MEMREALTIME_gfx10
    87604U,	// S_MEMREALTIME_vi
    87619U,	// S_MEMTIME_gfx10
    87619U,	// S_MEMTIME_si
    87619U,	// S_MEMTIME_vi
    2151753960U,	// S_MIN_I32_gfx10
    2151753960U,	// S_MIN_I32_gfx6_gfx7
    2151753960U,	// S_MIN_I32_vi
    2151754698U,	// S_MIN_U32_gfx10
    2151754698U,	// S_MIN_U32_gfx6_gfx7
    2151754698U,	// S_MIN_U32_vi
    675358915U,	// S_MOVK_I32_gfx10
    675358915U,	// S_MOVK_I32_gfx6_gfx7
    675358915U,	// S_MOVK_I32_vi
    4263537U,	// S_MOVRELD_B32_gfx10
    4263537U,	// S_MOVRELD_B32_gfx6_gfx7
    4263537U,	// S_MOVRELD_B32_vi
    4273644U,	// S_MOVRELD_B64_gfx10
    4273644U,	// S_MOVRELD_B64_gfx6_gfx7
    4273644U,	// S_MOVRELD_B64_vi
    4262954U,	// S_MOVRELSD_2_B32_gfx10
    4264134U,	// S_MOVRELS_B32_gfx10
    4264134U,	// S_MOVRELS_B32_gfx6_gfx7
    4264134U,	// S_MOVRELS_B32_vi
    4274054U,	// S_MOVRELS_B64_gfx10
    4274054U,	// S_MOVRELS_B64_gfx6_gfx7
    4274054U,	// S_MOVRELS_B64_vi
    4264217U,	// S_MOV_B32_gfx10
    4264217U,	// S_MOV_B32_gfx6_gfx7
    4264217U,	// S_MOV_B32_vi
    4274151U,	// S_MOV_B64_gfx10
    4274151U,	// S_MOV_B64_gfx6_gfx7
    4274151U,	// S_MOV_B64_vi
    541141175U,	// S_MULK_I32_gfx10
    541141175U,	// S_MULK_I32_gfx6_gfx7
    541141175U,	// S_MULK_I32_vi
    2151753871U,	// S_MUL_HI_I32_gfx10
    2151753871U,	// S_MUL_HI_I32_vi
    2151754653U,	// S_MUL_HI_U32_gfx10
    2151754653U,	// S_MUL_HI_U32_vi
    2151753948U,	// S_MUL_I32_gfx10
    2151753948U,	// S_MUL_I32_gfx6_gfx7
    2151753948U,	// S_MUL_I32_vi
    2151747212U,	// S_NAND_B32_gfx10
    2151747212U,	// S_NAND_B32_gfx6_gfx7
    2151747212U,	// S_NAND_B32_vi
    2151757319U,	// S_NAND_B64_gfx10
    2151757319U,	// S_NAND_B64_gfx6_gfx7
    2151757319U,	// S_NAND_B64_vi
    4263322U,	// S_NAND_SAVEEXEC_B32_gfx10
    4273450U,	// S_NAND_SAVEEXEC_B64_gfx10
    4273450U,	// S_NAND_SAVEEXEC_B64_gfx6_gfx7
    4273450U,	// S_NAND_SAVEEXEC_B64_vi
    90481U,	// S_NOP_gfx10
    90481U,	// S_NOP_gfx6_gfx7
    90481U,	// S_NOP_vi
    2151747747U,	// S_NOR_B32_gfx10
    2151747747U,	// S_NOR_B32_gfx6_gfx7
    2151747747U,	// S_NOR_B32_vi
    2151757667U,	// S_NOR_B64_gfx10
    2151757667U,	// S_NOR_B64_gfx6_gfx7
    2151757667U,	// S_NOR_B64_vi
    4263362U,	// S_NOR_SAVEEXEC_B32_gfx10
    4273490U,	// S_NOR_SAVEEXEC_B64_gfx10
    4273490U,	// S_NOR_SAVEEXEC_B64_gfx6_gfx7
    4273490U,	// S_NOR_SAVEEXEC_B64_vi
    4264180U,	// S_NOT_B32_gfx10
    4264180U,	// S_NOT_B32_gfx6_gfx7
    4264180U,	// S_NOT_B32_vi
    4274084U,	// S_NOT_B64_gfx10
    4274084U,	// S_NOT_B64_gfx6_gfx7
    4274084U,	// S_NOT_B64_vi
    4263238U,	// S_ORN1_SAVEEXEC_B32_gfx10
    4273366U,	// S_ORN1_SAVEEXEC_B64_gfx10
    4273366U,	// S_ORN1_SAVEEXEC_B64_vi
    2151746731U,	// S_ORN2_B32_gfx10
    2151746731U,	// S_ORN2_B32_gfx6_gfx7
    2151746731U,	// S_ORN2_B32_vi
    2151756943U,	// S_ORN2_B64_gfx10
    2151756943U,	// S_ORN2_B64_gfx6_gfx7
    2151756943U,	// S_ORN2_B64_vi
    4263281U,	// S_ORN2_SAVEEXEC_B32_gfx10
    4273409U,	// S_ORN2_SAVEEXEC_B64_gfx10
    4273409U,	// S_ORN2_SAVEEXEC_B64_gfx6_gfx7
    4273409U,	// S_ORN2_SAVEEXEC_B64_vi
    2151747723U,	// S_OR_B32_gfx10
    2151747723U,	// S_OR_B32_gfx6_gfx7
    2151747723U,	// S_OR_B32_vi
    2151757643U,	// S_OR_B64_gfx10
    2151757643U,	// S_OR_B64_gfx6_gfx7
    2151757643U,	// S_OR_B64_vi
    4263343U,	// S_OR_SAVEEXEC_B32_gfx10
    4273471U,	// S_OR_SAVEEXEC_B64_gfx10
    4273471U,	// S_OR_SAVEEXEC_B64_gfx6_gfx7
    4273471U,	// S_OR_SAVEEXEC_B64_vi
    2151760668U,	// S_PACK_HH_B32_B16_gfx10
    2151760668U,	// S_PACK_HH_B32_B16_vi
    2151760687U,	// S_PACK_LH_B32_B16_gfx10
    2151760687U,	// S_PACK_LH_B32_B16_vi
    2151760706U,	// S_PACK_LL_B32_B16_gfx10
    2151760706U,	// S_PACK_LL_B32_B16_vi
    4263770U,	// S_QUADMASK_B32_gfx10
    4263770U,	// S_QUADMASK_B32_gfx6_gfx7
    4263770U,	// S_QUADMASK_B32_vi
    4273727U,	// S_QUADMASK_B64_gfx10
    4273727U,	// S_QUADMASK_B64_gfx6_gfx7
    4273727U,	// S_QUADMASK_B64_vi
    79379U,	// S_RFE_B64_gfx10
    79379U,	// S_RFE_B64_gfx6_gfx7
    79379U,	// S_RFE_B64_vi
    4273694U,	// S_RFE_RESTORE_B64_vi
    546280U,	// S_ROUND_MODE_gfx10
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_IMM_gfx10
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_IMM_vi
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_gfx10
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_vi
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_IMM_gfx10
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_IMM_vi
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_gfx10
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_vi
    2151765252U,	// S_SCRATCH_LOAD_DWORD_IMM_gfx10
    2151765252U,	// S_SCRATCH_LOAD_DWORD_IMM_vi
    2151765252U,	// S_SCRATCH_LOAD_DWORD_SGPR_gfx10
    2151765252U,	// S_SCRATCH_LOAD_DWORD_SGPR_vi
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_IMM_gfx10
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_IMM_vi
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_SGPR_gfx10
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_SGPR_vi
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_IMM_gfx10
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_IMM_vi
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_SGPR_gfx10
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_SGPR_vi
    2151765345U,	// S_SCRATCH_STORE_DWORD_IMM_gfx10
    2151765345U,	// S_SCRATCH_STORE_DWORD_IMM_vi
    2151765345U,	// S_SCRATCH_STORE_DWORD_SGPR_gfx10
    2151765345U,	// S_SCRATCH_STORE_DWORD_SGPR_vi
    681005U,	// S_SENDMSGHALT_gfx10
    681005U,	// S_SENDMSGHALT_gfx6_gfx7
    681005U,	// S_SENDMSGHALT_vi
    677759U,	// S_SENDMSG_gfx10
    677759U,	// S_SENDMSG_gfx6_gfx7
    677759U,	// S_SENDMSG_vi
    91196U,	// S_SETHALT_gfx10
    91196U,	// S_SETHALT_gfx6_gfx7
    91196U,	// S_SETHALT_vi
    89041U,	// S_SETKILL_gfx10
    89041U,	// S_SETKILL_gfx6_gfx7
    89041U,	// S_SETKILL_vi
    79314U,	// S_SETPC_B64_gfx10
    79314U,	// S_SETPC_B64_gfx6_gfx7
    79314U,	// S_SETPC_B64_vi
    90116U,	// S_SETPRIO_gfx10
    90116U,	// S_SETPRIO_gfx6_gfx7
    90116U,	// S_SETPRIO_vi
    724801U,	// S_SETREG_B32_gfx10
    724801U,	// S_SETREG_B32_gfx6_gfx7
    724801U,	// S_SETREG_B32_vi
    723934U,	// S_SETREG_IMM32_B32_gfx10
    723934U,	// S_SETREG_IMM32_B32_gfx6_gfx7
    723934U,	// S_SETREG_IMM32_B32_vi
    4284721U,	// S_SETVSKIP_gfx6_gfx7
    4284721U,	// S_SETVSKIP_vi
    92079U,	// S_SET_GPR_IDX_IDX_vi
    808453U,	// S_SET_GPR_IDX_MODE_vi
    22380U,	// S_SET_GPR_IDX_OFF_vi
    876698936U,	// S_SET_GPR_IDX_ON_vi
    4278628U,	// S_SEXT_I32_I16_gfx10
    4278628U,	// S_SEXT_I32_I16_gfx6_gfx7
    4278628U,	// S_SEXT_I32_I16_vi
    4279301U,	// S_SEXT_I32_I8_gfx10
    4279301U,	// S_SEXT_I32_I8_gfx6_gfx7
    4279301U,	// S_SEXT_I32_I8_vi
    90408U,	// S_SLEEP_gfx10
    90408U,	// S_SLEEP_gfx6_gfx7
    90408U,	// S_SLEEP_vi
    2151756454U,	// S_STORE_DWORDX2_IMM_gfx10
    2151756454U,	// S_STORE_DWORDX2_IMM_vi
    2151756454U,	// S_STORE_DWORDX2_SGPR_gfx10
    2151756454U,	// S_STORE_DWORDX2_SGPR_vi
    2151760631U,	// S_STORE_DWORDX4_IMM_gfx10
    2151760631U,	// S_STORE_DWORDX4_IMM_vi
    2151760631U,	// S_STORE_DWORDX4_SGPR_gfx10
    2151760631U,	// S_STORE_DWORDX4_SGPR_vi
    2151765410U,	// S_STORE_DWORD_IMM_gfx10
    2151765410U,	// S_STORE_DWORD_IMM_vi
    2151765410U,	// S_STORE_DWORD_SGPR_gfx10
    2151765410U,	// S_STORE_DWORD_SGPR_vi
    2151754353U,	// S_SUBB_U32_gfx10
    2151754353U,	// S_SUBB_U32_gfx6_gfx7
    2151754353U,	// S_SUBB_U32_vi
    943873050U,	// S_SUBVECTOR_LOOP_BEGIN_gfx10
    943871170U,	// S_SUBVECTOR_LOOP_END_gfx10
    2151753675U,	// S_SUB_I32_gfx10
    2151753675U,	// S_SUB_I32_gfx6_gfx7
    2151753675U,	// S_SUB_I32_vi
    2151754366U,	// S_SUB_U32_gfx10
    2151754366U,	// S_SUB_U32_gfx6_gfx7
    2151754366U,	// S_SUB_U32_vi
    4273591U,	// S_SWAPPC_B64_gfx10
    4273591U,	// S_SWAPPC_B64_gfx6_gfx7
    4273591U,	// S_SWAPPC_B64_vi
    90127U,	// S_TRAP_gfx10
    90127U,	// S_TRAP_gfx6_gfx7
    90127U,	// S_TRAP_vi
    547804U,	// S_TTRACEDATA_IMM_gfx10
    19666U,	// S_TTRACEDATA_gfx10
    19666U,	// S_TTRACEDATA_gfx6_gfx7
    19666U,	// S_TTRACEDATA_vi
    548170U,	// S_VERSION_gfx10
    549883U,	// S_WAITCNT_DEPCTR_gfx10
    675374187U,	// S_WAITCNT_EXPCNT_gfx10
    675374151U,	// S_WAITCNT_LGKMCNT_gfx10
    675374170U,	// S_WAITCNT_VMCNT_gfx10
    675374205U,	// S_WAITCNT_VSCNT_gfx10
    877710U,	// S_WAITCNT_gfx10
    877710U,	// S_WAITCNT_gfx6_gfx7
    877710U,	// S_WAITCNT_vi
    22041U,	// S_WAIT_IDLE_gfx10
    25240U,	// S_WAKEUP_gfx10
    25240U,	// S_WAKEUP_vi
    4263835U,	// S_WQM_B32_gfx10
    4263835U,	// S_WQM_B32_gfx6_gfx7
    4263835U,	// S_WQM_B32_vi
    4273790U,	// S_WQM_B64_gfx10
    4273790U,	// S_WQM_B64_gfx6_gfx7
    4273790U,	// S_WQM_B64_vi
    2151747758U,	// S_XNOR_B32_gfx10
    2151747758U,	// S_XNOR_B32_gfx6_gfx7
    2151747758U,	// S_XNOR_B32_vi
    2151757678U,	// S_XNOR_B64_gfx10
    2151757678U,	// S_XNOR_B64_gfx6_gfx7
    2151757678U,	// S_XNOR_B64_vi
    4263382U,	// S_XNOR_SAVEEXEC_B32_gfx10
    4273510U,	// S_XNOR_SAVEEXEC_B64_gfx10
    4273510U,	// S_XNOR_SAVEEXEC_B64_gfx6_gfx7
    4273510U,	// S_XNOR_SAVEEXEC_B64_vi
    2151747771U,	// S_XOR_B32_gfx10
    2151747771U,	// S_XOR_B32_gfx6_gfx7
    2151747771U,	// S_XOR_B32_vi
    2151757691U,	// S_XOR_B64_gfx10
    2151757691U,	// S_XOR_B64_gfx6_gfx7
    2151757691U,	// S_XOR_B64_vi
    4263403U,	// S_XOR_SAVEEXEC_B32_gfx10
    4273531U,	// S_XOR_SAVEEXEC_B64_gfx10
    4273531U,	// S_XOR_SAVEEXEC_B64_gfx6_gfx7
    4273531U,	// S_XOR_SAVEEXEC_B64_vi
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    2158060966U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    2158060966U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769510U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2158060966U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    2158061823U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    2158061823U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151770367U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2158061823U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    2158061575U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    2158061575U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151770119U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2158061575U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    2158061080U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    2158061080U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769624U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2158061080U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769571U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    2158061027U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    2158061027U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2158061027U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770426U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    2158061882U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    2158061882U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2158061882U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_vi
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    2151770176U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_vi
    2158061632U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    2158061632U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    2158061632U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_vi
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_vi
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_vi
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    2151769738U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_vi
    2158061194U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    2158061194U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    2158061194U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_vi
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    2158060996U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    2158060996U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769540U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2158060996U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    2158061852U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    2158061852U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151770396U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2158061852U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    2158061603U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    2158061603U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151770147U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2158061603U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    2158061107U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    2158061107U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769651U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2158061107U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769597U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    2158061053U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    2158061053U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2158061053U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770451U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    2158061907U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    2158061907U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2158061907U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_vi
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_vi
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    2151770200U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_vi
    2158061656U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    2158061656U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    2158061656U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_vi
    2151769761U,	// TBUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    2151769761U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    2151769761U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769761U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_vi
    2151769761U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx10
    2151769761U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    2151769761U,	// TBUFFER_STORE_FORMAT_X_IDXEN_vi
    2151769761U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx10
    2151769761U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    2151769761U,	// TBUFFER_STORE_FORMAT_X_OFFEN_vi
    2158061217U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx10
    2158061217U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    2158061217U,	// TBUFFER_STORE_FORMAT_X_OFFSET_vi
    4263463U,	// V_ACCVGPR_READ_B32_vi
    4263646U,	// V_ACCVGPR_WRITE_B32_vi
    2151754272U,	// V_ADD3_U32_gfx10
    2151754272U,	// V_ADD3_U32_vi
    2223207541U,	// V_ADDC_CO_U32_dpp_gfx9
    2156098677U,	// V_ADDC_CO_U32_e32_gfx9
    1011053685U,	// V_ADDC_CO_U32_e64_gfx9
    3229840501U,	// V_ADDC_CO_U32_sdwa_gfx9
    2223207273U,	// V_ADDC_U32_dpp_vi
    2156098409U,	// V_ADDC_U32_e32_gfx6_gfx7
    2156098409U,	// V_ADDC_U32_e32_vi
    1011053417U,	// V_ADDC_U32_e64_gfx6_gfx7
    1011053417U,	// V_ADDC_U32_e64_vi
    3229840233U,	// V_ADDC_U32_sdwa_vi
    2219013165U,	// V_ADD_CO_CI_U32_dpp8_gfx10
    2239984685U,	// V_ADD_CO_CI_U32_dpp8_w32_gfx10
    2223207469U,	// V_ADD_CO_CI_U32_dpp8_w64_gfx10
    2219013165U,	// V_ADD_CO_CI_U32_dpp_gfx10
    2239984685U,	// V_ADD_CO_CI_U32_dpp_w32_gfx10
    2223207469U,	// V_ADD_CO_CI_U32_dpp_w64_gfx10
    2151904301U,	// V_ADD_CO_CI_U32_e32_gfx10
    1011053613U,	// V_ADD_CO_CI_U32_e64_gfx10
    3225646125U,	// V_ADD_CO_CI_U32_sdwa_gfx10
    3246617645U,	// V_ADD_CO_CI_U32_sdwa_w32_gfx10
    3229840429U,	// V_ADD_CO_CI_U32_sdwa_w64_gfx10
    2223207555U,	// V_ADD_CO_U32_dpp_gfx9
    2156098691U,	// V_ADD_CO_U32_e32_gfx9
    1011053699U,	// V_ADD_CO_U32_e64_gfx10
    1011053699U,	// V_ADD_CO_U32_e64_gfx9
    3229840515U,	// V_ADD_CO_U32_sdwa_gfx9
    2219015339U,	// V_ADD_F16_dpp8_gfx10
    2286124203U,	// V_ADD_F16_dpp_gfx10
    2286124203U,	// V_ADD_F16_dpp_vi
    2151906475U,	// V_ADD_F16_e32_gfx10
    2151906475U,	// V_ADD_F16_e32_vi
    2420341931U,	// V_ADD_F16_e64_gfx10
    2420341931U,	// V_ADD_F16_e64_vi
    2420341931U,	// V_ADD_F16_sdwa_gfx10
    2420341931U,	// V_ADD_F16_sdwa_gfx9
    2420341931U,	// V_ADD_F16_sdwa_vi
    2219011177U,	// V_ADD_F32_dpp8_gfx10
    2286120041U,	// V_ADD_F32_dpp_gfx10
    2286120041U,	// V_ADD_F32_dpp_vi
    2151902313U,	// V_ADD_F32_e32_gfx10
    2151902313U,	// V_ADD_F32_e32_gfx6_gfx7
    2151902313U,	// V_ADD_F32_e32_vi
    2420337769U,	// V_ADD_F32_e64_gfx10
    2420337769U,	// V_ADD_F32_e64_gfx6_gfx7
    2420337769U,	// V_ADD_F32_e64_vi
    2420337769U,	// V_ADD_F32_sdwa_gfx10
    2420337769U,	// V_ADD_F32_sdwa_gfx9
    2420337769U,	// V_ADD_F32_sdwa_vi
    2420195141U,	// V_ADD_F64_gfx10
    2420195141U,	// V_ADD_F64_gfx6_gfx7
    2420195141U,	// V_ADD_F64_vi
    2218871297U,	// V_ADD_I16_vi
    2156098052U,	// V_ADD_I32_e32_gfx6_gfx7
    1011053060U,	// V_ADD_I32_e64_gfx6_gfx7
    2151753736U,	// V_ADD_I32_vi
    2151754681U,	// V_ADD_LSHL_U32_gfx10
    2151754681U,	// V_ADD_LSHL_U32_vi
    2218871231U,	// V_ADD_NC_I16_gfx10
    2151753711U,	// V_ADD_NC_I32_gfx10
    2151907477U,	// V_ADD_NC_U16_gfx10
    2219012993U,	// V_ADD_NC_U32_dpp8_gfx10
    2219012993U,	// V_ADD_NC_U32_dpp_gfx10
    2151904129U,	// V_ADD_NC_U32_e32_gfx10
    2151904129U,	// V_ADD_NC_U32_e64_gfx10
    3225645953U,	// V_ADD_NC_U32_sdwa_gfx10
    2219016354U,	// V_ADD_U16_dpp_vi
    2151907490U,	// V_ADD_U16_e32_vi
    2151907490U,	// V_ADD_U16_e64_vi
    3225649314U,	// V_ADD_U16_sdwa_gfx9
    3225649314U,	// V_ADD_U16_sdwa_vi
    2219013022U,	// V_ADD_U32_dpp_gfx9
    2223207326U,	// V_ADD_U32_dpp_vi
    2151904158U,	// V_ADD_U32_e32_gfx9
    2156098462U,	// V_ADD_U32_e32_vi
    2151904158U,	// V_ADD_U32_e64_gfx9
    1011053470U,	// V_ADD_U32_e64_vi
    3225645982U,	// V_ADD_U32_sdwa_gfx9
    3229840286U,	// V_ADD_U32_sdwa_vi
    2151747812U,	// V_ALIGNBIT_B32_gfx10
    2151747812U,	// V_ALIGNBIT_B32_gfx6_gfx7
    2151747812U,	// V_ALIGNBIT_B32_vi
    2151747362U,	// V_ALIGNBYTE_B32_gfx10
    2151747362U,	// V_ALIGNBYTE_B32_gfx6_gfx7
    2151747362U,	// V_ALIGNBYTE_B32_vi
    2219010694U,	// V_AND_B32_dpp8_gfx10
    2219010694U,	// V_AND_B32_dpp_gfx10
    2219010694U,	// V_AND_B32_dpp_vi
    2151901830U,	// V_AND_B32_e32_gfx10
    2151901830U,	// V_AND_B32_e32_gfx6_gfx7
    2151901830U,	// V_AND_B32_e32_vi
    2151901830U,	// V_AND_B32_e64_gfx10
    2151901830U,	// V_AND_B32_e64_gfx6_gfx7
    2151901830U,	// V_AND_B32_e64_vi
    3225643654U,	// V_AND_B32_sdwa_gfx10
    3225643654U,	// V_AND_B32_sdwa_gfx9
    3225643654U,	// V_AND_B32_sdwa_vi
    2151747693U,	// V_AND_OR_B32_gfx10
    2151747693U,	// V_AND_OR_B32_vi
    2219016280U,	// V_ASHRREV_I16_dpp_vi
    2151907416U,	// V_ASHRREV_I16_e32_vi
    2151907416U,	// V_ASHRREV_I16_e64_vi
    2151907416U,	// V_ASHRREV_I16_gfx10
    3225649240U,	// V_ASHRREV_I16_sdwa_gfx9
    3225649240U,	// V_ASHRREV_I16_sdwa_vi
    2219012879U,	// V_ASHRREV_I32_dpp8_gfx10
    2219012879U,	// V_ASHRREV_I32_dpp_gfx10
    2219012879U,	// V_ASHRREV_I32_dpp_vi
    2151904015U,	// V_ASHRREV_I32_e32_gfx10
    2151904015U,	// V_ASHRREV_I32_e32_gfx6_gfx7
    2151904015U,	// V_ASHRREV_I32_e32_vi
    2151904015U,	// V_ASHRREV_I32_e64_gfx10
    2151904015U,	// V_ASHRREV_I32_e64_gfx6_gfx7
    2151904015U,	// V_ASHRREV_I32_e64_vi
    3225645839U,	// V_ASHRREV_I32_sdwa_gfx10
    3225645839U,	// V_ASHRREV_I32_sdwa_gfx9
    3225645839U,	// V_ASHRREV_I32_sdwa_vi
    2151760028U,	// V_ASHRREV_I64_gfx10
    2151760028U,	// V_ASHRREV_I64_vi
    2151903912U,	// V_ASHR_I32_e32_gfx6_gfx7
    2151903912U,	// V_ASHR_I32_e64_gfx6_gfx7
    2151760016U,	// V_ASHR_I64_gfx6_gfx7
    2151901784U,	// V_BCNT_U32_B32_e32_gfx6_gfx7
    2151901784U,	// V_BCNT_U32_B32_e64_gfx10
    2151901784U,	// V_BCNT_U32_B32_e64_gfx6_gfx7
    2151746586U,	// V_BCNT_U32_B32_e64_vi
    2151753758U,	// V_BFE_I32_gfx10
    2151753758U,	// V_BFE_I32_gfx6_gfx7
    2151753758U,	// V_BFE_I32_vi
    2151754555U,	// V_BFE_U32_gfx10
    2151754555U,	// V_BFE_U32_gfx6_gfx7
    2151754555U,	// V_BFE_U32_vi
    2151747407U,	// V_BFI_B32_gfx10
    2151747407U,	// V_BFI_B32_gfx6_gfx7
    2151747407U,	// V_BFI_B32_vi
    2151901918U,	// V_BFM_B32_e32_gfx6_gfx7
    2151901918U,	// V_BFM_B32_e64_gfx10
    2151901918U,	// V_BFM_B32_e64_gfx6_gfx7
    2151747472U,	// V_BFM_B32_e64_vi
    71527209U,	// V_BFREV_B32_dpp8_gfx10
    71527209U,	// V_BFREV_B32_dpp_gfx10
    71527209U,	// V_BFREV_B32_dpp_vi
    4418345U,	// V_BFREV_B32_e32_gfx10
    4418345U,	// V_BFREV_B32_e32_gfx6_gfx7
    4418345U,	// V_BFREV_B32_e32_vi
    4418345U,	// V_BFREV_B32_e64_gfx10
    4418345U,	// V_BFREV_B32_e64_gfx6_gfx7
    4418345U,	// V_BFREV_B32_e64_vi
    3225643817U,	// V_BFREV_B32_sdwa_gfx10
    3225643817U,	// V_BFREV_B32_sdwa_gfx9
    3225643817U,	// V_BFREV_B32_sdwa_vi
    71531916U,	// V_CEIL_F16_dpp8_gfx10
    138640780U,	// V_CEIL_F16_dpp_gfx10
    138640780U,	// V_CEIL_F16_dpp_vi
    4423052U,	// V_CEIL_F16_e32_gfx10
    4423052U,	// V_CEIL_F16_e32_vi
    2420342156U,	// V_CEIL_F16_e64_gfx10
    2420342156U,	// V_CEIL_F16_e64_vi
    2420342156U,	// V_CEIL_F16_sdwa_gfx10
    2420342156U,	// V_CEIL_F16_sdwa_gfx9
    2420342156U,	// V_CEIL_F16_sdwa_vi
    71527977U,	// V_CEIL_F32_dpp8_gfx10
    138636841U,	// V_CEIL_F32_dpp_gfx10
    138636841U,	// V_CEIL_F32_dpp_vi
    4419113U,	// V_CEIL_F32_e32_gfx10
    4419113U,	// V_CEIL_F32_e32_gfx6_gfx7
    4419113U,	// V_CEIL_F32_e32_vi
    2420338217U,	// V_CEIL_F32_e64_gfx10
    2420338217U,	// V_CEIL_F32_e64_gfx6_gfx7
    2420338217U,	// V_CEIL_F32_e64_vi
    2420338217U,	// V_CEIL_F32_sdwa_gfx10
    2420338217U,	// V_CEIL_F32_sdwa_gfx9
    2420338217U,	// V_CEIL_F32_sdwa_vi
    4421510U,	// V_CEIL_F64_e32_gfx10
    4421510U,	// V_CEIL_F64_e32_gfx7
    4421510U,	// V_CEIL_F64_e32_vi
    2420340614U,	// V_CEIL_F64_e64_gfx10
    2420340614U,	// V_CEIL_F64_e64_gfx7
    2420340614U,	// V_CEIL_F64_e64_vi
    33483U,	// V_CLREXCP_e32_gfx10
    33483U,	// V_CLREXCP_e32_gfx6_gfx7
    33483U,	// V_CLREXCP_e32_vi
    33483U,	// V_CLREXCP_e64_gfx10
    33483U,	// V_CLREXCP_e64_gfx6_gfx7
    33483U,	// V_CLREXCP_e64_vi
    4264908U,	// V_CMPSX_EQ_F32_e32_gfx6_gfx7
    2420338431U,	// V_CMPSX_EQ_F32_e64_gfx6_gfx7
    4266767U,	// V_CMPSX_EQ_F64_e32_gfx6_gfx7
    2420340760U,	// V_CMPSX_EQ_F64_e64_gfx6_gfx7
    4264605U,	// V_CMPSX_F_F32_e32_gfx6_gfx7
    2420338061U,	// V_CMPSX_F_F32_e64_gfx6_gfx7
    4266464U,	// V_CMPSX_F_F64_e32_gfx6_gfx7
    2420340484U,	// V_CMPSX_F_F64_e64_gfx6_gfx7
    4264296U,	// V_CMPSX_GE_F32_e32_gfx6_gfx7
    2420337820U,	// V_CMPSX_GE_F32_e64_gfx6_gfx7
    4266155U,	// V_CMPSX_GE_F64_e32_gfx6_gfx7
    2420340243U,	// V_CMPSX_GE_F64_e64_gfx6_gfx7
    4265107U,	// V_CMPSX_GT_F32_e32_gfx6_gfx7
    2420338624U,	// V_CMPSX_GT_F32_e64_gfx6_gfx7
    4266966U,	// V_CMPSX_GT_F64_e32_gfx6_gfx7
    2420340943U,	// V_CMPSX_GT_F64_e64_gfx6_gfx7
    4264452U,	// V_CMPSX_LE_F32_e32_gfx6_gfx7
    2420337936U,	// V_CMPSX_LE_F32_e64_gfx6_gfx7
    4266311U,	// V_CMPSX_LE_F64_e32_gfx6_gfx7
    2420340359U,	// V_CMPSX_LE_F64_e64_gfx6_gfx7
    4264680U,	// V_CMPSX_LG_F32_e32_gfx6_gfx7
    2420338132U,	// V_CMPSX_LG_F32_e64_gfx6_gfx7
    4266539U,	// V_CMPSX_LG_F64_e32_gfx6_gfx7
    2420340539U,	// V_CMPSX_LG_F64_e64_gfx6_gfx7
    4265263U,	// V_CMPSX_LT_F32_e32_gfx6_gfx7
    2420338740U,	// V_CMPSX_LT_F32_e64_gfx6_gfx7
    4267122U,	// V_CMPSX_LT_F64_e32_gfx6_gfx7
    2420341059U,	// V_CMPSX_LT_F64_e64_gfx6_gfx7
    4264987U,	// V_CMPSX_NEQ_F32_e32_gfx6_gfx7
    2420338490U,	// V_CMPSX_NEQ_F32_e64_gfx6_gfx7
    4266846U,	// V_CMPSX_NEQ_F64_e32_gfx6_gfx7
    2420340819U,	// V_CMPSX_NEQ_F64_e64_gfx6_gfx7
    4264375U,	// V_CMPSX_NGE_F32_e32_gfx6_gfx7
    2420337879U,	// V_CMPSX_NGE_F32_e64_gfx6_gfx7
    4266234U,	// V_CMPSX_NGE_F64_e32_gfx6_gfx7
    2420340302U,	// V_CMPSX_NGE_F64_e64_gfx6_gfx7
    4265186U,	// V_CMPSX_NGT_F32_e32_gfx6_gfx7
    2420338683U,	// V_CMPSX_NGT_F32_e64_gfx6_gfx7
    4267045U,	// V_CMPSX_NGT_F64_e32_gfx6_gfx7
    2420341002U,	// V_CMPSX_NGT_F64_e64_gfx6_gfx7
    4264531U,	// V_CMPSX_NLE_F32_e32_gfx6_gfx7
    2420337995U,	// V_CMPSX_NLE_F32_e64_gfx6_gfx7
    4266390U,	// V_CMPSX_NLE_F64_e32_gfx6_gfx7
    2420340418U,	// V_CMPSX_NLE_F64_e64_gfx6_gfx7
    4264759U,	// V_CMPSX_NLG_F32_e32_gfx6_gfx7
    2420338191U,	// V_CMPSX_NLG_F32_e64_gfx6_gfx7
    4266618U,	// V_CMPSX_NLG_F64_e32_gfx6_gfx7
    2420340598U,	// V_CMPSX_NLG_F64_e64_gfx6_gfx7
    4265342U,	// V_CMPSX_NLT_F32_e32_gfx6_gfx7
    2420338799U,	// V_CMPSX_NLT_F32_e64_gfx6_gfx7
    4267201U,	// V_CMPSX_NLT_F64_e32_gfx6_gfx7
    2420341118U,	// V_CMPSX_NLT_F64_e64_gfx6_gfx7
    4264833U,	// V_CMPSX_O_F32_e32_gfx6_gfx7
    2420338296U,	// V_CMPSX_O_F32_e64_gfx6_gfx7
    4266692U,	// V_CMPSX_O_F64_e32_gfx6_gfx7
    2420340663U,	// V_CMPSX_O_F64_e64_gfx6_gfx7
    4265494U,	// V_CMPSX_TRU_F32_e32_gfx6_gfx7
    2420338939U,	// V_CMPSX_TRU_F32_e64_gfx6_gfx7
    4267353U,	// V_CMPSX_TRU_F64_e32_gfx6_gfx7
    2420341258U,	// V_CMPSX_TRU_F64_e64_gfx6_gfx7
    4265416U,	// V_CMPSX_U_F32_e32_gfx6_gfx7
    2420338881U,	// V_CMPSX_U_F32_e64_gfx6_gfx7
    4267275U,	// V_CMPSX_U_F64_e32_gfx6_gfx7
    2420341200U,	// V_CMPSX_U_F64_e64_gfx6_gfx7
    4264870U,	// V_CMPS_EQ_F32_e32_gfx6_gfx7
    2420338403U,	// V_CMPS_EQ_F32_e64_gfx6_gfx7
    4266729U,	// V_CMPS_EQ_F64_e32_gfx6_gfx7
    2420340732U,	// V_CMPS_EQ_F64_e64_gfx6_gfx7
    4264569U,	// V_CMPS_F_F32_e32_gfx6_gfx7
    2420338035U,	// V_CMPS_F_F32_e64_gfx6_gfx7
    4266428U,	// V_CMPS_F_F64_e32_gfx6_gfx7
    2420340458U,	// V_CMPS_F_F64_e64_gfx6_gfx7
    4264258U,	// V_CMPS_GE_F32_e32_gfx6_gfx7
    2420337792U,	// V_CMPS_GE_F32_e64_gfx6_gfx7
    4266117U,	// V_CMPS_GE_F64_e32_gfx6_gfx7
    2420340215U,	// V_CMPS_GE_F64_e64_gfx6_gfx7
    4265069U,	// V_CMPS_GT_F32_e32_gfx6_gfx7
    2420338596U,	// V_CMPS_GT_F32_e64_gfx6_gfx7
    4266928U,	// V_CMPS_GT_F64_e32_gfx6_gfx7
    2420340915U,	// V_CMPS_GT_F64_e64_gfx6_gfx7
    4264414U,	// V_CMPS_LE_F32_e32_gfx6_gfx7
    2420337908U,	// V_CMPS_LE_F32_e64_gfx6_gfx7
    4266273U,	// V_CMPS_LE_F64_e32_gfx6_gfx7
    2420340331U,	// V_CMPS_LE_F64_e64_gfx6_gfx7
    4264642U,	// V_CMPS_LG_F32_e32_gfx6_gfx7
    2420338104U,	// V_CMPS_LG_F32_e64_gfx6_gfx7
    4266501U,	// V_CMPS_LG_F64_e32_gfx6_gfx7
    2420340511U,	// V_CMPS_LG_F64_e64_gfx6_gfx7
    4265225U,	// V_CMPS_LT_F32_e32_gfx6_gfx7
    2420338712U,	// V_CMPS_LT_F32_e64_gfx6_gfx7
    4267084U,	// V_CMPS_LT_F64_e32_gfx6_gfx7
    2420341031U,	// V_CMPS_LT_F64_e64_gfx6_gfx7
    4264947U,	// V_CMPS_NEQ_F32_e32_gfx6_gfx7
    2420338460U,	// V_CMPS_NEQ_F32_e64_gfx6_gfx7
    4266806U,	// V_CMPS_NEQ_F64_e32_gfx6_gfx7
    2420340789U,	// V_CMPS_NEQ_F64_e64_gfx6_gfx7
    4264335U,	// V_CMPS_NGE_F32_e32_gfx6_gfx7
    2420337849U,	// V_CMPS_NGE_F32_e64_gfx6_gfx7
    4266194U,	// V_CMPS_NGE_F64_e32_gfx6_gfx7
    2420340272U,	// V_CMPS_NGE_F64_e64_gfx6_gfx7
    4265146U,	// V_CMPS_NGT_F32_e32_gfx6_gfx7
    2420338653U,	// V_CMPS_NGT_F32_e64_gfx6_gfx7
    4267005U,	// V_CMPS_NGT_F64_e32_gfx6_gfx7
    2420340972U,	// V_CMPS_NGT_F64_e64_gfx6_gfx7
    4264491U,	// V_CMPS_NLE_F32_e32_gfx6_gfx7
    2420337965U,	// V_CMPS_NLE_F32_e64_gfx6_gfx7
    4266350U,	// V_CMPS_NLE_F64_e32_gfx6_gfx7
    2420340388U,	// V_CMPS_NLE_F64_e64_gfx6_gfx7
    4264719U,	// V_CMPS_NLG_F32_e32_gfx6_gfx7
    2420338161U,	// V_CMPS_NLG_F32_e64_gfx6_gfx7
    4266578U,	// V_CMPS_NLG_F64_e32_gfx6_gfx7
    2420340568U,	// V_CMPS_NLG_F64_e64_gfx6_gfx7
    4265302U,	// V_CMPS_NLT_F32_e32_gfx6_gfx7
    2420338769U,	// V_CMPS_NLT_F32_e64_gfx6_gfx7
    4267161U,	// V_CMPS_NLT_F64_e32_gfx6_gfx7
    2420341088U,	// V_CMPS_NLT_F64_e64_gfx6_gfx7
    4264797U,	// V_CMPS_O_F32_e32_gfx6_gfx7
    2420338270U,	// V_CMPS_O_F32_e64_gfx6_gfx7
    4266656U,	// V_CMPS_O_F64_e32_gfx6_gfx7
    2420340637U,	// V_CMPS_O_F64_e64_gfx6_gfx7
    4265454U,	// V_CMPS_TRU_F32_e32_gfx6_gfx7
    2420338909U,	// V_CMPS_TRU_F32_e64_gfx6_gfx7
    4267313U,	// V_CMPS_TRU_F64_e32_gfx6_gfx7
    2420341228U,	// V_CMPS_TRU_F64_e64_gfx6_gfx7
    4265380U,	// V_CMPS_U_F32_e32_gfx6_gfx7
    2420338855U,	// V_CMPS_U_F32_e64_gfx6_gfx7
    4267239U,	// V_CMPS_U_F64_e32_gfx6_gfx7
    2420341174U,	// V_CMPS_U_F64_e64_gfx6_gfx7
    4268353U,	// V_CMPX_CLASS_F16_e32_gfx10
    4268353U,	// V_CMPX_CLASS_F16_e32_vi
    1169046954U,	// V_CMPX_CLASS_F16_e64_gfx10
    2420342358U,	// V_CMPX_CLASS_F16_e64_vi
    30298177U,	// V_CMPX_CLASS_F16_sdwa_gfx10
    2420342358U,	// V_CMPX_CLASS_F16_sdwa_gfx9
    32442082U,	// V_CMPX_CLASS_F16_sdwa_vi
    4265029U,	// V_CMPX_CLASS_F32_e32_gfx10
    4265029U,	// V_CMPX_CLASS_F32_e32_gfx6_gfx7
    4265029U,	// V_CMPX_CLASS_F32_e32_vi
    1169045694U,	// V_CMPX_CLASS_F32_e64_gfx10
    2420338554U,	// V_CMPX_CLASS_F32_e64_gfx6_gfx7
    2420338554U,	// V_CMPX_CLASS_F32_e64_vi
    30297514U,	// V_CMPX_CLASS_F32_sdwa_gfx10
    2420338554U,	// V_CMPX_CLASS_F32_sdwa_gfx9
    32440789U,	// V_CMPX_CLASS_F32_sdwa_vi
    4266888U,	// V_CMPX_CLASS_F64_e32_gfx10
    4266888U,	// V_CMPX_CLASS_F64_e32_gfx6_gfx7
    4266888U,	// V_CMPX_CLASS_F64_e32_vi
    1169046324U,	// V_CMPX_CLASS_F64_e64_gfx10
    2420340873U,	// V_CMPX_CLASS_F64_e64_gfx6_gfx7
    2420340873U,	// V_CMPX_CLASS_F64_e64_vi
    4268274U,	// V_CMPX_EQ_F16_e32_gfx10
    4268274U,	// V_CMPX_EQ_F16_e32_vi
    1242447235U,	// V_CMPX_EQ_F16_e64_gfx10
    2420342267U,	// V_CMPX_EQ_F16_e64_vi
    1309560856U,	// V_CMPX_EQ_F16_sdwa_gfx10
    2420342267U,	// V_CMPX_EQ_F16_sdwa_gfx9
    36636303U,	// V_CMPX_EQ_F16_sdwa_vi
    4264889U,	// V_CMPX_EQ_F32_e32_gfx10
    4264889U,	// V_CMPX_EQ_F32_e32_gfx6_gfx7
    4264889U,	// V_CMPX_EQ_F32_e32_vi
    1242445975U,	// V_CMPX_EQ_F32_e64_gfx10
    2420338417U,	// V_CMPX_EQ_F32_e64_gfx6_gfx7
    2420338417U,	// V_CMPX_EQ_F32_e64_vi
    1309560193U,	// V_CMPX_EQ_F32_sdwa_gfx10
    2420338417U,	// V_CMPX_EQ_F32_sdwa_gfx9
    36635010U,	// V_CMPX_EQ_F32_sdwa_vi
    4266748U,	// V_CMPX_EQ_F64_e32_gfx10
    4266748U,	// V_CMPX_EQ_F64_e32_gfx6_gfx7
    4266748U,	// V_CMPX_EQ_F64_e32_vi
    1242446605U,	// V_CMPX_EQ_F64_e64_gfx10
    2420340746U,	// V_CMPX_EQ_F64_e64_gfx6_gfx7
    2420340746U,	// V_CMPX_EQ_F64_e64_vi
    4268765U,	// V_CMPX_EQ_I16_e32_gfx10
    4268765U,	// V_CMPX_EQ_I16_e32_vi
    4275821U,	// V_CMPX_EQ_I16_e64_gfx10
    2151907323U,	// V_CMPX_EQ_I16_e64_vi
    1069326U,	// V_CMPX_EQ_I16_sdwa_gfx10
    3225649147U,	// V_CMPX_EQ_I16_sdwa_gfx9
    1116308U,	// V_CMPX_EQ_I16_sdwa_vi
    4265679U,	// V_CMPX_EQ_I32_e32_gfx10
    4265679U,	// V_CMPX_EQ_I32_e32_gfx6_gfx7
    4265679U,	// V_CMPX_EQ_I32_e32_vi
    4274579U,	// V_CMPX_EQ_I32_e64_gfx10
    2151903898U,	// V_CMPX_EQ_I32_e64_gfx6_gfx7
    2151903898U,	// V_CMPX_EQ_I32_e64_vi
    1068682U,	// V_CMPX_EQ_I32_sdwa_gfx10
    3225645722U,	// V_CMPX_EQ_I32_sdwa_gfx9
    1115015U,	// V_CMPX_EQ_I32_sdwa_vi
    4267538U,	// V_CMPX_EQ_I64_e32_gfx10
    4267538U,	// V_CMPX_EQ_I64_e32_gfx6_gfx7
    4267538U,	// V_CMPX_EQ_I64_e32_vi
    4275209U,	// V_CMPX_EQ_I64_e64_gfx10
    2151905937U,	// V_CMPX_EQ_I64_e64_gfx6_gfx7
    2151905937U,	// V_CMPX_EQ_I64_e64_vi
    4269057U,	// V_CMPX_EQ_U16_e32_gfx10
    4269057U,	// V_CMPX_EQ_U16_e32_vi
    4275935U,	// V_CMPX_EQ_U16_e64_gfx10
    2151907642U,	// V_CMPX_EQ_U16_e64_vi
    1069446U,	// V_CMPX_EQ_U16_sdwa_gfx10
    3225649466U,	// V_CMPX_EQ_U16_sdwa_gfx9
    1116616U,	// V_CMPX_EQ_U16_sdwa_vi
    4265971U,	// V_CMPX_EQ_U32_e32_gfx10
    4265971U,	// V_CMPX_EQ_U32_e32_gfx6_gfx7
    4265971U,	// V_CMPX_EQ_U32_e32_vi
    4274729U,	// V_CMPX_EQ_U32_e64_gfx10
    2151904446U,	// V_CMPX_EQ_U32_e64_gfx6_gfx7
    2151904446U,	// V_CMPX_EQ_U32_e64_vi
    1068840U,	// V_CMPX_EQ_U32_sdwa_gfx10
    3225646270U,	// V_CMPX_EQ_U32_sdwa_gfx9
    1115323U,	// V_CMPX_EQ_U32_sdwa_vi
    4267830U,	// V_CMPX_EQ_U64_e32_gfx10
    4267830U,	// V_CMPX_EQ_U64_e32_gfx6_gfx7
    4267830U,	// V_CMPX_EQ_U64_e32_vi
    4275359U,	// V_CMPX_EQ_U64_e64_gfx10
    2151906149U,	// V_CMPX_EQ_U64_e64_gfx6_gfx7
    2151906149U,	// V_CMPX_EQ_U64_e64_vi
    4268127U,	// V_CMPX_F_F16_e32_gfx10
    4268127U,	// V_CMPX_F_F16_e32_vi
    1242447160U,	// V_CMPX_F_F16_e64_gfx10
    2420342077U,	// V_CMPX_F_F16_e64_vi
    1309560777U,	// V_CMPX_F_F16_sdwa_gfx10
    2420342077U,	// V_CMPX_F_F16_sdwa_gfx9
    36636148U,	// V_CMPX_F_F16_sdwa_vi
    4264587U,	// V_CMPX_F_F32_e32_gfx10
    4264587U,	// V_CMPX_F_F32_e32_gfx6_gfx7
    4264587U,	// V_CMPX_F_F32_e32_vi
    1242445900U,	// V_CMPX_F_F32_e64_gfx10
    2420338048U,	// V_CMPX_F_F32_e64_gfx6_gfx7
    2420338048U,	// V_CMPX_F_F32_e64_vi
    1309560114U,	// V_CMPX_F_F32_sdwa_gfx10
    2420338048U,	// V_CMPX_F_F32_sdwa_gfx9
    36634855U,	// V_CMPX_F_F32_sdwa_vi
    4266446U,	// V_CMPX_F_F64_e32_gfx10
    4266446U,	// V_CMPX_F_F64_e32_gfx6_gfx7
    4266446U,	// V_CMPX_F_F64_e32_vi
    1242446530U,	// V_CMPX_F_F64_e64_gfx10
    2420340471U,	// V_CMPX_F_F64_e64_gfx6_gfx7
    2420340471U,	// V_CMPX_F_F64_e64_vi
    4268729U,	// V_CMPX_F_I16_e32_vi
    2151907287U,	// V_CMPX_F_I16_e64_vi
    3225649111U,	// V_CMPX_F_I16_sdwa_gfx9
    1116270U,	// V_CMPX_F_I16_sdwa_vi
    4265643U,	// V_CMPX_F_I32_e32_gfx10
    4265643U,	// V_CMPX_F_I32_e32_gfx6_gfx7
    4265643U,	// V_CMPX_F_I32_e32_vi
    4274561U,	// V_CMPX_F_I32_e64_gfx10
    2151903851U,	// V_CMPX_F_I32_e64_gfx6_gfx7
    2151903851U,	// V_CMPX_F_I32_e64_vi
    1068663U,	// V_CMPX_F_I32_sdwa_gfx10
    3225645675U,	// V_CMPX_F_I32_sdwa_gfx9
    1114977U,	// V_CMPX_F_I32_sdwa_vi
    4267502U,	// V_CMPX_F_I64_e32_gfx10
    4267502U,	// V_CMPX_F_I64_e32_gfx6_gfx7
    4267502U,	// V_CMPX_F_I64_e32_vi
    4275191U,	// V_CMPX_F_I64_e64_gfx10
    2151905911U,	// V_CMPX_F_I64_e64_gfx6_gfx7
    2151905911U,	// V_CMPX_F_I64_e64_vi
    4269021U,	// V_CMPX_F_U16_e32_vi
    2151907593U,	// V_CMPX_F_U16_e64_vi
    3225649417U,	// V_CMPX_F_U16_sdwa_gfx9
    1116578U,	// V_CMPX_F_U16_sdwa_vi
    4265935U,	// V_CMPX_F_U32_e32_gfx10
    4265935U,	// V_CMPX_F_U32_e32_gfx6_gfx7
    4265935U,	// V_CMPX_F_U32_e32_vi
    4274711U,	// V_CMPX_F_U32_e64_gfx10
    2151904261U,	// V_CMPX_F_U32_e64_gfx6_gfx7
    2151904261U,	// V_CMPX_F_U32_e64_vi
    1068821U,	// V_CMPX_F_U32_sdwa_gfx10
    3225646085U,	// V_CMPX_F_U32_sdwa_gfx9
    1115285U,	// V_CMPX_F_U32_sdwa_vi
    4267794U,	// V_CMPX_F_U64_e32_gfx10
    4267794U,	// V_CMPX_F_U64_e32_gfx6_gfx7
    4267794U,	// V_CMPX_F_U64_e32_vi
    4275341U,	// V_CMPX_F_U64_e64_gfx10
    2151906123U,	// V_CMPX_F_U64_e64_gfx6_gfx7
    2151906123U,	// V_CMPX_F_U64_e64_vi
    4267976U,	// V_CMPX_GE_F16_e32_gfx10
    4267976U,	// V_CMPX_GE_F16_e32_vi
    1242447082U,	// V_CMPX_GE_F16_e64_gfx10
    2420341954U,	// V_CMPX_GE_F16_e64_vi
    1309560695U,	// V_CMPX_GE_F16_sdwa_gfx10
    2420341954U,	// V_CMPX_GE_F16_sdwa_gfx9
    36635989U,	// V_CMPX_GE_F16_sdwa_vi
    4264277U,	// V_CMPX_GE_F32_e32_gfx10
    4264277U,	// V_CMPX_GE_F32_e32_gfx6_gfx7
    4264277U,	// V_CMPX_GE_F32_e32_vi
    1242445822U,	// V_CMPX_GE_F32_e64_gfx10
    2420337806U,	// V_CMPX_GE_F32_e64_gfx6_gfx7
    2420337806U,	// V_CMPX_GE_F32_e64_vi
    1309560032U,	// V_CMPX_GE_F32_sdwa_gfx10
    2420337806U,	// V_CMPX_GE_F32_sdwa_gfx9
    36634696U,	// V_CMPX_GE_F32_sdwa_vi
    4266136U,	// V_CMPX_GE_F64_e32_gfx10
    4266136U,	// V_CMPX_GE_F64_e32_gfx6_gfx7
    4266136U,	// V_CMPX_GE_F64_e32_vi
    1242446452U,	// V_CMPX_GE_F64_e64_gfx10
    2420340229U,	// V_CMPX_GE_F64_e64_gfx6_gfx7
    2420340229U,	// V_CMPX_GE_F64_e64_vi
    4268619U,	// V_CMPX_GE_I16_e32_gfx10
    4268619U,	// V_CMPX_GE_I16_e32_vi
    4275764U,	// V_CMPX_GE_I16_e64_gfx10
    2151907207U,	// V_CMPX_GE_I16_e64_vi
    1069266U,	// V_CMPX_GE_I16_sdwa_gfx10
    3225649031U,	// V_CMPX_GE_I16_sdwa_gfx9
    1116154U,	// V_CMPX_GE_I16_sdwa_vi
    4265533U,	// V_CMPX_GE_I32_e32_gfx10
    4265533U,	// V_CMPX_GE_I32_e32_gfx6_gfx7
    4265533U,	// V_CMPX_GE_I32_e32_vi
    4274504U,	// V_CMPX_GE_I32_e64_gfx10
    2151903771U,	// V_CMPX_GE_I32_e64_gfx6_gfx7
    2151903771U,	// V_CMPX_GE_I32_e64_vi
    1068603U,	// V_CMPX_GE_I32_sdwa_gfx10
    3225645595U,	// V_CMPX_GE_I32_sdwa_gfx9
    1114861U,	// V_CMPX_GE_I32_sdwa_vi
    4267392U,	// V_CMPX_GE_I64_e32_gfx10
    4267392U,	// V_CMPX_GE_I64_e32_gfx6_gfx7
    4267392U,	// V_CMPX_GE_I64_e32_vi
    4275134U,	// V_CMPX_GE_I64_e64_gfx10
    2151905831U,	// V_CMPX_GE_I64_e64_gfx6_gfx7
    2151905831U,	// V_CMPX_GE_I64_e64_vi
    4268911U,	// V_CMPX_GE_U16_e32_gfx10
    4268911U,	// V_CMPX_GE_U16_e32_vi
    4275878U,	// V_CMPX_GE_U16_e64_gfx10
    2151907513U,	// V_CMPX_GE_U16_e64_vi
    1069386U,	// V_CMPX_GE_U16_sdwa_gfx10
    3225649337U,	// V_CMPX_GE_U16_sdwa_gfx9
    1116462U,	// V_CMPX_GE_U16_sdwa_vi
    4265825U,	// V_CMPX_GE_U32_e32_gfx10
    4265825U,	// V_CMPX_GE_U32_e32_gfx6_gfx7
    4265825U,	// V_CMPX_GE_U32_e32_vi
    4274654U,	// V_CMPX_GE_U32_e64_gfx10
    2151904181U,	// V_CMPX_GE_U32_e64_gfx6_gfx7
    2151904181U,	// V_CMPX_GE_U32_e64_vi
    1068761U,	// V_CMPX_GE_U32_sdwa_gfx10
    3225646005U,	// V_CMPX_GE_U32_sdwa_gfx9
    1115169U,	// V_CMPX_GE_U32_sdwa_vi
    4267684U,	// V_CMPX_GE_U64_e32_gfx10
    4267684U,	// V_CMPX_GE_U64_e32_gfx6_gfx7
    4267684U,	// V_CMPX_GE_U64_e32_vi
    4275284U,	// V_CMPX_GE_U64_e64_gfx10
    2151906043U,	// V_CMPX_GE_U64_e64_gfx6_gfx7
    2151906043U,	// V_CMPX_GE_U64_e64_vi
    4268393U,	// V_CMPX_GT_F16_e32_gfx10
    4268393U,	// V_CMPX_GT_F16_e32_vi
    1242447296U,	// V_CMPX_GT_F16_e64_gfx10
    2420342400U,	// V_CMPX_GT_F16_e64_vi
    1309560920U,	// V_CMPX_GT_F16_sdwa_gfx10
    2420342400U,	// V_CMPX_GT_F16_sdwa_gfx9
    36636428U,	// V_CMPX_GT_F16_sdwa_vi
    4265088U,	// V_CMPX_GT_F32_e32_gfx10
    4265088U,	// V_CMPX_GT_F32_e32_gfx6_gfx7
    4265088U,	// V_CMPX_GT_F32_e32_vi
    1242446036U,	// V_CMPX_GT_F32_e64_gfx10
    2420338610U,	// V_CMPX_GT_F32_e64_gfx6_gfx7
    2420338610U,	// V_CMPX_GT_F32_e64_vi
    1309560257U,	// V_CMPX_GT_F32_sdwa_gfx10
    2420338610U,	// V_CMPX_GT_F32_sdwa_gfx9
    36635135U,	// V_CMPX_GT_F32_sdwa_vi
    4266947U,	// V_CMPX_GT_F64_e32_gfx10
    4266947U,	// V_CMPX_GT_F64_e32_gfx6_gfx7
    4266947U,	// V_CMPX_GT_F64_e32_vi
    1242446666U,	// V_CMPX_GT_F64_e64_gfx10
    2420340929U,	// V_CMPX_GT_F64_e64_gfx6_gfx7
    2420340929U,	// V_CMPX_GT_F64_e64_vi
    4268837U,	// V_CMPX_GT_I16_e32_gfx10
    4268837U,	// V_CMPX_GT_I16_e32_vi
    4275840U,	// V_CMPX_GT_I16_e64_gfx10
    2151907375U,	// V_CMPX_GT_I16_e64_vi
    1069346U,	// V_CMPX_GT_I16_sdwa_gfx10
    3225649199U,	// V_CMPX_GT_I16_sdwa_gfx9
    1116384U,	// V_CMPX_GT_I16_sdwa_vi
    4265751U,	// V_CMPX_GT_I32_e32_gfx10
    4265751U,	// V_CMPX_GT_I32_e32_gfx6_gfx7
    4265751U,	// V_CMPX_GT_I32_e32_vi
    4274616U,	// V_CMPX_GT_I32_e64_gfx10
    2151903961U,	// V_CMPX_GT_I32_e64_gfx6_gfx7
    2151903961U,	// V_CMPX_GT_I32_e64_vi
    1068721U,	// V_CMPX_GT_I32_sdwa_gfx10
    3225645785U,	// V_CMPX_GT_I32_sdwa_gfx9
    1115091U,	// V_CMPX_GT_I32_sdwa_vi
    4267610U,	// V_CMPX_GT_I64_e32_gfx10
    4267610U,	// V_CMPX_GT_I64_e32_gfx6_gfx7
    4267610U,	// V_CMPX_GT_I64_e32_vi
    4275246U,	// V_CMPX_GT_I64_e64_gfx10
    2151905989U,	// V_CMPX_GT_I64_e64_gfx6_gfx7
    2151905989U,	// V_CMPX_GT_I64_e64_vi
    4269129U,	// V_CMPX_GT_U16_e32_gfx10
    4269129U,	// V_CMPX_GT_U16_e32_vi
    4275954U,	// V_CMPX_GT_U16_e64_gfx10
    2151907694U,	// V_CMPX_GT_U16_e64_vi
    1069466U,	// V_CMPX_GT_U16_sdwa_gfx10
    3225649518U,	// V_CMPX_GT_U16_sdwa_gfx9
    1116692U,	// V_CMPX_GT_U16_sdwa_vi
    4266043U,	// V_CMPX_GT_U32_e32_gfx10
    4266043U,	// V_CMPX_GT_U32_e32_gfx6_gfx7
    4266043U,	// V_CMPX_GT_U32_e32_vi
    4274766U,	// V_CMPX_GT_U32_e64_gfx10
    2151904498U,	// V_CMPX_GT_U32_e64_gfx6_gfx7
    2151904498U,	// V_CMPX_GT_U32_e64_vi
    1068879U,	// V_CMPX_GT_U32_sdwa_gfx10
    3225646322U,	// V_CMPX_GT_U32_sdwa_gfx9
    1115399U,	// V_CMPX_GT_U32_sdwa_vi
    4267902U,	// V_CMPX_GT_U64_e32_gfx10
    4267902U,	// V_CMPX_GT_U64_e32_gfx6_gfx7
    4267902U,	// V_CMPX_GT_U64_e32_vi
    4275396U,	// V_CMPX_GT_U64_e64_gfx10
    2151906201U,	// V_CMPX_GT_U64_e64_gfx6_gfx7
    2151906201U,	// V_CMPX_GT_U64_e64_vi
    4268052U,	// V_CMPX_LE_F16_e32_gfx10
    4268052U,	// V_CMPX_LE_F16_e32_vi
    1242447121U,	// V_CMPX_LE_F16_e64_gfx10
    2420342010U,	// V_CMPX_LE_F16_e64_vi
    1309560736U,	// V_CMPX_LE_F16_sdwa_gfx10
    2420342010U,	// V_CMPX_LE_F16_sdwa_gfx9
    36636069U,	// V_CMPX_LE_F16_sdwa_vi
    4264433U,	// V_CMPX_LE_F32_e32_gfx10
    4264433U,	// V_CMPX_LE_F32_e32_gfx6_gfx7
    4264433U,	// V_CMPX_LE_F32_e32_vi
    1242445861U,	// V_CMPX_LE_F32_e64_gfx10
    2420337922U,	// V_CMPX_LE_F32_e64_gfx6_gfx7
    2420337922U,	// V_CMPX_LE_F32_e64_vi
    1309560073U,	// V_CMPX_LE_F32_sdwa_gfx10
    2420337922U,	// V_CMPX_LE_F32_sdwa_gfx9
    36634776U,	// V_CMPX_LE_F32_sdwa_vi
    4266292U,	// V_CMPX_LE_F64_e32_gfx10
    4266292U,	// V_CMPX_LE_F64_e32_gfx6_gfx7
    4266292U,	// V_CMPX_LE_F64_e32_vi
    1242446491U,	// V_CMPX_LE_F64_e64_gfx10
    2420340345U,	// V_CMPX_LE_F64_e64_gfx6_gfx7
    2420340345U,	// V_CMPX_LE_F64_e64_vi
    4268656U,	// V_CMPX_LE_I16_e32_gfx10
    4268656U,	// V_CMPX_LE_I16_e32_vi
    4275783U,	// V_CMPX_LE_I16_e64_gfx10
    2151907234U,	// V_CMPX_LE_I16_e64_vi
    1069286U,	// V_CMPX_LE_I16_sdwa_gfx10
    3225649058U,	// V_CMPX_LE_I16_sdwa_gfx9
    1116193U,	// V_CMPX_LE_I16_sdwa_vi
    4265570U,	// V_CMPX_LE_I32_e32_gfx10
    4265570U,	// V_CMPX_LE_I32_e32_gfx6_gfx7
    4265570U,	// V_CMPX_LE_I32_e32_vi
    4274523U,	// V_CMPX_LE_I32_e64_gfx10
    2151903798U,	// V_CMPX_LE_I32_e64_gfx6_gfx7
    2151903798U,	// V_CMPX_LE_I32_e64_vi
    1068623U,	// V_CMPX_LE_I32_sdwa_gfx10
    3225645622U,	// V_CMPX_LE_I32_sdwa_gfx9
    1114900U,	// V_CMPX_LE_I32_sdwa_vi
    4267429U,	// V_CMPX_LE_I64_e32_gfx10
    4267429U,	// V_CMPX_LE_I64_e32_gfx6_gfx7
    4267429U,	// V_CMPX_LE_I64_e32_vi
    4275153U,	// V_CMPX_LE_I64_e64_gfx10
    2151905858U,	// V_CMPX_LE_I64_e64_gfx6_gfx7
    2151905858U,	// V_CMPX_LE_I64_e64_vi
    4268948U,	// V_CMPX_LE_U16_e32_gfx10
    4268948U,	// V_CMPX_LE_U16_e32_vi
    4275897U,	// V_CMPX_LE_U16_e64_gfx10
    2151907540U,	// V_CMPX_LE_U16_e64_vi
    1069406U,	// V_CMPX_LE_U16_sdwa_gfx10
    3225649364U,	// V_CMPX_LE_U16_sdwa_gfx9
    1116501U,	// V_CMPX_LE_U16_sdwa_vi
    4265862U,	// V_CMPX_LE_U32_e32_gfx10
    4265862U,	// V_CMPX_LE_U32_e32_gfx6_gfx7
    4265862U,	// V_CMPX_LE_U32_e32_vi
    4274673U,	// V_CMPX_LE_U32_e64_gfx10
    2151904208U,	// V_CMPX_LE_U32_e64_gfx6_gfx7
    2151904208U,	// V_CMPX_LE_U32_e64_vi
    1068781U,	// V_CMPX_LE_U32_sdwa_gfx10
    3225646032U,	// V_CMPX_LE_U32_sdwa_gfx9
    1115208U,	// V_CMPX_LE_U32_sdwa_vi
    4267721U,	// V_CMPX_LE_U64_e32_gfx10
    4267721U,	// V_CMPX_LE_U64_e32_gfx6_gfx7
    4267721U,	// V_CMPX_LE_U64_e32_vi
    4275303U,	// V_CMPX_LE_U64_e64_gfx10
    2151906070U,	// V_CMPX_LE_U64_e64_gfx6_gfx7
    2151906070U,	// V_CMPX_LE_U64_e64_vi
    4268163U,	// V_CMPX_LG_F16_e32_gfx10
    4268163U,	// V_CMPX_LG_F16_e32_vi
    1242447178U,	// V_CMPX_LG_F16_e64_gfx10
    2420342103U,	// V_CMPX_LG_F16_e64_vi
    1309560796U,	// V_CMPX_LG_F16_sdwa_gfx10
    2420342103U,	// V_CMPX_LG_F16_sdwa_gfx9
    36636186U,	// V_CMPX_LG_F16_sdwa_vi
    4264661U,	// V_CMPX_LG_F32_e32_gfx10
    4264661U,	// V_CMPX_LG_F32_e32_gfx6_gfx7
    4264661U,	// V_CMPX_LG_F32_e32_vi
    1242445918U,	// V_CMPX_LG_F32_e64_gfx10
    2420338118U,	// V_CMPX_LG_F32_e64_gfx6_gfx7
    2420338118U,	// V_CMPX_LG_F32_e64_vi
    1309560133U,	// V_CMPX_LG_F32_sdwa_gfx10
    2420338118U,	// V_CMPX_LG_F32_sdwa_gfx9
    36634893U,	// V_CMPX_LG_F32_sdwa_vi
    4266520U,	// V_CMPX_LG_F64_e32_gfx10
    4266520U,	// V_CMPX_LG_F64_e32_gfx6_gfx7
    4266520U,	// V_CMPX_LG_F64_e32_vi
    1242446548U,	// V_CMPX_LG_F64_e64_gfx10
    2420340525U,	// V_CMPX_LG_F64_e64_gfx6_gfx7
    2420340525U,	// V_CMPX_LG_F64_e64_vi
    4268469U,	// V_CMPX_LT_F16_e32_gfx10
    4268469U,	// V_CMPX_LT_F16_e32_vi
    1242447335U,	// V_CMPX_LT_F16_e64_gfx10
    2420342456U,	// V_CMPX_LT_F16_e64_vi
    1309560961U,	// V_CMPX_LT_F16_sdwa_gfx10
    2420342456U,	// V_CMPX_LT_F16_sdwa_gfx9
    36636508U,	// V_CMPX_LT_F16_sdwa_vi
    4265244U,	// V_CMPX_LT_F32_e32_gfx10
    4265244U,	// V_CMPX_LT_F32_e32_gfx6_gfx7
    4265244U,	// V_CMPX_LT_F32_e32_vi
    1242446075U,	// V_CMPX_LT_F32_e64_gfx10
    2420338726U,	// V_CMPX_LT_F32_e64_gfx6_gfx7
    2420338726U,	// V_CMPX_LT_F32_e64_vi
    1309560298U,	// V_CMPX_LT_F32_sdwa_gfx10
    2420338726U,	// V_CMPX_LT_F32_sdwa_gfx9
    36635215U,	// V_CMPX_LT_F32_sdwa_vi
    4267103U,	// V_CMPX_LT_F64_e32_gfx10
    4267103U,	// V_CMPX_LT_F64_e32_gfx6_gfx7
    4267103U,	// V_CMPX_LT_F64_e32_vi
    1242446705U,	// V_CMPX_LT_F64_e64_gfx10
    2420341045U,	// V_CMPX_LT_F64_e64_gfx6_gfx7
    2420341045U,	// V_CMPX_LT_F64_e64_vi
    4268874U,	// V_CMPX_LT_I16_e32_gfx10
    4268874U,	// V_CMPX_LT_I16_e32_vi
    4275859U,	// V_CMPX_LT_I16_e64_gfx10
    2151907402U,	// V_CMPX_LT_I16_e64_vi
    1069366U,	// V_CMPX_LT_I16_sdwa_gfx10
    3225649226U,	// V_CMPX_LT_I16_sdwa_gfx9
    1116423U,	// V_CMPX_LT_I16_sdwa_vi
    4265788U,	// V_CMPX_LT_I32_e32_gfx10
    4265788U,	// V_CMPX_LT_I32_e32_gfx6_gfx7
    4265788U,	// V_CMPX_LT_I32_e32_vi
    4274635U,	// V_CMPX_LT_I32_e64_gfx10
    2151903988U,	// V_CMPX_LT_I32_e64_gfx6_gfx7
    2151903988U,	// V_CMPX_LT_I32_e64_vi
    1068741U,	// V_CMPX_LT_I32_sdwa_gfx10
    3225645812U,	// V_CMPX_LT_I32_sdwa_gfx9
    1115130U,	// V_CMPX_LT_I32_sdwa_vi
    4267647U,	// V_CMPX_LT_I64_e32_gfx10
    4267647U,	// V_CMPX_LT_I64_e32_gfx6_gfx7
    4267647U,	// V_CMPX_LT_I64_e32_vi
    4275265U,	// V_CMPX_LT_I64_e64_gfx10
    2151906016U,	// V_CMPX_LT_I64_e64_gfx6_gfx7
    2151906016U,	// V_CMPX_LT_I64_e64_vi
    4269166U,	// V_CMPX_LT_U16_e32_gfx10
    4269166U,	// V_CMPX_LT_U16_e32_vi
    4275973U,	// V_CMPX_LT_U16_e64_gfx10
    2151907721U,	// V_CMPX_LT_U16_e64_vi
    1069486U,	// V_CMPX_LT_U16_sdwa_gfx10
    3225649545U,	// V_CMPX_LT_U16_sdwa_gfx9
    1116731U,	// V_CMPX_LT_U16_sdwa_vi
    4266080U,	// V_CMPX_LT_U32_e32_gfx10
    4266080U,	// V_CMPX_LT_U32_e32_gfx6_gfx7
    4266080U,	// V_CMPX_LT_U32_e32_vi
    4274785U,	// V_CMPX_LT_U32_e64_gfx10
    2151904525U,	// V_CMPX_LT_U32_e64_gfx6_gfx7
    2151904525U,	// V_CMPX_LT_U32_e64_vi
    1068899U,	// V_CMPX_LT_U32_sdwa_gfx10
    3225646349U,	// V_CMPX_LT_U32_sdwa_gfx9
    1115438U,	// V_CMPX_LT_U32_sdwa_vi
    4267939U,	// V_CMPX_LT_U64_e32_gfx10
    4267939U,	// V_CMPX_LT_U64_e32_gfx6_gfx7
    4267939U,	// V_CMPX_LT_U64_e32_vi
    4275415U,	// V_CMPX_LT_U64_e64_gfx10
    2151906228U,	// V_CMPX_LT_U64_e64_gfx6_gfx7
    2151906228U,	// V_CMPX_LT_U64_e64_vi
    4268312U,	// V_CMPX_NEQ_F16_e32_gfx10
    4268312U,	// V_CMPX_NEQ_F16_e32_vi
    1242447254U,	// V_CMPX_NEQ_F16_e64_gfx10
    2420342295U,	// V_CMPX_NEQ_F16_e64_vi
    1309560876U,	// V_CMPX_NEQ_F16_sdwa_gfx10
    2420342295U,	// V_CMPX_NEQ_F16_sdwa_gfx9
    36636343U,	// V_CMPX_NEQ_F16_sdwa_vi
    4264967U,	// V_CMPX_NEQ_F32_e32_gfx10
    4264967U,	// V_CMPX_NEQ_F32_e32_gfx6_gfx7
    4264967U,	// V_CMPX_NEQ_F32_e32_vi
    1242445994U,	// V_CMPX_NEQ_F32_e64_gfx10
    2420338475U,	// V_CMPX_NEQ_F32_e64_gfx6_gfx7
    2420338475U,	// V_CMPX_NEQ_F32_e64_vi
    1309560213U,	// V_CMPX_NEQ_F32_sdwa_gfx10
    2420338475U,	// V_CMPX_NEQ_F32_sdwa_gfx9
    36635050U,	// V_CMPX_NEQ_F32_sdwa_vi
    4266826U,	// V_CMPX_NEQ_F64_e32_gfx10
    4266826U,	// V_CMPX_NEQ_F64_e32_gfx6_gfx7
    4266826U,	// V_CMPX_NEQ_F64_e32_vi
    1242446624U,	// V_CMPX_NEQ_F64_e64_gfx10
    2420340804U,	// V_CMPX_NEQ_F64_e64_gfx6_gfx7
    2420340804U,	// V_CMPX_NEQ_F64_e64_vi
    4268693U,	// V_CMPX_NE_I16_e32_gfx10
    4268693U,	// V_CMPX_NE_I16_e32_vi
    4275802U,	// V_CMPX_NE_I16_e64_gfx10
    2151907261U,	// V_CMPX_NE_I16_e64_vi
    1069306U,	// V_CMPX_NE_I16_sdwa_gfx10
    3225649085U,	// V_CMPX_NE_I16_sdwa_gfx9
    1116232U,	// V_CMPX_NE_I16_sdwa_vi
    4265607U,	// V_CMPX_NE_I32_e32_gfx10
    4265607U,	// V_CMPX_NE_I32_e32_gfx6_gfx7
    4265607U,	// V_CMPX_NE_I32_e32_vi
    4274542U,	// V_CMPX_NE_I32_e64_gfx10
    2151903825U,	// V_CMPX_NE_I32_e64_gfx6_gfx7
    2151903825U,	// V_CMPX_NE_I32_e64_vi
    1068643U,	// V_CMPX_NE_I32_sdwa_gfx10
    3225645649U,	// V_CMPX_NE_I32_sdwa_gfx9
    1114939U,	// V_CMPX_NE_I32_sdwa_vi
    4267466U,	// V_CMPX_NE_I64_e32_gfx10
    4267466U,	// V_CMPX_NE_I64_e32_gfx6_gfx7
    4267466U,	// V_CMPX_NE_I64_e32_vi
    4275172U,	// V_CMPX_NE_I64_e64_gfx10
    2151905885U,	// V_CMPX_NE_I64_e64_gfx6_gfx7
    2151905885U,	// V_CMPX_NE_I64_e64_vi
    4268985U,	// V_CMPX_NE_U16_e32_gfx10
    4268985U,	// V_CMPX_NE_U16_e32_vi
    4275916U,	// V_CMPX_NE_U16_e64_gfx10
    2151907567U,	// V_CMPX_NE_U16_e64_vi
    1069426U,	// V_CMPX_NE_U16_sdwa_gfx10
    3225649391U,	// V_CMPX_NE_U16_sdwa_gfx9
    1116540U,	// V_CMPX_NE_U16_sdwa_vi
    4265899U,	// V_CMPX_NE_U32_e32_gfx10
    4265899U,	// V_CMPX_NE_U32_e32_gfx6_gfx7
    4265899U,	// V_CMPX_NE_U32_e32_vi
    4274692U,	// V_CMPX_NE_U32_e64_gfx10
    2151904235U,	// V_CMPX_NE_U32_e64_gfx6_gfx7
    2151904235U,	// V_CMPX_NE_U32_e64_vi
    1068801U,	// V_CMPX_NE_U32_sdwa_gfx10
    3225646059U,	// V_CMPX_NE_U32_sdwa_gfx9
    1115247U,	// V_CMPX_NE_U32_sdwa_vi
    4267758U,	// V_CMPX_NE_U64_e32_gfx10
    4267758U,	// V_CMPX_NE_U64_e32_gfx6_gfx7
    4267758U,	// V_CMPX_NE_U64_e32_vi
    4275322U,	// V_CMPX_NE_U64_e64_gfx10
    2151906097U,	// V_CMPX_NE_U64_e64_gfx6_gfx7
    2151906097U,	// V_CMPX_NE_U64_e64_vi
    4268014U,	// V_CMPX_NGE_F16_e32_gfx10
    4268014U,	// V_CMPX_NGE_F16_e32_vi
    1242447101U,	// V_CMPX_NGE_F16_e64_gfx10
    2420341982U,	// V_CMPX_NGE_F16_e64_vi
    1309560715U,	// V_CMPX_NGE_F16_sdwa_gfx10
    2420341982U,	// V_CMPX_NGE_F16_sdwa_gfx9
    36636029U,	// V_CMPX_NGE_F16_sdwa_vi
    4264355U,	// V_CMPX_NGE_F32_e32_gfx10
    4264355U,	// V_CMPX_NGE_F32_e32_gfx6_gfx7
    4264355U,	// V_CMPX_NGE_F32_e32_vi
    1242445841U,	// V_CMPX_NGE_F32_e64_gfx10
    2420337864U,	// V_CMPX_NGE_F32_e64_gfx6_gfx7
    2420337864U,	// V_CMPX_NGE_F32_e64_vi
    1309560052U,	// V_CMPX_NGE_F32_sdwa_gfx10
    2420337864U,	// V_CMPX_NGE_F32_sdwa_gfx9
    36634736U,	// V_CMPX_NGE_F32_sdwa_vi
    4266214U,	// V_CMPX_NGE_F64_e32_gfx10
    4266214U,	// V_CMPX_NGE_F64_e32_gfx6_gfx7
    4266214U,	// V_CMPX_NGE_F64_e32_vi
    1242446471U,	// V_CMPX_NGE_F64_e64_gfx10
    2420340287U,	// V_CMPX_NGE_F64_e64_gfx6_gfx7
    2420340287U,	// V_CMPX_NGE_F64_e64_vi
    4268431U,	// V_CMPX_NGT_F16_e32_gfx10
    4268431U,	// V_CMPX_NGT_F16_e32_vi
    1242447315U,	// V_CMPX_NGT_F16_e64_gfx10
    2420342428U,	// V_CMPX_NGT_F16_e64_vi
    1309560940U,	// V_CMPX_NGT_F16_sdwa_gfx10
    2420342428U,	// V_CMPX_NGT_F16_sdwa_gfx9
    36636468U,	// V_CMPX_NGT_F16_sdwa_vi
    4265166U,	// V_CMPX_NGT_F32_e32_gfx10
    4265166U,	// V_CMPX_NGT_F32_e32_gfx6_gfx7
    4265166U,	// V_CMPX_NGT_F32_e32_vi
    1242446055U,	// V_CMPX_NGT_F32_e64_gfx10
    2420338668U,	// V_CMPX_NGT_F32_e64_gfx6_gfx7
    2420338668U,	// V_CMPX_NGT_F32_e64_vi
    1309560277U,	// V_CMPX_NGT_F32_sdwa_gfx10
    2420338668U,	// V_CMPX_NGT_F32_sdwa_gfx9
    36635175U,	// V_CMPX_NGT_F32_sdwa_vi
    4267025U,	// V_CMPX_NGT_F64_e32_gfx10
    4267025U,	// V_CMPX_NGT_F64_e32_gfx6_gfx7
    4267025U,	// V_CMPX_NGT_F64_e32_vi
    1242446685U,	// V_CMPX_NGT_F64_e64_gfx10
    2420340987U,	// V_CMPX_NGT_F64_e64_gfx6_gfx7
    2420340987U,	// V_CMPX_NGT_F64_e64_vi
    4268090U,	// V_CMPX_NLE_F16_e32_gfx10
    4268090U,	// V_CMPX_NLE_F16_e32_vi
    1242447140U,	// V_CMPX_NLE_F16_e64_gfx10
    2420342038U,	// V_CMPX_NLE_F16_e64_vi
    1309560756U,	// V_CMPX_NLE_F16_sdwa_gfx10
    2420342038U,	// V_CMPX_NLE_F16_sdwa_gfx9
    36636109U,	// V_CMPX_NLE_F16_sdwa_vi
    4264511U,	// V_CMPX_NLE_F32_e32_gfx10
    4264511U,	// V_CMPX_NLE_F32_e32_gfx6_gfx7
    4264511U,	// V_CMPX_NLE_F32_e32_vi
    1242445880U,	// V_CMPX_NLE_F32_e64_gfx10
    2420337980U,	// V_CMPX_NLE_F32_e64_gfx6_gfx7
    2420337980U,	// V_CMPX_NLE_F32_e64_vi
    1309560093U,	// V_CMPX_NLE_F32_sdwa_gfx10
    2420337980U,	// V_CMPX_NLE_F32_sdwa_gfx9
    36634816U,	// V_CMPX_NLE_F32_sdwa_vi
    4266370U,	// V_CMPX_NLE_F64_e32_gfx10
    4266370U,	// V_CMPX_NLE_F64_e32_gfx6_gfx7
    4266370U,	// V_CMPX_NLE_F64_e32_vi
    1242446510U,	// V_CMPX_NLE_F64_e64_gfx10
    2420340403U,	// V_CMPX_NLE_F64_e64_gfx6_gfx7
    2420340403U,	// V_CMPX_NLE_F64_e64_vi
    4268201U,	// V_CMPX_NLG_F16_e32_gfx10
    4268201U,	// V_CMPX_NLG_F16_e32_vi
    1242447197U,	// V_CMPX_NLG_F16_e64_gfx10
    2420342131U,	// V_CMPX_NLG_F16_e64_vi
    1309560816U,	// V_CMPX_NLG_F16_sdwa_gfx10
    2420342131U,	// V_CMPX_NLG_F16_sdwa_gfx9
    36636226U,	// V_CMPX_NLG_F16_sdwa_vi
    4264739U,	// V_CMPX_NLG_F32_e32_gfx10
    4264739U,	// V_CMPX_NLG_F32_e32_gfx6_gfx7
    4264739U,	// V_CMPX_NLG_F32_e32_vi
    1242445937U,	// V_CMPX_NLG_F32_e64_gfx10
    2420338176U,	// V_CMPX_NLG_F32_e64_gfx6_gfx7
    2420338176U,	// V_CMPX_NLG_F32_e64_vi
    1309560153U,	// V_CMPX_NLG_F32_sdwa_gfx10
    2420338176U,	// V_CMPX_NLG_F32_sdwa_gfx9
    36634933U,	// V_CMPX_NLG_F32_sdwa_vi
    4266598U,	// V_CMPX_NLG_F64_e32_gfx10
    4266598U,	// V_CMPX_NLG_F64_e32_gfx6_gfx7
    4266598U,	// V_CMPX_NLG_F64_e32_vi
    1242446567U,	// V_CMPX_NLG_F64_e64_gfx10
    2420340583U,	// V_CMPX_NLG_F64_e64_gfx6_gfx7
    2420340583U,	// V_CMPX_NLG_F64_e64_vi
    4268507U,	// V_CMPX_NLT_F16_e32_gfx10
    4268507U,	// V_CMPX_NLT_F16_e32_vi
    1242447354U,	// V_CMPX_NLT_F16_e64_gfx10
    2420342484U,	// V_CMPX_NLT_F16_e64_vi
    1309560981U,	// V_CMPX_NLT_F16_sdwa_gfx10
    2420342484U,	// V_CMPX_NLT_F16_sdwa_gfx9
    36636548U,	// V_CMPX_NLT_F16_sdwa_vi
    4265322U,	// V_CMPX_NLT_F32_e32_gfx10
    4265322U,	// V_CMPX_NLT_F32_e32_gfx6_gfx7
    4265322U,	// V_CMPX_NLT_F32_e32_vi
    1242446094U,	// V_CMPX_NLT_F32_e64_gfx10
    2420338784U,	// V_CMPX_NLT_F32_e64_gfx6_gfx7
    2420338784U,	// V_CMPX_NLT_F32_e64_vi
    1309560318U,	// V_CMPX_NLT_F32_sdwa_gfx10
    2420338784U,	// V_CMPX_NLT_F32_sdwa_gfx9
    36635255U,	// V_CMPX_NLT_F32_sdwa_vi
    4267181U,	// V_CMPX_NLT_F64_e32_gfx10
    4267181U,	// V_CMPX_NLT_F64_e32_gfx6_gfx7
    4267181U,	// V_CMPX_NLT_F64_e32_vi
    1242446724U,	// V_CMPX_NLT_F64_e64_gfx10
    2420341103U,	// V_CMPX_NLT_F64_e64_gfx6_gfx7
    2420341103U,	// V_CMPX_NLT_F64_e64_vi
    4268238U,	// V_CMPX_O_F16_e32_gfx10
    4268238U,	// V_CMPX_O_F16_e32_vi
    1242447217U,	// V_CMPX_O_F16_e64_gfx10
    2420342209U,	// V_CMPX_O_F16_e64_vi
    1309560837U,	// V_CMPX_O_F16_sdwa_gfx10
    2420342209U,	// V_CMPX_O_F16_sdwa_gfx9
    36636265U,	// V_CMPX_O_F16_sdwa_vi
    4264815U,	// V_CMPX_O_F32_e32_gfx10
    4264815U,	// V_CMPX_O_F32_e32_gfx6_gfx7
    4264815U,	// V_CMPX_O_F32_e32_vi
    1242445957U,	// V_CMPX_O_F32_e64_gfx10
    2420338283U,	// V_CMPX_O_F32_e64_gfx6_gfx7
    2420338283U,	// V_CMPX_O_F32_e64_vi
    1309560174U,	// V_CMPX_O_F32_sdwa_gfx10
    2420338283U,	// V_CMPX_O_F32_sdwa_gfx9
    36634972U,	// V_CMPX_O_F32_sdwa_vi
    4266674U,	// V_CMPX_O_F64_e32_gfx10
    4266674U,	// V_CMPX_O_F64_e32_gfx6_gfx7
    4266674U,	// V_CMPX_O_F64_e32_vi
    1242446587U,	// V_CMPX_O_F64_e64_gfx10
    2420340650U,	// V_CMPX_O_F64_e64_gfx6_gfx7
    2420340650U,	// V_CMPX_O_F64_e64_vi
    4268581U,	// V_CMPX_TRU_F16_e32_gfx10
    4268581U,	// V_CMPX_TRU_F16_e32_vi
    1242447392U,	// V_CMPX_TRU_F16_e64_gfx10
    2420342566U,	// V_CMPX_TRU_F16_e64_vi
    1309561021U,	// V_CMPX_TRU_F16_sdwa_gfx10
    2420342566U,	// V_CMPX_TRU_F16_sdwa_gfx9
    36636626U,	// V_CMPX_TRU_F16_sdwa_vi
    4265474U,	// V_CMPX_TRU_F32_e32_gfx10
    4265474U,	// V_CMPX_TRU_F32_e32_gfx6_gfx7
    4265474U,	// V_CMPX_TRU_F32_e32_vi
    1242446132U,	// V_CMPX_TRU_F32_e64_gfx10
    2420338924U,	// V_CMPX_TRU_F32_e64_gfx6_gfx7
    2420338924U,	// V_CMPX_TRU_F32_e64_vi
    1309560358U,	// V_CMPX_TRU_F32_sdwa_gfx10
    2420338924U,	// V_CMPX_TRU_F32_sdwa_gfx9
    36635333U,	// V_CMPX_TRU_F32_sdwa_vi
    4267333U,	// V_CMPX_TRU_F64_e32_gfx10
    4267333U,	// V_CMPX_TRU_F64_e32_gfx6_gfx7
    4267333U,	// V_CMPX_TRU_F64_e32_vi
    1242446762U,	// V_CMPX_TRU_F64_e64_gfx10
    2420341243U,	// V_CMPX_TRU_F64_e64_gfx6_gfx7
    2420341243U,	// V_CMPX_TRU_F64_e64_vi
    4268801U,	// V_CMPX_T_I16_e32_vi
    2151907349U,	// V_CMPX_T_I16_e64_vi
    3225649173U,	// V_CMPX_T_I16_sdwa_gfx9
    1116346U,	// V_CMPX_T_I16_sdwa_vi
    4265715U,	// V_CMPX_T_I32_e32_gfx10
    4265715U,	// V_CMPX_T_I32_e32_gfx6_gfx7
    4265715U,	// V_CMPX_T_I32_e32_vi
    4274598U,	// V_CMPX_T_I32_e64_gfx10
    2151903935U,	// V_CMPX_T_I32_e64_gfx6_gfx7
    2151903935U,	// V_CMPX_T_I32_e64_vi
    1068702U,	// V_CMPX_T_I32_sdwa_gfx10
    3225645759U,	// V_CMPX_T_I32_sdwa_gfx9
    1115053U,	// V_CMPX_T_I32_sdwa_vi
    4267574U,	// V_CMPX_T_I64_e32_gfx10
    4267574U,	// V_CMPX_T_I64_e32_gfx6_gfx7
    4267574U,	// V_CMPX_T_I64_e32_vi
    4275228U,	// V_CMPX_T_I64_e64_gfx10
    2151905963U,	// V_CMPX_T_I64_e64_gfx6_gfx7
    2151905963U,	// V_CMPX_T_I64_e64_vi
    4269093U,	// V_CMPX_T_U16_e32_vi
    2151907668U,	// V_CMPX_T_U16_e64_vi
    3225649492U,	// V_CMPX_T_U16_sdwa_gfx9
    1116654U,	// V_CMPX_T_U16_sdwa_vi
    4266007U,	// V_CMPX_T_U32_e32_gfx10
    4266007U,	// V_CMPX_T_U32_e32_gfx6_gfx7
    4266007U,	// V_CMPX_T_U32_e32_vi
    4274748U,	// V_CMPX_T_U32_e64_gfx10
    2151904472U,	// V_CMPX_T_U32_e64_gfx6_gfx7
    2151904472U,	// V_CMPX_T_U32_e64_vi
    1068860U,	// V_CMPX_T_U32_sdwa_gfx10
    3225646296U,	// V_CMPX_T_U32_sdwa_gfx9
    1115361U,	// V_CMPX_T_U32_sdwa_vi
    4267866U,	// V_CMPX_T_U64_e32_gfx10
    4267866U,	// V_CMPX_T_U64_e32_gfx6_gfx7
    4267866U,	// V_CMPX_T_U64_e32_vi
    4275378U,	// V_CMPX_T_U64_e64_gfx10
    2151906175U,	// V_CMPX_T_U64_e64_gfx6_gfx7
    2151906175U,	// V_CMPX_T_U64_e64_vi
    4268544U,	// V_CMPX_U_F16_e32_gfx10
    4268544U,	// V_CMPX_U_F16_e32_vi
    1242447374U,	// V_CMPX_U_F16_e64_gfx10
    2420342539U,	// V_CMPX_U_F16_e64_vi
    1309561002U,	// V_CMPX_U_F16_sdwa_gfx10
    2420342539U,	// V_CMPX_U_F16_sdwa_gfx9
    36636587U,	// V_CMPX_U_F16_sdwa_vi
    4265398U,	// V_CMPX_U_F32_e32_gfx10
    4265398U,	// V_CMPX_U_F32_e32_gfx6_gfx7
    4265398U,	// V_CMPX_U_F32_e32_vi
    1242446114U,	// V_CMPX_U_F32_e64_gfx10
    2420338868U,	// V_CMPX_U_F32_e64_gfx6_gfx7
    2420338868U,	// V_CMPX_U_F32_e64_vi
    1309560339U,	// V_CMPX_U_F32_sdwa_gfx10
    2420338868U,	// V_CMPX_U_F32_sdwa_gfx9
    36635294U,	// V_CMPX_U_F32_sdwa_vi
    4267257U,	// V_CMPX_U_F64_e32_gfx10
    4267257U,	// V_CMPX_U_F64_e32_gfx6_gfx7
    4267257U,	// V_CMPX_U_F64_e32_vi
    1242446744U,	// V_CMPX_U_F64_e64_gfx10
    2420341187U,	// V_CMPX_U_F64_e64_gfx6_gfx7
    2420341187U,	// V_CMPX_U_F64_e64_vi
    4268332U,	// V_CMP_CLASS_F16_e32_gfx10
    4268332U,	// V_CMP_CLASS_F16_e32_vi
    2420342342U,	// V_CMP_CLASS_F16_e64_gfx10
    2420342342U,	// V_CMP_CLASS_F16_e64_vi
    2420342342U,	// V_CMP_CLASS_F16_sdwa_gfx10
    2420342342U,	// V_CMP_CLASS_F16_sdwa_gfx9
    32442060U,	// V_CMP_CLASS_F16_sdwa_vi
    4265008U,	// V_CMP_CLASS_F32_e32_gfx10
    4265008U,	// V_CMP_CLASS_F32_e32_gfx6_gfx7
    4265008U,	// V_CMP_CLASS_F32_e32_vi
    2420338538U,	// V_CMP_CLASS_F32_e64_gfx10
    2420338538U,	// V_CMP_CLASS_F32_e64_gfx6_gfx7
    2420338538U,	// V_CMP_CLASS_F32_e64_vi
    2420338538U,	// V_CMP_CLASS_F32_sdwa_gfx10
    2420338538U,	// V_CMP_CLASS_F32_sdwa_gfx9
    32440767U,	// V_CMP_CLASS_F32_sdwa_vi
    4266867U,	// V_CMP_CLASS_F64_e32_gfx10
    4266867U,	// V_CMP_CLASS_F64_e32_gfx6_gfx7
    4266867U,	// V_CMP_CLASS_F64_e32_vi
    2420340857U,	// V_CMP_CLASS_F64_e64_gfx10
    2420340857U,	// V_CMP_CLASS_F64_e64_gfx6_gfx7
    2420340857U,	// V_CMP_CLASS_F64_e64_vi
    4268256U,	// V_CMP_EQ_F16_e32_gfx10
    4268256U,	// V_CMP_EQ_F16_e32_vi
    2420342254U,	// V_CMP_EQ_F16_e64_gfx10
    2420342254U,	// V_CMP_EQ_F16_e64_vi
    2420342254U,	// V_CMP_EQ_F16_sdwa_gfx10
    2420342254U,	// V_CMP_EQ_F16_sdwa_gfx9
    36636284U,	// V_CMP_EQ_F16_sdwa_vi
    4264852U,	// V_CMP_EQ_F32_e32_gfx10
    4264852U,	// V_CMP_EQ_F32_e32_gfx6_gfx7
    4264852U,	// V_CMP_EQ_F32_e32_vi
    2420338390U,	// V_CMP_EQ_F32_e64_gfx10
    2420338390U,	// V_CMP_EQ_F32_e64_gfx6_gfx7
    2420338390U,	// V_CMP_EQ_F32_e64_vi
    2420338390U,	// V_CMP_EQ_F32_sdwa_gfx10
    2420338390U,	// V_CMP_EQ_F32_sdwa_gfx9
    36634991U,	// V_CMP_EQ_F32_sdwa_vi
    4266711U,	// V_CMP_EQ_F64_e32_gfx10
    4266711U,	// V_CMP_EQ_F64_e32_gfx6_gfx7
    4266711U,	// V_CMP_EQ_F64_e32_vi
    2420340719U,	// V_CMP_EQ_F64_e64_gfx10
    2420340719U,	// V_CMP_EQ_F64_e64_gfx6_gfx7
    2420340719U,	// V_CMP_EQ_F64_e64_vi
    4268747U,	// V_CMP_EQ_I16_e32_gfx10
    4268747U,	// V_CMP_EQ_I16_e32_vi
    2151907310U,	// V_CMP_EQ_I16_e64_gfx10
    2151907310U,	// V_CMP_EQ_I16_e64_vi
    3225649134U,	// V_CMP_EQ_I16_sdwa_gfx10
    3225649134U,	// V_CMP_EQ_I16_sdwa_gfx9
    1116289U,	// V_CMP_EQ_I16_sdwa_vi
    4265661U,	// V_CMP_EQ_I32_e32_gfx10
    4265661U,	// V_CMP_EQ_I32_e32_gfx6_gfx7
    4265661U,	// V_CMP_EQ_I32_e32_vi
    2151903885U,	// V_CMP_EQ_I32_e64_gfx10
    2151903885U,	// V_CMP_EQ_I32_e64_gfx6_gfx7
    2151903885U,	// V_CMP_EQ_I32_e64_vi
    3225645709U,	// V_CMP_EQ_I32_sdwa_gfx10
    3225645709U,	// V_CMP_EQ_I32_sdwa_gfx9
    1114996U,	// V_CMP_EQ_I32_sdwa_vi
    4267520U,	// V_CMP_EQ_I64_e32_gfx10
    4267520U,	// V_CMP_EQ_I64_e32_gfx6_gfx7
    4267520U,	// V_CMP_EQ_I64_e32_vi
    2151905924U,	// V_CMP_EQ_I64_e64_gfx10
    2151905924U,	// V_CMP_EQ_I64_e64_gfx6_gfx7
    2151905924U,	// V_CMP_EQ_I64_e64_vi
    4269039U,	// V_CMP_EQ_U16_e32_gfx10
    4269039U,	// V_CMP_EQ_U16_e32_vi
    2151907629U,	// V_CMP_EQ_U16_e64_gfx10
    2151907629U,	// V_CMP_EQ_U16_e64_vi
    3225649453U,	// V_CMP_EQ_U16_sdwa_gfx10
    3225649453U,	// V_CMP_EQ_U16_sdwa_gfx9
    1116597U,	// V_CMP_EQ_U16_sdwa_vi
    4265953U,	// V_CMP_EQ_U32_e32_gfx10
    4265953U,	// V_CMP_EQ_U32_e32_gfx6_gfx7
    4265953U,	// V_CMP_EQ_U32_e32_vi
    2151904433U,	// V_CMP_EQ_U32_e64_gfx10
    2151904433U,	// V_CMP_EQ_U32_e64_gfx6_gfx7
    2151904433U,	// V_CMP_EQ_U32_e64_vi
    3225646257U,	// V_CMP_EQ_U32_sdwa_gfx10
    3225646257U,	// V_CMP_EQ_U32_sdwa_gfx9
    1115304U,	// V_CMP_EQ_U32_sdwa_vi
    4267812U,	// V_CMP_EQ_U64_e32_gfx10
    4267812U,	// V_CMP_EQ_U64_e32_gfx6_gfx7
    4267812U,	// V_CMP_EQ_U64_e32_vi
    2151906136U,	// V_CMP_EQ_U64_e64_gfx10
    2151906136U,	// V_CMP_EQ_U64_e64_gfx6_gfx7
    2151906136U,	// V_CMP_EQ_U64_e64_vi
    4268110U,	// V_CMP_F_F16_e32_gfx10
    4268110U,	// V_CMP_F_F16_e32_vi
    2420342065U,	// V_CMP_F_F16_e64_gfx10
    2420342065U,	// V_CMP_F_F16_e64_vi
    2420342065U,	// V_CMP_F_F16_sdwa_gfx10
    2420342065U,	// V_CMP_F_F16_sdwa_gfx9
    36636130U,	// V_CMP_F_F16_sdwa_vi
    4264552U,	// V_CMP_F_F32_e32_gfx10
    4264552U,	// V_CMP_F_F32_e32_gfx6_gfx7
    4264552U,	// V_CMP_F_F32_e32_vi
    2420338023U,	// V_CMP_F_F32_e64_gfx10
    2420338023U,	// V_CMP_F_F32_e64_gfx6_gfx7
    2420338023U,	// V_CMP_F_F32_e64_vi
    2420338023U,	// V_CMP_F_F32_sdwa_gfx10
    2420338023U,	// V_CMP_F_F32_sdwa_gfx9
    36634837U,	// V_CMP_F_F32_sdwa_vi
    4266411U,	// V_CMP_F_F64_e32_gfx10
    4266411U,	// V_CMP_F_F64_e32_gfx6_gfx7
    4266411U,	// V_CMP_F_F64_e32_vi
    2420340446U,	// V_CMP_F_F64_e64_gfx10
    2420340446U,	// V_CMP_F_F64_e64_gfx6_gfx7
    2420340446U,	// V_CMP_F_F64_e64_vi
    4268712U,	// V_CMP_F_I16_e32_vi
    2151907275U,	// V_CMP_F_I16_e64_vi
    3225649099U,	// V_CMP_F_I16_sdwa_gfx9
    1116252U,	// V_CMP_F_I16_sdwa_vi
    4265626U,	// V_CMP_F_I32_e32_gfx10
    4265626U,	// V_CMP_F_I32_e32_gfx6_gfx7
    4265626U,	// V_CMP_F_I32_e32_vi
    2151903839U,	// V_CMP_F_I32_e64_gfx10
    2151903839U,	// V_CMP_F_I32_e64_gfx6_gfx7
    2151903839U,	// V_CMP_F_I32_e64_vi
    3225645663U,	// V_CMP_F_I32_sdwa_gfx10
    3225645663U,	// V_CMP_F_I32_sdwa_gfx9
    1114959U,	// V_CMP_F_I32_sdwa_vi
    4267485U,	// V_CMP_F_I64_e32_gfx10
    4267485U,	// V_CMP_F_I64_e32_gfx6_gfx7
    4267485U,	// V_CMP_F_I64_e32_vi
    2151905899U,	// V_CMP_F_I64_e64_gfx10
    2151905899U,	// V_CMP_F_I64_e64_gfx6_gfx7
    2151905899U,	// V_CMP_F_I64_e64_vi
    4269004U,	// V_CMP_F_U16_e32_vi
    2151907581U,	// V_CMP_F_U16_e64_vi
    3225649405U,	// V_CMP_F_U16_sdwa_gfx9
    1116560U,	// V_CMP_F_U16_sdwa_vi
    4265918U,	// V_CMP_F_U32_e32_gfx10
    4265918U,	// V_CMP_F_U32_e32_gfx6_gfx7
    4265918U,	// V_CMP_F_U32_e32_vi
    2151904249U,	// V_CMP_F_U32_e64_gfx10
    2151904249U,	// V_CMP_F_U32_e64_gfx6_gfx7
    2151904249U,	// V_CMP_F_U32_e64_vi
    3225646073U,	// V_CMP_F_U32_sdwa_gfx10
    3225646073U,	// V_CMP_F_U32_sdwa_gfx9
    1115267U,	// V_CMP_F_U32_sdwa_vi
    4267777U,	// V_CMP_F_U64_e32_gfx10
    4267777U,	// V_CMP_F_U64_e32_gfx6_gfx7
    4267777U,	// V_CMP_F_U64_e32_vi
    2151906111U,	// V_CMP_F_U64_e64_gfx10
    2151906111U,	// V_CMP_F_U64_e64_gfx6_gfx7
    2151906111U,	// V_CMP_F_U64_e64_vi
    4267958U,	// V_CMP_GE_F16_e32_gfx10
    4267958U,	// V_CMP_GE_F16_e32_vi
    2420341941U,	// V_CMP_GE_F16_e64_gfx10
    2420341941U,	// V_CMP_GE_F16_e64_vi
    2420341941U,	// V_CMP_GE_F16_sdwa_gfx10
    2420341941U,	// V_CMP_GE_F16_sdwa_gfx9
    36635970U,	// V_CMP_GE_F16_sdwa_vi
    4264240U,	// V_CMP_GE_F32_e32_gfx10
    4264240U,	// V_CMP_GE_F32_e32_gfx6_gfx7
    4264240U,	// V_CMP_GE_F32_e32_vi
    2420337779U,	// V_CMP_GE_F32_e64_gfx10
    2420337779U,	// V_CMP_GE_F32_e64_gfx6_gfx7
    2420337779U,	// V_CMP_GE_F32_e64_vi
    2420337779U,	// V_CMP_GE_F32_sdwa_gfx10
    2420337779U,	// V_CMP_GE_F32_sdwa_gfx9
    36634677U,	// V_CMP_GE_F32_sdwa_vi
    4266099U,	// V_CMP_GE_F64_e32_gfx10
    4266099U,	// V_CMP_GE_F64_e32_gfx6_gfx7
    4266099U,	// V_CMP_GE_F64_e32_vi
    2420340202U,	// V_CMP_GE_F64_e64_gfx10
    2420340202U,	// V_CMP_GE_F64_e64_gfx6_gfx7
    2420340202U,	// V_CMP_GE_F64_e64_vi
    4268601U,	// V_CMP_GE_I16_e32_gfx10
    4268601U,	// V_CMP_GE_I16_e32_vi
    2151907194U,	// V_CMP_GE_I16_e64_gfx10
    2151907194U,	// V_CMP_GE_I16_e64_vi
    3225649018U,	// V_CMP_GE_I16_sdwa_gfx10
    3225649018U,	// V_CMP_GE_I16_sdwa_gfx9
    1116135U,	// V_CMP_GE_I16_sdwa_vi
    4265515U,	// V_CMP_GE_I32_e32_gfx10
    4265515U,	// V_CMP_GE_I32_e32_gfx6_gfx7
    4265515U,	// V_CMP_GE_I32_e32_vi
    2151903758U,	// V_CMP_GE_I32_e64_gfx10
    2151903758U,	// V_CMP_GE_I32_e64_gfx6_gfx7
    2151903758U,	// V_CMP_GE_I32_e64_vi
    3225645582U,	// V_CMP_GE_I32_sdwa_gfx10
    3225645582U,	// V_CMP_GE_I32_sdwa_gfx9
    1114842U,	// V_CMP_GE_I32_sdwa_vi
    4267374U,	// V_CMP_GE_I64_e32_gfx10
    4267374U,	// V_CMP_GE_I64_e32_gfx6_gfx7
    4267374U,	// V_CMP_GE_I64_e32_vi
    2151905818U,	// V_CMP_GE_I64_e64_gfx10
    2151905818U,	// V_CMP_GE_I64_e64_gfx6_gfx7
    2151905818U,	// V_CMP_GE_I64_e64_vi
    4268893U,	// V_CMP_GE_U16_e32_gfx10
    4268893U,	// V_CMP_GE_U16_e32_vi
    2151907500U,	// V_CMP_GE_U16_e64_gfx10
    2151907500U,	// V_CMP_GE_U16_e64_vi
    3225649324U,	// V_CMP_GE_U16_sdwa_gfx10
    3225649324U,	// V_CMP_GE_U16_sdwa_gfx9
    1116443U,	// V_CMP_GE_U16_sdwa_vi
    4265807U,	// V_CMP_GE_U32_e32_gfx10
    4265807U,	// V_CMP_GE_U32_e32_gfx6_gfx7
    4265807U,	// V_CMP_GE_U32_e32_vi
    2151904168U,	// V_CMP_GE_U32_e64_gfx10
    2151904168U,	// V_CMP_GE_U32_e64_gfx6_gfx7
    2151904168U,	// V_CMP_GE_U32_e64_vi
    3225645992U,	// V_CMP_GE_U32_sdwa_gfx10
    3225645992U,	// V_CMP_GE_U32_sdwa_gfx9
    1115150U,	// V_CMP_GE_U32_sdwa_vi
    4267666U,	// V_CMP_GE_U64_e32_gfx10
    4267666U,	// V_CMP_GE_U64_e32_gfx6_gfx7
    4267666U,	// V_CMP_GE_U64_e32_vi
    2151906030U,	// V_CMP_GE_U64_e64_gfx10
    2151906030U,	// V_CMP_GE_U64_e64_gfx6_gfx7
    2151906030U,	// V_CMP_GE_U64_e64_vi
    4268375U,	// V_CMP_GT_F16_e32_gfx10
    4268375U,	// V_CMP_GT_F16_e32_vi
    2420342387U,	// V_CMP_GT_F16_e64_gfx10
    2420342387U,	// V_CMP_GT_F16_e64_vi
    2420342387U,	// V_CMP_GT_F16_sdwa_gfx10
    2420342387U,	// V_CMP_GT_F16_sdwa_gfx9
    36636409U,	// V_CMP_GT_F16_sdwa_vi
    4265051U,	// V_CMP_GT_F32_e32_gfx10
    4265051U,	// V_CMP_GT_F32_e32_gfx6_gfx7
    4265051U,	// V_CMP_GT_F32_e32_vi
    2420338583U,	// V_CMP_GT_F32_e64_gfx10
    2420338583U,	// V_CMP_GT_F32_e64_gfx6_gfx7
    2420338583U,	// V_CMP_GT_F32_e64_vi
    2420338583U,	// V_CMP_GT_F32_sdwa_gfx10
    2420338583U,	// V_CMP_GT_F32_sdwa_gfx9
    36635116U,	// V_CMP_GT_F32_sdwa_vi
    4266910U,	// V_CMP_GT_F64_e32_gfx10
    4266910U,	// V_CMP_GT_F64_e32_gfx6_gfx7
    4266910U,	// V_CMP_GT_F64_e32_vi
    2420340902U,	// V_CMP_GT_F64_e64_gfx10
    2420340902U,	// V_CMP_GT_F64_e64_gfx6_gfx7
    2420340902U,	// V_CMP_GT_F64_e64_vi
    4268819U,	// V_CMP_GT_I16_e32_gfx10
    4268819U,	// V_CMP_GT_I16_e32_vi
    2151907362U,	// V_CMP_GT_I16_e64_gfx10
    2151907362U,	// V_CMP_GT_I16_e64_vi
    3225649186U,	// V_CMP_GT_I16_sdwa_gfx10
    3225649186U,	// V_CMP_GT_I16_sdwa_gfx9
    1116365U,	// V_CMP_GT_I16_sdwa_vi
    4265733U,	// V_CMP_GT_I32_e32_gfx10
    4265733U,	// V_CMP_GT_I32_e32_gfx6_gfx7
    4265733U,	// V_CMP_GT_I32_e32_vi
    2151903948U,	// V_CMP_GT_I32_e64_gfx10
    2151903948U,	// V_CMP_GT_I32_e64_gfx6_gfx7
    2151903948U,	// V_CMP_GT_I32_e64_vi
    3225645772U,	// V_CMP_GT_I32_sdwa_gfx10
    3225645772U,	// V_CMP_GT_I32_sdwa_gfx9
    1115072U,	// V_CMP_GT_I32_sdwa_vi
    4267592U,	// V_CMP_GT_I64_e32_gfx10
    4267592U,	// V_CMP_GT_I64_e32_gfx6_gfx7
    4267592U,	// V_CMP_GT_I64_e32_vi
    2151905976U,	// V_CMP_GT_I64_e64_gfx10
    2151905976U,	// V_CMP_GT_I64_e64_gfx6_gfx7
    2151905976U,	// V_CMP_GT_I64_e64_vi
    4269111U,	// V_CMP_GT_U16_e32_gfx10
    4269111U,	// V_CMP_GT_U16_e32_vi
    2151907681U,	// V_CMP_GT_U16_e64_gfx10
    2151907681U,	// V_CMP_GT_U16_e64_vi
    3225649505U,	// V_CMP_GT_U16_sdwa_gfx10
    3225649505U,	// V_CMP_GT_U16_sdwa_gfx9
    1116673U,	// V_CMP_GT_U16_sdwa_vi
    4266025U,	// V_CMP_GT_U32_e32_gfx10
    4266025U,	// V_CMP_GT_U32_e32_gfx6_gfx7
    4266025U,	// V_CMP_GT_U32_e32_vi
    2151904485U,	// V_CMP_GT_U32_e64_gfx10
    2151904485U,	// V_CMP_GT_U32_e64_gfx6_gfx7
    2151904485U,	// V_CMP_GT_U32_e64_vi
    3225646309U,	// V_CMP_GT_U32_sdwa_gfx10
    3225646309U,	// V_CMP_GT_U32_sdwa_gfx9
    1115380U,	// V_CMP_GT_U32_sdwa_vi
    4267884U,	// V_CMP_GT_U64_e32_gfx10
    4267884U,	// V_CMP_GT_U64_e32_gfx6_gfx7
    4267884U,	// V_CMP_GT_U64_e32_vi
    2151906188U,	// V_CMP_GT_U64_e64_gfx10
    2151906188U,	// V_CMP_GT_U64_e64_gfx6_gfx7
    2151906188U,	// V_CMP_GT_U64_e64_vi
    4268034U,	// V_CMP_LE_F16_e32_gfx10
    4268034U,	// V_CMP_LE_F16_e32_vi
    2420341997U,	// V_CMP_LE_F16_e64_gfx10
    2420341997U,	// V_CMP_LE_F16_e64_vi
    2420341997U,	// V_CMP_LE_F16_sdwa_gfx10
    2420341997U,	// V_CMP_LE_F16_sdwa_gfx9
    36636050U,	// V_CMP_LE_F16_sdwa_vi
    4264396U,	// V_CMP_LE_F32_e32_gfx10
    4264396U,	// V_CMP_LE_F32_e32_gfx6_gfx7
    4264396U,	// V_CMP_LE_F32_e32_vi
    2420337895U,	// V_CMP_LE_F32_e64_gfx10
    2420337895U,	// V_CMP_LE_F32_e64_gfx6_gfx7
    2420337895U,	// V_CMP_LE_F32_e64_vi
    2420337895U,	// V_CMP_LE_F32_sdwa_gfx10
    2420337895U,	// V_CMP_LE_F32_sdwa_gfx9
    36634757U,	// V_CMP_LE_F32_sdwa_vi
    4266255U,	// V_CMP_LE_F64_e32_gfx10
    4266255U,	// V_CMP_LE_F64_e32_gfx6_gfx7
    4266255U,	// V_CMP_LE_F64_e32_vi
    2420340318U,	// V_CMP_LE_F64_e64_gfx10
    2420340318U,	// V_CMP_LE_F64_e64_gfx6_gfx7
    2420340318U,	// V_CMP_LE_F64_e64_vi
    4268638U,	// V_CMP_LE_I16_e32_gfx10
    4268638U,	// V_CMP_LE_I16_e32_vi
    2151907221U,	// V_CMP_LE_I16_e64_gfx10
    2151907221U,	// V_CMP_LE_I16_e64_vi
    3225649045U,	// V_CMP_LE_I16_sdwa_gfx10
    3225649045U,	// V_CMP_LE_I16_sdwa_gfx9
    1116174U,	// V_CMP_LE_I16_sdwa_vi
    4265552U,	// V_CMP_LE_I32_e32_gfx10
    4265552U,	// V_CMP_LE_I32_e32_gfx6_gfx7
    4265552U,	// V_CMP_LE_I32_e32_vi
    2151903785U,	// V_CMP_LE_I32_e64_gfx10
    2151903785U,	// V_CMP_LE_I32_e64_gfx6_gfx7
    2151903785U,	// V_CMP_LE_I32_e64_vi
    3225645609U,	// V_CMP_LE_I32_sdwa_gfx10
    3225645609U,	// V_CMP_LE_I32_sdwa_gfx9
    1114881U,	// V_CMP_LE_I32_sdwa_vi
    4267411U,	// V_CMP_LE_I64_e32_gfx10
    4267411U,	// V_CMP_LE_I64_e32_gfx6_gfx7
    4267411U,	// V_CMP_LE_I64_e32_vi
    2151905845U,	// V_CMP_LE_I64_e64_gfx10
    2151905845U,	// V_CMP_LE_I64_e64_gfx6_gfx7
    2151905845U,	// V_CMP_LE_I64_e64_vi
    4268930U,	// V_CMP_LE_U16_e32_gfx10
    4268930U,	// V_CMP_LE_U16_e32_vi
    2151907527U,	// V_CMP_LE_U16_e64_gfx10
    2151907527U,	// V_CMP_LE_U16_e64_vi
    3225649351U,	// V_CMP_LE_U16_sdwa_gfx10
    3225649351U,	// V_CMP_LE_U16_sdwa_gfx9
    1116482U,	// V_CMP_LE_U16_sdwa_vi
    4265844U,	// V_CMP_LE_U32_e32_gfx10
    4265844U,	// V_CMP_LE_U32_e32_gfx6_gfx7
    4265844U,	// V_CMP_LE_U32_e32_vi
    2151904195U,	// V_CMP_LE_U32_e64_gfx10
    2151904195U,	// V_CMP_LE_U32_e64_gfx6_gfx7
    2151904195U,	// V_CMP_LE_U32_e64_vi
    3225646019U,	// V_CMP_LE_U32_sdwa_gfx10
    3225646019U,	// V_CMP_LE_U32_sdwa_gfx9
    1115189U,	// V_CMP_LE_U32_sdwa_vi
    4267703U,	// V_CMP_LE_U64_e32_gfx10
    4267703U,	// V_CMP_LE_U64_e32_gfx6_gfx7
    4267703U,	// V_CMP_LE_U64_e32_vi
    2151906057U,	// V_CMP_LE_U64_e64_gfx10
    2151906057U,	// V_CMP_LE_U64_e64_gfx6_gfx7
    2151906057U,	// V_CMP_LE_U64_e64_vi
    4268145U,	// V_CMP_LG_F16_e32_gfx10
    4268145U,	// V_CMP_LG_F16_e32_vi
    2420342090U,	// V_CMP_LG_F16_e64_gfx10
    2420342090U,	// V_CMP_LG_F16_e64_vi
    2420342090U,	// V_CMP_LG_F16_sdwa_gfx10
    2420342090U,	// V_CMP_LG_F16_sdwa_gfx9
    36636167U,	// V_CMP_LG_F16_sdwa_vi
    4264624U,	// V_CMP_LG_F32_e32_gfx10
    4264624U,	// V_CMP_LG_F32_e32_gfx6_gfx7
    4264624U,	// V_CMP_LG_F32_e32_vi
    2420338091U,	// V_CMP_LG_F32_e64_gfx10
    2420338091U,	// V_CMP_LG_F32_e64_gfx6_gfx7
    2420338091U,	// V_CMP_LG_F32_e64_vi
    2420338091U,	// V_CMP_LG_F32_sdwa_gfx10
    2420338091U,	// V_CMP_LG_F32_sdwa_gfx9
    36634874U,	// V_CMP_LG_F32_sdwa_vi
    4266483U,	// V_CMP_LG_F64_e32_gfx10
    4266483U,	// V_CMP_LG_F64_e32_gfx6_gfx7
    4266483U,	// V_CMP_LG_F64_e32_vi
    2420340498U,	// V_CMP_LG_F64_e64_gfx10
    2420340498U,	// V_CMP_LG_F64_e64_gfx6_gfx7
    2420340498U,	// V_CMP_LG_F64_e64_vi
    4268451U,	// V_CMP_LT_F16_e32_gfx10
    4268451U,	// V_CMP_LT_F16_e32_vi
    2420342443U,	// V_CMP_LT_F16_e64_gfx10
    2420342443U,	// V_CMP_LT_F16_e64_vi
    2420342443U,	// V_CMP_LT_F16_sdwa_gfx10
    2420342443U,	// V_CMP_LT_F16_sdwa_gfx9
    36636489U,	// V_CMP_LT_F16_sdwa_vi
    4265207U,	// V_CMP_LT_F32_e32_gfx10
    4265207U,	// V_CMP_LT_F32_e32_gfx6_gfx7
    4265207U,	// V_CMP_LT_F32_e32_vi
    2420338699U,	// V_CMP_LT_F32_e64_gfx10
    2420338699U,	// V_CMP_LT_F32_e64_gfx6_gfx7
    2420338699U,	// V_CMP_LT_F32_e64_vi
    2420338699U,	// V_CMP_LT_F32_sdwa_gfx10
    2420338699U,	// V_CMP_LT_F32_sdwa_gfx9
    36635196U,	// V_CMP_LT_F32_sdwa_vi
    4267066U,	// V_CMP_LT_F64_e32_gfx10
    4267066U,	// V_CMP_LT_F64_e32_gfx6_gfx7
    4267066U,	// V_CMP_LT_F64_e32_vi
    2420341018U,	// V_CMP_LT_F64_e64_gfx10
    2420341018U,	// V_CMP_LT_F64_e64_gfx6_gfx7
    2420341018U,	// V_CMP_LT_F64_e64_vi
    4268856U,	// V_CMP_LT_I16_e32_gfx10
    4268856U,	// V_CMP_LT_I16_e32_vi
    2151907389U,	// V_CMP_LT_I16_e64_gfx10
    2151907389U,	// V_CMP_LT_I16_e64_vi
    3225649213U,	// V_CMP_LT_I16_sdwa_gfx10
    3225649213U,	// V_CMP_LT_I16_sdwa_gfx9
    1116404U,	// V_CMP_LT_I16_sdwa_vi
    4265770U,	// V_CMP_LT_I32_e32_gfx10
    4265770U,	// V_CMP_LT_I32_e32_gfx6_gfx7
    4265770U,	// V_CMP_LT_I32_e32_vi
    2151903975U,	// V_CMP_LT_I32_e64_gfx10
    2151903975U,	// V_CMP_LT_I32_e64_gfx6_gfx7
    2151903975U,	// V_CMP_LT_I32_e64_vi
    3225645799U,	// V_CMP_LT_I32_sdwa_gfx10
    3225645799U,	// V_CMP_LT_I32_sdwa_gfx9
    1115111U,	// V_CMP_LT_I32_sdwa_vi
    4267629U,	// V_CMP_LT_I64_e32_gfx10
    4267629U,	// V_CMP_LT_I64_e32_gfx6_gfx7
    4267629U,	// V_CMP_LT_I64_e32_vi
    2151906003U,	// V_CMP_LT_I64_e64_gfx10
    2151906003U,	// V_CMP_LT_I64_e64_gfx6_gfx7
    2151906003U,	// V_CMP_LT_I64_e64_vi
    4269148U,	// V_CMP_LT_U16_e32_gfx10
    4269148U,	// V_CMP_LT_U16_e32_vi
    2151907708U,	// V_CMP_LT_U16_e64_gfx10
    2151907708U,	// V_CMP_LT_U16_e64_vi
    3225649532U,	// V_CMP_LT_U16_sdwa_gfx10
    3225649532U,	// V_CMP_LT_U16_sdwa_gfx9
    1116712U,	// V_CMP_LT_U16_sdwa_vi
    4266062U,	// V_CMP_LT_U32_e32_gfx10
    4266062U,	// V_CMP_LT_U32_e32_gfx6_gfx7
    4266062U,	// V_CMP_LT_U32_e32_vi
    2151904512U,	// V_CMP_LT_U32_e64_gfx10
    2151904512U,	// V_CMP_LT_U32_e64_gfx6_gfx7
    2151904512U,	// V_CMP_LT_U32_e64_vi
    3225646336U,	// V_CMP_LT_U32_sdwa_gfx10
    3225646336U,	// V_CMP_LT_U32_sdwa_gfx9
    1115419U,	// V_CMP_LT_U32_sdwa_vi
    4267921U,	// V_CMP_LT_U64_e32_gfx10
    4267921U,	// V_CMP_LT_U64_e32_gfx6_gfx7
    4267921U,	// V_CMP_LT_U64_e32_vi
    2151906215U,	// V_CMP_LT_U64_e64_gfx10
    2151906215U,	// V_CMP_LT_U64_e64_gfx6_gfx7
    2151906215U,	// V_CMP_LT_U64_e64_vi
    4268293U,	// V_CMP_NEQ_F16_e32_gfx10
    4268293U,	// V_CMP_NEQ_F16_e32_vi
    2420342281U,	// V_CMP_NEQ_F16_e64_gfx10
    2420342281U,	// V_CMP_NEQ_F16_e64_vi
    2420342281U,	// V_CMP_NEQ_F16_sdwa_gfx10
    2420342281U,	// V_CMP_NEQ_F16_sdwa_gfx9
    36636323U,	// V_CMP_NEQ_F16_sdwa_vi
    4264928U,	// V_CMP_NEQ_F32_e32_gfx10
    4264928U,	// V_CMP_NEQ_F32_e32_gfx6_gfx7
    4264928U,	// V_CMP_NEQ_F32_e32_vi
    2420338446U,	// V_CMP_NEQ_F32_e64_gfx10
    2420338446U,	// V_CMP_NEQ_F32_e64_gfx6_gfx7
    2420338446U,	// V_CMP_NEQ_F32_e64_vi
    2420338446U,	// V_CMP_NEQ_F32_sdwa_gfx10
    2420338446U,	// V_CMP_NEQ_F32_sdwa_gfx9
    36635030U,	// V_CMP_NEQ_F32_sdwa_vi
    4266787U,	// V_CMP_NEQ_F64_e32_gfx10
    4266787U,	// V_CMP_NEQ_F64_e32_gfx6_gfx7
    4266787U,	// V_CMP_NEQ_F64_e32_vi
    2420340775U,	// V_CMP_NEQ_F64_e64_gfx10
    2420340775U,	// V_CMP_NEQ_F64_e64_gfx6_gfx7
    2420340775U,	// V_CMP_NEQ_F64_e64_vi
    4268675U,	// V_CMP_NE_I16_e32_gfx10
    4268675U,	// V_CMP_NE_I16_e32_vi
    2151907248U,	// V_CMP_NE_I16_e64_gfx10
    2151907248U,	// V_CMP_NE_I16_e64_vi
    3225649072U,	// V_CMP_NE_I16_sdwa_gfx10
    3225649072U,	// V_CMP_NE_I16_sdwa_gfx9
    1116213U,	// V_CMP_NE_I16_sdwa_vi
    4265589U,	// V_CMP_NE_I32_e32_gfx10
    4265589U,	// V_CMP_NE_I32_e32_gfx6_gfx7
    4265589U,	// V_CMP_NE_I32_e32_vi
    2151903812U,	// V_CMP_NE_I32_e64_gfx10
    2151903812U,	// V_CMP_NE_I32_e64_gfx6_gfx7
    2151903812U,	// V_CMP_NE_I32_e64_vi
    3225645636U,	// V_CMP_NE_I32_sdwa_gfx10
    3225645636U,	// V_CMP_NE_I32_sdwa_gfx9
    1114920U,	// V_CMP_NE_I32_sdwa_vi
    4267448U,	// V_CMP_NE_I64_e32_gfx10
    4267448U,	// V_CMP_NE_I64_e32_gfx6_gfx7
    4267448U,	// V_CMP_NE_I64_e32_vi
    2151905872U,	// V_CMP_NE_I64_e64_gfx10
    2151905872U,	// V_CMP_NE_I64_e64_gfx6_gfx7
    2151905872U,	// V_CMP_NE_I64_e64_vi
    4268967U,	// V_CMP_NE_U16_e32_gfx10
    4268967U,	// V_CMP_NE_U16_e32_vi
    2151907554U,	// V_CMP_NE_U16_e64_gfx10
    2151907554U,	// V_CMP_NE_U16_e64_vi
    3225649378U,	// V_CMP_NE_U16_sdwa_gfx10
    3225649378U,	// V_CMP_NE_U16_sdwa_gfx9
    1116521U,	// V_CMP_NE_U16_sdwa_vi
    4265881U,	// V_CMP_NE_U32_e32_gfx10
    4265881U,	// V_CMP_NE_U32_e32_gfx6_gfx7
    4265881U,	// V_CMP_NE_U32_e32_vi
    2151904222U,	// V_CMP_NE_U32_e64_gfx10
    2151904222U,	// V_CMP_NE_U32_e64_gfx6_gfx7
    2151904222U,	// V_CMP_NE_U32_e64_vi
    3225646046U,	// V_CMP_NE_U32_sdwa_gfx10
    3225646046U,	// V_CMP_NE_U32_sdwa_gfx9
    1115228U,	// V_CMP_NE_U32_sdwa_vi
    4267740U,	// V_CMP_NE_U64_e32_gfx10
    4267740U,	// V_CMP_NE_U64_e32_gfx6_gfx7
    4267740U,	// V_CMP_NE_U64_e32_vi
    2151906084U,	// V_CMP_NE_U64_e64_gfx10
    2151906084U,	// V_CMP_NE_U64_e64_gfx6_gfx7
    2151906084U,	// V_CMP_NE_U64_e64_vi
    4267995U,	// V_CMP_NGE_F16_e32_gfx10
    4267995U,	// V_CMP_NGE_F16_e32_vi
    2420341968U,	// V_CMP_NGE_F16_e64_gfx10
    2420341968U,	// V_CMP_NGE_F16_e64_vi
    2420341968U,	// V_CMP_NGE_F16_sdwa_gfx10
    2420341968U,	// V_CMP_NGE_F16_sdwa_gfx9
    36636009U,	// V_CMP_NGE_F16_sdwa_vi
    4264316U,	// V_CMP_NGE_F32_e32_gfx10
    4264316U,	// V_CMP_NGE_F32_e32_gfx6_gfx7
    4264316U,	// V_CMP_NGE_F32_e32_vi
    2420337835U,	// V_CMP_NGE_F32_e64_gfx10
    2420337835U,	// V_CMP_NGE_F32_e64_gfx6_gfx7
    2420337835U,	// V_CMP_NGE_F32_e64_vi
    2420337835U,	// V_CMP_NGE_F32_sdwa_gfx10
    2420337835U,	// V_CMP_NGE_F32_sdwa_gfx9
    36634716U,	// V_CMP_NGE_F32_sdwa_vi
    4266175U,	// V_CMP_NGE_F64_e32_gfx10
    4266175U,	// V_CMP_NGE_F64_e32_gfx6_gfx7
    4266175U,	// V_CMP_NGE_F64_e32_vi
    2420340258U,	// V_CMP_NGE_F64_e64_gfx10
    2420340258U,	// V_CMP_NGE_F64_e64_gfx6_gfx7
    2420340258U,	// V_CMP_NGE_F64_e64_vi
    4268412U,	// V_CMP_NGT_F16_e32_gfx10
    4268412U,	// V_CMP_NGT_F16_e32_vi
    2420342414U,	// V_CMP_NGT_F16_e64_gfx10
    2420342414U,	// V_CMP_NGT_F16_e64_vi
    2420342414U,	// V_CMP_NGT_F16_sdwa_gfx10
    2420342414U,	// V_CMP_NGT_F16_sdwa_gfx9
    36636448U,	// V_CMP_NGT_F16_sdwa_vi
    4265127U,	// V_CMP_NGT_F32_e32_gfx10
    4265127U,	// V_CMP_NGT_F32_e32_gfx6_gfx7
    4265127U,	// V_CMP_NGT_F32_e32_vi
    2420338639U,	// V_CMP_NGT_F32_e64_gfx10
    2420338639U,	// V_CMP_NGT_F32_e64_gfx6_gfx7
    2420338639U,	// V_CMP_NGT_F32_e64_vi
    2420338639U,	// V_CMP_NGT_F32_sdwa_gfx10
    2420338639U,	// V_CMP_NGT_F32_sdwa_gfx9
    36635155U,	// V_CMP_NGT_F32_sdwa_vi
    4266986U,	// V_CMP_NGT_F64_e32_gfx10
    4266986U,	// V_CMP_NGT_F64_e32_gfx6_gfx7
    4266986U,	// V_CMP_NGT_F64_e32_vi
    2420340958U,	// V_CMP_NGT_F64_e64_gfx10
    2420340958U,	// V_CMP_NGT_F64_e64_gfx6_gfx7
    2420340958U,	// V_CMP_NGT_F64_e64_vi
    4268071U,	// V_CMP_NLE_F16_e32_gfx10
    4268071U,	// V_CMP_NLE_F16_e32_vi
    2420342024U,	// V_CMP_NLE_F16_e64_gfx10
    2420342024U,	// V_CMP_NLE_F16_e64_vi
    2420342024U,	// V_CMP_NLE_F16_sdwa_gfx10
    2420342024U,	// V_CMP_NLE_F16_sdwa_gfx9
    36636089U,	// V_CMP_NLE_F16_sdwa_vi
    4264472U,	// V_CMP_NLE_F32_e32_gfx10
    4264472U,	// V_CMP_NLE_F32_e32_gfx6_gfx7
    4264472U,	// V_CMP_NLE_F32_e32_vi
    2420337951U,	// V_CMP_NLE_F32_e64_gfx10
    2420337951U,	// V_CMP_NLE_F32_e64_gfx6_gfx7
    2420337951U,	// V_CMP_NLE_F32_e64_vi
    2420337951U,	// V_CMP_NLE_F32_sdwa_gfx10
    2420337951U,	// V_CMP_NLE_F32_sdwa_gfx9
    36634796U,	// V_CMP_NLE_F32_sdwa_vi
    4266331U,	// V_CMP_NLE_F64_e32_gfx10
    4266331U,	// V_CMP_NLE_F64_e32_gfx6_gfx7
    4266331U,	// V_CMP_NLE_F64_e32_vi
    2420340374U,	// V_CMP_NLE_F64_e64_gfx10
    2420340374U,	// V_CMP_NLE_F64_e64_gfx6_gfx7
    2420340374U,	// V_CMP_NLE_F64_e64_vi
    4268182U,	// V_CMP_NLG_F16_e32_gfx10
    4268182U,	// V_CMP_NLG_F16_e32_vi
    2420342117U,	// V_CMP_NLG_F16_e64_gfx10
    2420342117U,	// V_CMP_NLG_F16_e64_vi
    2420342117U,	// V_CMP_NLG_F16_sdwa_gfx10
    2420342117U,	// V_CMP_NLG_F16_sdwa_gfx9
    36636206U,	// V_CMP_NLG_F16_sdwa_vi
    4264700U,	// V_CMP_NLG_F32_e32_gfx10
    4264700U,	// V_CMP_NLG_F32_e32_gfx6_gfx7
    4264700U,	// V_CMP_NLG_F32_e32_vi
    2420338147U,	// V_CMP_NLG_F32_e64_gfx10
    2420338147U,	// V_CMP_NLG_F32_e64_gfx6_gfx7
    2420338147U,	// V_CMP_NLG_F32_e64_vi
    2420338147U,	// V_CMP_NLG_F32_sdwa_gfx10
    2420338147U,	// V_CMP_NLG_F32_sdwa_gfx9
    36634913U,	// V_CMP_NLG_F32_sdwa_vi
    4266559U,	// V_CMP_NLG_F64_e32_gfx10
    4266559U,	// V_CMP_NLG_F64_e32_gfx6_gfx7
    4266559U,	// V_CMP_NLG_F64_e32_vi
    2420340554U,	// V_CMP_NLG_F64_e64_gfx10
    2420340554U,	// V_CMP_NLG_F64_e64_gfx6_gfx7
    2420340554U,	// V_CMP_NLG_F64_e64_vi
    4268488U,	// V_CMP_NLT_F16_e32_gfx10
    4268488U,	// V_CMP_NLT_F16_e32_vi
    2420342470U,	// V_CMP_NLT_F16_e64_gfx10
    2420342470U,	// V_CMP_NLT_F16_e64_vi
    2420342470U,	// V_CMP_NLT_F16_sdwa_gfx10
    2420342470U,	// V_CMP_NLT_F16_sdwa_gfx9
    36636528U,	// V_CMP_NLT_F16_sdwa_vi
    4265283U,	// V_CMP_NLT_F32_e32_gfx10
    4265283U,	// V_CMP_NLT_F32_e32_gfx6_gfx7
    4265283U,	// V_CMP_NLT_F32_e32_vi
    2420338755U,	// V_CMP_NLT_F32_e64_gfx10
    2420338755U,	// V_CMP_NLT_F32_e64_gfx6_gfx7
    2420338755U,	// V_CMP_NLT_F32_e64_vi
    2420338755U,	// V_CMP_NLT_F32_sdwa_gfx10
    2420338755U,	// V_CMP_NLT_F32_sdwa_gfx9
    36635235U,	// V_CMP_NLT_F32_sdwa_vi
    4267142U,	// V_CMP_NLT_F64_e32_gfx10
    4267142U,	// V_CMP_NLT_F64_e32_gfx6_gfx7
    4267142U,	// V_CMP_NLT_F64_e32_vi
    2420341074U,	// V_CMP_NLT_F64_e64_gfx10
    2420341074U,	// V_CMP_NLT_F64_e64_gfx6_gfx7
    2420341074U,	// V_CMP_NLT_F64_e64_vi
    4268221U,	// V_CMP_O_F16_e32_gfx10
    4268221U,	// V_CMP_O_F16_e32_vi
    2420342197U,	// V_CMP_O_F16_e64_gfx10
    2420342197U,	// V_CMP_O_F16_e64_vi
    2420342197U,	// V_CMP_O_F16_sdwa_gfx10
    2420342197U,	// V_CMP_O_F16_sdwa_gfx9
    36636247U,	// V_CMP_O_F16_sdwa_vi
    4264780U,	// V_CMP_O_F32_e32_gfx10
    4264780U,	// V_CMP_O_F32_e32_gfx6_gfx7
    4264780U,	// V_CMP_O_F32_e32_vi
    2420338258U,	// V_CMP_O_F32_e64_gfx10
    2420338258U,	// V_CMP_O_F32_e64_gfx6_gfx7
    2420338258U,	// V_CMP_O_F32_e64_vi
    2420338258U,	// V_CMP_O_F32_sdwa_gfx10
    2420338258U,	// V_CMP_O_F32_sdwa_gfx9
    36634954U,	// V_CMP_O_F32_sdwa_vi
    4266639U,	// V_CMP_O_F64_e32_gfx10
    4266639U,	// V_CMP_O_F64_e32_gfx6_gfx7
    4266639U,	// V_CMP_O_F64_e32_vi
    2420340625U,	// V_CMP_O_F64_e64_gfx10
    2420340625U,	// V_CMP_O_F64_e64_gfx6_gfx7
    2420340625U,	// V_CMP_O_F64_e64_vi
    4268562U,	// V_CMP_TRU_F16_e32_gfx10
    4268562U,	// V_CMP_TRU_F16_e32_vi
    2420342552U,	// V_CMP_TRU_F16_e64_gfx10
    2420342552U,	// V_CMP_TRU_F16_e64_vi
    2420342552U,	// V_CMP_TRU_F16_sdwa_gfx10
    2420342552U,	// V_CMP_TRU_F16_sdwa_gfx9
    36636606U,	// V_CMP_TRU_F16_sdwa_vi
    4265435U,	// V_CMP_TRU_F32_e32_gfx10
    4265435U,	// V_CMP_TRU_F32_e32_gfx6_gfx7
    4265435U,	// V_CMP_TRU_F32_e32_vi
    2420338895U,	// V_CMP_TRU_F32_e64_gfx10
    2420338895U,	// V_CMP_TRU_F32_e64_gfx6_gfx7
    2420338895U,	// V_CMP_TRU_F32_e64_vi
    2420338895U,	// V_CMP_TRU_F32_sdwa_gfx10
    2420338895U,	// V_CMP_TRU_F32_sdwa_gfx9
    36635313U,	// V_CMP_TRU_F32_sdwa_vi
    4267294U,	// V_CMP_TRU_F64_e32_gfx10
    4267294U,	// V_CMP_TRU_F64_e32_gfx6_gfx7
    4267294U,	// V_CMP_TRU_F64_e32_vi
    2420341214U,	// V_CMP_TRU_F64_e64_gfx10
    2420341214U,	// V_CMP_TRU_F64_e64_gfx6_gfx7
    2420341214U,	// V_CMP_TRU_F64_e64_vi
    4268784U,	// V_CMP_T_I16_e32_vi
    2151907337U,	// V_CMP_T_I16_e64_vi
    3225649161U,	// V_CMP_T_I16_sdwa_gfx9
    1116328U,	// V_CMP_T_I16_sdwa_vi
    4265698U,	// V_CMP_T_I32_e32_gfx10
    4265698U,	// V_CMP_T_I32_e32_gfx6_gfx7
    4265698U,	// V_CMP_T_I32_e32_vi
    2151903923U,	// V_CMP_T_I32_e64_gfx10
    2151903923U,	// V_CMP_T_I32_e64_gfx6_gfx7
    2151903923U,	// V_CMP_T_I32_e64_vi
    3225645747U,	// V_CMP_T_I32_sdwa_gfx10
    3225645747U,	// V_CMP_T_I32_sdwa_gfx9
    1115035U,	// V_CMP_T_I32_sdwa_vi
    4267557U,	// V_CMP_T_I64_e32_gfx10
    4267557U,	// V_CMP_T_I64_e32_gfx6_gfx7
    4267557U,	// V_CMP_T_I64_e32_vi
    2151905951U,	// V_CMP_T_I64_e64_gfx10
    2151905951U,	// V_CMP_T_I64_e64_gfx6_gfx7
    2151905951U,	// V_CMP_T_I64_e64_vi
    4269076U,	// V_CMP_T_U16_e32_vi
    2151907656U,	// V_CMP_T_U16_e64_vi
    3225649480U,	// V_CMP_T_U16_sdwa_gfx9
    1116636U,	// V_CMP_T_U16_sdwa_vi
    4265990U,	// V_CMP_T_U32_e32_gfx10
    4265990U,	// V_CMP_T_U32_e32_gfx6_gfx7
    4265990U,	// V_CMP_T_U32_e32_vi
    2151904460U,	// V_CMP_T_U32_e64_gfx10
    2151904460U,	// V_CMP_T_U32_e64_gfx6_gfx7
    2151904460U,	// V_CMP_T_U32_e64_vi
    3225646284U,	// V_CMP_T_U32_sdwa_gfx10
    3225646284U,	// V_CMP_T_U32_sdwa_gfx9
    1115343U,	// V_CMP_T_U32_sdwa_vi
    4267849U,	// V_CMP_T_U64_e32_gfx10
    4267849U,	// V_CMP_T_U64_e32_gfx6_gfx7
    4267849U,	// V_CMP_T_U64_e32_vi
    2151906163U,	// V_CMP_T_U64_e64_gfx10
    2151906163U,	// V_CMP_T_U64_e64_gfx6_gfx7
    2151906163U,	// V_CMP_T_U64_e64_vi
    4268527U,	// V_CMP_U_F16_e32_gfx10
    4268527U,	// V_CMP_U_F16_e32_vi
    2420342527U,	// V_CMP_U_F16_e64_gfx10
    2420342527U,	// V_CMP_U_F16_e64_vi
    2420342527U,	// V_CMP_U_F16_sdwa_gfx10
    2420342527U,	// V_CMP_U_F16_sdwa_gfx9
    36636569U,	// V_CMP_U_F16_sdwa_vi
    4265363U,	// V_CMP_U_F32_e32_gfx10
    4265363U,	// V_CMP_U_F32_e32_gfx6_gfx7
    4265363U,	// V_CMP_U_F32_e32_vi
    2420338843U,	// V_CMP_U_F32_e64_gfx10
    2420338843U,	// V_CMP_U_F32_e64_gfx6_gfx7
    2420338843U,	// V_CMP_U_F32_e64_vi
    2420338843U,	// V_CMP_U_F32_sdwa_gfx10
    2420338843U,	// V_CMP_U_F32_sdwa_gfx9
    36635276U,	// V_CMP_U_F32_sdwa_vi
    4267222U,	// V_CMP_U_F64_e32_gfx10
    4267222U,	// V_CMP_U_F64_e32_gfx6_gfx7
    4267222U,	// V_CMP_U_F64_e32_vi
    2420341162U,	// V_CMP_U_F64_e64_gfx10
    2420341162U,	// V_CMP_U_F64_e64_gfx6_gfx7
    2420341162U,	// V_CMP_U_F64_e64_vi
    2219010746U,	// V_CNDMASK_B32_dpp8_gfx10
    2219010746U,	// V_CNDMASK_B32_dpp8_w32_gfx10
    2219010746U,	// V_CNDMASK_B32_dpp8_w64_gfx10
    205744826U,	// V_CNDMASK_B32_dpp_gfx10
    2353228474U,	// V_CNDMASK_B32_dpp_vi
    205744826U,	// V_CNDMASK_B32_dpp_w32_gfx10
    2353228474U,	// V_CNDMASK_B32_dpp_w64_gfx10
    2151901882U,	// V_CNDMASK_B32_e32_gfx10
    2151901882U,	// V_CNDMASK_B32_e32_gfx6_gfx7
    2151901882U,	// V_CNDMASK_B32_e32_vi
    2420337338U,	// V_CNDMASK_B32_e64_gfx10
    2420337338U,	// V_CNDMASK_B32_e64_gfx6_gfx7
    2420337338U,	// V_CNDMASK_B32_e64_vi
    3225643706U,	// V_CNDMASK_B32_sdwa_gfx10
    3225643706U,	// V_CNDMASK_B32_sdwa_gfx9
    3225643706U,	// V_CNDMASK_B32_sdwa_vi
    3225643706U,	// V_CNDMASK_B32_sdwa_w32_gfx10
    3225643706U,	// V_CNDMASK_B32_sdwa_w64_gfx10
    71532092U,	// V_COS_F16_dpp8_gfx10
    138640956U,	// V_COS_F16_dpp_gfx10
    138640956U,	// V_COS_F16_dpp_vi
    4423228U,	// V_COS_F16_e32_gfx10
    4423228U,	// V_COS_F16_e32_vi
    2420342332U,	// V_COS_F16_e64_gfx10
    2420342332U,	// V_COS_F16_e64_vi
    2420342332U,	// V_COS_F16_sdwa_gfx10
    2420342332U,	// V_COS_F16_sdwa_gfx9
    2420342332U,	// V_COS_F16_sdwa_vi
    71528288U,	// V_COS_F32_dpp8_gfx10
    138637152U,	// V_COS_F32_dpp_gfx10
    138637152U,	// V_COS_F32_dpp_vi
    4419424U,	// V_COS_F32_e32_gfx10
    4419424U,	// V_COS_F32_e32_gfx6_gfx7
    4419424U,	// V_COS_F32_e32_vi
    2420338528U,	// V_COS_F32_e64_gfx10
    2420338528U,	// V_COS_F32_e64_gfx6_gfx7
    2420338528U,	// V_COS_F32_e64_vi
    2420338528U,	// V_COS_F32_sdwa_gfx10
    2420338528U,	// V_COS_F32_sdwa_gfx9
    2420338528U,	// V_COS_F32_sdwa_vi
    2420188715U,	// V_CUBEID_F32_gfx10
    2420188715U,	// V_CUBEID_F32_gfx6_gfx7
    2420188715U,	// V_CUBEID_F32_vi
    2420188593U,	// V_CUBEMA_F32_gfx10
    2420188593U,	// V_CUBEMA_F32_gfx6_gfx7
    2420188593U,	// V_CUBEMA_F32_vi
    2420188618U,	// V_CUBESC_F32_gfx10
    2420188618U,	// V_CUBESC_F32_gfx6_gfx7
    2420188618U,	// V_CUBESC_F32_vi
    2420188632U,	// V_CUBETC_F32_gfx10
    2420188632U,	// V_CUBETC_F32_gfx6_gfx7
    2420188632U,	// V_CUBETC_F32_vi
    71527389U,	// V_CVT_F16_F32_dpp8_gfx10
    138636253U,	// V_CVT_F16_F32_dpp_gfx10
    138636253U,	// V_CVT_F16_F32_dpp_vi
    4418525U,	// V_CVT_F16_F32_e32_gfx10
    4418525U,	// V_CVT_F16_F32_e32_gfx6_gfx7
    4418525U,	// V_CVT_F16_F32_e32_vi
    2420337629U,	// V_CVT_F16_F32_e64_gfx10
    2420337629U,	// V_CVT_F16_F32_e64_gfx6_gfx7
    2420337629U,	// V_CVT_F16_F32_e64_vi
    2420337629U,	// V_CVT_F16_F32_sdwa_gfx10
    2420337629U,	// V_CVT_F16_F32_sdwa_gfx9
    2420337629U,	// V_CVT_F16_F32_sdwa_vi
    71532380U,	// V_CVT_F16_I16_dpp8_gfx10
    71532380U,	// V_CVT_F16_I16_dpp_gfx10
    71532380U,	// V_CVT_F16_I16_dpp_vi
    4423516U,	// V_CVT_F16_I16_e32_gfx10
    4423516U,	// V_CVT_F16_I16_e32_vi
    2151907164U,	// V_CVT_F16_I16_e64_gfx10
    2151907164U,	// V_CVT_F16_I16_e64_vi
    3225648988U,	// V_CVT_F16_I16_sdwa_gfx10
    3225648988U,	// V_CVT_F16_I16_sdwa_gfx9
    3225648988U,	// V_CVT_F16_I16_sdwa_vi
    71532656U,	// V_CVT_F16_U16_dpp8_gfx10
    71532656U,	// V_CVT_F16_U16_dpp_gfx10
    71532656U,	// V_CVT_F16_U16_dpp_vi
    4423792U,	// V_CVT_F16_U16_e32_gfx10
    4423792U,	// V_CVT_F16_U16_e32_vi
    2151907440U,	// V_CVT_F16_U16_e64_gfx10
    2151907440U,	// V_CVT_F16_U16_e64_vi
    3225649264U,	// V_CVT_F16_U16_sdwa_gfx10
    3225649264U,	// V_CVT_F16_U16_sdwa_gfx9
    3225649264U,	// V_CVT_F16_U16_sdwa_vi
    71531534U,	// V_CVT_F32_F16_dpp8_gfx10
    138640398U,	// V_CVT_F32_F16_dpp_gfx10
    138640398U,	// V_CVT_F32_F16_dpp_vi
    4422670U,	// V_CVT_F32_F16_e32_gfx10
    4422670U,	// V_CVT_F32_F16_e32_gfx6_gfx7
    4422670U,	// V_CVT_F32_F16_e32_vi
    2420341774U,	// V_CVT_F32_F16_e64_gfx10
    2420341774U,	// V_CVT_F32_F16_e64_gfx6_gfx7
    2420341774U,	// V_CVT_F32_F16_e64_vi
    2420341774U,	// V_CVT_F32_F16_sdwa_gfx10
    2420341774U,	// V_CVT_F32_F16_sdwa_gfx9
    2420341774U,	// V_CVT_F32_F16_sdwa_vi
    4421024U,	// V_CVT_F32_F64_e32_gfx10
    4421024U,	// V_CVT_F32_F64_e32_gfx6_gfx7
    4421024U,	// V_CVT_F32_F64_e32_vi
    2420340128U,	// V_CVT_F32_F64_e64_gfx10
    2420340128U,	// V_CVT_F32_F64_e64_gfx6_gfx7
    2420340128U,	// V_CVT_F32_F64_e64_vi
    71528909U,	// V_CVT_F32_I32_dpp8_gfx10
    71528909U,	// V_CVT_F32_I32_dpp_gfx10
    71528909U,	// V_CVT_F32_I32_dpp_vi
    4420045U,	// V_CVT_F32_I32_e32_gfx10
    4420045U,	// V_CVT_F32_I32_e32_gfx6_gfx7
    4420045U,	// V_CVT_F32_I32_e32_vi
    2151903693U,	// V_CVT_F32_I32_e64_gfx10
    2151903693U,	// V_CVT_F32_I32_e64_gfx6_gfx7
    2151903693U,	// V_CVT_F32_I32_e64_vi
    3225645517U,	// V_CVT_F32_I32_sdwa_gfx10
    3225645517U,	// V_CVT_F32_I32_sdwa_gfx9
    3225645517U,	// V_CVT_F32_I32_sdwa_vi
    71529255U,	// V_CVT_F32_U32_dpp8_gfx10
    71529255U,	// V_CVT_F32_U32_dpp_gfx10
    71529255U,	// V_CVT_F32_U32_dpp_vi
    4420391U,	// V_CVT_F32_U32_e32_gfx10
    4420391U,	// V_CVT_F32_U32_e32_gfx6_gfx7
    4420391U,	// V_CVT_F32_U32_e32_vi
    2151904039U,	// V_CVT_F32_U32_e64_gfx10
    2151904039U,	// V_CVT_F32_U32_e64_gfx6_gfx7
    2151904039U,	// V_CVT_F32_U32_e64_vi
    3225645863U,	// V_CVT_F32_U32_sdwa_gfx10
    3225645863U,	// V_CVT_F32_U32_sdwa_gfx9
    3225645863U,	// V_CVT_F32_U32_sdwa_vi
    71526913U,	// V_CVT_F32_UBYTE0_dpp8_gfx10
    71526913U,	// V_CVT_F32_UBYTE0_dpp_gfx10
    71526913U,	// V_CVT_F32_UBYTE0_dpp_vi
    4418049U,	// V_CVT_F32_UBYTE0_e32_gfx10
    4418049U,	// V_CVT_F32_UBYTE0_e32_gfx6_gfx7
    4418049U,	// V_CVT_F32_UBYTE0_e32_vi
    2151901697U,	// V_CVT_F32_UBYTE0_e64_gfx10
    2151901697U,	// V_CVT_F32_UBYTE0_e64_gfx6_gfx7
    2151901697U,	// V_CVT_F32_UBYTE0_e64_vi
    3225643521U,	// V_CVT_F32_UBYTE0_sdwa_gfx10
    3225643521U,	// V_CVT_F32_UBYTE0_sdwa_gfx9
    3225643521U,	// V_CVT_F32_UBYTE0_sdwa_vi
    71526930U,	// V_CVT_F32_UBYTE1_dpp8_gfx10
    71526930U,	// V_CVT_F32_UBYTE1_dpp_gfx10
    71526930U,	// V_CVT_F32_UBYTE1_dpp_vi
    4418066U,	// V_CVT_F32_UBYTE1_e32_gfx10
    4418066U,	// V_CVT_F32_UBYTE1_e32_gfx6_gfx7
    4418066U,	// V_CVT_F32_UBYTE1_e32_vi
    2151901714U,	// V_CVT_F32_UBYTE1_e64_gfx10
    2151901714U,	// V_CVT_F32_UBYTE1_e64_gfx6_gfx7
    2151901714U,	// V_CVT_F32_UBYTE1_e64_vi
    3225643538U,	// V_CVT_F32_UBYTE1_sdwa_gfx10
    3225643538U,	// V_CVT_F32_UBYTE1_sdwa_gfx9
    3225643538U,	// V_CVT_F32_UBYTE1_sdwa_vi
    71529792U,	// V_CVT_F32_UBYTE2_dpp8_gfx10
    71529792U,	// V_CVT_F32_UBYTE2_dpp_gfx10
    71529792U,	// V_CVT_F32_UBYTE2_dpp_vi
    4420928U,	// V_CVT_F32_UBYTE2_e32_gfx10
    4420928U,	// V_CVT_F32_UBYTE2_e32_gfx6_gfx7
    4420928U,	// V_CVT_F32_UBYTE2_e32_vi
    2151904576U,	// V_CVT_F32_UBYTE2_e64_gfx10
    2151904576U,	// V_CVT_F32_UBYTE2_e64_gfx6_gfx7
    2151904576U,	// V_CVT_F32_UBYTE2_e64_vi
    3225646400U,	// V_CVT_F32_UBYTE2_sdwa_gfx10
    3225646400U,	// V_CVT_F32_UBYTE2_sdwa_gfx9
    3225646400U,	// V_CVT_F32_UBYTE2_sdwa_vi
    71529809U,	// V_CVT_F32_UBYTE3_dpp8_gfx10
    71529809U,	// V_CVT_F32_UBYTE3_dpp_gfx10
    71529809U,	// V_CVT_F32_UBYTE3_dpp_vi
    4420945U,	// V_CVT_F32_UBYTE3_e32_gfx10
    4420945U,	// V_CVT_F32_UBYTE3_e32_gfx6_gfx7
    4420945U,	// V_CVT_F32_UBYTE3_e32_vi
    2151904593U,	// V_CVT_F32_UBYTE3_e64_gfx10
    2151904593U,	// V_CVT_F32_UBYTE3_e64_gfx6_gfx7
    2151904593U,	// V_CVT_F32_UBYTE3_e64_vi
    3225646417U,	// V_CVT_F32_UBYTE3_sdwa_gfx10
    3225646417U,	// V_CVT_F32_UBYTE3_sdwa_gfx9
    3225646417U,	// V_CVT_F32_UBYTE3_sdwa_vi
    4418511U,	// V_CVT_F64_F32_e32_gfx10
    4418511U,	// V_CVT_F64_F32_e32_gfx6_gfx7
    4418511U,	// V_CVT_F64_F32_e32_vi
    2420337615U,	// V_CVT_F64_F32_e64_gfx10
    2420337615U,	// V_CVT_F64_F32_e64_gfx6_gfx7
    2420337615U,	// V_CVT_F64_F32_e64_vi
    4420059U,	// V_CVT_F64_I32_e32_gfx10
    4420059U,	// V_CVT_F64_I32_e32_gfx6_gfx7
    4420059U,	// V_CVT_F64_I32_e32_vi
    2151903707U,	// V_CVT_F64_I32_e64_gfx10
    2151903707U,	// V_CVT_F64_I32_e64_gfx6_gfx7
    2151903707U,	// V_CVT_F64_I32_e64_vi
    4420405U,	// V_CVT_F64_U32_e32_gfx10
    4420405U,	// V_CVT_F64_U32_e32_gfx6_gfx7
    4420405U,	// V_CVT_F64_U32_e32_vi
    2151904053U,	// V_CVT_F64_U32_e64_gfx10
    2151904053U,	// V_CVT_F64_U32_e64_gfx6_gfx7
    2151904053U,	// V_CVT_F64_U32_e64_vi
    71527313U,	// V_CVT_FLR_I32_F32_dpp8_gfx10
    138636177U,	// V_CVT_FLR_I32_F32_dpp_gfx10
    138636177U,	// V_CVT_FLR_I32_F32_dpp_vi
    4418449U,	// V_CVT_FLR_I32_F32_e32_gfx10
    4418449U,	// V_CVT_FLR_I32_F32_e32_gfx6_gfx7
    4418449U,	// V_CVT_FLR_I32_F32_e32_vi
    2420337553U,	// V_CVT_FLR_I32_F32_e64_gfx10
    2420337553U,	// V_CVT_FLR_I32_F32_e64_gfx6_gfx7
    2420337553U,	// V_CVT_FLR_I32_F32_e64_vi
    2420337553U,	// V_CVT_FLR_I32_F32_sdwa_gfx10
    2420337553U,	// V_CVT_FLR_I32_F32_sdwa_gfx9
    2420337553U,	// V_CVT_FLR_I32_F32_sdwa_vi
    71531587U,	// V_CVT_I16_F16_dpp8_gfx10
    138640451U,	// V_CVT_I16_F16_dpp_gfx10
    138640451U,	// V_CVT_I16_F16_dpp_vi
    4422723U,	// V_CVT_I16_F16_e32_gfx10
    4422723U,	// V_CVT_I16_F16_e32_vi
    2420341827U,	// V_CVT_I16_F16_e64_gfx10
    2420341827U,	// V_CVT_I16_F16_e64_vi
    2420341827U,	// V_CVT_I16_F16_sdwa_gfx10
    2420341827U,	// V_CVT_I16_F16_sdwa_gfx9
    2420341827U,	// V_CVT_I16_F16_sdwa_vi
    71527331U,	// V_CVT_I32_F32_dpp8_gfx10
    138636195U,	// V_CVT_I32_F32_dpp_gfx10
    138636195U,	// V_CVT_I32_F32_dpp_vi
    4418467U,	// V_CVT_I32_F32_e32_gfx10
    4418467U,	// V_CVT_I32_F32_e32_gfx6_gfx7
    4418467U,	// V_CVT_I32_F32_e32_vi
    2420337571U,	// V_CVT_I32_F32_e64_gfx10
    2420337571U,	// V_CVT_I32_F32_e64_gfx6_gfx7
    2420337571U,	// V_CVT_I32_F32_e64_vi
    2420337571U,	// V_CVT_I32_F32_sdwa_gfx10
    2420337571U,	// V_CVT_I32_F32_sdwa_gfx9
    2420337571U,	// V_CVT_I32_F32_sdwa_vi
    4421058U,	// V_CVT_I32_F64_e32_gfx10
    4421058U,	// V_CVT_I32_F64_e32_gfx6_gfx7
    4421058U,	// V_CVT_I32_F64_e32_vi
    2420340162U,	// V_CVT_I32_F64_e64_gfx10
    2420340162U,	// V_CVT_I32_F64_e64_gfx6_gfx7
    2420340162U,	// V_CVT_I32_F64_e64_vi
    71531548U,	// V_CVT_NORM_I16_F16_dpp8_gfx10
    138640412U,	// V_CVT_NORM_I16_F16_dpp_gfx10
    138640412U,	// V_CVT_NORM_I16_F16_dpp_vi
    4422684U,	// V_CVT_NORM_I16_F16_e32_gfx10
    4422684U,	// V_CVT_NORM_I16_F16_e32_vi
    2420341788U,	// V_CVT_NORM_I16_F16_e64_gfx10
    2420341788U,	// V_CVT_NORM_I16_F16_e64_vi
    2420341788U,	// V_CVT_NORM_I16_F16_sdwa_gfx10
    2420341788U,	// V_CVT_NORM_I16_F16_sdwa_gfx9
    2420341788U,	// V_CVT_NORM_I16_F16_sdwa_vi
    71531601U,	// V_CVT_NORM_U16_F16_dpp8_gfx10
    138640465U,	// V_CVT_NORM_U16_F16_dpp_gfx10
    138640465U,	// V_CVT_NORM_U16_F16_dpp_vi
    4422737U,	// V_CVT_NORM_U16_F16_e32_gfx10
    4422737U,	// V_CVT_NORM_U16_F16_e32_vi
    2420341841U,	// V_CVT_NORM_U16_F16_e64_gfx10
    2420341841U,	// V_CVT_NORM_U16_F16_e64_vi
    2420341841U,	// V_CVT_NORM_U16_F16_sdwa_gfx10
    2420341841U,	// V_CVT_NORM_U16_F16_sdwa_gfx9
    2420341841U,	// V_CVT_NORM_U16_F16_sdwa_vi
    71531458U,	// V_CVT_OFF_F32_I4_dpp8_gfx10
    71531458U,	// V_CVT_OFF_F32_I4_dpp_gfx10
    71531458U,	// V_CVT_OFF_F32_I4_dpp_vi
    4422594U,	// V_CVT_OFF_F32_I4_e32_gfx10
    4422594U,	// V_CVT_OFF_F32_I4_e32_gfx6_gfx7
    4422594U,	// V_CVT_OFF_F32_I4_e32_vi
    2151906242U,	// V_CVT_OFF_F32_I4_e64_gfx10
    2151906242U,	// V_CVT_OFF_F32_I4_e64_gfx6_gfx7
    2151906242U,	// V_CVT_OFF_F32_I4_e64_vi
    3225648066U,	// V_CVT_OFF_F32_I4_sdwa_gfx10
    3225648066U,	// V_CVT_OFF_F32_I4_sdwa_gfx9
    3225648066U,	// V_CVT_OFF_F32_I4_sdwa_vi
    2151902249U,	// V_CVT_PKACCUM_U8_F32_e32_gfx6_gfx7
    2420337705U,	// V_CVT_PKACCUM_U8_F32_e64_gfx6_gfx7
    2420188571U,	// V_CVT_PKACCUM_U8_F32_e64_vi
    2420196752U,	// V_CVT_PKNORM_I16_F16_gfx10
    2420196752U,	// V_CVT_PKNORM_I16_F16_vi
    2151902207U,	// V_CVT_PKNORM_I16_F32_e32_gfx6_gfx7
    2420337663U,	// V_CVT_PKNORM_I16_F32_e64_gfx10
    2420337663U,	// V_CVT_PKNORM_I16_F32_e64_gfx6_gfx7
    2420188510U,	// V_CVT_PKNORM_I16_F32_e64_vi
    2420196774U,	// V_CVT_PKNORM_U16_F16_gfx10
    2420196774U,	// V_CVT_PKNORM_U16_F16_vi
    2151902228U,	// V_CVT_PKNORM_U16_F32_e32_gfx6_gfx7
    2420337684U,	// V_CVT_PKNORM_U16_F32_e64_gfx10
    2420337684U,	// V_CVT_PKNORM_U16_F32_e64_gfx6_gfx7
    2420188532U,	// V_CVT_PKNORM_U16_F32_e64_vi
    2151902187U,	// V_CVT_PKRTZ_F16_F32_e32_gfx10
    2151902187U,	// V_CVT_PKRTZ_F16_F32_e32_gfx6_gfx7
    2420337643U,	// V_CVT_PKRTZ_F16_F32_e64_gfx10
    2420337643U,	// V_CVT_PKRTZ_F16_F32_e64_gfx6_gfx7
    2420188489U,	// V_CVT_PKRTZ_F16_F32_e64_vi
    2151903721U,	// V_CVT_PK_I16_I32_e32_gfx6_gfx7
    2151903721U,	// V_CVT_PK_I16_I32_e64_gfx10
    2151903721U,	// V_CVT_PK_I16_I32_e64_gfx6_gfx7
    2151753657U,	// V_CVT_PK_I16_I32_e64_vi
    2151904067U,	// V_CVT_PK_U16_U32_e32_gfx6_gfx7
    2151904067U,	// V_CVT_PK_U16_U32_e64_gfx10
    2151904067U,	// V_CVT_PK_U16_U32_e64_gfx6_gfx7
    2151754335U,	// V_CVT_PK_U16_U32_e64_vi
    2420188554U,	// V_CVT_PK_U8_F32_gfx10
    2420188554U,	// V_CVT_PK_U8_F32_gfx6_gfx7
    2420188554U,	// V_CVT_PK_U8_F32_vi
    71527275U,	// V_CVT_RPI_I32_F32_dpp8_gfx10
    138636139U,	// V_CVT_RPI_I32_F32_dpp_gfx10
    138636139U,	// V_CVT_RPI_I32_F32_dpp_vi
    4418411U,	// V_CVT_RPI_I32_F32_e32_gfx10
    4418411U,	// V_CVT_RPI_I32_F32_e32_gfx6_gfx7
    4418411U,	// V_CVT_RPI_I32_F32_e32_vi
    2420337515U,	// V_CVT_RPI_I32_F32_e64_gfx10
    2420337515U,	// V_CVT_RPI_I32_F32_e64_gfx6_gfx7
    2420337515U,	// V_CVT_RPI_I32_F32_e64_vi
    2420337515U,	// V_CVT_RPI_I32_F32_sdwa_gfx10
    2420337515U,	// V_CVT_RPI_I32_F32_sdwa_gfx9
    2420337515U,	// V_CVT_RPI_I32_F32_sdwa_vi
    71531620U,	// V_CVT_U16_F16_dpp8_gfx10
    138640484U,	// V_CVT_U16_F16_dpp_gfx10
    138640484U,	// V_CVT_U16_F16_dpp_vi
    4422756U,	// V_CVT_U16_F16_e32_gfx10
    4422756U,	// V_CVT_U16_F16_e32_vi
    2420341860U,	// V_CVT_U16_F16_e64_gfx10
    2420341860U,	// V_CVT_U16_F16_e64_vi
    2420341860U,	// V_CVT_U16_F16_sdwa_gfx10
    2420341860U,	// V_CVT_U16_F16_sdwa_gfx9
    2420341860U,	// V_CVT_U16_F16_sdwa_vi
    71527345U,	// V_CVT_U32_F32_dpp8_gfx10
    138636209U,	// V_CVT_U32_F32_dpp_gfx10
    138636209U,	// V_CVT_U32_F32_dpp_vi
    4418481U,	// V_CVT_U32_F32_e32_gfx10
    4418481U,	// V_CVT_U32_F32_e32_gfx6_gfx7
    4418481U,	// V_CVT_U32_F32_e32_vi
    2420337585U,	// V_CVT_U32_F32_e64_gfx10
    2420337585U,	// V_CVT_U32_F32_e64_gfx6_gfx7
    2420337585U,	// V_CVT_U32_F32_e64_vi
    2420337585U,	// V_CVT_U32_F32_sdwa_gfx10
    2420337585U,	// V_CVT_U32_F32_sdwa_gfx9
    2420337585U,	// V_CVT_U32_F32_sdwa_vi
    4421072U,	// V_CVT_U32_F64_e32_gfx10
    4421072U,	// V_CVT_U32_F64_e32_gfx6_gfx7
    4421072U,	// V_CVT_U32_F64_e32_vi
    2420340176U,	// V_CVT_U32_F64_e64_gfx10
    2420340176U,	// V_CVT_U32_F64_e64_gfx6_gfx7
    2420340176U,	// V_CVT_U32_F64_e64_vi
    2420197065U,	// V_DIV_FIXUP_F16_gfx10
    2420197065U,	// V_DIV_FIXUP_F16_gfx9_gfx9
    2420197065U,	// V_DIV_FIXUP_F16_vi
    2420188876U,	// V_DIV_FIXUP_F32_gfx10
    2420188876U,	// V_DIV_FIXUP_F32_gfx6_gfx7
    2420188876U,	// V_DIV_FIXUP_F32_vi
    2420195271U,	// V_DIV_FIXUP_F64_gfx10
    2420195271U,	// V_DIV_FIXUP_F64_gfx6_gfx7
    2420195271U,	// V_DIV_FIXUP_F64_vi
    2420197175U,	// V_DIV_FIXUP_LEGACY_F16_gfx9
    2420188906U,	// V_DIV_FMAS_F32_gfx10
    2420188906U,	// V_DIV_FMAS_F32_gfx6_gfx7
    2420188906U,	// V_DIV_FMAS_F32_vi
    2420195301U,	// V_DIV_FMAS_F64_gfx10
    2420195301U,	// V_DIV_FMAS_F64_gfx6_gfx7
    2420195301U,	// V_DIV_FMAS_F64_vi
    1010902585U,	// V_DIV_SCALE_F32_gfx10
    1010902585U,	// V_DIV_SCALE_F32_gfx6_gfx7
    1010902585U,	// V_DIV_SCALE_F32_vi
    1010909008U,	// V_DIV_SCALE_F64_gfx10
    1010909008U,	// V_DIV_SCALE_F64_gfx6_gfx7
    1010909008U,	// V_DIV_SCALE_F64_vi
    2219015166U,	// V_DOT2C_F32_F16_dpp8_gfx10
    2420341758U,	// V_DOT2C_F32_F16_dpp_gfx10
    2420341758U,	// V_DOT2C_F32_F16_dpp_vi
    2151906302U,	// V_DOT2C_F32_F16_e32_gfx10
    2151906302U,	// V_DOT2C_F32_F16_e32_vi
    2219016012U,	// V_DOT2C_I32_I16_dpp_vi
    2151907148U,	// V_DOT2C_I32_I16_e32_vi
    2218870091U,	// V_DOT2_F32_F16_gfx10
    2218870091U,	// V_DOT2_F32_F16_vi
    2218871109U,	// V_DOT2_I32_I16_gfx10
    2218871109U,	// V_DOT2_I32_I16_vi
    2218871372U,	// V_DOT2_U32_U16_gfx10
    2218871372U,	// V_DOT2_U32_U16_vi
    2219016622U,	// V_DOT4C_I32_I8_dpp8_gfx10
    2219016622U,	// V_DOT4C_I32_I8_dpp_gfx10
    2219016622U,	// V_DOT4C_I32_I8_dpp_vi
    2151907758U,	// V_DOT4C_I32_I8_e32_gfx10
    2151907758U,	// V_DOT4C_I32_I8_e32_vi
    2218871798U,	// V_DOT4_I32_I8_gfx10
    2218871798U,	// V_DOT4_I32_I8_vi
    2218871840U,	// V_DOT4_U32_U8_gfx10
    2218871840U,	// V_DOT4_U32_U8_vi
    2219015123U,	// V_DOT8C_I32_I4_dpp8_gfx10
    2219015123U,	// V_DOT8C_I32_I4_dpp_gfx10
    2219015123U,	// V_DOT8C_I32_I4_dpp_vi
    2151906259U,	// V_DOT8C_I32_I4_e32_gfx10
    2151906259U,	// V_DOT8C_I32_I4_e32_vi
    2218869276U,	// V_DOT8_I32_I4_gfx10
    2218869276U,	// V_DOT8_I32_I4_vi
    2218869306U,	// V_DOT8_U32_U4_gfx10
    2218869306U,	// V_DOT8_U32_U4_vi
    71531992U,	// V_EXP_F16_dpp8_gfx10
    138640856U,	// V_EXP_F16_dpp_gfx10
    138640856U,	// V_EXP_F16_dpp_vi
    4423128U,	// V_EXP_F16_e32_gfx10
    4423128U,	// V_EXP_F16_e32_vi
    2420342232U,	// V_EXP_F16_e64_gfx10
    2420342232U,	// V_EXP_F16_e64_vi
    2420342232U,	// V_EXP_F16_sdwa_gfx10
    2420342232U,	// V_EXP_F16_sdwa_gfx9
    2420342232U,	// V_EXP_F16_sdwa_vi
    71528128U,	// V_EXP_F32_dpp8_gfx10
    138636992U,	// V_EXP_F32_dpp_gfx10
    138636992U,	// V_EXP_F32_dpp_vi
    4419264U,	// V_EXP_F32_e32_gfx10
    4419264U,	// V_EXP_F32_e32_gfx6_gfx7
    4419264U,	// V_EXP_F32_e32_vi
    2420338368U,	// V_EXP_F32_e64_gfx10
    2420338368U,	// V_EXP_F32_e64_gfx6_gfx7
    2420338368U,	// V_EXP_F32_e64_vi
    2420338368U,	// V_EXP_F32_sdwa_gfx10
    2420338368U,	// V_EXP_F32_sdwa_gfx9
    2420338368U,	// V_EXP_F32_sdwa_vi
    138637722U,	// V_EXP_LEGACY_F32_dpp_vi
    4419994U,	// V_EXP_LEGACY_F32_e32_gfx7
    4419994U,	// V_EXP_LEGACY_F32_e32_vi
    2420339098U,	// V_EXP_LEGACY_F32_e64_gfx7
    2420339098U,	// V_EXP_LEGACY_F32_e64_vi
    2420339098U,	// V_EXP_LEGACY_F32_sdwa_gfx9
    2420339098U,	// V_EXP_LEGACY_F32_sdwa_vi
    71529080U,	// V_FFBH_I32_dpp8_gfx10
    71529080U,	// V_FFBH_I32_dpp_gfx10
    71529080U,	// V_FFBH_I32_dpp_vi
    4420216U,	// V_FFBH_I32_e32_gfx10
    4420216U,	// V_FFBH_I32_e32_gfx6_gfx7
    4420216U,	// V_FFBH_I32_e32_vi
    4420216U,	// V_FFBH_I32_e64_gfx10
    4420216U,	// V_FFBH_I32_e64_gfx6_gfx7
    4420216U,	// V_FFBH_I32_e64_vi
    3225645688U,	// V_FFBH_I32_sdwa_gfx10
    3225645688U,	// V_FFBH_I32_sdwa_gfx9
    3225645688U,	// V_FFBH_I32_sdwa_vi
    71529490U,	// V_FFBH_U32_dpp8_gfx10
    71529490U,	// V_FFBH_U32_dpp_gfx10
    71529490U,	// V_FFBH_U32_dpp_vi
    4420626U,	// V_FFBH_U32_e32_gfx10
    4420626U,	// V_FFBH_U32_e32_gfx6_gfx7
    4420626U,	// V_FFBH_U32_e32_vi
    4420626U,	// V_FFBH_U32_e64_gfx10
    4420626U,	// V_FFBH_U32_e64_gfx6_gfx7
    4420626U,	// V_FFBH_U32_e64_vi
    3225646098U,	// V_FFBH_U32_sdwa_gfx10
    3225646098U,	// V_FFBH_U32_sdwa_gfx9
    3225646098U,	// V_FFBH_U32_sdwa_vi
    71527112U,	// V_FFBL_B32_dpp8_gfx10
    71527112U,	// V_FFBL_B32_dpp_gfx10
    71527112U,	// V_FFBL_B32_dpp_vi
    4418248U,	// V_FFBL_B32_e32_gfx10
    4418248U,	// V_FFBL_B32_e32_gfx6_gfx7
    4418248U,	// V_FFBL_B32_e32_vi
    4418248U,	// V_FFBL_B32_e64_gfx10
    4418248U,	// V_FFBL_B32_e64_gfx6_gfx7
    4418248U,	// V_FFBL_B32_e64_vi
    3225643720U,	// V_FFBL_B32_sdwa_gfx10
    3225643720U,	// V_FFBL_B32_sdwa_gfx9
    3225643720U,	// V_FFBL_B32_sdwa_vi
    71532080U,	// V_FLOOR_F16_dpp8_gfx10
    138640944U,	// V_FLOOR_F16_dpp_gfx10
    138640944U,	// V_FLOOR_F16_dpp_vi
    4423216U,	// V_FLOOR_F16_e32_gfx10
    4423216U,	// V_FLOOR_F16_e32_vi
    2420342320U,	// V_FLOOR_F16_e64_gfx10
    2420342320U,	// V_FLOOR_F16_e64_vi
    2420342320U,	// V_FLOOR_F16_sdwa_gfx10
    2420342320U,	// V_FLOOR_F16_sdwa_gfx9
    2420342320U,	// V_FLOOR_F16_sdwa_vi
    71528276U,	// V_FLOOR_F32_dpp8_gfx10
    138637140U,	// V_FLOOR_F32_dpp_gfx10
    138637140U,	// V_FLOOR_F32_dpp_vi
    4419412U,	// V_FLOOR_F32_e32_gfx10
    4419412U,	// V_FLOOR_F32_e32_gfx6_gfx7
    4419412U,	// V_FLOOR_F32_e32_vi
    2420338516U,	// V_FLOOR_F32_e64_gfx10
    2420338516U,	// V_FLOOR_F32_e64_gfx6_gfx7
    2420338516U,	// V_FLOOR_F32_e64_vi
    2420338516U,	// V_FLOOR_F32_sdwa_gfx10
    2420338516U,	// V_FLOOR_F32_sdwa_gfx9
    2420338516U,	// V_FLOOR_F32_sdwa_vi
    4421741U,	// V_FLOOR_F64_e32_gfx10
    4421741U,	// V_FLOOR_F64_e32_gfx7
    4421741U,	// V_FLOOR_F64_e32_vi
    2420340845U,	// V_FLOOR_F64_e64_gfx10
    2420340845U,	// V_FLOOR_F64_e64_gfx7
    2420340845U,	// V_FLOOR_F64_e64_vi
    2151761476U,	// V_FMAAK_F16_gfx10
    2151753290U,	// V_FMAAK_F32_gfx10
    2219015316U,	// V_FMAC_F16_dpp8_gfx10
    2420341908U,	// V_FMAC_F16_dpp_gfx10
    2151906452U,	// V_FMAC_F16_e32_gfx10
    2420341908U,	// V_FMAC_F16_e64_gfx10
    2219011154U,	// V_FMAC_F32_dpp8_gfx10
    2420337746U,	// V_FMAC_F32_dpp_gfx10
    2420337746U,	// V_FMAC_F32_dpp_vi
    2151902290U,	// V_FMAC_F32_e32_gfx10
    2151902290U,	// V_FMAC_F32_e32_vi
    2420337746U,	// V_FMAC_F32_e64_gfx10
    2420337746U,	// V_FMAC_F32_e64_vi
    2420337746U,	// V_FMAC_F32_sdwa_vi
    2151903556U,	// V_FMAC_LEGACY_F32_e32_gfx10
    2420339012U,	// V_FMAC_LEGACY_F32_e64_gfx10
    2151761502U,	// V_FMAMK_F16_gfx10
    2151753316U,	// V_FMAMK_F32_gfx10
    2420196810U,	// V_FMA_F16_gfx10
    2420196810U,	// V_FMA_F16_gfx9_gfx9
    2420196810U,	// V_FMA_F16_vi
    2420188607U,	// V_FMA_F32_gfx10
    2420188607U,	// V_FMA_F32_gfx6_gfx7
    2420188607U,	// V_FMA_F32_vi
    2420195130U,	// V_FMA_F64_gfx10
    2420195130U,	// V_FMA_F64_gfx6_gfx7
    2420195130U,	// V_FMA_F64_vi
    2420197139U,	// V_FMA_LEGACY_F16_gfx9
    2420188992U,	// V_FMA_LEGACY_F32_gfx10
    2420196898U,	// V_FMA_MIXHI_F16_gfx10
    2420196898U,	// V_FMA_MIXHI_F16_vi
    2420197031U,	// V_FMA_MIXLO_F16_gfx10
    2420197031U,	// V_FMA_MIXLO_F16_vi
    2420188962U,	// V_FMA_MIX_F32_gfx10
    2420188962U,	// V_FMA_MIX_F32_vi
    71532135U,	// V_FRACT_F16_dpp8_gfx10
    138640999U,	// V_FRACT_F16_dpp_gfx10
    138640999U,	// V_FRACT_F16_dpp_vi
    4423271U,	// V_FRACT_F16_e32_gfx10
    4423271U,	// V_FRACT_F16_e32_vi
    2420342375U,	// V_FRACT_F16_e64_gfx10
    2420342375U,	// V_FRACT_F16_e64_vi
    2420342375U,	// V_FRACT_F16_sdwa_gfx10
    2420342375U,	// V_FRACT_F16_sdwa_gfx9
    2420342375U,	// V_FRACT_F16_sdwa_vi
    71528331U,	// V_FRACT_F32_dpp8_gfx10
    138637195U,	// V_FRACT_F32_dpp_gfx10
    138637195U,	// V_FRACT_F32_dpp_vi
    4419467U,	// V_FRACT_F32_e32_gfx10
    4419467U,	// V_FRACT_F32_e32_gfx6_gfx7
    4419467U,	// V_FRACT_F32_e32_vi
    2420338571U,	// V_FRACT_F32_e64_gfx10
    2420338571U,	// V_FRACT_F32_e64_gfx6_gfx7
    2420338571U,	// V_FRACT_F32_e64_vi
    2420338571U,	// V_FRACT_F32_sdwa_gfx10
    2420338571U,	// V_FRACT_F32_sdwa_gfx9
    2420338571U,	// V_FRACT_F32_sdwa_vi
    4421786U,	// V_FRACT_F64_e32_gfx10
    4421786U,	// V_FRACT_F64_e32_gfx6_gfx7
    4421786U,	// V_FRACT_F64_e32_vi
    2420340890U,	// V_FRACT_F64_e64_gfx10
    2420340890U,	// V_FRACT_F64_e64_gfx6_gfx7
    2420340890U,	// V_FRACT_F64_e64_vi
    71531567U,	// V_FREXP_EXP_I16_F16_dpp8_gfx10
    138640431U,	// V_FREXP_EXP_I16_F16_dpp_gfx10
    138640431U,	// V_FREXP_EXP_I16_F16_dpp_vi
    4422703U,	// V_FREXP_EXP_I16_F16_e32_gfx10
    4422703U,	// V_FREXP_EXP_I16_F16_e32_vi
    2420341807U,	// V_FREXP_EXP_I16_F16_e64_gfx10
    2420341807U,	// V_FREXP_EXP_I16_F16_e64_vi
    2420341807U,	// V_FREXP_EXP_I16_F16_sdwa_gfx10
    2420341807U,	// V_FREXP_EXP_I16_F16_sdwa_gfx9
    2420341807U,	// V_FREXP_EXP_I16_F16_sdwa_vi
    71527293U,	// V_FREXP_EXP_I32_F32_dpp8_gfx10
    138636157U,	// V_FREXP_EXP_I32_F32_dpp_gfx10
    138636157U,	// V_FREXP_EXP_I32_F32_dpp_vi
    4418429U,	// V_FREXP_EXP_I32_F32_e32_gfx10
    4418429U,	// V_FREXP_EXP_I32_F32_e32_gfx6_gfx7
    4418429U,	// V_FREXP_EXP_I32_F32_e32_vi
    2420337533U,	// V_FREXP_EXP_I32_F32_e64_gfx10
    2420337533U,	// V_FREXP_EXP_I32_F32_e64_gfx6_gfx7
    2420337533U,	// V_FREXP_EXP_I32_F32_e64_vi
    2420337533U,	// V_FREXP_EXP_I32_F32_sdwa_gfx10
    2420337533U,	// V_FREXP_EXP_I32_F32_sdwa_gfx9
    2420337533U,	// V_FREXP_EXP_I32_F32_sdwa_vi
    4421038U,	// V_FREXP_EXP_I32_F64_e32_gfx10
    4421038U,	// V_FREXP_EXP_I32_F64_e32_gfx6_gfx7
    4421038U,	// V_FREXP_EXP_I32_F64_e32_vi
    2420340142U,	// V_FREXP_EXP_I32_F64_e64_gfx10
    2420340142U,	// V_FREXP_EXP_I32_F64_e64_gfx6_gfx7
    2420340142U,	// V_FREXP_EXP_I32_F64_e64_vi
    71532259U,	// V_FREXP_MANT_F16_dpp8_gfx10
    138641123U,	// V_FREXP_MANT_F16_dpp_gfx10
    138641123U,	// V_FREXP_MANT_F16_dpp_vi
    4423395U,	// V_FREXP_MANT_F16_e32_gfx10
    4423395U,	// V_FREXP_MANT_F16_e32_vi
    2420342499U,	// V_FREXP_MANT_F16_e64_gfx10
    2420342499U,	// V_FREXP_MANT_F16_e64_vi
    2420342499U,	// V_FREXP_MANT_F16_sdwa_gfx10
    2420342499U,	// V_FREXP_MANT_F16_sdwa_gfx9
    2420342499U,	// V_FREXP_MANT_F16_sdwa_vi
    71528575U,	// V_FREXP_MANT_F32_dpp8_gfx10
    138637439U,	// V_FREXP_MANT_F32_dpp_gfx10
    138637439U,	// V_FREXP_MANT_F32_dpp_vi
    4419711U,	// V_FREXP_MANT_F32_e32_gfx10
    4419711U,	// V_FREXP_MANT_F32_e32_gfx6_gfx7
    4419711U,	// V_FREXP_MANT_F32_e32_vi
    2420338815U,	// V_FREXP_MANT_F32_e64_gfx10
    2420338815U,	// V_FREXP_MANT_F32_e64_gfx6_gfx7
    2420338815U,	// V_FREXP_MANT_F32_e64_vi
    2420338815U,	// V_FREXP_MANT_F32_sdwa_gfx10
    2420338815U,	// V_FREXP_MANT_F32_sdwa_gfx9
    2420338815U,	// V_FREXP_MANT_F32_sdwa_vi
    4422030U,	// V_FREXP_MANT_F64_e32_gfx10
    4422030U,	// V_FREXP_MANT_F64_e32_gfx6_gfx7
    4422030U,	// V_FREXP_MANT_F64_e32_vi
    2420341134U,	// V_FREXP_MANT_F64_e64_gfx10
    2420341134U,	// V_FREXP_MANT_F64_e64_gfx6_gfx7
    2420341134U,	// V_FREXP_MANT_F64_e64_vi
    1346597144U,	// V_INTERP_MOV_F32_e64_gfx10
    1346597144U,	// V_INTERP_MOV_F32_e64_vi
    38957336U,	// V_INTERP_MOV_F32_gfx10
    38957336U,	// V_INTERP_MOV_F32_si
    38957336U,	// V_INTERP_MOV_F32_vi
    2420196984U,	// V_INTERP_P1LL_F16_gfx10
    2420196984U,	// V_INTERP_P1LL_F16_vi
    2420197082U,	// V_INTERP_P1LV_F16_gfx10
    2420197082U,	// V_INTERP_P1LV_F16_vi
    41053019U,	// V_INTERP_P1_F32_16bank_gfx10
    41053019U,	// V_INTERP_P1_F32_16bank_si
    41053019U,	// V_INTERP_P1_F32_16bank_vi
    2420337499U,	// V_INTERP_P1_F32_e64_gfx10
    2420337499U,	// V_INTERP_P1_F32_e64_vi
    41053019U,	// V_INTERP_P1_F32_gfx10
    41053019U,	// V_INTERP_P1_F32_si
    41053019U,	// V_INTERP_P1_F32_vi
    2420196699U,	// V_INTERP_P2_F16_gfx10
    2420196699U,	// V_INTERP_P2_F16_gfx9_gfx9
    2420196699U,	// V_INTERP_P2_F16_vi
    2420337599U,	// V_INTERP_P2_F32_e64_gfx10
    2420337599U,	// V_INTERP_P2_F32_e64_vi
    1437756351U,	// V_INTERP_P2_F32_gfx10
    1437756351U,	// V_INTERP_P2_F32_si
    1437756351U,	// V_INTERP_P2_F32_vi
    2420197115U,	// V_INTERP_P2_LEGACY_F16_gfx9
    2219015650U,	// V_LDEXP_F16_dpp8_gfx10
    2286124514U,	// V_LDEXP_F16_dpp_gfx10
    2286124514U,	// V_LDEXP_F16_dpp_vi
    2151906786U,	// V_LDEXP_F16_e32_gfx10
    2151906786U,	// V_LDEXP_F16_e32_vi
    2420342242U,	// V_LDEXP_F16_e64_gfx10
    2420342242U,	// V_LDEXP_F16_e64_vi
    2420342242U,	// V_LDEXP_F16_sdwa_gfx10
    2420342242U,	// V_LDEXP_F16_sdwa_gfx9
    2420342242U,	// V_LDEXP_F16_sdwa_vi
    2151902922U,	// V_LDEXP_F32_e32_gfx6_gfx7
    2420338378U,	// V_LDEXP_F32_e64_gfx10
    2420338378U,	// V_LDEXP_F32_e64_gfx6_gfx7
    2420188893U,	// V_LDEXP_F32_e64_vi
    2420195288U,	// V_LDEXP_F64_gfx10
    2420195288U,	// V_LDEXP_F64_gfx6_gfx7
    2420195288U,	// V_LDEXP_F64_vi
    2151763090U,	// V_LERP_U8_gfx10
    2151763090U,	// V_LERP_U8_gfx6_gfx7
    2151763090U,	// V_LERP_U8_vi
    4419216U,	// V_LOG_CLAMP_F32_e32_gfx6_gfx7
    2420338320U,	// V_LOG_CLAMP_F32_e64_gfx6_gfx7
    71531906U,	// V_LOG_F16_dpp8_gfx10
    138640770U,	// V_LOG_F16_dpp_gfx10
    138640770U,	// V_LOG_F16_dpp_vi
    4423042U,	// V_LOG_F16_e32_gfx10
    4423042U,	// V_LOG_F16_e32_vi
    2420342146U,	// V_LOG_F16_e64_gfx10
    2420342146U,	// V_LOG_F16_e64_vi
    2420342146U,	// V_LOG_F16_sdwa_gfx10
    2420342146U,	// V_LOG_F16_sdwa_gfx9
    2420342146U,	// V_LOG_F16_sdwa_vi
    71527967U,	// V_LOG_F32_dpp8_gfx10
    138636831U,	// V_LOG_F32_dpp_gfx10
    138636831U,	// V_LOG_F32_dpp_vi
    4419103U,	// V_LOG_F32_e32_gfx10
    4419103U,	// V_LOG_F32_e32_gfx6_gfx7
    4419103U,	// V_LOG_F32_e32_vi
    2420338207U,	// V_LOG_F32_e64_gfx10
    2420338207U,	// V_LOG_F32_e64_gfx6_gfx7
    2420338207U,	// V_LOG_F32_e64_vi
    2420338207U,	// V_LOG_F32_sdwa_gfx10
    2420338207U,	// V_LOG_F32_sdwa_gfx9
    2420338207U,	// V_LOG_F32_sdwa_vi
    138637654U,	// V_LOG_LEGACY_F32_dpp_vi
    4419926U,	// V_LOG_LEGACY_F32_e32_gfx7
    4419926U,	// V_LOG_LEGACY_F32_e32_vi
    2420339030U,	// V_LOG_LEGACY_F32_e64_gfx7
    2420339030U,	// V_LOG_LEGACY_F32_e64_vi
    2420339030U,	// V_LOG_LEGACY_F32_sdwa_gfx9
    2420339030U,	// V_LOG_LEGACY_F32_sdwa_vi
    2219015138U,	// V_LSHLREV_B16_dpp_vi
    2151906274U,	// V_LSHLREV_B16_e32_vi
    2151906274U,	// V_LSHLREV_B16_e64_vi
    2151906274U,	// V_LSHLREV_B16_gfx10
    3225648098U,	// V_LSHLREV_B16_sdwa_gfx9
    3225648098U,	// V_LSHLREV_B16_sdwa_vi
    2219010869U,	// V_LSHLREV_B32_dpp8_gfx10
    2219010869U,	// V_LSHLREV_B32_dpp_gfx10
    2219010869U,	// V_LSHLREV_B32_dpp_vi
    2151902005U,	// V_LSHLREV_B32_e32_gfx10
    2151902005U,	// V_LSHLREV_B32_e32_gfx6_gfx7
    2151902005U,	// V_LSHLREV_B32_e32_vi
    2151902005U,	// V_LSHLREV_B32_e64_gfx10
    2151902005U,	// V_LSHLREV_B32_e64_gfx6_gfx7
    2151902005U,	// V_LSHLREV_B32_e64_vi
    3225643829U,	// V_LSHLREV_B32_sdwa_gfx10
    3225643829U,	// V_LSHLREV_B32_sdwa_gfx9
    3225643829U,	// V_LSHLREV_B32_sdwa_vi
    2151757769U,	// V_LSHLREV_B64_gfx10
    2151757769U,	// V_LSHLREV_B64_vi
    2151754516U,	// V_LSHL_ADD_U32_gfx10
    2151754516U,	// V_LSHL_ADD_U32_vi
    2151901907U,	// V_LSHL_B32_e32_gfx6_gfx7
    2151901907U,	// V_LSHL_B32_e64_gfx6_gfx7
    2151757403U,	// V_LSHL_B64_gfx6_gfx7
    2151747707U,	// V_LSHL_OR_B32_gfx10
    2151747707U,	// V_LSHL_OR_B32_vi
    2219015152U,	// V_LSHRREV_B16_dpp_vi
    2151906288U,	// V_LSHRREV_B16_e32_vi
    2151906288U,	// V_LSHRREV_B16_e64_vi
    2151906288U,	// V_LSHRREV_B16_gfx10
    3225648112U,	// V_LSHRREV_B16_sdwa_gfx9
    3225648112U,	// V_LSHRREV_B16_sdwa_vi
    2219010883U,	// V_LSHRREV_B32_dpp8_gfx10
    2219010883U,	// V_LSHRREV_B32_dpp_gfx10
    2219010883U,	// V_LSHRREV_B32_dpp_vi
    2151902019U,	// V_LSHRREV_B32_e32_gfx10
    2151902019U,	// V_LSHRREV_B32_e32_gfx6_gfx7
    2151902019U,	// V_LSHRREV_B32_e32_vi
    2151902019U,	// V_LSHRREV_B32_e64_gfx10
    2151902019U,	// V_LSHRREV_B32_e64_gfx6_gfx7
    2151902019U,	// V_LSHRREV_B32_e64_vi
    3225643843U,	// V_LSHRREV_B32_sdwa_gfx10
    3225643843U,	// V_LSHRREV_B32_sdwa_gfx9
    3225643843U,	// V_LSHRREV_B32_sdwa_vi
    2151757784U,	// V_LSHRREV_B64_gfx10
    2151757784U,	// V_LSHRREV_B64_vi
    2151901928U,	// V_LSHR_B32_e32_gfx6_gfx7
    2151901928U,	// V_LSHR_B32_e64_gfx6_gfx7
    2151757630U,	// V_LSHR_B64_gfx6_gfx7
    2420341884U,	// V_MAC_F16_dpp_vi
    2151906428U,	// V_MAC_F16_e32_vi
    2420341884U,	// V_MAC_F16_e64_vi
    2420341884U,	// V_MAC_F16_sdwa_vi
    2219011144U,	// V_MAC_F32_dpp8_gfx10
    2420337736U,	// V_MAC_F32_dpp_gfx10
    2420337736U,	// V_MAC_F32_dpp_vi
    2151902280U,	// V_MAC_F32_e32_gfx10
    2151902280U,	// V_MAC_F32_e32_gfx6_gfx7
    2151902280U,	// V_MAC_F32_e32_vi
    2420337736U,	// V_MAC_F32_e64_gfx10
    2420337736U,	// V_MAC_F32_e64_gfx6_gfx7
    2420337736U,	// V_MAC_F32_e64_vi
    2420337736U,	// V_MAC_F32_sdwa_vi
    2151903539U,	// V_MAC_LEGACY_F32_e32_gfx10
    2151903539U,	// V_MAC_LEGACY_F32_e32_gfx6_gfx7
    2420338995U,	// V_MAC_LEGACY_F32_e64_gfx10
    2420338995U,	// V_MAC_LEGACY_F32_e64_gfx6_gfx7
    2151761489U,	// V_MADAK_F16_vi
    2151753303U,	// V_MADAK_F32_gfx10
    2151753303U,	// V_MADAK_F32_gfx6_gfx7
    2151753303U,	// V_MADAK_F32_vi
    2151761515U,	// V_MADMK_F16_vi
    2151753329U,	// V_MADMK_F32_gfx10
    2151753329U,	// V_MADMK_F32_gfx6_gfx7
    2151753329U,	// V_MADMK_F32_vi
    2420196821U,	// V_MAD_F16_gfx9_gfx9
    2420196821U,	// V_MAD_F16_vi
    2420188646U,	// V_MAD_F32_gfx10
    2420188646U,	// V_MAD_F32_gfx6_gfx7
    2420188646U,	// V_MAD_F32_vi
    2218871272U,	// V_MAD_I16_gfx10
    2218871272U,	// V_MAD_I16_gfx9_gfx9
    2151762408U,	// V_MAD_I16_vi
    2218871125U,	// V_MAD_I32_I16_gfx10
    2218871125U,	// V_MAD_I32_I16_vi
    2151756661U,	// V_MAD_I32_I24_gfx10
    2151756661U,	// V_MAD_I32_I24_gfx6_gfx7
    2151756661U,	// V_MAD_I32_I24_vi
    1010902954U,	// V_MAD_I64_I32_gfx10
    1010902954U,	// V_MAD_I64_I32_gfx7
    1010902954U,	// V_MAD_I64_I32_vi
    2420197157U,	// V_MAD_LEGACY_F16_gfx9
    2420189010U,	// V_MAD_LEGACY_F32_gfx10
    2420189010U,	// V_MAD_LEGACY_F32_gfx6_gfx7
    2420189010U,	// V_MAD_LEGACY_F32_vi
    2151762490U,	// V_MAD_LEGACY_I16_gfx9
    2151762697U,	// V_MAD_LEGACY_U16_gfx9
    2420196915U,	// V_MAD_MIXHI_F16_vi
    2420197048U,	// V_MAD_MIXLO_F16_vi
    2420188977U,	// V_MAD_MIX_F32_vi
    2218871480U,	// V_MAD_U16_gfx10
    2218871480U,	// V_MAD_U16_gfx9_gfx9
    2151762616U,	// V_MAD_U16_vi
    2218871388U,	// V_MAD_U32_U16_gfx10
    2218871388U,	// V_MAD_U32_U16_vi
    2151756676U,	// V_MAD_U32_U24_gfx10
    2151756676U,	// V_MAD_U32_U24_gfx6_gfx7
    2151756676U,	// V_MAD_U32_U24_vi
    1010903632U,	// V_MAD_U64_U32_gfx10
    1010903632U,	// V_MAD_U64_U32_gfx7
    1010903632U,	// V_MAD_U64_U32_vi
    2420196740U,	// V_MAX3_F16_gfx10
    2420196740U,	// V_MAX3_F16_vi
    2420188477U,	// V_MAX3_F32_gfx10
    2420188477U,	// V_MAX3_F32_gfx6_gfx7
    2420188477U,	// V_MAX3_F32_vi
    2218871180U,	// V_MAX3_I16_gfx10
    2218871180U,	// V_MAX3_I16_vi
    2151753630U,	// V_MAX3_I32_gfx10
    2151753630U,	// V_MAX3_I32_gfx6_gfx7
    2151753630U,	// V_MAX3_I32_vi
    2218871427U,	// V_MAX3_U16_gfx10
    2218871427U,	// V_MAX3_U16_vi
    2151754308U,	// V_MAX3_U32_gfx10
    2151754308U,	// V_MAX3_U32_gfx6_gfx7
    2151754308U,	// V_MAX3_U32_vi
    2219016002U,	// V_MAX_F16_dpp8_gfx10
    2286124866U,	// V_MAX_F16_dpp_gfx10
    2286124866U,	// V_MAX_F16_dpp_vi
    2151907138U,	// V_MAX_F16_e32_gfx10
    2151907138U,	// V_MAX_F16_e32_vi
    2420342594U,	// V_MAX_F16_e64_gfx10
    2420342594U,	// V_MAX_F16_e64_vi
    2420342594U,	// V_MAX_F16_sdwa_gfx10
    2420342594U,	// V_MAX_F16_sdwa_gfx9
    2420342594U,	// V_MAX_F16_sdwa_vi
    2219012393U,	// V_MAX_F32_dpp8_gfx10
    2286121257U,	// V_MAX_F32_dpp_gfx10
    2286121257U,	// V_MAX_F32_dpp_vi
    2151903529U,	// V_MAX_F32_e32_gfx10
    2151903529U,	// V_MAX_F32_e32_gfx6_gfx7
    2151903529U,	// V_MAX_F32_e32_vi
    2420338985U,	// V_MAX_F32_e64_gfx10
    2420338985U,	// V_MAX_F32_e64_gfx6_gfx7
    2420338985U,	// V_MAX_F32_e64_vi
    2420338985U,	// V_MAX_F32_sdwa_gfx10
    2420338985U,	// V_MAX_F32_sdwa_gfx9
    2420338985U,	// V_MAX_F32_sdwa_vi
    2420195343U,	// V_MAX_F64_gfx10
    2420195343U,	// V_MAX_F64_gfx6_gfx7
    2420195343U,	// V_MAX_F64_vi
    2219016294U,	// V_MAX_I16_dpp_vi
    2151907430U,	// V_MAX_I16_e32_vi
    2151907430U,	// V_MAX_I16_e64_vi
    2151907430U,	// V_MAX_I16_gfx10
    3225649254U,	// V_MAX_I16_sdwa_gfx9
    3225649254U,	// V_MAX_I16_sdwa_vi
    2219012893U,	// V_MAX_I32_dpp8_gfx10
    2219012893U,	// V_MAX_I32_dpp_gfx10
    2219012893U,	// V_MAX_I32_dpp_vi
    2151904029U,	// V_MAX_I32_e32_gfx10
    2151904029U,	// V_MAX_I32_e32_gfx6_gfx7
    2151904029U,	// V_MAX_I32_e32_vi
    2151904029U,	// V_MAX_I32_e64_gfx10
    2151904029U,	// V_MAX_I32_e64_gfx6_gfx7
    2151904029U,	// V_MAX_I32_e64_vi
    3225645853U,	// V_MAX_I32_sdwa_gfx10
    3225645853U,	// V_MAX_I32_sdwa_gfx9
    3225645853U,	// V_MAX_I32_sdwa_vi
    2151903676U,	// V_MAX_LEGACY_F32_e32_gfx6_gfx7
    2420339132U,	// V_MAX_LEGACY_F32_e64_gfx6_gfx7
    2219016612U,	// V_MAX_U16_dpp_vi
    2151907748U,	// V_MAX_U16_e32_vi
    2151907748U,	// V_MAX_U16_e64_vi
    2151907748U,	// V_MAX_U16_gfx10
    3225649572U,	// V_MAX_U16_sdwa_gfx9
    3225649572U,	// V_MAX_U16_sdwa_vi
    2219013430U,	// V_MAX_U32_dpp8_gfx10
    2219013430U,	// V_MAX_U32_dpp_gfx10
    2219013430U,	// V_MAX_U32_dpp_vi
    2151904566U,	// V_MAX_U32_e32_gfx10
    2151904566U,	// V_MAX_U32_e32_gfx6_gfx7
    2151904566U,	// V_MAX_U32_e32_vi
    2151904566U,	// V_MAX_U32_e64_gfx10
    2151904566U,	// V_MAX_U32_e64_gfx6_gfx7
    2151904566U,	// V_MAX_U32_e64_vi
    3225646390U,	// V_MAX_U32_sdwa_gfx10
    3225646390U,	// V_MAX_U32_sdwa_gfx9
    3225646390U,	// V_MAX_U32_sdwa_vi
    2151901746U,	// V_MBCNT_HI_U32_B32_e32_gfx6_gfx7
    2151901746U,	// V_MBCNT_HI_U32_B32_e64_gfx10
    2151901746U,	// V_MBCNT_HI_U32_B32_e64_gfx6_gfx7
    2151746546U,	// V_MBCNT_HI_U32_B32_e64_vi
    2151901765U,	// V_MBCNT_LO_U32_B32_e32_gfx6_gfx7
    2151901765U,	// V_MBCNT_LO_U32_B32_e64_gfx10
    2151901765U,	// V_MBCNT_LO_U32_B32_e64_gfx6_gfx7
    2151746566U,	// V_MBCNT_LO_U32_B32_e64_vi
    2420196716U,	// V_MED3_F16_gfx10
    2420196716U,	// V_MED3_F16_vi
    2420188453U,	// V_MED3_F32_gfx10
    2420188453U,	// V_MED3_F32_gfx6_gfx7
    2420188453U,	// V_MED3_F32_vi
    2218871156U,	// V_MED3_I16_gfx10
    2218871156U,	// V_MED3_I16_vi
    2151753606U,	// V_MED3_I32_gfx10
    2151753606U,	// V_MED3_I32_gfx6_gfx7
    2151753606U,	// V_MED3_I32_vi
    2218871403U,	// V_MED3_U16_gfx10
    2218871403U,	// V_MED3_U16_vi
    2151754284U,	// V_MED3_U32_gfx10
    2151754284U,	// V_MED3_U32_gfx6_gfx7
    2151754284U,	// V_MED3_U32_vi
    2151761164U,	// V_MFMA_F32_16X16X16F16_vi
    2151752877U,	// V_MFMA_F32_16X16X1F32_vi
    2151761789U,	// V_MFMA_F32_16X16X2BF16_vi
    2151761141U,	// V_MFMA_F32_16X16X4F16_vi
    2151752923U,	// V_MFMA_F32_16X16X4F32_vi
    2151761837U,	// V_MFMA_F32_16X16X8BF16_vi
    2151752833U,	// V_MFMA_F32_32X32X1F32_vi
    2151761743U,	// V_MFMA_F32_32X32X2BF16_vi
    2151752900U,	// V_MFMA_F32_32X32X2F32_vi
    2151761813U,	// V_MFMA_F32_32X32X4BF16_vi
    2151761097U,	// V_MFMA_F32_32X32X4F16_vi
    2151761188U,	// V_MFMA_F32_32X32X8F16_vi
    2151752856U,	// V_MFMA_F32_4X4X1F32_vi
    2151761767U,	// V_MFMA_F32_4X4X2BF16_vi
    2151761120U,	// V_MFMA_F32_4X4X4F16_vi
    2151762889U,	// V_MFMA_I32_16X16X16I8_vi
    2151762867U,	// V_MFMA_I32_16X16X4I8_vi
    2151762825U,	// V_MFMA_I32_32X32X4I8_vi
    2151762912U,	// V_MFMA_I32_32X32X8I8_vi
    2151762847U,	// V_MFMA_I32_4X4X4I8_vi
    2420196728U,	// V_MIN3_F16_gfx10
    2420196728U,	// V_MIN3_F16_vi
    2420188465U,	// V_MIN3_F32_gfx10
    2420188465U,	// V_MIN3_F32_gfx6_gfx7
    2420188465U,	// V_MIN3_F32_vi
    2218871168U,	// V_MIN3_I16_gfx10
    2218871168U,	// V_MIN3_I16_vi
    2151753618U,	// V_MIN3_I32_gfx10
    2151753618U,	// V_MIN3_I32_gfx6_gfx7
    2151753618U,	// V_MIN3_I32_vi
    2218871415U,	// V_MIN3_U16_gfx10
    2218871415U,	// V_MIN3_U16_vi
    2151754296U,	// V_MIN3_U32_gfx10
    2151754296U,	// V_MIN3_U32_gfx6_gfx7
    2151754296U,	// V_MIN3_U32_vi
    2219015585U,	// V_MIN_F16_dpp8_gfx10
    2286124449U,	// V_MIN_F16_dpp_gfx10
    2286124449U,	// V_MIN_F16_dpp_vi
    2151906721U,	// V_MIN_F16_e32_gfx10
    2151906721U,	// V_MIN_F16_e32_vi
    2420342177U,	// V_MIN_F16_e64_gfx10
    2420342177U,	// V_MIN_F16_e64_vi
    2420342177U,	// V_MIN_F16_sdwa_gfx10
    2420342177U,	// V_MIN_F16_sdwa_gfx9
    2420342177U,	// V_MIN_F16_sdwa_vi
    2219011646U,	// V_MIN_F32_dpp8_gfx10
    2286120510U,	// V_MIN_F32_dpp_gfx10
    2286120510U,	// V_MIN_F32_dpp_vi
    2151902782U,	// V_MIN_F32_e32_gfx10
    2151902782U,	// V_MIN_F32_e32_gfx6_gfx7
    2151902782U,	// V_MIN_F32_e32_vi
    2420338238U,	// V_MIN_F32_e64_gfx10
    2420338238U,	// V_MIN_F32_e64_gfx6_gfx7
    2420338238U,	// V_MIN_F32_e64_vi
    2420338238U,	// V_MIN_F32_sdwa_gfx10
    2420338238U,	// V_MIN_F32_sdwa_gfx9
    2420338238U,	// V_MIN_F32_sdwa_vi
    2420195192U,	// V_MIN_F64_gfx10
    2420195192U,	// V_MIN_F64_gfx6_gfx7
    2420195192U,	// V_MIN_F64_vi
    2219016164U,	// V_MIN_I16_dpp_vi
    2151907300U,	// V_MIN_I16_e32_vi
    2151907300U,	// V_MIN_I16_e64_vi
    2151907300U,	// V_MIN_I16_gfx10
    3225649124U,	// V_MIN_I16_sdwa_gfx9
    3225649124U,	// V_MIN_I16_sdwa_vi
    2219012739U,	// V_MIN_I32_dpp8_gfx10
    2219012739U,	// V_MIN_I32_dpp_gfx10
    2219012739U,	// V_MIN_I32_dpp_vi
    2151903875U,	// V_MIN_I32_e32_gfx10
    2151903875U,	// V_MIN_I32_e32_gfx6_gfx7
    2151903875U,	// V_MIN_I32_e32_vi
    2151903875U,	// V_MIN_I32_e64_gfx10
    2151903875U,	// V_MIN_I32_e64_gfx6_gfx7
    2151903875U,	// V_MIN_I32_e64_vi
    3225645699U,	// V_MIN_I32_sdwa_gfx10
    3225645699U,	// V_MIN_I32_sdwa_gfx9
    3225645699U,	// V_MIN_I32_sdwa_vi
    2151903608U,	// V_MIN_LEGACY_F32_e32_gfx6_gfx7
    2420339064U,	// V_MIN_LEGACY_F32_e64_gfx6_gfx7
    2219016470U,	// V_MIN_U16_dpp_vi
    2151907606U,	// V_MIN_U16_e32_vi
    2151907606U,	// V_MIN_U16_e64_vi
    2151907606U,	// V_MIN_U16_gfx10
    3225649430U,	// V_MIN_U16_sdwa_gfx9
    3225649430U,	// V_MIN_U16_sdwa_vi
    2219013200U,	// V_MIN_U32_dpp8_gfx10
    2219013200U,	// V_MIN_U32_dpp_gfx10
    2219013200U,	// V_MIN_U32_dpp_vi
    2151904336U,	// V_MIN_U32_e32_gfx10
    2151904336U,	// V_MIN_U32_e32_gfx6_gfx7
    2151904336U,	// V_MIN_U32_e32_vi
    2151904336U,	// V_MIN_U32_e64_gfx10
    2151904336U,	// V_MIN_U32_e64_gfx6_gfx7
    2151904336U,	// V_MIN_U32_e64_vi
    3225646160U,	// V_MIN_U32_sdwa_gfx10
    3225646160U,	// V_MIN_U32_sdwa_gfx9
    3225646160U,	// V_MIN_U32_sdwa_vi
    3628296824U,	// V_MOVRELD_B32_dpp8_gfx10
    1480813176U,	// V_MOVRELD_B32_dpp_gfx10
    4418168U,	// V_MOVRELD_B32_e32_gfx10
    4418168U,	// V_MOVRELD_B32_e32_gfx6_gfx7
    4418168U,	// V_MOVRELD_B32_e32_vi
    4418168U,	// V_MOVRELD_B32_e64_gfx10
    4418168U,	// V_MOVRELD_B32_e64_gfx6_gfx7
    4418168U,	// V_MOVRELD_B32_e64_vi
    3225643640U,	// V_MOVRELD_B32_sdwa_gfx10
    3628296807U,	// V_MOVRELSD_2_B32_dpp8_gfx10
    1480813159U,	// V_MOVRELSD_2_B32_dpp_gfx10
    4418151U,	// V_MOVRELSD_2_B32_e32_gfx10
    4418151U,	// V_MOVRELSD_2_B32_e64_gfx10
    3225643623U,	// V_MOVRELSD_2_B32_sdwa_gfx10
    3628296848U,	// V_MOVRELSD_B32_dpp8_gfx10
    1480813200U,	// V_MOVRELSD_B32_dpp_gfx10
    4418192U,	// V_MOVRELSD_B32_e32_gfx10
    4418192U,	// V_MOVRELSD_B32_e32_gfx6_gfx7
    4418192U,	// V_MOVRELSD_B32_e32_vi
    4418192U,	// V_MOVRELSD_B32_e64_gfx10
    4418192U,	// V_MOVRELSD_B32_e64_gfx6_gfx7
    4418192U,	// V_MOVRELSD_B32_e64_vi
    3225643664U,	// V_MOVRELSD_B32_sdwa_gfx10
    71527185U,	// V_MOVRELS_B32_dpp8_gfx10
    71527185U,	// V_MOVRELS_B32_dpp_gfx10
    4418321U,	// V_MOVRELS_B32_e32_gfx10
    4418321U,	// V_MOVRELS_B32_e32_gfx6_gfx7
    4418321U,	// V_MOVRELS_B32_e32_vi
    4418321U,	// V_MOVRELS_B32_e64_gfx10
    4418321U,	// V_MOVRELS_B32_e64_gfx6_gfx7
    4418321U,	// V_MOVRELS_B32_e64_vi
    3225643793U,	// V_MOVRELS_B32_sdwa_gfx10
    71527249U,	// V_MOV_B32_dpp8_gfx10
    71527249U,	// V_MOV_B32_dpp_gfx10
    71527249U,	// V_MOV_B32_dpp_vi
    4418385U,	// V_MOV_B32_e32_gfx10
    4418385U,	// V_MOV_B32_e32_gfx6_gfx7
    4418385U,	// V_MOV_B32_e32_vi
    4418385U,	// V_MOV_B32_e64_gfx10
    4418385U,	// V_MOV_B32_e64_gfx6_gfx7
    4418385U,	// V_MOV_B32_e64_vi
    3225643857U,	// V_MOV_B32_sdwa_gfx10
    3225643857U,	// V_MOV_B32_sdwa_gfx9
    3225643857U,	// V_MOV_B32_sdwa_vi
    2151763025U,	// V_MQSAD_PK_U16_U8_gfx10
    2151763025U,	// V_MQSAD_PK_U16_U8_gfx6_gfx7
    2151763025U,	// V_MQSAD_PK_U16_U8_vi
    2151762991U,	// V_MQSAD_U32_U8_gfx10
    2151762991U,	// V_MQSAD_U32_U8_gfx7
    2151762991U,	// V_MQSAD_U32_U8_vi
    2151763066U,	// V_MSAD_U8_gfx10
    2151763066U,	// V_MSAD_U8_gfx6_gfx7
    2151763066U,	// V_MSAD_U8_vi
    2420188922U,	// V_MULLIT_F32_gfx10
    2420188922U,	// V_MULLIT_F32_gfx6_gfx7
    2219015575U,	// V_MUL_F16_dpp8_gfx10
    2286124439U,	// V_MUL_F16_dpp_gfx10
    2286124439U,	// V_MUL_F16_dpp_vi
    2151906711U,	// V_MUL_F16_e32_gfx10
    2151906711U,	// V_MUL_F16_e32_vi
    2420342167U,	// V_MUL_F16_e64_gfx10
    2420342167U,	// V_MUL_F16_e64_vi
    2420342167U,	// V_MUL_F16_sdwa_gfx10
    2420342167U,	// V_MUL_F16_sdwa_gfx9
    2420342167U,	// V_MUL_F16_sdwa_vi
    2219011636U,	// V_MUL_F32_dpp8_gfx10
    2286120500U,	// V_MUL_F32_dpp_gfx10
    2286120500U,	// V_MUL_F32_dpp_vi
    2151902772U,	// V_MUL_F32_e32_gfx10
    2151902772U,	// V_MUL_F32_e32_gfx6_gfx7
    2151902772U,	// V_MUL_F32_e32_vi
    2420338228U,	// V_MUL_F32_e64_gfx10
    2420338228U,	// V_MUL_F32_e64_gfx6_gfx7
    2420338228U,	// V_MUL_F32_e64_vi
    2420338228U,	// V_MUL_F32_sdwa_gfx10
    2420338228U,	// V_MUL_F32_sdwa_gfx9
    2420338228U,	// V_MUL_F32_sdwa_vi
    2420195169U,	// V_MUL_F64_gfx10
    2420195169U,	// V_MUL_F64_gfx6_gfx7
    2420195169U,	// V_MUL_F64_vi
    2219013474U,	// V_MUL_HI_I32_I24_dpp8_gfx10
    2219013474U,	// V_MUL_HI_I32_I24_dpp_gfx10
    2219013474U,	// V_MUL_HI_I32_I24_dpp_vi
    2151904610U,	// V_MUL_HI_I32_I24_e32_gfx10
    2151904610U,	// V_MUL_HI_I32_I24_e32_gfx6_gfx7
    2151904610U,	// V_MUL_HI_I32_I24_e32_vi
    2151904610U,	// V_MUL_HI_I32_I24_e64_gfx10
    2151904610U,	// V_MUL_HI_I32_I24_e64_gfx6_gfx7
    2151904610U,	// V_MUL_HI_I32_I24_e64_vi
    3225646434U,	// V_MUL_HI_I32_I24_sdwa_gfx10
    3225646434U,	// V_MUL_HI_I32_I24_sdwa_gfx9
    3225646434U,	// V_MUL_HI_I32_I24_sdwa_vi
    2151753885U,	// V_MUL_HI_I32_gfx10
    2151753885U,	// V_MUL_HI_I32_gfx6_gfx7
    2151753885U,	// V_MUL_HI_I32_vi
    2219013505U,	// V_MUL_HI_U32_U24_dpp8_gfx10
    2219013505U,	// V_MUL_HI_U32_U24_dpp_gfx10
    2219013505U,	// V_MUL_HI_U32_U24_dpp_vi
    2151904641U,	// V_MUL_HI_U32_U24_e32_gfx10
    2151904641U,	// V_MUL_HI_U32_U24_e32_gfx6_gfx7
    2151904641U,	// V_MUL_HI_U32_U24_e32_vi
    2151904641U,	// V_MUL_HI_U32_U24_e64_gfx10
    2151904641U,	// V_MUL_HI_U32_U24_e64_gfx6_gfx7
    2151904641U,	// V_MUL_HI_U32_U24_e64_vi
    3225646465U,	// V_MUL_HI_U32_U24_sdwa_gfx10
    3225646465U,	// V_MUL_HI_U32_U24_sdwa_gfx9
    3225646465U,	// V_MUL_HI_U32_U24_sdwa_vi
    2151754667U,	// V_MUL_HI_U32_gfx10
    2151754667U,	// V_MUL_HI_U32_gfx6_gfx7
    2151754667U,	// V_MUL_HI_U32_vi
    2219013491U,	// V_MUL_I32_I24_dpp8_gfx10
    2219013491U,	// V_MUL_I32_I24_dpp_gfx10
    2219013491U,	// V_MUL_I32_I24_dpp_vi
    2151904627U,	// V_MUL_I32_I24_e32_gfx10
    2151904627U,	// V_MUL_I32_I24_e32_gfx6_gfx7
    2151904627U,	// V_MUL_I32_I24_e32_vi
    2151904627U,	// V_MUL_I32_I24_e64_gfx10
    2151904627U,	// V_MUL_I32_I24_e64_gfx6_gfx7
    2151904627U,	// V_MUL_I32_I24_e64_vi
    3225646451U,	// V_MUL_I32_I24_sdwa_gfx10
    3225646451U,	// V_MUL_I32_I24_sdwa_gfx9
    3225646451U,	// V_MUL_I32_I24_sdwa_vi
    2219012455U,	// V_MUL_LEGACY_F32_dpp8_gfx10
    2286121319U,	// V_MUL_LEGACY_F32_dpp_gfx10
    2286121319U,	// V_MUL_LEGACY_F32_dpp_vi
    2151903591U,	// V_MUL_LEGACY_F32_e32_gfx10
    2151903591U,	// V_MUL_LEGACY_F32_e32_gfx6_gfx7
    2151903591U,	// V_MUL_LEGACY_F32_e32_vi
    2420339047U,	// V_MUL_LEGACY_F32_e64_gfx10
    2420339047U,	// V_MUL_LEGACY_F32_e64_gfx6_gfx7
    2420339047U,	// V_MUL_LEGACY_F32_e64_vi
    2420339047U,	// V_MUL_LEGACY_F32_sdwa_gfx10
    2420339047U,	// V_MUL_LEGACY_F32_sdwa_gfx9
    2420339047U,	// V_MUL_LEGACY_F32_sdwa_vi
    2151754003U,	// V_MUL_LO_I32_gfx10
    2151754003U,	// V_MUL_LO_I32_gfx6_gfx7
    2151754003U,	// V_MUL_LO_I32_vi
    2219016480U,	// V_MUL_LO_U16_dpp_vi
    2151907616U,	// V_MUL_LO_U16_e32_vi
    2151907616U,	// V_MUL_LO_U16_e64_vi
    2151907616U,	// V_MUL_LO_U16_gfx10
    3225649440U,	// V_MUL_LO_U16_sdwa_gfx9
    3225649440U,	// V_MUL_LO_U16_sdwa_vi
    2151754822U,	// V_MUL_LO_U32_gfx10
    2151754822U,	// V_MUL_LO_U32_gfx6_gfx7
    2151754822U,	// V_MUL_LO_U32_vi
    2219013522U,	// V_MUL_U32_U24_dpp8_gfx10
    2219013522U,	// V_MUL_U32_U24_dpp_gfx10
    2219013522U,	// V_MUL_U32_U24_dpp_vi
    2151904658U,	// V_MUL_U32_U24_e32_gfx10
    2151904658U,	// V_MUL_U32_U24_e32_gfx6_gfx7
    2151904658U,	// V_MUL_U32_U24_e32_vi
    2151904658U,	// V_MUL_U32_U24_e64_gfx10
    2151904658U,	// V_MUL_U32_U24_e64_gfx6_gfx7
    2151904658U,	// V_MUL_U32_U24_e64_vi
    3225646482U,	// V_MUL_U32_U24_sdwa_gfx10
    3225646482U,	// V_MUL_U32_U24_sdwa_gfx9
    3225646482U,	// V_MUL_U32_U24_sdwa_vi
    33500U,	// V_NOP_e32_gfx10
    33500U,	// V_NOP_e32_gfx6_gfx7
    33500U,	// V_NOP_e32_vi
    33500U,	// V_NOP_e64_gfx10
    33500U,	// V_NOP_e64_gfx6_gfx7
    33500U,	// V_NOP_e64_vi
    33500U,	// V_NOP_sdwa_gfx10
    33500U,	// V_NOP_sdwa_gfx9
    33500U,	// V_NOP_sdwa_vi
    71527199U,	// V_NOT_B32_dpp8_gfx10
    71527199U,	// V_NOT_B32_dpp_gfx10
    71527199U,	// V_NOT_B32_dpp_vi
    4418335U,	// V_NOT_B32_e32_gfx10
    4418335U,	// V_NOT_B32_e32_gfx6_gfx7
    4418335U,	// V_NOT_B32_e32_vi
    4418335U,	// V_NOT_B32_e64_gfx10
    4418335U,	// V_NOT_B32_e64_gfx6_gfx7
    4418335U,	// V_NOT_B32_e64_vi
    3225643807U,	// V_NOT_B32_sdwa_gfx10
    3225643807U,	// V_NOT_B32_sdwa_gfx9
    3225643807U,	// V_NOT_B32_sdwa_vi
    2151746743U,	// V_OR3_B32_gfx10
    2151746743U,	// V_OR3_B32_vi
    2219010803U,	// V_OR_B32_dpp8_gfx10
    2219010803U,	// V_OR_B32_dpp_gfx10
    2219010803U,	// V_OR_B32_dpp_vi
    2151901939U,	// V_OR_B32_e32_gfx10
    2151901939U,	// V_OR_B32_e32_gfx6_gfx7
    2151901939U,	// V_OR_B32_e32_vi
    2151901939U,	// V_OR_B32_e64_gfx10
    2151901939U,	// V_OR_B32_e64_gfx6_gfx7
    2151901939U,	// V_OR_B32_e64_vi
    3225643763U,	// V_OR_B32_sdwa_gfx10
    3225643763U,	// V_OR_B32_sdwa_gfx9
    3225643763U,	// V_OR_B32_sdwa_vi
    2420196667U,	// V_PACK_B32_F16_gfx10
    2420196667U,	// V_PACK_B32_F16_vi
    2218855691U,	// V_PERMLANE16_B32_gfx10
    2218855709U,	// V_PERMLANEX16_B32_gfx10
    2151747494U,	// V_PERM_B32_gfx10
    2151747494U,	// V_PERM_B32_vi
    33349U,	// V_PIPEFLUSH_e32_gfx10
    33349U,	// V_PIPEFLUSH_e64_gfx10
    33349U,	// V_PIPEFLUSH_sdwa_gfx10
    2218870292U,	// V_PK_ADD_F16_gfx10
    2218870292U,	// V_PK_ADD_F16_vi
    2218871283U,	// V_PK_ADD_I16_gfx10
    2218871283U,	// V_PK_ADD_I16_vi
    2218871502U,	// V_PK_ADD_U16_gfx10
    2218871502U,	// V_PK_ADD_U16_vi
    2218871322U,	// V_PK_ASHRREV_I16_gfx10
    2218871322U,	// V_PK_ASHRREV_I16_vi
    2151906438U,	// V_PK_FMAC_F16_e32_gfx10
    2151906438U,	// V_PK_FMAC_F16_e32_vi
    2218870204U,	// V_PK_FMA_F16_gfx10
    2218870204U,	// V_PK_FMA_F16_vi
    2218869603U,	// V_PK_LSHLREV_B16_gfx10
    2218869603U,	// V_PK_LSHLREV_B16_vi
    2218869621U,	// V_PK_LSHRREV_B16_gfx10
    2218869621U,	// V_PK_LSHRREV_B16_vi
    2218871258U,	// V_PK_MAD_I16_gfx10
    2218871258U,	// V_PK_MAD_I16_vi
    2218871466U,	// V_PK_MAD_U16_gfx10
    2218871466U,	// V_PK_MAD_U16_vi
    2218870509U,	// V_PK_MAX_F16_gfx10
    2218870509U,	// V_PK_MAX_F16_vi
    2218871340U,	// V_PK_MAX_I16_gfx10
    2218871340U,	// V_PK_MAX_I16_vi
    2218871547U,	// V_PK_MAX_U16_gfx10
    2218871547U,	// V_PK_MAX_U16_vi
    2218870425U,	// V_PK_MIN_F16_gfx10
    2218870425U,	// V_PK_MIN_F16_vi
    2218871308U,	// V_PK_MIN_I16_gfx10
    2218871308U,	// V_PK_MIN_I16_vi
    2218871516U,	// V_PK_MIN_U16_gfx10
    2218871516U,	// V_PK_MIN_U16_vi
    2218870411U,	// V_PK_MUL_F16_gfx10
    2218870411U,	// V_PK_MUL_F16_vi
    2218871530U,	// V_PK_MUL_LO_U16_gfx10
    2218871530U,	// V_PK_MUL_LO_U16_vi
    2218871192U,	// V_PK_SUB_I16_gfx10
    2218871192U,	// V_PK_SUB_I16_vi
    2218871439U,	// V_PK_SUB_U16_gfx10
    2218871439U,	// V_PK_SUB_U16_vi
    2151763007U,	// V_QSAD_PK_U16_U8_gfx10
    2151763007U,	// V_QSAD_PK_U16_U8_gfx7
    2151763007U,	// V_QSAD_PK_U16_U8_vi
    4419232U,	// V_RCP_CLAMP_F32_e32_gfx6_gfx7
    2420338336U,	// V_RCP_CLAMP_F32_e64_gfx6_gfx7
    4421583U,	// V_RCP_CLAMP_F64_e32_gfx6_gfx7
    2420340687U,	// V_RCP_CLAMP_F64_e64_gfx6_gfx7
    71531982U,	// V_RCP_F16_dpp8_gfx10
    138640846U,	// V_RCP_F16_dpp_gfx10
    138640846U,	// V_RCP_F16_dpp_vi
    4423118U,	// V_RCP_F16_e32_gfx10
    4423118U,	// V_RCP_F16_e32_vi
    2420342222U,	// V_RCP_F16_e64_gfx10
    2420342222U,	// V_RCP_F16_e64_vi
    2420342222U,	// V_RCP_F16_sdwa_gfx10
    2420342222U,	// V_RCP_F16_sdwa_gfx9
    2420342222U,	// V_RCP_F16_sdwa_vi
    71528070U,	// V_RCP_F32_dpp8_gfx10
    138636934U,	// V_RCP_F32_dpp_gfx10
    138636934U,	// V_RCP_F32_dpp_vi
    4419206U,	// V_RCP_F32_e32_gfx10
    4419206U,	// V_RCP_F32_e32_gfx6_gfx7
    4419206U,	// V_RCP_F32_e32_vi
    2420338310U,	// V_RCP_F32_e64_gfx10
    2420338310U,	// V_RCP_F32_e64_gfx6_gfx7
    2420338310U,	// V_RCP_F32_e64_vi
    2420338310U,	// V_RCP_F32_sdwa_gfx10
    2420338310U,	// V_RCP_F32_sdwa_gfx9
    2420338310U,	// V_RCP_F32_sdwa_vi
    4421573U,	// V_RCP_F64_e32_gfx10
    4421573U,	// V_RCP_F64_e32_gfx6_gfx7
    4421573U,	// V_RCP_F64_e32_vi
    2420340677U,	// V_RCP_F64_e64_gfx10
    2420340677U,	// V_RCP_F64_e64_gfx6_gfx7
    2420340677U,	// V_RCP_F64_e64_vi
    71527835U,	// V_RCP_IFLAG_F32_dpp8_gfx10
    138636699U,	// V_RCP_IFLAG_F32_dpp_gfx10
    138636699U,	// V_RCP_IFLAG_F32_dpp_vi
    4418971U,	// V_RCP_IFLAG_F32_e32_gfx10
    4418971U,	// V_RCP_IFLAG_F32_e32_gfx6_gfx7
    4418971U,	// V_RCP_IFLAG_F32_e32_vi
    2420338075U,	// V_RCP_IFLAG_F32_e64_gfx10
    2420338075U,	// V_RCP_IFLAG_F32_e64_gfx6_gfx7
    2420338075U,	// V_RCP_IFLAG_F32_e64_vi
    2420338075U,	// V_RCP_IFLAG_F32_sdwa_gfx10
    2420338075U,	// V_RCP_IFLAG_F32_sdwa_gfx9
    2420338075U,	// V_RCP_IFLAG_F32_sdwa_vi
    4419977U,	// V_RCP_LEGACY_F32_e32_gfx6_gfx7
    2420339081U,	// V_RCP_LEGACY_F32_e64_gfx6_gfx7
    4263625U,	// V_READFIRSTLANE_B32
    2151747240U,	// V_READLANE_B32_gfx10
    2151747240U,	// V_READLANE_B32_gfx6_gfx7
    2151747240U,	// V_READLANE_B32_vi
    71531813U,	// V_RNDNE_F16_dpp8_gfx10
    138640677U,	// V_RNDNE_F16_dpp_gfx10
    138640677U,	// V_RNDNE_F16_dpp_vi
    4422949U,	// V_RNDNE_F16_e32_gfx10
    4422949U,	// V_RNDNE_F16_e32_vi
    2420342053U,	// V_RNDNE_F16_e64_gfx10
    2420342053U,	// V_RNDNE_F16_e64_vi
    2420342053U,	// V_RNDNE_F16_sdwa_gfx10
    2420342053U,	// V_RNDNE_F16_sdwa_gfx9
    2420342053U,	// V_RNDNE_F16_sdwa_vi
    71527771U,	// V_RNDNE_F32_dpp8_gfx10
    138636635U,	// V_RNDNE_F32_dpp_gfx10
    138636635U,	// V_RNDNE_F32_dpp_vi
    4418907U,	// V_RNDNE_F32_e32_gfx10
    4418907U,	// V_RNDNE_F32_e32_gfx6_gfx7
    4418907U,	// V_RNDNE_F32_e32_vi
    2420338011U,	// V_RNDNE_F32_e64_gfx10
    2420338011U,	// V_RNDNE_F32_e64_gfx6_gfx7
    2420338011U,	// V_RNDNE_F32_e64_vi
    2420338011U,	// V_RNDNE_F32_sdwa_gfx10
    2420338011U,	// V_RNDNE_F32_sdwa_gfx9
    2420338011U,	// V_RNDNE_F32_sdwa_vi
    4421330U,	// V_RNDNE_F64_e32_gfx10
    4421330U,	// V_RNDNE_F64_e32_gfx7
    4421330U,	// V_RNDNE_F64_e32_vi
    2420340434U,	// V_RNDNE_F64_e64_gfx10
    2420340434U,	// V_RNDNE_F64_e64_gfx7
    2420340434U,	// V_RNDNE_F64_e64_vi
    4419248U,	// V_RSQ_CLAMP_F32_e32_gfx6_gfx7
    2420338352U,	// V_RSQ_CLAMP_F32_e64_gfx6_gfx7
    4421599U,	// V_RSQ_CLAMP_F64_e32_gfx6_gfx7
    2420340703U,	// V_RSQ_CLAMP_F64_e64_gfx6_gfx7
    71532070U,	// V_RSQ_F16_dpp8_gfx10
    138640934U,	// V_RSQ_F16_dpp_gfx10
    138640934U,	// V_RSQ_F16_dpp_vi
    4423206U,	// V_RSQ_F16_e32_gfx10
    4423206U,	// V_RSQ_F16_e32_vi
    2420342310U,	// V_RSQ_F16_e64_gfx10
    2420342310U,	// V_RSQ_F16_e64_vi
    2420342310U,	// V_RSQ_F16_sdwa_gfx10
    2420342310U,	// V_RSQ_F16_sdwa_gfx9
    2420342310U,	// V_RSQ_F16_sdwa_vi
    71528266U,	// V_RSQ_F32_dpp8_gfx10
    138637130U,	// V_RSQ_F32_dpp_gfx10
    138637130U,	// V_RSQ_F32_dpp_vi
    4419402U,	// V_RSQ_F32_e32_gfx10
    4419402U,	// V_RSQ_F32_e32_gfx6_gfx7
    4419402U,	// V_RSQ_F32_e32_vi
    2420338506U,	// V_RSQ_F32_e64_gfx10
    2420338506U,	// V_RSQ_F32_e64_gfx6_gfx7
    2420338506U,	// V_RSQ_F32_e64_vi
    2420338506U,	// V_RSQ_F32_sdwa_gfx10
    2420338506U,	// V_RSQ_F32_sdwa_gfx9
    2420338506U,	// V_RSQ_F32_sdwa_vi
    4421731U,	// V_RSQ_F64_e32_gfx10
    4421731U,	// V_RSQ_F64_e32_gfx6_gfx7
    4421731U,	// V_RSQ_F64_e32_vi
    2420340835U,	// V_RSQ_F64_e64_gfx10
    2420340835U,	// V_RSQ_F64_e64_gfx6_gfx7
    2420340835U,	// V_RSQ_F64_e64_vi
    4420011U,	// V_RSQ_LEGACY_F32_e32_gfx6_gfx7
    2420339115U,	// V_RSQ_LEGACY_F32_e64_gfx6_gfx7
    2151763077U,	// V_SAD_HI_U8_gfx10
    2151763077U,	// V_SAD_HI_U8_gfx6_gfx7
    2151763077U,	// V_SAD_HI_U8_vi
    2151762627U,	// V_SAD_U16_gfx10
    2151762627U,	// V_SAD_U16_gfx6_gfx7
    2151762627U,	// V_SAD_U16_vi
    2151754426U,	// V_SAD_U32_gfx10
    2151754426U,	// V_SAD_U32_gfx6_gfx7
    2151754426U,	// V_SAD_U32_vi
    2151763056U,	// V_SAD_U8_gfx10
    2151763056U,	// V_SAD_U8_gfx6_gfx7
    2151763056U,	// V_SAD_U8_vi
    71532394U,	// V_SAT_PK_U8_I16_dpp8_gfx10
    71532394U,	// V_SAT_PK_U8_I16_dpp_gfx10
    71532394U,	// V_SAT_PK_U8_I16_dpp_vi
    4423530U,	// V_SAT_PK_U8_I16_e32_gfx10
    4423530U,	// V_SAT_PK_U8_I16_e32_vi
    4423530U,	// V_SAT_PK_U8_I16_e64_gfx10
    4423530U,	// V_SAT_PK_U8_I16_e64_vi
    3225649002U,	// V_SAT_PK_U8_I16_sdwa_gfx10
    3225649002U,	// V_SAT_PK_U8_I16_sdwa_gfx9
    3225649002U,	// V_SAT_PK_U8_I16_sdwa_vi
    71527071U,	// V_SCREEN_PARTITION_4SE_B32_dpp_gfx9
    4418207U,	// V_SCREEN_PARTITION_4SE_B32_e32_vi
    4418207U,	// V_SCREEN_PARTITION_4SE_B32_e64_vi
    3225643679U,	// V_SCREEN_PARTITION_4SE_B32_sdwa_gfx9
    71531947U,	// V_SIN_F16_dpp8_gfx10
    138640811U,	// V_SIN_F16_dpp_gfx10
    138640811U,	// V_SIN_F16_dpp_vi
    4423083U,	// V_SIN_F16_e32_gfx10
    4423083U,	// V_SIN_F16_e32_vi
    2420342187U,	// V_SIN_F16_e64_gfx10
    2420342187U,	// V_SIN_F16_e64_vi
    2420342187U,	// V_SIN_F16_sdwa_gfx10
    2420342187U,	// V_SIN_F16_sdwa_gfx9
    2420342187U,	// V_SIN_F16_sdwa_vi
    71528008U,	// V_SIN_F32_dpp8_gfx10
    138636872U,	// V_SIN_F32_dpp_gfx10
    138636872U,	// V_SIN_F32_dpp_vi
    4419144U,	// V_SIN_F32_e32_gfx10
    4419144U,	// V_SIN_F32_e32_gfx6_gfx7
    4419144U,	// V_SIN_F32_e32_vi
    2420338248U,	// V_SIN_F32_e64_gfx10
    2420338248U,	// V_SIN_F32_e64_gfx6_gfx7
    2420338248U,	// V_SIN_F32_e64_vi
    2420338248U,	// V_SIN_F32_sdwa_gfx10
    2420338248U,	// V_SIN_F32_sdwa_gfx9
    2420338248U,	// V_SIN_F32_sdwa_vi
    71532276U,	// V_SQRT_F16_dpp8_gfx10
    138641140U,	// V_SQRT_F16_dpp_gfx10
    138641140U,	// V_SQRT_F16_dpp_vi
    4423412U,	// V_SQRT_F16_e32_gfx10
    4423412U,	// V_SQRT_F16_e32_vi
    2420342516U,	// V_SQRT_F16_e64_gfx10
    2420342516U,	// V_SQRT_F16_e64_vi
    2420342516U,	// V_SQRT_F16_sdwa_gfx10
    2420342516U,	// V_SQRT_F16_sdwa_gfx9
    2420342516U,	// V_SQRT_F16_sdwa_vi
    71528592U,	// V_SQRT_F32_dpp8_gfx10
    138637456U,	// V_SQRT_F32_dpp_gfx10
    138637456U,	// V_SQRT_F32_dpp_vi
    4419728U,	// V_SQRT_F32_e32_gfx10
    4419728U,	// V_SQRT_F32_e32_gfx6_gfx7
    4419728U,	// V_SQRT_F32_e32_vi
    2420338832U,	// V_SQRT_F32_e64_gfx10
    2420338832U,	// V_SQRT_F32_e64_gfx6_gfx7
    2420338832U,	// V_SQRT_F32_e64_vi
    2420338832U,	// V_SQRT_F32_sdwa_gfx10
    2420338832U,	// V_SQRT_F32_sdwa_gfx9
    2420338832U,	// V_SQRT_F32_sdwa_vi
    4422047U,	// V_SQRT_F64_e32_gfx10
    4422047U,	// V_SQRT_F64_e32_gfx6_gfx7
    4422047U,	// V_SQRT_F64_e32_vi
    2420341151U,	// V_SQRT_F64_e64_gfx10
    2420341151U,	// V_SQRT_F64_e64_gfx6_gfx7
    2420341151U,	// V_SQRT_F64_e64_vi
    2223207568U,	// V_SUBBREV_CO_U32_dpp_gfx9
    2156098704U,	// V_SUBBREV_CO_U32_e32_gfx9
    1011053712U,	// V_SUBBREV_CO_U32_e64_gfx9
    3229840528U,	// V_SUBBREV_CO_U32_sdwa_gfx9
    2223207707U,	// V_SUBBREV_U32_dpp_vi
    2156098843U,	// V_SUBBREV_U32_e32_gfx6_gfx7
    2156098843U,	// V_SUBBREV_U32_e32_vi
    1011053851U,	// V_SUBBREV_U32_e64_gfx6_gfx7
    1011053851U,	// V_SUBBREV_U32_e64_vi
    3229840667U,	// V_SUBBREV_U32_sdwa_vi
    2223207514U,	// V_SUBB_CO_U32_dpp_gfx9
    2156098650U,	// V_SUBB_CO_U32_e32_gfx9
    1011053658U,	// V_SUBB_CO_U32_e64_gfx9
    3229840474U,	// V_SUBB_CO_U32_sdwa_gfx9
    2223207252U,	// V_SUBB_U32_dpp_vi
    2156098388U,	// V_SUBB_U32_e32_gfx6_gfx7
    2156098388U,	// V_SUBB_U32_e32_vi
    1011053396U,	// V_SUBB_U32_e64_gfx6_gfx7
    1011053396U,	// V_SUBB_U32_e64_vi
    3229840212U,	// V_SUBB_U32_sdwa_vi
    2219013181U,	// V_SUBREV_CO_CI_U32_dpp8_gfx10
    2239984701U,	// V_SUBREV_CO_CI_U32_dpp8_w32_gfx10
    2223207485U,	// V_SUBREV_CO_CI_U32_dpp8_w64_gfx10
    2219013181U,	// V_SUBREV_CO_CI_U32_dpp_gfx10
    2239984701U,	// V_SUBREV_CO_CI_U32_dpp_w32_gfx10
    2223207485U,	// V_SUBREV_CO_CI_U32_dpp_w64_gfx10
    2151904317U,	// V_SUBREV_CO_CI_U32_e32_gfx10
    1011053629U,	// V_SUBREV_CO_CI_U32_e64_gfx10
    3225646141U,	// V_SUBREV_CO_CI_U32_sdwa_gfx10
    3246617661U,	// V_SUBREV_CO_CI_U32_sdwa_w32_gfx10
    3229840445U,	// V_SUBREV_CO_CI_U32_sdwa_w64_gfx10
    2223207585U,	// V_SUBREV_CO_U32_dpp_gfx9
    2156098721U,	// V_SUBREV_CO_U32_e32_gfx9
    1011053729U,	// V_SUBREV_CO_U32_e64_gfx10
    1011053729U,	// V_SUBREV_CO_U32_e64_gfx9
    3229840545U,	// V_SUBREV_CO_U32_sdwa_gfx9
    2219015989U,	// V_SUBREV_F16_dpp8_gfx10
    2286124853U,	// V_SUBREV_F16_dpp_gfx10
    2286124853U,	// V_SUBREV_F16_dpp_vi
    2151907125U,	// V_SUBREV_F16_e32_gfx10
    2151907125U,	// V_SUBREV_F16_e32_vi
    2420342581U,	// V_SUBREV_F16_e64_gfx10
    2420342581U,	// V_SUBREV_F16_e64_vi
    2420342581U,	// V_SUBREV_F16_sdwa_gfx10
    2420342581U,	// V_SUBREV_F16_sdwa_gfx9
    2420342581U,	// V_SUBREV_F16_sdwa_vi
    2219012363U,	// V_SUBREV_F32_dpp8_gfx10
    2286121227U,	// V_SUBREV_F32_dpp_gfx10
    2286121227U,	// V_SUBREV_F32_dpp_vi
    2151903499U,	// V_SUBREV_F32_e32_gfx10
    2151903499U,	// V_SUBREV_F32_e32_gfx6_gfx7
    2151903499U,	// V_SUBREV_F32_e32_vi
    2420338955U,	// V_SUBREV_F32_e64_gfx10
    2420338955U,	// V_SUBREV_F32_e64_gfx6_gfx7
    2420338955U,	// V_SUBREV_F32_e64_vi
    2420338955U,	// V_SUBREV_F32_sdwa_gfx10
    2420338955U,	// V_SUBREV_F32_sdwa_gfx9
    2420338955U,	// V_SUBREV_F32_sdwa_vi
    2156098306U,	// V_SUBREV_I32_e32_gfx6_gfx7
    1011053314U,	// V_SUBREV_I32_e64_gfx6_gfx7
    2219013006U,	// V_SUBREV_NC_U32_dpp8_gfx10
    2219013006U,	// V_SUBREV_NC_U32_dpp_gfx10
    2151904142U,	// V_SUBREV_NC_U32_e32_gfx10
    2151904142U,	// V_SUBREV_NC_U32_e64_gfx10
    3225645966U,	// V_SUBREV_NC_U32_sdwa_gfx10
    2219016599U,	// V_SUBREV_U16_dpp_vi
    2151907735U,	// V_SUBREV_U16_e32_vi
    2151907735U,	// V_SUBREV_U16_e64_vi
    3225649559U,	// V_SUBREV_U16_sdwa_gfx9
    3225649559U,	// V_SUBREV_U16_sdwa_vi
    2219013417U,	// V_SUBREV_U32_dpp_gfx9
    2223207721U,	// V_SUBREV_U32_dpp_vi
    2151904553U,	// V_SUBREV_U32_e32_gfx9
    2156098857U,	// V_SUBREV_U32_e32_vi
    2151904553U,	// V_SUBREV_U32_e64_gfx9
    1011053865U,	// V_SUBREV_U32_e64_vi
    3225646377U,	// V_SUBREV_U32_sdwa_gfx9
    3229840681U,	// V_SUBREV_U32_sdwa_vi
    2219013149U,	// V_SUB_CO_CI_U32_dpp8_gfx10
    2239984669U,	// V_SUB_CO_CI_U32_dpp8_w32_gfx10
    2223207453U,	// V_SUB_CO_CI_U32_dpp8_w64_gfx10
    2219013149U,	// V_SUB_CO_CI_U32_dpp_gfx10
    2239984669U,	// V_SUB_CO_CI_U32_dpp_w32_gfx10
    2223207453U,	// V_SUB_CO_CI_U32_dpp_w64_gfx10
    2151904285U,	// V_SUB_CO_CI_U32_e32_gfx10
    1011053597U,	// V_SUB_CO_CI_U32_e64_gfx10
    3225646109U,	// V_SUB_CO_CI_U32_sdwa_gfx10
    3246617629U,	// V_SUB_CO_CI_U32_sdwa_w32_gfx10
    3229840413U,	// V_SUB_CO_CI_U32_sdwa_w64_gfx10
    2223207528U,	// V_SUB_CO_U32_dpp_gfx9
    2156098664U,	// V_SUB_CO_U32_e32_gfx9
    1011053672U,	// V_SUB_CO_U32_e64_gfx10
    1011053672U,	// V_SUB_CO_U32_e64_gfx9
    3229840488U,	// V_SUB_CO_U32_sdwa_gfx9
    2219015282U,	// V_SUB_F16_dpp8_gfx10
    2286124146U,	// V_SUB_F16_dpp_gfx10
    2286124146U,	// V_SUB_F16_dpp_vi
    2151906418U,	// V_SUB_F16_e32_gfx10
    2151906418U,	// V_SUB_F16_e32_vi
    2420341874U,	// V_SUB_F16_e64_gfx10
    2420341874U,	// V_SUB_F16_e64_vi
    2420341874U,	// V_SUB_F16_sdwa_gfx10
    2420341874U,	// V_SUB_F16_sdwa_gfx9
    2420341874U,	// V_SUB_F16_sdwa_vi
    2219011134U,	// V_SUB_F32_dpp8_gfx10
    2286119998U,	// V_SUB_F32_dpp_gfx10
    2286119998U,	// V_SUB_F32_dpp_vi
    2151902270U,	// V_SUB_F32_e32_gfx10
    2151902270U,	// V_SUB_F32_e32_gfx6_gfx7
    2151902270U,	// V_SUB_F32_e32_vi
    2420337726U,	// V_SUB_F32_e64_gfx10
    2420337726U,	// V_SUB_F32_e64_gfx6_gfx7
    2420337726U,	// V_SUB_F32_e64_vi
    2420337726U,	// V_SUB_F32_sdwa_gfx10
    2420337726U,	// V_SUB_F32_sdwa_gfx9
    2420337726U,	// V_SUB_F32_sdwa_vi
    2218871206U,	// V_SUB_I16_vi
    2156098042U,	// V_SUB_I32_e32_gfx6_gfx7
    1011053050U,	// V_SUB_I32_e64_gfx6_gfx7
    2151753686U,	// V_SUB_I32_vi
    2218871217U,	// V_SUB_NC_I16_gfx10
    2151753697U,	// V_SUB_NC_I32_gfx10
    2151907464U,	// V_SUB_NC_U16_gfx10
    2219012980U,	// V_SUB_NC_U32_dpp8_gfx10
    2219012980U,	// V_SUB_NC_U32_dpp_gfx10
    2151904116U,	// V_SUB_NC_U32_e32_gfx10
    2151904116U,	// V_SUB_NC_U32_e64_gfx10
    3225645940U,	// V_SUB_NC_U32_sdwa_gfx10
    2219016318U,	// V_SUB_U16_dpp_vi
    2151907454U,	// V_SUB_U16_e32_vi
    2151907454U,	// V_SUB_U16_e64_vi
    3225649278U,	// V_SUB_U16_sdwa_gfx9
    3225649278U,	// V_SUB_U16_sdwa_vi
    2219012959U,	// V_SUB_U32_dpp_gfx9
    2223207263U,	// V_SUB_U32_dpp_vi
    2151904095U,	// V_SUB_U32_e32_gfx9
    2156098399U,	// V_SUB_U32_e32_vi
    2151904095U,	// V_SUB_U32_e64_gfx9
    1011053407U,	// V_SUB_U32_e64_vi
    3225645919U,	// V_SUB_U32_sdwa_gfx9
    3229840223U,	// V_SUB_U32_sdwa_vi
    71372650U,	// V_SWAPREL_B32_gfx10
    71372885U,	// V_SWAP_B32_gfx10
    71372885U,	// V_SWAP_B32_vi
    2420195253U,	// V_TRIG_PREOP_F64_gfx10
    2420195253U,	// V_TRIG_PREOP_F64_gfx6_gfx7
    2420195253U,	// V_TRIG_PREOP_F64_vi
    71531679U,	// V_TRUNC_F16_dpp8_gfx10
    138640543U,	// V_TRUNC_F16_dpp_gfx10
    138640543U,	// V_TRUNC_F16_dpp_vi
    4422815U,	// V_TRUNC_F16_e32_gfx10
    4422815U,	// V_TRUNC_F16_e32_vi
    2420341919U,	// V_TRUNC_F16_e64_gfx10
    2420341919U,	// V_TRUNC_F16_e64_vi
    2420341919U,	// V_TRUNC_F16_sdwa_gfx10
    2420341919U,	// V_TRUNC_F16_sdwa_gfx9
    2420341919U,	// V_TRUNC_F16_sdwa_vi
    71527517U,	// V_TRUNC_F32_dpp8_gfx10
    138636381U,	// V_TRUNC_F32_dpp_gfx10
    138636381U,	// V_TRUNC_F32_dpp_vi
    4418653U,	// V_TRUNC_F32_e32_gfx10
    4418653U,	// V_TRUNC_F32_e32_gfx6_gfx7
    4418653U,	// V_TRUNC_F32_e32_vi
    2420337757U,	// V_TRUNC_F32_e64_gfx10
    2420337757U,	// V_TRUNC_F32_e64_gfx6_gfx7
    2420337757U,	// V_TRUNC_F32_e64_vi
    2420337757U,	// V_TRUNC_F32_sdwa_gfx10
    2420337757U,	// V_TRUNC_F32_sdwa_gfx9
    2420337757U,	// V_TRUNC_F32_sdwa_vi
    4421086U,	// V_TRUNC_F64_e32_gfx10
    4421086U,	// V_TRUNC_F64_e32_gfx7
    4421086U,	// V_TRUNC_F64_e32_vi
    2420340190U,	// V_TRUNC_F64_e64_gfx10
    2420340190U,	// V_TRUNC_F64_e64_gfx7
    2420340190U,	// V_TRUNC_F64_e64_vi
    2151747256U,	// V_WRITELANE_B32_gfx10
    2151747256U,	// V_WRITELANE_B32_gfx6_gfx7
    2151747256U,	// V_WRITELANE_B32_vi
    2151754437U,	// V_XAD_U32_gfx10
    2151754437U,	// V_XAD_U32_vi
    2219010812U,	// V_XNOR_B32_dpp8_gfx10
    2219010812U,	// V_XNOR_B32_dpp_gfx10
    2219010812U,	// V_XNOR_B32_dpp_vi
    2151901948U,	// V_XNOR_B32_e32_gfx10
    2151901948U,	// V_XNOR_B32_e32_vi
    2151901948U,	// V_XNOR_B32_e64_gfx10
    2151901948U,	// V_XNOR_B32_e64_vi
    3225643772U,	// V_XNOR_B32_sdwa_gfx10
    3225643772U,	// V_XNOR_B32_sdwa_gfx9
    3225643772U,	// V_XNOR_B32_sdwa_vi
    2151746754U,	// V_XOR3_B32_gfx10
    2219010823U,	// V_XOR_B32_dpp8_gfx10
    2219010823U,	// V_XOR_B32_dpp_gfx10
    2219010823U,	// V_XOR_B32_dpp_vi
    2151901959U,	// V_XOR_B32_e32_gfx10
    2151901959U,	// V_XOR_B32_e32_gfx6_gfx7
    2151901959U,	// V_XOR_B32_e32_vi
    2151901959U,	// V_XOR_B32_e64_gfx10
    2151901959U,	// V_XOR_B32_e64_gfx6_gfx7
    2151901959U,	// V_XOR_B32_e64_vi
    3225643783U,	// V_XOR_B32_sdwa_gfx10
    3225643783U,	// V_XOR_B32_sdwa_gfx9
    3225643783U,	// V_XOR_B32_sdwa_vi
  };

  static const uint32_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_INSTR_REF
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// ATOMIC_FENCE
    0U,	// BUFFER_ATOMIC_ADD_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_F32_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_F32_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_ADDR64
    0U,	// BUFFER_ATOMIC_AND_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_IDXEN
    0U,	// BUFFER_ATOMIC_AND_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFEN
    0U,	// BUFFER_ATOMIC_AND_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFSET
    0U,	// BUFFER_ATOMIC_AND_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CSUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_ADDR64
    0U,	// BUFFER_ATOMIC_INC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_IDXEN
    0U,	// BUFFER_ATOMIC_INC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFEN
    0U,	// BUFFER_ATOMIC_INC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFSET
    0U,	// BUFFER_ATOMIC_INC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_ADDR64
    0U,	// BUFFER_ATOMIC_OR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_IDXEN
    0U,	// BUFFER_ATOMIC_OR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFEN
    0U,	// BUFFER_ATOMIC_OR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFSET
    0U,	// BUFFER_ATOMIC_OR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_ADDR64
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN
    0U,	// BUFFER_GL0_INV
    0U,	// BUFFER_GL1_INV
    0U,	// BUFFER_LOAD_DWORDX2_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_ADDR64
    0U,	// BUFFER_LOAD_DWORD_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_IDXEN
    0U,	// BUFFER_LOAD_DWORD_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_OFFEN
    0U,	// BUFFER_LOAD_DWORD_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_OFFSET
    0U,	// BUFFER_LOAD_DWORD_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_ADDR64
    0U,	// BUFFER_LOAD_USHORT_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_IDXEN
    0U,	// BUFFER_LOAD_USHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_OFFEN
    0U,	// BUFFER_LOAD_USHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_OFFSET
    0U,	// BUFFER_LOAD_USHORT_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_ADDR64
    0U,	// BUFFER_STORE_BYTE_BOTHEN
    0U,	// BUFFER_STORE_BYTE_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_ADDR64
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_IDXEN
    0U,	// BUFFER_STORE_BYTE_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFEN
    0U,	// BUFFER_STORE_BYTE_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFSET
    0U,	// BUFFER_STORE_BYTE_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX2_ADDR64
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX2_IDXEN
    0U,	// BUFFER_STORE_DWORDX2_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFEN
    0U,	// BUFFER_STORE_DWORDX2_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFSET
    0U,	// BUFFER_STORE_DWORDX2_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX3_ADDR64
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX3_IDXEN
    0U,	// BUFFER_STORE_DWORDX3_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFEN
    0U,	// BUFFER_STORE_DWORDX3_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFSET
    0U,	// BUFFER_STORE_DWORDX3_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX4_ADDR64
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX4_IDXEN
    0U,	// BUFFER_STORE_DWORDX4_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFEN
    0U,	// BUFFER_STORE_DWORDX4_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFSET
    0U,	// BUFFER_STORE_DWORDX4_OFFSET_exact
    0U,	// BUFFER_STORE_DWORD_ADDR64
    0U,	// BUFFER_STORE_DWORD_BOTHEN
    0U,	// BUFFER_STORE_DWORD_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORD_IDXEN
    0U,	// BUFFER_STORE_DWORD_IDXEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFEN
    0U,	// BUFFER_STORE_DWORD_OFFEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFSET
    0U,	// BUFFER_STORE_DWORD_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_STORE_LDS_DWORD
    0U,	// BUFFER_STORE_SHORT_ADDR64
    0U,	// BUFFER_STORE_SHORT_BOTHEN
    0U,	// BUFFER_STORE_SHORT_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_SHORT_IDXEN
    0U,	// BUFFER_STORE_SHORT_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFEN
    0U,	// BUFFER_STORE_SHORT_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFSET
    0U,	// BUFFER_STORE_SHORT_OFFSET_exact
    0U,	// BUFFER_WBINVL1
    0U,	// BUFFER_WBINVL1_SC
    0U,	// BUFFER_WBINVL1_VOL
    0U,	// DS_ADD_F32
    0U,	// DS_ADD_F32_gfx9
    0U,	// DS_ADD_RTN_F32
    0U,	// DS_ADD_RTN_F32_gfx9
    0U,	// DS_ADD_RTN_U32
    0U,	// DS_ADD_RTN_U32_gfx9
    0U,	// DS_ADD_RTN_U64
    0U,	// DS_ADD_RTN_U64_gfx9
    0U,	// DS_ADD_SRC2_F32
    0U,	// DS_ADD_SRC2_U32
    0U,	// DS_ADD_SRC2_U64
    0U,	// DS_ADD_U32
    0U,	// DS_ADD_U32_gfx9
    0U,	// DS_ADD_U64
    0U,	// DS_ADD_U64_gfx9
    0U,	// DS_AND_B32
    0U,	// DS_AND_B32_gfx9
    0U,	// DS_AND_B64
    0U,	// DS_AND_B64_gfx9
    0U,	// DS_AND_RTN_B32
    0U,	// DS_AND_RTN_B32_gfx9
    0U,	// DS_AND_RTN_B64
    0U,	// DS_AND_RTN_B64_gfx9
    0U,	// DS_AND_SRC2_B32
    0U,	// DS_AND_SRC2_B64
    0U,	// DS_APPEND
    0U,	// DS_BPERMUTE_B32
    0U,	// DS_CMPST_B32
    0U,	// DS_CMPST_B32_gfx9
    0U,	// DS_CMPST_B64
    0U,	// DS_CMPST_B64_gfx9
    0U,	// DS_CMPST_F32
    0U,	// DS_CMPST_F32_gfx9
    0U,	// DS_CMPST_F64
    0U,	// DS_CMPST_F64_gfx9
    0U,	// DS_CMPST_RTN_B32
    0U,	// DS_CMPST_RTN_B32_gfx9
    0U,	// DS_CMPST_RTN_B64
    0U,	// DS_CMPST_RTN_B64_gfx9
    0U,	// DS_CMPST_RTN_F32
    0U,	// DS_CMPST_RTN_F32_gfx9
    0U,	// DS_CMPST_RTN_F64
    0U,	// DS_CMPST_RTN_F64_gfx9
    0U,	// DS_CONDXCHG32_RTN_B64
    0U,	// DS_CONDXCHG32_RTN_B64_gfx9
    0U,	// DS_CONSUME
    0U,	// DS_DEC_RTN_U32
    0U,	// DS_DEC_RTN_U32_gfx9
    0U,	// DS_DEC_RTN_U64
    0U,	// DS_DEC_RTN_U64_gfx9
    0U,	// DS_DEC_SRC2_U32
    0U,	// DS_DEC_SRC2_U64
    0U,	// DS_DEC_U32
    0U,	// DS_DEC_U32_gfx9
    0U,	// DS_DEC_U64
    0U,	// DS_DEC_U64_gfx9
    0U,	// DS_GWS_BARRIER
    0U,	// DS_GWS_INIT
    0U,	// DS_GWS_SEMA_BR
    0U,	// DS_GWS_SEMA_P
    0U,	// DS_GWS_SEMA_RELEASE_ALL
    0U,	// DS_GWS_SEMA_V
    0U,	// DS_INC_RTN_U32
    0U,	// DS_INC_RTN_U32_gfx9
    0U,	// DS_INC_RTN_U64
    0U,	// DS_INC_RTN_U64_gfx9
    0U,	// DS_INC_SRC2_U32
    0U,	// DS_INC_SRC2_U64
    0U,	// DS_INC_U32
    0U,	// DS_INC_U32_gfx9
    0U,	// DS_INC_U64
    0U,	// DS_INC_U64_gfx9
    0U,	// DS_MAX_F32
    0U,	// DS_MAX_F32_gfx9
    0U,	// DS_MAX_F64
    0U,	// DS_MAX_F64_gfx9
    0U,	// DS_MAX_I32
    0U,	// DS_MAX_I32_gfx9
    0U,	// DS_MAX_I64
    0U,	// DS_MAX_I64_gfx9
    0U,	// DS_MAX_RTN_F32
    0U,	// DS_MAX_RTN_F32_gfx9
    0U,	// DS_MAX_RTN_F64
    0U,	// DS_MAX_RTN_F64_gfx9
    0U,	// DS_MAX_RTN_I32
    0U,	// DS_MAX_RTN_I32_gfx9
    0U,	// DS_MAX_RTN_I64
    0U,	// DS_MAX_RTN_I64_gfx9
    0U,	// DS_MAX_RTN_U32
    0U,	// DS_MAX_RTN_U32_gfx9
    0U,	// DS_MAX_RTN_U64
    0U,	// DS_MAX_RTN_U64_gfx9
    0U,	// DS_MAX_SRC2_F32
    0U,	// DS_MAX_SRC2_F64
    0U,	// DS_MAX_SRC2_I32
    0U,	// DS_MAX_SRC2_I64
    0U,	// DS_MAX_SRC2_U32
    0U,	// DS_MAX_SRC2_U64
    0U,	// DS_MAX_U32
    0U,	// DS_MAX_U32_gfx9
    0U,	// DS_MAX_U64
    0U,	// DS_MAX_U64_gfx9
    0U,	// DS_MIN_F32
    0U,	// DS_MIN_F32_gfx9
    0U,	// DS_MIN_F64
    0U,	// DS_MIN_F64_gfx9
    0U,	// DS_MIN_I32
    0U,	// DS_MIN_I32_gfx9
    0U,	// DS_MIN_I64
    0U,	// DS_MIN_I64_gfx9
    0U,	// DS_MIN_RTN_F32
    0U,	// DS_MIN_RTN_F32_gfx9
    0U,	// DS_MIN_RTN_F64
    0U,	// DS_MIN_RTN_F64_gfx9
    0U,	// DS_MIN_RTN_I32
    0U,	// DS_MIN_RTN_I32_gfx9
    0U,	// DS_MIN_RTN_I64
    0U,	// DS_MIN_RTN_I64_gfx9
    0U,	// DS_MIN_RTN_U32
    0U,	// DS_MIN_RTN_U32_gfx9
    0U,	// DS_MIN_RTN_U64
    0U,	// DS_MIN_RTN_U64_gfx9
    0U,	// DS_MIN_SRC2_F32
    0U,	// DS_MIN_SRC2_F64
    0U,	// DS_MIN_SRC2_I32
    0U,	// DS_MIN_SRC2_I64
    0U,	// DS_MIN_SRC2_U32
    0U,	// DS_MIN_SRC2_U64
    0U,	// DS_MIN_U32
    0U,	// DS_MIN_U32_gfx9
    0U,	// DS_MIN_U64
    0U,	// DS_MIN_U64_gfx9
    0U,	// DS_MSKOR_B32
    0U,	// DS_MSKOR_B32_gfx9
    0U,	// DS_MSKOR_B64
    0U,	// DS_MSKOR_B64_gfx9
    0U,	// DS_MSKOR_RTN_B32
    0U,	// DS_MSKOR_RTN_B32_gfx9
    0U,	// DS_MSKOR_RTN_B64
    0U,	// DS_MSKOR_RTN_B64_gfx9
    0U,	// DS_NOP
    0U,	// DS_ORDERED_COUNT
    0U,	// DS_OR_B32
    0U,	// DS_OR_B32_gfx9
    0U,	// DS_OR_B64
    0U,	// DS_OR_B64_gfx9
    0U,	// DS_OR_RTN_B32
    0U,	// DS_OR_RTN_B32_gfx9
    0U,	// DS_OR_RTN_B64
    0U,	// DS_OR_RTN_B64_gfx9
    0U,	// DS_OR_SRC2_B32
    0U,	// DS_OR_SRC2_B64
    0U,	// DS_PERMUTE_B32
    0U,	// DS_READ2ST64_B32
    0U,	// DS_READ2ST64_B32_gfx9
    0U,	// DS_READ2ST64_B64
    0U,	// DS_READ2ST64_B64_gfx9
    0U,	// DS_READ2_B32
    0U,	// DS_READ2_B32_gfx9
    0U,	// DS_READ2_B64
    0U,	// DS_READ2_B64_gfx9
    0U,	// DS_READ_ADDTID_B32
    0U,	// DS_READ_B128
    0U,	// DS_READ_B128_gfx9
    0U,	// DS_READ_B32
    0U,	// DS_READ_B32_gfx9
    0U,	// DS_READ_B64
    0U,	// DS_READ_B64_gfx9
    0U,	// DS_READ_B96
    0U,	// DS_READ_B96_gfx9
    0U,	// DS_READ_I16
    0U,	// DS_READ_I16_gfx9
    0U,	// DS_READ_I8
    0U,	// DS_READ_I8_D16
    0U,	// DS_READ_I8_D16_HI
    0U,	// DS_READ_I8_gfx9
    0U,	// DS_READ_U16
    0U,	// DS_READ_U16_D16
    0U,	// DS_READ_U16_D16_HI
    0U,	// DS_READ_U16_gfx9
    0U,	// DS_READ_U8
    0U,	// DS_READ_U8_D16
    0U,	// DS_READ_U8_D16_HI
    0U,	// DS_READ_U8_gfx9
    0U,	// DS_RSUB_RTN_U32
    0U,	// DS_RSUB_RTN_U32_gfx9
    0U,	// DS_RSUB_RTN_U64
    0U,	// DS_RSUB_RTN_U64_gfx9
    0U,	// DS_RSUB_SRC2_U32
    0U,	// DS_RSUB_SRC2_U64
    0U,	// DS_RSUB_U32
    0U,	// DS_RSUB_U32_gfx9
    0U,	// DS_RSUB_U64
    0U,	// DS_RSUB_U64_gfx9
    0U,	// DS_SUB_RTN_U32
    0U,	// DS_SUB_RTN_U32_gfx9
    0U,	// DS_SUB_RTN_U64
    0U,	// DS_SUB_RTN_U64_gfx9
    0U,	// DS_SUB_SRC2_U32
    0U,	// DS_SUB_SRC2_U64
    0U,	// DS_SUB_U32
    0U,	// DS_SUB_U32_gfx9
    0U,	// DS_SUB_U64
    0U,	// DS_SUB_U64_gfx9
    0U,	// DS_SWIZZLE_B32
    0U,	// DS_WRAP_RTN_B32
    0U,	// DS_WRAP_RTN_B32_gfx9
    0U,	// DS_WRITE2ST64_B32
    0U,	// DS_WRITE2ST64_B32_gfx9
    0U,	// DS_WRITE2ST64_B64
    0U,	// DS_WRITE2ST64_B64_gfx9
    0U,	// DS_WRITE2_B32
    0U,	// DS_WRITE2_B32_gfx9
    0U,	// DS_WRITE2_B64
    0U,	// DS_WRITE2_B64_gfx9
    0U,	// DS_WRITE_ADDTID_B32
    0U,	// DS_WRITE_B128
    0U,	// DS_WRITE_B128_gfx9
    0U,	// DS_WRITE_B16
    0U,	// DS_WRITE_B16_D16_HI
    0U,	// DS_WRITE_B16_gfx9
    0U,	// DS_WRITE_B32
    0U,	// DS_WRITE_B32_gfx9
    0U,	// DS_WRITE_B64
    0U,	// DS_WRITE_B64_gfx9
    0U,	// DS_WRITE_B8
    0U,	// DS_WRITE_B8_D16_HI
    0U,	// DS_WRITE_B8_gfx9
    0U,	// DS_WRITE_B96
    0U,	// DS_WRITE_B96_gfx9
    0U,	// DS_WRITE_SRC2_B32
    0U,	// DS_WRITE_SRC2_B64
    0U,	// DS_WRXCHG2ST64_RTN_B32
    0U,	// DS_WRXCHG2ST64_RTN_B32_gfx9
    0U,	// DS_WRXCHG2ST64_RTN_B64
    0U,	// DS_WRXCHG2ST64_RTN_B64_gfx9
    0U,	// DS_WRXCHG2_RTN_B32
    0U,	// DS_WRXCHG2_RTN_B32_gfx9
    0U,	// DS_WRXCHG2_RTN_B64
    0U,	// DS_WRXCHG2_RTN_B64_gfx9
    0U,	// DS_WRXCHG_RTN_B32
    0U,	// DS_WRXCHG_RTN_B32_gfx9
    0U,	// DS_WRXCHG_RTN_B64
    0U,	// DS_WRXCHG_RTN_B64_gfx9
    0U,	// DS_XOR_B32
    0U,	// DS_XOR_B32_gfx9
    0U,	// DS_XOR_B64
    0U,	// DS_XOR_B64_gfx9
    0U,	// DS_XOR_RTN_B32
    0U,	// DS_XOR_RTN_B32_gfx9
    0U,	// DS_XOR_RTN_B64
    0U,	// DS_XOR_RTN_B64_gfx9
    0U,	// DS_XOR_SRC2_B32
    0U,	// DS_XOR_SRC2_B64
    0U,	// ENTER_WWM
    0U,	// EXIT_WWM
    0U,	// EXP
    0U,	// EXP_DONE
    0U,	// FLAT_ATOMIC_ADD
    0U,	// FLAT_ATOMIC_ADD_RTN
    0U,	// FLAT_ATOMIC_ADD_X2
    0U,	// FLAT_ATOMIC_ADD_X2_RTN
    0U,	// FLAT_ATOMIC_AND
    0U,	// FLAT_ATOMIC_AND_RTN
    0U,	// FLAT_ATOMIC_AND_X2
    0U,	// FLAT_ATOMIC_AND_X2_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP
    0U,	// FLAT_ATOMIC_CMPSWAP_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP_X2
    0U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_DEC
    0U,	// FLAT_ATOMIC_DEC_RTN
    0U,	// FLAT_ATOMIC_DEC_X2
    0U,	// FLAT_ATOMIC_DEC_X2_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP
    0U,	// FLAT_ATOMIC_FCMPSWAP_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_FMAX
    0U,	// FLAT_ATOMIC_FMAX_RTN
    0U,	// FLAT_ATOMIC_FMAX_X2
    0U,	// FLAT_ATOMIC_FMAX_X2_RTN
    0U,	// FLAT_ATOMIC_FMIN
    0U,	// FLAT_ATOMIC_FMIN_RTN
    0U,	// FLAT_ATOMIC_FMIN_X2
    0U,	// FLAT_ATOMIC_FMIN_X2_RTN
    0U,	// FLAT_ATOMIC_INC
    0U,	// FLAT_ATOMIC_INC_RTN
    0U,	// FLAT_ATOMIC_INC_X2
    0U,	// FLAT_ATOMIC_INC_X2_RTN
    0U,	// FLAT_ATOMIC_OR
    0U,	// FLAT_ATOMIC_OR_RTN
    0U,	// FLAT_ATOMIC_OR_X2
    0U,	// FLAT_ATOMIC_OR_X2_RTN
    0U,	// FLAT_ATOMIC_SMAX
    0U,	// FLAT_ATOMIC_SMAX_RTN
    0U,	// FLAT_ATOMIC_SMAX_X2
    0U,	// FLAT_ATOMIC_SMAX_X2_RTN
    0U,	// FLAT_ATOMIC_SMIN
    0U,	// FLAT_ATOMIC_SMIN_RTN
    0U,	// FLAT_ATOMIC_SMIN_X2
    0U,	// FLAT_ATOMIC_SMIN_X2_RTN
    0U,	// FLAT_ATOMIC_SUB
    0U,	// FLAT_ATOMIC_SUB_RTN
    0U,	// FLAT_ATOMIC_SUB_X2
    0U,	// FLAT_ATOMIC_SUB_X2_RTN
    0U,	// FLAT_ATOMIC_SWAP
    0U,	// FLAT_ATOMIC_SWAP_RTN
    0U,	// FLAT_ATOMIC_SWAP_X2
    0U,	// FLAT_ATOMIC_SWAP_X2_RTN
    0U,	// FLAT_ATOMIC_UMAX
    0U,	// FLAT_ATOMIC_UMAX_RTN
    0U,	// FLAT_ATOMIC_UMAX_X2
    0U,	// FLAT_ATOMIC_UMAX_X2_RTN
    0U,	// FLAT_ATOMIC_UMIN
    0U,	// FLAT_ATOMIC_UMIN_RTN
    0U,	// FLAT_ATOMIC_UMIN_X2
    0U,	// FLAT_ATOMIC_UMIN_X2_RTN
    0U,	// FLAT_ATOMIC_XOR
    0U,	// FLAT_ATOMIC_XOR_RTN
    0U,	// FLAT_ATOMIC_XOR_X2
    0U,	// FLAT_ATOMIC_XOR_X2_RTN
    0U,	// FLAT_LOAD_DWORD
    0U,	// FLAT_LOAD_DWORDX2
    0U,	// FLAT_LOAD_DWORDX3
    0U,	// FLAT_LOAD_DWORDX4
    0U,	// FLAT_LOAD_SBYTE
    0U,	// FLAT_LOAD_SBYTE_D16
    0U,	// FLAT_LOAD_SBYTE_D16_HI
    0U,	// FLAT_LOAD_SHORT_D16
    0U,	// FLAT_LOAD_SHORT_D16_HI
    0U,	// FLAT_LOAD_SSHORT
    0U,	// FLAT_LOAD_UBYTE
    0U,	// FLAT_LOAD_UBYTE_D16
    0U,	// FLAT_LOAD_UBYTE_D16_HI
    0U,	// FLAT_LOAD_USHORT
    0U,	// FLAT_STORE_BYTE
    0U,	// FLAT_STORE_BYTE_D16_HI
    0U,	// FLAT_STORE_DWORD
    0U,	// FLAT_STORE_DWORDX2
    0U,	// FLAT_STORE_DWORDX3
    0U,	// FLAT_STORE_DWORDX4
    0U,	// FLAT_STORE_SHORT
    0U,	// FLAT_STORE_SHORT_D16_HI
    0U,	// GET_GROUPSTATICSIZE
    0U,	// GLOBAL_ATOMIC_ADD
    0U,	// GLOBAL_ATOMIC_ADD_F32
    0U,	// GLOBAL_ATOMIC_ADD_F32_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_RTN
    0U,	// GLOBAL_ATOMIC_ADD_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2
    0U,	// GLOBAL_ATOMIC_ADD_X2_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND
    0U,	// GLOBAL_ATOMIC_AND_RTN
    0U,	// GLOBAL_ATOMIC_AND_SADDR
    0U,	// GLOBAL_ATOMIC_AND_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2
    0U,	// GLOBAL_ATOMIC_AND_X2_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP
    0U,	// GLOBAL_ATOMIC_CMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC
    0U,	// GLOBAL_ATOMIC_DEC_RTN
    0U,	// GLOBAL_ATOMIC_DEC_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2
    0U,	// GLOBAL_ATOMIC_DEC_X2_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX
    0U,	// GLOBAL_ATOMIC_FMAX_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2
    0U,	// GLOBAL_ATOMIC_FMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN
    0U,	// GLOBAL_ATOMIC_FMIN_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2
    0U,	// GLOBAL_ATOMIC_FMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC
    0U,	// GLOBAL_ATOMIC_INC_RTN
    0U,	// GLOBAL_ATOMIC_INC_SADDR
    0U,	// GLOBAL_ATOMIC_INC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2
    0U,	// GLOBAL_ATOMIC_INC_X2_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR
    0U,	// GLOBAL_ATOMIC_OR_RTN
    0U,	// GLOBAL_ATOMIC_OR_SADDR
    0U,	// GLOBAL_ATOMIC_OR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2
    0U,	// GLOBAL_ATOMIC_OR_X2_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX
    0U,	// GLOBAL_ATOMIC_SMAX_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2
    0U,	// GLOBAL_ATOMIC_SMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN
    0U,	// GLOBAL_ATOMIC_SMIN_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2
    0U,	// GLOBAL_ATOMIC_SMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB
    0U,	// GLOBAL_ATOMIC_SUB_RTN
    0U,	// GLOBAL_ATOMIC_SUB_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2
    0U,	// GLOBAL_ATOMIC_SUB_X2_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP
    0U,	// GLOBAL_ATOMIC_SWAP_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2
    0U,	// GLOBAL_ATOMIC_SWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX
    0U,	// GLOBAL_ATOMIC_UMAX_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2
    0U,	// GLOBAL_ATOMIC_UMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN
    0U,	// GLOBAL_ATOMIC_UMIN_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2
    0U,	// GLOBAL_ATOMIC_UMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR
    0U,	// GLOBAL_ATOMIC_XOR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2
    0U,	// GLOBAL_ATOMIC_XOR_X2_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN
    0U,	// GLOBAL_LOAD_DWORD
    0U,	// GLOBAL_LOAD_DWORDX2
    0U,	// GLOBAL_LOAD_DWORDX2_SADDR
    0U,	// GLOBAL_LOAD_DWORDX3
    0U,	// GLOBAL_LOAD_DWORDX3_SADDR
    0U,	// GLOBAL_LOAD_DWORDX4
    0U,	// GLOBAL_LOAD_DWORDX4_SADDR
    0U,	// GLOBAL_LOAD_DWORD_ADDTID
    0U,	// GLOBAL_LOAD_DWORD_ADDTID_SADDR
    0U,	// GLOBAL_LOAD_DWORD_SADDR
    0U,	// GLOBAL_LOAD_SBYTE
    0U,	// GLOBAL_LOAD_SBYTE_D16
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16
    0U,	// GLOBAL_LOAD_SHORT_D16_HI
    0U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16_SADDR
    0U,	// GLOBAL_LOAD_SSHORT
    0U,	// GLOBAL_LOAD_SSHORT_SADDR
    0U,	// GLOBAL_LOAD_UBYTE
    0U,	// GLOBAL_LOAD_UBYTE_D16
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_SADDR
    0U,	// GLOBAL_LOAD_USHORT
    0U,	// GLOBAL_LOAD_USHORT_SADDR
    0U,	// GLOBAL_STORE_BYTE
    0U,	// GLOBAL_STORE_BYTE_D16_HI
    0U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR
    0U,	// GLOBAL_STORE_BYTE_SADDR
    0U,	// GLOBAL_STORE_DWORD
    0U,	// GLOBAL_STORE_DWORDX2
    0U,	// GLOBAL_STORE_DWORDX2_SADDR
    0U,	// GLOBAL_STORE_DWORDX3
    0U,	// GLOBAL_STORE_DWORDX3_SADDR
    0U,	// GLOBAL_STORE_DWORDX4
    0U,	// GLOBAL_STORE_DWORDX4_SADDR
    0U,	// GLOBAL_STORE_DWORD_ADDTID
    0U,	// GLOBAL_STORE_DWORD_ADDTID_SADDR
    0U,	// GLOBAL_STORE_DWORD_SADDR
    0U,	// GLOBAL_STORE_SHORT
    0U,	// GLOBAL_STORE_SHORT_D16_HI
    0U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_STORE_SHORT_SADDR
    0U,	// G_AMDGPU_ATOMIC_CMPXCHG
    0U,	// G_AMDGPU_ATOMIC_DEC
    0U,	// G_AMDGPU_ATOMIC_FMAX
    0U,	// G_AMDGPU_ATOMIC_FMIN
    0U,	// G_AMDGPU_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_ADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_AND
    0U,	// G_AMDGPU_BUFFER_ATOMIC_CMPSWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_DEC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_FADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_OR
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SUB
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_XOR
    0U,	// G_AMDGPU_BUFFER_LOAD
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_LOAD_SBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_SSHORT
    0U,	// G_AMDGPU_BUFFER_LOAD_UBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_USHORT
    0U,	// G_AMDGPU_BUFFER_STORE
    0U,	// G_AMDGPU_BUFFER_STORE_BYTE
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_STORE_SHORT
    0U,	// G_AMDGPU_CVT_F32_UBYTE0
    0U,	// G_AMDGPU_CVT_F32_UBYTE1
    0U,	// G_AMDGPU_CVT_F32_UBYTE2
    0U,	// G_AMDGPU_CVT_F32_UBYTE3
    0U,	// G_AMDGPU_FFBH_U32
    0U,	// G_AMDGPU_FMAX_LEGACY
    0U,	// G_AMDGPU_FMIN_LEGACY
    0U,	// G_AMDGPU_INTRIN_BVH_INTERSECT_RAY
    0U,	// G_AMDGPU_INTRIN_IMAGE_LOAD
    0U,	// G_AMDGPU_INTRIN_IMAGE_STORE
    0U,	// G_AMDGPU_RCP_IFLAG
    0U,	// G_AMDGPU_S_BUFFER_LOAD
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT_D16
    0U,	// SCRATCH_LOAD_DWORD
    0U,	// SCRATCH_LOAD_DWORDX2
    0U,	// SCRATCH_LOAD_DWORDX2_SADDR
    0U,	// SCRATCH_LOAD_DWORDX2_ST
    0U,	// SCRATCH_LOAD_DWORDX3
    0U,	// SCRATCH_LOAD_DWORDX3_SADDR
    0U,	// SCRATCH_LOAD_DWORDX3_ST
    0U,	// SCRATCH_LOAD_DWORDX4
    0U,	// SCRATCH_LOAD_DWORDX4_SADDR
    0U,	// SCRATCH_LOAD_DWORDX4_ST
    0U,	// SCRATCH_LOAD_DWORD_SADDR
    0U,	// SCRATCH_LOAD_DWORD_ST
    0U,	// SCRATCH_LOAD_SBYTE
    0U,	// SCRATCH_LOAD_SBYTE_D16
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_ST
    0U,	// SCRATCH_LOAD_SBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_ST
    0U,	// SCRATCH_LOAD_SBYTE_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_ST
    0U,	// SCRATCH_LOAD_SHORT_D16
    0U,	// SCRATCH_LOAD_SHORT_D16_HI
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_ST
    0U,	// SCRATCH_LOAD_SHORT_D16_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_ST
    0U,	// SCRATCH_LOAD_SSHORT
    0U,	// SCRATCH_LOAD_SSHORT_SADDR
    0U,	// SCRATCH_LOAD_SSHORT_ST
    0U,	// SCRATCH_LOAD_UBYTE
    0U,	// SCRATCH_LOAD_UBYTE_D16
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_ST
    0U,	// SCRATCH_LOAD_UBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_ST
    0U,	// SCRATCH_LOAD_UBYTE_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_ST
    0U,	// SCRATCH_LOAD_USHORT
    0U,	// SCRATCH_LOAD_USHORT_SADDR
    0U,	// SCRATCH_LOAD_USHORT_ST
    0U,	// SCRATCH_STORE_BYTE
    0U,	// SCRATCH_STORE_BYTE_D16_HI
    0U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR
    0U,	// SCRATCH_STORE_BYTE_D16_HI_ST
    0U,	// SCRATCH_STORE_BYTE_SADDR
    0U,	// SCRATCH_STORE_BYTE_ST
    0U,	// SCRATCH_STORE_DWORD
    0U,	// SCRATCH_STORE_DWORDX2
    0U,	// SCRATCH_STORE_DWORDX2_SADDR
    0U,	// SCRATCH_STORE_DWORDX2_ST
    0U,	// SCRATCH_STORE_DWORDX3
    0U,	// SCRATCH_STORE_DWORDX3_SADDR
    0U,	// SCRATCH_STORE_DWORDX3_ST
    0U,	// SCRATCH_STORE_DWORDX4
    0U,	// SCRATCH_STORE_DWORDX4_SADDR
    0U,	// SCRATCH_STORE_DWORDX4_ST
    0U,	// SCRATCH_STORE_DWORD_SADDR
    0U,	// SCRATCH_STORE_DWORD_ST
    0U,	// SCRATCH_STORE_SHORT
    0U,	// SCRATCH_STORE_SHORT_D16_HI
    0U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_STORE_SHORT_D16_HI_ST
    0U,	// SCRATCH_STORE_SHORT_SADDR
    0U,	// SCRATCH_STORE_SHORT_ST
    0U,	// SI_BR_UNDEF
    0U,	// SI_CALL
    0U,	// SI_CALL_ISEL
    0U,	// SI_EARLY_TERMINATE_SCC0
    0U,	// SI_ELSE
    0U,	// SI_END_CF
    0U,	// SI_IF
    0U,	// SI_IF_BREAK
    0U,	// SI_ILLEGAL_COPY
    0U,	// SI_INDIRECT_DST_V1
    0U,	// SI_INDIRECT_DST_V16
    0U,	// SI_INDIRECT_DST_V2
    0U,	// SI_INDIRECT_DST_V32
    0U,	// SI_INDIRECT_DST_V4
    0U,	// SI_INDIRECT_DST_V8
    0U,	// SI_INDIRECT_SRC_V1
    0U,	// SI_INDIRECT_SRC_V16
    0U,	// SI_INDIRECT_SRC_V2
    0U,	// SI_INDIRECT_SRC_V32
    0U,	// SI_INDIRECT_SRC_V4
    0U,	// SI_INDIRECT_SRC_V8
    0U,	// SI_INIT_EXEC
    0U,	// SI_INIT_EXEC_FROM_INPUT
    0U,	// SI_INIT_M0
    0U,	// SI_KILL_CLEANUP
    0U,	// SI_KILL_F32_COND_IMM_PSEUDO
    0U,	// SI_KILL_F32_COND_IMM_TERMINATOR
    0U,	// SI_KILL_I1_PSEUDO
    0U,	// SI_KILL_I1_TERMINATOR
    0U,	// SI_LOOP
    0U,	// SI_MASKED_UNREACHABLE
    0U,	// SI_MASK_BRANCH
    0U,	// SI_NON_UNIFORM_BRCOND_PSEUDO
    0U,	// SI_PC_ADD_REL_OFFSET
    0U,	// SI_PS_LIVE
    0U,	// SI_RETURN
    0U,	// SI_RETURN_TO_EPILOG
    0U,	// SI_SPILL_A1024_RESTORE
    0U,	// SI_SPILL_A1024_SAVE
    0U,	// SI_SPILL_A128_RESTORE
    0U,	// SI_SPILL_A128_SAVE
    0U,	// SI_SPILL_A160_RESTORE
    0U,	// SI_SPILL_A160_SAVE
    0U,	// SI_SPILL_A192_RESTORE
    0U,	// SI_SPILL_A192_SAVE
    0U,	// SI_SPILL_A256_RESTORE
    0U,	// SI_SPILL_A256_SAVE
    0U,	// SI_SPILL_A32_RESTORE
    0U,	// SI_SPILL_A32_SAVE
    0U,	// SI_SPILL_A512_RESTORE
    0U,	// SI_SPILL_A512_SAVE
    0U,	// SI_SPILL_A64_RESTORE
    0U,	// SI_SPILL_A64_SAVE
    0U,	// SI_SPILL_A96_RESTORE
    0U,	// SI_SPILL_A96_SAVE
    0U,	// SI_SPILL_S1024_RESTORE
    0U,	// SI_SPILL_S1024_SAVE
    0U,	// SI_SPILL_S128_RESTORE
    0U,	// SI_SPILL_S128_SAVE
    0U,	// SI_SPILL_S160_RESTORE
    0U,	// SI_SPILL_S160_SAVE
    0U,	// SI_SPILL_S192_RESTORE
    0U,	// SI_SPILL_S192_SAVE
    0U,	// SI_SPILL_S256_RESTORE
    0U,	// SI_SPILL_S256_SAVE
    0U,	// SI_SPILL_S32_RESTORE
    0U,	// SI_SPILL_S32_SAVE
    0U,	// SI_SPILL_S512_RESTORE
    0U,	// SI_SPILL_S512_SAVE
    0U,	// SI_SPILL_S64_RESTORE
    0U,	// SI_SPILL_S64_SAVE
    0U,	// SI_SPILL_S96_RESTORE
    0U,	// SI_SPILL_S96_SAVE
    0U,	// SI_SPILL_V1024_RESTORE
    0U,	// SI_SPILL_V1024_SAVE
    0U,	// SI_SPILL_V128_RESTORE
    0U,	// SI_SPILL_V128_SAVE
    0U,	// SI_SPILL_V160_RESTORE
    0U,	// SI_SPILL_V160_SAVE
    0U,	// SI_SPILL_V192_RESTORE
    0U,	// SI_SPILL_V192_SAVE
    0U,	// SI_SPILL_V256_RESTORE
    0U,	// SI_SPILL_V256_SAVE
    0U,	// SI_SPILL_V32_RESTORE
    0U,	// SI_SPILL_V32_SAVE
    0U,	// SI_SPILL_V512_RESTORE
    0U,	// SI_SPILL_V512_SAVE
    0U,	// SI_SPILL_V64_RESTORE
    0U,	// SI_SPILL_V64_SAVE
    0U,	// SI_SPILL_V96_RESTORE
    0U,	// SI_SPILL_V96_SAVE
    0U,	// SI_TCRETURN
    0U,	// SOFT_WQM
    0U,	// S_ABSDIFF_I32
    0U,	// S_ABS_I32
    0U,	// S_ADDC_U32
    0U,	// S_ADDK_I32
    0U,	// S_ADD_CO_PSEUDO
    0U,	// S_ADD_I32
    0U,	// S_ADD_U32
    0U,	// S_ADD_U64_CO_PSEUDO
    0U,	// S_ADD_U64_PSEUDO
    0U,	// S_ANDN1_SAVEEXEC_B32
    0U,	// S_ANDN1_SAVEEXEC_B64
    0U,	// S_ANDN1_WREXEC_B32
    0U,	// S_ANDN1_WREXEC_B64
    0U,	// S_ANDN2_B32
    0U,	// S_ANDN2_B32_term
    0U,	// S_ANDN2_B64
    0U,	// S_ANDN2_B64_term
    0U,	// S_ANDN2_SAVEEXEC_B32
    0U,	// S_ANDN2_SAVEEXEC_B64
    0U,	// S_ANDN2_WREXEC_B32
    0U,	// S_ANDN2_WREXEC_B64
    0U,	// S_AND_B32
    0U,	// S_AND_B64
    0U,	// S_AND_SAVEEXEC_B32
    0U,	// S_AND_SAVEEXEC_B64
    0U,	// S_ASHR_I32
    0U,	// S_ASHR_I64
    0U,	// S_ATC_PROBE_BUFFER_IMM
    0U,	// S_ATC_PROBE_BUFFER_SGPR
    0U,	// S_ATC_PROBE_IMM
    0U,	// S_ATC_PROBE_SGPR
    0U,	// S_ATOMIC_ADD_IMM
    0U,	// S_ATOMIC_ADD_IMM_RTN
    0U,	// S_ATOMIC_ADD_SGPR
    0U,	// S_ATOMIC_ADD_SGPR_RTN
    0U,	// S_ATOMIC_ADD_X2_IMM
    0U,	// S_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_ATOMIC_ADD_X2_SGPR
    0U,	// S_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_ATOMIC_AND_IMM
    0U,	// S_ATOMIC_AND_IMM_RTN
    0U,	// S_ATOMIC_AND_SGPR
    0U,	// S_ATOMIC_AND_SGPR_RTN
    0U,	// S_ATOMIC_AND_X2_IMM
    0U,	// S_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_ATOMIC_AND_X2_SGPR
    0U,	// S_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_IMM
    0U,	// S_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_SGPR
    0U,	// S_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_DEC_IMM
    0U,	// S_ATOMIC_DEC_IMM_RTN
    0U,	// S_ATOMIC_DEC_SGPR
    0U,	// S_ATOMIC_DEC_SGPR_RTN
    0U,	// S_ATOMIC_DEC_X2_IMM
    0U,	// S_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_ATOMIC_DEC_X2_SGPR
    0U,	// S_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_ATOMIC_INC_IMM
    0U,	// S_ATOMIC_INC_IMM_RTN
    0U,	// S_ATOMIC_INC_SGPR
    0U,	// S_ATOMIC_INC_SGPR_RTN
    0U,	// S_ATOMIC_INC_X2_IMM
    0U,	// S_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_ATOMIC_INC_X2_SGPR
    0U,	// S_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_ATOMIC_OR_IMM
    0U,	// S_ATOMIC_OR_IMM_RTN
    0U,	// S_ATOMIC_OR_SGPR
    0U,	// S_ATOMIC_OR_SGPR_RTN
    0U,	// S_ATOMIC_OR_X2_IMM
    0U,	// S_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_ATOMIC_OR_X2_SGPR
    0U,	// S_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_IMM
    0U,	// S_ATOMIC_SMAX_IMM_RTN
    0U,	// S_ATOMIC_SMAX_SGPR
    0U,	// S_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_X2_IMM
    0U,	// S_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_SMAX_X2_SGPR
    0U,	// S_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_IMM
    0U,	// S_ATOMIC_SMIN_IMM_RTN
    0U,	// S_ATOMIC_SMIN_SGPR
    0U,	// S_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_X2_IMM
    0U,	// S_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_SMIN_X2_SGPR
    0U,	// S_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_SUB_IMM
    0U,	// S_ATOMIC_SUB_IMM_RTN
    0U,	// S_ATOMIC_SUB_SGPR
    0U,	// S_ATOMIC_SUB_SGPR_RTN
    0U,	// S_ATOMIC_SUB_X2_IMM
    0U,	// S_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_ATOMIC_SUB_X2_SGPR
    0U,	// S_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_IMM
    0U,	// S_ATOMIC_SWAP_IMM_RTN
    0U,	// S_ATOMIC_SWAP_SGPR
    0U,	// S_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_X2_IMM
    0U,	// S_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_SWAP_X2_SGPR
    0U,	// S_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_IMM
    0U,	// S_ATOMIC_UMAX_IMM_RTN
    0U,	// S_ATOMIC_UMAX_SGPR
    0U,	// S_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_X2_IMM
    0U,	// S_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_UMAX_X2_SGPR
    0U,	// S_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_IMM
    0U,	// S_ATOMIC_UMIN_IMM_RTN
    0U,	// S_ATOMIC_UMIN_SGPR
    0U,	// S_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_X2_IMM
    0U,	// S_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_UMIN_X2_SGPR
    0U,	// S_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_XOR_IMM
    0U,	// S_ATOMIC_XOR_IMM_RTN
    0U,	// S_ATOMIC_XOR_SGPR
    0U,	// S_ATOMIC_XOR_SGPR_RTN
    0U,	// S_ATOMIC_XOR_X2_IMM
    0U,	// S_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_ATOMIC_XOR_X2_SGPR
    0U,	// S_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BARRIER
    0U,	// S_BCNT0_I32_B32
    0U,	// S_BCNT0_I32_B64
    0U,	// S_BCNT1_I32_B32
    0U,	// S_BCNT1_I32_B64
    0U,	// S_BFE_I32
    0U,	// S_BFE_I64
    0U,	// S_BFE_U32
    0U,	// S_BFE_U64
    0U,	// S_BFM_B32
    0U,	// S_BFM_B64
    0U,	// S_BITCMP0_B32
    0U,	// S_BITCMP0_B64
    0U,	// S_BITCMP1_B32
    0U,	// S_BITCMP1_B64
    0U,	// S_BITREPLICATE_B64_B32
    0U,	// S_BITSET0_B32
    0U,	// S_BITSET0_B64
    0U,	// S_BITSET1_B32
    0U,	// S_BITSET1_B64
    0U,	// S_BRANCH
    0U,	// S_BRANCH_pad_s_nop
    0U,	// S_BREV_B32
    0U,	// S_BREV_B64
    0U,	// S_BUFFER_ATOMIC_ADD_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_IMM
    0U,	// S_BUFFER_ATOMIC_AND_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_IMM
    0U,	// S_BUFFER_ATOMIC_INC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_IMM
    0U,	// S_BUFFER_ATOMIC_OR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BUFFER_LOAD_DWORDX16_IMM
    0U,	// S_BUFFER_LOAD_DWORDX16_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX2_IMM
    0U,	// S_BUFFER_LOAD_DWORDX2_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX4_IMM
    0U,	// S_BUFFER_LOAD_DWORDX4_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX8_IMM
    0U,	// S_BUFFER_LOAD_DWORDX8_SGPR
    0U,	// S_BUFFER_LOAD_DWORD_IMM
    0U,	// S_BUFFER_LOAD_DWORD_SGPR
    0U,	// S_BUFFER_STORE_DWORDX2_IMM
    0U,	// S_BUFFER_STORE_DWORDX2_SGPR
    0U,	// S_BUFFER_STORE_DWORDX4_IMM
    0U,	// S_BUFFER_STORE_DWORDX4_SGPR
    0U,	// S_BUFFER_STORE_DWORD_IMM
    0U,	// S_BUFFER_STORE_DWORD_SGPR
    0U,	// S_CALL_B64
    0U,	// S_CBRANCH_CDBGSYS
    0U,	// S_CBRANCH_CDBGSYS_AND_USER
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_OR_USER
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop
    0U,	// S_CBRANCH_CDBGUSER
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop
    0U,	// S_CBRANCH_EXECNZ
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop
    0U,	// S_CBRANCH_EXECZ
    0U,	// S_CBRANCH_EXECZ_pad_s_nop
    0U,	// S_CBRANCH_G_FORK
    0U,	// S_CBRANCH_I_FORK
    0U,	// S_CBRANCH_JOIN
    0U,	// S_CBRANCH_SCC0
    0U,	// S_CBRANCH_SCC0_pad_s_nop
    0U,	// S_CBRANCH_SCC1
    0U,	// S_CBRANCH_SCC1_pad_s_nop
    0U,	// S_CBRANCH_VCCNZ
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop
    0U,	// S_CBRANCH_VCCZ
    0U,	// S_CBRANCH_VCCZ_pad_s_nop
    0U,	// S_CLAUSE
    0U,	// S_CMOVK_I32
    0U,	// S_CMOV_B32
    0U,	// S_CMOV_B64
    0U,	// S_CMPK_EQ_I32
    0U,	// S_CMPK_EQ_U32
    0U,	// S_CMPK_GE_I32
    0U,	// S_CMPK_GE_U32
    0U,	// S_CMPK_GT_I32
    0U,	// S_CMPK_GT_U32
    0U,	// S_CMPK_LE_I32
    0U,	// S_CMPK_LE_U32
    0U,	// S_CMPK_LG_I32
    0U,	// S_CMPK_LG_U32
    0U,	// S_CMPK_LT_I32
    0U,	// S_CMPK_LT_U32
    0U,	// S_CMP_EQ_I32
    0U,	// S_CMP_EQ_U32
    0U,	// S_CMP_EQ_U64
    0U,	// S_CMP_GE_I32
    0U,	// S_CMP_GE_U32
    0U,	// S_CMP_GT_I32
    0U,	// S_CMP_GT_U32
    0U,	// S_CMP_LE_I32
    0U,	// S_CMP_LE_U32
    0U,	// S_CMP_LG_I32
    0U,	// S_CMP_LG_U32
    0U,	// S_CMP_LG_U64
    0U,	// S_CMP_LT_I32
    0U,	// S_CMP_LT_U32
    0U,	// S_CODE_END
    0U,	// S_CSELECT_B32
    0U,	// S_CSELECT_B64
    0U,	// S_DCACHE_DISCARD_IMM
    0U,	// S_DCACHE_DISCARD_SGPR
    0U,	// S_DCACHE_DISCARD_X2_IMM
    0U,	// S_DCACHE_DISCARD_X2_SGPR
    0U,	// S_DCACHE_INV
    0U,	// S_DCACHE_INV_VOL
    0U,	// S_DCACHE_WB
    0U,	// S_DCACHE_WB_VOL
    0U,	// S_DECPERFLEVEL
    0U,	// S_DENORM_MODE
    0U,	// S_ENDPGM
    0U,	// S_ENDPGM_ORDERED_PS_DONE
    0U,	// S_ENDPGM_SAVED
    0U,	// S_FF0_I32_B32
    0U,	// S_FF0_I32_B64
    0U,	// S_FF1_I32_B32
    0U,	// S_FF1_I32_B64
    0U,	// S_FLBIT_I32
    0U,	// S_FLBIT_I32_B32
    0U,	// S_FLBIT_I32_B64
    0U,	// S_FLBIT_I32_I64
    0U,	// S_GETPC_B64
    0U,	// S_GETREG_B32
    0U,	// S_GET_WAVEID_IN_WORKGROUP
    0U,	// S_GL1_INV
    0U,	// S_ICACHE_INV
    0U,	// S_INCPERFLEVEL
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V1
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V16
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V2
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V3
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V32
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V4
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V5
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B32_V8
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V1
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V16
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V2
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V4
    0U,	// S_INDIRECT_REG_WRITE_MOVREL_B64_V8
    0U,	// S_INST_PREFETCH
    0U,	// S_LOAD_DWORDX16_IMM
    0U,	// S_LOAD_DWORDX16_SGPR
    0U,	// S_LOAD_DWORDX2_IMM
    0U,	// S_LOAD_DWORDX2_SGPR
    0U,	// S_LOAD_DWORDX4_IMM
    0U,	// S_LOAD_DWORDX4_SGPR
    0U,	// S_LOAD_DWORDX8_IMM
    0U,	// S_LOAD_DWORDX8_SGPR
    0U,	// S_LOAD_DWORD_IMM
    0U,	// S_LOAD_DWORD_SGPR
    0U,	// S_LSHL1_ADD_U32
    0U,	// S_LSHL2_ADD_U32
    0U,	// S_LSHL3_ADD_U32
    0U,	// S_LSHL4_ADD_U32
    0U,	// S_LSHL_B32
    0U,	// S_LSHL_B64
    0U,	// S_LSHR_B32
    0U,	// S_LSHR_B64
    0U,	// S_MAX_I32
    0U,	// S_MAX_U32
    0U,	// S_MEMREALTIME
    0U,	// S_MEMTIME
    0U,	// S_MIN_I32
    0U,	// S_MIN_U32
    0U,	// S_MOVK_I32
    0U,	// S_MOVRELD_B32
    0U,	// S_MOVRELD_B64
    0U,	// S_MOVRELSD_2_B32
    0U,	// S_MOVRELS_B32
    0U,	// S_MOVRELS_B64
    0U,	// S_MOV_B32
    0U,	// S_MOV_B32_term
    0U,	// S_MOV_B64
    0U,	// S_MOV_B64_term
    0U,	// S_MULK_I32
    0U,	// S_MUL_HI_I32
    0U,	// S_MUL_HI_U32
    0U,	// S_MUL_I32
    0U,	// S_NAND_B32
    0U,	// S_NAND_B64
    0U,	// S_NAND_SAVEEXEC_B32
    0U,	// S_NAND_SAVEEXEC_B64
    0U,	// S_NOP
    0U,	// S_NOR_B32
    0U,	// S_NOR_B64
    0U,	// S_NOR_SAVEEXEC_B32
    0U,	// S_NOR_SAVEEXEC_B64
    0U,	// S_NOT_B32
    0U,	// S_NOT_B64
    0U,	// S_ORN1_SAVEEXEC_B32
    0U,	// S_ORN1_SAVEEXEC_B64
    0U,	// S_ORN2_B32
    0U,	// S_ORN2_B64
    0U,	// S_ORN2_SAVEEXEC_B32
    0U,	// S_ORN2_SAVEEXEC_B64
    0U,	// S_OR_B32
    0U,	// S_OR_B32_term
    0U,	// S_OR_B64
    0U,	// S_OR_B64_term
    0U,	// S_OR_SAVEEXEC_B32
    0U,	// S_OR_SAVEEXEC_B64
    0U,	// S_PACK_HH_B32_B16
    0U,	// S_PACK_LH_B32_B16
    0U,	// S_PACK_LL_B32_B16
    0U,	// S_QUADMASK_B32
    0U,	// S_QUADMASK_B64
    0U,	// S_RFE_B64
    0U,	// S_RFE_RESTORE_B64
    0U,	// S_ROUND_MODE
    0U,	// S_SCRATCH_LOAD_DWORDX2_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX2_SGPR
    0U,	// S_SCRATCH_LOAD_DWORDX4_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX4_SGPR
    0U,	// S_SCRATCH_LOAD_DWORD_IMM
    0U,	// S_SCRATCH_LOAD_DWORD_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX2_IMM
    0U,	// S_SCRATCH_STORE_DWORDX2_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX4_IMM
    0U,	// S_SCRATCH_STORE_DWORDX4_SGPR
    0U,	// S_SCRATCH_STORE_DWORD_IMM
    0U,	// S_SCRATCH_STORE_DWORD_SGPR
    0U,	// S_SENDMSG
    0U,	// S_SENDMSGHALT
    0U,	// S_SETHALT
    0U,	// S_SETKILL
    0U,	// S_SETPC_B64
    0U,	// S_SETPC_B64_return
    0U,	// S_SETPRIO
    0U,	// S_SETREG_B32
    0U,	// S_SETREG_B32_mode
    0U,	// S_SETREG_IMM32_B32
    0U,	// S_SETREG_IMM32_B32_mode
    0U,	// S_SETVSKIP
    0U,	// S_SET_GPR_IDX_IDX
    0U,	// S_SET_GPR_IDX_MODE
    0U,	// S_SET_GPR_IDX_OFF
    0U,	// S_SET_GPR_IDX_ON
    0U,	// S_SEXT_I32_I16
    0U,	// S_SEXT_I32_I8
    0U,	// S_SLEEP
    0U,	// S_STORE_DWORDX2_IMM
    0U,	// S_STORE_DWORDX2_SGPR
    0U,	// S_STORE_DWORDX4_IMM
    0U,	// S_STORE_DWORDX4_SGPR
    0U,	// S_STORE_DWORD_IMM
    0U,	// S_STORE_DWORD_SGPR
    0U,	// S_SUBB_U32
    0U,	// S_SUBVECTOR_LOOP_BEGIN
    0U,	// S_SUBVECTOR_LOOP_END
    0U,	// S_SUB_CO_PSEUDO
    0U,	// S_SUB_I32
    0U,	// S_SUB_U32
    0U,	// S_SUB_U64_CO_PSEUDO
    0U,	// S_SUB_U64_PSEUDO
    0U,	// S_SWAPPC_B64
    0U,	// S_TRAP
    0U,	// S_TTRACEDATA
    0U,	// S_TTRACEDATA_IMM
    0U,	// S_UADDO_PSEUDO
    0U,	// S_USUBO_PSEUDO
    0U,	// S_VERSION
    0U,	// S_WAITCNT
    0U,	// S_WAITCNT_DEPCTR
    0U,	// S_WAITCNT_EXPCNT
    0U,	// S_WAITCNT_LGKMCNT
    0U,	// S_WAITCNT_VMCNT
    0U,	// S_WAITCNT_VSCNT
    0U,	// S_WAIT_IDLE
    0U,	// S_WAKEUP
    0U,	// S_WQM_B32
    0U,	// S_WQM_B64
    0U,	// S_XNOR_B32
    0U,	// S_XNOR_B64
    0U,	// S_XNOR_SAVEEXEC_B32
    0U,	// S_XNOR_SAVEEXEC_B64
    0U,	// S_XOR_B32
    0U,	// S_XOR_B32_term
    0U,	// S_XOR_B64
    0U,	// S_XOR_B64_term
    0U,	// S_XOR_SAVEEXEC_B32
    0U,	// S_XOR_SAVEEXEC_B64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// V_ACCVGPR_READ_B32_e64
    0U,	// V_ACCVGPR_WRITE_B32_e64
    0U,	// V_ADD3_U32_e64
    0U,	// V_ADDC_U32_dpp
    0U,	// V_ADDC_U32_e32
    0U,	// V_ADDC_U32_e64
    0U,	// V_ADDC_U32_sdwa
    512U,	// V_ADD_CO_U32_dpp
    0U,	// V_ADD_CO_U32_e32
    0U,	// V_ADD_CO_U32_e64
    0U,	// V_ADD_CO_U32_sdwa
    1040U,	// V_ADD_F16_dpp
    0U,	// V_ADD_F16_e32
    0U,	// V_ADD_F16_e64
    0U,	// V_ADD_F16_sdwa
    1040U,	// V_ADD_F32_dpp
    0U,	// V_ADD_F32_e32
    0U,	// V_ADD_F32_e64
    0U,	// V_ADD_F32_sdwa
    0U,	// V_ADD_F64_e64
    0U,	// V_ADD_I16_e64
    0U,	// V_ADD_I32_e64
    0U,	// V_ADD_LSHL_U32_e64
    512U,	// V_ADD_U16_dpp
    0U,	// V_ADD_U16_e32
    0U,	// V_ADD_U16_e64
    0U,	// V_ADD_U16_sdwa
    512U,	// V_ADD_U32_dpp
    0U,	// V_ADD_U32_e32
    0U,	// V_ADD_U32_e64
    0U,	// V_ADD_U32_sdwa
    0U,	// V_ADD_U64_PSEUDO
    0U,	// V_ALIGNBIT_B32_e64
    0U,	// V_ALIGNBYTE_B32_e64
    512U,	// V_AND_B32_dpp
    0U,	// V_AND_B32_e32
    0U,	// V_AND_B32_e64
    0U,	// V_AND_B32_sdwa
    0U,	// V_AND_OR_B32_e64
    512U,	// V_ASHRREV_I16_dpp
    0U,	// V_ASHRREV_I16_e32
    0U,	// V_ASHRREV_I16_e64
    0U,	// V_ASHRREV_I16_sdwa
    512U,	// V_ASHRREV_I32_dpp
    0U,	// V_ASHRREV_I32_e32
    0U,	// V_ASHRREV_I32_e64
    0U,	// V_ASHRREV_I32_sdwa
    0U,	// V_ASHRREV_I64_e64
    512U,	// V_ASHR_I32_dpp
    0U,	// V_ASHR_I32_e32
    0U,	// V_ASHR_I32_e64
    0U,	// V_ASHR_I32_sdwa
    0U,	// V_ASHR_I64_e64
    0U,	// V_BCNT_U32_B32_e32
    0U,	// V_BCNT_U32_B32_e64
    0U,	// V_BFE_I32_e64
    0U,	// V_BFE_U32_e64
    0U,	// V_BFI_B32_e64
    0U,	// V_BFM_B32_e32
    0U,	// V_BFM_B32_e64
    1057U,	// V_BFREV_B32_dpp
    0U,	// V_BFREV_B32_e32
    0U,	// V_BFREV_B32_e64
    0U,	// V_BFREV_B32_sdwa
    1073U,	// V_CEIL_F16_dpp
    0U,	// V_CEIL_F16_e32
    0U,	// V_CEIL_F16_e64
    0U,	// V_CEIL_F16_sdwa
    1073U,	// V_CEIL_F32_dpp
    0U,	// V_CEIL_F32_e32
    0U,	// V_CEIL_F32_e64
    0U,	// V_CEIL_F32_sdwa
    0U,	// V_CEIL_F64_e32
    0U,	// V_CEIL_F64_e64
    0U,	// V_CLREXCP_e32
    0U,	// V_CLREXCP_e64
    0U,	// V_CMPSX_EQ_F32_e32
    0U,	// V_CMPSX_EQ_F32_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_e32
    0U,	// V_CMPSX_EQ_F32_nosdst_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_EQ_F32_sdwa
    0U,	// V_CMPSX_EQ_F64_e32
    0U,	// V_CMPSX_EQ_F64_e64
    0U,	// V_CMPSX_EQ_F64_nosdst_e32
    0U,	// V_CMPSX_EQ_F64_nosdst_e64
    0U,	// V_CMPSX_F_F32_e32
    0U,	// V_CMPSX_F_F32_e64
    0U,	// V_CMPSX_F_F32_nosdst_e32
    0U,	// V_CMPSX_F_F32_nosdst_e64
    0U,	// V_CMPSX_F_F32_nosdst_sdwa
    0U,	// V_CMPSX_F_F32_sdwa
    0U,	// V_CMPSX_F_F64_e32
    0U,	// V_CMPSX_F_F64_e64
    0U,	// V_CMPSX_F_F64_nosdst_e32
    0U,	// V_CMPSX_F_F64_nosdst_e64
    0U,	// V_CMPSX_GE_F32_e32
    0U,	// V_CMPSX_GE_F32_e64
    0U,	// V_CMPSX_GE_F32_nosdst_e32
    0U,	// V_CMPSX_GE_F32_nosdst_e64
    0U,	// V_CMPSX_GE_F32_nosdst_sdwa
    0U,	// V_CMPSX_GE_F32_sdwa
    0U,	// V_CMPSX_GE_F64_e32
    0U,	// V_CMPSX_GE_F64_e64
    0U,	// V_CMPSX_GE_F64_nosdst_e32
    0U,	// V_CMPSX_GE_F64_nosdst_e64
    0U,	// V_CMPSX_GT_F32_e32
    0U,	// V_CMPSX_GT_F32_e64
    0U,	// V_CMPSX_GT_F32_nosdst_e32
    0U,	// V_CMPSX_GT_F32_nosdst_e64
    0U,	// V_CMPSX_GT_F32_nosdst_sdwa
    0U,	// V_CMPSX_GT_F32_sdwa
    0U,	// V_CMPSX_GT_F64_e32
    0U,	// V_CMPSX_GT_F64_e64
    0U,	// V_CMPSX_GT_F64_nosdst_e32
    0U,	// V_CMPSX_GT_F64_nosdst_e64
    0U,	// V_CMPSX_LE_F32_e32
    0U,	// V_CMPSX_LE_F32_e64
    0U,	// V_CMPSX_LE_F32_nosdst_e32
    0U,	// V_CMPSX_LE_F32_nosdst_e64
    0U,	// V_CMPSX_LE_F32_nosdst_sdwa
    0U,	// V_CMPSX_LE_F32_sdwa
    0U,	// V_CMPSX_LE_F64_e32
    0U,	// V_CMPSX_LE_F64_e64
    0U,	// V_CMPSX_LE_F64_nosdst_e32
    0U,	// V_CMPSX_LE_F64_nosdst_e64
    0U,	// V_CMPSX_LG_F32_e32
    0U,	// V_CMPSX_LG_F32_e64
    0U,	// V_CMPSX_LG_F32_nosdst_e32
    0U,	// V_CMPSX_LG_F32_nosdst_e64
    0U,	// V_CMPSX_LG_F32_nosdst_sdwa
    0U,	// V_CMPSX_LG_F32_sdwa
    0U,	// V_CMPSX_LG_F64_e32
    0U,	// V_CMPSX_LG_F64_e64
    0U,	// V_CMPSX_LG_F64_nosdst_e32
    0U,	// V_CMPSX_LG_F64_nosdst_e64
    0U,	// V_CMPSX_LT_F32_e32
    0U,	// V_CMPSX_LT_F32_e64
    0U,	// V_CMPSX_LT_F32_nosdst_e32
    0U,	// V_CMPSX_LT_F32_nosdst_e64
    0U,	// V_CMPSX_LT_F32_nosdst_sdwa
    0U,	// V_CMPSX_LT_F32_sdwa
    0U,	// V_CMPSX_LT_F64_e32
    0U,	// V_CMPSX_LT_F64_e64
    0U,	// V_CMPSX_LT_F64_nosdst_e32
    0U,	// V_CMPSX_LT_F64_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_e32
    0U,	// V_CMPSX_NEQ_F32_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_e32
    0U,	// V_CMPSX_NEQ_F32_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_NEQ_F32_sdwa
    0U,	// V_CMPSX_NEQ_F64_e32
    0U,	// V_CMPSX_NEQ_F64_e64
    0U,	// V_CMPSX_NEQ_F64_nosdst_e32
    0U,	// V_CMPSX_NEQ_F64_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_e32
    0U,	// V_CMPSX_NGE_F32_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_e32
    0U,	// V_CMPSX_NGE_F32_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGE_F32_sdwa
    0U,	// V_CMPSX_NGE_F64_e32
    0U,	// V_CMPSX_NGE_F64_e64
    0U,	// V_CMPSX_NGE_F64_nosdst_e32
    0U,	// V_CMPSX_NGE_F64_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_e32
    0U,	// V_CMPSX_NGT_F32_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_e32
    0U,	// V_CMPSX_NGT_F32_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGT_F32_sdwa
    0U,	// V_CMPSX_NGT_F64_e32
    0U,	// V_CMPSX_NGT_F64_e64
    0U,	// V_CMPSX_NGT_F64_nosdst_e32
    0U,	// V_CMPSX_NGT_F64_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_e32
    0U,	// V_CMPSX_NLE_F32_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_e32
    0U,	// V_CMPSX_NLE_F32_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLE_F32_sdwa
    0U,	// V_CMPSX_NLE_F64_e32
    0U,	// V_CMPSX_NLE_F64_e64
    0U,	// V_CMPSX_NLE_F64_nosdst_e32
    0U,	// V_CMPSX_NLE_F64_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_e32
    0U,	// V_CMPSX_NLG_F32_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_e32
    0U,	// V_CMPSX_NLG_F32_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLG_F32_sdwa
    0U,	// V_CMPSX_NLG_F64_e32
    0U,	// V_CMPSX_NLG_F64_e64
    0U,	// V_CMPSX_NLG_F64_nosdst_e32
    0U,	// V_CMPSX_NLG_F64_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_e32
    0U,	// V_CMPSX_NLT_F32_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_e32
    0U,	// V_CMPSX_NLT_F32_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLT_F32_sdwa
    0U,	// V_CMPSX_NLT_F64_e32
    0U,	// V_CMPSX_NLT_F64_e64
    0U,	// V_CMPSX_NLT_F64_nosdst_e32
    0U,	// V_CMPSX_NLT_F64_nosdst_e64
    0U,	// V_CMPSX_O_F32_e32
    0U,	// V_CMPSX_O_F32_e64
    0U,	// V_CMPSX_O_F32_nosdst_e32
    0U,	// V_CMPSX_O_F32_nosdst_e64
    0U,	// V_CMPSX_O_F32_nosdst_sdwa
    0U,	// V_CMPSX_O_F32_sdwa
    0U,	// V_CMPSX_O_F64_e32
    0U,	// V_CMPSX_O_F64_e64
    0U,	// V_CMPSX_O_F64_nosdst_e32
    0U,	// V_CMPSX_O_F64_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_e32
    0U,	// V_CMPSX_TRU_F32_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_e32
    0U,	// V_CMPSX_TRU_F32_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPSX_TRU_F32_sdwa
    0U,	// V_CMPSX_TRU_F64_e32
    0U,	// V_CMPSX_TRU_F64_e64
    0U,	// V_CMPSX_TRU_F64_nosdst_e32
    0U,	// V_CMPSX_TRU_F64_nosdst_e64
    0U,	// V_CMPSX_U_F32_e32
    0U,	// V_CMPSX_U_F32_e64
    0U,	// V_CMPSX_U_F32_nosdst_e32
    0U,	// V_CMPSX_U_F32_nosdst_e64
    0U,	// V_CMPSX_U_F32_nosdst_sdwa
    0U,	// V_CMPSX_U_F32_sdwa
    0U,	// V_CMPSX_U_F64_e32
    0U,	// V_CMPSX_U_F64_e64
    0U,	// V_CMPSX_U_F64_nosdst_e32
    0U,	// V_CMPSX_U_F64_nosdst_e64
    0U,	// V_CMPS_EQ_F32_e32
    0U,	// V_CMPS_EQ_F32_e64
    0U,	// V_CMPS_EQ_F32_sdwa
    0U,	// V_CMPS_EQ_F64_e32
    0U,	// V_CMPS_EQ_F64_e64
    0U,	// V_CMPS_F_F32_e32
    0U,	// V_CMPS_F_F32_e64
    0U,	// V_CMPS_F_F32_sdwa
    0U,	// V_CMPS_F_F64_e32
    0U,	// V_CMPS_F_F64_e64
    0U,	// V_CMPS_GE_F32_e32
    0U,	// V_CMPS_GE_F32_e64
    0U,	// V_CMPS_GE_F32_sdwa
    0U,	// V_CMPS_GE_F64_e32
    0U,	// V_CMPS_GE_F64_e64
    0U,	// V_CMPS_GT_F32_e32
    0U,	// V_CMPS_GT_F32_e64
    0U,	// V_CMPS_GT_F32_sdwa
    0U,	// V_CMPS_GT_F64_e32
    0U,	// V_CMPS_GT_F64_e64
    0U,	// V_CMPS_LE_F32_e32
    0U,	// V_CMPS_LE_F32_e64
    0U,	// V_CMPS_LE_F32_sdwa
    0U,	// V_CMPS_LE_F64_e32
    0U,	// V_CMPS_LE_F64_e64
    0U,	// V_CMPS_LG_F32_e32
    0U,	// V_CMPS_LG_F32_e64
    0U,	// V_CMPS_LG_F32_sdwa
    0U,	// V_CMPS_LG_F64_e32
    0U,	// V_CMPS_LG_F64_e64
    0U,	// V_CMPS_LT_F32_e32
    0U,	// V_CMPS_LT_F32_e64
    0U,	// V_CMPS_LT_F32_sdwa
    0U,	// V_CMPS_LT_F64_e32
    0U,	// V_CMPS_LT_F64_e64
    0U,	// V_CMPS_NEQ_F32_e32
    0U,	// V_CMPS_NEQ_F32_e64
    0U,	// V_CMPS_NEQ_F32_sdwa
    0U,	// V_CMPS_NEQ_F64_e32
    0U,	// V_CMPS_NEQ_F64_e64
    0U,	// V_CMPS_NGE_F32_e32
    0U,	// V_CMPS_NGE_F32_e64
    0U,	// V_CMPS_NGE_F32_sdwa
    0U,	// V_CMPS_NGE_F64_e32
    0U,	// V_CMPS_NGE_F64_e64
    0U,	// V_CMPS_NGT_F32_e32
    0U,	// V_CMPS_NGT_F32_e64
    0U,	// V_CMPS_NGT_F32_sdwa
    0U,	// V_CMPS_NGT_F64_e32
    0U,	// V_CMPS_NGT_F64_e64
    0U,	// V_CMPS_NLE_F32_e32
    0U,	// V_CMPS_NLE_F32_e64
    0U,	// V_CMPS_NLE_F32_sdwa
    0U,	// V_CMPS_NLE_F64_e32
    0U,	// V_CMPS_NLE_F64_e64
    0U,	// V_CMPS_NLG_F32_e32
    0U,	// V_CMPS_NLG_F32_e64
    0U,	// V_CMPS_NLG_F32_sdwa
    0U,	// V_CMPS_NLG_F64_e32
    0U,	// V_CMPS_NLG_F64_e64
    0U,	// V_CMPS_NLT_F32_e32
    0U,	// V_CMPS_NLT_F32_e64
    0U,	// V_CMPS_NLT_F32_sdwa
    0U,	// V_CMPS_NLT_F64_e32
    0U,	// V_CMPS_NLT_F64_e64
    0U,	// V_CMPS_O_F32_e32
    0U,	// V_CMPS_O_F32_e64
    0U,	// V_CMPS_O_F32_sdwa
    0U,	// V_CMPS_O_F64_e32
    0U,	// V_CMPS_O_F64_e64
    0U,	// V_CMPS_TRU_F32_e32
    0U,	// V_CMPS_TRU_F32_e64
    0U,	// V_CMPS_TRU_F32_sdwa
    0U,	// V_CMPS_TRU_F64_e32
    0U,	// V_CMPS_TRU_F64_e64
    0U,	// V_CMPS_U_F32_e32
    0U,	// V_CMPS_U_F32_e64
    0U,	// V_CMPS_U_F32_sdwa
    0U,	// V_CMPS_U_F64_e32
    0U,	// V_CMPS_U_F64_e64
    0U,	// V_CMPX_CLASS_F16_e32
    0U,	// V_CMPX_CLASS_F16_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_e32
    0U,	// V_CMPX_CLASS_F16_nosdst_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F16_sdwa
    0U,	// V_CMPX_CLASS_F32_e32
    0U,	// V_CMPX_CLASS_F32_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_e32
    0U,	// V_CMPX_CLASS_F32_nosdst_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F32_sdwa
    0U,	// V_CMPX_CLASS_F64_e32
    0U,	// V_CMPX_CLASS_F64_e64
    0U,	// V_CMPX_CLASS_F64_nosdst_e32
    0U,	// V_CMPX_CLASS_F64_nosdst_e64
    0U,	// V_CMPX_EQ_F16_e32
    0U,	// V_CMPX_EQ_F16_e64
    0U,	// V_CMPX_EQ_F16_nosdst_e32
    0U,	// V_CMPX_EQ_F16_nosdst_e64
    0U,	// V_CMPX_EQ_F16_nosdst_sdwa
    0U,	// V_CMPX_EQ_F16_sdwa
    0U,	// V_CMPX_EQ_F32_e32
    0U,	// V_CMPX_EQ_F32_e64
    0U,	// V_CMPX_EQ_F32_nosdst_e32
    0U,	// V_CMPX_EQ_F32_nosdst_e64
    0U,	// V_CMPX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPX_EQ_F32_sdwa
    0U,	// V_CMPX_EQ_F64_e32
    0U,	// V_CMPX_EQ_F64_e64
    0U,	// V_CMPX_EQ_F64_nosdst_e32
    0U,	// V_CMPX_EQ_F64_nosdst_e64
    0U,	// V_CMPX_EQ_I16_e32
    0U,	// V_CMPX_EQ_I16_e64
    0U,	// V_CMPX_EQ_I16_nosdst_e32
    0U,	// V_CMPX_EQ_I16_nosdst_e64
    0U,	// V_CMPX_EQ_I16_nosdst_sdwa
    0U,	// V_CMPX_EQ_I16_sdwa
    0U,	// V_CMPX_EQ_I32_e32
    0U,	// V_CMPX_EQ_I32_e64
    0U,	// V_CMPX_EQ_I32_nosdst_e32
    0U,	// V_CMPX_EQ_I32_nosdst_e64
    0U,	// V_CMPX_EQ_I32_nosdst_sdwa
    0U,	// V_CMPX_EQ_I32_sdwa
    0U,	// V_CMPX_EQ_I64_e32
    0U,	// V_CMPX_EQ_I64_e64
    0U,	// V_CMPX_EQ_I64_nosdst_e32
    0U,	// V_CMPX_EQ_I64_nosdst_e64
    0U,	// V_CMPX_EQ_U16_e32
    0U,	// V_CMPX_EQ_U16_e64
    0U,	// V_CMPX_EQ_U16_nosdst_e32
    0U,	// V_CMPX_EQ_U16_nosdst_e64
    0U,	// V_CMPX_EQ_U16_nosdst_sdwa
    0U,	// V_CMPX_EQ_U16_sdwa
    0U,	// V_CMPX_EQ_U32_e32
    0U,	// V_CMPX_EQ_U32_e64
    0U,	// V_CMPX_EQ_U32_nosdst_e32
    0U,	// V_CMPX_EQ_U32_nosdst_e64
    0U,	// V_CMPX_EQ_U32_nosdst_sdwa
    0U,	// V_CMPX_EQ_U32_sdwa
    0U,	// V_CMPX_EQ_U64_e32
    0U,	// V_CMPX_EQ_U64_e64
    0U,	// V_CMPX_EQ_U64_nosdst_e32
    0U,	// V_CMPX_EQ_U64_nosdst_e64
    0U,	// V_CMPX_F_F16_e32
    0U,	// V_CMPX_F_F16_e64
    0U,	// V_CMPX_F_F16_nosdst_e32
    0U,	// V_CMPX_F_F16_nosdst_e64
    0U,	// V_CMPX_F_F16_nosdst_sdwa
    0U,	// V_CMPX_F_F16_sdwa
    0U,	// V_CMPX_F_F32_e32
    0U,	// V_CMPX_F_F32_e64
    0U,	// V_CMPX_F_F32_nosdst_e32
    0U,	// V_CMPX_F_F32_nosdst_e64
    0U,	// V_CMPX_F_F32_nosdst_sdwa
    0U,	// V_CMPX_F_F32_sdwa
    0U,	// V_CMPX_F_F64_e32
    0U,	// V_CMPX_F_F64_e64
    0U,	// V_CMPX_F_F64_nosdst_e32
    0U,	// V_CMPX_F_F64_nosdst_e64
    0U,	// V_CMPX_F_I16_e32
    0U,	// V_CMPX_F_I16_e64
    0U,	// V_CMPX_F_I16_nosdst_e32
    0U,	// V_CMPX_F_I16_nosdst_e64
    0U,	// V_CMPX_F_I16_nosdst_sdwa
    0U,	// V_CMPX_F_I16_sdwa
    0U,	// V_CMPX_F_I32_e32
    0U,	// V_CMPX_F_I32_e64
    0U,	// V_CMPX_F_I32_nosdst_e32
    0U,	// V_CMPX_F_I32_nosdst_e64
    0U,	// V_CMPX_F_I32_nosdst_sdwa
    0U,	// V_CMPX_F_I32_sdwa
    0U,	// V_CMPX_F_I64_e32
    0U,	// V_CMPX_F_I64_e64
    0U,	// V_CMPX_F_I64_nosdst_e32
    0U,	// V_CMPX_F_I64_nosdst_e64
    0U,	// V_CMPX_F_U16_e32
    0U,	// V_CMPX_F_U16_e64
    0U,	// V_CMPX_F_U16_nosdst_e32
    0U,	// V_CMPX_F_U16_nosdst_e64
    0U,	// V_CMPX_F_U16_nosdst_sdwa
    0U,	// V_CMPX_F_U16_sdwa
    0U,	// V_CMPX_F_U32_e32
    0U,	// V_CMPX_F_U32_e64
    0U,	// V_CMPX_F_U32_nosdst_e32
    0U,	// V_CMPX_F_U32_nosdst_e64
    0U,	// V_CMPX_F_U32_nosdst_sdwa
    0U,	// V_CMPX_F_U32_sdwa
    0U,	// V_CMPX_F_U64_e32
    0U,	// V_CMPX_F_U64_e64
    0U,	// V_CMPX_F_U64_nosdst_e32
    0U,	// V_CMPX_F_U64_nosdst_e64
    0U,	// V_CMPX_GE_F16_e32
    0U,	// V_CMPX_GE_F16_e64
    0U,	// V_CMPX_GE_F16_nosdst_e32
    0U,	// V_CMPX_GE_F16_nosdst_e64
    0U,	// V_CMPX_GE_F16_nosdst_sdwa
    0U,	// V_CMPX_GE_F16_sdwa
    0U,	// V_CMPX_GE_F32_e32
    0U,	// V_CMPX_GE_F32_e64
    0U,	// V_CMPX_GE_F32_nosdst_e32
    0U,	// V_CMPX_GE_F32_nosdst_e64
    0U,	// V_CMPX_GE_F32_nosdst_sdwa
    0U,	// V_CMPX_GE_F32_sdwa
    0U,	// V_CMPX_GE_F64_e32
    0U,	// V_CMPX_GE_F64_e64
    0U,	// V_CMPX_GE_F64_nosdst_e32
    0U,	// V_CMPX_GE_F64_nosdst_e64
    0U,	// V_CMPX_GE_I16_e32
    0U,	// V_CMPX_GE_I16_e64
    0U,	// V_CMPX_GE_I16_nosdst_e32
    0U,	// V_CMPX_GE_I16_nosdst_e64
    0U,	// V_CMPX_GE_I16_nosdst_sdwa
    0U,	// V_CMPX_GE_I16_sdwa
    0U,	// V_CMPX_GE_I32_e32
    0U,	// V_CMPX_GE_I32_e64
    0U,	// V_CMPX_GE_I32_nosdst_e32
    0U,	// V_CMPX_GE_I32_nosdst_e64
    0U,	// V_CMPX_GE_I32_nosdst_sdwa
    0U,	// V_CMPX_GE_I32_sdwa
    0U,	// V_CMPX_GE_I64_e32
    0U,	// V_CMPX_GE_I64_e64
    0U,	// V_CMPX_GE_I64_nosdst_e32
    0U,	// V_CMPX_GE_I64_nosdst_e64
    0U,	// V_CMPX_GE_U16_e32
    0U,	// V_CMPX_GE_U16_e64
    0U,	// V_CMPX_GE_U16_nosdst_e32
    0U,	// V_CMPX_GE_U16_nosdst_e64
    0U,	// V_CMPX_GE_U16_nosdst_sdwa
    0U,	// V_CMPX_GE_U16_sdwa
    0U,	// V_CMPX_GE_U32_e32
    0U,	// V_CMPX_GE_U32_e64
    0U,	// V_CMPX_GE_U32_nosdst_e32
    0U,	// V_CMPX_GE_U32_nosdst_e64
    0U,	// V_CMPX_GE_U32_nosdst_sdwa
    0U,	// V_CMPX_GE_U32_sdwa
    0U,	// V_CMPX_GE_U64_e32
    0U,	// V_CMPX_GE_U64_e64
    0U,	// V_CMPX_GE_U64_nosdst_e32
    0U,	// V_CMPX_GE_U64_nosdst_e64
    0U,	// V_CMPX_GT_F16_e32
    0U,	// V_CMPX_GT_F16_e64
    0U,	// V_CMPX_GT_F16_nosdst_e32
    0U,	// V_CMPX_GT_F16_nosdst_e64
    0U,	// V_CMPX_GT_F16_nosdst_sdwa
    0U,	// V_CMPX_GT_F16_sdwa
    0U,	// V_CMPX_GT_F32_e32
    0U,	// V_CMPX_GT_F32_e64
    0U,	// V_CMPX_GT_F32_nosdst_e32
    0U,	// V_CMPX_GT_F32_nosdst_e64
    0U,	// V_CMPX_GT_F32_nosdst_sdwa
    0U,	// V_CMPX_GT_F32_sdwa
    0U,	// V_CMPX_GT_F64_e32
    0U,	// V_CMPX_GT_F64_e64
    0U,	// V_CMPX_GT_F64_nosdst_e32
    0U,	// V_CMPX_GT_F64_nosdst_e64
    0U,	// V_CMPX_GT_I16_e32
    0U,	// V_CMPX_GT_I16_e64
    0U,	// V_CMPX_GT_I16_nosdst_e32
    0U,	// V_CMPX_GT_I16_nosdst_e64
    0U,	// V_CMPX_GT_I16_nosdst_sdwa
    0U,	// V_CMPX_GT_I16_sdwa
    0U,	// V_CMPX_GT_I32_e32
    0U,	// V_CMPX_GT_I32_e64
    0U,	// V_CMPX_GT_I32_nosdst_e32
    0U,	// V_CMPX_GT_I32_nosdst_e64
    0U,	// V_CMPX_GT_I32_nosdst_sdwa
    0U,	// V_CMPX_GT_I32_sdwa
    0U,	// V_CMPX_GT_I64_e32
    0U,	// V_CMPX_GT_I64_e64
    0U,	// V_CMPX_GT_I64_nosdst_e32
    0U,	// V_CMPX_GT_I64_nosdst_e64
    0U,	// V_CMPX_GT_U16_e32
    0U,	// V_CMPX_GT_U16_e64
    0U,	// V_CMPX_GT_U16_nosdst_e32
    0U,	// V_CMPX_GT_U16_nosdst_e64
    0U,	// V_CMPX_GT_U16_nosdst_sdwa
    0U,	// V_CMPX_GT_U16_sdwa
    0U,	// V_CMPX_GT_U32_e32
    0U,	// V_CMPX_GT_U32_e64
    0U,	// V_CMPX_GT_U32_nosdst_e32
    0U,	// V_CMPX_GT_U32_nosdst_e64
    0U,	// V_CMPX_GT_U32_nosdst_sdwa
    0U,	// V_CMPX_GT_U32_sdwa
    0U,	// V_CMPX_GT_U64_e32
    0U,	// V_CMPX_GT_U64_e64
    0U,	// V_CMPX_GT_U64_nosdst_e32
    0U,	// V_CMPX_GT_U64_nosdst_e64
    0U,	// V_CMPX_LE_F16_e32
    0U,	// V_CMPX_LE_F16_e64
    0U,	// V_CMPX_LE_F16_nosdst_e32
    0U,	// V_CMPX_LE_F16_nosdst_e64
    0U,	// V_CMPX_LE_F16_nosdst_sdwa
    0U,	// V_CMPX_LE_F16_sdwa
    0U,	// V_CMPX_LE_F32_e32
    0U,	// V_CMPX_LE_F32_e64
    0U,	// V_CMPX_LE_F32_nosdst_e32
    0U,	// V_CMPX_LE_F32_nosdst_e64
    0U,	// V_CMPX_LE_F32_nosdst_sdwa
    0U,	// V_CMPX_LE_F32_sdwa
    0U,	// V_CMPX_LE_F64_e32
    0U,	// V_CMPX_LE_F64_e64
    0U,	// V_CMPX_LE_F64_nosdst_e32
    0U,	// V_CMPX_LE_F64_nosdst_e64
    0U,	// V_CMPX_LE_I16_e32
    0U,	// V_CMPX_LE_I16_e64
    0U,	// V_CMPX_LE_I16_nosdst_e32
    0U,	// V_CMPX_LE_I16_nosdst_e64
    0U,	// V_CMPX_LE_I16_nosdst_sdwa
    0U,	// V_CMPX_LE_I16_sdwa
    0U,	// V_CMPX_LE_I32_e32
    0U,	// V_CMPX_LE_I32_e64
    0U,	// V_CMPX_LE_I32_nosdst_e32
    0U,	// V_CMPX_LE_I32_nosdst_e64
    0U,	// V_CMPX_LE_I32_nosdst_sdwa
    0U,	// V_CMPX_LE_I32_sdwa
    0U,	// V_CMPX_LE_I64_e32
    0U,	// V_CMPX_LE_I64_e64
    0U,	// V_CMPX_LE_I64_nosdst_e32
    0U,	// V_CMPX_LE_I64_nosdst_e64
    0U,	// V_CMPX_LE_U16_e32
    0U,	// V_CMPX_LE_U16_e64
    0U,	// V_CMPX_LE_U16_nosdst_e32
    0U,	// V_CMPX_LE_U16_nosdst_e64
    0U,	// V_CMPX_LE_U16_nosdst_sdwa
    0U,	// V_CMPX_LE_U16_sdwa
    0U,	// V_CMPX_LE_U32_e32
    0U,	// V_CMPX_LE_U32_e64
    0U,	// V_CMPX_LE_U32_nosdst_e32
    0U,	// V_CMPX_LE_U32_nosdst_e64
    0U,	// V_CMPX_LE_U32_nosdst_sdwa
    0U,	// V_CMPX_LE_U32_sdwa
    0U,	// V_CMPX_LE_U64_e32
    0U,	// V_CMPX_LE_U64_e64
    0U,	// V_CMPX_LE_U64_nosdst_e32
    0U,	// V_CMPX_LE_U64_nosdst_e64
    0U,	// V_CMPX_LG_F16_e32
    0U,	// V_CMPX_LG_F16_e64
    0U,	// V_CMPX_LG_F16_nosdst_e32
    0U,	// V_CMPX_LG_F16_nosdst_e64
    0U,	// V_CMPX_LG_F16_nosdst_sdwa
    0U,	// V_CMPX_LG_F16_sdwa
    0U,	// V_CMPX_LG_F32_e32
    0U,	// V_CMPX_LG_F32_e64
    0U,	// V_CMPX_LG_F32_nosdst_e32
    0U,	// V_CMPX_LG_F32_nosdst_e64
    0U,	// V_CMPX_LG_F32_nosdst_sdwa
    0U,	// V_CMPX_LG_F32_sdwa
    0U,	// V_CMPX_LG_F64_e32
    0U,	// V_CMPX_LG_F64_e64
    0U,	// V_CMPX_LG_F64_nosdst_e32
    0U,	// V_CMPX_LG_F64_nosdst_e64
    0U,	// V_CMPX_LT_F16_e32
    0U,	// V_CMPX_LT_F16_e64
    0U,	// V_CMPX_LT_F16_nosdst_e32
    0U,	// V_CMPX_LT_F16_nosdst_e64
    0U,	// V_CMPX_LT_F16_nosdst_sdwa
    0U,	// V_CMPX_LT_F16_sdwa
    0U,	// V_CMPX_LT_F32_e32
    0U,	// V_CMPX_LT_F32_e64
    0U,	// V_CMPX_LT_F32_nosdst_e32
    0U,	// V_CMPX_LT_F32_nosdst_e64
    0U,	// V_CMPX_LT_F32_nosdst_sdwa
    0U,	// V_CMPX_LT_F32_sdwa
    0U,	// V_CMPX_LT_F64_e32
    0U,	// V_CMPX_LT_F64_e64
    0U,	// V_CMPX_LT_F64_nosdst_e32
    0U,	// V_CMPX_LT_F64_nosdst_e64
    0U,	// V_CMPX_LT_I16_e32
    0U,	// V_CMPX_LT_I16_e64
    0U,	// V_CMPX_LT_I16_nosdst_e32
    0U,	// V_CMPX_LT_I16_nosdst_e64
    0U,	// V_CMPX_LT_I16_nosdst_sdwa
    0U,	// V_CMPX_LT_I16_sdwa
    0U,	// V_CMPX_LT_I32_e32
    0U,	// V_CMPX_LT_I32_e64
    0U,	// V_CMPX_LT_I32_nosdst_e32
    0U,	// V_CMPX_LT_I32_nosdst_e64
    0U,	// V_CMPX_LT_I32_nosdst_sdwa
    0U,	// V_CMPX_LT_I32_sdwa
    0U,	// V_CMPX_LT_I64_e32
    0U,	// V_CMPX_LT_I64_e64
    0U,	// V_CMPX_LT_I64_nosdst_e32
    0U,	// V_CMPX_LT_I64_nosdst_e64
    0U,	// V_CMPX_LT_U16_e32
    0U,	// V_CMPX_LT_U16_e64
    0U,	// V_CMPX_LT_U16_nosdst_e32
    0U,	// V_CMPX_LT_U16_nosdst_e64
    0U,	// V_CMPX_LT_U16_nosdst_sdwa
    0U,	// V_CMPX_LT_U16_sdwa
    0U,	// V_CMPX_LT_U32_e32
    0U,	// V_CMPX_LT_U32_e64
    0U,	// V_CMPX_LT_U32_nosdst_e32
    0U,	// V_CMPX_LT_U32_nosdst_e64
    0U,	// V_CMPX_LT_U32_nosdst_sdwa
    0U,	// V_CMPX_LT_U32_sdwa
    0U,	// V_CMPX_LT_U64_e32
    0U,	// V_CMPX_LT_U64_e64
    0U,	// V_CMPX_LT_U64_nosdst_e32
    0U,	// V_CMPX_LT_U64_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_e32
    0U,	// V_CMPX_NEQ_F16_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_e32
    0U,	// V_CMPX_NEQ_F16_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F16_sdwa
    0U,	// V_CMPX_NEQ_F32_e32
    0U,	// V_CMPX_NEQ_F32_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_e32
    0U,	// V_CMPX_NEQ_F32_nosdst_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F32_sdwa
    0U,	// V_CMPX_NEQ_F64_e32
    0U,	// V_CMPX_NEQ_F64_e64
    0U,	// V_CMPX_NEQ_F64_nosdst_e32
    0U,	// V_CMPX_NEQ_F64_nosdst_e64
    0U,	// V_CMPX_NE_I16_e32
    0U,	// V_CMPX_NE_I16_e64
    0U,	// V_CMPX_NE_I16_nosdst_e32
    0U,	// V_CMPX_NE_I16_nosdst_e64
    0U,	// V_CMPX_NE_I16_nosdst_sdwa
    0U,	// V_CMPX_NE_I16_sdwa
    0U,	// V_CMPX_NE_I32_e32
    0U,	// V_CMPX_NE_I32_e64
    0U,	// V_CMPX_NE_I32_nosdst_e32
    0U,	// V_CMPX_NE_I32_nosdst_e64
    0U,	// V_CMPX_NE_I32_nosdst_sdwa
    0U,	// V_CMPX_NE_I32_sdwa
    0U,	// V_CMPX_NE_I64_e32
    0U,	// V_CMPX_NE_I64_e64
    0U,	// V_CMPX_NE_I64_nosdst_e32
    0U,	// V_CMPX_NE_I64_nosdst_e64
    0U,	// V_CMPX_NE_U16_e32
    0U,	// V_CMPX_NE_U16_e64
    0U,	// V_CMPX_NE_U16_nosdst_e32
    0U,	// V_CMPX_NE_U16_nosdst_e64
    0U,	// V_CMPX_NE_U16_nosdst_sdwa
    0U,	// V_CMPX_NE_U16_sdwa
    0U,	// V_CMPX_NE_U32_e32
    0U,	// V_CMPX_NE_U32_e64
    0U,	// V_CMPX_NE_U32_nosdst_e32
    0U,	// V_CMPX_NE_U32_nosdst_e64
    0U,	// V_CMPX_NE_U32_nosdst_sdwa
    0U,	// V_CMPX_NE_U32_sdwa
    0U,	// V_CMPX_NE_U64_e32
    0U,	// V_CMPX_NE_U64_e64
    0U,	// V_CMPX_NE_U64_nosdst_e32
    0U,	// V_CMPX_NE_U64_nosdst_e64
    0U,	// V_CMPX_NGE_F16_e32
    0U,	// V_CMPX_NGE_F16_e64
    0U,	// V_CMPX_NGE_F16_nosdst_e32
    0U,	// V_CMPX_NGE_F16_nosdst_e64
    0U,	// V_CMPX_NGE_F16_nosdst_sdwa
    0U,	// V_CMPX_NGE_F16_sdwa
    0U,	// V_CMPX_NGE_F32_e32
    0U,	// V_CMPX_NGE_F32_e64
    0U,	// V_CMPX_NGE_F32_nosdst_e32
    0U,	// V_CMPX_NGE_F32_nosdst_e64
    0U,	// V_CMPX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPX_NGE_F32_sdwa
    0U,	// V_CMPX_NGE_F64_e32
    0U,	// V_CMPX_NGE_F64_e64
    0U,	// V_CMPX_NGE_F64_nosdst_e32
    0U,	// V_CMPX_NGE_F64_nosdst_e64
    0U,	// V_CMPX_NGT_F16_e32
    0U,	// V_CMPX_NGT_F16_e64
    0U,	// V_CMPX_NGT_F16_nosdst_e32
    0U,	// V_CMPX_NGT_F16_nosdst_e64
    0U,	// V_CMPX_NGT_F16_nosdst_sdwa
    0U,	// V_CMPX_NGT_F16_sdwa
    0U,	// V_CMPX_NGT_F32_e32
    0U,	// V_CMPX_NGT_F32_e64
    0U,	// V_CMPX_NGT_F32_nosdst_e32
    0U,	// V_CMPX_NGT_F32_nosdst_e64
    0U,	// V_CMPX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPX_NGT_F32_sdwa
    0U,	// V_CMPX_NGT_F64_e32
    0U,	// V_CMPX_NGT_F64_e64
    0U,	// V_CMPX_NGT_F64_nosdst_e32
    0U,	// V_CMPX_NGT_F64_nosdst_e64
    0U,	// V_CMPX_NLE_F16_e32
    0U,	// V_CMPX_NLE_F16_e64
    0U,	// V_CMPX_NLE_F16_nosdst_e32
    0U,	// V_CMPX_NLE_F16_nosdst_e64
    0U,	// V_CMPX_NLE_F16_nosdst_sdwa
    0U,	// V_CMPX_NLE_F16_sdwa
    0U,	// V_CMPX_NLE_F32_e32
    0U,	// V_CMPX_NLE_F32_e64
    0U,	// V_CMPX_NLE_F32_nosdst_e32
    0U,	// V_CMPX_NLE_F32_nosdst_e64
    0U,	// V_CMPX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPX_NLE_F32_sdwa
    0U,	// V_CMPX_NLE_F64_e32
    0U,	// V_CMPX_NLE_F64_e64
    0U,	// V_CMPX_NLE_F64_nosdst_e32
    0U,	// V_CMPX_NLE_F64_nosdst_e64
    0U,	// V_CMPX_NLG_F16_e32
    0U,	// V_CMPX_NLG_F16_e64
    0U,	// V_CMPX_NLG_F16_nosdst_e32
    0U,	// V_CMPX_NLG_F16_nosdst_e64
    0U,	// V_CMPX_NLG_F16_nosdst_sdwa
    0U,	// V_CMPX_NLG_F16_sdwa
    0U,	// V_CMPX_NLG_F32_e32
    0U,	// V_CMPX_NLG_F32_e64
    0U,	// V_CMPX_NLG_F32_nosdst_e32
    0U,	// V_CMPX_NLG_F32_nosdst_e64
    0U,	// V_CMPX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPX_NLG_F32_sdwa
    0U,	// V_CMPX_NLG_F64_e32
    0U,	// V_CMPX_NLG_F64_e64
    0U,	// V_CMPX_NLG_F64_nosdst_e32
    0U,	// V_CMPX_NLG_F64_nosdst_e64
    0U,	// V_CMPX_NLT_F16_e32
    0U,	// V_CMPX_NLT_F16_e64
    0U,	// V_CMPX_NLT_F16_nosdst_e32
    0U,	// V_CMPX_NLT_F16_nosdst_e64
    0U,	// V_CMPX_NLT_F16_nosdst_sdwa
    0U,	// V_CMPX_NLT_F16_sdwa
    0U,	// V_CMPX_NLT_F32_e32
    0U,	// V_CMPX_NLT_F32_e64
    0U,	// V_CMPX_NLT_F32_nosdst_e32
    0U,	// V_CMPX_NLT_F32_nosdst_e64
    0U,	// V_CMPX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPX_NLT_F32_sdwa
    0U,	// V_CMPX_NLT_F64_e32
    0U,	// V_CMPX_NLT_F64_e64
    0U,	// V_CMPX_NLT_F64_nosdst_e32
    0U,	// V_CMPX_NLT_F64_nosdst_e64
    0U,	// V_CMPX_O_F16_e32
    0U,	// V_CMPX_O_F16_e64
    0U,	// V_CMPX_O_F16_nosdst_e32
    0U,	// V_CMPX_O_F16_nosdst_e64
    0U,	// V_CMPX_O_F16_nosdst_sdwa
    0U,	// V_CMPX_O_F16_sdwa
    0U,	// V_CMPX_O_F32_e32
    0U,	// V_CMPX_O_F32_e64
    0U,	// V_CMPX_O_F32_nosdst_e32
    0U,	// V_CMPX_O_F32_nosdst_e64
    0U,	// V_CMPX_O_F32_nosdst_sdwa
    0U,	// V_CMPX_O_F32_sdwa
    0U,	// V_CMPX_O_F64_e32
    0U,	// V_CMPX_O_F64_e64
    0U,	// V_CMPX_O_F64_nosdst_e32
    0U,	// V_CMPX_O_F64_nosdst_e64
    0U,	// V_CMPX_TRU_F16_e32
    0U,	// V_CMPX_TRU_F16_e64
    0U,	// V_CMPX_TRU_F16_nosdst_e32
    0U,	// V_CMPX_TRU_F16_nosdst_e64
    0U,	// V_CMPX_TRU_F16_nosdst_sdwa
    0U,	// V_CMPX_TRU_F16_sdwa
    0U,	// V_CMPX_TRU_F32_e32
    0U,	// V_CMPX_TRU_F32_e64
    0U,	// V_CMPX_TRU_F32_nosdst_e32
    0U,	// V_CMPX_TRU_F32_nosdst_e64
    0U,	// V_CMPX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPX_TRU_F32_sdwa
    0U,	// V_CMPX_TRU_F64_e32
    0U,	// V_CMPX_TRU_F64_e64
    0U,	// V_CMPX_TRU_F64_nosdst_e32
    0U,	// V_CMPX_TRU_F64_nosdst_e64
    0U,	// V_CMPX_T_I16_e32
    0U,	// V_CMPX_T_I16_e64
    0U,	// V_CMPX_T_I16_nosdst_e32
    0U,	// V_CMPX_T_I16_nosdst_e64
    0U,	// V_CMPX_T_I16_nosdst_sdwa
    0U,	// V_CMPX_T_I16_sdwa
    0U,	// V_CMPX_T_I32_e32
    0U,	// V_CMPX_T_I32_e64
    0U,	// V_CMPX_T_I32_nosdst_e32
    0U,	// V_CMPX_T_I32_nosdst_e64
    0U,	// V_CMPX_T_I32_nosdst_sdwa
    0U,	// V_CMPX_T_I32_sdwa
    0U,	// V_CMPX_T_I64_e32
    0U,	// V_CMPX_T_I64_e64
    0U,	// V_CMPX_T_I64_nosdst_e32
    0U,	// V_CMPX_T_I64_nosdst_e64
    0U,	// V_CMPX_T_U16_e32
    0U,	// V_CMPX_T_U16_e64
    0U,	// V_CMPX_T_U16_nosdst_e32
    0U,	// V_CMPX_T_U16_nosdst_e64
    0U,	// V_CMPX_T_U16_nosdst_sdwa
    0U,	// V_CMPX_T_U16_sdwa
    0U,	// V_CMPX_T_U32_e32
    0U,	// V_CMPX_T_U32_e64
    0U,	// V_CMPX_T_U32_nosdst_e32
    0U,	// V_CMPX_T_U32_nosdst_e64
    0U,	// V_CMPX_T_U32_nosdst_sdwa
    0U,	// V_CMPX_T_U32_sdwa
    0U,	// V_CMPX_T_U64_e32
    0U,	// V_CMPX_T_U64_e64
    0U,	// V_CMPX_T_U64_nosdst_e32
    0U,	// V_CMPX_T_U64_nosdst_e64
    0U,	// V_CMPX_U_F16_e32
    0U,	// V_CMPX_U_F16_e64
    0U,	// V_CMPX_U_F16_nosdst_e32
    0U,	// V_CMPX_U_F16_nosdst_e64
    0U,	// V_CMPX_U_F16_nosdst_sdwa
    0U,	// V_CMPX_U_F16_sdwa
    0U,	// V_CMPX_U_F32_e32
    0U,	// V_CMPX_U_F32_e64
    0U,	// V_CMPX_U_F32_nosdst_e32
    0U,	// V_CMPX_U_F32_nosdst_e64
    0U,	// V_CMPX_U_F32_nosdst_sdwa
    0U,	// V_CMPX_U_F32_sdwa
    0U,	// V_CMPX_U_F64_e32
    0U,	// V_CMPX_U_F64_e64
    0U,	// V_CMPX_U_F64_nosdst_e32
    0U,	// V_CMPX_U_F64_nosdst_e64
    0U,	// V_CMP_CLASS_F16_e32
    0U,	// V_CMP_CLASS_F16_e64
    0U,	// V_CMP_CLASS_F16_sdwa
    0U,	// V_CMP_CLASS_F32_e32
    0U,	// V_CMP_CLASS_F32_e64
    0U,	// V_CMP_CLASS_F32_sdwa
    0U,	// V_CMP_CLASS_F64_e32
    0U,	// V_CMP_CLASS_F64_e64
    0U,	// V_CMP_EQ_F16_e32
    0U,	// V_CMP_EQ_F16_e64
    0U,	// V_CMP_EQ_F16_sdwa
    0U,	// V_CMP_EQ_F32_e32
    0U,	// V_CMP_EQ_F32_e64
    0U,	// V_CMP_EQ_F32_sdwa
    0U,	// V_CMP_EQ_F64_e32
    0U,	// V_CMP_EQ_F64_e64
    0U,	// V_CMP_EQ_I16_e32
    0U,	// V_CMP_EQ_I16_e64
    0U,	// V_CMP_EQ_I16_sdwa
    0U,	// V_CMP_EQ_I32_e32
    0U,	// V_CMP_EQ_I32_e64
    0U,	// V_CMP_EQ_I32_sdwa
    0U,	// V_CMP_EQ_I64_e32
    0U,	// V_CMP_EQ_I64_e64
    0U,	// V_CMP_EQ_U16_e32
    0U,	// V_CMP_EQ_U16_e64
    0U,	// V_CMP_EQ_U16_sdwa
    0U,	// V_CMP_EQ_U32_e32
    0U,	// V_CMP_EQ_U32_e64
    0U,	// V_CMP_EQ_U32_sdwa
    0U,	// V_CMP_EQ_U64_e32
    0U,	// V_CMP_EQ_U64_e64
    0U,	// V_CMP_F_F16_e32
    0U,	// V_CMP_F_F16_e64
    0U,	// V_CMP_F_F16_sdwa
    0U,	// V_CMP_F_F32_e32
    0U,	// V_CMP_F_F32_e64
    0U,	// V_CMP_F_F32_sdwa
    0U,	// V_CMP_F_F64_e32
    0U,	// V_CMP_F_F64_e64
    0U,	// V_CMP_F_I16_e32
    0U,	// V_CMP_F_I16_e64
    0U,	// V_CMP_F_I16_sdwa
    0U,	// V_CMP_F_I32_e32
    0U,	// V_CMP_F_I32_e64
    0U,	// V_CMP_F_I32_sdwa
    0U,	// V_CMP_F_I64_e32
    0U,	// V_CMP_F_I64_e64
    0U,	// V_CMP_F_U16_e32
    0U,	// V_CMP_F_U16_e64
    0U,	// V_CMP_F_U16_sdwa
    0U,	// V_CMP_F_U32_e32
    0U,	// V_CMP_F_U32_e64
    0U,	// V_CMP_F_U32_sdwa
    0U,	// V_CMP_F_U64_e32
    0U,	// V_CMP_F_U64_e64
    0U,	// V_CMP_GE_F16_e32
    0U,	// V_CMP_GE_F16_e64
    0U,	// V_CMP_GE_F16_sdwa
    0U,	// V_CMP_GE_F32_e32
    0U,	// V_CMP_GE_F32_e64
    0U,	// V_CMP_GE_F32_sdwa
    0U,	// V_CMP_GE_F64_e32
    0U,	// V_CMP_GE_F64_e64
    0U,	// V_CMP_GE_I16_e32
    0U,	// V_CMP_GE_I16_e64
    0U,	// V_CMP_GE_I16_sdwa
    0U,	// V_CMP_GE_I32_e32
    0U,	// V_CMP_GE_I32_e64
    0U,	// V_CMP_GE_I32_sdwa
    0U,	// V_CMP_GE_I64_e32
    0U,	// V_CMP_GE_I64_e64
    0U,	// V_CMP_GE_U16_e32
    0U,	// V_CMP_GE_U16_e64
    0U,	// V_CMP_GE_U16_sdwa
    0U,	// V_CMP_GE_U32_e32
    0U,	// V_CMP_GE_U32_e64
    0U,	// V_CMP_GE_U32_sdwa
    0U,	// V_CMP_GE_U64_e32
    0U,	// V_CMP_GE_U64_e64
    0U,	// V_CMP_GT_F16_e32
    0U,	// V_CMP_GT_F16_e64
    0U,	// V_CMP_GT_F16_sdwa
    0U,	// V_CMP_GT_F32_e32
    0U,	// V_CMP_GT_F32_e64
    0U,	// V_CMP_GT_F32_sdwa
    0U,	// V_CMP_GT_F64_e32
    0U,	// V_CMP_GT_F64_e64
    0U,	// V_CMP_GT_I16_e32
    0U,	// V_CMP_GT_I16_e64
    0U,	// V_CMP_GT_I16_sdwa
    0U,	// V_CMP_GT_I32_e32
    0U,	// V_CMP_GT_I32_e64
    0U,	// V_CMP_GT_I32_sdwa
    0U,	// V_CMP_GT_I64_e32
    0U,	// V_CMP_GT_I64_e64
    0U,	// V_CMP_GT_U16_e32
    0U,	// V_CMP_GT_U16_e64
    0U,	// V_CMP_GT_U16_sdwa
    0U,	// V_CMP_GT_U32_e32
    0U,	// V_CMP_GT_U32_e64
    0U,	// V_CMP_GT_U32_sdwa
    0U,	// V_CMP_GT_U64_e32
    0U,	// V_CMP_GT_U64_e64
    0U,	// V_CMP_LE_F16_e32
    0U,	// V_CMP_LE_F16_e64
    0U,	// V_CMP_LE_F16_sdwa
    0U,	// V_CMP_LE_F32_e32
    0U,	// V_CMP_LE_F32_e64
    0U,	// V_CMP_LE_F32_sdwa
    0U,	// V_CMP_LE_F64_e32
    0U,	// V_CMP_LE_F64_e64
    0U,	// V_CMP_LE_I16_e32
    0U,	// V_CMP_LE_I16_e64
    0U,	// V_CMP_LE_I16_sdwa
    0U,	// V_CMP_LE_I32_e32
    0U,	// V_CMP_LE_I32_e64
    0U,	// V_CMP_LE_I32_sdwa
    0U,	// V_CMP_LE_I64_e32
    0U,	// V_CMP_LE_I64_e64
    0U,	// V_CMP_LE_U16_e32
    0U,	// V_CMP_LE_U16_e64
    0U,	// V_CMP_LE_U16_sdwa
    0U,	// V_CMP_LE_U32_e32
    0U,	// V_CMP_LE_U32_e64
    0U,	// V_CMP_LE_U32_sdwa
    0U,	// V_CMP_LE_U64_e32
    0U,	// V_CMP_LE_U64_e64
    0U,	// V_CMP_LG_F16_e32
    0U,	// V_CMP_LG_F16_e64
    0U,	// V_CMP_LG_F16_sdwa
    0U,	// V_CMP_LG_F32_e32
    0U,	// V_CMP_LG_F32_e64
    0U,	// V_CMP_LG_F32_sdwa
    0U,	// V_CMP_LG_F64_e32
    0U,	// V_CMP_LG_F64_e64
    0U,	// V_CMP_LT_F16_e32
    0U,	// V_CMP_LT_F16_e64
    0U,	// V_CMP_LT_F16_sdwa
    0U,	// V_CMP_LT_F32_e32
    0U,	// V_CMP_LT_F32_e64
    0U,	// V_CMP_LT_F32_sdwa
    0U,	// V_CMP_LT_F64_e32
    0U,	// V_CMP_LT_F64_e64
    0U,	// V_CMP_LT_I16_e32
    0U,	// V_CMP_LT_I16_e64
    0U,	// V_CMP_LT_I16_sdwa
    0U,	// V_CMP_LT_I32_e32
    0U,	// V_CMP_LT_I32_e64
    0U,	// V_CMP_LT_I32_sdwa
    0U,	// V_CMP_LT_I64_e32
    0U,	// V_CMP_LT_I64_e64
    0U,	// V_CMP_LT_U16_e32
    0U,	// V_CMP_LT_U16_e64
    0U,	// V_CMP_LT_U16_sdwa
    0U,	// V_CMP_LT_U32_e32
    0U,	// V_CMP_LT_U32_e64
    0U,	// V_CMP_LT_U32_sdwa
    0U,	// V_CMP_LT_U64_e32
    0U,	// V_CMP_LT_U64_e64
    0U,	// V_CMP_NEQ_F16_e32
    0U,	// V_CMP_NEQ_F16_e64
    0U,	// V_CMP_NEQ_F16_sdwa
    0U,	// V_CMP_NEQ_F32_e32
    0U,	// V_CMP_NEQ_F32_e64
    0U,	// V_CMP_NEQ_F32_sdwa
    0U,	// V_CMP_NEQ_F64_e32
    0U,	// V_CMP_NEQ_F64_e64
    0U,	// V_CMP_NE_I16_e32
    0U,	// V_CMP_NE_I16_e64
    0U,	// V_CMP_NE_I16_sdwa
    0U,	// V_CMP_NE_I32_e32
    0U,	// V_CMP_NE_I32_e64
    0U,	// V_CMP_NE_I32_sdwa
    0U,	// V_CMP_NE_I64_e32
    0U,	// V_CMP_NE_I64_e64
    0U,	// V_CMP_NE_U16_e32
    0U,	// V_CMP_NE_U16_e64
    0U,	// V_CMP_NE_U16_sdwa
    0U,	// V_CMP_NE_U32_e32
    0U,	// V_CMP_NE_U32_e64
    0U,	// V_CMP_NE_U32_sdwa
    0U,	// V_CMP_NE_U64_e32
    0U,	// V_CMP_NE_U64_e64
    0U,	// V_CMP_NGE_F16_e32
    0U,	// V_CMP_NGE_F16_e64
    0U,	// V_CMP_NGE_F16_sdwa
    0U,	// V_CMP_NGE_F32_e32
    0U,	// V_CMP_NGE_F32_e64
    0U,	// V_CMP_NGE_F32_sdwa
    0U,	// V_CMP_NGE_F64_e32
    0U,	// V_CMP_NGE_F64_e64
    0U,	// V_CMP_NGT_F16_e32
    0U,	// V_CMP_NGT_F16_e64
    0U,	// V_CMP_NGT_F16_sdwa
    0U,	// V_CMP_NGT_F32_e32
    0U,	// V_CMP_NGT_F32_e64
    0U,	// V_CMP_NGT_F32_sdwa
    0U,	// V_CMP_NGT_F64_e32
    0U,	// V_CMP_NGT_F64_e64
    0U,	// V_CMP_NLE_F16_e32
    0U,	// V_CMP_NLE_F16_e64
    0U,	// V_CMP_NLE_F16_sdwa
    0U,	// V_CMP_NLE_F32_e32
    0U,	// V_CMP_NLE_F32_e64
    0U,	// V_CMP_NLE_F32_sdwa
    0U,	// V_CMP_NLE_F64_e32
    0U,	// V_CMP_NLE_F64_e64
    0U,	// V_CMP_NLG_F16_e32
    0U,	// V_CMP_NLG_F16_e64
    0U,	// V_CMP_NLG_F16_sdwa
    0U,	// V_CMP_NLG_F32_e32
    0U,	// V_CMP_NLG_F32_e64
    0U,	// V_CMP_NLG_F32_sdwa
    0U,	// V_CMP_NLG_F64_e32
    0U,	// V_CMP_NLG_F64_e64
    0U,	// V_CMP_NLT_F16_e32
    0U,	// V_CMP_NLT_F16_e64
    0U,	// V_CMP_NLT_F16_sdwa
    0U,	// V_CMP_NLT_F32_e32
    0U,	// V_CMP_NLT_F32_e64
    0U,	// V_CMP_NLT_F32_sdwa
    0U,	// V_CMP_NLT_F64_e32
    0U,	// V_CMP_NLT_F64_e64
    0U,	// V_CMP_O_F16_e32
    0U,	// V_CMP_O_F16_e64
    0U,	// V_CMP_O_F16_sdwa
    0U,	// V_CMP_O_F32_e32
    0U,	// V_CMP_O_F32_e64
    0U,	// V_CMP_O_F32_sdwa
    0U,	// V_CMP_O_F64_e32
    0U,	// V_CMP_O_F64_e64
    0U,	// V_CMP_TRU_F16_e32
    0U,	// V_CMP_TRU_F16_e64
    0U,	// V_CMP_TRU_F16_sdwa
    0U,	// V_CMP_TRU_F32_e32
    0U,	// V_CMP_TRU_F32_e64
    0U,	// V_CMP_TRU_F32_sdwa
    0U,	// V_CMP_TRU_F64_e32
    0U,	// V_CMP_TRU_F64_e64
    0U,	// V_CMP_T_I16_e32
    0U,	// V_CMP_T_I16_e64
    0U,	// V_CMP_T_I16_sdwa
    0U,	// V_CMP_T_I32_e32
    0U,	// V_CMP_T_I32_e64
    0U,	// V_CMP_T_I32_sdwa
    0U,	// V_CMP_T_I64_e32
    0U,	// V_CMP_T_I64_e64
    0U,	// V_CMP_T_U16_e32
    0U,	// V_CMP_T_U16_e64
    0U,	// V_CMP_T_U16_sdwa
    0U,	// V_CMP_T_U32_e32
    0U,	// V_CMP_T_U32_e64
    0U,	// V_CMP_T_U32_sdwa
    0U,	// V_CMP_T_U64_e32
    0U,	// V_CMP_T_U64_e64
    0U,	// V_CMP_U_F16_e32
    0U,	// V_CMP_U_F16_e64
    0U,	// V_CMP_U_F16_sdwa
    0U,	// V_CMP_U_F32_e32
    0U,	// V_CMP_U_F32_e64
    0U,	// V_CMP_U_F32_sdwa
    0U,	// V_CMP_U_F64_e32
    0U,	// V_CMP_U_F64_e64
    65U,	// V_CNDMASK_B32_dpp
    0U,	// V_CNDMASK_B32_e32
    0U,	// V_CNDMASK_B32_e64
    0U,	// V_CNDMASK_B32_sdwa
    0U,	// V_CNDMASK_B64_PSEUDO
    1073U,	// V_COS_F16_dpp
    0U,	// V_COS_F16_e32
    0U,	// V_COS_F16_e64
    0U,	// V_COS_F16_sdwa
    1073U,	// V_COS_F32_dpp
    0U,	// V_COS_F32_e32
    0U,	// V_COS_F32_e64
    0U,	// V_COS_F32_sdwa
    0U,	// V_CUBEID_F32_e64
    0U,	// V_CUBEMA_F32_e64
    0U,	// V_CUBESC_F32_e64
    0U,	// V_CUBETC_F32_e64
    1073U,	// V_CVT_F16_F32_dpp
    0U,	// V_CVT_F16_F32_e32
    0U,	// V_CVT_F16_F32_e64
    0U,	// V_CVT_F16_F32_sdwa
    1057U,	// V_CVT_F16_I16_dpp
    0U,	// V_CVT_F16_I16_e32
    0U,	// V_CVT_F16_I16_e64
    0U,	// V_CVT_F16_I16_sdwa
    1057U,	// V_CVT_F16_U16_dpp
    0U,	// V_CVT_F16_U16_e32
    0U,	// V_CVT_F16_U16_e64
    0U,	// V_CVT_F16_U16_sdwa
    1073U,	// V_CVT_F32_F16_dpp
    0U,	// V_CVT_F32_F16_e32
    0U,	// V_CVT_F32_F16_e64
    0U,	// V_CVT_F32_F16_sdwa
    0U,	// V_CVT_F32_F64_e32
    0U,	// V_CVT_F32_F64_e64
    1057U,	// V_CVT_F32_I32_dpp
    0U,	// V_CVT_F32_I32_e32
    0U,	// V_CVT_F32_I32_e64
    0U,	// V_CVT_F32_I32_sdwa
    1057U,	// V_CVT_F32_U32_dpp
    0U,	// V_CVT_F32_U32_e32
    0U,	// V_CVT_F32_U32_e64
    0U,	// V_CVT_F32_U32_sdwa
    1057U,	// V_CVT_F32_UBYTE0_dpp
    0U,	// V_CVT_F32_UBYTE0_e32
    0U,	// V_CVT_F32_UBYTE0_e64
    0U,	// V_CVT_F32_UBYTE0_sdwa
    1057U,	// V_CVT_F32_UBYTE1_dpp
    0U,	// V_CVT_F32_UBYTE1_e32
    0U,	// V_CVT_F32_UBYTE1_e64
    0U,	// V_CVT_F32_UBYTE1_sdwa
    1057U,	// V_CVT_F32_UBYTE2_dpp
    0U,	// V_CVT_F32_UBYTE2_e32
    0U,	// V_CVT_F32_UBYTE2_e64
    0U,	// V_CVT_F32_UBYTE2_sdwa
    1057U,	// V_CVT_F32_UBYTE3_dpp
    0U,	// V_CVT_F32_UBYTE3_e32
    0U,	// V_CVT_F32_UBYTE3_e64
    0U,	// V_CVT_F32_UBYTE3_sdwa
    0U,	// V_CVT_F64_F32_e32
    0U,	// V_CVT_F64_F32_e64
    0U,	// V_CVT_F64_I32_e32
    0U,	// V_CVT_F64_I32_e64
    0U,	// V_CVT_F64_U32_e32
    0U,	// V_CVT_F64_U32_e64
    1073U,	// V_CVT_FLR_I32_F32_dpp
    0U,	// V_CVT_FLR_I32_F32_e32
    0U,	// V_CVT_FLR_I32_F32_e64
    0U,	// V_CVT_FLR_I32_F32_sdwa
    1073U,	// V_CVT_I16_F16_dpp
    0U,	// V_CVT_I16_F16_e32
    0U,	// V_CVT_I16_F16_e64
    0U,	// V_CVT_I16_F16_sdwa
    1073U,	// V_CVT_I32_F32_dpp
    0U,	// V_CVT_I32_F32_e32
    0U,	// V_CVT_I32_F32_e64
    0U,	// V_CVT_I32_F32_sdwa
    0U,	// V_CVT_I32_F64_e32
    0U,	// V_CVT_I32_F64_e64
    1073U,	// V_CVT_NORM_I16_F16_dpp
    0U,	// V_CVT_NORM_I16_F16_e32
    0U,	// V_CVT_NORM_I16_F16_e64
    0U,	// V_CVT_NORM_I16_F16_sdwa
    1073U,	// V_CVT_NORM_U16_F16_dpp
    0U,	// V_CVT_NORM_U16_F16_e32
    0U,	// V_CVT_NORM_U16_F16_e64
    0U,	// V_CVT_NORM_U16_F16_sdwa
    1057U,	// V_CVT_OFF_F32_I4_dpp
    0U,	// V_CVT_OFF_F32_I4_e32
    0U,	// V_CVT_OFF_F32_I4_e64
    0U,	// V_CVT_OFF_F32_I4_sdwa
    0U,	// V_CVT_PKACCUM_U8_F32_e32
    0U,	// V_CVT_PKACCUM_U8_F32_e64
    0U,	// V_CVT_PKNORM_I16_F16_e64
    0U,	// V_CVT_PKNORM_I16_F32_e32
    0U,	// V_CVT_PKNORM_I16_F32_e64
    0U,	// V_CVT_PKNORM_U16_F16_e64
    0U,	// V_CVT_PKNORM_U16_F32_e32
    0U,	// V_CVT_PKNORM_U16_F32_e64
    0U,	// V_CVT_PKRTZ_F16_F32_e32
    0U,	// V_CVT_PKRTZ_F16_F32_e64
    0U,	// V_CVT_PK_I16_I32_e32
    0U,	// V_CVT_PK_I16_I32_e64
    0U,	// V_CVT_PK_U16_U32_e32
    0U,	// V_CVT_PK_U16_U32_e64
    0U,	// V_CVT_PK_U8_F32_e64
    1073U,	// V_CVT_RPI_I32_F32_dpp
    0U,	// V_CVT_RPI_I32_F32_e32
    0U,	// V_CVT_RPI_I32_F32_e64
    0U,	// V_CVT_RPI_I32_F32_sdwa
    1073U,	// V_CVT_U16_F16_dpp
    0U,	// V_CVT_U16_F16_e32
    0U,	// V_CVT_U16_F16_e64
    0U,	// V_CVT_U16_F16_sdwa
    1073U,	// V_CVT_U32_F32_dpp
    0U,	// V_CVT_U32_F32_e32
    0U,	// V_CVT_U32_F32_e64
    0U,	// V_CVT_U32_F32_sdwa
    0U,	// V_CVT_U32_F64_e32
    0U,	// V_CVT_U32_F64_e64
    0U,	// V_DIV_FIXUP_F16_e64
    0U,	// V_DIV_FIXUP_F16_gfx9_e64
    0U,	// V_DIV_FIXUP_F32_e64
    0U,	// V_DIV_FIXUP_F64_e64
    0U,	// V_DIV_FMAS_F32_e64
    0U,	// V_DIV_FMAS_F64_e64
    0U,	// V_DIV_SCALE_F32_e64
    0U,	// V_DIV_SCALE_F64_e64
    16976U,	// V_DOT2C_F32_F16_dpp
    0U,	// V_DOT2C_F32_F16_e32
    0U,	// V_DOT2C_F32_F16_e64
    16992U,	// V_DOT2C_I32_I16_dpp
    0U,	// V_DOT2C_I32_I16_e32
    0U,	// V_DOT2C_I32_I16_e64
    0U,	// V_DOT2_F32_F16
    0U,	// V_DOT2_I32_I16
    0U,	// V_DOT2_U32_U16
    16992U,	// V_DOT4C_I32_I8_dpp
    0U,	// V_DOT4C_I32_I8_e32
    0U,	// V_DOT4C_I32_I8_e64
    0U,	// V_DOT4_I32_I8
    0U,	// V_DOT4_U32_U8
    16992U,	// V_DOT8C_I32_I4_dpp
    0U,	// V_DOT8C_I32_I4_e32
    0U,	// V_DOT8C_I32_I4_e64
    0U,	// V_DOT8_I32_I4
    0U,	// V_DOT8_U32_U4
    1073U,	// V_EXP_F16_dpp
    0U,	// V_EXP_F16_e32
    0U,	// V_EXP_F16_e64
    0U,	// V_EXP_F16_sdwa
    1073U,	// V_EXP_F32_dpp
    0U,	// V_EXP_F32_e32
    0U,	// V_EXP_F32_e64
    0U,	// V_EXP_F32_sdwa
    1073U,	// V_EXP_LEGACY_F32_dpp
    0U,	// V_EXP_LEGACY_F32_e32
    0U,	// V_EXP_LEGACY_F32_e64
    0U,	// V_EXP_LEGACY_F32_sdwa
    1057U,	// V_FFBH_I32_dpp
    0U,	// V_FFBH_I32_e32
    0U,	// V_FFBH_I32_e64
    0U,	// V_FFBH_I32_sdwa
    1057U,	// V_FFBH_U32_dpp
    0U,	// V_FFBH_U32_e32
    0U,	// V_FFBH_U32_e64
    0U,	// V_FFBH_U32_sdwa
    1057U,	// V_FFBL_B32_dpp
    0U,	// V_FFBL_B32_e32
    0U,	// V_FFBL_B32_e64
    0U,	// V_FFBL_B32_sdwa
    1073U,	// V_FLOOR_F16_dpp
    0U,	// V_FLOOR_F16_e32
    0U,	// V_FLOOR_F16_e64
    0U,	// V_FLOOR_F16_sdwa
    1073U,	// V_FLOOR_F32_dpp
    0U,	// V_FLOOR_F32_e32
    0U,	// V_FLOOR_F32_e64
    0U,	// V_FLOOR_F32_sdwa
    0U,	// V_FLOOR_F64_e32
    0U,	// V_FLOOR_F64_e64
    0U,	// V_FMAAK_F16
    0U,	// V_FMAAK_F32
    16976U,	// V_FMAC_F16_dpp
    0U,	// V_FMAC_F16_e32
    0U,	// V_FMAC_F16_e64
    0U,	// V_FMAC_F16_sdwa
    16976U,	// V_FMAC_F32_dpp
    0U,	// V_FMAC_F32_e32
    0U,	// V_FMAC_F32_e64
    0U,	// V_FMAC_F32_sdwa
    0U,	// V_FMAC_LEGACY_F32_e32
    0U,	// V_FMAC_LEGACY_F32_e64
    0U,	// V_FMAC_LEGACY_F32_sdwa
    0U,	// V_FMAMK_F16
    0U,	// V_FMAMK_F32
    0U,	// V_FMA_F16_e64
    0U,	// V_FMA_F16_gfx9_e64
    0U,	// V_FMA_F32_e64
    0U,	// V_FMA_F64_e64
    0U,	// V_FMA_LEGACY_F32_e64
    0U,	// V_FMA_MIXHI_F16
    0U,	// V_FMA_MIXLO_F16
    0U,	// V_FMA_MIX_F32
    1073U,	// V_FRACT_F16_dpp
    0U,	// V_FRACT_F16_e32
    0U,	// V_FRACT_F16_e64
    0U,	// V_FRACT_F16_sdwa
    1073U,	// V_FRACT_F32_dpp
    0U,	// V_FRACT_F32_e32
    0U,	// V_FRACT_F32_e64
    0U,	// V_FRACT_F32_sdwa
    0U,	// V_FRACT_F64_e32
    0U,	// V_FRACT_F64_e64
    1073U,	// V_FREXP_EXP_I16_F16_dpp
    0U,	// V_FREXP_EXP_I16_F16_e32
    0U,	// V_FREXP_EXP_I16_F16_e64
    0U,	// V_FREXP_EXP_I16_F16_sdwa
    1073U,	// V_FREXP_EXP_I32_F32_dpp
    0U,	// V_FREXP_EXP_I32_F32_e32
    0U,	// V_FREXP_EXP_I32_F32_e64
    0U,	// V_FREXP_EXP_I32_F32_sdwa
    0U,	// V_FREXP_EXP_I32_F64_e32
    0U,	// V_FREXP_EXP_I32_F64_e64
    1073U,	// V_FREXP_MANT_F16_dpp
    0U,	// V_FREXP_MANT_F16_e32
    0U,	// V_FREXP_MANT_F16_e64
    0U,	// V_FREXP_MANT_F16_sdwa
    1073U,	// V_FREXP_MANT_F32_dpp
    0U,	// V_FREXP_MANT_F32_e32
    0U,	// V_FREXP_MANT_F32_e64
    0U,	// V_FREXP_MANT_F32_sdwa
    0U,	// V_FREXP_MANT_F64_e32
    0U,	// V_FREXP_MANT_F64_e64
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V1
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V16
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V2
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V3
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V32
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V4
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V5
    0U,	// V_INDIRECT_REG_READ_GPR_IDX_B32_V8
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_GPR_IDX_B32_V8
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_MOVREL_B32_V8
    0U,	// V_INTERP_MOV_F32
    0U,	// V_INTERP_MOV_F32_e64
    0U,	// V_INTERP_P1LL_F16
    0U,	// V_INTERP_P1LV_F16
    0U,	// V_INTERP_P1_F32
    0U,	// V_INTERP_P1_F32_16bank
    0U,	// V_INTERP_P1_F32_e64
    0U,	// V_INTERP_P2_F16
    0U,	// V_INTERP_P2_F16_gfx9
    0U,	// V_INTERP_P2_F32
    0U,	// V_INTERP_P2_F32_e64
    1136U,	// V_LDEXP_F16_dpp
    0U,	// V_LDEXP_F16_e32
    0U,	// V_LDEXP_F16_e64
    0U,	// V_LDEXP_F16_sdwa
    0U,	// V_LDEXP_F32_e32
    0U,	// V_LDEXP_F32_e64
    0U,	// V_LDEXP_F64_e64
    0U,	// V_LERP_U8_e64
    1073U,	// V_LOG_CLAMP_F32_dpp
    0U,	// V_LOG_CLAMP_F32_e32
    0U,	// V_LOG_CLAMP_F32_e64
    0U,	// V_LOG_CLAMP_F32_sdwa
    1073U,	// V_LOG_F16_dpp
    0U,	// V_LOG_F16_e32
    0U,	// V_LOG_F16_e64
    0U,	// V_LOG_F16_sdwa
    1073U,	// V_LOG_F32_dpp
    0U,	// V_LOG_F32_e32
    0U,	// V_LOG_F32_e64
    0U,	// V_LOG_F32_sdwa
    1073U,	// V_LOG_LEGACY_F32_dpp
    0U,	// V_LOG_LEGACY_F32_e32
    0U,	// V_LOG_LEGACY_F32_e64
    0U,	// V_LOG_LEGACY_F32_sdwa
    512U,	// V_LSHLREV_B16_dpp
    0U,	// V_LSHLREV_B16_e32
    0U,	// V_LSHLREV_B16_e64
    0U,	// V_LSHLREV_B16_sdwa
    512U,	// V_LSHLREV_B32_dpp
    0U,	// V_LSHLREV_B32_e32
    0U,	// V_LSHLREV_B32_e64
    0U,	// V_LSHLREV_B32_sdwa
    0U,	// V_LSHLREV_B64_e64
    0U,	// V_LSHL_ADD_U32_e64
    512U,	// V_LSHL_B32_dpp
    0U,	// V_LSHL_B32_e32
    0U,	// V_LSHL_B32_e64
    0U,	// V_LSHL_B32_sdwa
    0U,	// V_LSHL_B64_e64
    0U,	// V_LSHL_OR_B32_e64
    512U,	// V_LSHRREV_B16_dpp
    0U,	// V_LSHRREV_B16_e32
    0U,	// V_LSHRREV_B16_e64
    0U,	// V_LSHRREV_B16_sdwa
    512U,	// V_LSHRREV_B32_dpp
    0U,	// V_LSHRREV_B32_e32
    0U,	// V_LSHRREV_B32_e64
    0U,	// V_LSHRREV_B32_sdwa
    0U,	// V_LSHRREV_B64_e64
    512U,	// V_LSHR_B32_dpp
    0U,	// V_LSHR_B32_e32
    0U,	// V_LSHR_B32_e64
    0U,	// V_LSHR_B32_sdwa
    0U,	// V_LSHR_B64_e64
    16976U,	// V_MAC_F16_dpp
    0U,	// V_MAC_F16_e32
    0U,	// V_MAC_F16_e64
    0U,	// V_MAC_F16_sdwa
    16976U,	// V_MAC_F32_dpp
    0U,	// V_MAC_F32_e32
    0U,	// V_MAC_F32_e64
    0U,	// V_MAC_F32_sdwa
    0U,	// V_MAC_LEGACY_F32_e32
    0U,	// V_MAC_LEGACY_F32_e64
    0U,	// V_MAC_LEGACY_F32_sdwa
    0U,	// V_MADAK_F16
    0U,	// V_MADAK_F32
    0U,	// V_MADMK_F16
    0U,	// V_MADMK_F32
    0U,	// V_MAD_F16_e64
    0U,	// V_MAD_F16_gfx9_e64
    0U,	// V_MAD_F32_e64
    0U,	// V_MAD_I16_e64
    0U,	// V_MAD_I16_gfx9_e64
    0U,	// V_MAD_I32_I16_e64
    0U,	// V_MAD_I32_I24_e64
    0U,	// V_MAD_I64_I32_e64
    0U,	// V_MAD_LEGACY_F32_e64
    0U,	// V_MAD_MIXHI_F16
    0U,	// V_MAD_MIXLO_F16
    0U,	// V_MAD_MIX_F32
    0U,	// V_MAD_U16_e64
    0U,	// V_MAD_U16_gfx9_e64
    0U,	// V_MAD_U32_U16_e64
    0U,	// V_MAD_U32_U24_e64
    0U,	// V_MAD_U64_U32_e64
    0U,	// V_MAX3_F16_e64
    0U,	// V_MAX3_F32_e64
    0U,	// V_MAX3_I16_e64
    0U,	// V_MAX3_I32_e64
    0U,	// V_MAX3_U16_e64
    0U,	// V_MAX3_U32_e64
    1040U,	// V_MAX_F16_dpp
    0U,	// V_MAX_F16_e32
    0U,	// V_MAX_F16_e64
    0U,	// V_MAX_F16_sdwa
    1040U,	// V_MAX_F32_dpp
    0U,	// V_MAX_F32_e32
    0U,	// V_MAX_F32_e64
    0U,	// V_MAX_F32_sdwa
    0U,	// V_MAX_F64_e64
    512U,	// V_MAX_I16_dpp
    0U,	// V_MAX_I16_e32
    0U,	// V_MAX_I16_e64
    0U,	// V_MAX_I16_sdwa
    512U,	// V_MAX_I32_dpp
    0U,	// V_MAX_I32_e32
    0U,	// V_MAX_I32_e64
    0U,	// V_MAX_I32_sdwa
    1040U,	// V_MAX_LEGACY_F32_dpp
    0U,	// V_MAX_LEGACY_F32_e32
    0U,	// V_MAX_LEGACY_F32_e64
    0U,	// V_MAX_LEGACY_F32_sdwa
    512U,	// V_MAX_U16_dpp
    0U,	// V_MAX_U16_e32
    0U,	// V_MAX_U16_e64
    0U,	// V_MAX_U16_sdwa
    512U,	// V_MAX_U32_dpp
    0U,	// V_MAX_U32_e32
    0U,	// V_MAX_U32_e64
    0U,	// V_MAX_U32_sdwa
    0U,	// V_MBCNT_HI_U32_B32_e32
    0U,	// V_MBCNT_HI_U32_B32_e64
    0U,	// V_MBCNT_LO_U32_B32_e32
    0U,	// V_MBCNT_LO_U32_B32_e64
    0U,	// V_MED3_F16_e64
    0U,	// V_MED3_F32_e64
    0U,	// V_MED3_I16_e64
    0U,	// V_MED3_I32_e64
    0U,	// V_MED3_U16_e64
    0U,	// V_MED3_U32_e64
    0U,	// V_MFMA_F32_16X16X16F16_e64
    0U,	// V_MFMA_F32_16X16X1F32_e64
    0U,	// V_MFMA_F32_16X16X2BF16_e64
    0U,	// V_MFMA_F32_16X16X4F16_e64
    0U,	// V_MFMA_F32_16X16X4F32_e64
    0U,	// V_MFMA_F32_16X16X8BF16_e64
    0U,	// V_MFMA_F32_32X32X1F32_e64
    0U,	// V_MFMA_F32_32X32X2BF16_e64
    0U,	// V_MFMA_F32_32X32X2F32_e64
    0U,	// V_MFMA_F32_32X32X4BF16_e64
    0U,	// V_MFMA_F32_32X32X4F16_e64
    0U,	// V_MFMA_F32_32X32X8F16_e64
    0U,	// V_MFMA_F32_4X4X1F32_e64
    0U,	// V_MFMA_F32_4X4X2BF16_e64
    0U,	// V_MFMA_F32_4X4X4F16_e64
    0U,	// V_MFMA_I32_16X16X16I8_e64
    0U,	// V_MFMA_I32_16X16X4I8_e64
    0U,	// V_MFMA_I32_32X32X4I8_e64
    0U,	// V_MFMA_I32_32X32X8I8_e64
    0U,	// V_MFMA_I32_4X4X4I8_e64
    0U,	// V_MIN3_F16_e64
    0U,	// V_MIN3_F32_e64
    0U,	// V_MIN3_I16_e64
    0U,	// V_MIN3_I32_e64
    0U,	// V_MIN3_U16_e64
    0U,	// V_MIN3_U32_e64
    1040U,	// V_MIN_F16_dpp
    0U,	// V_MIN_F16_e32
    0U,	// V_MIN_F16_e64
    0U,	// V_MIN_F16_sdwa
    1040U,	// V_MIN_F32_dpp
    0U,	// V_MIN_F32_e32
    0U,	// V_MIN_F32_e64
    0U,	// V_MIN_F32_sdwa
    0U,	// V_MIN_F64_e64
    512U,	// V_MIN_I16_dpp
    0U,	// V_MIN_I16_e32
    0U,	// V_MIN_I16_e64
    0U,	// V_MIN_I16_sdwa
    512U,	// V_MIN_I32_dpp
    0U,	// V_MIN_I32_e32
    0U,	// V_MIN_I32_e64
    0U,	// V_MIN_I32_sdwa
    1040U,	// V_MIN_LEGACY_F32_dpp
    0U,	// V_MIN_LEGACY_F32_e32
    0U,	// V_MIN_LEGACY_F32_e64
    0U,	// V_MIN_LEGACY_F32_sdwa
    512U,	// V_MIN_U16_dpp
    0U,	// V_MIN_U16_e32
    0U,	// V_MIN_U16_e64
    0U,	// V_MIN_U16_sdwa
    512U,	// V_MIN_U32_dpp
    0U,	// V_MIN_U32_e32
    0U,	// V_MIN_U32_e64
    0U,	// V_MIN_U32_sdwa
    0U,	// V_MOVRELD_B32_dpp
    0U,	// V_MOVRELD_B32_e32
    0U,	// V_MOVRELD_B32_e64
    0U,	// V_MOVRELD_B32_sdwa
    0U,	// V_MOVRELSD_2_B32_dpp
    0U,	// V_MOVRELSD_2_B32_e32
    0U,	// V_MOVRELSD_2_B32_e64
    0U,	// V_MOVRELSD_2_B32_sdwa
    0U,	// V_MOVRELSD_B32_dpp
    0U,	// V_MOVRELSD_B32_e32
    0U,	// V_MOVRELSD_B32_e64
    0U,	// V_MOVRELSD_B32_sdwa
    1057U,	// V_MOVRELS_B32_dpp
    0U,	// V_MOVRELS_B32_e32
    0U,	// V_MOVRELS_B32_e64
    0U,	// V_MOVRELS_B32_sdwa
    1057U,	// V_MOV_B32_dpp
    0U,	// V_MOV_B32_e32
    0U,	// V_MOV_B32_e64
    0U,	// V_MOV_B32_indirect
    0U,	// V_MOV_B32_sdwa
    1057U,	// V_MOV_B64_DPP_PSEUDO
    0U,	// V_MOV_B64_PSEUDO
    0U,	// V_MQSAD_PK_U16_U8_e64
    0U,	// V_MQSAD_U32_U8_e64
    0U,	// V_MSAD_U8_e64
    0U,	// V_MULLIT_F32_e64
    1040U,	// V_MUL_F16_dpp
    0U,	// V_MUL_F16_e32
    0U,	// V_MUL_F16_e64
    0U,	// V_MUL_F16_sdwa
    1040U,	// V_MUL_F32_dpp
    0U,	// V_MUL_F32_e32
    0U,	// V_MUL_F32_e64
    0U,	// V_MUL_F32_sdwa
    0U,	// V_MUL_F64_e64
    512U,	// V_MUL_HI_I32_I24_dpp
    0U,	// V_MUL_HI_I32_I24_e32
    0U,	// V_MUL_HI_I32_I24_e64
    0U,	// V_MUL_HI_I32_I24_sdwa
    0U,	// V_MUL_HI_I32_e64
    512U,	// V_MUL_HI_U32_U24_dpp
    0U,	// V_MUL_HI_U32_U24_e32
    0U,	// V_MUL_HI_U32_U24_e64
    0U,	// V_MUL_HI_U32_U24_sdwa
    0U,	// V_MUL_HI_U32_e64
    512U,	// V_MUL_I32_I24_dpp
    0U,	// V_MUL_I32_I24_e32
    0U,	// V_MUL_I32_I24_e64
    0U,	// V_MUL_I32_I24_sdwa
    1040U,	// V_MUL_LEGACY_F32_dpp
    0U,	// V_MUL_LEGACY_F32_e32
    0U,	// V_MUL_LEGACY_F32_e64
    0U,	// V_MUL_LEGACY_F32_sdwa
    0U,	// V_MUL_LO_I32_e64
    512U,	// V_MUL_LO_U16_dpp
    0U,	// V_MUL_LO_U16_e32
    0U,	// V_MUL_LO_U16_e64
    0U,	// V_MUL_LO_U16_sdwa
    0U,	// V_MUL_LO_U32_e64
    512U,	// V_MUL_U32_U24_dpp
    0U,	// V_MUL_U32_U24_e32
    0U,	// V_MUL_U32_U24_e64
    0U,	// V_MUL_U32_U24_sdwa
    0U,	// V_NOP_e32
    0U,	// V_NOP_e64
    0U,	// V_NOP_sdwa
    1057U,	// V_NOT_B32_dpp
    0U,	// V_NOT_B32_e32
    0U,	// V_NOT_B32_e64
    0U,	// V_NOT_B32_sdwa
    0U,	// V_OR3_B32_e64
    512U,	// V_OR_B32_dpp
    0U,	// V_OR_B32_e32
    0U,	// V_OR_B32_e64
    0U,	// V_OR_B32_sdwa
    0U,	// V_PACK_B32_F16_e64
    0U,	// V_PERMLANE16_B32_e64
    0U,	// V_PERMLANEX16_B32_e64
    0U,	// V_PERM_B32_e64
    0U,	// V_PIPEFLUSH_e32
    0U,	// V_PIPEFLUSH_e64
    0U,	// V_PIPEFLUSH_sdwa
    0U,	// V_PK_ADD_F16
    0U,	// V_PK_ADD_I16
    0U,	// V_PK_ADD_U16
    0U,	// V_PK_ASHRREV_I16
    1040U,	// V_PK_FMAC_F16_dpp
    0U,	// V_PK_FMAC_F16_e32
    0U,	// V_PK_FMAC_F16_e64
    0U,	// V_PK_FMAC_F16_sdwa
    0U,	// V_PK_FMA_F16
    0U,	// V_PK_LSHLREV_B16
    0U,	// V_PK_LSHRREV_B16
    0U,	// V_PK_MAD_I16
    0U,	// V_PK_MAD_U16
    0U,	// V_PK_MAX_F16
    0U,	// V_PK_MAX_I16
    0U,	// V_PK_MAX_U16
    0U,	// V_PK_MIN_F16
    0U,	// V_PK_MIN_I16
    0U,	// V_PK_MIN_U16
    0U,	// V_PK_MUL_F16
    0U,	// V_PK_MUL_LO_U16
    0U,	// V_PK_SUB_I16
    0U,	// V_PK_SUB_U16
    0U,	// V_QSAD_PK_U16_U8_e64
    1073U,	// V_RCP_CLAMP_F32_dpp
    0U,	// V_RCP_CLAMP_F32_e32
    0U,	// V_RCP_CLAMP_F32_e64
    0U,	// V_RCP_CLAMP_F32_sdwa
    0U,	// V_RCP_CLAMP_F64_e32
    0U,	// V_RCP_CLAMP_F64_e64
    1073U,	// V_RCP_F16_dpp
    0U,	// V_RCP_F16_e32
    0U,	// V_RCP_F16_e64
    0U,	// V_RCP_F16_sdwa
    1073U,	// V_RCP_F32_dpp
    0U,	// V_RCP_F32_e32
    0U,	// V_RCP_F32_e64
    0U,	// V_RCP_F32_sdwa
    0U,	// V_RCP_F64_e32
    0U,	// V_RCP_F64_e64
    1073U,	// V_RCP_IFLAG_F32_dpp
    0U,	// V_RCP_IFLAG_F32_e32
    0U,	// V_RCP_IFLAG_F32_e64
    0U,	// V_RCP_IFLAG_F32_sdwa
    1073U,	// V_RCP_LEGACY_F32_dpp
    0U,	// V_RCP_LEGACY_F32_e32
    0U,	// V_RCP_LEGACY_F32_e64
    0U,	// V_RCP_LEGACY_F32_sdwa
    0U,	// V_READLANE_B32
    1073U,	// V_RNDNE_F16_dpp
    0U,	// V_RNDNE_F16_e32
    0U,	// V_RNDNE_F16_e64
    0U,	// V_RNDNE_F16_sdwa
    1073U,	// V_RNDNE_F32_dpp
    0U,	// V_RNDNE_F32_e32
    0U,	// V_RNDNE_F32_e64
    0U,	// V_RNDNE_F32_sdwa
    0U,	// V_RNDNE_F64_e32
    0U,	// V_RNDNE_F64_e64
    1073U,	// V_RSQ_CLAMP_F32_dpp
    0U,	// V_RSQ_CLAMP_F32_e32
    0U,	// V_RSQ_CLAMP_F32_e64
    0U,	// V_RSQ_CLAMP_F32_sdwa
    0U,	// V_RSQ_CLAMP_F64_e32
    0U,	// V_RSQ_CLAMP_F64_e64
    1073U,	// V_RSQ_F16_dpp
    0U,	// V_RSQ_F16_e32
    0U,	// V_RSQ_F16_e64
    0U,	// V_RSQ_F16_sdwa
    1073U,	// V_RSQ_F32_dpp
    0U,	// V_RSQ_F32_e32
    0U,	// V_RSQ_F32_e64
    0U,	// V_RSQ_F32_sdwa
    0U,	// V_RSQ_F64_e32
    0U,	// V_RSQ_F64_e64
    1073U,	// V_RSQ_LEGACY_F32_dpp
    0U,	// V_RSQ_LEGACY_F32_e32
    0U,	// V_RSQ_LEGACY_F32_e64
    0U,	// V_RSQ_LEGACY_F32_sdwa
    0U,	// V_SAD_HI_U8_e64
    0U,	// V_SAD_U16_e64
    0U,	// V_SAD_U32_e64
    0U,	// V_SAD_U8_e64
    1057U,	// V_SAT_PK_U8_I16_dpp
    0U,	// V_SAT_PK_U8_I16_e32
    0U,	// V_SAT_PK_U8_I16_e64
    0U,	// V_SAT_PK_U8_I16_sdwa
    1057U,	// V_SCREEN_PARTITION_4SE_B32_dpp
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64
    0U,	// V_SCREEN_PARTITION_4SE_B32_sdwa
    0U,	// V_SET_INACTIVE_B32
    0U,	// V_SET_INACTIVE_B64
    1073U,	// V_SIN_F16_dpp
    0U,	// V_SIN_F16_e32
    0U,	// V_SIN_F16_e64
    0U,	// V_SIN_F16_sdwa
    1073U,	// V_SIN_F32_dpp
    0U,	// V_SIN_F32_e32
    0U,	// V_SIN_F32_e64
    0U,	// V_SIN_F32_sdwa
    1073U,	// V_SQRT_F16_dpp
    0U,	// V_SQRT_F16_e32
    0U,	// V_SQRT_F16_e64
    0U,	// V_SQRT_F16_sdwa
    1073U,	// V_SQRT_F32_dpp
    0U,	// V_SQRT_F32_e32
    0U,	// V_SQRT_F32_e64
    0U,	// V_SQRT_F32_sdwa
    0U,	// V_SQRT_F64_e32
    0U,	// V_SQRT_F64_e64
    0U,	// V_SUBBREV_U32_dpp
    0U,	// V_SUBBREV_U32_e32
    0U,	// V_SUBBREV_U32_e64
    0U,	// V_SUBBREV_U32_sdwa
    0U,	// V_SUBB_U32_dpp
    0U,	// V_SUBB_U32_e32
    0U,	// V_SUBB_U32_e64
    0U,	// V_SUBB_U32_sdwa
    512U,	// V_SUBREV_CO_U32_dpp
    0U,	// V_SUBREV_CO_U32_e32
    0U,	// V_SUBREV_CO_U32_e64
    0U,	// V_SUBREV_CO_U32_sdwa
    1040U,	// V_SUBREV_F16_dpp
    0U,	// V_SUBREV_F16_e32
    0U,	// V_SUBREV_F16_e64
    0U,	// V_SUBREV_F16_sdwa
    1040U,	// V_SUBREV_F32_dpp
    0U,	// V_SUBREV_F32_e32
    0U,	// V_SUBREV_F32_e64
    0U,	// V_SUBREV_F32_sdwa
    512U,	// V_SUBREV_U16_dpp
    0U,	// V_SUBREV_U16_e32
    0U,	// V_SUBREV_U16_e64
    0U,	// V_SUBREV_U16_sdwa
    512U,	// V_SUBREV_U32_dpp
    0U,	// V_SUBREV_U32_e32
    0U,	// V_SUBREV_U32_e64
    0U,	// V_SUBREV_U32_sdwa
    512U,	// V_SUB_CO_U32_dpp
    0U,	// V_SUB_CO_U32_e32
    0U,	// V_SUB_CO_U32_e64
    0U,	// V_SUB_CO_U32_sdwa
    1040U,	// V_SUB_F16_dpp
    0U,	// V_SUB_F16_e32
    0U,	// V_SUB_F16_e64
    0U,	// V_SUB_F16_sdwa
    1040U,	// V_SUB_F32_dpp
    0U,	// V_SUB_F32_e32
    0U,	// V_SUB_F32_e64
    0U,	// V_SUB_F32_sdwa
    0U,	// V_SUB_I16_e64
    0U,	// V_SUB_I32_e64
    512U,	// V_SUB_U16_dpp
    0U,	// V_SUB_U16_e32
    0U,	// V_SUB_U16_e64
    0U,	// V_SUB_U16_sdwa
    512U,	// V_SUB_U32_dpp
    0U,	// V_SUB_U32_e32
    0U,	// V_SUB_U32_e64
    0U,	// V_SUB_U32_sdwa
    0U,	// V_SUB_U64_PSEUDO
    0U,	// V_SWAPREL_B32
    0U,	// V_SWAP_B32
    0U,	// V_TRIG_PREOP_F64_e64
    1073U,	// V_TRUNC_F16_dpp
    0U,	// V_TRUNC_F16_e32
    0U,	// V_TRUNC_F16_e64
    0U,	// V_TRUNC_F16_sdwa
    1073U,	// V_TRUNC_F32_dpp
    0U,	// V_TRUNC_F32_e32
    0U,	// V_TRUNC_F32_e64
    0U,	// V_TRUNC_F32_sdwa
    0U,	// V_TRUNC_F64_e32
    0U,	// V_TRUNC_F64_e64
    0U,	// V_WRITELANE_B32
    0U,	// V_XAD_U32_e64
    512U,	// V_XNOR_B32_dpp
    0U,	// V_XNOR_B32_e32
    0U,	// V_XNOR_B32_e64
    0U,	// V_XNOR_B32_sdwa
    0U,	// V_XOR3_B32_e64
    512U,	// V_XOR_B32_dpp
    0U,	// V_XOR_B32_e32
    0U,	// V_XOR_B32_e64
    0U,	// V_XOR_B32_sdwa
    0U,	// WAVE_BARRIER
    0U,	// WQM
    0U,	// WWM
    558592U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_ADD_BOTHEN_vi
    17876608U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN_vi
    18400896U,	// BUFFER_ATOMIC_ADD_F32_IDXEN_vi
    18925184U,	// BUFFER_ATOMIC_ADD_F32_OFFEN_vi
    67712U,	// BUFFER_ATOMIC_ADD_F32_OFFSET_vi
    1607168U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_ADD_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_ADD_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_ADD_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_AND_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_AND_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_AND_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_AND_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_AND_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_AND_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_AND_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_AND_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_AND_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_AND_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_AND_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_AND_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_AND_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_AND_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_AND_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_AND_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_vi
    1082880U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN_gfx10
    558592U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_DEC_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_DEC_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_DEC_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_DEC_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_DEC_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FMAX_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FMIN_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx6_gfx7
    558592U,	// BUFFER_ATOMIC_INC_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_INC_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_INC_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_INC_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_INC_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_INC_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_INC_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_INC_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_INC_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_INC_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_INC_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_INC_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_INC_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_INC_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_INC_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_INC_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_OR_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_OR_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_OR_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_OR_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_OR_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_OR_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_OR_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_OR_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_OR_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_OR_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_OR_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_OR_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_OR_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_OR_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_OR_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_OR_X2_OFFSET_vi
    17876608U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN_vi
    18400896U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN_vi
    18925184U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN_vi
    67712U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SMAX_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SMAX_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SMAX_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SMAX_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SMAX_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SMIN_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SMIN_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SMIN_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SMIN_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SMIN_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SUB_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SUB_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SUB_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SUB_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SUB_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SWAP_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SWAP_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SWAP_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SWAP_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SWAP_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_UMAX_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_UMAX_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_UMAX_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_UMAX_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_UMAX_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_UMIN_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_UMIN_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_UMIN_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_UMIN_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_UMIN_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_XOR_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_XOR_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_XOR_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_XOR_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_XOR_OFFSET_vi
    558592U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN_gfx6_gfx7
    17352320U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx10
    1082880U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx6_gfx7
    1082880U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_vi
    17876608U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx10
    17876608U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx6_gfx7
    17876608U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_vi
    1607168U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx10
    1607168U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx6_gfx7
    1607168U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_vi
    18400896U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx10
    18400896U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx6_gfx7
    18400896U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_vi
    2131456U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx10
    2131456U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx6_gfx7
    2131456U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_vi
    18925184U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx10
    18925184U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx6_gfx7
    18925184U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_vi
    2560U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx10
    2560U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx6_gfx7
    2560U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_vi
    67712U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx10
    67712U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx6_gfx7
    67712U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_vi
    0U,	// BUFFER_GL0_INV_gfx10
    0U,	// BUFFER_GL1_INV_gfx10
    285787776U,	// BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX2_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_DWORDX2_IDXEN_vi
    286312064U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_DWORDX2_OFFEN_vi
    3229824U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_DWORDX2_OFFSET_vi
    285787776U,	// BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX3_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_DWORDX3_IDXEN_vi
    286312064U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_DWORDX3_OFFEN_vi
    3229824U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_DWORDX3_OFFSET_vi
    285787776U,	// BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORDX4_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_DWORDX4_IDXEN_vi
    286312064U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_DWORDX4_OFFEN_vi
    3229824U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_DWORDX4_OFFSET_vi
    285787776U,	// BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORD_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORD_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_DWORD_IDXEN_vi
    285787776U,	// BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_DWORD_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_DWORD_OFFEN_vi
    3229824U,	// BUFFER_LOAD_DWORD_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_DWORD_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_DWORD_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    286312064U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    285787776U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    285787776U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    285787776U,	// BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_vi
    285787776U,	// BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_FORMAT_X_IDXEN_vi
    285787776U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_FORMAT_X_OFFEN_vi
    3229824U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_FORMAT_X_OFFSET_vi
    285787776U,	// BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SBYTE_BOTHEN_vi
    286312064U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_vi
    286312064U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_vi
    286836352U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_vi
    286836352U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_SBYTE_IDXEN_vi
    285787776U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_SBYTE_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_SBYTE_OFFSET_vi
    286312064U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_vi
    286312064U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_vi
    286836352U,	// BUFFER_LOAD_SHORT_D16_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SHORT_D16_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SHORT_D16_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SHORT_D16_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SHORT_D16_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SHORT_D16_OFFSET_vi
    285787776U,	// BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SSHORT_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_SSHORT_IDXEN_vi
    285787776U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_SSHORT_OFFEN_vi
    3229824U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_SSHORT_OFFSET_vi
    285787776U,	// BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_UBYTE_BOTHEN_vi
    286312064U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_vi
    286312064U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi
    287360640U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi
    3229824U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_vi
    286836352U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_vi
    287360640U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_vi
    3229824U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_vi
    286836352U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_UBYTE_IDXEN_vi
    285787776U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_UBYTE_OFFEN_vi
    3229824U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_UBYTE_OFFSET_vi
    285787776U,	// BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_USHORT_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_USHORT_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_USHORT_IDXEN_vi
    285787776U,	// BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10
    286312064U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_vi
    286836352U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10
    286836352U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_vi
    287360640U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_vi
    2705536U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx10
    2705536U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx6_gfx7
    2705536U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_vi
    287360640U,	// BUFFER_LOAD_USHORT_OFFEN_gfx10
    287360640U,	// BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_LOAD_USHORT_OFFEN_vi
    3229824U,	// BUFFER_LOAD_USHORT_OFFSET_gfx10
    3229824U,	// BUFFER_LOAD_USHORT_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_LOAD_USHORT_OFFSET_vi
    285787776U,	// BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_BYTE_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_BYTE_BOTHEN_vi
    286312064U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi
    286836352U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_vi
    287360640U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_vi
    3229824U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_vi
    286836352U,	// BUFFER_STORE_BYTE_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_BYTE_IDXEN_vi
    287360640U,	// BUFFER_STORE_BYTE_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_BYTE_OFFEN_vi
    3229824U,	// BUFFER_STORE_BYTE_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_BYTE_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_BYTE_OFFSET_vi
    285787776U,	// BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX2_BOTHEN_vi
    286836352U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_DWORDX2_IDXEN_vi
    287360640U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_DWORDX2_OFFEN_vi
    3229824U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_DWORDX2_OFFSET_vi
    285787776U,	// BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX3_BOTHEN_vi
    286836352U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_DWORDX3_IDXEN_vi
    287360640U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_DWORDX3_OFFEN_vi
    3229824U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_DWORDX3_OFFSET_vi
    285787776U,	// BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORDX4_BOTHEN_vi
    286836352U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_DWORDX4_IDXEN_vi
    287360640U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_DWORDX4_OFFEN_vi
    3229824U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_DWORDX4_OFFSET_vi
    285787776U,	// BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORD_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_DWORD_BOTHEN_vi
    286836352U,	// BUFFER_STORE_DWORD_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_DWORD_IDXEN_vi
    287360640U,	// BUFFER_STORE_DWORD_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_DWORD_OFFEN_vi
    3229824U,	// BUFFER_STORE_DWORD_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_DWORD_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_DWORD_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    286312064U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    286312064U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    286836352U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    287360640U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    3229824U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    285787776U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    285787776U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    285787776U,	// BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_FORMAT_XY_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_FORMAT_XY_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_FORMAT_XY_OFFSET_vi
    285787776U,	// BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_FORMAT_X_BOTHEN_vi
    286836352U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_FORMAT_X_IDXEN_vi
    287360640U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_FORMAT_X_OFFEN_vi
    3229824U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_FORMAT_X_OFFSET_vi
    146U,	// BUFFER_STORE_LDS_DWORD_vi
    285787776U,	// BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7
    286312064U,	// BUFFER_STORE_SHORT_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7
    286312064U,	// BUFFER_STORE_SHORT_BOTHEN_vi
    286312064U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10
    286312064U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi
    286836352U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_vi
    287360640U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_vi
    3229824U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_vi
    286836352U,	// BUFFER_STORE_SHORT_IDXEN_gfx10
    286836352U,	// BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7
    286836352U,	// BUFFER_STORE_SHORT_IDXEN_vi
    287360640U,	// BUFFER_STORE_SHORT_OFFEN_gfx10
    287360640U,	// BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7
    287360640U,	// BUFFER_STORE_SHORT_OFFEN_vi
    3229824U,	// BUFFER_STORE_SHORT_OFFSET_gfx10
    3229824U,	// BUFFER_STORE_SHORT_OFFSET_gfx6_gfx7
    3229824U,	// BUFFER_STORE_SHORT_OFFSET_vi
    0U,	// BUFFER_WBINVL1_SC_gfx6
    0U,	// BUFFER_WBINVL1_VOL_gfx7
    0U,	// BUFFER_WBINVL1_VOL_vi
    0U,	// BUFFER_WBINVL1_gfx6_gfx7
    0U,	// BUFFER_WBINVL1_vi
    162U,	// DS_ADD_F32_gfx10
    162U,	// DS_ADD_F32_vi
    100480U,	// DS_ADD_RTN_F32_gfx10
    100480U,	// DS_ADD_RTN_F32_vi
    100480U,	// DS_ADD_RTN_U32_gfx10
    100480U,	// DS_ADD_RTN_U32_gfx6_gfx7
    100480U,	// DS_ADD_RTN_U32_vi
    100480U,	// DS_ADD_RTN_U64_gfx10
    100480U,	// DS_ADD_RTN_U64_gfx6_gfx7
    100480U,	// DS_ADD_RTN_U64_vi
    0U,	// DS_ADD_SRC2_F32_gfx10
    0U,	// DS_ADD_SRC2_F32_vi
    0U,	// DS_ADD_SRC2_U32_gfx10
    0U,	// DS_ADD_SRC2_U32_gfx6_gfx7
    0U,	// DS_ADD_SRC2_U32_vi
    0U,	// DS_ADD_SRC2_U64_gfx10
    0U,	// DS_ADD_SRC2_U64_gfx6_gfx7
    0U,	// DS_ADD_SRC2_U64_vi
    162U,	// DS_ADD_U32_gfx10
    162U,	// DS_ADD_U32_gfx6_gfx7
    162U,	// DS_ADD_U32_vi
    162U,	// DS_ADD_U64_gfx10
    162U,	// DS_ADD_U64_gfx6_gfx7
    162U,	// DS_ADD_U64_vi
    162U,	// DS_AND_B32_gfx10
    162U,	// DS_AND_B32_gfx6_gfx7
    162U,	// DS_AND_B32_vi
    162U,	// DS_AND_B64_gfx10
    162U,	// DS_AND_B64_gfx6_gfx7
    162U,	// DS_AND_B64_vi
    100480U,	// DS_AND_RTN_B32_gfx10
    100480U,	// DS_AND_RTN_B32_gfx6_gfx7
    100480U,	// DS_AND_RTN_B32_vi
    100480U,	// DS_AND_RTN_B64_gfx10
    100480U,	// DS_AND_RTN_B64_gfx6_gfx7
    100480U,	// DS_AND_RTN_B64_vi
    0U,	// DS_AND_SRC2_B32_gfx10
    0U,	// DS_AND_SRC2_B32_gfx6_gfx7
    0U,	// DS_AND_SRC2_B32_vi
    0U,	// DS_AND_SRC2_B64_gfx10
    0U,	// DS_AND_SRC2_B64_gfx6_gfx7
    0U,	// DS_AND_SRC2_B64_vi
    0U,	// DS_APPEND_gfx10
    0U,	// DS_APPEND_gfx6_gfx7
    0U,	// DS_APPEND_vi
    116864U,	// DS_BPERMUTE_B32_gfx10
    116864U,	// DS_BPERMUTE_B32_vi
    100480U,	// DS_CMPST_B32_gfx10
    100480U,	// DS_CMPST_B32_gfx6_gfx7
    100480U,	// DS_CMPST_B32_vi
    100480U,	// DS_CMPST_B64_gfx10
    100480U,	// DS_CMPST_B64_gfx6_gfx7
    100480U,	// DS_CMPST_B64_vi
    100480U,	// DS_CMPST_F32_gfx10
    100480U,	// DS_CMPST_F32_gfx6_gfx7
    100480U,	// DS_CMPST_F32_vi
    100480U,	// DS_CMPST_F64_gfx10
    100480U,	// DS_CMPST_F64_gfx6_gfx7
    100480U,	// DS_CMPST_F64_vi
    3720832U,	// DS_CMPST_RTN_B32_gfx10
    3720832U,	// DS_CMPST_RTN_B32_gfx6_gfx7
    3720832U,	// DS_CMPST_RTN_B32_vi
    3720832U,	// DS_CMPST_RTN_B64_gfx10
    3720832U,	// DS_CMPST_RTN_B64_gfx6_gfx7
    3720832U,	// DS_CMPST_RTN_B64_vi
    3720832U,	// DS_CMPST_RTN_F32_gfx10
    3720832U,	// DS_CMPST_RTN_F32_gfx6_gfx7
    3720832U,	// DS_CMPST_RTN_F32_vi
    3720832U,	// DS_CMPST_RTN_F64_gfx10
    3720832U,	// DS_CMPST_RTN_F64_gfx6_gfx7
    3720832U,	// DS_CMPST_RTN_F64_vi
    100480U,	// DS_CONDXCHG32_RTN_B64_gfx10
    100480U,	// DS_CONDXCHG32_RTN_B64_gfx7
    100480U,	// DS_CONDXCHG32_RTN_B64_vi
    0U,	// DS_CONSUME_gfx10
    0U,	// DS_CONSUME_gfx6_gfx7
    0U,	// DS_CONSUME_vi
    100480U,	// DS_DEC_RTN_U32_gfx10
    100480U,	// DS_DEC_RTN_U32_gfx6_gfx7
    100480U,	// DS_DEC_RTN_U32_vi
    100480U,	// DS_DEC_RTN_U64_gfx10
    100480U,	// DS_DEC_RTN_U64_gfx6_gfx7
    100480U,	// DS_DEC_RTN_U64_vi
    0U,	// DS_DEC_SRC2_U32_gfx10
    0U,	// DS_DEC_SRC2_U32_gfx6_gfx7
    0U,	// DS_DEC_SRC2_U32_vi
    0U,	// DS_DEC_SRC2_U64_gfx10
    0U,	// DS_DEC_SRC2_U64_gfx6_gfx7
    0U,	// DS_DEC_SRC2_U64_vi
    162U,	// DS_DEC_U32_gfx10
    162U,	// DS_DEC_U32_gfx6_gfx7
    162U,	// DS_DEC_U32_vi
    162U,	// DS_DEC_U64_gfx10
    162U,	// DS_DEC_U64_gfx6_gfx7
    162U,	// DS_DEC_U64_vi
    0U,	// DS_GWS_BARRIER_gfx10
    0U,	// DS_GWS_BARRIER_gfx6_gfx7
    0U,	// DS_GWS_BARRIER_vi
    0U,	// DS_GWS_INIT_gfx10
    0U,	// DS_GWS_INIT_gfx6_gfx7
    0U,	// DS_GWS_INIT_vi
    0U,	// DS_GWS_SEMA_BR_gfx10
    0U,	// DS_GWS_SEMA_BR_gfx6_gfx7
    0U,	// DS_GWS_SEMA_BR_vi
    0U,	// DS_GWS_SEMA_P_gfx10
    0U,	// DS_GWS_SEMA_P_gfx6_gfx7
    0U,	// DS_GWS_SEMA_P_vi
    0U,	// DS_GWS_SEMA_RELEASE_ALL_gfx10
    0U,	// DS_GWS_SEMA_RELEASE_ALL_gfx7
    0U,	// DS_GWS_SEMA_RELEASE_ALL_vi
    0U,	// DS_GWS_SEMA_V_gfx10
    0U,	// DS_GWS_SEMA_V_gfx6_gfx7
    0U,	// DS_GWS_SEMA_V_vi
    100480U,	// DS_INC_RTN_U32_gfx10
    100480U,	// DS_INC_RTN_U32_gfx6_gfx7
    100480U,	// DS_INC_RTN_U32_vi
    100480U,	// DS_INC_RTN_U64_gfx10
    100480U,	// DS_INC_RTN_U64_gfx6_gfx7
    100480U,	// DS_INC_RTN_U64_vi
    0U,	// DS_INC_SRC2_U32_gfx10
    0U,	// DS_INC_SRC2_U32_gfx6_gfx7
    0U,	// DS_INC_SRC2_U32_vi
    0U,	// DS_INC_SRC2_U64_gfx10
    0U,	// DS_INC_SRC2_U64_gfx6_gfx7
    0U,	// DS_INC_SRC2_U64_vi
    162U,	// DS_INC_U32_gfx10
    162U,	// DS_INC_U32_gfx6_gfx7
    162U,	// DS_INC_U32_vi
    162U,	// DS_INC_U64_gfx10
    162U,	// DS_INC_U64_gfx6_gfx7
    162U,	// DS_INC_U64_vi
    162U,	// DS_MAX_F32_gfx10
    162U,	// DS_MAX_F32_gfx6_gfx7
    162U,	// DS_MAX_F32_vi
    162U,	// DS_MAX_F64_gfx10
    162U,	// DS_MAX_F64_gfx6_gfx7
    162U,	// DS_MAX_F64_vi
    162U,	// DS_MAX_I32_gfx10
    162U,	// DS_MAX_I32_gfx6_gfx7
    162U,	// DS_MAX_I32_vi
    162U,	// DS_MAX_I64_gfx10
    162U,	// DS_MAX_I64_gfx6_gfx7
    162U,	// DS_MAX_I64_vi
    100480U,	// DS_MAX_RTN_F32_gfx10
    100480U,	// DS_MAX_RTN_F32_gfx6_gfx7
    100480U,	// DS_MAX_RTN_F32_vi
    100480U,	// DS_MAX_RTN_F64_gfx10
    100480U,	// DS_MAX_RTN_F64_gfx6_gfx7
    100480U,	// DS_MAX_RTN_F64_vi
    100480U,	// DS_MAX_RTN_I32_gfx10
    100480U,	// DS_MAX_RTN_I32_gfx6_gfx7
    100480U,	// DS_MAX_RTN_I32_vi
    100480U,	// DS_MAX_RTN_I64_gfx10
    100480U,	// DS_MAX_RTN_I64_gfx6_gfx7
    100480U,	// DS_MAX_RTN_I64_vi
    100480U,	// DS_MAX_RTN_U32_gfx10
    100480U,	// DS_MAX_RTN_U32_gfx6_gfx7
    100480U,	// DS_MAX_RTN_U32_vi
    100480U,	// DS_MAX_RTN_U64_gfx10
    100480U,	// DS_MAX_RTN_U64_gfx6_gfx7
    100480U,	// DS_MAX_RTN_U64_vi
    0U,	// DS_MAX_SRC2_F32_gfx10
    0U,	// DS_MAX_SRC2_F32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_F32_vi
    0U,	// DS_MAX_SRC2_F64_gfx10
    0U,	// DS_MAX_SRC2_F64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_F64_vi
    0U,	// DS_MAX_SRC2_I32_gfx10
    0U,	// DS_MAX_SRC2_I32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_I32_vi
    0U,	// DS_MAX_SRC2_I64_gfx10
    0U,	// DS_MAX_SRC2_I64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_I64_vi
    0U,	// DS_MAX_SRC2_U32_gfx10
    0U,	// DS_MAX_SRC2_U32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_U32_vi
    0U,	// DS_MAX_SRC2_U64_gfx10
    0U,	// DS_MAX_SRC2_U64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_U64_vi
    162U,	// DS_MAX_U32_gfx10
    162U,	// DS_MAX_U32_gfx6_gfx7
    162U,	// DS_MAX_U32_vi
    162U,	// DS_MAX_U64_gfx10
    162U,	// DS_MAX_U64_gfx6_gfx7
    162U,	// DS_MAX_U64_vi
    162U,	// DS_MIN_F32_gfx10
    162U,	// DS_MIN_F32_gfx6_gfx7
    162U,	// DS_MIN_F32_vi
    162U,	// DS_MIN_F64_gfx10
    162U,	// DS_MIN_F64_gfx6_gfx7
    162U,	// DS_MIN_F64_vi
    162U,	// DS_MIN_I32_gfx10
    162U,	// DS_MIN_I32_gfx6_gfx7
    162U,	// DS_MIN_I32_vi
    162U,	// DS_MIN_I64_gfx10
    162U,	// DS_MIN_I64_gfx6_gfx7
    162U,	// DS_MIN_I64_vi
    100480U,	// DS_MIN_RTN_F32_gfx10
    100480U,	// DS_MIN_RTN_F32_gfx6_gfx7
    100480U,	// DS_MIN_RTN_F32_vi
    100480U,	// DS_MIN_RTN_F64_gfx10
    100480U,	// DS_MIN_RTN_F64_gfx6_gfx7
    100480U,	// DS_MIN_RTN_F64_vi
    100480U,	// DS_MIN_RTN_I32_gfx10
    100480U,	// DS_MIN_RTN_I32_gfx6_gfx7
    100480U,	// DS_MIN_RTN_I32_vi
    100480U,	// DS_MIN_RTN_I64_gfx10
    100480U,	// DS_MIN_RTN_I64_gfx6_gfx7
    100480U,	// DS_MIN_RTN_I64_vi
    100480U,	// DS_MIN_RTN_U32_gfx10
    100480U,	// DS_MIN_RTN_U32_gfx6_gfx7
    100480U,	// DS_MIN_RTN_U32_vi
    100480U,	// DS_MIN_RTN_U64_gfx10
    100480U,	// DS_MIN_RTN_U64_gfx6_gfx7
    100480U,	// DS_MIN_RTN_U64_vi
    0U,	// DS_MIN_SRC2_F32_gfx10
    0U,	// DS_MIN_SRC2_F32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_F32_vi
    0U,	// DS_MIN_SRC2_F64_gfx10
    0U,	// DS_MIN_SRC2_F64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_F64_vi
    0U,	// DS_MIN_SRC2_I32_gfx10
    0U,	// DS_MIN_SRC2_I32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_I32_vi
    0U,	// DS_MIN_SRC2_I64_gfx10
    0U,	// DS_MIN_SRC2_I64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_I64_vi
    0U,	// DS_MIN_SRC2_U32_gfx10
    0U,	// DS_MIN_SRC2_U32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_U32_vi
    0U,	// DS_MIN_SRC2_U64_gfx10
    0U,	// DS_MIN_SRC2_U64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_U64_vi
    162U,	// DS_MIN_U32_gfx10
    162U,	// DS_MIN_U32_gfx6_gfx7
    162U,	// DS_MIN_U32_vi
    162U,	// DS_MIN_U64_gfx10
    162U,	// DS_MIN_U64_gfx6_gfx7
    162U,	// DS_MIN_U64_vi
    100480U,	// DS_MSKOR_B32_gfx10
    100480U,	// DS_MSKOR_B32_gfx6_gfx7
    100480U,	// DS_MSKOR_B32_vi
    100480U,	// DS_MSKOR_B64_gfx10
    100480U,	// DS_MSKOR_B64_gfx6_gfx7
    100480U,	// DS_MSKOR_B64_vi
    3720832U,	// DS_MSKOR_RTN_B32_gfx10
    3720832U,	// DS_MSKOR_RTN_B32_gfx6_gfx7
    3720832U,	// DS_MSKOR_RTN_B32_vi
    3720832U,	// DS_MSKOR_RTN_B64_gfx10
    3720832U,	// DS_MSKOR_RTN_B64_gfx6_gfx7
    3720832U,	// DS_MSKOR_RTN_B64_vi
    0U,	// DS_NOP_gfx10
    0U,	// DS_NOP_gfx6_gfx7
    0U,	// DS_NOP_vi
    178U,	// DS_ORDERED_COUNT_gfx10
    178U,	// DS_ORDERED_COUNT_gfx6_gfx7
    178U,	// DS_ORDERED_COUNT_vi
    162U,	// DS_OR_B32_gfx10
    162U,	// DS_OR_B32_gfx6_gfx7
    162U,	// DS_OR_B32_vi
    162U,	// DS_OR_B64_gfx10
    162U,	// DS_OR_B64_gfx6_gfx7
    162U,	// DS_OR_B64_vi
    100480U,	// DS_OR_RTN_B32_gfx10
    100480U,	// DS_OR_RTN_B32_gfx6_gfx7
    100480U,	// DS_OR_RTN_B32_vi
    100480U,	// DS_OR_RTN_B64_gfx10
    100480U,	// DS_OR_RTN_B64_gfx6_gfx7
    100480U,	// DS_OR_RTN_B64_vi
    0U,	// DS_OR_SRC2_B32_gfx10
    0U,	// DS_OR_SRC2_B32_gfx6_gfx7
    0U,	// DS_OR_SRC2_B32_vi
    0U,	// DS_OR_SRC2_B64_gfx10
    0U,	// DS_OR_SRC2_B64_gfx6_gfx7
    0U,	// DS_OR_SRC2_B64_vi
    116864U,	// DS_PERMUTE_B32_gfx10
    116864U,	// DS_PERMUTE_B32_vi
    2U,	// DS_READ2ST64_B32_gfx10
    2U,	// DS_READ2ST64_B32_gfx6_gfx7
    2U,	// DS_READ2ST64_B32_vi
    2U,	// DS_READ2ST64_B64_gfx10
    2U,	// DS_READ2ST64_B64_gfx6_gfx7
    2U,	// DS_READ2ST64_B64_vi
    2U,	// DS_READ2_B32_gfx10
    2U,	// DS_READ2_B32_gfx6_gfx7
    2U,	// DS_READ2_B32_vi
    2U,	// DS_READ2_B64_gfx10
    2U,	// DS_READ2_B64_gfx6_gfx7
    2U,	// DS_READ2_B64_vi
    0U,	// DS_READ_ADDTID_B32_gfx10
    0U,	// DS_READ_ADDTID_B32_vi
    162U,	// DS_READ_B128_gfx10
    162U,	// DS_READ_B128_gfx7
    162U,	// DS_READ_B128_vi
    162U,	// DS_READ_B32_gfx10
    162U,	// DS_READ_B32_gfx6_gfx7
    162U,	// DS_READ_B32_vi
    162U,	// DS_READ_B64_gfx10
    162U,	// DS_READ_B64_gfx6_gfx7
    162U,	// DS_READ_B64_vi
    162U,	// DS_READ_B96_gfx10
    162U,	// DS_READ_B96_gfx7
    162U,	// DS_READ_B96_vi
    162U,	// DS_READ_I16_gfx10
    162U,	// DS_READ_I16_gfx6_gfx7
    162U,	// DS_READ_I16_vi
    162U,	// DS_READ_I8_D16_HI_gfx10
    162U,	// DS_READ_I8_D16_HI_vi
    162U,	// DS_READ_I8_D16_gfx10
    162U,	// DS_READ_I8_D16_vi
    162U,	// DS_READ_I8_gfx10
    162U,	// DS_READ_I8_gfx6_gfx7
    162U,	// DS_READ_I8_vi
    162U,	// DS_READ_U16_D16_HI_gfx10
    162U,	// DS_READ_U16_D16_HI_vi
    162U,	// DS_READ_U16_D16_gfx10
    162U,	// DS_READ_U16_D16_vi
    162U,	// DS_READ_U16_gfx10
    162U,	// DS_READ_U16_gfx6_gfx7
    162U,	// DS_READ_U16_vi
    162U,	// DS_READ_U8_D16_HI_gfx10
    162U,	// DS_READ_U8_D16_HI_vi
    162U,	// DS_READ_U8_D16_gfx10
    162U,	// DS_READ_U8_D16_vi
    162U,	// DS_READ_U8_gfx10
    162U,	// DS_READ_U8_gfx6_gfx7
    162U,	// DS_READ_U8_vi
    100480U,	// DS_RSUB_RTN_U32_gfx10
    100480U,	// DS_RSUB_RTN_U32_gfx6_gfx7
    100480U,	// DS_RSUB_RTN_U32_vi
    100480U,	// DS_RSUB_RTN_U64_gfx10
    100480U,	// DS_RSUB_RTN_U64_gfx6_gfx7
    100480U,	// DS_RSUB_RTN_U64_vi
    0U,	// DS_RSUB_SRC2_U32_gfx10
    0U,	// DS_RSUB_SRC2_U32_gfx6_gfx7
    0U,	// DS_RSUB_SRC2_U32_vi
    0U,	// DS_RSUB_SRC2_U64_gfx10
    0U,	// DS_RSUB_SRC2_U64_gfx6_gfx7
    0U,	// DS_RSUB_SRC2_U64_vi
    162U,	// DS_RSUB_U32_gfx10
    162U,	// DS_RSUB_U32_gfx6_gfx7
    162U,	// DS_RSUB_U32_vi
    162U,	// DS_RSUB_U64_gfx10
    162U,	// DS_RSUB_U64_gfx6_gfx7
    162U,	// DS_RSUB_U64_vi
    100480U,	// DS_SUB_RTN_U32_gfx10
    100480U,	// DS_SUB_RTN_U32_gfx6_gfx7
    100480U,	// DS_SUB_RTN_U32_vi
    100480U,	// DS_SUB_RTN_U64_gfx10
    100480U,	// DS_SUB_RTN_U64_gfx6_gfx7
    100480U,	// DS_SUB_RTN_U64_vi
    0U,	// DS_SUB_SRC2_U32_gfx10
    0U,	// DS_SUB_SRC2_U32_gfx6_gfx7
    0U,	// DS_SUB_SRC2_U32_vi
    0U,	// DS_SUB_SRC2_U64_gfx10
    0U,	// DS_SUB_SRC2_U64_gfx6_gfx7
    0U,	// DS_SUB_SRC2_U64_vi
    162U,	// DS_SUB_U32_gfx10
    162U,	// DS_SUB_U32_gfx6_gfx7
    162U,	// DS_SUB_U32_vi
    162U,	// DS_SUB_U64_gfx10
    162U,	// DS_SUB_U64_gfx6_gfx7
    162U,	// DS_SUB_U64_vi
    3U,	// DS_SWIZZLE_B32_gfx10
    3U,	// DS_SWIZZLE_B32_gfx6_gfx7
    3U,	// DS_SWIZZLE_B32_vi
    3720832U,	// DS_WRAP_RTN_B32_gfx10
    3720832U,	// DS_WRAP_RTN_B32_gfx7
    3720832U,	// DS_WRAP_RTN_B32_vi
    3200U,	// DS_WRITE2ST64_B32_gfx10
    3200U,	// DS_WRITE2ST64_B32_gfx6_gfx7
    3200U,	// DS_WRITE2ST64_B32_vi
    3200U,	// DS_WRITE2ST64_B64_gfx10
    3200U,	// DS_WRITE2ST64_B64_gfx6_gfx7
    3200U,	// DS_WRITE2ST64_B64_vi
    3200U,	// DS_WRITE2_B32_gfx10
    3200U,	// DS_WRITE2_B32_gfx6_gfx7
    3200U,	// DS_WRITE2_B32_vi
    3200U,	// DS_WRITE2_B64_gfx10
    3200U,	// DS_WRITE2_B64_gfx6_gfx7
    3200U,	// DS_WRITE2_B64_vi
    0U,	// DS_WRITE_ADDTID_B32_gfx10
    0U,	// DS_WRITE_ADDTID_B32_vi
    162U,	// DS_WRITE_B128_gfx10
    162U,	// DS_WRITE_B128_gfx7
    162U,	// DS_WRITE_B128_vi
    162U,	// DS_WRITE_B16_D16_HI_gfx10
    162U,	// DS_WRITE_B16_D16_HI_vi
    162U,	// DS_WRITE_B16_gfx10
    162U,	// DS_WRITE_B16_gfx6_gfx7
    162U,	// DS_WRITE_B16_vi
    162U,	// DS_WRITE_B32_gfx10
    162U,	// DS_WRITE_B32_gfx6_gfx7
    162U,	// DS_WRITE_B32_vi
    162U,	// DS_WRITE_B64_gfx10
    162U,	// DS_WRITE_B64_gfx6_gfx7
    162U,	// DS_WRITE_B64_vi
    162U,	// DS_WRITE_B8_D16_HI_gfx10
    162U,	// DS_WRITE_B8_D16_HI_vi
    162U,	// DS_WRITE_B8_gfx10
    162U,	// DS_WRITE_B8_gfx6_gfx7
    162U,	// DS_WRITE_B8_vi
    162U,	// DS_WRITE_B96_gfx10
    162U,	// DS_WRITE_B96_gfx7
    162U,	// DS_WRITE_B96_vi
    0U,	// DS_WRITE_SRC2_B32_gfx10
    0U,	// DS_WRITE_SRC2_B32_gfx6_gfx7
    0U,	// DS_WRITE_SRC2_B32_vi
    0U,	// DS_WRITE_SRC2_B64_gfx10
    0U,	// DS_WRITE_SRC2_B64_gfx6_gfx7
    0U,	// DS_WRITE_SRC2_B64_vi
    4245120U,	// DS_WRXCHG2ST64_RTN_B32_gfx10
    4245120U,	// DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7
    4245120U,	// DS_WRXCHG2ST64_RTN_B32_vi
    4245120U,	// DS_WRXCHG2ST64_RTN_B64_gfx10
    4245120U,	// DS_WRXCHG2ST64_RTN_B64_gfx6_gfx7
    4245120U,	// DS_WRXCHG2ST64_RTN_B64_vi
    4245120U,	// DS_WRXCHG2_RTN_B32_gfx10
    4245120U,	// DS_WRXCHG2_RTN_B32_gfx6_gfx7
    4245120U,	// DS_WRXCHG2_RTN_B32_vi
    4245120U,	// DS_WRXCHG2_RTN_B64_gfx10
    4245120U,	// DS_WRXCHG2_RTN_B64_gfx6_gfx7
    4245120U,	// DS_WRXCHG2_RTN_B64_vi
    100480U,	// DS_WRXCHG_RTN_B32_gfx10
    100480U,	// DS_WRXCHG_RTN_B32_gfx6_gfx7
    100480U,	// DS_WRXCHG_RTN_B32_vi
    100480U,	// DS_WRXCHG_RTN_B64_gfx10
    100480U,	// DS_WRXCHG_RTN_B64_gfx6_gfx7
    100480U,	// DS_WRXCHG_RTN_B64_vi
    162U,	// DS_XOR_B32_gfx10
    162U,	// DS_XOR_B32_gfx6_gfx7
    162U,	// DS_XOR_B32_vi
    162U,	// DS_XOR_B64_gfx10
    162U,	// DS_XOR_B64_gfx6_gfx7
    162U,	// DS_XOR_B64_vi
    100480U,	// DS_XOR_RTN_B32_gfx10
    100480U,	// DS_XOR_RTN_B32_gfx6_gfx7
    100480U,	// DS_XOR_RTN_B32_vi
    100480U,	// DS_XOR_RTN_B64_gfx10
    100480U,	// DS_XOR_RTN_B64_gfx6_gfx7
    100480U,	// DS_XOR_RTN_B64_vi
    0U,	// DS_XOR_SRC2_B32_gfx10
    0U,	// DS_XOR_SRC2_B32_gfx6_gfx7
    0U,	// DS_XOR_SRC2_B32_vi
    0U,	// DS_XOR_SRC2_B64_gfx10
    0U,	// DS_XOR_SRC2_B64_gfx6_gfx7
    0U,	// DS_XOR_SRC2_B64_vi
    0U,	// EXP_DONE_gfx10
    0U,	// EXP_DONE_si
    0U,	// EXP_DONE_vi
    0U,	// EXP_gfx10
    0U,	// EXP_si
    0U,	// EXP_vi
    85632U,	// FLAT_ATOMIC_ADD_RTN_ci
    85632U,	// FLAT_ATOMIC_ADD_RTN_gfx10
    85632U,	// FLAT_ATOMIC_ADD_RTN_vi
    85632U,	// FLAT_ATOMIC_ADD_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_ADD_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_ADD_X2_RTN_vi
    195U,	// FLAT_ATOMIC_ADD_X2_ci
    195U,	// FLAT_ATOMIC_ADD_X2_gfx10
    195U,	// FLAT_ATOMIC_ADD_X2_vi
    195U,	// FLAT_ATOMIC_ADD_ci
    195U,	// FLAT_ATOMIC_ADD_gfx10
    195U,	// FLAT_ATOMIC_ADD_vi
    85632U,	// FLAT_ATOMIC_AND_RTN_ci
    85632U,	// FLAT_ATOMIC_AND_RTN_gfx10
    85632U,	// FLAT_ATOMIC_AND_RTN_vi
    85632U,	// FLAT_ATOMIC_AND_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_AND_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_AND_X2_RTN_vi
    195U,	// FLAT_ATOMIC_AND_X2_ci
    195U,	// FLAT_ATOMIC_AND_X2_gfx10
    195U,	// FLAT_ATOMIC_AND_X2_vi
    195U,	// FLAT_ATOMIC_AND_ci
    195U,	// FLAT_ATOMIC_AND_gfx10
    195U,	// FLAT_ATOMIC_AND_vi
    85632U,	// FLAT_ATOMIC_CMPSWAP_RTN_ci
    85632U,	// FLAT_ATOMIC_CMPSWAP_RTN_gfx10
    85632U,	// FLAT_ATOMIC_CMPSWAP_RTN_vi
    85632U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_vi
    195U,	// FLAT_ATOMIC_CMPSWAP_X2_ci
    195U,	// FLAT_ATOMIC_CMPSWAP_X2_gfx10
    195U,	// FLAT_ATOMIC_CMPSWAP_X2_vi
    195U,	// FLAT_ATOMIC_CMPSWAP_ci
    195U,	// FLAT_ATOMIC_CMPSWAP_gfx10
    195U,	// FLAT_ATOMIC_CMPSWAP_vi
    85632U,	// FLAT_ATOMIC_DEC_RTN_ci
    85632U,	// FLAT_ATOMIC_DEC_RTN_gfx10
    85632U,	// FLAT_ATOMIC_DEC_RTN_vi
    85632U,	// FLAT_ATOMIC_DEC_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_DEC_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_DEC_X2_RTN_vi
    195U,	// FLAT_ATOMIC_DEC_X2_ci
    195U,	// FLAT_ATOMIC_DEC_X2_gfx10
    195U,	// FLAT_ATOMIC_DEC_X2_vi
    195U,	// FLAT_ATOMIC_DEC_ci
    195U,	// FLAT_ATOMIC_DEC_gfx10
    195U,	// FLAT_ATOMIC_DEC_vi
    85632U,	// FLAT_ATOMIC_FCMPSWAP_RTN_ci
    85632U,	// FLAT_ATOMIC_FCMPSWAP_RTN_gfx10
    85632U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    195U,	// FLAT_ATOMIC_FCMPSWAP_X2_ci
    195U,	// FLAT_ATOMIC_FCMPSWAP_X2_gfx10
    195U,	// FLAT_ATOMIC_FCMPSWAP_ci
    195U,	// FLAT_ATOMIC_FCMPSWAP_gfx10
    85632U,	// FLAT_ATOMIC_FMAX_RTN_ci
    85632U,	// FLAT_ATOMIC_FMAX_RTN_gfx10
    85632U,	// FLAT_ATOMIC_FMAX_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_FMAX_X2_RTN_gfx10
    195U,	// FLAT_ATOMIC_FMAX_X2_ci
    195U,	// FLAT_ATOMIC_FMAX_X2_gfx10
    195U,	// FLAT_ATOMIC_FMAX_ci
    195U,	// FLAT_ATOMIC_FMAX_gfx10
    85632U,	// FLAT_ATOMIC_FMIN_RTN_ci
    85632U,	// FLAT_ATOMIC_FMIN_RTN_gfx10
    85632U,	// FLAT_ATOMIC_FMIN_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_FMIN_X2_RTN_gfx10
    195U,	// FLAT_ATOMIC_FMIN_X2_ci
    195U,	// FLAT_ATOMIC_FMIN_X2_gfx10
    195U,	// FLAT_ATOMIC_FMIN_ci
    195U,	// FLAT_ATOMIC_FMIN_gfx10
    85632U,	// FLAT_ATOMIC_INC_RTN_ci
    85632U,	// FLAT_ATOMIC_INC_RTN_gfx10
    85632U,	// FLAT_ATOMIC_INC_RTN_vi
    85632U,	// FLAT_ATOMIC_INC_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_INC_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_INC_X2_RTN_vi
    195U,	// FLAT_ATOMIC_INC_X2_ci
    195U,	// FLAT_ATOMIC_INC_X2_gfx10
    195U,	// FLAT_ATOMIC_INC_X2_vi
    195U,	// FLAT_ATOMIC_INC_ci
    195U,	// FLAT_ATOMIC_INC_gfx10
    195U,	// FLAT_ATOMIC_INC_vi
    85632U,	// FLAT_ATOMIC_OR_RTN_ci
    85632U,	// FLAT_ATOMIC_OR_RTN_gfx10
    85632U,	// FLAT_ATOMIC_OR_RTN_vi
    85632U,	// FLAT_ATOMIC_OR_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_OR_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_OR_X2_RTN_vi
    195U,	// FLAT_ATOMIC_OR_X2_ci
    195U,	// FLAT_ATOMIC_OR_X2_gfx10
    195U,	// FLAT_ATOMIC_OR_X2_vi
    195U,	// FLAT_ATOMIC_OR_ci
    195U,	// FLAT_ATOMIC_OR_gfx10
    195U,	// FLAT_ATOMIC_OR_vi
    85632U,	// FLAT_ATOMIC_SMAX_RTN_ci
    85632U,	// FLAT_ATOMIC_SMAX_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SMAX_RTN_vi
    85632U,	// FLAT_ATOMIC_SMAX_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_SMAX_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SMAX_X2_RTN_vi
    195U,	// FLAT_ATOMIC_SMAX_X2_ci
    195U,	// FLAT_ATOMIC_SMAX_X2_gfx10
    195U,	// FLAT_ATOMIC_SMAX_X2_vi
    195U,	// FLAT_ATOMIC_SMAX_ci
    195U,	// FLAT_ATOMIC_SMAX_gfx10
    195U,	// FLAT_ATOMIC_SMAX_vi
    85632U,	// FLAT_ATOMIC_SMIN_RTN_ci
    85632U,	// FLAT_ATOMIC_SMIN_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SMIN_RTN_vi
    85632U,	// FLAT_ATOMIC_SMIN_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_SMIN_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SMIN_X2_RTN_vi
    195U,	// FLAT_ATOMIC_SMIN_X2_ci
    195U,	// FLAT_ATOMIC_SMIN_X2_gfx10
    195U,	// FLAT_ATOMIC_SMIN_X2_vi
    195U,	// FLAT_ATOMIC_SMIN_ci
    195U,	// FLAT_ATOMIC_SMIN_gfx10
    195U,	// FLAT_ATOMIC_SMIN_vi
    85632U,	// FLAT_ATOMIC_SUB_RTN_ci
    85632U,	// FLAT_ATOMIC_SUB_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SUB_RTN_vi
    85632U,	// FLAT_ATOMIC_SUB_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_SUB_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SUB_X2_RTN_vi
    195U,	// FLAT_ATOMIC_SUB_X2_ci
    195U,	// FLAT_ATOMIC_SUB_X2_gfx10
    195U,	// FLAT_ATOMIC_SUB_X2_vi
    195U,	// FLAT_ATOMIC_SUB_ci
    195U,	// FLAT_ATOMIC_SUB_gfx10
    195U,	// FLAT_ATOMIC_SUB_vi
    85632U,	// FLAT_ATOMIC_SWAP_RTN_ci
    85632U,	// FLAT_ATOMIC_SWAP_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SWAP_RTN_vi
    85632U,	// FLAT_ATOMIC_SWAP_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_SWAP_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_SWAP_X2_RTN_vi
    195U,	// FLAT_ATOMIC_SWAP_X2_ci
    195U,	// FLAT_ATOMIC_SWAP_X2_gfx10
    195U,	// FLAT_ATOMIC_SWAP_X2_vi
    195U,	// FLAT_ATOMIC_SWAP_ci
    195U,	// FLAT_ATOMIC_SWAP_gfx10
    195U,	// FLAT_ATOMIC_SWAP_vi
    85632U,	// FLAT_ATOMIC_UMAX_RTN_ci
    85632U,	// FLAT_ATOMIC_UMAX_RTN_gfx10
    85632U,	// FLAT_ATOMIC_UMAX_RTN_vi
    85632U,	// FLAT_ATOMIC_UMAX_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_UMAX_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_UMAX_X2_RTN_vi
    195U,	// FLAT_ATOMIC_UMAX_X2_ci
    195U,	// FLAT_ATOMIC_UMAX_X2_gfx10
    195U,	// FLAT_ATOMIC_UMAX_X2_vi
    195U,	// FLAT_ATOMIC_UMAX_ci
    195U,	// FLAT_ATOMIC_UMAX_gfx10
    195U,	// FLAT_ATOMIC_UMAX_vi
    85632U,	// FLAT_ATOMIC_UMIN_RTN_ci
    85632U,	// FLAT_ATOMIC_UMIN_RTN_gfx10
    85632U,	// FLAT_ATOMIC_UMIN_RTN_vi
    85632U,	// FLAT_ATOMIC_UMIN_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_UMIN_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_UMIN_X2_RTN_vi
    195U,	// FLAT_ATOMIC_UMIN_X2_ci
    195U,	// FLAT_ATOMIC_UMIN_X2_gfx10
    195U,	// FLAT_ATOMIC_UMIN_X2_vi
    195U,	// FLAT_ATOMIC_UMIN_ci
    195U,	// FLAT_ATOMIC_UMIN_gfx10
    195U,	// FLAT_ATOMIC_UMIN_vi
    85632U,	// FLAT_ATOMIC_XOR_RTN_ci
    85632U,	// FLAT_ATOMIC_XOR_RTN_gfx10
    85632U,	// FLAT_ATOMIC_XOR_RTN_vi
    85632U,	// FLAT_ATOMIC_XOR_X2_RTN_ci
    85632U,	// FLAT_ATOMIC_XOR_X2_RTN_gfx10
    85632U,	// FLAT_ATOMIC_XOR_X2_RTN_vi
    195U,	// FLAT_ATOMIC_XOR_X2_ci
    195U,	// FLAT_ATOMIC_XOR_X2_gfx10
    195U,	// FLAT_ATOMIC_XOR_X2_vi
    195U,	// FLAT_ATOMIC_XOR_ci
    195U,	// FLAT_ATOMIC_XOR_gfx10
    195U,	// FLAT_ATOMIC_XOR_vi
    211U,	// FLAT_LOAD_DWORDX2_ci
    211U,	// FLAT_LOAD_DWORDX2_gfx10
    211U,	// FLAT_LOAD_DWORDX2_vi
    211U,	// FLAT_LOAD_DWORDX3_ci
    211U,	// FLAT_LOAD_DWORDX3_gfx10
    211U,	// FLAT_LOAD_DWORDX3_vi
    211U,	// FLAT_LOAD_DWORDX4_ci
    211U,	// FLAT_LOAD_DWORDX4_gfx10
    211U,	// FLAT_LOAD_DWORDX4_vi
    211U,	// FLAT_LOAD_DWORD_ci
    211U,	// FLAT_LOAD_DWORD_gfx10
    211U,	// FLAT_LOAD_DWORD_vi
    211U,	// FLAT_LOAD_SBYTE_D16_HI_gfx10
    211U,	// FLAT_LOAD_SBYTE_D16_HI_vi
    211U,	// FLAT_LOAD_SBYTE_D16_gfx10
    211U,	// FLAT_LOAD_SBYTE_D16_vi
    211U,	// FLAT_LOAD_SBYTE_ci
    211U,	// FLAT_LOAD_SBYTE_gfx10
    211U,	// FLAT_LOAD_SBYTE_vi
    211U,	// FLAT_LOAD_SHORT_D16_HI_gfx10
    211U,	// FLAT_LOAD_SHORT_D16_HI_vi
    211U,	// FLAT_LOAD_SHORT_D16_gfx10
    211U,	// FLAT_LOAD_SHORT_D16_vi
    211U,	// FLAT_LOAD_SSHORT_ci
    211U,	// FLAT_LOAD_SSHORT_gfx10
    211U,	// FLAT_LOAD_SSHORT_vi
    211U,	// FLAT_LOAD_UBYTE_D16_HI_gfx10
    211U,	// FLAT_LOAD_UBYTE_D16_HI_vi
    211U,	// FLAT_LOAD_UBYTE_D16_gfx10
    211U,	// FLAT_LOAD_UBYTE_D16_vi
    211U,	// FLAT_LOAD_UBYTE_ci
    211U,	// FLAT_LOAD_UBYTE_gfx10
    211U,	// FLAT_LOAD_UBYTE_vi
    211U,	// FLAT_LOAD_USHORT_ci
    211U,	// FLAT_LOAD_USHORT_gfx10
    211U,	// FLAT_LOAD_USHORT_vi
    211U,	// FLAT_STORE_BYTE_D16_HI_gfx10
    211U,	// FLAT_STORE_BYTE_D16_HI_vi
    211U,	// FLAT_STORE_BYTE_ci
    211U,	// FLAT_STORE_BYTE_gfx10
    211U,	// FLAT_STORE_BYTE_vi
    211U,	// FLAT_STORE_DWORDX2_ci
    211U,	// FLAT_STORE_DWORDX2_gfx10
    211U,	// FLAT_STORE_DWORDX2_vi
    211U,	// FLAT_STORE_DWORDX3_ci
    211U,	// FLAT_STORE_DWORDX3_gfx10
    211U,	// FLAT_STORE_DWORDX3_vi
    211U,	// FLAT_STORE_DWORDX4_ci
    211U,	// FLAT_STORE_DWORDX4_gfx10
    211U,	// FLAT_STORE_DWORDX4_vi
    211U,	// FLAT_STORE_DWORD_ci
    211U,	// FLAT_STORE_DWORD_gfx10
    211U,	// FLAT_STORE_DWORD_vi
    211U,	// FLAT_STORE_SHORT_D16_HI_gfx10
    211U,	// FLAT_STORE_SHORT_D16_HI_vi
    211U,	// FLAT_STORE_SHORT_ci
    211U,	// FLAT_STORE_SHORT_gfx10
    211U,	// FLAT_STORE_SHORT_vi
    69248U,	// GLOBAL_ATOMIC_ADD_F32_SADDR_vi
    196U,	// GLOBAL_ATOMIC_ADD_F32_vi
    4224U,	// GLOBAL_ATOMIC_ADD_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_ADD_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_ADD_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_ADD_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_ADD_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_ADD_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_ADD_X2_gfx10
    196U,	// GLOBAL_ATOMIC_ADD_X2_vi
    196U,	// GLOBAL_ATOMIC_ADD_gfx10
    196U,	// GLOBAL_ATOMIC_ADD_vi
    4224U,	// GLOBAL_ATOMIC_AND_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_AND_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_AND_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_AND_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_AND_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_AND_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_AND_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_AND_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_AND_X2_gfx10
    196U,	// GLOBAL_ATOMIC_AND_X2_vi
    196U,	// GLOBAL_ATOMIC_AND_gfx10
    196U,	// GLOBAL_ATOMIC_AND_vi
    4224U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_CMPSWAP_X2_gfx10
    196U,	// GLOBAL_ATOMIC_CMPSWAP_X2_vi
    196U,	// GLOBAL_ATOMIC_CMPSWAP_gfx10
    196U,	// GLOBAL_ATOMIC_CMPSWAP_vi
    4224U,	// GLOBAL_ATOMIC_CSUB_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_DEC_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_DEC_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_DEC_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_DEC_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_DEC_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_DEC_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_DEC_X2_gfx10
    196U,	// GLOBAL_ATOMIC_DEC_X2_vi
    196U,	// GLOBAL_ATOMIC_DEC_gfx10
    196U,	// GLOBAL_ATOMIC_DEC_vi
    4224U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_gfx10
    4224U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_gfx10
    196U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_gfx10
    196U,	// GLOBAL_ATOMIC_FCMPSWAP_gfx10
    4224U,	// GLOBAL_ATOMIC_FMAX_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FMAX_SADDR_gfx10
    4224U,	// GLOBAL_ATOMIC_FMAX_X2_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_gfx10
    196U,	// GLOBAL_ATOMIC_FMAX_X2_gfx10
    196U,	// GLOBAL_ATOMIC_FMAX_gfx10
    4224U,	// GLOBAL_ATOMIC_FMIN_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FMIN_SADDR_gfx10
    4224U,	// GLOBAL_ATOMIC_FMIN_X2_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN_gfx10
    69248U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_gfx10
    196U,	// GLOBAL_ATOMIC_FMIN_X2_gfx10
    196U,	// GLOBAL_ATOMIC_FMIN_gfx10
    4224U,	// GLOBAL_ATOMIC_INC_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_INC_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_INC_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_INC_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_INC_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_INC_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_INC_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_INC_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_INC_X2_gfx10
    196U,	// GLOBAL_ATOMIC_INC_X2_vi
    196U,	// GLOBAL_ATOMIC_INC_gfx10
    196U,	// GLOBAL_ATOMIC_INC_vi
    4224U,	// GLOBAL_ATOMIC_OR_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_OR_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_OR_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_OR_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_OR_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_OR_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_OR_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_OR_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_OR_X2_gfx10
    196U,	// GLOBAL_ATOMIC_OR_X2_vi
    196U,	// GLOBAL_ATOMIC_OR_gfx10
    196U,	// GLOBAL_ATOMIC_OR_vi
    69248U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR_vi
    196U,	// GLOBAL_ATOMIC_PK_ADD_F16_vi
    4224U,	// GLOBAL_ATOMIC_SMAX_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SMAX_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SMAX_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SMAX_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_SMAX_X2_gfx10
    196U,	// GLOBAL_ATOMIC_SMAX_X2_vi
    196U,	// GLOBAL_ATOMIC_SMAX_gfx10
    196U,	// GLOBAL_ATOMIC_SMAX_vi
    4224U,	// GLOBAL_ATOMIC_SMIN_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SMIN_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SMIN_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SMIN_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_SMIN_X2_gfx10
    196U,	// GLOBAL_ATOMIC_SMIN_X2_vi
    196U,	// GLOBAL_ATOMIC_SMIN_gfx10
    196U,	// GLOBAL_ATOMIC_SMIN_vi
    4224U,	// GLOBAL_ATOMIC_SUB_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SUB_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SUB_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SUB_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_SUB_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SUB_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_SUB_X2_gfx10
    196U,	// GLOBAL_ATOMIC_SUB_X2_vi
    196U,	// GLOBAL_ATOMIC_SUB_gfx10
    196U,	// GLOBAL_ATOMIC_SUB_vi
    4224U,	// GLOBAL_ATOMIC_SWAP_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SWAP_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SWAP_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SWAP_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_SWAP_X2_gfx10
    196U,	// GLOBAL_ATOMIC_SWAP_X2_vi
    196U,	// GLOBAL_ATOMIC_SWAP_gfx10
    196U,	// GLOBAL_ATOMIC_SWAP_vi
    4224U,	// GLOBAL_ATOMIC_UMAX_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_UMAX_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_UMAX_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_UMAX_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_UMAX_X2_gfx10
    196U,	// GLOBAL_ATOMIC_UMAX_X2_vi
    196U,	// GLOBAL_ATOMIC_UMAX_gfx10
    196U,	// GLOBAL_ATOMIC_UMAX_vi
    4224U,	// GLOBAL_ATOMIC_UMIN_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_UMIN_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_UMIN_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_UMIN_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_UMIN_X2_gfx10
    196U,	// GLOBAL_ATOMIC_UMIN_X2_vi
    196U,	// GLOBAL_ATOMIC_UMIN_gfx10
    196U,	// GLOBAL_ATOMIC_UMIN_vi
    4224U,	// GLOBAL_ATOMIC_XOR_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_XOR_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_XOR_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_XOR_SADDR_vi
    4224U,	// GLOBAL_ATOMIC_XOR_X2_RTN_gfx10
    4224U,	// GLOBAL_ATOMIC_XOR_X2_RTN_vi
    4769408U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_gfx10
    4769408U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_vi
    69248U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_gfx10
    69248U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_vi
    196U,	// GLOBAL_ATOMIC_XOR_X2_gfx10
    196U,	// GLOBAL_ATOMIC_XOR_X2_vi
    196U,	// GLOBAL_ATOMIC_XOR_gfx10
    196U,	// GLOBAL_ATOMIC_XOR_vi
    224U,	// GLOBAL_LOAD_DWORDX2_SADDR_gfx10
    224U,	// GLOBAL_LOAD_DWORDX2_SADDR_vi
    212U,	// GLOBAL_LOAD_DWORDX2_gfx10
    212U,	// GLOBAL_LOAD_DWORDX2_vi
    224U,	// GLOBAL_LOAD_DWORDX3_SADDR_gfx10
    224U,	// GLOBAL_LOAD_DWORDX3_SADDR_vi
    212U,	// GLOBAL_LOAD_DWORDX3_gfx10
    212U,	// GLOBAL_LOAD_DWORDX3_vi
    224U,	// GLOBAL_LOAD_DWORDX4_SADDR_gfx10
    224U,	// GLOBAL_LOAD_DWORDX4_SADDR_vi
    212U,	// GLOBAL_LOAD_DWORDX4_gfx10
    212U,	// GLOBAL_LOAD_DWORDX4_vi
    211U,	// GLOBAL_LOAD_DWORD_ADDTID_SADDR_gfx10
    0U,	// GLOBAL_LOAD_DWORD_ADDTID_gfx10
    224U,	// GLOBAL_LOAD_DWORD_SADDR_gfx10
    224U,	// GLOBAL_LOAD_DWORD_SADDR_vi
    212U,	// GLOBAL_LOAD_DWORD_gfx10
    212U,	// GLOBAL_LOAD_DWORD_vi
    224U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_vi
    212U,	// GLOBAL_LOAD_SBYTE_D16_HI_gfx10
    212U,	// GLOBAL_LOAD_SBYTE_D16_HI_vi
    224U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_vi
    212U,	// GLOBAL_LOAD_SBYTE_D16_gfx10
    212U,	// GLOBAL_LOAD_SBYTE_D16_vi
    224U,	// GLOBAL_LOAD_SBYTE_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SBYTE_SADDR_vi
    212U,	// GLOBAL_LOAD_SBYTE_gfx10
    212U,	// GLOBAL_LOAD_SBYTE_vi
    224U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_vi
    212U,	// GLOBAL_LOAD_SHORT_D16_HI_gfx10
    212U,	// GLOBAL_LOAD_SHORT_D16_HI_vi
    224U,	// GLOBAL_LOAD_SHORT_D16_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SHORT_D16_SADDR_vi
    212U,	// GLOBAL_LOAD_SHORT_D16_gfx10
    212U,	// GLOBAL_LOAD_SHORT_D16_vi
    224U,	// GLOBAL_LOAD_SSHORT_SADDR_gfx10
    224U,	// GLOBAL_LOAD_SSHORT_SADDR_vi
    212U,	// GLOBAL_LOAD_SSHORT_gfx10
    212U,	// GLOBAL_LOAD_SSHORT_vi
    224U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_gfx10
    224U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_vi
    212U,	// GLOBAL_LOAD_UBYTE_D16_HI_gfx10
    212U,	// GLOBAL_LOAD_UBYTE_D16_HI_vi
    224U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_gfx10
    224U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_vi
    212U,	// GLOBAL_LOAD_UBYTE_D16_gfx10
    212U,	// GLOBAL_LOAD_UBYTE_D16_vi
    224U,	// GLOBAL_LOAD_UBYTE_SADDR_gfx10
    224U,	// GLOBAL_LOAD_UBYTE_SADDR_vi
    212U,	// GLOBAL_LOAD_UBYTE_gfx10
    212U,	// GLOBAL_LOAD_UBYTE_vi
    224U,	// GLOBAL_LOAD_USHORT_SADDR_gfx10
    224U,	// GLOBAL_LOAD_USHORT_SADDR_vi
    212U,	// GLOBAL_LOAD_USHORT_gfx10
    212U,	// GLOBAL_LOAD_USHORT_vi
    5328512U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_vi
    212U,	// GLOBAL_STORE_BYTE_D16_HI_gfx10
    212U,	// GLOBAL_STORE_BYTE_D16_HI_vi
    5328512U,	// GLOBAL_STORE_BYTE_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_BYTE_SADDR_vi
    212U,	// GLOBAL_STORE_BYTE_gfx10
    212U,	// GLOBAL_STORE_BYTE_vi
    5328512U,	// GLOBAL_STORE_DWORDX2_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_DWORDX2_SADDR_vi
    212U,	// GLOBAL_STORE_DWORDX2_gfx10
    212U,	// GLOBAL_STORE_DWORDX2_vi
    5328512U,	// GLOBAL_STORE_DWORDX3_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_DWORDX3_SADDR_vi
    212U,	// GLOBAL_STORE_DWORDX3_gfx10
    212U,	// GLOBAL_STORE_DWORDX3_vi
    5328512U,	// GLOBAL_STORE_DWORDX4_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_DWORDX4_SADDR_vi
    212U,	// GLOBAL_STORE_DWORDX4_gfx10
    212U,	// GLOBAL_STORE_DWORDX4_vi
    211U,	// GLOBAL_STORE_DWORD_ADDTID_SADDR_gfx10
    0U,	// GLOBAL_STORE_DWORD_ADDTID_gfx10
    5328512U,	// GLOBAL_STORE_DWORD_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_DWORD_SADDR_vi
    212U,	// GLOBAL_STORE_DWORD_gfx10
    212U,	// GLOBAL_STORE_DWORD_vi
    5328512U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_vi
    212U,	// GLOBAL_STORE_SHORT_D16_HI_gfx10
    212U,	// GLOBAL_STORE_SHORT_D16_HI_vi
    5328512U,	// GLOBAL_STORE_SHORT_SADDR_gfx10
    5328512U,	// GLOBAL_STORE_SHORT_SADDR_vi
    212U,	// GLOBAL_STORE_SHORT_gfx10
    212U,	// GLOBAL_STORE_SHORT_vi
    135680U,	// IMAGE_ATOMIC_ADD_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V1_V1_si
    152064U,	// IMAGE_ATOMIC_ADD_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_ADD_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V1_V2_si
    152064U,	// IMAGE_ATOMIC_ADD_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_ADD_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V1_V3_si
    152064U,	// IMAGE_ATOMIC_ADD_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_ADD_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V1_V4_si
    152064U,	// IMAGE_ATOMIC_ADD_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_ADD_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V2_V1_si
    152064U,	// IMAGE_ATOMIC_ADD_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_ADD_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V2_V2_si
    152064U,	// IMAGE_ATOMIC_ADD_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_ADD_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V2_V3_si
    152064U,	// IMAGE_ATOMIC_ADD_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_ADD_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_ADD_V2_V4_si
    152064U,	// IMAGE_ATOMIC_ADD_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_AND_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V1_V1_si
    152064U,	// IMAGE_ATOMIC_AND_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_AND_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_AND_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V1_V2_si
    152064U,	// IMAGE_ATOMIC_AND_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_AND_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_AND_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V1_V3_si
    152064U,	// IMAGE_ATOMIC_AND_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_AND_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V1_V4_si
    152064U,	// IMAGE_ATOMIC_AND_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_AND_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V2_V1_si
    152064U,	// IMAGE_ATOMIC_AND_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_AND_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_AND_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V2_V2_si
    152064U,	// IMAGE_ATOMIC_AND_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_AND_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_AND_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V2_V3_si
    152064U,	// IMAGE_ATOMIC_AND_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_AND_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_AND_V2_V4_si
    152064U,	// IMAGE_ATOMIC_AND_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_si
    152064U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_DEC_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V1_V1_si
    152064U,	// IMAGE_ATOMIC_DEC_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_DEC_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_DEC_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V1_V2_si
    152064U,	// IMAGE_ATOMIC_DEC_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_DEC_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_DEC_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V1_V3_si
    152064U,	// IMAGE_ATOMIC_DEC_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_DEC_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V1_V4_si
    152064U,	// IMAGE_ATOMIC_DEC_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_DEC_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V2_V1_si
    152064U,	// IMAGE_ATOMIC_DEC_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_DEC_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_DEC_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V2_V2_si
    152064U,	// IMAGE_ATOMIC_DEC_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_DEC_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_DEC_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V2_V3_si
    152064U,	// IMAGE_ATOMIC_DEC_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_DEC_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_DEC_V2_V4_si
    152064U,	// IMAGE_ATOMIC_DEC_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_INC_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V1_V1_si
    152064U,	// IMAGE_ATOMIC_INC_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_INC_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_INC_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V1_V2_si
    152064U,	// IMAGE_ATOMIC_INC_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_INC_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_INC_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V1_V3_si
    152064U,	// IMAGE_ATOMIC_INC_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_INC_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V1_V4_si
    152064U,	// IMAGE_ATOMIC_INC_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_INC_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V2_V1_si
    152064U,	// IMAGE_ATOMIC_INC_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_INC_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_INC_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V2_V2_si
    152064U,	// IMAGE_ATOMIC_INC_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_INC_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_INC_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V2_V3_si
    152064U,	// IMAGE_ATOMIC_INC_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_INC_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_INC_V2_V4_si
    152064U,	// IMAGE_ATOMIC_INC_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_OR_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V1_V1_si
    152064U,	// IMAGE_ATOMIC_OR_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_OR_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_OR_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V1_V2_si
    152064U,	// IMAGE_ATOMIC_OR_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_OR_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_OR_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V1_V3_si
    152064U,	// IMAGE_ATOMIC_OR_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_OR_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V1_V4_si
    152064U,	// IMAGE_ATOMIC_OR_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_OR_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V2_V1_si
    152064U,	// IMAGE_ATOMIC_OR_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_OR_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_OR_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V2_V2_si
    152064U,	// IMAGE_ATOMIC_OR_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_OR_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_OR_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V2_V3_si
    152064U,	// IMAGE_ATOMIC_OR_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_OR_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_OR_V2_V4_si
    152064U,	// IMAGE_ATOMIC_OR_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V1_si
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SMAX_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V2_si
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SMAX_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V3_si
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V4_si
    152064U,	// IMAGE_ATOMIC_SMAX_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V1_si
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SMAX_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V2_si
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SMAX_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V3_si
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_SMAX_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V4_si
    152064U,	// IMAGE_ATOMIC_SMAX_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V1_si
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SMIN_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V2_si
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SMIN_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V3_si
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V4_si
    152064U,	// IMAGE_ATOMIC_SMIN_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V1_si
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SMIN_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V2_si
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SMIN_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V3_si
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_SMIN_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V4_si
    152064U,	// IMAGE_ATOMIC_SMIN_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_SUB_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V1_V1_si
    152064U,	// IMAGE_ATOMIC_SUB_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_SUB_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SUB_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V1_V2_si
    152064U,	// IMAGE_ATOMIC_SUB_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_SUB_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SUB_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V1_V3_si
    152064U,	// IMAGE_ATOMIC_SUB_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_SUB_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V1_V4_si
    152064U,	// IMAGE_ATOMIC_SUB_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_SUB_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V2_V1_si
    152064U,	// IMAGE_ATOMIC_SUB_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_SUB_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SUB_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V2_V2_si
    152064U,	// IMAGE_ATOMIC_SUB_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_SUB_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SUB_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V2_V3_si
    152064U,	// IMAGE_ATOMIC_SUB_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_SUB_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SUB_V2_V4_si
    152064U,	// IMAGE_ATOMIC_SUB_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V1_si
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SWAP_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V2_si
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SWAP_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V3_si
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V4_si
    152064U,	// IMAGE_ATOMIC_SWAP_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V1_si
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_SWAP_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V2_si
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_SWAP_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V3_si
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_SWAP_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V4_si
    152064U,	// IMAGE_ATOMIC_SWAP_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V1_si
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_UMAX_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V2_si
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_UMAX_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V3_si
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V4_si
    152064U,	// IMAGE_ATOMIC_UMAX_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V1_si
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_UMAX_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V2_si
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_UMAX_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V3_si
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_UMAX_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V4_si
    152064U,	// IMAGE_ATOMIC_UMAX_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V1_si
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_UMIN_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V2_si
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_UMIN_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V3_si
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V4_si
    152064U,	// IMAGE_ATOMIC_UMIN_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V1_si
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_UMIN_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V2_si
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_UMIN_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V3_si
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_UMIN_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V4_si
    152064U,	// IMAGE_ATOMIC_UMIN_V2_V4_vi
    135680U,	// IMAGE_ATOMIC_XOR_V1_V1_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V1_V1_si
    152064U,	// IMAGE_ATOMIC_XOR_V1_V1_vi
    135680U,	// IMAGE_ATOMIC_XOR_V1_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_XOR_V1_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V1_V2_si
    152064U,	// IMAGE_ATOMIC_XOR_V1_V2_vi
    135680U,	// IMAGE_ATOMIC_XOR_V1_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_XOR_V1_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V1_V3_si
    152064U,	// IMAGE_ATOMIC_XOR_V1_V3_vi
    135680U,	// IMAGE_ATOMIC_XOR_V1_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V1_V4_si
    152064U,	// IMAGE_ATOMIC_XOR_V1_V4_vi
    135680U,	// IMAGE_ATOMIC_XOR_V2_V1_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V2_V1_si
    152064U,	// IMAGE_ATOMIC_XOR_V2_V1_vi
    135680U,	// IMAGE_ATOMIC_XOR_V2_V2_gfx10
    5805056U,	// IMAGE_ATOMIC_XOR_V2_V2_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V2_V2_si
    152064U,	// IMAGE_ATOMIC_XOR_V2_V2_vi
    135680U,	// IMAGE_ATOMIC_XOR_V2_V3_gfx10
    576751104U,	// IMAGE_ATOMIC_XOR_V2_V3_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V2_V3_si
    152064U,	// IMAGE_ATOMIC_XOR_V2_V3_vi
    135680U,	// IMAGE_ATOMIC_XOR_V2_V4_gfx10
    845710848U,	// IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10
    152064U,	// IMAGE_ATOMIC_XOR_V2_V4_si
    152064U,	// IMAGE_ATOMIC_XOR_V2_V4_vi
    1130940032U,	// IMAGE_BVH64_INTERSECT_RAY_a16_nsa
    5760U,	// IMAGE_BVH64_INTERSECT_RAY_a16_sa
    1130940032U,	// IMAGE_BVH64_INTERSECT_RAY_nsa
    1152U,	// IMAGE_BVH64_INTERSECT_RAY_sa
    1130940032U,	// IMAGE_BVH_INTERSECT_RAY_a16_nsa
    5760U,	// IMAGE_BVH_INTERSECT_RAY_a16_sa
    1130940032U,	// IMAGE_BVH_INTERSECT_RAY_nsa
    1152U,	// IMAGE_BVH_INTERSECT_RAY_sa
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V2_V2
    1701889664U,	// IMAGE_GATHER4_B_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V2_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V2_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V2_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V4_V2
    1701889664U,	// IMAGE_GATHER4_B_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V4_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V4_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V4_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V5_V2
    1701889664U,	// IMAGE_GATHER4_B_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V5_V3
    1701889664U,	// IMAGE_GATHER4_B_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V5_V4
    1701889664U,	// IMAGE_GATHER4_B_CL_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_CL_V5_V8
    1701889664U,	// IMAGE_GATHER4_B_CL_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_B_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_B_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_B_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_B_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_B_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_B_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_B_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_B_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_B_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V2_V2
    1701889664U,	// IMAGE_GATHER4_B_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V2_V3
    1701889664U,	// IMAGE_GATHER4_B_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V2_V4
    1701889664U,	// IMAGE_GATHER4_B_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V4_V2
    1701889664U,	// IMAGE_GATHER4_B_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V4_V3
    1701889664U,	// IMAGE_GATHER4_B_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V4_V4
    1701889664U,	// IMAGE_GATHER4_B_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V5_V2
    1701889664U,	// IMAGE_GATHER4_B_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_B_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V5_V3
    1701889664U,	// IMAGE_GATHER4_B_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_B_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_B_V5_V4
    1701889664U,	// IMAGE_GATHER4_B_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_B_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V2_V2
    1701889664U,	// IMAGE_GATHER4_CL_O_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V4_V2
    1701889664U,	// IMAGE_GATHER4_CL_O_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V5_V2
    1701889664U,	// IMAGE_GATHER4_CL_O_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V2_V1
    1701889664U,	// IMAGE_GATHER4_CL_V2_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V2_V2
    1701889664U,	// IMAGE_GATHER4_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V2_V3
    1701889664U,	// IMAGE_GATHER4_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V2_V4
    1701889664U,	// IMAGE_GATHER4_CL_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V4_V1
    1701889664U,	// IMAGE_GATHER4_CL_V4_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V4_V2
    1701889664U,	// IMAGE_GATHER4_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V4_V3
    1701889664U,	// IMAGE_GATHER4_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V4_V4
    1701889664U,	// IMAGE_GATHER4_CL_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V5_V1
    1701889664U,	// IMAGE_GATHER4_CL_V5_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V5_V2
    1701889664U,	// IMAGE_GATHER4_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V5_V3
    1701889664U,	// IMAGE_GATHER4_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_CL_V5_V4
    1701889664U,	// IMAGE_GATHER4_CL_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_CL_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_CL_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_B_CL_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_B_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_B_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_B_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_B_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_B_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_B_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_B_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_B_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_B_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_B_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_B_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_B_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_B_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_B_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_B_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_B_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V2_V2
    1701889664U,	// IMAGE_GATHER4_C_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V4_V2
    1701889664U,	// IMAGE_GATHER4_C_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V5_V2
    1701889664U,	// IMAGE_GATHER4_C_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_CL_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_CL_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_CL_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_LZ_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V2_V2
    1701889664U,	// IMAGE_GATHER4_C_LZ_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V4_V2
    1701889664U,	// IMAGE_GATHER4_C_LZ_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V5_V2
    1701889664U,	// IMAGE_GATHER4_C_LZ_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_LZ_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_LZ_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_LZ_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_L_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_L_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_L_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_L_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_L_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_L_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_L_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_L_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_L_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V2_V2
    1701889664U,	// IMAGE_GATHER4_C_L_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_L_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_L_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_L_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V4_V2
    1701889664U,	// IMAGE_GATHER4_C_L_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_L_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_L_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_L_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V5_V2
    1701889664U,	// IMAGE_GATHER4_C_L_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_L_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_L_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_L_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_L_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_C_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_C_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_C_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V2_V2
    1701889664U,	// IMAGE_GATHER4_C_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V2_V3
    1701889664U,	// IMAGE_GATHER4_C_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V2_V4
    1701889664U,	// IMAGE_GATHER4_C_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V4_V2
    1701889664U,	// IMAGE_GATHER4_C_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V4_V3
    1701889664U,	// IMAGE_GATHER4_C_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V4_V4
    1701889664U,	// IMAGE_GATHER4_C_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V5_V2
    1701889664U,	// IMAGE_GATHER4_C_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_C_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V5_V3
    1701889664U,	// IMAGE_GATHER4_C_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_C_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_C_V5_V4
    1701889664U,	// IMAGE_GATHER4_C_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_C_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V2_V2
    1701889664U,	// IMAGE_GATHER4_LZ_O_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_LZ_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_LZ_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V4_V2
    1701889664U,	// IMAGE_GATHER4_LZ_O_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_LZ_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_LZ_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V5_V2
    1701889664U,	// IMAGE_GATHER4_LZ_O_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_LZ_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_LZ_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V2_V1
    1701889664U,	// IMAGE_GATHER4_LZ_V2_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V2_V2
    1701889664U,	// IMAGE_GATHER4_LZ_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V2_V3
    1701889664U,	// IMAGE_GATHER4_LZ_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V2_V4
    1701889664U,	// IMAGE_GATHER4_LZ_V2_V4_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V4_V1
    1701889664U,	// IMAGE_GATHER4_LZ_V4_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V4_V2
    1701889664U,	// IMAGE_GATHER4_LZ_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V4_V3
    1701889664U,	// IMAGE_GATHER4_LZ_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V4_V4
    1701889664U,	// IMAGE_GATHER4_LZ_V4_V4_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V5_V1
    1701889664U,	// IMAGE_GATHER4_LZ_V5_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V5_V2
    1701889664U,	// IMAGE_GATHER4_LZ_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V5_V3
    1701889664U,	// IMAGE_GATHER4_LZ_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_LZ_V5_V4
    1701889664U,	// IMAGE_GATHER4_LZ_V5_V4_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V2_V2
    1701889664U,	// IMAGE_GATHER4_L_O_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_L_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_L_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V2_V8
    1701889664U,	// IMAGE_GATHER4_L_O_V2_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V4_V2
    1701889664U,	// IMAGE_GATHER4_L_O_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_L_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_L_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V4_V8
    1701889664U,	// IMAGE_GATHER4_L_O_V4_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V5_V2
    1701889664U,	// IMAGE_GATHER4_L_O_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_L_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_L_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_O_V5_V8
    1701889664U,	// IMAGE_GATHER4_L_O_V5_V8_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V2_V1
    1701889664U,	// IMAGE_GATHER4_L_V2_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V2_V2
    1701889664U,	// IMAGE_GATHER4_L_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V2_V3
    1701889664U,	// IMAGE_GATHER4_L_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V2_V4
    1701889664U,	// IMAGE_GATHER4_L_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V4_V1
    1701889664U,	// IMAGE_GATHER4_L_V4_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V4_V2
    1701889664U,	// IMAGE_GATHER4_L_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V4_V3
    1701889664U,	// IMAGE_GATHER4_L_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V4_V4
    1701889664U,	// IMAGE_GATHER4_L_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V5_V1
    1701889664U,	// IMAGE_GATHER4_L_V5_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V5_V2
    1701889664U,	// IMAGE_GATHER4_L_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_L_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V5_V3
    1701889664U,	// IMAGE_GATHER4_L_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_L_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_L_V5_V4
    1701889664U,	// IMAGE_GATHER4_L_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_L_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V2_V2
    1701889664U,	// IMAGE_GATHER4_O_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V2_V3
    1701889664U,	// IMAGE_GATHER4_O_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V2_V4
    1701889664U,	// IMAGE_GATHER4_O_V2_V4_gfx10
    862504576U,	// IMAGE_GATHER4_O_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V4_V2
    1701889664U,	// IMAGE_GATHER4_O_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V4_V3
    1701889664U,	// IMAGE_GATHER4_O_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V4_V4
    1701889664U,	// IMAGE_GATHER4_O_V4_V4_gfx10
    862504576U,	// IMAGE_GATHER4_O_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V5_V2
    1701889664U,	// IMAGE_GATHER4_O_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V5_V3
    1701889664U,	// IMAGE_GATHER4_O_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_O_V5_V4
    1701889664U,	// IMAGE_GATHER4_O_V5_V4_gfx10
    862504576U,	// IMAGE_GATHER4_O_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V2_V1
    1701889664U,	// IMAGE_GATHER4_V2_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_V2_V2
    1701889664U,	// IMAGE_GATHER4_V2_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V2_V3
    1701889664U,	// IMAGE_GATHER4_V2_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V2_V4
    1701889664U,	// IMAGE_GATHER4_V2_V4_gfx10
    1416676992U,	// IMAGE_GATHER4_V4_V1
    1701889664U,	// IMAGE_GATHER4_V4_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_V4_V2
    1701889664U,	// IMAGE_GATHER4_V4_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V4_V3
    1701889664U,	// IMAGE_GATHER4_V4_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V4_V4
    1701889664U,	// IMAGE_GATHER4_V4_V4_gfx10
    1416676992U,	// IMAGE_GATHER4_V5_V1
    1701889664U,	// IMAGE_GATHER4_V5_V1_gfx10
    1416676992U,	// IMAGE_GATHER4_V5_V2
    1701889664U,	// IMAGE_GATHER4_V5_V2_gfx10
    1936249984U,	// IMAGE_GATHER4_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V5_V3
    1701889664U,	// IMAGE_GATHER4_V5_V3_gfx10
    1130415744U,	// IMAGE_GATHER4_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_GATHER4_V5_V4
    1701889664U,	// IMAGE_GATHER4_V5_V4_gfx10
    2221983360U,	// IMAGE_GET_LOD_V1_V1
    2238760576U,	// IMAGE_GET_LOD_V1_V1_gfx10
    2221983360U,	// IMAGE_GET_LOD_V1_V2
    2238760576U,	// IMAGE_GET_LOD_V1_V2_gfx10
    1936249984U,	// IMAGE_GET_LOD_V1_V2_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V1_V3
    2238760576U,	// IMAGE_GET_LOD_V1_V3_gfx10
    1130415744U,	// IMAGE_GET_LOD_V1_V3_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V1_V4
    2238760576U,	// IMAGE_GET_LOD_V1_V4_gfx10
    2221983360U,	// IMAGE_GET_LOD_V2_V1
    2238760576U,	// IMAGE_GET_LOD_V2_V1_gfx10
    2221983360U,	// IMAGE_GET_LOD_V2_V2
    2238760576U,	// IMAGE_GET_LOD_V2_V2_gfx10
    1936249984U,	// IMAGE_GET_LOD_V2_V2_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V2_V3
    2238760576U,	// IMAGE_GET_LOD_V2_V3_gfx10
    1130415744U,	// IMAGE_GET_LOD_V2_V3_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V2_V4
    2238760576U,	// IMAGE_GET_LOD_V2_V4_gfx10
    2221983360U,	// IMAGE_GET_LOD_V3_V1
    2238760576U,	// IMAGE_GET_LOD_V3_V1_gfx10
    2221983360U,	// IMAGE_GET_LOD_V3_V2
    2238760576U,	// IMAGE_GET_LOD_V3_V2_gfx10
    1936249984U,	// IMAGE_GET_LOD_V3_V2_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V3_V3
    2238760576U,	// IMAGE_GET_LOD_V3_V3_gfx10
    1130415744U,	// IMAGE_GET_LOD_V3_V3_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V3_V4
    2238760576U,	// IMAGE_GET_LOD_V3_V4_gfx10
    2221983360U,	// IMAGE_GET_LOD_V4_V1
    2238760576U,	// IMAGE_GET_LOD_V4_V1_gfx10
    2221983360U,	// IMAGE_GET_LOD_V4_V2
    2238760576U,	// IMAGE_GET_LOD_V4_V2_gfx10
    1936249984U,	// IMAGE_GET_LOD_V4_V2_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V4_V3
    2238760576U,	// IMAGE_GET_LOD_V4_V3_gfx10
    1130415744U,	// IMAGE_GET_LOD_V4_V3_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V4_V4
    2238760576U,	// IMAGE_GET_LOD_V4_V4_gfx10
    2221983360U,	// IMAGE_GET_LOD_V5_V1
    2238760576U,	// IMAGE_GET_LOD_V5_V1_gfx10
    2221983360U,	// IMAGE_GET_LOD_V5_V2
    2238760576U,	// IMAGE_GET_LOD_V5_V2_gfx10
    1936249984U,	// IMAGE_GET_LOD_V5_V2_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V5_V3
    2238760576U,	// IMAGE_GET_LOD_V5_V3_gfx10
    1130415744U,	// IMAGE_GET_LOD_V5_V3_nsa_gfx10
    2221983360U,	// IMAGE_GET_LOD_V5_V4
    2238760576U,	// IMAGE_GET_LOD_V5_V4_gfx10
    170112U,	// IMAGE_GET_RESINFO_V1_V1
    186496U,	// IMAGE_GET_RESINFO_V1_V1_gfx10
    170112U,	// IMAGE_GET_RESINFO_V1_V2
    186496U,	// IMAGE_GET_RESINFO_V1_V2_gfx10
    2238764160U,	// IMAGE_GET_RESINFO_V1_V2_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V1_V3
    186496U,	// IMAGE_GET_RESINFO_V1_V3_gfx10
    1935722112U,	// IMAGE_GET_RESINFO_V1_V3_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V1_V4
    186496U,	// IMAGE_GET_RESINFO_V1_V4_gfx10
    862504576U,	// IMAGE_GET_RESINFO_V1_V4_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V2_V1
    186496U,	// IMAGE_GET_RESINFO_V2_V1_gfx10
    170112U,	// IMAGE_GET_RESINFO_V2_V2
    186496U,	// IMAGE_GET_RESINFO_V2_V2_gfx10
    2238764160U,	// IMAGE_GET_RESINFO_V2_V2_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V2_V3
    186496U,	// IMAGE_GET_RESINFO_V2_V3_gfx10
    1935722112U,	// IMAGE_GET_RESINFO_V2_V3_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V2_V4
    186496U,	// IMAGE_GET_RESINFO_V2_V4_gfx10
    862504576U,	// IMAGE_GET_RESINFO_V2_V4_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V3_V1
    186496U,	// IMAGE_GET_RESINFO_V3_V1_gfx10
    170112U,	// IMAGE_GET_RESINFO_V3_V2
    186496U,	// IMAGE_GET_RESINFO_V3_V2_gfx10
    2238764160U,	// IMAGE_GET_RESINFO_V3_V2_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V3_V3
    186496U,	// IMAGE_GET_RESINFO_V3_V3_gfx10
    1935722112U,	// IMAGE_GET_RESINFO_V3_V3_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V3_V4
    186496U,	// IMAGE_GET_RESINFO_V3_V4_gfx10
    862504576U,	// IMAGE_GET_RESINFO_V3_V4_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V4_V1
    186496U,	// IMAGE_GET_RESINFO_V4_V1_gfx10
    170112U,	// IMAGE_GET_RESINFO_V4_V2
    186496U,	// IMAGE_GET_RESINFO_V4_V2_gfx10
    2238764160U,	// IMAGE_GET_RESINFO_V4_V2_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V4_V3
    186496U,	// IMAGE_GET_RESINFO_V4_V3_gfx10
    1935722112U,	// IMAGE_GET_RESINFO_V4_V3_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V4_V4
    186496U,	// IMAGE_GET_RESINFO_V4_V4_gfx10
    862504576U,	// IMAGE_GET_RESINFO_V4_V4_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V5_V1
    186496U,	// IMAGE_GET_RESINFO_V5_V1_gfx10
    170112U,	// IMAGE_GET_RESINFO_V5_V2
    186496U,	// IMAGE_GET_RESINFO_V5_V2_gfx10
    2238764160U,	// IMAGE_GET_RESINFO_V5_V2_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V5_V3
    186496U,	// IMAGE_GET_RESINFO_V5_V3_gfx10
    1935722112U,	// IMAGE_GET_RESINFO_V5_V3_nsa_gfx10
    170112U,	// IMAGE_GET_RESINFO_V5_V4
    186496U,	// IMAGE_GET_RESINFO_V5_V4_gfx10
    862504576U,	// IMAGE_GET_RESINFO_V5_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V1_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_V1_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V1_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_V1_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_V1_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V1_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V1_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V2_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_V2_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V2_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_V2_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_V2_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V2_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V2_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V3_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_V3_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V3_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_V3_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_V3_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V3_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V3_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V4_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_V4_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V4_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_V4_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_V4_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V4_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V4_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V5_V1
    186496U,	// IMAGE_LOAD_MIP_PCK_V5_V1_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V5_V2
    186496U,	// IMAGE_LOAD_MIP_PCK_V5_V2_gfx10
    2238764160U,	// IMAGE_LOAD_MIP_PCK_V5_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V5_V3
    186496U,	// IMAGE_LOAD_MIP_PCK_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_MIP_PCK_V5_V4
    186496U,	// IMAGE_LOAD_MIP_PCK_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V1_V1
    8575104U,	// IMAGE_LOAD_MIP_V1_V1_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V1_V2
    8575104U,	// IMAGE_LOAD_MIP_V1_V2_gfx10
    1701893248U,	// IMAGE_LOAD_MIP_V1_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V1_V3
    8575104U,	// IMAGE_LOAD_MIP_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_V1_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V1_V4
    8575104U,	// IMAGE_LOAD_MIP_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_V1_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V2_V1
    8575104U,	// IMAGE_LOAD_MIP_V2_V1_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V2_V2
    8575104U,	// IMAGE_LOAD_MIP_V2_V2_gfx10
    1701893248U,	// IMAGE_LOAD_MIP_V2_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V2_V3
    8575104U,	// IMAGE_LOAD_MIP_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_V2_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V2_V4
    8575104U,	// IMAGE_LOAD_MIP_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_V2_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V3_V1
    8575104U,	// IMAGE_LOAD_MIP_V3_V1_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V3_V2
    8575104U,	// IMAGE_LOAD_MIP_V3_V2_gfx10
    1701893248U,	// IMAGE_LOAD_MIP_V3_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V3_V3
    8575104U,	// IMAGE_LOAD_MIP_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_V3_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V3_V4
    8575104U,	// IMAGE_LOAD_MIP_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_V3_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V4_V1
    8575104U,	// IMAGE_LOAD_MIP_V4_V1_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V4_V2
    8575104U,	// IMAGE_LOAD_MIP_V4_V2_gfx10
    1701893248U,	// IMAGE_LOAD_MIP_V4_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V4_V3
    8575104U,	// IMAGE_LOAD_MIP_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_V4_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V4_V4
    8575104U,	// IMAGE_LOAD_MIP_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_V4_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V5_V1
    8575104U,	// IMAGE_LOAD_MIP_V5_V1_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V5_V2
    8575104U,	// IMAGE_LOAD_MIP_V5_V2_gfx10
    1701893248U,	// IMAGE_LOAD_MIP_V5_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V5_V3
    8575104U,	// IMAGE_LOAD_MIP_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_MIP_V5_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_MIP_V5_V4
    8575104U,	// IMAGE_LOAD_MIP_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_MIP_V5_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V1_V1
    186496U,	// IMAGE_LOAD_PCK_SGN_V1_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V1_V2
    186496U,	// IMAGE_LOAD_PCK_SGN_V1_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_SGN_V1_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V1_V3
    186496U,	// IMAGE_LOAD_PCK_SGN_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V1_V4
    186496U,	// IMAGE_LOAD_PCK_SGN_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V2_V1
    186496U,	// IMAGE_LOAD_PCK_SGN_V2_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V2_V2
    186496U,	// IMAGE_LOAD_PCK_SGN_V2_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_SGN_V2_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V2_V3
    186496U,	// IMAGE_LOAD_PCK_SGN_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V2_V4
    186496U,	// IMAGE_LOAD_PCK_SGN_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V3_V1
    186496U,	// IMAGE_LOAD_PCK_SGN_V3_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V3_V2
    186496U,	// IMAGE_LOAD_PCK_SGN_V3_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_SGN_V3_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V3_V3
    186496U,	// IMAGE_LOAD_PCK_SGN_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V3_V4
    186496U,	// IMAGE_LOAD_PCK_SGN_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V4_V1
    186496U,	// IMAGE_LOAD_PCK_SGN_V4_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V4_V2
    186496U,	// IMAGE_LOAD_PCK_SGN_V4_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_SGN_V4_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V4_V3
    186496U,	// IMAGE_LOAD_PCK_SGN_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V4_V4
    186496U,	// IMAGE_LOAD_PCK_SGN_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V5_V1
    186496U,	// IMAGE_LOAD_PCK_SGN_V5_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V5_V2
    186496U,	// IMAGE_LOAD_PCK_SGN_V5_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_SGN_V5_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V5_V3
    186496U,	// IMAGE_LOAD_PCK_SGN_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_SGN_V5_V4
    186496U,	// IMAGE_LOAD_PCK_SGN_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V1_V1
    186496U,	// IMAGE_LOAD_PCK_V1_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_V1_V2
    186496U,	// IMAGE_LOAD_PCK_V1_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_V1_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V1_V3
    186496U,	// IMAGE_LOAD_PCK_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_V1_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V1_V4
    186496U,	// IMAGE_LOAD_PCK_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_V1_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V2_V1
    186496U,	// IMAGE_LOAD_PCK_V2_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_V2_V2
    186496U,	// IMAGE_LOAD_PCK_V2_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_V2_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V2_V3
    186496U,	// IMAGE_LOAD_PCK_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_V2_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V2_V4
    186496U,	// IMAGE_LOAD_PCK_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_V2_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V3_V1
    186496U,	// IMAGE_LOAD_PCK_V3_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_V3_V2
    186496U,	// IMAGE_LOAD_PCK_V3_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_V3_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V3_V3
    186496U,	// IMAGE_LOAD_PCK_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_V3_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V3_V4
    186496U,	// IMAGE_LOAD_PCK_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_V3_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V4_V1
    186496U,	// IMAGE_LOAD_PCK_V4_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_V4_V2
    186496U,	// IMAGE_LOAD_PCK_V4_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_V4_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V4_V3
    186496U,	// IMAGE_LOAD_PCK_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_V4_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V4_V4
    186496U,	// IMAGE_LOAD_PCK_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_V4_V4_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V5_V1
    186496U,	// IMAGE_LOAD_PCK_V5_V1_gfx10
    170112U,	// IMAGE_LOAD_PCK_V5_V2
    186496U,	// IMAGE_LOAD_PCK_V5_V2_gfx10
    2238764160U,	// IMAGE_LOAD_PCK_V5_V2_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V5_V3
    186496U,	// IMAGE_LOAD_PCK_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_PCK_V5_V3_nsa_gfx10
    170112U,	// IMAGE_LOAD_PCK_V5_V4
    186496U,	// IMAGE_LOAD_PCK_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_PCK_V5_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V1_V1
    8575104U,	// IMAGE_LOAD_V1_V1_gfx10
    8034432U,	// IMAGE_LOAD_V1_V2
    8575104U,	// IMAGE_LOAD_V1_V2_gfx10
    1701893248U,	// IMAGE_LOAD_V1_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V1_V3
    8575104U,	// IMAGE_LOAD_V1_V3_gfx10
    1935722112U,	// IMAGE_LOAD_V1_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V1_V4
    8575104U,	// IMAGE_LOAD_V1_V4_gfx10
    862504576U,	// IMAGE_LOAD_V1_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V2_V1
    8575104U,	// IMAGE_LOAD_V2_V1_gfx10
    8034432U,	// IMAGE_LOAD_V2_V2
    8575104U,	// IMAGE_LOAD_V2_V2_gfx10
    1701893248U,	// IMAGE_LOAD_V2_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V2_V3
    8575104U,	// IMAGE_LOAD_V2_V3_gfx10
    1935722112U,	// IMAGE_LOAD_V2_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V2_V4
    8575104U,	// IMAGE_LOAD_V2_V4_gfx10
    862504576U,	// IMAGE_LOAD_V2_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V3_V1
    8575104U,	// IMAGE_LOAD_V3_V1_gfx10
    8034432U,	// IMAGE_LOAD_V3_V2
    8575104U,	// IMAGE_LOAD_V3_V2_gfx10
    1701893248U,	// IMAGE_LOAD_V3_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V3_V3
    8575104U,	// IMAGE_LOAD_V3_V3_gfx10
    1935722112U,	// IMAGE_LOAD_V3_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V3_V4
    8575104U,	// IMAGE_LOAD_V3_V4_gfx10
    862504576U,	// IMAGE_LOAD_V3_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V4_V1
    8575104U,	// IMAGE_LOAD_V4_V1_gfx10
    8034432U,	// IMAGE_LOAD_V4_V2
    8575104U,	// IMAGE_LOAD_V4_V2_gfx10
    1701893248U,	// IMAGE_LOAD_V4_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V4_V3
    8575104U,	// IMAGE_LOAD_V4_V3_gfx10
    1935722112U,	// IMAGE_LOAD_V4_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V4_V4
    8575104U,	// IMAGE_LOAD_V4_V4_gfx10
    862504576U,	// IMAGE_LOAD_V4_V4_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V5_V1
    8575104U,	// IMAGE_LOAD_V5_V1_gfx10
    8034432U,	// IMAGE_LOAD_V5_V2
    8575104U,	// IMAGE_LOAD_V5_V2_gfx10
    1701893248U,	// IMAGE_LOAD_V5_V2_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V5_V3
    8575104U,	// IMAGE_LOAD_V5_V3_gfx10
    1935722112U,	// IMAGE_LOAD_V5_V3_nsa_gfx10
    8034432U,	// IMAGE_LOAD_V5_V4
    8575104U,	// IMAGE_LOAD_V5_V4_gfx10
    862504576U,	// IMAGE_LOAD_V5_V4_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V1_V1
    8575104U,	// IMAGE_MSAA_LOAD_V1_V1_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V1_V2
    8575104U,	// IMAGE_MSAA_LOAD_V1_V2_gfx10
    1701893248U,	// IMAGE_MSAA_LOAD_V1_V2_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V1_V3
    8575104U,	// IMAGE_MSAA_LOAD_V1_V3_gfx10
    1935722112U,	// IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V1_V4
    8575104U,	// IMAGE_MSAA_LOAD_V1_V4_gfx10
    862504576U,	// IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V2_V1
    8575104U,	// IMAGE_MSAA_LOAD_V2_V1_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V2_V2
    8575104U,	// IMAGE_MSAA_LOAD_V2_V2_gfx10
    1701893248U,	// IMAGE_MSAA_LOAD_V2_V2_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V2_V3
    8575104U,	// IMAGE_MSAA_LOAD_V2_V3_gfx10
    1935722112U,	// IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V2_V4
    8575104U,	// IMAGE_MSAA_LOAD_V2_V4_gfx10
    862504576U,	// IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V3_V1
    8575104U,	// IMAGE_MSAA_LOAD_V3_V1_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V3_V2
    8575104U,	// IMAGE_MSAA_LOAD_V3_V2_gfx10
    1701893248U,	// IMAGE_MSAA_LOAD_V3_V2_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V3_V3
    8575104U,	// IMAGE_MSAA_LOAD_V3_V3_gfx10
    1935722112U,	// IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V3_V4
    8575104U,	// IMAGE_MSAA_LOAD_V3_V4_gfx10
    862504576U,	// IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V4_V1
    8575104U,	// IMAGE_MSAA_LOAD_V4_V1_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V4_V2
    8575104U,	// IMAGE_MSAA_LOAD_V4_V2_gfx10
    1701893248U,	// IMAGE_MSAA_LOAD_V4_V2_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V4_V3
    8575104U,	// IMAGE_MSAA_LOAD_V4_V3_gfx10
    1935722112U,	// IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V4_V4
    8575104U,	// IMAGE_MSAA_LOAD_V4_V4_gfx10
    862504576U,	// IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V5_V1
    8575104U,	// IMAGE_MSAA_LOAD_V5_V1_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V5_V2
    8575104U,	// IMAGE_MSAA_LOAD_V5_V2_gfx10
    1701893248U,	// IMAGE_MSAA_LOAD_V5_V2_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V5_V3
    8575104U,	// IMAGE_MSAA_LOAD_V5_V3_gfx10
    1935722112U,	// IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10
    8034432U,	// IMAGE_MSAA_LOAD_V5_V4
    8575104U,	// IMAGE_MSAA_LOAD_V5_V4_gfx10
    862504576U,	// IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V1_V2
    1701889664U,	// IMAGE_SAMPLE_B_CL_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V2_V2
    1701889664U,	// IMAGE_SAMPLE_B_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V3_V2
    1701889664U,	// IMAGE_SAMPLE_B_CL_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V4_V2
    1701889664U,	// IMAGE_SAMPLE_B_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V5_V2
    1701889664U,	// IMAGE_SAMPLE_B_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_B_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_B_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_B_CL_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_B_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_B_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_B_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_B_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_B_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_B_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_B_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_B_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_B_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_B_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_B_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_B_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_B_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_B_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_B_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V1_V2
    1701889664U,	// IMAGE_SAMPLE_B_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V1_V3
    1701889664U,	// IMAGE_SAMPLE_B_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V1_V4
    1701889664U,	// IMAGE_SAMPLE_B_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V2_V2
    1701889664U,	// IMAGE_SAMPLE_B_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V2_V3
    1701889664U,	// IMAGE_SAMPLE_B_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V2_V4
    1701889664U,	// IMAGE_SAMPLE_B_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V3_V2
    1701889664U,	// IMAGE_SAMPLE_B_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V3_V3
    1701889664U,	// IMAGE_SAMPLE_B_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V3_V4
    1701889664U,	// IMAGE_SAMPLE_B_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V4_V2
    1701889664U,	// IMAGE_SAMPLE_B_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V4_V3
    1701889664U,	// IMAGE_SAMPLE_B_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V4_V4
    1701889664U,	// IMAGE_SAMPLE_B_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V5_V2
    1701889664U,	// IMAGE_SAMPLE_B_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_B_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V5_V3
    1701889664U,	// IMAGE_SAMPLE_B_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_B_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_B_V5_V4
    1701889664U,	// IMAGE_SAMPLE_B_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_B_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_CL_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V1_V16
    1701889664U,	// IMAGE_SAMPLE_CD_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CD_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CD_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CD_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CD_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V2_V16
    1701889664U,	// IMAGE_SAMPLE_CD_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CD_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CD_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CD_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CD_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V3_V16
    1701889664U,	// IMAGE_SAMPLE_CD_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CD_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CD_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CD_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CD_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V4_V16
    1701889664U,	// IMAGE_SAMPLE_CD_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CD_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CD_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CD_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CD_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V5_V16
    1701889664U,	// IMAGE_SAMPLE_CD_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CD_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CD_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CD_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CD_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CD_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CL_O_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CL_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_CL_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CL_O_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CL_O_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CL_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_CL_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CL_O_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CL_O_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V1_V1
    1701889664U,	// IMAGE_SAMPLE_CL_V1_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V1_V2
    1701889664U,	// IMAGE_SAMPLE_CL_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V2_V1
    1701889664U,	// IMAGE_SAMPLE_CL_V2_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V2_V2
    1701889664U,	// IMAGE_SAMPLE_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V3_V1
    1701889664U,	// IMAGE_SAMPLE_CL_V3_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V3_V2
    1701889664U,	// IMAGE_SAMPLE_CL_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V4_V1
    1701889664U,	// IMAGE_SAMPLE_CL_V4_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V4_V2
    1701889664U,	// IMAGE_SAMPLE_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V5_V1
    1701889664U,	// IMAGE_SAMPLE_CL_V5_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V5_V2
    1701889664U,	// IMAGE_SAMPLE_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_CL_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_B_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_B_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_B_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_B_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_CD_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CD_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CD_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CD_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CD_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V1_V2
    1701889664U,	// IMAGE_SAMPLE_C_CL_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V2_V2
    1701889664U,	// IMAGE_SAMPLE_C_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V3_V2
    1701889664U,	// IMAGE_SAMPLE_C_CL_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V4_V2
    1701889664U,	// IMAGE_SAMPLE_C_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V5_V2
    1701889664U,	// IMAGE_SAMPLE_C_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_CL_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V1_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V2_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V3_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V4_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V5_V16
    1701889664U,	// IMAGE_SAMPLE_C_D_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_D_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_D_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_D_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_D_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V1_V2
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V2_V2
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V3_V2
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V4_V2
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V5_V2
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_LZ_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_LZ_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V1_V2
    1701889664U,	// IMAGE_SAMPLE_C_L_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V2_V2
    1701889664U,	// IMAGE_SAMPLE_C_L_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V3_V2
    1701889664U,	// IMAGE_SAMPLE_C_L_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V4_V2
    1701889664U,	// IMAGE_SAMPLE_C_L_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V5_V2
    1701889664U,	// IMAGE_SAMPLE_C_L_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_L_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_L_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_L_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_L_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_C_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_C_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_C_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_C_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_C_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V1_V2
    1701889664U,	// IMAGE_SAMPLE_C_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V1_V3
    1701889664U,	// IMAGE_SAMPLE_C_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V1_V4
    1701889664U,	// IMAGE_SAMPLE_C_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V2_V2
    1701889664U,	// IMAGE_SAMPLE_C_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V2_V3
    1701889664U,	// IMAGE_SAMPLE_C_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V2_V4
    1701889664U,	// IMAGE_SAMPLE_C_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V3_V2
    1701889664U,	// IMAGE_SAMPLE_C_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V3_V3
    1701889664U,	// IMAGE_SAMPLE_C_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V3_V4
    1701889664U,	// IMAGE_SAMPLE_C_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V4_V2
    1701889664U,	// IMAGE_SAMPLE_C_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V4_V3
    1701889664U,	// IMAGE_SAMPLE_C_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V4_V4
    1701889664U,	// IMAGE_SAMPLE_C_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V5_V2
    1701889664U,	// IMAGE_SAMPLE_C_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_C_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V5_V3
    1701889664U,	// IMAGE_SAMPLE_C_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_C_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_C_V5_V4
    1701889664U,	// IMAGE_SAMPLE_C_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_C_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V1_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V2_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V3_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V4_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_CL_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V5_V2
    1701889664U,	// IMAGE_SAMPLE_D_CL_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_CL_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_CL_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_CL_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_CL_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V1_V2
    1701889664U,	// IMAGE_SAMPLE_D_G16_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V2_V2
    1701889664U,	// IMAGE_SAMPLE_D_G16_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V3_V2
    1701889664U,	// IMAGE_SAMPLE_D_G16_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V4_V2
    1701889664U,	// IMAGE_SAMPLE_D_G16_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V5_V2
    1701889664U,	// IMAGE_SAMPLE_D_G16_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_G16_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_O_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_O_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V1_V16
    1701889664U,	// IMAGE_SAMPLE_D_V1_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V1_V2
    1701889664U,	// IMAGE_SAMPLE_D_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V1_V3
    1701889664U,	// IMAGE_SAMPLE_D_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V1_V4
    1701889664U,	// IMAGE_SAMPLE_D_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V1_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V1_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V1_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V1_V8
    1701889664U,	// IMAGE_SAMPLE_D_V1_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V1_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V2_V16
    1701889664U,	// IMAGE_SAMPLE_D_V2_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V2_V2
    1701889664U,	// IMAGE_SAMPLE_D_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V2_V3
    1701889664U,	// IMAGE_SAMPLE_D_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V2_V4
    1701889664U,	// IMAGE_SAMPLE_D_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V2_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V2_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V2_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V2_V8
    1701889664U,	// IMAGE_SAMPLE_D_V2_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V2_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V3_V16
    1701889664U,	// IMAGE_SAMPLE_D_V3_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V3_V2
    1701889664U,	// IMAGE_SAMPLE_D_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V3_V3
    1701889664U,	// IMAGE_SAMPLE_D_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V3_V4
    1701889664U,	// IMAGE_SAMPLE_D_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V3_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V3_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V3_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V3_V8
    1701889664U,	// IMAGE_SAMPLE_D_V3_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V3_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V4_V16
    1701889664U,	// IMAGE_SAMPLE_D_V4_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V4_V2
    1701889664U,	// IMAGE_SAMPLE_D_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V4_V3
    1701889664U,	// IMAGE_SAMPLE_D_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V4_V4
    1701889664U,	// IMAGE_SAMPLE_D_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V4_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V4_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V4_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V4_V8
    1701889664U,	// IMAGE_SAMPLE_D_V4_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V4_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V5_V16
    1701889664U,	// IMAGE_SAMPLE_D_V5_V16_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V5_V2
    1701889664U,	// IMAGE_SAMPLE_D_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_D_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V5_V3
    1701889664U,	// IMAGE_SAMPLE_D_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_D_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V5_V4
    1701889664U,	// IMAGE_SAMPLE_D_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_D_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V5_V5_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V5_V6_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V5_V7_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_D_V5_V8
    1701889664U,	// IMAGE_SAMPLE_D_V5_V8_gfx10
    1130940032U,	// IMAGE_SAMPLE_D_V5_V9_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V1_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V2_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V3_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V4_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V5_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V1_V1
    1701889664U,	// IMAGE_SAMPLE_LZ_V1_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V1_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V1_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V1_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_V1_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V2_V1
    1701889664U,	// IMAGE_SAMPLE_LZ_V2_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V2_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V2_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V2_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_V2_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V3_V1
    1701889664U,	// IMAGE_SAMPLE_LZ_V3_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V3_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V3_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V3_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_V3_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V4_V1
    1701889664U,	// IMAGE_SAMPLE_LZ_V4_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V4_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V4_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V4_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_V4_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V5_V1
    1701889664U,	// IMAGE_SAMPLE_LZ_V5_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V5_V2
    1701889664U,	// IMAGE_SAMPLE_LZ_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V5_V3
    1701889664U,	// IMAGE_SAMPLE_LZ_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_LZ_V5_V4
    1701889664U,	// IMAGE_SAMPLE_LZ_V5_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V1_V2
    1701889664U,	// IMAGE_SAMPLE_L_O_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_L_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_L_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V1_V8
    1701889664U,	// IMAGE_SAMPLE_L_O_V1_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V2_V2
    1701889664U,	// IMAGE_SAMPLE_L_O_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_L_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_L_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V2_V8
    1701889664U,	// IMAGE_SAMPLE_L_O_V2_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V3_V2
    1701889664U,	// IMAGE_SAMPLE_L_O_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_L_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_L_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V3_V8
    1701889664U,	// IMAGE_SAMPLE_L_O_V3_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V4_V2
    1701889664U,	// IMAGE_SAMPLE_L_O_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_L_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_L_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V4_V8
    1701889664U,	// IMAGE_SAMPLE_L_O_V4_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V5_V2
    1701889664U,	// IMAGE_SAMPLE_L_O_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_L_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_L_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10
    1130940032U,	// IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_O_V5_V8
    1701889664U,	// IMAGE_SAMPLE_L_O_V5_V8_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V1_V1
    1701889664U,	// IMAGE_SAMPLE_L_V1_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V1_V2
    1701889664U,	// IMAGE_SAMPLE_L_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V1_V3
    1701889664U,	// IMAGE_SAMPLE_L_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V1_V4
    1701889664U,	// IMAGE_SAMPLE_L_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V2_V1
    1701889664U,	// IMAGE_SAMPLE_L_V2_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V2_V2
    1701889664U,	// IMAGE_SAMPLE_L_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V2_V3
    1701889664U,	// IMAGE_SAMPLE_L_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V2_V4
    1701889664U,	// IMAGE_SAMPLE_L_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V3_V1
    1701889664U,	// IMAGE_SAMPLE_L_V3_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V3_V2
    1701889664U,	// IMAGE_SAMPLE_L_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V3_V3
    1701889664U,	// IMAGE_SAMPLE_L_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V3_V4
    1701889664U,	// IMAGE_SAMPLE_L_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V4_V1
    1701889664U,	// IMAGE_SAMPLE_L_V4_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V4_V2
    1701889664U,	// IMAGE_SAMPLE_L_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V4_V3
    1701889664U,	// IMAGE_SAMPLE_L_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V4_V4
    1701889664U,	// IMAGE_SAMPLE_L_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V5_V1
    1701889664U,	// IMAGE_SAMPLE_L_V5_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V5_V2
    1701889664U,	// IMAGE_SAMPLE_L_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_L_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V5_V3
    1701889664U,	// IMAGE_SAMPLE_L_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_L_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_L_V5_V4
    1701889664U,	// IMAGE_SAMPLE_L_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_L_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V1_V2
    1701889664U,	// IMAGE_SAMPLE_O_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_O_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V1_V3
    1701889664U,	// IMAGE_SAMPLE_O_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_O_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V1_V4
    1701889664U,	// IMAGE_SAMPLE_O_V1_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_O_V1_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V2_V2
    1701889664U,	// IMAGE_SAMPLE_O_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_O_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V2_V3
    1701889664U,	// IMAGE_SAMPLE_O_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_O_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V2_V4
    1701889664U,	// IMAGE_SAMPLE_O_V2_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_O_V2_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V3_V2
    1701889664U,	// IMAGE_SAMPLE_O_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_O_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V3_V3
    1701889664U,	// IMAGE_SAMPLE_O_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_O_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V3_V4
    1701889664U,	// IMAGE_SAMPLE_O_V3_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_O_V3_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V4_V2
    1701889664U,	// IMAGE_SAMPLE_O_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_O_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V4_V3
    1701889664U,	// IMAGE_SAMPLE_O_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_O_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V4_V4
    1701889664U,	// IMAGE_SAMPLE_O_V4_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_O_V4_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V5_V2
    1701889664U,	// IMAGE_SAMPLE_O_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_O_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V5_V3
    1701889664U,	// IMAGE_SAMPLE_O_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_O_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_O_V5_V4
    1701889664U,	// IMAGE_SAMPLE_O_V5_V4_gfx10
    862504576U,	// IMAGE_SAMPLE_O_V5_V4_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V1_V1
    1701889664U,	// IMAGE_SAMPLE_V1_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_V1_V2
    1701889664U,	// IMAGE_SAMPLE_V1_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_V1_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V1_V3
    1701889664U,	// IMAGE_SAMPLE_V1_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_V1_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V1_V4
    1701889664U,	// IMAGE_SAMPLE_V1_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_V2_V1
    1701889664U,	// IMAGE_SAMPLE_V2_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_V2_V2
    1701889664U,	// IMAGE_SAMPLE_V2_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_V2_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V2_V3
    1701889664U,	// IMAGE_SAMPLE_V2_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_V2_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V2_V4
    1701889664U,	// IMAGE_SAMPLE_V2_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_V3_V1
    1701889664U,	// IMAGE_SAMPLE_V3_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_V3_V2
    1701889664U,	// IMAGE_SAMPLE_V3_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_V3_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V3_V3
    1701889664U,	// IMAGE_SAMPLE_V3_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_V3_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V3_V4
    1701889664U,	// IMAGE_SAMPLE_V3_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_V4_V1
    1701889664U,	// IMAGE_SAMPLE_V4_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_V4_V2
    1701889664U,	// IMAGE_SAMPLE_V4_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_V4_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V4_V3
    1701889664U,	// IMAGE_SAMPLE_V4_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_V4_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V4_V4
    1701889664U,	// IMAGE_SAMPLE_V4_V4_gfx10
    1416676992U,	// IMAGE_SAMPLE_V5_V1
    1701889664U,	// IMAGE_SAMPLE_V5_V1_gfx10
    1416676992U,	// IMAGE_SAMPLE_V5_V2
    1701889664U,	// IMAGE_SAMPLE_V5_V2_gfx10
    1936249984U,	// IMAGE_SAMPLE_V5_V2_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V5_V3
    1701889664U,	// IMAGE_SAMPLE_V5_V3_gfx10
    1130415744U,	// IMAGE_SAMPLE_V5_V3_nsa_gfx10
    1416676992U,	// IMAGE_SAMPLE_V5_V4
    1701889664U,	// IMAGE_SAMPLE_V5_V4_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V1_V1
    186496U,	// IMAGE_STORE_MIP_PCK_V1_V1_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V1_V2
    186496U,	// IMAGE_STORE_MIP_PCK_V1_V2_gfx10
    2238764160U,	// IMAGE_STORE_MIP_PCK_V1_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V1_V3
    186496U,	// IMAGE_STORE_MIP_PCK_V1_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V1_V4
    186496U,	// IMAGE_STORE_MIP_PCK_V1_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V2_V1
    186496U,	// IMAGE_STORE_MIP_PCK_V2_V1_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V2_V2
    186496U,	// IMAGE_STORE_MIP_PCK_V2_V2_gfx10
    2238764160U,	// IMAGE_STORE_MIP_PCK_V2_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V2_V3
    186496U,	// IMAGE_STORE_MIP_PCK_V2_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V2_V4
    186496U,	// IMAGE_STORE_MIP_PCK_V2_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V3_V1
    186496U,	// IMAGE_STORE_MIP_PCK_V3_V1_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V3_V2
    186496U,	// IMAGE_STORE_MIP_PCK_V3_V2_gfx10
    2238764160U,	// IMAGE_STORE_MIP_PCK_V3_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V3_V3
    186496U,	// IMAGE_STORE_MIP_PCK_V3_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V3_V4
    186496U,	// IMAGE_STORE_MIP_PCK_V3_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V4_V1
    186496U,	// IMAGE_STORE_MIP_PCK_V4_V1_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V4_V2
    186496U,	// IMAGE_STORE_MIP_PCK_V4_V2_gfx10
    2238764160U,	// IMAGE_STORE_MIP_PCK_V4_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V4_V3
    186496U,	// IMAGE_STORE_MIP_PCK_V4_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V4_V4
    186496U,	// IMAGE_STORE_MIP_PCK_V4_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V5_V1
    186496U,	// IMAGE_STORE_MIP_PCK_V5_V1_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V5_V2
    186496U,	// IMAGE_STORE_MIP_PCK_V5_V2_gfx10
    2238764160U,	// IMAGE_STORE_MIP_PCK_V5_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V5_V3
    186496U,	// IMAGE_STORE_MIP_PCK_V5_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_PCK_V5_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_MIP_PCK_V5_V4
    186496U,	// IMAGE_STORE_MIP_PCK_V5_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_PCK_V5_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V1_V1
    8575104U,	// IMAGE_STORE_MIP_V1_V1_gfx10
    8034432U,	// IMAGE_STORE_MIP_V1_V2
    8575104U,	// IMAGE_STORE_MIP_V1_V2_gfx10
    1701893248U,	// IMAGE_STORE_MIP_V1_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V1_V3
    8575104U,	// IMAGE_STORE_MIP_V1_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_V1_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V1_V4
    8575104U,	// IMAGE_STORE_MIP_V1_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_V1_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V2_V1
    8575104U,	// IMAGE_STORE_MIP_V2_V1_gfx10
    8034432U,	// IMAGE_STORE_MIP_V2_V2
    8575104U,	// IMAGE_STORE_MIP_V2_V2_gfx10
    1701893248U,	// IMAGE_STORE_MIP_V2_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V2_V3
    8575104U,	// IMAGE_STORE_MIP_V2_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_V2_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V2_V4
    8575104U,	// IMAGE_STORE_MIP_V2_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_V2_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V3_V1
    8575104U,	// IMAGE_STORE_MIP_V3_V1_gfx10
    8034432U,	// IMAGE_STORE_MIP_V3_V2
    8575104U,	// IMAGE_STORE_MIP_V3_V2_gfx10
    1701893248U,	// IMAGE_STORE_MIP_V3_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V3_V3
    8575104U,	// IMAGE_STORE_MIP_V3_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_V3_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V3_V4
    8575104U,	// IMAGE_STORE_MIP_V3_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_V3_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V4_V1
    8575104U,	// IMAGE_STORE_MIP_V4_V1_gfx10
    8034432U,	// IMAGE_STORE_MIP_V4_V2
    8575104U,	// IMAGE_STORE_MIP_V4_V2_gfx10
    1701893248U,	// IMAGE_STORE_MIP_V4_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V4_V3
    8575104U,	// IMAGE_STORE_MIP_V4_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_V4_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V4_V4
    8575104U,	// IMAGE_STORE_MIP_V4_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_V4_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V5_V1
    8575104U,	// IMAGE_STORE_MIP_V5_V1_gfx10
    8034432U,	// IMAGE_STORE_MIP_V5_V2
    8575104U,	// IMAGE_STORE_MIP_V5_V2_gfx10
    1701893248U,	// IMAGE_STORE_MIP_V5_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V5_V3
    8575104U,	// IMAGE_STORE_MIP_V5_V3_gfx10
    1935722112U,	// IMAGE_STORE_MIP_V5_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_MIP_V5_V4
    8575104U,	// IMAGE_STORE_MIP_V5_V4_gfx10
    862504576U,	// IMAGE_STORE_MIP_V5_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V1_V1
    186496U,	// IMAGE_STORE_PCK_V1_V1_gfx10
    170112U,	// IMAGE_STORE_PCK_V1_V2
    186496U,	// IMAGE_STORE_PCK_V1_V2_gfx10
    2238764160U,	// IMAGE_STORE_PCK_V1_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V1_V3
    186496U,	// IMAGE_STORE_PCK_V1_V3_gfx10
    1935722112U,	// IMAGE_STORE_PCK_V1_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V1_V4
    186496U,	// IMAGE_STORE_PCK_V1_V4_gfx10
    862504576U,	// IMAGE_STORE_PCK_V1_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V2_V1
    186496U,	// IMAGE_STORE_PCK_V2_V1_gfx10
    170112U,	// IMAGE_STORE_PCK_V2_V2
    186496U,	// IMAGE_STORE_PCK_V2_V2_gfx10
    2238764160U,	// IMAGE_STORE_PCK_V2_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V2_V3
    186496U,	// IMAGE_STORE_PCK_V2_V3_gfx10
    1935722112U,	// IMAGE_STORE_PCK_V2_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V2_V4
    186496U,	// IMAGE_STORE_PCK_V2_V4_gfx10
    862504576U,	// IMAGE_STORE_PCK_V2_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V3_V1
    186496U,	// IMAGE_STORE_PCK_V3_V1_gfx10
    170112U,	// IMAGE_STORE_PCK_V3_V2
    186496U,	// IMAGE_STORE_PCK_V3_V2_gfx10
    2238764160U,	// IMAGE_STORE_PCK_V3_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V3_V3
    186496U,	// IMAGE_STORE_PCK_V3_V3_gfx10
    1935722112U,	// IMAGE_STORE_PCK_V3_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V3_V4
    186496U,	// IMAGE_STORE_PCK_V3_V4_gfx10
    862504576U,	// IMAGE_STORE_PCK_V3_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V4_V1
    186496U,	// IMAGE_STORE_PCK_V4_V1_gfx10
    170112U,	// IMAGE_STORE_PCK_V4_V2
    186496U,	// IMAGE_STORE_PCK_V4_V2_gfx10
    2238764160U,	// IMAGE_STORE_PCK_V4_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V4_V3
    186496U,	// IMAGE_STORE_PCK_V4_V3_gfx10
    1935722112U,	// IMAGE_STORE_PCK_V4_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V4_V4
    186496U,	// IMAGE_STORE_PCK_V4_V4_gfx10
    862504576U,	// IMAGE_STORE_PCK_V4_V4_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V5_V1
    186496U,	// IMAGE_STORE_PCK_V5_V1_gfx10
    170112U,	// IMAGE_STORE_PCK_V5_V2
    186496U,	// IMAGE_STORE_PCK_V5_V2_gfx10
    2238764160U,	// IMAGE_STORE_PCK_V5_V2_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V5_V3
    186496U,	// IMAGE_STORE_PCK_V5_V3_gfx10
    1935722112U,	// IMAGE_STORE_PCK_V5_V3_nsa_gfx10
    170112U,	// IMAGE_STORE_PCK_V5_V4
    186496U,	// IMAGE_STORE_PCK_V5_V4_gfx10
    862504576U,	// IMAGE_STORE_PCK_V5_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_V1_V1
    8575104U,	// IMAGE_STORE_V1_V1_gfx10
    8034432U,	// IMAGE_STORE_V1_V2
    8575104U,	// IMAGE_STORE_V1_V2_gfx10
    1701893248U,	// IMAGE_STORE_V1_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_V1_V3
    8575104U,	// IMAGE_STORE_V1_V3_gfx10
    1935722112U,	// IMAGE_STORE_V1_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_V1_V4
    8575104U,	// IMAGE_STORE_V1_V4_gfx10
    862504576U,	// IMAGE_STORE_V1_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_V2_V1
    8575104U,	// IMAGE_STORE_V2_V1_gfx10
    8034432U,	// IMAGE_STORE_V2_V2
    8575104U,	// IMAGE_STORE_V2_V2_gfx10
    1701893248U,	// IMAGE_STORE_V2_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_V2_V3
    8575104U,	// IMAGE_STORE_V2_V3_gfx10
    1935722112U,	// IMAGE_STORE_V2_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_V2_V4
    8575104U,	// IMAGE_STORE_V2_V4_gfx10
    862504576U,	// IMAGE_STORE_V2_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_V3_V1
    8575104U,	// IMAGE_STORE_V3_V1_gfx10
    8034432U,	// IMAGE_STORE_V3_V2
    8575104U,	// IMAGE_STORE_V3_V2_gfx10
    1701893248U,	// IMAGE_STORE_V3_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_V3_V3
    8575104U,	// IMAGE_STORE_V3_V3_gfx10
    1935722112U,	// IMAGE_STORE_V3_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_V3_V4
    8575104U,	// IMAGE_STORE_V3_V4_gfx10
    862504576U,	// IMAGE_STORE_V3_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_V4_V1
    8575104U,	// IMAGE_STORE_V4_V1_gfx10
    8034432U,	// IMAGE_STORE_V4_V2
    8575104U,	// IMAGE_STORE_V4_V2_gfx10
    1701893248U,	// IMAGE_STORE_V4_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_V4_V3
    8575104U,	// IMAGE_STORE_V4_V3_gfx10
    1935722112U,	// IMAGE_STORE_V4_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_V4_V4
    8575104U,	// IMAGE_STORE_V4_V4_gfx10
    862504576U,	// IMAGE_STORE_V4_V4_nsa_gfx10
    8034432U,	// IMAGE_STORE_V5_V1
    8575104U,	// IMAGE_STORE_V5_V1_gfx10
    8034432U,	// IMAGE_STORE_V5_V2
    8575104U,	// IMAGE_STORE_V5_V2_gfx10
    1701893248U,	// IMAGE_STORE_V5_V2_nsa_gfx10
    8034432U,	// IMAGE_STORE_V5_V3
    8575104U,	// IMAGE_STORE_V5_V3_gfx10
    1935722112U,	// IMAGE_STORE_V5_V3_nsa_gfx10
    8034432U,	// IMAGE_STORE_V5_V4
    8575104U,	// IMAGE_STORE_V5_V4_gfx10
    862504576U,	// IMAGE_STORE_V5_V4_nsa_gfx10
    211U,	// SCRATCH_LOAD_DWORDX2_SADDR_gfx10
    211U,	// SCRATCH_LOAD_DWORDX2_SADDR_vi
    0U,	// SCRATCH_LOAD_DWORDX2_ST_gfx10
    212U,	// SCRATCH_LOAD_DWORDX2_gfx10
    212U,	// SCRATCH_LOAD_DWORDX2_vi
    211U,	// SCRATCH_LOAD_DWORDX3_SADDR_gfx10
    211U,	// SCRATCH_LOAD_DWORDX3_SADDR_vi
    0U,	// SCRATCH_LOAD_DWORDX3_ST_gfx10
    212U,	// SCRATCH_LOAD_DWORDX3_gfx10
    212U,	// SCRATCH_LOAD_DWORDX3_vi
    211U,	// SCRATCH_LOAD_DWORDX4_SADDR_gfx10
    211U,	// SCRATCH_LOAD_DWORDX4_SADDR_vi
    0U,	// SCRATCH_LOAD_DWORDX4_ST_gfx10
    212U,	// SCRATCH_LOAD_DWORDX4_gfx10
    212U,	// SCRATCH_LOAD_DWORDX4_vi
    211U,	// SCRATCH_LOAD_DWORD_SADDR_gfx10
    211U,	// SCRATCH_LOAD_DWORD_SADDR_vi
    0U,	// SCRATCH_LOAD_DWORD_ST_gfx10
    212U,	// SCRATCH_LOAD_DWORD_gfx10
    212U,	// SCRATCH_LOAD_DWORD_vi
    211U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_vi
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_ST_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_D16_HI_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_D16_HI_vi
    211U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_vi
    0U,	// SCRATCH_LOAD_SBYTE_D16_ST_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_D16_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_D16_vi
    211U,	// SCRATCH_LOAD_SBYTE_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SBYTE_SADDR_vi
    0U,	// SCRATCH_LOAD_SBYTE_ST_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_gfx10
    212U,	// SCRATCH_LOAD_SBYTE_vi
    211U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_vi
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_ST_gfx10
    212U,	// SCRATCH_LOAD_SHORT_D16_HI_gfx10
    212U,	// SCRATCH_LOAD_SHORT_D16_HI_vi
    211U,	// SCRATCH_LOAD_SHORT_D16_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SHORT_D16_SADDR_vi
    0U,	// SCRATCH_LOAD_SHORT_D16_ST_gfx10
    212U,	// SCRATCH_LOAD_SHORT_D16_gfx10
    212U,	// SCRATCH_LOAD_SHORT_D16_vi
    211U,	// SCRATCH_LOAD_SSHORT_SADDR_gfx10
    211U,	// SCRATCH_LOAD_SSHORT_SADDR_vi
    0U,	// SCRATCH_LOAD_SSHORT_ST_gfx10
    212U,	// SCRATCH_LOAD_SSHORT_gfx10
    212U,	// SCRATCH_LOAD_SSHORT_vi
    211U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_gfx10
    211U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_vi
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_ST_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_D16_HI_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_D16_HI_vi
    211U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_gfx10
    211U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_vi
    0U,	// SCRATCH_LOAD_UBYTE_D16_ST_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_D16_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_D16_vi
    211U,	// SCRATCH_LOAD_UBYTE_SADDR_gfx10
    211U,	// SCRATCH_LOAD_UBYTE_SADDR_vi
    0U,	// SCRATCH_LOAD_UBYTE_ST_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_gfx10
    212U,	// SCRATCH_LOAD_UBYTE_vi
    211U,	// SCRATCH_LOAD_USHORT_SADDR_gfx10
    211U,	// SCRATCH_LOAD_USHORT_SADDR_vi
    0U,	// SCRATCH_LOAD_USHORT_ST_gfx10
    212U,	// SCRATCH_LOAD_USHORT_gfx10
    212U,	// SCRATCH_LOAD_USHORT_vi
    211U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_gfx10
    211U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_vi
    0U,	// SCRATCH_STORE_BYTE_D16_HI_ST_gfx10
    0U,	// SCRATCH_STORE_BYTE_D16_HI_gfx10
    0U,	// SCRATCH_STORE_BYTE_D16_HI_vi
    211U,	// SCRATCH_STORE_BYTE_SADDR_gfx10
    211U,	// SCRATCH_STORE_BYTE_SADDR_vi
    0U,	// SCRATCH_STORE_BYTE_ST_gfx10
    0U,	// SCRATCH_STORE_BYTE_gfx10
    0U,	// SCRATCH_STORE_BYTE_vi
    211U,	// SCRATCH_STORE_DWORDX2_SADDR_gfx10
    211U,	// SCRATCH_STORE_DWORDX2_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX2_ST_gfx10
    0U,	// SCRATCH_STORE_DWORDX2_gfx10
    0U,	// SCRATCH_STORE_DWORDX2_vi
    211U,	// SCRATCH_STORE_DWORDX3_SADDR_gfx10
    211U,	// SCRATCH_STORE_DWORDX3_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX3_ST_gfx10
    0U,	// SCRATCH_STORE_DWORDX3_gfx10
    0U,	// SCRATCH_STORE_DWORDX3_vi
    211U,	// SCRATCH_STORE_DWORDX4_SADDR_gfx10
    211U,	// SCRATCH_STORE_DWORDX4_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX4_ST_gfx10
    0U,	// SCRATCH_STORE_DWORDX4_gfx10
    0U,	// SCRATCH_STORE_DWORDX4_vi
    211U,	// SCRATCH_STORE_DWORD_SADDR_gfx10
    211U,	// SCRATCH_STORE_DWORD_SADDR_vi
    0U,	// SCRATCH_STORE_DWORD_ST_gfx10
    0U,	// SCRATCH_STORE_DWORD_gfx10
    0U,	// SCRATCH_STORE_DWORD_vi
    211U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_gfx10
    211U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_vi
    0U,	// SCRATCH_STORE_SHORT_D16_HI_ST_gfx10
    0U,	// SCRATCH_STORE_SHORT_D16_HI_gfx10
    0U,	// SCRATCH_STORE_SHORT_D16_HI_vi
    211U,	// SCRATCH_STORE_SHORT_SADDR_gfx10
    211U,	// SCRATCH_STORE_SHORT_SADDR_vi
    0U,	// SCRATCH_STORE_SHORT_ST_gfx10
    0U,	// SCRATCH_STORE_SHORT_gfx10
    0U,	// SCRATCH_STORE_SHORT_vi
    1152U,	// S_ABSDIFF_I32_gfx10
    1152U,	// S_ABSDIFF_I32_gfx6_gfx7
    1152U,	// S_ABSDIFF_I32_vi
    0U,	// S_ABS_I32_gfx10
    0U,	// S_ABS_I32_gfx6_gfx7
    0U,	// S_ABS_I32_vi
    1152U,	// S_ADDC_U32_gfx10
    1152U,	// S_ADDC_U32_gfx6_gfx7
    1152U,	// S_ADDC_U32_vi
    0U,	// S_ADDK_I32_gfx10
    0U,	// S_ADDK_I32_gfx6_gfx7
    0U,	// S_ADDK_I32_vi
    1152U,	// S_ADD_I32_gfx10
    1152U,	// S_ADD_I32_gfx6_gfx7
    1152U,	// S_ADD_I32_vi
    1152U,	// S_ADD_U32_gfx10
    1152U,	// S_ADD_U32_gfx6_gfx7
    1152U,	// S_ADD_U32_vi
    0U,	// S_ANDN1_SAVEEXEC_B32_gfx10
    0U,	// S_ANDN1_SAVEEXEC_B64_gfx10
    0U,	// S_ANDN1_SAVEEXEC_B64_vi
    0U,	// S_ANDN1_WREXEC_B32_gfx10
    0U,	// S_ANDN1_WREXEC_B64_gfx10
    0U,	// S_ANDN1_WREXEC_B64_vi
    1152U,	// S_ANDN2_B32_gfx10
    1152U,	// S_ANDN2_B32_gfx6_gfx7
    1152U,	// S_ANDN2_B32_vi
    1152U,	// S_ANDN2_B64_gfx10
    1152U,	// S_ANDN2_B64_gfx6_gfx7
    1152U,	// S_ANDN2_B64_vi
    0U,	// S_ANDN2_SAVEEXEC_B32_gfx10
    0U,	// S_ANDN2_SAVEEXEC_B64_gfx10
    0U,	// S_ANDN2_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_ANDN2_SAVEEXEC_B64_vi
    0U,	// S_ANDN2_WREXEC_B32_gfx10
    0U,	// S_ANDN2_WREXEC_B64_gfx10
    0U,	// S_ANDN2_WREXEC_B64_vi
    1152U,	// S_AND_B32_gfx10
    1152U,	// S_AND_B32_gfx6_gfx7
    1152U,	// S_AND_B32_vi
    1152U,	// S_AND_B64_gfx10
    1152U,	// S_AND_B64_gfx6_gfx7
    1152U,	// S_AND_B64_vi
    0U,	// S_AND_SAVEEXEC_B32_gfx10
    0U,	// S_AND_SAVEEXEC_B64_gfx10
    0U,	// S_AND_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_AND_SAVEEXEC_B64_vi
    1152U,	// S_ASHR_I32_gfx10
    1152U,	// S_ASHR_I32_gfx6_gfx7
    1152U,	// S_ASHR_I32_vi
    1152U,	// S_ASHR_I64_gfx10
    1152U,	// S_ASHR_I64_gfx6_gfx7
    1152U,	// S_ASHR_I64_vi
    1264U,	// S_ATC_PROBE_BUFFER_IMM_gfx10
    1264U,	// S_ATC_PROBE_BUFFER_IMM_vi
    1152U,	// S_ATC_PROBE_BUFFER_SGPR_gfx10
    1152U,	// S_ATC_PROBE_BUFFER_SGPR_vi
    1264U,	// S_ATC_PROBE_IMM_gfx10
    1264U,	// S_ATC_PROBE_IMM_vi
    1152U,	// S_ATC_PROBE_SGPR_gfx10
    1152U,	// S_ATC_PROBE_SGPR_vi
    256U,	// S_ATOMIC_ADD_IMM_RTN_gfx10
    256U,	// S_ATOMIC_ADD_IMM_RTN_vi
    6896U,	// S_ATOMIC_ADD_IMM_gfx10
    6896U,	// S_ATOMIC_ADD_IMM_vi
    7168U,	// S_ATOMIC_ADD_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_ADD_SGPR_RTN_vi
    6784U,	// S_ATOMIC_ADD_SGPR_gfx10
    6784U,	// S_ATOMIC_ADD_SGPR_vi
    256U,	// S_ATOMIC_ADD_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_ADD_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_ADD_X2_IMM_gfx10
    6896U,	// S_ATOMIC_ADD_X2_IMM_vi
    7168U,	// S_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_ADD_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_ADD_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_ADD_X2_SGPR_vi
    256U,	// S_ATOMIC_AND_IMM_RTN_gfx10
    256U,	// S_ATOMIC_AND_IMM_RTN_vi
    6896U,	// S_ATOMIC_AND_IMM_gfx10
    6896U,	// S_ATOMIC_AND_IMM_vi
    7168U,	// S_ATOMIC_AND_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_AND_SGPR_RTN_vi
    6784U,	// S_ATOMIC_AND_SGPR_gfx10
    6784U,	// S_ATOMIC_AND_SGPR_vi
    256U,	// S_ATOMIC_AND_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_AND_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_AND_X2_IMM_gfx10
    6896U,	// S_ATOMIC_AND_X2_IMM_vi
    7168U,	// S_ATOMIC_AND_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_AND_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_AND_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_AND_X2_SGPR_vi
    256U,	// S_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    256U,	// S_ATOMIC_CMPSWAP_IMM_RTN_vi
    6896U,	// S_ATOMIC_CMPSWAP_IMM_gfx10
    6896U,	// S_ATOMIC_CMPSWAP_IMM_vi
    7168U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_vi
    6784U,	// S_ATOMIC_CMPSWAP_SGPR_gfx10
    6784U,	// S_ATOMIC_CMPSWAP_SGPR_vi
    256U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_CMPSWAP_X2_IMM_gfx10
    6896U,	// S_ATOMIC_CMPSWAP_X2_IMM_vi
    7168U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_CMPSWAP_X2_SGPR_vi
    256U,	// S_ATOMIC_DEC_IMM_RTN_gfx10
    256U,	// S_ATOMIC_DEC_IMM_RTN_vi
    6896U,	// S_ATOMIC_DEC_IMM_gfx10
    6896U,	// S_ATOMIC_DEC_IMM_vi
    7168U,	// S_ATOMIC_DEC_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_DEC_SGPR_RTN_vi
    6784U,	// S_ATOMIC_DEC_SGPR_gfx10
    6784U,	// S_ATOMIC_DEC_SGPR_vi
    256U,	// S_ATOMIC_DEC_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_DEC_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_DEC_X2_IMM_gfx10
    6896U,	// S_ATOMIC_DEC_X2_IMM_vi
    7168U,	// S_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_DEC_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_DEC_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_DEC_X2_SGPR_vi
    256U,	// S_ATOMIC_INC_IMM_RTN_gfx10
    256U,	// S_ATOMIC_INC_IMM_RTN_vi
    6896U,	// S_ATOMIC_INC_IMM_gfx10
    6896U,	// S_ATOMIC_INC_IMM_vi
    7168U,	// S_ATOMIC_INC_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_INC_SGPR_RTN_vi
    6784U,	// S_ATOMIC_INC_SGPR_gfx10
    6784U,	// S_ATOMIC_INC_SGPR_vi
    256U,	// S_ATOMIC_INC_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_INC_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_INC_X2_IMM_gfx10
    6896U,	// S_ATOMIC_INC_X2_IMM_vi
    7168U,	// S_ATOMIC_INC_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_INC_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_INC_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_INC_X2_SGPR_vi
    256U,	// S_ATOMIC_OR_IMM_RTN_gfx10
    256U,	// S_ATOMIC_OR_IMM_RTN_vi
    6896U,	// S_ATOMIC_OR_IMM_gfx10
    6896U,	// S_ATOMIC_OR_IMM_vi
    7168U,	// S_ATOMIC_OR_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_OR_SGPR_RTN_vi
    6784U,	// S_ATOMIC_OR_SGPR_gfx10
    6784U,	// S_ATOMIC_OR_SGPR_vi
    256U,	// S_ATOMIC_OR_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_OR_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_OR_X2_IMM_gfx10
    6896U,	// S_ATOMIC_OR_X2_IMM_vi
    7168U,	// S_ATOMIC_OR_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_OR_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_OR_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_OR_X2_SGPR_vi
    256U,	// S_ATOMIC_SMAX_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SMAX_IMM_RTN_vi
    6896U,	// S_ATOMIC_SMAX_IMM_gfx10
    6896U,	// S_ATOMIC_SMAX_IMM_vi
    7168U,	// S_ATOMIC_SMAX_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SMAX_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SMAX_SGPR_gfx10
    6784U,	// S_ATOMIC_SMAX_SGPR_vi
    256U,	// S_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SMAX_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_SMAX_X2_IMM_gfx10
    6896U,	// S_ATOMIC_SMAX_X2_IMM_vi
    7168U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SMAX_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_SMAX_X2_SGPR_vi
    256U,	// S_ATOMIC_SMIN_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SMIN_IMM_RTN_vi
    6896U,	// S_ATOMIC_SMIN_IMM_gfx10
    6896U,	// S_ATOMIC_SMIN_IMM_vi
    7168U,	// S_ATOMIC_SMIN_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SMIN_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SMIN_SGPR_gfx10
    6784U,	// S_ATOMIC_SMIN_SGPR_vi
    256U,	// S_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SMIN_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_SMIN_X2_IMM_gfx10
    6896U,	// S_ATOMIC_SMIN_X2_IMM_vi
    7168U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SMIN_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_SMIN_X2_SGPR_vi
    256U,	// S_ATOMIC_SUB_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SUB_IMM_RTN_vi
    6896U,	// S_ATOMIC_SUB_IMM_gfx10
    6896U,	// S_ATOMIC_SUB_IMM_vi
    7168U,	// S_ATOMIC_SUB_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SUB_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SUB_SGPR_gfx10
    6784U,	// S_ATOMIC_SUB_SGPR_vi
    256U,	// S_ATOMIC_SUB_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SUB_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_SUB_X2_IMM_gfx10
    6896U,	// S_ATOMIC_SUB_X2_IMM_vi
    7168U,	// S_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SUB_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SUB_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_SUB_X2_SGPR_vi
    256U,	// S_ATOMIC_SWAP_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SWAP_IMM_RTN_vi
    6896U,	// S_ATOMIC_SWAP_IMM_gfx10
    6896U,	// S_ATOMIC_SWAP_IMM_vi
    7168U,	// S_ATOMIC_SWAP_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SWAP_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SWAP_SGPR_gfx10
    6784U,	// S_ATOMIC_SWAP_SGPR_vi
    256U,	// S_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_SWAP_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_SWAP_X2_IMM_gfx10
    6896U,	// S_ATOMIC_SWAP_X2_IMM_vi
    7168U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_SWAP_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_SWAP_X2_SGPR_vi
    256U,	// S_ATOMIC_UMAX_IMM_RTN_gfx10
    256U,	// S_ATOMIC_UMAX_IMM_RTN_vi
    6896U,	// S_ATOMIC_UMAX_IMM_gfx10
    6896U,	// S_ATOMIC_UMAX_IMM_vi
    7168U,	// S_ATOMIC_UMAX_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_UMAX_SGPR_RTN_vi
    6784U,	// S_ATOMIC_UMAX_SGPR_gfx10
    6784U,	// S_ATOMIC_UMAX_SGPR_vi
    256U,	// S_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_UMAX_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_UMAX_X2_IMM_gfx10
    6896U,	// S_ATOMIC_UMAX_X2_IMM_vi
    7168U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_UMAX_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_UMAX_X2_SGPR_vi
    256U,	// S_ATOMIC_UMIN_IMM_RTN_gfx10
    256U,	// S_ATOMIC_UMIN_IMM_RTN_vi
    6896U,	// S_ATOMIC_UMIN_IMM_gfx10
    6896U,	// S_ATOMIC_UMIN_IMM_vi
    7168U,	// S_ATOMIC_UMIN_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_UMIN_SGPR_RTN_vi
    6784U,	// S_ATOMIC_UMIN_SGPR_gfx10
    6784U,	// S_ATOMIC_UMIN_SGPR_vi
    256U,	// S_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_UMIN_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_UMIN_X2_IMM_gfx10
    6896U,	// S_ATOMIC_UMIN_X2_IMM_vi
    7168U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_UMIN_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_UMIN_X2_SGPR_vi
    256U,	// S_ATOMIC_XOR_IMM_RTN_gfx10
    256U,	// S_ATOMIC_XOR_IMM_RTN_vi
    6896U,	// S_ATOMIC_XOR_IMM_gfx10
    6896U,	// S_ATOMIC_XOR_IMM_vi
    7168U,	// S_ATOMIC_XOR_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_XOR_SGPR_RTN_vi
    6784U,	// S_ATOMIC_XOR_SGPR_gfx10
    6784U,	// S_ATOMIC_XOR_SGPR_vi
    256U,	// S_ATOMIC_XOR_X2_IMM_RTN_gfx10
    256U,	// S_ATOMIC_XOR_X2_IMM_RTN_vi
    6896U,	// S_ATOMIC_XOR_X2_IMM_gfx10
    6896U,	// S_ATOMIC_XOR_X2_IMM_vi
    7168U,	// S_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    7168U,	// S_ATOMIC_XOR_X2_SGPR_RTN_vi
    6784U,	// S_ATOMIC_XOR_X2_SGPR_gfx10
    6784U,	// S_ATOMIC_XOR_X2_SGPR_vi
    0U,	// S_BARRIER_gfx10
    0U,	// S_BARRIER_gfx6_gfx7
    0U,	// S_BARRIER_vi
    0U,	// S_BCNT0_I32_B32_gfx10
    0U,	// S_BCNT0_I32_B32_gfx6_gfx7
    0U,	// S_BCNT0_I32_B32_vi
    0U,	// S_BCNT0_I32_B64_gfx10
    0U,	// S_BCNT0_I32_B64_gfx6_gfx7
    0U,	// S_BCNT0_I32_B64_vi
    0U,	// S_BCNT1_I32_B32_gfx10
    0U,	// S_BCNT1_I32_B32_gfx6_gfx7
    0U,	// S_BCNT1_I32_B32_vi
    0U,	// S_BCNT1_I32_B64_gfx10
    0U,	// S_BCNT1_I32_B64_gfx6_gfx7
    0U,	// S_BCNT1_I32_B64_vi
    1152U,	// S_BFE_I32_gfx10
    1152U,	// S_BFE_I32_gfx6_gfx7
    1152U,	// S_BFE_I32_vi
    1152U,	// S_BFE_I64_gfx10
    1152U,	// S_BFE_I64_gfx6_gfx7
    1152U,	// S_BFE_I64_vi
    1152U,	// S_BFE_U32_gfx10
    1152U,	// S_BFE_U32_gfx6_gfx7
    1152U,	// S_BFE_U32_vi
    1152U,	// S_BFE_U64_gfx10
    1152U,	// S_BFE_U64_gfx6_gfx7
    1152U,	// S_BFE_U64_vi
    1152U,	// S_BFM_B32_gfx10
    1152U,	// S_BFM_B32_gfx6_gfx7
    1152U,	// S_BFM_B32_vi
    1152U,	// S_BFM_B64_gfx10
    1152U,	// S_BFM_B64_gfx6_gfx7
    1152U,	// S_BFM_B64_vi
    0U,	// S_BITCMP0_B32_gfx10
    0U,	// S_BITCMP0_B32_gfx6_gfx7
    0U,	// S_BITCMP0_B32_vi
    0U,	// S_BITCMP0_B64_gfx10
    0U,	// S_BITCMP0_B64_gfx6_gfx7
    0U,	// S_BITCMP0_B64_vi
    0U,	// S_BITCMP1_B32_gfx10
    0U,	// S_BITCMP1_B32_gfx6_gfx7
    0U,	// S_BITCMP1_B32_vi
    0U,	// S_BITCMP1_B64_gfx10
    0U,	// S_BITCMP1_B64_gfx6_gfx7
    0U,	// S_BITCMP1_B64_vi
    0U,	// S_BITREPLICATE_B64_B32_gfx10
    0U,	// S_BITREPLICATE_B64_B32_vi
    0U,	// S_BITSET0_B32_gfx10
    0U,	// S_BITSET0_B32_gfx6_gfx7
    0U,	// S_BITSET0_B32_vi
    0U,	// S_BITSET0_B64_gfx10
    0U,	// S_BITSET0_B64_gfx6_gfx7
    0U,	// S_BITSET0_B64_vi
    0U,	// S_BITSET1_B32_gfx10
    0U,	// S_BITSET1_B32_gfx6_gfx7
    0U,	// S_BITSET1_B32_vi
    0U,	// S_BITSET1_B64_gfx10
    0U,	// S_BITSET1_B64_gfx6_gfx7
    0U,	// S_BITSET1_B64_vi
    0U,	// S_BRANCH_gfx10
    0U,	// S_BRANCH_gfx6_gfx7
    0U,	// S_BRANCH_pad_s_nop_gfx10
    0U,	// S_BRANCH_pad_s_nop_gfx6_gfx7
    0U,	// S_BRANCH_pad_s_nop_vi
    0U,	// S_BRANCH_vi
    0U,	// S_BREV_B32_gfx10
    0U,	// S_BREV_B32_gfx6_gfx7
    0U,	// S_BREV_B32_vi
    0U,	// S_BREV_B64_gfx10
    0U,	// S_BREV_B64_gfx6_gfx7
    0U,	// S_BREV_B64_vi
    256U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_ADD_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_ADD_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_ADD_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_ADD_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_AND_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_AND_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_AND_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_AND_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_AND_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_AND_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_DEC_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_DEC_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_DEC_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_DEC_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_INC_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_INC_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_INC_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_INC_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_INC_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_INC_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_OR_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_OR_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_OR_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_OR_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_OR_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_OR_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SMAX_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SMAX_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SMAX_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SMAX_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SMIN_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SMIN_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SMIN_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SMIN_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SUB_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SUB_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SUB_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SUB_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SWAP_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SWAP_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SWAP_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SWAP_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_UMAX_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_UMAX_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_UMAX_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_UMAX_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_UMIN_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_UMIN_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_UMIN_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_UMIN_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_XOR_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_XOR_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_XOR_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_XOR_SGPR_vi
    256U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_gfx10
    256U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_vi
    6896U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_gfx10
    6896U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_vi
    7168U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    7168U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_vi
    6784U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_gfx10
    6784U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_vi
    272U,	// S_BUFFER_LOAD_DWORDX16_IMM_ci
    7920U,	// S_BUFFER_LOAD_DWORDX16_IMM_gfx10
    288U,	// S_BUFFER_LOAD_DWORDX16_IMM_si
    7920U,	// S_BUFFER_LOAD_DWORDX16_IMM_vi
    7808U,	// S_BUFFER_LOAD_DWORDX16_SGPR_gfx10
    7808U,	// S_BUFFER_LOAD_DWORDX16_SGPR_si
    7808U,	// S_BUFFER_LOAD_DWORDX16_SGPR_vi
    272U,	// S_BUFFER_LOAD_DWORDX2_IMM_ci
    7920U,	// S_BUFFER_LOAD_DWORDX2_IMM_gfx10
    288U,	// S_BUFFER_LOAD_DWORDX2_IMM_si
    7920U,	// S_BUFFER_LOAD_DWORDX2_IMM_vi
    7808U,	// S_BUFFER_LOAD_DWORDX2_SGPR_gfx10
    7808U,	// S_BUFFER_LOAD_DWORDX2_SGPR_si
    7808U,	// S_BUFFER_LOAD_DWORDX2_SGPR_vi
    272U,	// S_BUFFER_LOAD_DWORDX4_IMM_ci
    7920U,	// S_BUFFER_LOAD_DWORDX4_IMM_gfx10
    288U,	// S_BUFFER_LOAD_DWORDX4_IMM_si
    7920U,	// S_BUFFER_LOAD_DWORDX4_IMM_vi
    7808U,	// S_BUFFER_LOAD_DWORDX4_SGPR_gfx10
    7808U,	// S_BUFFER_LOAD_DWORDX4_SGPR_si
    7808U,	// S_BUFFER_LOAD_DWORDX4_SGPR_vi
    272U,	// S_BUFFER_LOAD_DWORDX8_IMM_ci
    7920U,	// S_BUFFER_LOAD_DWORDX8_IMM_gfx10
    288U,	// S_BUFFER_LOAD_DWORDX8_IMM_si
    7920U,	// S_BUFFER_LOAD_DWORDX8_IMM_vi
    7808U,	// S_BUFFER_LOAD_DWORDX8_SGPR_gfx10
    7808U,	// S_BUFFER_LOAD_DWORDX8_SGPR_si
    7808U,	// S_BUFFER_LOAD_DWORDX8_SGPR_vi
    272U,	// S_BUFFER_LOAD_DWORD_IMM_ci
    7920U,	// S_BUFFER_LOAD_DWORD_IMM_gfx10
    288U,	// S_BUFFER_LOAD_DWORD_IMM_si
    7920U,	// S_BUFFER_LOAD_DWORD_IMM_vi
    7808U,	// S_BUFFER_LOAD_DWORD_SGPR_gfx10
    7808U,	// S_BUFFER_LOAD_DWORD_SGPR_si
    7808U,	// S_BUFFER_LOAD_DWORD_SGPR_vi
    7920U,	// S_BUFFER_STORE_DWORDX2_IMM_gfx10
    7920U,	// S_BUFFER_STORE_DWORDX2_IMM_vi
    7808U,	// S_BUFFER_STORE_DWORDX2_SGPR_gfx10
    7808U,	// S_BUFFER_STORE_DWORDX2_SGPR_vi
    7920U,	// S_BUFFER_STORE_DWORDX4_IMM_gfx10
    7920U,	// S_BUFFER_STORE_DWORDX4_IMM_vi
    7808U,	// S_BUFFER_STORE_DWORDX4_SGPR_gfx10
    7808U,	// S_BUFFER_STORE_DWORDX4_SGPR_vi
    7920U,	// S_BUFFER_STORE_DWORD_IMM_gfx10
    7920U,	// S_BUFFER_STORE_DWORD_IMM_vi
    7808U,	// S_BUFFER_STORE_DWORD_SGPR_gfx10
    7808U,	// S_BUFFER_STORE_DWORD_SGPR_vi
    0U,	// S_CALL_B64_gfx10
    0U,	// S_CALL_B64_vi
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_gfx10
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_gfx10
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop_vi
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_vi
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_gfx10
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_gfx10
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop_vi
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_vi
    0U,	// S_CBRANCH_CDBGSYS_gfx10
    0U,	// S_CBRANCH_CDBGSYS_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop_gfx10
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop_vi
    0U,	// S_CBRANCH_CDBGSYS_vi
    0U,	// S_CBRANCH_CDBGUSER_gfx10
    0U,	// S_CBRANCH_CDBGUSER_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop_gfx10
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop_vi
    0U,	// S_CBRANCH_CDBGUSER_vi
    0U,	// S_CBRANCH_EXECNZ_gfx10
    0U,	// S_CBRANCH_EXECNZ_gfx6_gfx7
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop_gfx10
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop_vi
    0U,	// S_CBRANCH_EXECNZ_vi
    0U,	// S_CBRANCH_EXECZ_gfx10
    0U,	// S_CBRANCH_EXECZ_gfx6_gfx7
    0U,	// S_CBRANCH_EXECZ_pad_s_nop_gfx10
    0U,	// S_CBRANCH_EXECZ_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_EXECZ_pad_s_nop_vi
    0U,	// S_CBRANCH_EXECZ_vi
    0U,	// S_CBRANCH_G_FORK_gfx6_gfx7
    0U,	// S_CBRANCH_G_FORK_vi
    0U,	// S_CBRANCH_I_FORK_gfx6_gfx7
    0U,	// S_CBRANCH_I_FORK_vi
    0U,	// S_CBRANCH_JOIN_gfx6_gfx7
    0U,	// S_CBRANCH_JOIN_vi
    0U,	// S_CBRANCH_SCC0_gfx10
    0U,	// S_CBRANCH_SCC0_gfx6_gfx7
    0U,	// S_CBRANCH_SCC0_pad_s_nop_gfx10
    0U,	// S_CBRANCH_SCC0_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_SCC0_pad_s_nop_vi
    0U,	// S_CBRANCH_SCC0_vi
    0U,	// S_CBRANCH_SCC1_gfx10
    0U,	// S_CBRANCH_SCC1_gfx6_gfx7
    0U,	// S_CBRANCH_SCC1_pad_s_nop_gfx10
    0U,	// S_CBRANCH_SCC1_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_SCC1_pad_s_nop_vi
    0U,	// S_CBRANCH_SCC1_vi
    0U,	// S_CBRANCH_VCCNZ_gfx10
    0U,	// S_CBRANCH_VCCNZ_gfx6_gfx7
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop_gfx10
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop_vi
    0U,	// S_CBRANCH_VCCNZ_vi
    0U,	// S_CBRANCH_VCCZ_gfx10
    0U,	// S_CBRANCH_VCCZ_gfx6_gfx7
    0U,	// S_CBRANCH_VCCZ_pad_s_nop_gfx10
    0U,	// S_CBRANCH_VCCZ_pad_s_nop_gfx6_gfx7
    0U,	// S_CBRANCH_VCCZ_pad_s_nop_vi
    0U,	// S_CBRANCH_VCCZ_vi
    0U,	// S_CLAUSE_gfx10
    0U,	// S_CMOVK_I32_gfx10
    0U,	// S_CMOVK_I32_gfx6_gfx7
    0U,	// S_CMOVK_I32_vi
    0U,	// S_CMOV_B32_gfx10
    0U,	// S_CMOV_B32_gfx6_gfx7
    0U,	// S_CMOV_B32_vi
    0U,	// S_CMOV_B64_gfx10
    0U,	// S_CMOV_B64_gfx6_gfx7
    0U,	// S_CMOV_B64_vi
    0U,	// S_CMPK_EQ_I32_gfx10
    0U,	// S_CMPK_EQ_I32_gfx6_gfx7
    0U,	// S_CMPK_EQ_I32_vi
    0U,	// S_CMPK_EQ_U32_gfx10
    0U,	// S_CMPK_EQ_U32_gfx6_gfx7
    0U,	// S_CMPK_EQ_U32_vi
    0U,	// S_CMPK_GE_I32_gfx10
    0U,	// S_CMPK_GE_I32_gfx6_gfx7
    0U,	// S_CMPK_GE_I32_vi
    0U,	// S_CMPK_GE_U32_gfx10
    0U,	// S_CMPK_GE_U32_gfx6_gfx7
    0U,	// S_CMPK_GE_U32_vi
    0U,	// S_CMPK_GT_I32_gfx10
    0U,	// S_CMPK_GT_I32_gfx6_gfx7
    0U,	// S_CMPK_GT_I32_vi
    0U,	// S_CMPK_GT_U32_gfx10
    0U,	// S_CMPK_GT_U32_gfx6_gfx7
    0U,	// S_CMPK_GT_U32_vi
    0U,	// S_CMPK_LE_I32_gfx10
    0U,	// S_CMPK_LE_I32_gfx6_gfx7
    0U,	// S_CMPK_LE_I32_vi
    0U,	// S_CMPK_LE_U32_gfx10
    0U,	// S_CMPK_LE_U32_gfx6_gfx7
    0U,	// S_CMPK_LE_U32_vi
    0U,	// S_CMPK_LG_I32_gfx10
    0U,	// S_CMPK_LG_I32_gfx6_gfx7
    0U,	// S_CMPK_LG_I32_vi
    0U,	// S_CMPK_LG_U32_gfx10
    0U,	// S_CMPK_LG_U32_gfx6_gfx7
    0U,	// S_CMPK_LG_U32_vi
    0U,	// S_CMPK_LT_I32_gfx10
    0U,	// S_CMPK_LT_I32_gfx6_gfx7
    0U,	// S_CMPK_LT_I32_vi
    0U,	// S_CMPK_LT_U32_gfx10
    0U,	// S_CMPK_LT_U32_gfx6_gfx7
    0U,	// S_CMPK_LT_U32_vi
    0U,	// S_CMP_EQ_I32_gfx10
    0U,	// S_CMP_EQ_I32_gfx6_gfx7
    0U,	// S_CMP_EQ_I32_vi
    0U,	// S_CMP_EQ_U32_gfx10
    0U,	// S_CMP_EQ_U32_gfx6_gfx7
    0U,	// S_CMP_EQ_U32_vi
    0U,	// S_CMP_EQ_U64_gfx10
    0U,	// S_CMP_EQ_U64_vi
    0U,	// S_CMP_GE_I32_gfx10
    0U,	// S_CMP_GE_I32_gfx6_gfx7
    0U,	// S_CMP_GE_I32_vi
    0U,	// S_CMP_GE_U32_gfx10
    0U,	// S_CMP_GE_U32_gfx6_gfx7
    0U,	// S_CMP_GE_U32_vi
    0U,	// S_CMP_GT_I32_gfx10
    0U,	// S_CMP_GT_I32_gfx6_gfx7
    0U,	// S_CMP_GT_I32_vi
    0U,	// S_CMP_GT_U32_gfx10
    0U,	// S_CMP_GT_U32_gfx6_gfx7
    0U,	// S_CMP_GT_U32_vi
    0U,	// S_CMP_LE_I32_gfx10
    0U,	// S_CMP_LE_I32_gfx6_gfx7
    0U,	// S_CMP_LE_I32_vi
    0U,	// S_CMP_LE_U32_gfx10
    0U,	// S_CMP_LE_U32_gfx6_gfx7
    0U,	// S_CMP_LE_U32_vi
    0U,	// S_CMP_LG_I32_gfx10
    0U,	// S_CMP_LG_I32_gfx6_gfx7
    0U,	// S_CMP_LG_I32_vi
    0U,	// S_CMP_LG_U32_gfx10
    0U,	// S_CMP_LG_U32_gfx6_gfx7
    0U,	// S_CMP_LG_U32_vi
    0U,	// S_CMP_LG_U64_gfx10
    0U,	// S_CMP_LG_U64_vi
    0U,	// S_CMP_LT_I32_gfx10
    0U,	// S_CMP_LT_I32_gfx6_gfx7
    0U,	// S_CMP_LT_I32_vi
    0U,	// S_CMP_LT_U32_gfx10
    0U,	// S_CMP_LT_U32_gfx6_gfx7
    0U,	// S_CMP_LT_U32_vi
    0U,	// S_CODE_END_gfx10
    1152U,	// S_CSELECT_B32_gfx10
    1152U,	// S_CSELECT_B32_gfx6_gfx7
    1152U,	// S_CSELECT_B32_vi
    1152U,	// S_CSELECT_B64_gfx10
    1152U,	// S_CSELECT_B64_gfx6_gfx7
    1152U,	// S_CSELECT_B64_vi
    0U,	// S_DCACHE_DISCARD_IMM_gfx10
    0U,	// S_DCACHE_DISCARD_IMM_vi
    0U,	// S_DCACHE_DISCARD_SGPR_gfx10
    0U,	// S_DCACHE_DISCARD_SGPR_vi
    0U,	// S_DCACHE_DISCARD_X2_IMM_gfx10
    0U,	// S_DCACHE_DISCARD_X2_IMM_vi
    0U,	// S_DCACHE_DISCARD_X2_SGPR_gfx10
    0U,	// S_DCACHE_DISCARD_X2_SGPR_vi
    0U,	// S_DCACHE_INV_VOL_ci
    0U,	// S_DCACHE_INV_VOL_vi
    0U,	// S_DCACHE_INV_gfx10
    0U,	// S_DCACHE_INV_si
    0U,	// S_DCACHE_INV_vi
    0U,	// S_DCACHE_WB_VOL_vi
    0U,	// S_DCACHE_WB_gfx10
    0U,	// S_DCACHE_WB_vi
    0U,	// S_DECPERFLEVEL_gfx10
    0U,	// S_DECPERFLEVEL_gfx6_gfx7
    0U,	// S_DECPERFLEVEL_vi
    0U,	// S_DENORM_MODE_gfx10
    0U,	// S_ENDPGM_ORDERED_PS_DONE_gfx10
    0U,	// S_ENDPGM_ORDERED_PS_DONE_vi
    0U,	// S_ENDPGM_SAVED_gfx10
    0U,	// S_ENDPGM_SAVED_gfx6_gfx7
    0U,	// S_ENDPGM_SAVED_vi
    0U,	// S_ENDPGM_gfx10
    0U,	// S_ENDPGM_gfx6_gfx7
    0U,	// S_ENDPGM_vi
    0U,	// S_FF0_I32_B32_gfx10
    0U,	// S_FF0_I32_B32_gfx6_gfx7
    0U,	// S_FF0_I32_B32_vi
    0U,	// S_FF0_I32_B64_gfx10
    0U,	// S_FF0_I32_B64_gfx6_gfx7
    0U,	// S_FF0_I32_B64_vi
    0U,	// S_FF1_I32_B32_gfx10
    0U,	// S_FF1_I32_B32_gfx6_gfx7
    0U,	// S_FF1_I32_B32_vi
    0U,	// S_FF1_I32_B64_gfx10
    0U,	// S_FF1_I32_B64_gfx6_gfx7
    0U,	// S_FF1_I32_B64_vi
    0U,	// S_FLBIT_I32_B32_gfx10
    0U,	// S_FLBIT_I32_B32_gfx6_gfx7
    0U,	// S_FLBIT_I32_B32_vi
    0U,	// S_FLBIT_I32_B64_gfx10
    0U,	// S_FLBIT_I32_B64_gfx6_gfx7
    0U,	// S_FLBIT_I32_B64_vi
    0U,	// S_FLBIT_I32_I64_gfx10
    0U,	// S_FLBIT_I32_I64_gfx6_gfx7
    0U,	// S_FLBIT_I32_I64_vi
    0U,	// S_FLBIT_I32_gfx10
    0U,	// S_FLBIT_I32_gfx6_gfx7
    0U,	// S_FLBIT_I32_vi
    0U,	// S_GETPC_B64_gfx10
    0U,	// S_GETPC_B64_gfx6_gfx7
    0U,	// S_GETPC_B64_vi
    0U,	// S_GETREG_B32_gfx10
    0U,	// S_GETREG_B32_gfx6_gfx7
    0U,	// S_GETREG_B32_vi
    0U,	// S_GET_WAVEID_IN_WORKGROUP_gfx10
    0U,	// S_GL1_INV_gfx10
    0U,	// S_ICACHE_INV_gfx10
    0U,	// S_ICACHE_INV_gfx6_gfx7
    0U,	// S_ICACHE_INV_vi
    0U,	// S_INCPERFLEVEL_gfx10
    0U,	// S_INCPERFLEVEL_gfx6_gfx7
    0U,	// S_INCPERFLEVEL_vi
    0U,	// S_INST_PREFETCH_gfx10
    272U,	// S_LOAD_DWORDX16_IMM_ci
    7920U,	// S_LOAD_DWORDX16_IMM_gfx10
    288U,	// S_LOAD_DWORDX16_IMM_si
    7920U,	// S_LOAD_DWORDX16_IMM_vi
    7808U,	// S_LOAD_DWORDX16_SGPR_gfx10
    7808U,	// S_LOAD_DWORDX16_SGPR_si
    7808U,	// S_LOAD_DWORDX16_SGPR_vi
    272U,	// S_LOAD_DWORDX2_IMM_ci
    7920U,	// S_LOAD_DWORDX2_IMM_gfx10
    288U,	// S_LOAD_DWORDX2_IMM_si
    7920U,	// S_LOAD_DWORDX2_IMM_vi
    7808U,	// S_LOAD_DWORDX2_SGPR_gfx10
    7808U,	// S_LOAD_DWORDX2_SGPR_si
    7808U,	// S_LOAD_DWORDX2_SGPR_vi
    272U,	// S_LOAD_DWORDX4_IMM_ci
    7920U,	// S_LOAD_DWORDX4_IMM_gfx10
    288U,	// S_LOAD_DWORDX4_IMM_si
    7920U,	// S_LOAD_DWORDX4_IMM_vi
    7808U,	// S_LOAD_DWORDX4_SGPR_gfx10
    7808U,	// S_LOAD_DWORDX4_SGPR_si
    7808U,	// S_LOAD_DWORDX4_SGPR_vi
    272U,	// S_LOAD_DWORDX8_IMM_ci
    7920U,	// S_LOAD_DWORDX8_IMM_gfx10
    288U,	// S_LOAD_DWORDX8_IMM_si
    7920U,	// S_LOAD_DWORDX8_IMM_vi
    7808U,	// S_LOAD_DWORDX8_SGPR_gfx10
    7808U,	// S_LOAD_DWORDX8_SGPR_si
    7808U,	// S_LOAD_DWORDX8_SGPR_vi
    272U,	// S_LOAD_DWORD_IMM_ci
    7920U,	// S_LOAD_DWORD_IMM_gfx10
    288U,	// S_LOAD_DWORD_IMM_si
    7920U,	// S_LOAD_DWORD_IMM_vi
    7808U,	// S_LOAD_DWORD_SGPR_gfx10
    7808U,	// S_LOAD_DWORD_SGPR_si
    7808U,	// S_LOAD_DWORD_SGPR_vi
    1152U,	// S_LSHL1_ADD_U32_gfx10
    1152U,	// S_LSHL1_ADD_U32_vi
    1152U,	// S_LSHL2_ADD_U32_gfx10
    1152U,	// S_LSHL2_ADD_U32_vi
    1152U,	// S_LSHL3_ADD_U32_gfx10
    1152U,	// S_LSHL3_ADD_U32_vi
    1152U,	// S_LSHL4_ADD_U32_gfx10
    1152U,	// S_LSHL4_ADD_U32_vi
    1152U,	// S_LSHL_B32_gfx10
    1152U,	// S_LSHL_B32_gfx6_gfx7
    1152U,	// S_LSHL_B32_vi
    1152U,	// S_LSHL_B64_gfx10
    1152U,	// S_LSHL_B64_gfx6_gfx7
    1152U,	// S_LSHL_B64_vi
    1152U,	// S_LSHR_B32_gfx10
    1152U,	// S_LSHR_B32_gfx6_gfx7
    1152U,	// S_LSHR_B32_vi
    1152U,	// S_LSHR_B64_gfx10
    1152U,	// S_LSHR_B64_gfx6_gfx7
    1152U,	// S_LSHR_B64_vi
    1152U,	// S_MAX_I32_gfx10
    1152U,	// S_MAX_I32_gfx6_gfx7
    1152U,	// S_MAX_I32_vi
    1152U,	// S_MAX_U32_gfx10
    1152U,	// S_MAX_U32_gfx6_gfx7
    1152U,	// S_MAX_U32_vi
    0U,	// S_MEMREALTIME_gfx10
    0U,	// S_MEMREALTIME_vi
    0U,	// S_MEMTIME_gfx10
    0U,	// S_MEMTIME_si
    0U,	// S_MEMTIME_vi
    1152U,	// S_MIN_I32_gfx10
    1152U,	// S_MIN_I32_gfx6_gfx7
    1152U,	// S_MIN_I32_vi
    1152U,	// S_MIN_U32_gfx10
    1152U,	// S_MIN_U32_gfx6_gfx7
    1152U,	// S_MIN_U32_vi
    0U,	// S_MOVK_I32_gfx10
    0U,	// S_MOVK_I32_gfx6_gfx7
    0U,	// S_MOVK_I32_vi
    0U,	// S_MOVRELD_B32_gfx10
    0U,	// S_MOVRELD_B32_gfx6_gfx7
    0U,	// S_MOVRELD_B32_vi
    0U,	// S_MOVRELD_B64_gfx10
    0U,	// S_MOVRELD_B64_gfx6_gfx7
    0U,	// S_MOVRELD_B64_vi
    0U,	// S_MOVRELSD_2_B32_gfx10
    0U,	// S_MOVRELS_B32_gfx10
    0U,	// S_MOVRELS_B32_gfx6_gfx7
    0U,	// S_MOVRELS_B32_vi
    0U,	// S_MOVRELS_B64_gfx10
    0U,	// S_MOVRELS_B64_gfx6_gfx7
    0U,	// S_MOVRELS_B64_vi
    0U,	// S_MOV_B32_gfx10
    0U,	// S_MOV_B32_gfx6_gfx7
    0U,	// S_MOV_B32_vi
    0U,	// S_MOV_B64_gfx10
    0U,	// S_MOV_B64_gfx6_gfx7
    0U,	// S_MOV_B64_vi
    0U,	// S_MULK_I32_gfx10
    0U,	// S_MULK_I32_gfx6_gfx7
    0U,	// S_MULK_I32_vi
    1152U,	// S_MUL_HI_I32_gfx10
    1152U,	// S_MUL_HI_I32_vi
    1152U,	// S_MUL_HI_U32_gfx10
    1152U,	// S_MUL_HI_U32_vi
    1152U,	// S_MUL_I32_gfx10
    1152U,	// S_MUL_I32_gfx6_gfx7
    1152U,	// S_MUL_I32_vi
    1152U,	// S_NAND_B32_gfx10
    1152U,	// S_NAND_B32_gfx6_gfx7
    1152U,	// S_NAND_B32_vi
    1152U,	// S_NAND_B64_gfx10
    1152U,	// S_NAND_B64_gfx6_gfx7
    1152U,	// S_NAND_B64_vi
    0U,	// S_NAND_SAVEEXEC_B32_gfx10
    0U,	// S_NAND_SAVEEXEC_B64_gfx10
    0U,	// S_NAND_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_NAND_SAVEEXEC_B64_vi
    0U,	// S_NOP_gfx10
    0U,	// S_NOP_gfx6_gfx7
    0U,	// S_NOP_vi
    1152U,	// S_NOR_B32_gfx10
    1152U,	// S_NOR_B32_gfx6_gfx7
    1152U,	// S_NOR_B32_vi
    1152U,	// S_NOR_B64_gfx10
    1152U,	// S_NOR_B64_gfx6_gfx7
    1152U,	// S_NOR_B64_vi
    0U,	// S_NOR_SAVEEXEC_B32_gfx10
    0U,	// S_NOR_SAVEEXEC_B64_gfx10
    0U,	// S_NOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_NOR_SAVEEXEC_B64_vi
    0U,	// S_NOT_B32_gfx10
    0U,	// S_NOT_B32_gfx6_gfx7
    0U,	// S_NOT_B32_vi
    0U,	// S_NOT_B64_gfx10
    0U,	// S_NOT_B64_gfx6_gfx7
    0U,	// S_NOT_B64_vi
    0U,	// S_ORN1_SAVEEXEC_B32_gfx10
    0U,	// S_ORN1_SAVEEXEC_B64_gfx10
    0U,	// S_ORN1_SAVEEXEC_B64_vi
    1152U,	// S_ORN2_B32_gfx10
    1152U,	// S_ORN2_B32_gfx6_gfx7
    1152U,	// S_ORN2_B32_vi
    1152U,	// S_ORN2_B64_gfx10
    1152U,	// S_ORN2_B64_gfx6_gfx7
    1152U,	// S_ORN2_B64_vi
    0U,	// S_ORN2_SAVEEXEC_B32_gfx10
    0U,	// S_ORN2_SAVEEXEC_B64_gfx10
    0U,	// S_ORN2_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_ORN2_SAVEEXEC_B64_vi
    1152U,	// S_OR_B32_gfx10
    1152U,	// S_OR_B32_gfx6_gfx7
    1152U,	// S_OR_B32_vi
    1152U,	// S_OR_B64_gfx10
    1152U,	// S_OR_B64_gfx6_gfx7
    1152U,	// S_OR_B64_vi
    0U,	// S_OR_SAVEEXEC_B32_gfx10
    0U,	// S_OR_SAVEEXEC_B64_gfx10
    0U,	// S_OR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_OR_SAVEEXEC_B64_vi
    1152U,	// S_PACK_HH_B32_B16_gfx10
    1152U,	// S_PACK_HH_B32_B16_vi
    1152U,	// S_PACK_LH_B32_B16_gfx10
    1152U,	// S_PACK_LH_B32_B16_vi
    1152U,	// S_PACK_LL_B32_B16_gfx10
    1152U,	// S_PACK_LL_B32_B16_vi
    0U,	// S_QUADMASK_B32_gfx10
    0U,	// S_QUADMASK_B32_gfx6_gfx7
    0U,	// S_QUADMASK_B32_vi
    0U,	// S_QUADMASK_B64_gfx10
    0U,	// S_QUADMASK_B64_gfx6_gfx7
    0U,	// S_QUADMASK_B64_vi
    0U,	// S_RFE_B64_gfx10
    0U,	// S_RFE_B64_gfx6_gfx7
    0U,	// S_RFE_B64_vi
    0U,	// S_RFE_RESTORE_B64_vi
    0U,	// S_ROUND_MODE_gfx10
    7920U,	// S_SCRATCH_LOAD_DWORDX2_IMM_gfx10
    7920U,	// S_SCRATCH_LOAD_DWORDX2_IMM_vi
    7808U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_gfx10
    7808U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_vi
    7920U,	// S_SCRATCH_LOAD_DWORDX4_IMM_gfx10
    7920U,	// S_SCRATCH_LOAD_DWORDX4_IMM_vi
    7808U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_gfx10
    7808U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_vi
    7920U,	// S_SCRATCH_LOAD_DWORD_IMM_gfx10
    7920U,	// S_SCRATCH_LOAD_DWORD_IMM_vi
    7808U,	// S_SCRATCH_LOAD_DWORD_SGPR_gfx10
    7808U,	// S_SCRATCH_LOAD_DWORD_SGPR_vi
    7920U,	// S_SCRATCH_STORE_DWORDX2_IMM_gfx10
    7920U,	// S_SCRATCH_STORE_DWORDX2_IMM_vi
    7808U,	// S_SCRATCH_STORE_DWORDX2_SGPR_gfx10
    7808U,	// S_SCRATCH_STORE_DWORDX2_SGPR_vi
    7920U,	// S_SCRATCH_STORE_DWORDX4_IMM_gfx10
    7920U,	// S_SCRATCH_STORE_DWORDX4_IMM_vi
    7808U,	// S_SCRATCH_STORE_DWORDX4_SGPR_gfx10
    7808U,	// S_SCRATCH_STORE_DWORDX4_SGPR_vi
    7920U,	// S_SCRATCH_STORE_DWORD_IMM_gfx10
    7920U,	// S_SCRATCH_STORE_DWORD_IMM_vi
    7808U,	// S_SCRATCH_STORE_DWORD_SGPR_gfx10
    7808U,	// S_SCRATCH_STORE_DWORD_SGPR_vi
    0U,	// S_SENDMSGHALT_gfx10
    0U,	// S_SENDMSGHALT_gfx6_gfx7
    0U,	// S_SENDMSGHALT_vi
    0U,	// S_SENDMSG_gfx10
    0U,	// S_SENDMSG_gfx6_gfx7
    0U,	// S_SENDMSG_vi
    0U,	// S_SETHALT_gfx10
    0U,	// S_SETHALT_gfx6_gfx7
    0U,	// S_SETHALT_vi
    0U,	// S_SETKILL_gfx10
    0U,	// S_SETKILL_gfx6_gfx7
    0U,	// S_SETKILL_vi
    0U,	// S_SETPC_B64_gfx10
    0U,	// S_SETPC_B64_gfx6_gfx7
    0U,	// S_SETPC_B64_vi
    0U,	// S_SETPRIO_gfx10
    0U,	// S_SETPRIO_gfx6_gfx7
    0U,	// S_SETPRIO_vi
    0U,	// S_SETREG_B32_gfx10
    0U,	// S_SETREG_B32_gfx6_gfx7
    0U,	// S_SETREG_B32_vi
    0U,	// S_SETREG_IMM32_B32_gfx10
    0U,	// S_SETREG_IMM32_B32_gfx6_gfx7
    0U,	// S_SETREG_IMM32_B32_vi
    0U,	// S_SETVSKIP_gfx6_gfx7
    0U,	// S_SETVSKIP_vi
    0U,	// S_SET_GPR_IDX_IDX_vi
    0U,	// S_SET_GPR_IDX_MODE_vi
    0U,	// S_SET_GPR_IDX_OFF_vi
    0U,	// S_SET_GPR_IDX_ON_vi
    0U,	// S_SEXT_I32_I16_gfx10
    0U,	// S_SEXT_I32_I16_gfx6_gfx7
    0U,	// S_SEXT_I32_I16_vi
    0U,	// S_SEXT_I32_I8_gfx10
    0U,	// S_SEXT_I32_I8_gfx6_gfx7
    0U,	// S_SEXT_I32_I8_vi
    0U,	// S_SLEEP_gfx10
    0U,	// S_SLEEP_gfx6_gfx7
    0U,	// S_SLEEP_vi
    7920U,	// S_STORE_DWORDX2_IMM_gfx10
    7920U,	// S_STORE_DWORDX2_IMM_vi
    7808U,	// S_STORE_DWORDX2_SGPR_gfx10
    7808U,	// S_STORE_DWORDX2_SGPR_vi
    7920U,	// S_STORE_DWORDX4_IMM_gfx10
    7920U,	// S_STORE_DWORDX4_IMM_vi
    7808U,	// S_STORE_DWORDX4_SGPR_gfx10
    7808U,	// S_STORE_DWORDX4_SGPR_vi
    7920U,	// S_STORE_DWORD_IMM_gfx10
    7920U,	// S_STORE_DWORD_IMM_vi
    7808U,	// S_STORE_DWORD_SGPR_gfx10
    7808U,	// S_STORE_DWORD_SGPR_vi
    1152U,	// S_SUBB_U32_gfx10
    1152U,	// S_SUBB_U32_gfx6_gfx7
    1152U,	// S_SUBB_U32_vi
    0U,	// S_SUBVECTOR_LOOP_BEGIN_gfx10
    0U,	// S_SUBVECTOR_LOOP_END_gfx10
    1152U,	// S_SUB_I32_gfx10
    1152U,	// S_SUB_I32_gfx6_gfx7
    1152U,	// S_SUB_I32_vi
    1152U,	// S_SUB_U32_gfx10
    1152U,	// S_SUB_U32_gfx6_gfx7
    1152U,	// S_SUB_U32_vi
    0U,	// S_SWAPPC_B64_gfx10
    0U,	// S_SWAPPC_B64_gfx6_gfx7
    0U,	// S_SWAPPC_B64_vi
    0U,	// S_TRAP_gfx10
    0U,	// S_TRAP_gfx6_gfx7
    0U,	// S_TRAP_vi
    0U,	// S_TTRACEDATA_IMM_gfx10
    0U,	// S_TTRACEDATA_gfx10
    0U,	// S_TTRACEDATA_gfx6_gfx7
    0U,	// S_TTRACEDATA_vi
    0U,	// S_VERSION_gfx10
    0U,	// S_WAITCNT_DEPCTR_gfx10
    0U,	// S_WAITCNT_EXPCNT_gfx10
    0U,	// S_WAITCNT_LGKMCNT_gfx10
    0U,	// S_WAITCNT_VMCNT_gfx10
    0U,	// S_WAITCNT_VSCNT_gfx10
    0U,	// S_WAITCNT_gfx10
    0U,	// S_WAITCNT_gfx6_gfx7
    0U,	// S_WAITCNT_vi
    0U,	// S_WAIT_IDLE_gfx10
    0U,	// S_WAKEUP_gfx10
    0U,	// S_WAKEUP_vi
    0U,	// S_WQM_B32_gfx10
    0U,	// S_WQM_B32_gfx6_gfx7
    0U,	// S_WQM_B32_vi
    0U,	// S_WQM_B64_gfx10
    0U,	// S_WQM_B64_gfx6_gfx7
    0U,	// S_WQM_B64_vi
    1152U,	// S_XNOR_B32_gfx10
    1152U,	// S_XNOR_B32_gfx6_gfx7
    1152U,	// S_XNOR_B32_vi
    1152U,	// S_XNOR_B64_gfx10
    1152U,	// S_XNOR_B64_gfx6_gfx7
    1152U,	// S_XNOR_B64_vi
    0U,	// S_XNOR_SAVEEXEC_B32_gfx10
    0U,	// S_XNOR_SAVEEXEC_B64_gfx10
    0U,	// S_XNOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_XNOR_SAVEEXEC_B64_vi
    1152U,	// S_XOR_B32_gfx10
    1152U,	// S_XOR_B32_gfx6_gfx7
    1152U,	// S_XOR_B32_vi
    1152U,	// S_XOR_B64_gfx10
    1152U,	// S_XOR_B64_gfx6_gfx7
    1152U,	// S_XOR_B64_vi
    0U,	// S_XOR_SAVEEXEC_B32_gfx10
    0U,	// S_XOR_SAVEEXEC_B64_gfx10
    0U,	// S_XOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_XOR_SAVEEXEC_B64_vi
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    204928U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    204928U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    254080U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    254080U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    254080U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_vi
    254080U,	// TBUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    204928U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_vi
    221312U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    221312U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_vi
    237696U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    237696U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_vi
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    204928U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    204928U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    204928U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    204928U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    221312U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    237696U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    254080U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    254080U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    254080U,	// TBUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_vi
    254080U,	// TBUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    204928U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    204928U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_vi
    221312U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx10
    221312U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    221312U,	// TBUFFER_STORE_FORMAT_X_IDXEN_vi
    237696U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx10
    237696U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    237696U,	// TBUFFER_STORE_FORMAT_X_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_vi
    0U,	// V_ACCVGPR_READ_B32_vi
    0U,	// V_ACCVGPR_WRITE_B32_vi
    50816U,	// V_ADD3_U32_gfx10
    50816U,	// V_ADD3_U32_vi
    0U,	// V_ADDC_CO_U32_dpp_gfx9
    123520U,	// V_ADDC_CO_U32_e32_gfx9
    309U,	// V_ADDC_CO_U32_e64_gfx9
    109847360U,	// V_ADDC_CO_U32_sdwa_gfx9
    0U,	// V_ADDC_U32_dpp_vi
    123520U,	// V_ADDC_U32_e32_gfx6_gfx7
    123520U,	// V_ADDC_U32_e32_vi
    309U,	// V_ADDC_U32_e64_gfx6_gfx7
    309U,	// V_ADDC_U32_e64_vi
    109847360U,	// V_ADDC_U32_sdwa_vi
    279040U,	// V_ADD_CO_CI_U32_dpp8_gfx10
    287744U,	// V_ADD_CO_CI_U32_dpp8_w32_gfx10
    278528U,	// V_ADD_CO_CI_U32_dpp8_w64_gfx10
    9437696U,	// V_ADD_CO_CI_U32_dpp_gfx10
    9446400U,	// V_ADD_CO_CI_U32_dpp_w32_gfx10
    9437184U,	// V_ADD_CO_CI_U32_dpp_w64_gfx10
    1152U,	// V_ADD_CO_CI_U32_e32_gfx10
    309U,	// V_ADD_CO_CI_U32_e64_gfx10
    10266432U,	// V_ADD_CO_CI_U32_sdwa_gfx10
    10560U,	// V_ADD_CO_CI_U32_sdwa_w32_gfx10
    109847360U,	// V_ADD_CO_CI_U32_sdwa_w64_gfx10
    512U,	// V_ADD_CO_U32_dpp_gfx9
    1152U,	// V_ADD_CO_U32_e32_gfx9
    341U,	// V_ADD_CO_U32_e64_gfx10
    341U,	// V_ADD_CO_U32_e64_gfx9
    10266432U,	// V_ADD_CO_U32_sdwa_gfx9
    279040U,	// V_ADD_F16_dpp8_gfx10
    10768U,	// V_ADD_F16_dpp_gfx10
    1040U,	// V_ADD_F16_dpp_vi
    1152U,	// V_ADD_F16_e32_gfx10
    1152U,	// V_ADD_F16_e32_vi
    321104U,	// V_ADD_F16_e64_gfx10
    321104U,	// V_ADD_F16_e64_vi
    126674512U,	// V_ADD_F16_sdwa_gfx10
    126674512U,	// V_ADD_F16_sdwa_gfx9
    10790480U,	// V_ADD_F16_sdwa_vi
    279040U,	// V_ADD_F32_dpp8_gfx10
    10768U,	// V_ADD_F32_dpp_gfx10
    1040U,	// V_ADD_F32_dpp_vi
    1152U,	// V_ADD_F32_e32_gfx10
    1152U,	// V_ADD_F32_e32_gfx6_gfx7
    1152U,	// V_ADD_F32_e32_vi
    321104U,	// V_ADD_F32_e64_gfx10
    321104U,	// V_ADD_F32_e64_gfx6_gfx7
    321104U,	// V_ADD_F32_e64_vi
    126674512U,	// V_ADD_F32_sdwa_gfx10
    126674512U,	// V_ADD_F32_sdwa_gfx9
    10790480U,	// V_ADD_F32_sdwa_vi
    321104U,	// V_ADD_F64_gfx10
    321104U,	// V_ADD_F64_gfx6_gfx7
    321104U,	// V_ADD_F64_vi
    273504U,	// V_ADD_I16_vi
    1152U,	// V_ADD_I32_e32_gfx6_gfx7
    341U,	// V_ADD_I32_e64_gfx6_gfx7
    11904U,	// V_ADD_I32_vi
    50816U,	// V_ADD_LSHL_U32_gfx10
    50816U,	// V_ADD_LSHL_U32_vi
    273504U,	// V_ADD_NC_I16_gfx10
    11904U,	// V_ADD_NC_I32_gfx10
    11904U,	// V_ADD_NC_U16_gfx10
    279040U,	// V_ADD_NC_U32_dpp8_gfx10
    9437696U,	// V_ADD_NC_U32_dpp_gfx10
    1152U,	// V_ADD_NC_U32_e32_gfx10
    11904U,	// V_ADD_NC_U32_e64_gfx10
    10266432U,	// V_ADD_NC_U32_sdwa_gfx10
    512U,	// V_ADD_U16_dpp_vi
    1152U,	// V_ADD_U16_e32_vi
    11904U,	// V_ADD_U16_e64_vi
    10266432U,	// V_ADD_U16_sdwa_gfx9
    10266432U,	// V_ADD_U16_sdwa_vi
    512U,	// V_ADD_U32_dpp_gfx9
    512U,	// V_ADD_U32_dpp_vi
    1152U,	// V_ADD_U32_e32_gfx9
    1152U,	// V_ADD_U32_e32_vi
    11904U,	// V_ADD_U32_e64_gfx9
    341U,	// V_ADD_U32_e64_vi
    10266432U,	// V_ADD_U32_sdwa_gfx9
    10266432U,	// V_ADD_U32_sdwa_vi
    50816U,	// V_ALIGNBIT_B32_gfx10
    50816U,	// V_ALIGNBIT_B32_gfx6_gfx7
    50816U,	// V_ALIGNBIT_B32_vi
    50816U,	// V_ALIGNBYTE_B32_gfx10
    50816U,	// V_ALIGNBYTE_B32_gfx6_gfx7
    50816U,	// V_ALIGNBYTE_B32_vi
    279040U,	// V_AND_B32_dpp8_gfx10
    9437696U,	// V_AND_B32_dpp_gfx10
    512U,	// V_AND_B32_dpp_vi
    1152U,	// V_AND_B32_e32_gfx10
    1152U,	// V_AND_B32_e32_gfx6_gfx7
    1152U,	// V_AND_B32_e32_vi
    1152U,	// V_AND_B32_e64_gfx10
    1152U,	// V_AND_B32_e64_gfx6_gfx7
    1152U,	// V_AND_B32_e64_vi
    10266432U,	// V_AND_B32_sdwa_gfx10
    10266432U,	// V_AND_B32_sdwa_gfx9
    10266432U,	// V_AND_B32_sdwa_vi
    50816U,	// V_AND_OR_B32_gfx10
    50816U,	// V_AND_OR_B32_vi
    512U,	// V_ASHRREV_I16_dpp_vi
    1152U,	// V_ASHRREV_I16_e32_vi
    1152U,	// V_ASHRREV_I16_e64_vi
    1152U,	// V_ASHRREV_I16_gfx10
    10266432U,	// V_ASHRREV_I16_sdwa_gfx9
    10266432U,	// V_ASHRREV_I16_sdwa_vi
    279040U,	// V_ASHRREV_I32_dpp8_gfx10
    9437696U,	// V_ASHRREV_I32_dpp_gfx10
    512U,	// V_ASHRREV_I32_dpp_vi
    1152U,	// V_ASHRREV_I32_e32_gfx10
    1152U,	// V_ASHRREV_I32_e32_gfx6_gfx7
    1152U,	// V_ASHRREV_I32_e32_vi
    1152U,	// V_ASHRREV_I32_e64_gfx10
    1152U,	// V_ASHRREV_I32_e64_gfx6_gfx7
    1152U,	// V_ASHRREV_I32_e64_vi
    10266432U,	// V_ASHRREV_I32_sdwa_gfx10
    10266432U,	// V_ASHRREV_I32_sdwa_gfx9
    10266432U,	// V_ASHRREV_I32_sdwa_vi
    1152U,	// V_ASHRREV_I64_gfx10
    1152U,	// V_ASHRREV_I64_vi
    1152U,	// V_ASHR_I32_e32_gfx6_gfx7
    1152U,	// V_ASHR_I32_e64_gfx6_gfx7
    1152U,	// V_ASHR_I64_gfx6_gfx7
    1152U,	// V_BCNT_U32_B32_e32_gfx6_gfx7
    1152U,	// V_BCNT_U32_B32_e64_gfx10
    1152U,	// V_BCNT_U32_B32_e64_gfx6_gfx7
    1152U,	// V_BCNT_U32_B32_e64_vi
    50816U,	// V_BFE_I32_gfx10
    50816U,	// V_BFE_I32_gfx6_gfx7
    50816U,	// V_BFE_I32_vi
    50816U,	// V_BFE_U32_gfx10
    50816U,	// V_BFE_U32_gfx6_gfx7
    50816U,	// V_BFE_U32_vi
    50816U,	// V_BFI_B32_gfx10
    50816U,	// V_BFI_B32_gfx6_gfx7
    50816U,	// V_BFI_B32_vi
    1152U,	// V_BFM_B32_e32_gfx6_gfx7
    1152U,	// V_BFM_B32_e64_gfx10
    1152U,	// V_BFM_B32_e64_gfx6_gfx7
    1152U,	// V_BFM_B32_e64_vi
    353U,	// V_BFREV_B32_dpp8_gfx10
    12321U,	// V_BFREV_B32_dpp_gfx10
    1057U,	// V_BFREV_B32_dpp_vi
    0U,	// V_BFREV_B32_e32_gfx10
    0U,	// V_BFREV_B32_e32_gfx6_gfx7
    0U,	// V_BFREV_B32_e32_vi
    0U,	// V_BFREV_B32_e64_gfx10
    0U,	// V_BFREV_B32_e64_gfx6_gfx7
    0U,	// V_BFREV_B32_e64_vi
    13173U,	// V_BFREV_B32_sdwa_gfx10
    13173U,	// V_BFREV_B32_sdwa_gfx9
    13173U,	// V_BFREV_B32_sdwa_vi
    353U,	// V_CEIL_F16_dpp8_gfx10
    13361U,	// V_CEIL_F16_dpp_gfx10
    1073U,	// V_CEIL_F16_dpp_vi
    0U,	// V_CEIL_F16_e32_gfx10
    0U,	// V_CEIL_F16_e32_vi
    1413U,	// V_CEIL_F16_e64_gfx10
    1413U,	// V_CEIL_F16_e64_vi
    328581U,	// V_CEIL_F16_sdwa_gfx10
    328581U,	// V_CEIL_F16_sdwa_gfx9
    14197U,	// V_CEIL_F16_sdwa_vi
    353U,	// V_CEIL_F32_dpp8_gfx10
    13361U,	// V_CEIL_F32_dpp_gfx10
    1073U,	// V_CEIL_F32_dpp_vi
    0U,	// V_CEIL_F32_e32_gfx10
    0U,	// V_CEIL_F32_e32_gfx6_gfx7
    0U,	// V_CEIL_F32_e32_vi
    1413U,	// V_CEIL_F32_e64_gfx10
    1413U,	// V_CEIL_F32_e64_gfx6_gfx7
    1413U,	// V_CEIL_F32_e64_vi
    328581U,	// V_CEIL_F32_sdwa_gfx10
    328581U,	// V_CEIL_F32_sdwa_gfx9
    14197U,	// V_CEIL_F32_sdwa_vi
    0U,	// V_CEIL_F64_e32_gfx10
    0U,	// V_CEIL_F64_e32_gfx7
    0U,	// V_CEIL_F64_e32_vi
    1413U,	// V_CEIL_F64_e64_gfx10
    1413U,	// V_CEIL_F64_e64_gfx7
    1413U,	// V_CEIL_F64_e64_vi
    0U,	// V_CLREXCP_e32_gfx10
    0U,	// V_CLREXCP_e32_gfx6_gfx7
    0U,	// V_CLREXCP_e32_vi
    0U,	// V_CLREXCP_e64_gfx10
    0U,	// V_CLREXCP_e64_gfx6_gfx7
    0U,	// V_CLREXCP_e64_vi
    0U,	// V_CMPSX_EQ_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_EQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_EQ_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_EQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_F_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_F_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_F_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_F_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_GE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_GE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_GE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_GE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_GT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_GT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_GT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_GT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LG_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LG_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LG_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LG_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_LT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NEQ_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NEQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NEQ_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NEQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NGE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NGE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NGT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NGT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLG_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLG_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLG_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLG_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_NLT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_O_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_O_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_O_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_O_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_TRU_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_TRU_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_TRU_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_TRU_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_U_F32_e32_gfx6_gfx7
    124496U,	// V_CMPSX_U_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_U_F64_e32_gfx6_gfx7
    124496U,	// V_CMPSX_U_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_EQ_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_EQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_EQ_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_EQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_F_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_F_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_F_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_F_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_GE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_GE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_GE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_GE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_GT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_GT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_GT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_GT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_LE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_LE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LG_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_LG_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LG_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_LG_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_LT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_LT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NEQ_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NEQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NEQ_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NEQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NGE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NGE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NGE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NGE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NGT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NGT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NGT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NGT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLE_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLE_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLG_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLG_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLG_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLG_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLT_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLT_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_NLT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_O_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_O_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_O_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_O_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_TRU_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_TRU_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_TRU_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_TRU_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_U_F32_e32_gfx6_gfx7
    124496U,	// V_CMPS_U_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_U_F64_e32_gfx6_gfx7
    124496U,	// V_CMPS_U_F64_e64_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F16_e32_gfx10
    0U,	// V_CMPX_CLASS_F16_e32_vi
    0U,	// V_CMPX_CLASS_F16_e64_gfx10
    1024U,	// V_CMPX_CLASS_F16_e64_vi
    0U,	// V_CMPX_CLASS_F16_sdwa_gfx10
    344896U,	// V_CMPX_CLASS_F16_sdwa_gfx9
    0U,	// V_CMPX_CLASS_F16_sdwa_vi
    0U,	// V_CMPX_CLASS_F32_e32_gfx10
    0U,	// V_CMPX_CLASS_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F32_e32_vi
    0U,	// V_CMPX_CLASS_F32_e64_gfx10
    1024U,	// V_CMPX_CLASS_F32_e64_gfx6_gfx7
    1024U,	// V_CMPX_CLASS_F32_e64_vi
    0U,	// V_CMPX_CLASS_F32_sdwa_gfx10
    344896U,	// V_CMPX_CLASS_F32_sdwa_gfx9
    0U,	// V_CMPX_CLASS_F32_sdwa_vi
    0U,	// V_CMPX_CLASS_F64_e32_gfx10
    0U,	// V_CMPX_CLASS_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F64_e32_vi
    0U,	// V_CMPX_CLASS_F64_e64_gfx10
    1024U,	// V_CMPX_CLASS_F64_e64_gfx6_gfx7
    1024U,	// V_CMPX_CLASS_F64_e64_vi
    0U,	// V_CMPX_EQ_F16_e32_gfx10
    0U,	// V_CMPX_EQ_F16_e32_vi
    0U,	// V_CMPX_EQ_F16_e64_gfx10
    124496U,	// V_CMPX_EQ_F16_e64_vi
    0U,	// V_CMPX_EQ_F16_sdwa_gfx10
    344656U,	// V_CMPX_EQ_F16_sdwa_gfx9
    0U,	// V_CMPX_EQ_F16_sdwa_vi
    0U,	// V_CMPX_EQ_F32_e32_gfx10
    0U,	// V_CMPX_EQ_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_F32_e32_vi
    0U,	// V_CMPX_EQ_F32_e64_gfx10
    124496U,	// V_CMPX_EQ_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_EQ_F32_e64_vi
    0U,	// V_CMPX_EQ_F32_sdwa_gfx10
    344656U,	// V_CMPX_EQ_F32_sdwa_gfx9
    0U,	// V_CMPX_EQ_F32_sdwa_vi
    0U,	// V_CMPX_EQ_F64_e32_gfx10
    0U,	// V_CMPX_EQ_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_F64_e32_vi
    0U,	// V_CMPX_EQ_F64_e64_gfx10
    124496U,	// V_CMPX_EQ_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_EQ_F64_e64_vi
    0U,	// V_CMPX_EQ_I16_e32_gfx10
    0U,	// V_CMPX_EQ_I16_e32_vi
    0U,	// V_CMPX_EQ_I16_e64_gfx10
    1152U,	// V_CMPX_EQ_I16_e64_vi
    0U,	// V_CMPX_EQ_I16_sdwa_gfx10
    344896U,	// V_CMPX_EQ_I16_sdwa_gfx9
    0U,	// V_CMPX_EQ_I16_sdwa_vi
    0U,	// V_CMPX_EQ_I32_e32_gfx10
    0U,	// V_CMPX_EQ_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_I32_e32_vi
    0U,	// V_CMPX_EQ_I32_e64_gfx10
    1152U,	// V_CMPX_EQ_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_EQ_I32_e64_vi
    0U,	// V_CMPX_EQ_I32_sdwa_gfx10
    344896U,	// V_CMPX_EQ_I32_sdwa_gfx9
    0U,	// V_CMPX_EQ_I32_sdwa_vi
    0U,	// V_CMPX_EQ_I64_e32_gfx10
    0U,	// V_CMPX_EQ_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_I64_e32_vi
    0U,	// V_CMPX_EQ_I64_e64_gfx10
    1152U,	// V_CMPX_EQ_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_EQ_I64_e64_vi
    0U,	// V_CMPX_EQ_U16_e32_gfx10
    0U,	// V_CMPX_EQ_U16_e32_vi
    0U,	// V_CMPX_EQ_U16_e64_gfx10
    1152U,	// V_CMPX_EQ_U16_e64_vi
    0U,	// V_CMPX_EQ_U16_sdwa_gfx10
    344896U,	// V_CMPX_EQ_U16_sdwa_gfx9
    0U,	// V_CMPX_EQ_U16_sdwa_vi
    0U,	// V_CMPX_EQ_U32_e32_gfx10
    0U,	// V_CMPX_EQ_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_U32_e32_vi
    0U,	// V_CMPX_EQ_U32_e64_gfx10
    1152U,	// V_CMPX_EQ_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_EQ_U32_e64_vi
    0U,	// V_CMPX_EQ_U32_sdwa_gfx10
    344896U,	// V_CMPX_EQ_U32_sdwa_gfx9
    0U,	// V_CMPX_EQ_U32_sdwa_vi
    0U,	// V_CMPX_EQ_U64_e32_gfx10
    0U,	// V_CMPX_EQ_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_U64_e32_vi
    0U,	// V_CMPX_EQ_U64_e64_gfx10
    1152U,	// V_CMPX_EQ_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_EQ_U64_e64_vi
    0U,	// V_CMPX_F_F16_e32_gfx10
    0U,	// V_CMPX_F_F16_e32_vi
    0U,	// V_CMPX_F_F16_e64_gfx10
    124496U,	// V_CMPX_F_F16_e64_vi
    0U,	// V_CMPX_F_F16_sdwa_gfx10
    344656U,	// V_CMPX_F_F16_sdwa_gfx9
    0U,	// V_CMPX_F_F16_sdwa_vi
    0U,	// V_CMPX_F_F32_e32_gfx10
    0U,	// V_CMPX_F_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_F32_e32_vi
    0U,	// V_CMPX_F_F32_e64_gfx10
    124496U,	// V_CMPX_F_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_F_F32_e64_vi
    0U,	// V_CMPX_F_F32_sdwa_gfx10
    344656U,	// V_CMPX_F_F32_sdwa_gfx9
    0U,	// V_CMPX_F_F32_sdwa_vi
    0U,	// V_CMPX_F_F64_e32_gfx10
    0U,	// V_CMPX_F_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_F64_e32_vi
    0U,	// V_CMPX_F_F64_e64_gfx10
    124496U,	// V_CMPX_F_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_F_F64_e64_vi
    0U,	// V_CMPX_F_I16_e32_vi
    1152U,	// V_CMPX_F_I16_e64_vi
    344896U,	// V_CMPX_F_I16_sdwa_gfx9
    0U,	// V_CMPX_F_I16_sdwa_vi
    0U,	// V_CMPX_F_I32_e32_gfx10
    0U,	// V_CMPX_F_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_I32_e32_vi
    0U,	// V_CMPX_F_I32_e64_gfx10
    1152U,	// V_CMPX_F_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_F_I32_e64_vi
    0U,	// V_CMPX_F_I32_sdwa_gfx10
    344896U,	// V_CMPX_F_I32_sdwa_gfx9
    0U,	// V_CMPX_F_I32_sdwa_vi
    0U,	// V_CMPX_F_I64_e32_gfx10
    0U,	// V_CMPX_F_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_I64_e32_vi
    0U,	// V_CMPX_F_I64_e64_gfx10
    1152U,	// V_CMPX_F_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_F_I64_e64_vi
    0U,	// V_CMPX_F_U16_e32_vi
    1152U,	// V_CMPX_F_U16_e64_vi
    344896U,	// V_CMPX_F_U16_sdwa_gfx9
    0U,	// V_CMPX_F_U16_sdwa_vi
    0U,	// V_CMPX_F_U32_e32_gfx10
    0U,	// V_CMPX_F_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_U32_e32_vi
    0U,	// V_CMPX_F_U32_e64_gfx10
    1152U,	// V_CMPX_F_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_F_U32_e64_vi
    0U,	// V_CMPX_F_U32_sdwa_gfx10
    344896U,	// V_CMPX_F_U32_sdwa_gfx9
    0U,	// V_CMPX_F_U32_sdwa_vi
    0U,	// V_CMPX_F_U64_e32_gfx10
    0U,	// V_CMPX_F_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_U64_e32_vi
    0U,	// V_CMPX_F_U64_e64_gfx10
    1152U,	// V_CMPX_F_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_F_U64_e64_vi
    0U,	// V_CMPX_GE_F16_e32_gfx10
    0U,	// V_CMPX_GE_F16_e32_vi
    0U,	// V_CMPX_GE_F16_e64_gfx10
    124496U,	// V_CMPX_GE_F16_e64_vi
    0U,	// V_CMPX_GE_F16_sdwa_gfx10
    344656U,	// V_CMPX_GE_F16_sdwa_gfx9
    0U,	// V_CMPX_GE_F16_sdwa_vi
    0U,	// V_CMPX_GE_F32_e32_gfx10
    0U,	// V_CMPX_GE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_F32_e32_vi
    0U,	// V_CMPX_GE_F32_e64_gfx10
    124496U,	// V_CMPX_GE_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_GE_F32_e64_vi
    0U,	// V_CMPX_GE_F32_sdwa_gfx10
    344656U,	// V_CMPX_GE_F32_sdwa_gfx9
    0U,	// V_CMPX_GE_F32_sdwa_vi
    0U,	// V_CMPX_GE_F64_e32_gfx10
    0U,	// V_CMPX_GE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_F64_e32_vi
    0U,	// V_CMPX_GE_F64_e64_gfx10
    124496U,	// V_CMPX_GE_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_GE_F64_e64_vi
    0U,	// V_CMPX_GE_I16_e32_gfx10
    0U,	// V_CMPX_GE_I16_e32_vi
    0U,	// V_CMPX_GE_I16_e64_gfx10
    1152U,	// V_CMPX_GE_I16_e64_vi
    0U,	// V_CMPX_GE_I16_sdwa_gfx10
    344896U,	// V_CMPX_GE_I16_sdwa_gfx9
    0U,	// V_CMPX_GE_I16_sdwa_vi
    0U,	// V_CMPX_GE_I32_e32_gfx10
    0U,	// V_CMPX_GE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_I32_e32_vi
    0U,	// V_CMPX_GE_I32_e64_gfx10
    1152U,	// V_CMPX_GE_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_GE_I32_e64_vi
    0U,	// V_CMPX_GE_I32_sdwa_gfx10
    344896U,	// V_CMPX_GE_I32_sdwa_gfx9
    0U,	// V_CMPX_GE_I32_sdwa_vi
    0U,	// V_CMPX_GE_I64_e32_gfx10
    0U,	// V_CMPX_GE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_I64_e32_vi
    0U,	// V_CMPX_GE_I64_e64_gfx10
    1152U,	// V_CMPX_GE_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_GE_I64_e64_vi
    0U,	// V_CMPX_GE_U16_e32_gfx10
    0U,	// V_CMPX_GE_U16_e32_vi
    0U,	// V_CMPX_GE_U16_e64_gfx10
    1152U,	// V_CMPX_GE_U16_e64_vi
    0U,	// V_CMPX_GE_U16_sdwa_gfx10
    344896U,	// V_CMPX_GE_U16_sdwa_gfx9
    0U,	// V_CMPX_GE_U16_sdwa_vi
    0U,	// V_CMPX_GE_U32_e32_gfx10
    0U,	// V_CMPX_GE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_U32_e32_vi
    0U,	// V_CMPX_GE_U32_e64_gfx10
    1152U,	// V_CMPX_GE_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_GE_U32_e64_vi
    0U,	// V_CMPX_GE_U32_sdwa_gfx10
    344896U,	// V_CMPX_GE_U32_sdwa_gfx9
    0U,	// V_CMPX_GE_U32_sdwa_vi
    0U,	// V_CMPX_GE_U64_e32_gfx10
    0U,	// V_CMPX_GE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_U64_e32_vi
    0U,	// V_CMPX_GE_U64_e64_gfx10
    1152U,	// V_CMPX_GE_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_GE_U64_e64_vi
    0U,	// V_CMPX_GT_F16_e32_gfx10
    0U,	// V_CMPX_GT_F16_e32_vi
    0U,	// V_CMPX_GT_F16_e64_gfx10
    124496U,	// V_CMPX_GT_F16_e64_vi
    0U,	// V_CMPX_GT_F16_sdwa_gfx10
    344656U,	// V_CMPX_GT_F16_sdwa_gfx9
    0U,	// V_CMPX_GT_F16_sdwa_vi
    0U,	// V_CMPX_GT_F32_e32_gfx10
    0U,	// V_CMPX_GT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_F32_e32_vi
    0U,	// V_CMPX_GT_F32_e64_gfx10
    124496U,	// V_CMPX_GT_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_GT_F32_e64_vi
    0U,	// V_CMPX_GT_F32_sdwa_gfx10
    344656U,	// V_CMPX_GT_F32_sdwa_gfx9
    0U,	// V_CMPX_GT_F32_sdwa_vi
    0U,	// V_CMPX_GT_F64_e32_gfx10
    0U,	// V_CMPX_GT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_F64_e32_vi
    0U,	// V_CMPX_GT_F64_e64_gfx10
    124496U,	// V_CMPX_GT_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_GT_F64_e64_vi
    0U,	// V_CMPX_GT_I16_e32_gfx10
    0U,	// V_CMPX_GT_I16_e32_vi
    0U,	// V_CMPX_GT_I16_e64_gfx10
    1152U,	// V_CMPX_GT_I16_e64_vi
    0U,	// V_CMPX_GT_I16_sdwa_gfx10
    344896U,	// V_CMPX_GT_I16_sdwa_gfx9
    0U,	// V_CMPX_GT_I16_sdwa_vi
    0U,	// V_CMPX_GT_I32_e32_gfx10
    0U,	// V_CMPX_GT_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_I32_e32_vi
    0U,	// V_CMPX_GT_I32_e64_gfx10
    1152U,	// V_CMPX_GT_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_GT_I32_e64_vi
    0U,	// V_CMPX_GT_I32_sdwa_gfx10
    344896U,	// V_CMPX_GT_I32_sdwa_gfx9
    0U,	// V_CMPX_GT_I32_sdwa_vi
    0U,	// V_CMPX_GT_I64_e32_gfx10
    0U,	// V_CMPX_GT_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_I64_e32_vi
    0U,	// V_CMPX_GT_I64_e64_gfx10
    1152U,	// V_CMPX_GT_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_GT_I64_e64_vi
    0U,	// V_CMPX_GT_U16_e32_gfx10
    0U,	// V_CMPX_GT_U16_e32_vi
    0U,	// V_CMPX_GT_U16_e64_gfx10
    1152U,	// V_CMPX_GT_U16_e64_vi
    0U,	// V_CMPX_GT_U16_sdwa_gfx10
    344896U,	// V_CMPX_GT_U16_sdwa_gfx9
    0U,	// V_CMPX_GT_U16_sdwa_vi
    0U,	// V_CMPX_GT_U32_e32_gfx10
    0U,	// V_CMPX_GT_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_U32_e32_vi
    0U,	// V_CMPX_GT_U32_e64_gfx10
    1152U,	// V_CMPX_GT_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_GT_U32_e64_vi
    0U,	// V_CMPX_GT_U32_sdwa_gfx10
    344896U,	// V_CMPX_GT_U32_sdwa_gfx9
    0U,	// V_CMPX_GT_U32_sdwa_vi
    0U,	// V_CMPX_GT_U64_e32_gfx10
    0U,	// V_CMPX_GT_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_U64_e32_vi
    0U,	// V_CMPX_GT_U64_e64_gfx10
    1152U,	// V_CMPX_GT_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_GT_U64_e64_vi
    0U,	// V_CMPX_LE_F16_e32_gfx10
    0U,	// V_CMPX_LE_F16_e32_vi
    0U,	// V_CMPX_LE_F16_e64_gfx10
    124496U,	// V_CMPX_LE_F16_e64_vi
    0U,	// V_CMPX_LE_F16_sdwa_gfx10
    344656U,	// V_CMPX_LE_F16_sdwa_gfx9
    0U,	// V_CMPX_LE_F16_sdwa_vi
    0U,	// V_CMPX_LE_F32_e32_gfx10
    0U,	// V_CMPX_LE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_F32_e32_vi
    0U,	// V_CMPX_LE_F32_e64_gfx10
    124496U,	// V_CMPX_LE_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_LE_F32_e64_vi
    0U,	// V_CMPX_LE_F32_sdwa_gfx10
    344656U,	// V_CMPX_LE_F32_sdwa_gfx9
    0U,	// V_CMPX_LE_F32_sdwa_vi
    0U,	// V_CMPX_LE_F64_e32_gfx10
    0U,	// V_CMPX_LE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_F64_e32_vi
    0U,	// V_CMPX_LE_F64_e64_gfx10
    124496U,	// V_CMPX_LE_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_LE_F64_e64_vi
    0U,	// V_CMPX_LE_I16_e32_gfx10
    0U,	// V_CMPX_LE_I16_e32_vi
    0U,	// V_CMPX_LE_I16_e64_gfx10
    1152U,	// V_CMPX_LE_I16_e64_vi
    0U,	// V_CMPX_LE_I16_sdwa_gfx10
    344896U,	// V_CMPX_LE_I16_sdwa_gfx9
    0U,	// V_CMPX_LE_I16_sdwa_vi
    0U,	// V_CMPX_LE_I32_e32_gfx10
    0U,	// V_CMPX_LE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_I32_e32_vi
    0U,	// V_CMPX_LE_I32_e64_gfx10
    1152U,	// V_CMPX_LE_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_LE_I32_e64_vi
    0U,	// V_CMPX_LE_I32_sdwa_gfx10
    344896U,	// V_CMPX_LE_I32_sdwa_gfx9
    0U,	// V_CMPX_LE_I32_sdwa_vi
    0U,	// V_CMPX_LE_I64_e32_gfx10
    0U,	// V_CMPX_LE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_I64_e32_vi
    0U,	// V_CMPX_LE_I64_e64_gfx10
    1152U,	// V_CMPX_LE_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_LE_I64_e64_vi
    0U,	// V_CMPX_LE_U16_e32_gfx10
    0U,	// V_CMPX_LE_U16_e32_vi
    0U,	// V_CMPX_LE_U16_e64_gfx10
    1152U,	// V_CMPX_LE_U16_e64_vi
    0U,	// V_CMPX_LE_U16_sdwa_gfx10
    344896U,	// V_CMPX_LE_U16_sdwa_gfx9
    0U,	// V_CMPX_LE_U16_sdwa_vi
    0U,	// V_CMPX_LE_U32_e32_gfx10
    0U,	// V_CMPX_LE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_U32_e32_vi
    0U,	// V_CMPX_LE_U32_e64_gfx10
    1152U,	// V_CMPX_LE_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_LE_U32_e64_vi
    0U,	// V_CMPX_LE_U32_sdwa_gfx10
    344896U,	// V_CMPX_LE_U32_sdwa_gfx9
    0U,	// V_CMPX_LE_U32_sdwa_vi
    0U,	// V_CMPX_LE_U64_e32_gfx10
    0U,	// V_CMPX_LE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_U64_e32_vi
    0U,	// V_CMPX_LE_U64_e64_gfx10
    1152U,	// V_CMPX_LE_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_LE_U64_e64_vi
    0U,	// V_CMPX_LG_F16_e32_gfx10
    0U,	// V_CMPX_LG_F16_e32_vi
    0U,	// V_CMPX_LG_F16_e64_gfx10
    124496U,	// V_CMPX_LG_F16_e64_vi
    0U,	// V_CMPX_LG_F16_sdwa_gfx10
    344656U,	// V_CMPX_LG_F16_sdwa_gfx9
    0U,	// V_CMPX_LG_F16_sdwa_vi
    0U,	// V_CMPX_LG_F32_e32_gfx10
    0U,	// V_CMPX_LG_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LG_F32_e32_vi
    0U,	// V_CMPX_LG_F32_e64_gfx10
    124496U,	// V_CMPX_LG_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_LG_F32_e64_vi
    0U,	// V_CMPX_LG_F32_sdwa_gfx10
    344656U,	// V_CMPX_LG_F32_sdwa_gfx9
    0U,	// V_CMPX_LG_F32_sdwa_vi
    0U,	// V_CMPX_LG_F64_e32_gfx10
    0U,	// V_CMPX_LG_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LG_F64_e32_vi
    0U,	// V_CMPX_LG_F64_e64_gfx10
    124496U,	// V_CMPX_LG_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_LG_F64_e64_vi
    0U,	// V_CMPX_LT_F16_e32_gfx10
    0U,	// V_CMPX_LT_F16_e32_vi
    0U,	// V_CMPX_LT_F16_e64_gfx10
    124496U,	// V_CMPX_LT_F16_e64_vi
    0U,	// V_CMPX_LT_F16_sdwa_gfx10
    344656U,	// V_CMPX_LT_F16_sdwa_gfx9
    0U,	// V_CMPX_LT_F16_sdwa_vi
    0U,	// V_CMPX_LT_F32_e32_gfx10
    0U,	// V_CMPX_LT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_F32_e32_vi
    0U,	// V_CMPX_LT_F32_e64_gfx10
    124496U,	// V_CMPX_LT_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_LT_F32_e64_vi
    0U,	// V_CMPX_LT_F32_sdwa_gfx10
    344656U,	// V_CMPX_LT_F32_sdwa_gfx9
    0U,	// V_CMPX_LT_F32_sdwa_vi
    0U,	// V_CMPX_LT_F64_e32_gfx10
    0U,	// V_CMPX_LT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_F64_e32_vi
    0U,	// V_CMPX_LT_F64_e64_gfx10
    124496U,	// V_CMPX_LT_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_LT_F64_e64_vi
    0U,	// V_CMPX_LT_I16_e32_gfx10
    0U,	// V_CMPX_LT_I16_e32_vi
    0U,	// V_CMPX_LT_I16_e64_gfx10
    1152U,	// V_CMPX_LT_I16_e64_vi
    0U,	// V_CMPX_LT_I16_sdwa_gfx10
    344896U,	// V_CMPX_LT_I16_sdwa_gfx9
    0U,	// V_CMPX_LT_I16_sdwa_vi
    0U,	// V_CMPX_LT_I32_e32_gfx10
    0U,	// V_CMPX_LT_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_I32_e32_vi
    0U,	// V_CMPX_LT_I32_e64_gfx10
    1152U,	// V_CMPX_LT_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_LT_I32_e64_vi
    0U,	// V_CMPX_LT_I32_sdwa_gfx10
    344896U,	// V_CMPX_LT_I32_sdwa_gfx9
    0U,	// V_CMPX_LT_I32_sdwa_vi
    0U,	// V_CMPX_LT_I64_e32_gfx10
    0U,	// V_CMPX_LT_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_I64_e32_vi
    0U,	// V_CMPX_LT_I64_e64_gfx10
    1152U,	// V_CMPX_LT_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_LT_I64_e64_vi
    0U,	// V_CMPX_LT_U16_e32_gfx10
    0U,	// V_CMPX_LT_U16_e32_vi
    0U,	// V_CMPX_LT_U16_e64_gfx10
    1152U,	// V_CMPX_LT_U16_e64_vi
    0U,	// V_CMPX_LT_U16_sdwa_gfx10
    344896U,	// V_CMPX_LT_U16_sdwa_gfx9
    0U,	// V_CMPX_LT_U16_sdwa_vi
    0U,	// V_CMPX_LT_U32_e32_gfx10
    0U,	// V_CMPX_LT_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_U32_e32_vi
    0U,	// V_CMPX_LT_U32_e64_gfx10
    1152U,	// V_CMPX_LT_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_LT_U32_e64_vi
    0U,	// V_CMPX_LT_U32_sdwa_gfx10
    344896U,	// V_CMPX_LT_U32_sdwa_gfx9
    0U,	// V_CMPX_LT_U32_sdwa_vi
    0U,	// V_CMPX_LT_U64_e32_gfx10
    0U,	// V_CMPX_LT_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_U64_e32_vi
    0U,	// V_CMPX_LT_U64_e64_gfx10
    1152U,	// V_CMPX_LT_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_LT_U64_e64_vi
    0U,	// V_CMPX_NEQ_F16_e32_gfx10
    0U,	// V_CMPX_NEQ_F16_e32_vi
    0U,	// V_CMPX_NEQ_F16_e64_gfx10
    124496U,	// V_CMPX_NEQ_F16_e64_vi
    0U,	// V_CMPX_NEQ_F16_sdwa_gfx10
    344656U,	// V_CMPX_NEQ_F16_sdwa_gfx9
    0U,	// V_CMPX_NEQ_F16_sdwa_vi
    0U,	// V_CMPX_NEQ_F32_e32_gfx10
    0U,	// V_CMPX_NEQ_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NEQ_F32_e32_vi
    0U,	// V_CMPX_NEQ_F32_e64_gfx10
    124496U,	// V_CMPX_NEQ_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NEQ_F32_e64_vi
    0U,	// V_CMPX_NEQ_F32_sdwa_gfx10
    344656U,	// V_CMPX_NEQ_F32_sdwa_gfx9
    0U,	// V_CMPX_NEQ_F32_sdwa_vi
    0U,	// V_CMPX_NEQ_F64_e32_gfx10
    0U,	// V_CMPX_NEQ_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NEQ_F64_e32_vi
    0U,	// V_CMPX_NEQ_F64_e64_gfx10
    124496U,	// V_CMPX_NEQ_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NEQ_F64_e64_vi
    0U,	// V_CMPX_NE_I16_e32_gfx10
    0U,	// V_CMPX_NE_I16_e32_vi
    0U,	// V_CMPX_NE_I16_e64_gfx10
    1152U,	// V_CMPX_NE_I16_e64_vi
    0U,	// V_CMPX_NE_I16_sdwa_gfx10
    344896U,	// V_CMPX_NE_I16_sdwa_gfx9
    0U,	// V_CMPX_NE_I16_sdwa_vi
    0U,	// V_CMPX_NE_I32_e32_gfx10
    0U,	// V_CMPX_NE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_I32_e32_vi
    0U,	// V_CMPX_NE_I32_e64_gfx10
    1152U,	// V_CMPX_NE_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_NE_I32_e64_vi
    0U,	// V_CMPX_NE_I32_sdwa_gfx10
    344896U,	// V_CMPX_NE_I32_sdwa_gfx9
    0U,	// V_CMPX_NE_I32_sdwa_vi
    0U,	// V_CMPX_NE_I64_e32_gfx10
    0U,	// V_CMPX_NE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_I64_e32_vi
    0U,	// V_CMPX_NE_I64_e64_gfx10
    1152U,	// V_CMPX_NE_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_NE_I64_e64_vi
    0U,	// V_CMPX_NE_U16_e32_gfx10
    0U,	// V_CMPX_NE_U16_e32_vi
    0U,	// V_CMPX_NE_U16_e64_gfx10
    1152U,	// V_CMPX_NE_U16_e64_vi
    0U,	// V_CMPX_NE_U16_sdwa_gfx10
    344896U,	// V_CMPX_NE_U16_sdwa_gfx9
    0U,	// V_CMPX_NE_U16_sdwa_vi
    0U,	// V_CMPX_NE_U32_e32_gfx10
    0U,	// V_CMPX_NE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_U32_e32_vi
    0U,	// V_CMPX_NE_U32_e64_gfx10
    1152U,	// V_CMPX_NE_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_NE_U32_e64_vi
    0U,	// V_CMPX_NE_U32_sdwa_gfx10
    344896U,	// V_CMPX_NE_U32_sdwa_gfx9
    0U,	// V_CMPX_NE_U32_sdwa_vi
    0U,	// V_CMPX_NE_U64_e32_gfx10
    0U,	// V_CMPX_NE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_U64_e32_vi
    0U,	// V_CMPX_NE_U64_e64_gfx10
    1152U,	// V_CMPX_NE_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_NE_U64_e64_vi
    0U,	// V_CMPX_NGE_F16_e32_gfx10
    0U,	// V_CMPX_NGE_F16_e32_vi
    0U,	// V_CMPX_NGE_F16_e64_gfx10
    124496U,	// V_CMPX_NGE_F16_e64_vi
    0U,	// V_CMPX_NGE_F16_sdwa_gfx10
    344656U,	// V_CMPX_NGE_F16_sdwa_gfx9
    0U,	// V_CMPX_NGE_F16_sdwa_vi
    0U,	// V_CMPX_NGE_F32_e32_gfx10
    0U,	// V_CMPX_NGE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NGE_F32_e32_vi
    0U,	// V_CMPX_NGE_F32_e64_gfx10
    124496U,	// V_CMPX_NGE_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NGE_F32_e64_vi
    0U,	// V_CMPX_NGE_F32_sdwa_gfx10
    344656U,	// V_CMPX_NGE_F32_sdwa_gfx9
    0U,	// V_CMPX_NGE_F32_sdwa_vi
    0U,	// V_CMPX_NGE_F64_e32_gfx10
    0U,	// V_CMPX_NGE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NGE_F64_e32_vi
    0U,	// V_CMPX_NGE_F64_e64_gfx10
    124496U,	// V_CMPX_NGE_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NGE_F64_e64_vi
    0U,	// V_CMPX_NGT_F16_e32_gfx10
    0U,	// V_CMPX_NGT_F16_e32_vi
    0U,	// V_CMPX_NGT_F16_e64_gfx10
    124496U,	// V_CMPX_NGT_F16_e64_vi
    0U,	// V_CMPX_NGT_F16_sdwa_gfx10
    344656U,	// V_CMPX_NGT_F16_sdwa_gfx9
    0U,	// V_CMPX_NGT_F16_sdwa_vi
    0U,	// V_CMPX_NGT_F32_e32_gfx10
    0U,	// V_CMPX_NGT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NGT_F32_e32_vi
    0U,	// V_CMPX_NGT_F32_e64_gfx10
    124496U,	// V_CMPX_NGT_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NGT_F32_e64_vi
    0U,	// V_CMPX_NGT_F32_sdwa_gfx10
    344656U,	// V_CMPX_NGT_F32_sdwa_gfx9
    0U,	// V_CMPX_NGT_F32_sdwa_vi
    0U,	// V_CMPX_NGT_F64_e32_gfx10
    0U,	// V_CMPX_NGT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NGT_F64_e32_vi
    0U,	// V_CMPX_NGT_F64_e64_gfx10
    124496U,	// V_CMPX_NGT_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NGT_F64_e64_vi
    0U,	// V_CMPX_NLE_F16_e32_gfx10
    0U,	// V_CMPX_NLE_F16_e32_vi
    0U,	// V_CMPX_NLE_F16_e64_gfx10
    124496U,	// V_CMPX_NLE_F16_e64_vi
    0U,	// V_CMPX_NLE_F16_sdwa_gfx10
    344656U,	// V_CMPX_NLE_F16_sdwa_gfx9
    0U,	// V_CMPX_NLE_F16_sdwa_vi
    0U,	// V_CMPX_NLE_F32_e32_gfx10
    0U,	// V_CMPX_NLE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLE_F32_e32_vi
    0U,	// V_CMPX_NLE_F32_e64_gfx10
    124496U,	// V_CMPX_NLE_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLE_F32_e64_vi
    0U,	// V_CMPX_NLE_F32_sdwa_gfx10
    344656U,	// V_CMPX_NLE_F32_sdwa_gfx9
    0U,	// V_CMPX_NLE_F32_sdwa_vi
    0U,	// V_CMPX_NLE_F64_e32_gfx10
    0U,	// V_CMPX_NLE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLE_F64_e32_vi
    0U,	// V_CMPX_NLE_F64_e64_gfx10
    124496U,	// V_CMPX_NLE_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLE_F64_e64_vi
    0U,	// V_CMPX_NLG_F16_e32_gfx10
    0U,	// V_CMPX_NLG_F16_e32_vi
    0U,	// V_CMPX_NLG_F16_e64_gfx10
    124496U,	// V_CMPX_NLG_F16_e64_vi
    0U,	// V_CMPX_NLG_F16_sdwa_gfx10
    344656U,	// V_CMPX_NLG_F16_sdwa_gfx9
    0U,	// V_CMPX_NLG_F16_sdwa_vi
    0U,	// V_CMPX_NLG_F32_e32_gfx10
    0U,	// V_CMPX_NLG_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLG_F32_e32_vi
    0U,	// V_CMPX_NLG_F32_e64_gfx10
    124496U,	// V_CMPX_NLG_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLG_F32_e64_vi
    0U,	// V_CMPX_NLG_F32_sdwa_gfx10
    344656U,	// V_CMPX_NLG_F32_sdwa_gfx9
    0U,	// V_CMPX_NLG_F32_sdwa_vi
    0U,	// V_CMPX_NLG_F64_e32_gfx10
    0U,	// V_CMPX_NLG_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLG_F64_e32_vi
    0U,	// V_CMPX_NLG_F64_e64_gfx10
    124496U,	// V_CMPX_NLG_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLG_F64_e64_vi
    0U,	// V_CMPX_NLT_F16_e32_gfx10
    0U,	// V_CMPX_NLT_F16_e32_vi
    0U,	// V_CMPX_NLT_F16_e64_gfx10
    124496U,	// V_CMPX_NLT_F16_e64_vi
    0U,	// V_CMPX_NLT_F16_sdwa_gfx10
    344656U,	// V_CMPX_NLT_F16_sdwa_gfx9
    0U,	// V_CMPX_NLT_F16_sdwa_vi
    0U,	// V_CMPX_NLT_F32_e32_gfx10
    0U,	// V_CMPX_NLT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLT_F32_e32_vi
    0U,	// V_CMPX_NLT_F32_e64_gfx10
    124496U,	// V_CMPX_NLT_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLT_F32_e64_vi
    0U,	// V_CMPX_NLT_F32_sdwa_gfx10
    344656U,	// V_CMPX_NLT_F32_sdwa_gfx9
    0U,	// V_CMPX_NLT_F32_sdwa_vi
    0U,	// V_CMPX_NLT_F64_e32_gfx10
    0U,	// V_CMPX_NLT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLT_F64_e32_vi
    0U,	// V_CMPX_NLT_F64_e64_gfx10
    124496U,	// V_CMPX_NLT_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_NLT_F64_e64_vi
    0U,	// V_CMPX_O_F16_e32_gfx10
    0U,	// V_CMPX_O_F16_e32_vi
    0U,	// V_CMPX_O_F16_e64_gfx10
    124496U,	// V_CMPX_O_F16_e64_vi
    0U,	// V_CMPX_O_F16_sdwa_gfx10
    344656U,	// V_CMPX_O_F16_sdwa_gfx9
    0U,	// V_CMPX_O_F16_sdwa_vi
    0U,	// V_CMPX_O_F32_e32_gfx10
    0U,	// V_CMPX_O_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_O_F32_e32_vi
    0U,	// V_CMPX_O_F32_e64_gfx10
    124496U,	// V_CMPX_O_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_O_F32_e64_vi
    0U,	// V_CMPX_O_F32_sdwa_gfx10
    344656U,	// V_CMPX_O_F32_sdwa_gfx9
    0U,	// V_CMPX_O_F32_sdwa_vi
    0U,	// V_CMPX_O_F64_e32_gfx10
    0U,	// V_CMPX_O_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_O_F64_e32_vi
    0U,	// V_CMPX_O_F64_e64_gfx10
    124496U,	// V_CMPX_O_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_O_F64_e64_vi
    0U,	// V_CMPX_TRU_F16_e32_gfx10
    0U,	// V_CMPX_TRU_F16_e32_vi
    0U,	// V_CMPX_TRU_F16_e64_gfx10
    124496U,	// V_CMPX_TRU_F16_e64_vi
    0U,	// V_CMPX_TRU_F16_sdwa_gfx10
    344656U,	// V_CMPX_TRU_F16_sdwa_gfx9
    0U,	// V_CMPX_TRU_F16_sdwa_vi
    0U,	// V_CMPX_TRU_F32_e32_gfx10
    0U,	// V_CMPX_TRU_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_TRU_F32_e32_vi
    0U,	// V_CMPX_TRU_F32_e64_gfx10
    124496U,	// V_CMPX_TRU_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_TRU_F32_e64_vi
    0U,	// V_CMPX_TRU_F32_sdwa_gfx10
    344656U,	// V_CMPX_TRU_F32_sdwa_gfx9
    0U,	// V_CMPX_TRU_F32_sdwa_vi
    0U,	// V_CMPX_TRU_F64_e32_gfx10
    0U,	// V_CMPX_TRU_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_TRU_F64_e32_vi
    0U,	// V_CMPX_TRU_F64_e64_gfx10
    124496U,	// V_CMPX_TRU_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_TRU_F64_e64_vi
    0U,	// V_CMPX_T_I16_e32_vi
    1152U,	// V_CMPX_T_I16_e64_vi
    344896U,	// V_CMPX_T_I16_sdwa_gfx9
    0U,	// V_CMPX_T_I16_sdwa_vi
    0U,	// V_CMPX_T_I32_e32_gfx10
    0U,	// V_CMPX_T_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_T_I32_e32_vi
    0U,	// V_CMPX_T_I32_e64_gfx10
    1152U,	// V_CMPX_T_I32_e64_gfx6_gfx7
    1152U,	// V_CMPX_T_I32_e64_vi
    0U,	// V_CMPX_T_I32_sdwa_gfx10
    344896U,	// V_CMPX_T_I32_sdwa_gfx9
    0U,	// V_CMPX_T_I32_sdwa_vi
    0U,	// V_CMPX_T_I64_e32_gfx10
    0U,	// V_CMPX_T_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_T_I64_e32_vi
    0U,	// V_CMPX_T_I64_e64_gfx10
    1152U,	// V_CMPX_T_I64_e64_gfx6_gfx7
    1152U,	// V_CMPX_T_I64_e64_vi
    0U,	// V_CMPX_T_U16_e32_vi
    1152U,	// V_CMPX_T_U16_e64_vi
    344896U,	// V_CMPX_T_U16_sdwa_gfx9
    0U,	// V_CMPX_T_U16_sdwa_vi
    0U,	// V_CMPX_T_U32_e32_gfx10
    0U,	// V_CMPX_T_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_T_U32_e32_vi
    0U,	// V_CMPX_T_U32_e64_gfx10
    1152U,	// V_CMPX_T_U32_e64_gfx6_gfx7
    1152U,	// V_CMPX_T_U32_e64_vi
    0U,	// V_CMPX_T_U32_sdwa_gfx10
    344896U,	// V_CMPX_T_U32_sdwa_gfx9
    0U,	// V_CMPX_T_U32_sdwa_vi
    0U,	// V_CMPX_T_U64_e32_gfx10
    0U,	// V_CMPX_T_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_T_U64_e32_vi
    0U,	// V_CMPX_T_U64_e64_gfx10
    1152U,	// V_CMPX_T_U64_e64_gfx6_gfx7
    1152U,	// V_CMPX_T_U64_e64_vi
    0U,	// V_CMPX_U_F16_e32_gfx10
    0U,	// V_CMPX_U_F16_e32_vi
    0U,	// V_CMPX_U_F16_e64_gfx10
    124496U,	// V_CMPX_U_F16_e64_vi
    0U,	// V_CMPX_U_F16_sdwa_gfx10
    344656U,	// V_CMPX_U_F16_sdwa_gfx9
    0U,	// V_CMPX_U_F16_sdwa_vi
    0U,	// V_CMPX_U_F32_e32_gfx10
    0U,	// V_CMPX_U_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_U_F32_e32_vi
    0U,	// V_CMPX_U_F32_e64_gfx10
    124496U,	// V_CMPX_U_F32_e64_gfx6_gfx7
    124496U,	// V_CMPX_U_F32_e64_vi
    0U,	// V_CMPX_U_F32_sdwa_gfx10
    344656U,	// V_CMPX_U_F32_sdwa_gfx9
    0U,	// V_CMPX_U_F32_sdwa_vi
    0U,	// V_CMPX_U_F64_e32_gfx10
    0U,	// V_CMPX_U_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_U_F64_e32_vi
    0U,	// V_CMPX_U_F64_e64_gfx10
    124496U,	// V_CMPX_U_F64_e64_gfx6_gfx7
    124496U,	// V_CMPX_U_F64_e64_vi
    0U,	// V_CMP_CLASS_F16_e32_gfx10
    0U,	// V_CMP_CLASS_F16_e32_vi
    1024U,	// V_CMP_CLASS_F16_e64_gfx10
    1024U,	// V_CMP_CLASS_F16_e64_vi
    344896U,	// V_CMP_CLASS_F16_sdwa_gfx10
    344896U,	// V_CMP_CLASS_F16_sdwa_gfx9
    0U,	// V_CMP_CLASS_F16_sdwa_vi
    0U,	// V_CMP_CLASS_F32_e32_gfx10
    0U,	// V_CMP_CLASS_F32_e32_gfx6_gfx7
    0U,	// V_CMP_CLASS_F32_e32_vi
    1024U,	// V_CMP_CLASS_F32_e64_gfx10
    1024U,	// V_CMP_CLASS_F32_e64_gfx6_gfx7
    1024U,	// V_CMP_CLASS_F32_e64_vi
    344896U,	// V_CMP_CLASS_F32_sdwa_gfx10
    344896U,	// V_CMP_CLASS_F32_sdwa_gfx9
    0U,	// V_CMP_CLASS_F32_sdwa_vi
    0U,	// V_CMP_CLASS_F64_e32_gfx10
    0U,	// V_CMP_CLASS_F64_e32_gfx6_gfx7
    0U,	// V_CMP_CLASS_F64_e32_vi
    1024U,	// V_CMP_CLASS_F64_e64_gfx10
    1024U,	// V_CMP_CLASS_F64_e64_gfx6_gfx7
    1024U,	// V_CMP_CLASS_F64_e64_vi
    0U,	// V_CMP_EQ_F16_e32_gfx10
    0U,	// V_CMP_EQ_F16_e32_vi
    124496U,	// V_CMP_EQ_F16_e64_gfx10
    124496U,	// V_CMP_EQ_F16_e64_vi
    344656U,	// V_CMP_EQ_F16_sdwa_gfx10
    344656U,	// V_CMP_EQ_F16_sdwa_gfx9
    0U,	// V_CMP_EQ_F16_sdwa_vi
    0U,	// V_CMP_EQ_F32_e32_gfx10
    0U,	// V_CMP_EQ_F32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_F32_e32_vi
    124496U,	// V_CMP_EQ_F32_e64_gfx10
    124496U,	// V_CMP_EQ_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_EQ_F32_e64_vi
    344656U,	// V_CMP_EQ_F32_sdwa_gfx10
    344656U,	// V_CMP_EQ_F32_sdwa_gfx9
    0U,	// V_CMP_EQ_F32_sdwa_vi
    0U,	// V_CMP_EQ_F64_e32_gfx10
    0U,	// V_CMP_EQ_F64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_F64_e32_vi
    124496U,	// V_CMP_EQ_F64_e64_gfx10
    124496U,	// V_CMP_EQ_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_EQ_F64_e64_vi
    0U,	// V_CMP_EQ_I16_e32_gfx10
    0U,	// V_CMP_EQ_I16_e32_vi
    1152U,	// V_CMP_EQ_I16_e64_gfx10
    1152U,	// V_CMP_EQ_I16_e64_vi
    344896U,	// V_CMP_EQ_I16_sdwa_gfx10
    344896U,	// V_CMP_EQ_I16_sdwa_gfx9
    0U,	// V_CMP_EQ_I16_sdwa_vi
    0U,	// V_CMP_EQ_I32_e32_gfx10
    0U,	// V_CMP_EQ_I32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_I32_e32_vi
    1152U,	// V_CMP_EQ_I32_e64_gfx10
    1152U,	// V_CMP_EQ_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_EQ_I32_e64_vi
    344896U,	// V_CMP_EQ_I32_sdwa_gfx10
    344896U,	// V_CMP_EQ_I32_sdwa_gfx9
    0U,	// V_CMP_EQ_I32_sdwa_vi
    0U,	// V_CMP_EQ_I64_e32_gfx10
    0U,	// V_CMP_EQ_I64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_I64_e32_vi
    1152U,	// V_CMP_EQ_I64_e64_gfx10
    1152U,	// V_CMP_EQ_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_EQ_I64_e64_vi
    0U,	// V_CMP_EQ_U16_e32_gfx10
    0U,	// V_CMP_EQ_U16_e32_vi
    1152U,	// V_CMP_EQ_U16_e64_gfx10
    1152U,	// V_CMP_EQ_U16_e64_vi
    344896U,	// V_CMP_EQ_U16_sdwa_gfx10
    344896U,	// V_CMP_EQ_U16_sdwa_gfx9
    0U,	// V_CMP_EQ_U16_sdwa_vi
    0U,	// V_CMP_EQ_U32_e32_gfx10
    0U,	// V_CMP_EQ_U32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_U32_e32_vi
    1152U,	// V_CMP_EQ_U32_e64_gfx10
    1152U,	// V_CMP_EQ_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_EQ_U32_e64_vi
    344896U,	// V_CMP_EQ_U32_sdwa_gfx10
    344896U,	// V_CMP_EQ_U32_sdwa_gfx9
    0U,	// V_CMP_EQ_U32_sdwa_vi
    0U,	// V_CMP_EQ_U64_e32_gfx10
    0U,	// V_CMP_EQ_U64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_U64_e32_vi
    1152U,	// V_CMP_EQ_U64_e64_gfx10
    1152U,	// V_CMP_EQ_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_EQ_U64_e64_vi
    0U,	// V_CMP_F_F16_e32_gfx10
    0U,	// V_CMP_F_F16_e32_vi
    124496U,	// V_CMP_F_F16_e64_gfx10
    124496U,	// V_CMP_F_F16_e64_vi
    344656U,	// V_CMP_F_F16_sdwa_gfx10
    344656U,	// V_CMP_F_F16_sdwa_gfx9
    0U,	// V_CMP_F_F16_sdwa_vi
    0U,	// V_CMP_F_F32_e32_gfx10
    0U,	// V_CMP_F_F32_e32_gfx6_gfx7
    0U,	// V_CMP_F_F32_e32_vi
    124496U,	// V_CMP_F_F32_e64_gfx10
    124496U,	// V_CMP_F_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_F_F32_e64_vi
    344656U,	// V_CMP_F_F32_sdwa_gfx10
    344656U,	// V_CMP_F_F32_sdwa_gfx9
    0U,	// V_CMP_F_F32_sdwa_vi
    0U,	// V_CMP_F_F64_e32_gfx10
    0U,	// V_CMP_F_F64_e32_gfx6_gfx7
    0U,	// V_CMP_F_F64_e32_vi
    124496U,	// V_CMP_F_F64_e64_gfx10
    124496U,	// V_CMP_F_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_F_F64_e64_vi
    0U,	// V_CMP_F_I16_e32_vi
    1152U,	// V_CMP_F_I16_e64_vi
    344896U,	// V_CMP_F_I16_sdwa_gfx9
    0U,	// V_CMP_F_I16_sdwa_vi
    0U,	// V_CMP_F_I32_e32_gfx10
    0U,	// V_CMP_F_I32_e32_gfx6_gfx7
    0U,	// V_CMP_F_I32_e32_vi
    1152U,	// V_CMP_F_I32_e64_gfx10
    1152U,	// V_CMP_F_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_F_I32_e64_vi
    344896U,	// V_CMP_F_I32_sdwa_gfx10
    344896U,	// V_CMP_F_I32_sdwa_gfx9
    0U,	// V_CMP_F_I32_sdwa_vi
    0U,	// V_CMP_F_I64_e32_gfx10
    0U,	// V_CMP_F_I64_e32_gfx6_gfx7
    0U,	// V_CMP_F_I64_e32_vi
    1152U,	// V_CMP_F_I64_e64_gfx10
    1152U,	// V_CMP_F_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_F_I64_e64_vi
    0U,	// V_CMP_F_U16_e32_vi
    1152U,	// V_CMP_F_U16_e64_vi
    344896U,	// V_CMP_F_U16_sdwa_gfx9
    0U,	// V_CMP_F_U16_sdwa_vi
    0U,	// V_CMP_F_U32_e32_gfx10
    0U,	// V_CMP_F_U32_e32_gfx6_gfx7
    0U,	// V_CMP_F_U32_e32_vi
    1152U,	// V_CMP_F_U32_e64_gfx10
    1152U,	// V_CMP_F_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_F_U32_e64_vi
    344896U,	// V_CMP_F_U32_sdwa_gfx10
    344896U,	// V_CMP_F_U32_sdwa_gfx9
    0U,	// V_CMP_F_U32_sdwa_vi
    0U,	// V_CMP_F_U64_e32_gfx10
    0U,	// V_CMP_F_U64_e32_gfx6_gfx7
    0U,	// V_CMP_F_U64_e32_vi
    1152U,	// V_CMP_F_U64_e64_gfx10
    1152U,	// V_CMP_F_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_F_U64_e64_vi
    0U,	// V_CMP_GE_F16_e32_gfx10
    0U,	// V_CMP_GE_F16_e32_vi
    124496U,	// V_CMP_GE_F16_e64_gfx10
    124496U,	// V_CMP_GE_F16_e64_vi
    344656U,	// V_CMP_GE_F16_sdwa_gfx10
    344656U,	// V_CMP_GE_F16_sdwa_gfx9
    0U,	// V_CMP_GE_F16_sdwa_vi
    0U,	// V_CMP_GE_F32_e32_gfx10
    0U,	// V_CMP_GE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_F32_e32_vi
    124496U,	// V_CMP_GE_F32_e64_gfx10
    124496U,	// V_CMP_GE_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_GE_F32_e64_vi
    344656U,	// V_CMP_GE_F32_sdwa_gfx10
    344656U,	// V_CMP_GE_F32_sdwa_gfx9
    0U,	// V_CMP_GE_F32_sdwa_vi
    0U,	// V_CMP_GE_F64_e32_gfx10
    0U,	// V_CMP_GE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_F64_e32_vi
    124496U,	// V_CMP_GE_F64_e64_gfx10
    124496U,	// V_CMP_GE_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_GE_F64_e64_vi
    0U,	// V_CMP_GE_I16_e32_gfx10
    0U,	// V_CMP_GE_I16_e32_vi
    1152U,	// V_CMP_GE_I16_e64_gfx10
    1152U,	// V_CMP_GE_I16_e64_vi
    344896U,	// V_CMP_GE_I16_sdwa_gfx10
    344896U,	// V_CMP_GE_I16_sdwa_gfx9
    0U,	// V_CMP_GE_I16_sdwa_vi
    0U,	// V_CMP_GE_I32_e32_gfx10
    0U,	// V_CMP_GE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_I32_e32_vi
    1152U,	// V_CMP_GE_I32_e64_gfx10
    1152U,	// V_CMP_GE_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_GE_I32_e64_vi
    344896U,	// V_CMP_GE_I32_sdwa_gfx10
    344896U,	// V_CMP_GE_I32_sdwa_gfx9
    0U,	// V_CMP_GE_I32_sdwa_vi
    0U,	// V_CMP_GE_I64_e32_gfx10
    0U,	// V_CMP_GE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_I64_e32_vi
    1152U,	// V_CMP_GE_I64_e64_gfx10
    1152U,	// V_CMP_GE_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_GE_I64_e64_vi
    0U,	// V_CMP_GE_U16_e32_gfx10
    0U,	// V_CMP_GE_U16_e32_vi
    1152U,	// V_CMP_GE_U16_e64_gfx10
    1152U,	// V_CMP_GE_U16_e64_vi
    344896U,	// V_CMP_GE_U16_sdwa_gfx10
    344896U,	// V_CMP_GE_U16_sdwa_gfx9
    0U,	// V_CMP_GE_U16_sdwa_vi
    0U,	// V_CMP_GE_U32_e32_gfx10
    0U,	// V_CMP_GE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_U32_e32_vi
    1152U,	// V_CMP_GE_U32_e64_gfx10
    1152U,	// V_CMP_GE_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_GE_U32_e64_vi
    344896U,	// V_CMP_GE_U32_sdwa_gfx10
    344896U,	// V_CMP_GE_U32_sdwa_gfx9
    0U,	// V_CMP_GE_U32_sdwa_vi
    0U,	// V_CMP_GE_U64_e32_gfx10
    0U,	// V_CMP_GE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_U64_e32_vi
    1152U,	// V_CMP_GE_U64_e64_gfx10
    1152U,	// V_CMP_GE_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_GE_U64_e64_vi
    0U,	// V_CMP_GT_F16_e32_gfx10
    0U,	// V_CMP_GT_F16_e32_vi
    124496U,	// V_CMP_GT_F16_e64_gfx10
    124496U,	// V_CMP_GT_F16_e64_vi
    344656U,	// V_CMP_GT_F16_sdwa_gfx10
    344656U,	// V_CMP_GT_F16_sdwa_gfx9
    0U,	// V_CMP_GT_F16_sdwa_vi
    0U,	// V_CMP_GT_F32_e32_gfx10
    0U,	// V_CMP_GT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_F32_e32_vi
    124496U,	// V_CMP_GT_F32_e64_gfx10
    124496U,	// V_CMP_GT_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_GT_F32_e64_vi
    344656U,	// V_CMP_GT_F32_sdwa_gfx10
    344656U,	// V_CMP_GT_F32_sdwa_gfx9
    0U,	// V_CMP_GT_F32_sdwa_vi
    0U,	// V_CMP_GT_F64_e32_gfx10
    0U,	// V_CMP_GT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_F64_e32_vi
    124496U,	// V_CMP_GT_F64_e64_gfx10
    124496U,	// V_CMP_GT_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_GT_F64_e64_vi
    0U,	// V_CMP_GT_I16_e32_gfx10
    0U,	// V_CMP_GT_I16_e32_vi
    1152U,	// V_CMP_GT_I16_e64_gfx10
    1152U,	// V_CMP_GT_I16_e64_vi
    344896U,	// V_CMP_GT_I16_sdwa_gfx10
    344896U,	// V_CMP_GT_I16_sdwa_gfx9
    0U,	// V_CMP_GT_I16_sdwa_vi
    0U,	// V_CMP_GT_I32_e32_gfx10
    0U,	// V_CMP_GT_I32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_I32_e32_vi
    1152U,	// V_CMP_GT_I32_e64_gfx10
    1152U,	// V_CMP_GT_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_GT_I32_e64_vi
    344896U,	// V_CMP_GT_I32_sdwa_gfx10
    344896U,	// V_CMP_GT_I32_sdwa_gfx9
    0U,	// V_CMP_GT_I32_sdwa_vi
    0U,	// V_CMP_GT_I64_e32_gfx10
    0U,	// V_CMP_GT_I64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_I64_e32_vi
    1152U,	// V_CMP_GT_I64_e64_gfx10
    1152U,	// V_CMP_GT_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_GT_I64_e64_vi
    0U,	// V_CMP_GT_U16_e32_gfx10
    0U,	// V_CMP_GT_U16_e32_vi
    1152U,	// V_CMP_GT_U16_e64_gfx10
    1152U,	// V_CMP_GT_U16_e64_vi
    344896U,	// V_CMP_GT_U16_sdwa_gfx10
    344896U,	// V_CMP_GT_U16_sdwa_gfx9
    0U,	// V_CMP_GT_U16_sdwa_vi
    0U,	// V_CMP_GT_U32_e32_gfx10
    0U,	// V_CMP_GT_U32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_U32_e32_vi
    1152U,	// V_CMP_GT_U32_e64_gfx10
    1152U,	// V_CMP_GT_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_GT_U32_e64_vi
    344896U,	// V_CMP_GT_U32_sdwa_gfx10
    344896U,	// V_CMP_GT_U32_sdwa_gfx9
    0U,	// V_CMP_GT_U32_sdwa_vi
    0U,	// V_CMP_GT_U64_e32_gfx10
    0U,	// V_CMP_GT_U64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_U64_e32_vi
    1152U,	// V_CMP_GT_U64_e64_gfx10
    1152U,	// V_CMP_GT_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_GT_U64_e64_vi
    0U,	// V_CMP_LE_F16_e32_gfx10
    0U,	// V_CMP_LE_F16_e32_vi
    124496U,	// V_CMP_LE_F16_e64_gfx10
    124496U,	// V_CMP_LE_F16_e64_vi
    344656U,	// V_CMP_LE_F16_sdwa_gfx10
    344656U,	// V_CMP_LE_F16_sdwa_gfx9
    0U,	// V_CMP_LE_F16_sdwa_vi
    0U,	// V_CMP_LE_F32_e32_gfx10
    0U,	// V_CMP_LE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_F32_e32_vi
    124496U,	// V_CMP_LE_F32_e64_gfx10
    124496U,	// V_CMP_LE_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_LE_F32_e64_vi
    344656U,	// V_CMP_LE_F32_sdwa_gfx10
    344656U,	// V_CMP_LE_F32_sdwa_gfx9
    0U,	// V_CMP_LE_F32_sdwa_vi
    0U,	// V_CMP_LE_F64_e32_gfx10
    0U,	// V_CMP_LE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_F64_e32_vi
    124496U,	// V_CMP_LE_F64_e64_gfx10
    124496U,	// V_CMP_LE_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_LE_F64_e64_vi
    0U,	// V_CMP_LE_I16_e32_gfx10
    0U,	// V_CMP_LE_I16_e32_vi
    1152U,	// V_CMP_LE_I16_e64_gfx10
    1152U,	// V_CMP_LE_I16_e64_vi
    344896U,	// V_CMP_LE_I16_sdwa_gfx10
    344896U,	// V_CMP_LE_I16_sdwa_gfx9
    0U,	// V_CMP_LE_I16_sdwa_vi
    0U,	// V_CMP_LE_I32_e32_gfx10
    0U,	// V_CMP_LE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_I32_e32_vi
    1152U,	// V_CMP_LE_I32_e64_gfx10
    1152U,	// V_CMP_LE_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_LE_I32_e64_vi
    344896U,	// V_CMP_LE_I32_sdwa_gfx10
    344896U,	// V_CMP_LE_I32_sdwa_gfx9
    0U,	// V_CMP_LE_I32_sdwa_vi
    0U,	// V_CMP_LE_I64_e32_gfx10
    0U,	// V_CMP_LE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_I64_e32_vi
    1152U,	// V_CMP_LE_I64_e64_gfx10
    1152U,	// V_CMP_LE_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_LE_I64_e64_vi
    0U,	// V_CMP_LE_U16_e32_gfx10
    0U,	// V_CMP_LE_U16_e32_vi
    1152U,	// V_CMP_LE_U16_e64_gfx10
    1152U,	// V_CMP_LE_U16_e64_vi
    344896U,	// V_CMP_LE_U16_sdwa_gfx10
    344896U,	// V_CMP_LE_U16_sdwa_gfx9
    0U,	// V_CMP_LE_U16_sdwa_vi
    0U,	// V_CMP_LE_U32_e32_gfx10
    0U,	// V_CMP_LE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_U32_e32_vi
    1152U,	// V_CMP_LE_U32_e64_gfx10
    1152U,	// V_CMP_LE_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_LE_U32_e64_vi
    344896U,	// V_CMP_LE_U32_sdwa_gfx10
    344896U,	// V_CMP_LE_U32_sdwa_gfx9
    0U,	// V_CMP_LE_U32_sdwa_vi
    0U,	// V_CMP_LE_U64_e32_gfx10
    0U,	// V_CMP_LE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_U64_e32_vi
    1152U,	// V_CMP_LE_U64_e64_gfx10
    1152U,	// V_CMP_LE_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_LE_U64_e64_vi
    0U,	// V_CMP_LG_F16_e32_gfx10
    0U,	// V_CMP_LG_F16_e32_vi
    124496U,	// V_CMP_LG_F16_e64_gfx10
    124496U,	// V_CMP_LG_F16_e64_vi
    344656U,	// V_CMP_LG_F16_sdwa_gfx10
    344656U,	// V_CMP_LG_F16_sdwa_gfx9
    0U,	// V_CMP_LG_F16_sdwa_vi
    0U,	// V_CMP_LG_F32_e32_gfx10
    0U,	// V_CMP_LG_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LG_F32_e32_vi
    124496U,	// V_CMP_LG_F32_e64_gfx10
    124496U,	// V_CMP_LG_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_LG_F32_e64_vi
    344656U,	// V_CMP_LG_F32_sdwa_gfx10
    344656U,	// V_CMP_LG_F32_sdwa_gfx9
    0U,	// V_CMP_LG_F32_sdwa_vi
    0U,	// V_CMP_LG_F64_e32_gfx10
    0U,	// V_CMP_LG_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LG_F64_e32_vi
    124496U,	// V_CMP_LG_F64_e64_gfx10
    124496U,	// V_CMP_LG_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_LG_F64_e64_vi
    0U,	// V_CMP_LT_F16_e32_gfx10
    0U,	// V_CMP_LT_F16_e32_vi
    124496U,	// V_CMP_LT_F16_e64_gfx10
    124496U,	// V_CMP_LT_F16_e64_vi
    344656U,	// V_CMP_LT_F16_sdwa_gfx10
    344656U,	// V_CMP_LT_F16_sdwa_gfx9
    0U,	// V_CMP_LT_F16_sdwa_vi
    0U,	// V_CMP_LT_F32_e32_gfx10
    0U,	// V_CMP_LT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_F32_e32_vi
    124496U,	// V_CMP_LT_F32_e64_gfx10
    124496U,	// V_CMP_LT_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_LT_F32_e64_vi
    344656U,	// V_CMP_LT_F32_sdwa_gfx10
    344656U,	// V_CMP_LT_F32_sdwa_gfx9
    0U,	// V_CMP_LT_F32_sdwa_vi
    0U,	// V_CMP_LT_F64_e32_gfx10
    0U,	// V_CMP_LT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_F64_e32_vi
    124496U,	// V_CMP_LT_F64_e64_gfx10
    124496U,	// V_CMP_LT_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_LT_F64_e64_vi
    0U,	// V_CMP_LT_I16_e32_gfx10
    0U,	// V_CMP_LT_I16_e32_vi
    1152U,	// V_CMP_LT_I16_e64_gfx10
    1152U,	// V_CMP_LT_I16_e64_vi
    344896U,	// V_CMP_LT_I16_sdwa_gfx10
    344896U,	// V_CMP_LT_I16_sdwa_gfx9
    0U,	// V_CMP_LT_I16_sdwa_vi
    0U,	// V_CMP_LT_I32_e32_gfx10
    0U,	// V_CMP_LT_I32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_I32_e32_vi
    1152U,	// V_CMP_LT_I32_e64_gfx10
    1152U,	// V_CMP_LT_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_LT_I32_e64_vi
    344896U,	// V_CMP_LT_I32_sdwa_gfx10
    344896U,	// V_CMP_LT_I32_sdwa_gfx9
    0U,	// V_CMP_LT_I32_sdwa_vi
    0U,	// V_CMP_LT_I64_e32_gfx10
    0U,	// V_CMP_LT_I64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_I64_e32_vi
    1152U,	// V_CMP_LT_I64_e64_gfx10
    1152U,	// V_CMP_LT_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_LT_I64_e64_vi
    0U,	// V_CMP_LT_U16_e32_gfx10
    0U,	// V_CMP_LT_U16_e32_vi
    1152U,	// V_CMP_LT_U16_e64_gfx10
    1152U,	// V_CMP_LT_U16_e64_vi
    344896U,	// V_CMP_LT_U16_sdwa_gfx10
    344896U,	// V_CMP_LT_U16_sdwa_gfx9
    0U,	// V_CMP_LT_U16_sdwa_vi
    0U,	// V_CMP_LT_U32_e32_gfx10
    0U,	// V_CMP_LT_U32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_U32_e32_vi
    1152U,	// V_CMP_LT_U32_e64_gfx10
    1152U,	// V_CMP_LT_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_LT_U32_e64_vi
    344896U,	// V_CMP_LT_U32_sdwa_gfx10
    344896U,	// V_CMP_LT_U32_sdwa_gfx9
    0U,	// V_CMP_LT_U32_sdwa_vi
    0U,	// V_CMP_LT_U64_e32_gfx10
    0U,	// V_CMP_LT_U64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_U64_e32_vi
    1152U,	// V_CMP_LT_U64_e64_gfx10
    1152U,	// V_CMP_LT_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_LT_U64_e64_vi
    0U,	// V_CMP_NEQ_F16_e32_gfx10
    0U,	// V_CMP_NEQ_F16_e32_vi
    124496U,	// V_CMP_NEQ_F16_e64_gfx10
    124496U,	// V_CMP_NEQ_F16_e64_vi
    344656U,	// V_CMP_NEQ_F16_sdwa_gfx10
    344656U,	// V_CMP_NEQ_F16_sdwa_gfx9
    0U,	// V_CMP_NEQ_F16_sdwa_vi
    0U,	// V_CMP_NEQ_F32_e32_gfx10
    0U,	// V_CMP_NEQ_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NEQ_F32_e32_vi
    124496U,	// V_CMP_NEQ_F32_e64_gfx10
    124496U,	// V_CMP_NEQ_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NEQ_F32_e64_vi
    344656U,	// V_CMP_NEQ_F32_sdwa_gfx10
    344656U,	// V_CMP_NEQ_F32_sdwa_gfx9
    0U,	// V_CMP_NEQ_F32_sdwa_vi
    0U,	// V_CMP_NEQ_F64_e32_gfx10
    0U,	// V_CMP_NEQ_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NEQ_F64_e32_vi
    124496U,	// V_CMP_NEQ_F64_e64_gfx10
    124496U,	// V_CMP_NEQ_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NEQ_F64_e64_vi
    0U,	// V_CMP_NE_I16_e32_gfx10
    0U,	// V_CMP_NE_I16_e32_vi
    1152U,	// V_CMP_NE_I16_e64_gfx10
    1152U,	// V_CMP_NE_I16_e64_vi
    344896U,	// V_CMP_NE_I16_sdwa_gfx10
    344896U,	// V_CMP_NE_I16_sdwa_gfx9
    0U,	// V_CMP_NE_I16_sdwa_vi
    0U,	// V_CMP_NE_I32_e32_gfx10
    0U,	// V_CMP_NE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_NE_I32_e32_vi
    1152U,	// V_CMP_NE_I32_e64_gfx10
    1152U,	// V_CMP_NE_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_NE_I32_e64_vi
    344896U,	// V_CMP_NE_I32_sdwa_gfx10
    344896U,	// V_CMP_NE_I32_sdwa_gfx9
    0U,	// V_CMP_NE_I32_sdwa_vi
    0U,	// V_CMP_NE_I64_e32_gfx10
    0U,	// V_CMP_NE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_NE_I64_e32_vi
    1152U,	// V_CMP_NE_I64_e64_gfx10
    1152U,	// V_CMP_NE_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_NE_I64_e64_vi
    0U,	// V_CMP_NE_U16_e32_gfx10
    0U,	// V_CMP_NE_U16_e32_vi
    1152U,	// V_CMP_NE_U16_e64_gfx10
    1152U,	// V_CMP_NE_U16_e64_vi
    344896U,	// V_CMP_NE_U16_sdwa_gfx10
    344896U,	// V_CMP_NE_U16_sdwa_gfx9
    0U,	// V_CMP_NE_U16_sdwa_vi
    0U,	// V_CMP_NE_U32_e32_gfx10
    0U,	// V_CMP_NE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_NE_U32_e32_vi
    1152U,	// V_CMP_NE_U32_e64_gfx10
    1152U,	// V_CMP_NE_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_NE_U32_e64_vi
    344896U,	// V_CMP_NE_U32_sdwa_gfx10
    344896U,	// V_CMP_NE_U32_sdwa_gfx9
    0U,	// V_CMP_NE_U32_sdwa_vi
    0U,	// V_CMP_NE_U64_e32_gfx10
    0U,	// V_CMP_NE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_NE_U64_e32_vi
    1152U,	// V_CMP_NE_U64_e64_gfx10
    1152U,	// V_CMP_NE_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_NE_U64_e64_vi
    0U,	// V_CMP_NGE_F16_e32_gfx10
    0U,	// V_CMP_NGE_F16_e32_vi
    124496U,	// V_CMP_NGE_F16_e64_gfx10
    124496U,	// V_CMP_NGE_F16_e64_vi
    344656U,	// V_CMP_NGE_F16_sdwa_gfx10
    344656U,	// V_CMP_NGE_F16_sdwa_gfx9
    0U,	// V_CMP_NGE_F16_sdwa_vi
    0U,	// V_CMP_NGE_F32_e32_gfx10
    0U,	// V_CMP_NGE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NGE_F32_e32_vi
    124496U,	// V_CMP_NGE_F32_e64_gfx10
    124496U,	// V_CMP_NGE_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NGE_F32_e64_vi
    344656U,	// V_CMP_NGE_F32_sdwa_gfx10
    344656U,	// V_CMP_NGE_F32_sdwa_gfx9
    0U,	// V_CMP_NGE_F32_sdwa_vi
    0U,	// V_CMP_NGE_F64_e32_gfx10
    0U,	// V_CMP_NGE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NGE_F64_e32_vi
    124496U,	// V_CMP_NGE_F64_e64_gfx10
    124496U,	// V_CMP_NGE_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NGE_F64_e64_vi
    0U,	// V_CMP_NGT_F16_e32_gfx10
    0U,	// V_CMP_NGT_F16_e32_vi
    124496U,	// V_CMP_NGT_F16_e64_gfx10
    124496U,	// V_CMP_NGT_F16_e64_vi
    344656U,	// V_CMP_NGT_F16_sdwa_gfx10
    344656U,	// V_CMP_NGT_F16_sdwa_gfx9
    0U,	// V_CMP_NGT_F16_sdwa_vi
    0U,	// V_CMP_NGT_F32_e32_gfx10
    0U,	// V_CMP_NGT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NGT_F32_e32_vi
    124496U,	// V_CMP_NGT_F32_e64_gfx10
    124496U,	// V_CMP_NGT_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NGT_F32_e64_vi
    344656U,	// V_CMP_NGT_F32_sdwa_gfx10
    344656U,	// V_CMP_NGT_F32_sdwa_gfx9
    0U,	// V_CMP_NGT_F32_sdwa_vi
    0U,	// V_CMP_NGT_F64_e32_gfx10
    0U,	// V_CMP_NGT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NGT_F64_e32_vi
    124496U,	// V_CMP_NGT_F64_e64_gfx10
    124496U,	// V_CMP_NGT_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NGT_F64_e64_vi
    0U,	// V_CMP_NLE_F16_e32_gfx10
    0U,	// V_CMP_NLE_F16_e32_vi
    124496U,	// V_CMP_NLE_F16_e64_gfx10
    124496U,	// V_CMP_NLE_F16_e64_vi
    344656U,	// V_CMP_NLE_F16_sdwa_gfx10
    344656U,	// V_CMP_NLE_F16_sdwa_gfx9
    0U,	// V_CMP_NLE_F16_sdwa_vi
    0U,	// V_CMP_NLE_F32_e32_gfx10
    0U,	// V_CMP_NLE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLE_F32_e32_vi
    124496U,	// V_CMP_NLE_F32_e64_gfx10
    124496U,	// V_CMP_NLE_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NLE_F32_e64_vi
    344656U,	// V_CMP_NLE_F32_sdwa_gfx10
    344656U,	// V_CMP_NLE_F32_sdwa_gfx9
    0U,	// V_CMP_NLE_F32_sdwa_vi
    0U,	// V_CMP_NLE_F64_e32_gfx10
    0U,	// V_CMP_NLE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLE_F64_e32_vi
    124496U,	// V_CMP_NLE_F64_e64_gfx10
    124496U,	// V_CMP_NLE_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NLE_F64_e64_vi
    0U,	// V_CMP_NLG_F16_e32_gfx10
    0U,	// V_CMP_NLG_F16_e32_vi
    124496U,	// V_CMP_NLG_F16_e64_gfx10
    124496U,	// V_CMP_NLG_F16_e64_vi
    344656U,	// V_CMP_NLG_F16_sdwa_gfx10
    344656U,	// V_CMP_NLG_F16_sdwa_gfx9
    0U,	// V_CMP_NLG_F16_sdwa_vi
    0U,	// V_CMP_NLG_F32_e32_gfx10
    0U,	// V_CMP_NLG_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLG_F32_e32_vi
    124496U,	// V_CMP_NLG_F32_e64_gfx10
    124496U,	// V_CMP_NLG_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NLG_F32_e64_vi
    344656U,	// V_CMP_NLG_F32_sdwa_gfx10
    344656U,	// V_CMP_NLG_F32_sdwa_gfx9
    0U,	// V_CMP_NLG_F32_sdwa_vi
    0U,	// V_CMP_NLG_F64_e32_gfx10
    0U,	// V_CMP_NLG_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLG_F64_e32_vi
    124496U,	// V_CMP_NLG_F64_e64_gfx10
    124496U,	// V_CMP_NLG_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NLG_F64_e64_vi
    0U,	// V_CMP_NLT_F16_e32_gfx10
    0U,	// V_CMP_NLT_F16_e32_vi
    124496U,	// V_CMP_NLT_F16_e64_gfx10
    124496U,	// V_CMP_NLT_F16_e64_vi
    344656U,	// V_CMP_NLT_F16_sdwa_gfx10
    344656U,	// V_CMP_NLT_F16_sdwa_gfx9
    0U,	// V_CMP_NLT_F16_sdwa_vi
    0U,	// V_CMP_NLT_F32_e32_gfx10
    0U,	// V_CMP_NLT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLT_F32_e32_vi
    124496U,	// V_CMP_NLT_F32_e64_gfx10
    124496U,	// V_CMP_NLT_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_NLT_F32_e64_vi
    344656U,	// V_CMP_NLT_F32_sdwa_gfx10
    344656U,	// V_CMP_NLT_F32_sdwa_gfx9
    0U,	// V_CMP_NLT_F32_sdwa_vi
    0U,	// V_CMP_NLT_F64_e32_gfx10
    0U,	// V_CMP_NLT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLT_F64_e32_vi
    124496U,	// V_CMP_NLT_F64_e64_gfx10
    124496U,	// V_CMP_NLT_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_NLT_F64_e64_vi
    0U,	// V_CMP_O_F16_e32_gfx10
    0U,	// V_CMP_O_F16_e32_vi
    124496U,	// V_CMP_O_F16_e64_gfx10
    124496U,	// V_CMP_O_F16_e64_vi
    344656U,	// V_CMP_O_F16_sdwa_gfx10
    344656U,	// V_CMP_O_F16_sdwa_gfx9
    0U,	// V_CMP_O_F16_sdwa_vi
    0U,	// V_CMP_O_F32_e32_gfx10
    0U,	// V_CMP_O_F32_e32_gfx6_gfx7
    0U,	// V_CMP_O_F32_e32_vi
    124496U,	// V_CMP_O_F32_e64_gfx10
    124496U,	// V_CMP_O_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_O_F32_e64_vi
    344656U,	// V_CMP_O_F32_sdwa_gfx10
    344656U,	// V_CMP_O_F32_sdwa_gfx9
    0U,	// V_CMP_O_F32_sdwa_vi
    0U,	// V_CMP_O_F64_e32_gfx10
    0U,	// V_CMP_O_F64_e32_gfx6_gfx7
    0U,	// V_CMP_O_F64_e32_vi
    124496U,	// V_CMP_O_F64_e64_gfx10
    124496U,	// V_CMP_O_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_O_F64_e64_vi
    0U,	// V_CMP_TRU_F16_e32_gfx10
    0U,	// V_CMP_TRU_F16_e32_vi
    124496U,	// V_CMP_TRU_F16_e64_gfx10
    124496U,	// V_CMP_TRU_F16_e64_vi
    344656U,	// V_CMP_TRU_F16_sdwa_gfx10
    344656U,	// V_CMP_TRU_F16_sdwa_gfx9
    0U,	// V_CMP_TRU_F16_sdwa_vi
    0U,	// V_CMP_TRU_F32_e32_gfx10
    0U,	// V_CMP_TRU_F32_e32_gfx6_gfx7
    0U,	// V_CMP_TRU_F32_e32_vi
    124496U,	// V_CMP_TRU_F32_e64_gfx10
    124496U,	// V_CMP_TRU_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_TRU_F32_e64_vi
    344656U,	// V_CMP_TRU_F32_sdwa_gfx10
    344656U,	// V_CMP_TRU_F32_sdwa_gfx9
    0U,	// V_CMP_TRU_F32_sdwa_vi
    0U,	// V_CMP_TRU_F64_e32_gfx10
    0U,	// V_CMP_TRU_F64_e32_gfx6_gfx7
    0U,	// V_CMP_TRU_F64_e32_vi
    124496U,	// V_CMP_TRU_F64_e64_gfx10
    124496U,	// V_CMP_TRU_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_TRU_F64_e64_vi
    0U,	// V_CMP_T_I16_e32_vi
    1152U,	// V_CMP_T_I16_e64_vi
    344896U,	// V_CMP_T_I16_sdwa_gfx9
    0U,	// V_CMP_T_I16_sdwa_vi
    0U,	// V_CMP_T_I32_e32_gfx10
    0U,	// V_CMP_T_I32_e32_gfx6_gfx7
    0U,	// V_CMP_T_I32_e32_vi
    1152U,	// V_CMP_T_I32_e64_gfx10
    1152U,	// V_CMP_T_I32_e64_gfx6_gfx7
    1152U,	// V_CMP_T_I32_e64_vi
    344896U,	// V_CMP_T_I32_sdwa_gfx10
    344896U,	// V_CMP_T_I32_sdwa_gfx9
    0U,	// V_CMP_T_I32_sdwa_vi
    0U,	// V_CMP_T_I64_e32_gfx10
    0U,	// V_CMP_T_I64_e32_gfx6_gfx7
    0U,	// V_CMP_T_I64_e32_vi
    1152U,	// V_CMP_T_I64_e64_gfx10
    1152U,	// V_CMP_T_I64_e64_gfx6_gfx7
    1152U,	// V_CMP_T_I64_e64_vi
    0U,	// V_CMP_T_U16_e32_vi
    1152U,	// V_CMP_T_U16_e64_vi
    344896U,	// V_CMP_T_U16_sdwa_gfx9
    0U,	// V_CMP_T_U16_sdwa_vi
    0U,	// V_CMP_T_U32_e32_gfx10
    0U,	// V_CMP_T_U32_e32_gfx6_gfx7
    0U,	// V_CMP_T_U32_e32_vi
    1152U,	// V_CMP_T_U32_e64_gfx10
    1152U,	// V_CMP_T_U32_e64_gfx6_gfx7
    1152U,	// V_CMP_T_U32_e64_vi
    344896U,	// V_CMP_T_U32_sdwa_gfx10
    344896U,	// V_CMP_T_U32_sdwa_gfx9
    0U,	// V_CMP_T_U32_sdwa_vi
    0U,	// V_CMP_T_U64_e32_gfx10
    0U,	// V_CMP_T_U64_e32_gfx6_gfx7
    0U,	// V_CMP_T_U64_e32_vi
    1152U,	// V_CMP_T_U64_e64_gfx10
    1152U,	// V_CMP_T_U64_e64_gfx6_gfx7
    1152U,	// V_CMP_T_U64_e64_vi
    0U,	// V_CMP_U_F16_e32_gfx10
    0U,	// V_CMP_U_F16_e32_vi
    124496U,	// V_CMP_U_F16_e64_gfx10
    124496U,	// V_CMP_U_F16_e64_vi
    344656U,	// V_CMP_U_F16_sdwa_gfx10
    344656U,	// V_CMP_U_F16_sdwa_gfx9
    0U,	// V_CMP_U_F16_sdwa_vi
    0U,	// V_CMP_U_F32_e32_gfx10
    0U,	// V_CMP_U_F32_e32_gfx6_gfx7
    0U,	// V_CMP_U_F32_e32_vi
    124496U,	// V_CMP_U_F32_e64_gfx10
    124496U,	// V_CMP_U_F32_e64_gfx6_gfx7
    124496U,	// V_CMP_U_F32_e64_vi
    344656U,	// V_CMP_U_F32_sdwa_gfx10
    344656U,	// V_CMP_U_F32_sdwa_gfx9
    0U,	// V_CMP_U_F32_sdwa_vi
    0U,	// V_CMP_U_F64_e32_gfx10
    0U,	// V_CMP_U_F64_e32_gfx6_gfx7
    0U,	// V_CMP_U_F64_e32_vi
    124496U,	// V_CMP_U_F64_e64_gfx10
    124496U,	// V_CMP_U_F64_e64_gfx6_gfx7
    124496U,	// V_CMP_U_F64_e64_vi
    279040U,	// V_CNDMASK_B32_dpp8_gfx10
    287744U,	// V_CNDMASK_B32_dpp8_w32_gfx10
    278528U,	// V_CNDMASK_B32_dpp8_w64_gfx10
    401U,	// V_CNDMASK_B32_dpp_gfx10
    65U,	// V_CNDMASK_B32_dpp_vi
    6U,	// V_CNDMASK_B32_dpp_w32_gfx10
    417U,	// V_CNDMASK_B32_dpp_w64_gfx10
    1152U,	// V_CNDMASK_B32_e32_gfx10
    1152U,	// V_CNDMASK_B32_e32_gfx6_gfx7
    1152U,	// V_CNDMASK_B32_e32_vi
    362064U,	// V_CNDMASK_B32_e64_gfx10
    362064U,	// V_CNDMASK_B32_e64_gfx6_gfx7
    362064U,	// V_CNDMASK_B32_e64_vi
    10266432U,	// V_CNDMASK_B32_sdwa_gfx10
    109847360U,	// V_CNDMASK_B32_sdwa_gfx9
    109847360U,	// V_CNDMASK_B32_sdwa_vi
    10560U,	// V_CNDMASK_B32_sdwa_w32_gfx10
    109847360U,	// V_CNDMASK_B32_sdwa_w64_gfx10
    353U,	// V_COS_F16_dpp8_gfx10
    13361U,	// V_COS_F16_dpp_gfx10
    1073U,	// V_COS_F16_dpp_vi
    0U,	// V_COS_F16_e32_gfx10
    0U,	// V_COS_F16_e32_vi
    1413U,	// V_COS_F16_e64_gfx10
    1413U,	// V_COS_F16_e64_vi
    328581U,	// V_COS_F16_sdwa_gfx10
    328581U,	// V_COS_F16_sdwa_gfx9
    14197U,	// V_COS_F16_sdwa_vi
    353U,	// V_COS_F32_dpp8_gfx10
    13361U,	// V_COS_F32_dpp_gfx10
    1073U,	// V_COS_F32_dpp_vi
    0U,	// V_COS_F32_e32_gfx10
    0U,	// V_COS_F32_e32_gfx6_gfx7
    0U,	// V_COS_F32_e32_vi
    1413U,	// V_COS_F32_e64_gfx10
    1413U,	// V_COS_F32_e64_gfx6_gfx7
    1413U,	// V_COS_F32_e64_vi
    328581U,	// V_COS_F32_sdwa_gfx10
    328581U,	// V_COS_F32_sdwa_gfx9
    14197U,	// V_COS_F32_sdwa_vi
    145606224U,	// V_CUBEID_F32_gfx10
    145606224U,	// V_CUBEID_F32_gfx6_gfx7
    145606224U,	// V_CUBEID_F32_vi
    145606224U,	// V_CUBEMA_F32_gfx10
    145606224U,	// V_CUBEMA_F32_gfx6_gfx7
    145606224U,	// V_CUBEMA_F32_vi
    145606224U,	// V_CUBESC_F32_gfx10
    145606224U,	// V_CUBESC_F32_gfx6_gfx7
    145606224U,	// V_CUBESC_F32_vi
    145606224U,	// V_CUBETC_F32_gfx10
    145606224U,	// V_CUBETC_F32_gfx6_gfx7
    145606224U,	// V_CUBETC_F32_vi
    353U,	// V_CVT_F16_F32_dpp8_gfx10
    13361U,	// V_CVT_F16_F32_dpp_gfx10
    1073U,	// V_CVT_F16_F32_dpp_vi
    0U,	// V_CVT_F16_F32_e32_gfx10
    0U,	// V_CVT_F16_F32_e32_gfx6_gfx7
    0U,	// V_CVT_F16_F32_e32_vi
    1413U,	// V_CVT_F16_F32_e64_gfx10
    1413U,	// V_CVT_F16_F32_e64_gfx6_gfx7
    1413U,	// V_CVT_F16_F32_e64_vi
    328581U,	// V_CVT_F16_F32_sdwa_gfx10
    328581U,	// V_CVT_F16_F32_sdwa_gfx9
    14197U,	// V_CVT_F16_F32_sdwa_vi
    353U,	// V_CVT_F16_I16_dpp8_gfx10
    12321U,	// V_CVT_F16_I16_dpp_gfx10
    1057U,	// V_CVT_F16_I16_dpp_vi
    0U,	// V_CVT_F16_I16_e32_gfx10
    0U,	// V_CVT_F16_I16_e32_vi
    6U,	// V_CVT_F16_I16_e64_gfx10
    6U,	// V_CVT_F16_I16_e64_vi
    328581U,	// V_CVT_F16_I16_sdwa_gfx10
    328581U,	// V_CVT_F16_I16_sdwa_gfx9
    14197U,	// V_CVT_F16_I16_sdwa_vi
    353U,	// V_CVT_F16_U16_dpp8_gfx10
    12321U,	// V_CVT_F16_U16_dpp_gfx10
    1057U,	// V_CVT_F16_U16_dpp_vi
    0U,	// V_CVT_F16_U16_e32_gfx10
    0U,	// V_CVT_F16_U16_e32_vi
    6U,	// V_CVT_F16_U16_e64_gfx10
    6U,	// V_CVT_F16_U16_e64_vi
    328581U,	// V_CVT_F16_U16_sdwa_gfx10
    328581U,	// V_CVT_F16_U16_sdwa_gfx9
    14197U,	// V_CVT_F16_U16_sdwa_vi
    353U,	// V_CVT_F32_F16_dpp8_gfx10
    13361U,	// V_CVT_F32_F16_dpp_gfx10
    1073U,	// V_CVT_F32_F16_dpp_vi
    0U,	// V_CVT_F32_F16_e32_gfx10
    0U,	// V_CVT_F32_F16_e32_gfx6_gfx7
    0U,	// V_CVT_F32_F16_e32_vi
    1413U,	// V_CVT_F32_F16_e64_gfx10
    1413U,	// V_CVT_F32_F16_e64_gfx6_gfx7
    1413U,	// V_CVT_F32_F16_e64_vi
    328581U,	// V_CVT_F32_F16_sdwa_gfx10
    328581U,	// V_CVT_F32_F16_sdwa_gfx9
    14197U,	// V_CVT_F32_F16_sdwa_vi
    0U,	// V_CVT_F32_F64_e32_gfx10
    0U,	// V_CVT_F32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_F32_F64_e32_vi
    1413U,	// V_CVT_F32_F64_e64_gfx10
    1413U,	// V_CVT_F32_F64_e64_gfx6_gfx7
    1413U,	// V_CVT_F32_F64_e64_vi
    353U,	// V_CVT_F32_I32_dpp8_gfx10
    12321U,	// V_CVT_F32_I32_dpp_gfx10
    1057U,	// V_CVT_F32_I32_dpp_vi
    0U,	// V_CVT_F32_I32_e32_gfx10
    0U,	// V_CVT_F32_I32_e32_gfx6_gfx7
    0U,	// V_CVT_F32_I32_e32_vi
    6U,	// V_CVT_F32_I32_e64_gfx10
    6U,	// V_CVT_F32_I32_e64_gfx6_gfx7
    6U,	// V_CVT_F32_I32_e64_vi
    328581U,	// V_CVT_F32_I32_sdwa_gfx10
    328581U,	// V_CVT_F32_I32_sdwa_gfx9
    14197U,	// V_CVT_F32_I32_sdwa_vi
    353U,	// V_CVT_F32_U32_dpp8_gfx10
    12321U,	// V_CVT_F32_U32_dpp_gfx10
    1057U,	// V_CVT_F32_U32_dpp_vi
    0U,	// V_CVT_F32_U32_e32_gfx10
    0U,	// V_CVT_F32_U32_e32_gfx6_gfx7
    0U,	// V_CVT_F32_U32_e32_vi
    6U,	// V_CVT_F32_U32_e64_gfx10
    6U,	// V_CVT_F32_U32_e64_gfx6_gfx7
    6U,	// V_CVT_F32_U32_e64_vi
    328581U,	// V_CVT_F32_U32_sdwa_gfx10
    328581U,	// V_CVT_F32_U32_sdwa_gfx9
    14197U,	// V_CVT_F32_U32_sdwa_vi
    353U,	// V_CVT_F32_UBYTE0_dpp8_gfx10
    12321U,	// V_CVT_F32_UBYTE0_dpp_gfx10
    1057U,	// V_CVT_F32_UBYTE0_dpp_vi
    0U,	// V_CVT_F32_UBYTE0_e32_gfx10
    0U,	// V_CVT_F32_UBYTE0_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE0_e32_vi
    6U,	// V_CVT_F32_UBYTE0_e64_gfx10
    6U,	// V_CVT_F32_UBYTE0_e64_gfx6_gfx7
    6U,	// V_CVT_F32_UBYTE0_e64_vi
    328581U,	// V_CVT_F32_UBYTE0_sdwa_gfx10
    328581U,	// V_CVT_F32_UBYTE0_sdwa_gfx9
    14197U,	// V_CVT_F32_UBYTE0_sdwa_vi
    353U,	// V_CVT_F32_UBYTE1_dpp8_gfx10
    12321U,	// V_CVT_F32_UBYTE1_dpp_gfx10
    1057U,	// V_CVT_F32_UBYTE1_dpp_vi
    0U,	// V_CVT_F32_UBYTE1_e32_gfx10
    0U,	// V_CVT_F32_UBYTE1_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE1_e32_vi
    6U,	// V_CVT_F32_UBYTE1_e64_gfx10
    6U,	// V_CVT_F32_UBYTE1_e64_gfx6_gfx7
    6U,	// V_CVT_F32_UBYTE1_e64_vi
    328581U,	// V_CVT_F32_UBYTE1_sdwa_gfx10
    328581U,	// V_CVT_F32_UBYTE1_sdwa_gfx9
    14197U,	// V_CVT_F32_UBYTE1_sdwa_vi
    353U,	// V_CVT_F32_UBYTE2_dpp8_gfx10
    12321U,	// V_CVT_F32_UBYTE2_dpp_gfx10
    1057U,	// V_CVT_F32_UBYTE2_dpp_vi
    0U,	// V_CVT_F32_UBYTE2_e32_gfx10
    0U,	// V_CVT_F32_UBYTE2_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE2_e32_vi
    6U,	// V_CVT_F32_UBYTE2_e64_gfx10
    6U,	// V_CVT_F32_UBYTE2_e64_gfx6_gfx7
    6U,	// V_CVT_F32_UBYTE2_e64_vi
    328581U,	// V_CVT_F32_UBYTE2_sdwa_gfx10
    328581U,	// V_CVT_F32_UBYTE2_sdwa_gfx9
    14197U,	// V_CVT_F32_UBYTE2_sdwa_vi
    353U,	// V_CVT_F32_UBYTE3_dpp8_gfx10
    12321U,	// V_CVT_F32_UBYTE3_dpp_gfx10
    1057U,	// V_CVT_F32_UBYTE3_dpp_vi
    0U,	// V_CVT_F32_UBYTE3_e32_gfx10
    0U,	// V_CVT_F32_UBYTE3_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE3_e32_vi
    6U,	// V_CVT_F32_UBYTE3_e64_gfx10
    6U,	// V_CVT_F32_UBYTE3_e64_gfx6_gfx7
    6U,	// V_CVT_F32_UBYTE3_e64_vi
    328581U,	// V_CVT_F32_UBYTE3_sdwa_gfx10
    328581U,	// V_CVT_F32_UBYTE3_sdwa_gfx9
    14197U,	// V_CVT_F32_UBYTE3_sdwa_vi
    0U,	// V_CVT_F64_F32_e32_gfx10
    0U,	// V_CVT_F64_F32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_F32_e32_vi
    1413U,	// V_CVT_F64_F32_e64_gfx10
    1413U,	// V_CVT_F64_F32_e64_gfx6_gfx7
    1413U,	// V_CVT_F64_F32_e64_vi
    0U,	// V_CVT_F64_I32_e32_gfx10
    0U,	// V_CVT_F64_I32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_I32_e32_vi
    6U,	// V_CVT_F64_I32_e64_gfx10
    6U,	// V_CVT_F64_I32_e64_gfx6_gfx7
    6U,	// V_CVT_F64_I32_e64_vi
    0U,	// V_CVT_F64_U32_e32_gfx10
    0U,	// V_CVT_F64_U32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_U32_e32_vi
    6U,	// V_CVT_F64_U32_e64_gfx10
    6U,	// V_CVT_F64_U32_e64_gfx6_gfx7
    6U,	// V_CVT_F64_U32_e64_vi
    353U,	// V_CVT_FLR_I32_F32_dpp8_gfx10
    13361U,	// V_CVT_FLR_I32_F32_dpp_gfx10
    1073U,	// V_CVT_FLR_I32_F32_dpp_vi
    0U,	// V_CVT_FLR_I32_F32_e32_gfx10
    0U,	// V_CVT_FLR_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_FLR_I32_F32_e32_vi
    69U,	// V_CVT_FLR_I32_F32_e64_gfx10
    69U,	// V_CVT_FLR_I32_F32_e64_gfx6_gfx7
    69U,	// V_CVT_FLR_I32_F32_e64_vi
    13173U,	// V_CVT_FLR_I32_F32_sdwa_gfx10
    13173U,	// V_CVT_FLR_I32_F32_sdwa_gfx9
    13173U,	// V_CVT_FLR_I32_F32_sdwa_vi
    353U,	// V_CVT_I16_F16_dpp8_gfx10
    13361U,	// V_CVT_I16_F16_dpp_gfx10
    1073U,	// V_CVT_I16_F16_dpp_vi
    0U,	// V_CVT_I16_F16_e32_gfx10
    0U,	// V_CVT_I16_F16_e32_vi
    69U,	// V_CVT_I16_F16_e64_gfx10
    69U,	// V_CVT_I16_F16_e64_vi
    13173U,	// V_CVT_I16_F16_sdwa_gfx10
    13173U,	// V_CVT_I16_F16_sdwa_gfx9
    13173U,	// V_CVT_I16_F16_sdwa_vi
    353U,	// V_CVT_I32_F32_dpp8_gfx10
    13361U,	// V_CVT_I32_F32_dpp_gfx10
    1073U,	// V_CVT_I32_F32_dpp_vi
    0U,	// V_CVT_I32_F32_e32_gfx10
    0U,	// V_CVT_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_I32_F32_e32_vi
    69U,	// V_CVT_I32_F32_e64_gfx10
    69U,	// V_CVT_I32_F32_e64_gfx6_gfx7
    69U,	// V_CVT_I32_F32_e64_vi
    13173U,	// V_CVT_I32_F32_sdwa_gfx10
    13173U,	// V_CVT_I32_F32_sdwa_gfx9
    13173U,	// V_CVT_I32_F32_sdwa_vi
    0U,	// V_CVT_I32_F64_e32_gfx10
    0U,	// V_CVT_I32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_I32_F64_e32_vi
    69U,	// V_CVT_I32_F64_e64_gfx10
    69U,	// V_CVT_I32_F64_e64_gfx6_gfx7
    69U,	// V_CVT_I32_F64_e64_vi
    353U,	// V_CVT_NORM_I16_F16_dpp8_gfx10
    13361U,	// V_CVT_NORM_I16_F16_dpp_gfx10
    1073U,	// V_CVT_NORM_I16_F16_dpp_vi
    0U,	// V_CVT_NORM_I16_F16_e32_gfx10
    0U,	// V_CVT_NORM_I16_F16_e32_vi
    69U,	// V_CVT_NORM_I16_F16_e64_gfx10
    69U,	// V_CVT_NORM_I16_F16_e64_vi
    13173U,	// V_CVT_NORM_I16_F16_sdwa_gfx10
    13173U,	// V_CVT_NORM_I16_F16_sdwa_gfx9
    13173U,	// V_CVT_NORM_I16_F16_sdwa_vi
    353U,	// V_CVT_NORM_U16_F16_dpp8_gfx10
    13361U,	// V_CVT_NORM_U16_F16_dpp_gfx10
    1073U,	// V_CVT_NORM_U16_F16_dpp_vi
    0U,	// V_CVT_NORM_U16_F16_e32_gfx10
    0U,	// V_CVT_NORM_U16_F16_e32_vi
    69U,	// V_CVT_NORM_U16_F16_e64_gfx10
    69U,	// V_CVT_NORM_U16_F16_e64_vi
    13173U,	// V_CVT_NORM_U16_F16_sdwa_gfx10
    13173U,	// V_CVT_NORM_U16_F16_sdwa_gfx9
    13173U,	// V_CVT_NORM_U16_F16_sdwa_vi
    353U,	// V_CVT_OFF_F32_I4_dpp8_gfx10
    12321U,	// V_CVT_OFF_F32_I4_dpp_gfx10
    1057U,	// V_CVT_OFF_F32_I4_dpp_vi
    0U,	// V_CVT_OFF_F32_I4_e32_gfx10
    0U,	// V_CVT_OFF_F32_I4_e32_gfx6_gfx7
    0U,	// V_CVT_OFF_F32_I4_e32_vi
    6U,	// V_CVT_OFF_F32_I4_e64_gfx10
    6U,	// V_CVT_OFF_F32_I4_e64_gfx6_gfx7
    6U,	// V_CVT_OFF_F32_I4_e64_vi
    328581U,	// V_CVT_OFF_F32_I4_sdwa_gfx10
    328581U,	// V_CVT_OFF_F32_I4_sdwa_gfx9
    14197U,	// V_CVT_OFF_F32_I4_sdwa_vi
    1152U,	// V_CVT_PKACCUM_U8_F32_e32_gfx6_gfx7
    124736U,	// V_CVT_PKACCUM_U8_F32_e64_gfx6_gfx7
    124736U,	// V_CVT_PKACCUM_U8_F32_e64_vi
    273488U,	// V_CVT_PKNORM_I16_F16_gfx10
    273488U,	// V_CVT_PKNORM_I16_F16_vi
    1152U,	// V_CVT_PKNORM_I16_F32_e32_gfx6_gfx7
    124496U,	// V_CVT_PKNORM_I16_F32_e64_gfx10
    124496U,	// V_CVT_PKNORM_I16_F32_e64_gfx6_gfx7
    124496U,	// V_CVT_PKNORM_I16_F32_e64_vi
    273488U,	// V_CVT_PKNORM_U16_F16_gfx10
    273488U,	// V_CVT_PKNORM_U16_F16_vi
    1152U,	// V_CVT_PKNORM_U16_F32_e32_gfx6_gfx7
    124496U,	// V_CVT_PKNORM_U16_F32_e64_gfx10
    124496U,	// V_CVT_PKNORM_U16_F32_e64_gfx6_gfx7
    124496U,	// V_CVT_PKNORM_U16_F32_e64_vi
    1152U,	// V_CVT_PKRTZ_F16_F32_e32_gfx10
    1152U,	// V_CVT_PKRTZ_F16_F32_e32_gfx6_gfx7
    321104U,	// V_CVT_PKRTZ_F16_F32_e64_gfx10
    321104U,	// V_CVT_PKRTZ_F16_F32_e64_gfx6_gfx7
    321104U,	// V_CVT_PKRTZ_F16_F32_e64_vi
    1152U,	// V_CVT_PK_I16_I32_e32_gfx6_gfx7
    1152U,	// V_CVT_PK_I16_I32_e64_gfx10
    1152U,	// V_CVT_PK_I16_I32_e64_gfx6_gfx7
    1152U,	// V_CVT_PK_I16_I32_e64_vi
    1152U,	// V_CVT_PK_U16_U32_e32_gfx6_gfx7
    1152U,	// V_CVT_PK_U16_U32_e64_gfx10
    1152U,	// V_CVT_PK_U16_U32_e64_gfx6_gfx7
    1152U,	// V_CVT_PK_U16_U32_e64_vi
    395072U,	// V_CVT_PK_U8_F32_gfx10
    395072U,	// V_CVT_PK_U8_F32_gfx6_gfx7
    395072U,	// V_CVT_PK_U8_F32_vi
    353U,	// V_CVT_RPI_I32_F32_dpp8_gfx10
    13361U,	// V_CVT_RPI_I32_F32_dpp_gfx10
    1073U,	// V_CVT_RPI_I32_F32_dpp_vi
    0U,	// V_CVT_RPI_I32_F32_e32_gfx10
    0U,	// V_CVT_RPI_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_RPI_I32_F32_e32_vi
    69U,	// V_CVT_RPI_I32_F32_e64_gfx10
    69U,	// V_CVT_RPI_I32_F32_e64_gfx6_gfx7
    69U,	// V_CVT_RPI_I32_F32_e64_vi
    13173U,	// V_CVT_RPI_I32_F32_sdwa_gfx10
    13173U,	// V_CVT_RPI_I32_F32_sdwa_gfx9
    13173U,	// V_CVT_RPI_I32_F32_sdwa_vi
    353U,	// V_CVT_U16_F16_dpp8_gfx10
    13361U,	// V_CVT_U16_F16_dpp_gfx10
    1073U,	// V_CVT_U16_F16_dpp_vi
    0U,	// V_CVT_U16_F16_e32_gfx10
    0U,	// V_CVT_U16_F16_e32_vi
    69U,	// V_CVT_U16_F16_e64_gfx10
    69U,	// V_CVT_U16_F16_e64_vi
    13173U,	// V_CVT_U16_F16_sdwa_gfx10
    13173U,	// V_CVT_U16_F16_sdwa_gfx9
    13173U,	// V_CVT_U16_F16_sdwa_vi
    353U,	// V_CVT_U32_F32_dpp8_gfx10
    13361U,	// V_CVT_U32_F32_dpp_gfx10
    1073U,	// V_CVT_U32_F32_dpp_vi
    0U,	// V_CVT_U32_F32_e32_gfx10
    0U,	// V_CVT_U32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_U32_F32_e32_vi
    69U,	// V_CVT_U32_F32_e64_gfx10
    69U,	// V_CVT_U32_F32_e64_gfx6_gfx7
    69U,	// V_CVT_U32_F32_e64_vi
    13173U,	// V_CVT_U32_F32_sdwa_gfx10
    13173U,	// V_CVT_U32_F32_sdwa_gfx9
    13173U,	// V_CVT_U32_F32_sdwa_vi
    0U,	// V_CVT_U32_F64_e32_gfx10
    0U,	// V_CVT_U32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_U32_F64_e32_vi
    69U,	// V_CVT_U32_F64_e64_gfx10
    69U,	// V_CVT_U32_F64_e64_gfx6_gfx7
    69U,	// V_CVT_U32_F64_e64_vi
    162907728U,	// V_DIV_FIXUP_F16_gfx10
    162907728U,	// V_DIV_FIXUP_F16_gfx9_gfx9
    145606224U,	// V_DIV_FIXUP_F16_vi
    145606224U,	// V_DIV_FIXUP_F32_gfx10
    145606224U,	// V_DIV_FIXUP_F32_gfx6_gfx7
    145606224U,	// V_DIV_FIXUP_F32_vi
    145606224U,	// V_DIV_FIXUP_F64_gfx10
    145606224U,	// V_DIV_FIXUP_F64_gfx6_gfx7
    145606224U,	// V_DIV_FIXUP_F64_vi
    145606224U,	// V_DIV_FIXUP_LEGACY_F16_gfx9
    145606224U,	// V_DIV_FMAS_F32_gfx10
    145606224U,	// V_DIV_FMAS_F32_gfx6_gfx7
    145606224U,	// V_DIV_FMAS_F32_vi
    145606224U,	// V_DIV_FMAS_F64_gfx10
    145606224U,	// V_DIV_FMAS_F64_gfx6_gfx7
    145606224U,	// V_DIV_FMAS_F64_vi
    7U,	// V_DIV_SCALE_F32_gfx10
    7U,	// V_DIV_SCALE_F32_gfx6_gfx7
    7U,	// V_DIV_SCALE_F32_vi
    7U,	// V_DIV_SCALE_F64_gfx10
    7U,	// V_DIV_SCALE_F64_gfx6_gfx7
    7U,	// V_DIV_SCALE_F64_vi
    410208U,	// V_DOT2C_F32_F16_dpp8_gfx10
    12075600U,	// V_DOT2C_F32_F16_dpp_gfx10
    16976U,	// V_DOT2C_F32_F16_dpp_vi
    1152U,	// V_DOT2C_F32_F16_e32_gfx10
    1152U,	// V_DOT2C_F32_F16_e32_vi
    16992U,	// V_DOT2C_I32_I16_dpp_vi
    1152U,	// V_DOT2C_I32_I16_e32_vi
    13010528U,	// V_DOT2_F32_F16_gfx10
    13010528U,	// V_DOT2_F32_F16_vi
    13010528U,	// V_DOT2_I32_I16_gfx10
    13010528U,	// V_DOT2_I32_I16_vi
    13010528U,	// V_DOT2_U32_U16_gfx10
    13010528U,	// V_DOT2_U32_U16_vi
    410208U,	// V_DOT4C_I32_I8_dpp8_gfx10
    12075616U,	// V_DOT4C_I32_I8_dpp_gfx10
    16992U,	// V_DOT4C_I32_I8_dpp_vi
    1152U,	// V_DOT4C_I32_I8_e32_gfx10
    1152U,	// V_DOT4C_I32_I8_e32_vi
    13010528U,	// V_DOT4_I32_I8_gfx10
    13010528U,	// V_DOT4_I32_I8_vi
    13010528U,	// V_DOT4_U32_U8_gfx10
    13010528U,	// V_DOT4_U32_U8_vi
    410208U,	// V_DOT8C_I32_I4_dpp8_gfx10
    12075616U,	// V_DOT8C_I32_I4_dpp_gfx10
    16992U,	// V_DOT8C_I32_I4_dpp_vi
    1152U,	// V_DOT8C_I32_I4_e32_gfx10
    1152U,	// V_DOT8C_I32_I4_e32_vi
    13010528U,	// V_DOT8_I32_I4_gfx10
    13010528U,	// V_DOT8_I32_I4_vi
    13010528U,	// V_DOT8_U32_U4_gfx10
    13010528U,	// V_DOT8_U32_U4_vi
    353U,	// V_EXP_F16_dpp8_gfx10
    13361U,	// V_EXP_F16_dpp_gfx10
    1073U,	// V_EXP_F16_dpp_vi
    0U,	// V_EXP_F16_e32_gfx10
    0U,	// V_EXP_F16_e32_vi
    1413U,	// V_EXP_F16_e64_gfx10
    1413U,	// V_EXP_F16_e64_vi
    328581U,	// V_EXP_F16_sdwa_gfx10
    328581U,	// V_EXP_F16_sdwa_gfx9
    14197U,	// V_EXP_F16_sdwa_vi
    353U,	// V_EXP_F32_dpp8_gfx10
    13361U,	// V_EXP_F32_dpp_gfx10
    1073U,	// V_EXP_F32_dpp_vi
    0U,	// V_EXP_F32_e32_gfx10
    0U,	// V_EXP_F32_e32_gfx6_gfx7
    0U,	// V_EXP_F32_e32_vi
    1413U,	// V_EXP_F32_e64_gfx10
    1413U,	// V_EXP_F32_e64_gfx6_gfx7
    1413U,	// V_EXP_F32_e64_vi
    328581U,	// V_EXP_F32_sdwa_gfx10
    328581U,	// V_EXP_F32_sdwa_gfx9
    14197U,	// V_EXP_F32_sdwa_vi
    1073U,	// V_EXP_LEGACY_F32_dpp_vi
    0U,	// V_EXP_LEGACY_F32_e32_gfx7
    0U,	// V_EXP_LEGACY_F32_e32_vi
    1413U,	// V_EXP_LEGACY_F32_e64_gfx7
    1413U,	// V_EXP_LEGACY_F32_e64_vi
    328581U,	// V_EXP_LEGACY_F32_sdwa_gfx9
    14197U,	// V_EXP_LEGACY_F32_sdwa_vi
    353U,	// V_FFBH_I32_dpp8_gfx10
    12321U,	// V_FFBH_I32_dpp_gfx10
    1057U,	// V_FFBH_I32_dpp_vi
    0U,	// V_FFBH_I32_e32_gfx10
    0U,	// V_FFBH_I32_e32_gfx6_gfx7
    0U,	// V_FFBH_I32_e32_vi
    0U,	// V_FFBH_I32_e64_gfx10
    0U,	// V_FFBH_I32_e64_gfx6_gfx7
    0U,	// V_FFBH_I32_e64_vi
    13173U,	// V_FFBH_I32_sdwa_gfx10
    13173U,	// V_FFBH_I32_sdwa_gfx9
    13173U,	// V_FFBH_I32_sdwa_vi
    353U,	// V_FFBH_U32_dpp8_gfx10
    12321U,	// V_FFBH_U32_dpp_gfx10
    1057U,	// V_FFBH_U32_dpp_vi
    0U,	// V_FFBH_U32_e32_gfx10
    0U,	// V_FFBH_U32_e32_gfx6_gfx7
    0U,	// V_FFBH_U32_e32_vi
    0U,	// V_FFBH_U32_e64_gfx10
    0U,	// V_FFBH_U32_e64_gfx6_gfx7
    0U,	// V_FFBH_U32_e64_vi
    13173U,	// V_FFBH_U32_sdwa_gfx10
    13173U,	// V_FFBH_U32_sdwa_gfx9
    13173U,	// V_FFBH_U32_sdwa_vi
    353U,	// V_FFBL_B32_dpp8_gfx10
    12321U,	// V_FFBL_B32_dpp_gfx10
    1057U,	// V_FFBL_B32_dpp_vi
    0U,	// V_FFBL_B32_e32_gfx10
    0U,	// V_FFBL_B32_e32_gfx6_gfx7
    0U,	// V_FFBL_B32_e32_vi
    0U,	// V_FFBL_B32_e64_gfx10
    0U,	// V_FFBL_B32_e64_gfx6_gfx7
    0U,	// V_FFBL_B32_e64_vi
    13173U,	// V_FFBL_B32_sdwa_gfx10
    13173U,	// V_FFBL_B32_sdwa_gfx9
    13173U,	// V_FFBL_B32_sdwa_vi
    353U,	// V_FLOOR_F16_dpp8_gfx10
    13361U,	// V_FLOOR_F16_dpp_gfx10
    1073U,	// V_FLOOR_F16_dpp_vi
    0U,	// V_FLOOR_F16_e32_gfx10
    0U,	// V_FLOOR_F16_e32_vi
    1413U,	// V_FLOOR_F16_e64_gfx10
    1413U,	// V_FLOOR_F16_e64_vi
    328581U,	// V_FLOOR_F16_sdwa_gfx10
    328581U,	// V_FLOOR_F16_sdwa_gfx9
    14197U,	// V_FLOOR_F16_sdwa_vi
    353U,	// V_FLOOR_F32_dpp8_gfx10
    13361U,	// V_FLOOR_F32_dpp_gfx10
    1073U,	// V_FLOOR_F32_dpp_vi
    0U,	// V_FLOOR_F32_e32_gfx10
    0U,	// V_FLOOR_F32_e32_gfx6_gfx7
    0U,	// V_FLOOR_F32_e32_vi
    1413U,	// V_FLOOR_F32_e64_gfx10
    1413U,	// V_FLOOR_F32_e64_gfx6_gfx7
    1413U,	// V_FLOOR_F32_e64_vi
    328581U,	// V_FLOOR_F32_sdwa_gfx10
    328581U,	// V_FLOOR_F32_sdwa_gfx9
    14197U,	// V_FLOOR_F32_sdwa_vi
    0U,	// V_FLOOR_F64_e32_gfx10
    0U,	// V_FLOOR_F64_e32_gfx7
    0U,	// V_FLOOR_F64_e32_vi
    1413U,	// V_FLOOR_F64_e64_gfx10
    1413U,	// V_FLOOR_F64_e64_gfx7
    1413U,	// V_FLOOR_F64_e64_vi
    444032U,	// V_FMAAK_F16_gfx10
    460416U,	// V_FMAAK_F32_gfx10
    410208U,	// V_FMAC_F16_dpp8_gfx10
    12075600U,	// V_FMAC_F16_dpp_gfx10
    1152U,	// V_FMAC_F16_e32_gfx10
    14416U,	// V_FMAC_F16_e64_gfx10
    410208U,	// V_FMAC_F32_dpp8_gfx10
    12075600U,	// V_FMAC_F32_dpp_gfx10
    16976U,	// V_FMAC_F32_dpp_vi
    1152U,	// V_FMAC_F32_e32_gfx10
    1152U,	// V_FMAC_F32_e32_vi
    14416U,	// V_FMAC_F32_e64_gfx10
    14416U,	// V_FMAC_F32_e64_vi
    14928U,	// V_FMAC_F32_sdwa_vi
    1152U,	// V_FMAC_LEGACY_F32_e32_gfx10
    14416U,	// V_FMAC_LEGACY_F32_e64_gfx10
    432U,	// V_FMAMK_F16_gfx10
    448U,	// V_FMAMK_F32_gfx10
    162907728U,	// V_FMA_F16_gfx10
    162907728U,	// V_FMA_F16_gfx9_gfx9
    145606224U,	// V_FMA_F16_vi
    145606224U,	// V_FMA_F32_gfx10
    145606224U,	// V_FMA_F32_gfx6_gfx7
    145606224U,	// V_FMA_F32_vi
    145606224U,	// V_FMA_F64_gfx10
    145606224U,	// V_FMA_F64_gfx6_gfx7
    145606224U,	// V_FMA_F64_vi
    145606224U,	// V_FMA_LEGACY_F16_gfx9
    145606224U,	// V_FMA_LEGACY_F32_gfx10
    13485648U,	// V_FMA_MIXHI_F16_gfx10
    13485648U,	// V_FMA_MIXHI_F16_vi
    13485648U,	// V_FMA_MIXLO_F16_gfx10
    13485648U,	// V_FMA_MIXLO_F16_vi
    179684944U,	// V_FMA_MIX_F32_gfx10
    179684944U,	// V_FMA_MIX_F32_vi
    353U,	// V_FRACT_F16_dpp8_gfx10
    13361U,	// V_FRACT_F16_dpp_gfx10
    1073U,	// V_FRACT_F16_dpp_vi
    0U,	// V_FRACT_F16_e32_gfx10
    0U,	// V_FRACT_F16_e32_vi
    1413U,	// V_FRACT_F16_e64_gfx10
    1413U,	// V_FRACT_F16_e64_vi
    328581U,	// V_FRACT_F16_sdwa_gfx10
    328581U,	// V_FRACT_F16_sdwa_gfx9
    14197U,	// V_FRACT_F16_sdwa_vi
    353U,	// V_FRACT_F32_dpp8_gfx10
    13361U,	// V_FRACT_F32_dpp_gfx10
    1073U,	// V_FRACT_F32_dpp_vi
    0U,	// V_FRACT_F32_e32_gfx10
    0U,	// V_FRACT_F32_e32_gfx6_gfx7
    0U,	// V_FRACT_F32_e32_vi
    1413U,	// V_FRACT_F32_e64_gfx10
    1413U,	// V_FRACT_F32_e64_gfx6_gfx7
    1413U,	// V_FRACT_F32_e64_vi
    328581U,	// V_FRACT_F32_sdwa_gfx10
    328581U,	// V_FRACT_F32_sdwa_gfx9
    14197U,	// V_FRACT_F32_sdwa_vi
    0U,	// V_FRACT_F64_e32_gfx10
    0U,	// V_FRACT_F64_e32_gfx6_gfx7
    0U,	// V_FRACT_F64_e32_vi
    1413U,	// V_FRACT_F64_e64_gfx10
    1413U,	// V_FRACT_F64_e64_gfx6_gfx7
    1413U,	// V_FRACT_F64_e64_vi
    353U,	// V_FREXP_EXP_I16_F16_dpp8_gfx10
    13361U,	// V_FREXP_EXP_I16_F16_dpp_gfx10
    1073U,	// V_FREXP_EXP_I16_F16_dpp_vi
    0U,	// V_FREXP_EXP_I16_F16_e32_gfx10
    0U,	// V_FREXP_EXP_I16_F16_e32_vi
    69U,	// V_FREXP_EXP_I16_F16_e64_gfx10
    69U,	// V_FREXP_EXP_I16_F16_e64_vi
    13173U,	// V_FREXP_EXP_I16_F16_sdwa_gfx10
    13173U,	// V_FREXP_EXP_I16_F16_sdwa_gfx9
    13173U,	// V_FREXP_EXP_I16_F16_sdwa_vi
    353U,	// V_FREXP_EXP_I32_F32_dpp8_gfx10
    13361U,	// V_FREXP_EXP_I32_F32_dpp_gfx10
    1073U,	// V_FREXP_EXP_I32_F32_dpp_vi
    0U,	// V_FREXP_EXP_I32_F32_e32_gfx10
    0U,	// V_FREXP_EXP_I32_F32_e32_gfx6_gfx7
    0U,	// V_FREXP_EXP_I32_F32_e32_vi
    69U,	// V_FREXP_EXP_I32_F32_e64_gfx10
    69U,	// V_FREXP_EXP_I32_F32_e64_gfx6_gfx7
    69U,	// V_FREXP_EXP_I32_F32_e64_vi
    13173U,	// V_FREXP_EXP_I32_F32_sdwa_gfx10
    13173U,	// V_FREXP_EXP_I32_F32_sdwa_gfx9
    13173U,	// V_FREXP_EXP_I32_F32_sdwa_vi
    0U,	// V_FREXP_EXP_I32_F64_e32_gfx10
    0U,	// V_FREXP_EXP_I32_F64_e32_gfx6_gfx7
    0U,	// V_FREXP_EXP_I32_F64_e32_vi
    69U,	// V_FREXP_EXP_I32_F64_e64_gfx10
    69U,	// V_FREXP_EXP_I32_F64_e64_gfx6_gfx7
    69U,	// V_FREXP_EXP_I32_F64_e64_vi
    353U,	// V_FREXP_MANT_F16_dpp8_gfx10
    13361U,	// V_FREXP_MANT_F16_dpp_gfx10
    1073U,	// V_FREXP_MANT_F16_dpp_vi
    0U,	// V_FREXP_MANT_F16_e32_gfx10
    0U,	// V_FREXP_MANT_F16_e32_vi
    1413U,	// V_FREXP_MANT_F16_e64_gfx10
    1413U,	// V_FREXP_MANT_F16_e64_vi
    328581U,	// V_FREXP_MANT_F16_sdwa_gfx10
    328581U,	// V_FREXP_MANT_F16_sdwa_gfx9
    14197U,	// V_FREXP_MANT_F16_sdwa_vi
    353U,	// V_FREXP_MANT_F32_dpp8_gfx10
    13361U,	// V_FREXP_MANT_F32_dpp_gfx10
    1073U,	// V_FREXP_MANT_F32_dpp_vi
    0U,	// V_FREXP_MANT_F32_e32_gfx10
    0U,	// V_FREXP_MANT_F32_e32_gfx6_gfx7
    0U,	// V_FREXP_MANT_F32_e32_vi
    1413U,	// V_FREXP_MANT_F32_e64_gfx10
    1413U,	// V_FREXP_MANT_F32_e64_gfx6_gfx7
    1413U,	// V_FREXP_MANT_F32_e64_vi
    328581U,	// V_FREXP_MANT_F32_sdwa_gfx10
    328581U,	// V_FREXP_MANT_F32_sdwa_gfx9
    14197U,	// V_FREXP_MANT_F32_sdwa_vi
    0U,	// V_FREXP_MANT_F64_e32_gfx10
    0U,	// V_FREXP_MANT_F64_e32_gfx6_gfx7
    0U,	// V_FREXP_MANT_F64_e32_vi
    1413U,	// V_FREXP_MANT_F64_e64_gfx10
    1413U,	// V_FREXP_MANT_F64_e64_gfx6_gfx7
    1413U,	// V_FREXP_MANT_F64_e64_vi
    0U,	// V_INTERP_MOV_F32_e64_gfx10
    0U,	// V_INTERP_MOV_F32_e64_vi
    0U,	// V_INTERP_MOV_F32_gfx10
    0U,	// V_INTERP_MOV_F32_si
    0U,	// V_INTERP_MOV_F32_vi
    15824U,	// V_INTERP_P1LL_F16_gfx10
    15824U,	// V_INTERP_P1LL_F16_vi
    198559696U,	// V_INTERP_P1LV_F16_gfx10
    198559696U,	// V_INTERP_P1LV_F16_vi
    0U,	// V_INTERP_P1_F32_16bank_gfx10
    0U,	// V_INTERP_P1_F32_16bank_si
    0U,	// V_INTERP_P1_F32_16bank_vi
    321488U,	// V_INTERP_P1_F32_e64_gfx10
    321488U,	// V_INTERP_P1_F32_e64_vi
    0U,	// V_INTERP_P1_F32_gfx10
    0U,	// V_INTERP_P1_F32_si
    0U,	// V_INTERP_P1_F32_vi
    215336912U,	// V_INTERP_P2_F16_gfx10
    215336912U,	// V_INTERP_P2_F16_gfx9_gfx9
    215336912U,	// V_INTERP_P2_F16_vi
    321488U,	// V_INTERP_P2_F32_e64_gfx10
    321488U,	// V_INTERP_P2_F32_e64_vi
    0U,	// V_INTERP_P2_F32_gfx10
    0U,	// V_INTERP_P2_F32_si
    0U,	// V_INTERP_P2_F32_vi
    215336912U,	// V_INTERP_P2_LEGACY_F16_gfx9
    279040U,	// V_LDEXP_F16_dpp8_gfx10
    10864U,	// V_LDEXP_F16_dpp_gfx10
    1136U,	// V_LDEXP_F16_dpp_vi
    1152U,	// V_LDEXP_F16_e32_gfx10
    1152U,	// V_LDEXP_F16_e32_vi
    321344U,	// V_LDEXP_F16_e64_gfx10
    321344U,	// V_LDEXP_F16_e64_vi
    126674752U,	// V_LDEXP_F16_sdwa_gfx10
    126674752U,	// V_LDEXP_F16_sdwa_gfx9
    10790720U,	// V_LDEXP_F16_sdwa_vi
    1152U,	// V_LDEXP_F32_e32_gfx6_gfx7
    321344U,	// V_LDEXP_F32_e64_gfx10
    321344U,	// V_LDEXP_F32_e64_gfx6_gfx7
    321344U,	// V_LDEXP_F32_e64_vi
    321344U,	// V_LDEXP_F64_gfx10
    321344U,	// V_LDEXP_F64_gfx6_gfx7
    321344U,	// V_LDEXP_F64_vi
    50816U,	// V_LERP_U8_gfx10
    50816U,	// V_LERP_U8_gfx6_gfx7
    50816U,	// V_LERP_U8_vi
    0U,	// V_LOG_CLAMP_F32_e32_gfx6_gfx7
    1413U,	// V_LOG_CLAMP_F32_e64_gfx6_gfx7
    353U,	// V_LOG_F16_dpp8_gfx10
    13361U,	// V_LOG_F16_dpp_gfx10
    1073U,	// V_LOG_F16_dpp_vi
    0U,	// V_LOG_F16_e32_gfx10
    0U,	// V_LOG_F16_e32_vi
    1413U,	// V_LOG_F16_e64_gfx10
    1413U,	// V_LOG_F16_e64_vi
    328581U,	// V_LOG_F16_sdwa_gfx10
    328581U,	// V_LOG_F16_sdwa_gfx9
    14197U,	// V_LOG_F16_sdwa_vi
    353U,	// V_LOG_F32_dpp8_gfx10
    13361U,	// V_LOG_F32_dpp_gfx10
    1073U,	// V_LOG_F32_dpp_vi
    0U,	// V_LOG_F32_e32_gfx10
    0U,	// V_LOG_F32_e32_gfx6_gfx7
    0U,	// V_LOG_F32_e32_vi
    1413U,	// V_LOG_F32_e64_gfx10
    1413U,	// V_LOG_F32_e64_gfx6_gfx7
    1413U,	// V_LOG_F32_e64_vi
    328581U,	// V_LOG_F32_sdwa_gfx10
    328581U,	// V_LOG_F32_sdwa_gfx9
    14197U,	// V_LOG_F32_sdwa_vi
    1073U,	// V_LOG_LEGACY_F32_dpp_vi
    0U,	// V_LOG_LEGACY_F32_e32_gfx7
    0U,	// V_LOG_LEGACY_F32_e32_vi
    1413U,	// V_LOG_LEGACY_F32_e64_gfx7
    1413U,	// V_LOG_LEGACY_F32_e64_vi
    328581U,	// V_LOG_LEGACY_F32_sdwa_gfx9
    14197U,	// V_LOG_LEGACY_F32_sdwa_vi
    512U,	// V_LSHLREV_B16_dpp_vi
    1152U,	// V_LSHLREV_B16_e32_vi
    1152U,	// V_LSHLREV_B16_e64_vi
    1152U,	// V_LSHLREV_B16_gfx10
    10266432U,	// V_LSHLREV_B16_sdwa_gfx9
    10266432U,	// V_LSHLREV_B16_sdwa_vi
    279040U,	// V_LSHLREV_B32_dpp8_gfx10
    9437696U,	// V_LSHLREV_B32_dpp_gfx10
    512U,	// V_LSHLREV_B32_dpp_vi
    1152U,	// V_LSHLREV_B32_e32_gfx10
    1152U,	// V_LSHLREV_B32_e32_gfx6_gfx7
    1152U,	// V_LSHLREV_B32_e32_vi
    1152U,	// V_LSHLREV_B32_e64_gfx10
    1152U,	// V_LSHLREV_B32_e64_gfx6_gfx7
    1152U,	// V_LSHLREV_B32_e64_vi
    10266432U,	// V_LSHLREV_B32_sdwa_gfx10
    10266432U,	// V_LSHLREV_B32_sdwa_gfx9
    10266432U,	// V_LSHLREV_B32_sdwa_vi
    1152U,	// V_LSHLREV_B64_gfx10
    1152U,	// V_LSHLREV_B64_vi
    50816U,	// V_LSHL_ADD_U32_gfx10
    50816U,	// V_LSHL_ADD_U32_vi
    1152U,	// V_LSHL_B32_e32_gfx6_gfx7
    1152U,	// V_LSHL_B32_e64_gfx6_gfx7
    1152U,	// V_LSHL_B64_gfx6_gfx7
    50816U,	// V_LSHL_OR_B32_gfx10
    50816U,	// V_LSHL_OR_B32_vi
    512U,	// V_LSHRREV_B16_dpp_vi
    1152U,	// V_LSHRREV_B16_e32_vi
    1152U,	// V_LSHRREV_B16_e64_vi
    1152U,	// V_LSHRREV_B16_gfx10
    10266432U,	// V_LSHRREV_B16_sdwa_gfx9
    10266432U,	// V_LSHRREV_B16_sdwa_vi
    279040U,	// V_LSHRREV_B32_dpp8_gfx10
    9437696U,	// V_LSHRREV_B32_dpp_gfx10
    512U,	// V_LSHRREV_B32_dpp_vi
    1152U,	// V_LSHRREV_B32_e32_gfx10
    1152U,	// V_LSHRREV_B32_e32_gfx6_gfx7
    1152U,	// V_LSHRREV_B32_e32_vi
    1152U,	// V_LSHRREV_B32_e64_gfx10
    1152U,	// V_LSHRREV_B32_e64_gfx6_gfx7
    1152U,	// V_LSHRREV_B32_e64_vi
    10266432U,	// V_LSHRREV_B32_sdwa_gfx10
    10266432U,	// V_LSHRREV_B32_sdwa_gfx9
    10266432U,	// V_LSHRREV_B32_sdwa_vi
    1152U,	// V_LSHRREV_B64_gfx10
    1152U,	// V_LSHRREV_B64_vi
    1152U,	// V_LSHR_B32_e32_gfx6_gfx7
    1152U,	// V_LSHR_B32_e64_gfx6_gfx7
    1152U,	// V_LSHR_B64_gfx6_gfx7
    16976U,	// V_MAC_F16_dpp_vi
    1152U,	// V_MAC_F16_e32_vi
    14416U,	// V_MAC_F16_e64_vi
    14928U,	// V_MAC_F16_sdwa_vi
    410208U,	// V_MAC_F32_dpp8_gfx10
    12075600U,	// V_MAC_F32_dpp_gfx10
    16976U,	// V_MAC_F32_dpp_vi
    1152U,	// V_MAC_F32_e32_gfx10
    1152U,	// V_MAC_F32_e32_gfx6_gfx7
    1152U,	// V_MAC_F32_e32_vi
    14416U,	// V_MAC_F32_e64_gfx10
    14416U,	// V_MAC_F32_e64_gfx6_gfx7
    14416U,	// V_MAC_F32_e64_vi
    14928U,	// V_MAC_F32_sdwa_vi
    1152U,	// V_MAC_LEGACY_F32_e32_gfx10
    1152U,	// V_MAC_LEGACY_F32_e32_gfx6_gfx7
    14416U,	// V_MAC_LEGACY_F32_e64_gfx10
    14416U,	// V_MAC_LEGACY_F32_e64_gfx6_gfx7
    444032U,	// V_MADAK_F16_vi
    460416U,	// V_MADAK_F32_gfx10
    460416U,	// V_MADAK_F32_gfx6_gfx7
    460416U,	// V_MADAK_F32_vi
    432U,	// V_MADMK_F16_vi
    448U,	// V_MADMK_F32_gfx10
    448U,	// V_MADMK_F32_gfx6_gfx7
    448U,	// V_MADMK_F32_vi
    162907728U,	// V_MAD_F16_gfx9_gfx9
    145606224U,	// V_MAD_F16_vi
    145606224U,	// V_MAD_F32_gfx10
    145606224U,	// V_MAD_F32_gfx6_gfx7
    145606224U,	// V_MAD_F32_vi
    212764256U,	// V_MAD_I16_gfx10
    212764256U,	// V_MAD_I16_gfx9_gfx9
    14206592U,	// V_MAD_I16_vi
    212764256U,	// V_MAD_I32_I16_gfx10
    212764256U,	// V_MAD_I32_I16_vi
    14206592U,	// V_MAD_I32_I24_gfx10
    14206592U,	// V_MAD_I32_I24_gfx6_gfx7
    14206592U,	// V_MAD_I32_I24_vi
    309U,	// V_MAD_I64_I32_gfx10
    309U,	// V_MAD_I64_I32_gfx7
    309U,	// V_MAD_I64_I32_vi
    145606224U,	// V_MAD_LEGACY_F16_gfx9
    145606224U,	// V_MAD_LEGACY_F32_gfx10
    145606224U,	// V_MAD_LEGACY_F32_gfx6_gfx7
    145606224U,	// V_MAD_LEGACY_F32_vi
    14206592U,	// V_MAD_LEGACY_I16_gfx9
    14206592U,	// V_MAD_LEGACY_U16_gfx9
    13485648U,	// V_MAD_MIXHI_F16_vi
    13485648U,	// V_MAD_MIXLO_F16_vi
    179684944U,	// V_MAD_MIX_F32_vi
    212764256U,	// V_MAD_U16_gfx10
    212764256U,	// V_MAD_U16_gfx9_gfx9
    14206592U,	// V_MAD_U16_vi
    212764256U,	// V_MAD_U32_U16_gfx10
    212764256U,	// V_MAD_U32_U16_vi
    14206592U,	// V_MAD_U32_U24_gfx10
    14206592U,	// V_MAD_U32_U24_gfx6_gfx7
    14206592U,	// V_MAD_U32_U24_vi
    309U,	// V_MAD_U64_U32_gfx10
    309U,	// V_MAD_U64_U32_gfx7
    309U,	// V_MAD_U64_U32_vi
    162907728U,	// V_MAX3_F16_gfx10
    162907728U,	// V_MAX3_F16_vi
    145606224U,	// V_MAX3_F32_gfx10
    145606224U,	// V_MAX3_F32_gfx6_gfx7
    145606224U,	// V_MAX3_F32_vi
    212764256U,	// V_MAX3_I16_gfx10
    212764256U,	// V_MAX3_I16_vi
    50816U,	// V_MAX3_I32_gfx10
    50816U,	// V_MAX3_I32_gfx6_gfx7
    50816U,	// V_MAX3_I32_vi
    212764256U,	// V_MAX3_U16_gfx10
    212764256U,	// V_MAX3_U16_vi
    50816U,	// V_MAX3_U32_gfx10
    50816U,	// V_MAX3_U32_gfx6_gfx7
    50816U,	// V_MAX3_U32_vi
    279040U,	// V_MAX_F16_dpp8_gfx10
    10768U,	// V_MAX_F16_dpp_gfx10
    1040U,	// V_MAX_F16_dpp_vi
    1152U,	// V_MAX_F16_e32_gfx10
    1152U,	// V_MAX_F16_e32_vi
    321104U,	// V_MAX_F16_e64_gfx10
    321104U,	// V_MAX_F16_e64_vi
    126674512U,	// V_MAX_F16_sdwa_gfx10
    126674512U,	// V_MAX_F16_sdwa_gfx9
    10790480U,	// V_MAX_F16_sdwa_vi
    279040U,	// V_MAX_F32_dpp8_gfx10
    10768U,	// V_MAX_F32_dpp_gfx10
    1040U,	// V_MAX_F32_dpp_vi
    1152U,	// V_MAX_F32_e32_gfx10
    1152U,	// V_MAX_F32_e32_gfx6_gfx7
    1152U,	// V_MAX_F32_e32_vi
    321104U,	// V_MAX_F32_e64_gfx10
    321104U,	// V_MAX_F32_e64_gfx6_gfx7
    321104U,	// V_MAX_F32_e64_vi
    126674512U,	// V_MAX_F32_sdwa_gfx10
    126674512U,	// V_MAX_F32_sdwa_gfx9
    10790480U,	// V_MAX_F32_sdwa_vi
    321104U,	// V_MAX_F64_gfx10
    321104U,	// V_MAX_F64_gfx6_gfx7
    321104U,	// V_MAX_F64_vi
    512U,	// V_MAX_I16_dpp_vi
    1152U,	// V_MAX_I16_e32_vi
    1152U,	// V_MAX_I16_e64_vi
    1152U,	// V_MAX_I16_gfx10
    10266432U,	// V_MAX_I16_sdwa_gfx9
    10266432U,	// V_MAX_I16_sdwa_vi
    279040U,	// V_MAX_I32_dpp8_gfx10
    9437696U,	// V_MAX_I32_dpp_gfx10
    512U,	// V_MAX_I32_dpp_vi
    1152U,	// V_MAX_I32_e32_gfx10
    1152U,	// V_MAX_I32_e32_gfx6_gfx7
    1152U,	// V_MAX_I32_e32_vi
    1152U,	// V_MAX_I32_e64_gfx10
    1152U,	// V_MAX_I32_e64_gfx6_gfx7
    1152U,	// V_MAX_I32_e64_vi
    10266432U,	// V_MAX_I32_sdwa_gfx10
    10266432U,	// V_MAX_I32_sdwa_gfx9
    10266432U,	// V_MAX_I32_sdwa_vi
    1152U,	// V_MAX_LEGACY_F32_e32_gfx6_gfx7
    321104U,	// V_MAX_LEGACY_F32_e64_gfx6_gfx7
    512U,	// V_MAX_U16_dpp_vi
    1152U,	// V_MAX_U16_e32_vi
    1152U,	// V_MAX_U16_e64_vi
    1152U,	// V_MAX_U16_gfx10
    10266432U,	// V_MAX_U16_sdwa_gfx9
    10266432U,	// V_MAX_U16_sdwa_vi
    279040U,	// V_MAX_U32_dpp8_gfx10
    9437696U,	// V_MAX_U32_dpp_gfx10
    512U,	// V_MAX_U32_dpp_vi
    1152U,	// V_MAX_U32_e32_gfx10
    1152U,	// V_MAX_U32_e32_gfx6_gfx7
    1152U,	// V_MAX_U32_e32_vi
    1152U,	// V_MAX_U32_e64_gfx10
    1152U,	// V_MAX_U32_e64_gfx6_gfx7
    1152U,	// V_MAX_U32_e64_vi
    10266432U,	// V_MAX_U32_sdwa_gfx10
    10266432U,	// V_MAX_U32_sdwa_gfx9
    10266432U,	// V_MAX_U32_sdwa_vi
    1152U,	// V_MBCNT_HI_U32_B32_e32_gfx6_gfx7
    1152U,	// V_MBCNT_HI_U32_B32_e64_gfx10
    1152U,	// V_MBCNT_HI_U32_B32_e64_gfx6_gfx7
    1152U,	// V_MBCNT_HI_U32_B32_e64_vi
    1152U,	// V_MBCNT_LO_U32_B32_e32_gfx6_gfx7
    1152U,	// V_MBCNT_LO_U32_B32_e64_gfx10
    1152U,	// V_MBCNT_LO_U32_B32_e64_gfx6_gfx7
    1152U,	// V_MBCNT_LO_U32_B32_e64_vi
    162907728U,	// V_MED3_F16_gfx10
    162907728U,	// V_MED3_F16_vi
    145606224U,	// V_MED3_F32_gfx10
    145606224U,	// V_MED3_F32_gfx6_gfx7
    145606224U,	// V_MED3_F32_vi
    212764256U,	// V_MED3_I16_gfx10
    212764256U,	// V_MED3_I16_vi
    50816U,	// V_MED3_I32_gfx10
    50816U,	// V_MED3_I32_gfx6_gfx7
    50816U,	// V_MED3_I32_vi
    212764256U,	// V_MED3_U16_gfx10
    212764256U,	// V_MED3_U16_vi
    50816U,	// V_MED3_U32_gfx10
    50816U,	// V_MED3_U32_gfx6_gfx7
    50816U,	// V_MED3_U32_vi
    14730880U,	// V_MFMA_F32_16X16X16F16_vi
    14730880U,	// V_MFMA_F32_16X16X1F32_vi
    14730880U,	// V_MFMA_F32_16X16X2BF16_vi
    14730880U,	// V_MFMA_F32_16X16X4F16_vi
    14730880U,	// V_MFMA_F32_16X16X4F32_vi
    14730880U,	// V_MFMA_F32_16X16X8BF16_vi
    14730880U,	// V_MFMA_F32_32X32X1F32_vi
    14730880U,	// V_MFMA_F32_32X32X2BF16_vi
    14730880U,	// V_MFMA_F32_32X32X2F32_vi
    14730880U,	// V_MFMA_F32_32X32X4BF16_vi
    14730880U,	// V_MFMA_F32_32X32X4F16_vi
    14730880U,	// V_MFMA_F32_32X32X8F16_vi
    14730880U,	// V_MFMA_F32_4X4X1F32_vi
    14730880U,	// V_MFMA_F32_4X4X2BF16_vi
    14730880U,	// V_MFMA_F32_4X4X4F16_vi
    14730880U,	// V_MFMA_I32_16X16X16I8_vi
    14730880U,	// V_MFMA_I32_16X16X4I8_vi
    14730880U,	// V_MFMA_I32_32X32X4I8_vi
    14730880U,	// V_MFMA_I32_32X32X8I8_vi
    14730880U,	// V_MFMA_I32_4X4X4I8_vi
    162907728U,	// V_MIN3_F16_gfx10
    162907728U,	// V_MIN3_F16_vi
    145606224U,	// V_MIN3_F32_gfx10
    145606224U,	// V_MIN3_F32_gfx6_gfx7
    145606224U,	// V_MIN3_F32_vi
    212764256U,	// V_MIN3_I16_gfx10
    212764256U,	// V_MIN3_I16_vi
    50816U,	// V_MIN3_I32_gfx10
    50816U,	// V_MIN3_I32_gfx6_gfx7
    50816U,	// V_MIN3_I32_vi
    212764256U,	// V_MIN3_U16_gfx10
    212764256U,	// V_MIN3_U16_vi
    50816U,	// V_MIN3_U32_gfx10
    50816U,	// V_MIN3_U32_gfx6_gfx7
    50816U,	// V_MIN3_U32_vi
    279040U,	// V_MIN_F16_dpp8_gfx10
    10768U,	// V_MIN_F16_dpp_gfx10
    1040U,	// V_MIN_F16_dpp_vi
    1152U,	// V_MIN_F16_e32_gfx10
    1152U,	// V_MIN_F16_e32_vi
    321104U,	// V_MIN_F16_e64_gfx10
    321104U,	// V_MIN_F16_e64_vi
    126674512U,	// V_MIN_F16_sdwa_gfx10
    126674512U,	// V_MIN_F16_sdwa_gfx9
    10790480U,	// V_MIN_F16_sdwa_vi
    279040U,	// V_MIN_F32_dpp8_gfx10
    10768U,	// V_MIN_F32_dpp_gfx10
    1040U,	// V_MIN_F32_dpp_vi
    1152U,	// V_MIN_F32_e32_gfx10
    1152U,	// V_MIN_F32_e32_gfx6_gfx7
    1152U,	// V_MIN_F32_e32_vi
    321104U,	// V_MIN_F32_e64_gfx10
    321104U,	// V_MIN_F32_e64_gfx6_gfx7
    321104U,	// V_MIN_F32_e64_vi
    126674512U,	// V_MIN_F32_sdwa_gfx10
    126674512U,	// V_MIN_F32_sdwa_gfx9
    10790480U,	// V_MIN_F32_sdwa_vi
    321104U,	// V_MIN_F64_gfx10
    321104U,	// V_MIN_F64_gfx6_gfx7
    321104U,	// V_MIN_F64_vi
    512U,	// V_MIN_I16_dpp_vi
    1152U,	// V_MIN_I16_e32_vi
    1152U,	// V_MIN_I16_e64_vi
    1152U,	// V_MIN_I16_gfx10
    10266432U,	// V_MIN_I16_sdwa_gfx9
    10266432U,	// V_MIN_I16_sdwa_vi
    279040U,	// V_MIN_I32_dpp8_gfx10
    9437696U,	// V_MIN_I32_dpp_gfx10
    512U,	// V_MIN_I32_dpp_vi
    1152U,	// V_MIN_I32_e32_gfx10
    1152U,	// V_MIN_I32_e32_gfx6_gfx7
    1152U,	// V_MIN_I32_e32_vi
    1152U,	// V_MIN_I32_e64_gfx10
    1152U,	// V_MIN_I32_e64_gfx6_gfx7
    1152U,	// V_MIN_I32_e64_vi
    10266432U,	// V_MIN_I32_sdwa_gfx10
    10266432U,	// V_MIN_I32_sdwa_gfx9
    10266432U,	// V_MIN_I32_sdwa_vi
    1152U,	// V_MIN_LEGACY_F32_e32_gfx6_gfx7
    321104U,	// V_MIN_LEGACY_F32_e64_gfx6_gfx7
    512U,	// V_MIN_U16_dpp_vi
    1152U,	// V_MIN_U16_e32_vi
    1152U,	// V_MIN_U16_e64_vi
    1152U,	// V_MIN_U16_gfx10
    10266432U,	// V_MIN_U16_sdwa_gfx9
    10266432U,	// V_MIN_U16_sdwa_vi
    279040U,	// V_MIN_U32_dpp8_gfx10
    9437696U,	// V_MIN_U32_dpp_gfx10
    512U,	// V_MIN_U32_dpp_vi
    1152U,	// V_MIN_U32_e32_gfx10
    1152U,	// V_MIN_U32_e32_gfx6_gfx7
    1152U,	// V_MIN_U32_e32_vi
    1152U,	// V_MIN_U32_e64_gfx10
    1152U,	// V_MIN_U32_e64_gfx6_gfx7
    1152U,	// V_MIN_U32_e64_vi
    10266432U,	// V_MIN_U32_sdwa_gfx10
    10266432U,	// V_MIN_U32_sdwa_gfx9
    10266432U,	// V_MIN_U32_sdwa_vi
    7U,	// V_MOVRELD_B32_dpp8_gfx10
    8U,	// V_MOVRELD_B32_dpp_gfx10
    0U,	// V_MOVRELD_B32_e32_gfx10
    0U,	// V_MOVRELD_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELD_B32_e32_vi
    0U,	// V_MOVRELD_B32_e64_gfx10
    0U,	// V_MOVRELD_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELD_B32_e64_vi
    13173U,	// V_MOVRELD_B32_sdwa_gfx10
    7U,	// V_MOVRELSD_2_B32_dpp8_gfx10
    8U,	// V_MOVRELSD_2_B32_dpp_gfx10
    0U,	// V_MOVRELSD_2_B32_e32_gfx10
    0U,	// V_MOVRELSD_2_B32_e64_gfx10
    13173U,	// V_MOVRELSD_2_B32_sdwa_gfx10
    7U,	// V_MOVRELSD_B32_dpp8_gfx10
    8U,	// V_MOVRELSD_B32_dpp_gfx10
    0U,	// V_MOVRELSD_B32_e32_gfx10
    0U,	// V_MOVRELSD_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELSD_B32_e32_vi
    0U,	// V_MOVRELSD_B32_e64_gfx10
    0U,	// V_MOVRELSD_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELSD_B32_e64_vi
    13173U,	// V_MOVRELSD_B32_sdwa_gfx10
    353U,	// V_MOVRELS_B32_dpp8_gfx10
    12321U,	// V_MOVRELS_B32_dpp_gfx10
    0U,	// V_MOVRELS_B32_e32_gfx10
    0U,	// V_MOVRELS_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELS_B32_e32_vi
    0U,	// V_MOVRELS_B32_e64_gfx10
    0U,	// V_MOVRELS_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELS_B32_e64_vi
    13173U,	// V_MOVRELS_B32_sdwa_gfx10
    353U,	// V_MOV_B32_dpp8_gfx10
    12321U,	// V_MOV_B32_dpp_gfx10
    1057U,	// V_MOV_B32_dpp_vi
    0U,	// V_MOV_B32_e32_gfx10
    0U,	// V_MOV_B32_e32_gfx6_gfx7
    0U,	// V_MOV_B32_e32_vi
    0U,	// V_MOV_B32_e64_gfx10
    0U,	// V_MOV_B32_e64_gfx6_gfx7
    0U,	// V_MOV_B32_e64_vi
    13173U,	// V_MOV_B32_sdwa_gfx10
    13173U,	// V_MOV_B32_sdwa_gfx9
    13173U,	// V_MOV_B32_sdwa_vi
    14206592U,	// V_MQSAD_PK_U16_U8_gfx10
    14206592U,	// V_MQSAD_PK_U16_U8_gfx6_gfx7
    14206592U,	// V_MQSAD_PK_U16_U8_vi
    14206592U,	// V_MQSAD_U32_U8_gfx10
    14206592U,	// V_MQSAD_U32_U8_gfx7
    14206592U,	// V_MQSAD_U32_U8_vi
    14206592U,	// V_MSAD_U8_gfx10
    14206592U,	// V_MSAD_U8_gfx6_gfx7
    14206592U,	// V_MSAD_U8_vi
    145606224U,	// V_MULLIT_F32_gfx10
    145606224U,	// V_MULLIT_F32_gfx6_gfx7
    279040U,	// V_MUL_F16_dpp8_gfx10
    10768U,	// V_MUL_F16_dpp_gfx10
    1040U,	// V_MUL_F16_dpp_vi
    1152U,	// V_MUL_F16_e32_gfx10
    1152U,	// V_MUL_F16_e32_vi
    321104U,	// V_MUL_F16_e64_gfx10
    321104U,	// V_MUL_F16_e64_vi
    126674512U,	// V_MUL_F16_sdwa_gfx10
    126674512U,	// V_MUL_F16_sdwa_gfx9
    10790480U,	// V_MUL_F16_sdwa_vi
    279040U,	// V_MUL_F32_dpp8_gfx10
    10768U,	// V_MUL_F32_dpp_gfx10
    1040U,	// V_MUL_F32_dpp_vi
    1152U,	// V_MUL_F32_e32_gfx10
    1152U,	// V_MUL_F32_e32_gfx6_gfx7
    1152U,	// V_MUL_F32_e32_vi
    321104U,	// V_MUL_F32_e64_gfx10
    321104U,	// V_MUL_F32_e64_gfx6_gfx7
    321104U,	// V_MUL_F32_e64_vi
    126674512U,	// V_MUL_F32_sdwa_gfx10
    126674512U,	// V_MUL_F32_sdwa_gfx9
    10790480U,	// V_MUL_F32_sdwa_vi
    321104U,	// V_MUL_F64_gfx10
    321104U,	// V_MUL_F64_gfx6_gfx7
    321104U,	// V_MUL_F64_vi
    279040U,	// V_MUL_HI_I32_I24_dpp8_gfx10
    9437696U,	// V_MUL_HI_I32_I24_dpp_gfx10
    512U,	// V_MUL_HI_I32_I24_dpp_vi
    1152U,	// V_MUL_HI_I32_I24_e32_gfx10
    1152U,	// V_MUL_HI_I32_I24_e32_gfx6_gfx7
    1152U,	// V_MUL_HI_I32_I24_e32_vi
    1152U,	// V_MUL_HI_I32_I24_e64_gfx10
    1152U,	// V_MUL_HI_I32_I24_e64_gfx6_gfx7
    1152U,	// V_MUL_HI_I32_I24_e64_vi
    10266432U,	// V_MUL_HI_I32_I24_sdwa_gfx10
    10266432U,	// V_MUL_HI_I32_I24_sdwa_gfx9
    10266432U,	// V_MUL_HI_I32_I24_sdwa_vi
    1152U,	// V_MUL_HI_I32_gfx10
    1152U,	// V_MUL_HI_I32_gfx6_gfx7
    1152U,	// V_MUL_HI_I32_vi
    279040U,	// V_MUL_HI_U32_U24_dpp8_gfx10
    9437696U,	// V_MUL_HI_U32_U24_dpp_gfx10
    512U,	// V_MUL_HI_U32_U24_dpp_vi
    1152U,	// V_MUL_HI_U32_U24_e32_gfx10
    1152U,	// V_MUL_HI_U32_U24_e32_gfx6_gfx7
    1152U,	// V_MUL_HI_U32_U24_e32_vi
    1152U,	// V_MUL_HI_U32_U24_e64_gfx10
    1152U,	// V_MUL_HI_U32_U24_e64_gfx6_gfx7
    1152U,	// V_MUL_HI_U32_U24_e64_vi
    10266432U,	// V_MUL_HI_U32_U24_sdwa_gfx10
    10266432U,	// V_MUL_HI_U32_U24_sdwa_gfx9
    10266432U,	// V_MUL_HI_U32_U24_sdwa_vi
    1152U,	// V_MUL_HI_U32_gfx10
    1152U,	// V_MUL_HI_U32_gfx6_gfx7
    1152U,	// V_MUL_HI_U32_vi
    279040U,	// V_MUL_I32_I24_dpp8_gfx10
    9437696U,	// V_MUL_I32_I24_dpp_gfx10
    512U,	// V_MUL_I32_I24_dpp_vi
    1152U,	// V_MUL_I32_I24_e32_gfx10
    1152U,	// V_MUL_I32_I24_e32_gfx6_gfx7
    1152U,	// V_MUL_I32_I24_e32_vi
    11904U,	// V_MUL_I32_I24_e64_gfx10
    11904U,	// V_MUL_I32_I24_e64_gfx6_gfx7
    11904U,	// V_MUL_I32_I24_e64_vi
    10266432U,	// V_MUL_I32_I24_sdwa_gfx10
    10266432U,	// V_MUL_I32_I24_sdwa_gfx9
    10266432U,	// V_MUL_I32_I24_sdwa_vi
    279040U,	// V_MUL_LEGACY_F32_dpp8_gfx10
    10768U,	// V_MUL_LEGACY_F32_dpp_gfx10
    1040U,	// V_MUL_LEGACY_F32_dpp_vi
    1152U,	// V_MUL_LEGACY_F32_e32_gfx10
    1152U,	// V_MUL_LEGACY_F32_e32_gfx6_gfx7
    1152U,	// V_MUL_LEGACY_F32_e32_vi
    321104U,	// V_MUL_LEGACY_F32_e64_gfx10
    321104U,	// V_MUL_LEGACY_F32_e64_gfx6_gfx7
    321104U,	// V_MUL_LEGACY_F32_e64_vi
    126674512U,	// V_MUL_LEGACY_F32_sdwa_gfx10
    126674512U,	// V_MUL_LEGACY_F32_sdwa_gfx9
    10790480U,	// V_MUL_LEGACY_F32_sdwa_vi
    1152U,	// V_MUL_LO_I32_gfx10
    1152U,	// V_MUL_LO_I32_gfx6_gfx7
    1152U,	// V_MUL_LO_I32_vi
    512U,	// V_MUL_LO_U16_dpp_vi
    1152U,	// V_MUL_LO_U16_e32_vi
    1152U,	// V_MUL_LO_U16_e64_vi
    1152U,	// V_MUL_LO_U16_gfx10
    10266432U,	// V_MUL_LO_U16_sdwa_gfx9
    10266432U,	// V_MUL_LO_U16_sdwa_vi
    1152U,	// V_MUL_LO_U32_gfx10
    1152U,	// V_MUL_LO_U32_gfx6_gfx7
    1152U,	// V_MUL_LO_U32_vi
    279040U,	// V_MUL_U32_U24_dpp8_gfx10
    9437696U,	// V_MUL_U32_U24_dpp_gfx10
    512U,	// V_MUL_U32_U24_dpp_vi
    1152U,	// V_MUL_U32_U24_e32_gfx10
    1152U,	// V_MUL_U32_U24_e32_gfx6_gfx7
    1152U,	// V_MUL_U32_U24_e32_vi
    11904U,	// V_MUL_U32_U24_e64_gfx10
    11904U,	// V_MUL_U32_U24_e64_gfx6_gfx7
    11904U,	// V_MUL_U32_U24_e64_vi
    10266432U,	// V_MUL_U32_U24_sdwa_gfx10
    10266432U,	// V_MUL_U32_U24_sdwa_gfx9
    10266432U,	// V_MUL_U32_U24_sdwa_vi
    0U,	// V_NOP_e32_gfx10
    0U,	// V_NOP_e32_gfx6_gfx7
    0U,	// V_NOP_e32_vi
    0U,	// V_NOP_e64_gfx10
    0U,	// V_NOP_e64_gfx6_gfx7
    0U,	// V_NOP_e64_vi
    0U,	// V_NOP_sdwa_gfx10
    0U,	// V_NOP_sdwa_gfx9
    0U,	// V_NOP_sdwa_vi
    353U,	// V_NOT_B32_dpp8_gfx10
    12321U,	// V_NOT_B32_dpp_gfx10
    1057U,	// V_NOT_B32_dpp_vi
    0U,	// V_NOT_B32_e32_gfx10
    0U,	// V_NOT_B32_e32_gfx6_gfx7
    0U,	// V_NOT_B32_e32_vi
    0U,	// V_NOT_B32_e64_gfx10
    0U,	// V_NOT_B32_e64_gfx6_gfx7
    0U,	// V_NOT_B32_e64_vi
    13173U,	// V_NOT_B32_sdwa_gfx10
    13173U,	// V_NOT_B32_sdwa_gfx9
    13173U,	// V_NOT_B32_sdwa_vi
    50816U,	// V_OR3_B32_gfx10
    50816U,	// V_OR3_B32_vi
    279040U,	// V_OR_B32_dpp8_gfx10
    9437696U,	// V_OR_B32_dpp_gfx10
    512U,	// V_OR_B32_dpp_vi
    1152U,	// V_OR_B32_e32_gfx10
    1152U,	// V_OR_B32_e32_gfx6_gfx7
    1152U,	// V_OR_B32_e32_vi
    1152U,	// V_OR_B32_e64_gfx10
    1152U,	// V_OR_B32_e64_gfx6_gfx7
    1152U,	// V_OR_B32_e64_vi
    10266432U,	// V_OR_B32_sdwa_gfx10
    10266432U,	// V_OR_B32_sdwa_gfx9
    10266432U,	// V_OR_B32_sdwa_vi
    273488U,	// V_PACK_B32_F16_gfx10
    273488U,	// V_PACK_B32_F16_vi
    427616U,	// V_PERMLANE16_B32_gfx10
    427616U,	// V_PERMLANEX16_B32_gfx10
    50816U,	// V_PERM_B32_gfx10
    50816U,	// V_PERM_B32_vi
    0U,	// V_PIPEFLUSH_e32_gfx10
    0U,	// V_PIPEFLUSH_e64_gfx10
    0U,	// V_PIPEFLUSH_sdwa_gfx10
    486496U,	// V_PK_ADD_F16_gfx10
    486496U,	// V_PK_ADD_F16_vi
    486496U,	// V_PK_ADD_I16_gfx10
    486496U,	// V_PK_ADD_I16_vi
    486496U,	// V_PK_ADD_U16_gfx10
    486496U,	// V_PK_ADD_U16_vi
    486496U,	// V_PK_ASHRREV_I16_gfx10
    486496U,	// V_PK_ASHRREV_I16_vi
    1152U,	// V_PK_FMAC_F16_e32_gfx10
    1152U,	// V_PK_FMAC_F16_e32_vi
    13010528U,	// V_PK_FMA_F16_gfx10
    13010528U,	// V_PK_FMA_F16_vi
    486496U,	// V_PK_LSHLREV_B16_gfx10
    486496U,	// V_PK_LSHLREV_B16_vi
    486496U,	// V_PK_LSHRREV_B16_gfx10
    486496U,	// V_PK_LSHRREV_B16_vi
    13010528U,	// V_PK_MAD_I16_gfx10
    13010528U,	// V_PK_MAD_I16_vi
    13010528U,	// V_PK_MAD_U16_gfx10
    13010528U,	// V_PK_MAD_U16_vi
    486496U,	// V_PK_MAX_F16_gfx10
    486496U,	// V_PK_MAX_F16_vi
    486496U,	// V_PK_MAX_I16_gfx10
    486496U,	// V_PK_MAX_I16_vi
    486496U,	// V_PK_MAX_U16_gfx10
    486496U,	// V_PK_MAX_U16_vi
    486496U,	// V_PK_MIN_F16_gfx10
    486496U,	// V_PK_MIN_F16_vi
    486496U,	// V_PK_MIN_I16_gfx10
    486496U,	// V_PK_MIN_I16_vi
    486496U,	// V_PK_MIN_U16_gfx10
    486496U,	// V_PK_MIN_U16_vi
    486496U,	// V_PK_MUL_F16_gfx10
    486496U,	// V_PK_MUL_F16_vi
    486496U,	// V_PK_MUL_LO_U16_gfx10
    486496U,	// V_PK_MUL_LO_U16_vi
    486496U,	// V_PK_SUB_I16_gfx10
    486496U,	// V_PK_SUB_I16_vi
    486496U,	// V_PK_SUB_U16_gfx10
    486496U,	// V_PK_SUB_U16_vi
    14206592U,	// V_QSAD_PK_U16_U8_gfx10
    14206592U,	// V_QSAD_PK_U16_U8_gfx7
    14206592U,	// V_QSAD_PK_U16_U8_vi
    0U,	// V_RCP_CLAMP_F32_e32_gfx6_gfx7
    1413U,	// V_RCP_CLAMP_F32_e64_gfx6_gfx7
    0U,	// V_RCP_CLAMP_F64_e32_gfx6_gfx7
    1413U,	// V_RCP_CLAMP_F64_e64_gfx6_gfx7
    353U,	// V_RCP_F16_dpp8_gfx10
    13361U,	// V_RCP_F16_dpp_gfx10
    1073U,	// V_RCP_F16_dpp_vi
    0U,	// V_RCP_F16_e32_gfx10
    0U,	// V_RCP_F16_e32_vi
    1413U,	// V_RCP_F16_e64_gfx10
    1413U,	// V_RCP_F16_e64_vi
    328581U,	// V_RCP_F16_sdwa_gfx10
    328581U,	// V_RCP_F16_sdwa_gfx9
    14197U,	// V_RCP_F16_sdwa_vi
    353U,	// V_RCP_F32_dpp8_gfx10
    13361U,	// V_RCP_F32_dpp_gfx10
    1073U,	// V_RCP_F32_dpp_vi
    0U,	// V_RCP_F32_e32_gfx10
    0U,	// V_RCP_F32_e32_gfx6_gfx7
    0U,	// V_RCP_F32_e32_vi
    1413U,	// V_RCP_F32_e64_gfx10
    1413U,	// V_RCP_F32_e64_gfx6_gfx7
    1413U,	// V_RCP_F32_e64_vi
    328581U,	// V_RCP_F32_sdwa_gfx10
    328581U,	// V_RCP_F32_sdwa_gfx9
    14197U,	// V_RCP_F32_sdwa_vi
    0U,	// V_RCP_F64_e32_gfx10
    0U,	// V_RCP_F64_e32_gfx6_gfx7
    0U,	// V_RCP_F64_e32_vi
    1413U,	// V_RCP_F64_e64_gfx10
    1413U,	// V_RCP_F64_e64_gfx6_gfx7
    1413U,	// V_RCP_F64_e64_vi
    353U,	// V_RCP_IFLAG_F32_dpp8_gfx10
    13361U,	// V_RCP_IFLAG_F32_dpp_gfx10
    1073U,	// V_RCP_IFLAG_F32_dpp_vi
    0U,	// V_RCP_IFLAG_F32_e32_gfx10
    0U,	// V_RCP_IFLAG_F32_e32_gfx6_gfx7
    0U,	// V_RCP_IFLAG_F32_e32_vi
    1413U,	// V_RCP_IFLAG_F32_e64_gfx10
    1413U,	// V_RCP_IFLAG_F32_e64_gfx6_gfx7
    1413U,	// V_RCP_IFLAG_F32_e64_vi
    328581U,	// V_RCP_IFLAG_F32_sdwa_gfx10
    328581U,	// V_RCP_IFLAG_F32_sdwa_gfx9
    14197U,	// V_RCP_IFLAG_F32_sdwa_vi
    0U,	// V_RCP_LEGACY_F32_e32_gfx6_gfx7
    1413U,	// V_RCP_LEGACY_F32_e64_gfx6_gfx7
    0U,	// V_READFIRSTLANE_B32
    1152U,	// V_READLANE_B32_gfx10
    1152U,	// V_READLANE_B32_gfx6_gfx7
    1152U,	// V_READLANE_B32_vi
    353U,	// V_RNDNE_F16_dpp8_gfx10
    13361U,	// V_RNDNE_F16_dpp_gfx10
    1073U,	// V_RNDNE_F16_dpp_vi
    0U,	// V_RNDNE_F16_e32_gfx10
    0U,	// V_RNDNE_F16_e32_vi
    1413U,	// V_RNDNE_F16_e64_gfx10
    1413U,	// V_RNDNE_F16_e64_vi
    328581U,	// V_RNDNE_F16_sdwa_gfx10
    328581U,	// V_RNDNE_F16_sdwa_gfx9
    14197U,	// V_RNDNE_F16_sdwa_vi
    353U,	// V_RNDNE_F32_dpp8_gfx10
    13361U,	// V_RNDNE_F32_dpp_gfx10
    1073U,	// V_RNDNE_F32_dpp_vi
    0U,	// V_RNDNE_F32_e32_gfx10
    0U,	// V_RNDNE_F32_e32_gfx6_gfx7
    0U,	// V_RNDNE_F32_e32_vi
    1413U,	// V_RNDNE_F32_e64_gfx10
    1413U,	// V_RNDNE_F32_e64_gfx6_gfx7
    1413U,	// V_RNDNE_F32_e64_vi
    328581U,	// V_RNDNE_F32_sdwa_gfx10
    328581U,	// V_RNDNE_F32_sdwa_gfx9
    14197U,	// V_RNDNE_F32_sdwa_vi
    0U,	// V_RNDNE_F64_e32_gfx10
    0U,	// V_RNDNE_F64_e32_gfx7
    0U,	// V_RNDNE_F64_e32_vi
    1413U,	// V_RNDNE_F64_e64_gfx10
    1413U,	// V_RNDNE_F64_e64_gfx7
    1413U,	// V_RNDNE_F64_e64_vi
    0U,	// V_RSQ_CLAMP_F32_e32_gfx6_gfx7
    1413U,	// V_RSQ_CLAMP_F32_e64_gfx6_gfx7
    0U,	// V_RSQ_CLAMP_F64_e32_gfx6_gfx7
    1413U,	// V_RSQ_CLAMP_F64_e64_gfx6_gfx7
    353U,	// V_RSQ_F16_dpp8_gfx10
    13361U,	// V_RSQ_F16_dpp_gfx10
    1073U,	// V_RSQ_F16_dpp_vi
    0U,	// V_RSQ_F16_e32_gfx10
    0U,	// V_RSQ_F16_e32_vi
    1413U,	// V_RSQ_F16_e64_gfx10
    1413U,	// V_RSQ_F16_e64_vi
    328581U,	// V_RSQ_F16_sdwa_gfx10
    328581U,	// V_RSQ_F16_sdwa_gfx9
    14197U,	// V_RSQ_F16_sdwa_vi
    353U,	// V_RSQ_F32_dpp8_gfx10
    13361U,	// V_RSQ_F32_dpp_gfx10
    1073U,	// V_RSQ_F32_dpp_vi
    0U,	// V_RSQ_F32_e32_gfx10
    0U,	// V_RSQ_F32_e32_gfx6_gfx7
    0U,	// V_RSQ_F32_e32_vi
    1413U,	// V_RSQ_F32_e64_gfx10
    1413U,	// V_RSQ_F32_e64_gfx6_gfx7
    1413U,	// V_RSQ_F32_e64_vi
    328581U,	// V_RSQ_F32_sdwa_gfx10
    328581U,	// V_RSQ_F32_sdwa_gfx9
    14197U,	// V_RSQ_F32_sdwa_vi
    0U,	// V_RSQ_F64_e32_gfx10
    0U,	// V_RSQ_F64_e32_gfx6_gfx7
    0U,	// V_RSQ_F64_e32_vi
    1413U,	// V_RSQ_F64_e64_gfx10
    1413U,	// V_RSQ_F64_e64_gfx6_gfx7
    1413U,	// V_RSQ_F64_e64_vi
    0U,	// V_RSQ_LEGACY_F32_e32_gfx6_gfx7
    1413U,	// V_RSQ_LEGACY_F32_e64_gfx6_gfx7
    14206592U,	// V_SAD_HI_U8_gfx10
    14206592U,	// V_SAD_HI_U8_gfx6_gfx7
    14206592U,	// V_SAD_HI_U8_vi
    14206592U,	// V_SAD_U16_gfx10
    14206592U,	// V_SAD_U16_gfx6_gfx7
    14206592U,	// V_SAD_U16_vi
    14206592U,	// V_SAD_U32_gfx10
    14206592U,	// V_SAD_U32_gfx6_gfx7
    14206592U,	// V_SAD_U32_vi
    14206592U,	// V_SAD_U8_gfx10
    14206592U,	// V_SAD_U8_gfx6_gfx7
    14206592U,	// V_SAD_U8_vi
    353U,	// V_SAT_PK_U8_I16_dpp8_gfx10
    12321U,	// V_SAT_PK_U8_I16_dpp_gfx10
    1057U,	// V_SAT_PK_U8_I16_dpp_vi
    0U,	// V_SAT_PK_U8_I16_e32_gfx10
    0U,	// V_SAT_PK_U8_I16_e32_vi
    0U,	// V_SAT_PK_U8_I16_e64_gfx10
    0U,	// V_SAT_PK_U8_I16_e64_vi
    13173U,	// V_SAT_PK_U8_I16_sdwa_gfx10
    13173U,	// V_SAT_PK_U8_I16_sdwa_gfx9
    13173U,	// V_SAT_PK_U8_I16_sdwa_vi
    1057U,	// V_SCREEN_PARTITION_4SE_B32_dpp_gfx9
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32_vi
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64_vi
    13173U,	// V_SCREEN_PARTITION_4SE_B32_sdwa_gfx9
    353U,	// V_SIN_F16_dpp8_gfx10
    13361U,	// V_SIN_F16_dpp_gfx10
    1073U,	// V_SIN_F16_dpp_vi
    0U,	// V_SIN_F16_e32_gfx10
    0U,	// V_SIN_F16_e32_vi
    1413U,	// V_SIN_F16_e64_gfx10
    1413U,	// V_SIN_F16_e64_vi
    328581U,	// V_SIN_F16_sdwa_gfx10
    328581U,	// V_SIN_F16_sdwa_gfx9
    14197U,	// V_SIN_F16_sdwa_vi
    353U,	// V_SIN_F32_dpp8_gfx10
    13361U,	// V_SIN_F32_dpp_gfx10
    1073U,	// V_SIN_F32_dpp_vi
    0U,	// V_SIN_F32_e32_gfx10
    0U,	// V_SIN_F32_e32_gfx6_gfx7
    0U,	// V_SIN_F32_e32_vi
    1413U,	// V_SIN_F32_e64_gfx10
    1413U,	// V_SIN_F32_e64_gfx6_gfx7
    1413U,	// V_SIN_F32_e64_vi
    328581U,	// V_SIN_F32_sdwa_gfx10
    328581U,	// V_SIN_F32_sdwa_gfx9
    14197U,	// V_SIN_F32_sdwa_vi
    353U,	// V_SQRT_F16_dpp8_gfx10
    13361U,	// V_SQRT_F16_dpp_gfx10
    1073U,	// V_SQRT_F16_dpp_vi
    0U,	// V_SQRT_F16_e32_gfx10
    0U,	// V_SQRT_F16_e32_vi
    1413U,	// V_SQRT_F16_e64_gfx10
    1413U,	// V_SQRT_F16_e64_vi
    328581U,	// V_SQRT_F16_sdwa_gfx10
    328581U,	// V_SQRT_F16_sdwa_gfx9
    14197U,	// V_SQRT_F16_sdwa_vi
    353U,	// V_SQRT_F32_dpp8_gfx10
    13361U,	// V_SQRT_F32_dpp_gfx10
    1073U,	// V_SQRT_F32_dpp_vi
    0U,	// V_SQRT_F32_e32_gfx10
    0U,	// V_SQRT_F32_e32_gfx6_gfx7
    0U,	// V_SQRT_F32_e32_vi
    1413U,	// V_SQRT_F32_e64_gfx10
    1413U,	// V_SQRT_F32_e64_gfx6_gfx7
    1413U,	// V_SQRT_F32_e64_vi
    328581U,	// V_SQRT_F32_sdwa_gfx10
    328581U,	// V_SQRT_F32_sdwa_gfx9
    14197U,	// V_SQRT_F32_sdwa_vi
    0U,	// V_SQRT_F64_e32_gfx10
    0U,	// V_SQRT_F64_e32_gfx6_gfx7
    0U,	// V_SQRT_F64_e32_vi
    1413U,	// V_SQRT_F64_e64_gfx10
    1413U,	// V_SQRT_F64_e64_gfx6_gfx7
    1413U,	// V_SQRT_F64_e64_vi
    0U,	// V_SUBBREV_CO_U32_dpp_gfx9
    123520U,	// V_SUBBREV_CO_U32_e32_gfx9
    309U,	// V_SUBBREV_CO_U32_e64_gfx9
    109847360U,	// V_SUBBREV_CO_U32_sdwa_gfx9
    0U,	// V_SUBBREV_U32_dpp_vi
    123520U,	// V_SUBBREV_U32_e32_gfx6_gfx7
    123520U,	// V_SUBBREV_U32_e32_vi
    309U,	// V_SUBBREV_U32_e64_gfx6_gfx7
    309U,	// V_SUBBREV_U32_e64_vi
    109847360U,	// V_SUBBREV_U32_sdwa_vi
    0U,	// V_SUBB_CO_U32_dpp_gfx9
    123520U,	// V_SUBB_CO_U32_e32_gfx9
    309U,	// V_SUBB_CO_U32_e64_gfx9
    109847360U,	// V_SUBB_CO_U32_sdwa_gfx9
    0U,	// V_SUBB_U32_dpp_vi
    123520U,	// V_SUBB_U32_e32_gfx6_gfx7
    123520U,	// V_SUBB_U32_e32_vi
    309U,	// V_SUBB_U32_e64_gfx6_gfx7
    309U,	// V_SUBB_U32_e64_vi
    109847360U,	// V_SUBB_U32_sdwa_vi
    279040U,	// V_SUBREV_CO_CI_U32_dpp8_gfx10
    287744U,	// V_SUBREV_CO_CI_U32_dpp8_w32_gfx10
    278528U,	// V_SUBREV_CO_CI_U32_dpp8_w64_gfx10
    9437696U,	// V_SUBREV_CO_CI_U32_dpp_gfx10
    9446400U,	// V_SUBREV_CO_CI_U32_dpp_w32_gfx10
    9437184U,	// V_SUBREV_CO_CI_U32_dpp_w64_gfx10
    1152U,	// V_SUBREV_CO_CI_U32_e32_gfx10
    309U,	// V_SUBREV_CO_CI_U32_e64_gfx10
    10266432U,	// V_SUBREV_CO_CI_U32_sdwa_gfx10
    10560U,	// V_SUBREV_CO_CI_U32_sdwa_w32_gfx10
    109847360U,	// V_SUBREV_CO_CI_U32_sdwa_w64_gfx10
    512U,	// V_SUBREV_CO_U32_dpp_gfx9
    1152U,	// V_SUBREV_CO_U32_e32_gfx9
    341U,	// V_SUBREV_CO_U32_e64_gfx10
    341U,	// V_SUBREV_CO_U32_e64_gfx9
    10266432U,	// V_SUBREV_CO_U32_sdwa_gfx9
    279040U,	// V_SUBREV_F16_dpp8_gfx10
    10768U,	// V_SUBREV_F16_dpp_gfx10
    1040U,	// V_SUBREV_F16_dpp_vi
    1152U,	// V_SUBREV_F16_e32_gfx10
    1152U,	// V_SUBREV_F16_e32_vi
    321104U,	// V_SUBREV_F16_e64_gfx10
    321104U,	// V_SUBREV_F16_e64_vi
    126674512U,	// V_SUBREV_F16_sdwa_gfx10
    126674512U,	// V_SUBREV_F16_sdwa_gfx9
    10790480U,	// V_SUBREV_F16_sdwa_vi
    279040U,	// V_SUBREV_F32_dpp8_gfx10
    10768U,	// V_SUBREV_F32_dpp_gfx10
    1040U,	// V_SUBREV_F32_dpp_vi
    1152U,	// V_SUBREV_F32_e32_gfx10
    1152U,	// V_SUBREV_F32_e32_gfx6_gfx7
    1152U,	// V_SUBREV_F32_e32_vi
    321104U,	// V_SUBREV_F32_e64_gfx10
    321104U,	// V_SUBREV_F32_e64_gfx6_gfx7
    321104U,	// V_SUBREV_F32_e64_vi
    126674512U,	// V_SUBREV_F32_sdwa_gfx10
    126674512U,	// V_SUBREV_F32_sdwa_gfx9
    10790480U,	// V_SUBREV_F32_sdwa_vi
    1152U,	// V_SUBREV_I32_e32_gfx6_gfx7
    341U,	// V_SUBREV_I32_e64_gfx6_gfx7
    279040U,	// V_SUBREV_NC_U32_dpp8_gfx10
    9437696U,	// V_SUBREV_NC_U32_dpp_gfx10
    1152U,	// V_SUBREV_NC_U32_e32_gfx10
    11904U,	// V_SUBREV_NC_U32_e64_gfx10
    10266432U,	// V_SUBREV_NC_U32_sdwa_gfx10
    512U,	// V_SUBREV_U16_dpp_vi
    1152U,	// V_SUBREV_U16_e32_vi
    11904U,	// V_SUBREV_U16_e64_vi
    10266432U,	// V_SUBREV_U16_sdwa_gfx9
    10266432U,	// V_SUBREV_U16_sdwa_vi
    512U,	// V_SUBREV_U32_dpp_gfx9
    512U,	// V_SUBREV_U32_dpp_vi
    1152U,	// V_SUBREV_U32_e32_gfx9
    1152U,	// V_SUBREV_U32_e32_vi
    11904U,	// V_SUBREV_U32_e64_gfx9
    341U,	// V_SUBREV_U32_e64_vi
    10266432U,	// V_SUBREV_U32_sdwa_gfx9
    10266432U,	// V_SUBREV_U32_sdwa_vi
    279040U,	// V_SUB_CO_CI_U32_dpp8_gfx10
    287744U,	// V_SUB_CO_CI_U32_dpp8_w32_gfx10
    278528U,	// V_SUB_CO_CI_U32_dpp8_w64_gfx10
    9437696U,	// V_SUB_CO_CI_U32_dpp_gfx10
    9446400U,	// V_SUB_CO_CI_U32_dpp_w32_gfx10
    9437184U,	// V_SUB_CO_CI_U32_dpp_w64_gfx10
    1152U,	// V_SUB_CO_CI_U32_e32_gfx10
    309U,	// V_SUB_CO_CI_U32_e64_gfx10
    10266432U,	// V_SUB_CO_CI_U32_sdwa_gfx10
    10560U,	// V_SUB_CO_CI_U32_sdwa_w32_gfx10
    109847360U,	// V_SUB_CO_CI_U32_sdwa_w64_gfx10
    512U,	// V_SUB_CO_U32_dpp_gfx9
    1152U,	// V_SUB_CO_U32_e32_gfx9
    341U,	// V_SUB_CO_U32_e64_gfx10
    341U,	// V_SUB_CO_U32_e64_gfx9
    10266432U,	// V_SUB_CO_U32_sdwa_gfx9
    279040U,	// V_SUB_F16_dpp8_gfx10
    10768U,	// V_SUB_F16_dpp_gfx10
    1040U,	// V_SUB_F16_dpp_vi
    1152U,	// V_SUB_F16_e32_gfx10
    1152U,	// V_SUB_F16_e32_vi
    321104U,	// V_SUB_F16_e64_gfx10
    321104U,	// V_SUB_F16_e64_vi
    126674512U,	// V_SUB_F16_sdwa_gfx10
    126674512U,	// V_SUB_F16_sdwa_gfx9
    10790480U,	// V_SUB_F16_sdwa_vi
    279040U,	// V_SUB_F32_dpp8_gfx10
    10768U,	// V_SUB_F32_dpp_gfx10
    1040U,	// V_SUB_F32_dpp_vi
    1152U,	// V_SUB_F32_e32_gfx10
    1152U,	// V_SUB_F32_e32_gfx6_gfx7
    1152U,	// V_SUB_F32_e32_vi
    321104U,	// V_SUB_F32_e64_gfx10
    321104U,	// V_SUB_F32_e64_gfx6_gfx7
    321104U,	// V_SUB_F32_e64_vi
    126674512U,	// V_SUB_F32_sdwa_gfx10
    126674512U,	// V_SUB_F32_sdwa_gfx9
    10790480U,	// V_SUB_F32_sdwa_vi
    273504U,	// V_SUB_I16_vi
    1152U,	// V_SUB_I32_e32_gfx6_gfx7
    341U,	// V_SUB_I32_e64_gfx6_gfx7
    11904U,	// V_SUB_I32_vi
    273504U,	// V_SUB_NC_I16_gfx10
    11904U,	// V_SUB_NC_I32_gfx10
    11904U,	// V_SUB_NC_U16_gfx10
    279040U,	// V_SUB_NC_U32_dpp8_gfx10
    9437696U,	// V_SUB_NC_U32_dpp_gfx10
    1152U,	// V_SUB_NC_U32_e32_gfx10
    11904U,	// V_SUB_NC_U32_e64_gfx10
    10266432U,	// V_SUB_NC_U32_sdwa_gfx10
    512U,	// V_SUB_U16_dpp_vi
    1152U,	// V_SUB_U16_e32_vi
    11904U,	// V_SUB_U16_e64_vi
    10266432U,	// V_SUB_U16_sdwa_gfx9
    10266432U,	// V_SUB_U16_sdwa_vi
    512U,	// V_SUB_U32_dpp_gfx9
    512U,	// V_SUB_U32_dpp_vi
    1152U,	// V_SUB_U32_e32_gfx9
    1152U,	// V_SUB_U32_e32_vi
    11904U,	// V_SUB_U32_e64_gfx9
    341U,	// V_SUB_U32_e64_vi
    10266432U,	// V_SUB_U32_sdwa_gfx9
    10266432U,	// V_SUB_U32_sdwa_vi
    0U,	// V_SWAPREL_B32_gfx10
    0U,	// V_SWAP_B32_gfx10
    0U,	// V_SWAP_B32_vi
    321344U,	// V_TRIG_PREOP_F64_gfx10
    321344U,	// V_TRIG_PREOP_F64_gfx6_gfx7
    321344U,	// V_TRIG_PREOP_F64_vi
    353U,	// V_TRUNC_F16_dpp8_gfx10
    13361U,	// V_TRUNC_F16_dpp_gfx10
    1073U,	// V_TRUNC_F16_dpp_vi
    0U,	// V_TRUNC_F16_e32_gfx10
    0U,	// V_TRUNC_F16_e32_vi
    1413U,	// V_TRUNC_F16_e64_gfx10
    1413U,	// V_TRUNC_F16_e64_vi
    328581U,	// V_TRUNC_F16_sdwa_gfx10
    328581U,	// V_TRUNC_F16_sdwa_gfx9
    14197U,	// V_TRUNC_F16_sdwa_vi
    353U,	// V_TRUNC_F32_dpp8_gfx10
    13361U,	// V_TRUNC_F32_dpp_gfx10
    1073U,	// V_TRUNC_F32_dpp_vi
    0U,	// V_TRUNC_F32_e32_gfx10
    0U,	// V_TRUNC_F32_e32_gfx6_gfx7
    0U,	// V_TRUNC_F32_e32_vi
    1413U,	// V_TRUNC_F32_e64_gfx10
    1413U,	// V_TRUNC_F32_e64_gfx6_gfx7
    1413U,	// V_TRUNC_F32_e64_vi
    328581U,	// V_TRUNC_F32_sdwa_gfx10
    328581U,	// V_TRUNC_F32_sdwa_gfx9
    14197U,	// V_TRUNC_F32_sdwa_vi
    0U,	// V_TRUNC_F64_e32_gfx10
    0U,	// V_TRUNC_F64_e32_gfx7
    0U,	// V_TRUNC_F64_e32_vi
    1413U,	// V_TRUNC_F64_e64_gfx10
    1413U,	// V_TRUNC_F64_e64_gfx7
    1413U,	// V_TRUNC_F64_e64_vi
    1152U,	// V_WRITELANE_B32_gfx10
    1152U,	// V_WRITELANE_B32_gfx6_gfx7
    1152U,	// V_WRITELANE_B32_vi
    50816U,	// V_XAD_U32_gfx10
    50816U,	// V_XAD_U32_vi
    279040U,	// V_XNOR_B32_dpp8_gfx10
    9437696U,	// V_XNOR_B32_dpp_gfx10
    512U,	// V_XNOR_B32_dpp_vi
    1152U,	// V_XNOR_B32_e32_gfx10
    1152U,	// V_XNOR_B32_e32_vi
    1152U,	// V_XNOR_B32_e64_gfx10
    1152U,	// V_XNOR_B32_e64_vi
    10266432U,	// V_XNOR_B32_sdwa_gfx10
    10266432U,	// V_XNOR_B32_sdwa_gfx9
    10266432U,	// V_XNOR_B32_sdwa_vi
    50816U,	// V_XOR3_B32_gfx10
    279040U,	// V_XOR_B32_dpp8_gfx10
    9437696U,	// V_XOR_B32_dpp_gfx10
    512U,	// V_XOR_B32_dpp_vi
    1152U,	// V_XOR_B32_e32_gfx10
    1152U,	// V_XOR_B32_e32_gfx6_gfx7
    1152U,	// V_XOR_B32_e32_vi
    1152U,	// V_XOR_B32_e64_gfx10
    1152U,	// V_XOR_B32_e64_gfx6_gfx7
    1152U,	// V_XOR_B32_e64_vi
    10266432U,	// V_XOR_B32_sdwa_gfx10
    10266432U,	// V_XOR_B32_sdwa_gfx9
    10266432U,	// V_XOR_B32_sdwa_vi
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  return {AsmStrs+(Bits & 65535)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void AMDGPUInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 5 bits for 19 unique commands.
  switch ((Bits >> 16) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_INSTR_REF, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_...
    return;
    break;
  case 1:
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, ATOMIC_FENCE, BUFFER_ATOMIC_ADD_ADDR...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // SI_ILLEGAL_COPY, IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V1...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_...
    printVOPDst(MI, 0, STI, O);
    break;
  case 4:
    // V_MOVRELD_B32_dpp, V_MOVRELSD_2_B32_dpp, V_MOVRELSD_B32_dpp
    printOperand(MI, 2, STI, O);
    O << ' ';
    printDPPCtrl(MI, 3, STI, O);
    printRowMask(MI, 4, STI, O);
    printBankMask(MI, 5, STI, O);
    printBoundCtrl(MI, 6, STI, O);
    return;
    break;
  case 5:
    // DS_GWS_SEMA_P_gfx10, DS_GWS_SEMA_P_gfx6_gfx7, DS_GWS_SEMA_P_vi, DS_GWS...
    printOffset(MI, 0, STI, O);
    O << " gds";
    return;
    break;
  case 6:
    // EXP_DONE_gfx10, EXP_DONE_si, EXP_DONE_vi, EXP_gfx10, EXP_si, EXP_vi
    printExpTgt(MI, 0, STI, O);
    O << ' ';
    printExpSrc0(MI, 1, STI, O);
    O << ", ";
    printExpSrc1(MI, 2, STI, O);
    O << ", ";
    printExpSrc2(MI, 3, STI, O);
    O << ", ";
    printExpSrc3(MI, 4, STI, O);
    break;
  case 7:
    // S_BRANCH_gfx10, S_BRANCH_gfx6_gfx7, S_BRANCH_pad_s_nop_gfx10, S_BRANCH...
    printOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 8:
    // S_CLAUSE_gfx10, S_INST_PREFETCH_gfx10, S_ROUND_MODE_gfx10, S_TTRACEDAT...
    printU16ImmOperand(MI, 0, STI, O);
    return;
    break;
  case 9:
    // S_ENDPGM_gfx10, S_ENDPGM_gfx6_gfx7, S_ENDPGM_vi
    printEndpgm(MI, 0, STI, O);
    return;
    break;
  case 10:
    // S_SENDMSGHALT_gfx10, S_SENDMSGHALT_gfx6_gfx7, S_SENDMSGHALT_vi, S_SEND...
    printSendMsg(MI, 0, STI, O);
    return;
    break;
  case 11:
    // S_SETREG_B32_gfx10, S_SETREG_B32_gfx6_gfx7, S_SETREG_B32_vi, S_SETREG_...
    printHwreg(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 12:
    // S_SET_GPR_IDX_MODE_vi
    printVGPRIndexMode(MI, 0, STI, O);
    return;
    break;
  case 13:
    // S_WAITCNT_gfx10, S_WAITCNT_gfx6_gfx7, S_WAITCNT_vi
    printWaitFlag(MI, 0, STI, O);
    return;
    break;
  case 14:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F16_sdwa_gfx10, V_CMPX_CLASS_...
    printOperandAndFPInputMods(MI, 0, STI, O);
    O << ", ";
    break;
  case 15:
    // V_CMPX_CLASS_F16_sdwa_vi, V_CMPX_CLASS_F32_sdwa_vi, V_CMPX_EQ_F16_sdwa...
    printOperandAndFPInputMods(MI, 1, STI, O);
    O << ", ";
    break;
  case 16:
    // V_CMPX_EQ_I16_sdwa_gfx10, V_CMPX_EQ_I32_sdwa_gfx10, V_CMPX_EQ_U16_sdwa...
    printOperandAndIntInputMods(MI, 0, STI, O);
    O << ", ";
    printOperandAndIntInputMods(MI, 2, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 17:
    // V_CMPX_EQ_I16_sdwa_vi, V_CMPX_EQ_I32_sdwa_vi, V_CMPX_EQ_U16_sdwa_vi, V...
    printOperandAndIntInputMods(MI, 1, STI, O);
    O << ", ";
    printOperandAndIntInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 18:
    // V_INTERP_MOV_F32_gfx10, V_INTERP_MOV_F32_si, V_INTERP_MOV_F32_vi, V_IN...
    printVINTRPDst(MI, 0, STI, O);
    O << ", ";
    break;
  }


  // Fragment 1 encoded into 5 bits for 20 unique commands.
  switch ((Bits >> 21) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADJCALLSTACKDOWN, S_CBRANCH_JOIN_gfx6_gfx7, S_CBRANCH_JOIN_vi, S_DECPE...
    return;
    break;
  case 1:
    // ADJCALLSTACKUP
    O << ' ';
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // ATOMIC_FENCE, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_U16_dpp, V_ADD_U32_d...
    O << ", ";
    break;
  case 3:
    // SI_ILLEGAL_COPY
    O << " to ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 4:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_SUBBREV_U32_dpp, V_SUBB_U32_dpp, V...
    O << ", vcc, ";
    break;
  case 5:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10, B...
    O << ", off, ";
    break;
  case 6:
    // DS_ADD_SRC2_F32_gfx10, DS_ADD_SRC2_F32_vi, DS_ADD_SRC2_U32_gfx10, DS_A...
    printOffset(MI, 1, STI, O);
    break;
  case 7:
    // EXP_DONE_gfx10, EXP_DONE_si, EXP_DONE_vi
    O << " done";
    printExpCompr(MI, 6, STI, O);
    printExpVM(MI, 5, STI, O);
    return;
    break;
  case 8:
    // EXP_gfx10, EXP_si, EXP_vi
    printExpCompr(MI, 6, STI, O);
    printExpVM(MI, 5, STI, O);
    return;
    break;
  case 9:
    // GLOBAL_LOAD_DWORD_ADDTID_gfx10, GLOBAL_STORE_DWORD_ADDTID_gfx10, SCRAT...
    O << ", off";
    printFlatOffset(MI, 1, STI, O);
    printGLC(MI, 2, STI, O);
    printSLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 10:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IM...
    O << ", [";
    break;
  case 11:
    // SCRATCH_LOAD_DWORDX2_ST_gfx10, SCRATCH_LOAD_DWORDX3_ST_gfx10, SCRATCH_...
    O << ", off, off";
    printFlatOffset(MI, 1, STI, O);
    printGLC(MI, 2, STI, O);
    printSLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 12:
    // V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_ADD_C...
    O << ", vcc_lo, ";
    break;
  case 13:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F32_e64_gfx10, V_CMPX_CLASS_F...
    printOperand(MI, 2, STI, O);
    break;
  case 14:
    // V_CMPX_CLASS_F16_sdwa_gfx10, V_CMPX_CLASS_F32_sdwa_gfx10
    printOperandAndIntInputMods(MI, 2, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 15:
    // V_CMPX_CLASS_F16_sdwa_vi, V_CMPX_CLASS_F32_sdwa_vi, V_CMP_CLASS_F16_sd...
    printOperandAndIntInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 16:
    // V_CMPX_EQ_F16_e64_gfx10, V_CMPX_EQ_F16_sdwa_gfx10, V_CMPX_EQ_F32_e64_g...
    printOperandAndFPInputMods(MI, 2, STI, O);
    break;
  case 17:
    // V_CMPX_EQ_F16_sdwa_vi, V_CMPX_EQ_F32_sdwa_vi, V_CMPX_F_F16_sdwa_vi, V_...
    printOperandAndFPInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 18:
    // V_INTERP_MOV_F32_gfx10, V_INTERP_MOV_F32_si, V_INTERP_MOV_F32_vi
    printInterpSlot(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    return;
    break;
  case 19:
    // V_INTERP_P1_F32_16bank_gfx10, V_INTERP_P1_F32_16bank_si, V_INTERP_P1_F...
    printOperand(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 5 bits for 23 unique commands.
  switch ((Bits >> 26) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ATOMIC_FENCE, BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BO...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F1...
    printOperandAndFPInputMods(MI, 2, STI, O);
    break;
  case 3:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_gfx10, V_CNDMASK_B32_dpp_vi, V_CN...
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  case 4:
    // V_DOT2C_F32_F16_dpp, V_FMAC_F16_dpp, V_FMAC_F32_dpp, V_MAC_F16_dpp, V_...
    printOperandAndFPInputMods(MI, 1, STI, O);
    break;
  case 5:
    // DS_ADD_SRC2_F32_gfx10, DS_ADD_SRC2_F32_vi, DS_ADD_SRC2_U32_gfx10, DS_A...
    printGDS(MI, 2, STI, O);
    return;
    break;
  case 6:
    // DS_GWS_BARRIER_gfx10, DS_GWS_BARRIER_gfx6_gfx7, DS_GWS_BARRIER_vi, DS_...
    O << " gds";
    return;
    break;
  case 7:
    // SCRATCH_STORE_BYTE_D16_HI_gfx10, SCRATCH_STORE_BYTE_D16_HI_vi, SCRATCH...
    printOperand(MI, 0, STI, O);
    O << ", off";
    printFlatOffset(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printDLC(MI, 5, STI, O);
    return;
    break;
  case 8:
    // S_ADDK_I32_gfx10, S_ADDK_I32_gfx6_gfx7, S_ADDK_I32_vi, S_MULK_I32_gfx1...
    printU16ImmOperand(MI, 2, STI, O);
    return;
    break;
  case 9:
    // S_CALL_B64_gfx10, S_CALL_B64_vi, S_CBRANCH_I_FORK_gfx6_gfx7, S_CBRANCH...
    printOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 10:
    // S_CMOVK_I32_gfx10, S_CMOVK_I32_gfx6_gfx7, S_CMOVK_I32_vi, S_CMPK_EQ_I3...
    printU16ImmOperand(MI, 1, STI, O);
    return;
    break;
  case 11:
    // S_DCACHE_DISCARD_IMM_gfx10, S_DCACHE_DISCARD_IMM_vi, S_DCACHE_DISCARD_...
    printSMEMOffset(MI, 1, STI, O);
    return;
    break;
  case 12:
    // S_GETREG_B32_gfx10, S_GETREG_B32_gfx6_gfx7, S_GETREG_B32_vi
    printHwreg(MI, 1, STI, O);
    return;
    break;
  case 13:
    // S_SET_GPR_IDX_ON_vi
    printVGPRIndexMode(MI, 1, STI, O);
    return;
    break;
  case 14:
    // S_SUBVECTOR_LOOP_BEGIN_gfx10, S_SUBVECTOR_LOOP_END_gfx10
    printOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 15:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    printVOPDst(MI, 1, STI, O);
    O << ", ";
    break;
  case 16:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_gfx1...
    printOperandAndIntInputMods(MI, 1, STI, O);
    break;
  case 17:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F32_e64_gfx10, V_CMPX_CLASS_F...
    return;
    break;
  case 18:
    // V_CMPX_EQ_F16_e64_gfx10, V_CMPX_EQ_F32_e64_gfx10, V_CMPX_EQ_F64_e64_gf...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 19:
    // V_CMPX_EQ_F16_sdwa_gfx10, V_CMPX_EQ_F32_sdwa_gfx10, V_CMPX_F_F16_sdwa_...
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 20:
    // V_INTERP_MOV_F32_e64_gfx10, V_INTERP_MOV_F32_e64_vi
    printInterpSlot(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    printClampSI(MI, 4, STI, O);
    printOModSI(MI, 5, STI, O);
    return;
    break;
  case 21:
    // V_INTERP_P2_F32_gfx10, V_INTERP_P2_F32_si, V_INTERP_P2_F32_vi
    O << ", ";
    printInterpAttr(MI, 3, STI, O);
    printInterpAttrChan(MI, 4, STI, O);
    return;
    break;
  case 22:
    // V_MOVRELD_B32_dpp8_gfx10, V_MOVRELD_B32_dpp_gfx10, V_MOVRELSD_2_B32_dp...
    printVOPDst(MI, 2, STI, O);
    O << ' ';
    break;
  }


  // Fragment 3 encoded into 5 bits for 17 unique commands.
  switch ((Bits >> 31) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ATOMIC_FENCE, S_ABS_I32_gfx10, S_ABS_I32_gfx6_gfx7, S_ABS_I32_vi, S_AN...
    return;
    break;
  case 1:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_...
    O << ", ";
    break;
  case 2:
    // V_BFREV_B32_dpp, V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F16_dpp, V_COS_...
    O << ' ';
    break;
  case 3:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_vi, V_CNDMASK_B32_dpp_w64_gfx10
    O << ", vcc ";
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 4:
    // BUFFER_STORE_LDS_DWORD_vi, DS_ADD_F32_gfx10, DS_ADD_F32_vi, DS_ADD_U32...
    printOffset(MI, 2, STI, O);
    break;
  case 5:
    // DS_READ2ST64_B32_gfx10, DS_READ2ST64_B32_gfx6_gfx7, DS_READ2ST64_B32_v...
    printOffset0(MI, 2, STI, O);
    printOffset1(MI, 3, STI, O);
    printGDS(MI, 4, STI, O);
    return;
    break;
  case 6:
    // DS_SWIZZLE_B32_gfx10, DS_SWIZZLE_B32_gfx6_gfx7, DS_SWIZZLE_B32_vi
    printSwizzle(MI, 2, STI, O);
    printGDS(MI, 3, STI, O);
    return;
    break;
  case 7:
    // FLAT_ATOMIC_ADD_X2_ci, FLAT_ATOMIC_ADD_X2_gfx10, FLAT_ATOMIC_ADD_X2_vi...
    printFlatOffset(MI, 2, STI, O);
    break;
  case 8:
    // GLOBAL_ATOMIC_ADD_F32_vi, GLOBAL_ATOMIC_ADD_X2_gfx10, GLOBAL_ATOMIC_AD...
    O << ", off";
    printFlatOffset(MI, 2, STI, O);
    break;
  case 9:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << ',';
    printFORMAT(MI, 4, STI, O);
    O << ' ';
    printOperand(MI, 2, STI, O);
    printOffset(MI, 3, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    printTFE(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printSWZ(MI, 9, STI, O);
    return;
    break;
  case 10:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    printOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    break;
  case 11:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    printClampSI(MI, 3, STI, O);
    break;
  case 12:
    // V_CNDMASK_B32_dpp_w32_gfx10
    O << ", vcc_lo ";
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    printFI(MI, 10, STI, O);
    return;
    break;
  case 13:
    // V_CVT_F16_I16_e64_gfx10, V_CVT_F16_I16_e64_vi, V_CVT_F16_U16_e64_gfx10...
    printClampSI(MI, 2, STI, O);
    printOModSI(MI, 3, STI, O);
    return;
    break;
  case 14:
    // V_DIV_SCALE_F32_gfx10, V_DIV_SCALE_F32_gfx6_gfx7, V_DIV_SCALE_F32_vi, ...
    printOperandAndFPInputMods(MI, 2, STI, O);
    O << ", ";
    printOperandAndFPInputMods(MI, 4, STI, O);
    O << ", ";
    printOperandAndFPInputMods(MI, 6, STI, O);
    printClampSI(MI, 8, STI, O);
    printOModSI(MI, 9, STI, O);
    return;
    break;
  case 15:
    // V_MOVRELD_B32_dpp8_gfx10, V_MOVRELSD_2_B32_dpp8_gfx10, V_MOVRELSD_B32_...
    printDPP8(MI, 3, STI, O);
    printFI(MI, 4, STI, O);
    return;
    break;
  case 16:
    // V_MOVRELD_B32_dpp_gfx10, V_MOVRELSD_2_B32_dpp_gfx10, V_MOVRELSD_B32_dp...
    printDPPCtrl(MI, 3, STI, O);
    printRowMask(MI, 4, STI, O);
    printBankMask(MI, 5, STI, O);
    printBoundCtrl(MI, 6, STI, O);
    printFI(MI, 7, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 5 bits for 30 unique commands.
  switch ((Bits >> 36) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_MAX_F16_dpp, V_MAX_F32_dpp, V_MAX_LEGA...
    printOperandAndFPInputMods(MI, 4, STI, O);
    O << ' ';
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 2:
    // V_BFREV_B32_dpp, V_CVT_F16_I16_dpp, V_CVT_F16_U16_dpp, V_CVT_F32_I32_d...
    printDPPCtrl(MI, 3, STI, O);
    printRowMask(MI, 4, STI, O);
    printBankMask(MI, 5, STI, O);
    printBoundCtrl(MI, 6, STI, O);
    break;
  case 3:
    // V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F16_dpp, V_COS_F32_dpp, V_CVT_F1...
    printDPPCtrl(MI, 4, STI, O);
    printRowMask(MI, 5, STI, O);
    printBankMask(MI, 6, STI, O);
    printBoundCtrl(MI, 7, STI, O);
    break;
  case 4:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_vi, V_CVT_FLR_I32_F32_e64_gfx10, ...
    return;
    break;
  case 5:
    // V_DOT2C_F32_F16_dpp, V_FMAC_F16_dpp, V_FMAC_F32_dpp, V_MAC_F16_dpp, V_...
    printOperandAndFPInputMods(MI, 3, STI, O);
    break;
  case 6:
    // V_DOT2C_I32_I16_dpp, V_DOT4C_I32_I8_dpp, V_DOT8C_I32_I4_dpp, V_ADD_I16...
    printOperand(MI, 4, STI, O);
    break;
  case 7:
    // V_LDEXP_F16_dpp, V_LDEXP_F16_dpp_gfx10, V_LDEXP_F16_dpp_vi
    printOperandAndIntInputMods(MI, 4, STI, O);
    O << ' ';
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 8:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOperand(MI, 2, STI, O);
    break;
  case 9:
    // BUFFER_STORE_LDS_DWORD_vi
    O << " lds";
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printSWZ(MI, 5, STI, O);
    return;
    break;
  case 10:
    // DS_ADD_F32_gfx10, DS_ADD_F32_vi, DS_ADD_U32_gfx10, DS_ADD_U32_gfx6_gfx...
    printGDS(MI, 3, STI, O);
    return;
    break;
  case 11:
    // DS_ORDERED_COUNT_gfx10, DS_ORDERED_COUNT_gfx6_gfx7, DS_ORDERED_COUNT_v...
    O << " gds";
    return;
    break;
  case 12:
    // FLAT_ATOMIC_ADD_X2_ci, FLAT_ATOMIC_ADD_X2_gfx10, FLAT_ATOMIC_ADD_X2_vi...
    printSLC(MI, 3, STI, O);
    return;
    break;
  case 13:
    // FLAT_LOAD_DWORDX2_ci, FLAT_LOAD_DWORDX2_gfx10, FLAT_LOAD_DWORDX2_vi, F...
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printDLC(MI, 5, STI, O);
    return;
    break;
  case 14:
    // GLOBAL_LOAD_DWORDX2_SADDR_gfx10, GLOBAL_LOAD_DWORDX2_SADDR_vi, GLOBAL_...
    printOperand(MI, 1, STI, O);
    printFlatOffset(MI, 3, STI, O);
    printGLC(MI, 4, STI, O);
    printSLC(MI, 5, STI, O);
    printDLC(MI, 6, STI, O);
    return;
    break;
  case 15:
    // S_ATC_PROBE_BUFFER_IMM_gfx10, S_ATC_PROBE_BUFFER_IMM_vi, S_ATC_PROBE_I...
    printSMEMOffset(MI, 2, STI, O);
    break;
  case 16:
    // S_ATOMIC_ADD_IMM_RTN_gfx10, S_ATOMIC_ADD_IMM_RTN_vi, S_ATOMIC_ADD_X2_I...
    printSMEMOffset(MI, 3, STI, O);
    O << " glc";
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 17:
    // S_BUFFER_LOAD_DWORDX16_IMM_ci, S_BUFFER_LOAD_DWORDX2_IMM_ci, S_BUFFER_...
    printSMRDLiteralOffset(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 18:
    // S_BUFFER_LOAD_DWORDX16_IMM_si, S_BUFFER_LOAD_DWORDX2_IMM_si, S_BUFFER_...
    printSMRDOffset8(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 19:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    O << ", ";
    printOperand(MI, 4, STI, O);
    printClampSI(MI, 5, STI, O);
    return;
    break;
  case 20:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_gfx1...
    printOperandAndIntInputMods(MI, 3, STI, O);
    break;
  case 21:
    // V_ADD_CO_U32_e64_gfx10, V_ADD_CO_U32_e64_gfx9, V_ADD_I32_e64_gfx6_gfx7...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 22:
    // V_BFREV_B32_dpp8_gfx10, V_CEIL_F16_dpp8_gfx10, V_CEIL_F32_dpp8_gfx10, ...
    printDPP8(MI, 3, STI, O);
    printFI(MI, 4, STI, O);
    return;
    break;
  case 23:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    O << ' ';
    break;
  case 24:
    // V_CEIL_F16_e64_gfx10, V_CEIL_F16_e64_vi, V_CEIL_F16_sdwa_gfx10, V_CEIL...
    printOModSI(MI, 4, STI, O);
    break;
  case 25:
    // V_CNDMASK_B32_dpp_gfx10
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    printFI(MI, 10, STI, O);
    return;
    break;
  case 26:
    // V_CNDMASK_B32_dpp_w64_gfx10
    printFI(MI, 10, STI, O);
    return;
    break;
  case 27:
    // V_FMAMK_F16_gfx10, V_MADMK_F16_vi
    printU16ImmOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 28:
    // V_FMAMK_F32_gfx10, V_MADMK_F32_gfx10, V_MADMK_F32_gfx6_gfx7, V_MADMK_F...
    printU32ImmOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 29:
    // V_INTERP_P1LL_F16_gfx10, V_INTERP_P1LL_F16_vi, V_INTERP_P1LV_F16_gfx10...
    printInterpAttr(MI, 3, STI, O);
    printInterpAttrChan(MI, 4, STI, O);
    break;
  }


  // Fragment 5 encoded into 5 bits for 31 unique commands.
  switch ((Bits >> 41) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_SUBBREV_U32_dpp, V_SUBB_U32_dpp, V_ADDC_CO_U32_dpp_g...
    O << ", vcc ";
    break;
  case 1:
    // V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_B32_dpp, V_ASHRR...
    O << ' ';
    break;
  case 2:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_BFREV_B32_dpp, V_CEIL_F16_dpp, V_CEIL_...
    return;
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_ADDR64_gfx6_...
    O << ", ";
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_gfx10, BUFFE...
    printOffset(MI, 3, STI, O);
    break;
  case 5:
    // BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10, BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_...
    printOffset(MI, 4, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    return;
    break;
  case 6:
    // DS_WRITE2ST64_B32_gfx10, DS_WRITE2ST64_B32_gfx6_gfx7, DS_WRITE2ST64_B3...
    printOffset0(MI, 3, STI, O);
    printOffset1(MI, 4, STI, O);
    printGDS(MI, 5, STI, O);
    return;
    break;
  case 7:
    // FLAT_ATOMIC_ADD_RTN_ci, FLAT_ATOMIC_ADD_RTN_gfx10, FLAT_ATOMIC_ADD_RTN...
    printFlatOffset(MI, 3, STI, O);
    break;
  case 8:
    // GLOBAL_ATOMIC_ADD_RTN_gfx10, GLOBAL_ATOMIC_ADD_RTN_vi, GLOBAL_ATOMIC_A...
    O << ", off";
    printFlatOffset(MI, 3, STI, O);
    printGLC(MI, 4, STI, O);
    printSLC(MI, 5, STI, O);
    return;
    break;
  case 9:
    // IMAGE_ATOMIC_ADD_V1_V1_gfx10, IMAGE_ATOMIC_ADD_V1_V1_si, IMAGE_ATOMIC_...
    printDMask(MI, 4, STI, O);
    break;
  case 10:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10, IM...
    O << "], ";
    break;
  case 11:
    // IMAGE_BVH64_INTERSECT_RAY_a16_sa, IMAGE_BVH_INTERSECT_RAY_a16_sa
    printGFX10A16(MI, 3, STI, O);
    return;
    break;
  case 12:
    // IMAGE_GET_RESINFO_V1_V1, IMAGE_GET_RESINFO_V1_V1_gfx10, IMAGE_GET_RESI...
    printDMask(MI, 3, STI, O);
    break;
  case 13:
    // S_ATOMIC_ADD_IMM_gfx10, S_ATOMIC_ADD_IMM_vi, S_ATOMIC_ADD_SGPR_gfx10, ...
    printDLC(MI, 3, STI, O);
    return;
    break;
  case 14:
    // S_ATOMIC_ADD_SGPR_RTN_gfx10, S_ATOMIC_ADD_SGPR_RTN_vi, S_ATOMIC_ADD_X2...
    O << " glc";
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 15:
    // S_BUFFER_LOAD_DWORDX16_IMM_gfx10, S_BUFFER_LOAD_DWORDX16_IMM_vi, S_BUF...
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 16:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << ',';
    printFORMAT(MI, 5, STI, O);
    O << ' ';
    printOperand(MI, 3, STI, O);
    break;
  case 17:
    // V_ADDC_CO_U32_e32_gfx9, V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_e32_gfx6_g...
    O << ", vcc";
    break;
  case 18:
    // V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_CNDMA...
    O << ", vcc_lo ";
    break;
  case 19:
    // V_ADD_CO_CI_U32_sdwa_gfx10, V_ADD_CO_U32_sdwa_gfx9, V_ADD_F16_e64_gfx1...
    printClampSI(MI, 5, STI, O);
    break;
  case 20:
    // V_ADD_CO_CI_U32_sdwa_w32_gfx10, V_CNDMASK_B32_sdwa_w32_gfx10, V_SUBREV...
    O << ", vcc_lo";
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWADstSel(MI, 6, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 7, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 8, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 9, STI, O);
    return;
    break;
  case 21:
    // V_ADD_F16_dpp_gfx10, V_ADD_F32_dpp_gfx10, V_LDEXP_F16_dpp_gfx10, V_MAX...
    printFI(MI, 10, STI, O);
    return;
    break;
  case 22:
    // V_ADD_I16_vi, V_ADD_NC_I16_gfx10, V_CVT_PKNORM_I16_F16_gfx10, V_CVT_PK...
    printOpSel(MI, 6, STI, O);
    break;
  case 23:
    // V_ADD_I32_vi, V_ADD_NC_I32_gfx10, V_ADD_NC_U16_gfx10, V_ADD_NC_U32_e64...
    printClampSI(MI, 3, STI, O);
    return;
    break;
  case 24:
    // V_BFREV_B32_dpp_gfx10, V_CVT_F16_I16_dpp_gfx10, V_CVT_F16_U16_dpp_gfx1...
    printFI(MI, 7, STI, O);
    return;
    break;
  case 25:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    printSDWADstSel(MI, 4, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    return;
    break;
  case 26:
    // V_CEIL_F16_dpp_gfx10, V_CEIL_F32_dpp_gfx10, V_COS_F16_dpp_gfx10, V_COS...
    printFI(MI, 8, STI, O);
    return;
    break;
  case 27:
    // V_CEIL_F16_sdwa_vi, V_CEIL_F32_sdwa_vi, V_COS_F16_sdwa_vi, V_COS_F32_s...
    printSDWADstSel(MI, 5, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 6, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 7, STI, O);
    return;
    break;
  case 28:
    // V_FMAC_F16_e64_gfx10, V_FMAC_F32_e64_gfx10, V_FMAC_F32_e64_vi, V_FMAC_...
    printClampSI(MI, 7, STI, O);
    printOModSI(MI, 8, STI, O);
    return;
    break;
  case 29:
    // V_FMAC_F32_sdwa_vi, V_MAC_F16_sdwa_vi, V_MAC_F32_sdwa_vi
    printClampSI(MI, 6, STI, O);
    O << ' ';
    printSDWADstSel(MI, 8, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 9, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 10, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 11, STI, O);
    return;
    break;
  case 30:
    // V_INTERP_P1LL_F16_gfx10, V_INTERP_P1LL_F16_vi
    printHigh(MI, 5, STI, O);
    printClampSI(MI, 6, STI, O);
    printOModSI(MI, 7, STI, O);
    return;
    break;
  }


  // Fragment 6 encoded into 5 bits for 30 unique commands.
  switch ((Bits >> 46) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printDPPCtrl(MI, 4, STI, O);
    printRowMask(MI, 5, STI, O);
    printBankMask(MI, 6, STI, O);
    printBoundCtrl(MI, 7, STI, O);
    break;
  case 1:
    // V_DOT2C_F32_F16_dpp, V_DOT2C_I32_I16_dpp, V_DOT4C_I32_I8_dpp, V_DOT8C_...
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 2:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_RTN_g...
    printOperand(MI, 4, STI, O);
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOperand(MI, 3, STI, O);
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_gfx10, BUFFE...
    printSLC(MI, 4, STI, O);
    return;
    break;
  case 5:
    // BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi, BUFFER_LOAD_DWORDX2_OFFSET_gfx10, B...
    printGLC(MI, 4, STI, O);
    printSLC(MI, 5, STI, O);
    break;
  case 6:
    // DS_ADD_RTN_F32_gfx10, DS_ADD_RTN_F32_vi, DS_ADD_RTN_U32_gfx10, DS_ADD_...
    printGDS(MI, 4, STI, O);
    return;
    break;
  case 7:
    // DS_BPERMUTE_B32_gfx10, DS_BPERMUTE_B32_vi, DS_PERMUTE_B32_gfx10, DS_PE...
    return;
    break;
  case 8:
    // IMAGE_ATOMIC_ADD_V1_V1_gfx10, IMAGE_ATOMIC_ADD_V1_V2_gfx10, IMAGE_ATOM...
    printDim(MI, 5, STI, O);
    printUNorm(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printGLC(MI, 8, STI, O);
    printSLC(MI, 9, STI, O);
    printR128A16(MI, 10, STI, O);
    printGFX10A16(MI, 11, STI, O);
    printTFE(MI, 12, STI, O);
    printLWE(MI, 13, STI, O);
    return;
    break;
  case 9:
    // IMAGE_ATOMIC_ADD_V1_V1_si, IMAGE_ATOMIC_ADD_V1_V1_vi, IMAGE_ATOMIC_ADD...
    printUNorm(MI, 5, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printR128A16(MI, 8, STI, O);
    printTFE(MI, 9, STI, O);
    printLWE(MI, 10, STI, O);
    printDA(MI, 11, STI, O);
    return;
    break;
  case 10:
    // IMAGE_GET_RESINFO_V1_V1, IMAGE_GET_RESINFO_V1_V2, IMAGE_GET_RESINFO_V1...
    printUNorm(MI, 4, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    printR128A16(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printLWE(MI, 9, STI, O);
    printDA(MI, 10, STI, O);
    break;
  case 11:
    // IMAGE_GET_RESINFO_V1_V1_gfx10, IMAGE_GET_RESINFO_V1_V2_gfx10, IMAGE_GE...
    printDim(MI, 4, STI, O);
    printUNorm(MI, 5, STI, O);
    printDLC(MI, 6, STI, O);
    printGLC(MI, 7, STI, O);
    printSLC(MI, 8, STI, O);
    printR128A16(MI, 9, STI, O);
    printGFX10A16(MI, 10, STI, O);
    printTFE(MI, 11, STI, O);
    printLWE(MI, 12, STI, O);
    break;
  case 12:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << " idxen offen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 13:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZW...
    O << " idxen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 14:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZW...
    O << " offen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 15:
    // TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7, TBUFFER_LOAD_FORMAT_XYZ_ADD...
    O << " addr64";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 16:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_w64_...
    printClampSI(MI, 5, STI, O);
    break;
  case 17:
    // V_ADD_CO_CI_U32_dpp8_gfx10, V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_C...
    printDPP8(MI, 4, STI, O);
    printFI(MI, 5, STI, O);
    return;
    break;
  case 18:
    // V_ADD_CO_CI_U32_sdwa_gfx10, V_ADD_CO_U32_sdwa_gfx9, V_ADD_F16_sdwa_vi,...
    O << ' ';
    break;
  case 19:
    // V_ADD_F16_e64_gfx10, V_ADD_F16_e64_vi, V_ADD_F16_sdwa_gfx10, V_ADD_F16...
    printOModSI(MI, 6, STI, O);
    break;
  case 20:
    // V_CEIL_F16_sdwa_gfx10, V_CEIL_F16_sdwa_gfx9, V_CEIL_F32_sdwa_gfx10, V_...
    printSDWADstSel(MI, 5, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 6, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 7, STI, O);
    return;
    break;
  case 21:
    // V_CMPX_CLASS_F16_sdwa_gfx9, V_CMPX_CLASS_F32_sdwa_gfx9, V_CMPX_EQ_F16_...
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 22:
    // V_CNDMASK_B32_e64_gfx10, V_CNDMASK_B32_e64_gfx6_gfx7, V_CNDMASK_B32_e6...
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 23:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printOperandAndFPInputMods(MI, 5, STI, O);
    break;
  case 24:
    // V_CVT_PK_U8_F32_gfx10, V_CVT_PK_U8_F32_gfx6_gfx7, V_CVT_PK_U8_F32_vi
    printOperandAndIntInputMods(MI, 5, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 25:
    // V_DOT2C_F32_F16_dpp8_gfx10, V_DOT4C_I32_I8_dpp8_gfx10, V_DOT8C_I32_I4_...
    printDPP8(MI, 6, STI, O);
    printFI(MI, 7, STI, O);
    return;
    break;
  case 26:
    // V_DOT2_F32_F16_gfx10, V_DOT2_F32_F16_vi, V_DOT2_I32_I16_gfx10, V_DOT2_...
    printOperand(MI, 6, STI, O);
    printOpSel(MI, 8, STI, O);
    break;
  case 27:
    // V_FMAAK_F16_gfx10, V_MADAK_F16_vi
    printU16ImmOperand(MI, 3, STI, O);
    return;
    break;
  case 28:
    // V_FMAAK_F32_gfx10, V_MADAK_F32_gfx10, V_MADAK_F32_gfx6_gfx7, V_MADAK_F...
    printU32ImmOperand(MI, 3, STI, O);
    return;
    break;
  case 29:
    // V_PK_ADD_F16_gfx10, V_PK_ADD_F16_vi, V_PK_ADD_I16_gfx10, V_PK_ADD_I16_...
    printOpSelHi(MI, 7, STI, O);
    printNegLo(MI, 8, STI, O);
    printNegHi(MI, 9, STI, O);
    printClampSI(MI, 5, STI, O);
    return;
    break;
  }


  // Fragment 7 encoded into 5 bits for 29 unique commands.
  switch ((Bits >> 51) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    return;
    break;
  case 1:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_ADDR64_gfx6_...
    O << " addr64";
    break;
  case 2:
    // BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10, BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_...
    O << " idxen offen";
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_F32_IDXEN_vi, BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10, BUF...
    O << " idxen";
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFEN_vi, BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10, BUF...
    O << " offen";
    break;
  case 5:
    // BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi, BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi, ...
    O << " lds";
    printDLC(MI, 6, STI, O);
    printSWZ(MI, 7, STI, O);
    return;
    break;
  case 6:
    // BUFFER_LOAD_DWORDX2_OFFSET_gfx10, BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7...
    printTFE(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printSWZ(MI, 8, STI, O);
    return;
    break;
  case 7:
    // DS_CMPST_RTN_B32_gfx10, DS_CMPST_RTN_B32_gfx6_gfx7, DS_CMPST_RTN_B32_v...
    printOffset(MI, 4, STI, O);
    printGDS(MI, 5, STI, O);
    return;
    break;
  case 8:
    // DS_WRXCHG2ST64_RTN_B32_gfx10, DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7, DS_WRX...
    printOffset0(MI, 4, STI, O);
    printOffset1(MI, 5, STI, O);
    printGDS(MI, 6, STI, O);
    return;
    break;
  case 9:
    // GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10, GLOBAL_ATOMIC_ADD_SADDR_RTN_vi, GLO...
    printFlatOffset(MI, 4, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    return;
    break;
  case 10:
    // GLOBAL_STORE_BYTE_D16_HI_SADDR_gfx10, GLOBAL_STORE_BYTE_D16_HI_SADDR_v...
    printDLC(MI, 6, STI, O);
    return;
    break;
  case 11:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10, IM...
    printDMask(MI, 5, STI, O);
    printDim(MI, 6, STI, O);
    printUNorm(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printGLC(MI, 9, STI, O);
    printSLC(MI, 10, STI, O);
    printR128A16(MI, 11, STI, O);
    printGFX10A16(MI, 12, STI, O);
    printTFE(MI, 13, STI, O);
    printLWE(MI, 14, STI, O);
    return;
    break;
  case 12:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10, IM...
    O << "], ";
    break;
  case 13:
    // IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10, IM...
    O << ", ";
    break;
  case 14:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GA...
    printDMask(MI, 4, STI, O);
    break;
  case 15:
    // IMAGE_LOAD_MIP_V1_V1, IMAGE_LOAD_MIP_V1_V2, IMAGE_LOAD_MIP_V1_V3, IMAG...
    printD16(MI, 11, STI, O);
    return;
    break;
  case 16:
    // IMAGE_LOAD_MIP_V1_V1_gfx10, IMAGE_LOAD_MIP_V1_V2_gfx10, IMAGE_LOAD_MIP...
    printD16(MI, 13, STI, O);
    return;
    break;
  case 17:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_w64_...
    O << ' ';
    break;
  case 18:
    // V_ADD_CO_CI_U32_dpp_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_ADD_CO_CI_...
    printFI(MI, 8, STI, O);
    return;
    break;
  case 19:
    // V_ADD_CO_CI_U32_sdwa_gfx10, V_ADD_CO_U32_sdwa_gfx9, V_ADD_NC_U32_sdwa_...
    printSDWADstSel(MI, 6, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 7, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 8, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 9, STI, O);
    return;
    break;
  case 20:
    // V_ADD_F16_sdwa_vi, V_ADD_F32_sdwa_vi, V_LDEXP_F16_sdwa_vi, V_MAX_F16_s...
    printSDWADstSel(MI, 7, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 8, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 9, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 10, STI, O);
    return;
    break;
  case 21:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printClampSI(MI, 7, STI, O);
    break;
  case 22:
    // V_DIV_FIXUP_F16_gfx10, V_DIV_FIXUP_F16_gfx9_gfx9, V_FMA_F16_gfx10, V_F...
    printOpSel(MI, 8, STI, O);
    break;
  case 23:
    // V_DOT2C_F32_F16_dpp_gfx10, V_DOT4C_I32_I8_dpp_gfx10, V_DOT8C_I32_I4_dp...
    printFI(MI, 10, STI, O);
    return;
    break;
  case 24:
    // V_DOT2_F32_F16_gfx10, V_DOT2_F32_F16_vi, V_DOT2_I32_I16_gfx10, V_DOT2_...
    printOpSelHi(MI, 9, STI, O);
    printNegLo(MI, 10, STI, O);
    printNegHi(MI, 11, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 25:
    // V_FMA_MIXHI_F16_gfx10, V_FMA_MIXHI_F16_vi, V_FMA_MIXLO_F16_gfx10, V_FM...
    printOpSel(MI, 9, STI, O);
    printOpSelHi(MI, 10, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 26:
    // V_INTERP_P1LV_F16_gfx10, V_INTERP_P1LV_F16_vi, V_INTERP_P2_F16_gfx10, ...
    printHigh(MI, 7, STI, O);
    printClampSI(MI, 8, STI, O);
    break;
  case 27:
    // V_MAD_I16_vi, V_MAD_I32_I24_gfx10, V_MAD_I32_I24_gfx6_gfx7, V_MAD_I32_...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 28:
    // V_MFMA_F32_16X16X16F16_vi, V_MFMA_F32_16X16X1F32_vi, V_MFMA_F32_16X16X...
    printCBSZ(MI, 4, STI, O);
    printABID(MI, 5, STI, O);
    printBLGP(MI, 6, STI, O);
    return;
    break;
  }


  // Fragment 8 encoded into 4 bits for 13 unique commands.
  switch ((Bits >> 56) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_RTN_g...
    printOffset(MI, 5, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    return;
    break;
  case 1:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOffset(MI, 4, STI, O);
    break;
  case 2:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IM...
    printOperand(MI, 5, STI, O);
    break;
  case 3:
    // IMAGE_BVH64_INTERSECT_RAY_a16_nsa, IMAGE_BVH64_INTERSECT_RAY_nsa, IMAG...
    printOperand(MI, 4, STI, O);
    break;
  case 4:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V4, IMAGE_GATHER4_...
    printUNorm(MI, 5, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printR128A16(MI, 8, STI, O);
    printTFE(MI, 9, STI, O);
    printLWE(MI, 10, STI, O);
    printDA(MI, 11, STI, O);
    break;
  case 5:
    // IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GATHER4_B_CL_O_V2_V4_gfx10, IM...
    printDim(MI, 5, STI, O);
    printUNorm(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printGLC(MI, 8, STI, O);
    printSLC(MI, 9, STI, O);
    printR128A16(MI, 10, STI, O);
    printGFX10A16(MI, 11, STI, O);
    printTFE(MI, 12, STI, O);
    printLWE(MI, 13, STI, O);
    break;
  case 6:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_w64_...
    printSDWADstSel(MI, 6, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 7, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 8, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 9, STI, O);
    return;
    break;
  case 7:
    // V_ADD_F16_sdwa_gfx10, V_ADD_F16_sdwa_gfx9, V_ADD_F32_sdwa_gfx10, V_ADD...
    printSDWADstSel(MI, 7, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 8, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 9, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 10, STI, O);
    return;
    break;
  case 8:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printOModSI(MI, 8, STI, O);
    return;
    break;
  case 9:
    // V_DIV_FIXUP_F16_gfx10, V_DIV_FIXUP_F16_gfx9_gfx9, V_FMA_F16_gfx10, V_F...
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 10:
    // V_FMA_MIX_F32_gfx10, V_FMA_MIX_F32_vi, V_MAD_MIX_F32_vi
    printOpSelHi(MI, 9, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 11:
    // V_INTERP_P1LV_F16_gfx10, V_INTERP_P1LV_F16_vi
    printOModSI(MI, 9, STI, O);
    return;
    break;
  case 12:
    // V_INTERP_P2_F16_gfx10, V_INTERP_P2_F16_gfx9_gfx9, V_INTERP_P2_F16_vi, ...
    return;
    break;
  }


  // Fragment 9 encoded into 4 bits for 9 unique commands.
  switch ((Bits >> 60) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printSLC(MI, 5, STI, O);
    return;
    break;
  case 1:
    // BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7, BUFFER_LOAD_DWORDX2_BOTHEN_gfx10...
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    break;
  case 2:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10, IM...
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case 3:
    // IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10, IM...
    O << "], ";
    break;
  case 4:
    // IMAGE_BVH64_INTERSECT_RAY_a16_nsa, IMAGE_BVH64_INTERSECT_RAY_nsa, IMAG...
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  case 5:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V4, IMAGE_GATHER4_...
    printD16(MI, 12, STI, O);
    return;
    break;
  case 6:
    // IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GATHER4_B_CL_O_V2_V4_gfx10, IM...
    printD16(MI, 14, STI, O);
    return;
    break;
  case 7:
    // IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10, IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10...
    printDMask(MI, 5, STI, O);
    printDim(MI, 6, STI, O);
    printUNorm(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printGLC(MI, 9, STI, O);
    printSLC(MI, 10, STI, O);
    printR128A16(MI, 11, STI, O);
    printGFX10A16(MI, 12, STI, O);
    printTFE(MI, 13, STI, O);
    printLWE(MI, 14, STI, O);
    break;
  case 8:
    // IMAGE_GET_LOD_V1_V1, IMAGE_GET_LOD_V1_V1_gfx10, IMAGE_GET_LOD_V1_V2, I...
    return;
    break;
  }

  switch (MI->getOpcode()) {
  default: llvm_unreachable("Unexpected opcode.");
  case AMDGPU::BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_vi:
    printTFE(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printSWZ(MI, 9, STI, O);
    return;
    break;
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_vi:
    O << " lds";
    printDLC(MI, 7, STI, O);
    printSWZ(MI, 8, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10:
    printOperand(MI, 6, STI, O);
    printDMask(MI, 7, STI, O);
    printDim(MI, 8, STI, O);
    printUNorm(MI, 9, STI, O);
    printDLC(MI, 10, STI, O);
    printGLC(MI, 11, STI, O);
    printSLC(MI, 12, STI, O);
    printR128A16(MI, 13, STI, O);
    printGFX10A16(MI, 14, STI, O);
    printTFE(MI, 15, STI, O);
    printLWE(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_BVH64_INTERSECT_RAY_a16_nsa:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << "], ";
    printOperand(MI, 10, STI, O);
    printGFX10A16(MI, 11, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_BVH64_INTERSECT_RAY_nsa:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << ", ";
    printOperand(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 13, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_BVH_INTERSECT_RAY_a16_nsa:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << "], ";
    printOperand(MI, 9, STI, O);
    printGFX10A16(MI, 10, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_BVH_INTERSECT_RAY_nsa:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << "], ";
    printOperand(MI, 12, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V5_V3_nsa_gfx10:
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    printD16(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    O << ", ";
    printOperand(MI, 6, STI, O);
    printDMask(MI, 7, STI, O);
    printDim(MI, 8, STI, O);
    printUNorm(MI, 9, STI, O);
    printDLC(MI, 10, STI, O);
    printGLC(MI, 11, STI, O);
    printSLC(MI, 12, STI, O);
    printR128A16(MI, 13, STI, O);
    printGFX10A16(MI, 14, STI, O);
    printTFE(MI, 15, STI, O);
    printLWE(MI, 16, STI, O);
    printD16(MI, 17, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10:
    O << "], ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    printDMask(MI, 8, STI, O);
    printDim(MI, 9, STI, O);
    printUNorm(MI, 10, STI, O);
    printDLC(MI, 11, STI, O);
    printGLC(MI, 12, STI, O);
    printSLC(MI, 13, STI, O);
    printR128A16(MI, 14, STI, O);
    printGFX10A16(MI, 15, STI, O);
    printTFE(MI, 16, STI, O);
    printLWE(MI, 17, STI, O);
    printD16(MI, 18, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V6_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << "], ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    printDMask(MI, 9, STI, O);
    printDim(MI, 10, STI, O);
    printUNorm(MI, 11, STI, O);
    printDLC(MI, 12, STI, O);
    printGLC(MI, 13, STI, O);
    printSLC(MI, 14, STI, O);
    printR128A16(MI, 15, STI, O);
    printGFX10A16(MI, 16, STI, O);
    printTFE(MI, 17, STI, O);
    printLWE(MI, 18, STI, O);
    printD16(MI, 19, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V5_V3_nsa_gfx10:
    printD16(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V7_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << "], ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    printDMask(MI, 10, STI, O);
    printDim(MI, 11, STI, O);
    printUNorm(MI, 12, STI, O);
    printDLC(MI, 13, STI, O);
    printGLC(MI, 14, STI, O);
    printSLC(MI, 15, STI, O);
    printR128A16(MI, 16, STI, O);
    printGFX10A16(MI, 17, STI, O);
    printTFE(MI, 18, STI, O);
    printLWE(MI, 19, STI, O);
    printD16(MI, 20, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GET_LOD_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V5_V3_nsa_gfx10:
    return;
    break;
  case AMDGPU::IMAGE_GET_LOD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V5_V3_nsa_gfx10:
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GET_RESINFO_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V5_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_LOAD_MIP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V5_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    printD16(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << "], ";
    printOperand(MI, 11, STI, O);
    O << ", ";
    printOperand(MI, 12, STI, O);
    printDMask(MI, 13, STI, O);
    printDim(MI, 14, STI, O);
    printUNorm(MI, 15, STI, O);
    printDLC(MI, 16, STI, O);
    printGLC(MI, 17, STI, O);
    printSLC(MI, 18, STI, O);
    printR128A16(MI, 19, STI, O);
    printGFX10A16(MI, 20, STI, O);
    printTFE(MI, 21, STI, O);
    printLWE(MI, 22, STI, O);
    printD16(MI, 23, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << "], ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    printDMask(MI, 11, STI, O);
    printDim(MI, 12, STI, O);
    printUNorm(MI, 13, STI, O);
    printDLC(MI, 14, STI, O);
    printGLC(MI, 15, STI, O);
    printSLC(MI, 16, STI, O);
    printR128A16(MI, 17, STI, O);
    printGFX10A16(MI, 18, STI, O);
    printTFE(MI, 19, STI, O);
    printLWE(MI, 20, STI, O);
    printD16(MI, 21, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << "], ";
    printOperand(MI, 12, STI, O);
    O << ", ";
    printOperand(MI, 13, STI, O);
    printDMask(MI, 14, STI, O);
    printDim(MI, 15, STI, O);
    printUNorm(MI, 16, STI, O);
    printDLC(MI, 17, STI, O);
    printGLC(MI, 18, STI, O);
    printSLC(MI, 19, STI, O);
    printR128A16(MI, 20, STI, O);
    printGFX10A16(MI, 21, STI, O);
    printTFE(MI, 22, STI, O);
    printLWE(MI, 23, STI, O);
    printD16(MI, 24, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V9_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << "], ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    printDMask(MI, 12, STI, O);
    printDim(MI, 13, STI, O);
    printUNorm(MI, 14, STI, O);
    printDLC(MI, 15, STI, O);
    printGLC(MI, 16, STI, O);
    printSLC(MI, 17, STI, O);
    printR128A16(MI, 18, STI, O);
    printGFX10A16(MI, 19, STI, O);
    printTFE(MI, 20, STI, O);
    printLWE(MI, 21, STI, O);
    printD16(MI, 22, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << ", ";
    printOperand(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 13, STI, O);
    O << ", ";
    printOperand(MI, 14, STI, O);
    printDMask(MI, 15, STI, O);
    printDim(MI, 16, STI, O);
    printUNorm(MI, 17, STI, O);
    printDLC(MI, 18, STI, O);
    printGLC(MI, 19, STI, O);
    printSLC(MI, 20, STI, O);
    printR128A16(MI, 21, STI, O);
    printGFX10A16(MI, 22, STI, O);
    printTFE(MI, 23, STI, O);
    printLWE(MI, 24, STI, O);
    printD16(MI, 25, STI, O);
    return;
    break;
  }
}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *AMDGPUInstPrinter::getRegisterName(unsigned RegNo) {
  assert(RegNo && RegNo < 6334 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "a100\0"
  /* 5 */ "s100\0"
  /* 10 */ "v100\0"
  /* 15 */ "a200\0"
  /* 20 */ "v200\0"
  /* 25 */ "a110\0"
  /* 30 */ "v110\0"
  /* 35 */ "a210\0"
  /* 40 */ "v210\0"
  /* 45 */ "a10\0"
  /* 49 */ "ttmp10\0"
  /* 56 */ "s10\0"
  /* 60 */ "v10\0"
  /* 64 */ "a120\0"
  /* 69 */ "v120\0"
  /* 74 */ "a220\0"
  /* 79 */ "v220\0"
  /* 84 */ "a20\0"
  /* 88 */ "s20\0"
  /* 92 */ "v20\0"
  /* 96 */ "a130\0"
  /* 101 */ "v130\0"
  /* 106 */ "a230\0"
  /* 111 */ "v230\0"
  /* 116 */ "a30\0"
  /* 120 */ "s30\0"
  /* 124 */ "v30\0"
  /* 128 */ "a140\0"
  /* 133 */ "v140\0"
  /* 138 */ "a240\0"
  /* 143 */ "v240\0"
  /* 148 */ "a40\0"
  /* 152 */ "s40\0"
  /* 156 */ "v40\0"
  /* 160 */ "a150\0"
  /* 165 */ "v150\0"
  /* 170 */ "a250\0"
  /* 175 */ "v250\0"
  /* 180 */ "a50\0"
  /* 184 */ "s50\0"
  /* 188 */ "v50\0"
  /* 192 */ "a160\0"
  /* 197 */ "v160\0"
  /* 202 */ "a60\0"
  /* 206 */ "s60\0"
  /* 210 */ "v60\0"
  /* 214 */ "a170\0"
  /* 219 */ "v170\0"
  /* 224 */ "a70\0"
  /* 228 */ "s70\0"
  /* 232 */ "v70\0"
  /* 236 */ "a180\0"
  /* 241 */ "v180\0"
  /* 246 */ "a80\0"
  /* 250 */ "s80\0"
  /* 254 */ "v80\0"
  /* 258 */ "a190\0"
  /* 263 */ "v190\0"
  /* 268 */ "a90\0"
  /* 272 */ "s90\0"
  /* 276 */ "v90\0"
  /* 280 */ "a0\0"
  /* 283 */ "m0\0"
  /* 286 */ "ttmp0\0"
  /* 292 */ "s0\0"
  /* 295 */ "v0\0"
  /* 298 */ "a101\0"
  /* 303 */ "s101\0"
  /* 308 */ "v101\0"
  /* 313 */ "a201\0"
  /* 318 */ "v201\0"
  /* 323 */ "a111\0"
  /* 328 */ "v111\0"
  /* 333 */ "a211\0"
  /* 338 */ "v211\0"
  /* 343 */ "a11\0"
  /* 347 */ "ttmp11\0"
  /* 354 */ "s11\0"
  /* 358 */ "v11\0"
  /* 362 */ "a121\0"
  /* 367 */ "v121\0"
  /* 372 */ "a221\0"
  /* 377 */ "v221\0"
  /* 382 */ "a21\0"
  /* 386 */ "s21\0"
  /* 390 */ "v21\0"
  /* 394 */ "a131\0"
  /* 399 */ "v131\0"
  /* 404 */ "a231\0"
  /* 409 */ "v231\0"
  /* 414 */ "a31\0"
  /* 418 */ "s31\0"
  /* 422 */ "v31\0"
  /* 426 */ "a141\0"
  /* 431 */ "v141\0"
  /* 436 */ "a241\0"
  /* 441 */ "v241\0"
  /* 446 */ "a41\0"
  /* 450 */ "s41\0"
  /* 454 */ "v41\0"
  /* 458 */ "a151\0"
  /* 463 */ "v151\0"
  /* 468 */ "a251\0"
  /* 473 */ "v251\0"
  /* 478 */ "a51\0"
  /* 482 */ "s51\0"
  /* 486 */ "v51\0"
  /* 490 */ "a161\0"
  /* 495 */ "v161\0"
  /* 500 */ "a61\0"
  /* 504 */ "s61\0"
  /* 508 */ "v61\0"
  /* 512 */ "a171\0"
  /* 517 */ "v171\0"
  /* 522 */ "a71\0"
  /* 526 */ "s71\0"
  /* 530 */ "v71\0"
  /* 534 */ "a181\0"
  /* 539 */ "v181\0"
  /* 544 */ "a81\0"
  /* 548 */ "s81\0"
  /* 552 */ "v81\0"
  /* 556 */ "a191\0"
  /* 561 */ "v191\0"
  /* 566 */ "a91\0"
  /* 570 */ "s91\0"
  /* 574 */ "v91\0"
  /* 578 */ "a1\0"
  /* 581 */ "ttmp1\0"
  /* 587 */ "s1\0"
  /* 590 */ "v1\0"
  /* 593 */ "a102\0"
  /* 598 */ "s102\0"
  /* 603 */ "v102\0"
  /* 608 */ "a202\0"
  /* 613 */ "v202\0"
  /* 618 */ "a112\0"
  /* 623 */ "v112\0"
  /* 628 */ "a212\0"
  /* 633 */ "v212\0"
  /* 638 */ "a12\0"
  /* 642 */ "ttmp12\0"
  /* 649 */ "s12\0"
  /* 653 */ "v12\0"
  /* 657 */ "a122\0"
  /* 662 */ "v122\0"
  /* 667 */ "a222\0"
  /* 672 */ "v222\0"
  /* 677 */ "a22\0"
  /* 681 */ "s22\0"
  /* 685 */ "v22\0"
  /* 689 */ "a132\0"
  /* 694 */ "v132\0"
  /* 699 */ "a232\0"
  /* 704 */ "v232\0"
  /* 709 */ "a32\0"
  /* 713 */ "s32\0"
  /* 717 */ "v32\0"
  /* 721 */ "a142\0"
  /* 726 */ "v142\0"
  /* 731 */ "a242\0"
  /* 736 */ "v242\0"
  /* 741 */ "a42\0"
  /* 745 */ "s42\0"
  /* 749 */ "v42\0"
  /* 753 */ "a152\0"
  /* 758 */ "v152\0"
  /* 763 */ "a252\0"
  /* 768 */ "v252\0"
  /* 773 */ "a52\0"
  /* 777 */ "s52\0"
  /* 781 */ "v52\0"
  /* 785 */ "a162\0"
  /* 790 */ "v162\0"
  /* 795 */ "a62\0"
  /* 799 */ "s62\0"
  /* 803 */ "v62\0"
  /* 807 */ "a172\0"
  /* 812 */ "v172\0"
  /* 817 */ "a72\0"
  /* 821 */ "s72\0"
  /* 825 */ "v72\0"
  /* 829 */ "a182\0"
  /* 834 */ "v182\0"
  /* 839 */ "a82\0"
  /* 843 */ "s82\0"
  /* 847 */ "v82\0"
  /* 851 */ "a192\0"
  /* 856 */ "v192\0"
  /* 861 */ "a92\0"
  /* 865 */ "s92\0"
  /* 869 */ "v92\0"
  /* 873 */ "a2\0"
  /* 876 */ "ttmp2\0"
  /* 882 */ "s2\0"
  /* 885 */ "v2\0"
  /* 888 */ "a103\0"
  /* 893 */ "s103\0"
  /* 898 */ "v103\0"
  /* 903 */ "a203\0"
  /* 908 */ "v203\0"
  /* 913 */ "a113\0"
  /* 918 */ "v113\0"
  /* 923 */ "a213\0"
  /* 928 */ "v213\0"
  /* 933 */ "a13\0"
  /* 937 */ "ttmp13\0"
  /* 944 */ "s13\0"
  /* 948 */ "v13\0"
  /* 952 */ "a123\0"
  /* 957 */ "v123\0"
  /* 962 */ "a223\0"
  /* 967 */ "v223\0"
  /* 972 */ "a23\0"
  /* 976 */ "s23\0"
  /* 980 */ "v23\0"
  /* 984 */ "a133\0"
  /* 989 */ "v133\0"
  /* 994 */ "a233\0"
  /* 999 */ "v233\0"
  /* 1004 */ "a33\0"
  /* 1008 */ "s33\0"
  /* 1012 */ "v33\0"
  /* 1016 */ "a143\0"
  /* 1021 */ "v143\0"
  /* 1026 */ "a243\0"
  /* 1031 */ "v243\0"
  /* 1036 */ "a43\0"
  /* 1040 */ "s43\0"
  /* 1044 */ "v43\0"
  /* 1048 */ "a153\0"
  /* 1053 */ "v153\0"
  /* 1058 */ "a253\0"
  /* 1063 */ "v253\0"
  /* 1068 */ "a53\0"
  /* 1072 */ "s53\0"
  /* 1076 */ "v53\0"
  /* 1080 */ "a163\0"
  /* 1085 */ "v163\0"
  /* 1090 */ "a63\0"
  /* 1094 */ "s63\0"
  /* 1098 */ "v63\0"
  /* 1102 */ "a173\0"
  /* 1107 */ "v173\0"
  /* 1112 */ "a73\0"
  /* 1116 */ "s73\0"
  /* 1120 */ "v73\0"
  /* 1124 */ "a183\0"
  /* 1129 */ "v183\0"
  /* 1134 */ "a83\0"
  /* 1138 */ "s83\0"
  /* 1142 */ "v83\0"
  /* 1146 */ "a193\0"
  /* 1151 */ "v193\0"
  /* 1156 */ "a93\0"
  /* 1160 */ "s93\0"
  /* 1164 */ "v93\0"
  /* 1168 */ "a3\0"
  /* 1171 */ "ttmp3\0"
  /* 1177 */ "s3\0"
  /* 1180 */ "v3\0"
  /* 1183 */ "a104\0"
  /* 1188 */ "s104\0"
  /* 1193 */ "v104\0"
  /* 1198 */ "a204\0"
  /* 1203 */ "v204\0"
  /* 1208 */ "a114\0"
  /* 1213 */ "v114\0"
  /* 1218 */ "a214\0"
  /* 1223 */ "v214\0"
  /* 1228 */ "a14\0"
  /* 1232 */ "ttmp14\0"
  /* 1239 */ "s14\0"
  /* 1243 */ "v14\0"
  /* 1247 */ "a124\0"
  /* 1252 */ "v124\0"
  /* 1257 */ "a224\0"
  /* 1262 */ "v224\0"
  /* 1267 */ "a24\0"
  /* 1271 */ "s24\0"
  /* 1275 */ "v24\0"
  /* 1279 */ "a134\0"
  /* 1284 */ "v134\0"
  /* 1289 */ "a234\0"
  /* 1294 */ "v234\0"
  /* 1299 */ "a34\0"
  /* 1303 */ "s34\0"
  /* 1307 */ "v34\0"
  /* 1311 */ "a144\0"
  /* 1316 */ "v144\0"
  /* 1321 */ "a244\0"
  /* 1326 */ "v244\0"
  /* 1331 */ "a44\0"
  /* 1335 */ "s44\0"
  /* 1339 */ "v44\0"
  /* 1343 */ "a154\0"
  /* 1348 */ "v154\0"
  /* 1353 */ "a254\0"
  /* 1358 */ "v254\0"
  /* 1363 */ "a54\0"
  /* 1367 */ "s54\0"
  /* 1371 */ "v54\0"
  /* 1375 */ "a164\0"
  /* 1380 */ "v164\0"
  /* 1385 */ "a64\0"
  /* 1389 */ "s64\0"
  /* 1393 */ "v64\0"
  /* 1397 */ "a174\0"
  /* 1402 */ "v174\0"
  /* 1407 */ "a74\0"
  /* 1411 */ "s74\0"
  /* 1415 */ "v74\0"
  /* 1419 */ "a184\0"
  /* 1424 */ "v184\0"
  /* 1429 */ "a84\0"
  /* 1433 */ "s84\0"
  /* 1437 */ "v84\0"
  /* 1441 */ "a194\0"
  /* 1446 */ "v194\0"
  /* 1451 */ "a94\0"
  /* 1455 */ "s94\0"
  /* 1459 */ "v94\0"
  /* 1463 */ "a4\0"
  /* 1466 */ "ttmp4\0"
  /* 1472 */ "s4\0"
  /* 1475 */ "v4\0"
  /* 1478 */ "a105\0"
  /* 1483 */ "s105\0"
  /* 1488 */ "v105\0"
  /* 1493 */ "a205\0"
  /* 1498 */ "v205\0"
  /* 1503 */ "a115\0"
  /* 1508 */ "v115\0"
  /* 1513 */ "a215\0"
  /* 1518 */ "v215\0"
  /* 1523 */ "a15\0"
  /* 1527 */ "ttmp15\0"
  /* 1534 */ "s15\0"
  /* 1538 */ "v15\0"
  /* 1542 */ "a125\0"
  /* 1547 */ "v125\0"
  /* 1552 */ "a225\0"
  /* 1557 */ "v225\0"
  /* 1562 */ "a25\0"
  /* 1566 */ "s25\0"
  /* 1570 */ "v25\0"
  /* 1574 */ "a135\0"
  /* 1579 */ "v135\0"
  /* 1584 */ "a235\0"
  /* 1589 */ "v235\0"
  /* 1594 */ "a35\0"
  /* 1598 */ "s35\0"
  /* 1602 */ "v35\0"
  /* 1606 */ "a145\0"
  /* 1611 */ "v145\0"
  /* 1616 */ "a245\0"
  /* 1621 */ "v245\0"
  /* 1626 */ "a45\0"
  /* 1630 */ "s45\0"
  /* 1634 */ "v45\0"
  /* 1638 */ "a155\0"
  /* 1643 */ "v155\0"
  /* 1648 */ "a255\0"
  /* 1653 */ "v255\0"
  /* 1658 */ "a55\0"
  /* 1662 */ "s55\0"
  /* 1666 */ "v55\0"
  /* 1670 */ "a165\0"
  /* 1675 */ "v165\0"
  /* 1680 */ "a65\0"
  /* 1684 */ "s65\0"
  /* 1688 */ "v65\0"
  /* 1692 */ "a175\0"
  /* 1697 */ "v175\0"
  /* 1702 */ "a75\0"
  /* 1706 */ "s75\0"
  /* 1710 */ "v75\0"
  /* 1714 */ "a185\0"
  /* 1719 */ "v185\0"
  /* 1724 */ "a85\0"
  /* 1728 */ "s85\0"
  /* 1732 */ "v85\0"
  /* 1736 */ "a195\0"
  /* 1741 */ "v195\0"
  /* 1746 */ "a95\0"
  /* 1750 */ "s95\0"
  /* 1754 */ "v95\0"
  /* 1758 */ "a5\0"
  /* 1761 */ "ttmp5\0"
  /* 1767 */ "s5\0"
  /* 1770 */ "v5\0"
  /* 1773 */ "a106\0"
  /* 1778 */ "v106\0"
  /* 1783 */ "a206\0"
  /* 1788 */ "v206\0"
  /* 1793 */ "a116\0"
  /* 1798 */ "v116\0"
  /* 1803 */ "a216\0"
  /* 1808 */ "v216\0"
  /* 1813 */ "AGPR100_HI16\0"
  /* 1826 */ "SGPR100_HI16\0"
  /* 1839 */ "AGPR200_HI16\0"
  /* 1852 */ "AGPR110_HI16\0"
  /* 1865 */ "AGPR210_HI16\0"
  /* 1878 */ "TTMP10_HI16\0"
  /* 1890 */ "AGPR10_HI16\0"
  /* 1902 */ "SGPR10_HI16\0"
  /* 1914 */ "AGPR120_HI16\0"
  /* 1927 */ "AGPR220_HI16\0"
  /* 1940 */ "AGPR20_HI16\0"
  /* 1952 */ "SGPR20_HI16\0"
  /* 1964 */ "AGPR130_HI16\0"
  /* 1977 */ "AGPR230_HI16\0"
  /* 1990 */ "AGPR30_HI16\0"
  /* 2002 */ "SGPR30_HI16\0"
  /* 2014 */ "AGPR140_HI16\0"
  /* 2027 */ "AGPR240_HI16\0"
  /* 2040 */ "AGPR40_HI16\0"
  /* 2052 */ "SGPR40_HI16\0"
  /* 2064 */ "AGPR150_HI16\0"
  /* 2077 */ "AGPR250_HI16\0"
  /* 2090 */ "AGPR50_HI16\0"
  /* 2102 */ "SGPR50_HI16\0"
  /* 2114 */ "AGPR160_HI16\0"
  /* 2127 */ "AGPR60_HI16\0"
  /* 2139 */ "SGPR60_HI16\0"
  /* 2151 */ "AGPR170_HI16\0"
  /* 2164 */ "AGPR70_HI16\0"
  /* 2176 */ "SGPR70_HI16\0"
  /* 2188 */ "AGPR180_HI16\0"
  /* 2201 */ "AGPR80_HI16\0"
  /* 2213 */ "SGPR80_HI16\0"
  /* 2225 */ "AGPR190_HI16\0"
  /* 2238 */ "AGPR90_HI16\0"
  /* 2250 */ "SGPR90_HI16\0"
  /* 2262 */ "M0_HI16\0"
  /* 2270 */ "TTMP0_HI16\0"
  /* 2281 */ "AGPR0_HI16\0"
  /* 2292 */ "SGPR0_HI16\0"
  /* 2303 */ "AGPR101_HI16\0"
  /* 2316 */ "SGPR101_HI16\0"
  /* 2329 */ "AGPR201_HI16\0"
  /* 2342 */ "AGPR111_HI16\0"
  /* 2355 */ "AGPR211_HI16\0"
  /* 2368 */ "TTMP11_HI16\0"
  /* 2380 */ "AGPR11_HI16\0"
  /* 2392 */ "SGPR11_HI16\0"
  /* 2404 */ "AGPR121_HI16\0"
  /* 2417 */ "AGPR221_HI16\0"
  /* 2430 */ "AGPR21_HI16\0"
  /* 2442 */ "SGPR21_HI16\0"
  /* 2454 */ "AGPR131_HI16\0"
  /* 2467 */ "AGPR231_HI16\0"
  /* 2480 */ "AGPR31_HI16\0"
  /* 2492 */ "SGPR31_HI16\0"
  /* 2504 */ "AGPR141_HI16\0"
  /* 2517 */ "AGPR241_HI16\0"
  /* 2530 */ "AGPR41_HI16\0"
  /* 2542 */ "SGPR41_HI16\0"
  /* 2554 */ "AGPR151_HI16\0"
  /* 2567 */ "AGPR251_HI16\0"
  /* 2580 */ "AGPR51_HI16\0"
  /* 2592 */ "SGPR51_HI16\0"
  /* 2604 */ "AGPR161_HI16\0"
  /* 2617 */ "AGPR61_HI16\0"
  /* 2629 */ "SGPR61_HI16\0"
  /* 2641 */ "AGPR171_HI16\0"
  /* 2654 */ "AGPR71_HI16\0"
  /* 2666 */ "SGPR71_HI16\0"
  /* 2678 */ "AGPR181_HI16\0"
  /* 2691 */ "AGPR81_HI16\0"
  /* 2703 */ "SGPR81_HI16\0"
  /* 2715 */ "AGPR191_HI16\0"
  /* 2728 */ "AGPR91_HI16\0"
  /* 2740 */ "SGPR91_HI16\0"
  /* 2752 */ "TTMP1_HI16\0"
  /* 2763 */ "AGPR1_HI16\0"
  /* 2774 */ "SGPR1_HI16\0"
  /* 2785 */ "AGPR102_HI16\0"
  /* 2798 */ "SGPR102_HI16\0"
  /* 2811 */ "AGPR202_HI16\0"
  /* 2824 */ "AGPR112_HI16\0"
  /* 2837 */ "AGPR212_HI16\0"
  /* 2850 */ "TTMP12_HI16\0"
  /* 2862 */ "AGPR12_HI16\0"
  /* 2874 */ "SGPR12_HI16\0"
  /* 2886 */ "AGPR122_HI16\0"
  /* 2899 */ "AGPR222_HI16\0"
  /* 2912 */ "AGPR22_HI16\0"
  /* 2924 */ "SGPR22_HI16\0"
  /* 2936 */ "AGPR132_HI16\0"
  /* 2949 */ "AGPR232_HI16\0"
  /* 2962 */ "AGPR32_HI16\0"
  /* 2974 */ "SGPR32_HI16\0"
  /* 2986 */ "AGPR142_HI16\0"
  /* 2999 */ "AGPR242_HI16\0"
  /* 3012 */ "AGPR42_HI16\0"
  /* 3024 */ "SGPR42_HI16\0"
  /* 3036 */ "AGPR152_HI16\0"
  /* 3049 */ "AGPR252_HI16\0"
  /* 3062 */ "AGPR52_HI16\0"
  /* 3074 */ "SGPR52_HI16\0"
  /* 3086 */ "AGPR162_HI16\0"
  /* 3099 */ "AGPR62_HI16\0"
  /* 3111 */ "SGPR62_HI16\0"
  /* 3123 */ "AGPR172_HI16\0"
  /* 3136 */ "AGPR72_HI16\0"
  /* 3148 */ "SGPR72_HI16\0"
  /* 3160 */ "AGPR182_HI16\0"
  /* 3173 */ "AGPR82_HI16\0"
  /* 3185 */ "SGPR82_HI16\0"
  /* 3197 */ "AGPR192_HI16\0"
  /* 3210 */ "AGPR92_HI16\0"
  /* 3222 */ "SGPR92_HI16\0"
  /* 3234 */ "TTMP2_HI16\0"
  /* 3245 */ "AGPR2_HI16\0"
  /* 3256 */ "SGPR2_HI16\0"
  /* 3267 */ "AGPR103_HI16\0"
  /* 3280 */ "SGPR103_HI16\0"
  /* 3293 */ "AGPR203_HI16\0"
  /* 3306 */ "AGPR113_HI16\0"
  /* 3319 */ "AGPR213_HI16\0"
  /* 3332 */ "TTMP13_HI16\0"
  /* 3344 */ "AGPR13_HI16\0"
  /* 3356 */ "SGPR13_HI16\0"
  /* 3368 */ "AGPR123_HI16\0"
  /* 3381 */ "AGPR223_HI16\0"
  /* 3394 */ "AGPR23_HI16\0"
  /* 3406 */ "SGPR23_HI16\0"
  /* 3418 */ "AGPR133_HI16\0"
  /* 3431 */ "AGPR233_HI16\0"
  /* 3444 */ "AGPR33_HI16\0"
  /* 3456 */ "SGPR33_HI16\0"
  /* 3468 */ "AGPR143_HI16\0"
  /* 3481 */ "AGPR243_HI16\0"
  /* 3494 */ "AGPR43_HI16\0"
  /* 3506 */ "SGPR43_HI16\0"
  /* 3518 */ "AGPR153_HI16\0"
  /* 3531 */ "AGPR253_HI16\0"
  /* 3544 */ "AGPR53_HI16\0"
  /* 3556 */ "SGPR53_HI16\0"
  /* 3568 */ "AGPR163_HI16\0"
  /* 3581 */ "AGPR63_HI16\0"
  /* 3593 */ "SGPR63_HI16\0"
  /* 3605 */ "AGPR173_HI16\0"
  /* 3618 */ "AGPR73_HI16\0"
  /* 3630 */ "SGPR73_HI16\0"
  /* 3642 */ "AGPR183_HI16\0"
  /* 3655 */ "AGPR83_HI16\0"
  /* 3667 */ "SGPR83_HI16\0"
  /* 3679 */ "AGPR193_HI16\0"
  /* 3692 */ "AGPR93_HI16\0"
  /* 3704 */ "SGPR93_HI16\0"
  /* 3716 */ "TTMP3_HI16\0"
  /* 3727 */ "AGPR3_HI16\0"
  /* 3738 */ "SGPR3_HI16\0"
  /* 3749 */ "AGPR104_HI16\0"
  /* 3762 */ "SGPR104_HI16\0"
  /* 3775 */ "AGPR204_HI16\0"
  /* 3788 */ "AGPR114_HI16\0"
  /* 3801 */ "AGPR214_HI16\0"
  /* 3814 */ "TTMP14_HI16\0"
  /* 3826 */ "AGPR14_HI16\0"
  /* 3838 */ "SGPR14_HI16\0"
  /* 3850 */ "AGPR124_HI16\0"
  /* 3863 */ "AGPR224_HI16\0"
  /* 3876 */ "AGPR24_HI16\0"
  /* 3888 */ "SGPR24_HI16\0"
  /* 3900 */ "AGPR134_HI16\0"
  /* 3913 */ "AGPR234_HI16\0"
  /* 3926 */ "AGPR34_HI16\0"
  /* 3938 */ "SGPR34_HI16\0"
  /* 3950 */ "AGPR144_HI16\0"
  /* 3963 */ "AGPR244_HI16\0"
  /* 3976 */ "AGPR44_HI16\0"
  /* 3988 */ "SGPR44_HI16\0"
  /* 4000 */ "AGPR154_HI16\0"
  /* 4013 */ "AGPR254_HI16\0"
  /* 4026 */ "AGPR54_HI16\0"
  /* 4038 */ "SGPR54_HI16\0"
  /* 4050 */ "AGPR164_HI16\0"
  /* 4063 */ "AGPR64_HI16\0"
  /* 4075 */ "SGPR64_HI16\0"
  /* 4087 */ "AGPR174_HI16\0"
  /* 4100 */ "AGPR74_HI16\0"
  /* 4112 */ "SGPR74_HI16\0"
  /* 4124 */ "AGPR184_HI16\0"
  /* 4137 */ "AGPR84_HI16\0"
  /* 4149 */ "SGPR84_HI16\0"
  /* 4161 */ "AGPR194_HI16\0"
  /* 4174 */ "AGPR94_HI16\0"
  /* 4186 */ "SGPR94_HI16\0"
  /* 4198 */ "TTMP4_HI16\0"
  /* 4209 */ "AGPR4_HI16\0"
  /* 4220 */ "SGPR4_HI16\0"
  /* 4231 */ "AGPR105_HI16\0"
  /* 4244 */ "SGPR105_HI16\0"
  /* 4257 */ "AGPR205_HI16\0"
  /* 4270 */ "AGPR115_HI16\0"
  /* 4283 */ "AGPR215_HI16\0"
  /* 4296 */ "TTMP15_HI16\0"
  /* 4308 */ "AGPR15_HI16\0"
  /* 4320 */ "SGPR15_HI16\0"
  /* 4332 */ "AGPR125_HI16\0"
  /* 4345 */ "AGPR225_HI16\0"
  /* 4358 */ "AGPR25_HI16\0"
  /* 4370 */ "SGPR25_HI16\0"
  /* 4382 */ "AGPR135_HI16\0"
  /* 4395 */ "AGPR235_HI16\0"
  /* 4408 */ "AGPR35_HI16\0"
  /* 4420 */ "SGPR35_HI16\0"
  /* 4432 */ "AGPR145_HI16\0"
  /* 4445 */ "AGPR245_HI16\0"
  /* 4458 */ "AGPR45_HI16\0"
  /* 4470 */ "SGPR45_HI16\0"
  /* 4482 */ "AGPR155_HI16\0"
  /* 4495 */ "AGPR255_HI16\0"
  /* 4508 */ "AGPR55_HI16\0"
  /* 4520 */ "SGPR55_HI16\0"
  /* 4532 */ "AGPR165_HI16\0"
  /* 4545 */ "AGPR65_HI16\0"
  /* 4557 */ "SGPR65_HI16\0"
  /* 4569 */ "AGPR175_HI16\0"
  /* 4582 */ "AGPR75_HI16\0"
  /* 4594 */ "SGPR75_HI16\0"
  /* 4606 */ "AGPR185_HI16\0"
  /* 4619 */ "AGPR85_HI16\0"
  /* 4631 */ "SGPR85_HI16\0"
  /* 4643 */ "AGPR195_HI16\0"
  /* 4656 */ "AGPR95_HI16\0"
  /* 4668 */ "SGPR95_HI16\0"
  /* 4680 */ "TTMP5_HI16\0"
  /* 4691 */ "AGPR5_HI16\0"
  /* 4702 */ "SGPR5_HI16\0"
  /* 4713 */ "AGPR106_HI16\0"
  /* 4726 */ "AGPR206_HI16\0"
  /* 4739 */ "AGPR116_HI16\0"
  /* 4752 */ "AGPR216_HI16\0"
  /* 4765 */ "AGPR16_HI16\0"
  /* 4777 */ "SGPR16_HI16\0"
  /* 4789 */ "AGPR126_HI16\0"
  /* 4802 */ "AGPR226_HI16\0"
  /* 4815 */ "AGPR26_HI16\0"
  /* 4827 */ "SGPR26_HI16\0"
  /* 4839 */ "AGPR136_HI16\0"
  /* 4852 */ "AGPR236_HI16\0"
  /* 4865 */ "AGPR36_HI16\0"
  /* 4877 */ "SGPR36_HI16\0"
  /* 4889 */ "AGPR146_HI16\0"
  /* 4902 */ "AGPR246_HI16\0"
  /* 4915 */ "AGPR46_HI16\0"
  /* 4927 */ "SGPR46_HI16\0"
  /* 4939 */ "AGPR156_HI16\0"
  /* 4952 */ "AGPR56_HI16\0"
  /* 4964 */ "SGPR56_HI16\0"
  /* 4976 */ "AGPR166_HI16\0"
  /* 4989 */ "AGPR66_HI16\0"
  /* 5001 */ "SGPR66_HI16\0"
  /* 5013 */ "AGPR176_HI16\0"
  /* 5026 */ "AGPR76_HI16\0"
  /* 5038 */ "SGPR76_HI16\0"
  /* 5050 */ "AGPR186_HI16\0"
  /* 5063 */ "AGPR86_HI16\0"
  /* 5075 */ "SGPR86_HI16\0"
  /* 5087 */ "AGPR196_HI16\0"
  /* 5100 */ "AGPR96_HI16\0"
  /* 5112 */ "SGPR96_HI16\0"
  /* 5124 */ "TTMP6_HI16\0"
  /* 5135 */ "AGPR6_HI16\0"
  /* 5146 */ "SGPR6_HI16\0"
  /* 5157 */ "AGPR107_HI16\0"
  /* 5170 */ "AGPR207_HI16\0"
  /* 5183 */ "AGPR117_HI16\0"
  /* 5196 */ "AGPR217_HI16\0"
  /* 5209 */ "AGPR17_HI16\0"
  /* 5221 */ "SGPR17_HI16\0"
  /* 5233 */ "AGPR127_HI16\0"
  /* 5246 */ "AGPR227_HI16\0"
  /* 5259 */ "AGPR27_HI16\0"
  /* 5271 */ "SGPR27_HI16\0"
  /* 5283 */ "AGPR137_HI16\0"
  /* 5296 */ "AGPR237_HI16\0"
  /* 5309 */ "AGPR37_HI16\0"
  /* 5321 */ "SGPR37_HI16\0"
  /* 5333 */ "AGPR147_HI16\0"
  /* 5346 */ "AGPR247_HI16\0"
  /* 5359 */ "AGPR47_HI16\0"
  /* 5371 */ "SGPR47_HI16\0"
  /* 5383 */ "AGPR157_HI16\0"
  /* 5396 */ "AGPR57_HI16\0"
  /* 5408 */ "SGPR57_HI16\0"
  /* 5420 */ "AGPR167_HI16\0"
  /* 5433 */ "AGPR67_HI16\0"
  /* 5445 */ "SGPR67_HI16\0"
  /* 5457 */ "AGPR177_HI16\0"
  /* 5470 */ "AGPR77_HI16\0"
  /* 5482 */ "SGPR77_HI16\0"
  /* 5494 */ "AGPR187_HI16\0"
  /* 5507 */ "AGPR87_HI16\0"
  /* 5519 */ "SGPR87_HI16\0"
  /* 5531 */ "AGPR197_HI16\0"
  /* 5544 */ "AGPR97_HI16\0"
  /* 5556 */ "SGPR97_HI16\0"
  /* 5568 */ "TTMP7_HI16\0"
  /* 5579 */ "AGPR7_HI16\0"
  /* 5590 */ "SGPR7_HI16\0"
  /* 5601 */ "AGPR108_HI16\0"
  /* 5614 */ "AGPR208_HI16\0"
  /* 5627 */ "AGPR118_HI16\0"
  /* 5640 */ "AGPR218_HI16\0"
  /* 5653 */ "AGPR18_HI16\0"
  /* 5665 */ "SGPR18_HI16\0"
  /* 5677 */ "AGPR128_HI16\0"
  /* 5690 */ "AGPR228_HI16\0"
  /* 5703 */ "AGPR28_HI16\0"
  /* 5715 */ "SGPR28_HI16\0"
  /* 5727 */ "AGPR138_HI16\0"
  /* 5740 */ "AGPR238_HI16\0"
  /* 5753 */ "AGPR38_HI16\0"
  /* 5765 */ "SGPR38_HI16\0"
  /* 5777 */ "AGPR148_HI16\0"
  /* 5790 */ "AGPR248_HI16\0"
  /* 5803 */ "AGPR48_HI16\0"
  /* 5815 */ "SGPR48_HI16\0"
  /* 5827 */ "AGPR158_HI16\0"
  /* 5840 */ "AGPR58_HI16\0"
  /* 5852 */ "SGPR58_HI16\0"
  /* 5864 */ "AGPR168_HI16\0"
  /* 5877 */ "AGPR68_HI16\0"
  /* 5889 */ "SGPR68_HI16\0"
  /* 5901 */ "AGPR178_HI16\0"
  /* 5914 */ "AGPR78_HI16\0"
  /* 5926 */ "SGPR78_HI16\0"
  /* 5938 */ "AGPR188_HI16\0"
  /* 5951 */ "AGPR88_HI16\0"
  /* 5963 */ "SGPR88_HI16\0"
  /* 5975 */ "AGPR198_HI16\0"
  /* 5988 */ "AGPR98_HI16\0"
  /* 6000 */ "SGPR98_HI16\0"
  /* 6012 */ "TTMP8_HI16\0"
  /* 6023 */ "AGPR8_HI16\0"
  /* 6034 */ "SGPR8_HI16\0"
  /* 6045 */ "AGPR109_HI16\0"
  /* 6058 */ "AGPR209_HI16\0"
  /* 6071 */ "AGPR119_HI16\0"
  /* 6084 */ "AGPR219_HI16\0"
  /* 6097 */ "AGPR19_HI16\0"
  /* 6109 */ "SGPR19_HI16\0"
  /* 6121 */ "AGPR129_HI16\0"
  /* 6134 */ "AGPR229_HI16\0"
  /* 6147 */ "AGPR29_HI16\0"
  /* 6159 */ "SGPR29_HI16\0"
  /* 6171 */ "AGPR139_HI16\0"
  /* 6184 */ "AGPR239_HI16\0"
  /* 6197 */ "AGPR39_HI16\0"
  /* 6209 */ "SGPR39_HI16\0"
  /* 6221 */ "AGPR149_HI16\0"
  /* 6234 */ "AGPR249_HI16\0"
  /* 6247 */ "AGPR49_HI16\0"
  /* 6259 */ "SGPR49_HI16\0"
  /* 6271 */ "AGPR159_HI16\0"
  /* 6284 */ "AGPR59_HI16\0"
  /* 6296 */ "SGPR59_HI16\0"
  /* 6308 */ "AGPR169_HI16\0"
  /* 6321 */ "AGPR69_HI16\0"
  /* 6333 */ "SGPR69_HI16\0"
  /* 6345 */ "AGPR179_HI16\0"
  /* 6358 */ "AGPR79_HI16\0"
  /* 6370 */ "SGPR79_HI16\0"
  /* 6382 */ "AGPR189_HI16\0"
  /* 6395 */ "AGPR89_HI16\0"
  /* 6407 */ "SGPR89_HI16\0"
  /* 6419 */ "AGPR199_HI16\0"
  /* 6432 */ "AGPR99_HI16\0"
  /* 6444 */ "SGPR99_HI16\0"
  /* 6456 */ "TTMP9_HI16\0"
  /* 6467 */ "AGPR9_HI16\0"
  /* 6478 */ "SGPR9_HI16\0"
  /* 6489 */ "SRC_SCC_HI16\0"
  /* 6502 */ "SRC_POPS_EXITING_WAVE_ID_HI16\0"
  /* 6532 */ "SRC_SHARED_BASE_HI16\0"
  /* 6553 */ "SRC_PRIVATE_BASE_HI16\0"
  /* 6575 */ "TBA_HI_HI16\0"
  /* 6587 */ "TMA_HI_HI16\0"
  /* 6599 */ "VCC_HI_HI16\0"
  /* 6611 */ "EXEC_HI_HI16\0"
  /* 6624 */ "XNACK_MASK_HI_HI16\0"
  /* 6643 */ "FLAT_SCR_HI_HI16\0"
  /* 6660 */ "SGPR_NULL_HI16\0"
  /* 6675 */ "TBA_LO_HI16\0"
  /* 6687 */ "TMA_LO_HI16\0"
  /* 6699 */ "VCC_LO_HI16\0"
  /* 6711 */ "EXEC_LO_HI16\0"
  /* 6724 */ "XNACK_MASK_LO_HI16\0"
  /* 6743 */ "FLAT_SCR_LO_HI16\0"
  /* 6760 */ "SRC_SHARED_LIMIT_HI16\0"
  /* 6782 */ "SRC_PRIVATE_LIMIT_HI16\0"
  /* 6805 */ "SRC_VCCZ_HI16\0"
  /* 6819 */ "SRC_EXECZ_HI16\0"
  /* 6834 */ "FLAT_SCR_HI_ci_HI16\0"
  /* 6854 */ "FLAT_SCR_LO_ci_HI16\0"
  /* 6874 */ "TTMP10_vi_HI16\0"
  /* 6889 */ "TTMP0_vi_HI16\0"
  /* 6903 */ "TTMP11_vi_HI16\0"
  /* 6918 */ "TTMP1_vi_HI16\0"
  /* 6932 */ "TTMP12_vi_HI16\0"
  /* 6947 */ "TTMP2_vi_HI16\0"
  /* 6961 */ "TTMP13_vi_HI16\0"
  /* 6976 */ "TTMP3_vi_HI16\0"
  /* 6990 */ "TTMP14_vi_HI16\0"
  /* 7005 */ "TTMP4_vi_HI16\0"
  /* 7019 */ "TTMP15_vi_HI16\0"
  /* 7034 */ "TTMP5_vi_HI16\0"
  /* 7048 */ "TTMP6_vi_HI16\0"
  /* 7062 */ "TTMP7_vi_HI16\0"
  /* 7076 */ "TTMP8_vi_HI16\0"
  /* 7090 */ "TTMP9_vi_HI16\0"
  /* 7104 */ "FLAT_SCR_HI_vi_HI16\0"
  /* 7124 */ "FLAT_SCR_LO_vi_HI16\0"
  /* 7144 */ "TTMP10_gfx9plus_HI16\0"
  /* 7165 */ "TTMP0_gfx9plus_HI16\0"
  /* 7185 */ "TTMP11_gfx9plus_HI16\0"
  /* 7206 */ "TTMP1_gfx9plus_HI16\0"
  /* 7226 */ "TTMP12_gfx9plus_HI16\0"
  /* 7247 */ "TTMP2_gfx9plus_HI16\0"
  /* 7267 */ "TTMP13_gfx9plus_HI16\0"
  /* 7288 */ "TTMP3_gfx9plus_HI16\0"
  /* 7308 */ "TTMP14_gfx9plus_HI16\0"
  /* 7329 */ "TTMP4_gfx9plus_HI16\0"
  /* 7349 */ "TTMP15_gfx9plus_HI16\0"
  /* 7370 */ "TTMP5_gfx9plus_HI16\0"
  /* 7390 */ "TTMP6_gfx9plus_HI16\0"
  /* 7410 */ "TTMP7_gfx9plus_HI16\0"
  /* 7430 */ "TTMP8_gfx9plus_HI16\0"
  /* 7450 */ "TTMP9_gfx9plus_HI16\0"
  /* 7470 */ "a16\0"
  /* 7474 */ "s16\0"
  /* 7478 */ "v16\0"
  /* 7482 */ "a126\0"
  /* 7487 */ "v126\0"
  /* 7492 */ "a226\0"
  /* 7497 */ "v226\0"
  /* 7502 */ "a26\0"
  /* 7506 */ "s26\0"
  /* 7510 */ "v26\0"
  /* 7514 */ "a136\0"
  /* 7519 */ "v136\0"
  /* 7524 */ "a236\0"
  /* 7529 */ "v236\0"
  /* 7534 */ "a36\0"
  /* 7538 */ "s36\0"
  /* 7542 */ "v36\0"
  /* 7546 */ "a146\0"
  /* 7551 */ "v146\0"
  /* 7556 */ "a246\0"
  /* 7561 */ "v246\0"
  /* 7566 */ "a46\0"
  /* 7570 */ "s46\0"
  /* 7574 */ "v46\0"
  /* 7578 */ "a156\0"
  /* 7583 */ "v156\0"
  /* 7588 */ "a56\0"
  /* 7592 */ "s56\0"
  /* 7596 */ "v56\0"
  /* 7600 */ "a166\0"
  /* 7605 */ "v166\0"
  /* 7610 */ "a66\0"
  /* 7614 */ "s66\0"
  /* 7618 */ "v66\0"
  /* 7622 */ "a176\0"
  /* 7627 */ "v176\0"
  /* 7632 */ "a76\0"
  /* 7636 */ "s76\0"
  /* 7640 */ "v76\0"
  /* 7644 */ "a186\0"
  /* 7649 */ "v186\0"
  /* 7654 */ "a86\0"
  /* 7658 */ "s86\0"
  /* 7662 */ "v86\0"
  /* 7666 */ "a196\0"
  /* 7671 */ "v196\0"
  /* 7676 */ "a96\0"
  /* 7680 */ "s96\0"
  /* 7684 */ "v96\0"
  /* 7688 */ "a6\0"
  /* 7691 */ "ttmp6\0"
  /* 7697 */ "s6\0"
  /* 7700 */ "v6\0"
  /* 7703 */ "a107\0"
  /* 7708 */ "v107\0"
  /* 7713 */ "a207\0"
  /* 7718 */ "v207\0"
  /* 7723 */ "a117\0"
  /* 7728 */ "v117\0"
  /* 7733 */ "a217\0"
  /* 7738 */ "v217\0"
  /* 7743 */ "a17\0"
  /* 7747 */ "s17\0"
  /* 7751 */ "v17\0"
  /* 7755 */ "a127\0"
  /* 7760 */ "v127\0"
  /* 7765 */ "a227\0"
  /* 7770 */ "v227\0"
  /* 7775 */ "a27\0"
  /* 7779 */ "s27\0"
  /* 7783 */ "v27\0"
  /* 7787 */ "a137\0"
  /* 7792 */ "v137\0"
  /* 7797 */ "a237\0"
  /* 7802 */ "v237\0"
  /* 7807 */ "a37\0"
  /* 7811 */ "s37\0"
  /* 7815 */ "v37\0"
  /* 7819 */ "a147\0"
  /* 7824 */ "v147\0"
  /* 7829 */ "a247\0"
  /* 7834 */ "v247\0"
  /* 7839 */ "a47\0"
  /* 7843 */ "s47\0"
  /* 7847 */ "v47\0"
  /* 7851 */ "a157\0"
  /* 7856 */ "v157\0"
  /* 7861 */ "a57\0"
  /* 7865 */ "s57\0"
  /* 7869 */ "v57\0"
  /* 7873 */ "a167\0"
  /* 7878 */ "v167\0"
  /* 7883 */ "a67\0"
  /* 7887 */ "s67\0"
  /* 7891 */ "v67\0"
  /* 7895 */ "a177\0"
  /* 7900 */ "v177\0"
  /* 7905 */ "a77\0"
  /* 7909 */ "s77\0"
  /* 7913 */ "v77\0"
  /* 7917 */ "a187\0"
  /* 7922 */ "v187\0"
  /* 7927 */ "a87\0"
  /* 7931 */ "s87\0"
  /* 7935 */ "v87\0"
  /* 7939 */ "a197\0"
  /* 7944 */ "v197\0"
  /* 7949 */ "a97\0"
  /* 7953 */ "s97\0"
  /* 7957 */ "v97\0"
  /* 7961 */ "a7\0"
  /* 7964 */ "ttmp7\0"
  /* 7970 */ "s7\0"
  /* 7973 */ "v7\0"
  /* 7976 */ "a108\0"
  /* 7981 */ "v108\0"
  /* 7986 */ "a208\0"
  /* 7991 */ "v208\0"
  /* 7996 */ "a118\0"
  /* 8001 */ "v118\0"
  /* 8006 */ "a218\0"
  /* 8011 */ "v218\0"
  /* 8016 */ "a18\0"
  /* 8020 */ "s18\0"
  /* 8024 */ "v18\0"
  /* 8028 */ "a128\0"
  /* 8033 */ "v128\0"
  /* 8038 */ "a228\0"
  /* 8043 */ "v228\0"
  /* 8048 */ "a28\0"
  /* 8052 */ "s28\0"
  /* 8056 */ "v28\0"
  /* 8060 */ "a138\0"
  /* 8065 */ "v138\0"
  /* 8070 */ "a238\0"
  /* 8075 */ "v238\0"
  /* 8080 */ "a38\0"
  /* 8084 */ "s38\0"
  /* 8088 */ "v38\0"
  /* 8092 */ "a148\0"
  /* 8097 */ "v148\0"
  /* 8102 */ "a248\0"
  /* 8107 */ "v248\0"
  /* 8112 */ "a48\0"
  /* 8116 */ "s48\0"
  /* 8120 */ "v48\0"
  /* 8124 */ "a158\0"
  /* 8129 */ "v158\0"
  /* 8134 */ "a58\0"
  /* 8138 */ "s58\0"
  /* 8142 */ "v58\0"
  /* 8146 */ "a168\0"
  /* 8151 */ "v168\0"
  /* 8156 */ "a68\0"
  /* 8160 */ "s68\0"
  /* 8164 */ "v68\0"
  /* 8168 */ "a178\0"
  /* 8173 */ "v178\0"
  /* 8178 */ "a78\0"
  /* 8182 */ "s78\0"
  /* 8186 */ "v78\0"
  /* 8190 */ "a188\0"
  /* 8195 */ "v188\0"
  /* 8200 */ "a88\0"
  /* 8204 */ "s88\0"
  /* 8208 */ "v88\0"
  /* 8212 */ "a198\0"
  /* 8217 */ "v198\0"
  /* 8222 */ "a98\0"
  /* 8226 */ "s98\0"
  /* 8230 */ "v98\0"
  /* 8234 */ "a8\0"
  /* 8237 */ "ttmp8\0"
  /* 8243 */ "s8\0"
  /* 8246 */ "v8\0"
  /* 8249 */ "a109\0"
  /* 8254 */ "v109\0"
  /* 8259 */ "a209\0"
  /* 8264 */ "v209\0"
  /* 8269 */ "a119\0"
  /* 8274 */ "v119\0"
  /* 8279 */ "a219\0"
  /* 8284 */ "v219\0"
  /* 8289 */ "a19\0"
  /* 8293 */ "s19\0"
  /* 8297 */ "v19\0"
  /* 8301 */ "a129\0"
  /* 8306 */ "v129\0"
  /* 8311 */ "a229\0"
  /* 8316 */ "v229\0"
  /* 8321 */ "a29\0"
  /* 8325 */ "s29\0"
  /* 8329 */ "v29\0"
  /* 8333 */ "a139\0"
  /* 8338 */ "v139\0"
  /* 8343 */ "a239\0"
  /* 8348 */ "v239\0"
  /* 8353 */ "a39\0"
  /* 8357 */ "s39\0"
  /* 8361 */ "v39\0"
  /* 8365 */ "a149\0"
  /* 8370 */ "v149\0"
  /* 8375 */ "a249\0"
  /* 8380 */ "v249\0"
  /* 8385 */ "a49\0"
  /* 8389 */ "s49\0"
  /* 8393 */ "v49\0"
  /* 8397 */ "a159\0"
  /* 8402 */ "v159\0"
  /* 8407 */ "a59\0"
  /* 8411 */ "s59\0"
  /* 8415 */ "v59\0"
  /* 8419 */ "a169\0"
  /* 8424 */ "v169\0"
  /* 8429 */ "a69\0"
  /* 8433 */ "s69\0"
  /* 8437 */ "v69\0"
  /* 8441 */ "a179\0"
  /* 8446 */ "v179\0"
  /* 8451 */ "a79\0"
  /* 8455 */ "s79\0"
  /* 8459 */ "v79\0"
  /* 8463 */ "a189\0"
  /* 8468 */ "v189\0"
  /* 8473 */ "a89\0"
  /* 8477 */ "s89\0"
  /* 8481 */ "v89\0"
  /* 8485 */ "a199\0"
  /* 8490 */ "v199\0"
  /* 8495 */ "a99\0"
  /* 8499 */ "s99\0"
  /* 8503 */ "v99\0"
  /* 8507 */ "a9\0"
  /* 8510 */ "ttmp9\0"
  /* 8516 */ "s9\0"
  /* 8519 */ "v9\0"
  /* 8522 */ "a[93:100]\0"
  /* 8532 */ "v[93:100]\0"
  /* 8542 */ "a[85:100]\0"
  /* 8552 */ "v[85:100]\0"
  /* 8562 */ "a[95:100]\0"
  /* 8572 */ "v[95:100]\0"
  /* 8582 */ "a[96:100]\0"
  /* 8592 */ "s[96:100]\0"
  /* 8602 */ "v[96:100]\0"
  /* 8612 */ "a[97:100]\0"
  /* 8622 */ "v[97:100]\0"
  /* 8632 */ "a[98:100]\0"
  /* 8642 */ "v[98:100]\0"
  /* 8652 */ "a[69:100]\0"
  /* 8662 */ "v[69:100]\0"
  /* 8672 */ "a[99:100]\0"
  /* 8682 */ "v[99:100]\0"
  /* 8692 */ "a[193:200]\0"
  /* 8703 */ "v[193:200]\0"
  /* 8714 */ "a[185:200]\0"
  /* 8725 */ "v[185:200]\0"
  /* 8736 */ "a[195:200]\0"
  /* 8747 */ "v[195:200]\0"
  /* 8758 */ "a[196:200]\0"
  /* 8769 */ "v[196:200]\0"
  /* 8780 */ "a[197:200]\0"
  /* 8791 */ "v[197:200]\0"
  /* 8802 */ "a[198:200]\0"
  /* 8813 */ "v[198:200]\0"
  /* 8824 */ "a[169:200]\0"
  /* 8835 */ "v[169:200]\0"
  /* 8846 */ "a[199:200]\0"
  /* 8857 */ "v[199:200]\0"
  /* 8868 */ "a[103:110]\0"
  /* 8879 */ "v[103:110]\0"
  /* 8890 */ "a[105:110]\0"
  /* 8901 */ "v[105:110]\0"
  /* 8912 */ "a[95:110]\0"
  /* 8922 */ "v[95:110]\0"
  /* 8932 */ "a[106:110]\0"
  /* 8943 */ "v[106:110]\0"
  /* 8954 */ "a[107:110]\0"
  /* 8965 */ "v[107:110]\0"
  /* 8976 */ "a[108:110]\0"
  /* 8987 */ "v[108:110]\0"
  /* 8998 */ "a[109:110]\0"
  /* 9009 */ "v[109:110]\0"
  /* 9020 */ "a[79:110]\0"
  /* 9030 */ "v[79:110]\0"
  /* 9040 */ "a[203:210]\0"
  /* 9051 */ "v[203:210]\0"
  /* 9062 */ "a[205:210]\0"
  /* 9073 */ "v[205:210]\0"
  /* 9084 */ "a[195:210]\0"
  /* 9095 */ "v[195:210]\0"
  /* 9106 */ "a[206:210]\0"
  /* 9117 */ "v[206:210]\0"
  /* 9128 */ "a[207:210]\0"
  /* 9139 */ "v[207:210]\0"
  /* 9150 */ "a[208:210]\0"
  /* 9161 */ "v[208:210]\0"
  /* 9172 */ "a[209:210]\0"
  /* 9183 */ "v[209:210]\0"
  /* 9194 */ "a[179:210]\0"
  /* 9205 */ "v[179:210]\0"
  /* 9216 */ "a[3:10]\0"
  /* 9224 */ "v[3:10]\0"
  /* 9232 */ "a[5:10]\0"
  /* 9240 */ "v[5:10]\0"
  /* 9248 */ "a[6:10]\0"
  /* 9256 */ "v[6:10]\0"
  /* 9264 */ "a[7:10]\0"
  /* 9272 */ "v[7:10]\0"
  /* 9280 */ "a[8:10]\0"
  /* 9288 */ "v[8:10]\0"
  /* 9296 */ "a[9:10]\0"
  /* 9304 */ "v[9:10]\0"
  /* 9312 */ "a[113:120]\0"
  /* 9323 */ "v[113:120]\0"
  /* 9334 */ "a[105:120]\0"
  /* 9345 */ "v[105:120]\0"
  /* 9356 */ "a[115:120]\0"
  /* 9367 */ "v[115:120]\0"
  /* 9378 */ "a[116:120]\0"
  /* 9389 */ "v[116:120]\0"
  /* 9400 */ "a[117:120]\0"
  /* 9411 */ "v[117:120]\0"
  /* 9422 */ "a[118:120]\0"
  /* 9433 */ "v[118:120]\0"
  /* 9444 */ "a[119:120]\0"
  /* 9455 */ "v[119:120]\0"
  /* 9466 */ "a[89:120]\0"
  /* 9476 */ "v[89:120]\0"
  /* 9486 */ "a[213:220]\0"
  /* 9497 */ "v[213:220]\0"
  /* 9508 */ "a[205:220]\0"
  /* 9519 */ "v[205:220]\0"
  /* 9530 */ "a[215:220]\0"
  /* 9541 */ "v[215:220]\0"
  /* 9552 */ "a[216:220]\0"
  /* 9563 */ "v[216:220]\0"
  /* 9574 */ "a[217:220]\0"
  /* 9585 */ "v[217:220]\0"
  /* 9596 */ "a[218:220]\0"
  /* 9607 */ "v[218:220]\0"
  /* 9618 */ "a[219:220]\0"
  /* 9629 */ "v[219:220]\0"
  /* 9640 */ "a[189:220]\0"
  /* 9651 */ "v[189:220]\0"
  /* 9662 */ "a[13:20]\0"
  /* 9671 */ "v[13:20]\0"
  /* 9680 */ "a[15:20]\0"
  /* 9689 */ "v[15:20]\0"
  /* 9698 */ "a[5:20]\0"
  /* 9706 */ "v[5:20]\0"
  /* 9714 */ "a[16:20]\0"
  /* 9723 */ "s[16:20]\0"
  /* 9732 */ "v[16:20]\0"
  /* 9741 */ "a[17:20]\0"
  /* 9750 */ "v[17:20]\0"
  /* 9759 */ "a[18:20]\0"
  /* 9768 */ "s[18:20]\0"
  /* 9777 */ "v[18:20]\0"
  /* 9786 */ "a[19:20]\0"
  /* 9795 */ "v[19:20]\0"
  /* 9804 */ "a[123:130]\0"
  /* 9815 */ "v[123:130]\0"
  /* 9826 */ "a[115:130]\0"
  /* 9837 */ "v[115:130]\0"
  /* 9848 */ "a[125:130]\0"
  /* 9859 */ "v[125:130]\0"
  /* 9870 */ "a[126:130]\0"
  /* 9881 */ "v[126:130]\0"
  /* 9892 */ "a[127:130]\0"
  /* 9903 */ "v[127:130]\0"
  /* 9914 */ "a[128:130]\0"
  /* 9925 */ "v[128:130]\0"
  /* 9936 */ "a[129:130]\0"
  /* 9947 */ "v[129:130]\0"
  /* 9958 */ "a[99:130]\0"
  /* 9968 */ "v[99:130]\0"
  /* 9978 */ "a[223:230]\0"
  /* 9989 */ "v[223:230]\0"
  /* 10000 */ "a[215:230]\0"
  /* 10011 */ "v[215:230]\0"
  /* 10022 */ "a[225:230]\0"
  /* 10033 */ "v[225:230]\0"
  /* 10044 */ "a[226:230]\0"
  /* 10055 */ "v[226:230]\0"
  /* 10066 */ "a[227:230]\0"
  /* 10077 */ "v[227:230]\0"
  /* 10088 */ "a[228:230]\0"
  /* 10099 */ "v[228:230]\0"
  /* 10110 */ "a[229:230]\0"
  /* 10121 */ "v[229:230]\0"
  /* 10132 */ "a[199:230]\0"
  /* 10143 */ "v[199:230]\0"
  /* 10154 */ "a[23:30]\0"
  /* 10163 */ "v[23:30]\0"
  /* 10172 */ "a[15:30]\0"
  /* 10181 */ "v[15:30]\0"
  /* 10190 */ "a[25:30]\0"
  /* 10199 */ "v[25:30]\0"
  /* 10208 */ "a[26:30]\0"
  /* 10217 */ "v[26:30]\0"
  /* 10226 */ "a[27:30]\0"
  /* 10235 */ "v[27:30]\0"
  /* 10244 */ "a[28:30]\0"
  /* 10253 */ "v[28:30]\0"
  /* 10262 */ "a[29:30]\0"
  /* 10271 */ "v[29:30]\0"
  /* 10280 */ "a[133:140]\0"
  /* 10291 */ "v[133:140]\0"
  /* 10302 */ "a[125:140]\0"
  /* 10313 */ "v[125:140]\0"
  /* 10324 */ "a[135:140]\0"
  /* 10335 */ "v[135:140]\0"
  /* 10346 */ "a[136:140]\0"
  /* 10357 */ "v[136:140]\0"
  /* 10368 */ "a[137:140]\0"
  /* 10379 */ "v[137:140]\0"
  /* 10390 */ "a[138:140]\0"
  /* 10401 */ "v[138:140]\0"
  /* 10412 */ "a[109:140]\0"
  /* 10423 */ "v[109:140]\0"
  /* 10434 */ "a[139:140]\0"
  /* 10445 */ "v[139:140]\0"
  /* 10456 */ "a[233:240]\0"
  /* 10467 */ "v[233:240]\0"
  /* 10478 */ "a[225:240]\0"
  /* 10489 */ "v[225:240]\0"
  /* 10500 */ "a[235:240]\0"
  /* 10511 */ "v[235:240]\0"
  /* 10522 */ "a[236:240]\0"
  /* 10533 */ "v[236:240]\0"
  /* 10544 */ "a[237:240]\0"
  /* 10555 */ "v[237:240]\0"
  /* 10566 */ "a[238:240]\0"
  /* 10577 */ "v[238:240]\0"
  /* 10588 */ "a[209:240]\0"
  /* 10599 */ "v[209:240]\0"
  /* 10610 */ "a[239:240]\0"
  /* 10621 */ "v[239:240]\0"
  /* 10632 */ "a[33:40]\0"
  /* 10641 */ "v[33:40]\0"
  /* 10650 */ "a[25:40]\0"
  /* 10659 */ "v[25:40]\0"
  /* 10668 */ "a[35:40]\0"
  /* 10677 */ "v[35:40]\0"
  /* 10686 */ "a[36:40]\0"
  /* 10695 */ "s[36:40]\0"
  /* 10704 */ "v[36:40]\0"
  /* 10713 */ "a[37:40]\0"
  /* 10722 */ "v[37:40]\0"
  /* 10731 */ "a[38:40]\0"
  /* 10740 */ "v[38:40]\0"
  /* 10749 */ "a[39:40]\0"
  /* 10758 */ "v[39:40]\0"
  /* 10767 */ "a[9:40]\0"
  /* 10775 */ "v[9:40]\0"
  /* 10783 */ "a[143:150]\0"
  /* 10794 */ "v[143:150]\0"
  /* 10805 */ "a[135:150]\0"
  /* 10816 */ "v[135:150]\0"
  /* 10827 */ "a[145:150]\0"
  /* 10838 */ "v[145:150]\0"
  /* 10849 */ "a[146:150]\0"
  /* 10860 */ "v[146:150]\0"
  /* 10871 */ "a[147:150]\0"
  /* 10882 */ "v[147:150]\0"
  /* 10893 */ "a[148:150]\0"
  /* 10904 */ "v[148:150]\0"
  /* 10915 */ "a[119:150]\0"
  /* 10926 */ "v[119:150]\0"
  /* 10937 */ "a[149:150]\0"
  /* 10948 */ "v[149:150]\0"
  /* 10959 */ "a[243:250]\0"
  /* 10970 */ "v[243:250]\0"
  /* 10981 */ "a[235:250]\0"
  /* 10992 */ "v[235:250]\0"
  /* 11003 */ "a[245:250]\0"
  /* 11014 */ "v[245:250]\0"
  /* 11025 */ "a[246:250]\0"
  /* 11036 */ "v[246:250]\0"
  /* 11047 */ "a[247:250]\0"
  /* 11058 */ "v[247:250]\0"
  /* 11069 */ "a[248:250]\0"
  /* 11080 */ "v[248:250]\0"
  /* 11091 */ "a[219:250]\0"
  /* 11102 */ "v[219:250]\0"
  /* 11113 */ "a[249:250]\0"
  /* 11124 */ "v[249:250]\0"
  /* 11135 */ "a[43:50]\0"
  /* 11144 */ "v[43:50]\0"
  /* 11153 */ "a[35:50]\0"
  /* 11162 */ "v[35:50]\0"
  /* 11171 */ "a[45:50]\0"
  /* 11180 */ "v[45:50]\0"
  /* 11189 */ "a[46:50]\0"
  /* 11198 */ "v[46:50]\0"
  /* 11207 */ "a[47:50]\0"
  /* 11216 */ "v[47:50]\0"
  /* 11225 */ "a[48:50]\0"
  /* 11234 */ "s[48:50]\0"
  /* 11243 */ "v[48:50]\0"
  /* 11252 */ "a[19:50]\0"
  /* 11261 */ "v[19:50]\0"
  /* 11270 */ "a[49:50]\0"
  /* 11279 */ "v[49:50]\0"
  /* 11288 */ "a[153:160]\0"
  /* 11299 */ "v[153:160]\0"
  /* 11310 */ "a[145:160]\0"
  /* 11321 */ "v[145:160]\0"
  /* 11332 */ "a[155:160]\0"
  /* 11343 */ "v[155:160]\0"
  /* 11354 */ "a[156:160]\0"
  /* 11365 */ "v[156:160]\0"
  /* 11376 */ "a[157:160]\0"
  /* 11387 */ "v[157:160]\0"
  /* 11398 */ "a[158:160]\0"
  /* 11409 */ "v[158:160]\0"
  /* 11420 */ "a[129:160]\0"
  /* 11431 */ "v[129:160]\0"
  /* 11442 */ "a[159:160]\0"
  /* 11453 */ "v[159:160]\0"
  /* 11464 */ "a[53:60]\0"
  /* 11473 */ "v[53:60]\0"
  /* 11482 */ "a[45:60]\0"
  /* 11491 */ "v[45:60]\0"
  /* 11500 */ "a[55:60]\0"
  /* 11509 */ "v[55:60]\0"
  /* 11518 */ "a[56:60]\0"
  /* 11527 */ "s[56:60]\0"
  /* 11536 */ "v[56:60]\0"
  /* 11545 */ "a[57:60]\0"
  /* 11554 */ "v[57:60]\0"
  /* 11563 */ "a[58:60]\0"
  /* 11572 */ "v[58:60]\0"
  /* 11581 */ "a[29:60]\0"
  /* 11590 */ "v[29:60]\0"
  /* 11599 */ "a[59:60]\0"
  /* 11608 */ "v[59:60]\0"
  /* 11617 */ "a[163:170]\0"
  /* 11628 */ "v[163:170]\0"
  /* 11639 */ "a[155:170]\0"
  /* 11650 */ "v[155:170]\0"
  /* 11661 */ "a[165:170]\0"
  /* 11672 */ "v[165:170]\0"
  /* 11683 */ "a[166:170]\0"
  /* 11694 */ "v[166:170]\0"
  /* 11705 */ "a[167:170]\0"
  /* 11716 */ "v[167:170]\0"
  /* 11727 */ "a[168:170]\0"
  /* 11738 */ "v[168:170]\0"
  /* 11749 */ "a[139:170]\0"
  /* 11760 */ "v[139:170]\0"
  /* 11771 */ "a[169:170]\0"
  /* 11782 */ "v[169:170]\0"
  /* 11793 */ "a[63:70]\0"
  /* 11802 */ "v[63:70]\0"
  /* 11811 */ "a[55:70]\0"
  /* 11820 */ "v[55:70]\0"
  /* 11829 */ "a[65:70]\0"
  /* 11838 */ "v[65:70]\0"
  /* 11847 */ "a[66:70]\0"
  /* 11856 */ "v[66:70]\0"
  /* 11865 */ "a[67:70]\0"
  /* 11874 */ "v[67:70]\0"
  /* 11883 */ "a[68:70]\0"
  /* 11892 */ "v[68:70]\0"
  /* 11901 */ "a[39:70]\0"
  /* 11910 */ "v[39:70]\0"
  /* 11919 */ "a[69:70]\0"
  /* 11928 */ "v[69:70]\0"
  /* 11937 */ "a[173:180]\0"
  /* 11948 */ "v[173:180]\0"
  /* 11959 */ "a[165:180]\0"
  /* 11970 */ "v[165:180]\0"
  /* 11981 */ "a[175:180]\0"
  /* 11992 */ "v[175:180]\0"
  /* 12003 */ "a[176:180]\0"
  /* 12014 */ "v[176:180]\0"
  /* 12025 */ "a[177:180]\0"
  /* 12036 */ "v[177:180]\0"
  /* 12047 */ "a[178:180]\0"
  /* 12058 */ "v[178:180]\0"
  /* 12069 */ "a[149:180]\0"
  /* 12080 */ "v[149:180]\0"
  /* 12091 */ "a[179:180]\0"
  /* 12102 */ "v[179:180]\0"
  /* 12113 */ "a[73:80]\0"
  /* 12122 */ "v[73:80]\0"
  /* 12131 */ "a[65:80]\0"
  /* 12140 */ "v[65:80]\0"
  /* 12149 */ "a[75:80]\0"
  /* 12158 */ "v[75:80]\0"
  /* 12167 */ "a[76:80]\0"
  /* 12176 */ "s[76:80]\0"
  /* 12185 */ "v[76:80]\0"
  /* 12194 */ "a[77:80]\0"
  /* 12203 */ "v[77:80]\0"
  /* 12212 */ "a[78:80]\0"
  /* 12221 */ "s[78:80]\0"
  /* 12230 */ "v[78:80]\0"
  /* 12239 */ "a[49:80]\0"
  /* 12248 */ "v[49:80]\0"
  /* 12257 */ "a[79:80]\0"
  /* 12266 */ "v[79:80]\0"
  /* 12275 */ "a[183:190]\0"
  /* 12286 */ "v[183:190]\0"
  /* 12297 */ "a[175:190]\0"
  /* 12308 */ "v[175:190]\0"
  /* 12319 */ "a[185:190]\0"
  /* 12330 */ "v[185:190]\0"
  /* 12341 */ "a[186:190]\0"
  /* 12352 */ "v[186:190]\0"
  /* 12363 */ "a[187:190]\0"
  /* 12374 */ "v[187:190]\0"
  /* 12385 */ "a[188:190]\0"
  /* 12396 */ "v[188:190]\0"
  /* 12407 */ "a[159:190]\0"
  /* 12418 */ "v[159:190]\0"
  /* 12429 */ "a[189:190]\0"
  /* 12440 */ "v[189:190]\0"
  /* 12451 */ "a[83:90]\0"
  /* 12460 */ "v[83:90]\0"
  /* 12469 */ "a[75:90]\0"
  /* 12478 */ "v[75:90]\0"
  /* 12487 */ "a[85:90]\0"
  /* 12496 */ "v[85:90]\0"
  /* 12505 */ "a[86:90]\0"
  /* 12514 */ "v[86:90]\0"
  /* 12523 */ "a[87:90]\0"
  /* 12532 */ "v[87:90]\0"
  /* 12541 */ "a[88:90]\0"
  /* 12550 */ "v[88:90]\0"
  /* 12559 */ "a[59:90]\0"
  /* 12568 */ "v[59:90]\0"
  /* 12577 */ "a[89:90]\0"
  /* 12586 */ "v[89:90]\0"
  /* 12595 */ "a[100:101]\0"
  /* 12606 */ "s[100:101]\0"
  /* 12617 */ "v[100:101]\0"
  /* 12628 */ "a[70:101]\0"
  /* 12638 */ "v[70:101]\0"
  /* 12648 */ "a[94:101]\0"
  /* 12658 */ "v[94:101]\0"
  /* 12668 */ "a[86:101]\0"
  /* 12678 */ "v[86:101]\0"
  /* 12688 */ "a[96:101]\0"
  /* 12698 */ "s[96:101]\0"
  /* 12708 */ "v[96:101]\0"
  /* 12718 */ "a[97:101]\0"
  /* 12728 */ "v[97:101]\0"
  /* 12738 */ "a[98:101]\0"
  /* 12748 */ "v[98:101]\0"
  /* 12758 */ "a[99:101]\0"
  /* 12768 */ "s[99:101]\0"
  /* 12778 */ "v[99:101]\0"
  /* 12788 */ "a[200:201]\0"
  /* 12799 */ "v[200:201]\0"
  /* 12810 */ "a[170:201]\0"
  /* 12821 */ "v[170:201]\0"
  /* 12832 */ "a[194:201]\0"
  /* 12843 */ "v[194:201]\0"
  /* 12854 */ "a[186:201]\0"
  /* 12865 */ "v[186:201]\0"
  /* 12876 */ "a[196:201]\0"
  /* 12887 */ "v[196:201]\0"
  /* 12898 */ "a[197:201]\0"
  /* 12909 */ "v[197:201]\0"
  /* 12920 */ "a[198:201]\0"
  /* 12931 */ "v[198:201]\0"
  /* 12942 */ "a[199:201]\0"
  /* 12953 */ "v[199:201]\0"
  /* 12964 */ "a[110:111]\0"
  /* 12975 */ "v[110:111]\0"
  /* 12986 */ "a[80:111]\0"
  /* 12996 */ "v[80:111]\0"
  /* 13006 */ "a[104:111]\0"
  /* 13017 */ "v[104:111]\0"
  /* 13028 */ "a[106:111]\0"
  /* 13039 */ "v[106:111]\0"
  /* 13050 */ "a[96:111]\0"
  /* 13060 */ "v[96:111]\0"
  /* 13070 */ "a[107:111]\0"
  /* 13081 */ "v[107:111]\0"
  /* 13092 */ "a[108:111]\0"
  /* 13103 */ "v[108:111]\0"
  /* 13114 */ "a[109:111]\0"
  /* 13125 */ "v[109:111]\0"
  /* 13136 */ "a[210:211]\0"
  /* 13147 */ "v[210:211]\0"
  /* 13158 */ "a[180:211]\0"
  /* 13169 */ "v[180:211]\0"
  /* 13180 */ "a[204:211]\0"
  /* 13191 */ "v[204:211]\0"
  /* 13202 */ "a[206:211]\0"
  /* 13213 */ "v[206:211]\0"
  /* 13224 */ "a[196:211]\0"
  /* 13235 */ "v[196:211]\0"
  /* 13246 */ "a[207:211]\0"
  /* 13257 */ "v[207:211]\0"
  /* 13268 */ "a[208:211]\0"
  /* 13279 */ "v[208:211]\0"
  /* 13290 */ "a[209:211]\0"
  /* 13301 */ "v[209:211]\0"
  /* 13312 */ "a[10:11]\0"
  /* 13321 */ "ttmp[10:11]\0"
  /* 13333 */ "s[10:11]\0"
  /* 13342 */ "v[10:11]\0"
  /* 13351 */ "a[4:11]\0"
  /* 13359 */ "ttmp[4:11]\0"
  /* 13370 */ "s[4:11]\0"
  /* 13378 */ "v[4:11]\0"
  /* 13386 */ "a[6:11]\0"
  /* 13394 */ "v[6:11]\0"
  /* 13402 */ "a[7:11]\0"
  /* 13410 */ "v[7:11]\0"
  /* 13418 */ "a[8:11]\0"
  /* 13426 */ "ttmp[8:11]\0"
  /* 13437 */ "s[8:11]\0"
  /* 13445 */ "v[8:11]\0"
  /* 13453 */ "a[9:11]\0"
  /* 13461 */ "s[9:11]\0"
  /* 13469 */ "v[9:11]\0"
  /* 13477 */ "a[120:121]\0"
  /* 13488 */ "v[120:121]\0"
  /* 13499 */ "a[90:121]\0"
  /* 13509 */ "v[90:121]\0"
  /* 13519 */ "a[114:121]\0"
  /* 13530 */ "v[114:121]\0"
  /* 13541 */ "a[106:121]\0"
  /* 13552 */ "v[106:121]\0"
  /* 13563 */ "a[116:121]\0"
  /* 13574 */ "v[116:121]\0"
  /* 13585 */ "a[117:121]\0"
  /* 13596 */ "v[117:121]\0"
  /* 13607 */ "a[118:121]\0"
  /* 13618 */ "v[118:121]\0"
  /* 13629 */ "a[119:121]\0"
  /* 13640 */ "v[119:121]\0"
  /* 13651 */ "a[220:221]\0"
  /* 13662 */ "v[220:221]\0"
  /* 13673 */ "a[190:221]\0"
  /* 13684 */ "v[190:221]\0"
  /* 13695 */ "a[214:221]\0"
  /* 13706 */ "v[214:221]\0"
  /* 13717 */ "a[206:221]\0"
  /* 13728 */ "v[206:221]\0"
  /* 13739 */ "a[216:221]\0"
  /* 13750 */ "v[216:221]\0"
  /* 13761 */ "a[217:221]\0"
  /* 13772 */ "v[217:221]\0"
  /* 13783 */ "a[218:221]\0"
  /* 13794 */ "v[218:221]\0"
  /* 13805 */ "a[219:221]\0"
  /* 13816 */ "v[219:221]\0"
  /* 13827 */ "a[20:21]\0"
  /* 13836 */ "s[20:21]\0"
  /* 13845 */ "v[20:21]\0"
  /* 13854 */ "a[14:21]\0"
  /* 13863 */ "v[14:21]\0"
  /* 13872 */ "a[16:21]\0"
  /* 13881 */ "s[16:21]\0"
  /* 13890 */ "v[16:21]\0"
  /* 13899 */ "a[6:21]\0"
  /* 13907 */ "v[6:21]\0"
  /* 13915 */ "a[17:21]\0"
  /* 13924 */ "v[17:21]\0"
  /* 13933 */ "a[18:21]\0"
  /* 13942 */ "v[18:21]\0"
  /* 13951 */ "a[19:21]\0"
  /* 13960 */ "v[19:21]\0"
  /* 13969 */ "a[100:131]\0"
  /* 13980 */ "v[100:131]\0"
  /* 13991 */ "a[130:131]\0"
  /* 14002 */ "v[130:131]\0"
  /* 14013 */ "a[124:131]\0"
  /* 14024 */ "v[124:131]\0"
  /* 14035 */ "a[116:131]\0"
  /* 14046 */ "v[116:131]\0"
  /* 14057 */ "a[126:131]\0"
  /* 14068 */ "v[126:131]\0"
  /* 14079 */ "a[127:131]\0"
  /* 14090 */ "v[127:131]\0"
  /* 14101 */ "a[128:131]\0"
  /* 14112 */ "v[128:131]\0"
  /* 14123 */ "a[129:131]\0"
  /* 14134 */ "v[129:131]\0"
  /* 14145 */ "a[200:231]\0"
  /* 14156 */ "v[200:231]\0"
  /* 14167 */ "a[230:231]\0"
  /* 14178 */ "v[230:231]\0"
  /* 14189 */ "a[224:231]\0"
  /* 14200 */ "v[224:231]\0"
  /* 14211 */ "a[216:231]\0"
  /* 14222 */ "v[216:231]\0"
  /* 14233 */ "a[226:231]\0"
  /* 14244 */ "v[226:231]\0"
  /* 14255 */ "a[227:231]\0"
  /* 14266 */ "v[227:231]\0"
  /* 14277 */ "a[228:231]\0"
  /* 14288 */ "v[228:231]\0"
  /* 14299 */ "a[229:231]\0"
  /* 14310 */ "v[229:231]\0"
  /* 14321 */ "a[30:31]\0"
  /* 14330 */ "s[30:31]\0"
  /* 14339 */ "v[30:31]\0"
  /* 14348 */ "a[0:31]\0"
  /* 14356 */ "s[0:31]\0"
  /* 14364 */ "v[0:31]\0"
  /* 14372 */ "a[24:31]\0"
  /* 14381 */ "s[24:31]\0"
  /* 14390 */ "v[24:31]\0"
  /* 14399 */ "a[16:31]\0"
  /* 14408 */ "s[16:31]\0"
  /* 14417 */ "v[16:31]\0"
  /* 14426 */ "a[26:31]\0"
  /* 14435 */ "v[26:31]\0"
  /* 14444 */ "a[27:31]\0"
  /* 14453 */ "v[27:31]\0"
  /* 14462 */ "a[28:31]\0"
  /* 14471 */ "s[28:31]\0"
  /* 14480 */ "v[28:31]\0"
  /* 14489 */ "a[29:31]\0"
  /* 14498 */ "v[29:31]\0"
  /* 14507 */ "a[110:141]\0"
  /* 14518 */ "v[110:141]\0"
  /* 14529 */ "a[140:141]\0"
  /* 14540 */ "v[140:141]\0"
  /* 14551 */ "a[134:141]\0"
  /* 14562 */ "v[134:141]\0"
  /* 14573 */ "a[126:141]\0"
  /* 14584 */ "v[126:141]\0"
  /* 14595 */ "a[136:141]\0"
  /* 14606 */ "v[136:141]\0"
  /* 14617 */ "a[137:141]\0"
  /* 14628 */ "v[137:141]\0"
  /* 14639 */ "a[138:141]\0"
  /* 14650 */ "v[138:141]\0"
  /* 14661 */ "a[139:141]\0"
  /* 14672 */ "v[139:141]\0"
  /* 14683 */ "a[210:241]\0"
  /* 14694 */ "v[210:241]\0"
  /* 14705 */ "a[240:241]\0"
  /* 14716 */ "v[240:241]\0"
  /* 14727 */ "a[234:241]\0"
  /* 14738 */ "v[234:241]\0"
  /* 14749 */ "a[226:241]\0"
  /* 14760 */ "v[226:241]\0"
  /* 14771 */ "a[236:241]\0"
  /* 14782 */ "v[236:241]\0"
  /* 14793 */ "a[237:241]\0"
  /* 14804 */ "v[237:241]\0"
  /* 14815 */ "a[238:241]\0"
  /* 14826 */ "v[238:241]\0"
  /* 14837 */ "a[239:241]\0"
  /* 14848 */ "v[239:241]\0"
  /* 14859 */ "a[10:41]\0"
  /* 14868 */ "v[10:41]\0"
  /* 14877 */ "a[40:41]\0"
  /* 14886 */ "s[40:41]\0"
  /* 14895 */ "v[40:41]\0"
  /* 14904 */ "a[34:41]\0"
  /* 14913 */ "v[34:41]\0"
  /* 14922 */ "a[26:41]\0"
  /* 14931 */ "v[26:41]\0"
  /* 14940 */ "a[36:41]\0"
  /* 14949 */ "s[36:41]\0"
  /* 14958 */ "v[36:41]\0"
  /* 14967 */ "a[37:41]\0"
  /* 14976 */ "v[37:41]\0"
  /* 14985 */ "a[38:41]\0"
  /* 14994 */ "v[38:41]\0"
  /* 15003 */ "a[39:41]\0"
  /* 15012 */ "s[39:41]\0"
  /* 15021 */ "v[39:41]\0"
  /* 15030 */ "a[120:151]\0"
  /* 15041 */ "v[120:151]\0"
  /* 15052 */ "a[150:151]\0"
  /* 15063 */ "v[150:151]\0"
  /* 15074 */ "a[144:151]\0"
  /* 15085 */ "v[144:151]\0"
  /* 15096 */ "a[136:151]\0"
  /* 15107 */ "v[136:151]\0"
  /* 15118 */ "a[146:151]\0"
  /* 15129 */ "v[146:151]\0"
  /* 15140 */ "a[147:151]\0"
  /* 15151 */ "v[147:151]\0"
  /* 15162 */ "a[148:151]\0"
  /* 15173 */ "v[148:151]\0"
  /* 15184 */ "a[149:151]\0"
  /* 15195 */ "v[149:151]\0"
  /* 15206 */ "a[220:251]\0"
  /* 15217 */ "v[220:251]\0"
  /* 15228 */ "a[250:251]\0"
  /* 15239 */ "v[250:251]\0"
  /* 15250 */ "a[244:251]\0"
  /* 15261 */ "v[244:251]\0"
  /* 15272 */ "a[236:251]\0"
  /* 15283 */ "v[236:251]\0"
  /* 15294 */ "a[246:251]\0"
  /* 15305 */ "v[246:251]\0"
  /* 15316 */ "a[247:251]\0"
  /* 15327 */ "v[247:251]\0"
  /* 15338 */ "a[248:251]\0"
  /* 15349 */ "v[248:251]\0"
  /* 15360 */ "a[249:251]\0"
  /* 15371 */ "v[249:251]\0"
  /* 15382 */ "a[20:51]\0"
  /* 15391 */ "s[20:51]\0"
  /* 15400 */ "v[20:51]\0"
  /* 15409 */ "a[50:51]\0"
  /* 15418 */ "s[50:51]\0"
  /* 15427 */ "v[50:51]\0"
  /* 15436 */ "a[44:51]\0"
  /* 15445 */ "s[44:51]\0"
  /* 15454 */ "v[44:51]\0"
  /* 15463 */ "a[36:51]\0"
  /* 15472 */ "s[36:51]\0"
  /* 15481 */ "v[36:51]\0"
  /* 15490 */ "a[46:51]\0"
  /* 15499 */ "v[46:51]\0"
  /* 15508 */ "a[47:51]\0"
  /* 15517 */ "v[47:51]\0"
  /* 15526 */ "a[48:51]\0"
  /* 15535 */ "s[48:51]\0"
  /* 15544 */ "v[48:51]\0"
  /* 15553 */ "a[49:51]\0"
  /* 15562 */ "v[49:51]\0"
  /* 15571 */ "a[130:161]\0"
  /* 15582 */ "v[130:161]\0"
  /* 15593 */ "a[160:161]\0"
  /* 15604 */ "v[160:161]\0"
  /* 15615 */ "a[154:161]\0"
  /* 15626 */ "v[154:161]\0"
  /* 15637 */ "a[146:161]\0"
  /* 15648 */ "v[146:161]\0"
  /* 15659 */ "a[156:161]\0"
  /* 15670 */ "v[156:161]\0"
  /* 15681 */ "a[157:161]\0"
  /* 15692 */ "v[157:161]\0"
  /* 15703 */ "a[158:161]\0"
  /* 15714 */ "v[158:161]\0"
  /* 15725 */ "a[159:161]\0"
  /* 15736 */ "v[159:161]\0"
  /* 15747 */ "a[30:61]\0"
  /* 15756 */ "v[30:61]\0"
  /* 15765 */ "a[60:61]\0"
  /* 15774 */ "s[60:61]\0"
  /* 15783 */ "v[60:61]\0"
  /* 15792 */ "a[54:61]\0"
  /* 15801 */ "v[54:61]\0"
  /* 15810 */ "a[46:61]\0"
  /* 15819 */ "v[46:61]\0"
  /* 15828 */ "a[56:61]\0"
  /* 15837 */ "s[56:61]\0"
  /* 15846 */ "v[56:61]\0"
  /* 15855 */ "a[57:61]\0"
  /* 15864 */ "v[57:61]\0"
  /* 15873 */ "a[58:61]\0"
  /* 15882 */ "v[58:61]\0"
  /* 15891 */ "a[59:61]\0"
  /* 15900 */ "v[59:61]\0"
  /* 15909 */ "a[140:171]\0"
  /* 15920 */ "v[140:171]\0"
  /* 15931 */ "a[170:171]\0"
  /* 15942 */ "v[170:171]\0"
  /* 15953 */ "a[164:171]\0"
  /* 15964 */ "v[164:171]\0"
  /* 15975 */ "a[156:171]\0"
  /* 15986 */ "v[156:171]\0"
  /* 15997 */ "a[166:171]\0"
  /* 16008 */ "v[166:171]\0"
  /* 16019 */ "a[167:171]\0"
  /* 16030 */ "v[167:171]\0"
  /* 16041 */ "a[168:171]\0"
  /* 16052 */ "v[168:171]\0"
  /* 16063 */ "a[169:171]\0"
  /* 16074 */ "v[169:171]\0"
  /* 16085 */ "a[40:71]\0"
  /* 16094 */ "s[40:71]\0"
  /* 16103 */ "v[40:71]\0"
  /* 16112 */ "a[70:71]\0"
  /* 16121 */ "s[70:71]\0"
  /* 16130 */ "v[70:71]\0"
  /* 16139 */ "a[64:71]\0"
  /* 16148 */ "s[64:71]\0"
  /* 16157 */ "v[64:71]\0"
  /* 16166 */ "a[56:71]\0"
  /* 16175 */ "s[56:71]\0"
  /* 16184 */ "v[56:71]\0"
  /* 16193 */ "a[66:71]\0"
  /* 16202 */ "v[66:71]\0"
  /* 16211 */ "a[67:71]\0"
  /* 16220 */ "v[67:71]\0"
  /* 16229 */ "a[68:71]\0"
  /* 16238 */ "s[68:71]\0"
  /* 16247 */ "v[68:71]\0"
  /* 16256 */ "a[69:71]\0"
  /* 16265 */ "s[69:71]\0"
  /* 16274 */ "v[69:71]\0"
  /* 16283 */ "a[150:181]\0"
  /* 16294 */ "v[150:181]\0"
  /* 16305 */ "a[180:181]\0"
  /* 16316 */ "v[180:181]\0"
  /* 16327 */ "a[174:181]\0"
  /* 16338 */ "v[174:181]\0"
  /* 16349 */ "a[166:181]\0"
  /* 16360 */ "v[166:181]\0"
  /* 16371 */ "a[176:181]\0"
  /* 16382 */ "v[176:181]\0"
  /* 16393 */ "a[177:181]\0"
  /* 16404 */ "v[177:181]\0"
  /* 16415 */ "a[178:181]\0"
  /* 16426 */ "v[178:181]\0"
  /* 16437 */ "a[179:181]\0"
  /* 16448 */ "v[179:181]\0"
  /* 16459 */ "a[50:81]\0"
  /* 16468 */ "v[50:81]\0"
  /* 16477 */ "a[80:81]\0"
  /* 16486 */ "s[80:81]\0"
  /* 16495 */ "v[80:81]\0"
  /* 16504 */ "a[74:81]\0"
  /* 16513 */ "v[74:81]\0"
  /* 16522 */ "a[66:81]\0"
  /* 16531 */ "v[66:81]\0"
  /* 16540 */ "a[76:81]\0"
  /* 16549 */ "s[76:81]\0"
  /* 16558 */ "v[76:81]\0"
  /* 16567 */ "a[77:81]\0"
  /* 16576 */ "v[77:81]\0"
  /* 16585 */ "a[78:81]\0"
  /* 16594 */ "v[78:81]\0"
  /* 16603 */ "a[79:81]\0"
  /* 16612 */ "v[79:81]\0"
  /* 16621 */ "a[160:191]\0"
  /* 16632 */ "v[160:191]\0"
  /* 16643 */ "a[190:191]\0"
  /* 16654 */ "v[190:191]\0"
  /* 16665 */ "a[184:191]\0"
  /* 16676 */ "v[184:191]\0"
  /* 16687 */ "a[176:191]\0"
  /* 16698 */ "v[176:191]\0"
  /* 16709 */ "a[186:191]\0"
  /* 16720 */ "v[186:191]\0"
  /* 16731 */ "a[187:191]\0"
  /* 16742 */ "v[187:191]\0"
  /* 16753 */ "a[188:191]\0"
  /* 16764 */ "v[188:191]\0"
  /* 16775 */ "a[189:191]\0"
  /* 16786 */ "v[189:191]\0"
  /* 16797 */ "a[60:91]\0"
  /* 16806 */ "s[60:91]\0"
  /* 16815 */ "v[60:91]\0"
  /* 16824 */ "a[90:91]\0"
  /* 16833 */ "s[90:91]\0"
  /* 16842 */ "v[90:91]\0"
  /* 16851 */ "a[84:91]\0"
  /* 16860 */ "s[84:91]\0"
  /* 16869 */ "v[84:91]\0"
  /* 16878 */ "a[76:91]\0"
  /* 16887 */ "s[76:91]\0"
  /* 16896 */ "v[76:91]\0"
  /* 16905 */ "a[86:91]\0"
  /* 16914 */ "v[86:91]\0"
  /* 16923 */ "a[87:91]\0"
  /* 16932 */ "v[87:91]\0"
  /* 16941 */ "a[88:91]\0"
  /* 16950 */ "s[88:91]\0"
  /* 16959 */ "v[88:91]\0"
  /* 16968 */ "a[89:91]\0"
  /* 16977 */ "v[89:91]\0"
  /* 16986 */ "a[0:1]\0"
  /* 16993 */ "ttmp[0:1]\0"
  /* 17003 */ "s[0:1]\0"
  /* 17010 */ "v[0:1]\0"
  /* 17017 */ "a[100:102]\0"
  /* 17028 */ "v[100:102]\0"
  /* 17039 */ "a[101:102]\0"
  /* 17050 */ "v[101:102]\0"
  /* 17061 */ "a[71:102]\0"
  /* 17071 */ "v[71:102]\0"
  /* 17081 */ "a[95:102]\0"
  /* 17091 */ "v[95:102]\0"
  /* 17101 */ "a[87:102]\0"
  /* 17111 */ "v[87:102]\0"
  /* 17121 */ "a[97:102]\0"
  /* 17131 */ "v[97:102]\0"
  /* 17141 */ "a[98:102]\0"
  /* 17151 */ "v[98:102]\0"
  /* 17161 */ "a[99:102]\0"
  /* 17171 */ "v[99:102]\0"
  /* 17181 */ "a[200:202]\0"
  /* 17192 */ "v[200:202]\0"
  /* 17203 */ "a[201:202]\0"
  /* 17214 */ "v[201:202]\0"
  /* 17225 */ "a[171:202]\0"
  /* 17236 */ "v[171:202]\0"
  /* 17247 */ "a[195:202]\0"
  /* 17258 */ "v[195:202]\0"
  /* 17269 */ "a[187:202]\0"
  /* 17280 */ "v[187:202]\0"
  /* 17291 */ "a[197:202]\0"
  /* 17302 */ "v[197:202]\0"
  /* 17313 */ "a[198:202]\0"
  /* 17324 */ "v[198:202]\0"
  /* 17335 */ "a[199:202]\0"
  /* 17346 */ "v[199:202]\0"
  /* 17357 */ "a[110:112]\0"
  /* 17368 */ "v[110:112]\0"
  /* 17379 */ "a[111:112]\0"
  /* 17390 */ "v[111:112]\0"
  /* 17401 */ "a[81:112]\0"
  /* 17411 */ "v[81:112]\0"
  /* 17421 */ "a[105:112]\0"
  /* 17432 */ "v[105:112]\0"
  /* 17443 */ "a[107:112]\0"
  /* 17454 */ "v[107:112]\0"
  /* 17465 */ "a[97:112]\0"
  /* 17475 */ "v[97:112]\0"
  /* 17485 */ "a[108:112]\0"
  /* 17496 */ "v[108:112]\0"
  /* 17507 */ "a[109:112]\0"
  /* 17518 */ "v[109:112]\0"
  /* 17529 */ "a[210:212]\0"
  /* 17540 */ "v[210:212]\0"
  /* 17551 */ "a[211:212]\0"
  /* 17562 */ "v[211:212]\0"
  /* 17573 */ "a[181:212]\0"
  /* 17584 */ "v[181:212]\0"
  /* 17595 */ "a[205:212]\0"
  /* 17606 */ "v[205:212]\0"
  /* 17617 */ "a[207:212]\0"
  /* 17628 */ "v[207:212]\0"
  /* 17639 */ "a[197:212]\0"
  /* 17650 */ "v[197:212]\0"
  /* 17661 */ "a[208:212]\0"
  /* 17672 */ "v[208:212]\0"
  /* 17683 */ "a[209:212]\0"
  /* 17694 */ "v[209:212]\0"
  /* 17705 */ "a[10:12]\0"
  /* 17714 */ "v[10:12]\0"
  /* 17723 */ "a[11:12]\0"
  /* 17732 */ "v[11:12]\0"
  /* 17741 */ "a[5:12]\0"
  /* 17749 */ "v[5:12]\0"
  /* 17757 */ "a[7:12]\0"
  /* 17765 */ "v[7:12]\0"
  /* 17773 */ "a[8:12]\0"
  /* 17781 */ "s[8:12]\0"
  /* 17789 */ "v[8:12]\0"
  /* 17797 */ "a[9:12]\0"
  /* 17805 */ "v[9:12]\0"
  /* 17813 */ "a[120:122]\0"
  /* 17824 */ "v[120:122]\0"
  /* 17835 */ "a[121:122]\0"
  /* 17846 */ "v[121:122]\0"
  /* 17857 */ "a[91:122]\0"
  /* 17867 */ "v[91:122]\0"
  /* 17877 */ "a[115:122]\0"
  /* 17888 */ "v[115:122]\0"
  /* 17899 */ "a[107:122]\0"
  /* 17910 */ "v[107:122]\0"
  /* 17921 */ "a[117:122]\0"
  /* 17932 */ "v[117:122]\0"
  /* 17943 */ "a[118:122]\0"
  /* 17954 */ "v[118:122]\0"
  /* 17965 */ "a[119:122]\0"
  /* 17976 */ "v[119:122]\0"
  /* 17987 */ "a[220:222]\0"
  /* 17998 */ "v[220:222]\0"
  /* 18009 */ "a[221:222]\0"
  /* 18020 */ "v[221:222]\0"
  /* 18031 */ "a[191:222]\0"
  /* 18042 */ "v[191:222]\0"
  /* 18053 */ "a[215:222]\0"
  /* 18064 */ "v[215:222]\0"
  /* 18075 */ "a[207:222]\0"
  /* 18086 */ "v[207:222]\0"
  /* 18097 */ "a[217:222]\0"
  /* 18108 */ "v[217:222]\0"
  /* 18119 */ "a[218:222]\0"
  /* 18130 */ "v[218:222]\0"
  /* 18141 */ "a[219:222]\0"
  /* 18152 */ "v[219:222]\0"
  /* 18163 */ "a[20:22]\0"
  /* 18172 */ "v[20:22]\0"
  /* 18181 */ "a[21:22]\0"
  /* 18190 */ "v[21:22]\0"
  /* 18199 */ "a[15:22]\0"
  /* 18208 */ "v[15:22]\0"
  /* 18217 */ "a[17:22]\0"
  /* 18226 */ "v[17:22]\0"
  /* 18235 */ "a[7:22]\0"
  /* 18243 */ "v[7:22]\0"
  /* 18251 */ "a[18:22]\0"
  /* 18260 */ "v[18:22]\0"
  /* 18269 */ "a[19:22]\0"
  /* 18278 */ "v[19:22]\0"
  /* 18287 */ "a[130:132]\0"
  /* 18298 */ "v[130:132]\0"
  /* 18309 */ "a[101:132]\0"
  /* 18320 */ "v[101:132]\0"
  /* 18331 */ "a[131:132]\0"
  /* 18342 */ "v[131:132]\0"
  /* 18353 */ "a[125:132]\0"
  /* 18364 */ "v[125:132]\0"
  /* 18375 */ "a[117:132]\0"
  /* 18386 */ "v[117:132]\0"
  /* 18397 */ "a[127:132]\0"
  /* 18408 */ "v[127:132]\0"
  /* 18419 */ "a[128:132]\0"
  /* 18430 */ "v[128:132]\0"
  /* 18441 */ "a[129:132]\0"
  /* 18452 */ "v[129:132]\0"
  /* 18463 */ "a[230:232]\0"
  /* 18474 */ "v[230:232]\0"
  /* 18485 */ "a[201:232]\0"
  /* 18496 */ "v[201:232]\0"
  /* 18507 */ "a[231:232]\0"
  /* 18518 */ "v[231:232]\0"
  /* 18529 */ "a[225:232]\0"
  /* 18540 */ "v[225:232]\0"
  /* 18551 */ "a[217:232]\0"
  /* 18562 */ "v[217:232]\0"
  /* 18573 */ "a[227:232]\0"
  /* 18584 */ "v[227:232]\0"
  /* 18595 */ "a[228:232]\0"
  /* 18606 */ "v[228:232]\0"
  /* 18617 */ "a[229:232]\0"
  /* 18628 */ "v[229:232]\0"
  /* 18639 */ "a[30:32]\0"
  /* 18648 */ "s[30:32]\0"
  /* 18657 */ "v[30:32]\0"
  /* 18666 */ "a[31:32]\0"
  /* 18675 */ "v[31:32]\0"
  /* 18684 */ "a[1:32]\0"
  /* 18692 */ "v[1:32]\0"
  /* 18700 */ "a[25:32]\0"
  /* 18709 */ "v[25:32]\0"
  /* 18718 */ "a[17:32]\0"
  /* 18727 */ "v[17:32]\0"
  /* 18736 */ "a[27:32]\0"
  /* 18745 */ "v[27:32]\0"
  /* 18754 */ "a[28:32]\0"
  /* 18763 */ "s[28:32]\0"
  /* 18772 */ "v[28:32]\0"
  /* 18781 */ "a[29:32]\0"
  /* 18790 */ "v[29:32]\0"
  /* 18799 */ "a[140:142]\0"
  /* 18810 */ "v[140:142]\0"
  /* 18821 */ "a[111:142]\0"
  /* 18832 */ "v[111:142]\0"
  /* 18843 */ "a[141:142]\0"
  /* 18854 */ "v[141:142]\0"
  /* 18865 */ "a[135:142]\0"
  /* 18876 */ "v[135:142]\0"
  /* 18887 */ "a[127:142]\0"
  /* 18898 */ "v[127:142]\0"
  /* 18909 */ "a[137:142]\0"
  /* 18920 */ "v[137:142]\0"
  /* 18931 */ "a[138:142]\0"
  /* 18942 */ "v[138:142]\0"
  /* 18953 */ "a[139:142]\0"
  /* 18964 */ "v[139:142]\0"
  /* 18975 */ "a[240:242]\0"
  /* 18986 */ "v[240:242]\0"
  /* 18997 */ "a[211:242]\0"
  /* 19008 */ "v[211:242]\0"
  /* 19019 */ "a[241:242]\0"
  /* 19030 */ "v[241:242]\0"
  /* 19041 */ "a[235:242]\0"
  /* 19052 */ "v[235:242]\0"
  /* 19063 */ "a[227:242]\0"
  /* 19074 */ "v[227:242]\0"
  /* 19085 */ "a[237:242]\0"
  /* 19096 */ "v[237:242]\0"
  /* 19107 */ "a[238:242]\0"
  /* 19118 */ "v[238:242]\0"
  /* 19129 */ "a[239:242]\0"
  /* 19140 */ "v[239:242]\0"
  /* 19151 */ "a[40:42]\0"
  /* 19160 */ "v[40:42]\0"
  /* 19169 */ "a[11:42]\0"
  /* 19178 */ "v[11:42]\0"
  /* 19187 */ "a[41:42]\0"
  /* 19196 */ "v[41:42]\0"
  /* 19205 */ "a[35:42]\0"
  /* 19214 */ "v[35:42]\0"
  /* 19223 */ "a[27:42]\0"
  /* 19232 */ "v[27:42]\0"
  /* 19241 */ "a[37:42]\0"
  /* 19250 */ "v[37:42]\0"
  /* 19259 */ "a[38:42]\0"
  /* 19268 */ "v[38:42]\0"
  /* 19277 */ "a[39:42]\0"
  /* 19286 */ "v[39:42]\0"
  /* 19295 */ "a[150:152]\0"
  /* 19306 */ "v[150:152]\0"
  /* 19317 */ "a[121:152]\0"
  /* 19328 */ "v[121:152]\0"
  /* 19339 */ "a[151:152]\0"
  /* 19350 */ "v[151:152]\0"
  /* 19361 */ "a[145:152]\0"
  /* 19372 */ "v[145:152]\0"
  /* 19383 */ "a[137:152]\0"
  /* 19394 */ "v[137:152]\0"
  /* 19405 */ "a[147:152]\0"
  /* 19416 */ "v[147:152]\0"
  /* 19427 */ "a[148:152]\0"
  /* 19438 */ "v[148:152]\0"
  /* 19449 */ "a[149:152]\0"
  /* 19460 */ "v[149:152]\0"
  /* 19471 */ "a[250:252]\0"
  /* 19482 */ "v[250:252]\0"
  /* 19493 */ "a[221:252]\0"
  /* 19504 */ "v[221:252]\0"
  /* 19515 */ "a[251:252]\0"
  /* 19526 */ "v[251:252]\0"
  /* 19537 */ "a[245:252]\0"
  /* 19548 */ "v[245:252]\0"
  /* 19559 */ "a[237:252]\0"
  /* 19570 */ "v[237:252]\0"
  /* 19581 */ "a[247:252]\0"
  /* 19592 */ "v[247:252]\0"
  /* 19603 */ "a[248:252]\0"
  /* 19614 */ "v[248:252]\0"
  /* 19625 */ "a[249:252]\0"
  /* 19636 */ "v[249:252]\0"
  /* 19647 */ "a[50:52]\0"
  /* 19656 */ "v[50:52]\0"
  /* 19665 */ "a[21:52]\0"
  /* 19674 */ "v[21:52]\0"
  /* 19683 */ "a[51:52]\0"
  /* 19692 */ "v[51:52]\0"
  /* 19701 */ "a[45:52]\0"
  /* 19710 */ "v[45:52]\0"
  /* 19719 */ "a[37:52]\0"
  /* 19728 */ "v[37:52]\0"
  /* 19737 */ "a[47:52]\0"
  /* 19746 */ "v[47:52]\0"
  /* 19755 */ "a[48:52]\0"
  /* 19764 */ "s[48:52]\0"
  /* 19773 */ "v[48:52]\0"
  /* 19782 */ "a[49:52]\0"
  /* 19791 */ "v[49:52]\0"
  /* 19800 */ "a[160:162]\0"
  /* 19811 */ "v[160:162]\0"
  /* 19822 */ "a[131:162]\0"
  /* 19833 */ "v[131:162]\0"
  /* 19844 */ "a[161:162]\0"
  /* 19855 */ "v[161:162]\0"
  /* 19866 */ "a[155:162]\0"
  /* 19877 */ "v[155:162]\0"
  /* 19888 */ "a[147:162]\0"
  /* 19899 */ "v[147:162]\0"
  /* 19910 */ "a[157:162]\0"
  /* 19921 */ "v[157:162]\0"
  /* 19932 */ "a[158:162]\0"
  /* 19943 */ "v[158:162]\0"
  /* 19954 */ "a[159:162]\0"
  /* 19965 */ "v[159:162]\0"
  /* 19976 */ "a[60:62]\0"
  /* 19985 */ "s[60:62]\0"
  /* 19994 */ "v[60:62]\0"
  /* 20003 */ "a[31:62]\0"
  /* 20012 */ "v[31:62]\0"
  /* 20021 */ "a[61:62]\0"
  /* 20030 */ "v[61:62]\0"
  /* 20039 */ "a[55:62]\0"
  /* 20048 */ "v[55:62]\0"
  /* 20057 */ "a[47:62]\0"
  /* 20066 */ "v[47:62]\0"
  /* 20075 */ "a[57:62]\0"
  /* 20084 */ "v[57:62]\0"
  /* 20093 */ "a[58:62]\0"
  /* 20102 */ "v[58:62]\0"
  /* 20111 */ "a[59:62]\0"
  /* 20120 */ "v[59:62]\0"
  /* 20129 */ "a[170:172]\0"
  /* 20140 */ "v[170:172]\0"
  /* 20151 */ "a[141:172]\0"
  /* 20162 */ "v[141:172]\0"
  /* 20173 */ "a[171:172]\0"
  /* 20184 */ "v[171:172]\0"
  /* 20195 */ "a[165:172]\0"
  /* 20206 */ "v[165:172]\0"
  /* 20217 */ "a[157:172]\0"
  /* 20228 */ "v[157:172]\0"
  /* 20239 */ "a[167:172]\0"
  /* 20250 */ "v[167:172]\0"
  /* 20261 */ "a[168:172]\0"
  /* 20272 */ "v[168:172]\0"
  /* 20283 */ "a[169:172]\0"
  /* 20294 */ "v[169:172]\0"
  /* 20305 */ "a[70:72]\0"
  /* 20314 */ "v[70:72]\0"
  /* 20323 */ "a[41:72]\0"
  /* 20332 */ "v[41:72]\0"
  /* 20341 */ "a[71:72]\0"
  /* 20350 */ "v[71:72]\0"
  /* 20359 */ "a[65:72]\0"
  /* 20368 */ "v[65:72]\0"
  /* 20377 */ "a[57:72]\0"
  /* 20386 */ "v[57:72]\0"
  /* 20395 */ "a[67:72]\0"
  /* 20404 */ "v[67:72]\0"
  /* 20413 */ "a[68:72]\0"
  /* 20422 */ "s[68:72]\0"
  /* 20431 */ "v[68:72]\0"
  /* 20440 */ "a[69:72]\0"
  /* 20449 */ "v[69:72]\0"
  /* 20458 */ "a[180:182]\0"
  /* 20469 */ "v[180:182]\0"
  /* 20480 */ "a[151:182]\0"
  /* 20491 */ "v[151:182]\0"
  /* 20502 */ "a[181:182]\0"
  /* 20513 */ "v[181:182]\0"
  /* 20524 */ "a[175:182]\0"
  /* 20535 */ "v[175:182]\0"
  /* 20546 */ "a[167:182]\0"
  /* 20557 */ "v[167:182]\0"
  /* 20568 */ "a[177:182]\0"
  /* 20579 */ "v[177:182]\0"
  /* 20590 */ "a[178:182]\0"
  /* 20601 */ "v[178:182]\0"
  /* 20612 */ "a[179:182]\0"
  /* 20623 */ "v[179:182]\0"
  /* 20634 */ "a[80:82]\0"
  /* 20643 */ "v[80:82]\0"
  /* 20652 */ "a[51:82]\0"
  /* 20661 */ "v[51:82]\0"
  /* 20670 */ "a[81:82]\0"
  /* 20679 */ "v[81:82]\0"
  /* 20688 */ "a[75:82]\0"
  /* 20697 */ "v[75:82]\0"
  /* 20706 */ "a[67:82]\0"
  /* 20715 */ "v[67:82]\0"
  /* 20724 */ "a[77:82]\0"
  /* 20733 */ "v[77:82]\0"
  /* 20742 */ "a[78:82]\0"
  /* 20751 */ "v[78:82]\0"
  /* 20760 */ "a[79:82]\0"
  /* 20769 */ "v[79:82]\0"
  /* 20778 */ "a[190:192]\0"
  /* 20789 */ "v[190:192]\0"
  /* 20800 */ "a[161:192]\0"
  /* 20811 */ "v[161:192]\0"
  /* 20822 */ "a[191:192]\0"
  /* 20833 */ "v[191:192]\0"
  /* 20844 */ "a[185:192]\0"
  /* 20855 */ "v[185:192]\0"
  /* 20866 */ "a[177:192]\0"
  /* 20877 */ "v[177:192]\0"
  /* 20888 */ "a[187:192]\0"
  /* 20899 */ "v[187:192]\0"
  /* 20910 */ "a[188:192]\0"
  /* 20921 */ "v[188:192]\0"
  /* 20932 */ "a[189:192]\0"
  /* 20943 */ "v[189:192]\0"
  /* 20954 */ "a[90:92]\0"
  /* 20963 */ "s[90:92]\0"
  /* 20972 */ "v[90:92]\0"
  /* 20981 */ "a[61:92]\0"
  /* 20990 */ "v[61:92]\0"
  /* 20999 */ "a[91:92]\0"
  /* 21008 */ "v[91:92]\0"
  /* 21017 */ "a[85:92]\0"
  /* 21026 */ "v[85:92]\0"
  /* 21035 */ "a[77:92]\0"
  /* 21044 */ "v[77:92]\0"
  /* 21053 */ "a[87:92]\0"
  /* 21062 */ "v[87:92]\0"
  /* 21071 */ "a[88:92]\0"
  /* 21080 */ "s[88:92]\0"
  /* 21089 */ "v[88:92]\0"
  /* 21098 */ "a[89:92]\0"
  /* 21107 */ "v[89:92]\0"
  /* 21116 */ "a[0:2]\0"
  /* 21123 */ "s[0:2]\0"
  /* 21130 */ "v[0:2]\0"
  /* 21137 */ "a[1:2]\0"
  /* 21144 */ "v[1:2]\0"
  /* 21151 */ "a[100:103]\0"
  /* 21162 */ "s[100:103]\0"
  /* 21173 */ "v[100:103]\0"
  /* 21184 */ "a[101:103]\0"
  /* 21195 */ "v[101:103]\0"
  /* 21206 */ "a[102:103]\0"
  /* 21217 */ "s[102:103]\0"
  /* 21228 */ "v[102:103]\0"
  /* 21239 */ "a[72:103]\0"
  /* 21249 */ "s[72:103]\0"
  /* 21259 */ "v[72:103]\0"
  /* 21269 */ "a[96:103]\0"
  /* 21279 */ "s[96:103]\0"
  /* 21289 */ "v[96:103]\0"
  /* 21299 */ "a[88:103]\0"
  /* 21309 */ "s[88:103]\0"
  /* 21319 */ "v[88:103]\0"
  /* 21329 */ "a[98:103]\0"
  /* 21339 */ "v[98:103]\0"
  /* 21349 */ "a[99:103]\0"
  /* 21359 */ "v[99:103]\0"
  /* 21369 */ "a[200:203]\0"
  /* 21380 */ "v[200:203]\0"
  /* 21391 */ "a[201:203]\0"
  /* 21402 */ "v[201:203]\0"
  /* 21413 */ "a[202:203]\0"
  /* 21424 */ "v[202:203]\0"
  /* 21435 */ "a[172:203]\0"
  /* 21446 */ "v[172:203]\0"
  /* 21457 */ "a[196:203]\0"
  /* 21468 */ "v[196:203]\0"
  /* 21479 */ "a[188:203]\0"
  /* 21490 */ "v[188:203]\0"
  /* 21501 */ "a[198:203]\0"
  /* 21512 */ "v[198:203]\0"
  /* 21523 */ "a[199:203]\0"
  /* 21534 */ "v[199:203]\0"
  /* 21545 */ "a[110:113]\0"
  /* 21556 */ "v[110:113]\0"
  /* 21567 */ "a[111:113]\0"
  /* 21578 */ "v[111:113]\0"
  /* 21589 */ "a[112:113]\0"
  /* 21600 */ "v[112:113]\0"
  /* 21611 */ "a[82:113]\0"
  /* 21621 */ "v[82:113]\0"
  /* 21631 */ "a[106:113]\0"
  /* 21642 */ "v[106:113]\0"
  /* 21653 */ "a[108:113]\0"
  /* 21664 */ "v[108:113]\0"
  /* 21675 */ "a[98:113]\0"
  /* 21685 */ "v[98:113]\0"
  /* 21695 */ "a[109:113]\0"
  /* 21706 */ "v[109:113]\0"
  /* 21717 */ "a[210:213]\0"
  /* 21728 */ "v[210:213]\0"
  /* 21739 */ "a[211:213]\0"
  /* 21750 */ "v[211:213]\0"
  /* 21761 */ "a[212:213]\0"
  /* 21772 */ "v[212:213]\0"
  /* 21783 */ "a[182:213]\0"
  /* 21794 */ "v[182:213]\0"
  /* 21805 */ "a[206:213]\0"
  /* 21816 */ "v[206:213]\0"
  /* 21827 */ "a[208:213]\0"
  /* 21838 */ "v[208:213]\0"
  /* 21849 */ "a[198:213]\0"
  /* 21860 */ "v[198:213]\0"
  /* 21871 */ "a[209:213]\0"
  /* 21882 */ "v[209:213]\0"
  /* 21893 */ "a[10:13]\0"
  /* 21902 */ "v[10:13]\0"
  /* 21911 */ "a[11:13]\0"
  /* 21920 */ "v[11:13]\0"
  /* 21929 */ "a[12:13]\0"
  /* 21938 */ "ttmp[12:13]\0"
  /* 21950 */ "s[12:13]\0"
  /* 21959 */ "v[12:13]\0"
  /* 21968 */ "a[6:13]\0"
  /* 21976 */ "v[6:13]\0"
  /* 21984 */ "a[8:13]\0"
  /* 21992 */ "s[8:13]\0"
  /* 22000 */ "v[8:13]\0"
  /* 22008 */ "a[9:13]\0"
  /* 22016 */ "v[9:13]\0"
  /* 22024 */ "a[120:123]\0"
  /* 22035 */ "v[120:123]\0"
  /* 22046 */ "a[121:123]\0"
  /* 22057 */ "v[121:123]\0"
  /* 22068 */ "a[122:123]\0"
  /* 22079 */ "v[122:123]\0"
  /* 22090 */ "a[92:123]\0"
  /* 22100 */ "v[92:123]\0"
  /* 22110 */ "a[116:123]\0"
  /* 22121 */ "v[116:123]\0"
  /* 22132 */ "a[108:123]\0"
  /* 22143 */ "v[108:123]\0"
  /* 22154 */ "a[118:123]\0"
  /* 22165 */ "v[118:123]\0"
  /* 22176 */ "a[119:123]\0"
  /* 22187 */ "v[119:123]\0"
  /* 22198 */ "a[220:223]\0"
  /* 22209 */ "v[220:223]\0"
  /* 22220 */ "a[221:223]\0"
  /* 22231 */ "v[221:223]\0"
  /* 22242 */ "a[222:223]\0"
  /* 22253 */ "v[222:223]\0"
  /* 22264 */ "a[192:223]\0"
  /* 22275 */ "v[192:223]\0"
  /* 22286 */ "a[216:223]\0"
  /* 22297 */ "v[216:223]\0"
  /* 22308 */ "a[208:223]\0"
  /* 22319 */ "v[208:223]\0"
  /* 22330 */ "a[218:223]\0"
  /* 22341 */ "v[218:223]\0"
  /* 22352 */ "a[219:223]\0"
  /* 22363 */ "v[219:223]\0"
  /* 22374 */ "a[20:23]\0"
  /* 22383 */ "s[20:23]\0"
  /* 22392 */ "v[20:23]\0"
  /* 22401 */ "a[21:23]\0"
  /* 22410 */ "s[21:23]\0"
  /* 22419 */ "v[21:23]\0"
  /* 22428 */ "a[22:23]\0"
  /* 22437 */ "s[22:23]\0"
  /* 22446 */ "v[22:23]\0"
  /* 22455 */ "a[16:23]\0"
  /* 22464 */ "s[16:23]\0"
  /* 22473 */ "v[16:23]\0"
  /* 22482 */ "a[18:23]\0"
  /* 22491 */ "v[18:23]\0"
  /* 22500 */ "a[8:23]\0"
  /* 22508 */ "s[8:23]\0"
  /* 22516 */ "v[8:23]\0"
  /* 22524 */ "a[19:23]\0"
  /* 22533 */ "v[19:23]\0"
  /* 22542 */ "a[130:133]\0"
  /* 22553 */ "v[130:133]\0"
  /* 22564 */ "a[131:133]\0"
  /* 22575 */ "v[131:133]\0"
  /* 22586 */ "a[102:133]\0"
  /* 22597 */ "v[102:133]\0"
  /* 22608 */ "a[132:133]\0"
  /* 22619 */ "v[132:133]\0"
  /* 22630 */ "a[126:133]\0"
  /* 22641 */ "v[126:133]\0"
  /* 22652 */ "a[118:133]\0"
  /* 22663 */ "v[118:133]\0"
  /* 22674 */ "a[128:133]\0"
  /* 22685 */ "v[128:133]\0"
  /* 22696 */ "a[129:133]\0"
  /* 22707 */ "v[129:133]\0"
  /* 22718 */ "a[230:233]\0"
  /* 22729 */ "v[230:233]\0"
  /* 22740 */ "a[231:233]\0"
  /* 22751 */ "v[231:233]\0"
  /* 22762 */ "a[202:233]\0"
  /* 22773 */ "v[202:233]\0"
  /* 22784 */ "a[232:233]\0"
  /* 22795 */ "v[232:233]\0"
  /* 22806 */ "a[226:233]\0"
  /* 22817 */ "v[226:233]\0"
  /* 22828 */ "a[218:233]\0"
  /* 22839 */ "v[218:233]\0"
  /* 22850 */ "a[228:233]\0"
  /* 22861 */ "v[228:233]\0"
  /* 22872 */ "a[229:233]\0"
  /* 22883 */ "v[229:233]\0"
  /* 22894 */ "a[30:33]\0"
  /* 22903 */ "v[30:33]\0"
  /* 22912 */ "a[31:33]\0"
  /* 22921 */ "v[31:33]\0"
  /* 22930 */ "a[32:33]\0"
  /* 22939 */ "s[32:33]\0"
  /* 22948 */ "v[32:33]\0"
  /* 22957 */ "a[2:33]\0"
  /* 22965 */ "v[2:33]\0"
  /* 22973 */ "a[26:33]\0"
  /* 22982 */ "v[26:33]\0"
  /* 22991 */ "a[18:33]\0"
  /* 23000 */ "v[18:33]\0"
  /* 23009 */ "a[28:33]\0"
  /* 23018 */ "s[28:33]\0"
  /* 23027 */ "v[28:33]\0"
  /* 23036 */ "a[29:33]\0"
  /* 23045 */ "v[29:33]\0"
  /* 23054 */ "a[140:143]\0"
  /* 23065 */ "v[140:143]\0"
  /* 23076 */ "a[141:143]\0"
  /* 23087 */ "v[141:143]\0"
  /* 23098 */ "a[112:143]\0"
  /* 23109 */ "v[112:143]\0"
  /* 23120 */ "a[142:143]\0"
  /* 23131 */ "v[142:143]\0"
  /* 23142 */ "a[136:143]\0"
  /* 23153 */ "v[136:143]\0"
  /* 23164 */ "a[128:143]\0"
  /* 23175 */ "v[128:143]\0"
  /* 23186 */ "a[138:143]\0"
  /* 23197 */ "v[138:143]\0"
  /* 23208 */ "a[139:143]\0"
  /* 23219 */ "v[139:143]\0"
  /* 23230 */ "a[240:243]\0"
  /* 23241 */ "v[240:243]\0"
  /* 23252 */ "a[241:243]\0"
  /* 23263 */ "v[241:243]\0"
  /* 23274 */ "a[212:243]\0"
  /* 23285 */ "v[212:243]\0"
  /* 23296 */ "a[242:243]\0"
  /* 23307 */ "v[242:243]\0"
  /* 23318 */ "a[236:243]\0"
  /* 23329 */ "v[236:243]\0"
  /* 23340 */ "a[228:243]\0"
  /* 23351 */ "v[228:243]\0"
  /* 23362 */ "a[238:243]\0"
  /* 23373 */ "v[238:243]\0"
  /* 23384 */ "a[239:243]\0"
  /* 23395 */ "v[239:243]\0"
  /* 23406 */ "a[40:43]\0"
  /* 23415 */ "s[40:43]\0"
  /* 23424 */ "v[40:43]\0"
  /* 23433 */ "a[41:43]\0"
  /* 23442 */ "v[41:43]\0"
  /* 23451 */ "a[12:43]\0"
  /* 23460 */ "s[12:43]\0"
  /* 23469 */ "v[12:43]\0"
  /* 23478 */ "a[42:43]\0"
  /* 23487 */ "s[42:43]\0"
  /* 23496 */ "v[42:43]\0"
  /* 23505 */ "a[36:43]\0"
  /* 23514 */ "s[36:43]\0"
  /* 23523 */ "v[36:43]\0"
  /* 23532 */ "a[28:43]\0"
  /* 23541 */ "s[28:43]\0"
  /* 23550 */ "v[28:43]\0"
  /* 23559 */ "a[38:43]\0"
  /* 23568 */ "v[38:43]\0"
  /* 23577 */ "a[39:43]\0"
  /* 23586 */ "v[39:43]\0"
  /* 23595 */ "a[150:153]\0"
  /* 23606 */ "v[150:153]\0"
  /* 23617 */ "a[151:153]\0"
  /* 23628 */ "v[151:153]\0"
  /* 23639 */ "a[122:153]\0"
  /* 23650 */ "v[122:153]\0"
  /* 23661 */ "a[152:153]\0"
  /* 23672 */ "v[152:153]\0"
  /* 23683 */ "a[146:153]\0"
  /* 23694 */ "v[146:153]\0"
  /* 23705 */ "a[138:153]\0"
  /* 23716 */ "v[138:153]\0"
  /* 23727 */ "a[148:153]\0"
  /* 23738 */ "v[148:153]\0"
  /* 23749 */ "a[149:153]\0"
  /* 23760 */ "v[149:153]\0"
  /* 23771 */ "a[250:253]\0"
  /* 23782 */ "v[250:253]\0"
  /* 23793 */ "a[251:253]\0"
  /* 23804 */ "v[251:253]\0"
  /* 23815 */ "a[222:253]\0"
  /* 23826 */ "v[222:253]\0"
  /* 23837 */ "a[252:253]\0"
  /* 23848 */ "v[252:253]\0"
  /* 23859 */ "a[246:253]\0"
  /* 23870 */ "v[246:253]\0"
  /* 23881 */ "a[238:253]\0"
  /* 23892 */ "v[238:253]\0"
  /* 23903 */ "a[248:253]\0"
  /* 23914 */ "v[248:253]\0"
  /* 23925 */ "a[249:253]\0"
  /* 23936 */ "v[249:253]\0"
  /* 23947 */ "a[50:53]\0"
  /* 23956 */ "v[50:53]\0"
  /* 23965 */ "a[51:53]\0"
  /* 23974 */ "s[51:53]\0"
  /* 23983 */ "v[51:53]\0"
  /* 23992 */ "a[22:53]\0"
  /* 24001 */ "v[22:53]\0"
  /* 24010 */ "a[52:53]\0"
  /* 24019 */ "s[52:53]\0"
  /* 24028 */ "v[52:53]\0"
  /* 24037 */ "a[46:53]\0"
  /* 24046 */ "v[46:53]\0"
  /* 24055 */ "a[38:53]\0"
  /* 24064 */ "v[38:53]\0"
  /* 24073 */ "a[48:53]\0"
  /* 24082 */ "s[48:53]\0"
  /* 24091 */ "v[48:53]\0"
  /* 24100 */ "a[49:53]\0"
  /* 24109 */ "v[49:53]\0"
  /* 24118 */ "a[160:163]\0"
  /* 24129 */ "v[160:163]\0"
  /* 24140 */ "a[161:163]\0"
  /* 24151 */ "v[161:163]\0"
  /* 24162 */ "a[132:163]\0"
  /* 24173 */ "v[132:163]\0"
  /* 24184 */ "a[162:163]\0"
  /* 24195 */ "v[162:163]\0"
  /* 24206 */ "a[156:163]\0"
  /* 24217 */ "v[156:163]\0"
  /* 24228 */ "a[148:163]\0"
  /* 24239 */ "v[148:163]\0"
  /* 24250 */ "a[158:163]\0"
  /* 24261 */ "v[158:163]\0"
  /* 24272 */ "a[159:163]\0"
  /* 24283 */ "v[159:163]\0"
  /* 24294 */ "a[60:63]\0"
  /* 24303 */ "s[60:63]\0"
  /* 24312 */ "v[60:63]\0"
  /* 24321 */ "a[61:63]\0"
  /* 24330 */ "v[61:63]\0"
  /* 24339 */ "a[32:63]\0"
  /* 24348 */ "s[32:63]\0"
  /* 24357 */ "v[32:63]\0"
  /* 24366 */ "a[62:63]\0"
  /* 24375 */ "s[62:63]\0"
  /* 24384 */ "v[62:63]\0"
  /* 24393 */ "a[56:63]\0"
  /* 24402 */ "s[56:63]\0"
  /* 24411 */ "v[56:63]\0"
  /* 24420 */ "a[48:63]\0"
  /* 24429 */ "s[48:63]\0"
  /* 24438 */ "v[48:63]\0"
  /* 24447 */ "a[58:63]\0"
  /* 24456 */ "v[58:63]\0"
  /* 24465 */ "a[59:63]\0"
  /* 24474 */ "v[59:63]\0"
  /* 24483 */ "a[170:173]\0"
  /* 24494 */ "v[170:173]\0"
  /* 24505 */ "a[171:173]\0"
  /* 24516 */ "v[171:173]\0"
  /* 24527 */ "a[142:173]\0"
  /* 24538 */ "v[142:173]\0"
  /* 24549 */ "a[172:173]\0"
  /* 24560 */ "v[172:173]\0"
  /* 24571 */ "a[166:173]\0"
  /* 24582 */ "v[166:173]\0"
  /* 24593 */ "a[158:173]\0"
  /* 24604 */ "v[158:173]\0"
  /* 24615 */ "a[168:173]\0"
  /* 24626 */ "v[168:173]\0"
  /* 24637 */ "a[169:173]\0"
  /* 24648 */ "v[169:173]\0"
  /* 24659 */ "a[70:73]\0"
  /* 24668 */ "v[70:73]\0"
  /* 24677 */ "a[71:73]\0"
  /* 24686 */ "v[71:73]\0"
  /* 24695 */ "a[42:73]\0"
  /* 24704 */ "v[42:73]\0"
  /* 24713 */ "a[72:73]\0"
  /* 24722 */ "s[72:73]\0"
  /* 24731 */ "v[72:73]\0"
  /* 24740 */ "a[66:73]\0"
  /* 24749 */ "v[66:73]\0"
  /* 24758 */ "a[58:73]\0"
  /* 24767 */ "v[58:73]\0"
  /* 24776 */ "a[68:73]\0"
  /* 24785 */ "s[68:73]\0"
  /* 24794 */ "v[68:73]\0"
  /* 24803 */ "a[69:73]\0"
  /* 24812 */ "v[69:73]\0"
  /* 24821 */ "a[180:183]\0"
  /* 24832 */ "v[180:183]\0"
  /* 24843 */ "a[181:183]\0"
  /* 24854 */ "v[181:183]\0"
  /* 24865 */ "a[152:183]\0"
  /* 24876 */ "v[152:183]\0"
  /* 24887 */ "a[182:183]\0"
  /* 24898 */ "v[182:183]\0"
  /* 24909 */ "a[176:183]\0"
  /* 24920 */ "v[176:183]\0"
  /* 24931 */ "a[168:183]\0"
  /* 24942 */ "v[168:183]\0"
  /* 24953 */ "a[178:183]\0"
  /* 24964 */ "v[178:183]\0"
  /* 24975 */ "a[179:183]\0"
  /* 24986 */ "v[179:183]\0"
  /* 24997 */ "a[80:83]\0"
  /* 25006 */ "s[80:83]\0"
  /* 25015 */ "v[80:83]\0"
  /* 25024 */ "a[81:83]\0"
  /* 25033 */ "s[81:83]\0"
  /* 25042 */ "v[81:83]\0"
  /* 25051 */ "a[52:83]\0"
  /* 25060 */ "s[52:83]\0"
  /* 25069 */ "v[52:83]\0"
  /* 25078 */ "a[82:83]\0"
  /* 25087 */ "s[82:83]\0"
  /* 25096 */ "v[82:83]\0"
  /* 25105 */ "a[76:83]\0"
  /* 25114 */ "s[76:83]\0"
  /* 25123 */ "v[76:83]\0"
  /* 25132 */ "a[68:83]\0"
  /* 25141 */ "s[68:83]\0"
  /* 25150 */ "v[68:83]\0"
  /* 25159 */ "a[78:83]\0"
  /* 25168 */ "v[78:83]\0"
  /* 25177 */ "a[79:83]\0"
  /* 25186 */ "v[79:83]\0"
  /* 25195 */ "a[190:193]\0"
  /* 25206 */ "v[190:193]\0"
  /* 25217 */ "a[191:193]\0"
  /* 25228 */ "v[191:193]\0"
  /* 25239 */ "a[162:193]\0"
  /* 25250 */ "v[162:193]\0"
  /* 25261 */ "a[192:193]\0"
  /* 25272 */ "v[192:193]\0"
  /* 25283 */ "a[186:193]\0"
  /* 25294 */ "v[186:193]\0"
  /* 25305 */ "a[178:193]\0"
  /* 25316 */ "v[178:193]\0"
  /* 25327 */ "a[188:193]\0"
  /* 25338 */ "v[188:193]\0"
  /* 25349 */ "a[189:193]\0"
  /* 25360 */ "v[189:193]\0"
  /* 25371 */ "a[90:93]\0"
  /* 25380 */ "v[90:93]\0"
  /* 25389 */ "a[91:93]\0"
  /* 25398 */ "v[91:93]\0"
  /* 25407 */ "a[62:93]\0"
  /* 25416 */ "v[62:93]\0"
  /* 25425 */ "a[92:93]\0"
  /* 25434 */ "s[92:93]\0"
  /* 25443 */ "v[92:93]\0"
  /* 25452 */ "a[86:93]\0"
  /* 25461 */ "v[86:93]\0"
  /* 25470 */ "a[78:93]\0"
  /* 25479 */ "v[78:93]\0"
  /* 25488 */ "a[88:93]\0"
  /* 25497 */ "s[88:93]\0"
  /* 25506 */ "v[88:93]\0"
  /* 25515 */ "a[89:93]\0"
  /* 25524 */ "v[89:93]\0"
  /* 25533 */ "a[0:3]\0"
  /* 25540 */ "ttmp[0:3]\0"
  /* 25550 */ "s[0:3]\0"
  /* 25557 */ "v[0:3]\0"
  /* 25564 */ "a[1:3]\0"
  /* 25571 */ "v[1:3]\0"
  /* 25578 */ "a[2:3]\0"
  /* 25585 */ "ttmp[2:3]\0"
  /* 25595 */ "s[2:3]\0"
  /* 25602 */ "v[2:3]\0"
  /* 25609 */ "a[100:104]\0"
  /* 25620 */ "s[100:104]\0"
  /* 25631 */ "v[100:104]\0"
  /* 25642 */ "a[101:104]\0"
  /* 25653 */ "v[101:104]\0"
  /* 25664 */ "a[102:104]\0"
  /* 25675 */ "s[102:104]\0"
  /* 25686 */ "v[102:104]\0"
  /* 25697 */ "a[103:104]\0"
  /* 25708 */ "v[103:104]\0"
  /* 25719 */ "a[73:104]\0"
  /* 25729 */ "v[73:104]\0"
  /* 25739 */ "a[97:104]\0"
  /* 25749 */ "v[97:104]\0"
  /* 25759 */ "a[89:104]\0"
  /* 25769 */ "v[89:104]\0"
  /* 25779 */ "a[99:104]\0"
  /* 25789 */ "v[99:104]\0"
  /* 25799 */ "a[200:204]\0"
  /* 25810 */ "v[200:204]\0"
  /* 25821 */ "a[201:204]\0"
  /* 25832 */ "v[201:204]\0"
  /* 25843 */ "a[202:204]\0"
  /* 25854 */ "v[202:204]\0"
  /* 25865 */ "a[203:204]\0"
  /* 25876 */ "v[203:204]\0"
  /* 25887 */ "a[173:204]\0"
  /* 25898 */ "v[173:204]\0"
  /* 25909 */ "a[197:204]\0"
  /* 25920 */ "v[197:204]\0"
  /* 25931 */ "a[189:204]\0"
  /* 25942 */ "v[189:204]\0"
  /* 25953 */ "a[199:204]\0"
  /* 25964 */ "v[199:204]\0"
  /* 25975 */ "a[110:114]\0"
  /* 25986 */ "v[110:114]\0"
  /* 25997 */ "a[111:114]\0"
  /* 26008 */ "v[111:114]\0"
  /* 26019 */ "a[112:114]\0"
  /* 26030 */ "v[112:114]\0"
  /* 26041 */ "a[113:114]\0"
  /* 26052 */ "v[113:114]\0"
  /* 26063 */ "a[83:114]\0"
  /* 26073 */ "v[83:114]\0"
  /* 26083 */ "a[107:114]\0"
  /* 26094 */ "v[107:114]\0"
  /* 26105 */ "a[109:114]\0"
  /* 26116 */ "v[109:114]\0"
  /* 26127 */ "a[99:114]\0"
  /* 26137 */ "v[99:114]\0"
  /* 26147 */ "a[210:214]\0"
  /* 26158 */ "v[210:214]\0"
  /* 26169 */ "a[211:214]\0"
  /* 26180 */ "v[211:214]\0"
  /* 26191 */ "a[212:214]\0"
  /* 26202 */ "v[212:214]\0"
  /* 26213 */ "a[213:214]\0"
  /* 26224 */ "v[213:214]\0"
  /* 26235 */ "a[183:214]\0"
  /* 26246 */ "v[183:214]\0"
  /* 26257 */ "a[207:214]\0"
  /* 26268 */ "v[207:214]\0"
  /* 26279 */ "a[209:214]\0"
  /* 26290 */ "v[209:214]\0"
  /* 26301 */ "a[199:214]\0"
  /* 26312 */ "v[199:214]\0"
  /* 26323 */ "a[10:14]\0"
  /* 26332 */ "v[10:14]\0"
  /* 26341 */ "a[11:14]\0"
  /* 26350 */ "v[11:14]\0"
  /* 26359 */ "a[12:14]\0"
  /* 26368 */ "s[12:14]\0"
  /* 26377 */ "v[12:14]\0"
  /* 26386 */ "a[13:14]\0"
  /* 26395 */ "v[13:14]\0"
  /* 26404 */ "a[7:14]\0"
  /* 26412 */ "v[7:14]\0"
  /* 26420 */ "a[9:14]\0"
  /* 26428 */ "v[9:14]\0"
  /* 26436 */ "a[120:124]\0"
  /* 26447 */ "v[120:124]\0"
  /* 26458 */ "a[121:124]\0"
  /* 26469 */ "v[121:124]\0"
  /* 26480 */ "a[122:124]\0"
  /* 26491 */ "v[122:124]\0"
  /* 26502 */ "a[123:124]\0"
  /* 26513 */ "v[123:124]\0"
  /* 26524 */ "a[93:124]\0"
  /* 26534 */ "v[93:124]\0"
  /* 26544 */ "a[117:124]\0"
  /* 26555 */ "v[117:124]\0"
  /* 26566 */ "a[109:124]\0"
  /* 26577 */ "v[109:124]\0"
  /* 26588 */ "a[119:124]\0"
  /* 26599 */ "v[119:124]\0"
  /* 26610 */ "a[220:224]\0"
  /* 26621 */ "v[220:224]\0"
  /* 26632 */ "a[221:224]\0"
  /* 26643 */ "v[221:224]\0"
  /* 26654 */ "a[222:224]\0"
  /* 26665 */ "v[222:224]\0"
  /* 26676 */ "a[223:224]\0"
  /* 26687 */ "v[223:224]\0"
  /* 26698 */ "a[193:224]\0"
  /* 26709 */ "v[193:224]\0"
  /* 26720 */ "a[217:224]\0"
  /* 26731 */ "v[217:224]\0"
  /* 26742 */ "a[209:224]\0"
  /* 26753 */ "v[209:224]\0"
  /* 26764 */ "a[219:224]\0"
  /* 26775 */ "v[219:224]\0"
  /* 26786 */ "a[20:24]\0"
  /* 26795 */ "s[20:24]\0"
  /* 26804 */ "v[20:24]\0"
  /* 26813 */ "a[21:24]\0"
  /* 26822 */ "v[21:24]\0"
  /* 26831 */ "a[22:24]\0"
  /* 26840 */ "v[22:24]\0"
  /* 26849 */ "a[23:24]\0"
  /* 26858 */ "v[23:24]\0"
  /* 26867 */ "a[17:24]\0"
  /* 26876 */ "v[17:24]\0"
  /* 26885 */ "a[19:24]\0"
  /* 26894 */ "v[19:24]\0"
  /* 26903 */ "a[9:24]\0"
  /* 26911 */ "v[9:24]\0"
  /* 26919 */ "a[130:134]\0"
  /* 26930 */ "v[130:134]\0"
  /* 26941 */ "a[131:134]\0"
  /* 26952 */ "v[131:134]\0"
  /* 26963 */ "a[132:134]\0"
  /* 26974 */ "v[132:134]\0"
  /* 26985 */ "a[103:134]\0"
  /* 26996 */ "v[103:134]\0"
  /* 27007 */ "a[133:134]\0"
  /* 27018 */ "v[133:134]\0"
  /* 27029 */ "a[127:134]\0"
  /* 27040 */ "v[127:134]\0"
  /* 27051 */ "a[119:134]\0"
  /* 27062 */ "v[119:134]\0"
  /* 27073 */ "a[129:134]\0"
  /* 27084 */ "v[129:134]\0"
  /* 27095 */ "a[230:234]\0"
  /* 27106 */ "v[230:234]\0"
  /* 27117 */ "a[231:234]\0"
  /* 27128 */ "v[231:234]\0"
  /* 27139 */ "a[232:234]\0"
  /* 27150 */ "v[232:234]\0"
  /* 27161 */ "a[203:234]\0"
  /* 27172 */ "v[203:234]\0"
  /* 27183 */ "a[233:234]\0"
  /* 27194 */ "v[233:234]\0"
  /* 27205 */ "a[227:234]\0"
  /* 27216 */ "v[227:234]\0"
  /* 27227 */ "a[219:234]\0"
  /* 27238 */ "v[219:234]\0"
  /* 27249 */ "a[229:234]\0"
  /* 27260 */ "v[229:234]\0"
  /* 27271 */ "a[30:34]\0"
  /* 27280 */ "v[30:34]\0"
  /* 27289 */ "a[31:34]\0"
  /* 27298 */ "v[31:34]\0"
  /* 27307 */ "a[32:34]\0"
  /* 27316 */ "v[32:34]\0"
  /* 27325 */ "a[33:34]\0"
  /* 27334 */ "v[33:34]\0"
  /* 27343 */ "a[3:34]\0"
  /* 27351 */ "v[3:34]\0"
  /* 27359 */ "a[27:34]\0"
  /* 27368 */ "v[27:34]\0"
  /* 27377 */ "a[19:34]\0"
  /* 27386 */ "v[19:34]\0"
  /* 27395 */ "a[29:34]\0"
  /* 27404 */ "v[29:34]\0"
  /* 27413 */ "a[140:144]\0"
  /* 27424 */ "v[140:144]\0"
  /* 27435 */ "a[141:144]\0"
  /* 27446 */ "v[141:144]\0"
  /* 27457 */ "a[142:144]\0"
  /* 27468 */ "v[142:144]\0"
  /* 27479 */ "a[113:144]\0"
  /* 27490 */ "v[113:144]\0"
  /* 27501 */ "a[143:144]\0"
  /* 27512 */ "v[143:144]\0"
  /* 27523 */ "a[137:144]\0"
  /* 27534 */ "v[137:144]\0"
  /* 27545 */ "a[129:144]\0"
  /* 27556 */ "v[129:144]\0"
  /* 27567 */ "a[139:144]\0"
  /* 27578 */ "v[139:144]\0"
  /* 27589 */ "a[240:244]\0"
  /* 27600 */ "v[240:244]\0"
  /* 27611 */ "a[241:244]\0"
  /* 27622 */ "v[241:244]\0"
  /* 27633 */ "a[242:244]\0"
  /* 27644 */ "v[242:244]\0"
  /* 27655 */ "a[213:244]\0"
  /* 27666 */ "v[213:244]\0"
  /* 27677 */ "a[243:244]\0"
  /* 27688 */ "v[243:244]\0"
  /* 27699 */ "a[237:244]\0"
  /* 27710 */ "v[237:244]\0"
  /* 27721 */ "a[229:244]\0"
  /* 27732 */ "v[229:244]\0"
  /* 27743 */ "a[239:244]\0"
  /* 27754 */ "v[239:244]\0"
  /* 27765 */ "a[40:44]\0"
  /* 27774 */ "s[40:44]\0"
  /* 27783 */ "v[40:44]\0"
  /* 27792 */ "a[41:44]\0"
  /* 27801 */ "v[41:44]\0"
  /* 27810 */ "a[42:44]\0"
  /* 27819 */ "s[42:44]\0"
  /* 27828 */ "v[42:44]\0"
  /* 27837 */ "a[13:44]\0"
  /* 27846 */ "v[13:44]\0"
  /* 27855 */ "a[43:44]\0"
  /* 27864 */ "v[43:44]\0"
  /* 27873 */ "a[37:44]\0"
  /* 27882 */ "v[37:44]\0"
  /* 27891 */ "a[29:44]\0"
  /* 27900 */ "v[29:44]\0"
  /* 27909 */ "a[39:44]\0"
  /* 27918 */ "v[39:44]\0"
  /* 27927 */ "a[150:154]\0"
  /* 27938 */ "v[150:154]\0"
  /* 27949 */ "a[151:154]\0"
  /* 27960 */ "v[151:154]\0"
  /* 27971 */ "a[152:154]\0"
  /* 27982 */ "v[152:154]\0"
  /* 27993 */ "a[123:154]\0"
  /* 28004 */ "v[123:154]\0"
  /* 28015 */ "a[153:154]\0"
  /* 28026 */ "v[153:154]\0"
  /* 28037 */ "a[147:154]\0"
  /* 28048 */ "v[147:154]\0"
  /* 28059 */ "a[139:154]\0"
  /* 28070 */ "v[139:154]\0"
  /* 28081 */ "a[149:154]\0"
  /* 28092 */ "v[149:154]\0"
  /* 28103 */ "a[250:254]\0"
  /* 28114 */ "v[250:254]\0"
  /* 28125 */ "a[251:254]\0"
  /* 28136 */ "v[251:254]\0"
  /* 28147 */ "a[252:254]\0"
  /* 28158 */ "v[252:254]\0"
  /* 28169 */ "a[223:254]\0"
  /* 28180 */ "v[223:254]\0"
  /* 28191 */ "a[253:254]\0"
  /* 28202 */ "v[253:254]\0"
  /* 28213 */ "a[247:254]\0"
  /* 28224 */ "v[247:254]\0"
  /* 28235 */ "a[239:254]\0"
  /* 28246 */ "v[239:254]\0"
  /* 28257 */ "a[249:254]\0"
  /* 28268 */ "v[249:254]\0"
  /* 28279 */ "a[50:54]\0"
  /* 28288 */ "v[50:54]\0"
  /* 28297 */ "a[51:54]\0"
  /* 28306 */ "v[51:54]\0"
  /* 28315 */ "a[52:54]\0"
  /* 28324 */ "v[52:54]\0"
  /* 28333 */ "a[23:54]\0"
  /* 28342 */ "v[23:54]\0"
  /* 28351 */ "a[53:54]\0"
  /* 28360 */ "v[53:54]\0"
  /* 28369 */ "a[47:54]\0"
  /* 28378 */ "v[47:54]\0"
  /* 28387 */ "a[39:54]\0"
  /* 28396 */ "v[39:54]\0"
  /* 28405 */ "a[49:54]\0"
  /* 28414 */ "v[49:54]\0"
  /* 28423 */ "a[160:164]\0"
  /* 28434 */ "v[160:164]\0"
  /* 28445 */ "a[161:164]\0"
  /* 28456 */ "v[161:164]\0"
  /* 28467 */ "a[162:164]\0"
  /* 28478 */ "v[162:164]\0"
  /* 28489 */ "a[133:164]\0"
  /* 28500 */ "v[133:164]\0"
  /* 28511 */ "a[163:164]\0"
  /* 28522 */ "v[163:164]\0"
  /* 28533 */ "a[157:164]\0"
  /* 28544 */ "v[157:164]\0"
  /* 28555 */ "a[149:164]\0"
  /* 28566 */ "v[149:164]\0"
  /* 28577 */ "a[159:164]\0"
  /* 28588 */ "v[159:164]\0"
  /* 28599 */ "a[60:64]\0"
  /* 28608 */ "s[60:64]\0"
  /* 28617 */ "v[60:64]\0"
  /* 28626 */ "a[61:64]\0"
  /* 28635 */ "v[61:64]\0"
  /* 28644 */ "a[62:64]\0"
  /* 28653 */ "v[62:64]\0"
  /* 28662 */ "a[33:64]\0"
  /* 28671 */ "v[33:64]\0"
  /* 28680 */ "a[63:64]\0"
  /* 28689 */ "v[63:64]\0"
  /* 28698 */ "a[57:64]\0"
  /* 28707 */ "v[57:64]\0"
  /* 28716 */ "a[49:64]\0"
  /* 28725 */ "v[49:64]\0"
  /* 28734 */ "a[59:64]\0"
  /* 28743 */ "v[59:64]\0"
  /* 28752 */ "a[170:174]\0"
  /* 28763 */ "v[170:174]\0"
  /* 28774 */ "a[171:174]\0"
  /* 28785 */ "v[171:174]\0"
  /* 28796 */ "a[172:174]\0"
  /* 28807 */ "v[172:174]\0"
  /* 28818 */ "a[143:174]\0"
  /* 28829 */ "v[143:174]\0"
  /* 28840 */ "a[173:174]\0"
  /* 28851 */ "v[173:174]\0"
  /* 28862 */ "a[167:174]\0"
  /* 28873 */ "v[167:174]\0"
  /* 28884 */ "a[159:174]\0"
  /* 28895 */ "v[159:174]\0"
  /* 28906 */ "a[169:174]\0"
  /* 28917 */ "v[169:174]\0"
  /* 28928 */ "a[70:74]\0"
  /* 28937 */ "v[70:74]\0"
  /* 28946 */ "a[71:74]\0"
  /* 28955 */ "v[71:74]\0"
  /* 28964 */ "a[72:74]\0"
  /* 28973 */ "s[72:74]\0"
  /* 28982 */ "v[72:74]\0"
  /* 28991 */ "a[43:74]\0"
  /* 29000 */ "v[43:74]\0"
  /* 29009 */ "a[73:74]\0"
  /* 29018 */ "v[73:74]\0"
  /* 29027 */ "a[67:74]\0"
  /* 29036 */ "v[67:74]\0"
  /* 29045 */ "a[59:74]\0"
  /* 29054 */ "v[59:74]\0"
  /* 29063 */ "a[69:74]\0"
  /* 29072 */ "v[69:74]\0"
  /* 29081 */ "a[180:184]\0"
  /* 29092 */ "v[180:184]\0"
  /* 29103 */ "a[181:184]\0"
  /* 29114 */ "v[181:184]\0"
  /* 29125 */ "a[182:184]\0"
  /* 29136 */ "v[182:184]\0"
  /* 29147 */ "a[153:184]\0"
  /* 29158 */ "v[153:184]\0"
  /* 29169 */ "a[183:184]\0"
  /* 29180 */ "v[183:184]\0"
  /* 29191 */ "a[177:184]\0"
  /* 29202 */ "v[177:184]\0"
  /* 29213 */ "a[169:184]\0"
  /* 29224 */ "v[169:184]\0"
  /* 29235 */ "a[179:184]\0"
  /* 29246 */ "v[179:184]\0"
  /* 29257 */ "a[80:84]\0"
  /* 29266 */ "s[80:84]\0"
  /* 29275 */ "v[80:84]\0"
  /* 29284 */ "a[81:84]\0"
  /* 29293 */ "v[81:84]\0"
  /* 29302 */ "a[82:84]\0"
  /* 29311 */ "v[82:84]\0"
  /* 29320 */ "a[53:84]\0"
  /* 29329 */ "v[53:84]\0"
  /* 29338 */ "a[83:84]\0"
  /* 29347 */ "v[83:84]\0"
  /* 29356 */ "a[77:84]\0"
  /* 29365 */ "v[77:84]\0"
  /* 29374 */ "a[69:84]\0"
  /* 29383 */ "v[69:84]\0"
  /* 29392 */ "a[79:84]\0"
  /* 29401 */ "v[79:84]\0"
  /* 29410 */ "a[190:194]\0"
  /* 29421 */ "v[190:194]\0"
  /* 29432 */ "a[191:194]\0"
  /* 29443 */ "v[191:194]\0"
  /* 29454 */ "a[192:194]\0"
  /* 29465 */ "v[192:194]\0"
  /* 29476 */ "a[163:194]\0"
  /* 29487 */ "v[163:194]\0"
  /* 29498 */ "a[193:194]\0"
  /* 29509 */ "v[193:194]\0"
  /* 29520 */ "a[187:194]\0"
  /* 29531 */ "v[187:194]\0"
  /* 29542 */ "a[179:194]\0"
  /* 29553 */ "v[179:194]\0"
  /* 29564 */ "a[189:194]\0"
  /* 29575 */ "v[189:194]\0"
  /* 29586 */ "a[90:94]\0"
  /* 29595 */ "v[90:94]\0"
  /* 29604 */ "a[91:94]\0"
  /* 29613 */ "v[91:94]\0"
  /* 29622 */ "a[92:94]\0"
  /* 29631 */ "v[92:94]\0"
  /* 29640 */ "a[63:94]\0"
  /* 29649 */ "v[63:94]\0"
  /* 29658 */ "a[93:94]\0"
  /* 29667 */ "v[93:94]\0"
  /* 29676 */ "a[87:94]\0"
  /* 29685 */ "v[87:94]\0"
  /* 29694 */ "a[79:94]\0"
  /* 29703 */ "v[79:94]\0"
  /* 29712 */ "a[89:94]\0"
  /* 29721 */ "v[89:94]\0"
  /* 29730 */ "a[0:4]\0"
  /* 29737 */ "s[0:4]\0"
  /* 29744 */ "v[0:4]\0"
  /* 29751 */ "a[1:4]\0"
  /* 29758 */ "v[1:4]\0"
  /* 29765 */ "a[2:4]\0"
  /* 29772 */ "v[2:4]\0"
  /* 29779 */ "a[3:4]\0"
  /* 29786 */ "v[3:4]\0"
  /* 29793 */ "a[100:105]\0"
  /* 29804 */ "s[100:105]\0"
  /* 29815 */ "v[100:105]\0"
  /* 29826 */ "a[90:105]\0"
  /* 29836 */ "v[90:105]\0"
  /* 29846 */ "a[101:105]\0"
  /* 29857 */ "v[101:105]\0"
  /* 29868 */ "a[102:105]\0"
  /* 29879 */ "v[102:105]\0"
  /* 29890 */ "a[103:105]\0"
  /* 29901 */ "v[103:105]\0"
  /* 29912 */ "a[104:105]\0"
  /* 29923 */ "s[104:105]\0"
  /* 29934 */ "v[104:105]\0"
  /* 29945 */ "a[74:105]\0"
  /* 29955 */ "v[74:105]\0"
  /* 29965 */ "a[98:105]\0"
  /* 29975 */ "v[98:105]\0"
  /* 29985 */ "a[200:205]\0"
  /* 29996 */ "v[200:205]\0"
  /* 30007 */ "a[190:205]\0"
  /* 30018 */ "v[190:205]\0"
  /* 30029 */ "a[201:205]\0"
  /* 30040 */ "v[201:205]\0"
  /* 30051 */ "a[202:205]\0"
  /* 30062 */ "v[202:205]\0"
  /* 30073 */ "a[203:205]\0"
  /* 30084 */ "v[203:205]\0"
  /* 30095 */ "a[204:205]\0"
  /* 30106 */ "v[204:205]\0"
  /* 30117 */ "a[174:205]\0"
  /* 30128 */ "v[174:205]\0"
  /* 30139 */ "a[198:205]\0"
  /* 30150 */ "v[198:205]\0"
  /* 30161 */ "a[100:115]\0"
  /* 30172 */ "v[100:115]\0"
  /* 30183 */ "a[110:115]\0"
  /* 30194 */ "v[110:115]\0"
  /* 30205 */ "a[111:115]\0"
  /* 30216 */ "v[111:115]\0"
  /* 30227 */ "a[112:115]\0"
  /* 30238 */ "v[112:115]\0"
  /* 30249 */ "a[113:115]\0"
  /* 30260 */ "v[113:115]\0"
  /* 30271 */ "a[114:115]\0"
  /* 30282 */ "v[114:115]\0"
  /* 30293 */ "a[84:115]\0"
  /* 30303 */ "v[84:115]\0"
  /* 30313 */ "a[108:115]\0"
  /* 30324 */ "v[108:115]\0"
  /* 30335 */ "a[200:215]\0"
  /* 30346 */ "v[200:215]\0"
  /* 30357 */ "a[210:215]\0"
  /* 30368 */ "v[210:215]\0"
  /* 30379 */ "a[211:215]\0"
  /* 30390 */ "v[211:215]\0"
  /* 30401 */ "a[212:215]\0"
  /* 30412 */ "v[212:215]\0"
  /* 30423 */ "a[213:215]\0"
  /* 30434 */ "v[213:215]\0"
  /* 30445 */ "a[214:215]\0"
  /* 30456 */ "v[214:215]\0"
  /* 30467 */ "a[184:215]\0"
  /* 30478 */ "v[184:215]\0"
  /* 30489 */ "a[208:215]\0"
  /* 30500 */ "v[208:215]\0"
  /* 30511 */ "a[10:15]\0"
  /* 30520 */ "v[10:15]\0"
  /* 30529 */ "a[0:15]\0"
  /* 30537 */ "ttmp[0:15]\0"
  /* 30548 */ "s[0:15]\0"
  /* 30556 */ "v[0:15]\0"
  /* 30564 */ "a[11:15]\0"
  /* 30573 */ "v[11:15]\0"
  /* 30582 */ "a[12:15]\0"
  /* 30591 */ "ttmp[12:15]\0"
  /* 30603 */ "s[12:15]\0"
  /* 30612 */ "v[12:15]\0"
  /* 30621 */ "a[13:15]\0"
  /* 30630 */ "v[13:15]\0"
  /* 30639 */ "a[14:15]\0"
  /* 30648 */ "ttmp[14:15]\0"
  /* 30660 */ "s[14:15]\0"
  /* 30669 */ "v[14:15]\0"
  /* 30678 */ "a[8:15]\0"
  /* 30686 */ "ttmp[8:15]\0"
  /* 30697 */ "s[8:15]\0"
  /* 30705 */ "v[8:15]\0"
  /* 30713 */ "a[110:125]\0"
  /* 30724 */ "v[110:125]\0"
  /* 30735 */ "a[120:125]\0"
  /* 30746 */ "v[120:125]\0"
  /* 30757 */ "a[121:125]\0"
  /* 30768 */ "v[121:125]\0"
  /* 30779 */ "a[122:125]\0"
  /* 30790 */ "v[122:125]\0"
  /* 30801 */ "a[123:125]\0"
  /* 30812 */ "v[123:125]\0"
  /* 30823 */ "a[124:125]\0"
  /* 30834 */ "v[124:125]\0"
  /* 30845 */ "a[94:125]\0"
  /* 30855 */ "v[94:125]\0"
  /* 30865 */ "a[118:125]\0"
  /* 30876 */ "v[118:125]\0"
  /* 30887 */ "a[210:225]\0"
  /* 30898 */ "v[210:225]\0"
  /* 30909 */ "a[220:225]\0"
  /* 30920 */ "v[220:225]\0"
  /* 30931 */ "a[221:225]\0"
  /* 30942 */ "v[221:225]\0"
  /* 30953 */ "a[222:225]\0"
  /* 30964 */ "v[222:225]\0"
  /* 30975 */ "a[223:225]\0"
  /* 30986 */ "v[223:225]\0"
  /* 30997 */ "a[224:225]\0"
  /* 31008 */ "v[224:225]\0"
  /* 31019 */ "a[194:225]\0"
  /* 31030 */ "v[194:225]\0"
  /* 31041 */ "a[218:225]\0"
  /* 31052 */ "v[218:225]\0"
  /* 31063 */ "a[10:25]\0"
  /* 31072 */ "v[10:25]\0"
  /* 31081 */ "a[20:25]\0"
  /* 31090 */ "s[20:25]\0"
  /* 31099 */ "v[20:25]\0"
  /* 31108 */ "a[21:25]\0"
  /* 31117 */ "v[21:25]\0"
  /* 31126 */ "a[22:25]\0"
  /* 31135 */ "v[22:25]\0"
  /* 31144 */ "a[23:25]\0"
  /* 31153 */ "v[23:25]\0"
  /* 31162 */ "a[24:25]\0"
  /* 31171 */ "s[24:25]\0"
  /* 31180 */ "v[24:25]\0"
  /* 31189 */ "a[18:25]\0"
  /* 31198 */ "v[18:25]\0"
  /* 31207 */ "a[120:135]\0"
  /* 31218 */ "v[120:135]\0"
  /* 31229 */ "a[130:135]\0"
  /* 31240 */ "v[130:135]\0"
  /* 31251 */ "a[131:135]\0"
  /* 31262 */ "v[131:135]\0"
  /* 31273 */ "a[132:135]\0"
  /* 31284 */ "v[132:135]\0"
  /* 31295 */ "a[133:135]\0"
  /* 31306 */ "v[133:135]\0"
  /* 31317 */ "a[104:135]\0"
  /* 31328 */ "v[104:135]\0"
  /* 31339 */ "a[134:135]\0"
  /* 31350 */ "v[134:135]\0"
  /* 31361 */ "a[128:135]\0"
  /* 31372 */ "v[128:135]\0"
  /* 31383 */ "a[220:235]\0"
  /* 31394 */ "v[220:235]\0"
  /* 31405 */ "a[230:235]\0"
  /* 31416 */ "v[230:235]\0"
  /* 31427 */ "a[231:235]\0"
  /* 31438 */ "v[231:235]\0"
  /* 31449 */ "a[232:235]\0"
  /* 31460 */ "v[232:235]\0"
  /* 31471 */ "a[233:235]\0"
  /* 31482 */ "v[233:235]\0"
  /* 31493 */ "a[204:235]\0"
  /* 31504 */ "v[204:235]\0"
  /* 31515 */ "a[234:235]\0"
  /* 31526 */ "v[234:235]\0"
  /* 31537 */ "a[228:235]\0"
  /* 31548 */ "v[228:235]\0"
  /* 31559 */ "a[20:35]\0"
  /* 31568 */ "s[20:35]\0"
  /* 31577 */ "v[20:35]\0"
  /* 31586 */ "a[30:35]\0"
  /* 31595 */ "v[30:35]\0"
  /* 31604 */ "a[31:35]\0"
  /* 31613 */ "v[31:35]\0"
  /* 31622 */ "a[32:35]\0"
  /* 31631 */ "s[32:35]\0"
  /* 31640 */ "v[32:35]\0"
  /* 31649 */ "a[33:35]\0"
  /* 31658 */ "s[33:35]\0"
  /* 31667 */ "v[33:35]\0"
  /* 31676 */ "a[34:35]\0"
  /* 31685 */ "s[34:35]\0"
  /* 31694 */ "v[34:35]\0"
  /* 31703 */ "a[4:35]\0"
  /* 31711 */ "s[4:35]\0"
  /* 31719 */ "v[4:35]\0"
  /* 31727 */ "a[28:35]\0"
  /* 31736 */ "s[28:35]\0"
  /* 31745 */ "v[28:35]\0"
  /* 31754 */ "a[130:145]\0"
  /* 31765 */ "v[130:145]\0"
  /* 31776 */ "a[140:145]\0"
  /* 31787 */ "v[140:145]\0"
  /* 31798 */ "a[141:145]\0"
  /* 31809 */ "v[141:145]\0"
  /* 31820 */ "a[142:145]\0"
  /* 31831 */ "v[142:145]\0"
  /* 31842 */ "a[143:145]\0"
  /* 31853 */ "v[143:145]\0"
  /* 31864 */ "a[114:145]\0"
  /* 31875 */ "v[114:145]\0"
  /* 31886 */ "a[144:145]\0"
  /* 31897 */ "v[144:145]\0"
  /* 31908 */ "a[138:145]\0"
  /* 31919 */ "v[138:145]\0"
  /* 31930 */ "a[230:245]\0"
  /* 31941 */ "v[230:245]\0"
  /* 31952 */ "a[240:245]\0"
  /* 31963 */ "v[240:245]\0"
  /* 31974 */ "a[241:245]\0"
  /* 31985 */ "v[241:245]\0"
  /* 31996 */ "a[242:245]\0"
  /* 32007 */ "v[242:245]\0"
  /* 32018 */ "a[243:245]\0"
  /* 32029 */ "v[243:245]\0"
  /* 32040 */ "a[214:245]\0"
  /* 32051 */ "v[214:245]\0"
  /* 32062 */ "a[244:245]\0"
  /* 32073 */ "v[244:245]\0"
  /* 32084 */ "a[238:245]\0"
  /* 32095 */ "v[238:245]\0"
  /* 32106 */ "a[30:45]\0"
  /* 32115 */ "v[30:45]\0"
  /* 32124 */ "a[40:45]\0"
  /* 32133 */ "s[40:45]\0"
  /* 32142 */ "v[40:45]\0"
  /* 32151 */ "a[41:45]\0"
  /* 32160 */ "v[41:45]\0"
  /* 32169 */ "a[42:45]\0"
  /* 32178 */ "v[42:45]\0"
  /* 32187 */ "a[43:45]\0"
  /* 32196 */ "v[43:45]\0"
  /* 32205 */ "a[14:45]\0"
  /* 32214 */ "v[14:45]\0"
  /* 32223 */ "a[44:45]\0"
  /* 32232 */ "s[44:45]\0"
  /* 32241 */ "v[44:45]\0"
  /* 32250 */ "a[38:45]\0"
  /* 32259 */ "v[38:45]\0"
  /* 32268 */ "a[140:155]\0"
  /* 32279 */ "v[140:155]\0"
  /* 32290 */ "a[150:155]\0"
  /* 32301 */ "v[150:155]\0"
  /* 32312 */ "a[151:155]\0"
  /* 32323 */ "v[151:155]\0"
  /* 32334 */ "a[152:155]\0"
  /* 32345 */ "v[152:155]\0"
  /* 32356 */ "a[153:155]\0"
  /* 32367 */ "v[153:155]\0"
  /* 32378 */ "a[124:155]\0"
  /* 32389 */ "v[124:155]\0"
  /* 32400 */ "a[154:155]\0"
  /* 32411 */ "v[154:155]\0"
  /* 32422 */ "a[148:155]\0"
  /* 32433 */ "v[148:155]\0"
  /* 32444 */ "a[240:255]\0"
  /* 32455 */ "v[240:255]\0"
  /* 32466 */ "a[250:255]\0"
  /* 32477 */ "v[250:255]\0"
  /* 32488 */ "a[251:255]\0"
  /* 32499 */ "v[251:255]\0"
  /* 32510 */ "a[252:255]\0"
  /* 32521 */ "v[252:255]\0"
  /* 32532 */ "a[253:255]\0"
  /* 32543 */ "v[253:255]\0"
  /* 32554 */ "a[224:255]\0"
  /* 32565 */ "v[224:255]\0"
  /* 32576 */ "a[254:255]\0"
  /* 32587 */ "v[254:255]\0"
  /* 32598 */ "a[248:255]\0"
  /* 32609 */ "v[248:255]\0"
  /* 32620 */ "a[40:55]\0"
  /* 32629 */ "s[40:55]\0"
  /* 32638 */ "v[40:55]\0"
  /* 32647 */ "a[50:55]\0"
  /* 32656 */ "v[50:55]\0"
  /* 32665 */ "a[51:55]\0"
  /* 32674 */ "v[51:55]\0"
  /* 32683 */ "a[52:55]\0"
  /* 32692 */ "s[52:55]\0"
  /* 32701 */ "v[52:55]\0"
  /* 32710 */ "a[53:55]\0"
  /* 32719 */ "v[53:55]\0"
  /* 32728 */ "a[24:55]\0"
  /* 32737 */ "s[24:55]\0"
  /* 32746 */ "v[24:55]\0"
  /* 32755 */ "a[54:55]\0"
  /* 32764 */ "s[54:55]\0"
  /* 32773 */ "v[54:55]\0"
  /* 32782 */ "a[48:55]\0"
  /* 32791 */ "s[48:55]\0"
  /* 32800 */ "v[48:55]\0"
  /* 32809 */ "a[150:165]\0"
  /* 32820 */ "v[150:165]\0"
  /* 32831 */ "a[160:165]\0"
  /* 32842 */ "v[160:165]\0"
  /* 32853 */ "a[161:165]\0"
  /* 32864 */ "v[161:165]\0"
  /* 32875 */ "a[162:165]\0"
  /* 32886 */ "v[162:165]\0"
  /* 32897 */ "a[163:165]\0"
  /* 32908 */ "v[163:165]\0"
  /* 32919 */ "a[134:165]\0"
  /* 32930 */ "v[134:165]\0"
  /* 32941 */ "a[164:165]\0"
  /* 32952 */ "v[164:165]\0"
  /* 32963 */ "a[158:165]\0"
  /* 32974 */ "v[158:165]\0"
  /* 32985 */ "a[50:65]\0"
  /* 32994 */ "v[50:65]\0"
  /* 33003 */ "a[60:65]\0"
  /* 33012 */ "s[60:65]\0"
  /* 33021 */ "v[60:65]\0"
  /* 33030 */ "a[61:65]\0"
  /* 33039 */ "v[61:65]\0"
  /* 33048 */ "a[62:65]\0"
  /* 33057 */ "v[62:65]\0"
  /* 33066 */ "a[63:65]\0"
  /* 33075 */ "s[63:65]\0"
  /* 33084 */ "v[63:65]\0"
  /* 33093 */ "a[34:65]\0"
  /* 33102 */ "v[34:65]\0"
  /* 33111 */ "a[64:65]\0"
  /* 33120 */ "s[64:65]\0"
  /* 33129 */ "v[64:65]\0"
  /* 33138 */ "a[58:65]\0"
  /* 33147 */ "v[58:65]\0"
  /* 33156 */ "a[160:175]\0"
  /* 33167 */ "v[160:175]\0"
  /* 33178 */ "a[170:175]\0"
  /* 33189 */ "v[170:175]\0"
  /* 33200 */ "a[171:175]\0"
  /* 33211 */ "v[171:175]\0"
  /* 33222 */ "a[172:175]\0"
  /* 33233 */ "v[172:175]\0"
  /* 33244 */ "a[173:175]\0"
  /* 33255 */ "v[173:175]\0"
  /* 33266 */ "a[144:175]\0"
  /* 33277 */ "v[144:175]\0"
  /* 33288 */ "a[174:175]\0"
  /* 33299 */ "v[174:175]\0"
  /* 33310 */ "a[168:175]\0"
  /* 33321 */ "v[168:175]\0"
  /* 33332 */ "a[60:75]\0"
  /* 33341 */ "s[60:75]\0"
  /* 33350 */ "v[60:75]\0"
  /* 33359 */ "a[70:75]\0"
  /* 33368 */ "v[70:75]\0"
  /* 33377 */ "a[71:75]\0"
  /* 33386 */ "v[71:75]\0"
  /* 33395 */ "a[72:75]\0"
  /* 33404 */ "s[72:75]\0"
  /* 33413 */ "v[72:75]\0"
  /* 33422 */ "a[73:75]\0"
  /* 33431 */ "v[73:75]\0"
  /* 33440 */ "a[44:75]\0"
  /* 33449 */ "s[44:75]\0"
  /* 33458 */ "v[44:75]\0"
  /* 33467 */ "a[74:75]\0"
  /* 33476 */ "s[74:75]\0"
  /* 33485 */ "v[74:75]\0"
  /* 33494 */ "a[68:75]\0"
  /* 33503 */ "s[68:75]\0"
  /* 33512 */ "v[68:75]\0"
  /* 33521 */ "a[170:185]\0"
  /* 33532 */ "v[170:185]\0"
  /* 33543 */ "a[180:185]\0"
  /* 33554 */ "v[180:185]\0"
  /* 33565 */ "a[181:185]\0"
  /* 33576 */ "v[181:185]\0"
  /* 33587 */ "a[182:185]\0"
  /* 33598 */ "v[182:185]\0"
  /* 33609 */ "a[183:185]\0"
  /* 33620 */ "v[183:185]\0"
  /* 33631 */ "a[154:185]\0"
  /* 33642 */ "v[154:185]\0"
  /* 33653 */ "a[184:185]\0"
  /* 33664 */ "v[184:185]\0"
  /* 33675 */ "a[178:185]\0"
  /* 33686 */ "v[178:185]\0"
  /* 33697 */ "a[70:85]\0"
  /* 33706 */ "v[70:85]\0"
  /* 33715 */ "a[80:85]\0"
  /* 33724 */ "s[80:85]\0"
  /* 33733 */ "v[80:85]\0"
  /* 33742 */ "a[81:85]\0"
  /* 33751 */ "v[81:85]\0"
  /* 33760 */ "a[82:85]\0"
  /* 33769 */ "v[82:85]\0"
  /* 33778 */ "a[83:85]\0"
  /* 33787 */ "v[83:85]\0"
  /* 33796 */ "a[54:85]\0"
  /* 33805 */ "v[54:85]\0"
  /* 33814 */ "a[84:85]\0"
  /* 33823 */ "s[84:85]\0"
  /* 33832 */ "v[84:85]\0"
  /* 33841 */ "a[78:85]\0"
  /* 33850 */ "v[78:85]\0"
  /* 33859 */ "a[180:195]\0"
  /* 33870 */ "v[180:195]\0"
  /* 33881 */ "a[190:195]\0"
  /* 33892 */ "v[190:195]\0"
  /* 33903 */ "a[191:195]\0"
  /* 33914 */ "v[191:195]\0"
  /* 33925 */ "a[192:195]\0"
  /* 33936 */ "v[192:195]\0"
  /* 33947 */ "a[193:195]\0"
  /* 33958 */ "v[193:195]\0"
  /* 33969 */ "a[164:195]\0"
  /* 33980 */ "v[164:195]\0"
  /* 33991 */ "a[194:195]\0"
  /* 34002 */ "v[194:195]\0"
  /* 34013 */ "a[188:195]\0"
  /* 34024 */ "v[188:195]\0"
  /* 34035 */ "a[80:95]\0"
  /* 34044 */ "s[80:95]\0"
  /* 34053 */ "v[80:95]\0"
  /* 34062 */ "a[90:95]\0"
  /* 34071 */ "v[90:95]\0"
  /* 34080 */ "a[91:95]\0"
  /* 34089 */ "v[91:95]\0"
  /* 34098 */ "a[92:95]\0"
  /* 34107 */ "s[92:95]\0"
  /* 34116 */ "v[92:95]\0"
  /* 34125 */ "a[93:95]\0"
  /* 34134 */ "s[93:95]\0"
  /* 34143 */ "v[93:95]\0"
  /* 34152 */ "a[64:95]\0"
  /* 34161 */ "s[64:95]\0"
  /* 34170 */ "v[64:95]\0"
  /* 34179 */ "a[94:95]\0"
  /* 34188 */ "s[94:95]\0"
  /* 34197 */ "v[94:95]\0"
  /* 34206 */ "a[88:95]\0"
  /* 34215 */ "s[88:95]\0"
  /* 34224 */ "v[88:95]\0"
  /* 34233 */ "a[0:5]\0"
  /* 34240 */ "s[0:5]\0"
  /* 34247 */ "v[0:5]\0"
  /* 34254 */ "a[1:5]\0"
  /* 34261 */ "v[1:5]\0"
  /* 34268 */ "a[2:5]\0"
  /* 34275 */ "v[2:5]\0"
  /* 34282 */ "a[3:5]\0"
  /* 34289 */ "s[3:5]\0"
  /* 34296 */ "v[3:5]\0"
  /* 34303 */ "a[4:5]\0"
  /* 34310 */ "ttmp[4:5]\0"
  /* 34320 */ "s[4:5]\0"
  /* 34327 */ "v[4:5]\0"
  /* 34334 */ "a[101:106]\0"
  /* 34345 */ "v[101:106]\0"
  /* 34356 */ "a[91:106]\0"
  /* 34366 */ "v[91:106]\0"
  /* 34376 */ "a[102:106]\0"
  /* 34387 */ "v[102:106]\0"
  /* 34398 */ "a[103:106]\0"
  /* 34409 */ "v[103:106]\0"
  /* 34420 */ "a[104:106]\0"
  /* 34431 */ "v[104:106]\0"
  /* 34442 */ "a[105:106]\0"
  /* 34453 */ "v[105:106]\0"
  /* 34464 */ "a[75:106]\0"
  /* 34474 */ "v[75:106]\0"
  /* 34484 */ "a[99:106]\0"
  /* 34494 */ "v[99:106]\0"
  /* 34504 */ "a[201:206]\0"
  /* 34515 */ "v[201:206]\0"
  /* 34526 */ "a[191:206]\0"
  /* 34537 */ "v[191:206]\0"
  /* 34548 */ "a[202:206]\0"
  /* 34559 */ "v[202:206]\0"
  /* 34570 */ "a[203:206]\0"
  /* 34581 */ "v[203:206]\0"
  /* 34592 */ "a[204:206]\0"
  /* 34603 */ "v[204:206]\0"
  /* 34614 */ "a[205:206]\0"
  /* 34625 */ "v[205:206]\0"
  /* 34636 */ "a[175:206]\0"
  /* 34647 */ "v[175:206]\0"
  /* 34658 */ "a[199:206]\0"
  /* 34669 */ "v[199:206]\0"
  /* 34680 */ "a[101:116]\0"
  /* 34691 */ "v[101:116]\0"
  /* 34702 */ "a[111:116]\0"
  /* 34713 */ "v[111:116]\0"
  /* 34724 */ "a[112:116]\0"
  /* 34735 */ "v[112:116]\0"
  /* 34746 */ "a[113:116]\0"
  /* 34757 */ "v[113:116]\0"
  /* 34768 */ "a[114:116]\0"
  /* 34779 */ "v[114:116]\0"
  /* 34790 */ "a[115:116]\0"
  /* 34801 */ "v[115:116]\0"
  /* 34812 */ "a[85:116]\0"
  /* 34822 */ "v[85:116]\0"
  /* 34832 */ "a[109:116]\0"
  /* 34843 */ "v[109:116]\0"
  /* 34854 */ "a[201:216]\0"
  /* 34865 */ "v[201:216]\0"
  /* 34876 */ "a[211:216]\0"
  /* 34887 */ "v[211:216]\0"
  /* 34898 */ "a[212:216]\0"
  /* 34909 */ "v[212:216]\0"
  /* 34920 */ "a[213:216]\0"
  /* 34931 */ "v[213:216]\0"
  /* 34942 */ "a[214:216]\0"
  /* 34953 */ "v[214:216]\0"
  /* 34964 */ "a[215:216]\0"
  /* 34975 */ "v[215:216]\0"
  /* 34986 */ "a[185:216]\0"
  /* 34997 */ "v[185:216]\0"
  /* 35008 */ "a[209:216]\0"
  /* 35019 */ "v[209:216]\0"
  /* 35030 */ "a[11:16]\0"
  /* 35039 */ "v[11:16]\0"
  /* 35048 */ "a[1:16]\0"
  /* 35056 */ "v[1:16]\0"
  /* 35064 */ "a[12:16]\0"
  /* 35073 */ "s[12:16]\0"
  /* 35082 */ "v[12:16]\0"
  /* 35091 */ "a[13:16]\0"
  /* 35100 */ "v[13:16]\0"
  /* 35109 */ "a[14:16]\0"
  /* 35118 */ "v[14:16]\0"
  /* 35127 */ "a[15:16]\0"
  /* 35136 */ "v[15:16]\0"
  /* 35145 */ "a[9:16]\0"
  /* 35153 */ "v[9:16]\0"
  /* 35161 */ "a[111:126]\0"
  /* 35172 */ "v[111:126]\0"
  /* 35183 */ "a[121:126]\0"
  /* 35194 */ "v[121:126]\0"
  /* 35205 */ "a[122:126]\0"
  /* 35216 */ "v[122:126]\0"
  /* 35227 */ "a[123:126]\0"
  /* 35238 */ "v[123:126]\0"
  /* 35249 */ "a[124:126]\0"
  /* 35260 */ "v[124:126]\0"
  /* 35271 */ "a[125:126]\0"
  /* 35282 */ "v[125:126]\0"
  /* 35293 */ "a[95:126]\0"
  /* 35303 */ "v[95:126]\0"
  /* 35313 */ "a[119:126]\0"
  /* 35324 */ "v[119:126]\0"
  /* 35335 */ "a[211:226]\0"
  /* 35346 */ "v[211:226]\0"
  /* 35357 */ "a[221:226]\0"
  /* 35368 */ "v[221:226]\0"
  /* 35379 */ "a[222:226]\0"
  /* 35390 */ "v[222:226]\0"
  /* 35401 */ "a[223:226]\0"
  /* 35412 */ "v[223:226]\0"
  /* 35423 */ "a[224:226]\0"
  /* 35434 */ "v[224:226]\0"
  /* 35445 */ "a[225:226]\0"
  /* 35456 */ "v[225:226]\0"
  /* 35467 */ "a[195:226]\0"
  /* 35478 */ "v[195:226]\0"
  /* 35489 */ "a[219:226]\0"
  /* 35500 */ "v[219:226]\0"
  /* 35511 */ "a[11:26]\0"
  /* 35520 */ "v[11:26]\0"
  /* 35529 */ "a[21:26]\0"
  /* 35538 */ "v[21:26]\0"
  /* 35547 */ "a[22:26]\0"
  /* 35556 */ "v[22:26]\0"
  /* 35565 */ "a[23:26]\0"
  /* 35574 */ "v[23:26]\0"
  /* 35583 */ "a[24:26]\0"
  /* 35592 */ "s[24:26]\0"
  /* 35601 */ "v[24:26]\0"
  /* 35610 */ "a[25:26]\0"
  /* 35619 */ "v[25:26]\0"
  /* 35628 */ "a[19:26]\0"
  /* 35637 */ "v[19:26]\0"
  /* 35646 */ "a[121:136]\0"
  /* 35657 */ "v[121:136]\0"
  /* 35668 */ "a[131:136]\0"
  /* 35679 */ "v[131:136]\0"
  /* 35690 */ "a[132:136]\0"
  /* 35701 */ "v[132:136]\0"
  /* 35712 */ "a[133:136]\0"
  /* 35723 */ "v[133:136]\0"
  /* 35734 */ "a[134:136]\0"
  /* 35745 */ "v[134:136]\0"
  /* 35756 */ "a[105:136]\0"
  /* 35767 */ "v[105:136]\0"
  /* 35778 */ "a[135:136]\0"
  /* 35789 */ "v[135:136]\0"
  /* 35800 */ "a[129:136]\0"
  /* 35811 */ "v[129:136]\0"
  /* 35822 */ "a[221:236]\0"
  /* 35833 */ "v[221:236]\0"
  /* 35844 */ "a[231:236]\0"
  /* 35855 */ "v[231:236]\0"
  /* 35866 */ "a[232:236]\0"
  /* 35877 */ "v[232:236]\0"
  /* 35888 */ "a[233:236]\0"
  /* 35899 */ "v[233:236]\0"
  /* 35910 */ "a[234:236]\0"
  /* 35921 */ "v[234:236]\0"
  /* 35932 */ "a[205:236]\0"
  /* 35943 */ "v[205:236]\0"
  /* 35954 */ "a[235:236]\0"
  /* 35965 */ "v[235:236]\0"
  /* 35976 */ "a[229:236]\0"
  /* 35987 */ "v[229:236]\0"
  /* 35998 */ "a[21:36]\0"
  /* 36007 */ "v[21:36]\0"
  /* 36016 */ "a[31:36]\0"
  /* 36025 */ "v[31:36]\0"
  /* 36034 */ "a[32:36]\0"
  /* 36043 */ "s[32:36]\0"
  /* 36052 */ "v[32:36]\0"
  /* 36061 */ "a[33:36]\0"
  /* 36070 */ "v[33:36]\0"
  /* 36079 */ "a[34:36]\0"
  /* 36088 */ "v[34:36]\0"
  /* 36097 */ "a[35:36]\0"
  /* 36106 */ "v[35:36]\0"
  /* 36115 */ "a[5:36]\0"
  /* 36123 */ "v[5:36]\0"
  /* 36131 */ "a[29:36]\0"
  /* 36140 */ "v[29:36]\0"
  /* 36149 */ "a[131:146]\0"
  /* 36160 */ "v[131:146]\0"
  /* 36171 */ "a[141:146]\0"
  /* 36182 */ "v[141:146]\0"
  /* 36193 */ "a[142:146]\0"
  /* 36204 */ "v[142:146]\0"
  /* 36215 */ "a[143:146]\0"
  /* 36226 */ "v[143:146]\0"
  /* 36237 */ "a[144:146]\0"
  /* 36248 */ "v[144:146]\0"
  /* 36259 */ "a[115:146]\0"
  /* 36270 */ "v[115:146]\0"
  /* 36281 */ "a[145:146]\0"
  /* 36292 */ "v[145:146]\0"
  /* 36303 */ "a[139:146]\0"
  /* 36314 */ "v[139:146]\0"
  /* 36325 */ "a[231:246]\0"
  /* 36336 */ "v[231:246]\0"
  /* 36347 */ "a[241:246]\0"
  /* 36358 */ "v[241:246]\0"
  /* 36369 */ "a[242:246]\0"
  /* 36380 */ "v[242:246]\0"
  /* 36391 */ "a[243:246]\0"
  /* 36402 */ "v[243:246]\0"
  /* 36413 */ "a[244:246]\0"
  /* 36424 */ "v[244:246]\0"
  /* 36435 */ "a[215:246]\0"
  /* 36446 */ "v[215:246]\0"
  /* 36457 */ "a[245:246]\0"
  /* 36468 */ "v[245:246]\0"
  /* 36479 */ "a[239:246]\0"
  /* 36490 */ "v[239:246]\0"
  /* 36501 */ "a[31:46]\0"
  /* 36510 */ "v[31:46]\0"
  /* 36519 */ "a[41:46]\0"
  /* 36528 */ "v[41:46]\0"
  /* 36537 */ "a[42:46]\0"
  /* 36546 */ "v[42:46]\0"
  /* 36555 */ "a[43:46]\0"
  /* 36564 */ "v[43:46]\0"
  /* 36573 */ "a[44:46]\0"
  /* 36582 */ "v[44:46]\0"
  /* 36591 */ "a[15:46]\0"
  /* 36600 */ "v[15:46]\0"
  /* 36609 */ "a[45:46]\0"
  /* 36618 */ "v[45:46]\0"
  /* 36627 */ "a[39:46]\0"
  /* 36636 */ "v[39:46]\0"
  /* 36645 */ "a[141:156]\0"
  /* 36656 */ "v[141:156]\0"
  /* 36667 */ "a[151:156]\0"
  /* 36678 */ "v[151:156]\0"
  /* 36689 */ "a[152:156]\0"
  /* 36700 */ "v[152:156]\0"
  /* 36711 */ "a[153:156]\0"
  /* 36722 */ "v[153:156]\0"
  /* 36733 */ "a[154:156]\0"
  /* 36744 */ "v[154:156]\0"
  /* 36755 */ "a[125:156]\0"
  /* 36766 */ "v[125:156]\0"
  /* 36777 */ "a[155:156]\0"
  /* 36788 */ "v[155:156]\0"
  /* 36799 */ "a[149:156]\0"
  /* 36810 */ "v[149:156]\0"
  /* 36821 */ "a[41:56]\0"
  /* 36830 */ "v[41:56]\0"
  /* 36839 */ "a[51:56]\0"
  /* 36848 */ "v[51:56]\0"
  /* 36857 */ "a[52:56]\0"
  /* 36866 */ "s[52:56]\0"
  /* 36875 */ "v[52:56]\0"
  /* 36884 */ "a[53:56]\0"
  /* 36893 */ "v[53:56]\0"
  /* 36902 */ "a[54:56]\0"
  /* 36911 */ "s[54:56]\0"
  /* 36920 */ "v[54:56]\0"
  /* 36929 */ "a[25:56]\0"
  /* 36938 */ "v[25:56]\0"
  /* 36947 */ "a[55:56]\0"
  /* 36956 */ "v[55:56]\0"
  /* 36965 */ "a[49:56]\0"
  /* 36974 */ "v[49:56]\0"
  /* 36983 */ "a[151:166]\0"
  /* 36994 */ "v[151:166]\0"
  /* 37005 */ "a[161:166]\0"
  /* 37016 */ "v[161:166]\0"
  /* 37027 */ "a[162:166]\0"
  /* 37038 */ "v[162:166]\0"
  /* 37049 */ "a[163:166]\0"
  /* 37060 */ "v[163:166]\0"
  /* 37071 */ "a[164:166]\0"
  /* 37082 */ "v[164:166]\0"
  /* 37093 */ "a[135:166]\0"
  /* 37104 */ "v[135:166]\0"
  /* 37115 */ "a[165:166]\0"
  /* 37126 */ "v[165:166]\0"
  /* 37137 */ "a[159:166]\0"
  /* 37148 */ "v[159:166]\0"
  /* 37159 */ "a[51:66]\0"
  /* 37168 */ "v[51:66]\0"
  /* 37177 */ "a[61:66]\0"
  /* 37186 */ "v[61:66]\0"
  /* 37195 */ "a[62:66]\0"
  /* 37204 */ "v[62:66]\0"
  /* 37213 */ "a[63:66]\0"
  /* 37222 */ "v[63:66]\0"
  /* 37231 */ "a[64:66]\0"
  /* 37240 */ "v[64:66]\0"
  /* 37249 */ "a[35:66]\0"
  /* 37258 */ "v[35:66]\0"
  /* 37267 */ "a[65:66]\0"
  /* 37276 */ "v[65:66]\0"
  /* 37285 */ "a[59:66]\0"
  /* 37294 */ "v[59:66]\0"
  /* 37303 */ "a[161:176]\0"
  /* 37314 */ "v[161:176]\0"
  /* 37325 */ "a[171:176]\0"
  /* 37336 */ "v[171:176]\0"
  /* 37347 */ "a[172:176]\0"
  /* 37358 */ "v[172:176]\0"
  /* 37369 */ "a[173:176]\0"
  /* 37380 */ "v[173:176]\0"
  /* 37391 */ "a[174:176]\0"
  /* 37402 */ "v[174:176]\0"
  /* 37413 */ "a[145:176]\0"
  /* 37424 */ "v[145:176]\0"
  /* 37435 */ "a[175:176]\0"
  /* 37446 */ "v[175:176]\0"
  /* 37457 */ "a[169:176]\0"
  /* 37468 */ "v[169:176]\0"
  /* 37479 */ "a[61:76]\0"
  /* 37488 */ "v[61:76]\0"
  /* 37497 */ "a[71:76]\0"
  /* 37506 */ "v[71:76]\0"
  /* 37515 */ "a[72:76]\0"
  /* 37524 */ "s[72:76]\0"
  /* 37533 */ "v[72:76]\0"
  /* 37542 */ "a[73:76]\0"
  /* 37551 */ "v[73:76]\0"
  /* 37560 */ "a[74:76]\0"
  /* 37569 */ "v[74:76]\0"
  /* 37578 */ "a[45:76]\0"
  /* 37587 */ "v[45:76]\0"
  /* 37596 */ "a[75:76]\0"
  /* 37605 */ "v[75:76]\0"
  /* 37614 */ "a[69:76]\0"
  /* 37623 */ "v[69:76]\0"
  /* 37632 */ "a[171:186]\0"
  /* 37643 */ "v[171:186]\0"
  /* 37654 */ "a[181:186]\0"
  /* 37665 */ "v[181:186]\0"
  /* 37676 */ "a[182:186]\0"
  /* 37687 */ "v[182:186]\0"
  /* 37698 */ "a[183:186]\0"
  /* 37709 */ "v[183:186]\0"
  /* 37720 */ "a[184:186]\0"
  /* 37731 */ "v[184:186]\0"
  /* 37742 */ "a[155:186]\0"
  /* 37753 */ "v[155:186]\0"
  /* 37764 */ "a[185:186]\0"
  /* 37775 */ "v[185:186]\0"
  /* 37786 */ "a[179:186]\0"
  /* 37797 */ "v[179:186]\0"
  /* 37808 */ "a[71:86]\0"
  /* 37817 */ "v[71:86]\0"
  /* 37826 */ "a[81:86]\0"
  /* 37835 */ "v[81:86]\0"
  /* 37844 */ "a[82:86]\0"
  /* 37853 */ "v[82:86]\0"
  /* 37862 */ "a[83:86]\0"
  /* 37871 */ "v[83:86]\0"
  /* 37880 */ "a[84:86]\0"
  /* 37889 */ "s[84:86]\0"
  /* 37898 */ "v[84:86]\0"
  /* 37907 */ "a[55:86]\0"
  /* 37916 */ "v[55:86]\0"
  /* 37925 */ "a[85:86]\0"
  /* 37934 */ "v[85:86]\0"
  /* 37943 */ "a[79:86]\0"
  /* 37952 */ "v[79:86]\0"
  /* 37961 */ "a[181:196]\0"
  /* 37972 */ "v[181:196]\0"
  /* 37983 */ "a[191:196]\0"
  /* 37994 */ "v[191:196]\0"
  /* 38005 */ "a[192:196]\0"
  /* 38016 */ "v[192:196]\0"
  /* 38027 */ "a[193:196]\0"
  /* 38038 */ "v[193:196]\0"
  /* 38049 */ "a[194:196]\0"
  /* 38060 */ "v[194:196]\0"
  /* 38071 */ "a[165:196]\0"
  /* 38082 */ "v[165:196]\0"
  /* 38093 */ "a[195:196]\0"
  /* 38104 */ "v[195:196]\0"
  /* 38115 */ "a[189:196]\0"
  /* 38126 */ "v[189:196]\0"
  /* 38137 */ "a[81:96]\0"
  /* 38146 */ "v[81:96]\0"
  /* 38155 */ "a[91:96]\0"
  /* 38164 */ "v[91:96]\0"
  /* 38173 */ "a[92:96]\0"
  /* 38182 */ "s[92:96]\0"
  /* 38191 */ "v[92:96]\0"
  /* 38200 */ "a[93:96]\0"
  /* 38209 */ "v[93:96]\0"
  /* 38218 */ "a[94:96]\0"
  /* 38227 */ "v[94:96]\0"
  /* 38236 */ "a[65:96]\0"
  /* 38245 */ "v[65:96]\0"
  /* 38254 */ "a[95:96]\0"
  /* 38263 */ "v[95:96]\0"
  /* 38272 */ "a[89:96]\0"
  /* 38281 */ "v[89:96]\0"
  /* 38290 */ "a[1:6]\0"
  /* 38297 */ "v[1:6]\0"
  /* 38304 */ "a[2:6]\0"
  /* 38311 */ "v[2:6]\0"
  /* 38318 */ "a[3:6]\0"
  /* 38325 */ "v[3:6]\0"
  /* 38332 */ "a[4:6]\0"
  /* 38339 */ "v[4:6]\0"
  /* 38346 */ "a[5:6]\0"
  /* 38353 */ "v[5:6]\0"
  /* 38360 */ "a[100:107]\0"
  /* 38371 */ "v[100:107]\0"
  /* 38382 */ "a[102:107]\0"
  /* 38393 */ "v[102:107]\0"
  /* 38404 */ "a[92:107]\0"
  /* 38414 */ "v[92:107]\0"
  /* 38424 */ "a[103:107]\0"
  /* 38435 */ "v[103:107]\0"
  /* 38446 */ "a[104:107]\0"
  /* 38457 */ "v[104:107]\0"
  /* 38468 */ "a[105:107]\0"
  /* 38479 */ "v[105:107]\0"
  /* 38490 */ "a[106:107]\0"
  /* 38501 */ "v[106:107]\0"
  /* 38512 */ "a[76:107]\0"
  /* 38522 */ "v[76:107]\0"
  /* 38532 */ "a[200:207]\0"
  /* 38543 */ "v[200:207]\0"
  /* 38554 */ "a[202:207]\0"
  /* 38565 */ "v[202:207]\0"
  /* 38576 */ "a[192:207]\0"
  /* 38587 */ "v[192:207]\0"
  /* 38598 */ "a[203:207]\0"
  /* 38609 */ "v[203:207]\0"
  /* 38620 */ "a[204:207]\0"
  /* 38631 */ "v[204:207]\0"
  /* 38642 */ "a[205:207]\0"
  /* 38653 */ "v[205:207]\0"
  /* 38664 */ "a[206:207]\0"
  /* 38675 */ "v[206:207]\0"
  /* 38686 */ "a[176:207]\0"
  /* 38697 */ "v[176:207]\0"
  /* 38708 */ "a[110:117]\0"
  /* 38719 */ "v[110:117]\0"
  /* 38730 */ "a[102:117]\0"
  /* 38741 */ "v[102:117]\0"
  /* 38752 */ "a[112:117]\0"
  /* 38763 */ "v[112:117]\0"
  /* 38774 */ "a[113:117]\0"
  /* 38785 */ "v[113:117]\0"
  /* 38796 */ "a[114:117]\0"
  /* 38807 */ "v[114:117]\0"
  /* 38818 */ "a[115:117]\0"
  /* 38829 */ "v[115:117]\0"
  /* 38840 */ "a[116:117]\0"
  /* 38851 */ "v[116:117]\0"
  /* 38862 */ "a[86:117]\0"
  /* 38872 */ "v[86:117]\0"
  /* 38882 */ "a[210:217]\0"
  /* 38893 */ "v[210:217]\0"
  /* 38904 */ "a[202:217]\0"
  /* 38915 */ "v[202:217]\0"
  /* 38926 */ "a[212:217]\0"
  /* 38937 */ "v[212:217]\0"
  /* 38948 */ "a[213:217]\0"
  /* 38959 */ "v[213:217]\0"
  /* 38970 */ "a[214:217]\0"
  /* 38981 */ "v[214:217]\0"
  /* 38992 */ "a[215:217]\0"
  /* 39003 */ "v[215:217]\0"
  /* 39014 */ "a[216:217]\0"
  /* 39025 */ "v[216:217]\0"
  /* 39036 */ "a[186:217]\0"
  /* 39047 */ "v[186:217]\0"
  /* 39058 */ "a[10:17]\0"
  /* 39067 */ "v[10:17]\0"
  /* 39076 */ "a[12:17]\0"
  /* 39085 */ "s[12:17]\0"
  /* 39094 */ "v[12:17]\0"
  /* 39103 */ "a[2:17]\0"
  /* 39111 */ "v[2:17]\0"
  /* 39119 */ "a[13:17]\0"
  /* 39128 */ "v[13:17]\0"
  /* 39137 */ "a[14:17]\0"
  /* 39146 */ "v[14:17]\0"
  /* 39155 */ "a[15:17]\0"
  /* 39164 */ "s[15:17]\0"
  /* 39173 */ "v[15:17]\0"
  /* 39182 */ "a[16:17]\0"
  /* 39191 */ "s[16:17]\0"
  /* 39200 */ "v[16:17]\0"
  /* 39209 */ "a[120:127]\0"
  /* 39220 */ "v[120:127]\0"
  /* 39231 */ "a[112:127]\0"
  /* 39242 */ "v[112:127]\0"
  /* 39253 */ "a[122:127]\0"
  /* 39264 */ "v[122:127]\0"
  /* 39275 */ "a[123:127]\0"
  /* 39286 */ "v[123:127]\0"
  /* 39297 */ "a[124:127]\0"
  /* 39308 */ "v[124:127]\0"
  /* 39319 */ "a[125:127]\0"
  /* 39330 */ "v[125:127]\0"
  /* 39341 */ "a[126:127]\0"
  /* 39352 */ "v[126:127]\0"
  /* 39363 */ "a[96:127]\0"
  /* 39373 */ "v[96:127]\0"
  /* 39383 */ "a[220:227]\0"
  /* 39394 */ "v[220:227]\0"
  /* 39405 */ "a[212:227]\0"
  /* 39416 */ "v[212:227]\0"
  /* 39427 */ "a[222:227]\0"
  /* 39438 */ "v[222:227]\0"
  /* 39449 */ "a[223:227]\0"
  /* 39460 */ "v[223:227]\0"
  /* 39471 */ "a[224:227]\0"
  /* 39482 */ "v[224:227]\0"
  /* 39493 */ "a[225:227]\0"
  /* 39504 */ "v[225:227]\0"
  /* 39515 */ "a[226:227]\0"
  /* 39526 */ "v[226:227]\0"
  /* 39537 */ "a[196:227]\0"
  /* 39548 */ "v[196:227]\0"
  /* 39559 */ "a[20:27]\0"
  /* 39568 */ "s[20:27]\0"
  /* 39577 */ "v[20:27]\0"
  /* 39586 */ "a[12:27]\0"
  /* 39595 */ "s[12:27]\0"
  /* 39604 */ "v[12:27]\0"
  /* 39613 */ "a[22:27]\0"
  /* 39622 */ "v[22:27]\0"
  /* 39631 */ "a[23:27]\0"
  /* 39640 */ "v[23:27]\0"
  /* 39649 */ "a[24:27]\0"
  /* 39658 */ "s[24:27]\0"
  /* 39667 */ "v[24:27]\0"
  /* 39676 */ "a[25:27]\0"
  /* 39685 */ "v[25:27]\0"
  /* 39694 */ "a[26:27]\0"
  /* 39703 */ "s[26:27]\0"
  /* 39712 */ "v[26:27]\0"
  /* 39721 */ "a[130:137]\0"
  /* 39732 */ "v[130:137]\0"
  /* 39743 */ "a[122:137]\0"
  /* 39754 */ "v[122:137]\0"
  /* 39765 */ "a[132:137]\0"
  /* 39776 */ "v[132:137]\0"
  /* 39787 */ "a[133:137]\0"
  /* 39798 */ "v[133:137]\0"
  /* 39809 */ "a[134:137]\0"
  /* 39820 */ "v[134:137]\0"
  /* 39831 */ "a[135:137]\0"
  /* 39842 */ "v[135:137]\0"
  /* 39853 */ "a[106:137]\0"
  /* 39864 */ "v[106:137]\0"
  /* 39875 */ "a[136:137]\0"
  /* 39886 */ "v[136:137]\0"
  /* 39897 */ "a[230:237]\0"
  /* 39908 */ "v[230:237]\0"
  /* 39919 */ "a[222:237]\0"
  /* 39930 */ "v[222:237]\0"
  /* 39941 */ "a[232:237]\0"
  /* 39952 */ "v[232:237]\0"
  /* 39963 */ "a[233:237]\0"
  /* 39974 */ "v[233:237]\0"
  /* 39985 */ "a[234:237]\0"
  /* 39996 */ "v[234:237]\0"
  /* 40007 */ "a[235:237]\0"
  /* 40018 */ "v[235:237]\0"
  /* 40029 */ "a[206:237]\0"
  /* 40040 */ "v[206:237]\0"
  /* 40051 */ "a[236:237]\0"
  /* 40062 */ "v[236:237]\0"
  /* 40073 */ "a[30:37]\0"
  /* 40082 */ "v[30:37]\0"
  /* 40091 */ "a[22:37]\0"
  /* 40100 */ "v[22:37]\0"
  /* 40109 */ "a[32:37]\0"
  /* 40118 */ "s[32:37]\0"
  /* 40127 */ "v[32:37]\0"
  /* 40136 */ "a[33:37]\0"
  /* 40145 */ "v[33:37]\0"
  /* 40154 */ "a[34:37]\0"
  /* 40163 */ "v[34:37]\0"
  /* 40172 */ "a[35:37]\0"
  /* 40181 */ "v[35:37]\0"
  /* 40190 */ "a[36:37]\0"
  /* 40199 */ "s[36:37]\0"
  /* 40208 */ "v[36:37]\0"
  /* 40217 */ "a[6:37]\0"
  /* 40225 */ "v[6:37]\0"
  /* 40233 */ "a[140:147]\0"
  /* 40244 */ "v[140:147]\0"
  /* 40255 */ "a[132:147]\0"
  /* 40266 */ "v[132:147]\0"
  /* 40277 */ "a[142:147]\0"
  /* 40288 */ "v[142:147]\0"
  /* 40299 */ "a[143:147]\0"
  /* 40310 */ "v[143:147]\0"
  /* 40321 */ "a[144:147]\0"
  /* 40332 */ "v[144:147]\0"
  /* 40343 */ "a[145:147]\0"
  /* 40354 */ "v[145:147]\0"
  /* 40365 */ "a[116:147]\0"
  /* 40376 */ "v[116:147]\0"
  /* 40387 */ "a[146:147]\0"
  /* 40398 */ "v[146:147]\0"
  /* 40409 */ "a[240:247]\0"
  /* 40420 */ "v[240:247]\0"
  /* 40431 */ "a[232:247]\0"
  /* 40442 */ "v[232:247]\0"
  /* 40453 */ "a[242:247]\0"
  /* 40464 */ "v[242:247]\0"
  /* 40475 */ "a[243:247]\0"
  /* 40486 */ "v[243:247]\0"
  /* 40497 */ "a[244:247]\0"
  /* 40508 */ "v[244:247]\0"
  /* 40519 */ "a[245:247]\0"
  /* 40530 */ "v[245:247]\0"
  /* 40541 */ "a[216:247]\0"
  /* 40552 */ "v[216:247]\0"
  /* 40563 */ "a[246:247]\0"
  /* 40574 */ "v[246:247]\0"
  /* 40585 */ "a[40:47]\0"
  /* 40594 */ "s[40:47]\0"
  /* 40603 */ "v[40:47]\0"
  /* 40612 */ "a[32:47]\0"
  /* 40621 */ "s[32:47]\0"
  /* 40630 */ "v[32:47]\0"
  /* 40639 */ "a[42:47]\0"
  /* 40648 */ "v[42:47]\0"
  /* 40657 */ "a[43:47]\0"
  /* 40666 */ "v[43:47]\0"
  /* 40675 */ "a[44:47]\0"
  /* 40684 */ "s[44:47]\0"
  /* 40693 */ "v[44:47]\0"
  /* 40702 */ "a[45:47]\0"
  /* 40711 */ "s[45:47]\0"
  /* 40720 */ "v[45:47]\0"
  /* 40729 */ "a[16:47]\0"
  /* 40738 */ "s[16:47]\0"
  /* 40747 */ "v[16:47]\0"
  /* 40756 */ "a[46:47]\0"
  /* 40765 */ "s[46:47]\0"
  /* 40774 */ "v[46:47]\0"
  /* 40783 */ "a[150:157]\0"
  /* 40794 */ "v[150:157]\0"
  /* 40805 */ "a[142:157]\0"
  /* 40816 */ "v[142:157]\0"
  /* 40827 */ "a[152:157]\0"
  /* 40838 */ "v[152:157]\0"
  /* 40849 */ "a[153:157]\0"
  /* 40860 */ "v[153:157]\0"
  /* 40871 */ "a[154:157]\0"
  /* 40882 */ "v[154:157]\0"
  /* 40893 */ "a[155:157]\0"
  /* 40904 */ "v[155:157]\0"
  /* 40915 */ "a[126:157]\0"
  /* 40926 */ "v[126:157]\0"
  /* 40937 */ "a[156:157]\0"
  /* 40948 */ "v[156:157]\0"
  /* 40959 */ "a[50:57]\0"
  /* 40968 */ "v[50:57]\0"
  /* 40977 */ "a[42:57]\0"
  /* 40986 */ "v[42:57]\0"
  /* 40995 */ "a[52:57]\0"
  /* 41004 */ "s[52:57]\0"
  /* 41013 */ "v[52:57]\0"
  /* 41022 */ "a[53:57]\0"
  /* 41031 */ "v[53:57]\0"
  /* 41040 */ "a[54:57]\0"
  /* 41049 */ "v[54:57]\0"
  /* 41058 */ "a[55:57]\0"
  /* 41067 */ "v[55:57]\0"
  /* 41076 */ "a[26:57]\0"
  /* 41085 */ "v[26:57]\0"
  /* 41094 */ "a[56:57]\0"
  /* 41103 */ "s[56:57]\0"
  /* 41112 */ "v[56:57]\0"
  /* 41121 */ "a[160:167]\0"
  /* 41132 */ "v[160:167]\0"
  /* 41143 */ "a[152:167]\0"
  /* 41154 */ "v[152:167]\0"
  /* 41165 */ "a[162:167]\0"
  /* 41176 */ "v[162:167]\0"
  /* 41187 */ "a[163:167]\0"
  /* 41198 */ "v[163:167]\0"
  /* 41209 */ "a[164:167]\0"
  /* 41220 */ "v[164:167]\0"
  /* 41231 */ "a[165:167]\0"
  /* 41242 */ "v[165:167]\0"
  /* 41253 */ "a[136:167]\0"
  /* 41264 */ "v[136:167]\0"
  /* 41275 */ "a[166:167]\0"
  /* 41286 */ "v[166:167]\0"
  /* 41297 */ "a[60:67]\0"
  /* 41306 */ "s[60:67]\0"
  /* 41315 */ "v[60:67]\0"
  /* 41324 */ "a[52:67]\0"
  /* 41333 */ "s[52:67]\0"
  /* 41342 */ "v[52:67]\0"
  /* 41351 */ "a[62:67]\0"
  /* 41360 */ "v[62:67]\0"
  /* 41369 */ "a[63:67]\0"
  /* 41378 */ "v[63:67]\0"
  /* 41387 */ "a[64:67]\0"
  /* 41396 */ "s[64:67]\0"
  /* 41405 */ "v[64:67]\0"
  /* 41414 */ "a[65:67]\0"
  /* 41423 */ "v[65:67]\0"
  /* 41432 */ "a[36:67]\0"
  /* 41441 */ "s[36:67]\0"
  /* 41450 */ "v[36:67]\0"
  /* 41459 */ "a[66:67]\0"
  /* 41468 */ "s[66:67]\0"
  /* 41477 */ "v[66:67]\0"
  /* 41486 */ "a[170:177]\0"
  /* 41497 */ "v[170:177]\0"
  /* 41508 */ "a[162:177]\0"
  /* 41519 */ "v[162:177]\0"
  /* 41530 */ "a[172:177]\0"
  /* 41541 */ "v[172:177]\0"
  /* 41552 */ "a[173:177]\0"
  /* 41563 */ "v[173:177]\0"
  /* 41574 */ "a[174:177]\0"
  /* 41585 */ "v[174:177]\0"
  /* 41596 */ "a[175:177]\0"
  /* 41607 */ "v[175:177]\0"
  /* 41618 */ "a[146:177]\0"
  /* 41629 */ "v[146:177]\0"
  /* 41640 */ "a[176:177]\0"
  /* 41651 */ "v[176:177]\0"
  /* 41662 */ "a[70:77]\0"
  /* 41671 */ "v[70:77]\0"
  /* 41680 */ "a[62:77]\0"
  /* 41689 */ "v[62:77]\0"
  /* 41698 */ "a[72:77]\0"
  /* 41707 */ "s[72:77]\0"
  /* 41716 */ "v[72:77]\0"
  /* 41725 */ "a[73:77]\0"
  /* 41734 */ "v[73:77]\0"
  /* 41743 */ "a[74:77]\0"
  /* 41752 */ "v[74:77]\0"
  /* 41761 */ "a[75:77]\0"
  /* 41770 */ "s[75:77]\0"
  /* 41779 */ "v[75:77]\0"
  /* 41788 */ "a[46:77]\0"
  /* 41797 */ "v[46:77]\0"
  /* 41806 */ "a[76:77]\0"
  /* 41815 */ "s[76:77]\0"
  /* 41824 */ "v[76:77]\0"
  /* 41833 */ "a[180:187]\0"
  /* 41844 */ "v[180:187]\0"
  /* 41855 */ "a[172:187]\0"
  /* 41866 */ "v[172:187]\0"
  /* 41877 */ "a[182:187]\0"
  /* 41888 */ "v[182:187]\0"
  /* 41899 */ "a[183:187]\0"
  /* 41910 */ "v[183:187]\0"
  /* 41921 */ "a[184:187]\0"
  /* 41932 */ "v[184:187]\0"
  /* 41943 */ "a[185:187]\0"
  /* 41954 */ "v[185:187]\0"
  /* 41965 */ "a[156:187]\0"
  /* 41976 */ "v[156:187]\0"
  /* 41987 */ "a[186:187]\0"
  /* 41998 */ "v[186:187]\0"
  /* 42009 */ "a[80:87]\0"
  /* 42018 */ "s[80:87]\0"
  /* 42027 */ "v[80:87]\0"
  /* 42036 */ "a[72:87]\0"
  /* 42045 */ "s[72:87]\0"
  /* 42054 */ "v[72:87]\0"
  /* 42063 */ "a[82:87]\0"
  /* 42072 */ "v[82:87]\0"
  /* 42081 */ "a[83:87]\0"
  /* 42090 */ "v[83:87]\0"
  /* 42099 */ "a[84:87]\0"
  /* 42108 */ "s[84:87]\0"
  /* 42117 */ "v[84:87]\0"
  /* 42126 */ "a[85:87]\0"
  /* 42135 */ "v[85:87]\0"
  /* 42144 */ "a[56:87]\0"
  /* 42153 */ "s[56:87]\0"
  /* 42162 */ "v[56:87]\0"
  /* 42171 */ "a[86:87]\0"
  /* 42180 */ "s[86:87]\0"
  /* 42189 */ "v[86:87]\0"
  /* 42198 */ "a[190:197]\0"
  /* 42209 */ "v[190:197]\0"
  /* 42220 */ "a[182:197]\0"
  /* 42231 */ "v[182:197]\0"
  /* 42242 */ "a[192:197]\0"
  /* 42253 */ "v[192:197]\0"
  /* 42264 */ "a[193:197]\0"
  /* 42275 */ "v[193:197]\0"
  /* 42286 */ "a[194:197]\0"
  /* 42297 */ "v[194:197]\0"
  /* 42308 */ "a[195:197]\0"
  /* 42319 */ "v[195:197]\0"
  /* 42330 */ "a[166:197]\0"
  /* 42341 */ "v[166:197]\0"
  /* 42352 */ "a[196:197]\0"
  /* 42363 */ "v[196:197]\0"
  /* 42374 */ "a[90:97]\0"
  /* 42383 */ "v[90:97]\0"
  /* 42392 */ "a[82:97]\0"
  /* 42401 */ "v[82:97]\0"
  /* 42410 */ "a[92:97]\0"
  /* 42419 */ "s[92:97]\0"
  /* 42428 */ "v[92:97]\0"
  /* 42437 */ "a[93:97]\0"
  /* 42446 */ "v[93:97]\0"
  /* 42455 */ "a[94:97]\0"
  /* 42464 */ "v[94:97]\0"
  /* 42473 */ "a[95:97]\0"
  /* 42482 */ "v[95:97]\0"
  /* 42491 */ "a[66:97]\0"
  /* 42500 */ "v[66:97]\0"
  /* 42509 */ "a[96:97]\0"
  /* 42518 */ "s[96:97]\0"
  /* 42527 */ "v[96:97]\0"
  /* 42536 */ "a[0:7]\0"
  /* 42543 */ "ttmp[0:7]\0"
  /* 42553 */ "s[0:7]\0"
  /* 42560 */ "v[0:7]\0"
  /* 42567 */ "a[2:7]\0"
  /* 42574 */ "v[2:7]\0"
  /* 42581 */ "a[3:7]\0"
  /* 42588 */ "v[3:7]\0"
  /* 42595 */ "a[4:7]\0"
  /* 42602 */ "ttmp[4:7]\0"
  /* 42612 */ "s[4:7]\0"
  /* 42619 */ "v[4:7]\0"
  /* 42626 */ "a[5:7]\0"
  /* 42633 */ "v[5:7]\0"
  /* 42640 */ "a[6:7]\0"
  /* 42647 */ "ttmp[6:7]\0"
  /* 42657 */ "s[6:7]\0"
  /* 42664 */ "v[6:7]\0"
  /* 42671 */ "a[101:108]\0"
  /* 42682 */ "v[101:108]\0"
  /* 42693 */ "a[103:108]\0"
  /* 42704 */ "v[103:108]\0"
  /* 42715 */ "a[93:108]\0"
  /* 42725 */ "v[93:108]\0"
  /* 42735 */ "a[104:108]\0"
  /* 42746 */ "v[104:108]\0"
  /* 42757 */ "a[105:108]\0"
  /* 42768 */ "v[105:108]\0"
  /* 42779 */ "a[106:108]\0"
  /* 42790 */ "v[106:108]\0"
  /* 42801 */ "a[107:108]\0"
  /* 42812 */ "v[107:108]\0"
  /* 42823 */ "a[77:108]\0"
  /* 42833 */ "v[77:108]\0"
  /* 42843 */ "a[201:208]\0"
  /* 42854 */ "v[201:208]\0"
  /* 42865 */ "a[203:208]\0"
  /* 42876 */ "v[203:208]\0"
  /* 42887 */ "a[193:208]\0"
  /* 42898 */ "v[193:208]\0"
  /* 42909 */ "a[204:208]\0"
  /* 42920 */ "v[204:208]\0"
  /* 42931 */ "a[205:208]\0"
  /* 42942 */ "v[205:208]\0"
  /* 42953 */ "a[206:208]\0"
  /* 42964 */ "v[206:208]\0"
  /* 42975 */ "a[207:208]\0"
  /* 42986 */ "v[207:208]\0"
  /* 42997 */ "a[177:208]\0"
  /* 43008 */ "v[177:208]\0"
  /* 43019 */ "a[111:118]\0"
  /* 43030 */ "v[111:118]\0"
  /* 43041 */ "a[103:118]\0"
  /* 43052 */ "v[103:118]\0"
  /* 43063 */ "a[113:118]\0"
  /* 43074 */ "v[113:118]\0"
  /* 43085 */ "a[114:118]\0"
  /* 43096 */ "v[114:118]\0"
  /* 43107 */ "a[115:118]\0"
  /* 43118 */ "v[115:118]\0"
  /* 43129 */ "a[116:118]\0"
  /* 43140 */ "v[116:118]\0"
  /* 43151 */ "a[117:118]\0"
  /* 43162 */ "v[117:118]\0"
  /* 43173 */ "a[87:118]\0"
  /* 43183 */ "v[87:118]\0"
  /* 43193 */ "a[211:218]\0"
  /* 43204 */ "v[211:218]\0"
  /* 43215 */ "a[203:218]\0"
  /* 43226 */ "v[203:218]\0"
  /* 43237 */ "a[213:218]\0"
  /* 43248 */ "v[213:218]\0"
  /* 43259 */ "a[214:218]\0"
  /* 43270 */ "v[214:218]\0"
  /* 43281 */ "a[215:218]\0"
  /* 43292 */ "v[215:218]\0"
  /* 43303 */ "a[216:218]\0"
  /* 43314 */ "v[216:218]\0"
  /* 43325 */ "a[217:218]\0"
  /* 43336 */ "v[217:218]\0"
  /* 43347 */ "a[187:218]\0"
  /* 43358 */ "v[187:218]\0"
  /* 43369 */ "a[11:18]\0"
  /* 43378 */ "v[11:18]\0"
  /* 43387 */ "a[13:18]\0"
  /* 43396 */ "v[13:18]\0"
  /* 43405 */ "a[3:18]\0"
  /* 43413 */ "v[3:18]\0"
  /* 43421 */ "a[14:18]\0"
  /* 43430 */ "v[14:18]\0"
  /* 43439 */ "a[15:18]\0"
  /* 43448 */ "v[15:18]\0"
  /* 43457 */ "a[16:18]\0"
  /* 43466 */ "v[16:18]\0"
  /* 43475 */ "a[17:18]\0"
  /* 43484 */ "v[17:18]\0"
  /* 43493 */ "a[121:128]\0"
  /* 43504 */ "v[121:128]\0"
  /* 43515 */ "a[113:128]\0"
  /* 43526 */ "v[113:128]\0"
  /* 43537 */ "a[123:128]\0"
  /* 43548 */ "v[123:128]\0"
  /* 43559 */ "a[124:128]\0"
  /* 43570 */ "v[124:128]\0"
  /* 43581 */ "a[125:128]\0"
  /* 43592 */ "v[125:128]\0"
  /* 43603 */ "a[126:128]\0"
  /* 43614 */ "v[126:128]\0"
  /* 43625 */ "a[127:128]\0"
  /* 43636 */ "v[127:128]\0"
  /* 43647 */ "a[97:128]\0"
  /* 43657 */ "v[97:128]\0"
  /* 43667 */ "a[221:228]\0"
  /* 43678 */ "v[221:228]\0"
  /* 43689 */ "a[213:228]\0"
  /* 43700 */ "v[213:228]\0"
  /* 43711 */ "a[223:228]\0"
  /* 43722 */ "v[223:228]\0"
  /* 43733 */ "a[224:228]\0"
  /* 43744 */ "v[224:228]\0"
  /* 43755 */ "a[225:228]\0"
  /* 43766 */ "v[225:228]\0"
  /* 43777 */ "a[226:228]\0"
  /* 43788 */ "v[226:228]\0"
  /* 43799 */ "a[227:228]\0"
  /* 43810 */ "v[227:228]\0"
  /* 43821 */ "a[197:228]\0"
  /* 43832 */ "v[197:228]\0"
  /* 43843 */ "a[21:28]\0"
  /* 43852 */ "v[21:28]\0"
  /* 43861 */ "a[13:28]\0"
  /* 43870 */ "v[13:28]\0"
  /* 43879 */ "a[23:28]\0"
  /* 43888 */ "v[23:28]\0"
  /* 43897 */ "a[24:28]\0"
  /* 43906 */ "s[24:28]\0"
  /* 43915 */ "v[24:28]\0"
  /* 43924 */ "a[25:28]\0"
  /* 43933 */ "v[25:28]\0"
  /* 43942 */ "a[26:28]\0"
  /* 43951 */ "v[26:28]\0"
  /* 43960 */ "a[27:28]\0"
  /* 43969 */ "v[27:28]\0"
  /* 43978 */ "a[131:138]\0"
  /* 43989 */ "v[131:138]\0"
  /* 44000 */ "a[123:138]\0"
  /* 44011 */ "v[123:138]\0"
  /* 44022 */ "a[133:138]\0"
  /* 44033 */ "v[133:138]\0"
  /* 44044 */ "a[134:138]\0"
  /* 44055 */ "v[134:138]\0"
  /* 44066 */ "a[135:138]\0"
  /* 44077 */ "v[135:138]\0"
  /* 44088 */ "a[136:138]\0"
  /* 44099 */ "v[136:138]\0"
  /* 44110 */ "a[107:138]\0"
  /* 44121 */ "v[107:138]\0"
  /* 44132 */ "a[137:138]\0"
  /* 44143 */ "v[137:138]\0"
  /* 44154 */ "a[231:238]\0"
  /* 44165 */ "v[231:238]\0"
  /* 44176 */ "a[223:238]\0"
  /* 44187 */ "v[223:238]\0"
  /* 44198 */ "a[233:238]\0"
  /* 44209 */ "v[233:238]\0"
  /* 44220 */ "a[234:238]\0"
  /* 44231 */ "v[234:238]\0"
  /* 44242 */ "a[235:238]\0"
  /* 44253 */ "v[235:238]\0"
  /* 44264 */ "a[236:238]\0"
  /* 44275 */ "v[236:238]\0"
  /* 44286 */ "a[207:238]\0"
  /* 44297 */ "v[207:238]\0"
  /* 44308 */ "a[237:238]\0"
  /* 44319 */ "v[237:238]\0"
  /* 44330 */ "a[31:38]\0"
  /* 44339 */ "v[31:38]\0"
  /* 44348 */ "a[23:38]\0"
  /* 44357 */ "v[23:38]\0"
  /* 44366 */ "a[33:38]\0"
  /* 44375 */ "v[33:38]\0"
  /* 44384 */ "a[34:38]\0"
  /* 44393 */ "v[34:38]\0"
  /* 44402 */ "a[35:38]\0"
  /* 44411 */ "v[35:38]\0"
  /* 44420 */ "a[36:38]\0"
  /* 44429 */ "s[36:38]\0"
  /* 44438 */ "v[36:38]\0"
  /* 44447 */ "a[37:38]\0"
  /* 44456 */ "v[37:38]\0"
  /* 44465 */ "a[7:38]\0"
  /* 44473 */ "v[7:38]\0"
  /* 44481 */ "a[141:148]\0"
  /* 44492 */ "v[141:148]\0"
  /* 44503 */ "a[133:148]\0"
  /* 44514 */ "v[133:148]\0"
  /* 44525 */ "a[143:148]\0"
  /* 44536 */ "v[143:148]\0"
  /* 44547 */ "a[144:148]\0"
  /* 44558 */ "v[144:148]\0"
  /* 44569 */ "a[145:148]\0"
  /* 44580 */ "v[145:148]\0"
  /* 44591 */ "a[146:148]\0"
  /* 44602 */ "v[146:148]\0"
  /* 44613 */ "a[117:148]\0"
  /* 44624 */ "v[117:148]\0"
  /* 44635 */ "a[147:148]\0"
  /* 44646 */ "v[147:148]\0"
  /* 44657 */ "a[241:248]\0"
  /* 44668 */ "v[241:248]\0"
  /* 44679 */ "a[233:248]\0"
  /* 44690 */ "v[233:248]\0"
  /* 44701 */ "a[243:248]\0"
  /* 44712 */ "v[243:248]\0"
  /* 44723 */ "a[244:248]\0"
  /* 44734 */ "v[244:248]\0"
  /* 44745 */ "a[245:248]\0"
  /* 44756 */ "v[245:248]\0"
  /* 44767 */ "a[246:248]\0"
  /* 44778 */ "v[246:248]\0"
  /* 44789 */ "a[217:248]\0"
  /* 44800 */ "v[217:248]\0"
  /* 44811 */ "a[247:248]\0"
  /* 44822 */ "v[247:248]\0"
  /* 44833 */ "a[41:48]\0"
  /* 44842 */ "v[41:48]\0"
  /* 44851 */ "a[33:48]\0"
  /* 44860 */ "v[33:48]\0"
  /* 44869 */ "a[43:48]\0"
  /* 44878 */ "v[43:48]\0"
  /* 44887 */ "a[44:48]\0"
  /* 44896 */ "s[44:48]\0"
  /* 44905 */ "v[44:48]\0"
  /* 44914 */ "a[45:48]\0"
  /* 44923 */ "v[45:48]\0"
  /* 44932 */ "a[46:48]\0"
  /* 44941 */ "v[46:48]\0"
  /* 44950 */ "a[17:48]\0"
  /* 44959 */ "v[17:48]\0"
  /* 44968 */ "a[47:48]\0"
  /* 44977 */ "v[47:48]\0"
  /* 44986 */ "a[151:158]\0"
  /* 44997 */ "v[151:158]\0"
  /* 45008 */ "a[143:158]\0"
  /* 45019 */ "v[143:158]\0"
  /* 45030 */ "a[153:158]\0"
  /* 45041 */ "v[153:158]\0"
  /* 45052 */ "a[154:158]\0"
  /* 45063 */ "v[154:158]\0"
  /* 45074 */ "a[155:158]\0"
  /* 45085 */ "v[155:158]\0"
  /* 45096 */ "a[156:158]\0"
  /* 45107 */ "v[156:158]\0"
  /* 45118 */ "a[127:158]\0"
  /* 45129 */ "v[127:158]\0"
  /* 45140 */ "a[157:158]\0"
  /* 45151 */ "v[157:158]\0"
  /* 45162 */ "a[51:58]\0"
  /* 45171 */ "v[51:58]\0"
  /* 45180 */ "a[43:58]\0"
  /* 45189 */ "v[43:58]\0"
  /* 45198 */ "a[53:58]\0"
  /* 45207 */ "v[53:58]\0"
  /* 45216 */ "a[54:58]\0"
  /* 45225 */ "v[54:58]\0"
  /* 45234 */ "a[55:58]\0"
  /* 45243 */ "v[55:58]\0"
  /* 45252 */ "a[56:58]\0"
  /* 45261 */ "v[56:58]\0"
  /* 45270 */ "a[27:58]\0"
  /* 45279 */ "v[27:58]\0"
  /* 45288 */ "a[57:58]\0"
  /* 45297 */ "v[57:58]\0"
  /* 45306 */ "a[161:168]\0"
  /* 45317 */ "v[161:168]\0"
  /* 45328 */ "a[153:168]\0"
  /* 45339 */ "v[153:168]\0"
  /* 45350 */ "a[163:168]\0"
  /* 45361 */ "v[163:168]\0"
  /* 45372 */ "a[164:168]\0"
  /* 45383 */ "v[164:168]\0"
  /* 45394 */ "a[165:168]\0"
  /* 45405 */ "v[165:168]\0"
  /* 45416 */ "a[166:168]\0"
  /* 45427 */ "v[166:168]\0"
  /* 45438 */ "a[137:168]\0"
  /* 45449 */ "v[137:168]\0"
  /* 45460 */ "a[167:168]\0"
  /* 45471 */ "v[167:168]\0"
  /* 45482 */ "a[61:68]\0"
  /* 45491 */ "v[61:68]\0"
  /* 45500 */ "a[53:68]\0"
  /* 45509 */ "v[53:68]\0"
  /* 45518 */ "a[63:68]\0"
  /* 45527 */ "v[63:68]\0"
  /* 45536 */ "a[64:68]\0"
  /* 45545 */ "s[64:68]\0"
  /* 45554 */ "v[64:68]\0"
  /* 45563 */ "a[65:68]\0"
  /* 45572 */ "v[65:68]\0"
  /* 45581 */ "a[66:68]\0"
  /* 45590 */ "s[66:68]\0"
  /* 45599 */ "v[66:68]\0"
  /* 45608 */ "a[37:68]\0"
  /* 45617 */ "v[37:68]\0"
  /* 45626 */ "a[67:68]\0"
  /* 45635 */ "v[67:68]\0"
  /* 45644 */ "a[171:178]\0"
  /* 45655 */ "v[171:178]\0"
  /* 45666 */ "a[163:178]\0"
  /* 45677 */ "v[163:178]\0"
  /* 45688 */ "a[173:178]\0"
  /* 45699 */ "v[173:178]\0"
  /* 45710 */ "a[174:178]\0"
  /* 45721 */ "v[174:178]\0"
  /* 45732 */ "a[175:178]\0"
  /* 45743 */ "v[175:178]\0"
  /* 45754 */ "a[176:178]\0"
  /* 45765 */ "v[176:178]\0"
  /* 45776 */ "a[147:178]\0"
  /* 45787 */ "v[147:178]\0"
  /* 45798 */ "a[177:178]\0"
  /* 45809 */ "v[177:178]\0"
  /* 45820 */ "a[71:78]\0"
  /* 45829 */ "v[71:78]\0"
  /* 45838 */ "a[63:78]\0"
  /* 45847 */ "v[63:78]\0"
  /* 45856 */ "a[73:78]\0"
  /* 45865 */ "v[73:78]\0"
  /* 45874 */ "a[74:78]\0"
  /* 45883 */ "v[74:78]\0"
  /* 45892 */ "a[75:78]\0"
  /* 45901 */ "v[75:78]\0"
  /* 45910 */ "a[76:78]\0"
  /* 45919 */ "v[76:78]\0"
  /* 45928 */ "a[47:78]\0"
  /* 45937 */ "v[47:78]\0"
  /* 45946 */ "a[77:78]\0"
  /* 45955 */ "v[77:78]\0"
  /* 45964 */ "a[181:188]\0"
  /* 45975 */ "v[181:188]\0"
  /* 45986 */ "a[173:188]\0"
  /* 45997 */ "v[173:188]\0"
  /* 46008 */ "a[183:188]\0"
  /* 46019 */ "v[183:188]\0"
  /* 46030 */ "a[184:188]\0"
  /* 46041 */ "v[184:188]\0"
  /* 46052 */ "a[185:188]\0"
  /* 46063 */ "v[185:188]\0"
  /* 46074 */ "a[186:188]\0"
  /* 46085 */ "v[186:188]\0"
  /* 46096 */ "a[157:188]\0"
  /* 46107 */ "v[157:188]\0"
  /* 46118 */ "a[187:188]\0"
  /* 46129 */ "v[187:188]\0"
  /* 46140 */ "a[81:88]\0"
  /* 46149 */ "v[81:88]\0"
  /* 46158 */ "a[73:88]\0"
  /* 46167 */ "v[73:88]\0"
  /* 46176 */ "a[83:88]\0"
  /* 46185 */ "v[83:88]\0"
  /* 46194 */ "a[84:88]\0"
  /* 46203 */ "s[84:88]\0"
  /* 46212 */ "v[84:88]\0"
  /* 46221 */ "a[85:88]\0"
  /* 46230 */ "v[85:88]\0"
  /* 46239 */ "a[86:88]\0"
  /* 46248 */ "v[86:88]\0"
  /* 46257 */ "a[57:88]\0"
  /* 46266 */ "v[57:88]\0"
  /* 46275 */ "a[87:88]\0"
  /* 46284 */ "v[87:88]\0"
  /* 46293 */ "a[191:198]\0"
  /* 46304 */ "v[191:198]\0"
  /* 46315 */ "a[183:198]\0"
  /* 46326 */ "v[183:198]\0"
  /* 46337 */ "a[193:198]\0"
  /* 46348 */ "v[193:198]\0"
  /* 46359 */ "a[194:198]\0"
  /* 46370 */ "v[194:198]\0"
  /* 46381 */ "a[195:198]\0"
  /* 46392 */ "v[195:198]\0"
  /* 46403 */ "a[196:198]\0"
  /* 46414 */ "v[196:198]\0"
  /* 46425 */ "a[167:198]\0"
  /* 46436 */ "v[167:198]\0"
  /* 46447 */ "a[197:198]\0"
  /* 46458 */ "v[197:198]\0"
  /* 46469 */ "a[91:98]\0"
  /* 46478 */ "v[91:98]\0"
  /* 46487 */ "a[83:98]\0"
  /* 46496 */ "v[83:98]\0"
  /* 46505 */ "a[93:98]\0"
  /* 46514 */ "v[93:98]\0"
  /* 46523 */ "a[94:98]\0"
  /* 46532 */ "v[94:98]\0"
  /* 46541 */ "a[95:98]\0"
  /* 46550 */ "v[95:98]\0"
  /* 46559 */ "a[96:98]\0"
  /* 46568 */ "s[96:98]\0"
  /* 46577 */ "v[96:98]\0"
  /* 46586 */ "a[67:98]\0"
  /* 46595 */ "v[67:98]\0"
  /* 46604 */ "a[97:98]\0"
  /* 46613 */ "v[97:98]\0"
  /* 46622 */ "a[1:8]\0"
  /* 46629 */ "v[1:8]\0"
  /* 46636 */ "a[3:8]\0"
  /* 46643 */ "v[3:8]\0"
  /* 46650 */ "a[4:8]\0"
  /* 46657 */ "s[4:8]\0"
  /* 46664 */ "v[4:8]\0"
  /* 46671 */ "a[5:8]\0"
  /* 46678 */ "v[5:8]\0"
  /* 46685 */ "a[6:8]\0"
  /* 46692 */ "s[6:8]\0"
  /* 46699 */ "v[6:8]\0"
  /* 46706 */ "a[7:8]\0"
  /* 46713 */ "v[7:8]\0"
  /* 46720 */ "a[102:109]\0"
  /* 46731 */ "v[102:109]\0"
  /* 46742 */ "a[104:109]\0"
  /* 46753 */ "v[104:109]\0"
  /* 46764 */ "a[94:109]\0"
  /* 46774 */ "v[94:109]\0"
  /* 46784 */ "a[105:109]\0"
  /* 46795 */ "v[105:109]\0"
  /* 46806 */ "a[106:109]\0"
  /* 46817 */ "v[106:109]\0"
  /* 46828 */ "a[107:109]\0"
  /* 46839 */ "v[107:109]\0"
  /* 46850 */ "a[108:109]\0"
  /* 46861 */ "v[108:109]\0"
  /* 46872 */ "a[78:109]\0"
  /* 46882 */ "v[78:109]\0"
  /* 46892 */ "a[202:209]\0"
  /* 46903 */ "v[202:209]\0"
  /* 46914 */ "a[204:209]\0"
  /* 46925 */ "v[204:209]\0"
  /* 46936 */ "a[194:209]\0"
  /* 46947 */ "v[194:209]\0"
  /* 46958 */ "a[205:209]\0"
  /* 46969 */ "v[205:209]\0"
  /* 46980 */ "a[206:209]\0"
  /* 46991 */ "v[206:209]\0"
  /* 47002 */ "a[207:209]\0"
  /* 47013 */ "v[207:209]\0"
  /* 47024 */ "a[208:209]\0"
  /* 47035 */ "v[208:209]\0"
  /* 47046 */ "a[178:209]\0"
  /* 47057 */ "v[178:209]\0"
  /* 47068 */ "a[112:119]\0"
  /* 47079 */ "v[112:119]\0"
  /* 47090 */ "a[104:119]\0"
  /* 47101 */ "v[104:119]\0"
  /* 47112 */ "a[114:119]\0"
  /* 47123 */ "v[114:119]\0"
  /* 47134 */ "a[115:119]\0"
  /* 47145 */ "v[115:119]\0"
  /* 47156 */ "a[116:119]\0"
  /* 47167 */ "v[116:119]\0"
  /* 47178 */ "a[117:119]\0"
  /* 47189 */ "v[117:119]\0"
  /* 47200 */ "a[118:119]\0"
  /* 47211 */ "v[118:119]\0"
  /* 47222 */ "a[88:119]\0"
  /* 47232 */ "v[88:119]\0"
  /* 47242 */ "a[212:219]\0"
  /* 47253 */ "v[212:219]\0"
  /* 47264 */ "a[204:219]\0"
  /* 47275 */ "v[204:219]\0"
  /* 47286 */ "a[214:219]\0"
  /* 47297 */ "v[214:219]\0"
  /* 47308 */ "a[215:219]\0"
  /* 47319 */ "v[215:219]\0"
  /* 47330 */ "a[216:219]\0"
  /* 47341 */ "v[216:219]\0"
  /* 47352 */ "a[217:219]\0"
  /* 47363 */ "v[217:219]\0"
  /* 47374 */ "a[218:219]\0"
  /* 47385 */ "v[218:219]\0"
  /* 47396 */ "a[188:219]\0"
  /* 47407 */ "v[188:219]\0"
  /* 47418 */ "a[12:19]\0"
  /* 47427 */ "s[12:19]\0"
  /* 47436 */ "v[12:19]\0"
  /* 47445 */ "a[14:19]\0"
  /* 47454 */ "v[14:19]\0"
  /* 47463 */ "a[4:19]\0"
  /* 47471 */ "s[4:19]\0"
  /* 47479 */ "v[4:19]\0"
  /* 47487 */ "a[15:19]\0"
  /* 47496 */ "v[15:19]\0"
  /* 47505 */ "a[16:19]\0"
  /* 47514 */ "s[16:19]\0"
  /* 47523 */ "v[16:19]\0"
  /* 47532 */ "a[17:19]\0"
  /* 47541 */ "v[17:19]\0"
  /* 47550 */ "a[18:19]\0"
  /* 47559 */ "s[18:19]\0"
  /* 47568 */ "v[18:19]\0"
  /* 47577 */ "a[122:129]\0"
  /* 47588 */ "v[122:129]\0"
  /* 47599 */ "a[114:129]\0"
  /* 47610 */ "v[114:129]\0"
  /* 47621 */ "a[124:129]\0"
  /* 47632 */ "v[124:129]\0"
  /* 47643 */ "a[125:129]\0"
  /* 47654 */ "v[125:129]\0"
  /* 47665 */ "a[126:129]\0"
  /* 47676 */ "v[126:129]\0"
  /* 47687 */ "a[127:129]\0"
  /* 47698 */ "v[127:129]\0"
  /* 47709 */ "a[128:129]\0"
  /* 47720 */ "v[128:129]\0"
  /* 47731 */ "a[98:129]\0"
  /* 47741 */ "v[98:129]\0"
  /* 47751 */ "a[222:229]\0"
  /* 47762 */ "v[222:229]\0"
  /* 47773 */ "a[214:229]\0"
  /* 47784 */ "v[214:229]\0"
  /* 47795 */ "a[224:229]\0"
  /* 47806 */ "v[224:229]\0"
  /* 47817 */ "a[225:229]\0"
  /* 47828 */ "v[225:229]\0"
  /* 47839 */ "a[226:229]\0"
  /* 47850 */ "v[226:229]\0"
  /* 47861 */ "a[227:229]\0"
  /* 47872 */ "v[227:229]\0"
  /* 47883 */ "a[228:229]\0"
  /* 47894 */ "v[228:229]\0"
  /* 47905 */ "a[198:229]\0"
  /* 47916 */ "v[198:229]\0"
  /* 47927 */ "a[22:29]\0"
  /* 47936 */ "v[22:29]\0"
  /* 47945 */ "a[14:29]\0"
  /* 47954 */ "v[14:29]\0"
  /* 47963 */ "a[24:29]\0"
  /* 47972 */ "s[24:29]\0"
  /* 47981 */ "v[24:29]\0"
  /* 47990 */ "a[25:29]\0"
  /* 47999 */ "v[25:29]\0"
  /* 48008 */ "a[26:29]\0"
  /* 48017 */ "v[26:29]\0"
  /* 48026 */ "a[27:29]\0"
  /* 48035 */ "s[27:29]\0"
  /* 48044 */ "v[27:29]\0"
  /* 48053 */ "a[28:29]\0"
  /* 48062 */ "s[28:29]\0"
  /* 48071 */ "v[28:29]\0"
  /* 48080 */ "a[132:139]\0"
  /* 48091 */ "v[132:139]\0"
  /* 48102 */ "a[124:139]\0"
  /* 48113 */ "v[124:139]\0"
  /* 48124 */ "a[134:139]\0"
  /* 48135 */ "v[134:139]\0"
  /* 48146 */ "a[135:139]\0"
  /* 48157 */ "v[135:139]\0"
  /* 48168 */ "a[136:139]\0"
  /* 48179 */ "v[136:139]\0"
  /* 48190 */ "a[137:139]\0"
  /* 48201 */ "v[137:139]\0"
  /* 48212 */ "a[108:139]\0"
  /* 48223 */ "v[108:139]\0"
  /* 48234 */ "a[138:139]\0"
  /* 48245 */ "v[138:139]\0"
  /* 48256 */ "a[232:239]\0"
  /* 48267 */ "v[232:239]\0"
  /* 48278 */ "a[224:239]\0"
  /* 48289 */ "v[224:239]\0"
  /* 48300 */ "a[234:239]\0"
  /* 48311 */ "v[234:239]\0"
  /* 48322 */ "a[235:239]\0"
  /* 48333 */ "v[235:239]\0"
  /* 48344 */ "a[236:239]\0"
  /* 48355 */ "v[236:239]\0"
  /* 48366 */ "a[237:239]\0"
  /* 48377 */ "v[237:239]\0"
  /* 48388 */ "a[208:239]\0"
  /* 48399 */ "v[208:239]\0"
  /* 48410 */ "a[238:239]\0"
  /* 48421 */ "v[238:239]\0"
  /* 48432 */ "a[32:39]\0"
  /* 48441 */ "s[32:39]\0"
  /* 48450 */ "v[32:39]\0"
  /* 48459 */ "a[24:39]\0"
  /* 48468 */ "s[24:39]\0"
  /* 48477 */ "v[24:39]\0"
  /* 48486 */ "a[34:39]\0"
  /* 48495 */ "v[34:39]\0"
  /* 48504 */ "a[35:39]\0"
  /* 48513 */ "v[35:39]\0"
  /* 48522 */ "a[36:39]\0"
  /* 48531 */ "s[36:39]\0"
  /* 48540 */ "v[36:39]\0"
  /* 48549 */ "a[37:39]\0"
  /* 48558 */ "v[37:39]\0"
  /* 48567 */ "a[38:39]\0"
  /* 48576 */ "s[38:39]\0"
  /* 48585 */ "v[38:39]\0"
  /* 48594 */ "a[8:39]\0"
  /* 48602 */ "s[8:39]\0"
  /* 48610 */ "v[8:39]\0"
  /* 48618 */ "a[142:149]\0"
  /* 48629 */ "v[142:149]\0"
  /* 48640 */ "a[134:149]\0"
  /* 48651 */ "v[134:149]\0"
  /* 48662 */ "a[144:149]\0"
  /* 48673 */ "v[144:149]\0"
  /* 48684 */ "a[145:149]\0"
  /* 48695 */ "v[145:149]\0"
  /* 48706 */ "a[146:149]\0"
  /* 48717 */ "v[146:149]\0"
  /* 48728 */ "a[147:149]\0"
  /* 48739 */ "v[147:149]\0"
  /* 48750 */ "a[118:149]\0"
  /* 48761 */ "v[118:149]\0"
  /* 48772 */ "a[148:149]\0"
  /* 48783 */ "v[148:149]\0"
  /* 48794 */ "a[242:249]\0"
  /* 48805 */ "v[242:249]\0"
  /* 48816 */ "a[234:249]\0"
  /* 48827 */ "v[234:249]\0"
  /* 48838 */ "a[244:249]\0"
  /* 48849 */ "v[244:249]\0"
  /* 48860 */ "a[245:249]\0"
  /* 48871 */ "v[245:249]\0"
  /* 48882 */ "a[246:249]\0"
  /* 48893 */ "v[246:249]\0"
  /* 48904 */ "a[247:249]\0"
  /* 48915 */ "v[247:249]\0"
  /* 48926 */ "a[218:249]\0"
  /* 48937 */ "v[218:249]\0"
  /* 48948 */ "a[248:249]\0"
  /* 48959 */ "v[248:249]\0"
  /* 48970 */ "a[42:49]\0"
  /* 48979 */ "v[42:49]\0"
  /* 48988 */ "a[34:49]\0"
  /* 48997 */ "v[34:49]\0"
  /* 49006 */ "a[44:49]\0"
  /* 49015 */ "s[44:49]\0"
  /* 49024 */ "v[44:49]\0"
  /* 49033 */ "a[45:49]\0"
  /* 49042 */ "v[45:49]\0"
  /* 49051 */ "a[46:49]\0"
  /* 49060 */ "v[46:49]\0"
  /* 49069 */ "a[47:49]\0"
  /* 49078 */ "v[47:49]\0"
  /* 49087 */ "a[18:49]\0"
  /* 49096 */ "v[18:49]\0"
  /* 49105 */ "a[48:49]\0"
  /* 49114 */ "s[48:49]\0"
  /* 49123 */ "v[48:49]\0"
  /* 49132 */ "a[152:159]\0"
  /* 49143 */ "v[152:159]\0"
  /* 49154 */ "a[144:159]\0"
  /* 49165 */ "v[144:159]\0"
  /* 49176 */ "a[154:159]\0"
  /* 49187 */ "v[154:159]\0"
  /* 49198 */ "a[155:159]\0"
  /* 49209 */ "v[155:159]\0"
  /* 49220 */ "a[156:159]\0"
  /* 49231 */ "v[156:159]\0"
  /* 49242 */ "a[157:159]\0"
  /* 49253 */ "v[157:159]\0"
  /* 49264 */ "a[128:159]\0"
  /* 49275 */ "v[128:159]\0"
  /* 49286 */ "a[158:159]\0"
  /* 49297 */ "v[158:159]\0"
  /* 49308 */ "a[52:59]\0"
  /* 49317 */ "s[52:59]\0"
  /* 49326 */ "v[52:59]\0"
  /* 49335 */ "a[44:59]\0"
  /* 49344 */ "s[44:59]\0"
  /* 49353 */ "v[44:59]\0"
  /* 49362 */ "a[54:59]\0"
  /* 49371 */ "v[54:59]\0"
  /* 49380 */ "a[55:59]\0"
  /* 49389 */ "v[55:59]\0"
  /* 49398 */ "a[56:59]\0"
  /* 49407 */ "s[56:59]\0"
  /* 49416 */ "v[56:59]\0"
  /* 49425 */ "a[57:59]\0"
  /* 49434 */ "s[57:59]\0"
  /* 49443 */ "v[57:59]\0"
  /* 49452 */ "a[28:59]\0"
  /* 49461 */ "s[28:59]\0"
  /* 49470 */ "v[28:59]\0"
  /* 49479 */ "a[58:59]\0"
  /* 49488 */ "s[58:59]\0"
  /* 49497 */ "v[58:59]\0"
  /* 49506 */ "a[162:169]\0"
  /* 49517 */ "v[162:169]\0"
  /* 49528 */ "a[154:169]\0"
  /* 49539 */ "v[154:169]\0"
  /* 49550 */ "a[164:169]\0"
  /* 49561 */ "v[164:169]\0"
  /* 49572 */ "a[165:169]\0"
  /* 49583 */ "v[165:169]\0"
  /* 49594 */ "a[166:169]\0"
  /* 49605 */ "v[166:169]\0"
  /* 49616 */ "a[167:169]\0"
  /* 49627 */ "v[167:169]\0"
  /* 49638 */ "a[138:169]\0"
  /* 49649 */ "v[138:169]\0"
  /* 49660 */ "a[168:169]\0"
  /* 49671 */ "v[168:169]\0"
  /* 49682 */ "a[62:69]\0"
  /* 49691 */ "v[62:69]\0"
  /* 49700 */ "a[54:69]\0"
  /* 49709 */ "v[54:69]\0"
  /* 49718 */ "a[64:69]\0"
  /* 49727 */ "s[64:69]\0"
  /* 49736 */ "v[64:69]\0"
  /* 49745 */ "a[65:69]\0"
  /* 49754 */ "v[65:69]\0"
  /* 49763 */ "a[66:69]\0"
  /* 49772 */ "v[66:69]\0"
  /* 49781 */ "a[67:69]\0"
  /* 49790 */ "v[67:69]\0"
  /* 49799 */ "a[38:69]\0"
  /* 49808 */ "v[38:69]\0"
  /* 49817 */ "a[68:69]\0"
  /* 49826 */ "s[68:69]\0"
  /* 49835 */ "v[68:69]\0"
  /* 49844 */ "a[172:179]\0"
  /* 49855 */ "v[172:179]\0"
  /* 49866 */ "a[164:179]\0"
  /* 49877 */ "v[164:179]\0"
  /* 49888 */ "a[174:179]\0"
  /* 49899 */ "v[174:179]\0"
  /* 49910 */ "a[175:179]\0"
  /* 49921 */ "v[175:179]\0"
  /* 49932 */ "a[176:179]\0"
  /* 49943 */ "v[176:179]\0"
  /* 49954 */ "a[177:179]\0"
  /* 49965 */ "v[177:179]\0"
  /* 49976 */ "a[148:179]\0"
  /* 49987 */ "v[148:179]\0"
  /* 49998 */ "a[178:179]\0"
  /* 50009 */ "v[178:179]\0"
  /* 50020 */ "a[72:79]\0"
  /* 50029 */ "s[72:79]\0"
  /* 50038 */ "v[72:79]\0"
  /* 50047 */ "a[64:79]\0"
  /* 50056 */ "s[64:79]\0"
  /* 50065 */ "v[64:79]\0"
  /* 50074 */ "a[74:79]\0"
  /* 50083 */ "v[74:79]\0"
  /* 50092 */ "a[75:79]\0"
  /* 50101 */ "v[75:79]\0"
  /* 50110 */ "a[76:79]\0"
  /* 50119 */ "s[76:79]\0"
  /* 50128 */ "v[76:79]\0"
  /* 50137 */ "a[77:79]\0"
  /* 50146 */ "v[77:79]\0"
  /* 50155 */ "a[48:79]\0"
  /* 50164 */ "s[48:79]\0"
  /* 50173 */ "v[48:79]\0"
  /* 50182 */ "a[78:79]\0"
  /* 50191 */ "s[78:79]\0"
  /* 50200 */ "v[78:79]\0"
  /* 50209 */ "a[182:189]\0"
  /* 50220 */ "v[182:189]\0"
  /* 50231 */ "a[174:189]\0"
  /* 50242 */ "v[174:189]\0"
  /* 50253 */ "a[184:189]\0"
  /* 50264 */ "v[184:189]\0"
  /* 50275 */ "a[185:189]\0"
  /* 50286 */ "v[185:189]\0"
  /* 50297 */ "a[186:189]\0"
  /* 50308 */ "v[186:189]\0"
  /* 50319 */ "a[187:189]\0"
  /* 50330 */ "v[187:189]\0"
  /* 50341 */ "a[158:189]\0"
  /* 50352 */ "v[158:189]\0"
  /* 50363 */ "a[188:189]\0"
  /* 50374 */ "v[188:189]\0"
  /* 50385 */ "a[82:89]\0"
  /* 50394 */ "v[82:89]\0"
  /* 50403 */ "a[74:89]\0"
  /* 50412 */ "v[74:89]\0"
  /* 50421 */ "a[84:89]\0"
  /* 50430 */ "s[84:89]\0"
  /* 50439 */ "v[84:89]\0"
  /* 50448 */ "a[85:89]\0"
  /* 50457 */ "v[85:89]\0"
  /* 50466 */ "a[86:89]\0"
  /* 50475 */ "v[86:89]\0"
  /* 50484 */ "a[87:89]\0"
  /* 50493 */ "s[87:89]\0"
  /* 50502 */ "v[87:89]\0"
  /* 50511 */ "a[58:89]\0"
  /* 50520 */ "v[58:89]\0"
  /* 50529 */ "a[88:89]\0"
  /* 50538 */ "s[88:89]\0"
  /* 50547 */ "v[88:89]\0"
  /* 50556 */ "a[192:199]\0"
  /* 50567 */ "v[192:199]\0"
  /* 50578 */ "a[184:199]\0"
  /* 50589 */ "v[184:199]\0"
  /* 50600 */ "a[194:199]\0"
  /* 50611 */ "v[194:199]\0"
  /* 50622 */ "a[195:199]\0"
  /* 50633 */ "v[195:199]\0"
  /* 50644 */ "a[196:199]\0"
  /* 50655 */ "v[196:199]\0"
  /* 50666 */ "a[197:199]\0"
  /* 50677 */ "v[197:199]\0"
  /* 50688 */ "a[168:199]\0"
  /* 50699 */ "v[168:199]\0"
  /* 50710 */ "a[198:199]\0"
  /* 50721 */ "v[198:199]\0"
  /* 50732 */ "a[92:99]\0"
  /* 50741 */ "s[92:99]\0"
  /* 50750 */ "v[92:99]\0"
  /* 50759 */ "a[84:99]\0"
  /* 50768 */ "s[84:99]\0"
  /* 50777 */ "v[84:99]\0"
  /* 50786 */ "a[94:99]\0"
  /* 50795 */ "v[94:99]\0"
  /* 50804 */ "a[95:99]\0"
  /* 50813 */ "v[95:99]\0"
  /* 50822 */ "a[96:99]\0"
  /* 50831 */ "s[96:99]\0"
  /* 50840 */ "v[96:99]\0"
  /* 50849 */ "a[97:99]\0"
  /* 50858 */ "v[97:99]\0"
  /* 50867 */ "a[68:99]\0"
  /* 50876 */ "s[68:99]\0"
  /* 50885 */ "v[68:99]\0"
  /* 50894 */ "a[98:99]\0"
  /* 50903 */ "s[98:99]\0"
  /* 50912 */ "v[98:99]\0"
  /* 50921 */ "a[2:9]\0"
  /* 50928 */ "v[2:9]\0"
  /* 50935 */ "a[4:9]\0"
  /* 50942 */ "s[4:9]\0"
  /* 50949 */ "v[4:9]\0"
  /* 50956 */ "a[5:9]\0"
  /* 50963 */ "v[5:9]\0"
  /* 50970 */ "a[6:9]\0"
  /* 50977 */ "v[6:9]\0"
  /* 50984 */ "a[7:9]\0"
  /* 50991 */ "v[7:9]\0"
  /* 50998 */ "a[8:9]\0"
  /* 51005 */ "ttmp[8:9]\0"
  /* 51015 */ "s[8:9]\0"
  /* 51022 */ "v[8:9]\0"
  /* 51029 */ "tba\0"
  /* 51033 */ "tma\0"
  /* 51037 */ "src_scc\0"
  /* 51045 */ "vcc\0"
  /* 51049 */ "exec\0"
  /* 51054 */ "pc\0"
  /* 51057 */ "private_rsrc\0"
  /* 51070 */ "src_pops_exiting_wave_id\0"
  /* 51095 */ "mode\0"
  /* 51100 */ "src_shared_base\0"
  /* 51116 */ "src_private_base\0"
  /* 51133 */ "v100.h\0"
  /* 51140 */ "v200.h\0"
  /* 51147 */ "v110.h\0"
  /* 51154 */ "v210.h\0"
  /* 51161 */ "v10.h\0"
  /* 51167 */ "v120.h\0"
  /* 51174 */ "v220.h\0"
  /* 51181 */ "v20.h\0"
  /* 51187 */ "v130.h\0"
  /* 51194 */ "v230.h\0"
  /* 51201 */ "v30.h\0"
  /* 51207 */ "v140.h\0"
  /* 51214 */ "v240.h\0"
  /* 51221 */ "v40.h\0"
  /* 51227 */ "v150.h\0"
  /* 51234 */ "v250.h\0"
  /* 51241 */ "v50.h\0"
  /* 51247 */ "v160.h\0"
  /* 51254 */ "v60.h\0"
  /* 51260 */ "v170.h\0"
  /* 51267 */ "v70.h\0"
  /* 51273 */ "v180.h\0"
  /* 51280 */ "v80.h\0"
  /* 51286 */ "v190.h\0"
  /* 51293 */ "v90.h\0"
  /* 51299 */ "v0.h\0"
  /* 51304 */ "v101.h\0"
  /* 51311 */ "v201.h\0"
  /* 51318 */ "v111.h\0"
  /* 51325 */ "v211.h\0"
  /* 51332 */ "v11.h\0"
  /* 51338 */ "v121.h\0"
  /* 51345 */ "v221.h\0"
  /* 51352 */ "v21.h\0"
  /* 51358 */ "v131.h\0"
  /* 51365 */ "v231.h\0"
  /* 51372 */ "v31.h\0"
  /* 51378 */ "v141.h\0"
  /* 51385 */ "v241.h\0"
  /* 51392 */ "v41.h\0"
  /* 51398 */ "v151.h\0"
  /* 51405 */ "v251.h\0"
  /* 51412 */ "v51.h\0"
  /* 51418 */ "v161.h\0"
  /* 51425 */ "v61.h\0"
  /* 51431 */ "v171.h\0"
  /* 51438 */ "v71.h\0"
  /* 51444 */ "v181.h\0"
  /* 51451 */ "v81.h\0"
  /* 51457 */ "v191.h\0"
  /* 51464 */ "v91.h\0"
  /* 51470 */ "v1.h\0"
  /* 51475 */ "v102.h\0"
  /* 51482 */ "v202.h\0"
  /* 51489 */ "v112.h\0"
  /* 51496 */ "v212.h\0"
  /* 51503 */ "v12.h\0"
  /* 51509 */ "v122.h\0"
  /* 51516 */ "v222.h\0"
  /* 51523 */ "v22.h\0"
  /* 51529 */ "v132.h\0"
  /* 51536 */ "v232.h\0"
  /* 51543 */ "v32.h\0"
  /* 51549 */ "v142.h\0"
  /* 51556 */ "v242.h\0"
  /* 51563 */ "v42.h\0"
  /* 51569 */ "v152.h\0"
  /* 51576 */ "v252.h\0"
  /* 51583 */ "v52.h\0"
  /* 51589 */ "v162.h\0"
  /* 51596 */ "v62.h\0"
  /* 51602 */ "v172.h\0"
  /* 51609 */ "v72.h\0"
  /* 51615 */ "v182.h\0"
  /* 51622 */ "v82.h\0"
  /* 51628 */ "v192.h\0"
  /* 51635 */ "v92.h\0"
  /* 51641 */ "v2.h\0"
  /* 51646 */ "v103.h\0"
  /* 51653 */ "v203.h\0"
  /* 51660 */ "v113.h\0"
  /* 51667 */ "v213.h\0"
  /* 51674 */ "v13.h\0"
  /* 51680 */ "v123.h\0"
  /* 51687 */ "v223.h\0"
  /* 51694 */ "v23.h\0"
  /* 51700 */ "v133.h\0"
  /* 51707 */ "v233.h\0"
  /* 51714 */ "v33.h\0"
  /* 51720 */ "v143.h\0"
  /* 51727 */ "v243.h\0"
  /* 51734 */ "v43.h\0"
  /* 51740 */ "v153.h\0"
  /* 51747 */ "v253.h\0"
  /* 51754 */ "v53.h\0"
  /* 51760 */ "v163.h\0"
  /* 51767 */ "v63.h\0"
  /* 51773 */ "v173.h\0"
  /* 51780 */ "v73.h\0"
  /* 51786 */ "v183.h\0"
  /* 51793 */ "v83.h\0"
  /* 51799 */ "v193.h\0"
  /* 51806 */ "v93.h\0"
  /* 51812 */ "v3.h\0"
  /* 51817 */ "v104.h\0"
  /* 51824 */ "v204.h\0"
  /* 51831 */ "v114.h\0"
  /* 51838 */ "v214.h\0"
  /* 51845 */ "v14.h\0"
  /* 51851 */ "v124.h\0"
  /* 51858 */ "v224.h\0"
  /* 51865 */ "v24.h\0"
  /* 51871 */ "v134.h\0"
  /* 51878 */ "v234.h\0"
  /* 51885 */ "v34.h\0"
  /* 51891 */ "v144.h\0"
  /* 51898 */ "v244.h\0"
  /* 51905 */ "v44.h\0"
  /* 51911 */ "v154.h\0"
  /* 51918 */ "v254.h\0"
  /* 51925 */ "v54.h\0"
  /* 51931 */ "v164.h\0"
  /* 51938 */ "v64.h\0"
  /* 51944 */ "v174.h\0"
  /* 51951 */ "v74.h\0"
  /* 51957 */ "v184.h\0"
  /* 51964 */ "v84.h\0"
  /* 51970 */ "v194.h\0"
  /* 51977 */ "v94.h\0"
  /* 51983 */ "v4.h\0"
  /* 51988 */ "v105.h\0"
  /* 51995 */ "v205.h\0"
  /* 52002 */ "v115.h\0"
  /* 52009 */ "v215.h\0"
  /* 52016 */ "v15.h\0"
  /* 52022 */ "v125.h\0"
  /* 52029 */ "v225.h\0"
  /* 52036 */ "v25.h\0"
  /* 52042 */ "v135.h\0"
  /* 52049 */ "v235.h\0"
  /* 52056 */ "v35.h\0"
  /* 52062 */ "v145.h\0"
  /* 52069 */ "v245.h\0"
  /* 52076 */ "v45.h\0"
  /* 52082 */ "v155.h\0"
  /* 52089 */ "v255.h\0"
  /* 52096 */ "v55.h\0"
  /* 52102 */ "v165.h\0"
  /* 52109 */ "v65.h\0"
  /* 52115 */ "v175.h\0"
  /* 52122 */ "v75.h\0"
  /* 52128 */ "v185.h\0"
  /* 52135 */ "v85.h\0"
  /* 52141 */ "v195.h\0"
  /* 52148 */ "v95.h\0"
  /* 52154 */ "v5.h\0"
  /* 52159 */ "v106.h\0"
  /* 52166 */ "v206.h\0"
  /* 52173 */ "v116.h\0"
  /* 52180 */ "v216.h\0"
  /* 52187 */ "v16.h\0"
  /* 52193 */ "v126.h\0"
  /* 52200 */ "v226.h\0"
  /* 52207 */ "v26.h\0"
  /* 52213 */ "v136.h\0"
  /* 52220 */ "v236.h\0"
  /* 52227 */ "v36.h\0"
  /* 52233 */ "v146.h\0"
  /* 52240 */ "v246.h\0"
  /* 52247 */ "v46.h\0"
  /* 52253 */ "v156.h\0"
  /* 52260 */ "v56.h\0"
  /* 52266 */ "v166.h\0"
  /* 52273 */ "v66.h\0"
  /* 52279 */ "v176.h\0"
  /* 52286 */ "v76.h\0"
  /* 52292 */ "v186.h\0"
  /* 52299 */ "v86.h\0"
  /* 52305 */ "v196.h\0"
  /* 52312 */ "v96.h\0"
  /* 52318 */ "v6.h\0"
  /* 52323 */ "v107.h\0"
  /* 52330 */ "v207.h\0"
  /* 52337 */ "v117.h\0"
  /* 52344 */ "v217.h\0"
  /* 52351 */ "v17.h\0"
  /* 52357 */ "v127.h\0"
  /* 52364 */ "v227.h\0"
  /* 52371 */ "v27.h\0"
  /* 52377 */ "v137.h\0"
  /* 52384 */ "v237.h\0"
  /* 52391 */ "v37.h\0"
  /* 52397 */ "v147.h\0"
  /* 52404 */ "v247.h\0"
  /* 52411 */ "v47.h\0"
  /* 52417 */ "v157.h\0"
  /* 52424 */ "v57.h\0"
  /* 52430 */ "v167.h\0"
  /* 52437 */ "v67.h\0"
  /* 52443 */ "v177.h\0"
  /* 52450 */ "v77.h\0"
  /* 52456 */ "v187.h\0"
  /* 52463 */ "v87.h\0"
  /* 52469 */ "v197.h\0"
  /* 52476 */ "v97.h\0"
  /* 52482 */ "v7.h\0"
  /* 52487 */ "v108.h\0"
  /* 52494 */ "v208.h\0"
  /* 52501 */ "v118.h\0"
  /* 52508 */ "v218.h\0"
  /* 52515 */ "v18.h\0"
  /* 52521 */ "v128.h\0"
  /* 52528 */ "v228.h\0"
  /* 52535 */ "v28.h\0"
  /* 52541 */ "v138.h\0"
  /* 52548 */ "v238.h\0"
  /* 52555 */ "v38.h\0"
  /* 52561 */ "v148.h\0"
  /* 52568 */ "v248.h\0"
  /* 52575 */ "v48.h\0"
  /* 52581 */ "v158.h\0"
  /* 52588 */ "v58.h\0"
  /* 52594 */ "v168.h\0"
  /* 52601 */ "v68.h\0"
  /* 52607 */ "v178.h\0"
  /* 52614 */ "v78.h\0"
  /* 52620 */ "v188.h\0"
  /* 52627 */ "v88.h\0"
  /* 52633 */ "v198.h\0"
  /* 52640 */ "v98.h\0"
  /* 52646 */ "v8.h\0"
  /* 52651 */ "v109.h\0"
  /* 52658 */ "v209.h\0"
  /* 52665 */ "v119.h\0"
  /* 52672 */ "v219.h\0"
  /* 52679 */ "v19.h\0"
  /* 52685 */ "v129.h\0"
  /* 52692 */ "v229.h\0"
  /* 52699 */ "v29.h\0"
  /* 52705 */ "v139.h\0"
  /* 52712 */ "v239.h\0"
  /* 52719 */ "v39.h\0"
  /* 52725 */ "v149.h\0"
  /* 52732 */ "v249.h\0"
  /* 52739 */ "v49.h\0"
  /* 52745 */ "v159.h\0"
  /* 52752 */ "v59.h\0"
  /* 52758 */ "v169.h\0"
  /* 52765 */ "v69.h\0"
  /* 52771 */ "v179.h\0"
  /* 52778 */ "v79.h\0"
  /* 52784 */ "v189.h\0"
  /* 52791 */ "v89.h\0"
  /* 52797 */ "v199.h\0"
  /* 52804 */ "v99.h\0"
  /* 52810 */ "v9.h\0"
  /* 52815 */ "flat_scratch\0"
  /* 52828 */ "tba_hi\0"
  /* 52835 */ "tma_hi\0"
  /* 52842 */ "vcc_hi\0"
  /* 52849 */ "exec_hi\0"
  /* 52857 */ "flat_scratch_hi\0"
  /* 52873 */ "xnack_mask_hi\0"
  /* 52887 */ "xnack_mask\0"
  /* 52898 */ "a100.l\0"
  /* 52905 */ "s100.l\0"
  /* 52912 */ "v100.l\0"
  /* 52919 */ "a200.l\0"
  /* 52926 */ "v200.l\0"
  /* 52933 */ "a110.l\0"
  /* 52940 */ "v110.l\0"
  /* 52947 */ "a210.l\0"
  /* 52954 */ "v210.l\0"
  /* 52961 */ "a10.l\0"
  /* 52967 */ "ttmp10.l\0"
  /* 52976 */ "s10.l\0"
  /* 52982 */ "v10.l\0"
  /* 52988 */ "a120.l\0"
  /* 52995 */ "v120.l\0"
  /* 53002 */ "a220.l\0"
  /* 53009 */ "v220.l\0"
  /* 53016 */ "a20.l\0"
  /* 53022 */ "s20.l\0"
  /* 53028 */ "v20.l\0"
  /* 53034 */ "a130.l\0"
  /* 53041 */ "v130.l\0"
  /* 53048 */ "a230.l\0"
  /* 53055 */ "v230.l\0"
  /* 53062 */ "a30.l\0"
  /* 53068 */ "s30.l\0"
  /* 53074 */ "v30.l\0"
  /* 53080 */ "a140.l\0"
  /* 53087 */ "v140.l\0"
  /* 53094 */ "a240.l\0"
  /* 53101 */ "v240.l\0"
  /* 53108 */ "a40.l\0"
  /* 53114 */ "s40.l\0"
  /* 53120 */ "v40.l\0"
  /* 53126 */ "a150.l\0"
  /* 53133 */ "v150.l\0"
  /* 53140 */ "a250.l\0"
  /* 53147 */ "v250.l\0"
  /* 53154 */ "a50.l\0"
  /* 53160 */ "s50.l\0"
  /* 53166 */ "v50.l\0"
  /* 53172 */ "a160.l\0"
  /* 53179 */ "v160.l\0"
  /* 53186 */ "a60.l\0"
  /* 53192 */ "s60.l\0"
  /* 53198 */ "v60.l\0"
  /* 53204 */ "a170.l\0"
  /* 53211 */ "v170.l\0"
  /* 53218 */ "a70.l\0"
  /* 53224 */ "s70.l\0"
  /* 53230 */ "v70.l\0"
  /* 53236 */ "a180.l\0"
  /* 53243 */ "v180.l\0"
  /* 53250 */ "a80.l\0"
  /* 53256 */ "s80.l\0"
  /* 53262 */ "v80.l\0"
  /* 53268 */ "a190.l\0"
  /* 53275 */ "v190.l\0"
  /* 53282 */ "a90.l\0"
  /* 53288 */ "s90.l\0"
  /* 53294 */ "v90.l\0"
  /* 53300 */ "a0.l\0"
  /* 53305 */ "m0.l\0"
  /* 53310 */ "ttmp0.l\0"
  /* 53318 */ "s0.l\0"
  /* 53323 */ "v0.l\0"
  /* 53328 */ "a101.l\0"
  /* 53335 */ "s101.l\0"
  /* 53342 */ "v101.l\0"
  /* 53349 */ "a201.l\0"
  /* 53356 */ "v201.l\0"
  /* 53363 */ "a111.l\0"
  /* 53370 */ "v111.l\0"
  /* 53377 */ "a211.l\0"
  /* 53384 */ "v211.l\0"
  /* 53391 */ "a11.l\0"
  /* 53397 */ "ttmp11.l\0"
  /* 53406 */ "s11.l\0"
  /* 53412 */ "v11.l\0"
  /* 53418 */ "a121.l\0"
  /* 53425 */ "v121.l\0"
  /* 53432 */ "a221.l\0"
  /* 53439 */ "v221.l\0"
  /* 53446 */ "a21.l\0"
  /* 53452 */ "s21.l\0"
  /* 53458 */ "v21.l\0"
  /* 53464 */ "a131.l\0"
  /* 53471 */ "v131.l\0"
  /* 53478 */ "a231.l\0"
  /* 53485 */ "v231.l\0"
  /* 53492 */ "a31.l\0"
  /* 53498 */ "s31.l\0"
  /* 53504 */ "v31.l\0"
  /* 53510 */ "a141.l\0"
  /* 53517 */ "v141.l\0"
  /* 53524 */ "a241.l\0"
  /* 53531 */ "v241.l\0"
  /* 53538 */ "a41.l\0"
  /* 53544 */ "s41.l\0"
  /* 53550 */ "v41.l\0"
  /* 53556 */ "a151.l\0"
  /* 53563 */ "v151.l\0"
  /* 53570 */ "a251.l\0"
  /* 53577 */ "v251.l\0"
  /* 53584 */ "a51.l\0"
  /* 53590 */ "s51.l\0"
  /* 53596 */ "v51.l\0"
  /* 53602 */ "a161.l\0"
  /* 53609 */ "v161.l\0"
  /* 53616 */ "a61.l\0"
  /* 53622 */ "s61.l\0"
  /* 53628 */ "v61.l\0"
  /* 53634 */ "a171.l\0"
  /* 53641 */ "v171.l\0"
  /* 53648 */ "a71.l\0"
  /* 53654 */ "s71.l\0"
  /* 53660 */ "v71.l\0"
  /* 53666 */ "a181.l\0"
  /* 53673 */ "v181.l\0"
  /* 53680 */ "a81.l\0"
  /* 53686 */ "s81.l\0"
  /* 53692 */ "v81.l\0"
  /* 53698 */ "a191.l\0"
  /* 53705 */ "v191.l\0"
  /* 53712 */ "a91.l\0"
  /* 53718 */ "s91.l\0"
  /* 53724 */ "v91.l\0"
  /* 53730 */ "a1.l\0"
  /* 53735 */ "ttmp1.l\0"
  /* 53743 */ "s1.l\0"
  /* 53748 */ "v1.l\0"
  /* 53753 */ "a102.l\0"
  /* 53760 */ "s102.l\0"
  /* 53767 */ "v102.l\0"
  /* 53774 */ "a202.l\0"
  /* 53781 */ "v202.l\0"
  /* 53788 */ "a112.l\0"
  /* 53795 */ "v112.l\0"
  /* 53802 */ "a212.l\0"
  /* 53809 */ "v212.l\0"
  /* 53816 */ "a12.l\0"
  /* 53822 */ "ttmp12.l\0"
  /* 53831 */ "s12.l\0"
  /* 53837 */ "v12.l\0"
  /* 53843 */ "a122.l\0"
  /* 53850 */ "v122.l\0"
  /* 53857 */ "a222.l\0"
  /* 53864 */ "v222.l\0"
  /* 53871 */ "a22.l\0"
  /* 53877 */ "s22.l\0"
  /* 53883 */ "v22.l\0"
  /* 53889 */ "a132.l\0"
  /* 53896 */ "v132.l\0"
  /* 53903 */ "a232.l\0"
  /* 53910 */ "v232.l\0"
  /* 53917 */ "a32.l\0"
  /* 53923 */ "s32.l\0"
  /* 53929 */ "v32.l\0"
  /* 53935 */ "a142.l\0"
  /* 53942 */ "v142.l\0"
  /* 53949 */ "a242.l\0"
  /* 53956 */ "v242.l\0"
  /* 53963 */ "a42.l\0"
  /* 53969 */ "s42.l\0"
  /* 53975 */ "v42.l\0"
  /* 53981 */ "a152.l\0"
  /* 53988 */ "v152.l\0"
  /* 53995 */ "a252.l\0"
  /* 54002 */ "v252.l\0"
  /* 54009 */ "a52.l\0"
  /* 54015 */ "s52.l\0"
  /* 54021 */ "v52.l\0"
  /* 54027 */ "a162.l\0"
  /* 54034 */ "v162.l\0"
  /* 54041 */ "a62.l\0"
  /* 54047 */ "s62.l\0"
  /* 54053 */ "v62.l\0"
  /* 54059 */ "a172.l\0"
  /* 54066 */ "v172.l\0"
  /* 54073 */ "a72.l\0"
  /* 54079 */ "s72.l\0"
  /* 54085 */ "v72.l\0"
  /* 54091 */ "a182.l\0"
  /* 54098 */ "v182.l\0"
  /* 54105 */ "a82.l\0"
  /* 54111 */ "s82.l\0"
  /* 54117 */ "v82.l\0"
  /* 54123 */ "a192.l\0"
  /* 54130 */ "v192.l\0"
  /* 54137 */ "a92.l\0"
  /* 54143 */ "s92.l\0"
  /* 54149 */ "v92.l\0"
  /* 54155 */ "a2.l\0"
  /* 54160 */ "ttmp2.l\0"
  /* 54168 */ "s2.l\0"
  /* 54173 */ "v2.l\0"
  /* 54178 */ "a103.l\0"
  /* 54185 */ "s103.l\0"
  /* 54192 */ "v103.l\0"
  /* 54199 */ "a203.l\0"
  /* 54206 */ "v203.l\0"
  /* 54213 */ "a113.l\0"
  /* 54220 */ "v113.l\0"
  /* 54227 */ "a213.l\0"
  /* 54234 */ "v213.l\0"
  /* 54241 */ "a13.l\0"
  /* 54247 */ "ttmp13.l\0"
  /* 54256 */ "s13.l\0"
  /* 54262 */ "v13.l\0"
  /* 54268 */ "a123.l\0"
  /* 54275 */ "v123.l\0"
  /* 54282 */ "a223.l\0"
  /* 54289 */ "v223.l\0"
  /* 54296 */ "a23.l\0"
  /* 54302 */ "s23.l\0"
  /* 54308 */ "v23.l\0"
  /* 54314 */ "a133.l\0"
  /* 54321 */ "v133.l\0"
  /* 54328 */ "a233.l\0"
  /* 54335 */ "v233.l\0"
  /* 54342 */ "a33.l\0"
  /* 54348 */ "s33.l\0"
  /* 54354 */ "v33.l\0"
  /* 54360 */ "a143.l\0"
  /* 54367 */ "v143.l\0"
  /* 54374 */ "a243.l\0"
  /* 54381 */ "v243.l\0"
  /* 54388 */ "a43.l\0"
  /* 54394 */ "s43.l\0"
  /* 54400 */ "v43.l\0"
  /* 54406 */ "a153.l\0"
  /* 54413 */ "v153.l\0"
  /* 54420 */ "a253.l\0"
  /* 54427 */ "v253.l\0"
  /* 54434 */ "a53.l\0"
  /* 54440 */ "s53.l\0"
  /* 54446 */ "v53.l\0"
  /* 54452 */ "a163.l\0"
  /* 54459 */ "v163.l\0"
  /* 54466 */ "a63.l\0"
  /* 54472 */ "s63.l\0"
  /* 54478 */ "v63.l\0"
  /* 54484 */ "a173.l\0"
  /* 54491 */ "v173.l\0"
  /* 54498 */ "a73.l\0"
  /* 54504 */ "s73.l\0"
  /* 54510 */ "v73.l\0"
  /* 54516 */ "a183.l\0"
  /* 54523 */ "v183.l\0"
  /* 54530 */ "a83.l\0"
  /* 54536 */ "s83.l\0"
  /* 54542 */ "v83.l\0"
  /* 54548 */ "a193.l\0"
  /* 54555 */ "v193.l\0"
  /* 54562 */ "a93.l\0"
  /* 54568 */ "s93.l\0"
  /* 54574 */ "v93.l\0"
  /* 54580 */ "a3.l\0"
  /* 54585 */ "ttmp3.l\0"
  /* 54593 */ "s3.l\0"
  /* 54598 */ "v3.l\0"
  /* 54603 */ "a104.l\0"
  /* 54610 */ "s104.l\0"
  /* 54617 */ "v104.l\0"
  /* 54624 */ "a204.l\0"
  /* 54631 */ "v204.l\0"
  /* 54638 */ "a114.l\0"
  /* 54645 */ "v114.l\0"
  /* 54652 */ "a214.l\0"
  /* 54659 */ "v214.l\0"
  /* 54666 */ "a14.l\0"
  /* 54672 */ "ttmp14.l\0"
  /* 54681 */ "s14.l\0"
  /* 54687 */ "v14.l\0"
  /* 54693 */ "a124.l\0"
  /* 54700 */ "v124.l\0"
  /* 54707 */ "a224.l\0"
  /* 54714 */ "v224.l\0"
  /* 54721 */ "a24.l\0"
  /* 54727 */ "s24.l\0"
  /* 54733 */ "v24.l\0"
  /* 54739 */ "a134.l\0"
  /* 54746 */ "v134.l\0"
  /* 54753 */ "a234.l\0"
  /* 54760 */ "v234.l\0"
  /* 54767 */ "a34.l\0"
  /* 54773 */ "s34.l\0"
  /* 54779 */ "v34.l\0"
  /* 54785 */ "a144.l\0"
  /* 54792 */ "v144.l\0"
  /* 54799 */ "a244.l\0"
  /* 54806 */ "v244.l\0"
  /* 54813 */ "a44.l\0"
  /* 54819 */ "s44.l\0"
  /* 54825 */ "v44.l\0"
  /* 54831 */ "a154.l\0"
  /* 54838 */ "v154.l\0"
  /* 54845 */ "a254.l\0"
  /* 54852 */ "v254.l\0"
  /* 54859 */ "a54.l\0"
  /* 54865 */ "s54.l\0"
  /* 54871 */ "v54.l\0"
  /* 54877 */ "a164.l\0"
  /* 54884 */ "v164.l\0"
  /* 54891 */ "a64.l\0"
  /* 54897 */ "s64.l\0"
  /* 54903 */ "v64.l\0"
  /* 54909 */ "a174.l\0"
  /* 54916 */ "v174.l\0"
  /* 54923 */ "a74.l\0"
  /* 54929 */ "s74.l\0"
  /* 54935 */ "v74.l\0"
  /* 54941 */ "a184.l\0"
  /* 54948 */ "v184.l\0"
  /* 54955 */ "a84.l\0"
  /* 54961 */ "s84.l\0"
  /* 54967 */ "v84.l\0"
  /* 54973 */ "a194.l\0"
  /* 54980 */ "v194.l\0"
  /* 54987 */ "a94.l\0"
  /* 54993 */ "s94.l\0"
  /* 54999 */ "v94.l\0"
  /* 55005 */ "a4.l\0"
  /* 55010 */ "ttmp4.l\0"
  /* 55018 */ "s4.l\0"
  /* 55023 */ "v4.l\0"
  /* 55028 */ "a105.l\0"
  /* 55035 */ "s105.l\0"
  /* 55042 */ "v105.l\0"
  /* 55049 */ "a205.l\0"
  /* 55056 */ "v205.l\0"
  /* 55063 */ "a115.l\0"
  /* 55070 */ "v115.l\0"
  /* 55077 */ "a215.l\0"
  /* 55084 */ "v215.l\0"
  /* 55091 */ "a15.l\0"
  /* 55097 */ "ttmp15.l\0"
  /* 55106 */ "s15.l\0"
  /* 55112 */ "v15.l\0"
  /* 55118 */ "a125.l\0"
  /* 55125 */ "v125.l\0"
  /* 55132 */ "a225.l\0"
  /* 55139 */ "v225.l\0"
  /* 55146 */ "a25.l\0"
  /* 55152 */ "s25.l\0"
  /* 55158 */ "v25.l\0"
  /* 55164 */ "a135.l\0"
  /* 55171 */ "v135.l\0"
  /* 55178 */ "a235.l\0"
  /* 55185 */ "v235.l\0"
  /* 55192 */ "a35.l\0"
  /* 55198 */ "s35.l\0"
  /* 55204 */ "v35.l\0"
  /* 55210 */ "a145.l\0"
  /* 55217 */ "v145.l\0"
  /* 55224 */ "a245.l\0"
  /* 55231 */ "v245.l\0"
  /* 55238 */ "a45.l\0"
  /* 55244 */ "s45.l\0"
  /* 55250 */ "v45.l\0"
  /* 55256 */ "a155.l\0"
  /* 55263 */ "v155.l\0"
  /* 55270 */ "a255.l\0"
  /* 55277 */ "v255.l\0"
  /* 55284 */ "a55.l\0"
  /* 55290 */ "s55.l\0"
  /* 55296 */ "v55.l\0"
  /* 55302 */ "a165.l\0"
  /* 55309 */ "v165.l\0"
  /* 55316 */ "a65.l\0"
  /* 55322 */ "s65.l\0"
  /* 55328 */ "v65.l\0"
  /* 55334 */ "a175.l\0"
  /* 55341 */ "v175.l\0"
  /* 55348 */ "a75.l\0"
  /* 55354 */ "s75.l\0"
  /* 55360 */ "v75.l\0"
  /* 55366 */ "a185.l\0"
  /* 55373 */ "v185.l\0"
  /* 55380 */ "a85.l\0"
  /* 55386 */ "s85.l\0"
  /* 55392 */ "v85.l\0"
  /* 55398 */ "a195.l\0"
  /* 55405 */ "v195.l\0"
  /* 55412 */ "a95.l\0"
  /* 55418 */ "s95.l\0"
  /* 55424 */ "v95.l\0"
  /* 55430 */ "a5.l\0"
  /* 55435 */ "ttmp5.l\0"
  /* 55443 */ "s5.l\0"
  /* 55448 */ "v5.l\0"
  /* 55453 */ "a106.l\0"
  /* 55460 */ "v106.l\0"
  /* 55467 */ "a206.l\0"
  /* 55474 */ "v206.l\0"
  /* 55481 */ "a116.l\0"
  /* 55488 */ "v116.l\0"
  /* 55495 */ "a216.l\0"
  /* 55502 */ "v216.l\0"
  /* 55509 */ "a16.l\0"
  /* 55515 */ "s16.l\0"
  /* 55521 */ "v16.l\0"
  /* 55527 */ "a126.l\0"
  /* 55534 */ "v126.l\0"
  /* 55541 */ "a226.l\0"
  /* 55548 */ "v226.l\0"
  /* 55555 */ "a26.l\0"
  /* 55561 */ "s26.l\0"
  /* 55567 */ "v26.l\0"
  /* 55573 */ "a136.l\0"
  /* 55580 */ "v136.l\0"
  /* 55587 */ "a236.l\0"
  /* 55594 */ "v236.l\0"
  /* 55601 */ "a36.l\0"
  /* 55607 */ "s36.l\0"
  /* 55613 */ "v36.l\0"
  /* 55619 */ "a146.l\0"
  /* 55626 */ "v146.l\0"
  /* 55633 */ "a246.l\0"
  /* 55640 */ "v246.l\0"
  /* 55647 */ "a46.l\0"
  /* 55653 */ "s46.l\0"
  /* 55659 */ "v46.l\0"
  /* 55665 */ "a156.l\0"
  /* 55672 */ "v156.l\0"
  /* 55679 */ "a56.l\0"
  /* 55685 */ "s56.l\0"
  /* 55691 */ "v56.l\0"
  /* 55697 */ "a166.l\0"
  /* 55704 */ "v166.l\0"
  /* 55711 */ "a66.l\0"
  /* 55717 */ "s66.l\0"
  /* 55723 */ "v66.l\0"
  /* 55729 */ "a176.l\0"
  /* 55736 */ "v176.l\0"
  /* 55743 */ "a76.l\0"
  /* 55749 */ "s76.l\0"
  /* 55755 */ "v76.l\0"
  /* 55761 */ "a186.l\0"
  /* 55768 */ "v186.l\0"
  /* 55775 */ "a86.l\0"
  /* 55781 */ "s86.l\0"
  /* 55787 */ "v86.l\0"
  /* 55793 */ "a196.l\0"
  /* 55800 */ "v196.l\0"
  /* 55807 */ "a96.l\0"
  /* 55813 */ "s96.l\0"
  /* 55819 */ "v96.l\0"
  /* 55825 */ "a6.l\0"
  /* 55830 */ "ttmp6.l\0"
  /* 55838 */ "s6.l\0"
  /* 55843 */ "v6.l\0"
  /* 55848 */ "a107.l\0"
  /* 55855 */ "v107.l\0"
  /* 55862 */ "a207.l\0"
  /* 55869 */ "v207.l\0"
  /* 55876 */ "a117.l\0"
  /* 55883 */ "v117.l\0"
  /* 55890 */ "a217.l\0"
  /* 55897 */ "v217.l\0"
  /* 55904 */ "a17.l\0"
  /* 55910 */ "s17.l\0"
  /* 55916 */ "v17.l\0"
  /* 55922 */ "a127.l\0"
  /* 55929 */ "v127.l\0"
  /* 55936 */ "a227.l\0"
  /* 55943 */ "v227.l\0"
  /* 55950 */ "a27.l\0"
  /* 55956 */ "s27.l\0"
  /* 55962 */ "v27.l\0"
  /* 55968 */ "a137.l\0"
  /* 55975 */ "v137.l\0"
  /* 55982 */ "a237.l\0"
  /* 55989 */ "v237.l\0"
  /* 55996 */ "a37.l\0"
  /* 56002 */ "s37.l\0"
  /* 56008 */ "v37.l\0"
  /* 56014 */ "a147.l\0"
  /* 56021 */ "v147.l\0"
  /* 56028 */ "a247.l\0"
  /* 56035 */ "v247.l\0"
  /* 56042 */ "a47.l\0"
  /* 56048 */ "s47.l\0"
  /* 56054 */ "v47.l\0"
  /* 56060 */ "a157.l\0"
  /* 56067 */ "v157.l\0"
  /* 56074 */ "a57.l\0"
  /* 56080 */ "s57.l\0"
  /* 56086 */ "v57.l\0"
  /* 56092 */ "a167.l\0"
  /* 56099 */ "v167.l\0"
  /* 56106 */ "a67.l\0"
  /* 56112 */ "s67.l\0"
  /* 56118 */ "v67.l\0"
  /* 56124 */ "a177.l\0"
  /* 56131 */ "v177.l\0"
  /* 56138 */ "a77.l\0"
  /* 56144 */ "s77.l\0"
  /* 56150 */ "v77.l\0"
  /* 56156 */ "a187.l\0"
  /* 56163 */ "v187.l\0"
  /* 56170 */ "a87.l\0"
  /* 56176 */ "s87.l\0"
  /* 56182 */ "v87.l\0"
  /* 56188 */ "a197.l\0"
  /* 56195 */ "v197.l\0"
  /* 56202 */ "a97.l\0"
  /* 56208 */ "s97.l\0"
  /* 56214 */ "v97.l\0"
  /* 56220 */ "a7.l\0"
  /* 56225 */ "ttmp7.l\0"
  /* 56233 */ "s7.l\0"
  /* 56238 */ "v7.l\0"
  /* 56243 */ "a108.l\0"
  /* 56250 */ "v108.l\0"
  /* 56257 */ "a208.l\0"
  /* 56264 */ "v208.l\0"
  /* 56271 */ "a118.l\0"
  /* 56278 */ "v118.l\0"
  /* 56285 */ "a218.l\0"
  /* 56292 */ "v218.l\0"
  /* 56299 */ "a18.l\0"
  /* 56305 */ "s18.l\0"
  /* 56311 */ "v18.l\0"
  /* 56317 */ "a128.l\0"
  /* 56324 */ "v128.l\0"
  /* 56331 */ "a228.l\0"
  /* 56338 */ "v228.l\0"
  /* 56345 */ "a28.l\0"
  /* 56351 */ "s28.l\0"
  /* 56357 */ "v28.l\0"
  /* 56363 */ "a138.l\0"
  /* 56370 */ "v138.l\0"
  /* 56377 */ "a238.l\0"
  /* 56384 */ "v238.l\0"
  /* 56391 */ "a38.l\0"
  /* 56397 */ "s38.l\0"
  /* 56403 */ "v38.l\0"
  /* 56409 */ "a148.l\0"
  /* 56416 */ "v148.l\0"
  /* 56423 */ "a248.l\0"
  /* 56430 */ "v248.l\0"
  /* 56437 */ "a48.l\0"
  /* 56443 */ "s48.l\0"
  /* 56449 */ "v48.l\0"
  /* 56455 */ "a158.l\0"
  /* 56462 */ "v158.l\0"
  /* 56469 */ "a58.l\0"
  /* 56475 */ "s58.l\0"
  /* 56481 */ "v58.l\0"
  /* 56487 */ "a168.l\0"
  /* 56494 */ "v168.l\0"
  /* 56501 */ "a68.l\0"
  /* 56507 */ "s68.l\0"
  /* 56513 */ "v68.l\0"
  /* 56519 */ "a178.l\0"
  /* 56526 */ "v178.l\0"
  /* 56533 */ "a78.l\0"
  /* 56539 */ "s78.l\0"
  /* 56545 */ "v78.l\0"
  /* 56551 */ "a188.l\0"
  /* 56558 */ "v188.l\0"
  /* 56565 */ "a88.l\0"
  /* 56571 */ "s88.l\0"
  /* 56577 */ "v88.l\0"
  /* 56583 */ "a198.l\0"
  /* 56590 */ "v198.l\0"
  /* 56597 */ "a98.l\0"
  /* 56603 */ "s98.l\0"
  /* 56609 */ "v98.l\0"
  /* 56615 */ "a8.l\0"
  /* 56620 */ "ttmp8.l\0"
  /* 56628 */ "s8.l\0"
  /* 56633 */ "v8.l\0"
  /* 56638 */ "a109.l\0"
  /* 56645 */ "v109.l\0"
  /* 56652 */ "a209.l\0"
  /* 56659 */ "v209.l\0"
  /* 56666 */ "a119.l\0"
  /* 56673 */ "v119.l\0"
  /* 56680 */ "a219.l\0"
  /* 56687 */ "v219.l\0"
  /* 56694 */ "a19.l\0"
  /* 56700 */ "s19.l\0"
  /* 56706 */ "v19.l\0"
  /* 56712 */ "a129.l\0"
  /* 56719 */ "v129.l\0"
  /* 56726 */ "a229.l\0"
  /* 56733 */ "v229.l\0"
  /* 56740 */ "a29.l\0"
  /* 56746 */ "s29.l\0"
  /* 56752 */ "v29.l\0"
  /* 56758 */ "a139.l\0"
  /* 56765 */ "v139.l\0"
  /* 56772 */ "a239.l\0"
  /* 56779 */ "v239.l\0"
  /* 56786 */ "a39.l\0"
  /* 56792 */ "s39.l\0"
  /* 56798 */ "v39.l\0"
  /* 56804 */ "a149.l\0"
  /* 56811 */ "v149.l\0"
  /* 56818 */ "a249.l\0"
  /* 56825 */ "v249.l\0"
  /* 56832 */ "a49.l\0"
  /* 56838 */ "s49.l\0"
  /* 56844 */ "v49.l\0"
  /* 56850 */ "a159.l\0"
  /* 56857 */ "v159.l\0"
  /* 56864 */ "a59.l\0"
  /* 56870 */ "s59.l\0"
  /* 56876 */ "v59.l\0"
  /* 56882 */ "a169.l\0"
  /* 56889 */ "v169.l\0"
  /* 56896 */ "a69.l\0"
  /* 56902 */ "s69.l\0"
  /* 56908 */ "v69.l\0"
  /* 56914 */ "a179.l\0"
  /* 56921 */ "v179.l\0"
  /* 56928 */ "a79.l\0"
  /* 56934 */ "s79.l\0"
  /* 56940 */ "v79.l\0"
  /* 56946 */ "a189.l\0"
  /* 56953 */ "v189.l\0"
  /* 56960 */ "a89.l\0"
  /* 56966 */ "s89.l\0"
  /* 56972 */ "v89.l\0"
  /* 56978 */ "a199.l\0"
  /* 56985 */ "v199.l\0"
  /* 56992 */ "a99.l\0"
  /* 56998 */ "s99.l\0"
  /* 57004 */ "v99.l\0"
  /* 57010 */ "a9.l\0"
  /* 57015 */ "ttmp9.l\0"
  /* 57023 */ "s9.l\0"
  /* 57028 */ "v9.l\0"
  /* 57033 */ "src_scc.l\0"
  /* 57043 */ "src_pops_exiting_wave_id.l\0"
  /* 57070 */ "src_shared_base.l\0"
  /* 57088 */ "src_private_base.l\0"
  /* 57107 */ "tba_hi.l\0"
  /* 57116 */ "tma_hi.l\0"
  /* 57125 */ "vcc_hi.l\0"
  /* 57134 */ "exec_hi.l\0"
  /* 57144 */ "flat_scratch_hi.l\0"
  /* 57162 */ "xnack_mask_hi.l\0"
  /* 57178 */ "null.l\0"
  /* 57185 */ "tba_lo.l\0"
  /* 57194 */ "tma_lo.l\0"
  /* 57203 */ "vcc_lo.l\0"
  /* 57212 */ "exec_lo.l\0"
  /* 57222 */ "flat_scratch_lo.l\0"
  /* 57240 */ "xnack_mask_lo.l\0"
  /* 57256 */ "src_shared_limit.l\0"
  /* 57275 */ "src_private_limit.l\0"
  /* 57295 */ "src_vccz.l\0"
  /* 57306 */ "src_execz.l\0"
  /* 57318 */ "null\0"
  /* 57323 */ "tba_lo\0"
  /* 57330 */ "tma_lo\0"
  /* 57337 */ "vcc_lo\0"
  /* 57344 */ "exec_lo\0"
  /* 57352 */ "flat_scratch_lo\0"
  /* 57368 */ "xnack_mask_lo\0"
  /* 57382 */ "fp\0"
  /* 57385 */ "sp\0"
  /* 57388 */ "invalid vgpr\0"
  /* 57401 */ "src_lds_direct\0"
  /* 57416 */ "src_shared_limit\0"
  /* 57433 */ "src_private_limit\0"
  /* 57451 */ "src_vccz\0"
  /* 57460 */ "src_execz\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffset[] = {
    57388, 51049, 52849, 57344, 52815, 52857, 52857, 52857, 57352, 57352, 57352, 52815, 52815, 57382, 
    57401, 51095, 51054, 51057, 51041, 57318, 57385, 57460, 51070, 51116, 57433, 51037, 51100, 57416, 
    57451, 51029, 52828, 57323, 51033, 52835, 57330, 51045, 52842, 57337, 52887, 52873, 57368, 280, 
    578, 873, 1168, 1463, 1758, 7688, 7961, 8234, 8507, 45, 343, 638, 933, 1228, 
    1523, 7470, 7743, 8016, 8289, 84, 382, 677, 972, 1267, 1562, 7502, 7775, 8048, 
    8321, 116, 414, 709, 1004, 1299, 1594, 7534, 7807, 8080, 8353, 148, 446, 741, 
    1036, 1331, 1626, 7566, 7839, 8112, 8385, 180, 478, 773, 1068, 1363, 1658, 7588, 
    7861, 8134, 8407, 202, 500, 795, 1090, 1385, 1680, 7610, 7883, 8156, 8429, 224, 
    522, 817, 1112, 1407, 1702, 7632, 7905, 8178, 8451, 246, 544, 839, 1134, 1429, 
    1724, 7654, 7927, 8200, 8473, 268, 566, 861, 1156, 1451, 1746, 7676, 7949, 8222, 
    8495, 0, 298, 593, 888, 1183, 1478, 1773, 7703, 7976, 8249, 25, 323, 618, 
    913, 1208, 1503, 1793, 7723, 7996, 8269, 64, 362, 657, 952, 1247, 1542, 7482, 
    7755, 8028, 8301, 96, 394, 689, 984, 1279, 1574, 7514, 7787, 8060, 8333, 128, 
    426, 721, 1016, 1311, 1606, 7546, 7819, 8092, 8365, 160, 458, 753, 1048, 1343, 
    1638, 7578, 7851, 8124, 8397, 192, 490, 785, 1080, 1375, 1670, 7600, 7873, 8146, 
    8419, 214, 512, 807, 1102, 1397, 1692, 7622, 7895, 8168, 8441, 236, 534, 829, 
    1124, 1419, 1714, 7644, 7917, 8190, 8463, 258, 556, 851, 1146, 1441, 1736, 7666, 
    7939, 8212, 8485, 15, 313, 608, 903, 1198, 1493, 1783, 7713, 7986, 8259, 35, 
    333, 628, 923, 1218, 1513, 1803, 7733, 8006, 8279, 74, 372, 667, 962, 1257, 
    1552, 7492, 7765, 8038, 8311, 106, 404, 699, 994, 1289, 1584, 7524, 7797, 8070, 
    8343, 138, 436, 731, 1026, 1321, 1616, 7556, 7829, 8102, 8375, 170, 468, 763, 
    1058, 1353, 1648, 6611, 57134, 6711, 57212, 6643, 57144, 6834, 57144, 7104, 57144, 6743, 
    57222, 6854, 57222, 7124, 57222, 283, 292, 587, 882, 1177, 1472, 1767, 7697, 7970, 
    8243, 8516, 56, 354, 649, 944, 1239, 1534, 7474, 7747, 8020, 8293, 88, 386, 
    681, 976, 1271, 1566, 7506, 7779, 8052, 8325, 120, 418, 713, 1008, 1303, 1598, 
    7538, 7811, 8084, 8357, 152, 450, 745, 1040, 1335, 1630, 7570, 7843, 8116, 8389, 
    184, 482, 777, 1072, 1367, 1662, 7592, 7865, 8138, 8411, 206, 504, 799, 1094, 
    1389, 1684, 7614, 7887, 8160, 8433, 228, 526, 821, 1116, 1411, 1706, 7636, 7909, 
    8182, 8455, 250, 548, 843, 1138, 1433, 1728, 7658, 7931, 8204, 8477, 272, 570, 
    865, 1160, 1455, 1750, 7680, 7953, 8226, 8499, 5, 303, 598, 893, 1188, 1483, 
    6660, 57178, 6819, 57306, 6502, 57043, 6553, 57088, 6782, 57275, 6489, 57033, 6532, 57070, 
    6760, 57256, 6805, 57295, 6575, 57107, 6675, 57185, 6587, 57116, 6687, 57194, 286, 581, 
    876, 1171, 1466, 1761, 7691, 7964, 8237, 8510, 49, 347, 642, 937, 1232, 1527, 
    6599, 57125, 6699, 57203, 295, 590, 885, 1180, 1475, 1770, 7700, 7973, 8246, 8519, 
    60, 358, 653, 948, 1243, 1538, 7478, 7751, 8024, 8297, 92, 390, 685, 980, 
    1275, 1570, 7510, 7783, 8056, 8329, 124, 422, 717, 1012, 1307, 1602, 7542, 7815, 
    8088, 8361, 156, 454, 749, 1044, 1339, 1634, 7574, 7847, 8120, 8393, 188, 486, 
    781, 1076, 1371, 1666, 7596, 7869, 8142, 8415, 210, 508, 803, 1098, 1393, 1688, 
    7618, 7891, 8164, 8437, 232, 530, 825, 1120, 1415, 1710, 7640, 7913, 8186, 8459, 
    254, 552, 847, 1142, 1437, 1732, 7662, 7935, 8208, 8481, 276, 574, 869, 1164, 
    1459, 1754, 7684, 7957, 8230, 8503, 10, 308, 603, 898, 1193, 1488, 1778, 7708, 
    7981, 8254, 30, 328, 623, 918, 1213, 1508, 1798, 7728, 8001, 8274, 69, 367, 
    662, 957, 1252, 1547, 7487, 7760, 8033, 8306, 101, 399, 694, 989, 1284, 1579, 
    7519, 7792, 8065, 8338, 133, 431, 726, 1021, 1316, 1611, 7551, 7824, 8097, 8370, 
    165, 463, 758, 1053, 1348, 1643, 7583, 7856, 8129, 8402, 197, 495, 790, 1085, 
    1380, 1675, 7605, 7878, 8151, 8424, 219, 517, 812, 1107, 1402, 1697, 7627, 7900, 
    8173, 8446, 241, 539, 834, 1129, 1424, 1719, 7649, 7922, 8195, 8468, 263, 561, 
    856, 1151, 1446, 1741, 7671, 7944, 8217, 8490, 20, 318, 613, 908, 1203, 1498, 
    1788, 7718, 7991, 8264, 40, 338, 633, 928, 1223, 1518, 1808, 7738, 8011, 8284, 
    79, 377, 672, 967, 1262, 1557, 7497, 7770, 8043, 8316, 111, 409, 704, 999, 
    1294, 1589, 7529, 7802, 8075, 8348, 143, 441, 736, 1031, 1326, 1621, 7561, 7834, 
    8107, 8380, 175, 473, 768, 1063, 1358, 1653, 6624, 57162, 6724, 57240, 286, 581, 
    876, 1171, 1466, 1761, 7691, 7964, 8237, 8510, 49, 347, 642, 937, 1232, 1527, 
    2281, 2763, 3245, 3727, 4209, 4691, 5135, 5579, 6023, 6467, 1890, 2380, 2862, 3344, 
    3826, 4308, 4765, 5209, 5653, 6097, 1940, 2430, 2912, 3394, 3876, 4358, 4815, 5259, 
    5703, 6147, 1990, 2480, 2962, 3444, 3926, 4408, 4865, 5309, 5753, 6197, 2040, 2530, 
    3012, 3494, 3976, 4458, 4915, 5359, 5803, 6247, 2090, 2580, 3062, 3544, 4026, 4508, 
    4952, 5396, 5840, 6284, 2127, 2617, 3099, 3581, 4063, 4545, 4989, 5433, 5877, 6321, 
    2164, 2654, 3136, 3618, 4100, 4582, 5026, 5470, 5914, 6358, 2201, 2691, 3173, 3655, 
    4137, 4619, 5063, 5507, 5951, 6395, 2238, 2728, 3210, 3692, 4174, 4656, 5100, 5544, 
    5988, 6432, 1813, 2303, 2785, 3267, 3749, 4231, 4713, 5157, 5601, 6045, 1852, 2342, 
    2824, 3306, 3788, 4270, 4739, 5183, 5627, 6071, 1914, 2404, 2886, 3368, 3850, 4332, 
    4789, 5233, 5677, 6121, 1964, 2454, 2936, 3418, 3900, 4382, 4839, 5283, 5727, 6171, 
    2014, 2504, 2986, 3468, 3950, 4432, 4889, 5333, 5777, 6221, 2064, 2554, 3036, 3518, 
    4000, 4482, 4939, 5383, 5827, 6271, 2114, 2604, 3086, 3568, 4050, 4532, 4976, 5420, 
    5864, 6308, 2151, 2641, 3123, 3605, 4087, 4569, 5013, 5457, 5901, 6345, 2188, 2678, 
    3160, 3642, 4124, 4606, 5050, 5494, 5938, 6382, 2225, 2715, 3197, 3679, 4161, 4643, 
    5087, 5531, 5975, 6419, 1839, 2329, 2811, 3293, 3775, 4257, 4726, 5170, 5614, 6058, 
    1865, 2355, 2837, 3319, 3801, 4283, 4752, 5196, 5640, 6084, 1927, 2417, 2899, 3381, 
    3863, 4345, 4802, 5246, 5690, 6134, 1977, 2467, 2949, 3431, 3913, 4395, 4852, 5296, 
    5740, 6184, 2027, 2517, 2999, 3481, 3963, 4445, 4902, 5346, 5790, 6234, 2077, 2567, 
    3049, 3531, 4013, 4495, 53300, 53730, 54155, 54580, 55005, 55430, 55825, 56220, 56615, 57010, 
    52961, 53391, 53816, 54241, 54666, 55091, 55509, 55904, 56299, 56694, 53016, 53446, 53871, 54296, 
    54721, 55146, 55555, 55950, 56345, 56740, 53062, 53492, 53917, 54342, 54767, 55192, 55601, 55996, 
    56391, 56786, 53108, 53538, 53963, 54388, 54813, 55238, 55647, 56042, 56437, 56832, 53154, 53584, 
    54009, 54434, 54859, 55284, 55679, 56074, 56469, 56864, 53186, 53616, 54041, 54466, 54891, 55316, 
    55711, 56106, 56501, 56896, 53218, 53648, 54073, 54498, 54923, 55348, 55743, 56138, 56533, 56928, 
    53250, 53680, 54105, 54530, 54955, 55380, 55775, 56170, 56565, 56960, 53282, 53712, 54137, 54562, 
    54987, 55412, 55807, 56202, 56597, 56992, 52898, 53328, 53753, 54178, 54603, 55028, 55453, 55848, 
    56243, 56638, 52933, 53363, 53788, 54213, 54638, 55063, 55481, 55876, 56271, 56666, 52988, 53418, 
    53843, 54268, 54693, 55118, 55527, 55922, 56317, 56712, 53034, 53464, 53889, 54314, 54739, 55164, 
    55573, 55968, 56363, 56758, 53080, 53510, 53935, 54360, 54785, 55210, 55619, 56014, 56409, 56804, 
    53126, 53556, 53981, 54406, 54831, 55256, 55665, 56060, 56455, 56850, 53172, 53602, 54027, 54452, 
    54877, 55302, 55697, 56092, 56487, 56882, 53204, 53634, 54059, 54484, 54909, 55334, 55729, 56124, 
    56519, 56914, 53236, 53666, 54091, 54516, 54941, 55366, 55761, 56156, 56551, 56946, 53268, 53698, 
    54123, 54548, 54973, 55398, 55793, 56188, 56583, 56978, 52919, 53349, 53774, 54199, 54624, 55049, 
    55467, 55862, 56257, 56652, 52947, 53377, 53802, 54227, 54652, 55077, 55495, 55890, 56285, 56680, 
    53002, 53432, 53857, 54282, 54707, 55132, 55541, 55936, 56331, 56726, 53048, 53478, 53903, 54328, 
    54753, 55178, 55587, 55982, 56377, 56772, 53094, 53524, 53949, 54374, 54799, 55224, 55633, 56028, 
    56423, 56818, 53140, 53570, 53995, 54420, 54845, 55270, 2262, 53305, 2292, 2774, 3256, 3738, 
    4220, 4702, 5146, 5590, 6034, 6478, 1902, 2392, 2874, 3356, 3838, 4320, 4777, 5221, 
    5665, 6109, 1952, 2442, 2924, 3406, 3888, 4370, 4827, 5271, 5715, 6159, 2002, 2492, 
    2974, 3456, 3938, 4420, 4877, 5321, 5765, 6209, 2052, 2542, 3024, 3506, 3988, 4470, 
    4927, 5371, 5815, 6259, 2102, 2592, 3074, 3556, 4038, 4520, 4964, 5408, 5852, 6296, 
    2139, 2629, 3111, 3593, 4075, 4557, 5001, 5445, 5889, 6333, 2176, 2666, 3148, 3630, 
    4112, 4594, 5038, 5482, 5926, 6370, 2213, 2703, 3185, 3667, 4149, 4631, 5075, 5519, 
    5963, 6407, 2250, 2740, 3222, 3704, 4186, 4668, 5112, 5556, 6000, 6444, 1826, 2316, 
    2798, 3280, 3762, 4244, 53318, 53743, 54168, 54593, 55018, 55443, 55838, 56233, 56628, 57023, 
    52976, 53406, 53831, 54256, 54681, 55106, 55515, 55910, 56305, 56700, 53022, 53452, 53877, 54302, 
    54727, 55152, 55561, 55956, 56351, 56746, 53068, 53498, 53923, 54348, 54773, 55198, 55607, 56002, 
    56397, 56792, 53114, 53544, 53969, 54394, 54819, 55244, 55653, 56048, 56443, 56838, 53160, 53590, 
    54015, 54440, 54865, 55290, 55685, 56080, 56475, 56870, 53192, 53622, 54047, 54472, 54897, 55322, 
    55717, 56112, 56507, 56902, 53224, 53654, 54079, 54504, 54929, 55354, 55749, 56144, 56539, 56934, 
    53256, 53686, 54111, 54536, 54961, 55386, 55781, 56176, 56571, 56966, 53288, 53718, 54143, 54568, 
    54993, 55418, 55813, 56208, 56603, 56998, 52905, 53335, 53760, 54185, 54610, 55035, 2270, 2752, 
    3234, 3716, 4198, 4680, 5124, 5568, 6012, 6456, 1878, 2368, 2850, 3332, 3814, 4296, 
    53310, 53735, 54160, 54585, 55010, 55435, 55830, 56225, 56620, 57015, 52967, 53397, 53822, 54247, 
    54672, 55097, 6889, 6918, 6947, 6976, 7005, 7034, 7048, 7062, 7076, 7090, 6874, 6903, 
    6932, 6961, 6990, 7019, 53310, 53735, 54160, 54585, 55010, 55435, 55830, 56225, 56620, 57015, 
    52967, 53397, 53822, 54247, 54672, 55097, 51299, 51470, 51641, 51812, 51983, 52154, 52318, 52482, 
    52646, 52810, 51161, 51332, 51503, 51674, 51845, 52016, 52187, 52351, 52515, 52679, 51181, 51352, 
    51523, 51694, 51865, 52036, 52207, 52371, 52535, 52699, 51201, 51372, 51543, 51714, 51885, 52056, 
    52227, 52391, 52555, 52719, 51221, 51392, 51563, 51734, 51905, 52076, 52247, 52411, 52575, 52739, 
    51241, 51412, 51583, 51754, 51925, 52096, 52260, 52424, 52588, 52752, 51254, 51425, 51596, 51767, 
    51938, 52109, 52273, 52437, 52601, 52765, 51267, 51438, 51609, 51780, 51951, 52122, 52286, 52450, 
    52614, 52778, 51280, 51451, 51622, 51793, 51964, 52135, 52299, 52463, 52627, 52791, 51293, 51464, 
    51635, 51806, 51977, 52148, 52312, 52476, 52640, 52804, 51133, 51304, 51475, 51646, 51817, 51988, 
    52159, 52323, 52487, 52651, 51147, 51318, 51489, 51660, 51831, 52002, 52173, 52337, 52501, 52665, 
    51167, 51338, 51509, 51680, 51851, 52022, 52193, 52357, 52521, 52685, 51187, 51358, 51529, 51700, 
    51871, 52042, 52213, 52377, 52541, 52705, 51207, 51378, 51549, 51720, 51891, 52062, 52233, 52397, 
    52561, 52725, 51227, 51398, 51569, 51740, 51911, 52082, 52253, 52417, 52581, 52745, 51247, 51418, 
    51589, 51760, 51931, 52102, 52266, 52430, 52594, 52758, 51260, 51431, 51602, 51773, 51944, 52115, 
    52279, 52443, 52607, 52771, 51273, 51444, 51615, 51786, 51957, 52128, 52292, 52456, 52620, 52784, 
    51286, 51457, 51628, 51799, 51970, 52141, 52305, 52469, 52633, 52797, 51140, 51311, 51482, 51653, 
    51824, 51995, 52166, 52330, 52494, 52658, 51154, 51325, 51496, 51667, 51838, 52009, 52180, 52344, 
    52508, 52672, 51174, 51345, 51516, 51687, 51858, 52029, 52200, 52364, 52528, 52692, 51194, 51365, 
    51536, 51707, 51878, 52049, 52220, 52384, 52548, 52712, 51214, 51385, 51556, 51727, 51898, 52069, 
    52240, 52404, 52568, 52732, 51234, 51405, 51576, 51747, 51918, 52089, 53323, 53748, 54173, 54598, 
    55023, 55448, 55843, 56238, 56633, 57028, 52982, 53412, 53837, 54262, 54687, 55112, 55521, 55916, 
    56311, 56706, 53028, 53458, 53883, 54308, 54733, 55158, 55567, 55962, 56357, 56752, 53074, 53504, 
    53929, 54354, 54779, 55204, 55613, 56008, 56403, 56798, 53120, 53550, 53975, 54400, 54825, 55250, 
    55659, 56054, 56449, 56844, 53166, 53596, 54021, 54446, 54871, 55296, 55691, 56086, 56481, 56876, 
    53198, 53628, 54053, 54478, 54903, 55328, 55723, 56118, 56513, 56908, 53230, 53660, 54085, 54510, 
    54935, 55360, 55755, 56150, 56545, 56940, 53262, 53692, 54117, 54542, 54967, 55392, 55787, 56182, 
    56577, 56972, 53294, 53724, 54149, 54574, 54999, 55424, 55819, 56214, 56609, 57004, 52912, 53342, 
    53767, 54192, 54617, 55042, 55460, 55855, 56250, 56645, 52940, 53370, 53795, 54220, 54645, 55070, 
    55488, 55883, 56278, 56673, 52995, 53425, 53850, 54275, 54700, 55125, 55534, 55929, 56324, 56719, 
    53041, 53471, 53896, 54321, 54746, 55171, 55580, 55975, 56370, 56765, 53087, 53517, 53942, 54367, 
    54792, 55217, 55626, 56021, 56416, 56811, 53133, 53563, 53988, 54413, 54838, 55263, 55672, 56067, 
    56462, 56857, 53179, 53609, 54034, 54459, 54884, 55309, 55704, 56099, 56494, 56889, 53211, 53641, 
    54066, 54491, 54916, 55341, 55736, 56131, 56526, 56921, 53243, 53673, 54098, 54523, 54948, 55373, 
    55768, 56163, 56558, 56953, 53275, 53705, 54130, 54555, 54980, 55405, 55800, 56195, 56590, 56985, 
    52926, 53356, 53781, 54206, 54631, 55056, 55474, 55869, 56264, 56659, 52954, 53384, 53809, 54234, 
    54659, 55084, 55502, 55897, 56292, 56687, 53009, 53439, 53864, 54289, 54714, 55139, 55548, 55943, 
    56338, 56733, 53055, 53485, 53910, 54335, 54760, 55185, 55594, 55989, 56384, 56779, 53101, 53531, 
    53956, 54381, 54806, 55231, 55640, 56035, 56430, 56825, 53147, 53577, 54002, 54427, 54852, 55277, 
    16993, 25585, 34310, 42647, 51005, 13321, 21938, 30648, 286, 581, 876, 1171, 1466, 1761, 
    7691, 7964, 8237, 8510, 49, 347, 642, 937, 1232, 1527, 7165, 7206, 7247, 7288, 
    7329, 7370, 7390, 7410, 7430, 7450, 7144, 7185, 7226, 7267, 7308, 7349, 53310, 53735, 
    54160, 54585, 55010, 55435, 55830, 56225, 56620, 57015, 52967, 53397, 53822, 54247, 54672, 55097, 
    16993, 25585, 34310, 42647, 51005, 13321, 21938, 30648, 25540, 42602, 13426, 30591, 25540, 42602, 
    13426, 30591, 42543, 13359, 30686, 42543, 13359, 30686, 30537, 30537, 14348, 18684, 22957, 27343, 
    31703, 36115, 40217, 44465, 48594, 10767, 14859, 19169, 23451, 27837, 32205, 36591, 40729, 44950, 
    49087, 11252, 15382, 19665, 23992, 28333, 32728, 36929, 41076, 45270, 49452, 11581, 15747, 20003, 
    24339, 28662, 33093, 37249, 41432, 45608, 49799, 11901, 16085, 20323, 24695, 28991, 33440, 37578, 
    41788, 45928, 50155, 12239, 16459, 20652, 25051, 29320, 33796, 37907, 42144, 46257, 50511, 12559, 
    16797, 20981, 25407, 29640, 34152, 38236, 42491, 46586, 50867, 8652, 12628, 17061, 21239, 25719, 
    29945, 34464, 38512, 42823, 46872, 9020, 12986, 17401, 21611, 26063, 30293, 34812, 38862, 43173, 
    47222, 9466, 13499, 17857, 22090, 26524, 30845, 35293, 39363, 43647, 47731, 9958, 13969, 18309, 
    22586, 26985, 31317, 35756, 39853, 44110, 48212, 10412, 14507, 18821, 23098, 27479, 31864, 36259, 
    40365, 44613, 48750, 10915, 15030, 19317, 23639, 27993, 32378, 36755, 40915, 45118, 49264, 11420, 
    15571, 19822, 24162, 28489, 32919, 37093, 41253, 45438, 49638, 11749, 15909, 20151, 24527, 28818, 
    33266, 37413, 41618, 45776, 49976, 12069, 16283, 20480, 24865, 29147, 33631, 37742, 41965, 46096, 
    50341, 12407, 16621, 20800, 25239, 29476, 33969, 38071, 42330, 46425, 50688, 8824, 12810, 17225, 
    21435, 25887, 30117, 34636, 38686, 42997, 47046, 9194, 13158, 17573, 21783, 26235, 30467, 34986, 
    39036, 43347, 47396, 9640, 13673, 18031, 22264, 26698, 31019, 35467, 39537, 43821, 47905, 10132, 
    14145, 18485, 22762, 27161, 31493, 35932, 40029, 44286, 48388, 10588, 14683, 18997, 23274, 27655, 
    32040, 36435, 40541, 44789, 48926, 11091, 15206, 19493, 23815, 28169, 32554, 25533, 29751, 34268, 
    38318, 42595, 46671, 50970, 9264, 13418, 17797, 21893, 26341, 30582, 35091, 39137, 43439, 47505, 
    9741, 13933, 18269, 22374, 26813, 31126, 35565, 39649, 43924, 48008, 10226, 14462, 18781, 22894, 
    27289, 31622, 36061, 40154, 44402, 48522, 10713, 14985, 19277, 23406, 27792, 32169, 36555, 40675, 
    44914, 49051, 11207, 15526, 19782, 23947, 28297, 32683, 36884, 41040, 45234, 49398, 11545, 15873, 
    20111, 24294, 28626, 33048, 37213, 41387, 45563, 49763, 11865, 16229, 20440, 24659, 28946, 33395, 
    37542, 41743, 45892, 50110, 12194, 16585, 20760, 24997, 29284, 33760, 37862, 42099, 46221, 50466, 
    12523, 16941, 21098, 25371, 29604, 34098, 38200, 42455, 46541, 50822, 8612, 12738, 17161, 21151, 
    25642, 29868, 34398, 38446, 42757, 46806, 8954, 13092, 17507, 21545, 25997, 30227, 34746, 38796, 
    43107, 47156, 9400, 13607, 17965, 22024, 26458, 30779, 35227, 39297, 43581, 47665, 9892, 14101, 
    18441, 22542, 26941, 31273, 35712, 39809, 44066, 48168, 10368, 14639, 18953, 23054, 27435, 31820, 
    36215, 40321, 44569, 48706, 10871, 15162, 19449, 23595, 27949, 32334, 36711, 40871, 45074, 49220, 
    11376, 15703, 19954, 24118, 28445, 32875, 37049, 41209, 45394, 49594, 11705, 16041, 20283, 24483, 
    28774, 33222, 37369, 41574, 45732, 49932, 12025, 16415, 20612, 24821, 29103, 33587, 37698, 41921, 
    46052, 50297, 12363, 16753, 20932, 25195, 29432, 33925, 38027, 42286, 46381, 50644, 8780, 12920, 
    17335, 21369, 25821, 30051, 34570, 38620, 42931, 46980, 9128, 13268, 17683, 21717, 26169, 30401, 
    34920, 38970, 43281, 47330, 9574, 13783, 18141, 22198, 26632, 30953, 35401, 39471, 43755, 47839, 
    10066, 14277, 18617, 22718, 27117, 31449, 35888, 39985, 44242, 48344, 10544, 14815, 19129, 23230, 
    27611, 31996, 36391, 40497, 44745, 48882, 11047, 15338, 19625, 23771, 28125, 32510, 29730, 34254, 
    38304, 42581, 46650, 50956, 9248, 13402, 17773, 22008, 26323, 30564, 35064, 39119, 43421, 47487, 
    9714, 13915, 18251, 22524, 26786, 31108, 35547, 39631, 43897, 47990, 10208, 14444, 18754, 23036, 
    27271, 31604, 36034, 40136, 44384, 48504, 10686, 14967, 19259, 23577, 27765, 32151, 36537, 40657, 
    44887, 49033, 11189, 15508, 19755, 24100, 28279, 32665, 36857, 41022, 45216, 49380, 11518, 15855, 
    20093, 24465, 28599, 33030, 37195, 41369, 45536, 49745, 11847, 16211, 20413, 24803, 28928, 33377, 
    37515, 41725, 45874, 50092, 12167, 16567, 20742, 25177, 29257, 33742, 37844, 42081, 46194, 50448, 
    12505, 16923, 21071, 25515, 29586, 34080, 38173, 42437, 46523, 50804, 8582, 12718, 17141, 21349, 
    25609, 29846, 34376, 38424, 42735, 46784, 8932, 13070, 17485, 21695, 25975, 30205, 34724, 38774, 
    43085, 47134, 9378, 13585, 17943, 22176, 26436, 30757, 35205, 39275, 43559, 47643, 9870, 14079, 
    18419, 22696, 26919, 31251, 35690, 39787, 44044, 48146, 10346, 14617, 18931, 23208, 27413, 31798, 
    36193, 40299, 44547, 48684, 10849, 15140, 19427, 23749, 27927, 32312, 36689, 40849, 45052, 49198, 
    11354, 15681, 19932, 24272, 28423, 32853, 37027, 41187, 45372, 49572, 11683, 16019, 20261, 24637, 
    28752, 33200, 37347, 41552, 45710, 49910, 12003, 16393, 20590, 24975, 29081, 33565, 37676, 41899, 
    46030, 50275, 12341, 16731, 20910, 25349, 29410, 33903, 38005, 42264, 46359, 50622, 8758, 12898, 
    17313, 21523, 25799, 30029, 34548, 38598, 42909, 46958, 9106, 13246, 17661, 21871, 26147, 30379, 
    34898, 38948, 43259, 47308, 9552, 13761, 18119, 22352, 26610, 30931, 35379, 39449, 43733, 47817, 
    10044, 14255, 18595, 22872, 27095, 31427, 35866, 39963, 44220, 48322, 10522, 14793, 19107, 23384, 
    27589, 31974, 36369, 40475, 44723, 48860, 11025, 15316, 19603, 23925, 28103, 32488, 34233, 38290, 
    42567, 46636, 50935, 9232, 13386, 17757, 21984, 26420, 30511, 35030, 39076, 43387, 47445, 9680, 
    13872, 18217, 22482, 26885, 31081, 35529, 39613, 43879, 47963, 10190, 14426, 18736, 23009, 27395, 
    31586, 36016, 40109, 44366, 48486, 10668, 14940, 19241, 23559, 27909, 32124, 36519, 40639, 44869, 
    49006, 11171, 15490, 19737, 24073, 28405, 32647, 36839, 40995, 45198, 49362, 11500, 15828, 20075, 
    24447, 28734, 33003, 37177, 41351, 45518, 49718, 11829, 16193, 20395, 24776, 29063, 33359, 37497, 
    41698, 45856, 50074, 12149, 16540, 20724, 25159, 29392, 33715, 37826, 42063, 46176, 50421, 12487, 
    16905, 21053, 25488, 29712, 34062, 38155, 42410, 46505, 50786, 8562, 12688, 17121, 21329, 25779, 
    29793, 34334, 38382, 42693, 46742, 8890, 13028, 17443, 21653, 26105, 30183, 34702, 38752, 43063, 
    47112, 9356, 13563, 17921, 22154, 26588, 30735, 35183, 39253, 43537, 47621, 9848, 14057, 18397, 
    22674, 27073, 31229, 35668, 39765, 44022, 48124, 10324, 14595, 18909, 23186, 27567, 31776, 36171, 
    40277, 44525, 48662, 10827, 15118, 19405, 23727, 28081, 32290, 36667, 40827, 45030, 49176, 11332, 
    15659, 19910, 24250, 28577, 32831, 37005, 41165, 45350, 49550, 11661, 15997, 20239, 24615, 28906, 
    33178, 37325, 41530, 45688, 49888, 11981, 16371, 20568, 24953, 29235, 33543, 37654, 41877, 46008, 
    50253, 12319, 16709, 20888, 25327, 29564, 33881, 37983, 42242, 46337, 50600, 8736, 12876, 17291, 
    21501, 25953, 29985, 34504, 38554, 42865, 46914, 9062, 13202, 17617, 21827, 26279, 30357, 34876, 
    38926, 43237, 47286, 9530, 13739, 18097, 22330, 26764, 30909, 35357, 39427, 43711, 47795, 10022, 
    14233, 18573, 22850, 27249, 31405, 35844, 39941, 44198, 48300, 10500, 14771, 19085, 23362, 27743, 
    31952, 36347, 40453, 44701, 48838, 11003, 15294, 19581, 23903, 28257, 32466, 42536, 46622, 50921, 
    9216, 13351, 17741, 21968, 26404, 30678, 35145, 39058, 43369, 47418, 9662, 13854, 18199, 22455, 
    26867, 31189, 35628, 39559, 43843, 47927, 10154, 14372, 18700, 22973, 27359, 31727, 36131, 40073, 
    44330, 48432, 10632, 14904, 19205, 23505, 27873, 32250, 36627, 40585, 44833, 48970, 11135, 15436, 
    19701, 24037, 28369, 32782, 36965, 40959, 45162, 49308, 11464, 15792, 20039, 24393, 28698, 33138, 
    37285, 41297, 45482, 49682, 11793, 16139, 20359, 24740, 29027, 33494, 37614, 41662, 45820, 50020, 
    12113, 16504, 20688, 25105, 29356, 33841, 37943, 42009, 46140, 50385, 12451, 16851, 21017, 25452, 
    29676, 34206, 38272, 42374, 46469, 50732, 8522, 12648, 17081, 21269, 25739, 29965, 34484, 38360, 
    42671, 46720, 8868, 13006, 17421, 21631, 26083, 30313, 34832, 38708, 43019, 47068, 9312, 13519, 
    17877, 22110, 26544, 30865, 35313, 39209, 43493, 47577, 9804, 14013, 18353, 22630, 27029, 31361, 
    35800, 39721, 43978, 48080, 10280, 14551, 18865, 23142, 27523, 31908, 36303, 40233, 44481, 48618, 
    10783, 15074, 19361, 23683, 28037, 32422, 36799, 40783, 44986, 49132, 11288, 15615, 19866, 24206, 
    28533, 32963, 37137, 41121, 45306, 49506, 11617, 15953, 20195, 24571, 28862, 33310, 37457, 41486, 
    45644, 49844, 11937, 16327, 20524, 24909, 29191, 33675, 37786, 41833, 45964, 50209, 12275, 16665, 
    20844, 25283, 29520, 34013, 38115, 42198, 46293, 50556, 8692, 12832, 17247, 21457, 25909, 30139, 
    34658, 38532, 42843, 46892, 9040, 13180, 17595, 21805, 26257, 30489, 35008, 38882, 43193, 47242, 
    9486, 13695, 18053, 22286, 26720, 31041, 35489, 39383, 43667, 47751, 9978, 14189, 18529, 22806, 
    27205, 31537, 35976, 39897, 44154, 48256, 10456, 14727, 19041, 23318, 27699, 32084, 36479, 40409, 
    44657, 48794, 10959, 15250, 19537, 23859, 28213, 32598, 30529, 35048, 39103, 43405, 47463, 9698, 
    13899, 18235, 22500, 26903, 31063, 35511, 39586, 43861, 47945, 10172, 14399, 18718, 22991, 27377, 
    31559, 35998, 40091, 44348, 48459, 10650, 14922, 19223, 23532, 27891, 32106, 36501, 40612, 44851, 
    48988, 11153, 15463, 19719, 24055, 28387, 32620, 36821, 40977, 45180, 49335, 11482, 15810, 20057, 
    24420, 28716, 32985, 37159, 41324, 45500, 49700, 11811, 16166, 20377, 24758, 29045, 33332, 37479, 
    41680, 45838, 50047, 12131, 16522, 20706, 25132, 29374, 33697, 37808, 42036, 46158, 50403, 12469, 
    16878, 21035, 25470, 29694, 34035, 38137, 42392, 46487, 50759, 8542, 12668, 17101, 21299, 25759, 
    29826, 34356, 38404, 42715, 46764, 8912, 13050, 17465, 21675, 26127, 30161, 34680, 38730, 43041, 
    47090, 9334, 13541, 17899, 22132, 26566, 30713, 35161, 39231, 43515, 47599, 9826, 14035, 18375, 
    22652, 27051, 31207, 35646, 39743, 44000, 48102, 10302, 14573, 18887, 23164, 27545, 31754, 36149, 
    40255, 44503, 48640, 10805, 15096, 19383, 23705, 28059, 32268, 36645, 40805, 45008, 49154, 11310, 
    15637, 19888, 24228, 28555, 32809, 36983, 41143, 45328, 49528, 11639, 15975, 20217, 24593, 28884, 
    33156, 37303, 41508, 45666, 49866, 11959, 16349, 20546, 24931, 29213, 33521, 37632, 41855, 45986, 
    50231, 12297, 16687, 20866, 25305, 29542, 33859, 37961, 42220, 46315, 50578, 8714, 12854, 17269, 
    21479, 25931, 30007, 34526, 38576, 42887, 46936, 9084, 13224, 17639, 21849, 26301, 30335, 34854, 
    38904, 43215, 47264, 9508, 13717, 18075, 22308, 26742, 30887, 35335, 39405, 43689, 47773, 10000, 
    14211, 18551, 22828, 27227, 31383, 35822, 39919, 44176, 48278, 10478, 14749, 19063, 23340, 27721, 
    31930, 36325, 40431, 44679, 48816, 10981, 15272, 19559, 23881, 28235, 32444, 16986, 21137, 25578, 
    29779, 34303, 38346, 42640, 46706, 50998, 9296, 13312, 17723, 21929, 26386, 30639, 35127, 39182, 
    43475, 47550, 9786, 13827, 18181, 22428, 26849, 31162, 35610, 39694, 43960, 48053, 10262, 14321, 
    18666, 22930, 27325, 31676, 36097, 40190, 44447, 48567, 10749, 14877, 19187, 23478, 27855, 32223, 
    36609, 40756, 44968, 49105, 11270, 15409, 19683, 24010, 28351, 32755, 36947, 41094, 45288, 49479, 
    11599, 15765, 20021, 24366, 28680, 33111, 37267, 41459, 45626, 49817, 11919, 16112, 20341, 24713, 
    29009, 33467, 37596, 41806, 45946, 50182, 12257, 16477, 20670, 25078, 29338, 33814, 37925, 42171, 
    46275, 50529, 12577, 16824, 20999, 25425, 29658, 34179, 38254, 42509, 46604, 50894, 8672, 12595, 
    17039, 21206, 25697, 29912, 34442, 38490, 42801, 46850, 8998, 12964, 17379, 21589, 26041, 30271, 
    34790, 38840, 43151, 47200, 9444, 13477, 17835, 22068, 26502, 30823, 35271, 39341, 43625, 47709, 
    9936, 13991, 18331, 22608, 27007, 31339, 35778, 39875, 44132, 48234, 10434, 14529, 18843, 23120, 
    27501, 31886, 36281, 40387, 44635, 48772, 10937, 15052, 19339, 23661, 28015, 32400, 36777, 40937, 
    45140, 49286, 11442, 15593, 19844, 24184, 28511, 32941, 37115, 41275, 45460, 49660, 11771, 15931, 
    20173, 24549, 28840, 33288, 37435, 41640, 45798, 49998, 12091, 16305, 20502, 24887, 29169, 33653, 
    37764, 41987, 46118, 50363, 12429, 16643, 20822, 25261, 29498, 33991, 38093, 42352, 46447, 50710, 
    8846, 12788, 17203, 21413, 25865, 30095, 34614, 38664, 42975, 47024, 9172, 13136, 17551, 21761, 
    26213, 30445, 34964, 39014, 43325, 47374, 9618, 13651, 18009, 22242, 26676, 30997, 35445, 39515, 
    43799, 47883, 10110, 14167, 18507, 22784, 27183, 31515, 35954, 40051, 44308, 48410, 10610, 14705, 
    19019, 23296, 27677, 32062, 36457, 40563, 44811, 48948, 11113, 15228, 19515, 23837, 28191, 32576, 
    21116, 25564, 29765, 34282, 38332, 42626, 46685, 50984, 9280, 13453, 17705, 21911, 26359, 30621, 
    35109, 39155, 43457, 47532, 9759, 13951, 18163, 22401, 26831, 31144, 35583, 39676, 43942, 48026, 
    10244, 14489, 18639, 22912, 27307, 31649, 36079, 40172, 44420, 48549, 10731, 15003, 19151, 23433, 
    27810, 32187, 36573, 40702, 44932, 49069, 11225, 15553, 19647, 23965, 28315, 32710, 36902, 41058, 
    45252, 49425, 11563, 15891, 19976, 24321, 28644, 33066, 37231, 41414, 45581, 49781, 11883, 16256, 
    20305, 24677, 28964, 33422, 37560, 41761, 45910, 50137, 12212, 16603, 20634, 25024, 29302, 33778, 
    37880, 42126, 46239, 50484, 12541, 16968, 20954, 25389, 29622, 34125, 38218, 42473, 46559, 50849, 
    8632, 12758, 17017, 21184, 25664, 29890, 34420, 38468, 42779, 46828, 8976, 13114, 17357, 21567, 
    26019, 30249, 34768, 38818, 43129, 47178, 9422, 13629, 17813, 22046, 26480, 30801, 35249, 39319, 
    43603, 47687, 9914, 14123, 18287, 22564, 26963, 31295, 35734, 39831, 44088, 48190, 10390, 14661, 
    18799, 23076, 27457, 31842, 36237, 40343, 44591, 48728, 10893, 15184, 19295, 23617, 27971, 32356, 
    36733, 40893, 45096, 49242, 11398, 15725, 19800, 24140, 28467, 32897, 37071, 41231, 45416, 49616, 
    11727, 16063, 20129, 24505, 28796, 33244, 37391, 41596, 45754, 49954, 12047, 16437, 20458, 24843, 
    29125, 33609, 37720, 41943, 46074, 50319, 12385, 16775, 20778, 25217, 29454, 33947, 38049, 42308, 
    46403, 50666, 8802, 12942, 17181, 21391, 25843, 30073, 34592, 38642, 42953, 47002, 9150, 13290, 
    17529, 21739, 26191, 30423, 34942, 38992, 43303, 47352, 9596, 13805, 17987, 22220, 26654, 30975, 
    35423, 39493, 43777, 47861, 10088, 14299, 18463, 22740, 27139, 31471, 35910, 40007, 44264, 48366, 
    10566, 14837, 18975, 23252, 27633, 32018, 36413, 40519, 44767, 48904, 11069, 15360, 19471, 23793, 
    28147, 32532, 14356, 31711, 48602, 23460, 40738, 15391, 32737, 49461, 24348, 41441, 16094, 33449, 
    50164, 25060, 42153, 16806, 34161, 50876, 21249, 25550, 42612, 13437, 30603, 47514, 22383, 39658, 
    14471, 31631, 48531, 23415, 40684, 15535, 32692, 49407, 24303, 41396, 16238, 33404, 50119, 25006, 
    42108, 16950, 34107, 50831, 21162, 29737, 46657, 17781, 35073, 9723, 26795, 43906, 18763, 36043, 
    10695, 27774, 44896, 19764, 36866, 11527, 28608, 45545, 20422, 37524, 12176, 29266, 46203, 21080, 
    38182, 8592, 25620, 34240, 50942, 21992, 39085, 13881, 31090, 47972, 23018, 40118, 14949, 32133, 
    49015, 24082, 41004, 15837, 33012, 49727, 24785, 41707, 16549, 33724, 50430, 25497, 42419, 12698, 
    29804, 42553, 13370, 30697, 47427, 22464, 39568, 14381, 31736, 48441, 23514, 40594, 15445, 32791, 
    49317, 24402, 41306, 16148, 33503, 50029, 25114, 42018, 16860, 34215, 50741, 21279, 30548, 47471, 
    22508, 39595, 14408, 31568, 48468, 23541, 40621, 15472, 32629, 49344, 24429, 41333, 16175, 33341, 
    50056, 25141, 42045, 16887, 34044, 50768, 21309, 17003, 25595, 34320, 42657, 51015, 13333, 21950, 
    30660, 39191, 47559, 13836, 22437, 31171, 39703, 48062, 14330, 22939, 31685, 40199, 48576, 14886, 
    23487, 32232, 40765, 49114, 15418, 24019, 32764, 41103, 49488, 15774, 24375, 33120, 41468, 49826, 
    16121, 24722, 33476, 41815, 50191, 16486, 25087, 33823, 42180, 50538, 16833, 25434, 34188, 42518, 
    50903, 12606, 21217, 29923, 21123, 34289, 46692, 13461, 26368, 39164, 9768, 22410, 35592, 48035, 
    18648, 31658, 44429, 15012, 27819, 40711, 11234, 23974, 36911, 49434, 19985, 33075, 45590, 16265, 
    28973, 41770, 12221, 25033, 37889, 50493, 20963, 34134, 46568, 12768, 25675, 25540, 42602, 13426, 
    30591, 42543, 13359, 30686, 30537, 16993, 25585, 34310, 42647, 51005, 13321, 21938, 30648, 14364, 
    18692, 22965, 27351, 31719, 36123, 40225, 44473, 48610, 10775, 14868, 19178, 23469, 27846, 32214, 
    36600, 40747, 44959, 49096, 11261, 15400, 19674, 24001, 28342, 32746, 36938, 41085, 45279, 49470, 
    11590, 15756, 20012, 24357, 28671, 33102, 37258, 41450, 45617, 49808, 11910, 16103, 20332, 24704, 
    29000, 33458, 37587, 41797, 45937, 50173, 12248, 16468, 20661, 25069, 29329, 33805, 37916, 42162, 
    46266, 50520, 12568, 16815, 20990, 25416, 29649, 34170, 38245, 42500, 46595, 50885, 8662, 12638, 
    17071, 21259, 25729, 29955, 34474, 38522, 42833, 46882, 9030, 12996, 17411, 21621, 26073, 30303, 
    34822, 38872, 43183, 47232, 9476, 13509, 17867, 22100, 26534, 30855, 35303, 39373, 43657, 47741, 
    9968, 13980, 18320, 22597, 26996, 31328, 35767, 39864, 44121, 48223, 10423, 14518, 18832, 23109, 
    27490, 31875, 36270, 40376, 44624, 48761, 10926, 15041, 19328, 23650, 28004, 32389, 36766, 40926, 
    45129, 49275, 11431, 15582, 19833, 24173, 28500, 32930, 37104, 41264, 45449, 49649, 11760, 15920, 
    20162, 24538, 28829, 33277, 37424, 41629, 45787, 49987, 12080, 16294, 20491, 24876, 29158, 33642, 
    37753, 41976, 46107, 50352, 12418, 16632, 20811, 25250, 29487, 33980, 38082, 42341, 46436, 50699, 
    8835, 12821, 17236, 21446, 25898, 30128, 34647, 38697, 43008, 47057, 9205, 13169, 17584, 21794, 
    26246, 30478, 34997, 39047, 43358, 47407, 9651, 13684, 18042, 22275, 26709, 31030, 35478, 39548, 
    43832, 47916, 10143, 14156, 18496, 22773, 27172, 31504, 35943, 40040, 44297, 48399, 10599, 14694, 
    19008, 23285, 27666, 32051, 36446, 40552, 44800, 48937, 11102, 15217, 19504, 23826, 28180, 32565, 
    25557, 29758, 34275, 38325, 42619, 46678, 50977, 9272, 13445, 17805, 21902, 26350, 30612, 35100, 
    39146, 43448, 47523, 9750, 13942, 18278, 22392, 26822, 31135, 35574, 39667, 43933, 48017, 10235, 
    14480, 18790, 22903, 27298, 31640, 36070, 40163, 44411, 48540, 10722, 14994, 19286, 23424, 27801, 
    32178, 36564, 40693, 44923, 49060, 11216, 15544, 19791, 23956, 28306, 32701, 36893, 41049, 45243, 
    49416, 11554, 15882, 20120, 24312, 28635, 33057, 37222, 41405, 45572, 49772, 11874, 16247, 20449, 
    24668, 28955, 33413, 37551, 41752, 45901, 50128, 12203, 16594, 20769, 25015, 29293, 33769, 37871, 
    42117, 46230, 50475, 12532, 16959, 21107, 25380, 29613, 34116, 38209, 42464, 46550, 50840, 8622, 
    12748, 17171, 21173, 25653, 29879, 34409, 38457, 42768, 46817, 8965, 13103, 17518, 21556, 26008, 
    30238, 34757, 38807, 43118, 47167, 9411, 13618, 17976, 22035, 26469, 30790, 35238, 39308, 43592, 
    47676, 9903, 14112, 18452, 22553, 26952, 31284, 35723, 39820, 44077, 48179, 10379, 14650, 18964, 
    23065, 27446, 31831, 36226, 40332, 44580, 48717, 10882, 15173, 19460, 23606, 27960, 32345, 36722, 
    40882, 45085, 49231, 11387, 15714, 19965, 24129, 28456, 32886, 37060, 41220, 45405, 49605, 11716, 
    16052, 20294, 24494, 28785, 33233, 37380, 41585, 45743, 49943, 12036, 16426, 20623, 24832, 29114, 
    33598, 37709, 41932, 46063, 50308, 12374, 16764, 20943, 25206, 29443, 33936, 38038, 42297, 46392, 
    50655, 8791, 12931, 17346, 21380, 25832, 30062, 34581, 38631, 42942, 46991, 9139, 13279, 17694, 
    21728, 26180, 30412, 34931, 38981, 43292, 47341, 9585, 13794, 18152, 22209, 26643, 30964, 35412, 
    39482, 43766, 47850, 10077, 14288, 18628, 22729, 27128, 31460, 35899, 39996, 44253, 48355, 10555, 
    14826, 19140, 23241, 27622, 32007, 36402, 40508, 44756, 48893, 11058, 15349, 19636, 23782, 28136, 
    32521, 29744, 34261, 38311, 42588, 46664, 50963, 9256, 13410, 17789, 22016, 26332, 30573, 35082, 
    39128, 43430, 47496, 9732, 13924, 18260, 22533, 26804, 31117, 35556, 39640, 43915, 47999, 10217, 
    14453, 18772, 23045, 27280, 31613, 36052, 40145, 44393, 48513, 10704, 14976, 19268, 23586, 27783, 
    32160, 36546, 40666, 44905, 49042, 11198, 15517, 19773, 24109, 28288, 32674, 36875, 41031, 45225, 
    49389, 11536, 15864, 20102, 24474, 28617, 33039, 37204, 41378, 45554, 49754, 11856, 16220, 20431, 
    24812, 28937, 33386, 37533, 41734, 45883, 50101, 12185, 16576, 20751, 25186, 29275, 33751, 37853, 
    42090, 46212, 50457, 12514, 16932, 21089, 25524, 29595, 34089, 38191, 42446, 46532, 50813, 8602, 
    12728, 17151, 21359, 25631, 29857, 34387, 38435, 42746, 46795, 8943, 13081, 17496, 21706, 25986, 
    30216, 34735, 38785, 43096, 47145, 9389, 13596, 17954, 22187, 26447, 30768, 35216, 39286, 43570, 
    47654, 9881, 14090, 18430, 22707, 26930, 31262, 35701, 39798, 44055, 48157, 10357, 14628, 18942, 
    23219, 27424, 31809, 36204, 40310, 44558, 48695, 10860, 15151, 19438, 23760, 27938, 32323, 36700, 
    40860, 45063, 49209, 11365, 15692, 19943, 24283, 28434, 32864, 37038, 41198, 45383, 49583, 11694, 
    16030, 20272, 24648, 28763, 33211, 37358, 41563, 45721, 49921, 12014, 16404, 20601, 24986, 29092, 
    33576, 37687, 41910, 46041, 50286, 12352, 16742, 20921, 25360, 29421, 33914, 38016, 42275, 46370, 
    50633, 8769, 12909, 17324, 21534, 25810, 30040, 34559, 38609, 42920, 46969, 9117, 13257, 17672, 
    21882, 26158, 30390, 34909, 38959, 43270, 47319, 9563, 13772, 18130, 22363, 26621, 30942, 35390, 
    39460, 43744, 47828, 10055, 14266, 18606, 22883, 27106, 31438, 35877, 39974, 44231, 48333, 10533, 
    14804, 19118, 23395, 27600, 31985, 36380, 40486, 44734, 48871, 11036, 15327, 19614, 23936, 28114, 
    32499, 34247, 38297, 42574, 46643, 50949, 9240, 13394, 17765, 22000, 26428, 30520, 35039, 39094, 
    43396, 47454, 9689, 13890, 18226, 22491, 26894, 31099, 35538, 39622, 43888, 47981, 10199, 14435, 
    18745, 23027, 27404, 31595, 36025, 40127, 44375, 48495, 10677, 14958, 19250, 23568, 27918, 32142, 
    36528, 40648, 44878, 49024, 11180, 15499, 19746, 24091, 28414, 32656, 36848, 41013, 45207, 49371, 
    11509, 15846, 20084, 24456, 28743, 33021, 37186, 41360, 45527, 49736, 11838, 16202, 20404, 24794, 
    29072, 33368, 37506, 41716, 45865, 50083, 12158, 16558, 20733, 25168, 29401, 33733, 37835, 42072, 
    46185, 50439, 12496, 16914, 21062, 25506, 29721, 34071, 38164, 42428, 46514, 50795, 8572, 12708, 
    17131, 21339, 25789, 29815, 34345, 38393, 42704, 46753, 8901, 13039, 17454, 21664, 26116, 30194, 
    34713, 38763, 43074, 47123, 9367, 13574, 17932, 22165, 26599, 30746, 35194, 39264, 43548, 47632, 
    9859, 14068, 18408, 22685, 27084, 31240, 35679, 39776, 44033, 48135, 10335, 14606, 18920, 23197, 
    27578, 31787, 36182, 40288, 44536, 48673, 10838, 15129, 19416, 23738, 28092, 32301, 36678, 40838, 
    45041, 49187, 11343, 15670, 19921, 24261, 28588, 32842, 37016, 41176, 45361, 49561, 11672, 16008, 
    20250, 24626, 28917, 33189, 37336, 41541, 45699, 49899, 11992, 16382, 20579, 24964, 29246, 33554, 
    37665, 41888, 46019, 50264, 12330, 16720, 20899, 25338, 29575, 33892, 37994, 42253, 46348, 50611, 
    8747, 12887, 17302, 21512, 25964, 29996, 34515, 38565, 42876, 46925, 9073, 13213, 17628, 21838, 
    26290, 30368, 34887, 38937, 43248, 47297, 9541, 13750, 18108, 22341, 26775, 30920, 35368, 39438, 
    43722, 47806, 10033, 14244, 18584, 22861, 27260, 31416, 35855, 39952, 44209, 48311, 10511, 14782, 
    19096, 23373, 27754, 31963, 36358, 40464, 44712, 48849, 11014, 15305, 19592, 23914, 28268, 32477, 
    42560, 46629, 50928, 9224, 13378, 17749, 21976, 26412, 30705, 35153, 39067, 43378, 47436, 9671, 
    13863, 18208, 22473, 26876, 31198, 35637, 39577, 43852, 47936, 10163, 14390, 18709, 22982, 27368, 
    31745, 36140, 40082, 44339, 48450, 10641, 14913, 19214, 23523, 27882, 32259, 36636, 40603, 44842, 
    48979, 11144, 15454, 19710, 24046, 28378, 32800, 36974, 40968, 45171, 49326, 11473, 15801, 20048, 
    24411, 28707, 33147, 37294, 41315, 45491, 49691, 11802, 16157, 20368, 24749, 29036, 33512, 37623, 
    41671, 45829, 50038, 12122, 16513, 20697, 25123, 29365, 33850, 37952, 42027, 46149, 50394, 12460, 
    16869, 21026, 25461, 29685, 34224, 38281, 42383, 46478, 50750, 8532, 12658, 17091, 21289, 25749, 
    29975, 34494, 38371, 42682, 46731, 8879, 13017, 17432, 21642, 26094, 30324, 34843, 38719, 43030, 
    47079, 9323, 13530, 17888, 22121, 26555, 30876, 35324, 39220, 43504, 47588, 9815, 14024, 18364, 
    22641, 27040, 31372, 35811, 39732, 43989, 48091, 10291, 14562, 18876, 23153, 27534, 31919, 36314, 
    40244, 44492, 48629, 10794, 15085, 19372, 23694, 28048, 32433, 36810, 40794, 44997, 49143, 11299, 
    15626, 19877, 24217, 28544, 32974, 37148, 41132, 45317, 49517, 11628, 15964, 20206, 24582, 28873, 
    33321, 37468, 41497, 45655, 49855, 11948, 16338, 20535, 24920, 29202, 33686, 37797, 41844, 45975, 
    50220, 12286, 16676, 20855, 25294, 29531, 34024, 38126, 42209, 46304, 50567, 8703, 12843, 17258, 
    21468, 25920, 30150, 34669, 38543, 42854, 46903, 9051, 13191, 17606, 21816, 26268, 30500, 35019, 
    38893, 43204, 47253, 9497, 13706, 18064, 22297, 26731, 31052, 35500, 39394, 43678, 47762, 9989, 
    14200, 18540, 22817, 27216, 31548, 35987, 39908, 44165, 48267, 10467, 14738, 19052, 23329, 27710, 
    32095, 36490, 40420, 44668, 48805, 10970, 15261, 19548, 23870, 28224, 32609, 30556, 35056, 39111, 
    43413, 47479, 9706, 13907, 18243, 22516, 26911, 31072, 35520, 39604, 43870, 47954, 10181, 14417, 
    18727, 23000, 27386, 31577, 36007, 40100, 44357, 48477, 10659, 14931, 19232, 23550, 27900, 32115, 
    36510, 40630, 44860, 48997, 11162, 15481, 19728, 24064, 28396, 32638, 36830, 40986, 45189, 49353, 
    11491, 15819, 20066, 24438, 28725, 32994, 37168, 41342, 45509, 49709, 11820, 16184, 20386, 24767, 
    29054, 33350, 37488, 41689, 45847, 50065, 12140, 16531, 20715, 25150, 29383, 33706, 37817, 42054, 
    46167, 50412, 12478, 16896, 21044, 25479, 29703, 34053, 38146, 42401, 46496, 50777, 8552, 12678, 
    17111, 21319, 25769, 29836, 34366, 38414, 42725, 46774, 8922, 13060, 17475, 21685, 26137, 30172, 
    34691, 38741, 43052, 47101, 9345, 13552, 17910, 22143, 26577, 30724, 35172, 39242, 43526, 47610, 
    9837, 14046, 18386, 22663, 27062, 31218, 35657, 39754, 44011, 48113, 10313, 14584, 18898, 23175, 
    27556, 31765, 36160, 40266, 44514, 48651, 10816, 15107, 19394, 23716, 28070, 32279, 36656, 40816, 
    45019, 49165, 11321, 15648, 19899, 24239, 28566, 32820, 36994, 41154, 45339, 49539, 11650, 15986, 
    20228, 24604, 28895, 33167, 37314, 41519, 45677, 49877, 11970, 16360, 20557, 24942, 29224, 33532, 
    37643, 41866, 45997, 50242, 12308, 16698, 20877, 25316, 29553, 33870, 37972, 42231, 46326, 50589, 
    8725, 12865, 17280, 21490, 25942, 30018, 34537, 38587, 42898, 46947, 9095, 13235, 17650, 21860, 
    26312, 30346, 34865, 38915, 43226, 47275, 9519, 13728, 18086, 22319, 26753, 30898, 35346, 39416, 
    43700, 47784, 10011, 14222, 18562, 22839, 27238, 31394, 35833, 39930, 44187, 48289, 10489, 14760, 
    19074, 23351, 27732, 31941, 36336, 40442, 44690, 48827, 10992, 15283, 19570, 23892, 28246, 32455, 
    17010, 21144, 25602, 29786, 34327, 38353, 42664, 46713, 51022, 9304, 13342, 17732, 21959, 26395, 
    30669, 35136, 39200, 43484, 47568, 9795, 13845, 18190, 22446, 26858, 31180, 35619, 39712, 43969, 
    48071, 10271, 14339, 18675, 22948, 27334, 31694, 36106, 40208, 44456, 48585, 10758, 14895, 19196, 
    23496, 27864, 32241, 36618, 40774, 44977, 49123, 11279, 15427, 19692, 24028, 28360, 32773, 36956, 
    41112, 45297, 49497, 11608, 15783, 20030, 24384, 28689, 33129, 37276, 41477, 45635, 49835, 11928, 
    16130, 20350, 24731, 29018, 33485, 37605, 41824, 45955, 50200, 12266, 16495, 20679, 25096, 29347, 
    33832, 37934, 42189, 46284, 50547, 12586, 16842, 21008, 25443, 29667, 34197, 38263, 42527, 46613, 
    50912, 8682, 12617, 17050, 21228, 25708, 29934, 34453, 38501, 42812, 46861, 9009, 12975, 17390, 
    21600, 26052, 30282, 34801, 38851, 43162, 47211, 9455, 13488, 17846, 22079, 26513, 30834, 35282, 
    39352, 43636, 47720, 9947, 14002, 18342, 22619, 27018, 31350, 35789, 39886, 44143, 48245, 10445, 
    14540, 18854, 23131, 27512, 31897, 36292, 40398, 44646, 48783, 10948, 15063, 19350, 23672, 28026, 
    32411, 36788, 40948, 45151, 49297, 11453, 15604, 19855, 24195, 28522, 32952, 37126, 41286, 45471, 
    49671, 11782, 15942, 20184, 24560, 28851, 33299, 37446, 41651, 45809, 50009, 12102, 16316, 20513, 
    24898, 29180, 33664, 37775, 41998, 46129, 50374, 12440, 16654, 20833, 25272, 29509, 34002, 38104, 
    42363, 46458, 50721, 8857, 12799, 17214, 21424, 25876, 30106, 34625, 38675, 42986, 47035, 9183, 
    13147, 17562, 21772, 26224, 30456, 34975, 39025, 43336, 47385, 9629, 13662, 18020, 22253, 26687, 
    31008, 35456, 39526, 43810, 47894, 10121, 14178, 18518, 22795, 27194, 31526, 35965, 40062, 44319, 
    48421, 10621, 14716, 19030, 23307, 27688, 32073, 36468, 40574, 44822, 48959, 11124, 15239, 19526, 
    23848, 28202, 32587, 21130, 25571, 29772, 34296, 38339, 42633, 46699, 50991, 9288, 13469, 17714, 
    21920, 26377, 30630, 35118, 39173, 43466, 47541, 9777, 13960, 18172, 22419, 26840, 31153, 35601, 
    39685, 43951, 48044, 10253, 14498, 18657, 22921, 27316, 31667, 36088, 40181, 44438, 48558, 10740, 
    15021, 19160, 23442, 27828, 32196, 36582, 40720, 44941, 49078, 11243, 15562, 19656, 23983, 28324, 
    32719, 36920, 41067, 45261, 49443, 11572, 15900, 19994, 24330, 28653, 33084, 37240, 41423, 45599, 
    49790, 11892, 16274, 20314, 24686, 28982, 33431, 37569, 41779, 45919, 50146, 12230, 16612, 20643, 
    25042, 29311, 33787, 37898, 42135, 46248, 50502, 12550, 16977, 20972, 25398, 29631, 34143, 38227, 
    42482, 46577, 50858, 8642, 12778, 17028, 21195, 25686, 29901, 34431, 38479, 42790, 46839, 8987, 
    13125, 17368, 21578, 26030, 30260, 34779, 38829, 43140, 47189, 9433, 13640, 17824, 22057, 26491, 
    30812, 35260, 39330, 43614, 47698, 9925, 14134, 18298, 22575, 26974, 31306, 35745, 39842, 44099, 
    48201, 10401, 14672, 18810, 23087, 27468, 31853, 36248, 40354, 44602, 48739, 10904, 15195, 19306, 
    23628, 27982, 32367, 36744, 40904, 45107, 49253, 11409, 15736, 19811, 24151, 28478, 32908, 37082, 
    41242, 45427, 49627, 11738, 16074, 20140, 24516, 28807, 33255, 37402, 41607, 45765, 49965, 12058, 
    16448, 20469, 24854, 29136, 33620, 37731, 41954, 46085, 50330, 12396, 16786, 20789, 25228, 29465, 
    33958, 38060, 42319, 46414, 50677, 8813, 12953, 17192, 21402, 25854, 30084, 34603, 38653, 42964, 
    47013, 9161, 13301, 17540, 21750, 26202, 30434, 34953, 39003, 43314, 47363, 9607, 13816, 17998, 
    22231, 26665, 30986, 35434, 39504, 43788, 47872, 10099, 14310, 18474, 22751, 27150, 31482, 35921, 
    40018, 44275, 48377, 10577, 14848, 18986, 23263, 27644, 32029, 36424, 40530, 44778, 48915, 11080, 
    15371, 19482, 23804, 28158, 32543, 
  };

  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
          "Invalid alt name index for register!");
  return AsmStrs+RegAsmOffset[RegNo-1];
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

bool AMDGPUInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {AMDGPU::V_ADD_CO_U32_e32_gfx9, 0, 2 },
    {AMDGPU::V_CMPSX_EQ_F32_e32_gfx6_gfx7, 2, 1 },
    {AMDGPU::V_CMPSX_EQ_F64_e32_gfx6_gfx7, 3, 1 },
    {AMDGPU::V_CMPSX_F_F32_e32_gfx6_gfx7, 4, 1 },
    {AMDGPU::V_CMPSX_F_F64_e32_gfx6_gfx7, 5, 1 },
    {AMDGPU::V_CMPSX_GE_F32_e32_gfx6_gfx7, 6, 1 },
    {AMDGPU::V_CMPSX_GE_F64_e32_gfx6_gfx7, 7, 1 },
    {AMDGPU::V_CMPSX_GT_F32_e32_gfx6_gfx7, 8, 1 },
    {AMDGPU::V_CMPSX_GT_F64_e32_gfx6_gfx7, 9, 1 },
    {AMDGPU::V_CMPSX_LE_F32_e32_gfx6_gfx7, 10, 1 },
    {AMDGPU::V_CMPSX_LE_F64_e32_gfx6_gfx7, 11, 1 },
    {AMDGPU::V_CMPSX_LG_F32_e32_gfx6_gfx7, 12, 1 },
    {AMDGPU::V_CMPSX_LG_F64_e32_gfx6_gfx7, 13, 1 },
    {AMDGPU::V_CMPSX_LT_F32_e32_gfx6_gfx7, 14, 1 },
    {AMDGPU::V_CMPSX_LT_F64_e32_gfx6_gfx7, 15, 1 },
    {AMDGPU::V_CMPSX_NEQ_F32_e32_gfx6_gfx7, 16, 1 },
    {AMDGPU::V_CMPSX_NEQ_F64_e32_gfx6_gfx7, 17, 1 },
    {AMDGPU::V_CMPSX_NGE_F32_e32_gfx6_gfx7, 18, 1 },
    {AMDGPU::V_CMPSX_NGE_F64_e32_gfx6_gfx7, 19, 1 },
    {AMDGPU::V_CMPSX_NGT_F32_e32_gfx6_gfx7, 20, 1 },
    {AMDGPU::V_CMPSX_NGT_F64_e32_gfx6_gfx7, 21, 1 },
    {AMDGPU::V_CMPSX_NLE_F32_e32_gfx6_gfx7, 22, 1 },
    {AMDGPU::V_CMPSX_NLE_F64_e32_gfx6_gfx7, 23, 1 },
    {AMDGPU::V_CMPSX_NLG_F32_e32_gfx6_gfx7, 24, 1 },
    {AMDGPU::V_CMPSX_NLG_F64_e32_gfx6_gfx7, 25, 1 },
    {AMDGPU::V_CMPSX_NLT_F32_e32_gfx6_gfx7, 26, 1 },
    {AMDGPU::V_CMPSX_NLT_F64_e32_gfx6_gfx7, 27, 1 },
    {AMDGPU::V_CMPSX_O_F32_e32_gfx6_gfx7, 28, 1 },
    {AMDGPU::V_CMPSX_O_F64_e32_gfx6_gfx7, 29, 1 },
    {AMDGPU::V_CMPSX_TRU_F32_e32_gfx6_gfx7, 30, 1 },
    {AMDGPU::V_CMPSX_TRU_F64_e32_gfx6_gfx7, 31, 1 },
    {AMDGPU::V_CMPSX_U_F32_e32_gfx6_gfx7, 32, 1 },
    {AMDGPU::V_CMPSX_U_F64_e32_gfx6_gfx7, 33, 1 },
    {AMDGPU::V_CMPS_EQ_F32_e32_gfx6_gfx7, 34, 1 },
    {AMDGPU::V_CMPS_EQ_F64_e32_gfx6_gfx7, 35, 1 },
    {AMDGPU::V_CMPS_F_F32_e32_gfx6_gfx7, 36, 1 },
    {AMDGPU::V_CMPS_F_F64_e32_gfx6_gfx7, 37, 1 },
    {AMDGPU::V_CMPS_GE_F32_e32_gfx6_gfx7, 38, 1 },
    {AMDGPU::V_CMPS_GE_F64_e32_gfx6_gfx7, 39, 1 },
    {AMDGPU::V_CMPS_GT_F32_e32_gfx6_gfx7, 40, 1 },
    {AMDGPU::V_CMPS_GT_F64_e32_gfx6_gfx7, 41, 1 },
    {AMDGPU::V_CMPS_LE_F32_e32_gfx6_gfx7, 42, 1 },
    {AMDGPU::V_CMPS_LE_F64_e32_gfx6_gfx7, 43, 1 },
    {AMDGPU::V_CMPS_LG_F32_e32_gfx6_gfx7, 44, 1 },
    {AMDGPU::V_CMPS_LG_F64_e32_gfx6_gfx7, 45, 1 },
    {AMDGPU::V_CMPS_LT_F32_e32_gfx6_gfx7, 46, 1 },
    {AMDGPU::V_CMPS_LT_F64_e32_gfx6_gfx7, 47, 1 },
    {AMDGPU::V_CMPS_NEQ_F32_e32_gfx6_gfx7, 48, 1 },
    {AMDGPU::V_CMPS_NEQ_F64_e32_gfx6_gfx7, 49, 1 },
    {AMDGPU::V_CMPS_NGE_F32_e32_gfx6_gfx7, 50, 1 },
    {AMDGPU::V_CMPS_NGE_F64_e32_gfx6_gfx7, 51, 1 },
    {AMDGPU::V_CMPS_NGT_F32_e32_gfx6_gfx7, 52, 1 },
    {AMDGPU::V_CMPS_NGT_F64_e32_gfx6_gfx7, 53, 1 },
    {AMDGPU::V_CMPS_NLE_F32_e32_gfx6_gfx7, 54, 1 },
    {AMDGPU::V_CMPS_NLE_F64_e32_gfx6_gfx7, 55, 1 },
    {AMDGPU::V_CMPS_NLG_F32_e32_gfx6_gfx7, 56, 1 },
    {AMDGPU::V_CMPS_NLG_F64_e32_gfx6_gfx7, 57, 1 },
    {AMDGPU::V_CMPS_NLT_F32_e32_gfx6_gfx7, 58, 1 },
    {AMDGPU::V_CMPS_NLT_F64_e32_gfx6_gfx7, 59, 1 },
    {AMDGPU::V_CMPS_O_F32_e32_gfx6_gfx7, 60, 1 },
    {AMDGPU::V_CMPS_O_F64_e32_gfx6_gfx7, 61, 1 },
    {AMDGPU::V_CMPS_TRU_F32_e32_gfx6_gfx7, 62, 1 },
    {AMDGPU::V_CMPS_TRU_F64_e32_gfx6_gfx7, 63, 1 },
    {AMDGPU::V_CMPS_U_F32_e32_gfx6_gfx7, 64, 1 },
    {AMDGPU::V_CMPS_U_F64_e32_gfx6_gfx7, 65, 1 },
    {AMDGPU::V_CMPX_CLASS_F16_e32_gfx10, 66, 1 },
    {AMDGPU::V_CMPX_CLASS_F16_e32_vi, 67, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_gfx10, 68, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_gfx6_gfx7, 69, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_vi, 70, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_gfx10, 71, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_gfx6_gfx7, 72, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_vi, 73, 1 },
    {AMDGPU::V_CMPX_EQ_F16_e32_gfx10, 74, 1 },
    {AMDGPU::V_CMPX_EQ_F16_e32_vi, 75, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_gfx10, 76, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_gfx6_gfx7, 77, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_vi, 78, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_gfx10, 79, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_gfx6_gfx7, 80, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_vi, 81, 1 },
    {AMDGPU::V_CMPX_EQ_I16_e32_gfx10, 82, 1 },
    {AMDGPU::V_CMPX_EQ_I16_e32_vi, 83, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_gfx10, 84, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_gfx6_gfx7, 85, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_vi, 86, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_gfx10, 87, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_gfx6_gfx7, 88, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_vi, 89, 1 },
    {AMDGPU::V_CMPX_EQ_U16_e32_gfx10, 90, 1 },
    {AMDGPU::V_CMPX_EQ_U16_e32_vi, 91, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_gfx10, 92, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_gfx6_gfx7, 93, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_vi, 94, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_gfx10, 95, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_gfx6_gfx7, 96, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_vi, 97, 1 },
    {AMDGPU::V_CMPX_F_F16_e32_gfx10, 98, 1 },
    {AMDGPU::V_CMPX_F_F16_e32_vi, 99, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_gfx10, 100, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_gfx6_gfx7, 101, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_vi, 102, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_gfx10, 103, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_gfx6_gfx7, 104, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_vi, 105, 1 },
    {AMDGPU::V_CMPX_F_I16_e32_vi, 106, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_gfx10, 107, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_gfx6_gfx7, 108, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_vi, 109, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_gfx10, 110, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_gfx6_gfx7, 111, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_vi, 112, 1 },
    {AMDGPU::V_CMPX_F_U16_e32_vi, 113, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_gfx10, 114, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_gfx6_gfx7, 115, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_vi, 116, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_gfx10, 117, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_gfx6_gfx7, 118, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_vi, 119, 1 },
    {AMDGPU::V_CMPX_GE_F16_e32_gfx10, 120, 1 },
    {AMDGPU::V_CMPX_GE_F16_e32_vi, 121, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_gfx10, 122, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_gfx6_gfx7, 123, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_vi, 124, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_gfx10, 125, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_gfx6_gfx7, 126, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_vi, 127, 1 },
    {AMDGPU::V_CMPX_GE_I16_e32_gfx10, 128, 1 },
    {AMDGPU::V_CMPX_GE_I16_e32_vi, 129, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_gfx10, 130, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_gfx6_gfx7, 131, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_vi, 132, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_gfx10, 133, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_gfx6_gfx7, 134, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_vi, 135, 1 },
    {AMDGPU::V_CMPX_GE_U16_e32_gfx10, 136, 1 },
    {AMDGPU::V_CMPX_GE_U16_e32_vi, 137, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_gfx10, 138, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_gfx6_gfx7, 139, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_vi, 140, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_gfx10, 141, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_gfx6_gfx7, 142, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_vi, 143, 1 },
    {AMDGPU::V_CMPX_GT_F16_e32_gfx10, 144, 1 },
    {AMDGPU::V_CMPX_GT_F16_e32_vi, 145, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_gfx10, 146, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_gfx6_gfx7, 147, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_vi, 148, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_gfx10, 149, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_gfx6_gfx7, 150, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_vi, 151, 1 },
    {AMDGPU::V_CMPX_GT_I16_e32_gfx10, 152, 1 },
    {AMDGPU::V_CMPX_GT_I16_e32_vi, 153, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_gfx10, 154, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_gfx6_gfx7, 155, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_vi, 156, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_gfx10, 157, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_gfx6_gfx7, 158, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_vi, 159, 1 },
    {AMDGPU::V_CMPX_GT_U16_e32_gfx10, 160, 1 },
    {AMDGPU::V_CMPX_GT_U16_e32_vi, 161, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_gfx10, 162, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_gfx6_gfx7, 163, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_vi, 164, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_gfx10, 165, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_gfx6_gfx7, 166, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_vi, 167, 1 },
    {AMDGPU::V_CMPX_LE_F16_e32_gfx10, 168, 1 },
    {AMDGPU::V_CMPX_LE_F16_e32_vi, 169, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_gfx10, 170, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_gfx6_gfx7, 171, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_vi, 172, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_gfx10, 173, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_gfx6_gfx7, 174, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_vi, 175, 1 },
    {AMDGPU::V_CMPX_LE_I16_e32_gfx10, 176, 1 },
    {AMDGPU::V_CMPX_LE_I16_e32_vi, 177, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_gfx10, 178, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_gfx6_gfx7, 179, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_vi, 180, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_gfx10, 181, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_gfx6_gfx7, 182, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_vi, 183, 1 },
    {AMDGPU::V_CMPX_LE_U16_e32_gfx10, 184, 1 },
    {AMDGPU::V_CMPX_LE_U16_e32_vi, 185, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_gfx10, 186, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_gfx6_gfx7, 187, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_vi, 188, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_gfx10, 189, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_gfx6_gfx7, 190, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_vi, 191, 1 },
    {AMDGPU::V_CMPX_LG_F16_e32_gfx10, 192, 1 },
    {AMDGPU::V_CMPX_LG_F16_e32_vi, 193, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_gfx10, 194, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_gfx6_gfx7, 195, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_vi, 196, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_gfx10, 197, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_gfx6_gfx7, 198, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_vi, 199, 1 },
    {AMDGPU::V_CMPX_LT_F16_e32_gfx10, 200, 1 },
    {AMDGPU::V_CMPX_LT_F16_e32_vi, 201, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_gfx10, 202, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_gfx6_gfx7, 203, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_vi, 204, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_gfx10, 205, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_gfx6_gfx7, 206, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_vi, 207, 1 },
    {AMDGPU::V_CMPX_LT_I16_e32_gfx10, 208, 1 },
    {AMDGPU::V_CMPX_LT_I16_e32_vi, 209, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_gfx10, 210, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_gfx6_gfx7, 211, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_vi, 212, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_gfx10, 213, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_gfx6_gfx7, 214, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_vi, 215, 1 },
    {AMDGPU::V_CMPX_LT_U16_e32_gfx10, 216, 1 },
    {AMDGPU::V_CMPX_LT_U16_e32_vi, 217, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_gfx10, 218, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_gfx6_gfx7, 219, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_vi, 220, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_gfx10, 221, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_gfx6_gfx7, 222, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_vi, 223, 1 },
    {AMDGPU::V_CMPX_NEQ_F16_e32_gfx10, 224, 1 },
    {AMDGPU::V_CMPX_NEQ_F16_e32_vi, 225, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_gfx10, 226, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_gfx6_gfx7, 227, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_vi, 228, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_gfx10, 229, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_gfx6_gfx7, 230, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_vi, 231, 1 },
    {AMDGPU::V_CMPX_NE_I16_e32_gfx10, 232, 1 },
    {AMDGPU::V_CMPX_NE_I16_e32_vi, 233, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_gfx10, 234, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_gfx6_gfx7, 235, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_vi, 236, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_gfx10, 237, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_gfx6_gfx7, 238, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_vi, 239, 1 },
    {AMDGPU::V_CMPX_NE_U16_e32_gfx10, 240, 1 },
    {AMDGPU::V_CMPX_NE_U16_e32_vi, 241, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_gfx10, 242, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_gfx6_gfx7, 243, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_vi, 244, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_gfx10, 245, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_gfx6_gfx7, 246, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_vi, 247, 1 },
    {AMDGPU::V_CMPX_NGE_F16_e32_gfx10, 248, 1 },
    {AMDGPU::V_CMPX_NGE_F16_e32_vi, 249, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_gfx10, 250, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_gfx6_gfx7, 251, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_vi, 252, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_gfx10, 253, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_gfx6_gfx7, 254, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_vi, 255, 1 },
    {AMDGPU::V_CMPX_NGT_F16_e32_gfx10, 256, 1 },
    {AMDGPU::V_CMPX_NGT_F16_e32_vi, 257, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_gfx10, 258, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_gfx6_gfx7, 259, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_vi, 260, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_gfx10, 261, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_gfx6_gfx7, 262, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_vi, 263, 1 },
    {AMDGPU::V_CMPX_NLE_F16_e32_gfx10, 264, 1 },
    {AMDGPU::V_CMPX_NLE_F16_e32_vi, 265, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_gfx10, 266, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_gfx6_gfx7, 267, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_vi, 268, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_gfx10, 269, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_gfx6_gfx7, 270, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_vi, 271, 1 },
    {AMDGPU::V_CMPX_NLG_F16_e32_gfx10, 272, 1 },
    {AMDGPU::V_CMPX_NLG_F16_e32_vi, 273, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_gfx10, 274, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_gfx6_gfx7, 275, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_vi, 276, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_gfx10, 277, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_gfx6_gfx7, 278, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_vi, 279, 1 },
    {AMDGPU::V_CMPX_NLT_F16_e32_gfx10, 280, 1 },
    {AMDGPU::V_CMPX_NLT_F16_e32_vi, 281, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_gfx10, 282, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_gfx6_gfx7, 283, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_vi, 284, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_gfx10, 285, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_gfx6_gfx7, 286, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_vi, 287, 1 },
    {AMDGPU::V_CMPX_O_F16_e32_gfx10, 288, 1 },
    {AMDGPU::V_CMPX_O_F16_e32_vi, 289, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_gfx10, 290, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_gfx6_gfx7, 291, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_vi, 292, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_gfx10, 293, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_gfx6_gfx7, 294, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_vi, 295, 1 },
    {AMDGPU::V_CMPX_TRU_F16_e32_gfx10, 296, 1 },
    {AMDGPU::V_CMPX_TRU_F16_e32_vi, 297, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_gfx10, 298, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_gfx6_gfx7, 299, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_vi, 300, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_gfx10, 301, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_gfx6_gfx7, 302, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_vi, 303, 1 },
    {AMDGPU::V_CMPX_T_I16_e32_vi, 304, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_gfx10, 305, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_gfx6_gfx7, 306, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_vi, 307, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_gfx10, 308, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_gfx6_gfx7, 309, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_vi, 310, 1 },
    {AMDGPU::V_CMPX_T_U16_e32_vi, 311, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_gfx10, 312, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_gfx6_gfx7, 313, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_vi, 314, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_gfx10, 315, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_gfx6_gfx7, 316, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_vi, 317, 1 },
    {AMDGPU::V_CMPX_U_F16_e32_gfx10, 318, 1 },
    {AMDGPU::V_CMPX_U_F16_e32_vi, 319, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_gfx10, 320, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_gfx6_gfx7, 321, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_vi, 322, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_gfx10, 323, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_gfx6_gfx7, 324, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_vi, 325, 1 },
    {AMDGPU::V_CMP_CLASS_F16_e32_gfx10, 326, 1 },
    {AMDGPU::V_CMP_CLASS_F16_e32_vi, 327, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_gfx10, 328, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_gfx6_gfx7, 329, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_vi, 330, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_gfx10, 331, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_gfx6_gfx7, 332, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_vi, 333, 1 },
    {AMDGPU::V_CMP_EQ_F16_e32_gfx10, 334, 1 },
    {AMDGPU::V_CMP_EQ_F16_e32_vi, 335, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_gfx10, 336, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_gfx6_gfx7, 337, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_vi, 338, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_gfx10, 339, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_gfx6_gfx7, 340, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_vi, 341, 1 },
    {AMDGPU::V_CMP_EQ_I16_e32_gfx10, 342, 1 },
    {AMDGPU::V_CMP_EQ_I16_e32_vi, 343, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_gfx10, 344, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_gfx6_gfx7, 345, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_vi, 346, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_gfx10, 347, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_gfx6_gfx7, 348, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_vi, 349, 1 },
    {AMDGPU::V_CMP_EQ_U16_e32_gfx10, 350, 1 },
    {AMDGPU::V_CMP_EQ_U16_e32_vi, 351, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_gfx10, 352, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_gfx6_gfx7, 353, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_vi, 354, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_gfx10, 355, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_gfx6_gfx7, 356, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_vi, 357, 1 },
    {AMDGPU::V_CMP_F_F16_e32_gfx10, 358, 1 },
    {AMDGPU::V_CMP_F_F16_e32_vi, 359, 1 },
    {AMDGPU::V_CMP_F_F32_e32_gfx10, 360, 1 },
    {AMDGPU::V_CMP_F_F32_e32_gfx6_gfx7, 361, 1 },
    {AMDGPU::V_CMP_F_F32_e32_vi, 362, 1 },
    {AMDGPU::V_CMP_F_F64_e32_gfx10, 363, 1 },
    {AMDGPU::V_CMP_F_F64_e32_gfx6_gfx7, 364, 1 },
    {AMDGPU::V_CMP_F_F64_e32_vi, 365, 1 },
    {AMDGPU::V_CMP_F_I16_e32_vi, 366, 1 },
    {AMDGPU::V_CMP_F_I32_e32_gfx10, 367, 1 },
    {AMDGPU::V_CMP_F_I32_e32_gfx6_gfx7, 368, 1 },
    {AMDGPU::V_CMP_F_I32_e32_vi, 369, 1 },
    {AMDGPU::V_CMP_F_I64_e32_gfx10, 370, 1 },
    {AMDGPU::V_CMP_F_I64_e32_gfx6_gfx7, 371, 1 },
    {AMDGPU::V_CMP_F_I64_e32_vi, 372, 1 },
    {AMDGPU::V_CMP_F_U16_e32_vi, 373, 1 },
    {AMDGPU::V_CMP_F_U32_e32_gfx10, 374, 1 },
    {AMDGPU::V_CMP_F_U32_e32_gfx6_gfx7, 375, 1 },
    {AMDGPU::V_CMP_F_U32_e32_vi, 376, 1 },
    {AMDGPU::V_CMP_F_U64_e32_gfx10, 377, 1 },
    {AMDGPU::V_CMP_F_U64_e32_gfx6_gfx7, 378, 1 },
    {AMDGPU::V_CMP_F_U64_e32_vi, 379, 1 },
    {AMDGPU::V_CMP_GE_F16_e32_gfx10, 380, 1 },
    {AMDGPU::V_CMP_GE_F16_e32_vi, 381, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_gfx10, 382, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_gfx6_gfx7, 383, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_vi, 384, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_gfx10, 385, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_gfx6_gfx7, 386, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_vi, 387, 1 },
    {AMDGPU::V_CMP_GE_I16_e32_gfx10, 388, 1 },
    {AMDGPU::V_CMP_GE_I16_e32_vi, 389, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_gfx10, 390, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_gfx6_gfx7, 391, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_vi, 392, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_gfx10, 393, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_gfx6_gfx7, 394, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_vi, 395, 1 },
    {AMDGPU::V_CMP_GE_U16_e32_gfx10, 396, 1 },
    {AMDGPU::V_CMP_GE_U16_e32_vi, 397, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_gfx10, 398, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_gfx6_gfx7, 399, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_vi, 400, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_gfx10, 401, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_gfx6_gfx7, 402, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_vi, 403, 1 },
    {AMDGPU::V_CMP_GT_F16_e32_gfx10, 404, 1 },
    {AMDGPU::V_CMP_GT_F16_e32_vi, 405, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_gfx10, 406, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_gfx6_gfx7, 407, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_vi, 408, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_gfx10, 409, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_gfx6_gfx7, 410, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_vi, 411, 1 },
    {AMDGPU::V_CMP_GT_I16_e32_gfx10, 412, 1 },
    {AMDGPU::V_CMP_GT_I16_e32_vi, 413, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_gfx10, 414, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_gfx6_gfx7, 415, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_vi, 416, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_gfx10, 417, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_gfx6_gfx7, 418, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_vi, 419, 1 },
    {AMDGPU::V_CMP_GT_U16_e32_gfx10, 420, 1 },
    {AMDGPU::V_CMP_GT_U16_e32_vi, 421, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_gfx10, 422, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_gfx6_gfx7, 423, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_vi, 424, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_gfx10, 425, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_gfx6_gfx7, 426, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_vi, 427, 1 },
    {AMDGPU::V_CMP_LE_F16_e32_gfx10, 428, 1 },
    {AMDGPU::V_CMP_LE_F16_e32_vi, 429, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_gfx10, 430, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_gfx6_gfx7, 431, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_vi, 432, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_gfx10, 433, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_gfx6_gfx7, 434, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_vi, 435, 1 },
    {AMDGPU::V_CMP_LE_I16_e32_gfx10, 436, 1 },
    {AMDGPU::V_CMP_LE_I16_e32_vi, 437, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_gfx10, 438, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_gfx6_gfx7, 439, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_vi, 440, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_gfx10, 441, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_gfx6_gfx7, 442, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_vi, 443, 1 },
    {AMDGPU::V_CMP_LE_U16_e32_gfx10, 444, 1 },
    {AMDGPU::V_CMP_LE_U16_e32_vi, 445, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_gfx10, 446, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_gfx6_gfx7, 447, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_vi, 448, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_gfx10, 449, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_gfx6_gfx7, 450, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_vi, 451, 1 },
    {AMDGPU::V_CMP_LG_F16_e32_gfx10, 452, 1 },
    {AMDGPU::V_CMP_LG_F16_e32_vi, 453, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_gfx10, 454, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_gfx6_gfx7, 455, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_vi, 456, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_gfx10, 457, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_gfx6_gfx7, 458, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_vi, 459, 1 },
    {AMDGPU::V_CMP_LT_F16_e32_gfx10, 460, 1 },
    {AMDGPU::V_CMP_LT_F16_e32_vi, 461, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_gfx10, 462, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_gfx6_gfx7, 463, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_vi, 464, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_gfx10, 465, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_gfx6_gfx7, 466, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_vi, 467, 1 },
    {AMDGPU::V_CMP_LT_I16_e32_gfx10, 468, 1 },
    {AMDGPU::V_CMP_LT_I16_e32_vi, 469, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_gfx10, 470, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_gfx6_gfx7, 471, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_vi, 472, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_gfx10, 473, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_gfx6_gfx7, 474, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_vi, 475, 1 },
    {AMDGPU::V_CMP_LT_U16_e32_gfx10, 476, 1 },
    {AMDGPU::V_CMP_LT_U16_e32_vi, 477, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_gfx10, 478, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_gfx6_gfx7, 479, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_vi, 480, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_gfx10, 481, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_gfx6_gfx7, 482, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_vi, 483, 1 },
    {AMDGPU::V_CMP_NEQ_F16_e32_gfx10, 484, 1 },
    {AMDGPU::V_CMP_NEQ_F16_e32_vi, 485, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_gfx10, 486, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_gfx6_gfx7, 487, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_vi, 488, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_gfx10, 489, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_gfx6_gfx7, 490, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_vi, 491, 1 },
    {AMDGPU::V_CMP_NE_I16_e32_gfx10, 492, 1 },
    {AMDGPU::V_CMP_NE_I16_e32_vi, 493, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_gfx10, 494, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_gfx6_gfx7, 495, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_vi, 496, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_gfx10, 497, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_gfx6_gfx7, 498, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_vi, 499, 1 },
    {AMDGPU::V_CMP_NE_U16_e32_gfx10, 500, 1 },
    {AMDGPU::V_CMP_NE_U16_e32_vi, 501, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_gfx10, 502, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_gfx6_gfx7, 503, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_vi, 504, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_gfx10, 505, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_gfx6_gfx7, 506, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_vi, 507, 1 },
    {AMDGPU::V_CMP_NGE_F16_e32_gfx10, 508, 1 },
    {AMDGPU::V_CMP_NGE_F16_e32_vi, 509, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_gfx10, 510, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_gfx6_gfx7, 511, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_vi, 512, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_gfx10, 513, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_gfx6_gfx7, 514, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_vi, 515, 1 },
    {AMDGPU::V_CMP_NGT_F16_e32_gfx10, 516, 1 },
    {AMDGPU::V_CMP_NGT_F16_e32_vi, 517, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_gfx10, 518, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_gfx6_gfx7, 519, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_vi, 520, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_gfx10, 521, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_gfx6_gfx7, 522, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_vi, 523, 1 },
    {AMDGPU::V_CMP_NLE_F16_e32_gfx10, 524, 1 },
    {AMDGPU::V_CMP_NLE_F16_e32_vi, 525, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_gfx10, 526, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_gfx6_gfx7, 527, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_vi, 528, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_gfx10, 529, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_gfx6_gfx7, 530, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_vi, 531, 1 },
    {AMDGPU::V_CMP_NLG_F16_e32_gfx10, 532, 1 },
    {AMDGPU::V_CMP_NLG_F16_e32_vi, 533, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_gfx10, 534, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_gfx6_gfx7, 535, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_vi, 536, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_gfx10, 537, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_gfx6_gfx7, 538, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_vi, 539, 1 },
    {AMDGPU::V_CMP_NLT_F16_e32_gfx10, 540, 1 },
    {AMDGPU::V_CMP_NLT_F16_e32_vi, 541, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_gfx10, 542, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_gfx6_gfx7, 543, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_vi, 544, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_gfx10, 545, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_gfx6_gfx7, 546, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_vi, 547, 1 },
    {AMDGPU::V_CMP_O_F16_e32_gfx10, 548, 1 },
    {AMDGPU::V_CMP_O_F16_e32_vi, 549, 1 },
    {AMDGPU::V_CMP_O_F32_e32_gfx10, 550, 1 },
    {AMDGPU::V_CMP_O_F32_e32_gfx6_gfx7, 551, 1 },
    {AMDGPU::V_CMP_O_F32_e32_vi, 552, 1 },
    {AMDGPU::V_CMP_O_F64_e32_gfx10, 553, 1 },
    {AMDGPU::V_CMP_O_F64_e32_gfx6_gfx7, 554, 1 },
    {AMDGPU::V_CMP_O_F64_e32_vi, 555, 1 },
    {AMDGPU::V_CMP_TRU_F16_e32_gfx10, 556, 1 },
    {AMDGPU::V_CMP_TRU_F16_e32_vi, 557, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_gfx10, 558, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_gfx6_gfx7, 559, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_vi, 560, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_gfx10, 561, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_gfx6_gfx7, 562, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_vi, 563, 1 },
    {AMDGPU::V_CMP_T_I16_e32_vi, 564, 1 },
    {AMDGPU::V_CMP_T_I32_e32_gfx10, 565, 1 },
    {AMDGPU::V_CMP_T_I32_e32_gfx6_gfx7, 566, 1 },
    {AMDGPU::V_CMP_T_I32_e32_vi, 567, 1 },
    {AMDGPU::V_CMP_T_I64_e32_gfx10, 568, 1 },
    {AMDGPU::V_CMP_T_I64_e32_gfx6_gfx7, 569, 1 },
    {AMDGPU::V_CMP_T_I64_e32_vi, 570, 1 },
    {AMDGPU::V_CMP_T_U16_e32_vi, 571, 1 },
    {AMDGPU::V_CMP_T_U32_e32_gfx10, 572, 1 },
    {AMDGPU::V_CMP_T_U32_e32_gfx6_gfx7, 573, 1 },
    {AMDGPU::V_CMP_T_U32_e32_vi, 574, 1 },
    {AMDGPU::V_CMP_T_U64_e32_gfx10, 575, 1 },
    {AMDGPU::V_CMP_T_U64_e32_gfx6_gfx7, 576, 1 },
    {AMDGPU::V_CMP_T_U64_e32_vi, 577, 1 },
    {AMDGPU::V_CMP_U_F16_e32_gfx10, 578, 1 },
    {AMDGPU::V_CMP_U_F16_e32_vi, 579, 1 },
    {AMDGPU::V_CMP_U_F32_e32_gfx10, 580, 1 },
    {AMDGPU::V_CMP_U_F32_e32_gfx6_gfx7, 581, 1 },
    {AMDGPU::V_CMP_U_F32_e32_vi, 582, 1 },
    {AMDGPU::V_CMP_U_F64_e32_gfx10, 583, 1 },
    {AMDGPU::V_CMP_U_F64_e32_gfx6_gfx7, 584, 1 },
    {AMDGPU::V_CMP_U_F64_e32_vi, 585, 1 },
    {AMDGPU::V_CVT_PKACCUM_U8_F32_e64_vi, 586, 1 },
    {AMDGPU::V_CVT_PKNORM_I16_F32_e64_vi, 587, 1 },
    {AMDGPU::V_CVT_PKNORM_U16_F32_e64_vi, 588, 1 },
    {AMDGPU::V_CVT_PKRTZ_F16_F32_e64_vi, 589, 1 },
    {AMDGPU::V_LDEXP_F32_e64_vi, 590, 1 },
    {AMDGPU::V_SUBREV_CO_U32_e32_gfx9, 591, 2 },
    {AMDGPU::V_SUB_CO_U32_e32_gfx9, 593, 2 },
  };

  static const AliasPattern Patterns[] = {
    // AMDGPU::V_ADD_CO_U32_e32_gfx9 - 0
    {0, 0, 3, 6 },
    {0, 6, 3, 6 },
    // AMDGPU::V_CMPSX_EQ_F32_e32_gfx6_gfx7 - 2
    {26, 12, 2, 4 },
    // AMDGPU::V_CMPSX_EQ_F64_e32_gfx6_gfx7 - 3
    {48, 16, 2, 4 },
    // AMDGPU::V_CMPSX_F_F32_e32_gfx6_gfx7 - 4
    {70, 20, 2, 4 },
    // AMDGPU::V_CMPSX_F_F64_e32_gfx6_gfx7 - 5
    {91, 24, 2, 4 },
    // AMDGPU::V_CMPSX_GE_F32_e32_gfx6_gfx7 - 6
    {112, 28, 2, 4 },
    // AMDGPU::V_CMPSX_GE_F64_e32_gfx6_gfx7 - 7
    {134, 32, 2, 4 },
    // AMDGPU::V_CMPSX_GT_F32_e32_gfx6_gfx7 - 8
    {156, 36, 2, 4 },
    // AMDGPU::V_CMPSX_GT_F64_e32_gfx6_gfx7 - 9
    {178, 40, 2, 4 },
    // AMDGPU::V_CMPSX_LE_F32_e32_gfx6_gfx7 - 10
    {200, 44, 2, 4 },
    // AMDGPU::V_CMPSX_LE_F64_e32_gfx6_gfx7 - 11
    {222, 48, 2, 4 },
    // AMDGPU::V_CMPSX_LG_F32_e32_gfx6_gfx7 - 12
    {244, 52, 2, 4 },
    // AMDGPU::V_CMPSX_LG_F64_e32_gfx6_gfx7 - 13
    {266, 56, 2, 4 },
    // AMDGPU::V_CMPSX_LT_F32_e32_gfx6_gfx7 - 14
    {288, 60, 2, 4 },
    // AMDGPU::V_CMPSX_LT_F64_e32_gfx6_gfx7 - 15
    {310, 64, 2, 4 },
    // AMDGPU::V_CMPSX_NEQ_F32_e32_gfx6_gfx7 - 16
    {332, 68, 2, 4 },
    // AMDGPU::V_CMPSX_NEQ_F64_e32_gfx6_gfx7 - 17
    {355, 72, 2, 4 },
    // AMDGPU::V_CMPSX_NGE_F32_e32_gfx6_gfx7 - 18
    {378, 76, 2, 4 },
    // AMDGPU::V_CMPSX_NGE_F64_e32_gfx6_gfx7 - 19
    {401, 80, 2, 4 },
    // AMDGPU::V_CMPSX_NGT_F32_e32_gfx6_gfx7 - 20
    {424, 84, 2, 4 },
    // AMDGPU::V_CMPSX_NGT_F64_e32_gfx6_gfx7 - 21
    {447, 88, 2, 4 },
    // AMDGPU::V_CMPSX_NLE_F32_e32_gfx6_gfx7 - 22
    {470, 92, 2, 4 },
    // AMDGPU::V_CMPSX_NLE_F64_e32_gfx6_gfx7 - 23
    {493, 96, 2, 4 },
    // AMDGPU::V_CMPSX_NLG_F32_e32_gfx6_gfx7 - 24
    {516, 100, 2, 4 },
    // AMDGPU::V_CMPSX_NLG_F64_e32_gfx6_gfx7 - 25
    {539, 104, 2, 4 },
    // AMDGPU::V_CMPSX_NLT_F32_e32_gfx6_gfx7 - 26
    {562, 108, 2, 4 },
    // AMDGPU::V_CMPSX_NLT_F64_e32_gfx6_gfx7 - 27
    {585, 112, 2, 4 },
    // AMDGPU::V_CMPSX_O_F32_e32_gfx6_gfx7 - 28
    {608, 116, 2, 4 },
    // AMDGPU::V_CMPSX_O_F64_e32_gfx6_gfx7 - 29
    {629, 120, 2, 4 },
    // AMDGPU::V_CMPSX_TRU_F32_e32_gfx6_gfx7 - 30
    {650, 124, 2, 4 },
    // AMDGPU::V_CMPSX_TRU_F64_e32_gfx6_gfx7 - 31
    {673, 128, 2, 4 },
    // AMDGPU::V_CMPSX_U_F32_e32_gfx6_gfx7 - 32
    {696, 132, 2, 4 },
    // AMDGPU::V_CMPSX_U_F64_e32_gfx6_gfx7 - 33
    {717, 136, 2, 4 },
    // AMDGPU::V_CMPS_EQ_F32_e32_gfx6_gfx7 - 34
    {738, 140, 2, 4 },
    // AMDGPU::V_CMPS_EQ_F64_e32_gfx6_gfx7 - 35
    {759, 144, 2, 4 },
    // AMDGPU::V_CMPS_F_F32_e32_gfx6_gfx7 - 36
    {780, 148, 2, 4 },
    // AMDGPU::V_CMPS_F_F64_e32_gfx6_gfx7 - 37
    {800, 152, 2, 4 },
    // AMDGPU::V_CMPS_GE_F32_e32_gfx6_gfx7 - 38
    {820, 156, 2, 4 },
    // AMDGPU::V_CMPS_GE_F64_e32_gfx6_gfx7 - 39
    {841, 160, 2, 4 },
    // AMDGPU::V_CMPS_GT_F32_e32_gfx6_gfx7 - 40
    {862, 164, 2, 4 },
    // AMDGPU::V_CMPS_GT_F64_e32_gfx6_gfx7 - 41
    {883, 168, 2, 4 },
    // AMDGPU::V_CMPS_LE_F32_e32_gfx6_gfx7 - 42
    {904, 172, 2, 4 },
    // AMDGPU::V_CMPS_LE_F64_e32_gfx6_gfx7 - 43
    {925, 176, 2, 4 },
    // AMDGPU::V_CMPS_LG_F32_e32_gfx6_gfx7 - 44
    {946, 180, 2, 4 },
    // AMDGPU::V_CMPS_LG_F64_e32_gfx6_gfx7 - 45
    {967, 184, 2, 4 },
    // AMDGPU::V_CMPS_LT_F32_e32_gfx6_gfx7 - 46
    {988, 188, 2, 4 },
    // AMDGPU::V_CMPS_LT_F64_e32_gfx6_gfx7 - 47
    {1009, 192, 2, 4 },
    // AMDGPU::V_CMPS_NEQ_F32_e32_gfx6_gfx7 - 48
    {1030, 196, 2, 4 },
    // AMDGPU::V_CMPS_NEQ_F64_e32_gfx6_gfx7 - 49
    {1052, 200, 2, 4 },
    // AMDGPU::V_CMPS_NGE_F32_e32_gfx6_gfx7 - 50
    {1074, 204, 2, 4 },
    // AMDGPU::V_CMPS_NGE_F64_e32_gfx6_gfx7 - 51
    {1096, 208, 2, 4 },
    // AMDGPU::V_CMPS_NGT_F32_e32_gfx6_gfx7 - 52
    {1118, 212, 2, 4 },
    // AMDGPU::V_CMPS_NGT_F64_e32_gfx6_gfx7 - 53
    {1140, 216, 2, 4 },
    // AMDGPU::V_CMPS_NLE_F32_e32_gfx6_gfx7 - 54
    {1162, 220, 2, 4 },
    // AMDGPU::V_CMPS_NLE_F64_e32_gfx6_gfx7 - 55
    {1184, 224, 2, 4 },
    // AMDGPU::V_CMPS_NLG_F32_e32_gfx6_gfx7 - 56
    {1206, 228, 2, 4 },
    // AMDGPU::V_CMPS_NLG_F64_e32_gfx6_gfx7 - 57
    {1228, 232, 2, 4 },
    // AMDGPU::V_CMPS_NLT_F32_e32_gfx6_gfx7 - 58
    {1250, 236, 2, 4 },
    // AMDGPU::V_CMPS_NLT_F64_e32_gfx6_gfx7 - 59
    {1272, 240, 2, 4 },
    // AMDGPU::V_CMPS_O_F32_e32_gfx6_gfx7 - 60
    {1294, 244, 2, 4 },
    // AMDGPU::V_CMPS_O_F64_e32_gfx6_gfx7 - 61
    {1314, 248, 2, 4 },
    // AMDGPU::V_CMPS_TRU_F32_e32_gfx6_gfx7 - 62
    {1334, 252, 2, 4 },
    // AMDGPU::V_CMPS_TRU_F64_e32_gfx6_gfx7 - 63
    {1356, 256, 2, 4 },
    // AMDGPU::V_CMPS_U_F32_e32_gfx6_gfx7 - 64
    {1378, 260, 2, 4 },
    // AMDGPU::V_CMPS_U_F64_e32_gfx6_gfx7 - 65
    {1398, 264, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F16_e32_gfx10 - 66
    {1418, 268, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F16_e32_vi - 67
    {1418, 271, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_gfx10 - 68
    {1442, 275, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_gfx6_gfx7 - 69
    {1442, 278, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_vi - 70
    {1442, 282, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_gfx10 - 71
    {1466, 286, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_gfx6_gfx7 - 72
    {1466, 289, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_vi - 73
    {1466, 293, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F16_e32_gfx10 - 74
    {1490, 297, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F16_e32_vi - 75
    {1490, 300, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F32_e32_gfx10 - 76
    {1511, 304, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F32_e32_gfx6_gfx7 - 77
    {1511, 307, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F32_e32_vi - 78
    {1511, 311, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F64_e32_gfx10 - 79
    {1532, 315, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F64_e32_gfx6_gfx7 - 80
    {1532, 318, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F64_e32_vi - 81
    {1532, 322, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I16_e32_gfx10 - 82
    {1553, 326, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I16_e32_vi - 83
    {1553, 329, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I32_e32_gfx10 - 84
    {1574, 333, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I32_e32_gfx6_gfx7 - 85
    {1574, 336, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I32_e32_vi - 86
    {1574, 340, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I64_e32_gfx10 - 87
    {1595, 344, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I64_e32_gfx6_gfx7 - 88
    {1595, 347, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I64_e32_vi - 89
    {1595, 351, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U16_e32_gfx10 - 90
    {1616, 355, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U16_e32_vi - 91
    {1616, 358, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U32_e32_gfx10 - 92
    {1637, 362, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U32_e32_gfx6_gfx7 - 93
    {1637, 365, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U32_e32_vi - 94
    {1637, 369, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U64_e32_gfx10 - 95
    {1658, 373, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U64_e32_gfx6_gfx7 - 96
    {1658, 376, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U64_e32_vi - 97
    {1658, 380, 2, 4 },
    // AMDGPU::V_CMPX_F_F16_e32_gfx10 - 98
    {1679, 384, 2, 3 },
    // AMDGPU::V_CMPX_F_F16_e32_vi - 99
    {1679, 387, 2, 4 },
    // AMDGPU::V_CMPX_F_F32_e32_gfx10 - 100
    {1699, 391, 2, 3 },
    // AMDGPU::V_CMPX_F_F32_e32_gfx6_gfx7 - 101
    {1699, 394, 2, 4 },
    // AMDGPU::V_CMPX_F_F32_e32_vi - 102
    {1699, 398, 2, 4 },
    // AMDGPU::V_CMPX_F_F64_e32_gfx10 - 103
    {1719, 402, 2, 3 },
    // AMDGPU::V_CMPX_F_F64_e32_gfx6_gfx7 - 104
    {1719, 405, 2, 4 },
    // AMDGPU::V_CMPX_F_F64_e32_vi - 105
    {1719, 409, 2, 4 },
    // AMDGPU::V_CMPX_F_I16_e32_vi - 106
    {1739, 413, 2, 4 },
    // AMDGPU::V_CMPX_F_I32_e32_gfx10 - 107
    {1759, 417, 2, 3 },
    // AMDGPU::V_CMPX_F_I32_e32_gfx6_gfx7 - 108
    {1759, 420, 2, 4 },
    // AMDGPU::V_CMPX_F_I32_e32_vi - 109
    {1759, 424, 2, 4 },
    // AMDGPU::V_CMPX_F_I64_e32_gfx10 - 110
    {1779, 428, 2, 3 },
    // AMDGPU::V_CMPX_F_I64_e32_gfx6_gfx7 - 111
    {1779, 431, 2, 4 },
    // AMDGPU::V_CMPX_F_I64_e32_vi - 112
    {1779, 435, 2, 4 },
    // AMDGPU::V_CMPX_F_U16_e32_vi - 113
    {1799, 439, 2, 4 },
    // AMDGPU::V_CMPX_F_U32_e32_gfx10 - 114
    {1819, 443, 2, 3 },
    // AMDGPU::V_CMPX_F_U32_e32_gfx6_gfx7 - 115
    {1819, 446, 2, 4 },
    // AMDGPU::V_CMPX_F_U32_e32_vi - 116
    {1819, 450, 2, 4 },
    // AMDGPU::V_CMPX_F_U64_e32_gfx10 - 117
    {1839, 454, 2, 3 },
    // AMDGPU::V_CMPX_F_U64_e32_gfx6_gfx7 - 118
    {1839, 457, 2, 4 },
    // AMDGPU::V_CMPX_F_U64_e32_vi - 119
    {1839, 461, 2, 4 },
    // AMDGPU::V_CMPX_GE_F16_e32_gfx10 - 120
    {1859, 465, 2, 3 },
    // AMDGPU::V_CMPX_GE_F16_e32_vi - 121
    {1859, 468, 2, 4 },
    // AMDGPU::V_CMPX_GE_F32_e32_gfx10 - 122
    {1880, 472, 2, 3 },
    // AMDGPU::V_CMPX_GE_F32_e32_gfx6_gfx7 - 123
    {1880, 475, 2, 4 },
    // AMDGPU::V_CMPX_GE_F32_e32_vi - 124
    {1880, 479, 2, 4 },
    // AMDGPU::V_CMPX_GE_F64_e32_gfx10 - 125
    {1901, 483, 2, 3 },
    // AMDGPU::V_CMPX_GE_F64_e32_gfx6_gfx7 - 126
    {1901, 486, 2, 4 },
    // AMDGPU::V_CMPX_GE_F64_e32_vi - 127
    {1901, 490, 2, 4 },
    // AMDGPU::V_CMPX_GE_I16_e32_gfx10 - 128
    {1922, 494, 2, 3 },
    // AMDGPU::V_CMPX_GE_I16_e32_vi - 129
    {1922, 497, 2, 4 },
    // AMDGPU::V_CMPX_GE_I32_e32_gfx10 - 130
    {1943, 501, 2, 3 },
    // AMDGPU::V_CMPX_GE_I32_e32_gfx6_gfx7 - 131
    {1943, 504, 2, 4 },
    // AMDGPU::V_CMPX_GE_I32_e32_vi - 132
    {1943, 508, 2, 4 },
    // AMDGPU::V_CMPX_GE_I64_e32_gfx10 - 133
    {1964, 512, 2, 3 },
    // AMDGPU::V_CMPX_GE_I64_e32_gfx6_gfx7 - 134
    {1964, 515, 2, 4 },
    // AMDGPU::V_CMPX_GE_I64_e32_vi - 135
    {1964, 519, 2, 4 },
    // AMDGPU::V_CMPX_GE_U16_e32_gfx10 - 136
    {1985, 523, 2, 3 },
    // AMDGPU::V_CMPX_GE_U16_e32_vi - 137
    {1985, 526, 2, 4 },
    // AMDGPU::V_CMPX_GE_U32_e32_gfx10 - 138
    {2006, 530, 2, 3 },
    // AMDGPU::V_CMPX_GE_U32_e32_gfx6_gfx7 - 139
    {2006, 533, 2, 4 },
    // AMDGPU::V_CMPX_GE_U32_e32_vi - 140
    {2006, 537, 2, 4 },
    // AMDGPU::V_CMPX_GE_U64_e32_gfx10 - 141
    {2027, 541, 2, 3 },
    // AMDGPU::V_CMPX_GE_U64_e32_gfx6_gfx7 - 142
    {2027, 544, 2, 4 },
    // AMDGPU::V_CMPX_GE_U64_e32_vi - 143
    {2027, 548, 2, 4 },
    // AMDGPU::V_CMPX_GT_F16_e32_gfx10 - 144
    {2048, 552, 2, 3 },
    // AMDGPU::V_CMPX_GT_F16_e32_vi - 145
    {2048, 555, 2, 4 },
    // AMDGPU::V_CMPX_GT_F32_e32_gfx10 - 146
    {2069, 559, 2, 3 },
    // AMDGPU::V_CMPX_GT_F32_e32_gfx6_gfx7 - 147
    {2069, 562, 2, 4 },
    // AMDGPU::V_CMPX_GT_F32_e32_vi - 148
    {2069, 566, 2, 4 },
    // AMDGPU::V_CMPX_GT_F64_e32_gfx10 - 149
    {2090, 570, 2, 3 },
    // AMDGPU::V_CMPX_GT_F64_e32_gfx6_gfx7 - 150
    {2090, 573, 2, 4 },
    // AMDGPU::V_CMPX_GT_F64_e32_vi - 151
    {2090, 577, 2, 4 },
    // AMDGPU::V_CMPX_GT_I16_e32_gfx10 - 152
    {2111, 581, 2, 3 },
    // AMDGPU::V_CMPX_GT_I16_e32_vi - 153
    {2111, 584, 2, 4 },
    // AMDGPU::V_CMPX_GT_I32_e32_gfx10 - 154
    {2132, 588, 2, 3 },
    // AMDGPU::V_CMPX_GT_I32_e32_gfx6_gfx7 - 155
    {2132, 591, 2, 4 },
    // AMDGPU::V_CMPX_GT_I32_e32_vi - 156
    {2132, 595, 2, 4 },
    // AMDGPU::V_CMPX_GT_I64_e32_gfx10 - 157
    {2153, 599, 2, 3 },
    // AMDGPU::V_CMPX_GT_I64_e32_gfx6_gfx7 - 158
    {2153, 602, 2, 4 },
    // AMDGPU::V_CMPX_GT_I64_e32_vi - 159
    {2153, 606, 2, 4 },
    // AMDGPU::V_CMPX_GT_U16_e32_gfx10 - 160
    {2174, 610, 2, 3 },
    // AMDGPU::V_CMPX_GT_U16_e32_vi - 161
    {2174, 613, 2, 4 },
    // AMDGPU::V_CMPX_GT_U32_e32_gfx10 - 162
    {2195, 617, 2, 3 },
    // AMDGPU::V_CMPX_GT_U32_e32_gfx6_gfx7 - 163
    {2195, 620, 2, 4 },
    // AMDGPU::V_CMPX_GT_U32_e32_vi - 164
    {2195, 624, 2, 4 },
    // AMDGPU::V_CMPX_GT_U64_e32_gfx10 - 165
    {2216, 628, 2, 3 },
    // AMDGPU::V_CMPX_GT_U64_e32_gfx6_gfx7 - 166
    {2216, 631, 2, 4 },
    // AMDGPU::V_CMPX_GT_U64_e32_vi - 167
    {2216, 635, 2, 4 },
    // AMDGPU::V_CMPX_LE_F16_e32_gfx10 - 168
    {2237, 639, 2, 3 },
    // AMDGPU::V_CMPX_LE_F16_e32_vi - 169
    {2237, 642, 2, 4 },
    // AMDGPU::V_CMPX_LE_F32_e32_gfx10 - 170
    {2258, 646, 2, 3 },
    // AMDGPU::V_CMPX_LE_F32_e32_gfx6_gfx7 - 171
    {2258, 649, 2, 4 },
    // AMDGPU::V_CMPX_LE_F32_e32_vi - 172
    {2258, 653, 2, 4 },
    // AMDGPU::V_CMPX_LE_F64_e32_gfx10 - 173
    {2279, 657, 2, 3 },
    // AMDGPU::V_CMPX_LE_F64_e32_gfx6_gfx7 - 174
    {2279, 660, 2, 4 },
    // AMDGPU::V_CMPX_LE_F64_e32_vi - 175
    {2279, 664, 2, 4 },
    // AMDGPU::V_CMPX_LE_I16_e32_gfx10 - 176
    {2300, 668, 2, 3 },
    // AMDGPU::V_CMPX_LE_I16_e32_vi - 177
    {2300, 671, 2, 4 },
    // AMDGPU::V_CMPX_LE_I32_e32_gfx10 - 178
    {2321, 675, 2, 3 },
    // AMDGPU::V_CMPX_LE_I32_e32_gfx6_gfx7 - 179
    {2321, 678, 2, 4 },
    // AMDGPU::V_CMPX_LE_I32_e32_vi - 180
    {2321, 682, 2, 4 },
    // AMDGPU::V_CMPX_LE_I64_e32_gfx10 - 181
    {2342, 686, 2, 3 },
    // AMDGPU::V_CMPX_LE_I64_e32_gfx6_gfx7 - 182
    {2342, 689, 2, 4 },
    // AMDGPU::V_CMPX_LE_I64_e32_vi - 183
    {2342, 693, 2, 4 },
    // AMDGPU::V_CMPX_LE_U16_e32_gfx10 - 184
    {2363, 697, 2, 3 },
    // AMDGPU::V_CMPX_LE_U16_e32_vi - 185
    {2363, 700, 2, 4 },
    // AMDGPU::V_CMPX_LE_U32_e32_gfx10 - 186
    {2384, 704, 2, 3 },
    // AMDGPU::V_CMPX_LE_U32_e32_gfx6_gfx7 - 187
    {2384, 707, 2, 4 },
    // AMDGPU::V_CMPX_LE_U32_e32_vi - 188
    {2384, 711, 2, 4 },
    // AMDGPU::V_CMPX_LE_U64_e32_gfx10 - 189
    {2405, 715, 2, 3 },
    // AMDGPU::V_CMPX_LE_U64_e32_gfx6_gfx7 - 190
    {2405, 718, 2, 4 },
    // AMDGPU::V_CMPX_LE_U64_e32_vi - 191
    {2405, 722, 2, 4 },
    // AMDGPU::V_CMPX_LG_F16_e32_gfx10 - 192
    {2426, 726, 2, 3 },
    // AMDGPU::V_CMPX_LG_F16_e32_vi - 193
    {2426, 729, 2, 4 },
    // AMDGPU::V_CMPX_LG_F32_e32_gfx10 - 194
    {2447, 733, 2, 3 },
    // AMDGPU::V_CMPX_LG_F32_e32_gfx6_gfx7 - 195
    {2447, 736, 2, 4 },
    // AMDGPU::V_CMPX_LG_F32_e32_vi - 196
    {2447, 740, 2, 4 },
    // AMDGPU::V_CMPX_LG_F64_e32_gfx10 - 197
    {2468, 744, 2, 3 },
    // AMDGPU::V_CMPX_LG_F64_e32_gfx6_gfx7 - 198
    {2468, 747, 2, 4 },
    // AMDGPU::V_CMPX_LG_F64_e32_vi - 199
    {2468, 751, 2, 4 },
    // AMDGPU::V_CMPX_LT_F16_e32_gfx10 - 200
    {2489, 755, 2, 3 },
    // AMDGPU::V_CMPX_LT_F16_e32_vi - 201
    {2489, 758, 2, 4 },
    // AMDGPU::V_CMPX_LT_F32_e32_gfx10 - 202
    {2510, 762, 2, 3 },
    // AMDGPU::V_CMPX_LT_F32_e32_gfx6_gfx7 - 203
    {2510, 765, 2, 4 },
    // AMDGPU::V_CMPX_LT_F32_e32_vi - 204
    {2510, 769, 2, 4 },
    // AMDGPU::V_CMPX_LT_F64_e32_gfx10 - 205
    {2531, 773, 2, 3 },
    // AMDGPU::V_CMPX_LT_F64_e32_gfx6_gfx7 - 206
    {2531, 776, 2, 4 },
    // AMDGPU::V_CMPX_LT_F64_e32_vi - 207
    {2531, 780, 2, 4 },
    // AMDGPU::V_CMPX_LT_I16_e32_gfx10 - 208
    {2552, 784, 2, 3 },
    // AMDGPU::V_CMPX_LT_I16_e32_vi - 209
    {2552, 787, 2, 4 },
    // AMDGPU::V_CMPX_LT_I32_e32_gfx10 - 210
    {2573, 791, 2, 3 },
    // AMDGPU::V_CMPX_LT_I32_e32_gfx6_gfx7 - 211
    {2573, 794, 2, 4 },
    // AMDGPU::V_CMPX_LT_I32_e32_vi - 212
    {2573, 798, 2, 4 },
    // AMDGPU::V_CMPX_LT_I64_e32_gfx10 - 213
    {2594, 802, 2, 3 },
    // AMDGPU::V_CMPX_LT_I64_e32_gfx6_gfx7 - 214
    {2594, 805, 2, 4 },
    // AMDGPU::V_CMPX_LT_I64_e32_vi - 215
    {2594, 809, 2, 4 },
    // AMDGPU::V_CMPX_LT_U16_e32_gfx10 - 216
    {2615, 813, 2, 3 },
    // AMDGPU::V_CMPX_LT_U16_e32_vi - 217
    {2615, 816, 2, 4 },
    // AMDGPU::V_CMPX_LT_U32_e32_gfx10 - 218
    {2636, 820, 2, 3 },
    // AMDGPU::V_CMPX_LT_U32_e32_gfx6_gfx7 - 219
    {2636, 823, 2, 4 },
    // AMDGPU::V_CMPX_LT_U32_e32_vi - 220
    {2636, 827, 2, 4 },
    // AMDGPU::V_CMPX_LT_U64_e32_gfx10 - 221
    {2657, 831, 2, 3 },
    // AMDGPU::V_CMPX_LT_U64_e32_gfx6_gfx7 - 222
    {2657, 834, 2, 4 },
    // AMDGPU::V_CMPX_LT_U64_e32_vi - 223
    {2657, 838, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F16_e32_gfx10 - 224
    {2678, 842, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F16_e32_vi - 225
    {2678, 845, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_gfx10 - 226
    {2700, 849, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_gfx6_gfx7 - 227
    {2700, 852, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_vi - 228
    {2700, 856, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_gfx10 - 229
    {2722, 860, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_gfx6_gfx7 - 230
    {2722, 863, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_vi - 231
    {2722, 867, 2, 4 },
    // AMDGPU::V_CMPX_NE_I16_e32_gfx10 - 232
    {2744, 871, 2, 3 },
    // AMDGPU::V_CMPX_NE_I16_e32_vi - 233
    {2744, 874, 2, 4 },
    // AMDGPU::V_CMPX_NE_I32_e32_gfx10 - 234
    {2765, 878, 2, 3 },
    // AMDGPU::V_CMPX_NE_I32_e32_gfx6_gfx7 - 235
    {2765, 881, 2, 4 },
    // AMDGPU::V_CMPX_NE_I32_e32_vi - 236
    {2765, 885, 2, 4 },
    // AMDGPU::V_CMPX_NE_I64_e32_gfx10 - 237
    {2786, 889, 2, 3 },
    // AMDGPU::V_CMPX_NE_I64_e32_gfx6_gfx7 - 238
    {2786, 892, 2, 4 },
    // AMDGPU::V_CMPX_NE_I64_e32_vi - 239
    {2786, 896, 2, 4 },
    // AMDGPU::V_CMPX_NE_U16_e32_gfx10 - 240
    {2807, 900, 2, 3 },
    // AMDGPU::V_CMPX_NE_U16_e32_vi - 241
    {2807, 903, 2, 4 },
    // AMDGPU::V_CMPX_NE_U32_e32_gfx10 - 242
    {2828, 907, 2, 3 },
    // AMDGPU::V_CMPX_NE_U32_e32_gfx6_gfx7 - 243
    {2828, 910, 2, 4 },
    // AMDGPU::V_CMPX_NE_U32_e32_vi - 244
    {2828, 914, 2, 4 },
    // AMDGPU::V_CMPX_NE_U64_e32_gfx10 - 245
    {2849, 918, 2, 3 },
    // AMDGPU::V_CMPX_NE_U64_e32_gfx6_gfx7 - 246
    {2849, 921, 2, 4 },
    // AMDGPU::V_CMPX_NE_U64_e32_vi - 247
    {2849, 925, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F16_e32_gfx10 - 248
    {2870, 929, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F16_e32_vi - 249
    {2870, 932, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F32_e32_gfx10 - 250
    {2892, 936, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F32_e32_gfx6_gfx7 - 251
    {2892, 939, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F32_e32_vi - 252
    {2892, 943, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F64_e32_gfx10 - 253
    {2914, 947, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F64_e32_gfx6_gfx7 - 254
    {2914, 950, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F64_e32_vi - 255
    {2914, 954, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F16_e32_gfx10 - 256
    {2936, 958, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F16_e32_vi - 257
    {2936, 961, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F32_e32_gfx10 - 258
    {2958, 965, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F32_e32_gfx6_gfx7 - 259
    {2958, 968, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F32_e32_vi - 260
    {2958, 972, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F64_e32_gfx10 - 261
    {2980, 976, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F64_e32_gfx6_gfx7 - 262
    {2980, 979, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F64_e32_vi - 263
    {2980, 983, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F16_e32_gfx10 - 264
    {3002, 987, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F16_e32_vi - 265
    {3002, 990, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F32_e32_gfx10 - 266
    {3024, 994, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F32_e32_gfx6_gfx7 - 267
    {3024, 997, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F32_e32_vi - 268
    {3024, 1001, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F64_e32_gfx10 - 269
    {3046, 1005, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F64_e32_gfx6_gfx7 - 270
    {3046, 1008, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F64_e32_vi - 271
    {3046, 1012, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F16_e32_gfx10 - 272
    {3068, 1016, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F16_e32_vi - 273
    {3068, 1019, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F32_e32_gfx10 - 274
    {3090, 1023, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F32_e32_gfx6_gfx7 - 275
    {3090, 1026, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F32_e32_vi - 276
    {3090, 1030, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F64_e32_gfx10 - 277
    {3112, 1034, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F64_e32_gfx6_gfx7 - 278
    {3112, 1037, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F64_e32_vi - 279
    {3112, 1041, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F16_e32_gfx10 - 280
    {3134, 1045, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F16_e32_vi - 281
    {3134, 1048, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F32_e32_gfx10 - 282
    {3156, 1052, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F32_e32_gfx6_gfx7 - 283
    {3156, 1055, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F32_e32_vi - 284
    {3156, 1059, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F64_e32_gfx10 - 285
    {3178, 1063, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F64_e32_gfx6_gfx7 - 286
    {3178, 1066, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F64_e32_vi - 287
    {3178, 1070, 2, 4 },
    // AMDGPU::V_CMPX_O_F16_e32_gfx10 - 288
    {3200, 1074, 2, 3 },
    // AMDGPU::V_CMPX_O_F16_e32_vi - 289
    {3200, 1077, 2, 4 },
    // AMDGPU::V_CMPX_O_F32_e32_gfx10 - 290
    {3220, 1081, 2, 3 },
    // AMDGPU::V_CMPX_O_F32_e32_gfx6_gfx7 - 291
    {3220, 1084, 2, 4 },
    // AMDGPU::V_CMPX_O_F32_e32_vi - 292
    {3220, 1088, 2, 4 },
    // AMDGPU::V_CMPX_O_F64_e32_gfx10 - 293
    {3240, 1092, 2, 3 },
    // AMDGPU::V_CMPX_O_F64_e32_gfx6_gfx7 - 294
    {3240, 1095, 2, 4 },
    // AMDGPU::V_CMPX_O_F64_e32_vi - 295
    {3240, 1099, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F16_e32_gfx10 - 296
    {3260, 1103, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F16_e32_vi - 297
    {3260, 1106, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F32_e32_gfx10 - 298
    {3282, 1110, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F32_e32_gfx6_gfx7 - 299
    {3282, 1113, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F32_e32_vi - 300
    {3282, 1117, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F64_e32_gfx10 - 301
    {3304, 1121, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F64_e32_gfx6_gfx7 - 302
    {3304, 1124, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F64_e32_vi - 303
    {3304, 1128, 2, 4 },
    // AMDGPU::V_CMPX_T_I16_e32_vi - 304
    {3326, 1132, 2, 4 },
    // AMDGPU::V_CMPX_T_I32_e32_gfx10 - 305
    {3346, 1136, 2, 3 },
    // AMDGPU::V_CMPX_T_I32_e32_gfx6_gfx7 - 306
    {3346, 1139, 2, 4 },
    // AMDGPU::V_CMPX_T_I32_e32_vi - 307
    {3346, 1143, 2, 4 },
    // AMDGPU::V_CMPX_T_I64_e32_gfx10 - 308
    {3366, 1147, 2, 3 },
    // AMDGPU::V_CMPX_T_I64_e32_gfx6_gfx7 - 309
    {3366, 1150, 2, 4 },
    // AMDGPU::V_CMPX_T_I64_e32_vi - 310
    {3366, 1154, 2, 4 },
    // AMDGPU::V_CMPX_T_U16_e32_vi - 311
    {3386, 1158, 2, 4 },
    // AMDGPU::V_CMPX_T_U32_e32_gfx10 - 312
    {3406, 1162, 2, 3 },
    // AMDGPU::V_CMPX_T_U32_e32_gfx6_gfx7 - 313
    {3406, 1165, 2, 4 },
    // AMDGPU::V_CMPX_T_U32_e32_vi - 314
    {3406, 1169, 2, 4 },
    // AMDGPU::V_CMPX_T_U64_e32_gfx10 - 315
    {3426, 1173, 2, 3 },
    // AMDGPU::V_CMPX_T_U64_e32_gfx6_gfx7 - 316
    {3426, 1176, 2, 4 },
    // AMDGPU::V_CMPX_T_U64_e32_vi - 317
    {3426, 1180, 2, 4 },
    // AMDGPU::V_CMPX_U_F16_e32_gfx10 - 318
    {3446, 1184, 2, 3 },
    // AMDGPU::V_CMPX_U_F16_e32_vi - 319
    {3446, 1187, 2, 4 },
    // AMDGPU::V_CMPX_U_F32_e32_gfx10 - 320
    {3466, 1191, 2, 3 },
    // AMDGPU::V_CMPX_U_F32_e32_gfx6_gfx7 - 321
    {3466, 1194, 2, 4 },
    // AMDGPU::V_CMPX_U_F32_e32_vi - 322
    {3466, 1198, 2, 4 },
    // AMDGPU::V_CMPX_U_F64_e32_gfx10 - 323
    {3486, 1202, 2, 3 },
    // AMDGPU::V_CMPX_U_F64_e32_gfx6_gfx7 - 324
    {3486, 1205, 2, 4 },
    // AMDGPU::V_CMPX_U_F64_e32_vi - 325
    {3486, 1209, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F16_e32_gfx10 - 326
    {3506, 1213, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F16_e32_vi - 327
    {3506, 1216, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F32_e32_gfx10 - 328
    {3529, 1220, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F32_e32_gfx6_gfx7 - 329
    {3529, 1223, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F32_e32_vi - 330
    {3529, 1227, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F64_e32_gfx10 - 331
    {3552, 1231, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F64_e32_gfx6_gfx7 - 332
    {3552, 1234, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F64_e32_vi - 333
    {3552, 1238, 2, 4 },
    // AMDGPU::V_CMP_EQ_F16_e32_gfx10 - 334
    {3575, 1242, 2, 3 },
    // AMDGPU::V_CMP_EQ_F16_e32_vi - 335
    {3575, 1245, 2, 4 },
    // AMDGPU::V_CMP_EQ_F32_e32_gfx10 - 336
    {3595, 1249, 2, 3 },
    // AMDGPU::V_CMP_EQ_F32_e32_gfx6_gfx7 - 337
    {3595, 1252, 2, 4 },
    // AMDGPU::V_CMP_EQ_F32_e32_vi - 338
    {3595, 1256, 2, 4 },
    // AMDGPU::V_CMP_EQ_F64_e32_gfx10 - 339
    {3615, 1260, 2, 3 },
    // AMDGPU::V_CMP_EQ_F64_e32_gfx6_gfx7 - 340
    {3615, 1263, 2, 4 },
    // AMDGPU::V_CMP_EQ_F64_e32_vi - 341
    {3615, 1267, 2, 4 },
    // AMDGPU::V_CMP_EQ_I16_e32_gfx10 - 342
    {3635, 1271, 2, 3 },
    // AMDGPU::V_CMP_EQ_I16_e32_vi - 343
    {3635, 1274, 2, 4 },
    // AMDGPU::V_CMP_EQ_I32_e32_gfx10 - 344
    {3655, 1278, 2, 3 },
    // AMDGPU::V_CMP_EQ_I32_e32_gfx6_gfx7 - 345
    {3655, 1281, 2, 4 },
    // AMDGPU::V_CMP_EQ_I32_e32_vi - 346
    {3655, 1285, 2, 4 },
    // AMDGPU::V_CMP_EQ_I64_e32_gfx10 - 347
    {3675, 1289, 2, 3 },
    // AMDGPU::V_CMP_EQ_I64_e32_gfx6_gfx7 - 348
    {3675, 1292, 2, 4 },
    // AMDGPU::V_CMP_EQ_I64_e32_vi - 349
    {3675, 1296, 2, 4 },
    // AMDGPU::V_CMP_EQ_U16_e32_gfx10 - 350
    {3695, 1300, 2, 3 },
    // AMDGPU::V_CMP_EQ_U16_e32_vi - 351
    {3695, 1303, 2, 4 },
    // AMDGPU::V_CMP_EQ_U32_e32_gfx10 - 352
    {3715, 1307, 2, 3 },
    // AMDGPU::V_CMP_EQ_U32_e32_gfx6_gfx7 - 353
    {3715, 1310, 2, 4 },
    // AMDGPU::V_CMP_EQ_U32_e32_vi - 354
    {3715, 1314, 2, 4 },
    // AMDGPU::V_CMP_EQ_U64_e32_gfx10 - 355
    {3735, 1318, 2, 3 },
    // AMDGPU::V_CMP_EQ_U64_e32_gfx6_gfx7 - 356
    {3735, 1321, 2, 4 },
    // AMDGPU::V_CMP_EQ_U64_e32_vi - 357
    {3735, 1325, 2, 4 },
    // AMDGPU::V_CMP_F_F16_e32_gfx10 - 358
    {3755, 1329, 2, 3 },
    // AMDGPU::V_CMP_F_F16_e32_vi - 359
    {3755, 1332, 2, 4 },
    // AMDGPU::V_CMP_F_F32_e32_gfx10 - 360
    {3774, 1336, 2, 3 },
    // AMDGPU::V_CMP_F_F32_e32_gfx6_gfx7 - 361
    {3774, 1339, 2, 4 },
    // AMDGPU::V_CMP_F_F32_e32_vi - 362
    {3774, 1343, 2, 4 },
    // AMDGPU::V_CMP_F_F64_e32_gfx10 - 363
    {3793, 1347, 2, 3 },
    // AMDGPU::V_CMP_F_F64_e32_gfx6_gfx7 - 364
    {3793, 1350, 2, 4 },
    // AMDGPU::V_CMP_F_F64_e32_vi - 365
    {3793, 1354, 2, 4 },
    // AMDGPU::V_CMP_F_I16_e32_vi - 366
    {3812, 1358, 2, 4 },
    // AMDGPU::V_CMP_F_I32_e32_gfx10 - 367
    {3831, 1362, 2, 3 },
    // AMDGPU::V_CMP_F_I32_e32_gfx6_gfx7 - 368
    {3831, 1365, 2, 4 },
    // AMDGPU::V_CMP_F_I32_e32_vi - 369
    {3831, 1369, 2, 4 },
    // AMDGPU::V_CMP_F_I64_e32_gfx10 - 370
    {3850, 1373, 2, 3 },
    // AMDGPU::V_CMP_F_I64_e32_gfx6_gfx7 - 371
    {3850, 1376, 2, 4 },
    // AMDGPU::V_CMP_F_I64_e32_vi - 372
    {3850, 1380, 2, 4 },
    // AMDGPU::V_CMP_F_U16_e32_vi - 373
    {3869, 1384, 2, 4 },
    // AMDGPU::V_CMP_F_U32_e32_gfx10 - 374
    {3888, 1388, 2, 3 },
    // AMDGPU::V_CMP_F_U32_e32_gfx6_gfx7 - 375
    {3888, 1391, 2, 4 },
    // AMDGPU::V_CMP_F_U32_e32_vi - 376
    {3888, 1395, 2, 4 },
    // AMDGPU::V_CMP_F_U64_e32_gfx10 - 377
    {3907, 1399, 2, 3 },
    // AMDGPU::V_CMP_F_U64_e32_gfx6_gfx7 - 378
    {3907, 1402, 2, 4 },
    // AMDGPU::V_CMP_F_U64_e32_vi - 379
    {3907, 1406, 2, 4 },
    // AMDGPU::V_CMP_GE_F16_e32_gfx10 - 380
    {3926, 1410, 2, 3 },
    // AMDGPU::V_CMP_GE_F16_e32_vi - 381
    {3926, 1413, 2, 4 },
    // AMDGPU::V_CMP_GE_F32_e32_gfx10 - 382
    {3946, 1417, 2, 3 },
    // AMDGPU::V_CMP_GE_F32_e32_gfx6_gfx7 - 383
    {3946, 1420, 2, 4 },
    // AMDGPU::V_CMP_GE_F32_e32_vi - 384
    {3946, 1424, 2, 4 },
    // AMDGPU::V_CMP_GE_F64_e32_gfx10 - 385
    {3966, 1428, 2, 3 },
    // AMDGPU::V_CMP_GE_F64_e32_gfx6_gfx7 - 386
    {3966, 1431, 2, 4 },
    // AMDGPU::V_CMP_GE_F64_e32_vi - 387
    {3966, 1435, 2, 4 },
    // AMDGPU::V_CMP_GE_I16_e32_gfx10 - 388
    {3986, 1439, 2, 3 },
    // AMDGPU::V_CMP_GE_I16_e32_vi - 389
    {3986, 1442, 2, 4 },
    // AMDGPU::V_CMP_GE_I32_e32_gfx10 - 390
    {4006, 1446, 2, 3 },
    // AMDGPU::V_CMP_GE_I32_e32_gfx6_gfx7 - 391
    {4006, 1449, 2, 4 },
    // AMDGPU::V_CMP_GE_I32_e32_vi - 392
    {4006, 1453, 2, 4 },
    // AMDGPU::V_CMP_GE_I64_e32_gfx10 - 393
    {4026, 1457, 2, 3 },
    // AMDGPU::V_CMP_GE_I64_e32_gfx6_gfx7 - 394
    {4026, 1460, 2, 4 },
    // AMDGPU::V_CMP_GE_I64_e32_vi - 395
    {4026, 1464, 2, 4 },
    // AMDGPU::V_CMP_GE_U16_e32_gfx10 - 396
    {4046, 1468, 2, 3 },
    // AMDGPU::V_CMP_GE_U16_e32_vi - 397
    {4046, 1471, 2, 4 },
    // AMDGPU::V_CMP_GE_U32_e32_gfx10 - 398
    {4066, 1475, 2, 3 },
    // AMDGPU::V_CMP_GE_U32_e32_gfx6_gfx7 - 399
    {4066, 1478, 2, 4 },
    // AMDGPU::V_CMP_GE_U32_e32_vi - 400
    {4066, 1482, 2, 4 },
    // AMDGPU::V_CMP_GE_U64_e32_gfx10 - 401
    {4086, 1486, 2, 3 },
    // AMDGPU::V_CMP_GE_U64_e32_gfx6_gfx7 - 402
    {4086, 1489, 2, 4 },
    // AMDGPU::V_CMP_GE_U64_e32_vi - 403
    {4086, 1493, 2, 4 },
    // AMDGPU::V_CMP_GT_F16_e32_gfx10 - 404
    {4106, 1497, 2, 3 },
    // AMDGPU::V_CMP_GT_F16_e32_vi - 405
    {4106, 1500, 2, 4 },
    // AMDGPU::V_CMP_GT_F32_e32_gfx10 - 406
    {4126, 1504, 2, 3 },
    // AMDGPU::V_CMP_GT_F32_e32_gfx6_gfx7 - 407
    {4126, 1507, 2, 4 },
    // AMDGPU::V_CMP_GT_F32_e32_vi - 408
    {4126, 1511, 2, 4 },
    // AMDGPU::V_CMP_GT_F64_e32_gfx10 - 409
    {4146, 1515, 2, 3 },
    // AMDGPU::V_CMP_GT_F64_e32_gfx6_gfx7 - 410
    {4146, 1518, 2, 4 },
    // AMDGPU::V_CMP_GT_F64_e32_vi - 411
    {4146, 1522, 2, 4 },
    // AMDGPU::V_CMP_GT_I16_e32_gfx10 - 412
    {4166, 1526, 2, 3 },
    // AMDGPU::V_CMP_GT_I16_e32_vi - 413
    {4166, 1529, 2, 4 },
    // AMDGPU::V_CMP_GT_I32_e32_gfx10 - 414
    {4186, 1533, 2, 3 },
    // AMDGPU::V_CMP_GT_I32_e32_gfx6_gfx7 - 415
    {4186, 1536, 2, 4 },
    // AMDGPU::V_CMP_GT_I32_e32_vi - 416
    {4186, 1540, 2, 4 },
    // AMDGPU::V_CMP_GT_I64_e32_gfx10 - 417
    {4206, 1544, 2, 3 },
    // AMDGPU::V_CMP_GT_I64_e32_gfx6_gfx7 - 418
    {4206, 1547, 2, 4 },
    // AMDGPU::V_CMP_GT_I64_e32_vi - 419
    {4206, 1551, 2, 4 },
    // AMDGPU::V_CMP_GT_U16_e32_gfx10 - 420
    {4226, 1555, 2, 3 },
    // AMDGPU::V_CMP_GT_U16_e32_vi - 421
    {4226, 1558, 2, 4 },
    // AMDGPU::V_CMP_GT_U32_e32_gfx10 - 422
    {4246, 1562, 2, 3 },
    // AMDGPU::V_CMP_GT_U32_e32_gfx6_gfx7 - 423
    {4246, 1565, 2, 4 },
    // AMDGPU::V_CMP_GT_U32_e32_vi - 424
    {4246, 1569, 2, 4 },
    // AMDGPU::V_CMP_GT_U64_e32_gfx10 - 425
    {4266, 1573, 2, 3 },
    // AMDGPU::V_CMP_GT_U64_e32_gfx6_gfx7 - 426
    {4266, 1576, 2, 4 },
    // AMDGPU::V_CMP_GT_U64_e32_vi - 427
    {4266, 1580, 2, 4 },
    // AMDGPU::V_CMP_LE_F16_e32_gfx10 - 428
    {4286, 1584, 2, 3 },
    // AMDGPU::V_CMP_LE_F16_e32_vi - 429
    {4286, 1587, 2, 4 },
    // AMDGPU::V_CMP_LE_F32_e32_gfx10 - 430
    {4306, 1591, 2, 3 },
    // AMDGPU::V_CMP_LE_F32_e32_gfx6_gfx7 - 431
    {4306, 1594, 2, 4 },
    // AMDGPU::V_CMP_LE_F32_e32_vi - 432
    {4306, 1598, 2, 4 },
    // AMDGPU::V_CMP_LE_F64_e32_gfx10 - 433
    {4326, 1602, 2, 3 },
    // AMDGPU::V_CMP_LE_F64_e32_gfx6_gfx7 - 434
    {4326, 1605, 2, 4 },
    // AMDGPU::V_CMP_LE_F64_e32_vi - 435
    {4326, 1609, 2, 4 },
    // AMDGPU::V_CMP_LE_I16_e32_gfx10 - 436
    {4346, 1613, 2, 3 },
    // AMDGPU::V_CMP_LE_I16_e32_vi - 437
    {4346, 1616, 2, 4 },
    // AMDGPU::V_CMP_LE_I32_e32_gfx10 - 438
    {4366, 1620, 2, 3 },
    // AMDGPU::V_CMP_LE_I32_e32_gfx6_gfx7 - 439
    {4366, 1623, 2, 4 },
    // AMDGPU::V_CMP_LE_I32_e32_vi - 440
    {4366, 1627, 2, 4 },
    // AMDGPU::V_CMP_LE_I64_e32_gfx10 - 441
    {4386, 1631, 2, 3 },
    // AMDGPU::V_CMP_LE_I64_e32_gfx6_gfx7 - 442
    {4386, 1634, 2, 4 },
    // AMDGPU::V_CMP_LE_I64_e32_vi - 443
    {4386, 1638, 2, 4 },
    // AMDGPU::V_CMP_LE_U16_e32_gfx10 - 444
    {4406, 1642, 2, 3 },
    // AMDGPU::V_CMP_LE_U16_e32_vi - 445
    {4406, 1645, 2, 4 },
    // AMDGPU::V_CMP_LE_U32_e32_gfx10 - 446
    {4426, 1649, 2, 3 },
    // AMDGPU::V_CMP_LE_U32_e32_gfx6_gfx7 - 447
    {4426, 1652, 2, 4 },
    // AMDGPU::V_CMP_LE_U32_e32_vi - 448
    {4426, 1656, 2, 4 },
    // AMDGPU::V_CMP_LE_U64_e32_gfx10 - 449
    {4446, 1660, 2, 3 },
    // AMDGPU::V_CMP_LE_U64_e32_gfx6_gfx7 - 450
    {4446, 1663, 2, 4 },
    // AMDGPU::V_CMP_LE_U64_e32_vi - 451
    {4446, 1667, 2, 4 },
    // AMDGPU::V_CMP_LG_F16_e32_gfx10 - 452
    {4466, 1671, 2, 3 },
    // AMDGPU::V_CMP_LG_F16_e32_vi - 453
    {4466, 1674, 2, 4 },
    // AMDGPU::V_CMP_LG_F32_e32_gfx10 - 454
    {4486, 1678, 2, 3 },
    // AMDGPU::V_CMP_LG_F32_e32_gfx6_gfx7 - 455
    {4486, 1681, 2, 4 },
    // AMDGPU::V_CMP_LG_F32_e32_vi - 456
    {4486, 1685, 2, 4 },
    // AMDGPU::V_CMP_LG_F64_e32_gfx10 - 457
    {4506, 1689, 2, 3 },
    // AMDGPU::V_CMP_LG_F64_e32_gfx6_gfx7 - 458
    {4506, 1692, 2, 4 },
    // AMDGPU::V_CMP_LG_F64_e32_vi - 459
    {4506, 1696, 2, 4 },
    // AMDGPU::V_CMP_LT_F16_e32_gfx10 - 460
    {4526, 1700, 2, 3 },
    // AMDGPU::V_CMP_LT_F16_e32_vi - 461
    {4526, 1703, 2, 4 },
    // AMDGPU::V_CMP_LT_F32_e32_gfx10 - 462
    {4546, 1707, 2, 3 },
    // AMDGPU::V_CMP_LT_F32_e32_gfx6_gfx7 - 463
    {4546, 1710, 2, 4 },
    // AMDGPU::V_CMP_LT_F32_e32_vi - 464
    {4546, 1714, 2, 4 },
    // AMDGPU::V_CMP_LT_F64_e32_gfx10 - 465
    {4566, 1718, 2, 3 },
    // AMDGPU::V_CMP_LT_F64_e32_gfx6_gfx7 - 466
    {4566, 1721, 2, 4 },
    // AMDGPU::V_CMP_LT_F64_e32_vi - 467
    {4566, 1725, 2, 4 },
    // AMDGPU::V_CMP_LT_I16_e32_gfx10 - 468
    {4586, 1729, 2, 3 },
    // AMDGPU::V_CMP_LT_I16_e32_vi - 469
    {4586, 1732, 2, 4 },
    // AMDGPU::V_CMP_LT_I32_e32_gfx10 - 470
    {4606, 1736, 2, 3 },
    // AMDGPU::V_CMP_LT_I32_e32_gfx6_gfx7 - 471
    {4606, 1739, 2, 4 },
    // AMDGPU::V_CMP_LT_I32_e32_vi - 472
    {4606, 1743, 2, 4 },
    // AMDGPU::V_CMP_LT_I64_e32_gfx10 - 473
    {4626, 1747, 2, 3 },
    // AMDGPU::V_CMP_LT_I64_e32_gfx6_gfx7 - 474
    {4626, 1750, 2, 4 },
    // AMDGPU::V_CMP_LT_I64_e32_vi - 475
    {4626, 1754, 2, 4 },
    // AMDGPU::V_CMP_LT_U16_e32_gfx10 - 476
    {4646, 1758, 2, 3 },
    // AMDGPU::V_CMP_LT_U16_e32_vi - 477
    {4646, 1761, 2, 4 },
    // AMDGPU::V_CMP_LT_U32_e32_gfx10 - 478
    {4666, 1765, 2, 3 },
    // AMDGPU::V_CMP_LT_U32_e32_gfx6_gfx7 - 479
    {4666, 1768, 2, 4 },
    // AMDGPU::V_CMP_LT_U32_e32_vi - 480
    {4666, 1772, 2, 4 },
    // AMDGPU::V_CMP_LT_U64_e32_gfx10 - 481
    {4686, 1776, 2, 3 },
    // AMDGPU::V_CMP_LT_U64_e32_gfx6_gfx7 - 482
    {4686, 1779, 2, 4 },
    // AMDGPU::V_CMP_LT_U64_e32_vi - 483
    {4686, 1783, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F16_e32_gfx10 - 484
    {4706, 1787, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F16_e32_vi - 485
    {4706, 1790, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F32_e32_gfx10 - 486
    {4727, 1794, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F32_e32_gfx6_gfx7 - 487
    {4727, 1797, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F32_e32_vi - 488
    {4727, 1801, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F64_e32_gfx10 - 489
    {4748, 1805, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F64_e32_gfx6_gfx7 - 490
    {4748, 1808, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F64_e32_vi - 491
    {4748, 1812, 2, 4 },
    // AMDGPU::V_CMP_NE_I16_e32_gfx10 - 492
    {4769, 1816, 2, 3 },
    // AMDGPU::V_CMP_NE_I16_e32_vi - 493
    {4769, 1819, 2, 4 },
    // AMDGPU::V_CMP_NE_I32_e32_gfx10 - 494
    {4789, 1823, 2, 3 },
    // AMDGPU::V_CMP_NE_I32_e32_gfx6_gfx7 - 495
    {4789, 1826, 2, 4 },
    // AMDGPU::V_CMP_NE_I32_e32_vi - 496
    {4789, 1830, 2, 4 },
    // AMDGPU::V_CMP_NE_I64_e32_gfx10 - 497
    {4809, 1834, 2, 3 },
    // AMDGPU::V_CMP_NE_I64_e32_gfx6_gfx7 - 498
    {4809, 1837, 2, 4 },
    // AMDGPU::V_CMP_NE_I64_e32_vi - 499
    {4809, 1841, 2, 4 },
    // AMDGPU::V_CMP_NE_U16_e32_gfx10 - 500
    {4829, 1845, 2, 3 },
    // AMDGPU::V_CMP_NE_U16_e32_vi - 501
    {4829, 1848, 2, 4 },
    // AMDGPU::V_CMP_NE_U32_e32_gfx10 - 502
    {4849, 1852, 2, 3 },
    // AMDGPU::V_CMP_NE_U32_e32_gfx6_gfx7 - 503
    {4849, 1855, 2, 4 },
    // AMDGPU::V_CMP_NE_U32_e32_vi - 504
    {4849, 1859, 2, 4 },
    // AMDGPU::V_CMP_NE_U64_e32_gfx10 - 505
    {4869, 1863, 2, 3 },
    // AMDGPU::V_CMP_NE_U64_e32_gfx6_gfx7 - 506
    {4869, 1866, 2, 4 },
    // AMDGPU::V_CMP_NE_U64_e32_vi - 507
    {4869, 1870, 2, 4 },
    // AMDGPU::V_CMP_NGE_F16_e32_gfx10 - 508
    {4889, 1874, 2, 3 },
    // AMDGPU::V_CMP_NGE_F16_e32_vi - 509
    {4889, 1877, 2, 4 },
    // AMDGPU::V_CMP_NGE_F32_e32_gfx10 - 510
    {4910, 1881, 2, 3 },
    // AMDGPU::V_CMP_NGE_F32_e32_gfx6_gfx7 - 511
    {4910, 1884, 2, 4 },
    // AMDGPU::V_CMP_NGE_F32_e32_vi - 512
    {4910, 1888, 2, 4 },
    // AMDGPU::V_CMP_NGE_F64_e32_gfx10 - 513
    {4931, 1892, 2, 3 },
    // AMDGPU::V_CMP_NGE_F64_e32_gfx6_gfx7 - 514
    {4931, 1895, 2, 4 },
    // AMDGPU::V_CMP_NGE_F64_e32_vi - 515
    {4931, 1899, 2, 4 },
    // AMDGPU::V_CMP_NGT_F16_e32_gfx10 - 516
    {4952, 1903, 2, 3 },
    // AMDGPU::V_CMP_NGT_F16_e32_vi - 517
    {4952, 1906, 2, 4 },
    // AMDGPU::V_CMP_NGT_F32_e32_gfx10 - 518
    {4973, 1910, 2, 3 },
    // AMDGPU::V_CMP_NGT_F32_e32_gfx6_gfx7 - 519
    {4973, 1913, 2, 4 },
    // AMDGPU::V_CMP_NGT_F32_e32_vi - 520
    {4973, 1917, 2, 4 },
    // AMDGPU::V_CMP_NGT_F64_e32_gfx10 - 521
    {4994, 1921, 2, 3 },
    // AMDGPU::V_CMP_NGT_F64_e32_gfx6_gfx7 - 522
    {4994, 1924, 2, 4 },
    // AMDGPU::V_CMP_NGT_F64_e32_vi - 523
    {4994, 1928, 2, 4 },
    // AMDGPU::V_CMP_NLE_F16_e32_gfx10 - 524
    {5015, 1932, 2, 3 },
    // AMDGPU::V_CMP_NLE_F16_e32_vi - 525
    {5015, 1935, 2, 4 },
    // AMDGPU::V_CMP_NLE_F32_e32_gfx10 - 526
    {5036, 1939, 2, 3 },
    // AMDGPU::V_CMP_NLE_F32_e32_gfx6_gfx7 - 527
    {5036, 1942, 2, 4 },
    // AMDGPU::V_CMP_NLE_F32_e32_vi - 528
    {5036, 1946, 2, 4 },
    // AMDGPU::V_CMP_NLE_F64_e32_gfx10 - 529
    {5057, 1950, 2, 3 },
    // AMDGPU::V_CMP_NLE_F64_e32_gfx6_gfx7 - 530
    {5057, 1953, 2, 4 },
    // AMDGPU::V_CMP_NLE_F64_e32_vi - 531
    {5057, 1957, 2, 4 },
    // AMDGPU::V_CMP_NLG_F16_e32_gfx10 - 532
    {5078, 1961, 2, 3 },
    // AMDGPU::V_CMP_NLG_F16_e32_vi - 533
    {5078, 1964, 2, 4 },
    // AMDGPU::V_CMP_NLG_F32_e32_gfx10 - 534
    {5099, 1968, 2, 3 },
    // AMDGPU::V_CMP_NLG_F32_e32_gfx6_gfx7 - 535
    {5099, 1971, 2, 4 },
    // AMDGPU::V_CMP_NLG_F32_e32_vi - 536
    {5099, 1975, 2, 4 },
    // AMDGPU::V_CMP_NLG_F64_e32_gfx10 - 537
    {5120, 1979, 2, 3 },
    // AMDGPU::V_CMP_NLG_F64_e32_gfx6_gfx7 - 538
    {5120, 1982, 2, 4 },
    // AMDGPU::V_CMP_NLG_F64_e32_vi - 539
    {5120, 1986, 2, 4 },
    // AMDGPU::V_CMP_NLT_F16_e32_gfx10 - 540
    {5141, 1990, 2, 3 },
    // AMDGPU::V_CMP_NLT_F16_e32_vi - 541
    {5141, 1993, 2, 4 },
    // AMDGPU::V_CMP_NLT_F32_e32_gfx10 - 542
    {5162, 1997, 2, 3 },
    // AMDGPU::V_CMP_NLT_F32_e32_gfx6_gfx7 - 543
    {5162, 2000, 2, 4 },
    // AMDGPU::V_CMP_NLT_F32_e32_vi - 544
    {5162, 2004, 2, 4 },
    // AMDGPU::V_CMP_NLT_F64_e32_gfx10 - 545
    {5183, 2008, 2, 3 },
    // AMDGPU::V_CMP_NLT_F64_e32_gfx6_gfx7 - 546
    {5183, 2011, 2, 4 },
    // AMDGPU::V_CMP_NLT_F64_e32_vi - 547
    {5183, 2015, 2, 4 },
    // AMDGPU::V_CMP_O_F16_e32_gfx10 - 548
    {5204, 2019, 2, 3 },
    // AMDGPU::V_CMP_O_F16_e32_vi - 549
    {5204, 2022, 2, 4 },
    // AMDGPU::V_CMP_O_F32_e32_gfx10 - 550
    {5223, 2026, 2, 3 },
    // AMDGPU::V_CMP_O_F32_e32_gfx6_gfx7 - 551
    {5223, 2029, 2, 4 },
    // AMDGPU::V_CMP_O_F32_e32_vi - 552
    {5223, 2033, 2, 4 },
    // AMDGPU::V_CMP_O_F64_e32_gfx10 - 553
    {5242, 2037, 2, 3 },
    // AMDGPU::V_CMP_O_F64_e32_gfx6_gfx7 - 554
    {5242, 2040, 2, 4 },
    // AMDGPU::V_CMP_O_F64_e32_vi - 555
    {5242, 2044, 2, 4 },
    // AMDGPU::V_CMP_TRU_F16_e32_gfx10 - 556
    {5261, 2048, 2, 3 },
    // AMDGPU::V_CMP_TRU_F16_e32_vi - 557
    {5261, 2051, 2, 4 },
    // AMDGPU::V_CMP_TRU_F32_e32_gfx10 - 558
    {5282, 2055, 2, 3 },
    // AMDGPU::V_CMP_TRU_F32_e32_gfx6_gfx7 - 559
    {5282, 2058, 2, 4 },
    // AMDGPU::V_CMP_TRU_F32_e32_vi - 560
    {5282, 2062, 2, 4 },
    // AMDGPU::V_CMP_TRU_F64_e32_gfx10 - 561
    {5303, 2066, 2, 3 },
    // AMDGPU::V_CMP_TRU_F64_e32_gfx6_gfx7 - 562
    {5303, 2069, 2, 4 },
    // AMDGPU::V_CMP_TRU_F64_e32_vi - 563
    {5303, 2073, 2, 4 },
    // AMDGPU::V_CMP_T_I16_e32_vi - 564
    {5324, 2077, 2, 4 },
    // AMDGPU::V_CMP_T_I32_e32_gfx10 - 565
    {5343, 2081, 2, 3 },
    // AMDGPU::V_CMP_T_I32_e32_gfx6_gfx7 - 566
    {5343, 2084, 2, 4 },
    // AMDGPU::V_CMP_T_I32_e32_vi - 567
    {5343, 2088, 2, 4 },
    // AMDGPU::V_CMP_T_I64_e32_gfx10 - 568
    {5362, 2092, 2, 3 },
    // AMDGPU::V_CMP_T_I64_e32_gfx6_gfx7 - 569
    {5362, 2095, 2, 4 },
    // AMDGPU::V_CMP_T_I64_e32_vi - 570
    {5362, 2099, 2, 4 },
    // AMDGPU::V_CMP_T_U16_e32_vi - 571
    {5381, 2103, 2, 4 },
    // AMDGPU::V_CMP_T_U32_e32_gfx10 - 572
    {5400, 2107, 2, 3 },
    // AMDGPU::V_CMP_T_U32_e32_gfx6_gfx7 - 573
    {5400, 2110, 2, 4 },
    // AMDGPU::V_CMP_T_U32_e32_vi - 574
    {5400, 2114, 2, 4 },
    // AMDGPU::V_CMP_T_U64_e32_gfx10 - 575
    {5419, 2118, 2, 3 },
    // AMDGPU::V_CMP_T_U64_e32_gfx6_gfx7 - 576
    {5419, 2121, 2, 4 },
    // AMDGPU::V_CMP_T_U64_e32_vi - 577
    {5419, 2125, 2, 4 },
    // AMDGPU::V_CMP_U_F16_e32_gfx10 - 578
    {5438, 2129, 2, 3 },
    // AMDGPU::V_CMP_U_F16_e32_vi - 579
    {5438, 2132, 2, 4 },
    // AMDGPU::V_CMP_U_F32_e32_gfx10 - 580
    {5457, 2136, 2, 3 },
    // AMDGPU::V_CMP_U_F32_e32_gfx6_gfx7 - 581
    {5457, 2139, 2, 4 },
    // AMDGPU::V_CMP_U_F32_e32_vi - 582
    {5457, 2143, 2, 4 },
    // AMDGPU::V_CMP_U_F64_e32_gfx10 - 583
    {5476, 2147, 2, 3 },
    // AMDGPU::V_CMP_U_F64_e32_gfx6_gfx7 - 584
    {5476, 2150, 2, 4 },
    // AMDGPU::V_CMP_U_F64_e32_vi - 585
    {5476, 2154, 2, 4 },
    // AMDGPU::V_CVT_PKACCUM_U8_F32_e64_vi - 586
    {5495, 2158, 6, 8 },
    // AMDGPU::V_CVT_PKNORM_I16_F32_e64_vi - 587
    {5527, 2166, 6, 8 },
    // AMDGPU::V_CVT_PKNORM_U16_F32_e64_vi - 588
    {5559, 2174, 6, 8 },
    // AMDGPU::V_CVT_PKRTZ_F16_F32_e64_vi - 589
    {5591, 2182, 7, 9 },
    // AMDGPU::V_LDEXP_F32_e64_vi - 590
    {5622, 2191, 7, 9 },
    // AMDGPU::V_SUBREV_CO_U32_e32_gfx9 - 591
    {5645, 2200, 3, 6 },
    {5645, 2206, 3, 6 },
    // AMDGPU::V_SUB_CO_U32_e32_gfx9 - 593
    {5674, 2212, 3, 6 },
    {5674, 2218, 3, 6 },
  };

  static const AliasPatternCond Conds[] = {
    // (V_ADD_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 0
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_ADD_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 6
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_CMPSX_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 12
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 16
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 20
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 24
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 28
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 32
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 36
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 40
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 44
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 48
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 52
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 56
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 60
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 64
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 68
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 72
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 76
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 80
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 84
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 88
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 92
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 96
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 100
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 104
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 108
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 112
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 116
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 120
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 124
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 128
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 140
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 144
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 148
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 152
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 156
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 160
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 164
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 168
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 172
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 176
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 180
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 184
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 188
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 192
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 196
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 200
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 204
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 208
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 212
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 216
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 220
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 224
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 228
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 232
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 236
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 240
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 244
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 248
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 252
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 256
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 260
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 264
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 268
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 271
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_CLASS_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 275
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 278
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 282
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_CLASS_F64_e32_gfx10 VSrc_f64:$src0, VGPR_32:$src1) - 286
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VGPR_32:$src1) - 289
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F64_e32_vi VSrc_f64:$src0, VGPR_32:$src1) - 293
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 297
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 300
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 304
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 307
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 311
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 315
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 318
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 322
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 326
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 329
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 333
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 336
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 340
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 344
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 347
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 351
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 355
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 358
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 362
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 365
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 369
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 373
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 376
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 380
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 384
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 387
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 391
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 394
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 398
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 402
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 405
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 409
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 413
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 417
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 420
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 424
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 428
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 431
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 435
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 439
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 443
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 446
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 450
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 454
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 457
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 461
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 465
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 468
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 472
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 475
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 479
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 483
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 486
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 490
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 494
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 497
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 501
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 504
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 508
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 512
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 515
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 519
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 523
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 526
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 530
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 533
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 537
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 541
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 544
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 548
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 552
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 555
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 559
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 562
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 566
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 570
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 573
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 577
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 581
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 584
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 588
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 591
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 595
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 599
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 602
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 606
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 610
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 613
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 617
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 620
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 624
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 628
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 631
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 635
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 639
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 642
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 646
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 649
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 653
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 657
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 660
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 664
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 668
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 671
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 675
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 678
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 682
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 686
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 689
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 693
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 697
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 700
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 704
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 707
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 711
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 715
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 718
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 722
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 726
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 729
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 733
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 736
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 740
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 744
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 747
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 751
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 755
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 758
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 762
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 765
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 769
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 773
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 776
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 780
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 784
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 787
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 791
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 794
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 798
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 802
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 805
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 809
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 813
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 816
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 820
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 823
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 827
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 831
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 834
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 838
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 842
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 845
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 849
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 852
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 856
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 860
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 863
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 867
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 871
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 874
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 878
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 881
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 885
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 889
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 892
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 896
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 900
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 903
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 907
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 910
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 914
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 918
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 921
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 925
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 929
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 932
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 936
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 939
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 943
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 947
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 950
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 954
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 958
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 961
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 965
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 968
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 972
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 976
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 979
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 983
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 987
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 990
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 994
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 997
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1001
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1005
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1008
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1012
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1016
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1019
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1023
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1026
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1030
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1034
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1037
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1041
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1045
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1048
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1052
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1055
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1059
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1063
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1066
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1070
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1074
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1077
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1081
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1084
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1088
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1092
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1095
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1099
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1103
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1106
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1110
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1113
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1117
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1121
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1124
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1128
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1139
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1143
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1147
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1150
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1154
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1158
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1162
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1165
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1169
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1173
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1176
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1180
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1184
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1187
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1191
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1194
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1198
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1202
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1205
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1209
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1213
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1216
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1220
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1223
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1227
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F64_e32_gfx10 VSrc_f64:$src0, VGPR_32:$src1) - 1231
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VGPR_32:$src1) - 1234
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F64_e32_vi VSrc_f64:$src0, VGPR_32:$src1) - 1238
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1242
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1245
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1249
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1252
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1256
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1260
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1263
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1267
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1271
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1274
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1278
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1281
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1285
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1289
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1292
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1296
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1300
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1303
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1307
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1310
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1314
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1318
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1321
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1325
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1329
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1332
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1336
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1339
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1343
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1347
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1350
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1354
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1358
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1362
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1365
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1369
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1373
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1376
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1380
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1384
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1388
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1391
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1395
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1399
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1402
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1406
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1410
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1413
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1417
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1420
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1424
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1428
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1431
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1435
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1439
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1442
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1446
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1449
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1453
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1457
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1460
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1464
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1468
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1471
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1475
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1478
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1482
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1486
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1489
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1493
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1497
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1500
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1504
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1507
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1511
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1515
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1518
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1522
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1526
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1529
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1533
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1536
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1540
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1544
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1547
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1551
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1555
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1558
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1562
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1565
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1569
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1573
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1576
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1580
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1584
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1587
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1591
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1594
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1598
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1602
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1605
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1609
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1613
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1616
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1620
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1623
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1627
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1631
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1634
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1638
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1642
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1645
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1649
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1652
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1656
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1660
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1663
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1667
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1671
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1674
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1678
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1681
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1685
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1689
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1692
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1696
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1700
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1703
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1707
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1710
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1714
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1718
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1721
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1725
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1729
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1732
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1736
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1739
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1743
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1747
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1750
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1754
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1758
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1761
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1765
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1768
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1772
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1776
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1779
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1783
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1787
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1790
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1794
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1797
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1801
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1805
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1808
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1812
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1816
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1819
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1823
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1826
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1830
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1834
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1837
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1841
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1845
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1848
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1852
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1855
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1859
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1863
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1866
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1870
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1874
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1877
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1881
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1884
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1888
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1892
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1895
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1899
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1903
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1906
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1910
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1913
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1917
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1921
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1924
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1928
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1932
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1935
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1939
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1942
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1946
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1950
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1953
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1957
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1961
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1964
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1968
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1971
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1975
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1979
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1982
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1986
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1990
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1993
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1997
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2000
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2004
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2008
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2011
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2015
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2019
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2022
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2026
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2029
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2033
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2037
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2040
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2044
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2048
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2051
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2055
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2058
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2062
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2066
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2069
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2073
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 2077
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 2081
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 2084
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 2088
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 2092
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 2095
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 2099
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 2103
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 2107
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 2110
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 2114
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 2118
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 2121
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 2125
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2129
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2139
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2143
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2147
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2150
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2154
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKACCUM_U8_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2158
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKNORM_I16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2166
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKNORM_U16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2174
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKRTZ_F16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0, 0) - 2182
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_LDEXP_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0, 0) - 2191
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_SUBREV_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2200
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUBREV_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2206
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUB_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2212
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUB_CO_U32_e32_gfx9 anonymous_7113:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2218
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
  };

  static const char AsmStrings[] =
    /* 0 */ "v_add_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
    /* 26 */ "v_cmpsx_eq_f32 $\x01, $\x02\0"
    /* 48 */ "v_cmpsx_eq_f64 $\x01, $\x02\0"
    /* 70 */ "v_cmpsx_f_f32 $\x01, $\x02\0"
    /* 91 */ "v_cmpsx_f_f64 $\x01, $\x02\0"
    /* 112 */ "v_cmpsx_ge_f32 $\x01, $\x02\0"
    /* 134 */ "v_cmpsx_ge_f64 $\x01, $\x02\0"
    /* 156 */ "v_cmpsx_gt_f32 $\x01, $\x02\0"
    /* 178 */ "v_cmpsx_gt_f64 $\x01, $\x02\0"
    /* 200 */ "v_cmpsx_le_f32 $\x01, $\x02\0"
    /* 222 */ "v_cmpsx_le_f64 $\x01, $\x02\0"
    /* 244 */ "v_cmpsx_lg_f32 $\x01, $\x02\0"
    /* 266 */ "v_cmpsx_lg_f64 $\x01, $\x02\0"
    /* 288 */ "v_cmpsx_lt_f32 $\x01, $\x02\0"
    /* 310 */ "v_cmpsx_lt_f64 $\x01, $\x02\0"
    /* 332 */ "v_cmpsx_neq_f32 $\x01, $\x02\0"
    /* 355 */ "v_cmpsx_neq_f64 $\x01, $\x02\0"
    /* 378 */ "v_cmpsx_nge_f32 $\x01, $\x02\0"
    /* 401 */ "v_cmpsx_nge_f64 $\x01, $\x02\0"
    /* 424 */ "v_cmpsx_ngt_f32 $\x01, $\x02\0"
    /* 447 */ "v_cmpsx_ngt_f64 $\x01, $\x02\0"
    /* 470 */ "v_cmpsx_nle_f32 $\x01, $\x02\0"
    /* 493 */ "v_cmpsx_nle_f64 $\x01, $\x02\0"
    /* 516 */ "v_cmpsx_nlg_f32 $\x01, $\x02\0"
    /* 539 */ "v_cmpsx_nlg_f64 $\x01, $\x02\0"
    /* 562 */ "v_cmpsx_nlt_f32 $\x01, $\x02\0"
    /* 585 */ "v_cmpsx_nlt_f64 $\x01, $\x02\0"
    /* 608 */ "v_cmpsx_o_f32 $\x01, $\x02\0"
    /* 629 */ "v_cmpsx_o_f64 $\x01, $\x02\0"
    /* 650 */ "v_cmpsx_tru_f32 $\x01, $\x02\0"
    /* 673 */ "v_cmpsx_tru_f64 $\x01, $\x02\0"
    /* 696 */ "v_cmpsx_u_f32 $\x01, $\x02\0"
    /* 717 */ "v_cmpsx_u_f64 $\x01, $\x02\0"
    /* 738 */ "v_cmps_eq_f32 $\x01, $\x02\0"
    /* 759 */ "v_cmps_eq_f64 $\x01, $\x02\0"
    /* 780 */ "v_cmps_f_f32 $\x01, $\x02\0"
    /* 800 */ "v_cmps_f_f64 $\x01, $\x02\0"
    /* 820 */ "v_cmps_ge_f32 $\x01, $\x02\0"
    /* 841 */ "v_cmps_ge_f64 $\x01, $\x02\0"
    /* 862 */ "v_cmps_gt_f32 $\x01, $\x02\0"
    /* 883 */ "v_cmps_gt_f64 $\x01, $\x02\0"
    /* 904 */ "v_cmps_le_f32 $\x01, $\x02\0"
    /* 925 */ "v_cmps_le_f64 $\x01, $\x02\0"
    /* 946 */ "v_cmps_lg_f32 $\x01, $\x02\0"
    /* 967 */ "v_cmps_lg_f64 $\x01, $\x02\0"
    /* 988 */ "v_cmps_lt_f32 $\x01, $\x02\0"
    /* 1009 */ "v_cmps_lt_f64 $\x01, $\x02\0"
    /* 1030 */ "v_cmps_neq_f32 $\x01, $\x02\0"
    /* 1052 */ "v_cmps_neq_f64 $\x01, $\x02\0"
    /* 1074 */ "v_cmps_nge_f32 $\x01, $\x02\0"
    /* 1096 */ "v_cmps_nge_f64 $\x01, $\x02\0"
    /* 1118 */ "v_cmps_ngt_f32 $\x01, $\x02\0"
    /* 1140 */ "v_cmps_ngt_f64 $\x01, $\x02\0"
    /* 1162 */ "v_cmps_nle_f32 $\x01, $\x02\0"
    /* 1184 */ "v_cmps_nle_f64 $\x01, $\x02\0"
    /* 1206 */ "v_cmps_nlg_f32 $\x01, $\x02\0"
    /* 1228 */ "v_cmps_nlg_f64 $\x01, $\x02\0"
    /* 1250 */ "v_cmps_nlt_f32 $\x01, $\x02\0"
    /* 1272 */ "v_cmps_nlt_f64 $\x01, $\x02\0"
    /* 1294 */ "v_cmps_o_f32 $\x01, $\x02\0"
    /* 1314 */ "v_cmps_o_f64 $\x01, $\x02\0"
    /* 1334 */ "v_cmps_tru_f32 $\x01, $\x02\0"
    /* 1356 */ "v_cmps_tru_f64 $\x01, $\x02\0"
    /* 1378 */ "v_cmps_u_f32 $\x01, $\x02\0"
    /* 1398 */ "v_cmps_u_f64 $\x01, $\x02\0"
    /* 1418 */ "v_cmpx_class_f16 $\x01, $\x02\0"
    /* 1442 */ "v_cmpx_class_f32 $\x01, $\x02\0"
    /* 1466 */ "v_cmpx_class_f64 $\x01, $\x02\0"
    /* 1490 */ "v_cmpx_eq_f16 $\x01, $\x02\0"
    /* 1511 */ "v_cmpx_eq_f32 $\x01, $\x02\0"
    /* 1532 */ "v_cmpx_eq_f64 $\x01, $\x02\0"
    /* 1553 */ "v_cmpx_eq_i16 $\x01, $\x02\0"
    /* 1574 */ "v_cmpx_eq_i32 $\x01, $\x02\0"
    /* 1595 */ "v_cmpx_eq_i64 $\x01, $\x02\0"
    /* 1616 */ "v_cmpx_eq_u16 $\x01, $\x02\0"
    /* 1637 */ "v_cmpx_eq_u32 $\x01, $\x02\0"
    /* 1658 */ "v_cmpx_eq_u64 $\x01, $\x02\0"
    /* 1679 */ "v_cmpx_f_f16 $\x01, $\x02\0"
    /* 1699 */ "v_cmpx_f_f32 $\x01, $\x02\0"
    /* 1719 */ "v_cmpx_f_f64 $\x01, $\x02\0"
    /* 1739 */ "v_cmpx_f_i16 $\x01, $\x02\0"
    /* 1759 */ "v_cmpx_f_i32 $\x01, $\x02\0"
    /* 1779 */ "v_cmpx_f_i64 $\x01, $\x02\0"
    /* 1799 */ "v_cmpx_f_u16 $\x01, $\x02\0"
    /* 1819 */ "v_cmpx_f_u32 $\x01, $\x02\0"
    /* 1839 */ "v_cmpx_f_u64 $\x01, $\x02\0"
    /* 1859 */ "v_cmpx_ge_f16 $\x01, $\x02\0"
    /* 1880 */ "v_cmpx_ge_f32 $\x01, $\x02\0"
    /* 1901 */ "v_cmpx_ge_f64 $\x01, $\x02\0"
    /* 1922 */ "v_cmpx_ge_i16 $\x01, $\x02\0"
    /* 1943 */ "v_cmpx_ge_i32 $\x01, $\x02\0"
    /* 1964 */ "v_cmpx_ge_i64 $\x01, $\x02\0"
    /* 1985 */ "v_cmpx_ge_u16 $\x01, $\x02\0"
    /* 2006 */ "v_cmpx_ge_u32 $\x01, $\x02\0"
    /* 2027 */ "v_cmpx_ge_u64 $\x01, $\x02\0"
    /* 2048 */ "v_cmpx_gt_f16 $\x01, $\x02\0"
    /* 2069 */ "v_cmpx_gt_f32 $\x01, $\x02\0"
    /* 2090 */ "v_cmpx_gt_f64 $\x01, $\x02\0"
    /* 2111 */ "v_cmpx_gt_i16 $\x01, $\x02\0"
    /* 2132 */ "v_cmpx_gt_i32 $\x01, $\x02\0"
    /* 2153 */ "v_cmpx_gt_i64 $\x01, $\x02\0"
    /* 2174 */ "v_cmpx_gt_u16 $\x01, $\x02\0"
    /* 2195 */ "v_cmpx_gt_u32 $\x01, $\x02\0"
    /* 2216 */ "v_cmpx_gt_u64 $\x01, $\x02\0"
    /* 2237 */ "v_cmpx_le_f16 $\x01, $\x02\0"
    /* 2258 */ "v_cmpx_le_f32 $\x01, $\x02\0"
    /* 2279 */ "v_cmpx_le_f64 $\x01, $\x02\0"
    /* 2300 */ "v_cmpx_le_i16 $\x01, $\x02\0"
    /* 2321 */ "v_cmpx_le_i32 $\x01, $\x02\0"
    /* 2342 */ "v_cmpx_le_i64 $\x01, $\x02\0"
    /* 2363 */ "v_cmpx_le_u16 $\x01, $\x02\0"
    /* 2384 */ "v_cmpx_le_u32 $\x01, $\x02\0"
    /* 2405 */ "v_cmpx_le_u64 $\x01, $\x02\0"
    /* 2426 */ "v_cmpx_lg_f16 $\x01, $\x02\0"
    /* 2447 */ "v_cmpx_lg_f32 $\x01, $\x02\0"
    /* 2468 */ "v_cmpx_lg_f64 $\x01, $\x02\0"
    /* 2489 */ "v_cmpx_lt_f16 $\x01, $\x02\0"
    /* 2510 */ "v_cmpx_lt_f32 $\x01, $\x02\0"
    /* 2531 */ "v_cmpx_lt_f64 $\x01, $\x02\0"
    /* 2552 */ "v_cmpx_lt_i16 $\x01, $\x02\0"
    /* 2573 */ "v_cmpx_lt_i32 $\x01, $\x02\0"
    /* 2594 */ "v_cmpx_lt_i64 $\x01, $\x02\0"
    /* 2615 */ "v_cmpx_lt_u16 $\x01, $\x02\0"
    /* 2636 */ "v_cmpx_lt_u32 $\x01, $\x02\0"
    /* 2657 */ "v_cmpx_lt_u64 $\x01, $\x02\0"
    /* 2678 */ "v_cmpx_neq_f16 $\x01, $\x02\0"
    /* 2700 */ "v_cmpx_neq_f32 $\x01, $\x02\0"
    /* 2722 */ "v_cmpx_neq_f64 $\x01, $\x02\0"
    /* 2744 */ "v_cmpx_ne_i16 $\x01, $\x02\0"
    /* 2765 */ "v_cmpx_ne_i32 $\x01, $\x02\0"
    /* 2786 */ "v_cmpx_ne_i64 $\x01, $\x02\0"
    /* 2807 */ "v_cmpx_ne_u16 $\x01, $\x02\0"
    /* 2828 */ "v_cmpx_ne_u32 $\x01, $\x02\0"
    /* 2849 */ "v_cmpx_ne_u64 $\x01, $\x02\0"
    /* 2870 */ "v_cmpx_nge_f16 $\x01, $\x02\0"
    /* 2892 */ "v_cmpx_nge_f32 $\x01, $\x02\0"
    /* 2914 */ "v_cmpx_nge_f64 $\x01, $\x02\0"
    /* 2936 */ "v_cmpx_ngt_f16 $\x01, $\x02\0"
    /* 2958 */ "v_cmpx_ngt_f32 $\x01, $\x02\0"
    /* 2980 */ "v_cmpx_ngt_f64 $\x01, $\x02\0"
    /* 3002 */ "v_cmpx_nle_f16 $\x01, $\x02\0"
    /* 3024 */ "v_cmpx_nle_f32 $\x01, $\x02\0"
    /* 3046 */ "v_cmpx_nle_f64 $\x01, $\x02\0"
    /* 3068 */ "v_cmpx_nlg_f16 $\x01, $\x02\0"
    /* 3090 */ "v_cmpx_nlg_f32 $\x01, $\x02\0"
    /* 3112 */ "v_cmpx_nlg_f64 $\x01, $\x02\0"
    /* 3134 */ "v_cmpx_nlt_f16 $\x01, $\x02\0"
    /* 3156 */ "v_cmpx_nlt_f32 $\x01, $\x02\0"
    /* 3178 */ "v_cmpx_nlt_f64 $\x01, $\x02\0"
    /* 3200 */ "v_cmpx_o_f16 $\x01, $\x02\0"
    /* 3220 */ "v_cmpx_o_f32 $\x01, $\x02\0"
    /* 3240 */ "v_cmpx_o_f64 $\x01, $\x02\0"
    /* 3260 */ "v_cmpx_tru_f16 $\x01, $\x02\0"
    /* 3282 */ "v_cmpx_tru_f32 $\x01, $\x02\0"
    /* 3304 */ "v_cmpx_tru_f64 $\x01, $\x02\0"
    /* 3326 */ "v_cmpx_t_i16 $\x01, $\x02\0"
    /* 3346 */ "v_cmpx_t_i32 $\x01, $\x02\0"
    /* 3366 */ "v_cmpx_t_i64 $\x01, $\x02\0"
    /* 3386 */ "v_cmpx_t_u16 $\x01, $\x02\0"
    /* 3406 */ "v_cmpx_t_u32 $\x01, $\x02\0"
    /* 3426 */ "v_cmpx_t_u64 $\x01, $\x02\0"
    /* 3446 */ "v_cmpx_u_f16 $\x01, $\x02\0"
    /* 3466 */ "v_cmpx_u_f32 $\x01, $\x02\0"
    /* 3486 */ "v_cmpx_u_f64 $\x01, $\x02\0"
    /* 3506 */ "v_cmp_class_f16 $\x01, $\x02\0"
    /* 3529 */ "v_cmp_class_f32 $\x01, $\x02\0"
    /* 3552 */ "v_cmp_class_f64 $\x01, $\x02\0"
    /* 3575 */ "v_cmp_eq_f16 $\x01, $\x02\0"
    /* 3595 */ "v_cmp_eq_f32 $\x01, $\x02\0"
    /* 3615 */ "v_cmp_eq_f64 $\x01, $\x02\0"
    /* 3635 */ "v_cmp_eq_i16 $\x01, $\x02\0"
    /* 3655 */ "v_cmp_eq_i32 $\x01, $\x02\0"
    /* 3675 */ "v_cmp_eq_i64 $\x01, $\x02\0"
    /* 3695 */ "v_cmp_eq_u16 $\x01, $\x02\0"
    /* 3715 */ "v_cmp_eq_u32 $\x01, $\x02\0"
    /* 3735 */ "v_cmp_eq_u64 $\x01, $\x02\0"
    /* 3755 */ "v_cmp_f_f16 $\x01, $\x02\0"
    /* 3774 */ "v_cmp_f_f32 $\x01, $\x02\0"
    /* 3793 */ "v_cmp_f_f64 $\x01, $\x02\0"
    /* 3812 */ "v_cmp_f_i16 $\x01, $\x02\0"
    /* 3831 */ "v_cmp_f_i32 $\x01, $\x02\0"
    /* 3850 */ "v_cmp_f_i64 $\x01, $\x02\0"
    /* 3869 */ "v_cmp_f_u16 $\x01, $\x02\0"
    /* 3888 */ "v_cmp_f_u32 $\x01, $\x02\0"
    /* 3907 */ "v_cmp_f_u64 $\x01, $\x02\0"
    /* 3926 */ "v_cmp_ge_f16 $\x01, $\x02\0"
    /* 3946 */ "v_cmp_ge_f32 $\x01, $\x02\0"
    /* 3966 */ "v_cmp_ge_f64 $\x01, $\x02\0"
    /* 3986 */ "v_cmp_ge_i16 $\x01, $\x02\0"
    /* 4006 */ "v_cmp_ge_i32 $\x01, $\x02\0"
    /* 4026 */ "v_cmp_ge_i64 $\x01, $\x02\0"
    /* 4046 */ "v_cmp_ge_u16 $\x01, $\x02\0"
    /* 4066 */ "v_cmp_ge_u32 $\x01, $\x02\0"
    /* 4086 */ "v_cmp_ge_u64 $\x01, $\x02\0"
    /* 4106 */ "v_cmp_gt_f16 $\x01, $\x02\0"
    /* 4126 */ "v_cmp_gt_f32 $\x01, $\x02\0"
    /* 4146 */ "v_cmp_gt_f64 $\x01, $\x02\0"
    /* 4166 */ "v_cmp_gt_i16 $\x01, $\x02\0"
    /* 4186 */ "v_cmp_gt_i32 $\x01, $\x02\0"
    /* 4206 */ "v_cmp_gt_i64 $\x01, $\x02\0"
    /* 4226 */ "v_cmp_gt_u16 $\x01, $\x02\0"
    /* 4246 */ "v_cmp_gt_u32 $\x01, $\x02\0"
    /* 4266 */ "v_cmp_gt_u64 $\x01, $\x02\0"
    /* 4286 */ "v_cmp_le_f16 $\x01, $\x02\0"
    /* 4306 */ "v_cmp_le_f32 $\x01, $\x02\0"
    /* 4326 */ "v_cmp_le_f64 $\x01, $\x02\0"
    /* 4346 */ "v_cmp_le_i16 $\x01, $\x02\0"
    /* 4366 */ "v_cmp_le_i32 $\x01, $\x02\0"
    /* 4386 */ "v_cmp_le_i64 $\x01, $\x02\0"
    /* 4406 */ "v_cmp_le_u16 $\x01, $\x02\0"
    /* 4426 */ "v_cmp_le_u32 $\x01, $\x02\0"
    /* 4446 */ "v_cmp_le_u64 $\x01, $\x02\0"
    /* 4466 */ "v_cmp_lg_f16 $\x01, $\x02\0"
    /* 4486 */ "v_cmp_lg_f32 $\x01, $\x02\0"
    /* 4506 */ "v_cmp_lg_f64 $\x01, $\x02\0"
    /* 4526 */ "v_cmp_lt_f16 $\x01, $\x02\0"
    /* 4546 */ "v_cmp_lt_f32 $\x01, $\x02\0"
    /* 4566 */ "v_cmp_lt_f64 $\x01, $\x02\0"
    /* 4586 */ "v_cmp_lt_i16 $\x01, $\x02\0"
    /* 4606 */ "v_cmp_lt_i32 $\x01, $\x02\0"
    /* 4626 */ "v_cmp_lt_i64 $\x01, $\x02\0"
    /* 4646 */ "v_cmp_lt_u16 $\x01, $\x02\0"
    /* 4666 */ "v_cmp_lt_u32 $\x01, $\x02\0"
    /* 4686 */ "v_cmp_lt_u64 $\x01, $\x02\0"
    /* 4706 */ "v_cmp_neq_f16 $\x01, $\x02\0"
    /* 4727 */ "v_cmp_neq_f32 $\x01, $\x02\0"
    /* 4748 */ "v_cmp_neq_f64 $\x01, $\x02\0"
    /* 4769 */ "v_cmp_ne_i16 $\x01, $\x02\0"
    /* 4789 */ "v_cmp_ne_i32 $\x01, $\x02\0"
    /* 4809 */ "v_cmp_ne_i64 $\x01, $\x02\0"
    /* 4829 */ "v_cmp_ne_u16 $\x01, $\x02\0"
    /* 4849 */ "v_cmp_ne_u32 $\x01, $\x02\0"
    /* 4869 */ "v_cmp_ne_u64 $\x01, $\x02\0"
    /* 4889 */ "v_cmp_nge_f16 $\x01, $\x02\0"
    /* 4910 */ "v_cmp_nge_f32 $\x01, $\x02\0"
    /* 4931 */ "v_cmp_nge_f64 $\x01, $\x02\0"
    /* 4952 */ "v_cmp_ngt_f16 $\x01, $\x02\0"
    /* 4973 */ "v_cmp_ngt_f32 $\x01, $\x02\0"
    /* 4994 */ "v_cmp_ngt_f64 $\x01, $\x02\0"
    /* 5015 */ "v_cmp_nle_f16 $\x01, $\x02\0"
    /* 5036 */ "v_cmp_nle_f32 $\x01, $\x02\0"
    /* 5057 */ "v_cmp_nle_f64 $\x01, $\x02\0"
    /* 5078 */ "v_cmp_nlg_f16 $\x01, $\x02\0"
    /* 5099 */ "v_cmp_nlg_f32 $\x01, $\x02\0"
    /* 5120 */ "v_cmp_nlg_f64 $\x01, $\x02\0"
    /* 5141 */ "v_cmp_nlt_f16 $\x01, $\x02\0"
    /* 5162 */ "v_cmp_nlt_f32 $\x01, $\x02\0"
    /* 5183 */ "v_cmp_nlt_f64 $\x01, $\x02\0"
    /* 5204 */ "v_cmp_o_f16 $\x01, $\x02\0"
    /* 5223 */ "v_cmp_o_f32 $\x01, $\x02\0"
    /* 5242 */ "v_cmp_o_f64 $\x01, $\x02\0"
    /* 5261 */ "v_cmp_tru_f16 $\x01, $\x02\0"
    /* 5282 */ "v_cmp_tru_f32 $\x01, $\x02\0"
    /* 5303 */ "v_cmp_tru_f64 $\x01, $\x02\0"
    /* 5324 */ "v_cmp_t_i16 $\x01, $\x02\0"
    /* 5343 */ "v_cmp_t_i32 $\x01, $\x02\0"
    /* 5362 */ "v_cmp_t_i64 $\x01, $\x02\0"
    /* 5381 */ "v_cmp_t_u16 $\x01, $\x02\0"
    /* 5400 */ "v_cmp_t_u32 $\x01, $\x02\0"
    /* 5419 */ "v_cmp_t_u64 $\x01, $\x02\0"
    /* 5438 */ "v_cmp_u_f16 $\x01, $\x02\0"
    /* 5457 */ "v_cmp_u_f32 $\x01, $\x02\0"
    /* 5476 */ "v_cmp_u_f64 $\x01, $\x02\0"
    /* 5495 */ "v_cvt_pkaccum_u8_f32 $\x01, $\x03, $\x05\0"
    /* 5527 */ "v_cvt_pknorm_i16_f32 $\x01, $\x03, $\x05\0"
    /* 5559 */ "v_cvt_pknorm_u16_f32 $\x01, $\x03, $\x05\0"
    /* 5591 */ "v_cvt_pkrtz_f16_f32 $\x01, $\x03, $\x05\0"
    /* 5622 */ "v_ldexp_f32 $\x01, $\x03, $\x05\0"
    /* 5645 */ "v_subrev_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
    /* 5674 */ "v_sub_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    makeArrayRef(OpToPatterns),
    makeArrayRef(Patterns),
    makeArrayRef(Conds),
    StringRef(AsmStrings, array_lengthof(AsmStrings)),
    nullptr,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void AMDGPUInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printVOPDst(MI, OpIdx, STI, OS);
    break;
  }
}

#endif // PRINT_ALIAS_INSTR
