Fitter report for mips_pipe
Wed Feb 24 11:13:12 2021
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 24 11:13:12 2021   ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                      ; mips_pipe                               ;
; Top-level Entity Name              ; MIPS_pipe                               ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C35F672C6                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 3,145 / 33,216 ( 9 % )                  ;
;     Total combinational functions  ; 2,774 / 33,216 ( 8 % )                  ;
;     Dedicated logic registers      ; 1,595 / 33,216 ( 5 % )                  ;
; Total registers                    ; 1595                                    ;
; Total pins                         ; 199 / 475 ( 42 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 131,072 / 483,840 ( 27 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                          ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4652 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4652 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                 ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents         ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Top              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                  ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                               ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name   ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Top              ; 4453    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub ; 199     ; 0                 ; N/A                     ; Post-Synthesis    ;
+------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/USER/Desktop/lab4_final/Lab-04-Informe-Final-Barrera_Alderete/lab_4_final/mips_pipe.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,145 / 33,216 ( 9 % )     ;
;     -- Combinational with no register       ; 1550                       ;
;     -- Register only                        ; 371                        ;
;     -- Combinational with a register        ; 1224                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1949                       ;
;     -- 3 input functions                    ; 669                        ;
;     -- <=2 input functions                  ; 156                        ;
;     -- Register only                        ; 371                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2442                       ;
;     -- arithmetic mode                      ; 332                        ;
;                                             ;                            ;
; Total registers*                            ; 1,595 / 34,593 ( 5 % )     ;
;     -- Dedicated logic registers            ; 1,595 / 33,216 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 219 / 2,076 ( 11 % )       ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 199 / 475 ( 42 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
; Global signals                              ; 11                         ;
; M4Ks                                        ; 32 / 105 ( 30 % )          ;
; Total block memory bits                     ; 131,072 / 483,840 ( 27 % ) ;
; Total block memory implementation bits      ; 147,456 / 483,840 ( 30 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 11 / 16 ( 69 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%               ;
; Peak interconnect usage (total/H/V)         ; 30% / 29% / 31%            ;
; Maximum fan-out node                        ; reset                      ;
; Maximum fan-out                             ; 1393                       ;
; Highest non-global fan-out signal           ; reset                      ;
; Highest non-global fan-out                  ; 1393                       ;
; Total fan-out                               ; 17418                      ;
; Average fan-out                             ; 3.61                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                ;
+---------------------------------------------+----------------------+-----------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ;
+---------------------------------------------+----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ;
;                                             ;                      ;                       ;
; Total logic elements                        ; 3014 / 33216 ( 9 % ) ; 131 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 1495                 ; 55                    ;
;     -- Register only                        ; 357                  ; 14                    ;
;     -- Combinational with a register        ; 1162                 ; 62                    ;
;                                             ;                      ;                       ;
; Logic element usage by number of LUT inputs ;                      ;                       ;
;     -- 4 input functions                    ; 1887                 ; 62                    ;
;     -- 3 input functions                    ; 636                  ; 33                    ;
;     -- <=2 input functions                  ; 134                  ; 22                    ;
;     -- Register only                        ; 357                  ; 14                    ;
;                                             ;                      ;                       ;
; Logic elements by mode                      ;                      ;                       ;
;     -- normal mode                          ; 2329                 ; 113                   ;
;     -- arithmetic mode                      ; 328                  ; 4                     ;
;                                             ;                      ;                       ;
; Total registers                             ; 1519                 ; 76                    ;
;     -- Dedicated logic registers            ; 1519 / 33216 ( 4 % ) ; 76 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 0                    ; 0                     ;
;                                             ;                      ;                       ;
; Total LABs:  partially or completely used   ; 207 / 2076 ( 9 % )   ; 14 / 2076 ( < 1 % )   ;
;                                             ;                      ;                       ;
; Virtual pins                                ; 0                    ; 0                     ;
; I/O pins                                    ; 199                  ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 131072               ; 0                     ;
; Total RAM block bits                        ; 147456               ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 1 / 4 ( 25 % )       ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 32 / 105 ( 30 % )    ; 0 / 105 ( 0 % )       ;
; Clock control block                         ; 5 / 20 ( 25 % )      ; 6 / 20 ( 30 % )       ;
;                                             ;                      ;                       ;
; Connections                                 ;                      ;                       ;
;     -- Input Connections                    ; 358                  ; 121                   ;
;     -- Registered Input Connections         ; 164                  ; 83                    ;
;     -- Output Connections                   ; 287                  ; 192                   ;
;     -- Registered Output Connections        ; 10                   ; 155                   ;
;                                             ;                      ;                       ;
; Internal Connections                        ;                      ;                       ;
;     -- Total Connections                    ; 16906                ; 860                   ;
;     -- Registered Connections               ; 6271                 ; 550                   ;
;                                             ;                      ;                       ;
; External Connections                        ;                      ;                       ;
;     -- Top                                  ; 332                  ; 313                   ;
;     -- sld_hub:auto_hub                     ; 313                  ; 0                     ;
;                                             ;                      ;                       ;
; Partition Interface                         ;                      ;                       ;
;     -- Input Ports                          ; 35                   ; 22                    ;
;     -- Output Ports                         ; 210                  ; 39                    ;
;     -- Bidir Ports                          ; 0                    ; 0                     ;
;                                             ;                      ;                       ;
; Registered Ports                            ;                      ;                       ;
;     -- Registered Input Ports               ; 0                    ; 2                     ;
;     -- Registered Output Ports              ; 0                    ; 29                    ;
;                                             ;                      ;                       ;
; Port Connectivity                           ;                      ;                       ;
;     -- Input Ports driven by GND            ; 0                    ; 2                     ;
;     -- Output Ports driven by GND           ; 0                    ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ;
;     -- Input Ports with no Source           ; 0                    ; 0                     ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                    ; 18                    ;
+---------------------------------------------+----------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50MHz ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset     ; G26   ; 5        ; 65           ; 27           ; 1           ; 1393                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALU_result_out[0]   ; H23   ; 5        ; 65           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[10]  ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[11]  ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[12]  ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[13]  ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[14]  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[15]  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[16]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[17]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[18]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[19]  ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[1]   ; H24   ; 5        ; 65           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[20]  ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[21]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[22]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[23]  ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[24]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[25]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[26]  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[27]  ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[28]  ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[29]  ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[2]   ; J23   ; 5        ; 65           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[30]  ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[31]  ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[3]   ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[4]   ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[5]   ; H26   ; 5        ; 65           ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[6]   ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[7]   ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[8]   ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ALU_result_out[9]   ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Branch_out          ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[0]  ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[10] ; N18   ; 5        ; 65           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[11] ; P18   ; 5        ; 65           ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[12] ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[13] ; G24   ; 5        ; 65           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[14] ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[15] ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[16] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[17] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[18] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[19] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[1]  ; J22   ; 5        ; 65           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[20] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[21] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[22] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[23] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[24] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[25] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[26] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[27] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[28] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[29] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[2]  ; E26   ; 5        ; 65           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[30] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[31] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[3]  ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[4]  ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[5]  ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[6]  ; J21   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[7]  ; J20   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[8]  ; F25   ; 5        ; 65           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Instruction_out[9]  ; F26   ; 5        ; 65           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Memwrite_out        ; L24   ; 5        ; 65           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Overflow_out        ; W23   ; 6        ; 65           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[0]               ; K19   ; 5        ; 65           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[10]              ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[11]              ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[12]              ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[13]              ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[14]              ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[15]              ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[16]              ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[17]              ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[18]              ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[19]              ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[1]               ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[20]              ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[21]              ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[22]              ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[23]              ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[24]              ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[25]              ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[26]              ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[27]              ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[28]              ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[29]              ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[2]               ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[30]              ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[31]              ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[3]               ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[4]               ; L21   ; 5        ; 65           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[5]               ; L20   ; 5        ; 65           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[6]               ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[7]               ; J26   ; 5        ; 65           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[8]               ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[9]               ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Regwrite_out        ; L25   ; 5        ; 65           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zero_out            ; L19   ; 5        ; 65           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[0]  ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[10] ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[11] ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[12] ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[13] ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[14] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[15] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[16] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[17] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[18] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[19] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[1]  ; K26   ; 5        ; 65           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[20] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[21] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[22] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[23] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[24] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[25] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[26] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[27] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[28] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[29] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[2]  ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[30] ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[31] ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[3]  ; M23   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[4]  ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[5]  ; M20   ; 5        ; 65           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[6]  ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[7]  ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[8]  ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_1_out[9]  ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[0]  ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[10] ; U23   ; 6        ; 65           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[11] ; U24   ; 6        ; 65           ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[12] ; R19   ; 6        ; 65           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[13] ; T19   ; 6        ; 65           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[14] ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[15] ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[16] ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[17] ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[18] ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[19] ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[1]  ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[20] ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[21] ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[22] ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[23] ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[24] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[25] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[26] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[27] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[28] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[29] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[2]  ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[30] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[31] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[3]  ; T24   ; 6        ; 65           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[4]  ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[5]  ; T18   ; 6        ; 65           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[6]  ; T21   ; 6        ; 65           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[7]  ; T20   ; 6        ; 65           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[8]  ; U26   ; 6        ; 65           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_2_out[9]  ; U25   ; 6        ; 65           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[0]    ; U20   ; 6        ; 65           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[10]   ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[11]   ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[12]   ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[13]   ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[14]   ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[15]   ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[16]   ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[17]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[18]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[19]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[1]    ; U21   ; 6        ; 65           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[20]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[21]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[22]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[23]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[24]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[25]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[26]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[27]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[28]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[29]   ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[2]    ; V26   ; 6        ; 65           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[30]   ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[31]   ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[3]    ; V25   ; 6        ; 65           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[4]    ; V24   ; 6        ; 65           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[5]    ; V23   ; 6        ; 65           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[6]    ; W25   ; 6        ; 65           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[7]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[8]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; read_data_out[9]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 64 ( 31 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 48 / 65 ( 74 % ) ; 3.3V          ; --           ;
; 6        ; 47 / 59 ( 80 % ) ; 3.3V          ; --           ;
; 7        ; 44 / 58 ( 76 % ) ; 3.3V          ; --           ;
; 8        ; 29 / 56 ( 52 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; ALU_result_out[18]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; ALU_result_out[16]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; read_data_out[26]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; read_data_out[14]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; read_data_1_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; Instruction_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; Instruction_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; PC[14]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; PC[15]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; read_data_2_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Instruction_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; read_data_out[25]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; read_data_out[8]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; ALU_result_out[10]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; Instruction_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; Instruction_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; PC[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; PC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; read_data_2_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; read_data_2_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; read_data_2_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; read_data_2_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Instruction_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; ALU_result_out[19]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; read_data_out[24]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; read_data_out[21]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; read_data_out[16]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; read_data_out[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; ALU_result_out[15]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; ALU_result_out[11]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; read_data_2_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; read_data_2_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; read_data_2_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; read_data_2_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Instruction_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ALU_result_out[25]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; ALU_result_out[20]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; read_data_out[22]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; read_data_out[15]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; ALU_result_out[14]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; ALU_result_out[12]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; ALU_result_out[13]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; read_data_2_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; read_data_2_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Instruction_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; ALU_result_out[24]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; ALU_result_out[23]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; ALU_result_out[21]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; read_data_out[23]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; read_data_out[17]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; read_data_out[11]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; read_data_out[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; ALU_result_out[26]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; ALU_result_out[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; read_data_2_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; read_data_2_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Instruction_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; ALU_result_out[22]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; read_data_out[18]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; read_data_out[12]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; read_data_out[10]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; ALU_result_out[27]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; ALU_result_out[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; Instruction_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; Instruction_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; Instruction_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; Instruction_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; Instruction_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; Instruction_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; Instruction_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; Instruction_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; Instruction_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; Instruction_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; ALU_result_out[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; ALU_result_out[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; ALU_result_out[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; ALU_result_out[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; ALU_result_out[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; Instruction_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; Instruction_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; Instruction_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; ALU_result_out[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; ALU_result_out[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; ALU_result_out[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; Instruction_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; read_data_1_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; read_data_1_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; read_data_1_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; read_data_1_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; read_data_1_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; read_data_1_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; read_data_1_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; Zero_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; Branch_out                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; Memwrite_out                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; Regwrite_out                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; read_data_1_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; read_data_1_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; read_data_1_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; read_data_1_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; read_data_1_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; read_data_1_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; read_data_1_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; read_data_1_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; read_data_1_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; read_data_1_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; read_data_1_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk_50MHz                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; read_data_1_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; Instruction_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; read_data_1_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; read_data_1_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; read_data_1_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; read_data_1_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; PC[28]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; PC[29]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; read_data_1_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; Instruction_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; read_data_1_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; read_data_1_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; read_data_1_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; read_data_1_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; PC[31]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; PC[25]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; PC[24]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; read_data_2_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; read_data_2_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; read_data_1_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; read_data_1_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; PC[27]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; PC[26]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; PC[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; read_data_out[29]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; PC[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; read_data_2_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; read_data_2_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; read_data_2_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; read_data_2_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; read_data_2_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; read_data_2_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; read_data_2_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; read_data_2_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; PC[21]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; PC[22]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; PC[20]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; ALU_result_out[31]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; ALU_result_out[30]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; read_data_out[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; read_data_out[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; PC[18]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; read_data_2_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; read_data_2_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; read_data_2_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; read_data_2_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; read_data_out[31]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; read_data_out[30]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; read_data_2_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; read_data_2_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Instruction_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Instruction_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; ALU_result_out[29]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; Instruction_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; Instruction_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; Instruction_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; read_data_out[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; read_data_out[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; read_data_out[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; read_data_out[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; read_data_2_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; read_data_2_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; read_data_out[20]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; read_data_out[19]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; ALU_result_out[28]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; Instruction_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; Overflow_out                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; PC[19]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; read_data_out[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; read_data_2_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; ALU_result_out[17]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; read_data_out[28]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; read_data_out[27]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; read_data_out[13]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; read_data_1_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; Instruction_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; PC[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; PC[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; PC[17]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; PC[16]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------+
; PLL Summary                                                               ;
+----------------------------------+----------------------------------------+
; Name                             ; pll:CLOCKS|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------+
; SDC pin name                     ; CLOCKS|altpll_component|pll            ;
; PLL mode                         ; Normal                                 ;
; Compensate clock                 ; clock0                                 ;
; Compensated input/output pins    ; --                                     ;
; Self reset on gated loss of lock ; Off                                    ;
; Gate lock counter                ; --                                     ;
; Input frequency 0                ; 50.0 MHz                               ;
; Input frequency 1                ; --                                     ;
; Nominal PFD frequency            ; 50.0 MHz                               ;
; Nominal VCO frequency            ; 599.9 MHz                              ;
; VCO post scale                   ; --                                     ;
; VCO multiply                     ; --                                     ;
; VCO divide                       ; --                                     ;
; Freq min lock                    ; 41.67 MHz                              ;
; Freq max lock                    ; 83.33 MHz                              ;
; M VCO Tap                        ; 0                                      ;
; M Initial                        ; 1                                      ;
; M value                          ; 12                                     ;
; N value                          ; 1                                      ;
; Preserve PLL counter order       ; Off                                    ;
; PLL location                     ; PLL_1                                  ;
; Inclk0 signal                    ; clk_50MHz                              ;
; Inclk1 signal                    ; --                                     ;
; Inclk0 signal type               ; Dedicated Pin                          ;
; Inclk1 signal type               ; --                                     ;
+----------------------------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                          ;
+------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; Name                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; pll:CLOCKS|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; CLOCKS|altpll_component|pll|clk[0] ;
; pll:CLOCKS|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; 1       ; 0       ; CLOCKS|altpll_component|pll|clk[1] ;
+------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MIPS_pipe                                                          ; 3145 (2)    ; 1595 (0)                  ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 199  ; 0            ; 1550 (2)     ; 371 (0)           ; 1224 (0)         ; |MIPS_pipe                                                                                                                                               ; work         ;
;    |EXEcute:EXE|                                                    ; 775 (775)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 624 (624)    ; 0 (0)             ; 151 (151)        ; |MIPS_pipe|EXEcute:EXE                                                                                                                                   ;              ;
;    |FU:FWD|                                                         ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 15 (15)          ; |MIPS_pipe|FU:FWD                                                                                                                                        ;              ;
;    |HDU:HAZ|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |MIPS_pipe|HDU:HAZ                                                                                                                                       ;              ;
;    |IDecode:ID|                                                     ; 1732 (1732) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 734 (734)    ; 281 (281)         ; 717 (717)        ; |MIPS_pipe|IDecode:ID                                                                                                                                    ;              ;
;    |IFetch:IFE|                                                     ; 151 (60)    ; 93 (30)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (30)      ; 4 (0)             ; 89 (30)          ; |MIPS_pipe|IFetch:IFE                                                                                                                                    ;              ;
;       |altsyncram:inst_memory|                                      ; 91 (0)      ; 63 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 59 (0)           ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory                                                                                                             ;              ;
;          |altsyncram_7fq3:auto_generated|                           ; 91 (0)      ; 63 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 59 (0)           ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated                                                                              ;              ;
;             |altsyncram_pot2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|altsyncram_pot2:altsyncram1                                                  ;              ;
;                |altsyncram_s5f2:altsyncram3|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|altsyncram_pot2:altsyncram1|altsyncram_s5f2:altsyncram3                      ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 91 (69)     ; 63 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 4 (4)             ; 59 (50)          ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |MIPS_pipe|IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;    |MEMory:MEM|                                                     ; 90 (1)      ; 63 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 4 (0)             ; 59 (0)           ; |MIPS_pipe|MEMory:MEM                                                                                                                                    ;              ;
;       |altsyncram:data_memory|                                      ; 89 (0)      ; 63 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 59 (0)           ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory                                                                                                             ;              ;
;          |altsyncram_mhs3:auto_generated|                           ; 89 (0)      ; 63 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 59 (0)           ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated                                                                              ;              ;
;             |altsyncram_k1v2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|altsyncram_k1v2:altsyncram1                                                  ;              ;
;                |altsyncram_66f2:altsyncram3|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|altsyncram_k1v2:altsyncram1|altsyncram_66f2:altsyncram3                      ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 89 (69)     ; 63 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 4 (4)             ; 59 (50)          ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |MIPS_pipe|MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;    |WriteBack:WB|                                                   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MIPS_pipe|WriteBack:WB                                                                                                                                  ;              ;
;    |control:CTL|                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |MIPS_pipe|control:CTL                                                                                                                                   ;              ;
;    |ex_mem:EXMEM|                                                   ; 104 (104)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 88 (88)          ; |MIPS_pipe|ex_mem:EXMEM                                                                                                                                  ;              ;
;    |id_ex:IDEX|                                                     ; 134 (134)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 103 (103)        ; |MIPS_pipe|id_ex:IDEX                                                                                                                                    ;              ;
;    |if_id:IFID|                                                     ; 63 (63)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 62 (62)          ; |MIPS_pipe|if_id:IFID                                                                                                                                    ;              ;
;    |mem_wb:MEMWB|                                                   ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 50 (50)          ; |MIPS_pipe|mem_wb:MEMWB                                                                                                                                  ;              ;
;    |pll:CLOCKS|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|pll:CLOCKS                                                                                                                                    ;              ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS_pipe|pll:CLOCKS|altpll:altpll_component                                                                                                            ;              ;
;    |sld_hub:auto_hub|                                               ; 131 (91)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (43)      ; 14 (11)           ; 62 (37)          ; |MIPS_pipe|sld_hub:auto_hub                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                     ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |MIPS_pipe|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |MIPS_pipe|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                    ;              ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; PC[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[10]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[11]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[12]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[13]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[14]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[15]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[16]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[17]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[18]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[19]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[20]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[21]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[22]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[23]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[24]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[25]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[26]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[27]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[28]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[29]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[30]              ; Output   ; --            ; --            ; --                    ; --  ;
; PC[31]              ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_out[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; Branch_out          ; Output   ; --            ; --            ; --                    ; --  ;
; Zero_out            ; Output   ; --            ; --            ; --                    ; --  ;
; Overflow_out        ; Output   ; --            ; --            ; --                    ; --  ;
; Memwrite_out        ; Output   ; --            ; --            ; --                    ; --  ;
; Regwrite_out        ; Output   ; --            ; --            ; --                    ; --  ;
; reset               ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; clk_50MHz           ; Input    ; --            ; --            ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; reset                                     ;                   ;         ;
;      - IFetch:IFE|PC[28]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[29]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[30]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[31]                  ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[0]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[1]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[2]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[3]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[4]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[5]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[6]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[7]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[8]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[9]       ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[10]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[11]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[12]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[13]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[14]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[15]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[16]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[17]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[18]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[19]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[20]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[21]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[22]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[23]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[24]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[25]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[26]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[27]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[28]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[29]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[30]      ; 1                 ; 6       ;
;      - if_id:IFID|Instruction_id[31]      ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[31][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[30][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[29][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[28][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[27][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[26][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[25][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[24][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[23][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[22][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[21][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[20][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[19][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[18][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[17][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[16][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[15][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[14][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[13][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[12][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[11][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][0]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][1]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][2]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][3]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][4]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][5]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][6]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][7]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][8]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][9]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][10]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][11]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][12]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][13]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][14]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][15]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][16]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][17]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][18]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][19]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][20]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][21]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][22]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][23]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][24]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][25]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][26]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][27]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][28]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][29]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][30]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[10][31]  ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[9][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[8][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[7][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[6][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[5][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[4][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[3][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[2][31]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][0]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][1]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][2]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][3]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][4]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][5]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][6]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][7]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][8]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][9]    ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][10]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][11]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][12]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][13]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][14]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][15]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][16]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][17]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][18]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][19]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][20]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][21]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][22]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][23]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][24]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][25]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][26]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][27]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][28]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][29]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][30]   ; 1                 ; 6       ;
;      - IDecode:ID|register_array[1][31]   ; 1                 ; 6       ;
;      - id_ex:IDEX|read_register_rs_ex[0]  ; 1                 ; 6       ;
;      - id_ex:IDEX|read_register_rs_ex[1]  ; 1                 ; 6       ;
;      - id_ex:IDEX|read_register_rs_ex[2]  ; 1                 ; 6       ;
;      - id_ex:IDEX|read_register_rs_ex[3]  ; 1                 ; 6       ;
;      - id_ex:IDEX|read_register_rs_ex[4]  ; 1                 ; 6       ;
;      - id_ex:IDEX|write_register_rt_ex[0] ; 1                 ; 6       ;
;      - id_ex:IDEX|write_register_rt_ex[1] ; 1                 ; 6       ;
;      - id_ex:IDEX|write_register_rt_ex[2] ; 1                 ; 6       ;
;      - id_ex:IDEX|write_register_rt_ex[3] ; 1                 ; 6       ;
;      - id_ex:IDEX|write_register_rt_ex[4] ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[0]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[1]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[2]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[3]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[4]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[5]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[6]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[7]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[8]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[9]       ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[10]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[11]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[12]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[13]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[14]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Sign_extend_ex[31]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[0]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[1]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[2]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[3]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[4]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[5]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[6]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[7]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[8]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[9]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[10]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[11]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[12]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[13]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[14]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[15]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[16]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[17]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[18]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[19]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[20]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[21]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[22]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[23]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[24]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[25]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[26]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[27]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[28]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[29]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[30]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_2_ex[31]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[0]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[1]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[2]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[3]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[4]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[5]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[6]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[7]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[8]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[9]       ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[10]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[11]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[12]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[13]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[14]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[15]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[16]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[17]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[18]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[19]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[20]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[21]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[22]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[23]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[24]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[25]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[26]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[27]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[28]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[29]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[30]      ; 1                 ; 6       ;
;      - id_ex:IDEX|read_data_1_ex[31]      ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[0]            ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[1]            ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[2]            ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[3]            ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[4]            ; 1                 ; 6       ;
;      - id_ex:IDEX|Opcode_ex[5]            ; 1                 ; 6       ;
;      - id_ex:IDEX|ALUSrc_ex               ; 1                 ; 6       ;
;      - id_ex:IDEX|ALUOp_ex[0]             ; 1                 ; 6       ;
;      - id_ex:IDEX|ALUOp_ex[1]             ; 1                 ; 6       ;
;      - id_ex:IDEX|RegDst_ex               ; 1                 ; 6       ;
;      - id_ex:IDEX|RegWrite_ex             ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_register_mem[0] ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_register_mem[1] ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_register_mem[2] ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_register_mem[3] ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_register_mem[4] ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[0]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[1]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[2]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[3]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[4]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[5]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[6]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[7]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[8]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[9]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[10]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[11]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[12]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[13]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[14]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[15]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[16]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[17]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[18]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[19]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[20]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[21]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[22]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[23]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[24]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[25]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[26]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[27]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[28]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[29]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[30]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|ALU_Result_mem[31]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Zero_mem              ; 1                 ; 6       ;
;      - ex_mem:EXMEM|MemWrite_mem          ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Branch_mem            ; 1                 ; 6       ;
;      - ex_mem:EXMEM|RegWrite_mem          ; 1                 ; 6       ;
;      - mem_wb:MEMWB|write_register_wb[0]  ; 1                 ; 6       ;
;      - mem_wb:MEMWB|write_register_wb[1]  ; 1                 ; 6       ;
;      - mem_wb:MEMWB|write_register_wb[2]  ; 1                 ; 6       ;
;      - mem_wb:MEMWB|write_register_wb[3]  ; 1                 ; 6       ;
;      - mem_wb:MEMWB|write_register_wb[4]  ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[0]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[1]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[2]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[3]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[4]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[5]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[6]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[7]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[8]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[9]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[10]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[11]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[12]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[13]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[14]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[15]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[16]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[17]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[18]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[19]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[20]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[21]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[22]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[23]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[24]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[25]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[26]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[27]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[28]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[29]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[30]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|ALU_Result_wb[31]     ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[0]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[1]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[2]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[3]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[4]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[5]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[6]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[7]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[8]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[9]       ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[10]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[11]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[12]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[13]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[14]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[15]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[16]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[17]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[18]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[19]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[20]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[21]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[22]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[23]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[24]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[25]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[26]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[27]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[28]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[29]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[30]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|read_data_wb[31]      ; 1                 ; 6       ;
;      - mem_wb:MEMWB|MemtoReg_wb           ; 1                 ; 6       ;
;      - mem_wb:MEMWB|RegWrite_wb           ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[2]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[3]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[4]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[5]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[6]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[7]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[8]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[9]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[10]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[11]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[12]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[13]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[14]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[15]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[16]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[17]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[18]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[19]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[20]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[21]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[22]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[23]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[24]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[25]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[26]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[27]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[28]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[29]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[30]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|Add_Result_mem[31]    ; 1                 ; 6       ;
;      - IFetch:IFE|PC[2]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[3]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[4]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[5]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[6]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[7]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[8]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[9]                   ; 1                 ; 6       ;
;      - IFetch:IFE|PC[10]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[11]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[12]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[13]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[14]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[15]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[16]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[17]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[18]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[19]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[20]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[21]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[22]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[23]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[24]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[25]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[26]                  ; 1                 ; 6       ;
;      - IFetch:IFE|PC[27]                  ; 1                 ; 6       ;
;      - id_ex:IDEX|MemtoReg_ex             ; 1                 ; 6       ;
;      - ex_mem:EXMEM|MemtoReg_mem          ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[0]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[1]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[2]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[3]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[4]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[5]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[6]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[7]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[8]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[9]     ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[10]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[11]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[12]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[13]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[14]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[15]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[16]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[17]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[18]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[19]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[20]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[21]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[22]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[23]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[24]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[25]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[26]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[27]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[28]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[29]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[30]    ; 1                 ; 6       ;
;      - ex_mem:EXMEM|write_data_mem[31]    ; 1                 ; 6       ;
;      - id_ex:IDEX|Branch_ex               ; 1                 ; 6       ;
;      - id_ex:IDEX|MemWrite_ex             ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[2]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[3]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[4]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[5]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[6]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[7]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[8]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[9]         ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[10]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[11]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[12]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[13]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[14]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[15]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[16]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[17]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[18]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[19]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[20]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[21]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[22]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[23]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[24]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[25]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[26]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[27]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[28]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[29]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[30]        ; 1                 ; 6       ;
;      - id_ex:IDEX|PC_plus_4_ex[31]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[2]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[3]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[4]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[5]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[6]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[7]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[8]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[9]         ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[10]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[11]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[12]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[13]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[14]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[15]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[16]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[17]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[18]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[19]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[20]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[21]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[22]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[23]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[24]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[25]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[26]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[27]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[28]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[29]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[30]        ; 1                 ; 6       ;
;      - if_id:IFID|PC_plus_4_id[31]        ; 1                 ; 6       ;
; clk_50MHz                                 ;                   ;         ;
+-------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; HDU:HAZ|temp~7                                                                                                                                                   ; LCCOMB_X49_Y10_N4  ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~36                                                                                                                                           ; LCCOMB_X40_Y11_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~39                                                                                                                                           ; LCCOMB_X40_Y7_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~41                                                                                                                                           ; LCCOMB_X42_Y9_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~42                                                                                                                                           ; LCCOMB_X40_Y7_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~43                                                                                                                                           ; LCCOMB_X42_Y9_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~44                                                                                                                                           ; LCCOMB_X40_Y7_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~45                                                                                                                                           ; LCCOMB_X40_Y11_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~46                                                                                                                                           ; LCCOMB_X40_Y11_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~47                                                                                                                                           ; LCCOMB_X42_Y9_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~51                                                                                                                                           ; LCCOMB_X40_Y11_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~52                                                                                                                                           ; LCCOMB_X40_Y7_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~53                                                                                                                                           ; LCCOMB_X40_Y11_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~55                                                                                                                                           ; LCCOMB_X40_Y11_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~56                                                                                                                                           ; LCCOMB_X40_Y11_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~57                                                                                                                                           ; LCCOMB_X40_Y11_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~58                                                                                                                                           ; LCCOMB_X40_Y11_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~59                                                                                                                                           ; LCCOMB_X40_Y11_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~60                                                                                                                                           ; LCCOMB_X40_Y11_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~61                                                                                                                                           ; LCCOMB_X40_Y11_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~62                                                                                                                                           ; LCCOMB_X40_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~63                                                                                                                                           ; LCCOMB_X42_Y11_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~64                                                                                                                                           ; LCCOMB_X42_Y11_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~65                                                                                                                                           ; LCCOMB_X42_Y11_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~66                                                                                                                                           ; LCCOMB_X42_Y11_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~67                                                                                                                                           ; LCCOMB_X40_Y7_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~68                                                                                                                                           ; LCCOMB_X42_Y11_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~69                                                                                                                                           ; LCCOMB_X42_Y11_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~70                                                                                                                                           ; LCCOMB_X42_Y11_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~71                                                                                                                                           ; LCCOMB_X42_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~72                                                                                                                                           ; LCCOMB_X42_Y11_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IDecode:ID|Decoder0~73                                                                                                                                           ; LCCOMB_X42_Y11_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X24_Y17_N28 ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X23_Y17_N16 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X25_Y18_N14 ; 4       ; Async. clear ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X23_Y17_N26 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; LCCOMB_X23_Y17_N24 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1                                                 ; LCCOMB_X23_Y17_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~5       ; LCCOMB_X23_Y17_N8  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~12 ; LCCOMB_X23_Y17_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19 ; LCCOMB_X22_Y17_N4  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X27_Y13_N0  ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X24_Y16_N2  ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X23_Y16_N28 ; 4       ; Async. clear ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X24_Y16_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; LCCOMB_X24_Y16_N26 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]~1                                                ; LCCOMB_X27_Y5_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~3       ; LCCOMB_X24_Y16_N16 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~14 ; LCCOMB_X24_Y16_N10 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19 ; LCCOMB_X24_Y17_N0  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                     ; JTAG_X1_Y19_N0     ; 234     ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                     ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                                                                                                                                        ; PIN_N2             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:CTL|Jump_id~0                                                                                                                                            ; LCCOMB_X53_Y10_N14 ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ex_mem:EXMEM|MemWrite_mem                                                                                                                                        ; LCFF_X53_Y10_N11   ; 17      ; Write enable ; no     ; --                   ; --               ; --                        ;
; if_id:IFID|PC_plus_4_id[22]~60                                                                                                                                   ; LCCOMB_X49_Y10_N22 ; 62      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll:CLOCKS|altpll:altpll_component|_clk0                                                                                                                         ; PLL_1              ; 1393    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:CLOCKS|altpll:altpll_component|_clk1                                                                                                                         ; PLL_1              ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                                                                                                            ; PIN_G26            ; 1393    ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                         ; LCFF_X21_Y19_N29   ; 35      ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                   ; LCFF_X21_Y18_N9    ; 10      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                 ; LCCOMB_X21_Y18_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                   ; LCFF_X21_Y18_N23   ; 6       ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                   ; LCFF_X22_Y18_N13   ; 10      ; Async. clear ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                ; LCCOMB_X22_Y18_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][3]                                                                                                                                   ; LCFF_X22_Y18_N27   ; 6       ; Async. clear ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                  ; LCCOMB_X23_Y18_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                      ; LCCOMB_X22_Y19_N22 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                          ; LCCOMB_X21_Y18_N12 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                          ; LCCOMB_X22_Y18_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~4                                                                                                            ; LCCOMB_X20_Y17_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                      ; LCCOMB_X20_Y17_N16 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                      ; LCCOMB_X20_Y17_N4  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                              ; LCFF_X22_Y19_N3    ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                             ; LCFF_X21_Y19_N1    ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                              ; LCFF_X21_Y19_N19   ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                              ; LCFF_X20_Y18_N17   ; 13      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                       ; LCCOMB_X21_Y19_N12 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                             ; LCFF_X20_Y19_N5    ; 31      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                   ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 ; LCCOMB_X25_Y18_N14 ; 4       ; Global Clock         ; GCLK11           ; --                        ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 ; LCCOMB_X23_Y16_N28 ; 4       ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                           ; JTAG_X1_Y19_N0     ; 234     ; Global Clock         ; GCLK0            ; --                        ;
; pll:CLOCKS|altpll:altpll_component|_clk0                                                               ; PLL_1              ; 1393    ; Global Clock         ; GCLK3            ; --                        ;
; pll:CLOCKS|altpll:altpll_component|_clk1                                                               ; PLL_1              ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                               ; LCFF_X21_Y19_N29   ; 35      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                         ; LCFF_X21_Y18_N9    ; 10      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                         ; LCFF_X21_Y18_N23   ; 6       ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                         ; LCFF_X22_Y18_N13   ; 10      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irf_reg[2][3]                                                                         ; LCFF_X22_Y18_N27   ; 6       ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                    ; LCFF_X22_Y19_N3    ; 12      ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+-----------------------------------------------------+---------+
; Name                                                ; Fan-Out ;
+-----------------------------------------------------+---------+
; reset                                               ; 1393    ;
; if_id:IFID|Instruction_id[25]                       ; 263     ;
; if_id:IFID|Instruction_id[24]                       ; 263     ;
; if_id:IFID|Instruction_id[20]                       ; 263     ;
; if_id:IFID|Instruction_id[19]                       ; 263     ;
; if_id:IFID|Instruction_id[23]                       ; 247     ;
; if_id:IFID|Instruction_id[22]                       ; 247     ;
; if_id:IFID|Instruction_id[18]                       ; 247     ;
; if_id:IFID|Instruction_id[17]                       ; 247     ;
; FU:FWD|ForwardA[1]                                  ; 89      ;
; id_ex:IDEX|ALUSrc_ex                                ; 78      ;
; id_ex:IDEX|Sign_extend_ex[31]                       ; 68      ;
; ~GND                                                ; 64      ;
; ex_mem:EXMEM|Zero_mem                               ; 64      ;
; ex_mem:EXMEM|Branch_mem                             ; 64      ;
; if_id:IFID|PC_plus_4_id[22]~60                      ; 62      ;
; FU:FWD|ForwardB[1]                                  ; 60      ;
; EXEcute:EXE|Mux10~2                                 ; 43      ;
; EXEcute:EXE|Mux8~4                                  ; 43      ;
; if_id:IFID|Instruction_id[21]                       ; 39      ;
; if_id:IFID|Instruction_id[16]                       ; 39      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4] ; 37      ;
; id_ex:IDEX|ALUOp_ex[1]                              ; 37      ;
; sld_hub:auto_hub|irf_reg[2][3]                      ; 36      ;
; sld_hub:auto_hub|irf_reg[1][3]                      ; 36      ;
; WriteBack:WB|write_data_wb[31]~31                   ; 35      ;
; WriteBack:WB|write_data_wb[30]~30                   ; 35      ;
; WriteBack:WB|write_data_wb[29]~29                   ; 35      ;
; WriteBack:WB|write_data_wb[28]~28                   ; 35      ;
; WriteBack:WB|write_data_wb[27]~27                   ; 35      ;
; WriteBack:WB|write_data_wb[26]~26                   ; 35      ;
; WriteBack:WB|write_data_wb[25]~25                   ; 35      ;
; WriteBack:WB|write_data_wb[24]~24                   ; 35      ;
; WriteBack:WB|write_data_wb[23]~23                   ; 35      ;
; WriteBack:WB|write_data_wb[22]~22                   ; 35      ;
; WriteBack:WB|write_data_wb[21]~21                   ; 35      ;
; WriteBack:WB|write_data_wb[20]~20                   ; 35      ;
; WriteBack:WB|write_data_wb[19]~19                   ; 35      ;
; WriteBack:WB|write_data_wb[18]~18                   ; 35      ;
; WriteBack:WB|write_data_wb[17]~17                   ; 35      ;
; WriteBack:WB|write_data_wb[16]~16                   ; 35      ;
; WriteBack:WB|write_data_wb[15]~15                   ; 35      ;
; WriteBack:WB|write_data_wb[14]~14                   ; 35      ;
; WriteBack:WB|write_data_wb[13]~13                   ; 35      ;
; WriteBack:WB|write_data_wb[12]~12                   ; 35      ;
; WriteBack:WB|write_data_wb[11]~11                   ; 35      ;
; WriteBack:WB|write_data_wb[10]~10                   ; 35      ;
; WriteBack:WB|write_data_wb[9]~9                     ; 35      ;
; WriteBack:WB|write_data_wb[8]~8                     ; 35      ;
; WriteBack:WB|write_data_wb[7]~7                     ; 35      ;
+-----------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|altsyncram_pot2:altsyncram1|altsyncram_s5f2:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; program.mif ; M4K_X26_Y16, M4K_X26_Y11, M4K_X26_Y13, M4K_X26_Y18, M4K_X26_Y14, M4K_X26_Y17, M4K_X26_Y12, M4K_X26_Y15, M4K_X52_Y13, M4K_X52_Y16, M4K_X52_Y18, M4K_X52_Y14, M4K_X52_Y11, M4K_X52_Y12, M4K_X52_Y15, M4K_X52_Y17 ;
; MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|altsyncram_k1v2:altsyncram1|altsyncram_66f2:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; dmemory.mif ; M4K_X52_Y8, M4K_X52_Y9, M4K_X52_Y10, M4K_X52_Y6, M4K_X52_Y4, M4K_X52_Y3, M4K_X52_Y5, M4K_X52_Y7, M4K_X52_Y2, M4K_X26_Y5, M4K_X26_Y4, M4K_X26_Y8, M4K_X26_Y3, M4K_X26_Y2, M4K_X26_Y6, M4K_X26_Y7                ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,391 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 114 / 3,315 ( 3 % )    ;
; C4 interconnects           ; 3,633 / 60,840 ( 6 % ) ;
; Direct links               ; 699 / 94,460 ( < 1 % ) ;
; Global clocks              ; 11 / 16 ( 69 % )       ;
; Local interconnects        ; 1,817 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 243 / 3,091 ( 8 % )    ;
; R4 interconnects           ; 4,354 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.36) ; Number of LABs  (Total = 219) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 0                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 0                             ;
; 11                                          ; 5                             ;
; 12                                          ; 2                             ;
; 13                                          ; 4                             ;
; 14                                          ; 12                            ;
; 15                                          ; 18                            ;
; 16                                          ; 156                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.37) ; Number of LABs  (Total = 219) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 179                           ;
; 1 Clock                            ; 193                           ;
; 1 Clock enable                     ; 26                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 10                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 106                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.52) ; Number of LABs  (Total = 219) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 19                            ;
; 17                                           ; 9                             ;
; 18                                           ; 13                            ;
; 19                                           ; 10                            ;
; 20                                           ; 8                             ;
; 21                                           ; 23                            ;
; 22                                           ; 18                            ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 6                             ;
; 26                                           ; 10                            ;
; 27                                           ; 8                             ;
; 28                                           ; 4                             ;
; 29                                           ; 7                             ;
; 30                                           ; 9                             ;
; 31                                           ; 5                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.43) ; Number of LABs  (Total = 219) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 11                            ;
; 2                                                ; 6                             ;
; 3                                                ; 5                             ;
; 4                                                ; 8                             ;
; 5                                                ; 18                            ;
; 6                                                ; 14                            ;
; 7                                                ; 21                            ;
; 8                                                ; 12                            ;
; 9                                                ; 9                             ;
; 10                                               ; 7                             ;
; 11                                               ; 6                             ;
; 12                                               ; 11                            ;
; 13                                               ; 4                             ;
; 14                                               ; 10                            ;
; 15                                               ; 12                            ;
; 16                                               ; 33                            ;
; 17                                               ; 7                             ;
; 18                                               ; 6                             ;
; 19                                               ; 6                             ;
; 20                                               ; 5                             ;
; 21                                               ; 3                             ;
; 22                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.32) ; Number of LABs  (Total = 219) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 1                             ;
; 16                                           ; 12                            ;
; 17                                           ; 6                             ;
; 18                                           ; 3                             ;
; 19                                           ; 4                             ;
; 20                                           ; 3                             ;
; 21                                           ; 10                            ;
; 22                                           ; 6                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 13                            ;
; 28                                           ; 17                            ;
; 29                                           ; 13                            ;
; 30                                           ; 33                            ;
; 31                                           ; 22                            ;
; 32                                           ; 7                             ;
; 33                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                               ;
+----------------------------------+------------------------------+-------------------+
; Source Clock(s)                  ; Destination Clock(s)         ; Delay Added in ns ;
+----------------------------------+------------------------------+-------------------+
; I/O                              ; altera_internal_jtag~TCKUTAP ; 55.8006           ;
; I/O,altera_internal_jtag~TCKUTAP ; altera_internal_jtag~TCKUTAP ; 15.2906           ;
+----------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Wed Feb 24 11:12:30 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mips_pipe -c mips_pipe
Info: Selected device EP2C35F672C6 for design "mips_pipe"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll:CLOCKS|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:CLOCKS|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:CLOCKS|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node pll:CLOCKS|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node pll:CLOCKS|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[1][0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~0
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[2][0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~7
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[1][3] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~5
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~0
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5
        Info: Destination node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|irf_reg[2][3] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|shadow_irf_reg~12
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~0
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]~1
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5
        Info: Destination node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node IFetch:IFE|altsyncram:inst_memory|altsyncram_7fq3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node MEMory:MEM|altsyncram:data_memory|altsyncram_mhs3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:17
Info: Estimated most critical path is register to pin delay of 17.172 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X46_Y10; Fanout = 9; REG Node = 'ex_mem:EXMEM|write_register_mem[0]'
    Info: 2: + IC(0.934 ns) + CELL(0.150 ns) = 1.084 ns; Loc. = LAB_X50_Y10; Fanout = 1; COMB Node = 'FU:FWD|ForwardB[1]~0'
    Info: 3: + IC(0.616 ns) + CELL(0.419 ns) = 2.119 ns; Loc. = LAB_X46_Y10; Fanout = 27; COMB Node = 'FU:FWD|ForwardB[1]~1'
    Info: 4: + IC(0.127 ns) + CELL(0.436 ns) = 2.682 ns; Loc. = LAB_X46_Y10; Fanout = 60; COMB Node = 'FU:FWD|ForwardB[1]'
    Info: 5: + IC(0.907 ns) + CELL(0.150 ns) = 3.739 ns; Loc. = LAB_X47_Y13; Fanout = 2; COMB Node = 'EXEcute:EXE|write_data_ex[3]~75'
    Info: 6: + IC(0.290 ns) + CELL(0.275 ns) = 4.304 ns; Loc. = LAB_X47_Y13; Fanout = 16; COMB Node = 'EXEcute:EXE|alu_input_B[3]~37'
    Info: 7: + IC(1.163 ns) + CELL(0.414 ns) = 5.881 ns; Loc. = LAB_X45_Y9; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~7'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 5.952 ns; Loc. = LAB_X45_Y9; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~9'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 6.023 ns; Loc. = LAB_X45_Y9; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~11'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 6.094 ns; Loc. = LAB_X45_Y9; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~13'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 6.165 ns; Loc. = LAB_X45_Y9; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~15'
    Info: 12: + IC(0.090 ns) + CELL(0.071 ns) = 6.326 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~17'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 6.397 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~19'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 6.468 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~21'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 6.539 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~23'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 6.610 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~25'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 6.681 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~27'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 6.752 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~29'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 6.823 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~31'
    Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 6.894 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~33'
    Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 6.965 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~35'
    Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 7.036 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~37'
    Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 7.107 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~39'
    Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 7.178 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~41'
    Info: 25: + IC(0.000 ns) + CELL(0.071 ns) = 7.249 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~43'
    Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 7.320 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~45'
    Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 7.391 ns; Loc. = LAB_X45_Y8; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~47'
    Info: 28: + IC(0.090 ns) + CELL(0.071 ns) = 7.552 ns; Loc. = LAB_X45_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~49'
    Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 7.623 ns; Loc. = LAB_X45_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~51'
    Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 7.694 ns; Loc. = LAB_X45_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~53'
    Info: 31: + IC(0.000 ns) + CELL(0.071 ns) = 7.765 ns; Loc. = LAB_X45_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~55'
    Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 7.836 ns; Loc. = LAB_X45_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Add0~57'
    Info: 33: + IC(0.000 ns) + CELL(0.410 ns) = 8.246 ns; Loc. = LAB_X45_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Add0~58'
    Info: 34: + IC(0.606 ns) + CELL(0.419 ns) = 9.271 ns; Loc. = LAB_X48_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Mux15~0'
    Info: 35: + IC(0.290 ns) + CELL(0.271 ns) = 9.832 ns; Loc. = LAB_X48_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Mux15~1'
    Info: 36: + IC(0.145 ns) + CELL(0.420 ns) = 10.397 ns; Loc. = LAB_X48_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Mux15~2'
    Info: 37: + IC(0.415 ns) + CELL(0.150 ns) = 10.962 ns; Loc. = LAB_X48_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Mux15~3'
    Info: 38: + IC(0.145 ns) + CELL(0.420 ns) = 11.527 ns; Loc. = LAB_X48_Y7; Fanout = 1; COMB Node = 'EXEcute:EXE|Mux15~4'
    Info: 39: + IC(0.290 ns) + CELL(0.271 ns) = 12.088 ns; Loc. = LAB_X48_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Mux15~5'
    Info: 40: + IC(0.127 ns) + CELL(0.438 ns) = 12.653 ns; Loc. = LAB_X48_Y7; Fanout = 2; COMB Node = 'EXEcute:EXE|Mux15~6'
    Info: 41: + IC(1.811 ns) + CELL(2.708 ns) = 17.172 ns; Loc. = PIN_V18; Fanout = 0; PIN Node = 'ALU_result_out[29]'
    Info: Total cell delay = 9.126 ns ( 53.14 % )
    Info: Total interconnect delay = 8.046 ns ( 46.86 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources
    Info: Peak interconnect usage is 24% of the available device resources in the region that extends from location X33_Y0 to location X43_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:10
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 197 output pins without output pin load capacitance assignment
    Info: Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Instruction_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_1_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_2_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ALU_result_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "read_data_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Branch_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Zero_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Overflow_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Memwrite_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Regwrite_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 299 megabytes
    Info: Processing ended: Wed Feb 24 11:13:14 2021
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:45


