module siso_shift_register(
    input wire clk,       
    input wire reset,     
    input wire shift_in,  
    output wire shift_out 
);

    reg [7:0] shift_reg; 

    always @(posedge clk or posedge reset) begin
        if (reset)
            shift_reg <= 8'b0; 
        else
            shift_reg <= {shift_reg[6:0], shift_in};//sola kaydırılır ve yeni bir bit eklenir
    end

    assign shift_out = shift_reg[7]; //sola kaydırıldığı için bir sonra ki bite ulaşılır ve çıkışa assign edilir

endmodule

