# Maparea tehnologică
În urma minimizării logice se obține o rețea de logică booleană (boolean logic network) care în continuare este o reprezentare abstractă a circuitului. Prin maparea tehnologică rețelele logice sunt tranformate într-o listă de porți dintr-o bibliotecă de celule standard a unei tehnologii țintă și interonectarea porților.
## Biblioteci de celule standard
O bibliotecă de celule standard este o coleție de porți logice (AND, OR, XOR, etc) și elemente de memorare (latch sau bistabil) având realizate layout-ul lor. Aceste structuri sunt caracterizate din punct de vedere electric (timpi de propagare, capacități parazite, consum, etc.).
Exemple:
O bibliotecă de celule standard cu sursă deschisă se găsește [aici](http://www.vlsitechnology.org/index.html).
Bibliotecile cu celule standard a diferitelor tehnologii de fabricație sunt adese ori confidențiale, astfel nu sunt publice. Se găsesc câteva biblioteci de celulă standard realizat de universități care pun la dispoziție biblioteicele. De exemplu, o bibliotecă standard pentru fabrica TSMC în tehnologia 0,25um CMOS se găsește [aici](https://vlsiarch.ecen.okstate.edu/flows/).
## Reprezentare
