---
tags: 计算机组成原理 [obsidian] 
cards-deck: 考研::计算机组成原理
---

# 存储器分类
静态随机读写存储器是指(英文)? :: SRAM ^1661072926765
动态随机读写存储器是指(英文)? :: DRAM ^1661072926772

# 流水线原理

为了实现流水线,必须将输入的任务==分割为一系列子任务==,使==各子任务能在流水线的各个阶段并发的执行==
^1665889521524

什么是线性流水线? ::若子任务之间存在 $i<j$,且$T_i$完成以后,$T_j$才能开始工作,则这种线性优先关系的流水线称为线性流水线 ^1665889521537

流水线中一个具有k级过程段的流水线处理n个任务需要的时钟周期数$T_k$=? :: $T_k=k+(n-1)$ ^1665889785542

非流水线处理n个任务需要的时钟周期数$T_L$=? :: $T_L=n\cdot k$ ^1665889785545

线性流水线加速比$C_k=?$ :: $C_k=\frac{T_L}{T_k}=\frac{n\cdot k}{k+(n-1)}$ ^1665889785549

理论上k级线性流水线处理几乎比非流水线处理提高了==k==倍速度
^1665889785551

# 存储系统

什么是程序局部性原理 #card
在某一段时间内频繁访问某一局部的存储器地址空间,而对此范围以外的地址空间则很少访问的现象
^1666342576314

程序的局部性可以从哪2个角度分析? :: 时间局部性和空间局部性 ^1666342576321

什么是时间局部性? :: 最近被访问的信息很可能还要被访问 ^1666342576324
什么是空间局部性? :: 最近被访问的信息邻近地址的信息也可能被访问 ^1666342576327

什么是大端模式? :: 将一个字的高有效字节放在内存的低地址端,低有效字节放在内存的高地址端P65 ^1666342576330
什么是小端模式? :: 将一个字的低有效字节放在内存的低地址端,高有效字节放在内存的高地址端P65 ^1666342576332

什么是突发访问? P72 #card 
在存储器同一行中对相邻的存储单元进行连续访问的方式
^1666353456370

突发方式的作用? #card 
- 可以消除地址建立时间以及第一次存取之后的行,列线预充电时间.
- 在第一次存取后,一系列的数据能够快速地输出
^1666353456388


cache替换策略中,LFU最不经常使用算法和LRU近期最少使用算法,计数器变化的区别? #card 
- LFU:命中行计数器+1
- LRU:命中行计数器置0,其余+1
^1666353456394

cache替换策略中,LFU最不经常使用算法和LRU近期最少使用算法,哪个是计数器最小的替换出去? ::LFU ^1666353456399

cache替换策略中,LFU最不经常使用算法和LRU近期最少使用算法,哪个是计数器最大的替换出去? ::LRU ^1666353456402

cache替换策略中,LFU最不经常使用算法和LRU近期最少使用算法,哪个保护了刚复制到cache中的新数据行? ::LRU ^1666353456405

主存与cache的映射方式中,主存容量对应==s+w==位,主存的块数对应==s==位,主存块大小对应==块内地址w==大小
^1666533231719
主存与cache的映射方式中,cache容量对应==主存的行数d+块号容量w==
^1666533231726

若页表存放在主存中,则要实现一次主存访问需==两==次访问主存:一次是==访问页表==,确定所存取页面的==物理==地址;第二次才根据该地址==存取页面数据==。
^1666534929258

>【简答题】设某系统采用页式虚拟存储管理,页表存放在内存中。
> (1) 如果一次内存访问使用50ns,访问一次主存需用多少时间?
>  (2) 如果增加TLB,忽略查找页表项占用的时间,并且 75%的页表访问命中 TLB，内存的有效访问时间是多少?
	解:
	 (1) 若页表存放在主存中,则要实现一次主存访问需两次访问主存:一次是访问页表,确定所存取页面的物理地址;第二次才根据该地址存取页面数据。故访问一次主存的时间为50×2=100(ns) 
	(2) 75%×50+(1-75%) ×2×50=62.5(ns)


在一个分页虚存系统中,用户虚地址空间为32页,页长1KB,主存物理为16KB。已知用户程序有10页长,若虚页0、1、2、3已经被调入到主存8、7、4、10页中,请问虚地址0AC5和1AC5(十 六进制)对应的物理地址是多少?
>解:
>页长1KB,所以页内地址为10位。
>主存物理页面数:16页,共14位地址码(其中页面号4位,页内地址10位)
>用户虚地址空间:32页,页面号为0∼31;共15位地址码(其中页面号5位,页内地址10位) 0AC5H=000 10,10 1100 0101B,页面号为2,已被调入到主存页4,所以,物理地址中的页面号为4,页内地址与虚地址的页内地址相同,所以是:001 0,010 1100 0101=12C5H 1AC5H=00110,1011000101B,页面号为6,未被调入到主存页中,所以无物理地址,会发生缺页中断。


在虚存中，页面在==内存==与==外存==中频繁地换入和换出，系统效率急剧下降，称为{2:颠簸}。
^1666534929264
颠簸产生是什么引起的? :: 缺页率高而引起的 ^1666534929268
当运行进程缺页率高于缺页率的上界时，表明所分给它的==物理==页面数过==少==，应当==增加==；
^1666534929272
当运行进行缺页率低于缺页率下界时，表明所分给它的==物理==页面数过==多==，可以==减少==
^1666534929275
防止颠簸可以根据==缺页率==来动态调整物理页面的分配，以防止颠簸的发生。
^1666534929281

试说明产生颠簸的原因。通过什么方式可以防止颠簸的发生？
>颠簸是由缺页率高而引起的。系统规定缺页率的上界和下界。当运行进程缺页率高于上界时，表明所分给它的物理页面数过少，应当增加；反之，当运行进行缺页率低于下界时，表明所分给它的物理页面数过多，可以减少。这样，根据缺页率反馈可动态调整物理页面的分配，以防止颠簸的发生。


DRAM结构比SRAM简单? ::正确 ^1669293482755
DRAM功耗比SRAM低?::正确 ^1669293482761
DRAM要刷新，SRAM不要刷新?::正确 ^1669293482764
BIOS ROM芯片是基于非易失性存储器?::正确 ^1669293482767

循环遍历**数组**时通常具有很好的空间和时间局部性? :: 正确 ^1669293482769
循环遍历**链表**时通常具有很好的时间和空间局部性? :: 错误,有很好的时间局部性,但没有空间局部性 ^1669293482772

一个传输率为100Mbps的内存接口，每秒钟最多能输出多少个二进制位的信息？(式子) :: $100\times 10^6$ ^1669293482775
一个传输率为100Mbps的以太网接口，每秒钟最多能输出多少个二进制位的信息？(式子):: $100\times 10^6$ ^1669293482778
一个容量为1GB的**内存**，如果不考虑冗余空间，那可以存储多少个二进制位的信息？(式子) ::  $1\times 8 \times 2^{30}$ ^1669293482780
一个容量为1GB的**硬盘**，如果不考虑冗余空间，那可以存储多少个二进制位的信息？(式子) ::  $1\times 8 \times 10^{9}$ ^1669293482783
