[Inputs]
clk
rst_n
data_in
[Outputs]
data_out
[BiDir]
[ATTRIBUTES]
VeriModel async_reset

