// vi:syntax=verilog
// Config 0, tag array way 3
//
// Only first 129 locations are initialized , address 128 has all F's
// 8192 (13b address) by 14 bit (tag)
@0000 0003
      0007
      000b
      000f
      0013
      0017
      001b
      001f
      0023
      0027
      002b
      002f
      0033
      0037
      003b
      003f
      0043
      0047
      004b
      004f
      0053
      0057
      005b
      005f
      0063
      0067
      006b
      006f
      0073
      0077
      007b
      007f
      0083
      0087
      008b
      008f
      0093
      0097
      009b
      009f
      00a3
      00a7
      00ab
      00af
      00b3
      00b7
      00bb
      00bf
      00c3
      00c7
      00cb
      00cf
      00d3
      00d7
      00db
      00df
      00e3
      00e7
      00eb
      00ef
      00f3
      00f7
      00fb
      00ff
      0103
      0107
      010b
      010f
      0113
      0117
      011b
      011f
      0123
      0127
      012b
      012f
      0133
      0137
      013b
      013f
      0143
      0147
      014b
      014f
      0153
      0157
      015b
      015f
      0163
      0167
      016b
      016f
      0173
      0177
      017b
      017f
      0183
      0187
      018b
      018f
      0193
      0197
      019b
      019f
      01a3
      01a7
      01ab
      01af
      01b3
      01b7
      01bb
      01bf
      01c3
      01c7
      01cb
      01cf
      01d3
      01d7
      01db
      01df
      01e3
      01e7
      01eb
      01ef
      01f3
      01f7
      01fb
      01ff
      3FFF