Fitter report for bilinear
Thu Jul 09 20:33:36 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jul 09 20:33:36 2020       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; bilinear                                    ;
; Top-level Entity Name           ; bilinear                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 199 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 82                                          ;
; Total pins                      ; 10 / 268 ( 4 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 524,288 / 7,024,640 ( 7 % )                 ;
; Total DSP Blocks                ; 13 / 156 ( 8 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  38.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; doutb[0] ; Incomplete set of assignments ;
; doutb[1] ; Incomplete set of assignments ;
; doutb[2] ; Incomplete set of assignments ;
; doutb[3] ; Incomplete set of assignments ;
; doutb[4] ; Incomplete set of assignments ;
; doutb[5] ; Incomplete set of assignments ;
; doutb[6] ; Incomplete set of assignments ;
; doutb[7] ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; start    ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                          ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                        ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                         ;                  ;                       ;
; bilinear_cal:bilinear_unit|data_aq[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_a[0]                                                                                                    ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[16]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[17]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[18]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[19]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[20]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[21]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[22]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[23]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[24]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_aq[25]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[0]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_b[0]                                                                                                    ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[1]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[2]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[3]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[4]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[5]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[6]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[7]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[8]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[9]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[10]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[16]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[17]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[18]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[19]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[20]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[21]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[22]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[23]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[24]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; bilinear_cal:bilinear_unit|data_bq[25]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                   ; RESULTA          ;                       ;
; coordinate_trans:coordinate|src_x[0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[0]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[0]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[0]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[0]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[0]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[0]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[1]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[1]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[1]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[1]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[1]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[1]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[2]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[2]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[2]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[2]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[2]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[3]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[3]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[3]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[3]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[3]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[4]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[4]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[4]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[4]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[4]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[5]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[5]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[5]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[5]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[5]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[5]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[6]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[6]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[6]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[6]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[6]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[6]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[7]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[7]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[7]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[7]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[7]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult2~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[8]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[8]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[8]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[8]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_x[8]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[8]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[9]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[9]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[9]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[9]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[9]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[9]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[9]~_Duplicate_2                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[9]~_Duplicate_2                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[9]~_Duplicate_3                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[10]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[10]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[10]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[10]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[10]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[11]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[11]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[11]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[11]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[11]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[11]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[11]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[11]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[11]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[12]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[12]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[12]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[12]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[12]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[12]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[12]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[12]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[12]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[12]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[13]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[13]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[13]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[13]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[13]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[13]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[13]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[13]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[13]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[13]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[14]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[14]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[14]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[14]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[14]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[14]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[14]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[14]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[14]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[14]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[15]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[15]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[15]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[15]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[15]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[15]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[16]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[16]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[16]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[16]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[16]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[16]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[16]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[16]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[16]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[16]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[17]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[17]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[17]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[17]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[17]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[17]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[17]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[17]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[17]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[17]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[18]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[18]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[18]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[18]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_x[18]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[18]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[18]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[18]~_Duplicate_2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult2~mac                                                                                                       ; BY               ;                       ;
; coordinate_trans:coordinate|src_x[18]~_Duplicate_2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_x[18]~_Duplicate_3                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[0]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[0]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[0]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[0]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[0]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[0]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[1]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[1]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[1]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[1]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[1]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[1]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[2]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[2]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[2]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[2]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[2]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[3]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[3]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[3]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[3]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[3]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[4]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[4]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[4]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[4]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[4]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[5]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[5]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[5]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[5]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[5]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[5]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[6]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[6]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[6]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[6]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[6]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[6]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[7]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[7]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[7]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[7]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[7]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult4~8                                                                                                      ; AX               ;                       ;
; coordinate_trans:coordinate|src_y[8]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[8]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[8]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[8]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bilinear_cal:bilinear_unit|Mult6~8                                                                                                      ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[8]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[8]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[9]                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[9]~_Duplicate_1                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[9]~SCLR_LUT                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[9]~_Duplicate_1                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[9]~_Duplicate_1                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[9]~_Duplicate_2                                                                                       ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[10]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[10]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[10]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[10]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[10]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[10]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[11]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[11]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[11]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[11]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[11]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[11]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[12]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[12]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[12]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[12]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[12]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[12]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[12]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[13]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[13]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[13]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[13]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[13]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[13]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[13]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[14]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[14]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[14]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[14]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[14]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[14]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[14]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[15]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[15]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[15]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[15]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[15]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[15]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[15]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[16]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[16]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[16]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[16]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[16]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[16]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[16]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[17]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[17]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[17]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[17]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[17]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[17]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[17]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[18]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult0~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[18]                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[18]~_Duplicate_1                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_y[18]~SCLR_LUT                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                         ;                  ;                       ;
; coordinate_trans:coordinate|src_y[18]~_Duplicate_1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mem_control:mem_control|Mult1~mac                                                                                                       ; AY               ;                       ;
; coordinate_trans:coordinate|src_y[18]~_Duplicate_1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coordinate_trans:coordinate|src_y[18]~_Duplicate_2                                                                                      ; Q                ;                       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_3                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coordinate_trans:coordinate|src_x[15]~_Duplicate_3DUPLICATE                                                                             ;                  ;                       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]~DUPLICATE ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 566 ) ; 0.00 % ( 0 / 566 )         ; 0.00 % ( 0 / 566 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 566 ) ; 0.00 % ( 0 / 566 )         ; 0.00 % ( 0 / 566 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 566 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Lenovo/Desktop/signal/bilinear/output_files/bilinear.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 199 / 56,480        ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 199                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 201 / 56,480        ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 33                  ;       ;
;         [b] ALMs used for LUT logic                         ; 161                 ;       ;
;         [c] ALMs used for registers                         ; 7                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 14 / 56,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 56,480         ; < 1 % ;
;         [a] Due to location constrained logic               ; 2                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 10                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 37 / 5,648          ; < 1 % ;
;     -- Logic LABs                                           ; 37                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 366                 ;       ;
;     -- 7 input functions                                    ; 0                   ;       ;
;     -- 6 input functions                                    ; 7                   ;       ;
;     -- 5 input functions                                    ; 34                  ;       ;
;     -- 4 input functions                                    ; 22                  ;       ;
;     -- <=3 input functions                                  ; 303                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2                   ;       ;
; Dedicated logic registers                                   ; 82                  ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 80 / 112,960        ; < 1 % ;
;         -- Secondary logic registers                        ; 2 / 112,960         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 80                  ;       ;
;         -- Routing optimization registers                   ; 2                   ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 10 / 268            ; 4 %   ;
;     -- Clock pins                                           ; 2 / 11              ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 23              ; 0 %   ;
;                                                             ;                     ;       ;
; Global signals                                              ; 1                   ;       ;
; M10K blocks                                                 ; 64 / 686            ; 9 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 524,288 / 7,024,640 ; 7 %   ;
; Total block memory implementation bits                      ; 655,360 / 7,024,640 ; 9 %   ;
; Total DSP Blocks                                            ; 13 / 156            ; 8 %   ;
; Fractional PLLs                                             ; 0 / 7               ; 0 %   ;
; Global clocks                                               ; 1 / 16              ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120             ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Hard IPs                                                    ; 0 / 1               ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6               ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6               ; 0 %   ;
; Channel PLLs                                                ; 0 / 6               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 7% / 7% / 7%        ;       ;
; Maximum fan-out                                             ; 1024                ;       ;
; Highest non-global fan-out                                  ; 1024                ;       ;
; Total fan-out                                               ; 2472                ;       ;
; Average fan-out                                             ; 4.51                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 199 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 199                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 201 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 33                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 161                   ; 0                              ;
;         [c] ALMs used for registers                         ; 7                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 14 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 2                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 37 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 37                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 366                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 7                     ; 0                              ;
;     -- 5 input functions                                    ; 34                    ; 0                              ;
;     -- 4 input functions                                    ; 22                    ; 0                              ;
;     -- <=3 input functions                                  ; 303                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 80 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 2 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 80                    ; 0                              ;
;         -- Routing optimization registers                   ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 10                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 524288                ; 0                              ;
; Total block memory implementation bits                      ; 655360                ; 0                              ;
; M10K block                                                  ; 64 / 686 ( 9 % )      ; 0 / 686 ( 0 % )                ;
; DSP block                                                   ; 13 / 156 ( 8 % )      ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 3662                  ; 0                              ;
;     -- Registered Connections                               ; 279                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 0                              ;
;     -- Output Ports                                         ; 8                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                              ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk   ; M16   ; 5B       ; 89           ; 35           ; 60           ; 154                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; start ; AA8   ; 3B       ; 30           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; doutb[0] ; M22   ; 5B       ; 89           ; 36           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[1] ; B12   ; 7A       ; 54           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[2] ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[3] ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[4] ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[5] ; H13   ; 7A       ; 56           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[6] ; G13   ; 7A       ; 56           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; doutb[7] ; H9    ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 3 / 16 ( 19 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 5 / 80 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; doutb[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; start                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; doutb[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; doutb[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; doutb[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; doutb[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; doutb[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; doutb[2]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; doutb[0]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                             ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bilinear                                    ; 198.5 (0.5)          ; 201.0 (0.5)                      ; 14.5 (0.0)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 366 (1)             ; 82 (0)                    ; 0 (0)         ; 524288            ; 64    ; 13         ; 10   ; 0            ; |bilinear                                                                                                                       ; work         ;
;    |bilinear_cal:bilinear_unit|              ; 14.0 (14.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |bilinear|bilinear_cal:bilinear_unit                                                                                            ; work         ;
;    |coordinate_trans:coordinate|             ; 103.1 (103.1)        ; 105.0 (105.0)                    ; 5.3 (5.3)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 193 (193)           ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |bilinear|coordinate_trans:coordinate                                                                                           ; work         ;
;    |mem_control:mem_control|                 ; 80.9 (60.2)          ; 82.5 (63.5)                      ; 9.2 (7.5)                                         ; 7.6 (4.2)                        ; 0.0 (0.0)            ; 146 (114)           ; 9 (0)                     ; 0 (0)         ; 524288            ; 64    ; 3          ; 0    ; 0            ; |bilinear|mem_control:mem_control                                                                                               ; work         ;
;       |ram_control:ram_1|                    ; 5.7 (0.0)            ; 4.8 (0.0)                        ; 0.5 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_1                                                                             ; work         ;
;          |altsyncram:altsyncram_component|   ; 5.7 (0.0)            ; 4.8 (0.0)                        ; 0.5 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component                                             ; work         ;
;             |altsyncram_oan1:auto_generated| ; 5.7 (0.7)            ; 4.8 (0.8)                        ; 0.5 (0.3)                                         ; 1.3 (0.1)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (3)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated              ; work         ;
;                |mux_lfb:mux2|                ; 4.9 (4.9)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2 ; work         ;
;       |ram_control:ram_2|                    ; 4.8 (0.0)            ; 4.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_2                                                                             ; work         ;
;          |altsyncram:altsyncram_component|   ; 4.8 (0.0)            ; 4.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component                                             ; work         ;
;             |altsyncram_oan1:auto_generated| ; 4.8 (0.6)            ; 4.8 (0.8)                        ; 0.5 (0.3)                                         ; 0.5 (0.1)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated              ; work         ;
;                |mux_lfb:mux2|                ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2 ; work         ;
;       |ram_control:ram_3|                    ; 5.5 (0.0)            ; 4.8 (0.0)                        ; 0.7 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_3                                                                             ; work         ;
;          |altsyncram:altsyncram_component|   ; 5.5 (0.0)            ; 4.8 (0.0)                        ; 0.7 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component                                             ; work         ;
;             |altsyncram_oan1:auto_generated| ; 5.5 (0.8)            ; 4.8 (0.8)                        ; 0.7 (0.3)                                         ; 1.4 (0.3)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated              ; work         ;
;                |mux_lfb:mux2|                ; 4.7 (4.7)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2 ; work         ;
;       |ram_control:ram_4|                    ; 4.8 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_4                                                                             ; work         ;
;          |altsyncram:altsyncram_component|   ; 4.8 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component                                             ; work         ;
;             |altsyncram_oan1:auto_generated| ; 4.8 (0.6)            ; 4.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated              ; work         ;
;                |mux_lfb:mux2|                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bilinear|mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2 ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; doutb[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; doutb[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; clk                                                ;                   ;         ;
; start                                              ;                   ;         ;
;      - coordinate_trans:coordinate|current_state~5 ; 1                 ; 0       ;
;      - coordinate_trans:coordinate|current_state~6 ; 1                 ; 0       ;
+----------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+-------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                             ; PIN_M16              ; 154     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; coordinate_trans:coordinate|Equal1~1            ; LABCELL_X33_Y37_N18  ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; coordinate_trans:coordinate|current_state.START ; FF_X30_Y39_N20       ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mem_control:mem_control|address_bx1[13]~0       ; MLABCELL_X34_Y43_N54 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mem_control:mem_control|address_bx[13]~0        ; MLABCELL_X34_Y41_N57 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mem_control:mem_control|address_by1[13]~0       ; LABCELL_X33_Y41_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mem_control:mem_control|address_by[13]~0        ; MLABCELL_X34_Y41_N24 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 154     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                         ; 1024    ;
; mem_control:mem_control|Equal0~2                                                                                                             ; 56      ;
; mem_control:mem_control|Equal2~2                                                                                                             ; 28      ;
; coordinate_trans:coordinate|Equal1~1                                                                                                         ; 20      ;
; coordinate_trans:coordinate|Equal5~2                                                                                                         ; 19      ;
; coordinate_trans:coordinate|LessThan1~3                                                                                                      ; 19      ;
; coordinate_trans:coordinate|Equal4~2                                                                                                         ; 19      ;
; coordinate_trans:coordinate|LessThan0~3                                                                                                      ; 19      ;
; mem_control:mem_control|address_bx[13]~0                                                                                                     ; 18      ;
; mem_control:mem_control|address_by[13]~0                                                                                                     ; 18      ;
; mem_control:mem_control|address_bx[12]~13                                                                                                    ; 17      ;
; mem_control:mem_control|address_bx[11]~12                                                                                                    ; 17      ;
; mem_control:mem_control|address_bx[10]~11                                                                                                    ; 17      ;
; mem_control:mem_control|address_bx[9]~10                                                                                                     ; 17      ;
; mem_control:mem_control|address_bx[8]~9                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[7]~8                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[6]~7                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[5]~6                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[4]~5                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[3]~4                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[2]~3                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[1]~2                                                                                                      ; 17      ;
; mem_control:mem_control|address_bx[0]~1                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[12]~13                                                                                                    ; 17      ;
; mem_control:mem_control|address_by[11]~12                                                                                                    ; 17      ;
; mem_control:mem_control|address_by[10]~11                                                                                                    ; 17      ;
; mem_control:mem_control|address_by[9]~10                                                                                                     ; 17      ;
; mem_control:mem_control|address_by[8]~9                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[7]~8                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[6]~7                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[5]~6                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[4]~5                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[3]~4                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[2]~3                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[1]~2                                                                                                      ; 17      ;
; mem_control:mem_control|address_by[0]~1                                                                                                      ; 17      ;
; mem_control:mem_control|address_by1[13]~0                                                                                                    ; 17      ;
; mem_control:mem_control|address_bx1[13]~0                                                                                                    ; 17      ;
; mem_control:mem_control|address_by1[12]~13                                                                                                   ; 16      ;
; mem_control:mem_control|address_by1[11]~12                                                                                                   ; 16      ;
; mem_control:mem_control|address_by1[10]~11                                                                                                   ; 16      ;
; mem_control:mem_control|address_by1[9]~10                                                                                                    ; 16      ;
; mem_control:mem_control|address_by1[8]~9                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[7]~8                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[6]~7                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[5]~6                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[4]~5                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[3]~4                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[2]~3                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[1]~2                                                                                                     ; 16      ;
; mem_control:mem_control|address_by1[0]~1                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[12]~13                                                                                                   ; 16      ;
; mem_control:mem_control|address_bx1[11]~12                                                                                                   ; 16      ;
; mem_control:mem_control|address_bx1[10]~11                                                                                                   ; 16      ;
; mem_control:mem_control|address_bx1[9]~10                                                                                                    ; 16      ;
; mem_control:mem_control|address_bx1[8]~9                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[7]~8                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[6]~7                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[5]~6                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[4]~5                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[3]~4                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[2]~3                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[1]~2                                                                                                     ; 16      ;
; mem_control:mem_control|address_bx1[0]~1                                                                                                     ; 16      ;
; mem_control:mem_control|Equal0~1                                                                                                             ; 15      ;
; mem_control:mem_control|Equal0~0                                                                                                             ; 15      ;
; coordinate_trans:coordinate|current_state.START                                                                                              ; 12      ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]                ; 8       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]                ; 8       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]                ; 8       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_3                                                                                           ; 8       ;
; coordinate_trans:coordinate|src_x[15]~_Duplicate_3DUPLICATE                                                                                  ; 7       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]~DUPLICATE      ; 6       ;
; coordinate_trans:coordinate|src_x[15]~SCLR_LUT                                                                                               ; 5       ;
; coordinate_trans:coordinate|pos_y[0]                                                                                                         ; 5       ;
; coordinate_trans:coordinate|pos_x[8]                                                                                                         ; 5       ;
; coordinate_trans:coordinate|pos_x[1]                                                                                                         ; 5       ;
; coordinate_trans:coordinate|pos_x[2]                                                                                                         ; 5       ;
; coordinate_trans:coordinate|pos_x[0]                                                                                                         ; 5       ;
; coordinate_trans:coordinate|src_x[18]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[17]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[16]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[14]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[13]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[12]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[11]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[10]~SCLR_LUT                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[9]~SCLR_LUT                                                                                                ; 4       ;
; coordinate_trans:coordinate|pos_y[8]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[1]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[2]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[5]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[6]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[7]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[3]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_y[4]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[9]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[6]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[7]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[4]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[3]                                                                                                         ; 4       ;
; coordinate_trans:coordinate|pos_x[5]                                                                                                         ; 4       ;
; mem_control:mem_control|Add2~53                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~49                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~45                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~41                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~37                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~33                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~29                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~25                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~21                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~17                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~13                                                                                                              ; 4       ;
; mem_control:mem_control|Add2~9                                                                                                               ; 4       ;
; mem_control:mem_control|Add2~5                                                                                                               ; 4       ;
; mem_control:mem_control|Add2~1                                                                                                               ; 4       ;
; coordinate_trans:coordinate|src_x[8]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_x[6]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_x[5]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_x[1]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_x[0]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[8]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[6]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[5]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[1]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[0]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|src_y[18]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[17]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[16]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[15]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[14]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[13]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[12]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[11]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[10]~SCLR_LUT                                                                                               ; 3       ;
; coordinate_trans:coordinate|src_y[9]~SCLR_LUT                                                                                                ; 3       ;
; coordinate_trans:coordinate|cnt[1]                                                                                                           ; 3       ;
; coordinate_trans:coordinate|cnt[0]                                                                                                           ; 3       ;
; coordinate_trans:coordinate|src_y~7                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_y~4                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_y~3                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_y~2                                                                                                          ; 3       ;
; coordinate_trans:coordinate|pos_y[9]                                                                                                         ; 3       ;
; coordinate_trans:coordinate|src_x~7                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_x~4                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_x~3                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_x~2                                                                                                          ; 3       ;
; coordinate_trans:coordinate|Mult1~26                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~25                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~24                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~23                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~22                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~21                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~20                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~19                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~18                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~17                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~16                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~15                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~14                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~13                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~12                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~11                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~10                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult1~9                                                                                                          ; 3       ;
; coordinate_trans:coordinate|Mult1~8                                                                                                          ; 3       ;
; coordinate_trans:coordinate|Mult0~26                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~25                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~24                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~23                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~22                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~21                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~20                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~19                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~18                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~17                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~16                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~15                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~14                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~13                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~12                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~11                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~10                                                                                                         ; 3       ;
; coordinate_trans:coordinate|Mult0~9                                                                                                          ; 3       ;
; coordinate_trans:coordinate|Mult0~8                                                                                                          ; 3       ;
; coordinate_trans:coordinate|src_y[9]~_Duplicate_2                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~335                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~334                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~333                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~332                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~331                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~330                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~329                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~328                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~327                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~326                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~325                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~324                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~323                                                                                                            ; 3       ;
; mem_control:mem_control|Mult1~mac                                                                                                            ; 3       ;
; start~input                                                                                                                                  ; 2       ;
; coordinate_trans:coordinate|finish                                                                                                           ; 2       ;
; coordinate_trans:coordinate|rst                                                                                                              ; 2       ;
; coordinate_trans:coordinate|Equal1~0                                                                                                         ; 2       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|address_reg_a[0]                    ; 2       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|out_address_reg_a[0]                ; 2       ;
; coordinate_trans:coordinate|Add10~37                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~33                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~29                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~25                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~21                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~17                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~13                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add10~9                                                                                                          ; 2       ;
; coordinate_trans:coordinate|Add10~5                                                                                                          ; 2       ;
; coordinate_trans:coordinate|Add10~1                                                                                                          ; 2       ;
; mem_control:mem_control|Mult2~334                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~333                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~332                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~331                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~330                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~329                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~328                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~327                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~326                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~325                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~324                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~323                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~322                                                                                                            ; 2       ;
; mem_control:mem_control|Mult2~mac                                                                                                            ; 2       ;
; coordinate_trans:coordinate|src_y[10]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[11]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[12]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[15]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[16]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[18]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[17]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[13]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|src_y[14]~_Duplicate_2                                                                                           ; 2       ;
; coordinate_trans:coordinate|Add11~37                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~33                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~29                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~25                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~21                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~17                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~13                                                                                                         ; 2       ;
; coordinate_trans:coordinate|Add11~9                                                                                                          ; 2       ;
; coordinate_trans:coordinate|Add11~5                                                                                                          ; 2       ;
; coordinate_trans:coordinate|Add11~1                                                                                                          ; 2       ;
; coordinate_trans:coordinate|pos_y[0]~0                                                                                                       ; 1       ;
; coordinate_trans:coordinate|cnt[1]~1                                                                                                         ; 1       ;
; coordinate_trans:coordinate|cnt~0                                                                                                            ; 1       ;
; coordinate_trans:coordinate|current_state~6                                                                                                  ; 1       ;
; coordinate_trans:coordinate|always7~2                                                                                                        ; 1       ;
; coordinate_trans:coordinate|always7~1                                                                                                        ; 1       ;
; coordinate_trans:coordinate|always7~0                                                                                                        ; 1       ;
; coordinate_trans:coordinate|Equal1~2                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Equal0~0                                                                                                         ; 1       ;
; coordinate_trans:coordinate|current_state~5                                                                                                  ; 1       ;
; coordinate_trans:coordinate|current_state.IDLE                                                                                               ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|address_reg_a[0]                    ; 1       ;
; coordinate_trans:coordinate|src_y~18                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~17                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~16                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~15                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~14                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~13                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~12                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~11                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~10                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~9                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_y~8                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_y~6                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_y~5                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_y~1                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Equal5~1                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Equal5~0                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_y~0                                                                                                          ; 1       ;
; coordinate_trans:coordinate|LessThan1~2                                                                                                      ; 1       ;
; coordinate_trans:coordinate|LessThan1~1                                                                                                      ; 1       ;
; coordinate_trans:coordinate|LessThan1~0                                                                                                      ; 1       ;
; coordinate_trans:coordinate|src_x~18                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~17                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~16                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~15                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~14                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~13                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~12                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~11                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~10                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~9                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_x~8                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_x~6                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_x~5                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_x~1                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Equal4~1                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Equal4~0                                                                                                         ; 1       ;
; coordinate_trans:coordinate|src_x~0                                                                                                          ; 1       ;
; coordinate_trans:coordinate|LessThan0~2                                                                                                      ; 1       ;
; coordinate_trans:coordinate|LessThan0~1                                                                                                      ; 1       ;
; coordinate_trans:coordinate|LessThan0~0                                                                                                      ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w7_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w6_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w5_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w4_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w3_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w2_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w1_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w0_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|address_reg_a[0]                    ; 1       ;
; mem_control:mem_control|Equal2~1                                                                                                             ; 1       ;
; mem_control:mem_control|Equal2~0                                                                                                             ; 1       ;
; coordinate_trans:coordinate|src_y[7]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[4]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[3]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[2]~_Duplicate_2                                                                                            ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w7_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w6_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w5_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w4_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w3_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w2_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w1_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w0_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|address_reg_a[0]                    ; 1       ;
; coordinate_trans:coordinate|src_x[7]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[4]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[3]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[2]~_Duplicate_2                                                                                            ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w7_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w6_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w5_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w4_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w3_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w2_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w1_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w0_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w7_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w6_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w5_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w4_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w3_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w2_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w1_n0_mux_dataout~0 ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|mux_lfb:mux2|l1_w0_n0_mux_dataout~0 ; 1       ;
; bilinear_cal:bilinear_unit|data_o[7]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[6]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[5]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[4]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[3]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[2]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[1]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|data_o[0]                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Add2~102                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Add2~98                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~94                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~90                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~86                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~82                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~78                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~74                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~70                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~66                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~62                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~58                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~54                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add2~34                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~18                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add2~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add2~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add2~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add2~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add2~1                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add1~38                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~37                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~30                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~18                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add1~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add1~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add1~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add1~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add1~1                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~50                                                                                                           ; 1       ;
; mem_control:mem_control|Add5~37                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~34                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~33                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~30                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~29                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~26                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~25                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~22                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~21                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~18                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~17                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~14                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~13                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~10                                                                                                              ; 1       ;
; mem_control:mem_control|Add5~9                                                                                                               ; 1       ;
; mem_control:mem_control|Add5~6                                                                                                               ; 1       ;
; mem_control:mem_control|Add5~5                                                                                                               ; 1       ;
; mem_control:mem_control|Add5~2                                                                                                               ; 1       ;
; mem_control:mem_control|Add5~1                                                                                                               ; 1       ;
; coordinate_trans:coordinate|Add9~74                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~73                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~42                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~41                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~70                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~69                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~38                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~37                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~66                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~65                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~34                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~62                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~61                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~30                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~58                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~57                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~54                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~53                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~49                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~46                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~45                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~42                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~41                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~38                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~37                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add7~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~34                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add7~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add7~1                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~30                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~18                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add9~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add9~1                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add10~34                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~30                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~26                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~22                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~18                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~14                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~10                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add10~6                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add10~2                                                                                                          ; 1       ;
; mem_control:mem_control|Mult0~334                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~333                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~332                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~331                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~330                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~329                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~328                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~327                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~326                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~325                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~324                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~323                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~322                                                                                                            ; 1       ;
; mem_control:mem_control|Mult0~mac                                                                                                            ; 1       ;
; coordinate_trans:coordinate|Add6~74                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~73                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~42                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~41                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~70                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~69                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~38                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~37                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~66                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~65                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~34                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~62                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~61                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~30                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~58                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~57                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~54                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~53                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~49                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~46                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~45                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~42                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~41                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~38                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~37                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add4~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~34                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~33                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add4~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add4~1                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~30                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~29                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~26                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~25                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~22                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~21                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~18                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~17                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~14                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~13                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~10                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add6~9                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~6                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~5                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~2                                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add6~1                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~46                                                                                                           ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10                       ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0                        ; 1       ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8                        ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~27                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~26                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~25                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~24                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~23                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~22                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~21                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~20                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~19                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~18                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~17                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~16                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~15                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~14                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~13                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~12                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~11                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~10                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~9                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult4~8                                                                                                           ; 1       ;
; mem_control:mem_control|Add7~54                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~53                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~50                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~49                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~46                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~45                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~42                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~41                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~38                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~37                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~34                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~33                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~30                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~29                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~26                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~25                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~22                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~21                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~18                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~17                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~14                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~13                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~10                                                                                                              ; 1       ;
; mem_control:mem_control|Add7~9                                                                                                               ; 1       ;
; mem_control:mem_control|Add7~6                                                                                                               ; 1       ;
; mem_control:mem_control|Add7~5                                                                                                               ; 1       ;
; mem_control:mem_control|Add7~1                                                                                                               ; 1       ;
; coordinate_trans:coordinate|src_y[8]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[6]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[5]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[1]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_y[0]~_Duplicate_2                                                                                            ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10                       ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0                        ; 1       ;
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8                        ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~27                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~26                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~25                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~24                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~23                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~22                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~21                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~20                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~19                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~18                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~17                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~16                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~15                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~14                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~13                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~12                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~11                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~10                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~9                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult0~8                                                                                                           ; 1       ;
; mem_control:mem_control|Add4~54                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~53                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~54                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~50                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~49                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~50                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~46                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~45                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~46                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~42                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~41                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~42                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~38                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~37                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~38                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~34                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~33                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~34                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~30                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~29                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~30                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~26                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~25                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~26                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~22                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~21                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~22                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~18                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~17                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~18                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~14                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~13                                                                                                              ; 1       ;
; mem_control:mem_control|Add2~14                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~10                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~9                                                                                                               ; 1       ;
; mem_control:mem_control|Add2~10                                                                                                              ; 1       ;
; mem_control:mem_control|Add4~6                                                                                                               ; 1       ;
; mem_control:mem_control|Add4~5                                                                                                               ; 1       ;
; mem_control:mem_control|Add2~6                                                                                                               ; 1       ;
; mem_control:mem_control|Add4~1                                                                                                               ; 1       ;
; coordinate_trans:coordinate|src_x[9]~_Duplicate_3                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[11]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[12]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[14]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[13]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[18]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[17]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|src_x[16]~_Duplicate_3                                                                                           ; 1       ;
; coordinate_trans:coordinate|Add11~34                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~30                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~26                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~22                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~18                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~14                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~10                                                                                                         ; 1       ;
; coordinate_trans:coordinate|Add11~6                                                                                                          ; 1       ;
; coordinate_trans:coordinate|Add11~2                                                                                                          ; 1       ;
; coordinate_trans:coordinate|src_x[8]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[6]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[5]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[1]~_Duplicate_2                                                                                            ; 1       ;
; coordinate_trans:coordinate|src_x[0]~_Duplicate_2                                                                                            ; 1       ;
; bilinear_cal:bilinear_unit|Add2~42                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~171                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~170                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~169                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~168                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~167                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~166                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~165                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~164                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~163                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~162                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~161                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~160                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~159                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~158                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~157                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~156                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~155                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~154                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~153                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~152                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~151                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~150                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~149                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~148                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~147                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~146                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~145                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~144                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~143                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~142                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~141                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~140                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~139                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~138                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~137                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~136                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~135                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~134                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~133                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~132                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~131                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~130                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~129                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~128                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~127                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~126                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~125                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~124                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~123                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~122                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~121                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~120                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~119                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~118                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~117                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~116                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~115                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~114                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~113                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~112                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~111                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~110                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~109                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult5~108                                                                                                         ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10                       ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0                        ; 1       ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8                        ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~25                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~24                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~23                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~22                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~21                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~20                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~19                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~18                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~17                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~16                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~15                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~14                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~13                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~12                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~11                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~10                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~9                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult6~8                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~171                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~170                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~169                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~168                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~167                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~166                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~165                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~164                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~163                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~162                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~161                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~160                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~159                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~158                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~157                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~156                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~155                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~154                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~153                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~152                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~151                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~150                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~149                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~148                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~147                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~146                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~145                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~144                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~143                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~142                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~141                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~140                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~139                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~138                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~137                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~136                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~135                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~134                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~133                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~132                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~131                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~130                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~129                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~128                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~127                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~126                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~125                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~124                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~123                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~122                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~121                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~120                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~119                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~118                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~117                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~116                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~115                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~114                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~113                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~112                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~111                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~110                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~109                                                                                                         ; 1       ;
; bilinear_cal:bilinear_unit|Mult1~108                                                                                                         ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10                       ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0                        ; 1       ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8                        ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~27                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~26                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~25                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~24                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~23                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~22                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~21                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~20                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~19                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~18                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~17                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~16                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~15                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~14                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~13                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~12                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~11                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~10                                                                                                          ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~9                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Mult2~8                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~38                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[25]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[24]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[23]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[22]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[21]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[20]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[19]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[18]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[17]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[16]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[15]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[14]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[13]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[12]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[11]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[10]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[9]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[8]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[7]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[6]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[5]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[4]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[3]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[2]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[1]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_bq[0]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[25]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[24]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[23]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[22]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[21]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[20]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[19]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[18]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[17]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[16]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[15]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[14]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[13]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[12]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[11]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[10]                                                                                                       ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[9]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[8]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[7]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[6]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[5]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[4]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[3]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[2]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[1]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|data_aq[0]                                                                                                        ; 1       ;
; bilinear_cal:bilinear_unit|Add2~34                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~29                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~26                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~25                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~22                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~21                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~18                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~17                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~14                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~13                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~10                                                                                                           ; 1       ;
; bilinear_cal:bilinear_unit|Add2~9                                                                                                            ; 1       ;
; bilinear_cal:bilinear_unit|Add2~6                                                                                                            ; 1       ;
; bilinear_cal:bilinear_unit|Add2~5                                                                                                            ; 1       ;
; bilinear_cal:bilinear_unit|Add2~2                                                                                                            ; 1       ;
; bilinear_cal:bilinear_unit|Add2~1                                                                                                            ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF   ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0          ; b.mif ; M10K_X49_Y48_N0, M10K_X49_Y43_N0, M10K_X49_Y44_N0, M10K_X49_Y45_N0, M10K_X58_Y45_N0, M10K_X49_Y51_N0, M10K_X58_Y42_N0, M10K_X49_Y50_N0, M10K_X49_Y49_N0, M10K_X49_Y46_N0, M10K_X58_Y44_N0, M10K_X49_Y42_N0, M10K_X58_Y43_N0, M10K_X49_Y47_N0, M10K_X41_Y51_N0, M10K_X38_Y51_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0          ; b.mif ; M10K_X26_Y46_N0, M10K_X38_Y47_N0, M10K_X41_Y47_N0, M10K_X26_Y45_N0, M10K_X41_Y44_N0, M10K_X26_Y44_N0, M10K_X41_Y45_N0, M10K_X38_Y36_N0, M10K_X41_Y46_N0, M10K_X38_Y46_N0, M10K_X26_Y43_N0, M10K_X26_Y39_N0, M10K_X38_Y35_N0, M10K_X41_Y36_N0, M10K_X26_Y47_N0, M10K_X26_Y42_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0          ; b.mif ; M10K_X49_Y38_N0, M10K_X38_Y49_N0, M10K_X41_Y38_N0, M10K_X58_Y39_N0, M10K_X41_Y50_N0, M10K_X58_Y40_N0, M10K_X49_Y40_N0, M10K_X58_Y41_N0, M10K_X38_Y50_N0, M10K_X41_Y48_N0, M10K_X49_Y39_N0, M10K_X49_Y41_N0, M10K_X49_Y37_N0, M10K_X38_Y48_N0, M10K_X41_Y49_N0, M10K_X41_Y37_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0          ; b.mif ; M10K_X26_Y40_N0, M10K_X41_Y43_N0, M10K_X41_Y39_N0, M10K_X38_Y43_N0, M10K_X38_Y41_N0, M10K_X41_Y42_N0, M10K_X38_Y38_N0, M10K_X26_Y41_N0, M10K_X38_Y37_N0, M10K_X38_Y39_N0, M10K_X38_Y40_N0, M10K_X41_Y40_N0, M10K_X38_Y42_N0, M10K_X41_Y41_N0, M10K_X38_Y45_N0, M10K_X38_Y44_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                        ;
+-------------------------------+-------------+---------------------+-------------------+
; Statistic                     ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------+-------------+---------------------+-------------------+
; Independent 9x9               ; 1           ; 3.00                ; 468               ;
; Independent 18x18             ; 5           ; 2.00                ; 312               ;
; Independent 18x18 plus 36     ; 3           ; 1.00                ; 156               ;
; Independent 27x27             ; 4           ; 1.00                ; 156               ;
; DSP Block                     ; 13          ; --                  ; 156               ;
; DSP 18-bit Element            ; 11          ; 2.00                ; 312               ;
; DSP 27-bit Element            ; 5           ; 1.00                ; 156               ;
; Unsigned Multiplier           ; 13          ; --                  ; --                ;
; Dedicated Pre-Adder           ; 2           ; --                  ; --                ;
; Dedicated Coefficient Storage ; 2           ; --                  ; --                ;
; Dedicated Output Adder Chain  ; 2           ; --                  ; --                ;
+-------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,816 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 124 / 16,664 ( < 1 % )    ;
; C2 interconnects             ; 793 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 481 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 78 / 374,484 ( < 1 % )    ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 105 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 138 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 234 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 900 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 1,016 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 3 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 2            ; 10           ; 10           ; 10           ; 10           ; 2            ; 10           ; 10           ; 10           ; 10           ; 2            ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; doutb[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; doutb[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 7.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                   ;
+----------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; coordinate_trans:coordinate|cnt[0]                 ; coordinate_trans:coordinate|current_state.IDLE                                                                                         ; 0.425             ;
; coordinate_trans:coordinate|current_state.START    ; coordinate_trans:coordinate|current_state.IDLE                                                                                         ; 0.414             ;
; coordinate_trans:coordinate|finish                 ; coordinate_trans:coordinate|current_state.START                                                                                        ; 0.400             ;
; coordinate_trans:coordinate|cnt[1]                 ; coordinate_trans:coordinate|current_state.IDLE                                                                                         ; 0.385             ;
; coordinate_trans:coordinate|current_state.IDLE     ; coordinate_trans:coordinate|current_state.START                                                                                        ; 0.359             ;
; coordinate_trans:coordinate|pos_y[9]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[7]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[6]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[5]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[4]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[3]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[2]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[1]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[0]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|pos_y[8]               ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.357             ;
; coordinate_trans:coordinate|src_y[18]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[17]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[16]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[15]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[14]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[13]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[12]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[11]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[9]~_Duplicate_2  ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_y[10]~_Duplicate_2 ; mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8~porta_memory_reg ; 0.251             ;
; coordinate_trans:coordinate|src_x[10]~_Duplicate_3 ; bilinear_cal:bilinear_unit|data_o[7]                                                                                                   ; 0.154             ;
; coordinate_trans:coordinate|pos_x[0]               ; coordinate_trans:coordinate|finish                                                                                                     ; 0.135             ;
+----------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CGXFC7C7F23C8 for design "bilinear"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_2|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_4|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_1|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "mem_control:mem_control|ram_control:ram_3|altsyncram:altsyncram_component|altsyncram_oan1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 10 total pins
    Info (169086): Pin doutb[0] not assigned to an exact location on the device
    Info (169086): Pin doutb[1] not assigned to an exact location on the device
    Info (169086): Pin doutb[2] not assigned to an exact location on the device
    Info (169086): Pin doutb[3] not assigned to an exact location on the device
    Info (169086): Pin doutb[4] not assigned to an exact location on the device
    Info (169086): Pin doutb[5] not assigned to an exact location on the device
    Info (169086): Pin doutb[6] not assigned to an exact location on the device
    Info (169086): Pin doutb[7] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin start not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 196 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bilinear.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 138 registers into blocks of type DSP block
    Extra Info (176220): Created 86 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X33_Y35 to location X44_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/Lenovo/Desktop/signal/bilinear/output_files/bilinear.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5921 megabytes
    Info: Processing ended: Thu Jul 09 20:33:38 2020
    Info: Elapsed time: 00:01:43
    Info: Total CPU time (on all processors): 00:02:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Lenovo/Desktop/signal/bilinear/output_files/bilinear.fit.smsg.


