0.7
2020.2
Apr 18 2022
16:05:34
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sim_1/imports/new/top_module_tb.vhd,1665739761,vhdl,,,,top_module_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/fullAdder.vhd,1665587426,vhdl,,,,fulladder,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/mux_2_1.vhd,1665427618,vhdl,,,,mux_2_1,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/registro.vhd,1665587915,vhdl,,,,registro,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/sottrattore.vhd,1665427360,vhdl,,,,sottrattore,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/sys_ext.vhd,1665505781,vhdl,,,,sys_ext,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/top_module.vhd,1665685372,vhdl,,,,top_module,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/unita_ctrl_ext.vhd,1665504380,vhdl,,,,unita_ctrl_ext,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/imports/new/unita_op.vhd,1665505898,vhdl,,,,unita_op,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/new/microRom.vhd,1665739161,vhdl,,,,microrom,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_microprog/Esercizio_5_microprog.srcs/sources_1/new/unita_ctrl_microprog.vhd,1665739051,vhdl,,,,unita_ctrl_microprog,,,,,,,,
