# lab1

前递位置问题

取出数据的时间和重新计算数据的时间不可避免？

时间等于两阶段之和？





load branch 从内存取出给id段重新比较？

load alu 从内存取出给alu重新计算？



ex可能时间较少？



# Other

证书问题，修改路径，不能包含中文？



```
sw[0]  调试使能

sw[7:1]
SW[6] 调试寄存器(0)or 信号(1)
SW[5:1] 信号对应，位于cputest.v

SW[12] 中断


按钮单步  BTNR
按钮中断  BTNC

```







