# Progetto di Reti Logiche 2023
### :it: Progetto di ingegneria informatica per il corso di "Reti Logiche" al Politecnico di Milano. 
Anno Accademico 2022/2023.

Per realizzare il componente Ã¨ stato utilizzato [Vivado 2018.2](https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html) con il componente `Artix-7 FPGA xc7a200tfbg484-1` e un periodo di clock di 100ns.

***

### :gb: Computer Engineering project for the "Logic Networks" course at Politecnico di Milano. 
Academic Year 2022/2023.

To implement the component, [Vivado 2018.2](https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html) was used with the `Artix-7 FPGA xc7a200tfbg484-1` component and a clock period of 100ns.

