`timescale 1ns / 1ps

module top # ( parameter WL = 12 )
(
    input CLK
);
    
    
    
    
    
    
    
endmodule
