
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>//===================================================================================</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>// File name:	sfifo.v</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>// Project:	  RTL code generator</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>// Module:    Flexible synchronous FIFO</q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>// Function:	Synchronous FIFO with the configuration parameters</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>//===================================================================================</q-m>
<a name="7"><q-n>     7  </q-n></a><q-m>//All defines are used to configured the synchronous FIFO before synthesizing</q-m>
<a name="8"><q-n>     8  </q-n></a><q-m>//`ifndef EMPTY_SIGNAL</q-m>
<a name="9"><q-n>     9  </q-n></a>  <q-m>//`define EMPTY_SIGNAL</q-m>
<a name="10"><q-n>     10  </q-n></a><q-m>//`endif</q-m>
<a name="11"><q-n>     11  </q-n></a>`ifndef FULL_SIGNAL
<a name="12"><q-n>     12  </q-n></a>  `<q-a>define</q-w> FULL_SIGNAL
<a name="13"><q-n>     13  </q-n></a>`<q-a>endif</q-w>
<a name="14"><q-n>     14  </q-n></a><q-m>//`define OV_SIGNAL</q-m>
<a name="15"><q-n>     15  </q-n></a><q-m>//`define UD_SIGNAL</q-m>
<a name="16"><q-n>     16  </q-n></a><q-m>// `define OUTPUT_REG</q-m>
<a name="17"><q-n>     17  </q-n></a><q-m>//`define TWO_CLOCK</q-m>
<a name="18"><q-n>     18  </q-n></a><q-m>// `define ALMOST_FULL_SIGNAL</q-m>
<a name="19"><q-n>     19  </q-n></a>`<q-a>define</q-w> ALMOST_EMPTY_SIGNAL
<a name="20"><q-n>     20  </q-n></a><q-w>module</q-w> sfifowdata (rst_n, wr, rd,
<a name="21"><q-n>     21  </q-n></a>                  `<q-a>ifdef</q-w> TWO_CLOCK
<a name="22"><q-n>     22  </q-n></a>                    clk_rd, clk_wr,
<a name="23"><q-n>     23  </q-n></a>                  `<q-w>else</q-w>
<a name="24"><q-n>     24  </q-n></a>                    clk,
<a name="25"><q-n>     25  </q-n></a>                  `<q-a>endif</q-w>
<a name="26"><q-n>     26  </q-n></a>                  `<q-a>ifdef</q-w> EMPTY_SIGNAL
<a name="27"><q-n>     27  </q-n></a>                    sfifo_empty,
<a name="28"><q-n>     28  </q-n></a>                  `<q-a>endif</q-w>
<a name="29"><q-n>     29  </q-n></a>                  `<q-a>ifdef</q-w> FULL_SIGNAL
<a name="30"><q-n>     30  </q-n></a>                    sfifo_full,
<a name="31"><q-n>     31  </q-n></a>                  `<q-a>endif</q-w>
<a name="32"><q-n>     32  </q-n></a>                  `<q-a>ifdef</q-w> ALMOST_EMPTY_SIGNAL
<a name="33"><q-n>     33  </q-n></a>                    sfifo_almost_empty,
<a name="34"><q-n>     34  </q-n></a>                  `<q-a>endif</q-w>
<a name="35"><q-n>     35  </q-n></a>                  `<q-a>ifdef</q-w> ALMOST_FULL_SIGNAL
<a name="36"><q-n>     36  </q-n></a>                    sfifo_almost_full,
<a name="37"><q-n>     37  </q-n></a>                  `<q-a>endif</q-w>
<a name="38"><q-n>     38  </q-n></a>                  `<q-a>ifdef</q-w> OV_SIGNAL
<a name="39"><q-n>     39  </q-n></a>                    sfifo_ov,
<a name="40"><q-n>     40  </q-n></a>                  `<q-a>endif</q-w>
<a name="41"><q-n>     41  </q-n></a>                  `<q-a>ifdef</q-w> UD_SIGNAL
<a name="42"><q-n>     42  </q-n></a>                    sfifo_ud,
<a name="43"><q-n>     43  </q-n></a>                  `<q-a>endif</q-w>
<a name="44"><q-n>     44  </q-n></a>                    data_in, data_out);
<a name="45"><q-n>     45  </q-n></a><q-m>//Parameters are used to set the capacity of FIFO</q-m>
<a name="46"><q-n>     46  </q-n></a><q-w>parameter</q-w> DATA_WIDTH    = 8;
<a name="47"><q-n>     47  </q-n></a><q-w>parameter</q-w> POINTER_WIDTH = 3;
<a name="48"><q-n>     48  </q-n></a><q-w>parameter</q-w> [POINTER_WIDTH:0] ALMOST_FULL_VALUE  = (2**POINTER_WIDTH)/2;
<a name="49"><q-n>     49  </q-n></a><q-w>parameter</q-w> [POINTER_WIDTH:0] ALMOST_EMPTY_VALUE  = (2**POINTER_WIDTH)/2;
<a name="50"><q-n>     50  </q-n></a><q-w>parameter</q-w> DATA_NUM      = 2**POINTER_WIDTH;
<a name="51"><q-n>     51  </q-n></a><q-m>//</q-m>
<a name="52"><q-n>     52  </q-n></a><q-m>//inputs</q-m>
<a name="53"><q-n>     53  </q-n></a>`<q-a>ifdef</q-w> TWO_CLOCK
<a name="54"><q-n>     54  </q-n></a>  <q-w>input</q-w> clk_rd;
<a name="55"><q-n>     55  </q-n></a>  <q-w>input</q-w> clk_wr;
<a name="56"><q-n>     56  </q-n></a>`<q-w>else</q-w>
<a name="57"><q-n>     57  </q-n></a>  <q-w>input</q-w> clk;
<a name="58"><q-n>     58  </q-n></a>`<q-a>endif</q-w>
<a name="59"><q-n>     59  </q-n></a><q-w>input</q-w> rst_n;
<a name="60"><q-n>     60  </q-n></a><q-w>input</q-w> wr;
<a name="61"><q-n>     61  </q-n></a><q-w>input</q-w> rd;
<a name="62"><q-n>     62  </q-n></a><q-w>input</q-w> [DATA_WIDTH-1:0] data_in;
<a name="63"><q-n>     63  </q-n></a><q-m>//outputs</q-m>
<a name="64"><q-n>     64  </q-n></a><q-w>output</q-w>  <q-w>reg</q-w> [DATA_WIDTH-1:0] data_out;
<a name="65"><q-n>     65  </q-n></a>`<q-a>ifdef</q-w> ALMOST_EMPTY_SIGNAL
<a name="66"><q-n>     66  </q-n></a>  <q-w>output</q-w> <q-w>wire</q-w> sfifo_almost_empty;
<a name="67"><q-n>     67  </q-n></a>`<q-a>endif</q-w>
<a name="68"><q-n>     68  </q-n></a>`<q-a>ifdef</q-w> ALMOST_FULL_SIGNAL
<a name="69"><q-n>     69  </q-n></a>  <q-w>output</q-w> <q-w>wire</q-w> sfifo_almost_full;
<a name="70"><q-n>     70  </q-n></a>`<q-a>endif</q-w>
<a name="71"><q-n>     71  </q-n></a>`<q-a>ifdef</q-w> OV_SIGNAL
<a name="72"><q-n>     72  </q-n></a>  <q-w>output</q-w> <q-w>wire</q-w> sfifo_ov;
<a name="73"><q-n>     73  </q-n></a>`<q-a>endif</q-w>
<a name="74"><q-n>     74  </q-n></a>`<q-a>ifdef</q-w> UD_SIGNAL
<a name="75"><q-n>     75  </q-n></a>  <q-w>output</q-w> <q-w>wire</q-w> sfifo_ud;
<a name="76"><q-n>     76  </q-n></a>`<q-a>endif</q-w>
<a name="77"><q-n>     77  </q-n></a>`<q-a>ifdef</q-w> EMPTY_SIGNAL
<a name="78"><q-n>     78  </q-n></a>  <q-w>output</q-w>  sfifo_empty;
<a name="79"><q-n>     79  </q-n></a>`<q-w>else</q-w>
<a name="80"><q-n>     80  </q-n></a>  <q-w>wire</q-w>    sfifo_empty;
<a name="81"><q-n>     81  </q-n></a>`<q-a>endif</q-w>
<a name="82"><q-n>     82  </q-n></a>`<q-a>ifdef</q-w> FULL_SIGNAL
<a name="83"><q-n>     83  </q-n></a>  <q-w>output</q-w>  sfifo_full;
<a name="84"><q-n>     84  </q-n></a>`<q-w>else</q-w>
<a name="85"><q-n>     85  </q-n></a>  <q-w>wire</q-w>    sfifo_full;
<a name="86"><q-n>     86  </q-n></a>`<q-a>endif</q-w>
<a name="87"><q-n>     87  </q-n></a><q-m>//internal signals</q-m>
<a name="88"><q-n>     88  </q-n></a><q-w>reg</q-w> [POINTER_WIDTH:0] w_pointer;
<a name="89"><q-n>     89  </q-n></a><q-w>reg</q-w> [POINTER_WIDTH:0] r_pointer;
<a name="90"><q-n>     90  </q-n></a><q-w>reg</q-w> [DATA_WIDTH-1:0] mem_array [DATA_NUM-1:0];
<a name="91"><q-n>     91  </q-n></a><q-w>wire</q-w>    msb_diff;
<a name="92"><q-n>     92  </q-n></a><q-w>wire</q-w>    lsb_equal;
<a name="93"><q-n>     93  </q-n></a><q-w>wire</q-w>    sfifo_re;
<a name="94"><q-n>     94  </q-n></a><q-w>wire</q-w>    sfifo_we;
<a name="95"><q-n>     95  </q-n></a><q-m>//write pointer</q-m>
<a name="96"><q-n>     96  </q-n></a><q-w>assign</q-w> sfifo_we = wr &amp; (~sfifo_full);
<a name="97"><q-n>     97  </q-n></a><q-m>//</q-m>
<a name="98"><q-n>     98  </q-n></a>`<q-a>ifdef</q-w> TWO_CLOCK
<a name="99"><q-n>     99  </q-n></a>  <q-w>wire</q-w> rclk = clk_rd;
<a name="100"><q-n>     100  </q-n></a>  <q-w>wire</q-w> wclk = clk_wr;
<a name="101"><q-n>     101  </q-n></a>`<q-w>else</q-w>
<a name="102"><q-n>     102  </q-n></a>  <q-w>wire</q-w> rclk = clk;
<a name="103"><q-n>     103  </q-n></a>  <q-w>wire</q-w> wclk = clk;
<a name="104"><q-n>     104  </q-n></a>`<q-a>endif</q-w>
<a name="105"><q-n>     105  </q-n></a><q-w>always</q-w> @ (<q-a>posedge</q-w> wclk <q-t>or</q-w> <q-a>negedge</q-w> rst_n) <q-w>begin</q-w>
<a name="106"><q-n>     106  </q-n></a>  <q-w>if</q-w> (~rst_n) w_pointer &lt;= {POINTER_WIDTH+1{1'b0}};
<a name="107"><q-n>     107  </q-n></a>  <q-w>else</q-w> <q-w>if</q-w> (sfifo_we) w_pointer &lt;= w_pointer+1'b1;
<a name="108"><q-n>     108  </q-n></a><q-w>end</q-w>
<a name="109"><q-n>     109  </q-n></a><q-m>//read pointer</q-m>
<a name="110"><q-n>     110  </q-n></a><q-w>assign</q-w> sfifo_re = rd &amp; (~sfifo_empty);
<a name="111"><q-n>     111  </q-n></a><q-m>//</q-m>
<a name="112"><q-n>     112  </q-n></a><q-w>always</q-w> @ (<q-a>posedge</q-w> rclk <q-t>or</q-w> <q-a>negedge</q-w> rst_n) <q-w>begin</q-w>
<a name="113"><q-n>     113  </q-n></a>  <q-w>if</q-w> (~rst_n) r_pointer &lt;= {POINTER_WIDTH+1{1'b0}};
<a name="114"><q-n>     114  </q-n></a>  <q-w>else</q-w> <q-w>if</q-w> (sfifo_re) r_pointer &lt;= r_pointer + 1'b1;
<a name="115"><q-n>     115  </q-n></a><q-w>end</q-w>
<a name="116"><q-n>     116  </q-n></a><q-m>//memory array and write decoder</q-m>
<a name="117"><q-n>     117  </q-n></a><q-w>always</q-w> @ (<q-a>posedge</q-w> wclk) <q-w>begin</q-w>
<a name="118"><q-n>     118  </q-n></a>  <q-w>if</q-w> (sfifo_we)
<a name="119"><q-n>     119  </q-n></a>    mem_array[w_pointer[POINTER_WIDTH-1:0]]
<a name="120"><q-n>     120  </q-n></a>             &lt;= data_in[DATA_WIDTH-1:0];
<a name="121"><q-n>     121  </q-n></a><q-w>end</q-w>
<a name="122"><q-n>     122  </q-n></a><q-m>//read decoder</q-m>
<a name="123"><q-n>     123  </q-n></a>`<q-a>ifdef</q-w> OUTPUT_REG
<a name="124"><q-n>     124  </q-n></a>  <q-w>always</q-w> @ (<q-a>posedge</q-w> rclk) <q-w>begin</q-w>
<a name="125"><q-n>     125  </q-n></a>    <q-w>if</q-w>(~rst_n) data_out &lt;= {DATA_WIDTH{1'b0}};
<a name="126"><q-n>     126  </q-n></a>    <q-m>// else if(sfifo_re) begin</q-m>
<a name="127"><q-n>     127  </q-n></a>    <q-w>else</q-w> data_out[DATA_WIDTH-1:0] &lt;= mem_array[r_pointer[POINTER_WIDTH-1:0]];
<a name="128"><q-n>     128  </q-n></a>    <q-m>// end</q-m>
<a name="129"><q-n>     129  </q-n></a>  <q-w>end</q-w>
<a name="130"><q-n>     130  </q-n></a>`<q-w>else</q-w>
<a name="131"><q-n>     131  </q-n></a>  <q-w>always</q-w> @ (*) <q-w>begin</q-w>
<a name="132"><q-n>     132  </q-n></a>    data_out[DATA_WIDTH-1:0]
<a name="133"><q-n>     133  </q-n></a>    = mem_array[r_pointer[POINTER_WIDTH-1:0]];
<a name="134"><q-n>     134  </q-n></a>  <q-w>end</q-w>
<a name="135"><q-n>     135  </q-n></a>`<q-a>endif</q-w>
<a name="136"><q-n>     136  </q-n></a><q-m>//status signal</q-m>
<a name="137"><q-n>     137  </q-n></a><q-w>assign</q-w>  msb_diff = w_pointer[POINTER_WIDTH]
<a name="138"><q-n>     138  </q-n></a>                  ^r_pointer[POINTER_WIDTH];
<a name="139"><q-n>     139  </q-n></a><q-m>//</q-m>
<a name="140"><q-n>     140  </q-n></a><q-w>assign</q-w>  lsb_equal = (w_pointer[POINTER_WIDTH-1:0]
<a name="141"><q-n>     141  </q-n></a>                  == r_pointer[POINTER_WIDTH-1:0]);
<a name="142"><q-n>     142  </q-n></a><q-m>//</q-m>
<a name="143"><q-n>     143  </q-n></a><q-w>assign</q-w>  sfifo_full = msb_diff &amp; lsb_equal;
<a name="144"><q-n>     144  </q-n></a><q-m>//</q-m>
<a name="145"><q-n>     145  </q-n></a><q-w>assign</q-w>  sfifo_empty = (~msb_diff) &amp; lsb_equal;
<a name="146"><q-n>     146  </q-n></a><q-m>//</q-m>
<a name="147"><q-n>     147  </q-n></a><q-m>//Overflow</q-m>
<a name="148"><q-n>     148  </q-n></a>`<q-a>ifdef</q-w> OV_SIGNAL
<a name="149"><q-n>     149  </q-n></a>  <q-w>reg</q-w> ov_reg;
<a name="150"><q-n>     150  </q-n></a>  `<q-a>ifdef</q-w> TWO_CLOCK
<a name="151"><q-n>     151  </q-n></a>    <q-w>assign</q-w> sfifo_ov = ov_reg &amp; sfifo_full;
<a name="152"><q-n>     152  </q-n></a>    <q-w>wire</q-w> clr_ov = ~sfifo_full;
<a name="153"><q-n>     153  </q-n></a>  `<q-w>else</q-w>
<a name="154"><q-n>     154  </q-n></a>    <q-w>wire</q-w> clr_ov = sfifo_re;
<a name="155"><q-n>     155  </q-n></a>    <q-w>assign</q-w> sfifo_ov = ov_reg;
<a name="156"><q-n>     156  </q-n></a>  `<q-a>endif</q-w>
<a name="157"><q-n>     157  </q-n></a>  <q-w>always</q-w> @ (<q-a>posedge</q-w> wclk) <q-w>begin</q-w>
<a name="158"><q-n>     158  </q-n></a>    <q-w>if</q-w> (~rst_n) ov_reg &lt;= 1'b0;
<a name="159"><q-n>     159  </q-n></a>    <q-w>else</q-w> <q-w>if</q-w> (clr_ov) ov_reg &lt;= 1'b0;
<a name="160"><q-n>     160  </q-n></a>    <q-w>else</q-w> <q-w>if</q-w> (wr &amp; sfifo_full) ov_reg &lt;= 1'b1;
<a name="161"><q-n>     161  </q-n></a>  <q-w>end</q-w>
<a name="162"><q-n>     162  </q-n></a>`<q-a>endif</q-w>
<a name="163"><q-n>     163  </q-n></a><q-m>//Underflow</q-m>
<a name="164"><q-n>     164  </q-n></a>`<q-a>ifdef</q-w> UD_SIGNAL
<a name="165"><q-n>     165  </q-n></a>  <q-w>reg</q-w> ud_reg;
<a name="166"><q-n>     166  </q-n></a>  `<q-a>ifdef</q-w> TWO_CLOCK
<a name="167"><q-n>     167  </q-n></a>    <q-w>assign</q-w> sfifo_ud = ud_reg &amp; sfifo_empty;
<a name="168"><q-n>     168  </q-n></a>    <q-w>wire</q-w> clr_ud = ~sfifo_empty;
<a name="169"><q-n>     169  </q-n></a>  `<q-w>else</q-w>
<a name="170"><q-n>     170  </q-n></a>    <q-w>assign</q-w> sfifo_ud = ud_reg;
<a name="171"><q-n>     171  </q-n></a>    <q-w>wire</q-w> clr_ud = sfifo_we;
<a name="172"><q-n>     172  </q-n></a>  `<q-a>endif</q-w>
<a name="173"><q-n>     173  </q-n></a>  <q-w>always</q-w> @ (<q-a>posedge</q-w> rclk) <q-w>begin</q-w>
<a name="174"><q-n>     174  </q-n></a>    <q-w>if</q-w> (~rst_n) ud_reg &lt;= 1'b0;
<a name="175"><q-n>     175  </q-n></a>    <q-w>else</q-w> <q-w>if</q-w> (clr_ud) ud_reg &lt;= 1'b0;
<a name="176"><q-n>     176  </q-n></a>    <q-w>else</q-w> <q-w>if</q-w> (rd &amp; sfifo_empty) ud_reg &lt;= 1'b1;
<a name="177"><q-n>     177  </q-n></a>  <q-w>end</q-w>
<a name="178"><q-n>     178  </q-n></a>`<q-a>endif</q-w>
<a name="179"><q-n>     179  </q-n></a><q-m>//The minus result of two pointers</q-m>
<a name="180"><q-n>     180  </q-n></a>`<q-a>ifdef</q-w> ALMOST_EMPTY_SIGNAL
<a name="181"><q-n>     181  </q-n></a>  <q-w>wire</q-w> [POINTER_WIDTH:0] minus_result = w_pointer[POINTER_WIDTH:0] - r_pointer[POINTER_WIDTH:0];
<a name="182"><q-n>     182  </q-n></a>`<q-w>else</q-w>
<a name="183"><q-n>     183  </q-n></a>  `<q-a>ifdef</q-w> ALMOST_FULL_SIGNAL
<a name="184"><q-n>     184  </q-n></a>    <q-w>wire</q-w> [POINTER_WIDTH:0] minus_result = w_pointer[POINTER_WIDTH:0] - r_pointer[POINTER_WIDTH:0];
<a name="185"><q-n>     185  </q-n></a>  `<q-a>endif</q-w>
<a name="186"><q-n>     186  </q-n></a>`<q-a>endif</q-w>
<a name="187"><q-n>     187  </q-n></a><q-m>//The low threshold signal</q-m>
<a name="188"><q-n>     188  </q-n></a><q-m>//`ifdef ALMOST_EMPTY_SIGNAL</q-m>
<a name="189"><q-n>     189  </q-n></a>  <q-m>//`ifdef SET_LOW_EN</q-m>
<a name="190"><q-n>     190  </q-n></a>    <q-m>//wire [POINTER_WIDTH:0] low_level = low_th[POINTER_WIDTH:0];</q-m>
<a name="191"><q-n>     191  </q-n></a>  <q-m>//`else</q-m>
<a name="192"><q-n>     192  </q-n></a>    <q-m>//wire [POINTER_WIDTH:0] low_level = TH_LEVEL;</q-m>
<a name="193"><q-n>     193  </q-n></a>  <q-m>//`endif</q-m>
<a name="194"><q-n>     194  </q-n></a><q-m>//`endif</q-m>
<a name="195"><q-n>     195  </q-n></a>
<a name="196"><q-n>     196  </q-n></a>`<q-a>ifdef</q-w> ALMOST_EMPTY_SIGNAL
<a name="197"><q-n>     197  </q-n></a>  <q-w>assign</q-w> sfifo_almost_empty = (minus_result[POINTER_WIDTH:0] &lt; ALMOST_EMPTY_VALUE);<q-m>//low_level[POINTER_WIDTH:0]);</q-m>
<a name="198"><q-n>     198  </q-n></a>`<q-a>endif</q-w>
<a name="199"><q-n>     199  </q-n></a><q-m>////The high threshold signal</q-m>
<a name="200"><q-n>     200  </q-n></a><q-m>//`ifdef ALMOST_FULL_SIGNAL</q-m>
<a name="201"><q-n>     201  </q-n></a>  <q-m>//`ifdef SET_HIGH_EN</q-m>
<a name="202"><q-n>     202  </q-n></a>    <q-m>//wire [POINTER_WIDTH:0] high_level = high_th[POINTER_WIDTH:0];</q-m>
<a name="203"><q-n>     203  </q-n></a>  <q-m>//`else</q-m>
<a name="204"><q-n>     204  </q-n></a>    <q-m>//wire [POINTER_WIDTH:0] high_level = TH_LEVEL;</q-m>
<a name="205"><q-n>     205  </q-n></a>  <q-m>//`endif</q-m>
<a name="206"><q-n>     206  </q-n></a><q-m>//`endif</q-m>
<a name="207"><q-n>     207  </q-n></a>
<a name="208"><q-n>     208  </q-n></a>`<q-a>ifdef</q-w> ALMOST_FULL_SIGNAL
<a name="209"><q-n>     209  </q-n></a>  <q-w>assign</q-w> sfifo_almost_full = (minus_result[POINTER_WIDTH:0] &gt;= ALMOST_FULL_VALUE);<q-m>//high_level[POINTER_WIDTH:0]);</q-m>
<a name="210"><q-n>     210  </q-n></a>`<q-a>endif</q-w>
<a name="211"><q-n>     211  </q-n></a><q-w>endmodule</q-w>: sfifowdata
</pre>
</tt>

  
</body>
</html>
