#define REG3A 0x00 // MCUCR
#define REG39 0x00 // OSCCAL
#define REG35 0x00 // PPR
#define REG30 0x00 // SPCR
// #define REG2F  //SPSR
// #define REG2E //SPDR
#define REG2D 0x00 // TWSCRA
#define REG2C 0x00 // TWSCRB
#define REG2B 0x00 // TWSSRA
#define REG2A 0x00 // TWSA
#define REG29 0x00 // TWSAM
#define REG28 0x00 // TWSD
#define REG27 0x00 // GTCCR
#define REG26 0x00 // TIMSK
#define REG24 0x00 // TCCR1A
#define REG23 0x00 // TCCR1B
#define REG22 0x00 // TCCR1C
#define REG21 0x00 // TCNT1H
#define REG20 0x00 // TCNT1L
#define REG1F 0x00 // OCR1AH
#define REG1E 0x00 // OCR1AL
#define REG1D 0x00 // OCR1BH
#define REG1C 0x00 // OCR1BL
#define REG1B 0x00 // ICR1H
#define REG1A 0x00 // ICR1L
#define REG19 0x00 // TCCR0A
#define REG18 0x00 // TCCR0B
#define REG17 0x00 // TCNT0
#define REG16 0x00 // OCR0A
#define REG15 0x00 // OCR0B
#define REG14 0x00 // ACSRA
#define REG13 0x00 // ACSRB
#define REG12 0x00 // ADCSRA
#define REG11 0x00 // ADCSRB
#define REG10 0x00 // ADMUX
#define REG0F 0x00 // ADCH
#define REG0E 0x00 // ADCL
#define REG0D 0x00 // DIDR0
#define REG0C 0x00 // GIMSK
#define REG0C 0x00 // GIMSK
#define REG0A 0x00 // PCMSK1
#define REG09 0x00 // PCMSK0
#define REG08 0x00 // PORTCR
#define REG07 0x00 // PUEB
#define REG06 0x00 // PORTB
#define REG05 0x00 // DDRB
#define REG04 0x00 // PINB
#define REG03 0x00 // PUEA
#define REG02 0x00 // PORTA
#define REG01 0x00 // DDRA
#define REG00 0x00 // PINA