<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="device_map_pinout_report" title="Pinout Report" column_number="6">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>E13</data>
            <data>IOBS_205_252</data>
            <data>BANK0</data>
            <data>adc_data[9]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A15</data>
            <data>IOBS_213_252</data>
            <data>BANK0</data>
            <data>adc_data[11]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C14</data>
            <data>IOBS_221_252</data>
            <data>BANK0</data>
            <data>adc_data[13]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A16</data>
            <data>IOBS_225_252</data>
            <data>BANK0</data>
            <data>adc_data[15]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C11</data>
            <data>IOBS_125_252</data>
            <data>BANK0</data>
            <data>adc_data[3]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A10</data>
            <data>IOBS_129_252</data>
            <data>BANK0</data>
            <data>adc_data[5]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C9</data>
            <data>IOBS_113_252</data>
            <data>BANK0</data>
            <data>adc_rd_n</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C8</data>
            <data>IOBS_97_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A8</data>
            <data>IOBS_109_252</data>
            <data>BANK0</data>
            <data>adc_range</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A2</data>
            <data>IOBS_21_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C6</data>
            <data>IOBS_29_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_37_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBS_45_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBS_49_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A7</data>
            <data>IOBS_61_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A9</data>
            <data>IOBS_121_252</data>
            <data>BANK0</data>
            <data>adc_busy</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A11</data>
            <data>IOBS_145_252</data>
            <data>BANK0</data>
            <data>adc_convst_b</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F10</data>
            <data>IOBS_149_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A12</data>
            <data>IOBS_153_252</data>
            <data>BANK0</data>
            <data>adc_reset</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E11</data>
            <data>IOBS_161_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C12</data>
            <data>IOBS_165_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A13</data>
            <data>IOBS_185_252</data>
            <data>BANK0</data>
            <data>adc_data[1]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E12</data>
            <data>IOBS_193_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F13</data>
            <data>IOBD_204_252</data>
            <data>BANK0</data>
            <data>adc_data[8]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C15</data>
            <data>IOBD_212_252</data>
            <data>BANK0</data>
            <data>adc_data[10]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D14</data>
            <data>IOBD_220_252</data>
            <data>BANK0</data>
            <data>adc_data[12]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B16</data>
            <data>IOBD_224_252</data>
            <data>BANK0</data>
            <data>adc_data[14]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G9</data>
            <data>IOBD_132_252</data>
            <data>BANK0</data>
            <data>adc_os[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D11</data>
            <data>IOBD_124_252</data>
            <data>BANK0</data>
            <data>adc_data[2]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C10</data>
            <data>IOBD_128_252</data>
            <data>BANK0</data>
            <data>adc_data[4]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B9</data>
            <data>IOBD_120_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D8</data>
            <data>IOBD_96_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B8</data>
            <data>IOBD_108_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B6</data>
            <data>IOBD_64_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBD_20_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D6</data>
            <data>IOBD_28_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_36_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B4</data>
            <data>IOBD_44_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C5</data>
            <data>IOBD_48_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C7</data>
            <data>IOBD_60_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D4</data>
            <data>IOBD_16_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D9</data>
            <data>IOBD_112_252</data>
            <data>BANK0</data>
            <data>adc_convst_a</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B11</data>
            <data>IOBD_144_252</data>
            <data>BANK0</data>
            <data>adc_os[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G11</data>
            <data>IOBD_148_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B12</data>
            <data>IOBD_152_252</data>
            <data>BANK0</data>
            <data>adc_cs_n</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F11</data>
            <data>IOBD_160_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D12</data>
            <data>IOBD_164_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C13</data>
            <data>IOBD_184_252</data>
            <data>BANK0</data>
            <data>adc_data[0]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F12</data>
            <data>IOBD_192_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B14</data>
            <data>IOBD_196_252</data>
            <data>BANK0</data>
            <data>adc_data[6]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F9</data>
            <data>IOBR_133_252</data>
            <data>BANK0</data>
            <data>adc_os[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A6</data>
            <data>IOBR_65_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBR_17_252</data>
            <data>BANK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A14</data>
            <data>IOBR_197_252</data>
            <data>BANK0</data>
            <data>adc_data[7]</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P15</data>
            <data>IOBS_244_9</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L14</data>
            <data>IOBS_244_21</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M14</data>
            <data>IOBS_244_41</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U17</data>
            <data>IOBS_244_45</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T17</data>
            <data>IOBS_244_49</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBS_244_53</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBS_244_77</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N17</data>
            <data>IOBS_244_81</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBS_244_89</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L17</data>
            <data>IOBS_244_93</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBS_244_105</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J16</data>
            <data>IOBS_244_109</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBS_244_113</data>
            <data>BANK1</data>
            <data>sys_clk</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBS_244_117</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBS_244_201</data>
            <data>BANK1</data>
            <data>csi_data[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBS_244_205</data>
            <data>BANK1</data>
            <data>csi_data[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBS_244_209</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F15</data>
            <data>IOBS_244_245</data>
            <data>BANK1</data>
            <data>csi_pclk</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K15</data>
            <data>IOBS_244_133</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L12</data>
            <data>IOBS_244_137</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J13</data>
            <data>IOBS_244_141</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBS_244_145</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H15</data>
            <data>IOBS_244_149</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H13</data>
            <data>IOBS_244_161</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F17</data>
            <data>IOBS_244_165</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K12</data>
            <data>IOBS_244_169</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E16</data>
            <data>IOBS_244_173</data>
            <data>BANK1</data>
            <data>csi_data[6]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H12</data>
            <data>IOBS_244_177</data>
            <data>BANK1</data>
            <data>csi_data[4]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N14</data>
            <data>IOBR_244_40</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBR_244_244</data>
            <data>BANK1</data>
            <data>csi_hsync</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M13</data>
            <data>IOBS_244_20</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U18</data>
            <data>IOBS_244_44</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBS_244_48</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_244_52</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_244_76</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N18</data>
            <data>IOBS_244_80</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBS_244_88</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L18</data>
            <data>IOBS_244_92</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBS_244_104</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J18</data>
            <data>IOBS_244_108</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H18</data>
            <data>IOBS_244_112</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L16</data>
            <data>IOBS_244_116</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D18</data>
            <data>IOBS_244_200</data>
            <data>BANK1</data>
            <data>csi_data[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G14</data>
            <data>IOBS_244_204</data>
            <data>BANK1</data>
            <data>csi_data[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C18</data>
            <data>IOBS_244_208</data>
            <data>BANK1</data>
            <data>csi_vsync</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K16</data>
            <data>IOBS_244_132</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L13</data>
            <data>IOBS_244_136</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K14</data>
            <data>IOBS_244_140</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G18</data>
            <data>IOBS_244_144</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBS_244_148</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBS_244_160</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBS_244_164</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K13</data>
            <data>IOBS_244_168</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E18</data>
            <data>IOBS_244_172</data>
            <data>BANK1</data>
            <data>csi_data[7]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBS_244_176</data>
            <data>BANK1</data>
            <data>csi_data[5]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P16</data>
            <data>IOBS_244_8</data>
            <data>BANK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBR_184_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T5</data>
            <data>IOBR_76_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V8</data>
            <data>IOBR_120_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N11</data>
            <data>IOBS_192_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V13</data>
            <data>IOBS_196_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P12</data>
            <data>IOBS_204_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V14</data>
            <data>IOBS_212_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBS_220_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T13</data>
            <data>IOBS_224_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V16</data>
            <data>IOBS_228_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T15</data>
            <data>IOBS_232_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBS_128_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBS_132_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V10</data>
            <data>IOBS_144_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBS_148_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V11</data>
            <data>IOBS_152_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N9</data>
            <data>IOBS_160_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P11</data>
            <data>IOBS_176_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V12</data>
            <data>IOBS_180_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N8</data>
            <data>IOBS_124_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P7</data>
            <data>IOBS_80_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T7</data>
            <data>IOBS_88_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V6</data>
            <data>IOBS_92_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P8</data>
            <data>IOBS_96_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V7</data>
            <data>IOBS_108_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V3</data>
            <data>IOBS_8_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P6</data>
            <data>IOBS_12_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V4</data>
            <data>IOBS_16_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T3</data>
            <data>IOBS_20_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V5</data>
            <data>IOBS_68_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M11</data>
            <data>IOBD_193_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U13</data>
            <data>IOBD_197_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N12</data>
            <data>IOBD_205_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T14</data>
            <data>IOBD_213_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U15</data>
            <data>IOBD_221_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBD_225_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U16</data>
            <data>IOBD_229_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBD_233_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBD_185_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T9</data>
            <data>IOBD_129_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBD_133_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U10</data>
            <data>IOBD_145_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R10</data>
            <data>IOBD_149_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U11</data>
            <data>IOBD_153_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M10</data>
            <data>IOBD_161_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N10</data>
            <data>IOBD_177_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T12</data>
            <data>IOBD_181_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M8</data>
            <data>IOBD_125_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U8</data>
            <data>IOBD_121_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBD_81_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R7</data>
            <data>IOBD_89_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBD_93_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N7</data>
            <data>IOBD_97_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U7</data>
            <data>IOBD_109_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R5</data>
            <data>IOBD_77_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U3</data>
            <data>IOBD_9_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N5</data>
            <data>IOBD_13_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBD_17_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R3</data>
            <data>IOBD_21_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U5</data>
            <data>IOBD_69_0</data>
            <data>BANK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U2</data>
            <data>IOBS_0_44</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T2</data>
            <data>IOBS_0_48</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBS_0_52</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N2</data>
            <data>IOBS_0_76</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBS_0_80</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L2</data>
            <data>IOBS_0_88</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBS_0_92</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_0_104</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBS_0_108</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBS_0_112</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K4</data>
            <data>IOBS_0_116</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C2</data>
            <data>IOBS_0_244</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_0_8</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L5</data>
            <data>IOBS_0_132</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H4</data>
            <data>IOBS_0_136</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L7</data>
            <data>IOBS_0_140</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBS_0_144</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J7</data>
            <data>IOBS_0_148</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F2</data>
            <data>IOBS_0_160</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBS_0_164</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E3</data>
            <data>IOBS_0_168</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F4</data>
            <data>IOBS_0_172</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_0_176</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBS_0_40</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBS_0_12</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H7</data>
            <data>IOBS_0_200</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E4</data>
            <data>IOBS_0_204</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F6</data>
            <data>IOBS_0_208</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N3</data>
            <data>IOBR_0_9</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M5</data>
            <data>IOBR_0_41</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBR_0_245</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBS_0_45</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBS_0_49</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P1</data>
            <data>IOBS_0_53</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBS_0_77</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBS_0_81</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBS_0_89</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBS_0_93</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L3</data>
            <data>IOBS_0_105</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J1</data>
            <data>IOBS_0_109</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBS_0_113</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K3</data>
            <data>IOBS_0_117</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBS_0_133</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H3</data>
            <data>IOBS_0_137</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBS_0_141</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBS_0_145</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J6</data>
            <data>IOBS_0_149</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBS_0_161</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H5</data>
            <data>IOBS_0_165</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBS_0_169</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_0_173</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D1</data>
            <data>IOBS_0_177</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBS_0_201</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D3</data>
            <data>IOBS_0_205</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F5</data>
            <data>IOBS_0_209</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBS_0_13</data>
            <data>BANK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="device_map_clock_signal" title="Clock Signal" column_number="5">
        <column_headers>
            <data>Driver_Pin_Name</data>
            <data>Clk_Source_Inst</data>
            <data>Clk_Inst_Name</data>
            <data>Net_Name</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>CLKOUT0</data>
            <data>u_ip_clk/u_pll_e3</data>
            <data>clkbufg_0</data>
            <data>ntclkbufg_0</data>
            <data>34</data>
        </row>
        <row>
            <data>CLKOUT2</data>
            <data>u_ip_clk/u_pll_e3</data>
            <data>clkbufg_1</data>
            <data>ntclkbufg_1</data>
            <data>41</data>
        </row>
        <row>
            <data>CLKOUT1</data>
            <data>u_ip_clk/u_pll_e3</data>
            <data>clkbufg_2</data>
            <data>ntclkbufg_2</data>
            <data>175</data>
        </row>
    </table>
    <table id="device_map_reset_signal" title="Reset Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Rst_Source_Inst</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>nt_adc_reset_1</data>
            <data>N20_0</data>
            <data>302</data>
        </row>
        <row>
            <data>_$$_GND_$$_</data>
            <data>_$$_GND_$$_</data>
            <data>1</data>
        </row>
    </table>
    <table id="device_map_high_fanout_singnal" title="High Fanout Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Driver</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>ntclkbufg_2</data>
            <data>clkbufg_2</data>
            <data>175</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/clk_adc_par</data>
            <data>u_ad7606/u_parallel_adc_capture/clk_adc_par</data>
            <data>136</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [4]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[4]</data>
            <data>134</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [4]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[4]</data>
            <data>134</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [3]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[3]</data>
            <data>133</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [3]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[3]</data>
            <data>133</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [2]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[2]</data>
            <data>132</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [2]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[2]</data>
            <data>132</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [1]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[1]</data>
            <data>131</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [1]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[1]</data>
            <data>131</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [0]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[0]</data>
            <data>130</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [0]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[0]</data>
            <data>130</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/N87</data>
            <data>u_parallel_csi_tx/N87</data>
            <data>47</data>
        </row>
        <row>
            <data>ntclkbufg_1</data>
            <data>clkbufg_1</data>
            <data>41</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [7]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[7]</data>
            <data>37</data>
        </row>
        <row>
            <data>adc_data_cnt[2]</data>
            <data>adc_data_cnt[2]</data>
            <data>35</data>
        </row>
        <row>
            <data>adc_data_cnt[3]</data>
            <data>adc_data_cnt[3]</data>
            <data>34</data>
        </row>
        <row>
            <data>ntclkbufg_0</data>
            <data>clkbufg_0</data>
            <data>34</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/_N2361</data>
            <data>u_ad7606/u_parallel_adc_capture/N148_39</data>
            <data>32</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/_N1490</data>
            <data>u_ad7606/u_parallel_adc_capture/N148_68</data>
            <data>32</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [8]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.raddr_msb</data>
            <data>32</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/N9</data>
            <data>u_parallel_csi_tx/N9_mux2</data>
            <data>23</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [7]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[7]</data>
            <data>21</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [6]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[6]</data>
            <data>20</data>
        </row>
        <row>
            <data>adc_data_cnt[1]</data>
            <data>adc_data_cnt[1]</data>
            <data>20</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [6]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[6]</data>
            <data>20</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [5]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[5]</data>
            <data>19</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_en_real</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/N1</data>
            <data>18</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/N69</data>
            <data>u_parallel_csi_tx/N69_20</data>
            <data>18</data>
        </row>
        <row>
            <data>fifo_data_in[4]</data>
            <data>fifo_data_in[4]</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[0]</data>
            <data>fifo_data_in[0]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/wr_addr [8]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.waddr_msb</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[1]</data>
            <data>fifo_data_in[1]</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[2]</data>
            <data>fifo_data_in[2]</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[3]</data>
            <data>fifo_data_in[3]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/N85</data>
            <data>u_parallel_csi_tx/N85_20</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[7]</data>
            <data>fifo_data_in[7]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read [3]</data>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read[3]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/N91</data>
            <data>u_parallel_csi_tx/N91</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[6]</data>
            <data>fifo_data_in[6]</data>
            <data>16</data>
        </row>
        <row>
            <data>fifo_data_in[5]</data>
            <data>fifo_data_in[5]</data>
            <data>16</data>
        </row>
        <row>
            <data>adc_data_cnt[4]</data>
            <data>adc_data_cnt[4]</data>
            <data>13</data>
        </row>
        <row>
            <data>adc_data_cnt[0]</data>
            <data>adc_data_cnt[0]</data>
            <data>13</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read [0]</data>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read[0]</data>
            <data>12</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read [1]</data>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read[1]</data>
            <data>11</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/start_read_data</data>
            <data>u_ad7606/u_parallel_adc_capture/start_read_data</data>
            <data>11</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/rd_addr [5]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[5]</data>
            <data>11</data>
        </row>
        <row>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read [2]</data>
            <data>u_ad7606/u_parallel_adc_capture/adc_channel_read[2]</data>
            <data>10</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2 [9]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2[9]</data>
            <data>10</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [8]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_9</data>
            <data>9</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N672</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_8_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N664</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_7_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N656</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_6_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N648</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_5_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N640</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_4_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N632</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_3_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N624</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_2_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N616</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_1_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N680</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_9_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N608</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_0_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N712</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_13_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[0]</data>
            <data>adc_data_ibuf[0]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[1]</data>
            <data>adc_data_ibuf[1]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[2]</data>
            <data>adc_data_ibuf[2]</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N688</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_10_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[4]</data>
            <data>adc_data_ibuf[4]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[5]</data>
            <data>adc_data_ibuf[5]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[6]</data>
            <data>adc_data_ibuf[6]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[7]</data>
            <data>adc_data_ibuf[7]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[8]</data>
            <data>adc_data_ibuf[8]</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [9]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_10</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N696</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_11_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[10]</data>
            <data>adc_data_ibuf[10]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[11]</data>
            <data>adc_data_ibuf[11]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[12]</data>
            <data>adc_data_ibuf[12]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[13]</data>
            <data>adc_data_ibuf[13]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[14]</data>
            <data>adc_data_ibuf[14]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[15]</data>
            <data>adc_data_ibuf[15]</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N720</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_14_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N728</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_15_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/_N704</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/ipm_distributed_sdpram_ip_fifo/mem_12_0_we</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[3]</data>
            <data>adc_data_ibuf[3]</data>
            <data>8</data>
        </row>
        <row>
            <data>nt_adc_data[9]</data>
            <data>adc_data_ibuf[9]</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/_N2400</data>
            <data>u_parallel_csi_tx/N85_18</data>
            <data>8</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [2]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_3</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [6]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_7</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [1]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_2</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [7]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_8</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wptr [9]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.wptr[9]</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/_N2334</data>
            <data>u_parallel_csi_tx/N85_17</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/rptr [9]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/ASYN_CTRL.rptr[9]</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2 [4]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2[4]</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/_N2333</data>
            <data>u_parallel_csi_tx/N85_13</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2 [6]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2[6]</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [5]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_6</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [3]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_4</data>
            <data>7</data>
        </row>
        <row>
            <data>adc_read_done</data>
            <data>u_ad7606/u_parallel_adc_capture/adc_read_done</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wbnext [4]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/N53_3_5</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2 [8]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2[8]</data>
            <data>7</data>
        </row>
        <row>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2 [2]</data>
            <data>u_parallel_csi_tx/u_ip_fifo/u_ipm_distributed_fifo_ip_fifo/u_ipm_distributed_fifo_ctr/wrptr2[2]</data>
            <data>6</data>
        </row>
    </table>
    <table id="device_map_resource_usage" title="Resource Usage Summary" column_number="4">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%%)</data>
        </column_headers>
        <row>
            <data>APM</data>
            <data>0</data>
            <data>40</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKDLY</data>
            <data>0</data>
            <data>32</data>
            <data>0</data>
        </row>
        <row>
            <data>FF</data>
            <data>302</data>
            <data>33840</data>
            <data>1</data>
        </row>
        <row>
            <data>LUT</data>
            <data>455</data>
            <data>22560</data>
            <data>3</data>
        </row>
        <row>
            <data>Distributed RAM</data>
            <data>128</data>
            <data>7568</data>
            <data>2</data>
        </row>
        <row>
            <data>DLL</data>
            <data>0</data>
            <data>8</data>
            <data>0</data>
        </row>
        <row>
            <data>DQSL</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>DRM</data>
            <data>0</data>
            <data>60</data>
            <data>0</data>
        </row>
        <row>
            <data>FUSECODE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>IO</data>
            <data>38</data>
            <data>226</data>
            <data>17</data>
        </row>
        <row>
            <data>IOCKDIV</data>
            <data>0</data>
            <data>16</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKGATE</data>
            <data>0</data>
            <data>16</data>
            <data>0</data>
        </row>
        <row>
            <data>IPAL</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>PLL</data>
            <data>1</data>
            <data>4</data>
            <data>25</data>
        </row>
        <row>
            <data>RCKB</data>
            <data>0</data>
            <data>16</data>
            <data>0</data>
        </row>
        <row>
            <data>SCANCHAIN</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>START</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>USCM</data>
            <data>3</data>
            <data>30</data>
            <data>10</data>
        </row>
        <row>
            <data>OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>CRYSTAL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>RESCAL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>UDID</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
    </table>
    <table id="device_map_runtime" title="Device Map Runtime &amp; Memory" column_number="3">
        <column_headers>
            <data>Cpu Time (s)</data>
            <data>Real Time (s)</data>
            <data>Peak Memory (B)</data>
        </column_headers>
        <row>
            <data>2.84375</data>
            <data>7</data>
            <data>181,735,424</data>
        </row>
    </table>
    <table id="device_map_messages" title="Device Map Messages" column_number="1">
        <column_headers/>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Parameter configuration file C:/Users/yanqs/Desktop/csi_ad/ad7606_csi/project/ad7606_csi_pgl25g/testparam.txt cannot open.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">The instance clkbufg_0(GTP_CLKBUFG) has been inserted on the net adc_refclk in design, driver pin CLKOUT0(instance u_ip_clk/u_pll_e3) -&gt; load pin CLK(instance u_ad7606/u_parallel_adc_capture/clk_adc_par).</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">The instance clkbufg_1(GTP_CLKBUFG) has been inserted on the net nt_csi_pclk in design, driver pin CLKOUT2(instance u_ip_clk/u_pll_e3) -&gt; load pin I(instance u_parallel_csi_tx/N87).</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">The instance clkbufg_2(GTP_CLKBUFG) has been inserted on the net fifo_wr_clk in design, driver pin CLKOUT1(instance u_ip_clk/u_pll_e3) -&gt; load pin CLK(instance adc_data_cnt[0]).</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Public-4010: Pcf file C:/Users/yanqs/Desktop/csi_ad/ad7606_csi/project/ad7606_csi_pgl25g/device_map/ad7606_csi.pcf has been covered.</data>
        </row>
    </table>
    <general_container id="device_map_settings" align="1">
        <table_container>
            <table id="device_map_settings" title="Device Map Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGL25G-6MBG324</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>ad7606_csi</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>Mapping</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Packing IOs with Flops</data>
                        <data>OFF</data>
                    </row>
                    <row>
                        <data>Generate Detailed Map Report(-detail)</data>
                        <data>OFF</data>
                    </row>
                    <row>
                        <data>Min Fanout To Report</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Number of Nets(Fanout &gt; Min Fanout) To Report</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Override .pcf</data>
                        <data>TRUE</data>
                    </row>
                    <row>
                        <data>Minimun Number of Register in a Control Set</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Optimize Logic with Constant Input</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Remove Duplicated Logic</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Infer Internal Clock</data>
                        <data>FALSE</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="device_map_timing_constraint" align="1">
        <table_container>
            <table id="device_map_timing_constraint" title="Timing Constraint" column_number="1">
                <column_headers>
                    <data>Command</data>
                </column_headers>
                <row>
                    <data>create_clock -name {sys_clk} [get_ports {sys_clk}] -period {41.667} -waveform {0.000 20.833}</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <table id="device_map_timing_constraint" title="Inferred clocks commands" column_number="1">
                <column_headers>
                    <data>Command</data>
                </column_headers>
                <row>
                    <data>create_generated_clock  -name {sys_clk|u_ip_clk/u_pll_e3/CLKOUT0_Inferred}  -master_clock {sys_clk}  -source [get_ports {sys_clk}]  -edges {1 2 3}  -edge_shift {0.000000 -8.332900 -16.666800}  [get_pins {u_ip_clk/u_pll_e3.CLKOUT0}] -add</data>
                </row>
                <row>
                    <data>create_generated_clock  -name {sys_clk|u_ip_clk/u_pll_e3/CLKOUT1_Inferred}  -master_clock {sys_clk}  -source [get_ports {sys_clk}]  -edges {1 2 3}  -edge_shift {0.000000 -4.166200 -8.333400}  [get_pins {u_ip_clk/u_pll_e3.CLKOUT1}] -add</data>
                </row>
                <row>
                    <data>create_generated_clock  -name {sys_clk|u_ip_clk/u_pll_e3/CLKOUT2_Inferred}  -master_clock {sys_clk}  -source [get_ports {sys_clk}]  -edges {1 2 3}  -edge_shift {0.000000 -12.499600 -25.000200}  [get_pins {u_ip_clk/u_pll_e3.CLKOUT2}] -add</data>
                </row>
            </table>
        </table_container>
    </general_container>
    <general_container id="device_map_logic_constraint" align="1">
        <table_container>
            <table id="device_map_logic_constraint" title="Logical Constraint" column_number="3">
                <column_headers>
                    <data>Object</data>
                    <data>Attribute</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>adc_busy_ibuf</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[0]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[1]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[2]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[3]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[4]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[5]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[6]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[7]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[8]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[9]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[10]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[11]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[12]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[13]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[14]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>adc_data_ibuf[15]</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
                <row>
                    <data>sys_clk_ibuf</data>
                    <data>PAP_DONT_TOUCH</data>
                    <data>TRUE</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <table id="device_map_io_table" title="IO Constraint" column_number="39">
                <column_headers>
                    <data>PORT</data>
                    <data>DIRECTION</data>
                    <data>LOC</data>
                    <data>VCCIO</data>
                    <data>IOSTANDARD</data>
                    <data>BUS_KEEPER</data>
                    <data>SLEW</data>
                    <data>DRIVE</data>
                    <data>OFF_CHIP_TERMINATION</data>
                    <data>PMOS_FINGER</data>
                    <data>NMOS_FINGER</data>
                    <data>HYS_DRIVE_MODE</data>
                    <data>VREF_MODE</data>
                    <data>VREF_MODE_VALUE</data>
                    <data>DDR_TERM_MODE</data>
                    <data>DIFF_IN_TERM_MODE</data>
                    <data>OPEN_DRAIN</data>
                    <data>IN_DELAY</data>
                    <data>OUT_DELAY</data>
                    <data>DIFFOUT_EN0</data>
                    <data>DIFFOUT_EN1</data>
                    <data>CP_IN_MAG</data>
                    <data>CP_HYS</data>
                    <data>CP_DYN_TERM</data>
                    <data>DIFF_DriveStr_0</data>
                    <data>DIFF_DriveStr_1</data>
                    <data>TX_VCM_0</data>
                    <data>TX_VCM_1</data>
                    <data>DIFFOD_ON</data>
                    <data>INR_ON</data>
                    <data>PD2</data>
                    <data>PD3</data>
                    <data>PU2_B</data>
                    <data>PU3_B</data>
                    <data>DIFF_DRV_STRENGTH</data>
                    <data>DIFFOUT_CM</data>
                    <data>PREEMP</data>
                    <data>OUTPUT_IMPEDANCEIO_REGISTER</data>
                    <data>VIRTUAL_IO</data>
                </column_headers>
                <row>
                    <data>adc_convst_a</data>
                    <data>output</data>
                    <data>D9</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_convst_b</data>
                    <data>output</data>
                    <data>A11</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_cs_n</data>
                    <data>output</data>
                    <data>B12</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_os[0]</data>
                    <data>output</data>
                    <data>G9</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_os[1]</data>
                    <data>output</data>
                    <data>F9</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_os[2]</data>
                    <data>output</data>
                    <data>B11</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_range</data>
                    <data>output</data>
                    <data>A8</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_rd_n</data>
                    <data>output</data>
                    <data>C9</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_reset</data>
                    <data>output</data>
                    <data>A12</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>FAST</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[0]</data>
                    <data>output</data>
                    <data>F14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[1]</data>
                    <data>output</data>
                    <data>G14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[2]</data>
                    <data>output</data>
                    <data>D17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[3]</data>
                    <data>output</data>
                    <data>D18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[4]</data>
                    <data>output</data>
                    <data>H12</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[5]</data>
                    <data>output</data>
                    <data>G13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[6]</data>
                    <data>output</data>
                    <data>E16</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_data[7]</data>
                    <data>output</data>
                    <data>E18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_hsync</data>
                    <data>output</data>
                    <data>F16</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_pclk</data>
                    <data>output</data>
                    <data>F15</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>csi_vsync</data>
                    <data>output</data>
                    <data>C18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>SLOW</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_busy</data>
                    <data>input</data>
                    <data>A9</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[0]</data>
                    <data>input</data>
                    <data>C13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[1]</data>
                    <data>input</data>
                    <data>A13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[2]</data>
                    <data>input</data>
                    <data>D11</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[3]</data>
                    <data>input</data>
                    <data>C11</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[4]</data>
                    <data>input</data>
                    <data>C10</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[5]</data>
                    <data>input</data>
                    <data>A10</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[6]</data>
                    <data>input</data>
                    <data>B14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[7]</data>
                    <data>input</data>
                    <data>A14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[8]</data>
                    <data>input</data>
                    <data>F13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[9]</data>
                    <data>input</data>
                    <data>E13</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[10]</data>
                    <data>input</data>
                    <data>C15</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[11]</data>
                    <data>input</data>
                    <data>A15</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[12]</data>
                    <data>input</data>
                    <data>D14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[13]</data>
                    <data>input</data>
                    <data>C14</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[14]</data>
                    <data>input</data>
                    <data>B16</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>adc_data[15]</data>
                    <data>input</data>
                    <data>A16</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>sys_clk</data>
                    <data>input</data>
                    <data>H17</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
            </table>
        </table_container>
    </general_container>
</tables>