Fitter report for incremental_encoder_reader
Sun Mar 05 15:40:17 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 05 15:40:16 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; incremental_encoder_reader                 ;
; Top-level Entity Name              ; incr_enc_reader                            ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 929 / 15,408 ( 6 % )                       ;
;     Total combinational functions  ; 928 / 15,408 ( 6 % )                       ;
;     Dedicated logic registers      ; 18 / 15,408 ( < 1 % )                      ;
; Total registers                    ; 18                                         ;
; Total pins                         ; 38 / 347 ( 11 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 2 / 112 ( 2 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; overflow     ; Missing drive strength and slew rate ;
; position[0]  ; Missing drive strength and slew rate ;
; position[1]  ; Missing drive strength and slew rate ;
; position[2]  ; Missing drive strength and slew rate ;
; position[3]  ; Missing drive strength and slew rate ;
; position[4]  ; Missing drive strength and slew rate ;
; position[5]  ; Missing drive strength and slew rate ;
; position[6]  ; Missing drive strength and slew rate ;
; position[7]  ; Missing drive strength and slew rate ;
; position[8]  ; Missing drive strength and slew rate ;
; position[9]  ; Missing drive strength and slew rate ;
; position[10] ; Missing drive strength and slew rate ;
; position[11] ; Missing drive strength and slew rate ;
; position[12] ; Missing drive strength and slew rate ;
; position[13] ; Missing drive strength and slew rate ;
; position[14] ; Missing drive strength and slew rate ;
; position[15] ; Missing drive strength and slew rate ;
; position[16] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1037 ) ; 0.00 % ( 0 / 1037 )        ; 0.00 % ( 0 / 1037 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1037 ) ; 0.00 % ( 0 / 1037 )        ; 0.00 % ( 0 / 1037 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1027 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mmisirli/Desktop/Project/Digital_Design/incremental_encoder_reader/Project/output_files/incremental_encoder_reader.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 929 / 15,408 ( 6 % )  ;
;     -- Combinational with no register       ; 911                   ;
;     -- Register only                        ; 1                     ;
;     -- Combinational with a register        ; 17                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 288                   ;
;     -- 3 input functions                    ; 251                   ;
;     -- <=2 input functions                  ; 389                   ;
;     -- Register only                        ; 1                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 671                   ;
;     -- arithmetic mode                      ; 257                   ;
;                                             ;                       ;
; Total registers*                            ; 18 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 18 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )     ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 64 / 963 ( 7 % )      ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 38 / 347 ( 11 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )         ;
;                                             ;                       ;
; Global signals                              ; 2                     ;
; M9Ks                                        ; 0 / 56 ( 0 % )        ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 2 / 20 ( 10 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 10%        ;
; Maximum fan-out                             ; 178                   ;
; Highest non-global fan-out                  ; 83                    ;
; Total fan-out                               ; 2734                  ;
; Average fan-out                             ; 2.64                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 929 / 15408 ( 6 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 911                  ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;     -- Combinational with a register        ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 288                  ; 0                              ;
;     -- 3 input functions                    ; 251                  ; 0                              ;
;     -- <=2 input functions                  ; 389                  ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 671                  ; 0                              ;
;     -- arithmetic mode                      ; 257                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 18                   ; 0                              ;
;     -- Dedicated logic registers            ; 18 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 64 / 963 ( 7 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 38                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 2858                 ; 5                              ;
;     -- Registered Connections               ; 85                   ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 20                   ; 0                              ;
;     -- Output Ports                         ; 18                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A        ; J4    ; 1        ; 0            ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; B        ; G2    ; 1        ; 0            ; 14           ; 0            ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Z        ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[0]  ; G11   ; 8        ; 14           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[10] ; E9    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[11] ; V11   ; 3        ; 19           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[12] ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[13] ; B10   ; 8        ; 16           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[1]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[2]  ; A7    ; 8        ; 11           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[3]  ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[4]  ; A4    ; 8        ; 5            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[5]  ; W10   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[6]  ; B7    ; 8        ; 11           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[7]  ; A6    ; 8        ; 11           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[8]  ; H12   ; 7        ; 26           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; coef[9]  ; B8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; dir_sel  ; J3    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; enable   ; AB12  ; 4        ; 21           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset    ; G1    ; 1        ; 0            ; 14           ; 7            ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; overflow     ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[0]  ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[11] ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[12] ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[13] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[15] ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[16] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[1]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[2]  ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[3]  ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[4]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[5]  ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[6]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[7]  ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[8]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; position[9]  ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; position[4]             ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; position[0]             ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; position[12]            ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; position[13]            ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; position[9]             ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; position[16]            ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; position[1]             ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; position[6]             ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; position[8]             ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; coef[13]                ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; position[10]            ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; coef[1]                 ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; coef[12]                ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; coef[9]                 ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; coef[2]                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; coef[6]                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; coef[7]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 33 ( 27 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 12 / 47 ( 26 % ) ; 2.5V          ; --           ;
; 8        ; 17 / 43 ( 40 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; coef[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; coef[7]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; coef[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; coef[12]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; position[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; coef[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; position[16]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; position[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; Z                                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; enable                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; coef[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; coef[9]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; coef[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; coef[13]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; position[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; position[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; position[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; position[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; position[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; position[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; coef[10]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; position[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; position[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; position[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; position[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; position[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; position[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; B                                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; position[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; coef[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; overflow                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; position[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; coef[8]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; dir_sel                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; A                                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; coef[11]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; coef[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                           ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; |incr_enc_reader                      ; 929 (33)    ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 38   ; 0            ; 911 (15)     ; 1 (1)             ; 17 (17)          ; |incr_enc_reader                                                                                              ; work         ;
;    |lpm_divide:Div0|                  ; 896 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 896 (0)      ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_divide:Div0                                                                              ; work         ;
;       |lpm_divide_11p:auto_generated| ; 896 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 896 (0)      ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_divide:Div0|lpm_divide_11p:auto_generated                                                ; work         ;
;          |abs_divider_5dg:divider|    ; 896 (34)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 896 (34)     ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider                        ; work         ;
;             |alt_u_div_v8f:divider|   ; 818 (818)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 818 (818)    ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider  ; work         ;
;             |lpm_abs_9v9:my_abs_num|  ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num ; work         ;
;    |lpm_mult:Mult0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_mult:Mult0                                                                               ; work         ;
;       |mult_q4t:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |incr_enc_reader|lpm_mult:Mult0|mult_q4t:auto_generated                                                       ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Z            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; overflow     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; position[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; enable       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; dir_sel      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A            ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; coef[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[7]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[9]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[10]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[11]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coef[12]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coef[13]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; Z                                                       ;                   ;         ;
; B                                                       ;                   ;         ;
; reset                                                   ;                   ;         ;
; enable                                                  ;                   ;         ;
; dir_sel                                                 ;                   ;         ;
;      - direction~0                                      ; 0                 ; 6       ;
; A                                                       ;                   ;         ;
;      - direction                                        ; 1                 ; 0       ;
; coef[0]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[1]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[2]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[3]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[4]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[5]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[6]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[7]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[8]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[9]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[10]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[11]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; coef[12]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; coef[13]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ; 0                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                       ;
+------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location         ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; A          ; PIN_J4           ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; B          ; PIN_G2           ; 17      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; counter~19 ; LCCOMB_X2_Y21_N2 ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; enable     ; PIN_AB12         ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset      ; PIN_G1           ; 18      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; B     ; PIN_G2   ; 17      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_G1   ; 18      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT31                                                                ; 83      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[16]~24 ; 43      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[15]~22 ; 43      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[16]~24 ; 40      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[14]~20 ; 38      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_30_result_int[16]~24 ; 26      ;
; enable~input                                                                                                             ; 17      ;
; counter~19                                                                                                               ; 17      ;
; direction                                                                                                                ; 17      ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~17                 ; 7       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT15                                                                ; 7       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~14                 ; 6       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT21                                                                ; 6       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT17                                                                ; 6       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~32                 ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~13                 ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~12                 ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~11                  ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~10                  ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~9                   ; 5       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT13                                                                ; 5       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT11                                                                ; 5       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT9                                                                 ; 5       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT7                                                                 ; 5       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT5                                                                 ; 5       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[4]~41                  ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[6]~40                  ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[8]~39                  ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[10]~38                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~37                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[14]~36                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[16]~35                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~34                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~31                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[28]~20                 ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~19                 ; 4       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT29                                                                ; 4       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT27                                                                ; 4       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT19                                                                ; 4       ;
; counter[16]                                                                                                              ; 4       ;
; counter[15]                                                                                                              ; 4       ;
; counter[14]                                                                                                              ; 4       ;
; counter[13]                                                                                                              ; 4       ;
; counter[12]                                                                                                              ; 4       ;
; counter[11]                                                                                                              ; 4       ;
; counter[10]                                                                                                              ; 4       ;
; counter[9]                                                                                                               ; 4       ;
; counter[8]                                                                                                               ; 4       ;
; counter[7]                                                                                                               ; 4       ;
; counter[6]                                                                                                               ; 4       ;
; counter[5]                                                                                                               ; 4       ;
; counter[4]                                                                                                               ; 4       ;
; counter[3]                                                                                                               ; 4       ;
; counter[2]                                                                                                               ; 4       ;
; counter[1]                                                                                                               ; 4       ;
; counter[0]                                                                                                               ; 4       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[25]~42                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~33                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~30                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~29                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~28                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~26                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[28]~24                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~22                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~21                 ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~18                 ; 3       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT24                                                                ; 3       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT22                                                                ; 3       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT18                                                                ; 3       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT16                                                                ; 3       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[466]~1065           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[434]~1064           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[402]~1063           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[370]~1062           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[338]~1061           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[306]~1060           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[274]~1059           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[242]~1058           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[244]~1057           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[229]~1056           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[230]~1055           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[231]~1054           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[232]~1053           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[233]~1052           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[235]~1051           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[237]~1050           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[467]~1036           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[450]~1035           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[468]~1034           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[469]~1033           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[470]~1032           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[471]~1031           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[472]~1030           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[473]~1029           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[474]~1028           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[475]~1027           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[476]~1026           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[477]~1025           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[451]~1023           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[452]~1022           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[453]~1021           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[454]~1020           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[455]~1019           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[456]~1018           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[457]~1017           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[458]~1016           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[459]~1015           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[460]~1014           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[461]~1013           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[435]~1011           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[418]~1010           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[436]~1009           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[437]~1008           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[438]~1007           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[439]~1006           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[440]~1005           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[441]~1004           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[442]~1003           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[443]~1002           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[444]~1001           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[445]~1000           ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[419]~998            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[420]~997            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[421]~996            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[422]~995            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[423]~994            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[424]~993            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[425]~992            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[426]~991            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[427]~990            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[428]~989            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[429]~988            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[403]~986            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[386]~985            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[404]~984            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[405]~983            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[406]~982            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[407]~981            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[408]~980            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[409]~979            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[410]~978            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[411]~977            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[412]~976            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[413]~975            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[387]~973            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[388]~972            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[389]~971            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[390]~970            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[391]~969            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[392]~968            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[393]~967            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[394]~966            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[395]~965            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[396]~964            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[397]~963            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[371]~961            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[354]~960            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[372]~959            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[373]~958            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[374]~957            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[375]~956            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[376]~955            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[377]~954            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[378]~953            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[379]~952            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[380]~951            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[381]~950            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[355]~948            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[356]~947            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[357]~946            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[358]~945            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[359]~944            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[360]~943            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[361]~942            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[362]~941            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[363]~940            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[364]~939            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[365]~938            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[339]~936            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[322]~935            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[340]~934            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[341]~933            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[342]~932            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[343]~931            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[344]~930            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[345]~929            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[346]~928            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[347]~927            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[348]~926            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[349]~925            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[323]~923            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[324]~922            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[325]~921            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[326]~920            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[327]~919            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[328]~918            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[329]~917            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[330]~916            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[331]~915            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[332]~914            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[333]~913            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[307]~911            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[290]~910            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[308]~909            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[309]~908            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[310]~907            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[311]~906            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[312]~905            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[313]~904            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[314]~903            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[315]~902            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[316]~901            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[317]~900            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[291]~898            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[292]~897            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[293]~896            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[294]~895            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[295]~894            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[296]~893            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[297]~892            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[298]~891            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[299]~890            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[300]~889            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[301]~888            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[275]~886            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[258]~885            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[276]~884            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[277]~883            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[278]~882            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[279]~881            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[280]~880            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[281]~879            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[282]~878            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[283]~877            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[284]~876            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[285]~875            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[259]~873            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[260]~872            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[261]~871            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[262]~870            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[263]~869            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[264]~868            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[265]~867            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[266]~866            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[267]~865            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[268]~864            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[269]~863            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[243]~861            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[245]~860            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[246]~859            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[247]~858            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[248]~857            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[249]~856            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[250]~855            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[251]~854            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[252]~853            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[253]~852            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[234]~850            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[236]~849            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[217]~848            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[219]~847            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[433]~824            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[401]~790            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[369]~756            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[337]~722            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[305]~688            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[273]~654            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[241]~620            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[226]~587            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[228]~570            ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~8                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~7                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~6                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~5                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~4                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~3                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~2                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~1                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|_~0                         ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~16                 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[3]~8                   ; 2       ;
; Equal1~5                                                                                                                 ; 2       ;
; Equal0~5                                                                                                                 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_31_result_int[16]~24 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_29_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_28_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_27_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_26_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_25_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_24_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_23_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_22_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_21_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_20_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_19_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_18_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[1]~30  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_17_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[2]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[1]~28  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_16_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[3]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[2]~26  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_15_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[3]~24  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_14_result_int[4]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[13]~18 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[12]~16 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[11]~14 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[10]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[9]~10  ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[8]~8   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[7]~6   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[6]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[5]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|add_sub_13_result_int[4]~0   ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT30                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT28                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT25                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT23                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT14                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT12                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT10                                                                ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT8                                                                 ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT6                                                                 ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT4                                                                 ; 2       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2~DATAOUT2                                                                 ; 2       ;
; coef[13]~input                                                                                                           ; 1       ;
; coef[12]~input                                                                                                           ; 1       ;
; coef[11]~input                                                                                                           ; 1       ;
; coef[10]~input                                                                                                           ; 1       ;
; coef[9]~input                                                                                                            ; 1       ;
; coef[8]~input                                                                                                            ; 1       ;
; coef[7]~input                                                                                                            ; 1       ;
; coef[6]~input                                                                                                            ; 1       ;
; coef[5]~input                                                                                                            ; 1       ;
; coef[4]~input                                                                                                            ; 1       ;
; coef[3]~input                                                                                                            ; 1       ;
; coef[2]~input                                                                                                            ; 1       ;
; coef[1]~input                                                                                                            ; 1       ;
; coef[0]~input                                                                                                            ; 1       ;
; A~input                                                                                                                  ; 1       ;
; dir_sel~input                                                                                                            ; 1       ;
; B~input                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[238]~1049           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[483]~1048           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[484]~1047           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[485]~1046           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[486]~1045           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[487]~1044           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[488]~1043           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[489]~1042           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[490]~1041           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[491]~1040           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[492]~1039           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[493]~1038           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[494]~1037           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[478]~1024           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[462]~1012           ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[446]~999            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[430]~987            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[414]~974            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[398]~962            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[382]~949            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[366]~937            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[350]~924            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[334]~912            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[318]~899            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[302]~887            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[286]~874            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[270]~862            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[254]~851            ; 1       ;
; direction~0                                                                                                              ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[16]~16                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[15]~15                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[14]~14                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[13]~13                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[12]~12                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[11]~11                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[10]~10                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[9]~9                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[8]~8                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[7]~7                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[6]~6                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[5]~5                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[4]~4                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[3]~3                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[2]~2                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[1]~1                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|quotient[0]~0                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[483]~846            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[466]~845            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[449]~844            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[432]~843            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[432]~842            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[449]~841            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[484]~840            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[485]~839            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[486]~838            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[487]~837            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[488]~836            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[489]~835            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[490]~834            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[491]~833            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[492]~832            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[493]~831            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[494]~830            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[467]~829            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[450]~828            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[433]~827            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[416]~826            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[416]~825            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[468]~823            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[469]~822            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[470]~821            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[471]~820            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[472]~819            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[473]~818            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[474]~817            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[475]~816            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[476]~815            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[477]~814            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[478]~813            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[451]~812            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[434]~811            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[417]~810            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[400]~809            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[400]~808            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[417]~807            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[452]~806            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[453]~805            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[454]~804            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[455]~803            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[456]~802            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[457]~801            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[458]~800            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[459]~799            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[460]~798            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[461]~797            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[462]~796            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[435]~795            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[418]~794            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[401]~793            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[384]~792            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[384]~791            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[436]~789            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[437]~788            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[438]~787            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[439]~786            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[440]~785            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[441]~784            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[442]~783            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[443]~782            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[444]~781            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[445]~780            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[446]~779            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[419]~778            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[402]~777            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[385]~776            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[368]~775            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[368]~774            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[385]~773            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[420]~772            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[421]~771            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[422]~770            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[423]~769            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[424]~768            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[425]~767            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[426]~766            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[427]~765            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[428]~764            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[429]~763            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[430]~762            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[403]~761            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[386]~760            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[369]~759            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[352]~758            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[352]~757            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[404]~755            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[405]~754            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[406]~753            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[407]~752            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[408]~751            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[409]~750            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[410]~749            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[411]~748            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[412]~747            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[413]~746            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[414]~745            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[387]~744            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[370]~743            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[353]~742            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[336]~741            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[336]~740            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[353]~739            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[388]~738            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[389]~737            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[390]~736            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[391]~735            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[392]~734            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[393]~733            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[394]~732            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[395]~731            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[396]~730            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[397]~729            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[398]~728            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[371]~727            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[354]~726            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[337]~725            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[320]~724            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[320]~723            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[372]~721            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[373]~720            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[374]~719            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[375]~718            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[376]~717            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[377]~716            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[378]~715            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[379]~714            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[380]~713            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[381]~712            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[382]~711            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[355]~710            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[338]~709            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[321]~708            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[304]~707            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[304]~706            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[321]~705            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[356]~704            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[357]~703            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[358]~702            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[359]~701            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[360]~700            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[361]~699            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[362]~698            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[363]~697            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[364]~696            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[365]~695            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[366]~694            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[339]~693            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[322]~692            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[305]~691            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[288]~690            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[288]~689            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[340]~687            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[341]~686            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[342]~685            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[343]~684            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[344]~683            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[345]~682            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[346]~681            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[347]~680            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[348]~679            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[349]~678            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[350]~677            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[323]~676            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[306]~675            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[289]~674            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[272]~673            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[272]~672            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[289]~671            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[324]~670            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[325]~669            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[326]~668            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[327]~667            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[328]~666            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[329]~665            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[330]~664            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[331]~663            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[332]~662            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[333]~661            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[334]~660            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[307]~659            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[290]~658            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[273]~657            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[256]~656            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[256]~655            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[308]~653            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[309]~652            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[310]~651            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[311]~650            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[312]~649            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[313]~648            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[314]~647            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[315]~646            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[316]~645            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[317]~644            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[318]~643            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[291]~642            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[274]~641            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[257]~640            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[240]~639            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[240]~638            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[257]~637            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[292]~636            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[293]~635            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[294]~634            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[295]~633            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[296]~632            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[297]~631            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[298]~630            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[299]~629            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[300]~628            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[301]~627            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[302]~626            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[275]~625            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[258]~624            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[241]~623            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[224]~622            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[224]~621            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[276]~619            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[277]~618            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[278]~617            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[279]~616            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[280]~615            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[281]~614            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[282]~613            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[283]~612            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[284]~611            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[285]~610            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[286]~609            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[259]~608            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[242]~607            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[225]~606            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[208]~605            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[208]~604            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[225]~603            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[260]~602            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[261]~601            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[262]~600            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[263]~599            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[264]~598            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[265]~597            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[266]~596            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[267]~595            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[268]~594            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[269]~593            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[270]~592            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[243]~591            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[226]~590            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[209]~589            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[209]~588            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[244]~586            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[245]~585            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[246]~584            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[247]~583            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[248]~582            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[249]~581            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[250]~580            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[251]~579            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[252]~578            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[253]~577            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[254]~576            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[227]~575            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[210]~574            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[210]~573            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[227]~572            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[228]~571            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[229]~569            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[230]~568            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[231]~567            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[232]~566            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[233]~565            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[234]~564            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[235]~563            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[236]~562            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[237]~561            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[238]~560            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[211]~559            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[211]~558            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[212]~557            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[212]~556            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[213]~555            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[213]~554            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[214]~553            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[214]~552            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[215]~551            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[215]~550            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[216]~549            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[216]~548            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[217]~547            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[218]~546            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[218]~545            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[219]~544            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[220]~543            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[220]~542            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[221]~541            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|alt_u_div_v8f:divider|StageOut[221]~540            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~27                 ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~25                 ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~23                 ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~15                 ; 1       ;
; process_2~0                                                                                                              ; 1       ;
; Equal1~4                                                                                                                 ; 1       ;
; Equal1~3                                                                                                                 ; 1       ;
; Equal1~2                                                                                                                 ; 1       ;
; Equal1~1                                                                                                                 ; 1       ;
; Equal1~0                                                                                                                 ; 1       ;
; Equal0~4                                                                                                                 ; 1       ;
; Equal0~3                                                                                                                 ; 1       ;
; Equal0~2                                                                                                                 ; 1       ;
; Equal0~1                                                                                                                 ; 1       ;
; Equal0~0                                                                                                                 ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~3                                                                       ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~2                                                                       ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~1                                                                       ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~0                                                                       ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT31                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT30                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT29                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT28                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT27                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT26                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT25                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT24                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT23                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT22                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT21                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT20                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT19                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT18                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT17                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT16                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT15                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT14                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT13                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT12                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT11                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT10                                                               ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT9                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT8                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT7                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT6                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT5                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT4                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT3                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT2                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1~DATAOUT1                                                                ; 1       ;
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1                                                                         ; 1       ;
; counter[16]~50                                                                                                           ; 1       ;
; counter[15]~49                                                                                                           ; 1       ;
; counter[15]~48                                                                                                           ; 1       ;
; counter[14]~47                                                                                                           ; 1       ;
; counter[14]~46                                                                                                           ; 1       ;
; counter[13]~45                                                                                                           ; 1       ;
; counter[13]~44                                                                                                           ; 1       ;
; counter[12]~43                                                                                                           ; 1       ;
; counter[12]~42                                                                                                           ; 1       ;
; counter[11]~41                                                                                                           ; 1       ;
; counter[11]~40                                                                                                           ; 1       ;
; counter[10]~39                                                                                                           ; 1       ;
; counter[10]~38                                                                                                           ; 1       ;
; counter[9]~37                                                                                                            ; 1       ;
; counter[9]~36                                                                                                            ; 1       ;
; counter[8]~35                                                                                                            ; 1       ;
; counter[8]~34                                                                                                            ; 1       ;
; counter[7]~33                                                                                                            ; 1       ;
; counter[7]~32                                                                                                            ; 1       ;
; counter[6]~31                                                                                                            ; 1       ;
; counter[6]~30                                                                                                            ; 1       ;
; counter[5]~29                                                                                                            ; 1       ;
; counter[5]~28                                                                                                            ; 1       ;
; counter[4]~27                                                                                                            ; 1       ;
; counter[4]~26                                                                                                            ; 1       ;
; counter[3]~25                                                                                                            ; 1       ;
; counter[3]~24                                                                                                            ; 1       ;
; counter[2]~23                                                                                                            ; 1       ;
; counter[2]~22                                                                                                            ; 1       ;
; counter[1]~21                                                                                                            ; 1       ;
; counter[1]~20                                                                                                            ; 1       ;
; counter[0]~18                                                                                                            ; 1       ;
; counter[0]~17                                                                                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~32                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~31                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~30                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~29                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~28                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~27                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~26                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~25                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~24                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~23                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~22                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~21                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~20                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~19                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~18                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~17                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~16                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~15                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~14                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~13                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~12                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~11                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~10                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~9                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~8                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~7                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~6                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~5                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~4                                             ; 1       ;
; lpm_divide:Div0|lpm_divide_11p:auto_generated|abs_divider_5dg:divider|op_1~3                                             ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_q4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_q4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,130 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 17 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 496 / 31,272 ( 2 % )   ;
; Direct links          ; 220 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 318 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 11 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 596 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.52) ; Number of LABs  (Total = 64) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 11                           ;
; 15                                          ; 13                           ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.14) ; Number of LABs  (Total = 64) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 3                            ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.36) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 12                           ;
; 15                                           ; 25                           ;
; 16                                           ; 18                           ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.89) ; Number of LABs  (Total = 64) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 2                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 2                            ;
; 6                                                ; 6                            ;
; 7                                                ; 4                            ;
; 8                                                ; 2                            ;
; 9                                                ; 4                            ;
; 10                                               ; 2                            ;
; 11                                               ; 2                            ;
; 12                                               ; 5                            ;
; 13                                               ; 10                           ;
; 14                                               ; 7                            ;
; 15                                               ; 9                            ;
; 16                                               ; 6                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.84) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 6                            ;
; 10                                           ; 3                            ;
; 11                                           ; 4                            ;
; 12                                           ; 4                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 5                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 9                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 18           ; 0            ; 0            ; 20           ; 0            ; 18           ; 20           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 20           ; 38           ; 38           ; 18           ; 38           ; 20           ; 18           ; 38           ; 38           ; 38           ; 20           ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Z                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; position[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dir_sel            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coef[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; A               ; B                    ; 6.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; direction       ; counter[16]          ; 0.833             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C8 for design "incremental_encoder_reader"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C55F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 38 pins of 38 total pins
    Info (169086): Pin Z not assigned to an exact location on the device
    Info (169086): Pin overflow not assigned to an exact location on the device
    Info (169086): Pin position[0] not assigned to an exact location on the device
    Info (169086): Pin position[1] not assigned to an exact location on the device
    Info (169086): Pin position[2] not assigned to an exact location on the device
    Info (169086): Pin position[3] not assigned to an exact location on the device
    Info (169086): Pin position[4] not assigned to an exact location on the device
    Info (169086): Pin position[5] not assigned to an exact location on the device
    Info (169086): Pin position[6] not assigned to an exact location on the device
    Info (169086): Pin position[7] not assigned to an exact location on the device
    Info (169086): Pin position[8] not assigned to an exact location on the device
    Info (169086): Pin position[9] not assigned to an exact location on the device
    Info (169086): Pin position[10] not assigned to an exact location on the device
    Info (169086): Pin position[11] not assigned to an exact location on the device
    Info (169086): Pin position[12] not assigned to an exact location on the device
    Info (169086): Pin position[13] not assigned to an exact location on the device
    Info (169086): Pin position[14] not assigned to an exact location on the device
    Info (169086): Pin position[15] not assigned to an exact location on the device
    Info (169086): Pin position[16] not assigned to an exact location on the device
    Info (169086): Pin B not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin enable not assigned to an exact location on the device
    Info (169086): Pin dir_sel not assigned to an exact location on the device
    Info (169086): Pin A not assigned to an exact location on the device
    Info (169086): Pin coef[0] not assigned to an exact location on the device
    Info (169086): Pin coef[1] not assigned to an exact location on the device
    Info (169086): Pin coef[2] not assigned to an exact location on the device
    Info (169086): Pin coef[3] not assigned to an exact location on the device
    Info (169086): Pin coef[4] not assigned to an exact location on the device
    Info (169086): Pin coef[5] not assigned to an exact location on the device
    Info (169086): Pin coef[6] not assigned to an exact location on the device
    Info (169086): Pin coef[7] not assigned to an exact location on the device
    Info (169086): Pin coef[8] not assigned to an exact location on the device
    Info (169086): Pin coef[9] not assigned to an exact location on the device
    Info (169086): Pin coef[10] not assigned to an exact location on the device
    Info (169086): Pin coef[11] not assigned to an exact location on the device
    Info (169086): Pin coef[12] not assigned to an exact location on the device
    Info (169086): Pin coef[13] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'incremental_encoder_reader.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node B~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node direction~0
Info (176353): Automatically promoted node reset~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 2.5V VCCIO, 18 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/mmisirli/Desktop/Project/Digital_Design/incremental_encoder_reader/Project/output_files/incremental_encoder_reader.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 817 megabytes
    Info: Processing ended: Sun Mar 05 15:40:18 2017
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mmisirli/Desktop/Project/Digital_Design/incremental_encoder_reader/Project/output_files/incremental_encoder_reader.fit.smsg.


