1 -239 -199  7741 48  0 0
2 -239 47  7779 294  0 0
3 -239 294  7760 541  0 0
4 -239 541  7760 788  0 0
5 -239 788  7760 1035  0 0
6 -239 1035  7817 1282  0 0
7 -239 1282  7798 1529  0 0
8 -239 1529  7741 1776  0 0
9 -239 1776  7779 2023  0 0
10 -239 2023  7741 2270  0 0
11 -239 2270  7741 2517  0 0
12 -239 2517  7760 2764  0 0
13 -239 2764  7760 3011  0 0
14 -239 3011  7760 3258  0 0
15 -239 3258  7779 3505  0 0
16 -239 3505  7779 3752  0 0
17 -239 3752  7779 3999  0 0
18 -239 3999  7741 4246  0 0
19 -239 4246  7779 4493  0 0
20 -239 4493  7760 4740  0 0
21 -239 4740  7760 4987  0 0
twpin_ULA_A<0> 4551 -417  4569 -399  0 -3
twpin_ULA_A<1> 4689 -417  4707 -399  0 -3
twpin_ULA_A<2> 4275 -417  4293 -399  0 -3
twpin_ULA_A<3> 4413 -417  4431 -399  0 -3
twpin_ULA_A<4> -457 4802  -439 4820  7 -1
twpin_ULA_A<5> 4137 -417  4155 -399  0 -3
twpin_ULA_A<6> 3086 -417  3104 -399  0 -3
twpin_ULA_A<7> 2394 -417  2412 -399  0 -3
twpin_ULA_A<8> 2256 -417  2274 -399  0 -3
twpin_ULA_A<9> 2118 -417  2136 -399  0 -3
twpin_ULA_A<10> 1927 5187  1945 5205  3 -4
twpin_ULA_A<11> 1966 -417  1984 -399  0 -3
twpin_ULA_A<12> 2670 -417  2688 -399  0 -3
twpin_ULA_A<13> 2532 -417  2550 -399  0 -3
twpin_ULA_A<14> 409 5187  427 5205  3 -4
twpin_ULA_A<15> 2341 5187  2359 5205  3 -4
twpin_ULA_A<16> 1287 -417  1305 -399  0 -3
twpin_ULA_A<17> 1704 -417  1722 -399  0 -3
twpin_ULA_A<18> 3999 -417  4017 -399  0 -3
twpin_ULA_A<19> 1425 -417  1443 -399  0 -3
twpin_ULA_A<20> 1149 -417  1167 -399  0 -3
twpin_ULA_A<21> -457 4664  -439 4682  7 -1
twpin_ULA_A<22> 843 -417  861 -399  0 -3
twpin_ULA_A<23> 3583 5187  3601 5205  3 -4
twpin_ULA_A<24> 2893 5187  2911 5205  3 -4
twpin_ULA_A<25> 961 5187  979 5205  3 -4
twpin_ULA_A<26> 1513 5187  1531 5205  3 -4
twpin_ULA_A<27> 4687 5187  4705 5205  3 -4
twpin_ULA_A<28> -281 5187  -263 5205  3 -4
twpin_ULA_A<29> 1237 5187  1255 5205  3 -4
twpin_ULA_A<30> -457 5078  -439 5096  7 -1
twpin_ULA_A<31> 3169 5187  3187 5205  3 -4
twpin_ULA_B<0> 1566 -417  1584 -399  0 -3
twpin_ULA_B<1> 981 -417  999 -399  0 -3
twpin_ULA_B<2> -457 1918  -439 1936  7 -1
twpin_ULA_B<3> -457 3098  -439 3116  7 -1
twpin_ULA_B<4> -457 4388  -439 4406  7 -1
twpin_ULA_B<5> 2203 5187  2221 5205  3 -4
twpin_ULA_B<6> 4273 5187  4291 5205  3 -4
twpin_ULA_B<7> 1099 5187  1117 5205  3 -4
twpin_ULA_B<8> 1789 5187  1807 5205  3 -4
twpin_ULA_B<9> 5120 -417  5138 -399  0 -3
twpin_ULA_B<10> 2065 5187  2083 5205  3 -4
twpin_ULA_B<11> 547 5187  565 5205  3 -4
twpin_ULA_B<12> 2617 5187  2635 5205  3 -4
twpin_ULA_B<13> 3721 5187  3739 5205  3 -4
twpin_ULA_B<14> 271 5187  289 5205  3 -4
twpin_ULA_B<15> 2479 5187  2497 5205  3 -4
twpin_ULA_B<16> 4135 5187  4153 5205  3 -4
twpin_ULA_B<17> 3859 5187  3877 5205  3 -4
twpin_ULA_B<18> 4965 -417  4983 -399  0 -3
twpin_ULA_B<19> 4549 5187  4567 5205  3 -4
twpin_ULA_B<20> 5239 5187  5257 5205  3 -4
twpin_ULA_B<21> -457 4526  -439 4544  7 -1
twpin_ULA_B<22> 4827 -417  4845 -399  0 -3
twpin_ULA_B<23> 3445 5187  3463 5205  3 -4
twpin_ULA_B<24> 3031 5187  3049 5205  3 -4
twpin_ULA_B<25> 685 5187  703 5205  3 -4
twpin_ULA_B<26> 1651 5187  1669 5205  3 -4
twpin_ULA_B<27> 4825 5187  4843 5205  3 -4
twpin_ULA_B<28> -143 5187  -125 5205  3 -4
twpin_ULA_B<29> 1375 5187  1393 5205  3 -4
twpin_ULA_B<30> -457 4940  -439 4958  7 -1
twpin_ULA_B<31> 3307 5187  3325 5205  3 -4
twpin_ULA_ctrl<0> 2755 5187  2773 5205  3 -4
twpin_ULA_ctrl<1> 823 5187  841 5205  3 -4
twpin_ULA_ctrl<2> -5 5187  13 5205  3 -4
twpin_ULA_ctrl<3> 133 5187  151 5205  3 -4
twpin_clk 5515 5187  5533 5205  3 -4
twpin_ULA_OUT<0> 6205 5187  6223 5205  3 -4
twpin_ULA_OUT<1> 8017 2853  8035 2871  6 -2
twpin_ULA_OUT<2> 6343 5187  6361 5205  3 -4
twpin_ULA_OUT<3> 8017 3783  8035 3801  6 -2
twpin_ULA_OUT<4> 8017 4749  8035 4767  6 -2
twpin_ULA_OUT<5> 8017 4059  8035 4077  6 -2
twpin_ULA_OUT<6> 7309 5187  7327 5205  3 -4
twpin_ULA_OUT<7> 7171 5187  7189 5205  3 -4
twpin_ULA_OUT<8> 6757 5187  6775 5205  3 -4
twpin_ULA_OUT<9> 8017 4197  8035 4215  6 -2
twpin_ULA_OUT<10> 6481 5187  6499 5205  3 -4
twpin_ULA_OUT<11> 7033 5187  7051 5205  3 -4
twpin_ULA_OUT<12> 8017 4335  8035 4353  6 -2
twpin_ULA_OUT<13> 6619 5187  6637 5205  3 -4
twpin_ULA_OUT<14> 7447 5187  7465 5205  3 -4
twpin_ULA_OUT<15> 7585 5187  7603 5205  3 -4
twpin_ULA_OUT<16> 8017 3289  8035 3307  6 -2
twpin_ULA_OUT<17> 8017 3645  8035 3663  6 -2
twpin_ULA_OUT<18> 8017 4473  8035 4491  6 -2
twpin_ULA_OUT<19> 8017 3151  8035 3169  6 -2
twpin_ULA_OUT<20> 8017 4611  8035 4629  6 -2
twpin_ULA_OUT<21> 8017 3921  8035 3939  6 -2
twpin_ULA_OUT<22> 5653 5187  5671 5205  3 -4
twpin_ULA_OUT<23> 5791 5187  5809 5205  3 -4
twpin_ULA_OUT<24> 6067 5187  6085 5205  3 -4
twpin_ULA_OUT<25> 4963 5187  4981 5205  3 -4
twpin_ULA_OUT<26> 5929 5187  5947 5205  3 -4
twpin_ULA_OUT<27> 5377 5187  5395 5205  3 -4
twpin_ULA_OUT<28> 4411 5187  4429 5205  3 -4
twpin_ULA_OUT<29> 3997 5187  4015 5205  3 -4
twpin_ULA_OUT<30> 5101 5187  5119 5205  3 -4
twpin_ULA_OUT<31> 6895 5187  6913 5205  3 -4
twpin_ULA_flags<0> 7861 5187  7879 5205  3 -4
twpin_ULA_flags<1> 7999 5187  8017 5205  3 -4
twpin_ULA_flags<2> 7723 5187  7741 5205  3 -4
