module volume_module(
  input clock,
  input [23:0] l_in,
  output  [7:0] LEDR
);

  always@(posedge clock)LLE
  begin
    if ( l_in< 1<<3) LEDR<=1;
    else if ( l_in< 1<<6) LEDR<=1<<1;
    else if ( l_in< 1<<9) LEDR<=1<<2;
    else if ( l_in< 1<<12) LEDR<=1<<3;
    else if ( l_in< 1<<15) LEDR<=1<<4;
    else if ( l_in< 1<<18) LEDR<=1<<5;
    else if ( l_in< 1<<21) LEDR<=1<<6;
    else if ( l_in< 1<<23) LEDR<=1<<7;
  end
endmodule



