Vivado Simulator v2024.1
Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2024.1/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot JOIN_DDP_SIM_func_synth xil_defaultlib.JOIN_DDP_SIM xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.OBUF
Compiling module unisims_ver.FDCE_default
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.x_lut3_mux8
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.FDPE(INIT=1'b0)
Compiling module unisims_ver.latchsre_ldce
Compiling module unisims_ver.LDCE
Compiling module unisims_ver.FDCP
Compiling module unisims_ver.FDPE_default
Compiling module unisims_ver.FDCE(INIT=1'b1)
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module xil_defaultlib.Delay_4ns__9
Compiling module xil_defaultlib.Delay_4ns__10
Compiling module xil_defaultlib.Delay_4ns
Compiling module xil_defaultlib.Delay_2ns
Compiling module unisims_ver.LUT4
Compiling module xil_defaultlib.CF
Compiling module xil_defaultlib.CB
Compiling module unisims_ver.LUT5
Compiling module xil_defaultlib.B_Stage
Compiling module unisims_ver.LUT6
Compiling module unisims_ver.FDCE(IS_C_INVERTED=1'b1)
Compiling module unisims_ver.FDPE(INIT=1'b0,IS_C_INVERTED=1'b...
Compiling module unisims_ver.FDCP(IS_C_INVERTED=1'b1)
Compiling module unisims_ver.FDPE(IS_C_INVERTED=1'b1)
Compiling module xil_defaultlib.Delay_4ns__28
Compiling module xil_defaultlib.Delay_4ns__27
Compiling module xil_defaultlib.Delay_4ns__26
Compiling module xil_defaultlib.Delay_2ns__2
Compiling module xil_defaultlib.CF__2
Compiling module xil_defaultlib.Delay_4ns__31
Compiling module xil_defaultlib.Delay_4ns__30
Compiling module xil_defaultlib.Delay_4ns__29
Compiling module xil_defaultlib.Delay_2ns__3
Compiling module xil_defaultlib.CF__3
Compiling module xil_defaultlib.CX2
Compiling module xil_defaultlib.COPY_Stage
Compiling module unisims_ver.DSP48E1(ACASCREG=0,ALUMODEREG=0,...
Compiling module unisims_ver.MUXF7
Compiling module unisims_ver.CARRY4
Compiling module unisims_ver.FDRE_default
Compiling module xil_defaultlib.Delay_4ns__25
Compiling module xil_defaultlib.Delay_4ns__24
Compiling module xil_defaultlib.Delay_4ns__23
Compiling module xil_defaultlib.Delay_2ns__1
Compiling module xil_defaultlib.CF__1
Compiling module xil_defaultlib.CE
Compiling module xil_defaultlib.FP_Stage
Compiling module xil_defaultlib.ARB
Compiling module xil_defaultlib.Delay_4ns__38
Compiling module xil_defaultlib.Delay_4ns__37
Compiling module xil_defaultlib.Delay_4ns__36
Compiling module xil_defaultlib.Delay_4ns__35
Compiling module xil_defaultlib.CJ__1
Compiling module xil_defaultlib.Delay_4ns__1
Compiling module xil_defaultlib.Delay_4ns__2
Compiling module xil_defaultlib.Delay_4ns__3
Compiling module xil_defaultlib.Delay_4ns__4
Compiling module xil_defaultlib.CJ
Compiling module xil_defaultlib.CM
Compiling module xil_defaultlib.M_Stage
Compiling module unisims_ver.MUXF8
Compiling module xil_defaultlib.Delay_4ns__22
Compiling module xil_defaultlib.Delay_4ns__21
Compiling module xil_defaultlib.Delay_4ns__20
Compiling module xil_defaultlib.Delay_4ns__19
Compiling module xil_defaultlib.C__3
Compiling module xil_defaultlib.MA_Stage
Compiling module xil_defaultlib.Delay_4ns__14
Compiling module xil_defaultlib.Delay_4ns__13
Compiling module xil_defaultlib.Delay_4ns__12
Compiling module xil_defaultlib.Delay_4ns__11
Compiling module xil_defaultlib.C__1
Compiling module unisims_ver.FDCPE
Compiling module xil_defaultlib.ENTRY_FD__1
Compiling module xil_defaultlib.ENTRY_FD__11
Compiling module xil_defaultlib.ENTRY_FD__12
Compiling module xil_defaultlib.ENTRY_FD__13
Compiling module xil_defaultlib.ENTRY_FD__14
Compiling module xil_defaultlib.ENTRY_FD__15
Compiling module xil_defaultlib.ENTRY_FD__16
Compiling module xil_defaultlib.ENTRY_FD__17
Compiling module xil_defaultlib.ENTRY_FD__18
Compiling module xil_defaultlib.ENTRY_FD__19
Compiling module xil_defaultlib.ENTRY_FD
Compiling module xil_defaultlib.ENTRY_FD__2
Compiling module xil_defaultlib.ENTRY_FD__3
Compiling module xil_defaultlib.ENTRY_FD__4
Compiling module xil_defaultlib.ENTRY_FD__5
Compiling module xil_defaultlib.ENTRY_FD__6
Compiling module xil_defaultlib.ENTRY_FD__7
Compiling module xil_defaultlib.ENTRY_FD__8
Compiling module xil_defaultlib.ENTRY_FD__9
Compiling module xil_defaultlib.ENTRY_FD__10
Compiling module xil_defaultlib.OR_AM_MA
Compiling module xil_defaultlib.MMCAM_Stage
Compiling module xil_defaultlib.Delay_4ns__34
Compiling module xil_defaultlib.Delay_4ns__33
Compiling module xil_defaultlib.Delay_4ns__32
Compiling module xil_defaultlib.Delay_2ns__4
Compiling module xil_defaultlib.CF__4
Compiling module xil_defaultlib.CE__1
Compiling module xil_defaultlib.MMRAM_Stage
Compiling module xil_defaultlib.Delay_4ns__18
Compiling module xil_defaultlib.Delay_4ns__17
Compiling module xil_defaultlib.Delay_4ns__16
Compiling module xil_defaultlib.Delay_4ns__15
Compiling module xil_defaultlib.C__2
Compiling module xil_defaultlib.PS_Stage
Compiling module xil_defaultlib.Delay_4ns__5
Compiling module xil_defaultlib.Delay_4ns__6
Compiling module xil_defaultlib.Delay_4ns__7
Compiling module xil_defaultlib.Delay_4ns__8
Compiling module xil_defaultlib.C
Compiling module xil_defaultlib.JOIN_DDP
Compiling module xil_defaultlib.JOIN_DDP_SIM
Compiling module xil_defaultlib.glbl
Built simulation snapshot JOIN_DDP_SIM_func_synth
