<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üçÅ üë∞üèø üë©üèº‚Äçü§ù‚Äçüë®üèæ Padr√µes de projeto em microeletr√¥nica: onde existem realmente 7 nan√¥metros na tecnologia de 7 nm? üò´ üßû üç≤</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Modernas tecnologias microeletr√¥nicas - como "Dez Pequenos √çndios". O custo do desenvolvimento e do equipamento √© t√£o grande que, a cada novo passo em...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Padr√µes de projeto em microeletr√¥nica: onde existem realmente 7 nan√¥metros na tecnologia de 7 nm?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/423575/">  Modernas tecnologias microeletr√¥nicas - como "Dez Pequenos √çndios".  O custo do desenvolvimento e do equipamento √© t√£o grande que, a cada novo passo em frente, algu√©m cai.  Ap√≥s as not√≠cias sobre a GlobalFoundries se recusarem a desenvolver 7 nm, restavam tr√™s: TSMC, Intel e Samsung.  E o que exatamente s√£o "padr√µes de design" e onde est√° esse tamanho muito estimado de 7 nm?  E ele est√° a√≠? <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/9w/0y/5z/9w0y5znav9galzxr47yeuzcjv40.jpeg"></div><br>  <i>Figura 1. Transistor Fairchild FI-100, 1964.</i> <br><br>  Os primeiros transistores MOS seriais entraram no mercado em 1964 e, como os leitores sofisticados podem ver no desenho, eles <i>quase</i> n√£o eram diferentes dos mais modernos ou menos modernos - exceto pelo tamanho (veja o fio em escala). <a name="habracut"></a><br><br>  Por que reduzir o tamanho dos transistores?  A resposta mais √≥bvia a essa pergunta √© chamada lei de Moore e afirma que a cada dois anos o n√∫mero de transistores em um chip deve ser dobrado, o que significa que as dimens√µes lineares dos transistores devem diminuir em um fator de dois.  "Deve" - ‚Äã‚Äãde acordo com as observa√ß√µes de Gordon Moore (e alguns outros engenheiros) nos anos setenta.  Da lei de Moore, existem muitos outros fatores que comp√µem o roteiro de microeletr√¥nica da ITRS.  A formula√ß√£o mais simples e aproximada de m√©todos para implementar a lei de Moore (tamb√©m conhecida como lei de miniaturiza√ß√£o de Dennard) √© que um aumento no n√∫mero de transistores em um chip n√£o deve levar a um aumento na densidade do consumo de energia, ou seja, com uma diminui√ß√£o no tamanho dos transistores, a tens√£o de alimenta√ß√£o e a corrente de opera√ß√£o devem ser proporcionalmente reduzidas. <br>  A corrente atrav√©s do transistor MOS √© proporcional √† raz√£o entre sua largura e comprimento, o que significa que podemos manter a mesma corrente, reduzindo proporcionalmente esses dois par√¢metros.  Al√©m disso, reduzindo o tamanho do transistor, tamb√©m reduzimos a capacit√¢ncia da porta (proporcional ao produto do comprimento e largura do canal), tornando o circuito ainda mais r√°pido.  Em geral, em um circuito digital, praticamente n√£o h√° raz√£o para aumentar o tamanho dos transistores.  A seguir, come√ßam as nuances de que, nos transistores l√≥gicos de canal p, geralmente s√£o um pouco mais amplos que os de canal n, a fim de compensar a diferen√ßa na mobilidade dos portadores de carga, e na mem√≥ria, pelo contr√°rio, os transistores de canal n s√£o mais amplos, de modo que a mem√≥ria pode ser escrita normalmente atrav√©s de uma chave n√£o complementar, mas realmente nuances e globalmente - quanto menor o tamanho do transistor - melhor para os circuitos digitais. <br><br>  √â por isso que o comprimento do canal sempre foi o menor tamanho na topologia do microcircuito e a designa√ß√£o de designa√ß√£o mais l√≥gica. <br><br>  <i>Deve-se notar aqui que o racioc√≠nio acima sobre tamanho n√£o √© v√°lido para circuitos anal√≥gicos.</i>  <i>Por exemplo, agora, no segundo monitor do meu computador, h√° um par de transistores usando a tecnologia de 150 nm, 32 pe√ßas com 8/1 m√≠crons de tamanho.</i>  <i>Isso √© feito para garantir a identidade desses dois transistores, apesar da varia√ß√£o tecnol√≥gica dos par√¢metros.</i>  <i>A √°rea √© de import√¢ncia secund√°ria.</i> <br><br>  Tecn√≥logos e top√≥logos t√™m o chamado sistema lambda de tamanhos t√≠picos de topologia.  √â muito conveniente para estudar design (e foi inventado na Universidade de Berkeley, se n√£o me engano) e transferir projetos de f√°brica para f√°brica.  De fato, essa √© uma generaliza√ß√£o de tamanhos t√≠picos e limita√ß√µes tecnol√≥gicas, mas um pouco √°spera, para que funcione exatamente em qualquer f√°brica.  No exemplo dela, √© conveniente observar os tamanhos t√≠picos dos elementos no chip.  Os princ√≠pios no n√∫cleo do sistema lambda s√£o muito simples: <br><br><ol><li>  se a troca de elementos em duas m√°scaras fotolitogr√°ficas diferentes tiver consequ√™ncias catastr√≥ficas (por exemplo, um curto-circuito), a margem de tamanhos para evitar inconsist√™ncias deve ser de pelo menos duas lambdas; </li><li>  se a mudan√ßa de elementos tiver consequ√™ncias indesej√°veis, mas n√£o catastr√≥ficas, a margem de tamanho deve ser de pelo menos um lambda; </li><li>  o tamanho m√≠nimo permitido das janelas de m√°scara fotogr√°fica √© de duas lambdas. </li></ol><br>  Do terceiro par√°grafo, segue-se, em particular, que lambda em tecnologias antigas √© metade da norma de design (mais precisamente, o comprimento do canal do transistor e as normas de design s√£o duas lambdas). <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/id/tq/pi/idtqpitb-jk3ta4k6an8inn_kfq.png"></div><br>  <i>Figura 2. Um exemplo de uma topologia executada por um sistema lambda.</i> <br><br>  O sistema lambda funcionou perfeitamente nos antigos padr√µes de design, permitindo transferir convenientemente a produ√ß√£o de f√°brica para f√°brica, organizar fornecedores de segundo chip e fazer coisas muito mais √∫teis.  Por√©m, com o aumento da concorr√™ncia e o n√∫mero de transistores em um chip, as f√°bricas come√ßaram a se esfor√ßar para tornar a topologia um pouco mais compacta. Portanto, agora voc√™ n√£o pode atender √†s regras de design correspondentes a um sistema lambda "limpo", exceto nas situa√ß√µes em que os desenvolvedores os √°speram independentemente, tendo em vista a probabilidade de produ√ß√£o chip em diferentes f√°bricas.  No entanto, ao longo dos anos, a ind√∫stria desenvolveu uma conex√£o direta ‚Äúpadr√µes de projeto = comprimento do canal do transistor‚Äù, que existia com sucesso at√© os transistores atingirem dezenas de nan√¥metros. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3h/va/9k/3hva9kdmdz3oq28g7nmv3uqifh0.png"></div><br>  <i>Figura 3. Se√ß√£o esquem√°tica do transistor.</i> <br><br>  Esta figura mostra uma se√ß√£o MUITO simplificada de um transistor plano (plano) convencional, mostrando a diferen√ßa entre o comprimento do canal topol√≥gico (Ldrawn) e o comprimento efetivo do canal (Leff).  De onde vem a diferen√ßa? <br><br>  Falando em tecnologia microeletr√¥nica, a fotolitografia √© quase sempre mencionada, mas com muito menos frequ√™ncia s√£o outras opera√ß√µes tecnol√≥gicas menos importantes: grava√ß√£o, implanta√ß√£o de √≠ons, difus√£o etc.  etc.  Para nossa conversa com voc√™, um lembrete de como a difus√£o e a implanta√ß√£o de √≠ons funciona n√£o √© sup√©rfluo. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ay/bq/rk/aybqrkelhb46dgkmdohxtpeoues.png"></div><br>  <i>Figura 4. Compara√ß√£o de difus√£o e implanta√ß√£o de √≠ons.</i> <br><br>  Com a difus√£o, tudo √© simples.  Voc√™ pega uma pastilha de sil√≠cio na qual √© aplicado previamente (com a ajuda da fotolitografia), cobrindo com √≥xido de sil√≠cio os locais onde a impureza n√£o √© necess√°ria e abrindo aqueles onde √© necess√°rio.  Em seguida, voc√™ precisa colocar a impureza gasosa na mesma c√¢mara com o cristal e o calor a uma temperatura na qual a impureza come√ßa a penetrar no sil√≠cio.  Ajustando a temperatura e a dura√ß√£o do processo, √© poss√≠vel atingir a quantidade e a profundidade desejadas de impurezas. <br><br>  O √≥bvio menos a difus√£o √© que a impureza penetra no sil√≠cio em todas as dire√ß√µes da mesma maneira, para baixo e para aquele lado, reduzindo assim o comprimento efetivo do canal.  E agora estamos falando de centenas de nan√¥metros!  Embora os padr√µes de projeto fossem medidos em dezenas de m√≠crons, tudo estava bem, mas √© claro que esse estado de coisas n√£o poderia durar muito e a difus√£o foi substitu√≠da pelo implante de √≠ons. <br><br>  Durante a implanta√ß√£o de √≠ons, um feixe de √≠ons de impureza acelera e √© direcionado para uma pastilha de sil√≠cio.  Nesse caso, todos os √≠ons se movem em uma dire√ß√£o, o que praticamente elimina a propaga√ß√£o para os lados.  Em teoria, √© claro.  Na pr√°tica, os √≠ons, no entanto, se afastam um pouco, embora a dist√¢ncias muito mais curtas do que durante a difus√£o. <br><br>  No entanto, se retornarmos ao padr√£o do transistor, veremos que a diferen√ßa entre o comprimento topol√≥gico e efetivo do canal come√ßa precisamente por causa dessa pequena flu√™ncia.  Ela, em princ√≠pio, poderia ser negligenciada, mas n√£o √© a √∫nica raz√£o para a diferen√ßa.  Ainda existem efeitos de canal curto.  Existem cinco deles e, de v√°rias maneiras, eles alteram os par√¢metros do transistor se o comprimento do canal se aproximar de v√°rias restri√ß√µes f√≠sicas.  N√£o vou descrever todos eles, vou me debru√ßar sobre os mais relevantes para n√≥s - DIBL (redu√ß√£o de barreira induzida pelo dreno, diminui√ß√£o induzida pelo dreno na barreira potencial). <br><br>  Para entrar na pia, um el√©tron (ou orif√≠cio) deve superar a barreira potencial da jun√ß√£o pn da pia.  A tens√£o do port√£o reduz essa barreira, controlando a corrente atrav√©s do transistor, e queremos que a tens√£o do port√£o seja a √∫nica tens√£o de controle.  Infelizmente, se o canal do transistor for muito curto, a jun√ß√£o pn de dreno come√ßa a influenciar o transistor, o que reduz a tens√£o dos poros (veja a figura abaixo) e, em segundo lugar, a tens√£o no transistor come√ßa a afetar n√£o apenas a tens√£o do port√£o , mas tamb√©m no dreno, porque a espessura da jun√ß√£o pn do dreno aumenta proporcionalmente √† tens√£o no dreno e, consequentemente, reduz o canal. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/3de/b25/a6e/3deb25a6efa7af1eed64af8fe529de07.png"></div><br>  <i>Figura 5. Efeito de redu√ß√£o de barreira induzida pelo dreno (DIBL).</i> <i><br></i>  <i>Fonte - Wikipedia.</i> <br><br>  Al√©m disso, uma diminui√ß√£o no comprimento do canal leva ao fato de que os transportadores de carga come√ßam a passar livremente da fonte para o dreno, ignorando o canal e gerando uma corrente de fuga (corrente ruim na figura abaixo), que tamb√©m √© consumo de energia est√°tica, cuja aus√™ncia foi uma das raz√µes importantes para o sucesso inicial do CMOS. tecnologias, bastante inibit√≥rias em compara√ß√£o com os concorrentes bipolares da √©poca.  De fato, cada transistor na tecnologia moderna possui um resistor paralelo a ele, cujo valor √© menor, menor o comprimento do canal. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v4/o_/zy/v4o_zy0wzajt7bdrbsrsnjaudvo.png"></div><br>  <i>Figura 6. O aumento no consumo est√°tico devido a vazamentos nas tecnologias de canal curto.</i> <i><br></i>  <i>Fonte - Sinopse.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg"></div><br>  <i>Figura 7. A propor√ß√£o do consumo de energia est√°tica dos microprocessadores em diferentes padr√µes de design.</i> <i><br><br></i>  <i>Fonte - B. Dieny et.</i>  <i>al., ‚ÄúEfeito de transfer√™ncia de spin e seu uso em componentes spintr√¥nicos‚Äù, International Journal of Nanotechnology, 2010</i> <br><br>  Agora, como voc√™ pode ver na figura acima, o consumo est√°tico excede significativamente a din√¢mica e √© um obst√°culo importante √† cria√ß√£o de circuitos de baixa pot√™ncia, por exemplo, para eletr√¥nicos vest√≠veis e a Internet das coisas.  Na verdade, mais ou menos na √©poca em que isso se tornou um problema importante, o marketing muhlezh com padr√µes de design come√ßou, porque o progresso na litografia come√ßou a superar o progresso na f√≠sica. <br><br>  Para combater os efeitos indesej√°veis ‚Äã‚Äãdo canal curto nos padr√µes de projeto de 800-32 nan√¥metros, muitas solu√ß√µes tecnol√≥gicas diferentes foram inventadas, e n√£o vou descrev√™-las todas, caso contr√°rio, o artigo aumentar√° para tamanhos muito indecentes, mas a cada nova etapa eu tive que introduzir novas solu√ß√µes - adicionais dopagem de √°reas adjacentes √†s jun√ß√µes pn, dopagem em profundidade para evitar vazamentos, transforma√ß√£o local de sil√≠cio em transistores em sil√≠cio-germ√¢nio ... N√£o foi feito um √∫nico passo na redu√ß√£o do tamanho dos transistores.  oh sim. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png"></div><br>  <i>Figura 8. O comprimento efetivo do canal em tecnologias de 90 nm e 32 nm.</i>  <i>Os transistores s√£o disparados na mesma escala.</i>  <i>Os semic√≠rculos nas figuras s√£o uma forma de correspond√™ncia fraca adicional de drenos (LDD, dreno levemente dopado), feitos para reduzir a largura das jun√ß√µes pn.</i> <i><br><br></i>  <i>Fonte - Sinopse.</i> <br><br>  Os tamanhos t√≠picos de metaliza√ß√£o e as dist√¢ncias entre os elementos durante a transi√ß√£o de 90 nm para cerca de 28 nm diminu√≠ram em propor√ß√£o a uma diminui√ß√£o na norma de projeto, ou seja, o tamanho t√≠pico da pr√≥xima gera√ß√£o foi de 0,7 em rela√ß√£o √† anterior (de modo que, de acordo com a lei de Moore, uma redu√ß√£o de √°rea em duas vezes).  Ao mesmo tempo, o comprimento do canal diminuiu, na melhor das hip√≥teses, em 0,9 em rela√ß√£o √† gera√ß√£o anterior, e o comprimento efetivo do canal praticamente n√£o mudou.  √â claramente visto na figura acima que as dimens√µes lineares dos transistores n√£o mudaram tr√™s vezes, de 90 nm para 32 nm, e todos os jogos dos tecn√≥logos estavam em torno de reduzir a sobreposi√ß√£o de obturador e √°reas dopadas, bem como em torno do controle de vazamentos est√°ticos, que n√£o eram permitidos. o canal √© mais curto. <br><br>  Como resultado, duas coisas ficaram claras: <br><br><ol><li>  ir abaixo de 25-20 nm sem uma inova√ß√£o tecnol√≥gica n√£o funciona; </li><li>  tornou-se cada vez mais dif√≠cil para os profissionais de marketing desenhar uma imagem do progresso da tecnologia com a lei de Moore. </li></ol><br>  <i>A lei de Moore √© geralmente um t√≥pico controverso, porque n√£o √© uma lei da natureza, mas uma observa√ß√£o emp√≠rica de alguns fatos da hist√≥ria de uma empresa em particular, extrapolada para o progresso futuro de todo o setor.</i>  <i>Na verdade, a popularidade da lei de Moore est√° indissociavelmente ligada aos profissionais de marketing da Intel, que fizeram dela sua bandeira e, de fato, impulsionaram o setor por muitos anos, for√ßando-o a cumprir a lei de Moore, onde talvez valesse a pena esperar um pouco.</i> <br><br>  Como √© que os profissionais de marketing descobriram a situa√ß√£o?  Muito elegante. <br><br>  O comprimento do canal do transistor √© bom, mas como voc√™ pode estimar o ganho na √°rea dele, o que d√° a transi√ß√£o para novos padr√µes de design?  H√° muito tempo, a ind√∫stria usava a √°rea de uma c√©lula de mem√≥ria de seis transistores, o bloco de constru√ß√£o de microprocessador mais popular.  S√£o essas c√©lulas que geralmente consistem em uma mem√≥ria cache e em um arquivo de registro que podem ocupar metade de um cristal, e √© por isso que o esquema e a topologia de uma c√©lula de seis transistores sempre s√£o cuidadosamente lambidos at√© o limite (geralmente pessoas especiais que fazem isso), ent√£o essa √© uma medida realmente boa. densidade de embalagem. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/da/6q/aq/da6qaqikedlois8-bb-n1norcpa.png"></div><br>  <i>Figura 9. Esquema de uma c√©lula de mem√≥ria est√°tica de seis transistores.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/g-/fd/ut/g-fdutt-oiypc_wexthqy3gaasq.jpeg"></div><br>  <i>Figura 10. Diferentes op√ß√µes de topologia para uma c√©lula de mem√≥ria est√°tica de seis transistores.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Fonte</a> - G. Apostolidis et.</i>  <i>al., ‚ÄúDesign e simula√ß√£o de arquiteturas de c√©lulas 6T SRAM em tecnologia de 32 nm‚Äù, Journal of Engineering Science and Technology Review, 2016</i> <br><br>  Portanto, durante muito tempo nas descri√ß√µes das tecnologias, o n√∫mero de padr√µes de design foi acompanhado pela segunda figura - a √°rea da c√©lula de mem√≥ria, que, em teoria, deveria ser derivada do comprimento do canal.  E depois houve uma substitui√ß√£o interessante de conceitos.  Em um momento em que o dimensionamento direto parou de funcionar e o comprimento do canal parou de diminuir a cada dois anos, de acordo com a lei de Moore, os profissionais de marketing perceberam que √© poss√≠vel n√£o derivar a √°rea da c√©lula da mem√≥ria das normas de design, mas derivar o n√∫mero de normas de design da √°rea da c√©lula da mem√≥ria! <br><br>  Ou seja, naturalmente ‚Äúcostum√°vamos ter um comprimento de canal de 65 nm e uma √°rea de c√©lulas de mem√≥ria de X, e agora o comprimento de canal √© de 54 nm, mas pressionamos a metaliza√ß√£o, e agora a √°rea de c√©lulas se tornou X / 5, o que corresponde aproximadamente a uma transi√ß√£o de 65 para 28 nm.  Ent√£o, vamos dizer a todos que temos padr√µes de design de 28 nm e n√£o contaremos a ningu√©m sobre o comprimento do canal de 54 nm? "  Para ser justo, ‚Äúmetaliza√ß√£o ardente‚Äù tamb√©m √© uma conquista importante e, por algum tempo ap√≥s o in√≠cio de problemas com a miniaturiza√ß√£o dos pr√≥prios transistores, a largura m√≠nima de metaliza√ß√£o, o tamanho do contato com o transistor ou alguma outra figura na topologia correspondeu aos padr√µes de projeto declarados.  Mas ent√£o as dan√ßas come√ßaram com os transistores FinFET, nos quais as principais dimens√µes nada tinham a ver com a resolu√ß√£o da litografia, as taxas de miniaturiza√ß√£o dos transistores e tudo o mais finalmente divergiram, e a √°rea da c√©lula de mem√≥ria permaneceu a √∫nica figura normal, com base na qual agora somos informados sobre "10", " 7 "e" 5 "nan√¥metros. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/hw/tf/fo/hwtffoedcyhaxm0kyg0q_qew6oq.jpeg"></div><br>  <i>Figura 11. Compara√ß√£o das tecnologias Intel 14 nm e 10 nm.</i> <i><br></i>  <i>Fonte - Intel.</i> <br><br>  Aqui est√° um √≥timo exemplo dessa "nova escala".  Somos mostrados como os tamanhos das caracter√≠sticas na c√©lula da mem√≥ria mudaram.  Muitos par√¢metros, mas nem uma palavra sobre o comprimento e a largura do canal do transistor! <br><br>  Como eles resolveram o problema da impossibilidade de reduzir o comprimento do canal e controlar o vazamento de tecnologia? <br><br>  Eles encontraram duas maneiras.  O primeiro est√° na testa: se a causa dos vazamentos for uma grande profundidade de implanta√ß√£o, vamos reduzi-la, de prefer√™ncia radicalmente.  A tecnologia de sil√≠cio em um isolador (SIC) √© conhecida h√° muito tempo (e tem sido usada ativamente todos esses anos, por exemplo, nos processadores AMD de 130 a 32 nm, no processador set-top box Sony Playstation 3 de 90 nm e nos aparelhos eletr√¥nicos de radiofreq√º√™ncia, energia ou espa√ßo), mas com uma diminui√ß√£o nos padr√µes de design, ela teve uma segunda chance. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/di/60/e9/di60e99py_kfghxaxb8no85yng0.jpeg"></div><br>  <i>Figura 12. Compara√ß√£o de transistores feitos usando as tecnologias volum√©tricas convencionais e FDSOI (SOI totalmente esgotada).</i> <i><br></i>  <i>Fonte - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">ST Microelectronics</a> .</i> <br><br>  Como voc√™ pode ver, a id√©ia √© mais do que elegante - o √≥xido est√° localizado sob uma camada ativa muito fina, eliminando a corrente de fuga prejudicial na videira!  Ao mesmo tempo, devido a uma diminui√ß√£o na capacidade das jun√ß√µes pn (quatro dos cinco lados do cubo de drenagem foram removidos), a velocidade aumenta e o consumo de energia diminui.  √â por isso que agora a tecnologia FDSOI 28-22-20 nm √© anunciada ativamente como uma plataforma para a Internet das coisas - o consumo √© realmente reduzido v√°rias vezes, se n√£o por uma ordem de magnitude.  E, no entanto, essa abordagem permite no futuro escalar o transistor plano convencional para um n√≠vel de 14-16 nm, o que a tecnologia volum√©trica n√£o permitir√° mais. <br><br>  No entanto, o FDSOI n√£o cai especialmente abaixo de 14 nm, e a tecnologia tamb√©m tem outros problemas (por exemplo, o terr√≠vel alto custo dos substratos SOI), em rela√ß√£o aos quais a ind√∫stria encontrou outra solu√ß√£o - os transistores FinFET.  A id√©ia de um transistor FinFET tamb√©m √© bastante elegante.  Queremos que a maior parte do espa√ßo entre o dreno e a fonte seja controlada pelo obturador?  Ent√£o, vamos cercar este espa√ßo com um obturador de todos os lados!  Bem, nem todos, tr√™s ser√£o suficientes. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/l8/fg/vt/l8fgvtnmpsxxsuiziu2cubn49e8.jpeg"></div><br>  <i>Figura 13. Estrutura do FinFET.</i> <i><br></i>  <i>Fonte - A. Tahrim et.al., ‚ÄúAn√°lise de Projeto e Desempenho de C√©lulas de 1-Bit FinFET Full Adder para Regi√£o Sub-limiar na Tecnologia de Processo de 16 nm‚Äù, Journal of Nanomaterials, 2015</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/zi/s6/pv/zis6pvbn8ang4zfeiq3wqhxtkfa.jpeg"></div><br>  <i>Figura 14. Compara√ß√£o do consumo de energia de diferentes op√ß√µes do somador feitas em transistores planares e no FinFET.</i> <i><br></i>  <i>Fonte - A. Tahrim et.al., ‚ÄúAn√°lise de Design e Desempenho de C√©lulas de 1-Bit FinFET Full Adder para Regi√£o Sub-limiar na Tecnologia de Processo de 16 nm‚Äù, Journal of Nanomaterials, 2015</i> <br><br>  No FinFET, o canal n√£o √© plano e est√° localizado diretamente abaixo da superf√≠cie do substrato, mas forma uma barbatana vertical (Fin √© a barbatana), projetando-se acima da superf√≠cie e cercada por um obturador em tr√™s lados.  Assim, todo o espa√ßo entre o dreno e a fonte √© controlado por um obturador, e os vazamentos est√°ticos s√£o bastante reduzidos.  Os primeiros FinFETs a serem produzidos em massa foram a Intel nos padr√µes de design de 22 nm, o restante foi puxado por outros fabricantes de ponta, incluindo um apologista da KNI como a Global Foundries (antiga AMD). <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> A verticalidade do canal no FinFET, entre outras coisas, permite economizar na √°rea da c√©lula, porque o FinFET com um canal amplo √© bastante estreito na proje√ß√£o, e isso, por sua vez, novamente ajudou os profissionais de marketing com suas hist√≥rias sobre a √°rea da c√©lula de mem√≥ria e sua dupla redu√ß√£o a cada novo etapa "padr√µes de projeto", n√£o mais vinculada √†s dimens√µes f√≠sicas do transistor. </font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/8v/m5/4q/8vm54q0igy8wk3h3fp9ym8qkdim.jpeg"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 15. Topologias de diferentes op√ß√µes para c√©lulas de mem√≥ria (5T-9T) em tecnologia com FinFET. Fonte - M. Ansari et. al., ‚ÄúUma c√©lula SRAM 7T de limite pr√≥ximo, com altas margens de grava√ß√£o e leitura e baixo tempo de grava√ß√£o para tecnologias FinFET abaixo de 20 nm‚Äù, o VLSI Journal on Integration, volume 50, junho de 2015.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Aqui est√£o exemplos de op√ß√µes diferentes para c√©lulas de mem√≥ria na tecnologia com FinFET. Veja como a largura geom√©trica do canal √© muito menor que o comprimento? Voc√™ tamb√©m pode ver que, apesar de todas as perturba√ß√µes, o sistema lambda entre os topologistas ainda est√° sendo usado para estimativas quantitativas. E os n√∫meros absolutos?</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/sz/kq/ue/szkquevxnndybtez1cx8nawvk5m.png"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 16. Alguns tamanhos de transistores nas tecnologias de 14-16 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fonte - os anais da confer√™ncia ConFab 2016.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Como pode ser visto na figura, o comprimento do canal topol√≥gico nas tecnologias FinFET de 16 nm ainda √© maior que os 20-25 nm, mencionados acima. E isso √© l√≥gico, porque a f√≠sica n√£o pode ser enganada. Por√©m, outra conclus√£o mais interessante pode ser tirada da mesma figura: se voc√™ olhar de perto, fica claro que o tamanho m√≠nimo dispon√≠vel nos transistores n√£o √© o comprimento do canal, mas a largura da aleta. E aqui uma descoberta engra√ßada nos espera: a largura da barbatana no processo de fabrica√ß√£o da Intel de 16 nm √© (rolo de bateria!) OITO nan√¥metros. </font></font><br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 17. Dimens√µes da aleta na tecnologia de processo Intel de 14 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fonte - </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">wikichip.org</font></font></a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Como voc√™ pode ver, aqui os profissionais de marketing, apegados ao tamanho da c√©lula da mem√≥ria, se enganaram e agora s√£o for√ßados a expressar a figura mais do que podiam. De fato, √© claro, em condi√ß√µes de uma mudan√ßa fundamental na estrutura do transistor e na expectativa dos usu√°rios de ouvir algum tipo de m√©trica, o uso de uma m√©trica que reflete a densidade da embalagem foi provavelmente a √∫nica decis√£o certa e os profissionais de marketing estavam certos, embora isso √†s vezes leve a situa√ß√µes engra√ßadas quando os mesmos padr√µes de design em empresas diferentes s√£o chamados de maneira diferente. Por exemplo, lendo as not√≠cias de que o TSMC j√° lan√ßou 7 nm e a Intel est√° atrasando novamente o in√≠cio da produ√ß√£o de 10 nm, vale lembrar que TSMC de 7 nm e Intel de 10 nm s√£o realmente os mesmos padr√µes de design em termos de densidade de embalagem e tamanho de transistores individuais.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O que vem a seguir? De fato, ningu√©m sabe. A lei de Moore se esgotou h√° algum tempo e, se h√° dez anos, a resposta para a pergunta "o que vem depois?" Como pode ser encontrado nos relat√≥rios dos centros de pesquisa, agora √© cada vez mais ouvido que desenvolvimentos promissores precisam ser abandonados, pois se tornam excessivamente dif√≠ceis de implementar. Isso j√° aconteceu com bolachas com um di√¢metro de 450 mil√≠metros, esse √© parcialmente o caso da litografia EUV (que os cientistas costumavam circular por vinte anos), e isso provavelmente acontecer√° com transistores em grafeno e nanotubos de carbono. √â necess√°rio outro avan√ßo tecnol√≥gico, mas, infelizmente, o caminho para isso ainda n√£o √© vis√≠vel. Chegou ao ponto que o novo diretor do TSMC Mark Liu </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">chamou</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A dire√ß√£o mais promissora no desenvolvimento da tecnologia microeletr√¥nica n√£o √© reduzir o tamanho dos transistores, mas a integra√ß√£o 3D. </font><font style="vertical-align: inherit;">A integra√ß√£o 3D "verdadeira", em vez de </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">combinar v√°rios chips em um √∫nico pacote,</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ser√° de fato um grande marco no desenvolvimento de microeletr√¥nica, mas a lei de Moore, como a lei de redu√ß√£o do tamanho dos transistores, parece ter morrido completamente.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt423575/">https://habr.com/ru/post/pt423575/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt423565/index.html">Gamepad da Sega Mega Drive e Raspberry Pi Parte 1 (preparat√≥rio e com tr√™s bot√µes)</a></li>
<li><a href="../pt423567/index.html">Mais uma vez sobre intelig√™ncia artificial</a></li>
<li><a href="../pt423569/index.html">Definimos de forma simples e precisa o idioma das mensagens</a></li>
<li><a href="../pt423571/index.html">Todo o tipo de coisas no MetaPost</a></li>
<li><a href="../pt423573/index.html">Sincronicidade √© um mito</a></li>
<li><a href="../pt423577/index.html">Criando um jogo de l√≥gica para uma plataforma de jogos</a></li>
<li><a href="../pt423579/index.html">Servi√ßos em nuvem para WebGL? N√£o obrigado</a></li>
<li><a href="../pt423583/index.html">Obtendo acidentes atrav√©s do NotificationIRP no OSS</a></li>
<li><a href="../pt423585/index.html">Ao vivo: CI / CD no iOS e Android</a></li>
<li><a href="../pt423587/index.html">Construindo cluster InnoDB a partir do mysql 5.7 no centos 7</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>