Timing Analyzer report for 19_PD_VHDL
Sat Apr 13 10:27:17 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Removal: 'clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'clk'
 55. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.5%      ;
;     Processors 3-4         ;   1.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Sat Apr 13 10:27:15 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                     ; Note ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; 30.2 MHz   ; 30.2 MHz        ; clk                                                                                            ;      ;
; 148.85 MHz ; 148.85 MHz      ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ;      ;
; 291.21 MHz ; 291.21 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                                         ;      ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -32.112 ; -1343.651     ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -3.554  ; -29.219       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.434  ; -9.946        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.434 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.453 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.922 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.103 ; -371.646      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.202 ; -7.212        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 1.501 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 1.508 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -541.294      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.336  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                              ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -32.112 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 33.077     ;
; -32.021 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.986     ;
; -31.913 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.878     ;
; -31.888 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.853     ;
; -31.822 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.787     ;
; -31.770 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.735     ;
; -31.689 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.654     ;
; -31.679 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.644     ;
; -31.546 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.511     ;
; -31.544 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.509     ;
; -31.453 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.418     ;
; -31.320 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 32.285     ;
; -30.481 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 31.445     ;
; -30.282 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 31.246     ;
; -30.139 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 31.103     ;
; -29.913 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 30.877     ;
; -27.263 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 28.206     ;
; -27.064 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 28.007     ;
; -26.921 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 27.864     ;
; -26.695 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 27.638     ;
; -24.757 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.721     ;
; -24.558 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.522     ;
; -24.415 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.379     ;
; -24.189 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.153     ;
; -11.325 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.266     ;
; -11.324 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.265     ;
; -11.234 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.175     ;
; -11.233 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.174     ;
; -11.101 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.042     ;
; -11.100 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.041     ;
; -11.045 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.991     ;
; -10.954 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.900     ;
; -10.821 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.767     ;
; -9.694  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.634     ;
; -9.693  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.633     ;
; -9.414  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 10.359     ;
; -7.513  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.935      ;
; -7.454  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.876      ;
; -7.426  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.848      ;
; -7.425  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.847      ;
; -7.367  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.789      ;
; -7.366  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.788      ;
; -7.241  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.663      ;
; -7.196  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.618      ;
; -7.182  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.604      ;
; -7.137  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.559      ;
; -7.107  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.529      ;
; -7.075  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 7.497      ;
; -7.048  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.470      ;
; -7.016  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 7.438      ;
; -6.707  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 7.129      ;
; -6.620  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 7.042      ;
; -6.619  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 7.041      ;
; -6.476  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 7.395      ;
; -6.475  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 7.394      ;
; -6.452  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 6.874      ;
; -6.435  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 6.857      ;
; -6.393  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 6.815      ;
; -6.390  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 6.812      ;
; -6.301  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 6.723      ;
; -6.269  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 6.691      ;
; -6.226  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.550     ; 6.677      ;
; -6.196  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.120      ;
; -6.161  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.550     ; 6.612      ;
; -5.753  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.548     ; 6.206      ;
; -5.646  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.579     ; 6.068      ;
; -5.473  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.895      ;
; -5.473  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.895      ;
; -5.473  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.895      ;
; -5.473  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.895      ;
; -5.457  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.550     ; 5.908      ;
; -5.433  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.085     ; 6.349      ;
; -5.430  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.137     ; 6.294      ;
; -5.422  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.085     ; 6.338      ;
; -5.418  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.085     ; 6.334      ;
; -5.417  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.085     ; 6.333      ;
; -5.381  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.803      ;
; -5.381  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.803      ;
; -5.381  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.803      ;
; -5.381  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.803      ;
; -5.380  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.802      ;
; -5.380  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.802      ;
; -5.380  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.802      ;
; -5.380  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.579     ; 5.802      ;
; -5.362  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.054     ; 6.309      ;
; -5.360  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.575     ; 5.786      ;
; -5.360  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.575     ; 5.786      ;
; -5.360  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.575     ; 5.786      ;
; -5.360  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.575     ; 5.786      ;
; -5.355  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.550     ; 5.806      ;
; -5.343  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.137     ; 6.207      ;
; -5.342  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.137     ; 6.206      ;
; -5.332  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 6.252      ;
; -5.332  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 6.252      ;
; -5.332  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 6.252      ;
; -5.332  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 6.252      ;
; -5.332  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 6.252      ;
; -5.322  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.748      ;
; -5.322  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.748      ;
; -5.322  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.748      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.554 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.155      ; 4.694      ;
; -3.472 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.157      ; 4.809      ;
; -3.306 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 4.944      ;
; -3.148 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.655      ; 4.983      ;
; -3.143 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.155      ; 4.477      ;
; -2.875 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 4.513      ;
; -2.859 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.250      ; 7.060      ;
; -2.816 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 4.648      ;
; -2.790 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.655      ; 4.625      ;
; -2.725 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.345      ; 3.917      ;
; -2.705 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.347      ; 3.899      ;
; -2.670 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.345      ; 3.862      ;
; -2.649 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.346      ; 3.844      ;
; -2.646 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.347      ; 3.840      ;
; -2.592 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.346      ; 3.787      ;
; -2.531 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.248      ; 6.535      ;
; -2.529 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.248      ; 6.727      ;
; -2.491 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.438      ; 6.547      ;
; -2.463 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.440      ; 6.521      ;
; -2.458 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 4.290      ;
; -2.451 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.157      ; 3.594      ;
; -2.409 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.439      ; 6.468      ;
; -2.392 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.345      ; 3.584      ;
; -2.372 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.344      ; 3.901      ;
; -2.368 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.347      ; 3.562      ;
; -2.337 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.250      ; 7.038      ;
; -2.317 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.248      ; 6.821      ;
; -2.314 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.344      ; 3.843      ;
; -2.313 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.346      ; 3.508      ;
; -2.270 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.438      ; 6.826      ;
; -2.262 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.346      ; 3.447      ;
; -2.260 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.439      ; 6.309      ;
; -2.243 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.440      ; 6.801      ;
; -2.188 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.439      ; 6.747      ;
; -2.177 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 3.815      ;
; -2.160 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.439      ; 6.709      ;
; -2.128 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.437      ; 6.521      ;
; -2.034 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.344      ; 3.563      ;
; -2.014 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.456      ; 6.077      ;
; -2.007 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.248      ; 6.705      ;
; -1.992 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.456      ; 6.555      ;
; -1.941 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.250      ; 5.948      ;
; -1.908 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.437      ; 6.801      ;
; -1.872 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.346      ; 3.404      ;
; -1.762 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.653      ; 3.594      ;
; -1.749 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.655      ; 3.584      ;
; -1.646 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.439      ; 6.042      ;
; -1.632 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.439      ; 6.528      ;
; -1.484 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.250      ; 5.991      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.434 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.354      ;
; -2.301 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.221      ;
; -1.747 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.667      ;
; -1.628 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.548      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.391      ;
; -1.440 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.360      ;
; -1.384 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.304      ;
; -1.294 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.214      ;
; -1.274 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.077      ;
; -1.258 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.061      ;
; -1.224 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.144      ;
; -1.123 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.926      ;
; -1.111 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.031      ;
; -1.065 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.868      ;
; -1.025 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.828      ;
; -0.971 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.774      ;
; -0.914 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.717      ;
; -0.785 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.588      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.687 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 2.490      ;
; -0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.374      ;
; -0.434 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.354      ;
; -0.415 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.335      ;
; -0.399 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.319      ;
; -0.362 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.282      ;
; -0.353 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.273      ;
; -0.330 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.250      ;
; -0.066 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.986      ;
; -0.063 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.983      ;
; -0.054 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.974      ;
; -0.051 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.971      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.434 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.452 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.487 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.780      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.510 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.518 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.518 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.527 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.535 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.827      ;
; 0.539 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.833      ;
; 0.555 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.847      ;
; 0.569 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.620      ; 3.692      ;
; 0.575 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.887      ;
; 0.578 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.890      ;
; 0.588 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 2.612      ; 3.703      ;
; 0.616 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.575      ; 1.403      ;
; 0.632 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.576      ; 1.420      ;
; 0.641 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.576      ; 1.429      ;
; 0.656 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 3.093      ; 4.252      ;
; 0.665 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 0.979      ;
; 0.678 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.972      ;
; 0.685 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.685 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.688 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.692 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.986      ;
; 0.699 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.706 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 1.000      ;
; 0.707 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.999      ;
; 0.711 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 1.005      ;
; 0.715 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.716 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.717 ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.717 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.717 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.717 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 1.029      ;
; 0.718 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.718 ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.718 ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.719 ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.032      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.548 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.841      ;
; 0.550 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.843      ;
; 0.550 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.843      ;
; 0.552 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.845      ;
; 0.552 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.845      ;
; 0.805 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.098      ;
; 0.821 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.114      ;
; 0.835 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.128      ;
; 0.845 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.138      ;
; 0.883 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.176      ;
; 0.889 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.182      ;
; 0.890 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.183      ;
; 0.972 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.287      ;
; 1.066 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.381      ;
; 1.072 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.387      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.098 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.413      ;
; 1.219 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.534      ;
; 1.286 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.601      ;
; 1.322 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.637      ;
; 1.434 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.749      ;
; 1.477 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.792      ;
; 1.597 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.890      ;
; 1.656 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.949      ;
; 1.704 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.997      ;
; 1.734 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.027      ;
; 1.816 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.109      ;
; 1.852 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.145      ;
; 2.079 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.372      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.389      ;
; 2.162 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.455      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.922 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.458      ; 5.641      ;
; 0.931 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.457      ; 5.649      ;
; 1.062 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.456      ; 5.779      ;
; 1.083 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.456      ; 5.800      ;
; 1.288 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 3.275      ;
; 1.295 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.959      ; 3.284      ;
; 1.298 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.655      ; 6.214      ;
; 1.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.655      ; 5.740      ;
; 1.327 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.678      ; 3.035      ;
; 1.348 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.654      ; 6.263      ;
; 1.351 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.655      ; 6.267      ;
; 1.356 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.458      ; 5.595      ;
; 1.361 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.653      ; 6.275      ;
; 1.363 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.457      ; 5.601      ;
; 1.370 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.672      ; 6.303      ;
; 1.371 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.652      ; 6.284      ;
; 1.392 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.672      ; 5.845      ;
; 1.434 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.677      ; 3.141      ;
; 1.438 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.678      ; 3.146      ;
; 1.445 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.676      ; 3.151      ;
; 1.459 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.675      ; 3.164      ;
; 1.468 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.678      ; 3.176      ;
; 1.502 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.655      ; 6.418      ;
; 1.555 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 3.542      ;
; 1.566 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.654      ; 6.001      ;
; 1.569 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.655      ; 6.005      ;
; 1.571 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.655      ; 6.007      ;
; 1.580 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.653      ; 6.014      ;
; 1.589 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.652      ; 6.022      ;
; 1.632 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.456      ; 5.869      ;
; 1.633 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.456      ; 5.870      ;
; 1.757 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.677      ; 3.464      ;
; 1.762 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.678      ; 3.470      ;
; 1.766 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.676      ; 3.472      ;
; 1.781 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.480      ; 3.291      ;
; 1.782 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.677      ; 3.489      ;
; 1.783 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.675      ; 3.488      ;
; 1.785 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.678      ; 3.493      ;
; 1.792 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.676      ; 3.498      ;
; 1.808 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.675      ; 3.513      ;
; 1.924 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 3.911      ;
; 1.968 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.481      ; 3.479      ;
; 2.191 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 4.178      ;
; 2.201 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.959      ; 4.190      ;
; 2.262 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.479      ; 3.771      ;
; 2.336 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 4.323      ;
; 2.503 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.479      ; 4.012      ;
; 2.566 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.957      ; 4.553      ;
; 2.613 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.959      ; 4.602      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.081     ; 3.023      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.095     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[14]        ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[13]        ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[11]        ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[12]        ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.068     ; 3.034      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.004      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.100 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.098     ; 3.003      ;
; -2.098 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.005      ;
; -2.098 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.005      ;
; -2.098 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.005      ;
; -2.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.099     ; 2.999      ;
; -2.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.099     ; 2.999      ;
; -2.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.100     ; 2.998      ;
; -2.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.100     ; 2.998      ;
; -2.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.100     ; 2.998      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.089 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.003      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.087 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.087     ; 2.999      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.005      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.085     ; 3.000      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[15]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[14]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[11]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[12]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[13]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.999      ;
; -2.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.001      ;
; -2.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.070     ; 3.001      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
; -1.202 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.812      ; 3.005      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.290      ;
; 1.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.290      ;
; 1.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.290      ;
; 1.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.290      ;
; 1.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.290      ;
; 1.772 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.577      ; 2.561      ;
; 1.772 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.577      ; 2.561      ;
; 1.772 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.577      ; 2.561      ;
; 1.917 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.706      ;
; 1.917 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.706      ;
; 1.917 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.706      ;
; 1.917 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.706      ;
; 1.917 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.706      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.294      ;
; 2.001 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.294      ;
; 2.019 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.586      ; 2.817      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.031 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.570      ; 2.818      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.569      ; 2.817      ;
; 2.046 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.560      ; 2.818      ;
; 2.046 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.560      ; 2.818      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 0.000        ; 0.559      ; 2.819      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.562      ; 2.822      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.589      ; 2.849      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.562      ; 2.823      ;
; 2.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.558      ; 2.819      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.051 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.554      ; 2.817      ;
; 2.061 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.544      ; 2.817      ;
; 2.061 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.544      ; 2.817      ;
; 2.061 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.544      ; 2.817      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.822      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.524      ; 2.822      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.524      ; 2.822      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.524      ; 2.822      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.524      ; 2.822      ;
; 2.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.519      ; 2.822      ;
; 2.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.519      ; 2.822      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
; 1.508 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.073      ; 2.823      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                     ; Note ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; 33.03 MHz  ; 33.03 MHz       ; clk                                                                                            ;      ;
; 154.89 MHz ; 154.89 MHz      ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ;      ;
; 305.06 MHz ; 305.06 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                                         ;      ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -29.272 ; -1230.769     ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -3.342  ; -28.030       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.278  ; -8.949        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.382 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.402 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.978 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.919 ; -316.743      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.921 ; -5.526        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 1.300 ; 0.000         ;
; clk                                    ; 1.312 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -541.294      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.262  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.272 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.031     ; 30.243     ;
; -29.189 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.031     ; 30.160     ;
; -29.069 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.031     ; 30.040     ;
; -29.063 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 30.034     ;
; -28.980 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.951     ;
; -28.940 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.911     ;
; -28.860 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.831     ;
; -28.857 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.828     ;
; -28.749 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.720     ;
; -28.737 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.708     ;
; -28.666 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.637     ;
; -28.546 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 29.517     ;
; -27.803 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 28.771     ;
; -27.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 28.562     ;
; -27.471 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 28.439     ;
; -27.280 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 28.248     ;
; -24.866 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 25.819     ;
; -24.657 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.049     ; 25.610     ;
; -24.534 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 25.487     ;
; -24.343 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 25.296     ;
; -22.638 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 23.606     ;
; -22.429 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 23.397     ;
; -22.306 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 23.274     ;
; -22.115 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 23.083     ;
; -10.237 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.184     ;
; -10.236 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.183     ;
; -10.154 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.101     ;
; -10.153 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.100     ;
; -10.034 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 10.981     ;
; -10.033 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 10.980     ;
; -9.981  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 10.934     ;
; -9.898  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 10.851     ;
; -9.778  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 10.731     ;
; -8.768  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.712      ;
; -8.767  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.711      ;
; -8.512  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.052     ; 9.462      ;
; -6.944  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.405      ;
; -6.900  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.361      ;
; -6.898  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.359      ;
; -6.891  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 7.352      ;
; -6.847  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 7.308      ;
; -6.845  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 7.306      ;
; -6.716  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.177      ;
; -6.700  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.161      ;
; -6.663  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 7.124      ;
; -6.647  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 7.108      ;
; -6.590  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.051      ;
; -6.588  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 7.049      ;
; -6.537  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 6.998      ;
; -6.535  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 6.996      ;
; -6.188  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.649      ;
; -6.144  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.605      ;
; -6.142  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.603      ;
; -5.968  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.541     ; 6.429      ;
; -5.960  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.421      ;
; -5.944  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.405      ;
; -5.915  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.541     ; 6.376      ;
; -5.834  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.295      ;
; -5.832  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 6.293      ;
; -5.831  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.760      ;
; -5.830  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.759      ;
; -5.655  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.524     ; 6.133      ;
; -5.575  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 6.510      ;
; -5.538  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.524     ; 6.016      ;
; -5.212  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.541     ; 5.673      ;
; -5.205  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.519     ; 5.688      ;
; -5.049  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.524     ; 5.527      ;
; -5.018  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.479      ;
; -5.018  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.479      ;
; -5.018  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.479      ;
; -5.018  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.479      ;
; -4.977  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.524     ; 5.455      ;
; -4.974  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.129     ; 5.847      ;
; -4.974  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.435      ;
; -4.974  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.435      ;
; -4.974  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.435      ;
; -4.974  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.435      ;
; -4.972  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.433      ;
; -4.972  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.433      ;
; -4.972  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.433      ;
; -4.972  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.541     ; 5.433      ;
; -4.948  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.074     ; 5.876      ;
; -4.934  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.074     ; 5.862      ;
; -4.930  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.129     ; 5.803      ;
; -4.928  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.129     ; 5.801      ;
; -4.926  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.074     ; 5.854      ;
; -4.922  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.384      ;
; -4.922  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.384      ;
; -4.922  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.384      ;
; -4.922  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.384      ;
; -4.918  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.380      ;
; -4.918  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.380      ;
; -4.918  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.380      ;
; -4.918  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.074     ; 5.846      ;
; -4.881  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.811      ;
; -4.881  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.811      ;
; -4.881  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.811      ;
; -4.881  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.811      ;
; -4.881  ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]               ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.811      ;
; -4.878  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.340      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.342 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.003      ; 4.410      ;
; -3.282 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.005      ; 4.523      ;
; -3.106 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 4.632      ;
; -3.015 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.463      ; 4.714      ;
; -2.984 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.003      ; 4.222      ;
; -2.728 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 3.843      ; 6.557      ;
; -2.723 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 4.249      ;
; -2.714 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 4.410      ;
; -2.661 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.463      ; 4.360      ;
; -2.621 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.181      ; 3.738      ;
; -2.606 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.183      ; 3.724      ;
; -2.589 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.169      ; 3.694      ;
; -2.571 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.171      ; 3.677      ;
; -2.546 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.183      ; 3.666      ;
; -2.512 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.171      ; 3.620      ;
; -2.428 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 3.841      ; 6.254      ;
; -2.361 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.019      ; 6.566      ;
; -2.359 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 4.055      ;
; -2.339 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.021      ; 6.545      ;
; -2.338 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.019      ; 6.043      ;
; -2.316 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.021      ; 6.022      ;
; -2.314 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 3.843      ; 6.643      ;
; -2.309 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.169      ; 3.414      ;
; -2.308 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.005      ; 3.378      ;
; -2.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 3.841      ; 6.460      ;
; -2.291 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.171      ; 3.397      ;
; -2.280 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.021      ; 6.488      ;
; -2.263 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.179      ; 3.683      ;
; -2.257 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.021      ; 5.965      ;
; -2.251 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 3.841      ; 5.907      ;
; -2.231 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.171      ; 3.339      ;
; -2.229 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.167      ; 3.637      ;
; -2.221 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.017      ; 6.420      ;
; -2.173 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.179      ; 3.284      ;
; -2.102 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.035      ; 6.314      ;
; -2.049 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 3.575      ;
; -2.014 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 3.841      ; 6.340      ;
; -1.994 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.017      ; 6.502      ;
; -1.971 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.017      ; 5.979      ;
; -1.965 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.017      ; 5.664      ;
; -1.947 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.167      ; 3.355      ;
; -1.820 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 3.843      ; 5.478      ;
; -1.755 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.020      ; 6.268      ;
; -1.754 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.182      ; 3.179      ;
; -1.739 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.035      ; 5.451      ;
; -1.689 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.461      ; 3.385      ;
; -1.673 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.463      ; 3.372      ;
; -1.403 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 3.843      ; 5.561      ;
; -1.398 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.020      ; 5.411      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.278 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.208      ;
; -2.077 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.007      ;
; -1.586 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.516      ;
; -1.435 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.365      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.239      ;
; -1.266 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.196      ;
; -1.228 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.158      ;
; -1.142 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.072      ;
; -1.113 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.902      ;
; -1.105 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.035      ;
; -1.068 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.857      ;
; -1.021 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.810      ;
; -1.000 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.930      ;
; -0.926 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.715      ;
; -0.921 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.812 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.601      ;
; -0.795 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.584      ;
; -0.638 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.427      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.596 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.385      ;
; -0.305 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.235      ;
; -0.289 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.219      ;
; -0.274 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.204      ;
; -0.259 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.189      ;
; -0.248 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.178      ;
; -0.241 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.171      ;
; -0.224 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.154      ;
; 0.037  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.893      ;
; 0.040  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.890      ;
; 0.045  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.885      ;
; 0.048  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.882      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.397 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.400 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.452 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.719      ;
; 0.463 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.730      ;
; 0.469 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.472 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.480 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.486 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.486 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.490 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.757      ;
; 0.491 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.506 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.774      ;
; 0.515 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.782      ;
; 0.543 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.402      ; 3.410      ;
; 0.545 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.830      ;
; 0.547 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.832      ;
; 0.554 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.536      ; 1.285      ;
; 0.563 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 2.399      ; 3.427      ;
; 0.564 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.539      ; 1.298      ;
; 0.580 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.539      ; 1.314      ;
; 0.600 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.887      ;
; 0.602 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.870      ;
; 0.607 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.608 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.876      ;
; 0.611 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.879      ;
; 0.624 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.629 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.897      ;
; 0.629 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.838      ; 3.932      ;
; 0.645 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.915      ;
; 0.653 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.536      ; 1.384      ;
; 0.655 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.658 ; simple_struct:u0|controller:controller_0|cnt_500Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.926      ;
; 0.663 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.093      ; 0.951      ;
; 0.665 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.666 ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.666 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.666 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.093      ; 0.954      ;
; 0.666 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.667 ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.953      ;
; 0.667 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.953      ;
; 0.667 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.953      ;
; 0.668 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.954      ;
; 0.668 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.954      ;
; 0.668 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.954      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.505 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.772      ;
; 0.506 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.773      ;
; 0.508 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.775      ;
; 0.508 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.775      ;
; 0.509 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.776      ;
; 0.752 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.019      ;
; 0.765 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.032      ;
; 0.776 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.043      ;
; 0.780 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.047      ;
; 0.784 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.045      ;
; 0.804 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.071      ;
; 0.816 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.083      ;
; 0.826 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.093      ;
; 0.856 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.117      ;
; 0.866 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.127      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 0.920 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.181      ;
; 1.000 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.261      ;
; 1.060 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.321      ;
; 1.101 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.362      ;
; 1.209 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.470      ;
; 1.233 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.494      ;
; 1.423 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.690      ;
; 1.480 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.747      ;
; 1.546 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.813      ;
; 1.595 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.862      ;
; 1.667 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.934      ;
; 1.707 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.974      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.910 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.177      ;
; 1.920 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.187      ;
; 1.941 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.208      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.978 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.025      ; 5.243      ;
; 0.985 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.024      ; 5.249      ;
; 1.059 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.023      ; 5.322      ;
; 1.096 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.023      ; 5.359      ;
; 1.170 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.208      ; 5.138      ;
; 1.194 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 2.953      ;
; 1.200 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.731      ; 2.961      ;
; 1.259 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.224      ; 5.243      ;
; 1.273 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.474      ; 2.777      ;
; 1.309 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.803      ;
; 1.325 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.465      ; 2.820      ;
; 1.332 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.463      ; 2.825      ;
; 1.349 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.461      ; 2.840      ;
; 1.350 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.471      ; 2.851      ;
; 1.371 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.025      ; 5.156      ;
; 1.375 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.024      ; 5.159      ;
; 1.383 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.209      ; 5.832      ;
; 1.383 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.209      ; 5.352      ;
; 1.398 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.210      ; 5.848      ;
; 1.398 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.210      ; 5.368      ;
; 1.409 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.208      ; 5.857      ;
; 1.409 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.208      ; 5.377      ;
; 1.421 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.206      ; 5.867      ;
; 1.422 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.206      ; 5.388      ;
; 1.430 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.205      ; 5.395      ;
; 1.457 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 3.216      ;
; 1.516 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.208      ; 5.964      ;
; 1.593 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.475      ; 3.098      ;
; 1.606 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.224      ; 6.070      ;
; 1.610 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.476      ; 3.116      ;
; 1.613 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.474      ; 3.117      ;
; 1.624 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 3.118      ;
; 1.634 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.472      ; 3.136      ;
; 1.639 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.465      ; 3.134      ;
; 1.646 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.463      ; 3.139      ;
; 1.648 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.023      ; 5.431      ;
; 1.650 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.290      ; 2.970      ;
; 1.665 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.461      ; 3.156      ;
; 1.673 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.023      ; 5.456      ;
; 1.693 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.205      ; 6.138      ;
; 1.761 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 3.520      ;
; 1.815 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.291      ; 3.136      ;
; 2.005 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.731      ; 3.766      ;
; 2.023 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 3.782      ;
; 2.081 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.289      ; 3.400      ;
; 2.137 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 3.896      ;
; 2.354 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.289      ; 3.673      ;
; 2.381 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.731      ; 4.142      ;
; 2.399 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.729      ; 4.158      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.848      ;
; -1.883 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.812      ;
; -1.883 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.812      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.082     ; 2.713      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.713      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.710      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.710      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.710      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.091     ; 2.704      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.091     ; 2.704      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.060     ; 2.735      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.709      ;
; -1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.073     ; 2.722      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[14]        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.709      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[13]        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.709      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.709      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[11]        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.709      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[12]        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.709      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.713      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.713      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.713      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.713      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.713      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.712      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.086     ; 2.708      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.703      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.091     ; 2.703      ;
; -1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.091     ; 2.703      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.078     ; 2.706      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.704      ;
; -1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.711      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[15]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[14]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[11]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[12]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[13]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
; -1.781 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.708      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
; -0.921 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.797      ; 2.710      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
; 1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.561      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.049      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.049      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.049      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.049      ;
; 1.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.049      ;
; 1.557 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.542      ; 2.294      ;
; 1.557 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.542      ; 2.294      ;
; 1.557 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.542      ; 2.294      ;
; 1.678 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.415      ;
; 1.678 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.415      ;
; 1.678 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.415      ;
; 1.678 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.415      ;
; 1.678 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.542      ; 2.415      ;
; 1.786 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 2.054      ;
; 1.786 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 2.054      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.074      ;
; 1.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.548      ; 2.557      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.530      ; 2.555      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.529      ; 2.554      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.532      ; 2.559      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.528      ; 2.560      ;
; 1.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.559      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.585      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.519      ; 2.554      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.564      ;
; 1.842 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.517      ; 2.554      ;
; 1.857 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.505      ; 2.557      ;
; 1.857 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.505      ; 2.557      ;
; 1.857 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.505      ; 2.557      ;
; 1.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.489      ; 2.560      ;
; 1.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.489      ; 2.560      ;
; 1.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.489      ; 2.560      ;
; 1.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.489      ; 2.560      ;
; 1.876 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.489      ; 2.560      ;
; 1.882 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.483      ; 2.560      ;
; 1.882 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.483      ; 2.560      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -13.274 ; -375.060      ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -1.203  ; -10.035       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.490  ; -0.931        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.163 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.187 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.249 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.444 ; -69.280       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.041 ; -0.246        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.632 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.648 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -476.610      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.412  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.274 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.250     ;
; -13.271 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.247     ;
; -13.213 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.189     ;
; -13.213 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.189     ;
; -13.210 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.186     ;
; -13.152 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.128     ;
; -13.147 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.123     ;
; -13.144 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.120     ;
; -13.086 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.062     ;
; -13.040 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.016     ;
; -13.037 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.013     ;
; -12.979 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.955     ;
; -12.582 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.013     ; 13.556     ;
; -12.521 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.013     ; 13.495     ;
; -12.455 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.013     ; 13.429     ;
; -12.348 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.013     ; 13.322     ;
; -11.186 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.023     ; 12.150     ;
; -11.125 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.023     ; 12.089     ;
; -11.059 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.023     ; 12.023     ;
; -10.952 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.023     ; 11.916     ;
; -10.057 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.013     ; 11.031     ;
; -9.996  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.013     ; 10.970     ;
; -9.930  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.013     ; 10.904     ;
; -9.823  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.013     ; 10.797     ;
; -4.333  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.296      ;
; -4.332  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.295      ;
; -4.330  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.293      ;
; -4.329  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.292      ;
; -4.272  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.235      ;
; -4.271  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.234      ;
; -4.172  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.141      ;
; -4.169  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.138      ;
; -4.111  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.080      ;
; -3.641  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.026     ; 4.602      ;
; -3.640  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.026     ; 4.601      ;
; -3.480  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.447      ;
; -2.642  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.392      ;
; -2.624  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.374      ;
; -2.586  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.336      ;
; -2.584  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.334      ;
; -2.568  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.318      ;
; -2.566  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.316      ;
; -2.528  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.278      ;
; -2.510  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.260      ;
; -2.485  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.235      ;
; -2.471  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.221      ;
; -2.467  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.217      ;
; -2.453  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.203      ;
; -2.433  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.183      ;
; -2.415  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 3.165      ;
; -2.303  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 3.053      ;
; -2.247  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.997      ;
; -2.245  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.196      ;
; -2.245  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.995      ;
; -2.244  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.195      ;
; -2.189  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.939      ;
; -2.174  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.237     ; 2.924      ;
; -2.156  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.237     ; 2.906      ;
; -2.146  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.896      ;
; -2.132  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.882      ;
; -2.094  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.844      ;
; -2.084  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.041      ;
; -2.053  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.227     ; 2.813      ;
; -2.027  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.227     ; 2.787      ;
; -1.841  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.227     ; 2.601      ;
; -1.835  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.237     ; 2.585      ;
; -1.808  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.227     ; 2.568      ;
; -1.795  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.227     ; 2.555      ;
; -1.772  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.722      ;
; -1.763  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.713      ;
; -1.754  ; simple_struct:u0|usart:usart_0|rx_counter[12]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.704      ;
; -1.745  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.495      ;
; -1.745  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.495      ;
; -1.745  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.495      ;
; -1.745  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.495      ;
; -1.745  ; simple_struct:u0|usart:usart_0|rx_counter[11]                       ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.695      ;
; -1.743  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.058     ; 2.672      ;
; -1.720  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.027     ; 2.680      ;
; -1.712  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.462      ;
; -1.712  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.462      ;
; -1.712  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.462      ;
; -1.712  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.462      ;
; -1.689  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.439      ;
; -1.689  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.439      ;
; -1.689  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.439      ;
; -1.689  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.439      ;
; -1.687  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.058     ; 2.616      ;
; -1.687  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[3]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.437      ;
; -1.687  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[2]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.437      ;
; -1.687  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[1]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.437      ;
; -1.687  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[0]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.437      ;
; -1.685  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.058     ; 2.614      ;
; -1.660  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.602      ;
; -1.656  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.027     ; 2.616      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.406      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.406      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[5]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.406      ;
; -1.656  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_data[4]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.406      ;
; -1.654  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[7]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.404      ;
; -1.654  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|rx_data[6]                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.404      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.203 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 1.984      ; 3.445      ;
; -1.179 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 1.982      ; 3.325      ;
; -1.123 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.608      ; 2.280      ;
; -1.057 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 1.982      ; 3.297      ;
; -1.000 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.057      ; 3.159      ;
; -0.970 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.610      ; 2.223      ;
; -0.919 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.060      ; 3.082      ;
; -0.907 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 2.347      ;
; -0.906 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.062      ; 3.070      ;
; -0.880 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.069      ; 3.051      ;
; -0.879 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.061      ; 3.043      ;
; -0.844 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.893      ; 2.380      ;
; -0.825 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.608      ; 2.076      ;
; -0.789 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.060      ; 3.114      ;
; -0.766 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 2.206      ;
; -0.698 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 2.232      ;
; -0.658 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.893      ; 2.194      ;
; -0.645 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.063      ; 2.973      ;
; -0.585 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.686      ; 1.759      ;
; -0.580 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.688      ; 1.755      ;
; -0.578 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.609      ; 1.735      ;
; -0.575 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 1.983      ; 2.721      ;
; -0.551 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.687      ; 1.726      ;
; -0.524 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.984      ; 3.266      ;
; -0.510 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 2.044      ;
; -0.495 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.768      ; 1.751      ;
; -0.487 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.770      ; 1.744      ;
; -0.465 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.686      ; 1.801      ;
; -0.462 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.769      ; 1.719      ;
; -0.451 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 1.891      ;
; -0.439 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.683      ; 1.609      ;
; -0.377 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.982      ; 3.117      ;
; -0.374 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.768      ; 1.792      ;
; -0.352 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.768      ; 1.608      ;
; -0.343 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.770      ; 1.600      ;
; -0.315 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.769      ; 1.572      ;
; -0.276 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.982      ; 2.922      ;
; -0.227 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.768      ; 1.645      ;
; -0.226 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.060      ; 2.889      ;
; -0.213 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.062      ; 2.877      ;
; -0.198 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.891      ; 1.732      ;
; -0.186 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.061      ; 2.850      ;
; -0.180 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.893      ; 1.716      ;
; -0.127 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.057      ; 2.786      ;
; -0.111 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.689      ; 1.450      ;
; -0.100 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.983      ; 2.746      ;
; -0.096 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.060      ; 2.921      ;
; -0.018 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.069      ; 2.689      ;
; 0.183  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.063      ; 2.645      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.490 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.441      ;
; -0.469 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.420      ;
; -0.205 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.156      ;
; -0.105 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.056      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.084 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.035      ;
; -0.015 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.966      ;
; -0.002 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.348      ;
; 0.015  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.936      ;
; 0.018  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.933      ;
; 0.024  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.322      ;
; 0.043  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.908      ;
; 0.049  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.902      ;
; 0.103  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.243      ;
; 0.105  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.241      ;
; 0.133  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.213      ;
; 0.157  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.189      ;
; 0.215  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.131      ;
; 0.252  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.094      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.313  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.033      ;
; 0.355  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.596      ;
; 0.367  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.584      ;
; 0.376  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.575      ;
; 0.381  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.570      ;
; 0.402  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.549      ;
; 0.405  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.422  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.529      ;
; 0.540  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.411      ;
; 0.541  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.410      ;
; 0.544  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.407      ;
; 0.547  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.404      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.163 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 1.374      ; 1.756      ;
; 0.178 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.199 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|controller:controller_0|key2Prev                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.212 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 1.109      ; 1.543      ;
; 0.219 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.221 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.245 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.373      ;
; 0.249 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.377      ;
; 0.254 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.383      ;
; 0.257 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.236      ; 0.578      ;
; 0.259 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.265 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.236      ; 0.585      ;
; 0.265 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.269 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 1.104      ; 1.593      ;
; 0.272 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.280 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.284 ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|controller:controller_0|cnt_500Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.285 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.226 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.346      ;
; 0.228 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.349      ;
; 0.230 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.350      ;
; 0.231 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.351      ;
; 0.320 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.919      ;
; 0.325 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.445      ;
; 0.338 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.458      ;
; 0.342 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.462      ;
; 0.344 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.464      ;
; 0.349 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.469      ;
; 0.351 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.471      ;
; 0.367 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.966      ;
; 0.370 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.490      ;
; 0.384 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.983      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.397 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 0.996      ;
; 0.425 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.024      ;
; 0.435 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.034      ;
; 0.460 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.059      ;
; 0.474 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.073      ;
; 0.514 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.113      ;
; 0.634 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.754      ;
; 0.663 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.783      ;
; 0.676 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.796      ;
; 0.732 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.852      ;
; 0.765 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.885      ;
; 0.771 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.891      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.975      ;
; 0.869 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.989      ;
; 0.872 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.992      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.249 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.164      ; 2.518      ;
; 0.309 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.172      ; 2.586      ;
; 0.339 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.163      ; 2.607      ;
; 0.359 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.162      ; 2.626      ;
; 0.361 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.164      ; 2.630      ;
; 0.370 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.162      ; 2.637      ;
; 0.380 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.035      ; 1.445      ;
; 0.381 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.082      ; 2.568      ;
; 0.396 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.081      ; 2.582      ;
; 0.401 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.159      ; 2.665      ;
; 0.408 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 1.471      ;
; 0.410 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.923      ; 1.363      ;
; 0.431 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.922      ; 1.383      ;
; 0.433 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.924      ; 1.387      ;
; 0.438 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.922      ; 1.390      ;
; 0.445 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.846      ; 1.321      ;
; 0.498 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.841      ; 1.369      ;
; 0.525 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.923      ; 1.478      ;
; 0.530 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.080      ; 2.715      ;
; 0.534 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 1.597      ;
; 0.546 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.922      ; 1.498      ;
; 0.546 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.924      ; 1.500      ;
; 0.551 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.922      ; 1.503      ;
; 0.580 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.080      ; 2.765      ;
; 0.604 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.845      ; 1.479      ;
; 0.626 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.844      ; 1.500      ;
; 0.628 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.846      ; 1.504      ;
; 0.629 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.844      ; 1.503      ;
; 0.671 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.763      ; 1.464      ;
; 0.674 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 1.737      ;
; 0.701 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.764      ; 1.495      ;
; 0.748 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.035      ; 1.813      ;
; 0.803 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 1.866      ;
; 0.818 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 1.881      ;
; 0.838 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.082      ; 2.545      ;
; 0.854 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.762      ; 1.646      ;
; 0.855 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.081      ; 2.561      ;
; 0.891 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.035      ; 1.956      ;
; 0.950 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.080      ; 2.655      ;
; 0.999 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.033      ; 2.062      ;
; 1.002 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.163      ; 2.790      ;
; 1.021 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.162      ; 2.808      ;
; 1.024 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.164      ; 2.813      ;
; 1.033 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.162      ; 2.820      ;
; 1.034 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.164      ; 2.823      ;
; 1.063 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 0.762      ; 1.855      ;
; 1.075 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.080      ; 2.780      ;
; 1.136 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.172      ; 2.933      ;
; 1.225 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.159      ; 3.009      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.394      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[14]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[13]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[11]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[12]        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.049     ; 1.381      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.049     ; 1.381      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.050     ; 1.380      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.380      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.380      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.399      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.389      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.389      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.389      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.389      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.389      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.388      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.384      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.385      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.385      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.385      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.385      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.385      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.384      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.382      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[15]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[14]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[10]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[11]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[12]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[13]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.381      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.380      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.383      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.430 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.382      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.381      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.381      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.381      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.381      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.382      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.381      ;
; -0.375 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.325      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
; -0.041 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.369      ; 1.387      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.952      ;
; 0.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.952      ;
; 0.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.952      ;
; 0.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.952      ;
; 0.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.952      ;
; 0.753 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.073      ;
; 0.753 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.073      ;
; 0.753 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.073      ;
; 0.803 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.236      ; 1.123      ;
; 0.803 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.236      ; 1.123      ;
; 0.803 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.236      ; 1.123      ;
; 0.803 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.236      ; 1.123      ;
; 0.803 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.236      ; 1.123      ;
; 0.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.950      ;
; 0.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.950      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.920 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.239      ; 1.243      ;
; 0.924 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.244      ;
; 0.924 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.244      ;
; 0.924 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.236      ; 1.244      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 0.000        ; 0.231      ; 1.242      ;
; 0.927 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.230      ; 1.241      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.932 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.229      ; 1.246      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.233      ; 1.251      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.247      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.223      ; 1.242      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.935 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.222      ; 1.241      ;
; 0.936 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.223      ; 1.243      ;
; 0.936 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.223      ; 1.243      ;
; 0.936 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.223      ; 1.243      ;
; 0.947 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.215      ; 1.246      ;
; 0.947 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.215      ; 1.246      ;
; 0.947 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.215      ; 1.246      ;
; 0.947 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.215      ; 1.246      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.485      ; 1.247      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -32.112   ; 0.163 ; -2.103   ; 0.632   ; -3.000              ;
;  clk                                                                                            ; -32.112   ; 0.163 ; -2.103   ; 0.632   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -3.554    ; 0.249 ; N/A      ; N/A     ; 0.262               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.434    ; 0.187 ; -1.202   ; 0.648   ; -1.487              ;
; Design-wide TNS                                                                                 ; -1382.816 ; 0.0   ; -378.858 ; 0.0     ; -550.216            ;
;  clk                                                                                            ; -1343.651 ; 0.000 ; -371.646 ; 0.000   ; -541.294            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -29.219   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -9.946    ; 0.000 ; -7.212   ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                                                                            ; 20           ; 20       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 30           ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 14           ; 14       ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                                                                            ; 20           ; 20       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 30           ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 14           ; 14       ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 217      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 217      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Sat Apr 13 10:27:14 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 11 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -32.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -32.112           -1343.651 clk 
    Info (332119):    -3.554             -29.219 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -2.434              -9.946 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.922               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -2.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.103            -371.646 clk 
    Info (332119):    -1.202              -7.212 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.501               0.000 clk 
    Info (332119):     1.508               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -541.294 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.336               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -29.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -29.272           -1230.769 clk 
    Info (332119):    -3.342             -28.030 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -2.278              -8.949 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.978               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -1.919
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.919            -316.743 clk 
    Info (332119):    -0.921              -5.526 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.300               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.312               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -541.294 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.262               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.274            -375.060 clk 
    Info (332119):    -1.203             -10.035 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -0.490              -0.931 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.163               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.249               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -0.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.444             -69.280 clk 
    Info (332119):    -0.041              -0.246 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.632
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.632               0.000 clk 
    Info (332119):     0.648               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -476.610 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.412               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4789 megabytes
    Info: Processing ended: Sat Apr 13 10:27:17 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


