\chapter{Schlussfolgerung}
\label{chap:schlussfolgerung}
Das Ziel dieser Arbeit war es, durch einen genetischen Optimierungsalgorithmus eine Register-Allokation zu finden, welche die Verlustleistung des KAVUAKA-Prozessors minimiert. Es wurde zu beginn die These aufgestellt, dass die Verlustleistung proportional mit der Schaltaktivität der Register-Adressleitungen steigt. Durch einen Vergleich des Best- und Worst-Case-Adressierung, wurde ein Optimierungspotential von 7,87\% für die Verlustleistung des gesamten Prozessors und 38,65\% für die Schaltleistung ermittelt. Dadurch wurde ein klarer Zusammenhang der Schaltaktivität und der Verlustleistung festgestellt und die aufgestellt These konnte bewiesen werden. Um diesen Ansatz in der Register-Allokation umzusetzen, wurde zu Beginn ein Modell gewählt, dass den Freiheitsgrad von virtuellen Registern ausnutzt und diese so allokiert, dass die Schaltaktivität der Register-Adressierung minimiert wird. Mittels einer neu implementierten Heuristik wurde so mithilfe der Hamming-Distanz die Schaltaktivität der Target-Port-Adressen minimiert. Dabei wurden in den programmierten synthetischen Test eine Verlustleistungseinsparungen von 1\% für die Gesamtverlustleistung gegenüber der alten Implementierung ohne Schaltaktivitätsoptimierung erzielt.
Um die Schaltleistungen noch weiter zu minimieren und ebenfalls die Source-Port-Adressen in die Optimierung mit einzubinden, wurde ein genetische Optimierungsalgorithmus implementiert. Dieser optimiert anhand der Hamming-Distanz gepaart mit der Lastkapazität als Fitness-Wert die Schaltaktivität im Multishared Register-File. Dabei hat die Evaluation, mittels synthetischen Tests gezeigt, dass die Parameter des Algorithmus an das jeweilige Problem angepasst werden muss und nicht pauschalisiert werden kann. Eine Startpopulationsberechnung durch eine Heuristik und dynamische Anpassung der Mutationswahrscheinlichkeit ist jedoch für alle Problemstellungen sinnvoll.
Durch den Einsatz des genetischen Algorithmus kann die Hamming-Distanz der Adressen minimiert werde, welches eine Minimierung der Schaltleistung der Adress-Ports mit sich führt.  
Die Evaluation hat gezeigt, dass dadurch eine geeignete Adressierung gefunden werden kann, die die dynamische Verlustleistung insbesondere in den Register-Files minimiert. Dabei liegt die Einsparung gegenüber der alten Implementierung bei XXX\%. Für die realen Testfälle des Beamforming und emulated-floation-point sind Einsparungen von XXX \% zu erzielen. Dabei ist zu beachten, dass es zu Schaltaktivitäten der Daten auf Grund des Verhaltens der Adressdecoder kommt und diese eine Verschlechterung der Verlustleistungsergebnisse erzeugt. Die Einsparungen sind nicht sehr hoch, werden jedoch nur durch eine Veränderung der Software erreicht. Dadurch muss kein Abtausch zwischen Energieeffizienz und Chipfläche stattfinden, welches eine deutlicher Vorteil gegenüber anderen Ansätzen darstellt.
Außerdem wurde der Einfluss der Lastkapazität auf die Verlustleistung bewiesen und aufgezeigt. Durch eine Berücksichtigung dieser, kann die Leistung weiter optimiert werden.
Dadurch das, dass die Register-Allokation dem Scheduling untergeordnet ist, kann es zu sehr langen Berechnungszeiten kommen. Dies ist insbesondere der Fall, wenn für das Scheduling und die Register-Allokation ein genetischer Algorithmus gewählt wurde. Außerdem steht die Berechnungsdauer mit der Anzahl an virtuellen Registern bei der genetischen Register-Allokation in Korrelation. Da jedoch für die meisten Programme ein List-Scheduling ausreicht, kann der genetische Algorithmus für die Register-Allokation immer eingesetzt werden.\\
Weitere ausgiebiges Testen und optimieren der Parameter des genetischen Algorithmus, können in Zukunft die Verlustleitung weiter an das Optimierungspotential angleichen und so den Energiebedarf weiter senken. Außerdem könnte durch den Einsatz von Clock-Gating eine weitere Funktion eingebaut werden, die es ermöglicht die Schaltaktivität und die damit verbundene Verlustleistung in ungenutzten Teilen des Prozessors zu senken. Durch den Einsatz von Dummy-Registern kann zudem verhinder werden, dass Variablen mit geringer Lebensdauer an das Register-File zurückgeschrieben werden und dort Verlustleistung verursacht. Außerdem ist dieser Ansatz auf andere DSPs übertragbar und kann auch dort ohne Performance-Verlust oder Hardwareanpassung die Verlustleistung minimieren.\\
Alles in Allem wurde gezeigt, dass durch eine Anpassung des Schedulers die Verlustleistung um nahezu 1\% gesenkt werden kann und es dadurch Hörgerät-Nutzern ermöglicht längere Zeit besser zu hören und die Lebensqualität zu erhöhen.\\
%
%Außerdem wurde eine weitere Pipeline-Stufe in dem Prozessor eingebaut. Diese verhindert, dass Glitches durch die Berechnung der Adressen an die Register-Files weitergeleitet werden und dort Schaltleistung verursacht.


