1. FUNCIONAMIENTO DE MÁQUINAS DE ESTADO FINITO Y DIFERENCIAS ENTRE MÁQUINAS DE MOORE Y MEALY

Circuito secuencial o máquina de estados: un circuito secuencial está formado por una etapa de lógica combinacional y una sección de memoria (flip-flops). En un circuito
secuencial sincronizado, hay una entrada de reloj en la etapa de memoria. Para el correcto funcionamiento del circuito se requiere la información almacenada en la etapa de memoria, así como las entradas de la lógica combinacional (I0, I1, ....., Im). En cualquier instante de tiempo, la memoria se encuentra en un estado denominado estado actual y avanza al estado siguiente con un impulso de reloj, determinado por las condiciones de las líneas de excitación (Y0, Y1, ...., Yp). El estado actual de la memoria se representa por las variables de estado (Q0, Q1, ...., Qx). Estas variables de estado, junto con las entradas (I0, I1, ..., Im), determinan las salidas del sistema (O0, O1, ...., On).
Los circuitos secuenciales pueden clasificarse en dos tipos; (1) aquellos en los que la salida o salidas dependen únicamente del estado interno actual (denominados
circuitos de Moore) y (2) aquellos en los que la salida o salidas dependen tanto del estado actual como de la entrada o entradas (denominados circuitos de Mealy).

2. Explique los conceptos de setup time y hold time. ¿Qué importancia tienen en el diseño de sistemas digitales?
SETUP TIME: El dato debe estar estable un tiempo antes que el flanco activo de reloj.
HOLD TIME: El flanco debe permanecer un tiempo después del flanco activo de reloj.

El tiempo de establecimiento, setup time (tS) es el intervalo mínimo que los niveles lógicos deben mantener constantes en las entradas (J y K, S y R o D) antes de que llegue el flanco de disparo del impulso de reloj, de modo que dichos niveles sincronicen correctamente en el flip-flop. Este intervalo, para el caso de un flip-flop
D. El tiempo de mantenimiento, hold time (th) es el intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas después de que haya pasado el flanco de disparo del impulso de reloj, de modo que dichos niveles se sincronicen correctamente en el flip-flop.

3. Explique los conceptos de tiempos de propagación y tiempos de contaminación en circuitos combinacionales. Investigue sobre la ruta crítica y cómo esta afecta en el diseño de sistemas digitales complejos; por ejemplo, un procesador con pipeline. Investigue su relación con la frecuencia máxima de operación de un circuito.

Tiempo de retardo de propagación. Este parámetro limita la frecuencia o velocidad de conmutación a la que un circuito lógico puede operar. Cuando se aplican a los circuitos lógicos, los términos baja velocidad y alta velocidad hacen referencia al retardo de propagación. Cuanto menor sea el tiempo de propagación, mayor será la velocidad del circuito y mayor será la frecuencia a la que puede operar.
 El retardo de contaminación (denotado como t cd ) es la cantidad mínima de tiempo desde que una entrada cambia hasta que cualquier salida comienza a cambiar su valor. Este cambio de valor no implica que el valor haya alcanzado una condición estable. El retardo de contaminación solo especifica que la salida aumenta (o cae) al 50% del nivel de voltaje para un nivel lógico alto.
 La ruta crítica es en realidad la frecuencia máxima de trabajo alcanzada por el conjunto. A mayor ruta crítica (tiempo o retraso entre registros) menor es la frecuencia máxima de trabajo y a menor ruta crítica mayor frecuencia de trabajo, siendo una la inversa de la otra. Repartir o segmentar equitativamente el cálculo hace que esa frecuencia sea la óptima a costa de más área para el almacenamiento o registro de los datos intervinientes y de un retraso o latencia (en ciclos de reloj/tiempo) en la salida del resultado equivalente al número de segmentaciones o registros realizados. La ventaja primordial de este sistema es que, una vez el pipe está lleno, es decir, después de una latencia, los resultados de cada comando vienen uno tras otro cada flanco de reloj y sin latencia extra por estar encadenados dentro del mismo pipe. Todo esto habiendo maximizado la frecuencia máxima de trabajo.
 
 4. No existe ningún reloj con retardo cero, desfasaje cero, y corrimiento cero. Los FPGAs tienen ruteo dedicado de bajo desfasaje y alta capacidad de señales (fan-out). Opciones con VHDL/Verilog: Instanciar los componentes específicos del fabricante del FPGA. Dejar a la herramienta de síntesis que identifique las señales
de alto fan-out y automáticamente infiera la lógica necesaria.
Para dividir la frecuencia Básicamente, hay dos maneras de hacerlo. La primera es utilizar el núcleo del sintetizador de reloj nativo de Xilinx. Una de las ventajas de esto es que las herramientas de Xlinx reconocerán el reloj como tal y lo enrutarán a través de las vías necesarias. Las herramientas también manejarán cualquier restricción de tiempo (no es realmente aplicable en este caso, ya que es un reloj de 2Hz).
La segunda forma es utilizar un contador para contar el número de pulsos del reloj más rápido hasta que haya pasado la mitad de su período de reloj más lento. Ejemplo, el número de pulsos de reloj rápidos que componen un periodo de reloj de un ciclo de reloj lento es 50000000/2 = 25000000. Como queremos la mitad de un período de reloj, eso es 25000000/2 = 12500000 para cada medio ciclo. (la duración de cada alta o baja)
Los rebotes son las falsas pulsaciones (ruido) que se producen al hacer contactos falsos en el interruptor . El proceso de eliminarlos se llama "Debounce". Los dispositivos electrónicos al cambiar de estado generan una señal que, sin ser perfectamente cuadrada, en general es más o menos "recta".





