vlog riscv_core_64bit_adder.sv mem_translator.sv riscv_core_alu_decoder.sv mem_shifter.sv riscv_core_icache_controller.sv riscv_core_icache_memory.sv riscv_core_icache_top.sv riscv_core_compressed_decoder.sv riscv_core_alu.sv riscv_core_ldextend.sv data_mem_top.sv riscv_core_branch_unit.sv riscv_core_hazard_unit.sv  riscv_core_immextend.sv riscv_core_main_decoder.sv riscv_core_mux2x1.sv riscv_core_mux3x1.sv riscv_core_mux4x1.sv riscv_core_pcsrc.sv riscv_core_booth.sv riscv_core_div_in.sv riscv_core_div_out.sv riscv_core_mul_div_ctrl.sv riscv_core_mul_in.sv riscv_core_mul_div.sv riscv_core_non_restoring.sv riscv_core_mul_out.sv riscv_core_pipe.sv riscv_core_rf.sv riscv_core_amo_alu.sv riscv_core_csr_control_signals.sv riscv_core_dcache_controller.sv riscv_core_dcache_memory.sv riscv_core_mux_2to1.sv riscv_core_dcache_top.sv main_mem.sv csr_regfile.sv   riscv_core_main_decoder_top.sv   riscv_core_top.sv top_fpga.v tb_rv.sv
vsim -debugdb tb
add wave -r /*

