### 实验四

#### 信号描述

|  信号名  | 方向 |            描述            |
| :------: | :--: | :------------------------: |
|    op    |  I   |         指令操作码         |
|  RegDst  |  O   |        数据选择信号        |
|  ALUSrc  |  O   |        数据选择信号        |
| MemtoReg |  O   |        数据选择信号        |
| RegWrite |  O   |      寄存器写使能信号      |
| MemWrite |  O   |      存储器写使能信号      |
|  Branch  |  O   | 表示当前指令是否是分支指令 |
|   Jump   |  O   | 表示当前指令是否是跳转指令 |
|  ExtOp   |  O   |      符号/零扩展信号       |
|  ALUop   |  O   |      ALU运算类型信号       |

#### 方程

为使方程简洁 所有的x均视为0处理

```verilog
assign RegDst = (!op[5] & !op[4] & !op[3] & !op[2] & !op[1] & !op[0]);
assign ALUSrc = (!op[5] & !op[4] & op[3] & op[2] & !op[1] & op[0])
                + (op[5] & !op[4] & !op[3] & !op[2] & op[1] & op[0])
                + (op[5] & !op[4] & op[3] & !op[2] & op[1] & op[0]);
assign MemtoReg = (op[5] & !op[4] & !op[3] & !op[2] & op[1] & op[0]);
assign RegWrite = (!op[5] & !op[4] & !op[3] & !op[2] & !op[1] & !op[0])
                + (!op[5] & !op[4] & op[3] & op[2] & !op[1] & op[0])
                + (op[5] & !op[4] & !op[3] & !op[2] & op[1] & op[0]);
assign MemWrite = (op[5] & !op[4] & op[3] & !op[2] & op[1] & op[0]);
assign Branch = (!op[5] & !op[4] & !op[3] & op[2] & !op[1] & !op[0]);
assign Jump = (!op[5] & !op[4] & !op[3] & !op[2] & op[1] & !op[0]);
assign ExtOp = (op[5] & !op[4] & !op[3] & !op[2] & op[1] & op[0])
            + (op[5] & !op[4] & op[3] & !op[2] & op[1] & op[0]);
assign ALUop[2] = (!op[5] & !op[4] & !op[3] & op[2] & !op[1] & !op[0]);
assign ALUop[1] = (!op[5] & !op[4] & op[3] & op[2] & !op[1] & op[0]);
assign ALUop[0] = (!op[5] & !op[4] & !op[3] & !op[2] & !op[1] & !op[0]);
```