# **FPGA学习指南**
## 1. 开发工具：
- quartus prime lite edition 22.1.0（questa simulation）
- ModelSim 20.1
## 2. 开发板：cyclone iv ep4ce6e22c8n fpga开发板
## 3. FPGA基础概念：
1. FPGA的核心由以下几个部分组成：

   - 可编程逻辑单元（CLB）：CLB是FPGA的基本构建块，包含查找表（LUT）-->触发器和多路复用器等组件。CLB可以配置为执行各种逻辑功能。
   - 可编程互连资源：FPGA内部的逻辑单元通过可编程互连资源连接在一起，形成复杂的电路。
   - 输入/输出块（IOB）：IOB用于与外部设备进行通信，支持多种电气标准和协议。
   - 块存储器（BRAM）：FPGA通常包含一定数量的块存储器，用于存储数据。
   - 数字信号处理单元（DSP）：一些FPGA还包含专用的DSP单元，用于高效执行乘法和累加操作。

2. FPGA开发流程：

   - 设计输入：设计人员使用硬件描述语言（HDL）如Verilog或VHDL编写设计代码。
   - 综合与优化：综合工具将HDL代码转换为可配置的逻辑单元和互连资源的描述。
   - 布局与布线：布局工具将逻辑单元和互连资源放置在FPGA芯片上，并确定它们之间的连接。
   - 时序分析：时序分析工具检查设计是否满足时序要求，确保信号在正确的时间到达目标逻辑单元。 
   - 生成比特流文件：布局与布线完成后，生成比特流文件，该文件包含FPGA配置信息，用于将设计加载到FPGA芯片中。
   - 硬件测试与验证：将比特流文件加载到FPGA芯片中，进行硬件测试和验证，确保设计按预期工作。

3. FPGA设计流程：
   设计规划-->波形绘制-->代码编写-->代码编译-->逻辑仿真-->波形对比-->绑定管脚-->分析综合布局布线-->上板验证
## 4.项目上手：点亮一个LED灯
1. 新建一个quartus工程，选择对应的FPGA型号cyclone iv ep4ce6e22c8n
2. 新建一个verilog文件，编写代码：
```verilog
module led
(
    //端口定义
    input wire key_in,//按键K1
    output reg led_out
);

initial begin
    led_out = key_in;//将按键K1的输入值赋给LED灯的输出值
end 

endmodule
```
3. 绑定管脚，将key_in和led_out分别绑定到K1和LED灯上
4. 分析综合布局布线
5. 上板验证，按下按键K1，LED灯亮起
