/top_level2_tb/uut/rst	  1	I
/top_level2_tb/uut/clk	  2	I
/top_level2_tb/uut/inputs(5)	  3	I
/top_level2_tb/uut/inputs(4)	  4	I
/top_level2_tb/uut/inputs(3)	  5	I
/top_level2_tb/uut/inputs(2)	  6	I
/top_level2_tb/uut/inputs(1)	  7	I
/top_level2_tb/uut/inputs(0)	  8	I
/top_level2_tb/uut/vga_h_sync	  9	O
/top_level2_tb/uut/vga_v_sync	 10	O
/top_level2_tb/uut/vga_red	 11	O
/top_level2_tb/uut/vga_green	 12	O
/top_level2_tb/uut/vga_blue	 13	O
/top_level2_tb/uut/dbg_check_start	 14	O
/top_level2_tb/uut/dbg_check_ready	 15	O
/top_level2_tb/uut/dbg_draw_erase_start	 16	O
/top_level2_tb/uut/dbg_draw_erase_ready	 17	O
/top_level2_tb/uut/dbg_clear_shift_start	 18	O
/top_level2_tb/uut/dbg_clear_shift_ready	 19	O
/top_level2_tb/uut/dbg_draw_score_start	 20	O
/top_level2_tb/uut/dbg_draw_score_ready	 21	O
/top_level2_tb/uut/dbg_lut_start	 22	O
/top_level2_tb/uut/dbg_lut_ready	 23	O
/top_level2_tb/uut/dbg_timer_start	 24	O
/top_level2_tb/uut/dbg_timer_ready	 25	O
/top_level2_tb/uut/dbg_ram_we	 26	O
/top_level2_tb/uut/dbg_ram_data_in	 27	O
/top_level2_tb/uut/dbg_ram_data_out	 28	O
/top_level2_tb/uut/dbg_ram_data_vga	 29	O
/top_level2_tb/uut/dbg_ram_addr_part(1)	 30	O
/top_level2_tb/uut/dbg_ram_addr_part(0)	 31	O
