Fitter report for ECE423_soc
Sat Mar 28 14:18:55 2015
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar 28 14:18:55 2015          ;
; Quartus II 64-Bit Version          ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; ECE423_soc                                     ;
; Top-level Entity Name              ; ECE423_soc                                     ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 17,195 / 33,216 ( 52 % )                       ;
;     Total combinational functions  ; 15,347 / 33,216 ( 46 % )                       ;
;     Dedicated logic registers      ; 8,281 / 33,216 ( 25 % )                        ;
; Total registers                    ; 8333                                           ;
; Total pins                         ; 124 / 475 ( 26 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 191,488 / 483,840 ( 40 % )                     ;
; Embedded Multiplier 9-bit elements ; 32 / 70 ( 46 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  11.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15] ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[16]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[17]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[18]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[19]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[20]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[21]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[22]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[23]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[24]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[25]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[26]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[27]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[28]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[29]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[30]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src1[31]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|D_bht_data[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[0]                                                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; unnamed:inst|cpu_0:the_cpu_0|D_bht_data[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[1]                                                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[12]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[13]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[14]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[15]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[16]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[17]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[18]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[19]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[20]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[21]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[22]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[23]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[24]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[25]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[26]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[27]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[28]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[29]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[30]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src1[31]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAA            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[12]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[13]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[14]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[15]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                                                                                                                                                                                 ; DATAB            ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|D_bht_data[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht|altsyncram:the_altsyncram|altsyncram_9pf1:auto_generated|q_b[0]                                                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; unnamed:inst|cpu_1:the_cpu_1|D_bht_data[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht|altsyncram:the_altsyncram|altsyncram_9pf1:auto_generated|q_b[1]                                                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_bank[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_bank[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[0]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[0]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[1]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[1]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[2]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[2]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[3]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[3]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[4]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[4]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[5]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[5]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[6]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[6]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[7]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[7]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[8]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[8]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[9]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                         ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[9]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[10]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[10]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[11]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[11]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[12]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[12]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[13]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[13]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[14]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[14]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[15]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[15]                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; unnamed:inst|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_dqm[0]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|m_dqm[1]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[0]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[1]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[2]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[3]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[4]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[5]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[6]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[7]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[8]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[9]                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[10]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[11]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[12]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[13]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[14]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
; unnamed:inst|sdram_0:the_sdram_0|za_data[15]                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                        ; COMBOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HEX0[7]       ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX1[7]       ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; HEX2[7]       ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX3[7]       ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; HEX4[7]       ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[7]       ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]       ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]       ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]       ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]       ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]       ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[7]       ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]       ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]       ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]       ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[7]       ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]       ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]       ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]       ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]       ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]       ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]       ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]      ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]      ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]       ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]       ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]       ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SW[0]         ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; SW[10]        ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; SW[11]        ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; SW[12]        ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; SW[13]        ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SW[14]        ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; SW[15]        ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; SW[1]         ; PIN_N26       ; QSF Assignment ;
; Location ;                ;              ; SW[2]         ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; SW[3]         ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; SW[4]         ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; SW[5]         ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; SW[6]         ; PIN_AC13      ; QSF Assignment ;
; Location ;                ;              ; SW[7]         ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; SW[8]         ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; SW[9]         ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 24374 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 24374 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 24090   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 277     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/c73chan/ECE423/Lab1/ECE423_soc.pin.


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+---------------------------------------------+-------------------------------------------------+
; Resource                                    ; Usage                                           ;
+---------------------------------------------+-------------------------------------------------+
; Total logic elements                        ; 17,195 / 33,216 ( 52 % )                        ;
;     -- Combinational with no register       ; 8914                                            ;
;     -- Register only                        ; 1848                                            ;
;     -- Combinational with a register        ; 6433                                            ;
;                                             ;                                                 ;
; Logic element usage by number of LUT inputs ;                                                 ;
;     -- 4 input functions                    ; 7005                                            ;
;     -- 3 input functions                    ; 5958                                            ;
;     -- <=2 input functions                  ; 2384                                            ;
;     -- Register only                        ; 1848                                            ;
;                                             ;                                                 ;
; Logic elements by mode                      ;                                                 ;
;     -- normal mode                          ; 11387                                           ;
;     -- arithmetic mode                      ; 3960                                            ;
;                                             ;                                                 ;
; Total registers*                            ; 8,333 / 34,593 ( 24 % )                         ;
;     -- Dedicated logic registers            ; 8,281 / 33,216 ( 25 % )                         ;
;     -- I/O registers                        ; 52 / 1,377 ( 4 % )                              ;
;                                             ;                                                 ;
; Total LABs:  partially or completely used   ; 1,281 / 2,076 ( 62 % )                          ;
; User inserted logic elements                ; 0                                               ;
; Virtual pins                                ; 0                                               ;
; I/O pins                                    ; 124 / 475 ( 26 % )                              ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                  ;
; Global signals                              ; 8                                               ;
; M4Ks                                        ; 59 / 105 ( 56 % )                               ;
; Total block memory bits                     ; 191,488 / 483,840 ( 40 % )                      ;
; Total block memory implementation bits      ; 271,872 / 483,840 ( 56 % )                      ;
; Embedded Multiplier 9-bit elements          ; 32 / 70 ( 46 % )                                ;
; PLLs                                        ; 1 / 4 ( 25 % )                                  ;
; Global clocks                               ; 8 / 16 ( 50 % )                                 ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                   ;
; Average interconnect usage (total/H/V)      ; 29% / 29% / 30%                                 ;
; Peak interconnect usage (total/H/V)         ; 61% / 58% / 64%                                 ;
; Maximum fan-out node                        ; pll:inst2|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 8002                                            ;
; Highest non-global fan-out signal           ; unnamed:inst|cpu_0:the_cpu_0|A_stall            ;
; Highest non-global fan-out                  ; 926                                             ;
; Total fan-out                               ; 84164                                           ;
; Average fan-out                             ; 3.35                                            ;
+---------------------------------------------+-------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 17015 / 33216 ( 51 % ) ; 180 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 8843                   ; 71                    ; 0                              ;
;     -- Register only                        ; 1834                   ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 6338                   ; 95                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 6934                   ; 71                    ; 0                              ;
;     -- 3 input functions                    ; 5884                   ; 74                    ; 0                              ;
;     -- <=2 input functions                  ; 2363                   ; 21                    ; 0                              ;
;     -- Register only                        ; 1834                   ; 14                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 11226                  ; 161                   ; 0                              ;
;     -- arithmetic mode                      ; 3955                   ; 5                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 8224                   ; 109                   ; 0                              ;
;     -- Dedicated logic registers            ; 8172 / 33216 ( 24 % )  ; 109 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 52                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1267 / 2076 ( 61 % )   ; 15 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 124                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 32 / 70 ( 45 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 191488                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 271872                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 59 / 105 ( 56 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )        ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 8666                   ; 175                   ; 1                              ;
;     -- Registered Input Connections         ; 8296                   ; 117                   ; 0                              ;
;     -- Output Connections                   ; 358                    ; 343                   ; 8141                           ;
;     -- Registered Output Connections        ; 8                      ; 270                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 84050                  ; 1301                  ; 8145                           ;
;     -- Registered Connections               ; 34195                  ; 793                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 368                    ; 514                   ; 8142                           ;
;     -- sld_hub:auto_hub                     ; 514                    ; 4                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 8142                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 83                     ; 40                    ; 1                              ;
;     -- Output Ports                         ; 96                     ; 55                    ; 6                              ;
;     -- Bidir Ports                          ; 35                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 45                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 22                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 36                    ; 3                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                                                                                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                    ; -                   ;
; SD_CMD      ; Y21   ; 6        ; 65           ; 3            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line ; -                   ;
; SD_DAT      ; AD24  ; 6        ; 65           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0       ; -                   ;
; SD_DAT3     ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                      ; -                   ;
; SRAM_DQ[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
; SRAM_DQ[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 39 / 64 ( 61 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 59 ( 8 % )   ; 3.3V          ; --           ;
; 3        ; 35 / 56 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 7 / 59 ( 12 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 39 / 56 ( 70 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; pll:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 50.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 50.0 MHz                              ;
; Nominal VCO frequency            ; 750.2 MHz                             ;
; VCO post scale                   ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 33.33 MHz                             ;
; Freq max lock                    ; 66.67 MHz                             ;
; M VCO Tap                        ; 2                                     ;
; M Initial                        ; 3                                     ;
; M value                          ; 15                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; CLOCK_50                              ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                           ;
+-----------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; pll:inst2|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
; pll:inst2|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 3       ; 2       ; inst2|altpll_component|pll|clk[1] ;
; pll:inst2|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 30            ; 15/15 Even ; 3       ; 2       ; inst2|altpll_component|pll|clk[2] ;
+-----------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                    ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ECE423_soc                                                                                                                                                                                           ; 17195 (2)   ; 8281 (0)                  ; 52 (52)       ; 191488      ; 59   ; 32           ; 0       ; 16        ; 124  ; 0            ; 8914 (2)     ; 1848 (0)          ; 6433 (0)         ; |ECE423_soc                                                                                                                                                                                                                                                                                                                                                            ;              ;
;    |pll:inst2|                                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|pll:inst2                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|pll:inst2|altpll:altpll_component                                                                                                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                                                                                                                 ; 180 (136)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (56)      ; 14 (14)           ; 95 (69)          ; |ECE423_soc|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                                                       ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |ECE423_soc|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                   ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |ECE423_soc|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                 ;              ;
;    |unnamed:inst|                                                                                                                                                                                     ; 17013 (0)   ; 8172 (0)                  ; 0 (0)         ; 191488      ; 59   ; 32           ; 0       ; 16        ; 0    ; 0            ; 8841 (0)     ; 1834 (0)          ; 6338 (1)         ; |ECE423_soc|unnamed:inst                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|                                                                                                                 ; 1348 (0)    ; 877 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 471 (0)      ; 169 (0)           ; 708 (0)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0                                                                                                                                                                                                                                                                 ;              ;
;          |Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|                                                                                                                    ; 1348 (304)  ; 877 (136)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 471 (169)    ; 169 (2)           ; 708 (272)        ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0                                                                                                                                                                                         ;              ;
;             |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                                                                                                                ; 1046 (394)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (24)     ; 167 (34)          ; 577 (208)        ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                ;              ;
;                |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                                                                                                         ; 221 (214)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 4 (0)             ; 69 (67)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                   ;              ;
;                   |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                              ;              ;
;                |Altera_UP_SD_Card_Buffer:data_line|                                                                                                                                                   ; 129 (109)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (45)      ; 0 (0)             ; 80 (64)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                             ;              ;
;                   |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                                                                                                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                  ;              ;
;                   |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                ;              ;
;                      |altsyncram:altsyncram_component|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                ;              ;
;                         |altsyncram_7n92:auto_generated|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated ;              ;
;                |Altera_UP_SD_Card_Clock:clock_generator|                                                                                                                                              ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                        ;              ;
;                |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                                                                                                            ; 85 (85)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 54 (54)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                      ;              ;
;                |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                                                                                                                ; 328 (321)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 129 (124)         ; 158 (156)        ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                          ;              ;
;                   |Altera_UP_SD_CRC7_Generator:crc_checker|                                                                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                  ;              ;
;                |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                             ;              ;
;       |Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|                                                              ; 48 (48)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 30 (30)          ; |ECE423_soc|unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave                                                                                                                                                                                                              ;              ;
;       |button_pio:the_button_pio|                                                                                                                                                                     ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 10 (10)          ; |ECE423_soc|unnamed:inst|button_pio:the_button_pio                                                                                                                                                                                                                                                                                                                     ;              ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                                                                                                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                                                                                                                                    ;              ;
;       |cpu_0:the_cpu_0|                                                                                                                                                                               ; 2858 (2570) ; 1755 (1573)               ; 0 (0)         ; 81152       ; 24   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1103 (997)   ; 255 (212)         ; 1500 (1361)      ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                                                                                                               ;              ;
;          |cpu_0_bht_module:cpu_0_bht|                                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                                                                                                                                    ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                          ;              ;
;                |altsyncram_8pf1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated                                                                                                                                                                                                                                           ;              ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_gef1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_gef1:auto_generated                                                                                                                                                                                                                                   ;              ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ;              ;
;                |altsyncram_4hf1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4hf1:auto_generated                                                                                                                                                                                                                                     ;              ;
;          |cpu_0_dc_victim_module:cpu_0_dc_victim|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                                               ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_qed1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                                   ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ;              ;
;                |altsyncram_d5g1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated                                                                                                                                                                                                                                     ;              ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                                                                                                                           ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                        ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                   ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                        ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                   ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                                                                                                        ; 277 (33)    ; 182 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (33)      ; 43 (0)            ; 139 (0)          ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                                                                                                                           ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                                                                                                     ; 142 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 43 (0)            ; 52 (0)           ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                                                                                                                       ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                                                                                                    ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                                                                                                                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                                                                                                          ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                                                                                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                       ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                                                                                                                    ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                                                                                                       ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                                                                                                                         ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                                                                                                                           ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                                                                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                                                                                                                           ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                                                                                               ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 44 (44)          ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                                                                                                                 ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                                                                                                                  ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                        ;              ;
;                      |altsyncram_c572:auto_generated|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated                                                                                                         ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_87f1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated                                                                                                                                                                                                                   ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_97f1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated                                                                                                                                                                                                                   ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                                                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                                                                                                                         ;              ;
;       |cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|                                                                                                                                       ; 3243 (0)    ; 1088 (0)                  ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 2087 (0)     ; 439 (0)           ; 717 (0)          ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst                                                                                                                                                                                                                                                                                       ;              ;
;          |custominstruction_2d:cpu_0_2d_interface25_inst|                                                                                                                                             ; 3243 (1369) ; 1088 (1088)               ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 2087 (216)   ; 439 (439)         ; 717 (588)        ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst                                                                                                                                                                                                                                        ;              ;
;             |idct_1D:IDCT_1|                                                                                                                                                                          ; 2000 (1321) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 1871 (1193)  ; 0 (0)             ; 129 (128)        ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1                                                                                                                                                                                                                         ;              ;
;                |lpm_mult:Mult0|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0                                                                                                                                                                                                          ;              ;
;                   |mult_35t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult10|                                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10                                                                                                                                                                                                         ;              ;
;                   |mult_55t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated                                                                                                                                                                                 ;              ;
;                |lpm_mult:Mult11|                                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11                                                                                                                                                                                                         ;              ;
;                   |mult_15t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated                                                                                                                                                                                 ;              ;
;                |lpm_mult:Mult1|                                                                                                                                                                       ; 124 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 124 (63)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (63)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_75h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_75h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_1gh:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_sfh:auto_generated|                                                                                                                                            ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult2|                                                                                                                                                                       ; 106 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 106 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (51)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_65h:auto_generated|                                                                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_65h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_0gh:auto_generated|                                                                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_rfh:auto_generated|                                                                                                                                            ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult3|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3                                                                                                                                                                                                          ;              ;
;                   |mult_85t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult4|                                                                                                                                                                       ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 110 (58)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (58)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_55h:auto_generated|                                                                                                                                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_55h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_vfh:auto_generated|                                                                                                                                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_qfh:auto_generated|                                                                                                                                            ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult5|                                                                                                                                                                       ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 1 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 116 (53)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (52)     ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_v4h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_pfh:auto_generated|                                                                                                                                               ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_pfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_tfh:auto_generated|                                                                                                                                            ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult6|                                                                                                                                                                       ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 120 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (62)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_v4h:auto_generated|                                                                                                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_pfh:auto_generated|                                                                                                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_pfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_tfh:auto_generated|                                                                                                                                            ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult7|                                                                                                                                                                       ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 103 (42)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (42)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_75h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_75h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_1gh:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_sfh:auto_generated|                                                                                                                                            ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult8|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8                                                                                                                                                                                                          ;              ;
;                   |mult_35t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult9|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9                                                                                                                                                                                                          ;              ;
;                   |mult_75t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated                                                                                                                                                                                  ;              ;
;       |cpu_0_2d_interface25_inst_nios_custom_instruction_slave_0_arbitrator:the_cpu_0_2d_interface25_inst_nios_custom_instruction_slave_0|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_0_2d_interface25_inst_nios_custom_instruction_slave_0_arbitrator:the_cpu_0_2d_interface25_inst_nios_custom_instruction_slave_0                                                                                                                                                                                                            ;              ;
;       |cpu_0_custom_instruction_master_arbitrator:the_cpu_0_custom_instruction_master|                                                                                                                ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 4 (4)            ; |ECE423_soc|unnamed:inst|cpu_0_custom_instruction_master_arbitrator:the_cpu_0_custom_instruction_master                                                                                                                                                                                                                                                                ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                                                                                            ; 364 (364)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (238)    ; 0 (0)             ; 126 (126)        ; |ECE423_soc|unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                                                                                                                            ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                                                                                              ; 84 (84)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 52 (52)          ; |ECE423_soc|unnamed:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                                                                                                                              ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                                                                                                ; 32 (32)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |ECE423_soc|unnamed:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                                                                                                                ;              ;
;       |cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|                                                                                                                                         ; 206 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst                                                                                                                                                                                                                                                                                         ;              ;
;          |ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|                                                                                                                                                      ; 206 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (64)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst                                                                                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                                                                                                          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult0                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 43 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (24)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_pfh:auto_generated|                                                                                                                                                  ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pfh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult1|                                                                                                                                                                          ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult1                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 28 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (11)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_1gh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_1gh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult2|                                                                                                                                                                          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult2                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 36 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_0gh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_0gh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult3|                                                                                                                                                                          ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult3                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 35 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_pfh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_0_ycbcr_to_rgb2_inst:the_cpu_0_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_0_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pfh:auto_generated                                                                                                                                                 ;              ;
;       |cpu_1:the_cpu_1|                                                                                                                                                                               ; 2587 (2308) ; 1638 (1455)               ; 0 (0)         ; 81024       ; 24   ; 4            ; 0       ; 2         ; 0    ; 0            ; 947 (851)    ; 293 (250)         ; 1347 (1207)      ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1                                                                                                                                                                                                                                                                                                                               ;              ;
;          |cpu_1_bht_module:cpu_1_bht|                                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht                                                                                                                                                                                                                                                                                                    ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                          ;              ;
;                |altsyncram_9pf1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht|altsyncram:the_altsyncram|altsyncram_9pf1:auto_generated                                                                                                                                                                                                                                           ;              ;
;          |cpu_1_dc_data_module:cpu_1_dc_data|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_data_module:cpu_1_dc_data                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_data_module:cpu_1_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_gef1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_data_module:cpu_1_dc_data|altsyncram:the_altsyncram|altsyncram_gef1:auto_generated                                                                                                                                                                                                                                   ;              ;
;          |cpu_1_dc_tag_module:cpu_1_dc_tag|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_tag_module:cpu_1_dc_tag                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_tag_module:cpu_1_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ;              ;
;                |altsyncram_5hf1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_tag_module:cpu_1_dc_tag|altsyncram:the_altsyncram|altsyncram_5hf1:auto_generated                                                                                                                                                                                                                                     ;              ;
;          |cpu_1_dc_victim_module:cpu_1_dc_victim|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_victim_module:cpu_1_dc_victim                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_victim_module:cpu_1_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_victim_module:cpu_1_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                                               ;              ;
;          |cpu_1_ic_data_module:cpu_1_ic_data|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_data_module:cpu_1_ic_data                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_data_module:cpu_1_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_qed1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_data_module:cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                                   ;              ;
;          |cpu_1_ic_tag_module:cpu_1_ic_tag|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_tag_module:cpu_1_ic_tag                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_tag_module:cpu_1_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ;              ;
;                |altsyncram_c5g1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_tag_module:cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_c5g1:auto_generated                                                                                                                                                                                                                                     ;              ;
;          |cpu_1_mult_cell:the_cpu_1_mult_cell|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell                                                                                                                                                                                                                                                                                           ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                        ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                   ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                        ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                                                                   ;              ;
;          |cpu_1_nios2_oci:the_cpu_1_nios2_oci|                                                                                                                                                        ; 268 (23)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (23)      ; 43 (0)            ; 140 (0)          ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci                                                                                                                                                                                                                                                                                           ;              ;
;             |cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|                                                                                                                     ; 142 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 43 (0)            ; 52 (0)           ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper                                                                                                                                                                                                                       ;              ;
;                |cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|                                                                                                                    ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk                                                                                                                                                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                ;              ;
;                |cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|                                                                                                                          ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck                                                                                                                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                       ;              ;
;                |sld_virtual_jtag_basic:cpu_1_jtag_debug_module_phy|                                                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_1_jtag_debug_module_phy                                                                                                                                                                    ;              ;
;             |cpu_1_nios2_avalon_reg:the_cpu_1_nios2_avalon_reg|                                                                                                                                       ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_avalon_reg:the_cpu_1_nios2_avalon_reg                                                                                                                                                                                                                                         ;              ;
;             |cpu_1_nios2_oci_break:the_cpu_1_nios2_oci_break|                                                                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_oci_break:the_cpu_1_nios2_oci_break                                                                                                                                                                                                                                           ;              ;
;             |cpu_1_nios2_oci_debug:the_cpu_1_nios2_oci_debug|                                                                                                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_oci_debug:the_cpu_1_nios2_oci_debug                                                                                                                                                                                                                                           ;              ;
;             |cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|                                                                                                                                               ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem                                                                                                                                                                                                                                                 ;              ;
;                |cpu_1_ociram_lpm_dram_bdp_component_module:cpu_1_ociram_lpm_dram_bdp_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|cpu_1_ociram_lpm_dram_bdp_component_module:cpu_1_ociram_lpm_dram_bdp_component                                                                                                                                                                  ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|cpu_1_ociram_lpm_dram_bdp_component_module:cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                        ;              ;
;                      |altsyncram_d572:auto_generated|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|cpu_1_ociram_lpm_dram_bdp_component_module:cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_d572:auto_generated                                                                                                         ;              ;
;          |cpu_1_register_bank_a_module:cpu_1_register_bank_a|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_a_module:cpu_1_register_bank_a                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_a_module:cpu_1_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_a7f1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_a_module:cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_a7f1:auto_generated                                                                                                                                                                                                                   ;              ;
;          |cpu_1_register_bank_b_module:cpu_1_register_bank_b|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_b_module:cpu_1_register_bank_b                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_b_module:cpu_1_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_b7f1:auto_generated|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_b_module:cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated                                                                                                                                                                                                                   ;              ;
;          |cpu_1_test_bench:the_cpu_1_test_bench|                                                                                                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1:the_cpu_1|cpu_1_test_bench:the_cpu_1_test_bench                                                                                                                                                                                                                                                                                         ;              ;
;       |cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|                                                                                                                                       ; 3265 (0)    ; 1088 (0)                  ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 2107 (0)     ; 437 (0)           ; 721 (0)          ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst                                                                                                                                                                                                                                                                                       ;              ;
;          |custominstruction_2d:cpu_1_2d_interface25_inst|                                                                                                                                             ; 3265 (1401) ; 1088 (1088)               ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 2107 (246)   ; 437 (437)         ; 721 (592)        ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst                                                                                                                                                                                                                                        ;              ;
;             |idct_1D:IDCT_1|                                                                                                                                                                          ; 1990 (1321) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 1861 (1193)  ; 0 (0)             ; 129 (128)        ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1                                                                                                                                                                                                                         ;              ;
;                |lpm_mult:Mult0|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0                                                                                                                                                                                                          ;              ;
;                   |mult_35t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult10|                                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10                                                                                                                                                                                                         ;              ;
;                   |mult_55t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated                                                                                                                                                                                 ;              ;
;                |lpm_mult:Mult11|                                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11                                                                                                                                                                                                         ;              ;
;                   |mult_15t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated                                                                                                                                                                                 ;              ;
;                |lpm_mult:Mult1|                                                                                                                                                                       ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 123 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (62)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_75h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_75h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_1gh:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_sfh:auto_generated|                                                                                                                                            ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult2|                                                                                                                                                                       ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 104 (49)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (49)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_65h:auto_generated|                                                                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_65h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_0gh:auto_generated|                                                                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_rfh:auto_generated|                                                                                                                                            ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult3|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3                                                                                                                                                                                                          ;              ;
;                   |mult_85t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult4|                                                                                                                                                                       ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 109 (57)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (57)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_55h:auto_generated|                                                                                                                                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_55h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_vfh:auto_generated|                                                                                                                                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_qfh:auto_generated|                                                                                                                                            ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult5|                                                                                                                                                                       ; 115 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 1 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 115 (52)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (51)     ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_v4h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_pfh:auto_generated|                                                                                                                                               ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_pfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_tfh:auto_generated|                                                                                                                                            ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult6|                                                                                                                                                                       ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 117 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (59)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_v4h:auto_generated|                                                                                                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_pfh:auto_generated|                                                                                                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_pfh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_tfh:auto_generated|                                                                                                                                            ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult7|                                                                                                                                                                       ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7                                                                                                                                                                                                          ;              ;
;                   |multcore:mult_core|                                                                                                                                                                ; 101 (40)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (40)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                       ;              ;
;                      |mpar_add:padder|                                                                                                                                                                ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[0]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                  ;              ;
;                            |add_sub_75h:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_75h:auto_generated                                                                                                                       ;              ;
;                         |lpm_add_sub:adder[1]|                                                                                                                                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                  ;              ;
;                            |add_sub_1gh:auto_generated|                                                                                                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1gh:auto_generated                                                                                                                       ;              ;
;                         |mpar_add:sub_par_add|                                                                                                                                                        ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                  ;              ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                     ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                             ;              ;
;                               |add_sub_sfh:auto_generated|                                                                                                                                            ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated                                                                                                  ;              ;
;                |lpm_mult:Mult8|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8                                                                                                                                                                                                          ;              ;
;                   |mult_35t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult9|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9                                                                                                                                                                                                          ;              ;
;                   |mult_75t:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated                                                                                                                                                                                  ;              ;
;       |cpu_1_2d_interface25_inst_nios_custom_instruction_slave_0_arbitrator:the_cpu_1_2d_interface25_inst_nios_custom_instruction_slave_0|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|cpu_1_2d_interface25_inst_nios_custom_instruction_slave_0_arbitrator:the_cpu_1_2d_interface25_inst_nios_custom_instruction_slave_0                                                                                                                                                                                                            ;              ;
;       |cpu_1_custom_instruction_master_arbitrator:the_cpu_1_custom_instruction_master|                                                                                                                ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|cpu_1_custom_instruction_master_arbitrator:the_cpu_1_custom_instruction_master                                                                                                                                                                                                                                                                ;              ;
;       |cpu_1_data_master_arbitrator:the_cpu_1_data_master|                                                                                                                                            ; 255 (255)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (186)    ; 0 (0)             ; 69 (69)          ; |ECE423_soc|unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master                                                                                                                                                                                                                                                                                            ;              ;
;       |cpu_1_instruction_master_arbitrator:the_cpu_1_instruction_master|                                                                                                                              ; 66 (66)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 10 (10)           ; 42 (42)          ; |ECE423_soc|unnamed:inst|cpu_1_instruction_master_arbitrator:the_cpu_1_instruction_master                                                                                                                                                                                                                                                                              ;              ;
;       |cpu_1_jtag_debug_module_arbitrator:the_cpu_1_jtag_debug_module|                                                                                                                                ; 35 (35)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|cpu_1_jtag_debug_module_arbitrator:the_cpu_1_jtag_debug_module                                                                                                                                                                                                                                                                                ;              ;
;       |cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|                                                                                                                                         ; 206 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst                                                                                                                                                                                                                                                                                         ;              ;
;          |ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|                                                                                                                                                      ; 206 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (64)     ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst                                                                                                                                                                                                                                                   ;              ;
;             |lpm_mult:Mult0|                                                                                                                                                                          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult0                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 43 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (24)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_pfh:auto_generated|                                                                                                                                                  ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pfh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult1|                                                                                                                                                                          ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult1                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 28 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (11)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_1gh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_1gh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult2|                                                                                                                                                                          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult2                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 36 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (19)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_0gh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_0gh:auto_generated                                                                                                                                                 ;              ;
;             |lpm_mult:Mult3|                                                                                                                                                                          ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult3                                                                                                                                                                                                                                    ;              ;
;                |multcore:mult_core|                                                                                                                                                                   ; 35 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (18)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                 ;              ;
;                   |mpar_add:padder|                                                                                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                 ;              ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                            ;              ;
;                         |add_sub_pfh:auto_generated|                                                                                                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|cpu_1_ycbcr_to_rgb2_inst:the_cpu_1_ycbcr_to_rgb2_inst|ycbcr_to_rgb:cpu_1_ycbcr_to_rgb2_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pfh:auto_generated                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                                                                                                   ; 163 (45)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (32)      ; 16 (0)            ; 91 (12)          ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                                                                                                                   ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                                                                                            ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 39 (39)          ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                   ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                     ;              ;
;             |scfifo:rfifo|                                                                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                        ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                             ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                        ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                        ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                           ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                  ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                        ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                     ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                         ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                     ;              ;
;             |scfifo:wfifo|                                                                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                        ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                             ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                        ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                        ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                           ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                  ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                        ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                     ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                         ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                                                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                                                                                                                    ;              ;
;       |jtag_uart_1:the_jtag_uart_1|                                                                                                                                                                   ; 162 (44)    ; 106 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (31)      ; 17 (0)            ; 90 (12)          ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1                                                                                                                                                                                                                                                                                                                   ;              ;
;          |alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|                                                                                                                                            ; 68 (68)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic                                                                                                                                                                                                                                                                   ;              ;
;          |jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r                                                                                                                                                                                                                                                                     ;              ;
;             |scfifo:rfifo|                                                                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                        ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                             ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                        ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                        ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                           ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                  ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                        ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                     ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                         ;              ;
;          |jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w                                                                                                                                                                                                                                                                     ;              ;
;             |scfifo:wfifo|                                                                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                        ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                             ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                        ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                        ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                           ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                  ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                        ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                     ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                         ;              ;
;       |jtag_uart_1_avalon_jtag_slave_arbitrator:the_jtag_uart_1_avalon_jtag_slave|                                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|jtag_uart_1_avalon_jtag_slave_arbitrator:the_jtag_uart_1_avalon_jtag_slave                                                                                                                                                                                                                                                                    ;              ;
;       |mailbox_0:the_mailbox_0|                                                                                                                                                                       ; 106 (106)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 66 (66)          ; |ECE423_soc|unnamed:inst|mailbox_0:the_mailbox_0                                                                                                                                                                                                                                                                                                                       ;              ;
;       |mailbox_0_s1_arbitrator:the_mailbox_0_s1|                                                                                                                                                      ; 47 (47)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 36 (36)          ; |ECE423_soc|unnamed:inst|mailbox_0_s1_arbitrator:the_mailbox_0_s1                                                                                                                                                                                                                                                                                                      ;              ;
;       |mailbox_1:the_mailbox_1|                                                                                                                                                                       ; 106 (106)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 66 (66)          ; |ECE423_soc|unnamed:inst|mailbox_1:the_mailbox_1                                                                                                                                                                                                                                                                                                                       ;              ;
;       |mailbox_1_s1_arbitrator:the_mailbox_1_s1|                                                                                                                                                      ; 45 (45)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 35 (35)          ; |ECE423_soc|unnamed:inst|mailbox_1_s1_arbitrator:the_mailbox_1_s1                                                                                                                                                                                                                                                                                                      ;              ;
;       |sdram_0:the_sdram_0|                                                                                                                                                                           ; 492 (400)   ; 202 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (283)    ; 43 (2)            ; 160 (76)         ; |ECE423_soc|unnamed:inst|sdram_0:the_sdram_0                                                                                                                                                                                                                                                                                                                           ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                                                                                                  ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 86 (86)          ; |ECE423_soc|unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                                                                                                                 ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                                                                                                          ; 208 (120)   ; 70 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (52)      ; 4 (0)             ; 120 (68)         ; |ECE423_soc|unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|                                                                                           ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 19 (19)          ; |ECE423_soc|unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                                                                                                                         ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|                                                                             ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |ECE423_soc|unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1|                                                                                           ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |ECE423_soc|unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1                                                                                                                                                                                                         ;              ;
;          |rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1|                                                                             ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |ECE423_soc|unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1                                                                                                                                                                                           ;              ;
;       |sram_0:the_sram_0|                                                                                                                                                                             ; 62 (62)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 58 (58)          ; |ECE423_soc|unnamed:inst|sram_0:the_sram_0                                                                                                                                                                                                                                                                                                                             ;              ;
;       |sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|                                                                                                                              ; 147 (108)   ; 40 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (67)      ; 3 (1)             ; 64 (40)          ; |ECE423_soc|unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave                                                                                                                                                                                                                                                                              ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|                                                               ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 8 (8)            ; |ECE423_soc|unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave                                                                                                                                                 ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave|                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |ECE423_soc|unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave                                                                                                                                   ;              ;
;          |rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave|                                                               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave                                                                                                                                                 ;              ;
;          |rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave| ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave                                                                                   ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                                                                        ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |ECE423_soc|unnamed:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                                                                                                        ;              ;
;       |timer_0:the_timer_0|                                                                                                                                                                           ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |ECE423_soc|unnamed:inst|timer_0:the_timer_0                                                                                                                                                                                                                                                                                                                           ;              ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                                                                                                                          ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                                                                                                                          ;              ;
;       |timer_1:the_timer_1|                                                                                                                                                                           ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 21 (21)           ; 99 (99)          ; |ECE423_soc|unnamed:inst|timer_1:the_timer_1                                                                                                                                                                                                                                                                                                                           ;              ;
;       |timer_1_s1_arbitrator:the_timer_1_s1|                                                                                                                                                          ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|timer_1_s1_arbitrator:the_timer_1_s1                                                                                                                                                                                                                                                                                                          ;              ;
;       |unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch                                                                                                                                                                                                                                                                      ;              ;
;       |unnamed_reset_clk_1_domain_synch_module:unnamed_reset_clk_1_domain_synch|                                                                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ECE423_soc|unnamed:inst|unnamed_reset_clk_1_domain_synch_module:unnamed_reset_clk_1_domain_synch                                                                                                                                                                                                                                                                      ;              ;
;       |video_clipper_0:the_video_clipper_0|                                                                                                                                                           ; 129 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 90 (0)           ; |ECE423_soc|unnamed:inst|video_clipper_0:the_video_clipper_0                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_up_video_clipper_add:Clipper_Add|                                                                                                                                                    ; 66 (35)     ; 45 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (9)       ; 0 (0)             ; 45 (26)          ; |ECE423_soc|unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add                                                                                                                                                                                                                                                                   ;              ;
;             |altera_up_video_clipper_counters:Clipper_Add_Counters|                                                                                                                                   ; 31 (31)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 19 (19)          ; |ECE423_soc|unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters                                                                                                                                                                                                             ;              ;
;          |altera_up_video_clipper_drop:Clipper_Drop|                                                                                                                                                  ; 63 (39)     ; 45 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 0 (0)             ; 45 (28)          ; |ECE423_soc|unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop                                                                                                                                                                                                                                                                 ;              ;
;             |altera_up_video_clipper_counters:Clipper_Drop_Counters|                                                                                                                                  ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (17)          ; |ECE423_soc|unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters                                                                                                                                                                                                          ;              ;
;       |video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|                                                                                                                                       ; 116 (3)     ; 96 (0)                    ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (3)       ; 47 (0)            ; 49 (0)           ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0                                                                                                                                                                                                                                                                                       ;              ;
;          |dcfifo:Data_FIFO|                                                                                                                                                                           ; 113 (0)     ; 96 (0)                    ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 47 (0)            ; 49 (0)           ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO                                                                                                                                                                                                                                                                      ;              ;
;             |dcfifo_hpj1:auto_generated|                                                                                                                                                              ; 113 (36)    ; 96 (27)                   ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (8)       ; 47 (19)           ; 49 (2)           ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated                                                                                                                                                                                                                                           ;              ;
;                |a_gray2bin_bcb:wrptr_g_gray2bin|                                                                                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_gray2bin_bcb:wrptr_g_gray2bin                                                                                                                                                                                                           ;              ;
;                |a_gray2bin_bcb:ws_dgrp_gray2bin|                                                                                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_gray2bin_bcb:ws_dgrp_gray2bin                                                                                                                                                                                                           ;              ;
;                |a_graycounter_31c:wrptr_gp|                                                                                                                                                           ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_graycounter_31c:wrptr_gp                                                                                                                                                                                                                ;              ;
;                |a_graycounter_f86:rdptr_g1p|                                                                                                                                                          ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_graycounter_f86:rdptr_g1p                                                                                                                                                                                                               ;              ;
;                |alt_synch_pipe_7u7:rs_dgwp|                                                                                                                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|alt_synch_pipe_7u7:rs_dgwp                                                                                                                                                                                                                ;              ;
;                   |dffpipe_1v8:dffpipe16|                                                                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|alt_synch_pipe_7u7:rs_dgwp|dffpipe_1v8:dffpipe16                                                                                                                                                                                          ;              ;
;                |alt_synch_pipe_8u7:ws_dgrp|                                                                                                                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|alt_synch_pipe_8u7:ws_dgrp                                                                                                                                                                                                                ;              ;
;                   |dffpipe_2v8:dffpipe20|                                                                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|alt_synch_pipe_8u7:ws_dgrp|dffpipe_2v8:dffpipe20                                                                                                                                                                                          ;              ;
;                |altsyncram_7ku:fifo_ram|                                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|altsyncram_7ku:fifo_ram                                                                                                                                                                                                                   ;              ;
;                |cmpr_o16:rdempty_eq_comp_lsb|                                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|cmpr_o16:rdempty_eq_comp_lsb                                                                                                                                                                                                              ;              ;
;                |dffpipe_0v8:ws_brp|                                                                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                                                        ;              ;
;                |dffpipe_0v8:ws_bwp|                                                                                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                                                        ;              ;
;                |dffpipe_c2e:rdaclr|                                                                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                                        ;              ;
;                |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                                                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                             ;              ;
;                |mux_1u7:rdemp_eq_comp_msb_mux|                                                                                                                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ECE423_soc|unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                             ;              ;
;       |video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|                                                                                                                                         ; 264 (206)   ; 157 (122)                 ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (84)     ; 0 (0)             ; 157 (122)        ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0                                                                                                                                                                                                                                                                                         ;              ;
;          |scfifo:Image_Buffer|                                                                                                                                                                        ; 58 (0)      ; 35 (0)                    ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 35 (0)           ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer                                                                                                                                                                                                                                                                     ;              ;
;             |scfifo_60a1:auto_generated|                                                                                                                                                              ; 58 (6)      ; 35 (2)                    ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (4)       ; 0 (0)             ; 35 (2)           ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated                                                                                                                                                                                                                                          ;              ;
;                |a_dpfifo_rn31:dpfifo|                                                                                                                                                                 ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo                                                                                                                                                                                                                     ;              ;
;                   |altsyncram_1d81:FIFOram|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|altsyncram_1d81:FIFOram                                                                                                                                                                                             ;              ;
;                   |cntr_d5b:rd_ptr_msb|                                                                                                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                                                                                                                 ;              ;
;                   |cntr_e5b:wr_ptr|                                                                                                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                                                                                                     ;              ;
;                   |cntr_q57:usedw_counter|                                                                                                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                                                                              ;              ;
;       |video_pixel_buffer_dma_0_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_0_avalon_control_slave|                                                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_0_avalon_control_slave                                                                                                                                                                                                                                    ;              ;
;       |video_pixel_buffer_dma_0_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_0_avalon_pixel_dma_master|                                                                              ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 3 (3)            ; |ECE423_soc|unnamed:inst|video_pixel_buffer_dma_0_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_0_avalon_pixel_dma_master                                                                                                                                                                                                                              ;              ;
;       |video_rgb_resampler_0:the_video_rgb_resampler_0|                                                                                                                                               ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 26 (26)          ; |ECE423_soc|unnamed:inst|video_rgb_resampler_0:the_video_rgb_resampler_0                                                                                                                                                                                                                                                                                               ;              ;
;       |video_scaler_0:the_video_scaler_0|                                                                                                                                                             ; 232 (0)     ; 160 (0)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 160 (0)          ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0                                                                                                                                                                                                                                                                                                             ;              ;
;          |altera_up_video_scaler_multiply_height:Multiply_Height|                                                                                                                                     ; 164 (102)   ; 95 (54)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (48)      ; 0 (0)             ; 95 (54)          ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height                                                                                                                                                                                                                                                      ;              ;
;             |scfifo:Multiply_Height_FIFO|                                                                                                                                                             ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO                                                                                                                                                                                                                          ;              ;
;                |scfifo_qd31:auto_generated|                                                                                                                                                           ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_d531:dpfifo|                                                                                                                                                              ; 62 (33)     ; 41 (15)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (18)      ; 0 (0)             ; 41 (15)          ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo                                                                                                                                                                          ;              ;
;                      |altsyncram_pc81:FIFOram|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|altsyncram_pc81:FIFOram                                                                                                                                                  ;              ;
;                      |cntr_f5b:rd_ptr_msb|                                                                                                                                                            ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_f5b:rd_ptr_msb                                                                                                                                                      ;              ;
;                      |cntr_g5b:wr_ptr|                                                                                                                                                                ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr                                                                                                                                                          ;              ;
;                      |cntr_s57:usedw_counter|                                                                                                                                                         ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter                                                                                                                                                   ;              ;
;          |altera_up_video_scaler_multiply_width:Multiply_Width|                                                                                                                                       ; 68 (68)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 65 (65)          ; |ECE423_soc|unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width                                                                                                                                                                                                                                                        ;              ;
;       |video_vga_controller_0:the_video_vga_controller_0|                                                                                                                                             ; 113 (35)    ; 95 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 33 (33)           ; 63 (1)           ; |ECE423_soc|unnamed:inst|video_vga_controller_0:the_video_vga_controller_0                                                                                                                                                                                                                                                                                             ;              ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                                                                               ; 78 (78)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 62 (62)          ; |ECE423_soc|unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                                                ;              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; SD_CMD        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SD_DAT3       ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; SW[16]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; KEY[3]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; KEY[2]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; KEY[1]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SD_CMD                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0] ; 0                 ; 6       ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~1     ; 0                 ; 6       ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~0              ; 0                 ; 6       ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~0              ; 0                 ; 6       ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0              ; 0                 ; 6       ;
; SD_DAT3                                                                                                                                                                                                                                                                                           ;                   ;         ;
; SD_DAT                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                               ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[15]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[14]                                                                                                                                                                                                                                                ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[13]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[12]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[11]                                                                                                                                                                                                                                                ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[10]                                                                                                                                                                                                                                                ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[5]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[4]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[3]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[2]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[1]                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - unnamed:inst|sram_0:the_sram_0|readdata[0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                                                        ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[16]                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|reset_n_sources~0                                                                                                                                                                                                                                                             ; 1                 ; 6       ;
; KEY[3]                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|button_pio:the_button_pio|read_mux_out[3]~0                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - unnamed:inst|button_pio:the_button_pio|d1_data_in[3]~feeder                                                                                                                                                                                                                                ; 0                 ; 6       ;
; KEY[2]                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|button_pio:the_button_pio|read_mux_out[2]~1                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - unnamed:inst|button_pio:the_button_pio|d1_data_in[2]~feeder                                                                                                                                                                                                                                ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|button_pio:the_button_pio|read_mux_out[1]~2                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - unnamed:inst|button_pio:the_button_pio|d1_data_in[1]~feeder                                                                                                                                                                                                                                ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - unnamed:inst|button_pio:the_button_pio|read_mux_out[0]~3                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - unnamed:inst|button_pio:the_button_pio|d1_data_in[0]~feeder                                                                                                                                                                                                                                ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                        ; PIN_N2             ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y19_N0     ; 273     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pll:inst2|altpll:altpll_component|_clk1                                                                                                                                                                                                                                                                         ; PLL_1              ; 7975    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:inst2|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                                         ; PLL_1              ; 138     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                        ; LCFF_X6_Y15_N1     ; 135     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y15_N22  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y15_N16  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y15_N18  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]~24                                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y15_N20  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                                                                  ; LCCOMB_X4_Y16_N22  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[7]~7                                                                                                                                                                                                                                                                                  ; LCCOMB_X4_Y16_N8   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~5                                                                                                                                                                                                                                                                                     ; LCCOMB_X6_Y14_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y15_N16  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y15_N18  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~17                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y15_N20  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~24                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y15_N14  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~5                                                                                                                                                                                                                                                           ; LCCOMB_X5_Y14_N18  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~18                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y14_N14  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y14_N16  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                             ; LCFF_X6_Y14_N29    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                            ; LCFF_X5_Y14_N13    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                             ; LCFF_X6_Y14_N23    ; 56      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                             ; LCFF_X5_Y14_N3     ; 72      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                             ; LCFF_X6_Y14_N9     ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y14_N22  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                            ; LCFF_X4_Y16_N19    ; 33      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                   ; LCCOMB_X32_Y6_N10  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~121                       ; LCCOMB_X29_Y5_N22  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]~1                 ; LCCOMB_X30_Y4_N6   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[13]~21 ; LCCOMB_X34_Y8_N4   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|bit_counter[1]~3                                                 ; LCCOMB_X33_Y8_N18  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[2]~15                                                ; LCCOMB_X34_Y8_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[2]~8                                                 ; LCCOMB_X34_Y8_N12  ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                   ; LCFF_X33_Y8_N15    ; 6       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                    ; LCCOMB_X33_Y8_N0   ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                ; LCCOMB_X33_Y8_N22  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[1]~20                                             ; LCCOMB_X34_Y7_N14  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[9]~44                                           ; LCCOMB_X34_Y6_N14  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~1                                                    ; LCCOMB_X34_Y6_N4   ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                            ; LCCOMB_X31_Y5_N28  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                        ; LCFF_X20_Y5_N27    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                     ; LCFF_X32_Y5_N19    ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                             ; LCFF_X32_Y5_N25    ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[0]~6                               ; LCCOMB_X30_Y5_N24  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                 ; LCFF_X30_Y5_N7     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~1                                   ; LCCOMB_X20_Y3_N6   ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                          ; LCCOMB_X32_Y5_N0   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                      ; LCCOMB_X32_Y5_N4   ; 45      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[3]~16                                 ; LCCOMB_X30_Y2_N30  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                               ; LCCOMB_X30_Y2_N18  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[96]~0                   ; LCCOMB_X27_Y2_N4   ; 138     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[2]~17                         ; LCCOMB_X30_Y2_N0   ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[2]~18                         ; LCCOMB_X30_Y2_N6   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[11]~1                                                          ; LCCOMB_X24_Y5_N18  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                ; LCCOMB_X24_Y3_N22  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[31]~2                                                                        ; LCCOMB_X32_Y6_N22  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                      ; LCCOMB_X31_Y2_N28  ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                      ; LCCOMB_X31_Y2_N18  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                      ; LCCOMB_X31_Y2_N6   ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_reg[22]~16                                                                                                                          ; LCCOMB_X27_Y9_N12  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_regs_processing~0                                                                                                                   ; LCCOMB_X27_Y9_N26  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_enable~1                                                                                                                              ; LCCOMB_X25_Y8_N14  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_write                                                                                                                                 ; LCCOMB_X25_Y8_N26  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ready~2                                                                                                                              ; LCCOMB_X27_Y5_N0   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_FIRST_WORD                                                                                                           ; LCFF_X19_Y6_N25    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_SECOND_WORD                                                                                                          ; LCFF_X25_Y8_N17    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_WAIT_REQUEST                                                                                                                 ; LCFF_X25_Y10_N31   ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|send_command_ready                                                                                                                           ; LCCOMB_X30_Y6_N24  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|button_pio:the_button_pio|process_1~0                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y15_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y19_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y21_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y23_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y19_N4  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N0  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y19_N10 ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]~2                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y19_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                         ; LCFF_X17_Y21_N25   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                ; LCFF_X17_Y22_N7    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_den_en                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y27_N28 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_quot_en                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y27_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_rem_en                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y27_N14 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                               ; LCCOMB_X9_Y22_N16  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                                                                                                     ; LCFF_X28_Y31_N9    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y28_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_stall                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y21_N10 ; 926     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                ; LCFF_X10_Y23_N3    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y29_N10 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y27_N6  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y21_N30 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|D_src1_hazard_E                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y26_N22 ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y25_N0  ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                                                                                                            ; LCFF_X16_Y21_N7    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                                                                                                            ; LCFF_X11_Y22_N29   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y23_N22  ; 167     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y25_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y25_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                  ; LCFF_X10_Y25_N17   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                                                                                                       ; LCFF_X12_Y25_N9    ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                                        ; LCFF_X21_Y29_N15   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                                                                                                    ; LCFF_X5_Y17_N3     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                     ; LCCOMB_X10_Y16_N18 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                   ; LCCOMB_X10_Y16_N2  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~1                                                                                   ; LCCOMB_X10_Y16_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                     ; LCCOMB_X6_Y18_N8   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                 ; LCCOMB_X6_Y18_N22  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                                                                        ; LCFF_X5_Y17_N25    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[27]~83                                                                                             ; LCCOMB_X7_Y16_N12  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[2]~12                                                                                              ; LCCOMB_X5_Y16_N14  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]~85                                                                                             ; LCCOMB_X7_Y16_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                     ; LCCOMB_X5_Y16_N26  ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                                                                                     ; LCCOMB_X5_Y17_N10  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                              ; LCCOMB_X16_Y18_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                                                                                                ; LCFF_X14_Y16_N11   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~13                                                                                                                                                                               ; LCCOMB_X10_Y16_N4  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input6                                                                                                                                                                                        ; LCCOMB_X16_Y15_N14 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|d_address_offset_field[0]~0                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y19_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y23_N16 ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|dc_tag_wr_port_en                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y23_N6  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                 ; LCFF_X17_Y16_N7    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y16_N0  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y19_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y21_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y21_N22 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_tag_wraddress[5]~4                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y21_N0  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y19_N0  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[19]~32                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0:the_cpu_0|process_148~0                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y21_N16 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~0                                                                                                                                                                                  ; LCCOMB_X31_Y26_N10 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~1                                                                                                                                                                                  ; LCCOMB_X31_Y26_N20 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~2                                                                                                                                                                                  ; LCCOMB_X31_Y26_N30 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~3                                                                                                                                                                                  ; LCCOMB_X30_Y21_N22 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~4                                                                                                                                                                                  ; LCCOMB_X30_Y21_N0  ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~5                                                                                                                                                                                  ; LCCOMB_X30_Y21_N18 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~6                                                                                                                                                                                  ; LCCOMB_X30_Y21_N20 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~7                                                                                                                                                                                  ; LCCOMB_X30_Y21_N14 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_input[1][15]~0                                                                                                                                                                         ; LCCOMB_X29_Y22_N6  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                                                                                                     ; LCCOMB_X23_Y18_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                                                                                                       ; LCCOMB_X24_Y13_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_ctrl_custom_multi                                                                                                                                                                                                                                                                ; LCFF_X47_Y15_N23   ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y18_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y18_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                              ; LCCOMB_X46_Y20_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_en                                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y18_N4  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y18_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y18_N0  ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wr_data_cnt[0]~0                                                                                                                                                                                                                                                              ; LCCOMB_X43_Y18_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                         ; LCFF_X46_Y22_N27   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                ; LCFF_X49_Y19_N29   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y8_N14  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_stall_d3                                                                                                                                                                                                                                                                     ; LCFF_X47_Y17_N3    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_slow_inst_result_en~0                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y15_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_stall~0                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y21_N2  ; 809     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                ; LCFF_X48_Y29_N11   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|Add8~5                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y23_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                                                           ; LCCOMB_X54_Y23_N6  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y21_N28 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|D_src1_hazard_E                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y22_N2  ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|E_hbreak_req                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y25_N6  ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[0]                                                                                                                                                                                                                                                                            ; LCFF_X46_Y21_N1    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[4]                                                                                                                                                                                                                                                                            ; LCFF_X46_Y21_N23   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|F_stall                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y29_N4  ; 164     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y19_N24 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y27_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                  ; LCFF_X46_Y23_N21   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|M_pipe_flush                                                                                                                                                                                                                                                                       ; LCFF_X51_Y27_N1    ; 51      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|M_rot_rn[3]                                                                                                                                                                                                                                                                        ; LCFF_X57_Y23_N7    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|jxuir                                                                                                    ; LCFF_X10_Y11_N17   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                     ; LCCOMB_X9_Y8_N6    ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                   ; LCCOMB_X9_Y8_N30   ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~1                                                                                   ; LCCOMB_X9_Y8_N18   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                     ; LCCOMB_X8_Y8_N18   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                 ; LCCOMB_X8_Y8_N24   ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe                                                                                        ; LCFF_X10_Y11_N23   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[1]~12                                                                                              ; LCCOMB_X11_Y9_N14  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[23]~83                                                                                             ; LCCOMB_X9_Y10_N18  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[37]~85                                                                                             ; LCCOMB_X9_Y10_N6   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                     ; LCCOMB_X9_Y9_N28   ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_1_jtag_debug_module_phy|virtual_state_uir~0                                                                                                     ; LCCOMB_X10_Y11_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_avalon_reg:the_cpu_1_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                              ; LCCOMB_X29_Y16_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|MonWr                                                                                                                                                                                                ; LCFF_X16_Y10_N19   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|internal_MonDReg[0]~14                                                                                                                                                                               ; LCCOMB_X9_Y8_N24   ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|module_input6                                                                                                                                                                                        ; LCCOMB_X20_Y10_N6  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_offset_field[1]                                                                                                                                                                                                                                                          ; LCFF_X46_Y18_N29   ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_offset_field[2]~0                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y18_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|dc_data_wr_port_en                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y20_N8  ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|dc_tag_wr_port_en                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y20_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|i_readdatavalid_d1                                                                                                                                                                                                                                                                 ; LCFF_X23_Y11_N5    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y16_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y21_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_valid_bits_en                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y24_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N18 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_tag_wraddress[0]~4                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y24_N28 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|ic_tag_wren                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y21_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[24]~32                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y18_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1:the_cpu_1|process_136~0                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y18_N2  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~0                                                                                                                                                                                  ; LCCOMB_X55_Y10_N18 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~1                                                                                                                                                                                  ; LCCOMB_X51_Y16_N20 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~2                                                                                                                                                                                  ; LCCOMB_X51_Y16_N6  ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~3                                                                                                                                                                                  ; LCCOMB_X51_Y16_N0  ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~4                                                                                                                                                                                  ; LCCOMB_X51_Y16_N26 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~5                                                                                                                                                                                  ; LCCOMB_X51_Y16_N4  ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~6                                                                                                                                                                                  ; LCCOMB_X51_Y16_N22 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~7                                                                                                                                                                                  ; LCCOMB_X55_Y10_N20 ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_input[1][15]~0                                                                                                                                                                         ; LCCOMB_X54_Y13_N6  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|process_2~0                                                                                                                                                                                                                                     ; LCCOMB_X23_Y14_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|cpu_1_instruction_master_arbitrator:the_cpu_1_instruction_master|process_2~0                                                                                                                                                                                                                       ; LCCOMB_X21_Y12_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                ; LCCOMB_X8_Y12_N0   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                                                                                                           ; LCCOMB_X7_Y12_N22  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                          ; LCCOMB_X12_Y12_N0  ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                        ; LCCOMB_X7_Y12_N24  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y12_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                ; LCFF_X14_Y12_N21   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                 ; LCCOMB_X10_Y12_N22 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                 ; LCCOMB_X14_Y9_N0   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y12_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y12_N0  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                ; LCCOMB_X10_Y15_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|read_write~0                                                                                                                                                                                                           ; LCCOMB_X9_Y14_N12  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                          ; LCCOMB_X9_Y14_N4   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                        ; LCCOMB_X9_Y14_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|fifo_rd~1                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y14_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|fifo_wr                                                                                                                                                                                                                                                                ; LCFF_X14_Y15_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|ien_AF~0                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y14_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                 ; LCCOMB_X12_Y14_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                 ; LCCOMB_X12_Y15_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|r_val~0                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y14_N30 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|wr_rfifo                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y14_N26 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|mailbox_0:the_mailbox_0|mutex_write_enable0~16                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y17_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|mailbox_0:the_mailbox_0|mutex_write_enable1~16                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y17_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|mailbox_1:the_mailbox_1|mutex_write_enable0~16                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y17_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|mailbox_1:the_mailbox_1|mutex_write_enable1~16                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y17_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|reset_n_sources~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y17_N16 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|Mux14~0                                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y6_N4    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|Mux17~4                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y8_N16   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|active_addr[7]~5                                                                                                                                                                                                                                                               ; LCCOMB_X7_Y7_N8    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|active_rnw~5                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y7_N18   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|f_select                                                                                                                                                                                                                                                                       ; LCCOMB_X16_Y11_N10 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|i_cmd[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X7_Y6_N26   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|i_refs[0]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y6_N6    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|i_state[0]                                                                                                                                                                                                                                                                     ; LCFF_X7_Y6_N17     ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                                                                                                     ; LCFF_X8_Y6_N25     ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[10]~6                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y6_N24   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[4]~9                                                                                                                                                                                                                                                                    ; LCCOMB_X4_Y6_N4    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|m_bank[0]~4                                                                                                                                                                                                                                                                    ; LCCOMB_X5_Y9_N18   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                                                                                                     ; LCFF_X5_Y8_N1      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                                                                                                     ; LCFF_X6_Y6_N19     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                                                             ; LCFF_X6_Y7_N21     ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                                                                                                        ; LCCOMB_X16_Y11_N6  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                                                                                                        ; LCCOMB_X16_Y11_N28 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_0~0                                                                                                                                                  ; LCCOMB_X18_Y11_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_10~0                                                                                                                                                 ; LCCOMB_X16_Y13_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_12~0                                                                                                                                                 ; LCCOMB_X16_Y13_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                                                                                                 ; LCCOMB_X18_Y11_N28 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_1~0                                                                                                                                                  ; LCCOMB_X16_Y13_N10 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_2~0                                                                                                                                                  ; LCCOMB_X16_Y13_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_4~0                                                                                                                                                  ; LCCOMB_X17_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_6~0                                                                                                                                                  ; LCCOMB_X17_Y13_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_8~0                                                                                                                                                  ; LCCOMB_X16_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter_next_value[1]~0                                                                                                                                                                                                                  ; LCCOMB_X21_Y11_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~0                                                                                                                                                                                                                                       ; LCCOMB_X18_Y11_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_end_xfer~2                                                                                                                                                                                                                                         ; LCCOMB_X16_Y11_N2  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                                                         ; LCFF_X16_Y7_N11    ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|internal_cpu_0_data_master_granted_sram_0_avalon_sram_slave~0                                                                                                                                                                     ; LCCOMB_X18_Y8_N16  ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|process_1~0                                                                                          ; LCCOMB_X19_Y10_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|process_5~0                                                                                          ; LCCOMB_X15_Y10_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave|process_0~0                            ; LCCOMB_X19_Y10_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_video_pixel_buffer_dma_0_avalon_pixel_dma_master_to_sram_0_avalon_sram_slave|process_2~0                            ; LCCOMB_X19_Y10_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_arb_share_counter_next_value[1]~0                                                                                                                                                                        ; LCCOMB_X17_Y13_N22 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_arb_winner~0                                                                                                                                                                                             ; LCCOMB_X17_Y9_N20  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|control_wr_strobe~0                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y19_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|period_h_wr_strobe~0                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y19_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|period_l_wr_strobe~0                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y19_N4  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y18_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|process_0~1                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y18_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y19_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|control_wr_strobe~0                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y14_N28 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|period_h_wr_strobe~0                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y12_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|period_l_wr_strobe~0                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y12_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y13_N6  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|process_0~1                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y13_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|timer_1:the_timer_1|snap_strobe~0                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y14_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|data_out                                                                                                                                                                                                                  ; LCFF_X7_Y7_N1      ; 405     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|data_out                                                                                                                                                                                                                  ; LCFF_X7_Y7_N1      ; 4792    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; unnamed:inst|unnamed_reset_clk_1_domain_synch_module:unnamed_reset_clk_1_domain_synch|data_out                                                                                                                                                                                                                  ; LCFF_X28_Y18_N17   ; 45      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[4]~16                                                                                                                                                     ; LCCOMB_X32_Y9_N24  ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|width[3]~15                                                                                                                                                      ; LCCOMB_X23_Y9_N30  ; 17      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|stream_out_data[0]~0                                                                                                                                                                                                   ; LCCOMB_X28_Y10_N6  ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[6]~16                                                                                                                                                  ; LCCOMB_X30_Y10_N12 ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|width[1]~11                                                                                                                                                   ; LCCOMB_X30_Y10_N18 ; 17      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|stream_out_data[14]~1                                                                                                                                                                                                ; LCCOMB_X27_Y10_N30 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|comb~0                                                                                                                                                                                                                                     ; LCCOMB_X29_Y14_N20 ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|comb~2                                                                                                                                                                                                                                     ; LCCOMB_X32_Y15_N18 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]                                                                                                                                                                  ; LCFF_X64_Y19_N1    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                 ; LCCOMB_X24_Y18_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|always2~1                                                                                                                                                                                                                                    ; LCCOMB_X22_Y9_N18  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|back_buf_start_address[0]~15                                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N10  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|back_buf_start_address[11]~6                                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N24  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|back_buf_start_address[23]~2                                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N30  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|back_buf_start_address[30]~23                                                                                                                                                                                                                ; LCCOMB_X19_Y8_N22  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|buffer_start_address[14]~1                                                                                                                                                                                                                   ; LCCOMB_X19_Y8_N2   ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                   ; LCCOMB_X29_Y9_N0   ; 12      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pending_reads[1]~0                                                                                                                                                                                                                           ; LCCOMB_X23_Y9_N22  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pixel_address[15]~48                                                                                                                                                                                                                         ; LCCOMB_X23_Y9_N16  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pixel_address[15]~49                                                                                                                                                                                                                         ; LCCOMB_X23_Y9_N10  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                                                                                  ; LCCOMB_X29_Y9_N22  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                                                                                      ; LCCOMB_X29_Y9_N2   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|cntr_q57:usedw_counter|_~0                                                                                                                                               ; LCCOMB_X29_Y9_N18  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|rd_ptr_lsb~1                                                                                                                                                             ; LCCOMB_X29_Y9_N20  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|slave_readdata[20]~10                                                                                                                                                                                                                        ; LCCOMB_X22_Y9_N28  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_pixel_buffer_dma_0_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_0_avalon_pixel_dma_master|process_1~0                                                                                                                                                                       ; LCCOMB_X15_Y10_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_rgb_resampler_0:the_video_rgb_resampler_0|stream_out_valid~1                                                                                                                                                                                                                                 ; LCCOMB_X29_Y12_N18 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                                                                                                              ; LCCOMB_X30_Y12_N18 ; 18      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_f5b:rd_ptr_msb|_~0                                                                                                       ; LCCOMB_X32_Y11_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|_~0                                                                                                           ; LCCOMB_X30_Y12_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter|_~0                                                                                                    ; LCCOMB_X30_Y12_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_data[29]~1                                                                                                                                                                                     ; LCCOMB_X28_Y12_N12 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[6]~11                                                                                                                                                                                            ; LCCOMB_X30_Y12_N0  ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~27                                                                                                                                                                                           ; LCCOMB_X30_Y14_N30 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~28                                                                                                                                                                                           ; LCCOMB_X30_Y11_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|data[2]~0                                                                                                                                                                                                   ; LCCOMB_X29_Y14_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[24]~0                                                                                                                                                                                       ; LCCOMB_X27_Y13_N0  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[8]~12                                                                                                                                                                                  ; LCCOMB_X28_Y18_N28 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]~20                                                                                                                                                                                ; LCCOMB_X28_Y18_N16 ; 20      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                   ; JTAG_X1_Y19_N0     ; 273     ; Global Clock         ; GCLK1            ; --                        ;
; pll:inst2|altpll:altpll_component|_clk1                                                                                                        ; PLL_1              ; 7975    ; Global Clock         ; GCLK3            ; --                        ;
; pll:inst2|altpll:altpll_component|_clk2                                                                                                        ; PLL_1              ; 138     ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                       ; LCFF_X6_Y15_N1     ; 135     ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                            ; LCFF_X6_Y14_N29    ; 12      ; Global Clock         ; GCLK12           ; --                        ;
; unnamed:inst|reset_n_sources~0                                                                                                                 ; LCCOMB_X12_Y17_N16 ; 4       ; Global Clock         ; GCLK9            ; --                        ;
; unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|data_out                                                 ; LCFF_X7_Y7_N1      ; 4792    ; Global Clock         ; GCLK13           ; --                        ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] ; LCFF_X64_Y19_N1    ; 12      ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; unnamed:inst|cpu_0:the_cpu_0|A_stall                                                                                                                                                                                                                                                                            ; 926     ;
; unnamed:inst|cpu_1:the_cpu_1|A_stall~0                                                                                                                                                                                                                                                                          ; 809     ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[6]                                                                                                                                                                                                                                                                            ; 480     ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[6]                                                                                                                                                                                                                                                                            ; 437     ;
; unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|data_out                                                                                                                                                                                                                  ; 404     ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[8]                                                                                                                                                                                                                                                                            ; 392     ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[7]                                                                                                                                                                                                                                                                            ; 392     ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[8]                                                                                                                                                                                                                                                                            ; 392     ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[7]                                                                                                                                                                                                                                                                            ; 392     ;
; unnamed:inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                                                                                                            ; 168     ;
; unnamed:inst|cpu_1:the_cpu_1|F_stall                                                                                                                                                                                                                                                                            ; 165     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[96]~0                   ; 138     ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[9]                                                                                                                                                                                                                                                                            ; 136     ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[9]                                                                                                                                                                                                                                                                            ; 136     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                      ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~7                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~6                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~5                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~4                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~3                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~2                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~1                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|Decoder0~0                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~7                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~6                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~5                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~4                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~3                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~2                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~1                                                                                                                                                                                  ; 128     ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|Decoder0~0                                                                                                                                                                                  ; 128     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                      ; 128     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]                   ; 106     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[1]                   ; 106     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]                   ; 106     ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_address[2]~5                                                                                             ; 95      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Equal10~0                                     ; 94      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|cpu_0_data_master_granted_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave~0                                                                              ; 87      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_address[3]~4                                                                                             ; 84      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_address[1]~7                                                                                             ; 76      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                             ; 72      ;
; ~GND                                                                                                                                                                                                                                                                                                            ; 72      ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[10]                                                                                                                                                                                                                                                                           ; 71      ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                                                                                                                        ; 71      ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_stall                                                                                                                                                                                                                                                                        ; 71      ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[11]                                                                                                                                                                                                                                                                           ; 65      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_read                                                                                                                                                                                                                                                                    ; 65      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_input[1][15]~0                                                                                                                                                                         ; 64      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_input[1][15]~0                                                                                                                                                                         ; 64      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                 ; 64      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                 ; 64      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_WAIT_REQUEST                                                                                                                 ; 62      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[0]                                                                                                                                                                                                                                                                     ; 62      ;
; unnamed:inst|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                                                                                                          ; 60      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                             ; 56      ;
; unnamed:inst|sdram_0:the_sdram_0|za_valid                                                                                                                                                                                                                                                                       ; 56      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_fill_active                                                                                                                                                                                                                                                                   ; 56      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_fill_active                                                                                                                                                                                                                                                                   ; 56      ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_offset_field[1]                                                                                                                                                                                                                                                          ; 54      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                                                                                                    ; 54      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RESET                                            ; 53      ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[10]                                                                                                                                                                                                                                                                           ; 52      ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_offset_field[0]                                                                                                                                                                                                                                                          ; 52      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_1_data_master_read_data_valid_sdram_0_s1                                                                                                                                                                                                                  ; 51      ;
; unnamed:inst|cpu_1:the_cpu_1|M_pipe_flush                                                                                                                                                                                                                                                                       ; 51      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[1]                                                                                                                                                                                                                                                                     ; 51      ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[11]                                                                                                                                                                                                                                                                           ; 50      ;
; unnamed:inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                                                                                                       ; 50      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[31]~2                                                                                                                                                                                                                                                                       ; 48      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[31]~1                                                                                                                                                                                                                                                                       ; 48      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src2_reg[9]~31                                                                                                                                                                                                                                                                   ; 48      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src2_reg[9]~30                                                                                                                                                                                                                                                                   ; 48      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[17]~2                                                                                                                                                                                                                                                                       ; 48      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[17]~1                                                                                                                                                                                                                                                                       ; 48      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src2_reg[30]~31                                                                                                                                                                                                                                                                  ; 48      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src2_reg[30]~30                                                                                                                                                                                                                                                                  ; 48      ;
; unnamed:inst|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                                                                                                          ; 48      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[8]                                                                                                                                                                                                                                                                     ; 46      ;
; unnamed:inst|mailbox_0_s1_arbitrator:the_mailbox_0_s1|cpu_0_data_master_granted_mailbox_0_s1~0                                                                                                                                                                                                                  ; 45      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                      ; 45      ;
; unnamed:inst|unnamed_reset_clk_1_domain_synch_module:unnamed_reset_clk_1_domain_synch|data_out                                                                                                                                                                                                                  ; 45      ;
; sld_hub:auto_hub|irf_reg[2][1]                                                                                                                                                                                                                                                                                  ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                  ; 43      ;
; unnamed:inst|mailbox_1_s1_arbitrator:the_mailbox_1_s1|cpu_0_data_master_granted_mailbox_1_s1~0                                                                                                                                                                                                                  ; 43      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_cmp                                                                                                                                                                                                                                                                         ; 42      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                                                                                                                                                         ; 42      ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                                                                                                           ; 42      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~121                       ; 41      ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                                                                                                        ; 41      ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                                                                                                        ; 41      ;
; unnamed:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~1                                                                                                                                                                                                ; 41      ;
; unnamed:inst|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                                                                                                                            ; 41      ;
; unnamed:inst|cpu_1:the_cpu_1|A_en_d1                                                                                                                                                                                                                                                                            ; 41      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_WAIT_REQUEST                                     ; 41      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                           ; 41      ;
; unnamed:inst|cpu_1_jtag_debug_module_arbitrator:the_cpu_1_jtag_debug_module|cpu_1_data_master_granted_cpu_1_jtag_debug_module~0                                                                                                                                                                                 ; 41      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                           ; 41      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|present_state.STATE_1_LOOP_FIFO                                                                                                                                                                           ; 41      ;
; unnamed:inst|cpu_0:the_cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                     ; 40      ;
; unnamed:inst|cpu_1:the_cpu_1|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                     ; 40      ;
; unnamed:inst|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                                                                                                     ; 40      ;
; unnamed:inst|cpu_1:the_cpu_1|A_mem_bypass_pending                                                                                                                                                                                                                                                               ; 40      ;
; unnamed:inst|cpu_0:the_cpu_0|A_mem_bypass_pending                                                                                                                                                                                                                                                               ; 40      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                     ; 40      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[4]                                                                                                                                                                                                                                                                     ; 40      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[2]                                                                                                                                                                                                                                                                     ; 40      ;
; unnamed:inst|cpu_1:the_cpu_1|F_iw[0]~0                                                                                                                                                                                                                                                                          ; 39      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe                                                                                        ; 39      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                                                                        ; 39      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|always3~0                                                                                                                                                                                                                                    ; 38      ;
; unnamed:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_in_a_read_cycle~0                                                                                                                                                                                           ; 38      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                     ; 38      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                     ; 38      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_write                                                                                                                                                                                                                                                                   ; 38      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[3]                                                                                                                                                                                                                                                                     ; 38      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                ; 36      ;
; unnamed:inst|cpu_1_jtag_debug_module_arbitrator:the_cpu_1_jtag_debug_module|cpu_1_jtag_debug_module_address[8]~1                                                                                                                                                                                                ; 36      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                                                                                                                           ; 36      ;
; unnamed:inst|cpu_0:the_cpu_0|F_pc[15]~1                                                                                                                                                                                                                                                                         ; 35      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|cpu_0_data_master_read_data_valid_sram_0_avalon_sram_slave                                                                                                                                                                        ; 35      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_read_data_valid_sdram_0_s1                                                                                                                                                                                                                  ; 35      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|cpu_1_data_master_read_data_valid_sram_0_avalon_sram_slave                                                                                                                                                                        ; 35      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[5]                                                                                                                                                                                                                                                                            ; 35      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                                                                                                            ; 35      ;
; unnamed:inst|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                          ; 35      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|internal_cpu_0_data_master_granted_sdram_0_s1~0                                                                                                                                                                                                               ; 35      ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_do_sub                                                                                                                                                                                                                                                                       ; 34      ;
; unnamed:inst|cpu_0:the_cpu_0|F_pc[15]~0                                                                                                                                                                                                                                                                         ; 34      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                     ; 34      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                     ; 34      ;
; unnamed:inst|cpu_1:the_cpu_1|E_logic_op[1]                                                                                                                                                                                                                                                                      ; 34      ;
; unnamed:inst|cpu_0:the_cpu_0|A_iw[12]                                                                                                                                                                                                                                                                           ; 34      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                                                                                                            ; 34      ;
; unnamed:inst|cpu_1:the_cpu_1|A_iw[12]                                                                                                                                                                                                                                                                           ; 34      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_address[21]~0                                                                                                                                                                                                                                      ; 34      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[5]                                                                                                                                                                                                                                                                     ; 34      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|MonAReg[10]                                                                                                                                                                                          ; 34      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                                                                                          ; 34      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                            ; 33      ;
; unnamed:inst|mailbox_0:the_mailbox_0|select_mutex1                                                                                                                                                                                                                                                              ; 33      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|r_1~10                                                                                                                                                                                                                                          ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_rem_en                                                                                                                                                                                                                                                                       ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_den_en                                                                                                                                                                                                                                                                       ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|M_div_negate_result                                                                                                                                                                                                                                                                ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[15]~0                                                                                                                                                                                                                                 ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|F_pc[19]~1                                                                                                                                                                                                                                                                         ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|F_pc[19]~0                                                                                                                                                                                                                                                                         ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|norm_intr_req~0                                                                                                                                                                                                                                                                    ; 33      ;
; unnamed:inst|video_pixel_buffer_dma_0_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_0_avalon_control_slave|cpu_0_data_master_read_data_valid_video_pixel_buffer_dma_0_avalon_control_slave_shift_register                                                                                          ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                                                           ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                                                           ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|E_logic_op[0]                                                                                                                                                                                                                                                                      ; 33      ;
; unnamed:inst|cpu_0:the_cpu_0|E_logic_op[0]                                                                                                                                                                                                                                                                      ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[4]                                                                                                                                                                                                                                                                            ; 33      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~35                                                                                                                                                                                                                   ; 33      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~34                                                                                                                                                                                                                   ; 33      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_address[21]~1                                                                                                                                                                                                                                      ; 33      ;
; unnamed:inst|sdram_0:the_sdram_0|active_rnw~5                                                                                                                                                                                                                                                                   ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_offset_field[2]                                                                                                                                                                                                                                                          ; 33      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[0]                                                                                                                                                                                                                                                                          ; 33      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[31]~2                                                                        ; 32      ;
; unnamed:inst|mailbox_1:the_mailbox_1|select_mutex1                                                                                                                                                                                                                                                              ; 32      ;
; unnamed:inst|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|timer_1:the_timer_1|snap_strobe~0                                                                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|timer_1:the_timer_1|process_0~1                                                                                                                                                                                                                                                                    ; 32      ;
; unnamed:inst|timer_1:the_timer_1|process_0~0                                                                                                                                                                                                                                                                    ; 32      ;
; unnamed:inst|timer_0:the_timer_0|process_0~1                                                                                                                                                                                                                                                                    ; 32      ;
; unnamed:inst|timer_0:the_timer_0|process_0~0                                                                                                                                                                                                                                                                    ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_div_negate_src1~0                                                                                                                                                                                                                                                                ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_div_negate_src2                                                                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|always2~1                                                                                                                                                                                                                                    ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|M_rot_rn[3]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|M_rot_rn[2]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|mailbox_0:the_mailbox_0|mutex_write_enable0~16                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|mailbox_0:the_mailbox_0|mutex_write_enable1~16                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|mailbox_1:the_mailbox_1|mutex_write_enable0~16                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|mailbox_1:the_mailbox_1|mutex_write_enable1~16                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                ; 32      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_reg[22]~16                                                                                                                          ; 32      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_regs_processing~0                                                                                                                   ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|M_rot_rn[4]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_div_quot_en                                                                                                                                                                                                                                                                      ; 32      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~107                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|M_rot_rn[4]                                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|data[2]~0                                                                                                                                                                                                   ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_rot_fill_bit                                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|M_ctrl_mem                                                                                                                                                                                                                                                                         ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                            ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|A_rot_fill_bit                                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                  ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|M_ctrl_mem                                                                                                                                                                                                                                                                         ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|A_slow_inst_result_en~0                                                                                                                                                                                                                                                            ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|A_mul_stall_d3                                                                                                                                                                                                                                                                     ; 32      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[11]~1                                                          ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[24]~32                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[19]~32                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                        ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[12]                                                                                                                                                                                                                                                                           ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|internal_jdo1[36]                                                                                        ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|internal_jdo1[37]                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]                                                                                        ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_logic_op[1]                                                                                                                                                                                                                                                                      ; 32      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|buffer_start_address[14]~1                                                                                                                                                                                                                   ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|d_address_offset_field[2]                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                                                                                                             ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|Add8~3                                                                                                                                                                                                                                                                             ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|Add8~5                                                                                                                                                                                                                                                                             ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|Add8~3                                                                                                                                                                                                                                                                             ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[0]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[1]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[2]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[4]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[1]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[2]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[4]                                                                                                                                                                                                                                                                          ; 32      ;
; unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|blanking_pulse                                                                                                                                                                                      ; 32      ;
; unnamed:inst|mailbox_0:the_mailbox_0|select_mutex0                                                                                                                                                                                                                                                              ; 31      ;
; unnamed:inst|mailbox_1:the_mailbox_1|select_mutex0                                                                                                                                                                                                                                                              ; 31      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|cpu_1_data_master_readdata~203                                                                                                                                                                                                                  ; 31      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|slave_readdata[20]~10                                                                                                                                                                                                                        ; 31      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~5                                                                                      ; 31      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[24]~0                                                                                                                                                                                       ; 31      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|internal_MonDReg[0]~14                                                                                                                                                                               ; 31      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~13                                                                                                                                                                               ; 31      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                                                                                                           ; 31      ;
; unnamed:inst|sdram_0:the_sdram_0|refresh_request                                                                                                                                                                                                                                                                ; 31      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                                                                                                     ; 31      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[3]                                                                                                                                                                                                                                                                          ; 31      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[3]                                                                                                                                                                                                                                                                          ; 31      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|r_1~11                                                                                                                                                                                                                                          ; 30      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_data[29]~1                                                                                                                                                                                     ; 30      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[2]                                                                                                                                                                                                                                                                            ; 30      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                                                                                                            ; 30      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                             ; 30      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|internal_cpu_0_data_master_granted_sram_0_avalon_sram_slave~0                                                                                                                                                                     ; 30      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|inner_height_valid                                                                                                                                               ; 30      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|always2~0                                                                                                                                                                                                                                    ; 29      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result[23]~0                                                                                                                                                                                                                                                           ; 29      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_read~0                                                                                                                                                                                               ; 29      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_address[0]~6                                                                                             ; 29      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|internal_cpu_0_data_master_qualified_request_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave~0                                                           ; 29      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                    ; 28      ;
; unnamed:inst|cpu_1_instruction_master_arbitrator:the_cpu_1_instruction_master|cpu_1_instruction_master_readdata[16]~1                                                                                                                                                                                           ; 28      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|cpu_1_data_master_readdata~32                                                                                                                                                                                                                   ; 28      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_sel_nxt~1                                                                                                                                                                                                                                                              ; 28      ;
; unnamed:inst|cpu_1:the_cpu_1|A_ctrl_custom_multi                                                                                                                                                                                                                                                                ; 28      ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[23]~1                                                                                                                                                                                                                                                         ; 28      ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[23]~0                                                                                                                                                                                                                                                         ; 28      ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_data_unfiltered[22]~1                                                                                                                                                                                                                                                         ; 28      ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_data_unfiltered[22]~0                                                                                                                                                                                                                                                         ; 28      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|internal_cpu_1_data_master_dbs_address[1]                                                                                                                                                                                                       ; 28      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_write                                                                                                                                                                                                                                                                   ; 28      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                                                                                                     ; 28      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|inner_width_valid                                                                                                                                                ; 28      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                  ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                  ; 27      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~106                                                                                                                                                                                                                  ; 27      ;
; unnamed:inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                                                                                                       ; 27      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                               ; 27      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[5]                                                                                                                                                                                                                                                                    ; 27      ;
; unnamed:inst|sram_0:the_sram_0|SRAM_ADDR[8]~1                                                                                                                                                                                                                                                                   ; 27      ;
; unnamed:inst|sram_0:the_sram_0|SRAM_ADDR[8]~0                                                                                                                                                                                                                                                                   ; 27      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|present_state.STATE_2_ADD_MISSING_PART                                                                                                                                                                               ; 27      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                    ; 26      ;
; unnamed:inst|video_rgb_resampler_0:the_video_rgb_resampler_0|stream_out_valid~1                                                                                                                                                                                                                                 ; 26      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_a_not_src                                                                                                                                                                                                                                                                   ; 26      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_a_not_src                                                                                                                                                                                                                                                                   ; 26      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                                                                                                       ; 26      ;
; unnamed:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~0                                                                                                                                                                                 ; 26      ;
; unnamed:inst|cpu_1:the_cpu_1|E_hbreak_req                                                                                                                                                                                                                                                                       ; 26      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                ; 26      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                 ; 26      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[1]                                 ; 26      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|cpu_1_data_master_readdata~215                                                                                                                                                                                                                  ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                                                                                                                        ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                                                                                                                                   ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                                                                                                                       ; 25      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|stream_out_data[0]~0                                                                                                                                                                                                   ; 25      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_logic                                                                                                                                                                                                                                                                       ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                ; 25      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                                                                               ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|D_bht_data[1]                                                                                                                                                                                                                                                                      ; 25      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[7]                                                                                                                                                                                                                                                                          ; 25      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[7]                                                                                                                                                                                                                                                                          ; 25      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|stream_out_data[14]~1                                                                                                                                                                                                ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_crst                                                                                                                                                                                                                                                                        ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_exception                                                                                                                                                                                                                                                                   ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                            ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_break                                                                                                                                                                                                                                                                       ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                            ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                               ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                       ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                       ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|E_valid_jmp_indirect                                                                                                                                                                                                                                                               ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                                                                                                           ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                                                                                                           ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                                                                                                           ; 24      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[2]                                 ; 24      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                                                                                                                                                       ; 24      ;
; unnamed:inst|sdram_0:the_sdram_0|init_done                                                                                                                                                                                                                                                                      ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|D_bht_data[1]                                                                                                                                                                                                                                                                      ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                   ; 24      ;
; unnamed:inst|cpu_0:the_cpu_0|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                   ; 24      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                ; 23      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                ; 23      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                               ; 23      ;
; unnamed:inst|cpu_1:the_cpu_1|E_valid_jmp_indirect                                                                                                                                                                                                                                                               ; 23      ;
; unnamed:inst|cpu_1_custom_instruction_master_arbitrator:the_cpu_1_custom_instruction_master|Equal0~1                                                                                                                                                                                                            ; 23      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                                                                                                           ; 23      ;
; unnamed:inst|cpu_0_custom_instruction_master_arbitrator:the_cpu_0_custom_instruction_master|Equal0~1                                                                                                                                                                                                            ; 23      ;
; unnamed:inst|sram_0:the_sram_0|readdatavalid                                                                                                                                                                                                                                                                    ; 23      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[0]                                 ; 23      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[10]                                                                                                                                                                                                                                                                         ; 23      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[15]                                                                                                                                                                                                                                                                         ; 23      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[10]                                                                                                                                                                                                                                                                         ; 23      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[15]                                                                                                                                                                                                                                                                         ; 23      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][15]~563                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][15]~299                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[13]                                                                                                                                                                                                                                                                           ; 22      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[26]~16                    ; 22      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[4]                                                                                                                            ; 22      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[3]                                                                                                                            ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|E_alu_result[16]~3                                                                                                                                                                                                                                                                 ; 22      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                                                                                                           ; 22      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|module_input2~0                                                                                                                                                                                                                                               ; 22      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|fifo_contains_ones_n                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[8]                                                                                                                                                                                                                                                                          ; 22      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[9]                                                                                                                                                                                                                                                                          ; 22      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[11]                                                                                                                                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[12]                                                                                                                                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[8]                                                                                                                                                                                                                                                                          ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[9]                                                                                                                                                                                                                                                                          ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[11]                                                                                                                                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[12]                                                                                                                                                                                                                                                                         ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_line_field[5]                                                                                                                                                                                                                                                            ; 22      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[14]                                                                                                                                                                                                                                                                           ; 21      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[3]                                                                                                                                                                                                                                                                            ; 21      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[1]                                                                                                                            ; 21      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[2]                                                                                                                            ; 21      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                         ; 21      ;
; unnamed:inst|cpu_0:the_cpu_0|E_alu_result[15]~4                                                                                                                                                                                                                                                                 ; 21      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                         ; 21      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                          ; 21      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                          ; 21      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[13]                                                                                                                                                                                                                                                                         ; 21      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[13]                                                                                                                                                                                                                                                                         ; 21      ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                                                           ; 21      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                                                              ; 20      ;
; unnamed:inst|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                             ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                             ; 20      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~104                                                                                                                                                                                                                  ; 20      ;
; unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]~20                                                                                                                                                                                ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[16]                                                                                                                                                                                                                                                                           ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[11]                                                                                                                                                                                                                                                                           ; 20      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[5]                                                                                                                            ; 20      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                                                                                                 ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                            ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                          ; 20      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                            ; 20      ;
; unnamed:inst|cpu_0:the_cpu_0|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                          ; 20      ;
; unnamed:inst|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                                                                                                     ; 20      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|internal_cpu_1_data_master_granted_sdram_0_s1~0                                                                                                                                                                                                               ; 20      ;
; unnamed:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                                                           ; 20      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[5]                                                                                                                                                                                                                                                                          ; 20      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[14]                                                                                                                                                                                                                                                                         ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[5]                                                                                                                                                                                                                                                                          ; 20      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[14]                                                                                                                                                                                                                                                                         ; 20      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|r_0~7                                                                                                                                                                                                                                           ; 19      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_1_instruction_master_read_data_valid_sdram_0_s1                                                                                                                                                                                                           ; 19      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][15]~713                                                                                                                                                         ; 19      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][15]~629                                                                                                                                                         ; 19      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][0]~281                                                                                                                                                          ; 19      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_b_not_src                                                                                                                                                                                                                                                                   ; 19      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|comb~0                                                                                              ; 19      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|empty_dff                                                                                                                                                                ; 19      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                                                                                                            ; 19      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_b_not_src                                                                                                                                                                                                                                                                   ; 19      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                                                                                                            ; 19      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[0]                                                                                                                                                                                                                                                                            ; 19      ;
; unnamed:inst|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                                                                                                                     ; 19      ;
; unnamed:inst|timer_1_s1_arbitrator:the_timer_1_s1|cpu_1_data_master_granted_timer_1_s1                                                                                                                                                                                                                          ; 19      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1|fifo_contains_ones_n                                                                                                                           ; 19      ;
; unnamed:inst|cpu_1:the_cpu_1|M_valid_from_E                                                                                                                                                                                                                                                                     ; 19      ;
; unnamed:inst|sdram_0:the_sdram_0|i_state[0]                                                                                                                                                                                                                                                                     ; 19      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|internal_cpu_0_instruction_master_granted_sram_0_avalon_sram_slave~0                                                                                                                                                              ; 19      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[23]~83                                                                                             ; 18      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[27]~83                                                                                             ; 18      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[18]~32                    ; 18      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][0]~383                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][8]~353                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][0]~311                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][1]~305                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][8]~737                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][15]~707                                                                                                                                                         ; 18      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][0]~395                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][1]~389                                                                                                                                                          ; 18      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                                                                                                              ; 18      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~36                                                                                                                                                                                                                   ; 18      ;
; unnamed:inst|cpu_0:the_cpu_0|A_ld_align_sh16                                                                                                                                                                                                                                                                    ; 18      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_FIRST_WORD                                                                                                           ; 18      ;
; unnamed:inst|cpu_1:the_cpu_1|A_ld_align_sh16                                                                                                                                                                                                                                                                    ; 18      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[15]                                                                                                                                                                                                                                                                           ; 18      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src2_hazard_E                                                                                                                                                                                                                                                                    ; 18      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ID_reg[0]                                                                                                                            ; 18      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src2_hazard_E                                                                                                                                                                                                                                                                    ; 18      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_SECOND_WORD                                                                                                          ; 18      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_instruction_master_to_sdram_0_s1|stage_0                                                                                                                                        ; 18      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|stage_0                                                                                                                                                      ; 18      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|cpu_1_data_master_run                                                                                                                                                                                                                           ; 18      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|internal_cpu_0_instruction_master_granted_sdram_0_s1~0                                                                                                                                                                                                        ; 18      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src2[6]                                                                                                                                                                                                                                                                          ; 18      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src2[6]                                                                                                                                                                                                                                                                          ; 18      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~283                                                                                                                    ; 17      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[18]~122                   ; 17      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[1]~20                                             ; 17      ;
; unnamed:inst|timer_0:the_timer_0|Equal6~2                                                                                                                                                                                                                                                                       ; 17      ;
; unnamed:inst|timer_0:the_timer_0|Equal6~1                                                                                                                                                                                                                                                                       ; 17      ;
; unnamed:inst|timer_1:the_timer_1|Equal6~2                                                                                                                                                                                                                                                                       ; 17      ;
; unnamed:inst|timer_1:the_timer_1|Equal6~1                                                                                                                                                                                                                                                                       ; 17      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                                                                                                 ; 17      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|read_0                                                                                                                                                                                                                                                                 ; 17      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|width[3]~15                                                                                                                                                      ; 17      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|width[1]~11                                                                                                                                                   ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][15]~509                                                                                                                                                         ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][4]~479                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][9]~347                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][15]~317                                                                                                                                                         ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][2]~299                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][4]~287                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][8]~77                                                                                                                                                           ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][12]~59                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][0]~47                                                                                                                                                           ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][9]~731                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][2]~695                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][4]~683                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][5]~677                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][4]~491                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][8]~83                                                                                                                                                           ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][12]~59                                                                                                                                                          ; 17      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][0]~47                                                                                                                                                           ; 17      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|cpu_0_instruction_master_read_data_valid_sram_0_avalon_sram_slave                                                                                                                                                                 ; 17      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                  ; 17      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                  ; 17      ;
; unnamed:inst|cpu_1:the_cpu_1|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                        ; 17      ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[9]~4                                                                                                                                                                                                                                                                    ; 17      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                    ; 17      ;
; unnamed:inst|cpu_0:the_cpu_0|E_alu_result[1]~41                                                                                                                                                                                                                                                                 ; 17      ;
; unnamed:inst|cpu_1:the_cpu_1|E_alu_result[1]~41                                                                                                                                                                                                                                                                 ; 17      ;
; unnamed:inst|cpu_0:the_cpu_0|Equal60~3                                                                                                                                                                                                                                                                          ; 17      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pixel_address[15]~49                                                                                                                                                                                                                         ; 17      ;
; unnamed:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_qualified_request_sysid_control_slave                                                                                                                                                                                     ; 17      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_1_instruction_master_granted_sdram_0_s1~0                                                                                                                                                                                                                 ; 17      ;
; unnamed:inst|sdram_0:the_sdram_0|m_state[7]~4                                                                                                                                                                                                                                                                   ; 17      ;
; unnamed:inst|cpu_1:the_cpu_1|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                   ; 17      ;
; unnamed:inst|cpu_0:the_cpu_0|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                   ; 17      ;
; unnamed:inst|video_pixel_buffer_dma_0_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_0_avalon_pixel_dma_master|process_1~0                                                                                                                                                                       ; 16      ;
; unnamed:inst|timer_0:the_timer_0|period_l_wr_strobe~0                                                                                                                                                                                                                                                           ; 16      ;
; unnamed:inst|timer_0:the_timer_0|period_h_wr_strobe~0                                                                                                                                                                                                                                                           ; 16      ;
; unnamed:inst|timer_1:the_timer_1|period_l_wr_strobe~0                                                                                                                                                                                                                                                           ; 16      ;
; unnamed:inst|timer_1:the_timer_1|period_h_wr_strobe~0                                                                                                                                                                                                                                                           ; 16      ;
; unnamed:inst|cpu_1_instruction_master_arbitrator:the_cpu_1_instruction_master|process_2~0                                                                                                                                                                                                                       ; 16      ;
; unnamed:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                                                                                                       ; 16      ;
; unnamed:inst|timer_0:the_timer_0|Equal6~3                                                                                                                                                                                                                                                                       ; 16      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                                                                                                     ; 16      ;
; unnamed:inst|timer_1:the_timer_1|Equal6~3                                                                                                                                                                                                                                                                       ; 16      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|process_2~0                                                                                                                                                                                                                                     ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                      ; 16      ;
; unnamed:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_rdv_count_enable                                                                                                                                                                                                              ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~15                                                                                                                     ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~14                                                                                                                     ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~11                                                                                                                     ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~10                                                                                                                     ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[29]~8                                                                                                                      ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result[11]~1                                                                                                                                                                                                                                                           ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][13]~587                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][8]~551                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][0]~503                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][5]~473                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][6]~467                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][1]~377                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][10]~341                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][5]~281                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][6]~275                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][4]~23                                                                                                                                                           ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][10]~725                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][6]~671                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][8]~563                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][12]~539                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][15]~521                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][0]~515                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][5]~485                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][6]~479                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][13]~323                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][12]~293                                                                                                                                                         ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][1]~287                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][13]~95                                                                                                                                                          ; 16      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][4]~23                                                                                                                                                           ; 16      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[23]~18                                                                                             ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[27]~18                                                                                             ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_data_in[4]~3                                                                                                                          ; 16      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|fifo_wr                                                                                                                                                                                                                                                                ; 16      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_fill_starting_d1                                                                                                                                                                                                                                                              ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[14]~50                                                                                                                                                                                                                                                        ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                  ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src2_imm[30]~0                                                                                                                                                                                                                                                                   ; 16      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_fill_starting_d1                                                                                                                                                                                                                                                              ; 16      ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_data_unfiltered[15]~50                                                                                                                                                                                                                                                        ; 16      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                  ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[9]~44                                           ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~1                                                    ; 16      ;
; unnamed:inst|sdram_0:the_sdram_0|m_data[9]~6                                                                                                                                                                                                                                                                    ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                                                                                                            ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|E_alu_result[24]~0                                                                                                                                                                                                                                                                 ; 16      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|process_5~0                                                                                          ; 16      ;
; unnamed:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                                                                                                             ; 16      ;
; unnamed:inst|sram_0:the_sram_0|is_write                                                                                                                                                                                                                                                                         ; 16      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pixel_address[15]~48                                                                                                                                                                                                                         ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|internal_cpu_1_data_master_qualified_request_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave~0                                                           ; 16      ;
; unnamed:inst|sdram_0:the_sdram_0|i_state[2]                                                                                                                                                                                                                                                                     ; 16      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                                                                                                    ; 16      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[13]~21 ; 15      ;
; unnamed:inst|video_pixel_buffer_dma_0_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_0_avalon_pixel_dma_master|pre_dbs_count_enable~2                                                                                                                                                            ; 15      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[14]~88                    ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][1]~641                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][5]~617                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][9]~593                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][12]~557                                                                                                                                                         ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][10]~545                                                                                                                                                         ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][9]~533                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][1]~497                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][2]~491                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][7]~461                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][8]~443                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][2]~371                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][11]~335                                                                                                                                                         ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][3]~293                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][7]~269                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][13]~95                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][9]~71                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][10]~65                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][15]~53                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][1]~41                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][2]~35                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][5]~11                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][6]~5                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][11]~719                                                                                                                                                         ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][3]~689                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][7]~665                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][9]~557                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][10]~551                                                                                                                                                         ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][1]~509                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][2]~503                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][7]~473                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][8]~455                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][1]~377                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][5]~353                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][9]~329                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][2]~275                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][9]~71                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][10]~65                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][15]~53                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][1]~41                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][2]~35                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][5]~11                                                                                                                                                           ; 15      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][6]~5                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src2[24]~0                                                                                                                                                                                                                                                                       ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src2[30]~0                                                                                                                                                                                                                                                                       ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src2_imm[30]~0                                                                                                                                                                                                                                                                   ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|Equal60~3                                                                                                                                                                                                                                                                          ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[4]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[0]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|E_alu_result[10]~42                                                                                                                                                                                                                                                                ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|E_alu_result[8]~42                                                                                                                                                                                                                                                                 ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[1]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[2]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[1]                                                                                                                                                                                                                                                                            ; 15      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ready~0                                                                                                                              ; 15      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                     ; 15      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                     ; 15      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|cpu_0_data_master_qualified_request_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave                                                                      ; 15      ;
; unnamed:inst|sdram_0:the_sdram_0|m_count[1]                                                                                                                                                                                                                                                                     ; 15      ;
; unnamed:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_1_data_master_to_sdram_0_s1|fifo_contains_ones_n                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                    ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][0]~647                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][2]~634                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][6]~611                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][8]~599                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][14]~581                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][10]~575                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][11]~539                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][13]~521                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][3]~485                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][15]~413                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][12]~323                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][14]~89                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][11]~83                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][3]~29                                                                                                                                                           ; 14      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[6][7]~17                                                                                                                                                           ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][13]~713                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][12]~701                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][11]~545                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][3]~497                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][12]~443                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][15]~431                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][0]~383                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][2]~370                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][6]~347                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][8]~335                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][14]~317                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][10]~311                                                                                                                                                         ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][14]~89                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][11]~77                                                                                                                                                          ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][3]~29                                                                                                                                                           ; 14      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[6][7]~17                                                                                                                                                           ; 14      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|wr_rfifo                                                                                                                                                                                                                                                               ; 14      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                               ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                                                                                                           ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[21]                                                                                                                                                                                                                                                                           ; 14      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|increment_counters~0                                                                                                                                                                                                 ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|E_alu_result[27]~4                                                                                                                                                                                                                                                                 ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                              ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[2]                                                                                                                                                                                                                                                                            ; 14      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_GENERATE_COMMAND                          ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_tck:the_cpu_1_jtag_debug_module_tck|internal_sr[1]~12                                                                                              ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[2]~12                                                                                              ; 14      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_1_data_master_to_sram_0_avalon_sram_slave|fifo_contains_ones_n                                                                                 ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_i_read                                                                                                                                                                                                                                                                    ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[5]                                                                                                                                                                                                                                                                    ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[6]                                                                                                                                                                                                                                                                    ; 14      ;
; unnamed:inst|sdram_0:the_sdram_0|Mux17~5                                                                                                                                                                                                                                                                        ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[0]                                                                                                                                                                                                                                                            ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[0]                                                                                                                                                                                                                                                            ; 14      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[1]                                                                                                                                                                                                                                                            ; 14      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[1]                                                                                                                                                                                                                                                            ; 14      ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~100                                                                                                                                                                                                                  ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                           ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][3]~628                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][7]~605                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][11]~569                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][12]~527                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][12]~431                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][4]~395                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][3]~365                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][14]~359                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[3][13]~329                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                           ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[3][14]~743                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][12]~623                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][13]~533                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][4]~407                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][3]~364                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][7]~341                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][11]~305                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][3]~269                                                                                                                                                          ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|D_ic_fill_starting_d1                                                                                                                                                                                                                                                              ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[1]                                                                                                                                                                                                                                                                            ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                                                                                                            ; 13      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Equal10~1                              ; 13      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_GENERATE_PREDEFINED_COMMAND               ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_jtag_debug_module_wrapper:the_cpu_1_jtag_debug_module_wrapper|cpu_1_jtag_debug_module_sysclk:the_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                   ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                   ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                                                                                                                                                     ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|A_ctrl_div                                                                                                                                                                                                                                                                         ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_wb_active                                                                                                                                                                                                                                                                     ; 13      ;
; unnamed:inst|sdram_0:the_sdram_0|m_count[2]                                                                                                                                                                                                                                                                     ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                                                                                                                                                    ; 13      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|internal_cpu_1_data_master_granted_sram_0_avalon_sram_slave~0                                                                                                                                                                     ; 13      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|counter[0]                                                  ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[2]                                                                                                                                                                                                                                                            ; 13      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[3]                                                                                                                                                                                                                                                            ; 13      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[3]                                                                                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                            ; 12      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|cpu_1_data_master_readdata~35                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result[5]~3                                                                                                                                                                                                                                                            ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|A_slow_inst_result[5]~2                                                                                                                                                                                                                                                            ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][8]~743                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][0]~695                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[5][4]~635                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[7][14]~515                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][10]~449                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][9]~437                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][6]~401                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][5]~389                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|A_slow_inst_result[6]~25                                                                                                                                                                                                                                                           ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|A_slow_inst_result[6]~24                                                                                                                                                                                                                                                           ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][4]~587                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[7][14]~527                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][10]~461                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][9]~449                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][6]~413                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][5]~401                                                                                                                                                          ; 12      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[5][4]~371                                                                                                                                                          ; 12      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|bit_counter[1]~3                                                 ; 12      ;
; unnamed:inst|video_clipper_0:the_video_clipper_0|altera_up_video_clipper_drop:Clipper_Drop|increment_counters~1                                                                                                                                                                                                 ; 12      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[5]~76                                                                                                                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[5]~75                                                                                                                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_data_unfiltered[7]~76                                                                                                                                                                                                                                                         ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|A_wr_data_unfiltered[7]~75                                                                                                                                                                                                                                                         ; 12      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                            ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                               ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                                                                                                                            ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[3]                                                                                                                                                                                                                                                                            ; 12      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|current_state.s_WAIT_BEGIN_DEASSERT           ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[5]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[6]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[7]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[8]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[9]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[10]                                                                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[11]                                                                                                                                                                                                                                                                   ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[0]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[1]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[2]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[3]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|timer_0_s1_arbitrator:the_timer_0_s1|cpu_0_data_master_requests_timer_0_s1                                                                                                                                                                                                                         ; 12      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave_arbitrator:the_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave|cpu_1_data_master_granted_Altera_UP_SD_Card_Avalon_Interface_0_avalon_sdcard_slave~0                                                                              ; 12      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|r_2~0                                                                                                                                                                                                                                           ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[6]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_line[4]                                                                                                                                                                                                                                                                    ; 12      ;
; unnamed:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|internal_cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave~0                                                                                                                                                     ; 12      ;
; unnamed:inst|sdram_0:the_sdram_0|pending~9                                                                                                                                                                                                                                                                      ; 12      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                        ; 12      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[2]                                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                    ; 11      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[18]~35                    ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][10]~731                                                                                                                                                         ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][13]~719                                                                                                                                                         ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][12]~707                                                                                                                                                         ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][2]~683                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][6]~659                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][13]~419                                                                                                                                                         ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][9]~659                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][8]~653                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][1]~611                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][0]~605                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][6]~575                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][13]~425                                                                                                                                                         ; 11      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|r_val~0                                                                                                                                                                                                                                                                ; 11      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|D_src1_hazard_E                                                                                                                                                                                                                                                                    ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|A_ctrl_shift_rot                                                                                                                                                                                                                                                                   ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|D_src1_hazard_E                                                                                                                                                                                                                                                                    ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|A_ctrl_shift_rot                                                                                                                                                                                                                                                                   ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|i_readdatavalid_d1                                                                                                                                                                                                                                                                 ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                               ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                 ; 11      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest~0                                                                                                                                                                                                                                              ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_iw[5]                                                                                                                                                                                                                                                                            ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[2]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[3]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[4]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[5]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[6]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|E_src1[7]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|hbreak_enabled                                                                                                                                                                                                                                                                     ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_iw[5]                                                                                                                                                                                                                                                                            ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[2]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[3]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[4]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[5]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[6]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[7]                                                                                                                                                                                                                                                                          ; 11      ;
; unnamed:inst|sdram_0:the_sdram_0|m_count[0]                                                                                                                                                                                                                                                                     ; 11      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ready~2                                                                                                                              ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|A_dc_fill_starting~0                                                                                                                                                                                                                                                               ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|A_dc_fill_starting~0                                                                                                                                                                                                                                                               ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|process_148~0                                                                                                                                                                                                                                                                      ; 11      ;
; unnamed:inst|cpu_1_data_master_arbitrator:the_cpu_1_data_master|r_2~3                                                                                                                                                                                                                                           ; 11      ;
; unnamed:inst|cpu_1_jtag_debug_module_arbitrator:the_cpu_1_jtag_debug_module|cpu_1_jtag_debug_module_in_a_read_cycle~0                                                                                                                                                                                           ; 11      ;
; unnamed:inst|cpu_1:the_cpu_1|process_136~0                                                                                                                                                                                                                                                                      ; 11      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_sent_was_CMD55            ; 11      ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|alt_jtag_atlantic:jtag_uart_1_alt_jtag_atlantic|count[9]                                                                                                                                                                                                               ; 11      ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                               ; 11      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[6]                                                                                                                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|irf_reg[4][0]                                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                    ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|f_select                                                                                                                                                                                                                                                                       ; 10      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[1]~226                                                                                                                     ; 10      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[1]~222                                                                                                                     ; 10      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[15]~24                                                                                                                     ; 10      ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[15]~19                                                                                                                     ; 10      ;
; unnamed:inst|video_vga_controller_0:the_video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[8]~12                                                                                                                                                                                  ; 10      ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~28                                                                                                                                                                                           ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][9]~737                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][1]~689                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][4]~671                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[1][5]~665                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][11]~455                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][14]~425                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|temp_workspace_input_vec[2][7]~407                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][10]~647                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][11]~641                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][13]~635                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][2]~599                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][3]~593                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[1][5]~581                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][11]~467                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][14]~437                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|temp_workspace_input_vec[2][7]~419                                                                                                                                                          ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~40                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~36                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~32                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~28                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~24                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~20                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|A_WE_StdLogicVector~16                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|comb~2                                                                                                                                                                                                                                     ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~37                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~33                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~29                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~25                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~21                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~17                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~13                                                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|D_iw[8]                                                                                                                                                                                                                                                                            ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                               ; 10      ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[3]                                                                                                                                                       ; 10      ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[2]                                                                                                                                                       ; 10      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|pending_reads[0]                                                                                                                                                                                                                             ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                         ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                               ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|d_readdatavalid_d1                                                                                                                                                                                                                                                                 ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|d_readdatavalid_d1                                                                                                                                                                                                                                                                 ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|M_alu_result[2]                                                                                                                                                                                                                                                                    ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|m_next~3                                                                                                                                                                                                                                                                       ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|Equal0~3                                                                                                                                                                                                                                                                       ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|Mux40~4                                                                                                                                                                                                                                                                        ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[10]~6                                                                                                                                                                                                                                                                   ; 10      ;
; unnamed:inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|cpu_0_instruction_master_requests_sram_0_avalon_sram_slave~1                                                                                                                                                                      ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|Mux41~8                                                                                                                                                                                                                                                                        ; 10      ;
; unnamed:inst|sdram_0:the_sdram_0|Mux17~4                                                                                                                                                                                                                                                                        ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|internal_d_writedata[6]                                                                                                                                                                                                                                                            ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[4]                                                                                                                                                                                                                                                            ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[5]                                                                                                                                                                                                                                                            ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[7]                                                                                                                                                                                                                                                            ; 10      ;
; unnamed:inst|cpu_0:the_cpu_0|internal_d_writedata[10]                                                                                                                                                                                                                                                           ; 10      ;
; unnamed:inst|cpu_1:the_cpu_1|E_src1[0]                                                                                                                                                                                                                                                                          ; 10      ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|present_state.STATE_2_READ_BUFFER                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]~1                                                                                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|irsr_reg[1]~0                                                                                                                                                                                                                                                                                  ; 9       ;
; unnamed:inst|unnamed_reset_clk_1_domain_synch_module:unnamed_reset_clk_1_domain_synch|data_out~_wirecell                                                                                                                                                                                                        ; 9       ;
; unnamed:inst|cpu_1:the_cpu_1|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                          ; 9       ;
; unnamed:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                          ; 9       ;
; unnamed:inst|sdram_0:the_sdram_0|m_addr[6]~10                                                                                                                                                                                                                                                                   ; 9       ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|_~0                                                                                                           ; 9       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[1]~223                                                                                                                     ; 9       ;
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|o_avalon_readdata[1]~221                                                                                                                     ; 9       ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~27                                                                                                                                                                                           ; 9       ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter|_~0                                                                                                    ; 9       ;
; unnamed:inst|video_pixel_buffer_dma_0_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_0_avalon_control_slave|video_pixel_buffer_dma_0_avalon_control_slave_read                                                                                                                                      ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~36                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~36                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~36                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~36                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~35                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~35                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~35                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~35                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add33~34                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add37~34                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add35~34                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add39~34                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~57                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~55                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~53                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~51                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~49                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~47                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~45                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~43                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~41                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~40                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~39                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~38                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add38~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add34~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add36~37                                                                                                                                                                     ; 9       ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|Add32~36                                                                                                                                                                     ; 9       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; unnamed:inst|Altera_UP_SD_Card_Avalon_Interface_0:the_Altera_UP_SD_Card_Avalon_Interface_0|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None                              ; M4K_X26_Y8                                                                                             ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M4K_X13_Y28                                                                                            ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_gef1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X13_Y23, M4K_X13_Y26, M4K_X26_Y23, M4K_X26_Y22, M4K_X13_Y25, M4K_X13_Y24, M4K_X13_Y22, M4K_X26_Y24 ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4hf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920  ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; cpu_0_dc_tag_ram.mif              ; M4K_X13_Y27                                                                                            ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M4K_X13_Y20                                                                                            ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X13_Y19, M4K_X26_Y15, M4K_X26_Y16, M4K_X13_Y18, M4K_X26_Y18, M4K_X26_Y19, M4K_X26_Y17, M4K_X26_Y20 ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X13_Y21                                                                                            ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X13_Y16, M4K_X13_Y17                                                                               ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X13_Y30                                                                                            ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X13_Y29                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_bht_module:cpu_1_bht|altsyncram:the_altsyncram|altsyncram_9pf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_1_bht_ram.mif                 ; M4K_X52_Y29                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_data_module:cpu_1_dc_data|altsyncram:the_altsyncram|altsyncram_gef1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X52_Y15, M4K_X52_Y16, M4K_X52_Y20, M4K_X52_Y21, M4K_X52_Y19, M4K_X52_Y17, M4K_X52_Y22, M4K_X52_Y14 ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_tag_module:cpu_1_dc_tag|altsyncram:the_altsyncram|altsyncram_5hf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920  ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; cpu_1_dc_tag_ram.mif              ; M4K_X52_Y24                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_dc_victim_module:cpu_1_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M4K_X52_Y18                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_data_module:cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X52_Y27, M4K_X26_Y27, M4K_X26_Y30, M4K_X26_Y29, M4K_X26_Y26, M4K_X52_Y28, M4K_X26_Y25, M4K_X26_Y28 ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_ic_tag_module:cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_c5g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 2560  ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1    ; cpu_1_ic_tag_ram.mif              ; M4K_X52_Y26                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_nios2_oci:the_cpu_1_nios2_oci|cpu_1_nios2_ocimem:the_cpu_1_nios2_ocimem|cpu_1_ociram_lpm_dram_bdp_component_module:cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_d572:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_1_ociram_default_contents.mif ; M4K_X13_Y11, M4K_X13_Y10                                                                               ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_a_module:cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_a7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_1_rf_ram_a.mif                ; M4K_X52_Y25                                                                                            ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_register_bank_b_module:cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_1_rf_ram_b.mif                ; M4K_X52_Y23                                                                                            ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y13                                                                                            ;
; unnamed:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y12                                                                                            ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_r:the_jtag_uart_1_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y14                                                                                            ;
; unnamed:inst|jtag_uart_1:the_jtag_uart_1|jtag_uart_1_scfifo_w:the_jtag_uart_1_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y15                                                                                            ;
; unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|altsyncram_7ku:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1    ; None                              ; M4K_X26_Y14                                                                                            ;
; unnamed:inst|video_pixel_buffer_dma_0:the_video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_60a1:auto_generated|a_dpfifo_rn31:dpfifo|altsyncram_1d81:FIFOram|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 26           ; 128          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 3328  ; 128                         ; 26                          ; 128                         ; 26                          ; 3328                ; 1    ; None                              ; M4K_X26_Y10                                                                                            ;
; unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|altsyncram_pc81:FIFOram|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 31                          ; 512                         ; 31                          ; 15872               ; 4    ; None                              ; M4K_X26_Y12, M4K_X26_Y11, M4K_X26_Y13, M4K_X26_Y9                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 16          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 32          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_1_2d_interface25_inst:the_cpu_1_2d_interface25_inst|custominstruction_2d:cpu_1_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult0|mult_35t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y33_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult10|mult_55t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult3|mult_85t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult9|mult_75t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y32_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult8|mult_35t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unnamed:inst|cpu_0_2d_interface25_inst:the_cpu_0_2d_interface25_inst|custominstruction_2d:cpu_0_2d_interface25_inst|idct_1D:IDCT_1|lpm_mult:Mult11|mult_15t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y26_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3                       ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                   ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3                       ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    unnamed:inst|cpu_1:the_cpu_1|cpu_1_mult_cell:the_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                   ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3                       ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                   ;                            ; DSPMULT_X39_Y30_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3                       ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    unnamed:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                   ;                            ; DSPMULT_X39_Y31_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 28,229 / 94,460 ( 30 % ) ;
; C16 interconnects          ; 440 / 3,315 ( 13 % )     ;
; C4 interconnects           ; 18,507 / 60,840 ( 30 % ) ;
; Direct links               ; 2,865 / 94,460 ( 3 % )   ;
; Global clocks              ; 8 / 16 ( 50 % )          ;
; Local interconnects        ; 7,041 / 33,216 ( 21 % )  ;
; R24 interconnects          ; 578 / 3,091 ( 19 % )     ;
; R4 interconnects           ; 23,451 / 81,294 ( 29 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.42) ; Number of LABs  (Total = 1281) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 82                             ;
; 2                                           ; 21                             ;
; 3                                           ; 14                             ;
; 4                                           ; 11                             ;
; 5                                           ; 10                             ;
; 6                                           ; 11                             ;
; 7                                           ; 5                              ;
; 8                                           ; 23                             ;
; 9                                           ; 42                             ;
; 10                                          ; 29                             ;
; 11                                          ; 27                             ;
; 12                                          ; 27                             ;
; 13                                          ; 48                             ;
; 14                                          ; 47                             ;
; 15                                          ; 65                             ;
; 16                                          ; 819                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.06) ; Number of LABs  (Total = 1281) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 675                            ;
; 1 Clock                            ; 954                            ;
; 1 Clock enable                     ; 452                            ;
; 1 Sync. clear                      ; 57                             ;
; 1 Sync. load                       ; 133                            ;
; 2 Async. clears                    ; 10                             ;
; 2 Clock enables                    ; 338                            ;
; 2 Clocks                           ; 24                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.18) ; Number of LABs  (Total = 1281) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 34                             ;
; 2                                            ; 52                             ;
; 3                                            ; 6                              ;
; 4                                            ; 22                             ;
; 5                                            ; 5                              ;
; 6                                            ; 26                             ;
; 7                                            ; 5                              ;
; 8                                            ; 10                             ;
; 9                                            ; 33                             ;
; 10                                           ; 33                             ;
; 11                                           ; 23                             ;
; 12                                           ; 18                             ;
; 13                                           ; 9                              ;
; 14                                           ; 16                             ;
; 15                                           ; 30                             ;
; 16                                           ; 131                            ;
; 17                                           ; 39                             ;
; 18                                           ; 51                             ;
; 19                                           ; 47                             ;
; 20                                           ; 74                             ;
; 21                                           ; 37                             ;
; 22                                           ; 58                             ;
; 23                                           ; 55                             ;
; 24                                           ; 70                             ;
; 25                                           ; 53                             ;
; 26                                           ; 55                             ;
; 27                                           ; 54                             ;
; 28                                           ; 69                             ;
; 29                                           ; 51                             ;
; 30                                           ; 44                             ;
; 31                                           ; 26                             ;
; 32                                           ; 42                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.89) ; Number of LABs  (Total = 1281) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 3                              ;
; 1                                               ; 90                             ;
; 2                                               ; 30                             ;
; 3                                               ; 24                             ;
; 4                                               ; 84                             ;
; 5                                               ; 46                             ;
; 6                                               ; 79                             ;
; 7                                               ; 53                             ;
; 8                                               ; 66                             ;
; 9                                               ; 108                            ;
; 10                                              ; 121                            ;
; 11                                              ; 83                             ;
; 12                                              ; 90                             ;
; 13                                              ; 59                             ;
; 14                                              ; 79                             ;
; 15                                              ; 60                             ;
; 16                                              ; 147                            ;
; 17                                              ; 16                             ;
; 18                                              ; 7                              ;
; 19                                              ; 8                              ;
; 20                                              ; 3                              ;
; 21                                              ; 3                              ;
; 22                                              ; 3                              ;
; 23                                              ; 5                              ;
; 24                                              ; 4                              ;
; 25                                              ; 1                              ;
; 26                                              ; 7                              ;
; 27                                              ; 1                              ;
; 28                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.07) ; Number of LABs  (Total = 1281) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 6                              ;
; 3                                            ; 61                             ;
; 4                                            ; 51                             ;
; 5                                            ; 21                             ;
; 6                                            ; 14                             ;
; 7                                            ; 17                             ;
; 8                                            ; 15                             ;
; 9                                            ; 7                              ;
; 10                                           ; 20                             ;
; 11                                           ; 11                             ;
; 12                                           ; 18                             ;
; 13                                           ; 70                             ;
; 14                                           ; 28                             ;
; 15                                           ; 53                             ;
; 16                                           ; 57                             ;
; 17                                           ; 63                             ;
; 18                                           ; 44                             ;
; 19                                           ; 50                             ;
; 20                                           ; 44                             ;
; 21                                           ; 45                             ;
; 22                                           ; 41                             ;
; 23                                           ; 37                             ;
; 24                                           ; 30                             ;
; 25                                           ; 44                             ;
; 26                                           ; 32                             ;
; 27                                           ; 35                             ;
; 28                                           ; 31                             ;
; 29                                           ; 34                             ;
; 30                                           ; 82                             ;
; 31                                           ; 77                             ;
; 32                                           ; 107                            ;
; 33                                           ; 33                             ;
; 34                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Mar 28 14:17:50 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ECE423_soc -c ECE423_soc
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "ECE423_soc"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for pll:inst2|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst2|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:inst2|altpll:altpll_component|_clk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity dcfifo_hpj1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe20|dffe21a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe16|dffe17a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu_0.sdc'
Info: Reading SDC File: 'cpu_1.sdc'
Warning: Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst2|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst2|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst2|altpll_component|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node pll:inst2|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node pll:inst2|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node pll:inst2|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node unnamed:inst|unnamed_reset_clk_0_domain_synch_module:unnamed_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[8]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[7]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[6]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[5]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[4]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[3]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[2]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[1]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[0]
        Info: Destination node unnamed:inst|video_scaler_0:the_video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter|counter_reg_bit3a[8]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node unnamed:inst|video_dual_clock_buffer_0:the_video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_hpj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node unnamed:inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 20 registers into blocks of type EC
    Extra Info: Packed 52 registers into blocks of type I/O
    Extra Info: Packed 128 registers into blocks of type Embedded multiplier block
    Extra Info: Created 83 register duplicates
Warning: PLL "pll:inst2|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "pll:inst2|altpll:altpll_component|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[7]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[7]" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TCS" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:09
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 25% of the available device resources
    Info: Router estimated peak interconnect usage is 52% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:15
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 118 output pins without output pin load capacitance assignment
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently disabled output enable
Info: Generated suppressed messages file C:/Users/c73chan/ECE423/Lab1/ECE423_soc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 320 warnings
    Info: Peak virtual memory: 713 megabytes
    Info: Processing ended: Sat Mar 28 14:19:00 2015
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:01:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/c73chan/ECE423/Lab1/ECE423_soc.fit.smsg.


