# 面試問答

> 去年10月面研替的經驗
沒有做的特別漂亮或生動，但要一目了然，不要過多文字；能用數據表示就盡量使用，不用“許多”、“一些”這類含糊的詞彙。
抓15分鐘鐘講完學經歷、碩論、實習、相關課程project、競賽、結論。
像是碩論只講簡介和實驗結果（3、4分鐘），細節放備註，被問再轉過去。
面試除了技術相關問題，還有許多面向。
> 

>投影片就是當作自己是一項產品推銷自己
重點不是頁數或時間
主要是你能不能有效的讓他們快速了解你
我的投影片大概15頁 報告約25分鐘
過程中來來回回練習很多次 講到很順很有自信
主管最後給出的評論都是「看起來準備很周到」
供大家參考

1. 面試官問軟實力 (領導力/學習力/團隊合作/抗壓性/面對挫折)
2. 人資面試
3. 如何做自我介紹投影片
4. 如何在面試結尾問適合的問題
---

- 如果被問到為什麼退選時，怎麼解釋會比較好呢？
    - 當時思想還太幼稚所以退選完後有自覺需要認真努力，所以後續考上成大研究所
    因為這段過程我相信未來上班能….之類的
-

## CDC (Clock Domain Crossing)

### <font color=#FF0000>✅1. 什麼是metastability?</font>
當任何 DFF 中存在 Setup/Hold Time violation 時，他會進入其輸出不可預測狀態，這種狀態稱為 metastbility(亞穩態)。無法呈現穩定邏輯0或1狀態。
<p align = "center"> 
<img src="https://github.com/matthew8749/Study-Room/blob/main/img_src/%E9%9D%A2%E8%A9%A6%E6%BA%96%E5%82%99/Figure-1%20Asynchronous%20clocks%20and%20synchronization%20failure.png" align=“middle” width=600>
</p>
### <font color=#FF0000>2. MTBF(mean time between failures)是什麼</font>

### <font color=#FF0000>✅3. metastability在穩定後, 值會穩定在0還是1</font>
當 metastability 過渡後，DFF最終會收斂到 0 或 1，但這是無法預測的，因為它取決於雜訊、電路的物理特性、延遲等因素。因此，metastability 可能導致錯誤的數據傳輸。
### <font color=#FF0000>✅4. Two flip-flop synchronizer介紹</font>
Two Flip-Flop Synchronizer 是 CDC 的基本架構，用來降低 metastability 發生的機率，確保訊號在不同時脈域之間安全傳輸。
**a. 為什麼需要 Two Flip-Flop Synchronizer？**
當一個時脈域 (Clock Domain A) 的訊號傳送到另一個時脈域 (Clock Domain B) 時，可能會發生metastability，導致電路行為不確定。
**b. Two Flip-Flop Synchronizer 架構**
Two Flip-Flop Synchronizer 透過兩級DFF來同步跨時脈訊號，減少 metastability 的影響。
**c. 工作原理**
第一級 Flip-Flop (FF1)
把來自 時脈域 A (Clock_A) 的訊號打入 時脈域 B (Clock_B)
若發生 metastability，通常會在 下一個時脈週期內 穩定下來
第二級 Flip-Flop (FF2)
再次鎖存 FF1 的輸出，進一步減少 metastability 影響
提供一個 穩定的同步訊號 給下游電路
如果沒有適當的同步機制，接收端的 Flip-Flop 可能會無法穩定輸出 0 或 1，影響整個數據傳輸。
**d. 為什麼要用 2 個 Flip-Flop，而不是 1 個？**
* 使用 1 個 Flip-Flop → 可能還處於 metastability，影響接下來的邏輯運算
* 使用 2 個 Flip-Flop → 提供額外的時脈週期讓訊號穩定，大幅降低 metastability 的影響
* 統計上，Two Flip-Flop Synchronizer 可將 metastability 發生機率降低數個數量級！

**e. 優缺點**
| 優點 | 缺點 |
| -------- | -------- |
| 結構簡單，硬體開銷低              | 只適用於 1-bit 控制信號，不適合多位元數據  |
| 可顯著降低 metastability        | 不能保證零metastability              |
| 適用於大部分<u>時脈速率差距不大</u>的系統 | 若時脈速率相差太大，需要其他方法 (如 FIFO)| 

✅ 適用於：
1-bit 控制信號 (如 Reset、Enable、Flag) 的跨時脈同步
不同時脈域間的事件觸發 (例如從慢時脈域傳送信號到快時脈域)
不同 IP 模組間的訊號同步
❌ 不適用於：
多位元數據 (multi-bit data) → 需用 Gray Code 或 FIFO
極端高速與低速時脈交互 → 需考慮 FIFO 或 Mux Synchronizer
**f. 結論**
Two Flip-Flop Synchronizer 是最簡單、最常見的 1-bit 控制信號同步方法，透過兩級 Flip-Flop 鎖存機制降低 metastability 的影響，但無法處理多位元數據，這時需使用 Asynchronous FIFO 或 Gray Code 來確保數據正確性！


### <font color=#FF0000>5. two flip-flop synchronizer / three flip-flop synchronizer差別</font>
### <font color=#FF0000>6. 為何 double flip-flop synchronizer 沒辦法同步 multiple bit ?</font>

答案是因為 double flip-flop synchronizer 同步到 destination clock domain 的 delay 是隨機的，可能一個 cycle 就同步好，也可能需要 2 個 cycle.
### <font color=#FF0000>7. Pulse synchronizer的原理以及應用場景</font>
### <font color=#FF0000>8. 多bit的CDC data怎麼傳輸, 並畫出電路</font>
### <font color=#FF0000>9. 為甚麼多bit數據傳輸, 不能使用1-bit synchronizer分別同步?</font>
### <font color=#FF0000>10. Asynchronous FIFO 處理CDC的問題, 具體AFIFO要怎麼做</font>
### <font color=#FF0000>11. Async FIFO & gray code</font>
### <font color=#FF0000>12. Mux synchronizer 的原理以及應用場景</font>
### <font color=#FF0000>13. 低頻率的clock傳輸數據到高頻率的clock，造成高頻率的clock多次重覆取到data, 如何解決, 並畫出電路.</font>

## SDC(**Synopsys Design Constraints**)

1. False path
2. multi cycle
3. input/output delay
4. max/min delay
5. 同步/非同步電路差別
6. IC design完整設計流程, 與使用的EDA工具
7. SystemVerilog與Verilog的差別
8. glitch是什麼
9. Gate-level相關題目
a. MUX組成Adder、乘法器、NAND
b. NAND組成OR
c. 用inverter和mux組XOR
d. 用NAND/NOR組出combinational電路
10. Pre-sim / post-sim差別
11. 硬體架構中, Cache的作用, write back / write through差別
12. Blocking/non-blocking電路差別
13. 如何優化critical path
14. Latch/Flip-flop的電路以及差別
15. Lower power相關
a. Dynamic power/ Static power
b. Power gating
c. DVFS

其他

1. 除頻電路
2. 除頻電路: 觀念、Verilog白板題 , 除2/3/1.5倍電路
3. clock gating作法
4. Clock gating的電路以及優缺點
5. DMA (Direct Memory Access) 的運作原理 
6. 針對履歷上提到的電路詢問相關問題/覺得電路哪裡可以改進
7. 給8個數字, 相加等於29, 寫出解法 (不是暴力解, 測試臨場思考能力)
8. 一個D flip-flop跟一個XNOR, flip-flop的output回接到XNOR, clk也接到XNOR 問clk跟flip-flop的output的頻率比
9. 合成時下constraint multi-cycle的目的, 並相對應的電路上要怎麼處理
10. False path的目的
11. IC design flow 用過哪些工具，這些工具的用途是甚麼
    1. lint
    2. vcs
12. glitch是甚麼?   
    <p align = "center"> 
    <img src="https://github.com/matthew8749/Study-Room/blob/main/img_src/%E9%9D%A2%E8%A9%A6%E6%BA%96%E5%82%99/for%20glitch%E6%98%AF%E7%94%9A%E9%BA%BC.png" align = “middle” width=600/>
    </p>
15. 
16. 

---

## Reference

1. STA : https://hackmd.io/@derek8955/HymBdS1li
2. 深入理解FIFO : https://blog.csdn.net/u012408797/article/details/116920239
