TimeQuest Timing Analyzer report for multiciclo
Thu Dec 06 18:08:21 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.36 MHz  ; 68.36 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.628 ; -1731.408     ;
; clk_rom ; -3.282  ; -219.255      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.537 ; 0.000         ;
; clk_rom ; 2.122 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.769     ;
; -13.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.769     ;
; -13.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.769     ;
; -13.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.769     ;
; -13.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.769     ;
; -13.613 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.759     ;
; -13.613 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.110      ; 14.759     ;
; -13.613 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.759     ;
; -13.613 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.759     ;
; -13.573 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.714     ;
; -13.573 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.714     ;
; -13.573 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.714     ;
; -13.573 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.714     ;
; -13.573 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.714     ;
; -13.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.747     ;
; -13.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 14.747     ;
; -13.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.747     ;
; -13.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.747     ;
; -13.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.747     ;
; -13.558 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.704     ;
; -13.558 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.110      ; 14.704     ;
; -13.558 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.704     ;
; -13.558 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.704     ;
; -13.512 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.692     ;
; -13.512 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 14.692     ;
; -13.512 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.692     ;
; -13.512 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.692     ;
; -13.512 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.692     ;
; -13.487 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.628     ;
; -13.487 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.628     ;
; -13.487 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.628     ;
; -13.487 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.628     ;
; -13.487 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.628     ;
; -13.472 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.618     ;
; -13.472 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.110      ; 14.618     ;
; -13.472 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.618     ;
; -13.472 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.618     ;
; -13.428 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.267      ; 14.731     ;
; -13.426 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.606     ;
; -13.426 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 14.606     ;
; -13.426 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.606     ;
; -13.426 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.606     ;
; -13.426 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.606     ;
; -13.393 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.753     ;
; -13.393 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.753     ;
; -13.393 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.753     ;
; -13.393 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.753     ;
; -13.393 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.753     ;
; -13.373 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.267      ; 14.676     ;
; -13.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.407      ; 14.810     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.507     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.507     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.507     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.507     ;
; -13.366 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.105      ; 14.507     ;
; -13.351 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.497     ;
; -13.351 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.110      ; 14.497     ;
; -13.351 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.497     ;
; -13.351 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.110      ; 14.497     ;
; -13.338 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.698     ;
; -13.338 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.698     ;
; -13.338 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.698     ;
; -13.338 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.698     ;
; -13.338 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.698     ;
; -13.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.467     ;
; -13.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.467     ;
; -13.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.096      ; 14.467     ;
; -13.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.467     ;
; -13.312 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.407      ; 14.755     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.485     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 14.485     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.485     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.485     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.144      ; 14.485     ;
; -13.287 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.435     ;
; -13.287 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.435     ;
; -13.287 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.435     ;
; -13.287 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.267      ; 14.590     ;
; -13.280 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.412     ;
; -13.280 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.412     ;
; -13.280 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.096      ; 14.412     ;
; -13.280 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.412     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.612     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.612     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.612     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.612     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.324      ; 14.612     ;
; -13.232 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.380     ;
; -13.232 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.380     ;
; -13.232 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.112      ; 14.380     ;
; -13.226 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.407      ; 14.669     ;
; -13.194 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.326     ;
; -13.194 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.326     ;
; -13.194 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.096      ; 14.326     ;
; -13.194 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.096      ; 14.326     ;
; -13.189 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.015      ; 14.240     ;
; -13.189 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.015      ; 14.240     ;
; -13.177 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.318     ;
; -13.177 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.318     ;
; -13.177 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.105      ; 14.318     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.282 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.582      ;
; -3.275 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.576      ;
; -3.262 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.843      ;
; -3.257 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.838      ;
; -3.249 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.545      ;
; -3.248 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.825      ;
; -3.221 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.798      ;
; -3.213 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.790      ;
; -3.209 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.786      ;
; -3.203 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.780      ;
; -3.179 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.756      ;
; -3.157 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.458      ;
; -3.155 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.455      ;
; -3.135 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.435      ;
; -3.126 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.703      ;
; -3.116 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.697      ;
; -3.116 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.693      ;
; -3.107 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.407      ;
; -3.102 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.402      ;
; -3.100 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.681      ;
; -3.089 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.666      ;
; -3.082 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.708     ; 3.339      ;
; -3.081 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.658      ;
; -3.075 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.691     ; 3.349      ;
; -3.071 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.367      ;
; -3.071 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.648      ;
; -3.060 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.356      ;
; -3.059 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.359      ;
; -3.047 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.624      ;
; -3.044 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.340      ;
; -3.036 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.332      ;
; -3.035 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.331      ;
; -3.026 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.322      ;
; -3.021 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.602      ;
; -3.020 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.320      ;
; -3.011 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.592      ;
; -3.004 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.581      ;
; -3.003 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.584      ;
; -3.002 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.583      ;
; -3.002 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.298      ;
; -3.002 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.681     ; 3.286      ;
; -3.000 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.577      ;
; -3.000 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.581      ;
; -2.992 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.573      ;
; -2.988 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.569      ;
; -2.988 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.602     ; 3.351      ;
; -2.987 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.568      ;
; -2.980 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.561      ;
; -2.977 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; -0.371     ; 3.571      ;
; -2.966 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.267      ;
; -2.965 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.546      ;
; -2.960 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.367     ; 3.558      ;
; -2.947 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.528      ;
; -2.941 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.242      ;
; -2.935 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.236      ;
; -2.934 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.235      ;
; -2.931 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.232      ;
; -2.931 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.231      ;
; -2.928 ; regbuf:rgB|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.224      ;
; -2.926 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.226      ;
; -2.925 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; -0.668     ; 3.222      ;
; -2.925 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.506      ;
; -2.921 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.681     ; 3.205      ;
; -2.920 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.501      ;
; -2.918 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.219      ;
; -2.917 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.494      ;
; -2.917 ; regbuf:rgB|sr_out[30]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.628     ; 3.254      ;
; -2.909 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.210      ;
; -2.904 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.481      ;
; -2.898 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.475      ;
; -2.883 ; regbuf:regULA|sr_out[8]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.216     ; 3.632      ;
; -2.882 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.384     ; 3.463      ;
; -2.872 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.449      ;
; -2.872 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.168      ;
; -2.870 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; -0.668     ; 3.167      ;
; -2.868 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.445      ;
; -2.866 ; regbuf:regULA|sr_out[3]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.216     ; 3.615      ;
; -2.866 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.166      ;
; -2.861 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; -0.668     ; 3.158      ;
; -2.856 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.156      ;
; -2.848 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.149      ;
; -2.848 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.148      ;
; -2.847 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.424      ;
; -2.847 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.147      ;
; -2.837 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.137      ;
; -2.833 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.133      ;
; -2.827 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.123      ;
; -2.826 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.403      ;
; -2.823 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.119      ;
; -2.822 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.118      ;
; -2.821 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.665     ; 3.121      ;
; -2.817 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.664     ; 3.118      ;
; -2.800 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.377      ;
; -2.799 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.095      ;
; -2.795 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.692     ; 3.068      ;
; -2.795 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; -0.712     ; 3.048      ;
; -2.794 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.696     ; 3.063      ;
; -2.780 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.357      ;
; -2.772 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.669     ; 3.068      ;
; -2.772 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.388     ; 3.349      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.537 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.662 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.802 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.835 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.172     ; 0.930      ;
; 0.845 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.856 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.172     ; 0.950      ;
; 0.859 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.919 ; breg:bcoreg|breg32_rtl_0_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.708      ; 1.893      ;
; 1.013 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 1.021 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.801      ; 2.088      ;
; 1.065 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 1.085      ; 2.416      ;
; 1.136 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.067     ; 1.335      ;
; 1.145 ; breg:bcoreg|breg32_rtl_0_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.155      ; 1.566      ;
; 1.147 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.144      ; 1.557      ;
; 1.148 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.260      ; 1.674      ;
; 1.160 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.112     ; 1.314      ;
; 1.176 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.074     ; 1.368      ;
; 1.182 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.466      ; 1.914      ;
; 1.197 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.049      ; 1.512      ;
; 1.198 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.110      ; 1.574      ;
; 1.199 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.074     ; 1.391      ;
; 1.214 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 1.092      ; 2.572      ;
; 1.230 ; breg:bcoreg|breg32_rtl_0_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 1.455      ; 2.951      ;
; 1.251 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.718      ; 2.235      ;
; 1.252 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.293 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.067     ; 1.492      ;
; 1.297 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 1.146      ; 2.709      ;
; 1.300 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.646      ;
; 1.305 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 1.146      ; 2.717      ;
; 1.309 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.088      ; 1.663      ;
; 1.309 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.663      ;
; 1.315 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 1.157      ; 2.738      ;
; 1.316 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 1.085      ; 2.667      ;
; 1.321 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.461      ; 2.048      ;
; 1.333 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.andi_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.088     ; 1.511      ;
; 1.334 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.242      ; 1.810      ;
; 1.350 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.258      ; 1.842      ;
; 1.359 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.260      ; 1.885      ;
; 1.364 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 1.477      ; 3.107      ;
; 1.368 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.ori_ex_st                                                             ; clk          ; clk         ; 0.000        ; -0.088     ; 1.546      ;
; 1.387 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_0_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.653      ;
; 1.392 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.604      ; 2.262      ;
; 1.418 ; breg:bcoreg|breg32_rtl_0_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.696      ; 2.380      ;
; 1.422 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.922      ;
; 1.428 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.939      ;
; 1.430 ; breg:bcoreg|breg32_rtl_0_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.723      ; 2.419      ;
; 1.432 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.245      ; 1.943      ;
; 1.432 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.943      ;
; 1.456 ; breg:bcoreg|breg32_rtl_0_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.716      ; 2.438      ;
; 1.475 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.010      ; 1.751      ;
; 1.480 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.842      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.483 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.772      ;
; 1.485 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.186      ; 1.905      ;
; 1.485 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.086     ; 1.665      ;
; 1.499 ; breg:bcoreg|breg32_rtl_0_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.171      ; 1.936      ;
; 1.501 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.110      ; 1.877      ;
; 1.502 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.110      ; 1.878      ;
; 1.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.870      ;
; 1.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.870      ;
; 1.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.870      ;
; 1.511 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.794      ;
; 1.512 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.795      ;
; 1.512 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.795      ;
; 1.512 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.795      ;
; 1.515 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.798      ;
; 1.543 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_0_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.543 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.906      ;
; 1.547 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.241      ; 2.054      ;
; 1.553 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 1.843      ;
; 1.555 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 1.845      ;
; 1.570 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.876      ;
; 1.572 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.088     ; 1.750      ;
; 1.583 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 1.836      ;
; 1.588 ; breg:bcoreg|breg32_rtl_0_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 1.146      ; 3.000      ;
; 1.599 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.905      ;
; 1.599 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.905      ;
; 1.599 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.905      ;
; 1.601 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.907      ;
; 1.602 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 1.908      ;
; 1.612 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 1.415      ; 3.293      ;
; 1.616 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 1.146      ; 3.028      ;
; 1.621 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.066     ; 1.821      ;
; 1.622 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.931      ;
; 1.624 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.180      ; 2.070      ;
; 1.626 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.976      ;
; 1.629 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.753      ; 2.648      ;
; 1.640 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.089      ; 1.995      ;
; 1.651 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.194      ; 2.079      ;
; 1.654 ; breg:bcoreg|breg32_rtl_0_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.171      ; 2.091      ;
; 1.658 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.210      ; 2.102      ;
; 1.659 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.123     ; 1.802      ;
; 1.665 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.221     ; 1.710      ;
; 1.677 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.209      ; 2.120      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.122 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 1.956      ;
; 2.137 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 1.967      ;
; 2.138 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 1.968      ;
; 2.193 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; -0.677     ; 1.750      ;
; 2.237 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.673     ; 1.798      ;
; 2.290 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.124      ;
; 2.305 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.135      ;
; 2.306 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.136      ;
; 2.341 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.392     ; 2.183      ;
; 2.394 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.681     ; 1.947      ;
; 2.394 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.224      ;
; 2.401 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.231      ;
; 2.402 ; regbuf:regULA|sr_out[2]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.199     ; 2.437      ;
; 2.406 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.236      ;
; 2.416 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.246      ;
; 2.453 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; -0.430     ; 2.257      ;
; 2.514 ; regbuf:regULA|sr_out[6]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; -0.199     ; 2.549      ;
; 2.523 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.434     ; 2.323      ;
; 2.529 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.363      ;
; 2.544 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.374      ;
; 2.545 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.375      ;
; 2.562 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.392      ;
; 2.569 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.399      ;
; 2.574 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; -0.390     ; 2.418      ;
; 2.574 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.404      ;
; 2.584 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.414      ;
; 2.604 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; -0.687     ; 2.151      ;
; 2.607 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.172      ;
; 2.619 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.184      ;
; 2.623 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.453      ;
; 2.625 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.371     ; 2.488      ;
; 2.627 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.673     ; 2.188      ;
; 2.629 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.459      ;
; 2.632 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; -0.430     ; 2.436      ;
; 2.645 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.668     ; 2.211      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.665 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.392     ; 2.507      ;
; 2.667 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.410     ; 2.491      ;
; 2.683 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.517      ;
; 2.691 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.525      ;
; 2.691 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.525      ;
; 2.695 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.668     ; 2.261      ;
; 2.698 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; -0.677     ; 2.255      ;
; 2.700 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.534      ;
; 2.701 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.535      ;
; 2.706 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.664     ; 2.276      ;
; 2.709 ; regbuf:regULA|sr_out[7]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; -0.197     ; 2.746      ;
; 2.757 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.322      ;
; 2.766 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.331      ;
; 2.791 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.621      ;
; 2.794 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.668     ; 2.360      ;
; 2.797 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.627      ;
; 2.799 ; regbuf:regULA|sr_out[6]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.195     ; 2.838      ;
; 2.801 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.631      ;
; 2.808 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.638      ;
; 2.813 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.643      ;
; 2.823 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.404     ; 2.653      ;
; 2.830 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.395      ;
; 2.836 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.687     ; 2.383      ;
; 2.836 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.081     ; 2.989      ;
; 2.841 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.669     ; 2.406      ;
; 2.844 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.687     ; 2.391      ;
; 2.844 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.668     ; 2.410      ;
; 2.851 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.685      ;
; 2.852 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.691     ; 2.395      ;
; 2.855 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.664     ; 2.425      ;
; 2.856 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; -0.687     ; 2.403      ;
; 2.857 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; -0.665     ; 2.426      ;
; 2.859 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.400     ; 2.693      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -3.577 ; -3.577 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 26.059 ; 26.059 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 25.709 ; 25.709 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 25.426 ; 25.426 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.059 ; 26.059 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 22.601 ; 22.601 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 22.952 ; 22.952 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 24.297 ; 24.297 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 25.454 ; 25.454 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 24.836 ; 24.836 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 22.780 ; 22.780 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 22.970 ; 22.970 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 24.300 ; 24.300 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 23.379 ; 23.379 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 24.836 ; 24.836 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 22.280 ; 22.280 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 24.558 ; 24.558 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 25.638 ; 25.638 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 25.638 ; 25.638 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 24.310 ; 24.310 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 25.385 ; 25.385 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 25.273 ; 25.273 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 25.143 ; 25.143 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 24.815 ; 24.815 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 23.645 ; 23.645 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 26.269 ; 26.269 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 23.781 ; 23.781 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 25.729 ; 25.729 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 26.269 ; 26.269 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 25.818 ; 25.818 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 23.924 ; 23.924 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 23.644 ; 23.644 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 23.731 ; 23.731 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 23.536 ; 23.536 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.254 ; 22.254 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 21.659 ; 21.659 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 22.252 ; 22.252 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 22.827 ; 22.827 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 21.818 ; 21.818 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 22.275 ; 22.275 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 23.536 ; 23.536 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 25.768 ; 25.768 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 25.330 ; 25.330 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 22.646 ; 22.646 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 22.838 ; 22.838 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 25.451 ; 25.451 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 22.614 ; 22.614 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 25.181 ; 25.181 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 25.768 ; 25.768 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 25.696 ; 25.696 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 25.696 ; 25.696 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 25.405 ; 25.405 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 25.275 ; 25.275 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 25.392 ; 25.392 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 25.100 ; 25.100 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 25.117 ; 25.117 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 25.268 ; 25.268 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.887 ; 26.887 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 23.531 ; 23.531 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 23.324 ; 23.324 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 23.340 ; 23.340 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 23.755 ; 23.755 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 26.887 ; 26.887 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 24.460 ; 24.460 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 23.939 ; 23.939 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 24.094 ; 24.094 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 18.876 ; 18.876 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 18.213 ; 18.213 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 19.354 ; 19.354 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 19.466 ; 19.466 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 21.221 ; 21.221 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.894 ; 20.894 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 19.457 ; 19.457 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 20.939 ; 20.939 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 19.124 ; 19.124 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 21.750 ; 21.750 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 20.256 ; 20.256 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 21.374 ; 21.374 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 18.929 ; 18.929 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 20.924 ; 20.924 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 21.130 ; 21.130 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 21.895 ; 21.895 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 20.154 ; 20.154 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 21.258 ; 21.258 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 18.862 ; 18.862 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 19.678 ; 19.678 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 21.288 ; 21.288 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.160 ; 22.160 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 21.489 ; 21.489 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 24.094 ; 24.094 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 19.747 ; 19.747 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 20.072 ; 20.072 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 21.584 ; 21.584 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 19.140 ; 19.140 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 21.437 ; 21.437 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 20.747 ; 20.747 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 21.437 ; 21.437 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 18.250 ; 18.250 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 17.900 ; 17.900 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 17.617 ; 17.617 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 18.250 ; 18.250 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 14.792 ; 14.792 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 15.143 ; 15.143 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.488 ; 16.488 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 17.645 ; 17.645 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 17.277 ; 17.277 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 15.221 ; 15.221 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 15.411 ; 15.411 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 16.741 ; 16.741 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 15.820 ; 15.820 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 17.277 ; 17.277 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 14.721 ; 14.721 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 16.999 ; 16.999 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 15.896 ; 15.896 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 16.971 ; 16.971 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 16.859 ; 16.859 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.729 ; 16.729 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.401 ; 16.401 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 15.231 ; 15.231 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 17.750 ; 17.750 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 15.263 ; 15.263 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 17.215 ; 17.215 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 17.750 ; 17.750 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 17.306 ; 17.306 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 15.406 ; 15.406 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 15.134 ; 15.134 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 15.220 ; 15.220 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 15.792 ; 15.792 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.510 ; 14.510 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 13.913 ; 13.913 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.505 ; 14.505 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 15.110 ; 15.110 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 14.067 ; 14.067 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 14.529 ; 14.529 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 15.792 ; 15.792 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 17.289 ; 17.289 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 16.851 ; 16.851 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 14.167 ; 14.167 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 14.359 ; 14.359 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 16.972 ; 16.972 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 14.135 ; 14.135 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 16.702 ; 16.702 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 17.289 ; 17.289 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 17.106 ; 17.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 17.106 ; 17.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 16.784 ; 16.784 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 16.678 ; 16.678 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 16.797 ; 16.797 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 16.506 ; 16.506 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 16.519 ; 16.519 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 16.674 ; 16.674 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 18.586 ; 18.586 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 15.235 ; 15.235 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.024 ; 15.024 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.044 ; 15.044 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 15.453 ; 15.453 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.586 ; 18.586 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 16.158 ; 16.158 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 15.637 ; 15.637 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 15.202 ; 15.202 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.540 ; 12.540 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 12.199 ; 12.199 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.337 ; 12.337 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.961 ; 12.961 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 11.808 ; 11.808 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.993 ; 12.993 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.211 ; 13.211 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.798 ; 12.798 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 13.481 ; 13.481 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.033 ; 12.033 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 14.198 ; 14.198 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.432 ; 14.432 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 15.202 ; 15.202 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 14.448 ; 14.448 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 12.502 ; 12.502 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 13.105 ; 13.105 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 11.331 ; 11.331 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 13.040 ; 13.040 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.874 ; 12.874 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 13.392 ; 13.392 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 11.571 ; 11.571 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 14.672 ; 14.672 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 14.400 ; 14.400 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 15.034 ; 15.034 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 11.571 ; 11.571 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 11.920 ; 11.920 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 13.271 ; 13.271 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 14.429 ; 14.429 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 11.156 ; 11.156 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 11.656 ; 11.656 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 11.866 ; 11.866 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 13.179 ; 13.179 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 12.256 ; 12.256 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 13.737 ; 13.737 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 11.156 ; 11.156 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 13.437 ; 13.437 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 10.975 ; 10.975 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 12.978 ; 12.978 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 11.650 ; 11.650 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 12.714 ; 12.714 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 12.615 ; 12.615 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 12.484 ; 12.484 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 12.145 ; 12.145 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 10.975 ; 10.975 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 11.815 ; 11.815 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 11.944 ; 11.944 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 13.896 ; 13.896 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 14.431 ; 14.431 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 13.987 ; 13.987 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 12.087 ; 12.087 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 11.815 ; 11.815 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 11.901 ; 11.901 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 10.287 ; 10.287 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 10.884 ; 10.884 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 10.287 ; 10.287 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.881 ; 10.881 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 11.485 ; 11.485 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 10.445 ; 10.445 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 10.905 ; 10.905 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 12.167 ; 12.167 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 10.986 ; 10.986 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 13.702 ; 13.702 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 11.018 ; 11.018 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 11.210 ; 11.210 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 13.823 ; 13.823 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 10.986 ; 10.986 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 13.553 ; 13.553 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 14.140 ; 14.140 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 11.126 ; 11.126 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 11.737 ; 11.737 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 11.438 ; 11.438 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 11.415 ; 11.415 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 11.126 ; 11.126 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 11.153 ; 11.153 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 11.264 ; 11.264 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 11.278 ; 11.278 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 11.485 ; 11.485 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 11.278 ; 11.278 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 11.709 ; 11.709 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 14.841 ; 14.841 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 12.414 ; 12.414 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 11.893 ; 11.893 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 9.063  ; 9.063  ; Rise       ; clk             ;
;  data[0]                ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
;  data[1]                ; clk        ; 9.499  ; 9.499  ; Rise       ; clk             ;
;  data[2]                ; clk        ; 10.498 ; 10.498 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 9.063  ; 9.063  ; Rise       ; clk             ;
;  data[4]                ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 10.771 ; 10.771 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 10.313 ; 10.313 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 10.476 ; 10.476 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 10.105 ; 10.105 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
;  data[10]               ; clk        ; 10.851 ; 10.851 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 11.027 ; 11.027 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  data[13]               ; clk        ; 11.185 ; 11.185 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 12.725 ; 12.725 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 10.586 ; 10.586 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 12.058 ; 12.058 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 9.793  ; 9.793  ; Rise       ; clk             ;
;  data[18]               ; clk        ; 11.280 ; 11.280 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 9.913  ; 9.913  ; Rise       ; clk             ;
;  data[20]               ; clk        ; 11.595 ; 11.595 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 10.470 ; 10.470 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 13.942 ; 13.942 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 12.495 ; 12.495 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 11.232 ; 11.232 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 10.001 ; 10.001 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 11.305 ; 11.305 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 9.956  ; 9.956  ; Rise       ; clk             ;
;  data[28]               ; clk        ; 9.076  ; 9.076  ; Rise       ; clk             ;
;  data[29]               ; clk        ; 11.008 ; 11.008 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 11.614 ; 11.614 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 11.580 ; 11.580 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 13.580 ; 13.580 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 16.687 ; 16.687 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 16.378 ; 16.378 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 17.037 ; 17.037 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 13.580 ; 13.580 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 13.931 ; 13.931 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 15.274 ; 15.274 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 16.432 ; 16.432 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 14.135 ; 14.135 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 14.634 ; 14.634 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 14.837 ; 14.837 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 16.167 ; 16.167 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 15.223 ; 15.223 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.721 ; 16.721 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 14.135 ; 14.135 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 16.420 ; 16.420 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 14.034 ; 14.034 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 16.037 ; 16.037 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 14.709 ; 14.709 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 15.773 ; 15.773 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 15.674 ; 15.674 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 15.543 ; 15.543 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 15.204 ; 15.204 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 14.034 ; 14.034 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 13.733 ; 13.733 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 13.875 ; 13.875 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 15.824 ; 15.824 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 16.361 ; 16.361 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 15.906 ; 15.906 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 14.006 ; 14.006 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 13.733 ; 13.733 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 13.821 ; 13.821 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 12.389 ; 12.389 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 12.983 ; 12.983 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 12.389 ; 12.389 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 12.983 ; 12.983 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 13.572 ; 13.572 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 12.520 ; 12.520 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 12.991 ; 12.991 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 14.258 ; 14.258 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 13.943 ; 13.943 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 16.671 ; 16.671 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 14.001 ; 14.001 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 14.186 ; 14.186 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 16.785 ; 16.785 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 13.943 ; 13.943 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 16.522 ; 16.522 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 17.109 ; 17.109 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 14.237 ; 14.237 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 14.846 ; 14.846 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 14.550 ; 14.550 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 14.422 ; 14.422 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 14.528 ; 14.528 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 14.237 ; 14.237 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 14.262 ; 14.262 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 14.405 ; 14.405 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 14.198 ; 14.198 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 14.410 ; 14.410 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 14.198 ; 14.198 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 14.215 ; 14.215 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 14.588 ; 14.588 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 17.750 ; 17.750 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 15.317 ; 15.317 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 14.795 ; 14.795 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 11.331 ; 11.331 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.540 ; 12.540 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 12.199 ; 12.199 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.337 ; 12.337 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.961 ; 12.961 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 11.808 ; 11.808 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.993 ; 12.993 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.211 ; 13.211 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.798 ; 12.798 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 13.481 ; 13.481 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.033 ; 12.033 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 14.198 ; 14.198 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.432 ; 14.432 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 15.202 ; 15.202 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 14.448 ; 14.448 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 12.502 ; 12.502 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 13.105 ; 13.105 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 11.331 ; 11.331 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 13.040 ; 13.040 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.874 ; 12.874 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 13.392 ; 13.392 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 17.858 ; 17.858 ; 17.858 ; 17.858 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 18.208 ; 18.208 ; 18.208 ; 18.208 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 17.603 ; 17.603 ; 17.603 ; 17.603 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 15.273 ; 15.273 ; 15.273 ; 15.273 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 15.463 ; 15.463 ; 15.463 ; 15.463 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 16.793 ; 16.793 ; 16.793 ; 16.793 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 15.872 ; 15.872 ; 15.872 ; 15.872 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 17.329 ; 17.329 ; 17.329 ; 17.329 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 14.773 ; 14.773 ; 14.773 ; 14.773 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 17.051 ; 17.051 ; 17.051 ; 17.051 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 19.346 ; 19.346 ; 19.346 ; 19.346 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 19.093 ; 19.093 ; 19.093 ; 19.093 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 18.981 ; 18.981 ; 18.981 ; 18.981 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 18.523 ; 18.523 ; 18.523 ; 18.523 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 17.353 ; 17.353 ; 17.353 ; 17.353 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 16.969 ; 16.969 ; 16.969 ; 16.969 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 19.007 ; 19.007 ; 19.007 ; 19.007 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 17.079 ; 17.079 ; 17.079 ; 17.079 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 16.833 ; 16.833 ; 16.833 ; 16.833 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 16.921 ; 16.921 ; 16.921 ; 16.921 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.045 ; 15.045 ; 15.045 ; 15.045 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 14.450 ; 14.450 ; 14.450 ; 14.450 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 15.043 ; 15.043 ; 15.043 ; 15.043 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.618 ; 15.618 ; 15.618 ; 15.618 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 16.327 ; 16.327 ; 16.327 ; 16.327 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 18.213 ; 18.213 ; 18.213 ; 18.213 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 15.529 ; 15.529 ; 15.529 ; 15.529 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 18.334 ; 18.334 ; 18.334 ; 18.334 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 15.497 ; 15.497 ; 15.497 ; 15.497 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 18.651 ; 18.651 ; 18.651 ; 18.651 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 18.693 ; 18.693 ; 18.693 ; 18.693 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 18.812 ; 18.812 ; 18.812 ; 18.812 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 18.521 ; 18.521 ; 18.521 ; 18.521 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 18.689 ; 18.689 ; 18.689 ; 18.689 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 16.104 ; 16.104 ; 16.104 ; 16.104 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 15.892 ; 15.892 ; 15.892 ; 15.892 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 15.909 ; 15.909 ; 15.909 ; 15.909 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.444 ; 19.444 ; 19.444 ; 19.444 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; debug[0]   ; data[0]                ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; debug[0]   ; data[1]                ; 12.587 ; 12.587 ; 12.587 ; 12.587 ;
; debug[0]   ; data[2]                ; 12.363 ; 12.363 ; 12.363 ; 12.363 ;
; debug[0]   ; data[3]                ; 11.959 ; 11.959 ; 11.959 ; 11.959 ;
; debug[0]   ; data[4]                ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; debug[0]   ; data[5]                ; 14.298 ; 14.298 ; 14.298 ; 14.298 ;
; debug[0]   ; data[6]                ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; debug[0]   ; data[7]                ; 13.730 ; 13.730 ; 13.730 ; 13.730 ;
; debug[0]   ; data[8]                ; 13.764 ; 13.764 ; 13.764 ; 13.764 ;
; debug[0]   ; data[9]                ; 13.362 ; 13.362 ; 13.362 ; 13.362 ;
; debug[0]   ; data[10]               ; 13.976 ; 13.976 ; 13.976 ; 13.976 ;
; debug[0]   ; data[11]               ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; debug[0]   ; data[12]               ; 13.357 ; 13.357 ; 13.357 ; 13.357 ;
; debug[0]   ; data[13]               ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; debug[0]   ; data[14]               ; 13.537 ; 13.537 ; 13.537 ; 13.537 ;
; debug[0]   ; data[15]               ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; debug[0]   ; data[16]               ; 15.623 ; 15.623 ; 15.623 ; 15.623 ;
; debug[0]   ; data[17]               ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; debug[0]   ; data[18]               ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; debug[0]   ; data[19]               ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; debug[0]   ; data[20]               ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; debug[0]   ; data[21]               ; 15.792 ; 15.792 ; 15.792 ; 15.792 ;
; debug[0]   ; data[22]               ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; debug[0]   ; data[23]               ; 16.223 ; 16.223 ; 16.223 ; 16.223 ;
; debug[0]   ; data[24]               ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; debug[0]   ; data[25]               ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; debug[0]   ; data[26]               ; 13.492 ; 13.492 ; 13.492 ; 13.492 ;
; debug[0]   ; data[27]               ; 14.467 ; 14.467 ; 14.467 ; 14.467 ;
; debug[0]   ; data[28]               ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; debug[0]   ; data[29]               ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; debug[0]   ; data[30]               ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; debug[0]   ; data[31]               ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 18.107 ; 18.107 ; 18.107 ; 18.107 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 15.282 ; 15.282 ; 15.282 ; 15.282 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 15.633 ; 15.633 ; 15.633 ; 15.633 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 16.978 ; 16.978 ; 16.978 ; 16.978 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 18.135 ; 18.135 ; 18.135 ; 18.135 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 14.943 ; 14.943 ; 14.943 ; 14.943 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 16.463 ; 16.463 ; 16.463 ; 16.463 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 15.542 ; 15.542 ; 15.542 ; 15.542 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 16.999 ; 16.999 ; 16.999 ; 16.999 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 14.443 ; 14.443 ; 14.443 ; 14.443 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 16.721 ; 16.721 ; 16.721 ; 16.721 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 18.120 ; 18.120 ; 18.120 ; 18.120 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 16.950 ; 16.950 ; 16.950 ; 16.950 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 19.046 ; 19.046 ; 19.046 ; 19.046 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 17.118 ; 17.118 ; 17.118 ; 17.118 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 16.872 ; 16.872 ; 16.872 ; 16.872 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 16.960 ; 16.960 ; 16.960 ; 16.960 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 16.460 ; 16.460 ; 16.460 ; 16.460 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 15.865 ; 15.865 ; 15.865 ; 15.865 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 16.458 ; 16.458 ; 16.458 ; 16.458 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 16.024 ; 16.024 ; 16.024 ; 16.024 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 17.742 ; 17.742 ; 17.742 ; 17.742 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 18.279 ; 18.279 ; 18.279 ; 18.279 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 15.595 ; 15.595 ; 15.595 ; 15.595 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 18.400 ; 18.400 ; 18.400 ; 18.400 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 15.563 ; 15.563 ; 15.563 ; 15.563 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 18.130 ; 18.130 ; 18.130 ; 18.130 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 18.717 ; 18.717 ; 18.717 ; 18.717 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 19.190 ; 19.190 ; 19.190 ; 19.190 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 18.868 ; 18.868 ; 18.868 ; 18.868 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 18.762 ; 18.762 ; 18.762 ; 18.762 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 18.590 ; 18.590 ; 18.590 ; 18.590 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 18.603 ; 18.603 ; 18.603 ; 18.603 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 18.758 ; 18.758 ; 18.758 ; 18.758 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 17.368 ; 17.368 ; 17.368 ; 17.368 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 17.173 ; 17.173 ; 17.173 ; 17.173 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 17.546 ; 17.546 ; 17.546 ; 17.546 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 20.708 ; 20.708 ; 20.708 ; 20.708 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.275 ; 18.275 ; 18.275 ; 18.275 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 17.753 ; 17.753 ; 17.753 ; 17.753 ;
; debug[1]   ; data[0]                ; 11.817 ; 11.817 ; 11.817 ; 11.817 ;
; debug[1]   ; data[1]                ; 12.249 ; 12.249 ; 12.249 ; 12.249 ;
; debug[1]   ; data[2]                ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; debug[1]   ; data[3]                ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; debug[1]   ; data[4]                ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; debug[1]   ; data[5]                ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; debug[1]   ; data[6]                ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; debug[1]   ; data[7]                ; 15.145 ; 15.145 ; 15.145 ; 15.145 ;
; debug[1]   ; data[8]                ; 14.931 ; 14.931 ; 14.931 ; 14.931 ;
; debug[1]   ; data[9]                ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; debug[1]   ; data[10]               ; 15.415 ; 15.415 ; 15.415 ; 15.415 ;
; debug[1]   ; data[11]               ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; debug[1]   ; data[12]               ; 13.365 ; 13.365 ; 13.365 ; 13.365 ;
; debug[1]   ; data[13]               ; 14.679 ; 14.679 ; 14.679 ; 14.679 ;
; debug[1]   ; data[14]               ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; debug[1]   ; data[15]               ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; debug[1]   ; data[16]               ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; debug[1]   ; data[17]               ; 14.334 ; 14.334 ; 14.334 ; 14.334 ;
; debug[1]   ; data[18]               ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; debug[1]   ; data[19]               ; 14.452 ; 14.452 ; 14.452 ; 14.452 ;
; debug[1]   ; data[20]               ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; debug[1]   ; data[21]               ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; debug[1]   ; data[22]               ; 17.286 ; 17.286 ; 17.286 ; 17.286 ;
; debug[1]   ; data[23]               ; 16.285 ; 16.285 ; 16.285 ; 16.285 ;
; debug[1]   ; data[24]               ; 13.701 ; 13.701 ; 13.701 ; 13.701 ;
; debug[1]   ; data[25]               ; 13.050 ; 13.050 ; 13.050 ; 13.050 ;
; debug[1]   ; data[26]               ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; debug[1]   ; data[27]               ; 14.533 ; 14.533 ; 14.533 ; 14.533 ;
; debug[1]   ; data[28]               ; 11.821 ; 11.821 ; 11.821 ; 11.821 ;
; debug[1]   ; data[29]               ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; debug[1]   ; data[30]               ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; debug[1]   ; data[31]               ; 13.487 ; 13.487 ; 13.487 ; 13.487 ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 16.163 ; 16.163 ; 16.163 ; 16.163 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 16.822 ; 16.822 ; 16.822 ; 16.822 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 13.365 ; 13.365 ; 13.365 ; 13.365 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 13.716 ; 13.716 ; 13.716 ; 13.716 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 15.059 ; 15.059 ; 15.059 ; 15.059 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 16.217 ; 16.217 ; 16.217 ; 16.217 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 14.031 ; 14.031 ; 14.031 ; 14.031 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 14.620 ; 14.620 ; 14.620 ; 14.620 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 16.118 ; 16.118 ; 16.118 ; 16.118 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 13.532 ; 13.532 ; 13.532 ; 13.532 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 15.817 ; 15.817 ; 15.817 ; 15.817 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 16.002 ; 16.002 ; 16.002 ; 16.002 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 14.674 ; 14.674 ; 14.674 ; 14.674 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 15.508 ; 15.508 ; 15.508 ; 15.508 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 15.169 ; 15.169 ; 15.169 ; 15.169 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 16.829 ; 16.829 ; 16.829 ; 16.829 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 14.479 ; 14.479 ; 14.479 ; 14.479 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 14.201 ; 14.201 ; 14.201 ; 14.201 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 12.941 ; 12.941 ; 12.941 ; 12.941 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 13.072 ; 13.072 ; 13.072 ; 13.072 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 13.543 ; 13.543 ; 13.543 ; 13.543 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 16.531 ; 16.531 ; 16.531 ; 16.531 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 13.861 ; 13.861 ; 13.861 ; 13.861 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 16.645 ; 16.645 ; 16.645 ; 16.645 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 16.382 ; 16.382 ; 16.382 ; 16.382 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 16.969 ; 16.969 ; 16.969 ; 16.969 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 15.055 ; 15.055 ; 15.055 ; 15.055 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 14.759 ; 14.759 ; 14.759 ; 14.759 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 14.631 ; 14.631 ; 14.631 ; 14.631 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 14.737 ; 14.737 ; 14.737 ; 14.737 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 14.446 ; 14.446 ; 14.446 ; 14.446 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 14.471 ; 14.471 ; 14.471 ; 14.471 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 14.614 ; 14.614 ; 14.614 ; 14.614 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 14.991 ; 14.991 ; 14.991 ; 14.991 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 14.778 ; 14.778 ; 14.778 ; 14.778 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 15.197 ; 15.197 ; 15.197 ; 15.197 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 18.329 ; 18.329 ; 18.329 ; 18.329 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 15.899 ; 15.899 ; 15.899 ; 15.899 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 15.379 ; 15.379 ; 15.379 ; 15.379 ;
; debug[0]   ; data[0]                ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; debug[0]   ; data[1]                ; 12.587 ; 12.587 ; 12.587 ; 12.587 ;
; debug[0]   ; data[2]                ; 11.698 ; 11.698 ; 11.698 ; 11.698 ;
; debug[0]   ; data[3]                ; 11.959 ; 11.959 ; 11.959 ; 11.959 ;
; debug[0]   ; data[4]                ; 12.889 ; 12.889 ; 12.889 ; 12.889 ;
; debug[0]   ; data[5]                ; 14.298 ; 14.298 ; 14.298 ; 14.298 ;
; debug[0]   ; data[6]                ; 12.038 ; 12.038 ; 12.038 ; 12.038 ;
; debug[0]   ; data[7]                ; 13.730 ; 13.730 ; 13.730 ; 13.730 ;
; debug[0]   ; data[8]                ; 13.040 ; 13.040 ; 13.040 ; 13.040 ;
; debug[0]   ; data[9]                ; 13.362 ; 13.362 ; 13.362 ; 13.362 ;
; debug[0]   ; data[10]               ; 13.387 ; 13.387 ; 13.387 ; 13.387 ;
; debug[0]   ; data[11]               ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; debug[0]   ; data[12]               ; 12.549 ; 12.549 ; 12.549 ; 12.549 ;
; debug[0]   ; data[13]               ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; debug[0]   ; data[14]               ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; debug[0]   ; data[15]               ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; debug[0]   ; data[16]               ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; debug[0]   ; data[17]               ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; debug[0]   ; data[18]               ; 12.501 ; 12.501 ; 12.501 ; 12.501 ;
; debug[0]   ; data[19]               ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; debug[0]   ; data[20]               ; 14.407 ; 14.407 ; 14.407 ; 14.407 ;
; debug[0]   ; data[21]               ; 15.792 ; 15.792 ; 15.792 ; 15.792 ;
; debug[0]   ; data[22]               ; 14.900 ; 14.900 ; 14.900 ; 14.900 ;
; debug[0]   ; data[23]               ; 16.223 ; 16.223 ; 16.223 ; 16.223 ;
; debug[0]   ; data[24]               ; 12.504 ; 12.504 ; 12.504 ; 12.504 ;
; debug[0]   ; data[25]               ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; debug[0]   ; data[26]               ; 12.533 ; 12.533 ; 12.533 ; 12.533 ;
; debug[0]   ; data[27]               ; 14.467 ; 14.467 ; 14.467 ; 14.467 ;
; debug[0]   ; data[28]               ; 10.928 ; 10.928 ; 10.928 ; 10.928 ;
; debug[0]   ; data[29]               ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; debug[0]   ; data[30]               ; 12.659 ; 12.659 ; 12.659 ; 12.659 ;
; debug[0]   ; data[31]               ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 16.211 ; 16.211 ; 16.211 ; 16.211 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 15.939 ; 15.939 ; 15.939 ; 15.939 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 15.968 ; 15.968 ; 15.968 ; 15.968 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 14.405 ; 14.405 ; 14.405 ; 14.405 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 15.718 ; 15.718 ; 15.718 ; 15.718 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 13.695 ; 13.695 ; 13.695 ; 13.695 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 16.518 ; 16.518 ; 16.518 ; 16.518 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 16.226 ; 16.226 ; 16.226 ; 16.226 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 16.157 ; 16.157 ; 16.157 ; 16.157 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 14.491 ; 14.491 ; 14.491 ; 14.491 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 14.859 ; 14.859 ; 14.859 ; 14.859 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 16.807 ; 16.807 ; 16.807 ; 16.807 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 16.896 ; 16.896 ; 16.896 ; 16.896 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 15.002 ; 15.002 ; 15.002 ; 15.002 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 14.809 ; 14.809 ; 14.809 ; 14.809 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 13.142 ; 13.142 ; 13.142 ; 13.142 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 12.545 ; 12.545 ; 12.545 ; 12.545 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 12.703 ; 12.703 ; 12.703 ; 12.703 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 13.163 ; 13.163 ; 13.163 ; 13.163 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 14.425 ; 14.425 ; 14.425 ; 14.425 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 16.554 ; 16.554 ; 16.554 ; 16.554 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 13.870 ; 13.870 ; 13.870 ; 13.870 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 14.062 ; 14.062 ; 14.062 ; 14.062 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 16.675 ; 16.675 ; 16.675 ; 16.675 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 13.838 ; 13.838 ; 13.838 ; 13.838 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 16.405 ; 16.405 ; 16.405 ; 16.405 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 16.992 ; 16.992 ; 16.992 ; 16.992 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 15.577 ; 15.577 ; 15.577 ; 15.577 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 15.278 ; 15.278 ; 15.278 ; 15.278 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 15.122 ; 15.122 ; 15.122 ; 15.122 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 15.255 ; 15.255 ; 15.255 ; 15.255 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 14.966 ; 14.966 ; 14.966 ; 14.966 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 14.993 ; 14.993 ; 14.993 ; 14.993 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 15.104 ; 15.104 ; 15.104 ; 15.104 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 14.000 ; 14.000 ; 14.000 ; 14.000 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 13.788 ; 13.788 ; 13.788 ; 13.788 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 13.805 ; 13.805 ; 13.805 ; 13.805 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 14.178 ; 14.178 ; 14.178 ; 14.178 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 17.340 ; 17.340 ; 17.340 ; 17.340 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 14.907 ; 14.907 ; 14.907 ; 14.907 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 14.385 ; 14.385 ; 14.385 ; 14.385 ;
; debug[1]   ; data[0]                ; 11.817 ; 11.817 ; 11.817 ; 11.817 ;
; debug[1]   ; data[1]                ; 12.038 ; 12.038 ; 12.038 ; 12.038 ;
; debug[1]   ; data[2]                ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; debug[1]   ; data[3]                ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; debug[1]   ; data[4]                ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; debug[1]   ; data[5]                ; 13.029 ; 13.029 ; 13.029 ; 13.029 ;
; debug[1]   ; data[6]                ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; debug[1]   ; data[7]                ; 12.133 ; 12.133 ; 12.133 ; 12.133 ;
; debug[1]   ; data[8]                ; 14.931 ; 14.931 ; 14.931 ; 14.931 ;
; debug[1]   ; data[9]                ; 12.242 ; 12.242 ; 12.242 ; 12.242 ;
; debug[1]   ; data[10]               ; 15.415 ; 15.415 ; 15.415 ; 15.415 ;
; debug[1]   ; data[11]               ; 12.493 ; 12.493 ; 12.493 ; 12.493 ;
; debug[1]   ; data[12]               ; 13.365 ; 13.365 ; 13.365 ; 13.365 ;
; debug[1]   ; data[13]               ; 12.437 ; 12.437 ; 12.437 ; 12.437 ;
; debug[1]   ; data[14]               ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; debug[1]   ; data[15]               ; 12.849 ; 12.849 ; 12.849 ; 12.849 ;
; debug[1]   ; data[16]               ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; debug[1]   ; data[17]               ; 12.336 ; 12.336 ; 12.336 ; 12.336 ;
; debug[1]   ; data[18]               ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; debug[1]   ; data[19]               ; 13.583 ; 13.583 ; 13.583 ; 13.583 ;
; debug[1]   ; data[20]               ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; debug[1]   ; data[21]               ; 14.310 ; 14.310 ; 14.310 ; 14.310 ;
; debug[1]   ; data[22]               ; 17.286 ; 17.286 ; 17.286 ; 17.286 ;
; debug[1]   ; data[23]               ; 15.052 ; 15.052 ; 15.052 ; 15.052 ;
; debug[1]   ; data[24]               ; 13.701 ; 13.701 ; 13.701 ; 13.701 ;
; debug[1]   ; data[25]               ; 12.513 ; 12.513 ; 12.513 ; 12.513 ;
; debug[1]   ; data[26]               ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; debug[1]   ; data[27]               ; 12.808 ; 12.808 ; 12.808 ; 12.808 ;
; debug[1]   ; data[28]               ; 11.821 ; 11.821 ; 11.821 ; 11.821 ;
; debug[1]   ; data[29]               ; 12.547 ; 12.547 ; 12.547 ; 12.547 ;
; debug[1]   ; data[30]               ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; debug[1]   ; data[31]               ; 12.714 ; 12.714 ; 12.714 ; 12.714 ;
+------------+------------------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.662 ; -738.210      ;
; clk_rom ; -1.460 ; -77.161       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.249 ; 0.000         ;
; clk_rom ; 0.751 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.747      ;
; -5.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.747      ;
; -5.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.747      ;
; -5.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.747      ;
; -5.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.747      ;
; -5.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.736      ;
; -5.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.736      ;
; -5.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.736      ;
; -5.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.736      ;
; -5.642 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.727      ;
; -5.642 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.727      ;
; -5.642 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.727      ;
; -5.642 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.727      ;
; -5.642 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.727      ;
; -5.624 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.716      ;
; -5.624 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.716      ;
; -5.624 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.716      ;
; -5.624 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.716      ;
; -5.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.735      ;
; -5.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.082      ; 6.735      ;
; -5.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.735      ;
; -5.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.735      ;
; -5.621 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.735      ;
; -5.601 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.715      ;
; -5.601 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.082      ; 6.715      ;
; -5.601 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.715      ;
; -5.601 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.715      ;
; -5.601 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.715      ;
; -5.579 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.664      ;
; -5.579 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.664      ;
; -5.579 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.664      ;
; -5.579 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.664      ;
; -5.579 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.664      ;
; -5.563 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.741      ;
; -5.563 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.741      ;
; -5.563 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.741      ;
; -5.563 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.741      ;
; -5.563 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.741      ;
; -5.561 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.653      ;
; -5.561 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.653      ;
; -5.561 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.653      ;
; -5.561 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.653      ;
; -5.549 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.128      ; 6.709      ;
; -5.543 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.721      ;
; -5.543 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.721      ;
; -5.543 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.721      ;
; -5.543 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.721      ;
; -5.543 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.721      ;
; -5.538 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.652      ;
; -5.538 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.082      ; 6.652      ;
; -5.538 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.652      ;
; -5.538 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.652      ;
; -5.538 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.652      ;
; -5.537 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.207      ; 6.776      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.621      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.621      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.621      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.621      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.621      ;
; -5.529 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.128      ; 6.689      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.610      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.610      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.610      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.610      ;
; -5.517 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.207      ; 6.756      ;
; -5.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.607      ;
; -5.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.607      ;
; -5.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.607      ;
; -5.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.607      ;
; -5.495 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.587      ;
; -5.495 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.587      ;
; -5.495 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.587      ;
; -5.495 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.587      ;
; -5.495 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.609      ;
; -5.495 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.082      ; 6.609      ;
; -5.495 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.609      ;
; -5.495 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.609      ;
; -5.495 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.609      ;
; -5.480 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.658      ;
; -5.480 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.658      ;
; -5.480 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.658      ;
; -5.480 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.658      ;
; -5.480 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.658      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.558      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.558      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.053      ; 6.558      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.558      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.053      ; 6.558      ;
; -5.471 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.065      ; 6.568      ;
; -5.471 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.065      ; 6.568      ;
; -5.471 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.065      ; 6.568      ;
; -5.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.500      ;
; -5.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.500      ;
; -5.466 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.128      ; 6.626      ;
; -5.455 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.547      ;
; -5.455 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.060      ; 6.547      ;
; -5.455 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.547      ;
; -5.455 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.060      ; 6.547      ;
; -5.454 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.207      ; 6.693      ;
; -5.451 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.065      ; 6.548      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.748 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.678      ;
; -0.725 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.654      ;
; -0.706 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.765      ;
; -0.703 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.629      ;
; -0.703 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.762      ;
; -0.700 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.762      ;
; -0.697 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.756      ;
; -0.696 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.758      ;
; -0.692 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.751      ;
; -0.692 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.621      ;
; -0.684 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.743      ;
; -0.680 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.739      ;
; -0.677 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.607      ;
; -0.677 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.606      ;
; -0.675 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.737      ;
; -0.664 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.726      ;
; -0.658 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.717      ;
; -0.655 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.714      ;
; -0.649 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.708      ;
; -0.645 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.574      ;
; -0.644 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.703      ;
; -0.644 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.703      ;
; -0.641 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.570      ;
; -0.641 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.092     ; 1.548      ;
; -0.634 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.563      ;
; -0.632 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.691      ;
; -0.624 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.550      ;
; -0.621 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.547      ;
; -0.615 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.541      ;
; -0.610 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.536      ;
; -0.609 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.079     ; 1.529      ;
; -0.608 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.538      ;
; -0.607 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.669      ;
; -0.606 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.532      ;
; -0.605 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.531      ;
; -0.600 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.662      ;
; -0.600 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.529      ;
; -0.598 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.073     ; 1.524      ;
; -0.598 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.660      ;
; -0.597 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.659      ;
; -0.592 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.651      ;
; -0.591 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.650      ;
; -0.586 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.648      ;
; -0.581 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.511      ;
; -0.581 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.034     ; 1.546      ;
; -0.579 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.641      ;
; -0.578 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.508      ;
; -0.577 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.639      ;
; -0.577 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.080     ; 1.496      ;
; -0.575 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.637      ;
; -0.574 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.504      ;
; -0.573 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.503      ;
; -0.572 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 1.637      ;
; -0.572 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; -0.072     ; 1.499      ;
; -0.572 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.502      ;
; -0.570 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.632      ;
; -0.567 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.629      ;
; -0.567 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.496      ;
; -0.564 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 1.632      ;
; -0.564 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.494      ;
; -0.563 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.069     ; 1.493      ;
; -0.563 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.070     ; 1.492      ;
; -0.563 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.625      ;
; -0.561 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.623      ;
; -0.561 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.623      ;
; -0.557 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.619      ;
; -0.552 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.080     ; 1.471      ;
; -0.550 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.609      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.249 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.400      ;
; 0.289 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.295 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.364 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.070     ; 0.448      ;
; 0.377 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.391 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.070     ; 0.473      ;
; 0.397 ; breg:bcoreg|breg32_rtl_0_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.349      ; 0.898      ;
; 0.405 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.412 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.457 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.496 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.044      ;
; 0.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.742      ;
; 0.509 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.544      ; 1.205      ;
; 0.511 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.239      ; 0.902      ;
; 0.526 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.034     ; 0.644      ;
; 0.528 ; breg:bcoreg|breg32_rtl_0_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.748      ;
; 0.528 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.049     ; 0.631      ;
; 0.532 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.133      ; 0.817      ;
; 0.535 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.541 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.348      ; 1.041      ;
; 0.544 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.756      ;
; 0.548 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.051     ; 0.649      ;
; 0.548 ; breg:bcoreg|breg32_rtl_0_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.730      ; 1.430      ;
; 0.549 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.567      ; 1.268      ;
; 0.554 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.578 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.242      ; 0.972      ;
; 0.581 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.577      ; 1.310      ;
; 0.583 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.591      ; 1.326      ;
; 0.597 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.577      ; 1.326      ;
; 0.600 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.736      ; 1.488      ;
; 0.602 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.293      ; 1.047      ;
; 0.606 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.051     ; 0.707      ;
; 0.606 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.049     ; 0.709      ;
; 0.607 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.621 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.133      ; 0.906      ;
; 0.626 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.135      ; 0.899      ;
; 0.630 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_0_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.544      ; 1.326      ;
; 0.636 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.146      ; 0.920      ;
; 0.638 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.ori_ex_st                                                             ; clk          ; clk         ; 0.000        ; -0.056     ; 0.734      ;
; 0.640 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.andi_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.056     ; 0.736      ;
; 0.646 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.107      ; 0.905      ;
; 0.648 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.103      ; 0.889      ;
; 0.648 ; breg:bcoreg|breg32_rtl_0_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.343      ; 1.143      ;
; 0.648 ; breg:bcoreg|breg32_rtl_0_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.342      ; 1.142      ;
; 0.649 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.107      ; 0.908      ;
; 0.650 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.107      ; 0.909      ;
; 0.656 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.868      ;
; 0.659 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.871      ;
; 0.660 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.872      ;
; 0.660 ; breg:bcoreg|breg32_rtl_0_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.344      ; 1.156      ;
; 0.661 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.873      ;
; 0.661 ; breg:bcoreg|breg32_rtl_0_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.094      ; 0.907      ;
; 0.663 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.871      ;
; 0.663 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.871      ;
; 0.671 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.883      ;
; 0.672 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.884      ;
; 0.675 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.052     ; 0.775      ;
; 0.679 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.134      ; 0.965      ;
; 0.690 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.942      ;
; 0.692 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.853      ;
; 0.693 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.854      ;
; 0.695 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.856      ;
; 0.695 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.856      ;
; 0.696 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.857      ;
; 0.701 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.014      ; 0.867      ;
; 0.708 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.113      ; 0.959      ;
; 0.709 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_0_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.861      ;
; 0.710 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.577      ; 1.439      ;
; 0.724 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.124      ; 0.986      ;
; 0.726 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.122      ; 0.986      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.729 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.900      ;
; 0.730 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.881      ;
; 0.734 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.915      ;
; 0.734 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.903      ;
; 0.734 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.915      ;
; 0.735 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.122      ; 0.995      ;
; 0.735 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.916      ;
; 0.735 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.916      ;
; 0.735 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.916      ;
; 0.735 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.090     ; 0.797      ;
; 0.736 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.133      ; 1.007      ;
; 0.736 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.905      ;
; 0.738 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.029      ; 0.919      ;
; 0.738 ; breg:bcoreg|breg32_rtl_0_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.577      ; 1.467      ;
; 0.739 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.931      ;
; 0.739 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.056     ; 0.835      ;
; 0.740 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.870      ;
; 0.741 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.384      ; 1.277      ;
; 0.744 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.986      ;
; 0.746 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.122      ; 1.006      ;
; 0.747 ; breg:bcoreg|breg32_rtl_0_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.094      ; 0.993      ;
; 0.747 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.048     ; 0.851      ;
; 0.747 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.696      ; 1.595      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.751 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.940      ;
; 0.757 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.949      ;
; 0.766 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.955      ;
; 0.796 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.985      ;
; 0.799 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; -0.077     ; 0.860      ;
; 0.802 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.994      ;
; 0.811 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.000      ;
; 0.829 ; regbuf:regULA|sr_out[2]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.174      ; 1.141      ;
; 0.836 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 0.898      ;
; 0.848 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.043      ;
; 0.850 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.080     ; 0.908      ;
; 0.870 ; regbuf:rgB|sr_out[10]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.038      ;
; 0.873 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.062      ;
; 0.879 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.068      ;
; 0.880 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.069      ;
; 0.883 ; regbuf:rgB|sr_out[10]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.048      ;
; 0.886 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.075      ;
; 0.892 ; regbuf:regULA|sr_out[6]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.174      ; 1.204      ;
; 0.893 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.082      ;
; 0.899 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.091      ;
; 0.908 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.097      ;
; 0.918 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.107      ;
; 0.924 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.113      ;
; 0.925 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.114      ;
; 0.930 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.127      ;
; 0.931 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.120      ;
; 0.938 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.142      ;
; 0.945 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.010      ;
; 0.950 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.015      ;
; 0.954 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 1.016      ;
; 0.968 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.136      ;
; 0.973 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.162      ;
; 0.973 ; regbuf:regULA|sr_out[7]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.177      ; 1.288      ;
; 0.977 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; -0.077     ; 1.038      ;
; 0.978 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.175      ;
; 0.980 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.169      ;
; 0.987 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 1.049      ;
; 0.987 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.182      ;
; 0.999 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.065      ;
; 1.000 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.192      ;
; 1.003 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.195      ;
; 1.007 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.199      ;
; 1.009 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.074      ;
; 1.011 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.203      ;
; 1.012 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.204      ;
; 1.014 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.079      ;
; 1.015 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.204      ;
; 1.016 ; regbuf:regULA|sr_out[6]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.177      ; 1.331      ;
; 1.018 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.207      ;
; 1.021 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.210      ;
; 1.021 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.219      ; 1.378      ;
; 1.022 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.211      ;
; 1.025 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.214      ;
; 1.026 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.092      ;
; 1.028 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.217      ;
; 1.033 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.099      ;
; 1.036 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.069     ; 1.105      ;
; 1.045 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.237      ;
; 1.048 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 1.110      ;
; 1.048 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.240      ;
; 1.050 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 1.112      ;
; 1.052 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.244      ;
; 1.053 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.079     ; 1.112      ;
; 1.054 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.241      ; 1.433      ;
; 1.054 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.251      ;
; 1.056 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.248      ;
; 1.057 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.249      ;
; 1.060 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.126      ;
; 1.061 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.265      ;
; 1.062 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.076     ; 1.124      ;
; 1.064 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.129      ;
; 1.067 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.261      ;
; 1.068 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.133      ;
; 1.070 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.069     ; 1.139      ;
; 1.071 ; reg:pc|sr_out[6]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.261      ;
; 1.073 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.138      ;
; 1.073 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.138      ;
; 1.078 ; regbuf:rgB|sr_out[31]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.272      ;
; 1.079 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; -0.070     ; 1.147      ;
; 1.083 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; -0.070     ; 1.151      ;
; 1.084 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.274      ;
; 1.088 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.285      ;
; 1.090 ; regbuf:regULA|sr_out[2]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.177      ; 1.405      ;
; 1.093 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; -0.073     ; 1.158      ;
; 1.094 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.265      ;
; 1.099 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 1.474      ;
; 1.100 ; regbuf:regULA|sr_out[4]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.177      ; 1.415      ;
; 1.100 ; regbuf:regULA|sr_out[7]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.180      ; 1.418      ;
; 1.103 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.271      ;
; 1.103 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.303      ;
; 1.107 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; -0.080     ; 1.165      ;
; 1.109 ; regbuf:regULA|sr_out[4]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.174      ; 1.421      ;
; 1.110 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.302      ;
; 1.113 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.307      ;
; 1.115 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.304      ;
; 1.122 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.311      ;
; 1.124 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.190      ;
; 1.130 ; regbuf:rgB|sr_out[26]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.137      ; 1.405      ;
; 1.133 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.331      ;
; 1.135 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; -0.072     ; 1.201      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.226 ; -2.226 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 12.564 ; 12.564 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 12.404 ; 12.404 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 12.281 ; 12.281 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 12.564 ; 12.564 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 10.927 ; 10.927 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 11.108 ; 11.108 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 11.746 ; 11.746 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 12.272 ; 12.272 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 11.996 ; 11.996 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 10.906 ; 10.906 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 11.052 ; 11.052 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 11.690 ; 11.690 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 11.241 ; 11.241 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 11.996 ; 11.996 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 10.706 ; 10.706 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 11.850 ; 11.850 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 12.252 ; 12.252 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 12.252 ; 12.252 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 11.604 ; 11.604 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 12.084 ; 12.084 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 12.090 ; 12.090 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 11.995 ; 11.995 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 11.879 ; 11.879 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 11.217 ; 11.217 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 12.525 ; 12.525 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 11.309 ; 11.309 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 12.099 ; 12.099 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 12.525 ; 12.525 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 12.150 ; 12.150 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 11.220 ; 11.220 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 11.248 ; 11.248 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 11.136 ; 11.136 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 10.520 ; 10.520 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 10.284 ; 10.284 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.522 ; 10.522 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 10.829 ; 10.829 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 10.593 ; 10.593 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 11.136 ; 11.136 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 12.383 ; 12.383 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 12.194 ; 12.194 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 10.922 ; 10.922 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 12.207 ; 12.207 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 10.876 ; 10.876 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 12.133 ; 12.133 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 12.383 ; 12.383 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 12.298 ; 12.298 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 12.298 ; 12.298 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 12.164 ; 12.164 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 12.107 ; 12.107 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 12.152 ; 12.152 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 12.028 ; 12.028 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 12.035 ; 12.035 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 12.100 ; 12.100 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 12.742 ; 12.742 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 11.092 ; 11.092 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 11.009 ; 11.009 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 11.351 ; 11.351 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 12.742 ; 12.742 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 11.688 ; 11.688 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 11.444 ; 11.444 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 11.517 ; 11.517 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 8.969  ; 8.969  ; Rise       ; clk             ;
;  data[1]                ; clk        ; 8.724  ; 8.724  ; Rise       ; clk             ;
;  data[2]                ; clk        ; 9.133  ; 9.133  ; Rise       ; clk             ;
;  data[3]                ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data[4]                ; clk        ; 10.107 ; 10.107 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 9.884  ; 9.884  ; Rise       ; clk             ;
;  data[6]                ; clk        ; 9.285  ; 9.285  ; Rise       ; clk             ;
;  data[7]                ; clk        ; 9.986  ; 9.986  ; Rise       ; clk             ;
;  data[8]                ; clk        ; 9.131  ; 9.131  ; Rise       ; clk             ;
;  data[9]                ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 9.607  ; 9.607  ; Rise       ; clk             ;
;  data[11]               ; clk        ; 10.075 ; 10.075 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 9.012  ; 9.012  ; Rise       ; clk             ;
;  data[13]               ; clk        ; 9.981  ; 9.981  ; Rise       ; clk             ;
;  data[14]               ; clk        ; 10.095 ; 10.095 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 10.453 ; 10.453 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 9.692  ; 9.692  ; Rise       ; clk             ;
;  data[17]               ; clk        ; 10.063 ; 10.063 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 8.979  ; 8.979  ; Rise       ; clk             ;
;  data[19]               ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  data[20]               ; clk        ; 10.317 ; 10.317 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 10.585 ; 10.585 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 11.517 ; 11.517 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 9.499  ; 9.499  ; Rise       ; clk             ;
;  data[25]               ; clk        ; 9.653  ; 9.653  ; Rise       ; clk             ;
;  data[26]               ; clk        ; 9.936  ; 9.936  ; Rise       ; clk             ;
;  data[27]               ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  data[29]               ; clk        ; 10.386 ; 10.386 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 10.057 ; 10.057 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272  ; 6.272  ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272  ; 6.272  ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 9.834  ; 9.834  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 9.674  ; 9.674  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 9.551  ; 9.551  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 9.834  ; 9.834  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 8.197  ; 8.197  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.378  ; 8.378  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 9.016  ; 9.016  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 9.542  ; 9.542  ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 9.482  ; 9.482  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.392  ; 8.392  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.538  ; 8.538  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 9.176  ; 9.176  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.727  ; 8.727  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 9.482  ; 9.482  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 8.192  ; 8.192  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 9.336  ; 9.336  ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 9.352  ; 9.352  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 9.352  ; 9.352  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.704  ; 8.704  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 9.184  ; 9.184  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 9.190  ; 9.190  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 9.095  ; 9.095  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.979  ; 8.979  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 8.317  ; 8.317  ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 9.608  ; 9.608  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 8.396  ; 8.396  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 9.186  ; 9.186  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 9.608  ; 9.608  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 9.239  ; 9.239  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 8.473  ; 8.473  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 8.313  ; 8.313  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 8.341  ; 8.341  ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 8.598  ; 8.598  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.989  ; 7.989  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.750  ; 7.750  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.985  ; 7.985  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 8.297  ; 8.297  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 7.816  ; 7.816  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 8.061  ; 8.061  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 8.598  ; 8.598  ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 9.429  ; 9.429  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 9.240  ; 9.240  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 7.968  ; 7.968  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 8.046  ; 8.046  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 9.253  ; 9.253  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 7.922  ; 7.922  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 9.179  ; 9.179  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 9.429  ; 9.429  ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 9.329  ; 9.329  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 9.329  ; 9.329  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 9.194  ; 9.194  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 9.133  ; 9.133  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 9.182  ; 9.182  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 9.061  ; 9.061  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 9.061  ; 9.061  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 9.129  ; 9.129  ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 9.974  ; 9.974  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 8.326  ; 8.326  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 8.229  ; 8.229  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 8.246  ; 8.246  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 8.583  ; 8.583  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 9.974  ; 9.974  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.919  ; 8.919  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 8.678  ; 8.678  ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 8.463  ; 8.463  ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 6.905  ; 6.905  ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.094  ; 7.094  ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 6.881  ; 6.881  ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 6.794  ; 6.794  ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.019  ; 7.019  ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.299  ; 7.299  ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.215  ; 7.215  ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.798  ; 6.798  ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.328  ; 7.328  ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.420  ; 7.420  ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.275  ; 7.275  ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.266  ; 7.266  ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.053  ; 7.053  ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 7.154  ; 7.154  ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 7.240  ; 7.240  ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 7.553  ; 7.553  ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.131  ; 7.131  ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 6.801  ; 6.801  ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 6.813  ; 6.813  ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 7.322  ; 7.322  ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.968  ; 7.968  ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 7.974  ; 7.974  ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.463  ; 8.463  ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.060  ; 8.060  ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.157  ; 7.157  ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 7.083  ; 7.083  ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 7.165  ; 7.165  ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 7.300  ; 7.300  ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.466  ; 6.466  ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 7.330  ; 7.330  ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.257  ; 7.257  ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.503  ; 7.503  ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 5.934 ; 5.934 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 7.405 ; 7.405 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 7.294 ; 7.294 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 7.577 ; 7.577 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 5.934 ; 5.934 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.114 ; 6.114 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 7.285 ; 7.285 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 6.759 ; 6.759 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 6.303 ; 6.303 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 6.915 ; 6.915 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 6.648 ; 6.648 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 6.004 ; 6.004 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 6.474 ; 6.474 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 6.269 ; 6.269 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 7.279 ; 7.279 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 6.144 ; 6.144 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.508 ; 5.508 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 5.340 ; 5.340 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 5.581 ; 5.581 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 5.686 ; 5.686 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 5.732 ; 5.732 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 7.017 ; 7.017 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 5.686 ; 5.686 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 5.719 ; 5.719 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 5.997 ; 5.997 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 5.863 ; 5.863 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 5.807 ; 5.807 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 5.845 ; 5.845 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 5.719 ; 5.719 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 5.737 ; 5.737 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 5.789 ; 5.789 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.715 ; 5.715 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.715 ; 5.715 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 6.070 ; 6.070 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 6.163 ; 6.163 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 5.494 ; 5.494 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 5.324 ; 5.324 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 5.384 ; 5.384 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 5.524 ; 5.524 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 5.620 ; 5.620 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 5.427 ; 5.427 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 4.993 ; 4.993 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 5.983 ; 5.983 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.706 ; 5.706 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 5.152 ; 5.152 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 5.064 ; 5.064 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 5.629 ; 5.629 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 5.897 ; 5.897 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272 ; 6.272 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272 ; 6.272 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 7.633 ; 7.633 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 9.106 ; 9.106 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.985 ; 8.985 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 9.268 ; 9.268 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 7.633 ; 7.633 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 7.815 ; 7.815 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.450 ; 8.450 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.977 ; 8.977 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.129 ; 8.129 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.267 ; 8.267 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.924 ; 8.924 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.453 ; 8.453 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 9.215 ; 9.215 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 9.080 ; 9.080 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 7.771 ; 7.771 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.813 ; 8.813 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.169 ; 8.169 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 8.639 ; 8.639 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 8.657 ; 8.657 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.558 ; 8.558 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.434 ; 8.434 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 7.771 ; 7.771 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 7.664 ; 7.664 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 7.752 ; 7.752 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.543 ; 8.543 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 8.971 ; 8.971 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 8.592 ; 8.592 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 7.833 ; 7.833 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 7.664 ; 7.664 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 7.691 ; 7.691 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.030 ; 7.030 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.030 ; 7.030 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.273 ; 7.273 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.570 ; 7.570 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 7.101 ; 7.101 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 7.332 ; 7.332 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 7.873 ; 7.873 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 7.824 ; 7.824 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 9.124 ; 9.124 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 7.871 ; 7.871 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 7.938 ; 7.938 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 9.132 ; 9.132 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 7.824 ; 7.824 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 9.066 ; 9.066 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 9.319 ; 9.319 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 7.958 ; 7.958 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 8.240 ; 8.240 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 8.106 ; 8.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 8.049 ; 8.049 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 8.088 ; 8.088 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 7.958 ; 7.958 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 7.976 ; 7.976 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 8.033 ; 8.033 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.857 ; 7.857 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.956 ; 7.956 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.857 ; 7.857 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.873 ; 7.873 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 8.200 ; 8.200 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 9.591 ; 9.591 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.534 ; 8.534 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 8.292 ; 8.292 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 6.905 ; 6.905 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.094 ; 7.094 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 6.881 ; 6.881 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 6.794 ; 6.794 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.798 ; 6.798 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.328 ; 7.328 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.420 ; 7.420 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.275 ; 7.275 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.053 ; 7.053 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 7.154 ; 7.154 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 7.240 ; 7.240 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 7.553 ; 7.553 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.131 ; 7.131 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 6.813 ; 6.813 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 7.322 ; 7.322 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.968 ; 7.968 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 7.974 ; 7.974 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.463 ; 8.463 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.060 ; 8.060 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.157 ; 7.157 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 7.083 ; 7.083 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 7.165 ; 7.165 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 7.300 ; 7.300 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.257 ; 7.257 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.503 ; 7.503 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 9.225  ; 9.225  ; 9.225  ; 9.225  ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 9.899  ; 9.899  ; 9.899  ; 9.899  ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 9.905  ; 9.905  ; 9.905  ; 9.905  ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 9.810  ; 9.810  ; 9.810  ; 9.810  ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 9.694  ; 9.694  ; 9.694  ; 9.694  ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 9.032  ; 9.032  ; 9.032  ; 9.032  ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 8.849  ; 8.849  ; 8.849  ; 8.849  ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.726  ; 7.726  ; 7.726  ; 7.726  ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 7.798  ; 7.798  ; 7.798  ; 7.798  ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 8.317  ; 8.317  ; 8.317  ; 8.317  ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 9.778  ; 9.778  ; 9.778  ; 9.778  ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 9.827  ; 9.827  ; 9.827  ; 9.827  ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 9.815  ; 9.815  ; 9.815  ; 9.815  ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 9.694  ; 9.694  ; 9.694  ; 9.694  ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 9.694  ; 9.694  ; 9.694  ; 9.694  ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 8.469  ; 8.469  ; 8.469  ; 8.469  ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 8.386  ; 8.386  ; 8.386  ; 8.386  ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 8.713  ; 8.713  ; 8.713  ; 8.713  ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; debug[0]   ; data[0]                ; 6.603  ; 6.603  ; 6.603  ; 6.603  ;
; debug[0]   ; data[1]                ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; debug[0]   ; data[2]                ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; debug[0]   ; data[3]                ; 6.537  ; 6.537  ; 6.537  ; 6.537  ;
; debug[0]   ; data[4]                ; 7.209  ; 7.209  ; 7.209  ; 7.209  ;
; debug[0]   ; data[5]                ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; debug[0]   ; data[6]                ; 7.023  ; 7.023  ; 7.023  ; 7.023  ;
; debug[0]   ; data[7]                ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; debug[0]   ; data[8]                ; 7.414  ; 7.414  ; 7.414  ; 7.414  ;
; debug[0]   ; data[9]                ; 7.218  ; 7.218  ; 7.218  ; 7.218  ;
; debug[0]   ; data[10]               ; 7.502  ; 7.502  ; 7.502  ; 7.502  ;
; debug[0]   ; data[11]               ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; debug[0]   ; data[12]               ; 7.156  ; 7.156  ; 7.156  ; 7.156  ;
; debug[0]   ; data[13]               ; 7.510  ; 7.510  ; 7.510  ; 7.510  ;
; debug[0]   ; data[14]               ; 7.317  ; 7.317  ; 7.317  ; 7.317  ;
; debug[0]   ; data[15]               ; 8.268  ; 8.268  ; 8.268  ; 8.268  ;
; debug[0]   ; data[16]               ; 8.258  ; 8.258  ; 8.258  ; 8.258  ;
; debug[0]   ; data[17]               ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; debug[0]   ; data[18]               ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; debug[0]   ; data[19]               ; 6.990  ; 6.990  ; 6.990  ; 6.990  ;
; debug[0]   ; data[20]               ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; data[21]               ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; debug[0]   ; data[22]               ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; debug[0]   ; data[23]               ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[24]               ; 7.273  ; 7.273  ; 7.273  ; 7.273  ;
; debug[0]   ; data[25]               ; 6.882  ; 6.882  ; 6.882  ; 6.882  ;
; debug[0]   ; data[26]               ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; debug[0]   ; data[27]               ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; debug[0]   ; data[28]               ; 6.175  ; 6.175  ; 6.175  ; 6.175  ;
; debug[0]   ; data[29]               ; 7.341  ; 7.341  ; 7.341  ; 7.341  ;
; debug[0]   ; data[30]               ; 7.364  ; 7.364  ; 7.364  ; 7.364  ;
; debug[0]   ; data[31]               ; 7.222  ; 7.222  ; 7.222  ; 7.222  ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 9.616  ; 9.616  ; 9.616  ; 9.616  ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 9.493  ; 9.493  ; 9.493  ; 9.493  ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 9.776  ; 9.776  ; 9.776  ; 9.776  ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 8.320  ; 8.320  ; 8.320  ; 8.320  ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 9.484  ; 9.484  ; 9.484  ; 9.484  ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.989  ; 7.989  ; 7.989  ; 7.989  ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 8.773  ; 8.773  ; 8.773  ; 8.773  ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 9.887  ; 9.887  ; 9.887  ; 9.887  ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 9.725  ; 9.725  ; 9.725  ; 9.725  ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 9.630  ; 9.630  ; 9.630  ; 9.630  ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 8.996  ; 8.996  ; 8.996  ; 8.996  ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 8.836  ; 8.836  ; 8.836  ; 8.836  ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 8.647  ; 8.647  ; 8.647  ; 8.647  ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 8.954  ; 8.954  ; 8.954  ; 8.954  ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 8.718  ; 8.718  ; 8.718  ; 8.718  ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 8.333  ; 8.333  ; 8.333  ; 8.333  ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 8.411  ; 8.411  ; 8.411  ; 8.411  ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 8.287  ; 8.287  ; 8.287  ; 8.287  ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 9.852  ; 9.852  ; 9.852  ; 9.852  ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 9.787  ; 9.787  ; 9.787  ; 9.787  ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 9.072  ; 9.072  ; 9.072  ; 9.072  ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 8.973  ; 8.973  ; 8.973  ; 8.973  ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 9.316  ; 9.316  ; 9.316  ; 9.316  ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 10.707 ; 10.707 ; 10.707 ; 10.707 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; debug[1]   ; data[0]                ; 6.458  ; 6.458  ; 6.458  ; 6.458  ;
; debug[1]   ; data[1]                ; 6.683  ; 6.683  ; 6.683  ; 6.683  ;
; debug[1]   ; data[2]                ; 6.523  ; 6.523  ; 6.523  ; 6.523  ;
; debug[1]   ; data[3]                ; 6.391  ; 6.391  ; 6.391  ; 6.391  ;
; debug[1]   ; data[4]                ; 7.149  ; 7.149  ; 7.149  ; 7.149  ;
; debug[1]   ; data[5]                ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[1]   ; data[6]                ; 6.869  ; 6.869  ; 6.869  ; 6.869  ;
; debug[1]   ; data[7]                ; 8.111  ; 8.111  ; 8.111  ; 8.111  ;
; debug[1]   ; data[8]                ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; debug[1]   ; data[9]                ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[10]               ; 8.192  ; 8.192  ; 8.192  ; 8.192  ;
; debug[1]   ; data[11]               ; 8.382  ; 8.382  ; 8.382  ; 8.382  ;
; debug[1]   ; data[12]               ; 7.158  ; 7.158  ; 7.158  ; 7.158  ;
; debug[1]   ; data[13]               ; 7.945  ; 7.945  ; 7.945  ; 7.945  ;
; debug[1]   ; data[14]               ; 7.395  ; 7.395  ; 7.395  ; 7.395  ;
; debug[1]   ; data[15]               ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; debug[1]   ; data[16]               ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; debug[1]   ; data[17]               ; 7.614  ; 7.614  ; 7.614  ; 7.614  ;
; debug[1]   ; data[18]               ; 7.770  ; 7.770  ; 7.770  ; 7.770  ;
; debug[1]   ; data[19]               ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; debug[1]   ; data[20]               ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[21]               ; 8.773  ; 8.773  ; 8.773  ; 8.773  ;
; debug[1]   ; data[22]               ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; debug[1]   ; data[23]               ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[1]   ; data[24]               ; 7.383  ; 7.383  ; 7.383  ; 7.383  ;
; debug[1]   ; data[25]               ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; debug[1]   ; data[26]               ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; debug[1]   ; data[27]               ; 7.665  ; 7.665  ; 7.665  ; 7.665  ;
; debug[1]   ; data[28]               ; 6.408  ; 6.408  ; 6.408  ; 6.408  ;
; debug[1]   ; data[29]               ; 7.175  ; 7.175  ; 7.175  ; 7.175  ;
; debug[1]   ; data[30]               ; 7.209  ; 7.209  ; 7.209  ; 7.209  ;
; debug[1]   ; data[31]               ; 7.314  ; 7.314  ; 7.314  ; 7.314  ;
+------------+------------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+------------+------------------------+-------+-------+-------+-------+
; Input Port ; Output Port            ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------------+-------+-------+-------+-------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 8.782 ; 8.782 ; 8.782 ; 8.782 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 8.658 ; 8.658 ; 8.658 ; 8.658 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 7.306 ; 7.306 ; 7.306 ; 7.306 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 8.123 ; 8.123 ; 8.123 ; 8.123 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.580 ; 7.580 ; 7.580 ; 7.580 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 8.531 ; 8.531 ; 8.531 ; 8.531 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 8.561 ; 8.561 ; 8.561 ; 8.561 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 8.387 ; 8.387 ; 8.387 ; 8.387 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 8.182 ; 8.182 ; 8.182 ; 8.182 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 7.834 ; 7.834 ; 7.834 ; 7.834 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 7.901 ; 7.901 ; 7.901 ; 7.901 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 7.595 ; 7.595 ; 7.595 ; 7.595 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.857 ; 8.857 ; 8.857 ; 8.857 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 7.545 ; 7.545 ; 7.545 ; 7.545 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.791 ; 8.791 ; 8.791 ; 8.791 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 9.044 ; 9.044 ; 9.044 ; 9.044 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.818 ; 7.818 ; 7.818 ; 7.818 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 8.011 ; 8.011 ; 8.011 ; 8.011 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 8.257 ; 8.257 ; 8.257 ; 8.257 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 9.649 ; 9.649 ; 9.649 ; 9.649 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; debug[0]   ; data[0]                ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; debug[0]   ; data[1]                ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; debug[0]   ; data[2]                ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; debug[0]   ; data[3]                ; 6.537 ; 6.537 ; 6.537 ; 6.537 ;
; debug[0]   ; data[4]                ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; debug[0]   ; data[5]                ; 7.655 ; 7.655 ; 7.655 ; 7.655 ;
; debug[0]   ; data[6]                ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; debug[0]   ; data[7]                ; 7.428 ; 7.428 ; 7.428 ; 7.428 ;
; debug[0]   ; data[8]                ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; debug[0]   ; data[9]                ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; debug[0]   ; data[10]               ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; debug[0]   ; data[11]               ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; debug[0]   ; data[12]               ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; debug[0]   ; data[13]               ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; debug[0]   ; data[14]               ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; debug[0]   ; data[15]               ; 8.268 ; 8.268 ; 8.268 ; 8.268 ;
; debug[0]   ; data[16]               ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; debug[0]   ; data[17]               ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; debug[0]   ; data[18]               ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; debug[0]   ; data[19]               ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; debug[0]   ; data[20]               ; 7.828 ; 7.828 ; 7.828 ; 7.828 ;
; debug[0]   ; data[21]               ; 8.338 ; 8.338 ; 8.338 ; 8.338 ;
; debug[0]   ; data[22]               ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; debug[0]   ; data[23]               ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; debug[0]   ; data[24]               ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; debug[0]   ; data[25]               ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; debug[0]   ; data[26]               ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; debug[0]   ; data[27]               ; 7.649 ; 7.649 ; 7.649 ; 7.649 ;
; debug[0]   ; data[28]               ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; debug[0]   ; data[29]               ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; debug[0]   ; data[30]               ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; debug[0]   ; data[31]               ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 7.376 ; 7.376 ; 7.376 ; 7.376 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 8.547 ; 8.547 ; 8.547 ; 8.547 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.661 ; 7.661 ; 7.661 ; 7.661 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 8.451 ; 8.451 ; 8.451 ; 8.451 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.995 ; 7.995 ; 7.995 ; 7.995 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.607 ; 8.607 ; 8.607 ; 8.607 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 8.417 ; 8.417 ; 8.417 ; 8.417 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 7.754 ; 7.754 ; 7.754 ; 7.754 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 7.984 ; 7.984 ; 7.984 ; 7.984 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 9.200 ; 9.200 ; 9.200 ; 9.200 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 7.895 ; 7.895 ; 7.895 ; 7.895 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 6.896 ; 6.896 ; 6.896 ; 6.896 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 7.443 ; 7.443 ; 7.443 ; 7.443 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.744 ; 7.744 ; 7.744 ; 7.744 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 7.599 ; 7.599 ; 7.599 ; 7.599 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.884 ; 8.884 ; 8.884 ; 8.884 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.810 ; 8.810 ; 8.810 ; 8.810 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 8.113 ; 8.113 ; 8.113 ; 8.113 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 7.987 ; 7.987 ; 7.987 ; 7.987 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 8.057 ; 8.057 ; 8.057 ; 8.057 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 7.525 ; 7.525 ; 7.525 ; 7.525 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 7.769 ; 7.769 ; 7.769 ; 7.769 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.160 ; 9.160 ; 9.160 ; 9.160 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 7.861 ; 7.861 ; 7.861 ; 7.861 ;
; debug[1]   ; data[0]                ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; debug[1]   ; data[1]                ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[2]                ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; debug[1]   ; data[3]                ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; debug[1]   ; data[4]                ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; debug[1]   ; data[5]                ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; debug[1]   ; data[6]                ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; debug[1]   ; data[7]                ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; debug[1]   ; data[8]                ; 7.979 ; 7.979 ; 7.979 ; 7.979 ;
; debug[1]   ; data[9]                ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; debug[1]   ; data[10]               ; 8.192 ; 8.192 ; 8.192 ; 8.192 ;
; debug[1]   ; data[11]               ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; debug[1]   ; data[12]               ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; debug[1]   ; data[13]               ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; debug[1]   ; data[14]               ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; debug[1]   ; data[15]               ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; debug[1]   ; data[16]               ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; debug[1]   ; data[17]               ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; debug[1]   ; data[18]               ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; debug[1]   ; data[19]               ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; debug[1]   ; data[20]               ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; debug[1]   ; data[21]               ; 7.706 ; 7.706 ; 7.706 ; 7.706 ;
; debug[1]   ; data[22]               ; 9.121 ; 9.121 ; 9.121 ; 9.121 ;
; debug[1]   ; data[23]               ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; debug[1]   ; data[24]               ; 7.383 ; 7.383 ; 7.383 ; 7.383 ;
; debug[1]   ; data[25]               ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; debug[1]   ; data[26]               ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; debug[1]   ; data[27]               ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; debug[1]   ; data[28]               ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[1]   ; data[29]               ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; debug[1]   ; data[30]               ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; debug[1]   ; data[31]               ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
+------------+------------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.628   ; 0.249 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.628   ; 0.249 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.282    ; 0.751 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1950.663 ; 0.0   ; 0.0      ; 0.0     ; -1082.702           ;
;  clk             ; -1731.408 ; 0.000 ; N/A      ; N/A     ; -737.322            ;
;  clk_rom         ; -219.255  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.226 ; -2.226 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 26.059 ; 26.059 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 25.709 ; 25.709 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 25.426 ; 25.426 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.059 ; 26.059 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 22.601 ; 22.601 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 22.952 ; 22.952 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 24.297 ; 24.297 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 25.454 ; 25.454 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 24.836 ; 24.836 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 22.780 ; 22.780 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 22.970 ; 22.970 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 24.300 ; 24.300 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 23.379 ; 23.379 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 24.836 ; 24.836 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 22.280 ; 22.280 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 24.558 ; 24.558 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 25.638 ; 25.638 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 25.638 ; 25.638 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 24.310 ; 24.310 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 25.385 ; 25.385 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 25.273 ; 25.273 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 25.143 ; 25.143 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 24.815 ; 24.815 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 23.645 ; 23.645 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 26.269 ; 26.269 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 23.781 ; 23.781 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 25.729 ; 25.729 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 26.269 ; 26.269 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 25.818 ; 25.818 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 23.924 ; 23.924 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 23.644 ; 23.644 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 23.731 ; 23.731 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 23.536 ; 23.536 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.254 ; 22.254 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 21.659 ; 21.659 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 22.252 ; 22.252 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 22.827 ; 22.827 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 21.818 ; 21.818 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 22.275 ; 22.275 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 23.536 ; 23.536 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 25.768 ; 25.768 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 25.330 ; 25.330 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 22.646 ; 22.646 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 22.838 ; 22.838 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 25.451 ; 25.451 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 22.614 ; 22.614 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 25.181 ; 25.181 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 25.768 ; 25.768 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 25.696 ; 25.696 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 25.696 ; 25.696 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 25.405 ; 25.405 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 25.275 ; 25.275 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 25.392 ; 25.392 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 25.100 ; 25.100 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 25.117 ; 25.117 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 25.268 ; 25.268 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.887 ; 26.887 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 23.531 ; 23.531 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 23.324 ; 23.324 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 23.340 ; 23.340 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 23.755 ; 23.755 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 26.887 ; 26.887 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 24.460 ; 24.460 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 23.939 ; 23.939 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 24.094 ; 24.094 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 18.876 ; 18.876 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 18.213 ; 18.213 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 19.354 ; 19.354 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 19.466 ; 19.466 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 21.221 ; 21.221 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.894 ; 20.894 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 19.457 ; 19.457 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 20.939 ; 20.939 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 19.124 ; 19.124 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 21.750 ; 21.750 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 20.256 ; 20.256 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 21.374 ; 21.374 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 18.929 ; 18.929 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 20.924 ; 20.924 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 21.130 ; 21.130 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 21.895 ; 21.895 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 20.154 ; 20.154 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 21.258 ; 21.258 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 18.862 ; 18.862 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 19.678 ; 19.678 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 21.288 ; 21.288 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.160 ; 22.160 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 21.489 ; 21.489 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 24.094 ; 24.094 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 19.747 ; 19.747 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 20.072 ; 20.072 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 21.584 ; 21.584 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 19.140 ; 19.140 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 21.437 ; 21.437 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 20.747 ; 20.747 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 21.437 ; 21.437 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 10.997 ; 10.997 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 18.250 ; 18.250 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 17.900 ; 17.900 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 17.617 ; 17.617 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 18.250 ; 18.250 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 14.792 ; 14.792 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 15.143 ; 15.143 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.488 ; 16.488 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 17.645 ; 17.645 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 17.277 ; 17.277 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 15.221 ; 15.221 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 15.411 ; 15.411 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 16.741 ; 16.741 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 15.820 ; 15.820 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 17.277 ; 17.277 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 14.721 ; 14.721 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 16.999 ; 16.999 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 15.896 ; 15.896 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 16.971 ; 16.971 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 16.859 ; 16.859 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.729 ; 16.729 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.401 ; 16.401 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 15.231 ; 15.231 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 17.750 ; 17.750 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 15.263 ; 15.263 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 17.215 ; 17.215 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 17.750 ; 17.750 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 17.306 ; 17.306 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 15.406 ; 15.406 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 15.134 ; 15.134 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 15.220 ; 15.220 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 15.792 ; 15.792 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.510 ; 14.510 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 13.913 ; 13.913 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.505 ; 14.505 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 15.110 ; 15.110 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 14.067 ; 14.067 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 14.529 ; 14.529 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 15.792 ; 15.792 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 17.289 ; 17.289 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 16.851 ; 16.851 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 14.167 ; 14.167 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 14.359 ; 14.359 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 16.972 ; 16.972 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 14.135 ; 14.135 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 16.702 ; 16.702 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 17.289 ; 17.289 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 17.106 ; 17.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 17.106 ; 17.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 16.784 ; 16.784 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 16.678 ; 16.678 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 16.797 ; 16.797 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 16.506 ; 16.506 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 16.519 ; 16.519 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 16.674 ; 16.674 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 18.586 ; 18.586 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 15.235 ; 15.235 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.024 ; 15.024 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.044 ; 15.044 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 15.453 ; 15.453 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.586 ; 18.586 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 16.158 ; 16.158 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 15.637 ; 15.637 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 15.202 ; 15.202 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.540 ; 12.540 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 12.199 ; 12.199 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.337 ; 12.337 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.961 ; 12.961 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 11.808 ; 11.808 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.993 ; 12.993 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.211 ; 13.211 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.798 ; 12.798 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 13.481 ; 13.481 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 11.999 ; 11.999 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.033 ; 12.033 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 14.198 ; 14.198 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.432 ; 14.432 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 15.202 ; 15.202 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 14.448 ; 14.448 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 12.502 ; 12.502 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 12.673 ; 12.673 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 13.105 ; 13.105 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 11.331 ; 11.331 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 13.040 ; 13.040 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.874 ; 12.874 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 13.392 ; 13.392 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 5.934 ; 5.934 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 7.405 ; 7.405 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 7.294 ; 7.294 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 7.577 ; 7.577 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 5.934 ; 5.934 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.114 ; 6.114 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 7.285 ; 7.285 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 6.759 ; 6.759 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 6.303 ; 6.303 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 6.915 ; 6.915 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 6.648 ; 6.648 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 6.004 ; 6.004 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 6.474 ; 6.474 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 6.269 ; 6.269 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 7.279 ; 7.279 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 6.144 ; 6.144 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.508 ; 5.508 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 5.340 ; 5.340 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 5.581 ; 5.581 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 5.686 ; 5.686 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 5.732 ; 5.732 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 7.017 ; 7.017 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 5.686 ; 5.686 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 5.719 ; 5.719 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 5.997 ; 5.997 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 5.863 ; 5.863 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 5.807 ; 5.807 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 5.845 ; 5.845 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 5.719 ; 5.719 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 5.737 ; 5.737 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 5.789 ; 5.789 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.715 ; 5.715 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.715 ; 5.715 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 6.070 ; 6.070 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 6.163 ; 6.163 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 5.494 ; 5.494 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 5.324 ; 5.324 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 5.384 ; 5.384 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 5.524 ; 5.524 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 5.620 ; 5.620 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 5.427 ; 5.427 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 6.099 ; 6.099 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 4.993 ; 4.993 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 5.983 ; 5.983 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.706 ; 5.706 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 5.152 ; 5.152 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 5.064 ; 5.064 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 5.629 ; 5.629 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 5.897 ; 5.897 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272 ; 6.272 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.272 ; 6.272 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 7.633 ; 7.633 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 9.106 ; 9.106 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.985 ; 8.985 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 9.268 ; 9.268 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 7.633 ; 7.633 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 7.815 ; 7.815 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.450 ; 8.450 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.977 ; 8.977 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.129 ; 8.129 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.267 ; 8.267 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.924 ; 8.924 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.453 ; 8.453 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 9.215 ; 9.215 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 9.080 ; 9.080 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 7.771 ; 7.771 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.813 ; 8.813 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.169 ; 8.169 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 8.639 ; 8.639 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 8.657 ; 8.657 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.558 ; 8.558 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.434 ; 8.434 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 7.771 ; 7.771 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 7.664 ; 7.664 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 7.752 ; 7.752 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.543 ; 8.543 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 8.971 ; 8.971 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 8.592 ; 8.592 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 7.833 ; 7.833 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 7.664 ; 7.664 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 7.691 ; 7.691 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.030 ; 7.030 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.030 ; 7.030 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.273 ; 7.273 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.570 ; 7.570 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 7.101 ; 7.101 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 7.332 ; 7.332 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 7.873 ; 7.873 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 7.824 ; 7.824 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 9.124 ; 9.124 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 7.871 ; 7.871 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 7.938 ; 7.938 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 9.132 ; 9.132 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 7.824 ; 7.824 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 9.066 ; 9.066 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 9.319 ; 9.319 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 7.958 ; 7.958 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 8.240 ; 8.240 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 8.106 ; 8.106 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 8.049 ; 8.049 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 8.088 ; 8.088 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 7.958 ; 7.958 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 7.976 ; 7.976 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 8.033 ; 8.033 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.857 ; 7.857 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.956 ; 7.956 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.857 ; 7.857 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.873 ; 7.873 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 8.200 ; 8.200 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 9.591 ; 9.591 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.534 ; 8.534 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 8.292 ; 8.292 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 6.905 ; 6.905 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.094 ; 7.094 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 6.881 ; 6.881 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 6.794 ; 6.794 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.798 ; 6.798 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.328 ; 7.328 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.420 ; 7.420 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.275 ; 7.275 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.053 ; 7.053 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 7.154 ; 7.154 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 7.240 ; 7.240 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 7.553 ; 7.553 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.131 ; 7.131 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 6.813 ; 6.813 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 7.322 ; 7.322 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.968 ; 7.968 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 7.974 ; 7.974 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.463 ; 8.463 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.060 ; 8.060 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.157 ; 7.157 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 7.083 ; 7.083 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 7.165 ; 7.165 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 7.300 ; 7.300 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.257 ; 7.257 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.503 ; 7.503 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Progagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 17.858 ; 17.858 ; 17.858 ; 17.858 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 18.208 ; 18.208 ; 18.208 ; 18.208 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 17.603 ; 17.603 ; 17.603 ; 17.603 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 15.273 ; 15.273 ; 15.273 ; 15.273 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 15.463 ; 15.463 ; 15.463 ; 15.463 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 16.793 ; 16.793 ; 16.793 ; 16.793 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 15.872 ; 15.872 ; 15.872 ; 15.872 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 17.329 ; 17.329 ; 17.329 ; 17.329 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 14.773 ; 14.773 ; 14.773 ; 14.773 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 17.051 ; 17.051 ; 17.051 ; 17.051 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 19.346 ; 19.346 ; 19.346 ; 19.346 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 19.093 ; 19.093 ; 19.093 ; 19.093 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 18.981 ; 18.981 ; 18.981 ; 18.981 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 18.523 ; 18.523 ; 18.523 ; 18.523 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 17.353 ; 17.353 ; 17.353 ; 17.353 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 16.969 ; 16.969 ; 16.969 ; 16.969 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 19.007 ; 19.007 ; 19.007 ; 19.007 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 17.079 ; 17.079 ; 17.079 ; 17.079 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 16.833 ; 16.833 ; 16.833 ; 16.833 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 16.921 ; 16.921 ; 16.921 ; 16.921 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.045 ; 15.045 ; 15.045 ; 15.045 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 14.450 ; 14.450 ; 14.450 ; 14.450 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 15.043 ; 15.043 ; 15.043 ; 15.043 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.618 ; 15.618 ; 15.618 ; 15.618 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 16.327 ; 16.327 ; 16.327 ; 16.327 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 18.213 ; 18.213 ; 18.213 ; 18.213 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 15.529 ; 15.529 ; 15.529 ; 15.529 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 18.334 ; 18.334 ; 18.334 ; 18.334 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 15.497 ; 15.497 ; 15.497 ; 15.497 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 18.651 ; 18.651 ; 18.651 ; 18.651 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 18.693 ; 18.693 ; 18.693 ; 18.693 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 18.812 ; 18.812 ; 18.812 ; 18.812 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 18.521 ; 18.521 ; 18.521 ; 18.521 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 18.689 ; 18.689 ; 18.689 ; 18.689 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 16.104 ; 16.104 ; 16.104 ; 16.104 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 15.892 ; 15.892 ; 15.892 ; 15.892 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 15.909 ; 15.909 ; 15.909 ; 15.909 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.444 ; 19.444 ; 19.444 ; 19.444 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; debug[0]   ; data[0]                ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; debug[0]   ; data[1]                ; 12.587 ; 12.587 ; 12.587 ; 12.587 ;
; debug[0]   ; data[2]                ; 12.363 ; 12.363 ; 12.363 ; 12.363 ;
; debug[0]   ; data[3]                ; 11.959 ; 11.959 ; 11.959 ; 11.959 ;
; debug[0]   ; data[4]                ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; debug[0]   ; data[5]                ; 14.298 ; 14.298 ; 14.298 ; 14.298 ;
; debug[0]   ; data[6]                ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; debug[0]   ; data[7]                ; 13.730 ; 13.730 ; 13.730 ; 13.730 ;
; debug[0]   ; data[8]                ; 13.764 ; 13.764 ; 13.764 ; 13.764 ;
; debug[0]   ; data[9]                ; 13.362 ; 13.362 ; 13.362 ; 13.362 ;
; debug[0]   ; data[10]               ; 13.976 ; 13.976 ; 13.976 ; 13.976 ;
; debug[0]   ; data[11]               ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; debug[0]   ; data[12]               ; 13.357 ; 13.357 ; 13.357 ; 13.357 ;
; debug[0]   ; data[13]               ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; debug[0]   ; data[14]               ; 13.537 ; 13.537 ; 13.537 ; 13.537 ;
; debug[0]   ; data[15]               ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; debug[0]   ; data[16]               ; 15.623 ; 15.623 ; 15.623 ; 15.623 ;
; debug[0]   ; data[17]               ; 13.839 ; 13.839 ; 13.839 ; 13.839 ;
; debug[0]   ; data[18]               ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; debug[0]   ; data[19]               ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; debug[0]   ; data[20]               ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; debug[0]   ; data[21]               ; 15.792 ; 15.792 ; 15.792 ; 15.792 ;
; debug[0]   ; data[22]               ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; debug[0]   ; data[23]               ; 16.223 ; 16.223 ; 16.223 ; 16.223 ;
; debug[0]   ; data[24]               ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; debug[0]   ; data[25]               ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; debug[0]   ; data[26]               ; 13.492 ; 13.492 ; 13.492 ; 13.492 ;
; debug[0]   ; data[27]               ; 14.467 ; 14.467 ; 14.467 ; 14.467 ;
; debug[0]   ; data[28]               ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; debug[0]   ; data[29]               ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; debug[0]   ; data[30]               ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; debug[0]   ; data[31]               ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 18.107 ; 18.107 ; 18.107 ; 18.107 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 18.740 ; 18.740 ; 18.740 ; 18.740 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 15.282 ; 15.282 ; 15.282 ; 15.282 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 15.633 ; 15.633 ; 15.633 ; 15.633 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 16.978 ; 16.978 ; 16.978 ; 16.978 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 18.135 ; 18.135 ; 18.135 ; 18.135 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 14.943 ; 14.943 ; 14.943 ; 14.943 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 16.463 ; 16.463 ; 16.463 ; 16.463 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 15.542 ; 15.542 ; 15.542 ; 15.542 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 16.999 ; 16.999 ; 16.999 ; 16.999 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 14.443 ; 14.443 ; 14.443 ; 14.443 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 16.721 ; 16.721 ; 16.721 ; 16.721 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 18.120 ; 18.120 ; 18.120 ; 18.120 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 16.950 ; 16.950 ; 16.950 ; 16.950 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 19.046 ; 19.046 ; 19.046 ; 19.046 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 17.118 ; 17.118 ; 17.118 ; 17.118 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 16.872 ; 16.872 ; 16.872 ; 16.872 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 16.960 ; 16.960 ; 16.960 ; 16.960 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 16.460 ; 16.460 ; 16.460 ; 16.460 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 15.865 ; 15.865 ; 15.865 ; 15.865 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 16.458 ; 16.458 ; 16.458 ; 16.458 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 16.024 ; 16.024 ; 16.024 ; 16.024 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 17.742 ; 17.742 ; 17.742 ; 17.742 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 18.279 ; 18.279 ; 18.279 ; 18.279 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 15.595 ; 15.595 ; 15.595 ; 15.595 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 18.400 ; 18.400 ; 18.400 ; 18.400 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 15.563 ; 15.563 ; 15.563 ; 15.563 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 18.130 ; 18.130 ; 18.130 ; 18.130 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 18.717 ; 18.717 ; 18.717 ; 18.717 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 19.190 ; 19.190 ; 19.190 ; 19.190 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 18.868 ; 18.868 ; 18.868 ; 18.868 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 18.762 ; 18.762 ; 18.762 ; 18.762 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 18.590 ; 18.590 ; 18.590 ; 18.590 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 18.603 ; 18.603 ; 18.603 ; 18.603 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 18.758 ; 18.758 ; 18.758 ; 18.758 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 17.368 ; 17.368 ; 17.368 ; 17.368 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 17.173 ; 17.173 ; 17.173 ; 17.173 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 17.546 ; 17.546 ; 17.546 ; 17.546 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 20.708 ; 20.708 ; 20.708 ; 20.708 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.275 ; 18.275 ; 18.275 ; 18.275 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 17.753 ; 17.753 ; 17.753 ; 17.753 ;
; debug[1]   ; data[0]                ; 11.817 ; 11.817 ; 11.817 ; 11.817 ;
; debug[1]   ; data[1]                ; 12.249 ; 12.249 ; 12.249 ; 12.249 ;
; debug[1]   ; data[2]                ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; debug[1]   ; data[3]                ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; debug[1]   ; data[4]                ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; debug[1]   ; data[5]                ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; debug[1]   ; data[6]                ; 12.487 ; 12.487 ; 12.487 ; 12.487 ;
; debug[1]   ; data[7]                ; 15.145 ; 15.145 ; 15.145 ; 15.145 ;
; debug[1]   ; data[8]                ; 14.931 ; 14.931 ; 14.931 ; 14.931 ;
; debug[1]   ; data[9]                ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; debug[1]   ; data[10]               ; 15.415 ; 15.415 ; 15.415 ; 15.415 ;
; debug[1]   ; data[11]               ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; debug[1]   ; data[12]               ; 13.365 ; 13.365 ; 13.365 ; 13.365 ;
; debug[1]   ; data[13]               ; 14.679 ; 14.679 ; 14.679 ; 14.679 ;
; debug[1]   ; data[14]               ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; debug[1]   ; data[15]               ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; debug[1]   ; data[16]               ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; debug[1]   ; data[17]               ; 14.334 ; 14.334 ; 14.334 ; 14.334 ;
; debug[1]   ; data[18]               ; 14.625 ; 14.625 ; 14.625 ; 14.625 ;
; debug[1]   ; data[19]               ; 14.452 ; 14.452 ; 14.452 ; 14.452 ;
; debug[1]   ; data[20]               ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; debug[1]   ; data[21]               ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; debug[1]   ; data[22]               ; 17.286 ; 17.286 ; 17.286 ; 17.286 ;
; debug[1]   ; data[23]               ; 16.285 ; 16.285 ; 16.285 ; 16.285 ;
; debug[1]   ; data[24]               ; 13.701 ; 13.701 ; 13.701 ; 13.701 ;
; debug[1]   ; data[25]               ; 13.050 ; 13.050 ; 13.050 ; 13.050 ;
; debug[1]   ; data[26]               ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; debug[1]   ; data[27]               ; 14.533 ; 14.533 ; 14.533 ; 14.533 ;
; debug[1]   ; data[28]               ; 11.821 ; 11.821 ; 11.821 ; 11.821 ;
; debug[1]   ; data[29]               ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; debug[1]   ; data[30]               ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; debug[1]   ; data[31]               ; 13.487 ; 13.487 ; 13.487 ; 13.487 ;
+------------+------------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Progagation Delay                                           ;
+------------+------------------------+-------+-------+-------+-------+
; Input Port ; Output Port            ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------------+-------+-------+-------+-------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 8.782 ; 8.782 ; 8.782 ; 8.782 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 8.658 ; 8.658 ; 8.658 ; 8.658 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 7.306 ; 7.306 ; 7.306 ; 7.306 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 8.123 ; 8.123 ; 8.123 ; 8.123 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.580 ; 7.580 ; 7.580 ; 7.580 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 8.531 ; 8.531 ; 8.531 ; 8.531 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 8.561 ; 8.561 ; 8.561 ; 8.561 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 8.387 ; 8.387 ; 8.387 ; 8.387 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 8.182 ; 8.182 ; 8.182 ; 8.182 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 7.834 ; 7.834 ; 7.834 ; 7.834 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 7.901 ; 7.901 ; 7.901 ; 7.901 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 7.595 ; 7.595 ; 7.595 ; 7.595 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.857 ; 8.857 ; 8.857 ; 8.857 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 7.545 ; 7.545 ; 7.545 ; 7.545 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.791 ; 8.791 ; 8.791 ; 8.791 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 9.044 ; 9.044 ; 9.044 ; 9.044 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.818 ; 7.818 ; 7.818 ; 7.818 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 8.011 ; 8.011 ; 8.011 ; 8.011 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 8.257 ; 8.257 ; 8.257 ; 8.257 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 9.649 ; 9.649 ; 9.649 ; 9.649 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; debug[0]   ; data[0]                ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; debug[0]   ; data[1]                ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; debug[0]   ; data[2]                ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; debug[0]   ; data[3]                ; 6.537 ; 6.537 ; 6.537 ; 6.537 ;
; debug[0]   ; data[4]                ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; debug[0]   ; data[5]                ; 7.655 ; 7.655 ; 7.655 ; 7.655 ;
; debug[0]   ; data[6]                ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; debug[0]   ; data[7]                ; 7.428 ; 7.428 ; 7.428 ; 7.428 ;
; debug[0]   ; data[8]                ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; debug[0]   ; data[9]                ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; debug[0]   ; data[10]               ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; debug[0]   ; data[11]               ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; debug[0]   ; data[12]               ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; debug[0]   ; data[13]               ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; debug[0]   ; data[14]               ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; debug[0]   ; data[15]               ; 8.268 ; 8.268 ; 8.268 ; 8.268 ;
; debug[0]   ; data[16]               ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; debug[0]   ; data[17]               ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; debug[0]   ; data[18]               ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; debug[0]   ; data[19]               ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; debug[0]   ; data[20]               ; 7.828 ; 7.828 ; 7.828 ; 7.828 ;
; debug[0]   ; data[21]               ; 8.338 ; 8.338 ; 8.338 ; 8.338 ;
; debug[0]   ; data[22]               ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; debug[0]   ; data[23]               ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; debug[0]   ; data[24]               ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; debug[0]   ; data[25]               ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; debug[0]   ; data[26]               ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; debug[0]   ; data[27]               ; 7.649 ; 7.649 ; 7.649 ; 7.649 ;
; debug[0]   ; data[28]               ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; debug[0]   ; data[29]               ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; debug[0]   ; data[30]               ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; debug[0]   ; data[31]               ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 7.376 ; 7.376 ; 7.376 ; 7.376 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 8.547 ; 8.547 ; 8.547 ; 8.547 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.661 ; 7.661 ; 7.661 ; 7.661 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 8.451 ; 8.451 ; 8.451 ; 8.451 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.995 ; 7.995 ; 7.995 ; 7.995 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.607 ; 8.607 ; 8.607 ; 8.607 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 8.154 ; 8.154 ; 8.154 ; 8.154 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 8.417 ; 8.417 ; 8.417 ; 8.417 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 7.754 ; 7.754 ; 7.754 ; 7.754 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 7.984 ; 7.984 ; 7.984 ; 7.984 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 9.200 ; 9.200 ; 9.200 ; 9.200 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 7.895 ; 7.895 ; 7.895 ; 7.895 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 6.896 ; 6.896 ; 6.896 ; 6.896 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 7.443 ; 7.443 ; 7.443 ; 7.443 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.744 ; 7.744 ; 7.744 ; 7.744 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 7.599 ; 7.599 ; 7.599 ; 7.599 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.884 ; 8.884 ; 8.884 ; 8.884 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.810 ; 8.810 ; 8.810 ; 8.810 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 8.113 ; 8.113 ; 8.113 ; 8.113 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 7.987 ; 7.987 ; 7.987 ; 7.987 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 8.057 ; 8.057 ; 8.057 ; 8.057 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 7.525 ; 7.525 ; 7.525 ; 7.525 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 7.769 ; 7.769 ; 7.769 ; 7.769 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.160 ; 9.160 ; 9.160 ; 9.160 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 7.861 ; 7.861 ; 7.861 ; 7.861 ;
; debug[1]   ; data[0]                ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; debug[1]   ; data[1]                ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[2]                ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; debug[1]   ; data[3]                ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; debug[1]   ; data[4]                ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; debug[1]   ; data[5]                ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; debug[1]   ; data[6]                ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; debug[1]   ; data[7]                ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; debug[1]   ; data[8]                ; 7.979 ; 7.979 ; 7.979 ; 7.979 ;
; debug[1]   ; data[9]                ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; debug[1]   ; data[10]               ; 8.192 ; 8.192 ; 8.192 ; 8.192 ;
; debug[1]   ; data[11]               ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; debug[1]   ; data[12]               ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; debug[1]   ; data[13]               ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; debug[1]   ; data[14]               ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; debug[1]   ; data[15]               ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; debug[1]   ; data[16]               ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; debug[1]   ; data[17]               ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; debug[1]   ; data[18]               ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; debug[1]   ; data[19]               ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; debug[1]   ; data[20]               ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; debug[1]   ; data[21]               ; 7.706 ; 7.706 ; 7.706 ; 7.706 ;
; debug[1]   ; data[22]               ; 9.121 ; 9.121 ; 9.121 ; 9.121 ;
; debug[1]   ; data[23]               ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; debug[1]   ; data[24]               ; 7.383 ; 7.383 ; 7.383 ; 7.383 ;
; debug[1]   ; data[25]               ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; debug[1]   ; data[26]               ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; debug[1]   ; data[27]               ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; debug[1]   ; data[28]               ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[1]   ; data[29]               ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; debug[1]   ; data[30]               ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; debug[1]   ; data[31]               ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
+------------+------------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7333475  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 396      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7333475  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 396      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 4     ; 4     ;
; Unconstrained Input Port Paths  ; 226   ; 226   ;
; Unconstrained Output Ports      ; 89    ; 89    ;
; Unconstrained Output Port Paths ; 11425 ; 11425 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 06 18:08:20 2018
Info: Command: quartus_sta multiciclo -c multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.628     -1731.408 clk 
    Info (332119):    -3.282      -219.255 clk_rom 
Info (332146): Worst-case hold slack is 0.537
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.537         0.000 clk 
    Info (332119):     2.122         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.662
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.662      -738.210 clk 
    Info (332119):    -1.460       -77.161 clk_rom 
Info (332146): Worst-case hold slack is 0.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.249         0.000 clk 
    Info (332119):     0.751         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4597 megabytes
    Info: Processing ended: Thu Dec 06 18:08:21 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


