module Ula(sel, enta, entb, resultado, negativo, zero);

input[31:0] enta;
input[31:0] entb;
input[2:0] sel;

output zero;
output negativo;
output reg[31:0] resultado;

always @(enta or entb or sel) begin
	case (sel[2:0])
		3'b000: resultado = enta + entb;
		3'b001: resultado = enta - entb;
		3'b010: resultado = enta & entb;
		3'b011: resultado = enta | entb;
		3'b100: begin if(enta < entb) resultado = 32'd1; else resultado = 32'd0; end
	endcase
end

assign zero = (resultado==32'd0) ? 1'b1: 1'b0;
assing negativo = resultado[31];

endmodule
		
