
LAB3_SLAVE.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  00000246  000002ba  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000246  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  000002bc  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002ec  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000098  00000000  00000000  0000032c  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000af5  00000000  00000000  000003c4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000829  00000000  00000000  00000eb9  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   0000056d  00000000  00000000  000016e2  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000130  00000000  00000000  00001c50  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000547  00000000  00000000  00001d80  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000030b  00000000  00000000  000022c7  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000068  00000000  00000000  000025d2  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
   8:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
   c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  10:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  14:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  18:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  1c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  20:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  24:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  28:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  2c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  30:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  34:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  38:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  3c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  40:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  44:	0c 94 f2 00 	jmp	0x1e4	; 0x1e4 <__vector_17>
  48:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  4c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  50:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  54:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  58:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  5c:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  60:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  64:	0c 94 50 00 	jmp	0xa0	; 0xa0 <__bad_interrupt>
  68:	6a 00       	.word	0x006a	; ????
  6a:	74 00       	.word	0x0074	; ????
  6c:	7e 00       	.word	0x007e	; ????
  6e:	88 00       	.word	0x0088	; ????
  70:	92 00       	.word	0x0092	; ????
  72:	9c 00       	.word	0x009c	; ????
  74:	a6 00       	.word	0x00a6	; ????

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	e6 e4       	ldi	r30, 0x46	; 70
  8a:	f2 e0       	ldi	r31, 0x02	; 2
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a2 30       	cpi	r26, 0x02	; 2
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>
  98:	0e 94 ef 00 	call	0x1de	; 0x1de <main>
  9c:	0c 94 21 01 	jmp	0x242	; 0x242 <_exit>

000000a0 <__bad_interrupt>:
  a0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a4 <SPI_init>:
 *  Author: aleja
 */ 

#include "Ale-lib-SPI.h"

void SPI_init (SPI_type TYPE, SPI_data_order DATA_ORDER, SPI_clock_pol CLOCK_POL, SPI_clock_phase CLOCK_PHASE){
  a4:	e8 2f       	mov	r30, r24
	PB3 -> MOSI
	PB4 -> MISO
	PB5 -> SCK
	*/
	
	if (	TYPE & (1 << MSTR)	)
  a6:	84 ff       	sbrs	r24, 4
  a8:	5b c0       	rjmp	.+182    	; 0x160 <SPI_init+0xbc>
	{
		DDRB |= (1 << PORTB3)|(1 << PORTB5)|(1 << PORTB2); // MOSI, SCK, SS_Negado
  aa:	84 b1       	in	r24, 0x04	; 4
  ac:	8c 62       	ori	r24, 0x2C	; 44
  ae:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~(1 << PORTB4); // MISO
  b0:	84 b1       	in	r24, 0x04	; 4
  b2:	8f 7e       	andi	r24, 0xEF	; 239
  b4:	84 b9       	out	0x04, r24	; 4
		SPCR |= (1 << MSTR); // MAster
  b6:	8c b5       	in	r24, 0x2c	; 44
  b8:	80 61       	ori	r24, 0x10	; 16
  ba:	8c bd       	out	0x2c, r24	; 44
		
		
		uint8_t temp = TYPE & 0b00000111; 
  bc:	e7 70       	andi	r30, 0x07	; 7
		
		switch (temp)
  be:	8e 2f       	mov	r24, r30
  c0:	90 e0       	ldi	r25, 0x00	; 0
  c2:	87 30       	cpi	r24, 0x07	; 7
  c4:	91 05       	cpc	r25, r1
  c6:	08 f0       	brcs	.+2      	; 0xca <SPI_init+0x26>
  c8:	51 c0       	rjmp	.+162    	; 0x16c <SPI_init+0xc8>
  ca:	fc 01       	movw	r30, r24
  cc:	ec 5c       	subi	r30, 0xCC	; 204
  ce:	ff 4f       	sbci	r31, 0xFF	; 255
  d0:	0c 94 1b 01 	jmp	0x236	; 0x236 <__tablejump2__>
		{
			
		case 0: //DIV2
			SPCR &= ~(1 << SPR0);
  d4:	8c b5       	in	r24, 0x2c	; 44
  d6:	8e 7f       	andi	r24, 0xFE	; 254
  d8:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1 << SPR1);
  da:	8c b5       	in	r24, 0x2c	; 44
  dc:	8d 7f       	andi	r24, 0xFD	; 253
  de:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1 << SPI2X);
  e0:	8d b5       	in	r24, 0x2d	; 45
  e2:	81 60       	ori	r24, 0x01	; 1
  e4:	8d bd       	out	0x2d, r24	; 45
		break;
  e6:	42 c0       	rjmp	.+132    	; 0x16c <SPI_init+0xc8>
		
		case 1: //DIV4
			SPCR &= ~(1 << SPR0);
  e8:	8c b5       	in	r24, 0x2c	; 44
  ea:	8e 7f       	andi	r24, 0xFE	; 254
  ec:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1 << SPR1);
  ee:	8c b5       	in	r24, 0x2c	; 44
  f0:	8d 7f       	andi	r24, 0xFD	; 253
  f2:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1 << SPI2X);
  f4:	8d b5       	in	r24, 0x2d	; 45
  f6:	8e 7f       	andi	r24, 0xFE	; 254
  f8:	8d bd       	out	0x2d, r24	; 45
		break;
  fa:	38 c0       	rjmp	.+112    	; 0x16c <SPI_init+0xc8>
		
		case 2: //DIV8
			SPCR |= (1 << SPR0);
  fc:	8c b5       	in	r24, 0x2c	; 44
  fe:	81 60       	ori	r24, 0x01	; 1
 100:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1 << SPR1);
 102:	8c b5       	in	r24, 0x2c	; 44
 104:	8d 7f       	andi	r24, 0xFD	; 253
 106:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1 << SPI2X);
 108:	8d b5       	in	r24, 0x2d	; 45
 10a:	81 60       	ori	r24, 0x01	; 1
 10c:	8d bd       	out	0x2d, r24	; 45
		break;
 10e:	2e c0       	rjmp	.+92     	; 0x16c <SPI_init+0xc8>
		
		case 3: //DIV16
			SPCR |= (1 << SPR0);
 110:	8c b5       	in	r24, 0x2c	; 44
 112:	81 60       	ori	r24, 0x01	; 1
 114:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1 << SPR1);
 116:	8c b5       	in	r24, 0x2c	; 44
 118:	8d 7f       	andi	r24, 0xFD	; 253
 11a:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1 << SPI2X);
 11c:	8d b5       	in	r24, 0x2d	; 45
 11e:	8e 7f       	andi	r24, 0xFE	; 254
 120:	8d bd       	out	0x2d, r24	; 45
		break;
 122:	24 c0       	rjmp	.+72     	; 0x16c <SPI_init+0xc8>
		
		case 4: //DIV32
			SPCR &=~(1 << SPR0);
 124:	8c b5       	in	r24, 0x2c	; 44
 126:	8e 7f       	andi	r24, 0xFE	; 254
 128:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1 << SPR1);
 12a:	8c b5       	in	r24, 0x2c	; 44
 12c:	82 60       	ori	r24, 0x02	; 2
 12e:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1 << SPI2X);
 130:	8d b5       	in	r24, 0x2d	; 45
 132:	81 60       	ori	r24, 0x01	; 1
 134:	8d bd       	out	0x2d, r24	; 45
		break;
 136:	1a c0       	rjmp	.+52     	; 0x16c <SPI_init+0xc8>
		
		case 5: //DIV64
			SPCR &= ~(1 << SPR0);
 138:	8c b5       	in	r24, 0x2c	; 44
 13a:	8e 7f       	andi	r24, 0xFE	; 254
 13c:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1 << SPR1);
 13e:	8c b5       	in	r24, 0x2c	; 44
 140:	82 60       	ori	r24, 0x02	; 2
 142:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1 << SPI2X);
 144:	8d b5       	in	r24, 0x2d	; 45
 146:	8e 7f       	andi	r24, 0xFE	; 254
 148:	8d bd       	out	0x2d, r24	; 45
		break;	
 14a:	10 c0       	rjmp	.+32     	; 0x16c <SPI_init+0xc8>
		
		case 6: //DIV12
			SPCR |= (1 << SPR0);
 14c:	8c b5       	in	r24, 0x2c	; 44
 14e:	81 60       	ori	r24, 0x01	; 1
 150:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1 << SPR1);
 152:	8c b5       	in	r24, 0x2c	; 44
 154:	82 60       	ori	r24, 0x02	; 2
 156:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1 << SPI2X);
 158:	8d b5       	in	r24, 0x2d	; 45
 15a:	8e 7f       	andi	r24, 0xFE	; 254
 15c:	8d bd       	out	0x2d, r24	; 45
		break;
 15e:	06 c0       	rjmp	.+12     	; 0x16c <SPI_init+0xc8>
		
	} else {
		
		//SLAVE MODE
		
		DDRB |= (1 << PORTB4); // MISO
 160:	84 b1       	in	r24, 0x04	; 4
 162:	80 61       	ori	r24, 0x10	; 16
 164:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~(	(1 << PORTB3)|(1 << PORTB5)|(1 << PORTB2)	); // MOSI, SCK, SS
 166:	84 b1       	in	r24, 0x04	; 4
 168:	83 7d       	andi	r24, 0xD3	; 211
 16a:	84 b9       	out	0x04, r24	; 4
		
	}
	
	
	SPCR |= (1 << SPE)|DATA_ORDER|CLOCK_POL|CLOCK_PHASE;
 16c:	8c b5       	in	r24, 0x2c	; 44
 16e:	46 2b       	or	r20, r22
 170:	24 2b       	or	r18, r20
 172:	28 2b       	or	r18, r24
 174:	20 64       	ori	r18, 0x40	; 64
 176:	2c bd       	out	0x2c, r18	; 44
 178:	08 95       	ret

0000017a <SPI_Write>:



void SPI_Write (uint8_t data){
	
	SPDR = data;
 17a:	8e bd       	out	0x2e, r24	; 46
 17c:	08 95       	ret

0000017e <UART_init>:

#include "Ale-lib-UART.h"

void UART_init(uint8_t IE){
	
	UBRR0H = 0x00;
 17e:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
	UBRR0L = 0x67; // UBRR0 = 103 = 0x0067 para 9600 bauds
 182:	97 e6       	ldi	r25, 0x67	; 103
 184:	90 93 c4 00 	sts	0x00C4, r25	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
	
	//Limpiar registros de configuraciones previas
	
	UCSR0B = 0x00;
 188:	a1 ec       	ldi	r26, 0xC1	; 193
 18a:	b0 e0       	ldi	r27, 0x00	; 0
 18c:	1c 92       	st	X, r1
	UCSR0C = 0x00; 
 18e:	e2 ec       	ldi	r30, 0xC2	; 194
 190:	f0 e0       	ldi	r31, 0x00	; 0
 192:	10 82       	st	Z, r1
	
	//Configurar modo asíncrono, 8 bits, 1 stop bit, sin pararidad
	
	UCSR0C &= ~( (1 << UMSEL01) | (1 << UMSEL00) ); // Configuracion de modo ASINCRONO
 194:	90 81       	ld	r25, Z
 196:	9f 73       	andi	r25, 0x3F	; 63
 198:	90 83       	st	Z, r25
	
	UCSR0C &= ~(	(1 << UPM01)|(1 << UPM00)	); // Sin paridad
 19a:	90 81       	ld	r25, Z
 19c:	9f 7c       	andi	r25, 0xCF	; 207
 19e:	90 83       	st	Z, r25
	
	UCSR0C &= ~(1 << USBS0); // 1 bit de stop
 1a0:	90 81       	ld	r25, Z
 1a2:	97 7f       	andi	r25, 0xF7	; 247
 1a4:	90 83       	st	Z, r25
	
	
	UCSR0C |= (1 << UCSZ01)|(1 << UCSZ00); // 8 bits de datos
 1a6:	90 81       	ld	r25, Z
 1a8:	96 60       	ori	r25, 0x06	; 6
 1aa:	90 83       	st	Z, r25
	UCSR0B |= (1 << TXEN0)|(1 << RXEN0); // Habilitar transmisor y receptor
 1ac:	9c 91       	ld	r25, X
 1ae:	98 61       	ori	r25, 0x18	; 24
 1b0:	9c 93       	st	X, r25
	
	if ( IE == 1)
 1b2:	81 30       	cpi	r24, 0x01	; 1
 1b4:	29 f4       	brne	.+10     	; 0x1c0 <UART_init+0x42>
	{
		UCSR0B |= (1 << RXCIE0); // Si IE es 1 -> activar las interrupciones por UART
 1b6:	e1 ec       	ldi	r30, 0xC1	; 193
 1b8:	f0 e0       	ldi	r31, 0x00	; 0
 1ba:	80 81       	ld	r24, Z
 1bc:	80 68       	ori	r24, 0x80	; 128
 1be:	80 83       	st	Z, r24
 1c0:	08 95       	ret

000001c2 <setup>:
// NON-Interrupt subroutines


void setup(){
	
	cli();
 1c2:	f8 94       	cli
	UART_init();
 1c4:	0e 94 bf 00 	call	0x17e	; 0x17e <UART_init>
	SPI_init(SLAVE_SS, DATA_ORDER_MSB, CLK_LOW, CLK_FIRST_EDGE);
 1c8:	20 e0       	ldi	r18, 0x00	; 0
 1ca:	40 e0       	ldi	r20, 0x00	; 0
 1cc:	60 e0       	ldi	r22, 0x00	; 0
 1ce:	80 e0       	ldi	r24, 0x00	; 0
 1d0:	0e 94 52 00 	call	0xa4	; 0xa4 <SPI_init>
	
	SPCR |= (1 << SPIE); // habilitar interrupcion SPI
 1d4:	8c b5       	in	r24, 0x2c	; 44
 1d6:	80 68       	ori	r24, 0x80	; 128
 1d8:	8c bd       	out	0x2c, r24	; 44
	
	sei();
 1da:	78 94       	sei
 1dc:	08 95       	ret

000001de <main>:
// Main Function

int main(void)
{
	
	setup();
 1de:	0e 94 e1 00 	call	0x1c2	; 0x1c2 <setup>
 1e2:	ff cf       	rjmp	.-2      	; 0x1e2 <main+0x4>

000001e4 <__vector_17>:

/****************************************/
// Interrupt routines


ISR (SPI_STC_vect){
 1e4:	1f 92       	push	r1
 1e6:	0f 92       	push	r0
 1e8:	0f b6       	in	r0, 0x3f	; 63
 1ea:	0f 92       	push	r0
 1ec:	11 24       	eor	r1, r1
 1ee:	2f 93       	push	r18
 1f0:	3f 93       	push	r19
 1f2:	4f 93       	push	r20
 1f4:	5f 93       	push	r21
 1f6:	6f 93       	push	r22
 1f8:	7f 93       	push	r23
 1fa:	8f 93       	push	r24
 1fc:	9f 93       	push	r25
 1fe:	af 93       	push	r26
 200:	bf 93       	push	r27
 202:	ef 93       	push	r30
 204:	ff 93       	push	r31
	
	uint8_t SPI_valor = SPDR;
 206:	8e b5       	in	r24, 0x2e	; 46
	
	if (SPI_valor == 'c')
 208:	83 36       	cpi	r24, 0x63	; 99
 20a:	21 f4       	brne	.+8      	; 0x214 <__vector_17+0x30>
	{
		SPI_Write(data_S);
 20c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 210:	0e 94 bd 00 	call	0x17a	; 0x17a <SPI_Write>
	}
	
 214:	ff 91       	pop	r31
 216:	ef 91       	pop	r30
 218:	bf 91       	pop	r27
 21a:	af 91       	pop	r26
 21c:	9f 91       	pop	r25
 21e:	8f 91       	pop	r24
 220:	7f 91       	pop	r23
 222:	6f 91       	pop	r22
 224:	5f 91       	pop	r21
 226:	4f 91       	pop	r20
 228:	3f 91       	pop	r19
 22a:	2f 91       	pop	r18
 22c:	0f 90       	pop	r0
 22e:	0f be       	out	0x3f, r0	; 63
 230:	0f 90       	pop	r0
 232:	1f 90       	pop	r1
 234:	18 95       	reti

00000236 <__tablejump2__>:
 236:	ee 0f       	add	r30, r30
 238:	ff 1f       	adc	r31, r31
 23a:	05 90       	lpm	r0, Z+
 23c:	f4 91       	lpm	r31, Z
 23e:	e0 2d       	mov	r30, r0
 240:	09 94       	ijmp

00000242 <_exit>:
 242:	f8 94       	cli

00000244 <__stop_program>:
 244:	ff cf       	rjmp	.-2      	; 0x244 <__stop_program>
