---
title: "PPR study"
date: 2019-03-23 00:18:00
categories: DRAM
---

# PPR (Post Package Repair)
---
## Post Package Repair란?

- Post package repair는 package로 생산된 후 외부에서 dram 내부의 cell 불량이 발생시 해당 row를 repair하는 것이다.
- 제약 조건
    - hPPR의 경우 1 Bank Group당 1개만 존재한다는 것.
    - Electrical fuse는 un fuse state로 다시 switch back할 수 없다는 것이다.
    - 따라서 ctrl는 의도하지 않은 hPPR 발생하지 않도록 주의해야 한다.

---
## PPR의 종류

- hPPR : Hard Post Package Repair
    - repair 후 계속 교체된 row로 변경
- sPPR : Soft Post Package Repair
    - 임시적으로 Redundancy cell을 이용하여 변경

---
## hPPR (hard post package repair)

### hPPR 수행 방식
- hPPR의 수행 방식에는 2가지 방식이 존재.
- WRA(write with auto precharge)를 이용하는 방식
    - WRA command를 이용하여 수행시, operation이 수행 되는 2개의 bank를 제외하고는 나머지 bank는 refresh가 수행된다. 따라서 data의 retention이 보장된다.
- WR(write) command를 이용하는 방식
    - WR command를 이용하는 경우에는 , refresh operation이 같이 수행되지 않으므로 target dram의 data retention이 보장되지 않는다.

### Guard Key 입력 방식
- Guard Key는 Why? 존재하는 것인가?
    - Answer : 당연히 쉽게 ppr에 진입하면 안되니깐 진입하려면 반드시 sequence를 지켜서 진입해야 한다.
- 방식
    1. MR4[13] = 1 set(hPPR case) or MR4[5] = 1 set (sPPR case)
    2. MR0 command 를 총 4번 날려주게 된다.

| Guard Key | BG[1:0] | BA[1:0] | A17:A12 | A11 | A10 | A9 | A8 | A7 | A6:A0 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 1st MR0 | 00 | 00 |  X  | 1 | 1 | 0 | 0 | 1 | 1111111  |
| 2st MR0 | 00 | 00 |  X  | 0 | 1 | 1 | 1 | 1 | 1111111  |
| 3st MR0 | 00 | 00 |  X  | 1 | 0 | 1 | 1 | 1 | 1111111  |
| 4st MR0 | 00 | 00 |  X  | 0 | 0 | 1 | 1 | 1 | 1111111  |

- 주의
    - X : don't cate
    - A6 : A0 는 1111111 or don't care 이다. 이건 Vendor spec을 봐야함
    - sPPR이나 hPPR 이후에는 MR0는 pre PPR mode로 돌려놔야 되
- 제약 사항
    - hPPR/sPPR Guard key 입력 중, 다른 MR command나 non MR cmd(ACT, WR, RD< PRE,REF,ZQ, NOP, RFU등은 Not allowed이다.)
    - Guard key가 원하는 sequence가 제대로 안들어 가거나, offending command가 들어오면 hPPR/sPPR은 제대로 수행되지 않을 것이다.
    - 그러면 DRAM은 어떤 상태에 빠져있을 것인가? lock up되는 상황에 빠지지는 않을 것이다.
    - interrupt 된 이후의 ACT/ WR cmd는 normal dram command로 사용된다.

### hPPR with WRA
1. hPPR sequence에 들어가기전에, prerequisite 조건
    -  **All bank precharge, DBI mode disable, CRC mode disable**
2. hPPR Enable : MR4 A13 = 1 set, wait tMOD(MRS command to Non MRS cmd delay)
3. Guard Key Issuing : MR0 cmd 4개를 순서에 맞춰서 보낸다. 각 MRS command사이에 tMOD wait
    - 궁금한 점. MRS command인데 tMRD가 아니라 tMOD이지?
4. Issue ACT CMD with Fail Row Address
5. After tRCD, Issue WRA with Valid address(DRAM consider this values as don't care)
6. After WL(Write Latency = CWL(CAS Write Latency) + AL(Additive Latency) + PL(Parity Latency)),<br> Repair를 원하는 DRAM의 DQ는 ALL 0로 놓고, Repair를 원하지 않는 DRAM의 경우 Refresh cmd만 주기적으로 주고 DQ high로 놓으면 refresh cmd는 받으면서 repair는 수행하지 않는다. <br>둘 중에서 아무것도 해당하지 않으면, 안된다.
7. tPGM 후(repair 하는 것 기다리는 시간), Issue PRE cmd
8. tPGM_Exit후(DRAM이 repaired row address를 인식하기 위해서)
9. Issue MRS as MR4 A13 = 0
10. tPGMPST 이 후, DRAM은 valid command받을 수 있다.
MRS CMD(MR4, A13 = 1) - tMOD - 1stMR0 - tMOD - 2nd MR0 - tMOD - 3rd MR0 - tMOD - 4th MR0 - tMOD - ACT cmd with fail address - tRCD - WRA with valid date - WL - DQ low(4tCK) or DQ high(2tCk) -tPGM - PRE - tPGM_Exit - MRS cmd(MR4 A13 = 0) - tPGMPST - valid command Get
