# Computer Logic Simulator

## Unlocked Logic Gates:

### `AND`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     0      |
|      0      |      1      |     0      |
|      1      |      0      |     0      |
|      1      |      1      |     1      |

### `NOT`
| **Input** | **Output** |
|:---------:|:----------:|
|     1     |     0      |
|     0     |     1      |

## Locked Logic Gates:

### `OR`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     0      |
|      0      |      1      |     1      |
|      1      |      0      |     1      |
|      1      |      1      |     1      |

### `XOR`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     0      |
|      0      |      1      |     1      |
|      1      |      0      |     1      |
|      1      |      1      |     0      |

### `NAND`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     1      |
|      0      |      1      |     1      |
|      1      |      0      |     1      |
|      1      |      1      |     0      |

### `NOR`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     1      |
|      0      |      1      |     0      |
|      1      |      0      |     0      |
|      1      |      1      |     0      |

### `XNOR`
| **Input 1** | **Input 2** | **Output** |
|:-----------:|:-----------:|:----------:|
|      0      |      0      |     1      |
|      0      |      1      |     0      |
|      1      |      0      |     0      |
|      1      |      1      |     1      |