# 官方资料与 AXI 协议检查 IP 的适用性

日期：2026-10-23。结论：建议下一版诊断位流加入原生 AXI Protocol Checker，先旁路监测 HP2 互联与 PS 的连接，配合既有原始波形记录器；保持 AI 四路、S01 源端隔离、频率和功能数据路径。本段保留最初方案分析；后续已完成原生IP及物理实现，r32实际被动采集和原BOOT回退完成，结果与窗口限制统一见[r32实板说明](D:/FPGACompetitionProject/tools/pose-v1/evidence/hdmi-protocol-checker-20261023-r32/RESULTS.md)。

## 官方资料带来的修正

来源是用户提供的[PSOC GP HP 问题调试经验总结](D:/FPGACompetitionProject/Docs/PSOC_GPHP问题调试经验总结-V1.0.pdf)，调试日期 2021-08-31，封面加正文共9页；正文页码为1至8。案例器件是 FMQL45T900，与当前 FMQL30TAI 不同。用户同时提供了本轮官方聊天截图。

- 正文1至5页的案例是 GP 寄存器从机过早返回写响应、ID处理不完整，不能直接认定当前 HP2 读启动异常具有相同根因，也不能照搬其中临时修补代码。实际接受数据仍须按 VALID/READY 握手与协议版本判断。
- 正文6页明确推荐 System ILA 和 AXI Protocol Checker。正文7至8页给出 HP 调试流程，包括重加载后的 HP re-enable/level shifter、协议检查、时序、PL互联 FIFO 和研发协助。
- 正文8页明确区分：所述 PSOC 的 HP FIFO 在 PL 侧，PS 没有对照平台那种内置 HP FIFO。当前官方聊天再次给出相同说明。因此撤下“PS 内部 HP FIFO 残留”这一具体主要假设，优先检查 PL 侧适配/缓冲/互联及两侧复位释放期间的协议行为。该说明不等于 PS 没有任何事务状态，也没有给出当前030ai/FSBL4.51的完整复位契约。
- 文中降至100MHz、替换SPD和加深FIFO是诊断分支，不是对当前工程的直接修复结论。本轮不据此更换器件库、升级补丁、改频率或改互联缓存。

## 与 r30 实测如何对应

[原始结果与波形说明](waveforms-r30-20261022/README.md)保留不改：同一HP采样周期342486，PS复位输出由0变1且RVALID变1；PL互联释放后发生6次PS返回握手；累计监测未见AR握手，S01源端27项输入置零，未加载SDK。

必须区分：

1. RVALID=1且RREADY=0时，返回方保持RVALID及数据/ID/响应/末拍稳定是合法背压行为。隔离版S01 RREADY固定0，不应仅凭持续RVALID或等待时间判硬错误。
2. 真正待检查的是：返回是否对应复位后已接收的AR及未完成事务，RID是否匹配，RLAST与ARLEN拍数是否一致，复位释放的接口状态是否符合协议。
3. PS_RVALID是观测边界名称，不能单凭该名称归责PS硬核。此前两个128点窗口及累计计数不覆盖配置前和停钟区间；不能作为完整历史的协议检查器。
4. RID=0x20与S01的互联ID编码相容，不能单独当作ID错误；6次返回握手也不等于6个合法完整事务。

## 建议接入方式

```text
AI HC2 -> S00 --+
               +-- axi_interconnect_4.M00 <-> PS HP2
隔离源 -> S01 --+                 |
                                 +-> AXI Protocol Checker
                                     +-> 首错状态/HP周期/原始波形
```

先接一个检查器到M00/PS边界，旁路读取同一组实际AXI管脚，时钟接同一HP时钟；不向功能通道驱动READY、VALID或reset。必要时再向S00/HC2、S01入口扩展同类监测，定位错误首先出现在哪个边界，不先在全部HP口铺开。

本机已安装 `D:/vivado18.3/Vivado/2018.3/data/ip/xilinx/axi_protocol_checker_v2_0`，其changelog明确为2018.3的2.0 Rev.4；本地xgui/HDL支持AXI3、AXI4、AXI4-Lite。当前PS边界按实际AXI3配置，地址32位、数据64位、ID6位、LEN4位；不得把两侧5位/6位ID混用。无需为了本方案升级工具；与原厂适配路线的生成、综合和布局布线兼容性仍需实际验证。

首轮建议：

- 监测完整读写连接；优先关注读请求/返回关联和复位错误，同时保留写响应检查。`PC_MASTER_SIDE=0`，不能只启用主机侧检查而漏掉PS返回方规则。
- 不用默认轻量配置替代所需规则：拟采用 `LIGHT_WEIGHT=0`，保留数据/控制稳定性及复位检查。未完成事务容量按实际互联配置设置，并保存检查器CAM溢出标志；溢出会使后续结果失去解释基础。
- `pc_status`为160位，保存完整向量、首次非零向量及对应HP周期，用`pc_asserted`触发环形波形。补齐ARLEN/ARSIZE/ARBURST等AR属性和实际五通道，保留前触发样点以覆盖检查器内部流水延迟；既有两个启动窗口继续用于观察首次返回与PL释放。
- 不将本轮隔离造成的无限背压当作协议硬错误；READY等待等推荐性超时检查初轮关闭或单独分类，不能用该类告警覆盖首个真正的请求/返回或复位错误。

## 复位接法是成败条件

PS边界需要以实际PS HP2复位输出作为接口复位参考，PL入口以实际PL互联复位作为参考，两者必须同时保存在原始波形中。是否符合当前器件的接口契约仍须以匹配资料核实。不能用晚释放的PL MIG就绪门统一屏蔽PS边界检查，否则会遮住r30中最早的返回现象。

本地HDL与PG101均表明，复位后状态规则需要单独启用 `HAS_SYSTEM_RESET`。`system_resetn`需要先于所检查的AXI复位释放而完成检查器初始化；不能直接拿晚就绪的GP CSR复位作为它的启动条件。若该先后关系无法成立，首个边沿必须仍由原始采样器覆盖，并明确协议检查器的有效观察起点。

`aresetn`/`system_resetn`会影响状态保存；首错证据应另行锁存，并与复位事件一起读回。初始化、同步、清除及报错流水延迟先在仿真中验证，至少覆盖正常返回、无请求返回、复位释放即返回、背压合法保持和复位时未完成事务。不能为了通过检查修改功能复位关系。

若检查器在已有事务中途初始化，它没有先前AR历史，也可能报告无匹配请求；因此需要证明观察起点与真实事务复位边界一致。单纯增加IP不消除配置前、停钟期间或错接复位造成的证据盲区。

重点规则包括 `AXI_ERRS_RID`（bit59，无匹配读请求也可能触发）、`AXI_ERRS_RVALID_RESET`（bit61）、`AXI_ERRS_RDATA_NUM`（bit58），以及RDATA/RID/RLAST/RRESP/RVALID背压稳定性。应逐项保存实际报错而不是预先断言必然触发。单个bit59也不能唯一判定错误ID或责任模块。

## 可行性与后续门槛

本方案提高定位能力，不直接修复异常。检查器为纯观测连接，但新增扇出和逻辑仍可能影响实现；r30实际setup/hold余量仅+0.030/+0.015ns，必须重新完成受影响综合/实现、完整setup/hold及必要DRC，沿用既定两个AI周期例外，不新增豁免或降频。IP存在不代表已经在当前JFM适配器件上通过。

后续优先取得首次协议错误、完整管脚与双方复位的对齐证据，再判断是请求源、PL适配/互联状态、复位不同步、PS接口行为，还是观察起点遗漏。只有真实负载及缓存占用证据支持容量瓶颈时，再讨论加深FIFO。未出现可见AR就给出返回的本轮样本，尚不足以支持“缓存太浅”的结论。

旧包保持关闭，原BOOT恢复状态不变；本文不新增启动、SDK负载或HDMI长期额度。

## IP文档核对来源

- [PG101：协议检查条目](https://docs.amd.com/r/en-US/pg101-axi-protocol-checker/AXI-Protocol-Checks-and-Descriptions)
- [PG101：AXI3监测端口](https://docs.amd.com/r/en-US/pg101-axi-protocol-checker/Monitor-Port-Descriptions-for-AXI3-Protocol)
- [PG101：系统复位与AXI复位](https://docs.amd.com/r/en-US/pg101-axi-protocol-checker/System-Reset-and-AXI-Reset)

在线PG101为后续2.0文档；协议选择、160位状态、bit59/61语义及独立system reset要求已同时核对本机2018.3 Rev.4的xgui、component.xml与HDL，不用在线版本替换当前IP。
