set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {STI_v3.vo STI_v3_v.sdo}}
}
