static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_3 * V_5 = NULL ;\r\nT_3 * V_6 = NULL ;\r\nT_5 type ;\r\nconst T_6 * V_7 ;\r\nconst T_6 * V_8 ;\r\nF_2 ( V_2 -> V_9 , V_10 , L_1 ) ;\r\nF_3 ( V_2 -> V_9 , V_11 ) ;\r\nif ( V_3 ) {\r\nV_5 = F_4 ( V_3 , V_12 , V_1 , 0 , 0 , V_13 ) ;\r\nV_6 = F_5 ( V_5 , V_14 ) ;\r\n}\r\nF_4 ( V_6 , V_15 , V_1 , 0 , 2 , V_16 ) ;\r\nF_4 ( V_6 , V_17 , V_1 , 2 , 2 , V_16 ) ;\r\ntype = F_6 ( V_1 , 2 ) ;\r\nF_4 ( V_6 , V_18 , V_1 , 4 , 2 , V_16 ) ;\r\nswitch( type ) {\r\ncase V_19 :\r\nF_4 ( V_6 , V_20 , V_1 , 6 , 6 , V_13 ) ;\r\nV_7 = F_7 ( V_1 , 6 ) ;\r\nF_8 ( V_2 -> V_9 , V_11 , L_2 , V_7 ) ;\r\nF_9 ( V_5 , L_3 , V_7 ) ;\r\nbreak;\r\ncase V_21 :\r\nF_4 ( V_6 , V_22 , V_1 , 6 , 4 , V_16 ) ;\r\nV_8 = F_10 ( V_1 , 6 ) ;\r\nF_8 ( V_2 -> V_9 , V_11 , L_4 , V_8 ) ;\r\nF_9 ( V_5 , L_5 , V_8 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nreturn F_11 ( V_1 ) ;\r\n}\r\nvoid\r\nF_12 ( void )\r\n{\r\nstatic T_7 V_23 [] = {\r\n{ & V_15 ,\r\n{ L_6 , L_7 , V_24 , V_25 , NULL , 0x0 ,\r\nL_8 , V_26 } } ,\r\n{ & V_17 ,\r\n{ L_9 , L_10 , V_24 , V_25 , F_13 ( V_27 ) , 0x0 ,\r\nL_11 , V_26 } } ,\r\n{ & V_18 ,\r\n{ L_12 , L_13 , V_24 , V_25 , NULL , 0x0 ,\r\nL_14 , V_26 } } ,\r\n{ & V_20 ,\r\n{ L_15 , L_16 , V_28 , V_29 , NULL , 0x0 ,\r\nNULL , V_26 } } ,\r\n{ & V_22 ,\r\n{ L_17 , L_18 , V_30 , V_29 , NULL , 0x0 ,\r\nL_19 , V_26 } } ,\r\n} ;\r\nstatic T_8 * V_31 [] = {\r\n& V_14 ,\r\n} ;\r\nV_12 = F_14 ( L_20 ,\r\nL_1 , L_21 ) ;\r\nF_15 ( V_12 , V_23 , F_16 ( V_23 ) ) ;\r\nF_17 ( V_31 , F_16 ( V_31 ) ) ;\r\n}\r\nvoid\r\nF_18 ( void )\r\n{\r\nT_9 V_32 ;\r\nV_32 = F_19 ( F_1 , V_12 ) ;\r\nF_20 ( L_22 , V_33 , V_32 ) ;\r\n}
