//Verilog HDL for "KISTA_SOI_STDLIB2", "AND_OR" "functional"


module AND_OR (A, B, C, Y, YN);
	input A, B, C;
	output Y, YN;

	assign Y = (A & B) + C;
	assign YN = ~((A & B) + C);

endmodule
