TimeQuest Timing Analyzer report for Question1
Sat May 21 14:35:57 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: '5'
 13. Slow Model Hold: '5'
 14. Slow Model Recovery: '5'
 15. Slow Model Removal: '5'
 16. Slow Model Minimum Pulse Width: '5'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: '5'
 27. Fast Model Hold: '5'
 28. Fast Model Recovery: '5'
 29. Fast Model Removal: '5'
 30. Fast Model Minimum Pulse Width: '5'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; Question1_5ns.out.sdc ; OK     ; Sat May 21 14:35:57 2022 ;
+-----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; 5          ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 183.86 MHz ; 183.86 MHz      ; 5          ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 4.561 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 6.019 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 2.745 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; 5     ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '5'                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.561 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.430      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.427      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.637 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.354      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.638 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.353      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.703 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.288      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.706 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.285      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.763 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.228      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 4.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]   ; 5            ; 5           ; 10.000       ; -0.045     ; 5.225      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[8]                ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[9]                ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[10]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[11]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[12]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[13]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[14]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.330 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[15]               ; 5            ; 5           ; 10.000       ; 0.029      ; 3.735      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[0]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[1]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[2]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[3]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[4]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[5]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[6]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.383 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[7]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.684      ;
; 6.426 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.629      ;
; 6.463 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.592      ;
; 6.571 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.484      ;
; 6.596 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.459      ;
; 6.609 ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.446      ;
; 6.614 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.441      ;
; 6.622 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.433      ;
; 6.665 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.390      ;
; 6.667 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.388      ;
; 6.688 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.367      ;
; 6.739 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.316      ;
; 6.741 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.314      ;
; 6.812 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.243      ;
; 6.815 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[0]   ; 5            ; 5           ; 10.000       ; 0.019      ; 3.240      ;
; 6.815 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[1]   ; 5            ; 5           ; 10.000       ; 0.019      ; 3.240      ;
; 6.815 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[2]   ; 5            ; 5           ; 10.000       ; 0.019      ; 3.240      ;
; 6.815 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[3]   ; 5            ; 5           ; 10.000       ; 0.019      ; 3.240      ;
; 6.855 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.200      ;
; 6.874 ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.181      ;
; 6.982 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[0] ; 5            ; 5           ; 10.000       ; 0.019      ; 3.073      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '5'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.787      ;
; 0.524 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.796      ;
; 0.535 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.804      ;
; 0.548 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.814      ;
; 0.552 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.818      ;
; 0.657 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.923      ;
; 0.665 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.931      ;
; 0.669 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; 5            ; 5           ; 0.000        ; 0.064      ; 0.967      ;
; 0.790 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.056      ;
; 0.792 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.058      ;
; 0.795 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[3]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Reg:b2v_inst2|F[2]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 1.074      ;
; 0.816 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.082      ;
; 0.823 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.089      ;
; 0.826 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.092      ;
; 0.830 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.111      ;
; 0.849 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 1.115      ;
; 0.856 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.122      ;
; 0.856 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.122      ;
; 0.859 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; 0.000      ; 1.125      ;
; 0.921 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.219      ;
; 0.928 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.226      ;
; 0.935 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.233      ;
; 0.937 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.235      ;
; 0.938 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.236      ;
; 0.942 ; MainControlUnit:b2v_inst|S_B[3]                  ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 1.211      ;
; 0.943 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.241      ;
; 0.944 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.210      ;
; 0.944 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.210      ;
; 0.944 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.210      ;
; 0.944 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.210      ;
; 0.944 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[4]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.210      ;
; 0.948 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.214      ;
; 0.949 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.215      ;
; 0.954 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; 5            ; 5           ; 0.000        ; 0.009      ; 1.229      ;
; 0.956 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.009      ; 1.231      ;
; 0.957 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; 5            ; 5           ; 0.000        ; 0.009      ; 1.232      ;
; 0.960 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; -0.010     ; 1.216      ;
; 0.981 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 1.250      ;
; 0.995 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; 5            ; 5           ; 0.000        ; 0.001      ; 1.262      ;
; 1.008 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.274      ;
; 1.064 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 1.330      ;
; 1.082 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; 5            ; 5           ; 0.000        ; -0.004     ; 1.344      ;
; 1.083 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.349      ;
; 1.089 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.355      ;
; 1.093 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 1.359      ;
; 1.126 ; MainControlUnit:b2v_inst|S_A[3]                  ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 1.395      ;
; 1.130 ; MainControlUnit:b2v_inst|S_A[0]                  ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 1.399      ;
; 1.131 ; MainControlUnit:b2v_inst|S_A[2]                  ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 1.400      ;
; 1.168 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.434      ;
; 1.175 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.441      ;
; 1.178 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[10]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; 5            ; 5           ; 0.000        ; 0.064      ; 1.482      ;
; 1.184 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[4]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 1.450      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: '5'                                                                                                                                             ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.019 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; 5            ; 5           ; 10.000       ; 0.032      ; 4.049      ;
; 6.121 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.946      ;
; 6.121 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.946      ;
; 6.121 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.946      ;
; 6.121 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; 5            ; 5           ; 10.000       ; 0.031      ; 3.946      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 6.270 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; 5            ; 5           ; 10.000       ; 0.036      ; 3.802      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
; 7.025 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; 5            ; 5           ; 10.000       ; 0.013      ; 3.024      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: '5'                                                                                                                                              ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 2.745 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; 5            ; 5           ; 0.000        ; 0.013      ; 3.024      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.500 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; 5            ; 5           ; 0.000        ; 0.036      ; 3.802      ;
; 3.649 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; 5            ; 5           ; 0.000        ; 0.031      ; 3.946      ;
; 3.649 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; 5            ; 5           ; 0.000        ; 0.031      ; 3.946      ;
; 3.649 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; 5            ; 5           ; 0.000        ; 0.031      ; 3.946      ;
; 3.649 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; 5            ; 5           ; 0.000        ; 0.031      ; 3.946      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
; 3.751 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; 5            ; 5           ; 0.000        ; 0.032      ; 4.049      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '5'                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; 5          ; 7.457 ; 7.457 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; 5          ; -5.391 ; -5.391 ; Rise       ; 5               ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 9.088 ; 9.088 ; Rise       ; 5               ;
; FF        ; 5          ; 8.956 ; 8.956 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 7.747 ; 7.747 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 6.390 ; 6.390 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 6.660 ; 6.660 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 6.612 ; 6.612 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 6.609 ; 6.609 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 6.601 ; 6.601 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 6.596 ; 6.596 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 7.747 ; 7.747 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 6.597 ; 6.597 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 6.630 ; 6.630 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 6.386 ; 6.386 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 6.383 ; 6.383 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 6.631 ; 6.631 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 6.624 ; 6.624 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 6.703 ; 6.703 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 7.556 ; 7.556 ; Rise       ; 5               ;
; FF        ; 5          ; 8.956 ; 8.956 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 6.383 ; 6.383 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 6.390 ; 6.390 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 6.660 ; 6.660 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 6.612 ; 6.612 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 6.609 ; 6.609 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 6.601 ; 6.601 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 6.596 ; 6.596 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 7.747 ; 7.747 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 6.597 ; 6.597 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 6.630 ; 6.630 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 6.386 ; 6.386 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 6.383 ; 6.383 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 6.631 ; 6.631 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 6.624 ; 6.624 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 6.703 ; 6.703 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 6.910 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 8.059 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; 5     ; 1.377 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; 5     ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '5'                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.071      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.911 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.070      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.961 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.020      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.962 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.019      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.966 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 3.015      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 6.999 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.982      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.002 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; -0.051     ; 2.979      ;
; 7.540 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; 5            ; 5           ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; 5            ; 5           ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0 ; 5            ; 5           ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0 ; 5            ; 5           ; 10.000       ; -0.017     ; 2.442      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[8]                                                                                               ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[9]                                                                                               ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[10]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[11]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[12]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.184 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; 5            ; 5           ; 10.000       ; 0.024      ; 1.872      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[0]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[1]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[2]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[3]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[4]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[5]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[6]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.205 ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; Reg:b2v_inst2|F[7]                                                                                               ; 5            ; 5           ; 10.000       ; 0.025      ; 1.852      ;
; 8.434 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.612      ;
; 8.446 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.600      ;
; 8.447 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; 5            ; 5           ; 10.000       ; 0.020      ; 1.605      ;
; 8.447 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; 5            ; 5           ; 10.000       ; 0.020      ; 1.605      ;
; 8.447 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; 5            ; 5           ; 10.000       ; 0.020      ; 1.605      ;
; 8.447 ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; 5            ; 5           ; 10.000       ; 0.020      ; 1.605      ;
; 8.468 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.578      ;
; 8.480 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.566      ;
; 8.487 ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.559      ;
; 8.494 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.552      ;
; 8.506 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.540      ;
; 8.513 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.533      ;
; 8.530 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.516      ;
; 8.542 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.504      ;
; 8.543 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.503      ;
; 8.547 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                ; 5            ; 5           ; 10.000       ; 0.014      ; 1.499      ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '5'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.398      ;
; 0.252 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 0.412      ;
; 0.272 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.481      ;
; 0.300 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.452      ;
; 0.324 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.476      ;
; 0.354 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[3]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Reg:b2v_inst2|F[2]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; 0.000      ; 0.539      ;
; 0.393 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.602      ;
; 0.396 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.605      ;
; 0.399 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.608      ;
; 0.400 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.609      ;
; 0.400 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.609      ;
; 0.405 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; 5            ; 5           ; 0.000        ; 0.071      ; 0.614      ;
; 0.426 ; MainControlUnit:b2v_inst|S_B[3]                  ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 0.581      ;
; 0.430 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; 5            ; 5           ; 0.000        ; 0.011      ; 0.593      ;
; 0.430 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.583      ;
; 0.441 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; 5            ; 5           ; 0.000        ; 0.003      ; 0.596      ;
; 0.447 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; 5            ; 5           ; 0.000        ; -0.013     ; 0.586      ;
; 0.448 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; 5            ; 5           ; 0.000        ; 0.011      ; 0.611      ;
; 0.449 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; 5            ; 5           ; 0.000        ; 0.011      ; 0.613      ;
; 0.454 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; 5            ; 5           ; 0.000        ; 0.002      ; 0.608      ;
; 0.463 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; 5            ; 5           ; 0.000        ; 0.000      ; 0.615      ;
; 0.472 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.624      ;
; 0.478 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.630      ;
; 0.481 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.633      ;
; 0.493 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[10]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[1]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.646      ;
; 0.498 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[2]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[6]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[7]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[13]                                                                                               ; 5            ; 5           ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[4]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; 5            ; 5           ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; 5            ; 5           ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Reg:b2v_inst2|F[3]                                                                                                ; 5            ; 5           ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; 5            ; 5           ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: '5'                                                                                                                                             ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.059 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; 5            ; 5           ; 10.000       ; 0.026      ; 1.999      ;
; 8.097 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; 5            ; 5           ; 10.000       ; 0.025      ; 1.960      ;
; 8.097 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; 5            ; 5           ; 10.000       ; 0.025      ; 1.960      ;
; 8.097 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; 5            ; 5           ; 10.000       ; 0.025      ; 1.960      ;
; 8.097 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; 5            ; 5           ; 10.000       ; 0.025      ; 1.960      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.173 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; 5            ; 5           ; 10.000       ; 0.030      ; 1.889      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
; 8.503 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; 5            ; 5           ; 10.000       ; 0.012      ; 1.541      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: '5'                                                                                                                                              ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.377 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; 5            ; 5           ; 0.000        ; 0.012      ; 1.541      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; 5            ; 5           ; 0.000        ; 0.030      ; 1.889      ;
; 1.783 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; 5            ; 5           ; 0.000        ; 0.025      ; 1.960      ;
; 1.783 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; 5            ; 5           ; 0.000        ; 0.025      ; 1.960      ;
; 1.783 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; 5            ; 5           ; 0.000        ; 0.025      ; 1.960      ;
; 1.783 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; 5            ; 5           ; 0.000        ; 0.025      ; 1.960      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
; 1.821 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; 5            ; 5           ; 0.000        ; 0.026      ; 1.999      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '5'                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; 5     ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 5     ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; 5          ; 3.925 ; 3.925 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; 5          ; -2.986 ; -2.986 ; Rise       ; 5               ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 4.888 ; 4.888 ; Rise       ; 5               ;
; FF        ; 5          ; 4.879 ; 4.879 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 4.270 ; 4.270 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 3.661 ; 3.661 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 3.763 ; 3.763 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 3.787 ; 3.787 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 3.757 ; 3.757 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 3.747 ; 3.747 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 3.742 ; 3.742 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 4.270 ; 4.270 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 3.735 ; 3.735 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 3.773 ; 3.773 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 3.774 ; 3.774 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 3.765 ; 3.765 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 3.807 ; 3.807 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 4.144 ; 4.144 ; Rise       ; 5               ;
; FF        ; 5          ; 4.879 ; 4.879 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 3.661 ; 3.661 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 3.763 ; 3.763 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 3.787 ; 3.787 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 3.757 ; 3.757 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 3.747 ; 3.747 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 3.742 ; 3.742 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 4.270 ; 4.270 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 3.735 ; 3.735 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 3.773 ; 3.773 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 3.774 ; 3.774 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 3.765 ; 3.765 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 3.807 ; 3.807 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.561 ; 0.215 ; 6.019    ; 1.377   ; 2.500               ;
;  5               ; 4.561 ; 0.215 ; 6.019    ; 1.377   ; 2.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  5               ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; 5          ; 7.457 ; 7.457 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; 5          ; -2.986 ; -2.986 ; Rise       ; 5               ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 9.088 ; 9.088 ; Rise       ; 5               ;
; FF        ; 5          ; 8.956 ; 8.956 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 7.747 ; 7.747 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 6.390 ; 6.390 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 6.660 ; 6.660 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 6.612 ; 6.612 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 6.609 ; 6.609 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 6.601 ; 6.601 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 6.596 ; 6.596 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 7.747 ; 7.747 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 6.597 ; 6.597 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 6.630 ; 6.630 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 6.386 ; 6.386 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 6.383 ; 6.383 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 6.631 ; 6.631 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 6.615 ; 6.615 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 6.624 ; 6.624 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 6.703 ; 6.703 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; 5          ; 4.144 ; 4.144 ; Rise       ; 5               ;
; FF        ; 5          ; 4.879 ; 4.879 ; Rise       ; 5               ;
; dout[*]   ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[0]  ; 5          ; 3.661 ; 3.661 ; Rise       ; 5               ;
;  dout[1]  ; 5          ; 3.763 ; 3.763 ; Rise       ; 5               ;
;  dout[2]  ; 5          ; 3.787 ; 3.787 ; Rise       ; 5               ;
;  dout[3]  ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[4]  ; 5          ; 3.757 ; 3.757 ; Rise       ; 5               ;
;  dout[5]  ; 5          ; 3.747 ; 3.747 ; Rise       ; 5               ;
;  dout[6]  ; 5          ; 3.742 ; 3.742 ; Rise       ; 5               ;
;  dout[7]  ; 5          ; 4.270 ; 4.270 ; Rise       ; 5               ;
;  dout[8]  ; 5          ; 3.735 ; 3.735 ; Rise       ; 5               ;
;  dout[9]  ; 5          ; 3.773 ; 3.773 ; Rise       ; 5               ;
;  dout[10] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[11] ; 5          ; 3.647 ; 3.647 ; Rise       ; 5               ;
;  dout[12] ; 5          ; 3.774 ; 3.774 ; Rise       ; 5               ;
;  dout[13] ; 5          ; 3.760 ; 3.760 ; Rise       ; 5               ;
;  dout[14] ; 5          ; 3.765 ; 3.765 ; Rise       ; 5               ;
;  dout[15] ; 5          ; 3.807 ; 3.807 ; Rise       ; 5               ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; 5          ; 5        ; 581      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; 5          ; 5        ; 581      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; 5          ; 5        ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; 5          ; 5        ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 21 14:35:56 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Question1_5ns.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.561         0.000 5 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 5 
Info (332146): Worst-case recovery slack is 6.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.019         0.000 5 
Info (332146): Worst-case removal slack is 2.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.745         0.000 5 
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 5 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.910
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.910         0.000 5 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 5 
Info (332146): Worst-case recovery slack is 8.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.059         0.000 5 
Info (332146): Worst-case removal slack is 1.377
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.377         0.000 5 
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 5 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Sat May 21 14:35:57 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


