create_cell {VSS_R_0 VSS_R_1 VSS_R_2 VSS_R_3 VSS_R_4 VSS_R_5 VSS_R_6 VSS_R_7 VSS_R_8} PVSS1DGZ
create_cell {VDD_R_0 VDD_R_1 VDD_R_2 VDD_R_3 VDD_R_4 VDD_R_5 VDD_R_6 VDD_R_7 VDD_R_8} PVDD1DGZ
create_cell {VZZ_R_0 VZZ_R_1 VZZ_R_2 VZZ_R_3 VZZ_R_4 VZZ_R_5 VZZ_R_6 VZZ_R_7} PVSS2DGZ
create_cell {V18_R_0 V18_R_1 V18_R_2 V18_R_3 V18_R_4 V18_R_5 V18_R_6 V18_R_7} PVDD2DGZ

create_cell {VSS_B_0 VSS_B_1 VSS_B_2 VSS_B_3 VSS_B_4 VSS_B_5 VSS_B_6 VSS_B_7} PVSS1DGZ
create_cell {VDD_B_0 VDD_B_1 VDD_B_2 VDD_B_3 VDD_B_4 VDD_B_5 VDD_B_6 VDD_B_7} PVDD1DGZ
create_cell {VZZ_B_0 VZZ_B_1 VZZ_B_2 VZZ_B_3 VZZ_B_4 VZZ_B_5 VZZ_B_6 VZZ_B_7 VZZ_B_8} PVSS2DGZ
create_cell {V18_B_0 V18_B_1 V18_B_2 V18_B_3 V18_B_4 V18_B_5 V18_B_6 V18_B_7 V18_B_8} PVDD2DGZ

create_cell {VSS_L_0 VSS_L_1 VSS_L_2 VSS_L_3 VSS_L_4 VSS_L_5 VSS_L_6 VSS_L_7} PVSS1DGZ
create_cell {VDD_L_0 VDD_L_1 VDD_L_2 VDD_L_3 VDD_L_4 VDD_L_5 VDD_L_6 VDD_L_7} PVDD1DGZ
create_cell {VZZ_L_0 VZZ_L_1 VZZ_L_2 VZZ_L_3 VZZ_L_4 VZZ_L_5 VZZ_L_6 VZZ_L_7} PVSS2DGZ
create_cell {V18_L_0 V18_L_1 V18_L_2 V18_L_3 V18_L_4 V18_L_5 V18_L_6 V18_L_7} PVDD2DGZ

create_cell {VSS_T_0 VSS_T_1 VSS_T_2 VSS_T_3 VSS_T_4 VSS_T_5 VSS_T_6 VSS_T_7} PVSS1DGZ
create_cell {VDD_T_0 VDD_T_1 VDD_T_2 VDD_T_3 VDD_T_4 VDD_T_5 VDD_T_6 VDD_T_7} PVDD1DGZ
create_cell {VZZ_T_0 VZZ_T_1 VZZ_T_2 VZZ_T_3 VZZ_T_4 VZZ_T_5 VZZ_T_6 VZZ_T_7} PVSS2DGZ
create_cell {V18_T_0 V18_T_1 V18_T_2 V18_T_3 V18_T_4 V18_T_5 V18_T_6 V18_T_7} PVDD2DGZ

create_cell VSS_PLL PVSS1DGZ
create_cell VDD_PLL PVDD1DGZ

create_cell {BREAKER_T_0 BREAKER_T_1} PRCUT

#create_cell {} PVDD2POC

create_cell {corner_ul corner_ur corner_lr corner_ll} PCORNER
