Fitter report for Rhody_System
Mon Dec 18 16:20:11 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 18 16:20:11 2017           ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                   ; Rhody_System                                    ;
; Top-level Entity Name           ; Rhody_System                                    ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,411 / 32,070 ( 11 % )                         ;
; Total registers                 ; 2517                                            ;
; Total pins                      ; 86 / 457 ( 19 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,967,616 / 4,065,280 ( 73 % )                  ;
; Total RAM Blocks                ; 363 / 397 ( 91 % )                              ;
; Total DSP Blocks                ; 9 / 87 ( 10 % )                                 ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.6%      ;
;     Processor 3            ;   9.5%      ;
;     Processor 4            ;   9.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; LEDR[0]           ; Missing drive strength and slew rate ;
; LEDR[1]           ; Missing drive strength and slew rate ;
; LEDR[2]           ; Missing drive strength and slew rate ;
; LEDR[3]           ; Missing drive strength and slew rate ;
; HEX0[0]           ; Missing drive strength and slew rate ;
; HEX0[1]           ; Missing drive strength and slew rate ;
; HEX0[2]           ; Missing drive strength and slew rate ;
; HEX0[3]           ; Missing drive strength and slew rate ;
; HEX0[4]           ; Missing drive strength and slew rate ;
; HEX0[5]           ; Missing drive strength and slew rate ;
; HEX0[6]           ; Missing drive strength and slew rate ;
; HEX1[0]           ; Missing drive strength and slew rate ;
; HEX1[1]           ; Missing drive strength and slew rate ;
; HEX1[2]           ; Missing drive strength and slew rate ;
; HEX1[3]           ; Missing drive strength and slew rate ;
; HEX1[4]           ; Missing drive strength and slew rate ;
; HEX1[5]           ; Missing drive strength and slew rate ;
; HEX1[6]           ; Missing drive strength and slew rate ;
; HEX2[0]           ; Missing drive strength and slew rate ;
; HEX2[1]           ; Missing drive strength and slew rate ;
; HEX2[2]           ; Missing drive strength and slew rate ;
; HEX2[3]           ; Missing drive strength and slew rate ;
; HEX2[4]           ; Missing drive strength and slew rate ;
; HEX2[5]           ; Missing drive strength and slew rate ;
; HEX2[6]           ; Missing drive strength and slew rate ;
; HEX3[0]           ; Missing drive strength and slew rate ;
; HEX3[1]           ; Missing drive strength and slew rate ;
; HEX3[2]           ; Missing drive strength and slew rate ;
; HEX3[3]           ; Missing drive strength and slew rate ;
; HEX3[4]           ; Missing drive strength and slew rate ;
; HEX3[5]           ; Missing drive strength and slew rate ;
; HEX3[6]           ; Missing drive strength and slew rate ;
; GPIO_1[0]         ; Missing drive strength and slew rate ;
; GPIO_1[1]         ; Missing drive strength and slew rate ;
; GPIO_1[2]         ; Missing drive strength and slew rate ;
; GPIO_1[3]         ; Missing drive strength and slew rate ;
; GPIO_1[4]         ; Missing drive strength and slew rate ;
; GPIO_1[5]         ; Missing drive strength and slew rate ;
; GPIO_1[6]         ; Missing drive strength and slew rate ;
; GPIO_1[7]         ; Missing drive strength and slew rate ;
; GPIO_1[8]         ; Missing drive strength and slew rate ;
; GPIO_1[9]         ; Missing drive strength and slew rate ;
; GPIO_1[10]        ; Missing drive strength and slew rate ;
; GPIO_1[11]        ; Missing drive strength and slew rate ;
; GPIO_1[12]        ; Missing drive strength and slew rate ;
; GPIO_1[13]        ; Missing drive strength and slew rate ;
; GPIO_1[14]        ; Missing drive strength and slew rate ;
; GPIO_1[15]        ; Missing drive strength and slew rate ;
; GPIO_1[16]        ; Missing drive strength and slew rate ;
; GPIO_1[17]        ; Missing drive strength and slew rate ;
; GPIO_1[18]        ; Missing drive strength and slew rate ;
; GPIO_1[19]        ; Missing drive strength and slew rate ;
; GPIO_1[20]        ; Missing drive strength and slew rate ;
; GPIO_1[21]        ; Missing drive strength and slew rate ;
; GPIO_1[22]        ; Missing drive strength and slew rate ;
; GPIO_1[23]        ; Missing drive strength and slew rate ;
; GPIO_1[24]        ; Missing drive strength and slew rate ;
; GPIO_1[25]        ; Missing drive strength and slew rate ;
; GPIO_1[26]        ; Missing drive strength and slew rate ;
; GPIO_1[27]        ; Missing drive strength and slew rate ;
; GPIO_1[28]        ; Missing drive strength and slew rate ;
; GPIO_1[29]        ; Missing drive strength and slew rate ;
; GPIO_1[30]        ; Missing drive strength and slew rate ;
; GPIO_1[31]        ; Missing drive strength and slew rate ;
; MTL_TOUCH_I2C_SCL ; Missing drive strength and slew rate ;
; PS2_CLK2          ; Missing drive strength and slew rate ;
; PS2_DAT2          ; Missing drive strength and slew rate ;
; PS2_CLK           ; Missing drive strength and slew rate ;
; PS2_DAT           ; Missing drive strength and slew rate ;
; MTL_TOUCH_I2C_SDA ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[0]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[1]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[1]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[2]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[3]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[4]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[5]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[6]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[6]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[7]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[8]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[9]~SCLR_LUT                                                                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[10]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[10]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[11]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[11]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[12]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[12]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[13]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[13]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[14]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[14]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[15]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[15]~SCLR_LUT                                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X1[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult0~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X2[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult1~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X3[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult2~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X4[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult3~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; i2c_touch_config:Terasic_Touch_IP|oREG_X5[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; i2c_touch_config:Terasic_Touch_IP|Mult4~8                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[16]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[16]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[18]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[18]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[19]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[19]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[21]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[21]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[25]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[25]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[28]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[28]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR2[29]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR2[29]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR3[30]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR3[30]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR3[31]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR3[31]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR4[28]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR4[28]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|IR5[31]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|IR5[31]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|PC[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|PC[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|PC[3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|PC[3]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|PC[22]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|PC[22]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|PC[31]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|PC[31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[2]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[11]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[14]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[21]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[21]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[27]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[27]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[29]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[29]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[30]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[30]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|SP[31]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|SP[31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[35]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[35]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[38]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[38]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[42]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[42]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[47]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[47]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[59]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[59]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[83]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[83]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[86]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[86]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[97]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[97]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[99]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[99]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[104]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[104]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[107]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[107]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[108]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[108]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[130]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[130]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[155]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[155]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[158]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFDenominator[158]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[22]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[22]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[23]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[23]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[49]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFNumerator[49]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFStage[99]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFStage[99]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFStage[114]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|DFFStage[114]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                           ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|c_state.ST_READ                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|c_state.ST_READ~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[16]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[16]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|sr[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|sr[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|sr[5]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|sr[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; keyboard:Keyboard_Interface|\Queue_Handling:break                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:Keyboard_Interface|\Queue_Handling:break~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; random:Pseudo_Random|SV.s9                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|SV.s9~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; random:Pseudo_Random|index[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|index[2]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; random:Pseudo_Random|state[0][0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; random:Pseudo_Random|state[0][6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][6]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; random:Pseudo_Random|state[0][7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][7]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; random:Pseudo_Random|state[0][10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][10]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][11]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][14]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][19]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][19]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][26]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][26]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][28]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][28]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; random:Pseudo_Random|state[0][31]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:Pseudo_Random|state[0][31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE ;                  ;                       ;
; timer:System_Timer0|\slow_clock_generator:loopcount[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|\slow_clock_generator:loopcount[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; timer:System_Timer0|count[1]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; timer:System_Timer0|count[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; timer:System_Timer0|count[7]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; timer:System_Timer0|count[8]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; timer:System_Timer0|count[12]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[12]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timer:System_Timer0|count[13]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[13]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timer:System_Timer0|count[14]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[14]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timer:System_Timer0|count[20]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[20]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timer:System_Timer0|count[31]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:System_Timer0|count[31]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; vga3:Video_VGA3|hcount[6]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga3:Video_VGA3|hcount[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vga3:Video_VGA3|vcount[4]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga3:Video_VGA3|vcount[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vga3:Video_VGA3|vcount[6]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga3:Video_VGA3|vcount[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|address_reg_b[0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|address_reg_a[0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated|altsyncram_dr91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF                                ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated|altsyncram_dr91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF                                ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|altsyncram_er91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF                                ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|altsyncram_er91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF                                ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|altsyncram_to91:altsyncram5|ram_block6a0~portb_address_reg0FITTER_CREATED_FF                                                      ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|altsyncram_to91:altsyncram5|ram_block6a0~portb_address_reg1FITTER_CREATED_FF                                                      ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|altsyncram_to91:altsyncram5|ram_block6a0~portb_address_reg2FITTER_CREATED_FF                                                      ; Created         ; Placement                                         ; Location assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; ADC_CS_N       ; PIN_AJ4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DIN        ; PIN_AK4       ; QSF Assignment ;
; Location ;                ;              ; ADC_DOUT       ; PIN_AK3       ; QSF Assignment ;
; Location ;                ;              ; ADC_SCLK       ; PIN_AK2       ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCDAT     ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK    ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK       ; PIN_H7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT     ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK        ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; CLOCK2_50      ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50      ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50      ; PIN_K14       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]   ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10]  ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11]  ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12]  ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]   ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]   ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]   ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]   ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]   ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]   ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]   ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]   ; PIN_AG13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]     ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]     ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N     ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE       ; PIN_AK13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK       ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N      ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]     ; PIN_AK6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]    ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]    ; PIN_AH9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]    ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]    ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]    ; PIN_AJ6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]    ; PIN_AJ5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]     ; PIN_AJ7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]     ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]     ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]     ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]     ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]     ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]     ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]     ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]     ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM      ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N     ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM      ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N      ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FAN_CTRL       ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SCLK  ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SDAT  ; PIN_K12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]      ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]     ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]     ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]     ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]     ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]     ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]     ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]     ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]     ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]     ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]     ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]      ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]     ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]     ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]     ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]     ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]     ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]     ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]     ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]     ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]     ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]     ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]      ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]     ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]     ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]     ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]     ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]     ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]     ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]      ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]      ; PIN_AK16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]      ; PIN_AK18      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]      ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]      ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]      ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]      ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]     ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]        ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]        ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]        ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]        ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]        ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]        ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]        ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]        ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]        ; PIN_AA28      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]        ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]        ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]        ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]        ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]        ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD       ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD       ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]        ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]        ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]        ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]        ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]        ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; TD_CLK27       ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]     ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]     ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]     ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]     ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]     ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]     ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]     ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]     ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; TD_HS          ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET_N     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; TD_VS          ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; USB_B2_CLK     ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[0] ; PIN_AH4       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[1] ; PIN_AH3       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[2] ; PIN_AJ2       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[3] ; PIN_AJ1       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[4] ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[5] ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[6] ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; USB_B2_DATA[7] ; PIN_AG1       ; QSF Assignment ;
; Location ;                ;              ; USB_EMPTY      ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; USB_FULL       ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; USB_OE_N       ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; USB_RD_N       ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; USB_RESET_N    ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; USB_SCL        ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; USB_SDA        ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; USB_WR_N       ; PIN_AH5       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK_N    ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]       ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]       ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]       ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]       ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]       ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]       ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]       ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK        ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]       ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]       ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]       ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]       ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]       ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS         ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]       ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]       ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]       ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]       ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]       ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]       ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]       ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]       ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC_N     ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_VS         ; PIN_D11       ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8296 ) ; 0.00 % ( 0 / 8296 )        ; 0.00 % ( 0 / 8296 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8296 ) ; 0.00 % ( 0 / 8296 )        ; 0.00 % ( 0 / 8296 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8090 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 184 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/output_files/Rhody_System.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,411 / 32,070        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 3,411                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,714 / 32,070        ; 12 %  ;
;         [a] ALMs used for LUT logic and registers           ; 748                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,479                 ;       ;
;         [c] ALMs used for registers                         ; 457                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 30                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 376 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 73 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 72                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 565 / 3,207           ; 18 %  ;
;     -- Logic LABs                                           ; 562                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 3                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,108                 ;       ;
;     -- 7 input functions                                    ; 25                    ;       ;
;     -- 6 input functions                                    ; 1,512                 ;       ;
;     -- 5 input functions                                    ; 654                   ;       ;
;     -- 4 input functions                                    ; 1,109                 ;       ;
;     -- <=3 input functions                                  ; 1,808                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 474                   ;       ;
; Memory ALUT usage                                           ; 34                    ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 34                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,517                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,410 / 64,140        ; 4 %   ;
;         -- Secondary logic registers                        ; 107 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,422                 ;       ;
;         -- Routing optimization registers                   ; 95                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 86 / 457              ; 19 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 363 / 397             ; 91 %  ;
; Total MLAB memory bits                                      ; 132                   ;       ;
; Total block memory bits                                     ; 2,967,616 / 4,065,280 ; 73 %  ;
; Total block memory implementation bits                      ; 3,717,120 / 4,065,280 ; 91 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 9 / 87                ; 10 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 3 / 16                ; 19 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.8% / 7.0% / 6.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.8% / 26.8% / 23.4% ;       ;
; Maximum fan-out                                             ; 5954                  ;       ;
; Highest non-global fan-out                                  ; 5954                  ;       ;
; Total fan-out                                               ; 42856                 ;       ;
; Average fan-out                                             ; 4.94                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3535 / 32070 ( 11 % ) ; 58 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3535                  ; 58                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3644 / 32070 ( 11 % ) ; 71 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 724                   ; 25                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2451                  ; 28                   ; 0                              ;
;         [c] ALMs used for registers                         ; 439                   ; 18                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 30                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 182 / 32070 ( < 1 % ) ; 13 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 73 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 72                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 559 / 3207 ( 17 % )   ; 11 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 556                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 3                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 5044                  ; 98                   ; 0                              ;
;     -- 7 input functions                                    ; 24                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 1496                  ; 16                   ; 0                              ;
;     -- 5 input functions                                    ; 634                   ; 20                   ; 0                              ;
;     -- 4 input functions                                    ; 1095                  ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 1761                  ; 47                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 462                   ; 12                   ; 0                              ;
; Memory ALUT usage                                           ; 34                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 34                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2325 / 64140 ( 4 % )  ; 85 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 104 / 64140 ( < 1 % ) ; 3 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2336                  ; 86                   ; 0                              ;
;         -- Routing optimization registers                   ; 93                    ; 2                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 83                    ; 0                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2967616               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 3717120               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 363 / 397 ( 91 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 9 / 87 ( 10 % )       ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 3941                  ; 130                  ; 1                              ;
;     -- Registered Input Connections                         ; 2907                  ; 94                   ; 0                              ;
;     -- Output Connections                                   ; 15                    ; 92                   ; 3965                           ;
;     -- Registered Output Connections                        ; 8                     ; 92                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 53234                 ; 751                  ; 4012                           ;
;     -- Registered Connections                               ; 27654                 ; 541                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 10                    ; 101                  ; 3845                           ;
;     -- sld_hub:auto_hub                                     ; 101                   ; 0                    ; 121                            ;
;     -- hard_block:auto_generated_inst                       ; 3845                  ; 121                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 37                    ; 43                   ; 6                              ;
;     -- Output Ports                                         ; 75                    ; 60                   ; 13                             ;
;     -- Bidir Ports                                          ; 5                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 27                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2705                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 678                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]          ; W15   ; 3B       ; 40           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]          ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; MTL_TOUCH_INT_n ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]           ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]           ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]           ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]           ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]           ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]           ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_1[0]         ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[10]        ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[11]        ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[12]        ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[13]        ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[14]        ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[15]        ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[16]        ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[17]        ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[18]        ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[19]        ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[1]         ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[20]        ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[21]        ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[22]        ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[23]        ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[24]        ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[25]        ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[26]        ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[27]        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[28]        ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[29]        ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[2]         ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[30]        ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[31]        ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[3]         ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[4]         ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[5]         ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[6]         ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[7]         ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[8]         ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_1[9]         ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]           ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]           ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]           ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]           ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]           ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]           ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]           ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]           ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]           ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]           ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]           ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]           ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]           ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]           ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]           ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]           ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]           ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]           ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]           ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]           ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]           ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]           ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]           ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]           ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]           ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]           ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]           ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]           ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]           ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]           ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]           ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]           ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MTL_TOUCH_I2C_SCL ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+
; MTL_TOUCH_I2C_SDA ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen~DUPLICATE ;
; PS2_CLK           ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                           ;
; PS2_CLK2          ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                           ;
; PS2_DAT           ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 15                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                           ;
; PS2_DAT2          ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 39 / 80 ( 49 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 21 / 32 ( 66 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; MTL_TOUCH_INT_n                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; GPIO_1[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; GPIO_1[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; GPIO_1[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; GPIO_1[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; MTL_TOUCH_I2C_SDA               ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; GPIO_1[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; MTL_TOUCH_I2C_SCL               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; GPIO_1[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; GPIO_1[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; GPIO_1[31]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; GPIO_1[30]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; GPIO_1[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; GPIO_1[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; GPIO_1[29]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; GPIO_1[23]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; GPIO_1[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; GPIO_1[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; GPIO_1[28]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; GPIO_1[25]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; GPIO_1[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; GPIO_1[19]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; GPIO_1[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; GPIO_1[27]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; GPIO_1[21]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; GPIO_1[20]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; GPIO_1[17]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; GPIO_1[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; GPIO_1[26]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; GPIO_1[24]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; GPIO_1[22]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; GPIO_1[18]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; GPIO_1[16]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; GPIO_1[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; GPIO_1[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
; vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                           ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                 ; 333.333333 MHz             ;
;     -- PLL Operation Mode                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                 ; 45.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                 ; 120.000000 MHz             ;
;     -- PLL Enable                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                         ; 40                         ;
;     -- N Counter                                                                                                         ; 6                          ;
;     -- PLL Refclk Select                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                ;                            ;
;         -- vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                    ; 33.333333 MHz              ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 10                         ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |Rhody_System                                                                                                                           ; 3411.0 (258.1)       ; 3714.0 (272.7)                   ; 375.5 (25.7)                                      ; 72.5 (11.1)                      ; 30.0 (0.0)           ; 5108 (367)          ; 2517 (25)                 ; 0 (0)         ; 2967616           ; 363   ; 9          ; 86   ; 0            ; |Rhody_System                                                                                                                                                                                                                                                                                                                                            ; Rhody_System                      ; work         ;
;    |Rhody_CPU_pipe_div:the_cpu|                                                                                                         ; 1851.5 (920.4)       ; 1920.5 (947.0)                   ; 114.8 (65.7)                                      ; 45.8 (39.1)                      ; 30.0 (0.0)           ; 2786 (1230)         ; 983 (661)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu                                                                                                                                                                                                                                                                                                                 ; Rhody_CPU_pipe_div                ; work         ;
;       |alu:Rhody_ALU|                                                                                                                   ; 182.9 (165.9)        ; 185.2 (168.2)                    ; 3.2 (3.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 244 (210)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU                                                                                                                                                                                                                                                                                                   ; alu                               ; work         ;
;          |add_sub:lpm_add_sub_component|                                                                                                ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                                     ; add_sub                           ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                                                                         ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|add_sub:lpm_add_sub_component|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                   ; lpm_add_sub                       ; work         ;
;                |add_sub_bsh:auto_generated|                                                                                             ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|add_sub:lpm_add_sub_component|lpm_add_sub:LPM_ADD_SUB_component|add_sub_bsh:auto_generated                                                                                                                                                                                                        ; add_sub_bsh                       ; work         ;
;       |lpmdivide:LPM_DIVIDE|                                                                                                            ; 748.2 (0.0)          ; 788.3 (0.0)                      ; 46.0 (0.0)                                        ; 5.8 (0.0)                        ; 30.0 (0.0)           ; 1312 (0)            ; 322 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE                                                                                                                                                                                                                                                                                            ; lpmdivide                         ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|                                                                                              ; 748.2 (0.0)          ; 788.3 (0.0)                      ; 46.0 (0.0)                                        ; 5.8 (0.0)                        ; 30.0 (0.0)           ; 1312 (0)            ; 322 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                                                                            ; lpm_divide                        ; work         ;
;             |lpm_divide_8br:auto_generated|                                                                                             ; 748.2 (0.0)          ; 788.3 (0.0)                      ; 46.0 (0.0)                                        ; 5.8 (0.0)                        ; 30.0 (0.0)           ; 1312 (0)            ; 322 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated                                                                                                                                                                                                                              ; lpm_divide_8br                    ; work         ;
;                |sign_div_unsign_kqh:divider|                                                                                            ; 748.2 (84.0)         ; 788.3 (86.7)                     ; 46.0 (3.2)                                        ; 5.8 (0.5)                        ; 30.0 (0.0)           ; 1312 (192)          ; 322 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider                                                                                                                                                                                                  ; sign_div_unsign_kqh               ; work         ;
;                   |alt_u_div_ncg:divider|                                                                                               ; 646.2 (620.0)        ; 683.7 (655.8)                    ; 42.8 (41.2)                                       ; 5.3 (5.3)                        ; 20.0 (0.0)           ; 1106 (1093)         ; 313 (300)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider                                                                                                                                                                            ; alt_u_div_ncg                     ; work         ;
;                      |altshift_taps:DFFNumerator_rtl_0|                                                                                 ; 13.0 (0.0)           ; 13.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0                                                                                                                                           ; altshift_taps                     ; work         ;
;                         |shift_taps_5l21:auto_generated|                                                                                ; 13.0 (1.8)           ; 13.3 (1.8)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 6 (4)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated                                                                                                            ; shift_taps_5l21                   ; work         ;
;                            |altsyncram_dr91:altsyncram4|                                                                                ; 10.2 (10.2)          ; 10.6 (10.6)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated|altsyncram_dr91:altsyncram4                                                                                ; altsyncram_dr91                   ; work         ;
;                            |cntr_phf:cntr1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated|cntr_phf:cntr1                                                                                             ; cntr_phf                          ; work         ;
;                      |altshift_taps:DFFNumerator_rtl_1|                                                                                 ; 13.3 (0.0)           ; 14.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1                                                                                                                                           ; altshift_taps                     ; work         ;
;                         |shift_taps_6l21:auto_generated|                                                                                ; 13.3 (0.8)           ; 14.5 (1.2)                       ; 1.2 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 7 (2)               ; 7 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated                                                                                                            ; shift_taps_6l21                   ; work         ;
;                            |altsyncram_er91:altsyncram4|                                                                                ; 10.0 (10.0)          ; 10.8 (10.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|altsyncram_er91:altsyncram4                                                                                ; altsyncram_er91                   ; work         ;
;                            |cntr_ohf:cntr1|                                                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|cntr_ohf:cntr1                                                                                             ; cntr_ohf                          ; work         ;
;                   |altshift_taps:DFF_Num_Sign_rtl_0|                                                                                    ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0                                                                                                                                                                 ; altshift_taps                     ; work         ;
;                      |shift_taps_sj21:auto_generated|                                                                                   ; 18.0 (3.0)           ; 18.0 (3.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (7)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated                                                                                                                                  ; shift_taps_sj21                   ; work         ;
;                         |altsyncram_to91:altsyncram5|                                                                                   ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|altsyncram_to91:altsyncram5                                                                                                      ; altsyncram_to91                   ; work         ;
;                         |cntr_rhf:cntr1|                                                                                                ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|cntr_rhf:cntr1                                                                                                                   ; cntr_rhf                          ; work         ;
;    |buf_mem:Buffer_Memory|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Rhody_System|buf_mem:Buffer_Memory                                                                                                                                                                                                                                                                                                                      ; buf_mem                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Rhody_System|buf_mem:Buffer_Memory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;          |altsyncram_q514:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Rhody_System|buf_mem:Buffer_Memory|altsyncram:altsyncram_component|altsyncram_q514:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_q514                   ; work         ;
;    |data_mem:Data_Memory|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|data_mem:Data_Memory                                                                                                                                                                                                                                                                                                                       ; data_mem                          ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|data_mem:Data_Memory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;          |altsyncram_p604:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|data_mem:Data_Memory|altsyncram:altsyncram_component|altsyncram_p604:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_p604                   ; work         ;
;    |gpio:GPIO_interface|                                                                                                                ; 33.2 (16.5)          ; 35.7 (19.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|gpio:GPIO_interface                                                                                                                                                                                                                                                                                                                        ; gpio                              ; work         ;
;       |sevenseg:display0|                                                                                                               ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|gpio:GPIO_interface|sevenseg:display0                                                                                                                                                                                                                                                                                                      ; sevenseg                          ; work         ;
;       |sevenseg:display1|                                                                                                               ; 4.0 (4.0)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|gpio:GPIO_interface|sevenseg:display1                                                                                                                                                                                                                                                                                                      ; sevenseg                          ; work         ;
;       |sevenseg:display2|                                                                                                               ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|gpio:GPIO_interface|sevenseg:display2                                                                                                                                                                                                                                                                                                      ; sevenseg                          ; work         ;
;       |sevenseg:display3|                                                                                                               ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|gpio:GPIO_interface|sevenseg:display3                                                                                                                                                                                                                                                                                                      ; sevenseg                          ; work         ;
;    |i2c_touch_config:Terasic_Touch_IP|                                                                                                  ; 412.0 (112.3)        ; 501.2 (197.3)                    ; 89.2 (85.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 780 (160)           ; 436 (346)                 ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP                                                                                                                                                                                                                                                                                                          ; i2c_touch_config                  ; work         ;
;       |i2c_master_byte_ctrl:byte_controller|                                                                                            ; 82.7 (22.7)          ; 85.7 (23.3)                      ; 3.0 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 145 (40)            ; 90 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                     ; i2c_master_byte_ctrl              ; work         ;
;          |i2c_master_bit_ctrl:bit_controller|                                                                                           ; 59.9 (59.9)          ; 62.3 (62.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                  ; i2c_master_bit_ctrl               ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 43.0 (0.0)           ; 43.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div0                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;          |lpm_divide_lbm:auto_generated|                                                                                                ; 43.0 (0.0)           ; 43.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div0|lpm_divide_lbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_lbm                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 43.0 (0.0)           ; 43.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div0|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_rlh               ; work         ;
;                |alt_u_div_sve:divider|                                                                                                  ; 43.0 (43.0)          ; 43.0 (43.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div0|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                                                                                                                                          ; alt_u_div_sve                     ; work         ;
;       |lpm_divide:Div1|                                                                                                                 ; 43.5 (0.0)           ; 43.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div1                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;          |lpm_divide_lbm:auto_generated|                                                                                                ; 43.5 (0.0)           ; 43.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div1|lpm_divide_lbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_lbm                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 43.5 (0.0)           ; 43.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div1|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_rlh               ; work         ;
;                |alt_u_div_sve:divider|                                                                                                  ; 43.5 (43.5)          ; 43.5 (43.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div1|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                                                                                                                                          ; alt_u_div_sve                     ; work         ;
;       |lpm_divide:Div2|                                                                                                                 ; 43.2 (0.0)           ; 43.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div2                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;          |lpm_divide_lbm:auto_generated|                                                                                                ; 43.2 (0.0)           ; 43.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div2|lpm_divide_lbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_lbm                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 43.2 (0.0)           ; 43.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div2|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_rlh               ; work         ;
;                |alt_u_div_sve:divider|                                                                                                  ; 43.2 (43.2)          ; 43.5 (43.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div2|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                                                                                                                                          ; alt_u_div_sve                     ; work         ;
;       |lpm_divide:Div3|                                                                                                                 ; 43.5 (0.0)           ; 44.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div3                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;          |lpm_divide_lbm:auto_generated|                                                                                                ; 43.5 (0.0)           ; 44.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div3|lpm_divide_lbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_lbm                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 43.5 (0.0)           ; 44.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div3|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_rlh               ; work         ;
;                |alt_u_div_sve:divider|                                                                                                  ; 43.5 (43.5)          ; 44.0 (44.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div3|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                                                                                                                                          ; alt_u_div_sve                     ; work         ;
;       |lpm_divide:Div4|                                                                                                                 ; 43.3 (0.0)           ; 44.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div4                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;          |lpm_divide_lbm:auto_generated|                                                                                                ; 43.3 (0.0)           ; 44.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div4|lpm_divide_lbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_lbm                    ; work         ;
;             |sign_div_unsign_rlh:divider|                                                                                               ; 43.3 (0.0)           ; 44.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div4|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_rlh               ; work         ;
;                |alt_u_div_sve:divider|                                                                                                  ; 43.3 (43.3)          ; 44.2 (44.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|i2c_touch_config:Terasic_Touch_IP|lpm_divide:Div4|lpm_divide_lbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                                                                                                                                          ; alt_u_div_sve                     ; work         ;
;    |keyboard:Keyboard_Interface|                                                                                                        ; 38.3 (36.0)          ; 46.5 (41.5)                      ; 8.5 (5.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (59)             ; 54 (45)                   ; 0 (0)         ; 2112              ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface                                                                                                                                                                                                                                                                                                                ; keyboard                          ; work         ;
;       |KROM:Scan_code_to_ASCII_table|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|KROM:Scan_code_to_ASCII_table                                                                                                                                                                                                                                                                                  ; KROM                              ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|KROM:Scan_code_to_ASCII_table|altsyncram:altsyncram_component                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;             |altsyncram_6424:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|KROM:Scan_code_to_ASCII_table|altsyncram:altsyncram_component|altsyncram_6424:auto_generated                                                                                                                                                                                                                   ; altsyncram_6424                   ; work         ;
;       |altsyncram:Qascii_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|altsyncram:Qascii_rtl_0                                                                                                                                                                                                                                                                                        ; altsyncram                        ; work         ;
;          |altsyncram_2qp1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|altsyncram:Qascii_rtl_0|altsyncram_2qp1:auto_generated                                                                                                                                                                                                                                                         ; altsyncram_2qp1                   ; work         ;
;       |debounce:clk_debounce|                                                                                                           ; 2.3 (2.3)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|keyboard:Keyboard_Interface|debounce:clk_debounce                                                                                                                                                                                                                                                                                          ; debounce                          ; work         ;
;    |prog_rom:Program_ROM|                                                                                                               ; 45.5 (0.0)           ; 49.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 69 (0)                    ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM                                                                                                                                                                                                                                                                                                                       ; prog_rom                          ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 45.5 (0.0)           ; 49.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 69 (0)                    ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;          |altsyncram_8j44:auto_generated|                                                                                               ; 45.5 (0.0)           ; 49.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 69 (0)                    ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_8j44                   ; work         ;
;             |altsyncram_t453:altsyncram1|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1                                                                                                                                                                                                                            ; altsyncram_t453                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 45.5 (35.5)          ; 49.0 (38.3)                      ; 3.5 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (33)             ; 69 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                              ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 10.0 (10.0)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                           ; sld_rom_sr                        ; work         ;
;    |random:Pseudo_Random|                                                                                                               ; 464.8 (464.8)        ; 569.8 (569.8)                    ; 109.3 (109.3)                                     ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 575 (575)           ; 698 (698)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|random:Pseudo_Random                                                                                                                                                                                                                                                                                                                       ; random                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 58.5 (0.5)           ; 70.5 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 58.0 (0.0)           ; 70.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 58.0 (0.0)           ; 70.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 58.0 (1.0)           ; 70.0 (2.3)                       ; 12.0 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (1)              ; 88 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 57.0 (0.0)           ; 67.7 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 57.0 (37.4)          ; 67.7 (47.9)                      ; 10.7 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (63)             ; 83 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |stack_mem:Stack_Memory|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|stack_mem:Stack_Memory                                                                                                                                                                                                                                                                                                                     ; stack_mem                         ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|stack_mem:Stack_Memory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;          |altsyncram_p604:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Rhody_System|stack_mem:Stack_Memory|altsyncram:altsyncram_component|altsyncram_p604:auto_generated                                                                                                                                                                                                                                                      ; altsyncram_p604                   ; work         ;
;    |sys_rom:SYS_ROM|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Rhody_System|sys_rom:SYS_ROM                                                                                                                                                                                                                                                                                                                            ; sys_rom                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Rhody_System|sys_rom:SYS_ROM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;          |altsyncram_mb24:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Rhody_System|sys_rom:SYS_ROM|altsyncram:altsyncram_component|altsyncram_mb24:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_mb24                   ; work         ;
;    |timer:System_Timer0|                                                                                                                ; 20.3 (20.3)          ; 21.0 (21.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|timer:System_Timer0                                                                                                                                                                                                                                                                                                                        ; timer                             ; work         ;
;    |vga3:Video_VGA3|                                                                                                                    ; 228.9 (150.1)        ; 227.2 (147.0)                    ; 9.3 (6.0)                                         ; 11.1 (9.1)                       ; 0.0 (0.0)            ; 305 (167)           ; 76 (64)                   ; 0 (0)         ; 2572288           ; 314   ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3                                                                                                                                                                                                                                                                                                                            ; vga3                              ; work         ;
;       |vgapll:pll|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vgapll:pll                                                                                                                                                                                                                                                                                                                 ; vgapll                            ; vgapll       ;
;          |vgapll_0002:vgapll_inst|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst                                                                                                                                                                                                                                                                                         ; vgapll_0002                       ; vgapll       ;
;             |altera_pll:altera_pll_i|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                 ; altera_pll                        ; work         ;
;       |vramg1:VRAM_graphics_512x512|                                                                                                    ; 62.8 (0.0)           ; 64.8 (0.0)                       ; 3.3 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 5 (0)                     ; 0 (0)         ; 2048000           ; 250   ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512                                                                                                                                                                                                                                                                                               ; vramg1                            ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 62.8 (0.0)           ; 64.8 (0.0)                       ; 3.3 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 5 (0)                     ; 0 (0)         ; 2048000           ; 250   ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;             |altsyncram_jv14:auto_generated|                                                                                            ; 62.8 (1.4)           ; 64.8 (1.8)                       ; 3.3 (0.5)                                         ; 1.3 (0.1)                        ; 0.0 (0.0)            ; 111 (0)             ; 5 (5)                     ; 0 (0)         ; 2048000           ; 250   ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated                                                                                                                                                                                                                                ; altsyncram_jv14                   ; work         ;
;                |decode_l2a:rden_decode_a|                                                                                               ; 16.5 (16.5)          ; 19.0 (19.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a                                                                                                                                                                                                       ; decode_l2a                        ; work         ;
;                |decode_l2a:rden_decode_b|                                                                                               ; 19.4 (19.4)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b                                                                                                                                                                                                       ; decode_l2a                        ; work         ;
;                |decode_sma:decode3|                                                                                                     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3                                                                                                                                                                                                             ; decode_sma                        ; work         ;
;                |mux_chb:mux5|                                                                                                           ; 9.5 (9.5)            ; 9.0 (9.0)                        ; 0.3 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|mux_chb:mux5                                                                                                                                                                                                                   ; mux_chb                           ; work         ;
;       |vramg2:VRAM_graphics_128x512|                                                                                                    ; 16.0 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 7 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512                                                                                                                                                                                                                                                                                               ; vramg2                            ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 16.0 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 7 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;             |altsyncram_7t14:auto_generated|                                                                                            ; 16.0 (2.5)           ; 15.3 (2.8)                       ; 0.0 (0.8)                                         ; 0.7 (0.5)                        ; 0.0 (0.0)            ; 27 (0)              ; 7 (7)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated                                                                                                                                                                                                                                ; altsyncram_7t14                   ; work         ;
;                |decode_61a:rden_decode_a|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a                                                                                                                                                                                                       ; decode_61a                        ; work         ;
;                |decode_61a:rden_decode_b|                                                                                               ; 3.2 (3.2)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b                                                                                                                                                                                                       ; decode_61a                        ; work         ;
;                |decode_dla:decode3|                                                                                                     ; 6.3 (6.3)            ; 6.5 (6.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3                                                                                                                                                                                                             ; decode_dla                        ; work         ;
;                |mux_tfb:mux5|                                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Rhody_System|vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|mux_tfb:mux5                                                                                                                                                                                                                   ; mux_tfb                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[1]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MTL_TOUCH_I2C_SCL ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MTL_TOUCH_I2C_SDA ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MTL_TOUCH_INT_n   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                  ;                   ;         ;
; SW[8]                                                                                                                   ;                   ;         ;
; SW[9]                                                                                                                   ;                   ;         ;
; PS2_CLK2                                                                                                                ;                   ;         ;
; PS2_DAT2                                                                                                                ;                   ;         ;
; PS2_CLK                                                                                                                 ;                   ;         ;
;      - keyboard:Keyboard_Interface|debounce:clk_debounce|shift[0]                                                       ; 0                 ; 0       ;
; PS2_DAT                                                                                                                 ;                   ;         ;
;      - keyboard:Keyboard_Interface|scan_code[7]~0                                                                       ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[4]~1                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|\receiver:index[0]~0                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|\receiver:index[4]~0                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|\receiver:index[3]~0                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|\receiver:index[2]~0                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|\receiver:index[1]~0                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[3]~2                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[6]~3                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[1]~4                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[7]~5                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[5]~6                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[2]~7                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|rxbuf[0]~8                                                                           ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|done~0                                                                               ; 0                 ; 0       ;
; MTL_TOUCH_I2C_SDA                                                                                                       ;                   ;         ;
;      - i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0 ; 0                 ; 0       ;
; KEY[2]                                                                                                                  ;                   ;         ;
;      - Rhody_CPU_pipe_div:the_cpu|LEDR[0]~0                                                                             ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|LEDR[1]~1                                                                             ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|LEDR[2]~2                                                                             ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|LEDR[3]~3                                                                             ; 0                 ; 0       ;
; KEY[3]                                                                                                                  ;                   ;         ;
;      - gpio:GPIO_interface|disp[0]~0                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[1]~1                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[2]~2                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display0|aout[0]~0                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[3]~3                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display0|aout[4]~4                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display0|aout[5]~5                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[4]~4                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[5]~5                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[6]~6                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display1|aout[0]~0                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[7]~7                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display1|aout[4]~4                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display1|aout[5]~5                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[8]~8                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[9]~9                                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[10]~10                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display2|aout[0]~0                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[11]~11                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display2|aout[4]~4                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display2|aout[5]~5                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[12]~12                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[13]~13                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[14]~14                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display3|aout[0]~0                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|disp[15]~15                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display3|aout[4]~4                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|sevenseg:display3|aout[5]~5                                                                  ; 0                 ; 0       ;
; CLOCK_50                                                                                                                ;                   ;         ;
; KEY[0]                                                                                                                  ;                   ;         ;
;      - vga3:Video_VGA3|gg[1]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gr[1]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gg[0]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gg[2]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gb[0]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gb[1]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gr[2]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|gr[0]                                                                                            ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|PSW[0]                                                                                ; 0                 ; 0       ;
;      - vga3:Video_VGA3|vga_hs                                                                                           ; 0                 ; 0       ;
;      - vga3:Video_VGA3|vga_vs                                                                                           ; 0                 ; 0       ;
;      - vga3:Video_VGA3|blank                                                                                            ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|PSW[2]                                                                                ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~2                                                                     ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~3                                                                     ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~8                                                                     ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~11                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~12                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~15                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~18                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~21                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~22                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~25                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~26                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~27                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~29                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~30                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~31                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~37                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~41                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~43                                                                    ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|Decoder0~44                                                                    ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|PSW[3]~3                                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[4][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[5][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[6][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[7][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[3][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[1][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[2][31]                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[0][31]                                                                  ; 0                 ; 0       ;
;      - vga3:Video_VGA3|b2                                                                                               ; 0                 ; 0       ;
;      - vga3:Video_VGA3|p1[9]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|p1[8]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|p1[7]                                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|h1                                                                                               ; 0                 ; 0       ;
;      - vga3:Video_VGA3|v1                                                                                               ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|txr[4]                                                                         ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|txr[0]                                                                         ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[3]                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|MDR_in[3]~1                                                                           ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[2]                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|operand1[31]~1                                                                        ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[4]                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[4][0]~78                                                                ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[5][0]~84                                                                ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[6][0]~90                                                                ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[7][0]~96                                                                ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[3][0]~102                                                               ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[1][0]~108                                                               ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[2][0]~114                                                               ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[0][0]~120                                                               ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[4][16]~127                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[5][16]~130                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[6][16]~133                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[7][16]~136                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[3][16]~139                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[1][16]~142                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[2][16]~145                                                              ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|register_file[0][16]~148                                                              ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[0]                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[1]                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|MDR_out[17]~5                                                                         ; 0                 ; 0       ;
;      - vga3:Video_VGA3|b1                                                                                               ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|MAR[19]~15                                                                            ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|Qascii~12                                                                            ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|kascii[0]~0                                                                          ; 0                 ; 0       ;
;      - random:Pseudo_Random|rand[31]~0                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|operand0_div[12]~0                                                                    ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[5]                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[6]                                                                                  ; 0                 ; 0       ;
;      - gpio:GPIO_interface|gpio_out[7]                                                                                  ; 0                 ; 0       ;
;      - Rhody_CPU_pipe_div:the_cpu|PSW[16]~34                                                                            ; 0                 ; 0       ;
;      - vga3:Video_VGA3|b0                                                                                               ; 0                 ; 0       ;
;      - vga3:Video_VGA3|py[6]~0                                                                                          ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|cr[6]                                                                          ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|cr[5]                                                                          ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|cr[4]                                                                          ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[2][31]~2                                                                              ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[8][31]~3                                                                              ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[10][31]~4                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[4][31]~5                                                                              ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[6][31]~6                                                                              ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[12][31]~7                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[14][31]~8                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[1][31]~9                                                                              ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[3][31]~10                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[9][31]~11                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[11][31]~12                                                                            ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[5][31]~13                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[7][31]~14                                                                             ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[13][31]~15                                                                            ; 0                 ; 0       ;
;      - random:Pseudo_Random|state[15][31]~16                                                                            ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|cr[7]                                                                          ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|done                                                                                 ; 0                 ; 0       ;
;      - keyboard:Keyboard_Interface|handshaking~0                                                                        ; 0                 ; 0       ;
;      - random:Pseudo_Random|c[3]~2                                                                                      ; 0                 ; 0       ;
;      - random:Pseudo_Random|b[31]~0                                                                                     ; 0                 ; 0       ;
;      - random:Pseudo_Random|d[31]~0                                                                                     ; 0                 ; 0       ;
;      - random:Pseudo_Random|a[29]~0                                                                                     ; 0                 ; 0       ;
;      - random:Pseudo_Random|c[31]~3                                                                                     ; 0                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|cr[0]                                                                          ; 0                 ; 0       ;
;      - vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL        ; 0                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                              ; 0                 ; 0       ;
; MTL_TOUCH_INT_n                                                                                                         ;                   ;         ;
;      - i2c_touch_config:Terasic_Touch_IP|pre_touch_int_n                                                                ; 1                 ; 0       ;
;      - i2c_touch_config:Terasic_Touch_IP|int_n                                                                          ; 1                 ; 0       ;
; SW[3]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[3]                                                                                  ; 0                 ; 0       ;
; SW[2]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[2]                                                                                  ; 1                 ; 0       ;
; SW[4]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[4]                                                                                  ; 0                 ; 0       ;
; SW[0]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[0]                                                                                  ; 1                 ; 0       ;
; SW[1]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[1]                                                                                  ; 1                 ; 0       ;
; SW[5]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[5]                                                                                  ; 1                 ; 0       ;
; SW[6]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[6]                                                                                  ; 0                 ; 0       ;
; SW[7]                                                                                                                   ;                   ;         ;
;      - gpio:GPIO_interface|gpio_out[7]                                                                                  ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 2670    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 565     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 114     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|CPU_State_Machine~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y21_N24        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MAR[19]~15                                                                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y21_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MAR[21]~44                                                                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y21_N51        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MAR[21]~45                                                                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y21_N24        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MDR_in[3]~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y16_N0         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[17]~5                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y21_N0         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[18]~3                                                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y21_N0         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[18]~8                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y20_N30        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PC[11]~11                                                                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y21_N54        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PC[11]~15                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y18_N48        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PC[1]~3                                                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y20_N57        ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PC[27]~26                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y18_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PSW[16]~34                                                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y19_N27        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|PSW[3]~3                                                                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y20_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|SP[7]~3                                                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y21_N18        ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|selnose[297]                                                                                                                                                                               ; LABCELL_X24_Y31_N45        ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|selnose[495]                                                                                                                                                                               ; LABCELL_X24_Y33_N12        ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|selnose[726]                                                                                                                                                                               ; LABCELL_X19_Y37_N15        ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|selnose[924]                                                                                                                                                                               ; LABCELL_X18_Y30_N42        ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|selnose[99]                                                                                                                                                                                ; MLABCELL_X28_Y30_N0        ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|operand0_div[12]~0                                                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y21_N30       ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|operand1[31]~1                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y21_N33       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|operand1_div[31]                                                                                                                                                                                                                                                                                                                ; FF_X29_Y22_N38             ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[0][0]~120                                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y25_N36       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[0][12]~118                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y25_N9         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[0][16]~148                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y25_N6        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[1][0]~108                                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y25_N18        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[1][16]~142                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y24_N18       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[1][7]~106                                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y25_N30        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[2][0]~114                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y25_N24       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[2][16]~145                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y25_N6        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[2][2]~112                                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y25_N42        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[3][0]~102                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y24_N42        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[3][16]~139                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y24_N24        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[3][8]~100                                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y25_N12        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[4][0]~78                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y25_N48        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[4][10]~76                                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y25_N33       ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[4][16]~127                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y25_N6         ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[5][0]~84                                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y25_N30       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[5][16]~130                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y24_N42       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[5][5]~82                                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y25_N57        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[6][0]~90                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y25_N24       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[6][11]~88                                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y25_N18       ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[6][16]~133                                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y25_N6        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[7][0]~96                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y25_N42        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[7][16]~136                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y24_N24       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|register_file[7][2]~94                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y25_N42        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|stall~6                                                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y20_N6         ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipe_div:the_cpu|update                                                                                                                                                                                                                                                                                                                          ; FF_X39_Y18_N26             ; 257     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 164     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y13_N39        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y13_N54        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y13_N12        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; comb~4                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y13_N30        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~11                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y11_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~12                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y11_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~13                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~15                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~16                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~17                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~18                                                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y13_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~19                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~2                                                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y13_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~21                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y14_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~22                                                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y13_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~23                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~25                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y14_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~26                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y13_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~27                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y13_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~29                                                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y13_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~30                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y13_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~31                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~32                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~33                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~34                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~35                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y12_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~37                                                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y12_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~38                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~39                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y13_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~4                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y13_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~41                                                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y12_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~43                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y14_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~44                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y13_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~5                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y13_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~8                                                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y13_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|Decoder0~9                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y13_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|cnt[0]~1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X84_Y12_N42       ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|cnt[0]~3                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X84_Y12_N45       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~8                                                                                                                                                                                                                                                                       ; LABCELL_X81_Y11_N42        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                                                                                               ; FF_X84_Y9_N14              ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~2                                                                                                                                                                                                                                        ; LABCELL_X80_Y11_N21        ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|i2c_master_byte_ctrl:byte_controller|sr[2]~1                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y11_N15        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_touch_config:Terasic_Touch_IP|oREADY                                                                                                                                                                                                                                                                                                                   ; FF_X84_Y12_N50             ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|Qascii~12                                                                                                                                                                                                                                                                                                                      ; LABCELL_X9_Y1_N45          ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|debounce:clk_debounce|output                                                                                                                                                                                                                                                                                                   ; FF_X8_Y1_N5                ; 23      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|done                                                                                                                                                                                                                                                                                                                           ; FF_X7_Y2_N11               ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|handshaking~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X6_Y1_N33         ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|kascii[0]~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y1_N45         ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; keyboard:Keyboard_Interface|scan_code[7]~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X7_Y2_N18          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                               ; LABCELL_X1_Y5_N45          ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                  ; LABCELL_X1_Y5_N57          ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                  ; LABCELL_X1_Y5_N51          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                  ; LABCELL_X1_Y4_N12          ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                  ; LABCELL_X1_Y5_N36          ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~0                                                                                                                                                                                                                        ; LABCELL_X1_Y5_N54          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24]~1                                                                                                                                                                                                                       ; LABCELL_X1_Y4_N21          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                              ; LABCELL_X2_Y4_N9           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                                         ; LABCELL_X1_Y3_N21          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|SV.s10                                                                                                                                                                                                                                                                                                                                ; FF_X46_Y11_N41             ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|SV.s6                                                                                                                                                                                                                                                                                                                                 ; FF_X46_Y11_N35             ; 95      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|a[29]~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y11_N18        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|b[31]~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N9         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|c[31]~3                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N54        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|c[3]~2                                                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y12_N24        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|d[31]~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y11_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|index[2]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y12_N42        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|rand[31]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y13_N3         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[0][22]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y14_N36        ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[10][31]~4                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X52_Y14_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[11][31]~12                                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y12_N24        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[12][31]~7                                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y13_N33        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[13][31]~15                                                                                                                                                                                                                                                                                                                      ; LABCELL_X56_Y14_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[14][31]~8                                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y13_N9         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[15][31]~16                                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y11_N33        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[1][31]~9                                                                                                                                                                                                                                                                                                                        ; LABCELL_X53_Y13_N51        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[2][31]~2                                                                                                                                                                                                                                                                                                                        ; LABCELL_X53_Y13_N21        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[3][31]~10                                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y13_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[4][31]~5                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y14_N57       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[5][31]~13                                                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y14_N21        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[6][31]~6                                                                                                                                                                                                                                                                                                                        ; LABCELL_X53_Y13_N42        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[7][31]~14                                                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y14_N18        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[8][31]~3                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y14_N48       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; random:Pseudo_Random|state[9][31]~11                                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y13_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y1_N56               ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~4                      ; LABCELL_X4_Y2_N6           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y1_N3           ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y2_N0           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X2_Y3_N50               ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X1_Y1_N48          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X2_Y3_N35               ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X4_Y2_N51          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X4_Y2_N21          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X4_Y2_N36          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~1 ; LABCELL_X4_Y2_N39          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N53               ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y2_N5                ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y2_N56               ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y2_N15          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y2_N44               ; 33      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y2_N6           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timer:System_Timer0|Equal0~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N54        ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; timer:System_Timer0|count[12]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y16_N6         ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|gg[1]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y23_N54        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|py[6]~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y28_N57       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 385     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3753w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3770w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3780w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3790w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3800w[3]~0                                                                                                                                                                                                     ; LABCELL_X46_Y35_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3810w[3]~0                                                                                                                                                                                                     ; LABCELL_X46_Y35_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3820w[3]~0                                                                                                                                                                                                     ; LABCELL_X46_Y35_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3830w[3]~0                                                                                                                                                                                                     ; LABCELL_X46_Y35_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3852w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3863w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3873w[3]                                                                                                                                                                                                       ; LABCELL_X45_Y30_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3883w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3893w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3903w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3913w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3923w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3944w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3955w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3965w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3975w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3985w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode3995w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4005w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4015w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4036w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4047w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4057w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4067w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4077w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4087w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4097w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_a|w_anode4107w[3]                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N6        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3753w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3770w[3]~0                                                                                                                                                                                                     ; LABCELL_X40_Y23_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3780w[3]~0                                                                                                                                                                                                     ; LABCELL_X50_Y20_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3790w[3]~0                                                                                                                                                                                                     ; LABCELL_X42_Y30_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3800w[3]~0                                                                                                                                                                                                     ; LABCELL_X45_Y33_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3810w[3]~0                                                                                                                                                                                                     ; LABCELL_X45_Y33_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3820w[3]~0                                                                                                                                                                                                     ; LABCELL_X45_Y33_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3830w[3]~0                                                                                                                                                                                                     ; LABCELL_X45_Y33_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3852w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3863w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3873w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3883w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3893w[3]                                                                                                                                                                                                       ; LABCELL_X40_Y35_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3903w[3]                                                                                                                                                                                                       ; LABCELL_X40_Y35_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3913w[3]                                                                                                                                                                                                       ; LABCELL_X40_Y35_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3923w[3]                                                                                                                                                                                                       ; LABCELL_X40_Y35_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3944w[3]                                                                                                                                                                                                       ; LABCELL_X45_Y33_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3955w[3]                                                                                                                                                                                                       ; LABCELL_X45_Y33_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3965w[3]                                                                                                                                                                                                       ; LABCELL_X45_Y33_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3975w[3]                                                                                                                                                                                                       ; LABCELL_X45_Y33_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3985w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode3995w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4005w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4015w[3]                                                                                                                                                                                                       ; LABCELL_X42_Y30_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4036w[3]                                                                                                                                                                                                       ; MLABCELL_X59_Y19_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4047w[3]                                                                                                                                                                                                       ; LABCELL_X43_Y16_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4057w[3]                                                                                                                                                                                                       ; LABCELL_X57_Y19_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4067w[3]                                                                                                                                                                                                       ; LABCELL_X43_Y18_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4077w[3]                                                                                                                                                                                                       ; MLABCELL_X59_Y19_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4087w[3]                                                                                                                                                                                                       ; LABCELL_X53_Y25_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4097w[3]                                                                                                                                                                                                       ; LABCELL_X53_Y25_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_l2a:rden_decode_b|w_anode4107w[3]                                                                                                                                                                                                       ; LABCELL_X53_Y25_N18        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3374w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N51        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3391w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3401w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N45        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3411w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3421w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N36        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3431w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N33        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3441w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N39        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3451w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N30        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3472w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N51        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3483w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N57        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3493w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N12        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3503w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N54        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3513w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N45        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3523w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N30        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3533w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3543w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N3         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3563w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3574w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N21        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3584w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N15        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3594w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N18        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3604w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3614w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N33        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3624w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N9         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3634w[3]                                                                                                                                                                                                             ; LABCELL_X40_Y35_N0         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3654w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N24        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3665w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N9         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3675w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N27        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3685w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3695w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N12        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3705w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N57        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3715w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N15        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|decode_sma:decode3|w_anode3725w[3]                                                                                                                                                                                                             ; LABCELL_X53_Y25_N54        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3301w[3]                                                                                                                                                                                                       ; LABCELL_X46_Y35_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3319w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3330w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N15       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3341w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3352w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3363w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3374w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_a|w_anode3385w[3]~0                                                                                                                                                                                                     ; MLABCELL_X47_Y20_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3330w[3]~0                                                                                                                                                                                                     ; LABCELL_X48_Y20_N30        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3341w[3]~0                                                                                                                                                                                                     ; LABCELL_X42_Y17_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3352w[3]~0                                                                                                                                                                                                     ; LABCELL_X45_Y33_N51        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3363w[3]~0                                                                                                                                                                                                     ; LABCELL_X42_Y30_N30        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3374w[3]~0                                                                                                                                                                                                     ; MLABCELL_X59_Y19_N51       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_61a:rden_decode_b|w_anode3385w[3]~0                                                                                                                                                                                                     ; LABCELL_X42_Y17_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3213w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N12        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3213w[3]~1                                                                                                                                                                                                           ; LABCELL_X42_Y30_N0         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3230w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N15        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3230w[3]~0                                                                                                                                                                                                           ; LABCELL_X42_Y30_N54        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3240w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N18        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3250w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N24        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3260w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N21        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3270w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N27        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3280w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|decode_dla:decode3|w_anode3290w[3]                                                                                                                                                                                                             ; LABCELL_X42_Y17_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                  ; PIN_AF14                   ; 2670    ; Global Clock         ; GCLK7            ; --                        ;
; KEY[0]                                                                                    ; PIN_AA14                   ; 565     ; Global Clock         ; GCLK6            ; --                        ;
; vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 385     ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; ~GND                                  ; 5954    ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[7] ; 651     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[3] ; 650     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[1] ; 650     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[0] ; 650     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[6] ; 649     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[5] ; 649     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[4] ; 649     ;
; Rhody_CPU_pipe_div:the_cpu|MDR_out[2] ; 649     ;
+---------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF           ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_5l21:auto_generated|altsyncram_dr91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 12           ; 4            ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 48      ; 4                           ; 12                          ; 4                           ; 12                          ; 48                  ; 0           ; 12         ; None          ; LAB_X21_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;                      ;                 ;                 ;          ;                        ;                                             ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|alt_u_div_ncg:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_6l21:auto_generated|altsyncram_er91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 13           ; 3            ; 13           ; yes                    ; no                      ; no                     ; yes                     ; 39      ; 3                           ; 13                          ; 3                           ; 13                          ; 39                  ; 0           ; 13         ; None          ; LAB_X21_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;                      ;                 ;                 ;          ;                        ;                                             ;
; Rhody_CPU_pipe_div:the_cpu|lpmdivide:LPM_DIVIDE|lpm_divide:LPM_DIVIDE_component|lpm_divide_8br:auto_generated|sign_div_unsign_kqh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_sj21:auto_generated|altsyncram_to91:altsyncram5|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 9            ; 5            ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 45      ; 5                           ; 9                           ; 5                           ; 9                           ; 45                  ; 0           ; 9          ; None          ; LAB_X21_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;                      ;                 ;                 ;          ;                        ;                                             ;
; buf_mem:Buffer_Memory|altsyncram:altsyncram_component|altsyncram_q514:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144  ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32          ; 0          ; None          ; M10K_X26_Y9_N0, M10K_X26_Y10_N0, M10K_X26_Y2_N0, M10K_X41_Y2_N0, M10K_X41_Y14_N0, M10K_X41_Y3_N0, M10K_X41_Y13_N0, M10K_X5_Y12_N0, M10K_X38_Y4_N0, M10K_X41_Y16_N0, M10K_X38_Y3_N0, M10K_X14_Y4_N0, M10K_X14_Y13_N0, M10K_X26_Y4_N0, M10K_X38_Y8_N0, M10K_X38_Y11_N0, M10K_X38_Y16_N0, M10K_X26_Y3_N0, M10K_X38_Y18_N0, M10K_X38_Y5_N0, M10K_X14_Y12_N0, M10K_X26_Y16_N0, M10K_X14_Y17_N0, M10K_X26_Y5_N0, M10K_X14_Y10_N0, M10K_X38_Y17_N0, M10K_X41_Y18_N0, M10K_X38_Y15_N0, M10K_X38_Y7_N0, M10K_X41_Y17_N0, M10K_X41_Y15_N0, M10K_X5_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; data_mem:Data_Memory|altsyncram:altsyncram_component|altsyncram_p604:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384   ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2           ; 0          ; None          ; M10K_X41_Y12_N0, M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; keyboard:Keyboard_Interface|KROM:Scan_code_to_ASCII_table|altsyncram:altsyncram_component|altsyncram_6424:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048    ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1           ; 0          ; ./IO/k2a.mif  ; M10K_X14_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; keyboard:Keyboard_Interface|altsyncram:Qascii_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64      ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None          ; M10K_X5_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ALTSYNCRAM                                                                                                                                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536   ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 7           ; 0          ; Rhody_CLI.hex ; M10K_X5_Y5_N0, M10K_X5_Y4_N0, M10K_X5_Y2_N0, M10K_X5_Y7_N0, M10K_X5_Y3_N0, M10K_X5_Y6_N0, M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; stack_mem:Stack_Memory|altsyncram:altsyncram_component|altsyncram_p604:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384   ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2           ; 0          ; None          ; M10K_X38_Y12_N0, M10K_X38_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sys_rom:SYS_ROM|altsyncram:altsyncram_component|altsyncram_mb24:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0          ; Library.hex   ; M10K_X38_Y10_N0, M10K_X26_Y12_N0, M10K_X26_Y13_N0, M10K_X58_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; vga3:Video_VGA3|vramg1:VRAM_graphics_512x512|altsyncram:altsyncram_component|altsyncram_jv14:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; True Dual Port   ; Dual Clocks  ; 256000       ; 8            ; 256000       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048000 ; 256000                      ; 8                           ; 256000                      ; 8                           ; 2048000             ; 250         ; 0          ; None          ; M10K_X76_Y24_N0, M10K_X14_Y15_N0, M10K_X69_Y24_N0, M10K_X38_Y24_N0, M10K_X76_Y30_N0, M10K_X49_Y33_N0, M10K_X26_Y31_N0, M10K_X49_Y25_N0, M10K_X41_Y30_N0, M10K_X14_Y24_N0, M10K_X26_Y28_N0, M10K_X38_Y25_N0, M10K_X38_Y49_N0, M10K_X5_Y43_N0, M10K_X26_Y48_N0, M10K_X41_Y49_N0, M10K_X38_Y45_N0, M10K_X5_Y41_N0, M10K_X26_Y50_N0, M10K_X14_Y50_N0, M10K_X5_Y44_N0, M10K_X14_Y47_N0, M10K_X5_Y40_N0, M10K_X14_Y45_N0, M10K_X76_Y13_N0, M10K_X58_Y17_N0, M10K_X76_Y9_N0, M10K_X69_Y31_N0, M10K_X69_Y19_N0, M10K_X58_Y25_N0, M10K_X76_Y21_N0, M10K_X38_Y21_N0, M10K_X5_Y13_N0, M10K_X49_Y19_N0, M10K_X14_Y19_N0, M10K_X41_Y38_N0, M10K_X14_Y43_N0, M10K_X26_Y38_N0, M10K_X26_Y40_N0, M10K_X69_Y29_N0, M10K_X49_Y29_N0, M10K_X76_Y33_N0, M10K_X41_Y24_N0, M10K_X5_Y38_N0, M10K_X14_Y44_N0, M10K_X14_Y42_N0, M10K_X49_Y43_N0, M10K_X26_Y30_N0, M10K_X38_Y22_N0, M10K_X14_Y31_N0, M10K_X14_Y32_N0, M10K_X69_Y20_N0, M10K_X76_Y15_N0, M10K_X76_Y11_N0, M10K_X76_Y20_N0, M10K_X49_Y39_N0, M10K_X5_Y42_N0, M10K_X26_Y44_N0, M10K_X41_Y43_N0, M10K_X58_Y24_N0, M10K_X49_Y24_N0, M10K_X76_Y28_N0, M10K_X69_Y27_N0, M10K_X26_Y23_N0, M10K_X76_Y27_N0, M10K_X26_Y25_N0, M10K_X69_Y35_N0, M10K_X69_Y36_N0, M10K_X76_Y35_N0, M10K_X41_Y28_N0, M10K_X38_Y29_N0, M10K_X14_Y27_N0, M10K_X14_Y28_N0, M10K_X38_Y27_N0, M10K_X76_Y36_N0, M10K_X14_Y38_N0, M10K_X41_Y40_N0, M10K_X58_Y36_N0, M10K_X38_Y36_N0, M10K_X38_Y34_N0, M10K_X38_Y39_N0, M10K_X41_Y39_N0, M10K_X14_Y41_N0, M10K_X49_Y41_N0, M10K_X14_Y40_N0, M10K_X14_Y39_N0, M10K_X58_Y21_N0, M10K_X49_Y18_N0, M10K_X58_Y13_N0, M10K_X58_Y33_N0, M10K_X76_Y26_N0, M10K_X58_Y29_N0, M10K_X58_Y27_N0, M10K_X41_Y22_N0, M10K_X26_Y19_N0, M10K_X76_Y16_N0, M10K_X38_Y20_N0, M10K_X38_Y41_N0, M10K_X49_Y42_N0, M10K_X49_Y44_N0, M10K_X49_Y45_N0, M10K_X69_Y34_N0, M10K_X69_Y32_N0, M10K_X58_Y32_N0, M10K_X49_Y32_N0, M10K_X41_Y42_N0, M10K_X26_Y37_N0, M10K_X38_Y42_N0, M10K_X26_Y36_N0, M10K_X26_Y33_N0, M10K_X26_Y22_N0, M10K_X26_Y32_N0, M10K_X41_Y36_N0, M10K_X69_Y13_N0, M10K_X69_Y16_N0, M10K_X58_Y9_N0, M10K_X76_Y18_N0, M10K_X38_Y40_N0, M10K_X26_Y42_N0, M10K_X26_Y45_N0, M10K_X49_Y38_N0, M10K_X76_Y23_N0, M10K_X49_Y23_N0, M10K_X76_Y22_N0, M10K_X49_Y27_N0, M10K_X76_Y25_N0, M10K_X38_Y23_N0, M10K_X76_Y29_N0, M10K_X26_Y21_N0, M10K_X49_Y30_N0, M10K_X41_Y29_N0, M10K_X58_Y31_N0, M10K_X38_Y31_N0, M10K_X26_Y29_N0, M10K_X14_Y26_N0, M10K_X14_Y29_N0, M10K_X41_Y26_N0, M10K_X38_Y44_N0, M10K_X41_Y44_N0, M10K_X26_Y46_N0, M10K_X41_Y46_N0, M10K_X41_Y41_N0, M10K_X14_Y33_N0, M10K_X49_Y47_N0, M10K_X26_Y41_N0, M10K_X41_Y47_N0, M10K_X49_Y46_N0, M10K_X38_Y46_N0, M10K_X49_Y40_N0, M10K_X69_Y17_N0, M10K_X49_Y17_N0, M10K_X76_Y14_N0, M10K_X69_Y18_N0, M10K_X58_Y30_N0, M10K_X41_Y23_N0, M10K_X69_Y25_N0, M10K_X38_Y28_N0, M10K_X26_Y20_N0, M10K_X49_Y22_N0, M10K_X14_Y25_N0, M10K_X38_Y38_N0, M10K_X5_Y34_N0, M10K_X38_Y50_N0, M10K_X38_Y51_N0, M10K_X49_Y31_N0, M10K_X5_Y33_N0, M10K_X38_Y35_N0, M10K_X41_Y33_N0, M10K_X14_Y48_N0, M10K_X26_Y47_N0, M10K_X5_Y46_N0, M10K_X49_Y50_N0, M10K_X41_Y31_N0, M10K_X14_Y23_N0, M10K_X41_Y32_N0, M10K_X14_Y34_N0, M10K_X49_Y21_N0, M10K_X49_Y15_N0, M10K_X58_Y20_N0, M10K_X69_Y23_N0, M10K_X26_Y49_N0, M10K_X5_Y45_N0, M10K_X26_Y43_N0, M10K_X49_Y49_N0, M10K_X69_Y30_N0, M10K_X58_Y28_N0, M10K_X69_Y28_N0, M10K_X38_Y26_N0, M10K_X5_Y14_N0, M10K_X49_Y26_N0, M10K_X14_Y22_N0, M10K_X76_Y34_N0, M10K_X5_Y35_N0, M10K_X49_Y35_N0, M10K_X38_Y33_N0, M10K_X38_Y30_N0, M10K_X26_Y24_N0, M10K_X14_Y30_N0, M10K_X26_Y35_N0, M10K_X38_Y37_N0, M10K_X5_Y39_N0, M10K_X41_Y35_N0, M10K_X58_Y35_N0, M10K_X41_Y37_N0, M10K_X49_Y36_N0, M10K_X14_Y35_N0, M10K_X5_Y36_N0, M10K_X14_Y37_N0, M10K_X14_Y36_N0, M10K_X5_Y37_N0, M10K_X26_Y39_N0, M10K_X69_Y12_N0, M10K_X69_Y15_N0, M10K_X69_Y9_N0, M10K_X76_Y17_N0, M10K_X58_Y19_N0, M10K_X58_Y22_N0, M10K_X69_Y22_N0, M10K_X41_Y27_N0, M10K_X49_Y28_N0, M10K_X14_Y21_N0, M10K_X49_Y16_N0, M10K_X14_Y20_N0, M10K_X41_Y45_N0, M10K_X38_Y43_N0, M10K_X26_Y51_N0, M10K_X41_Y51_N0, M10K_X76_Y32_N0, M10K_X49_Y34_N0, M10K_X76_Y31_N0, M10K_X41_Y34_N0, M10K_X49_Y48_N0, M10K_X26_Y34_N0, M10K_X14_Y46_N0, M10K_X41_Y50_N0, M10K_X38_Y32_N0, M10K_X26_Y26_N0, M10K_X26_Y27_N0, M10K_X41_Y25_N0, M10K_X76_Y12_N0, M10K_X76_Y19_N0, M10K_X76_Y10_N0, M10K_X69_Y33_N0, M10K_X41_Y48_N0, M10K_X38_Y47_N0, M10K_X38_Y48_N0, M10K_X49_Y51_N0, M10K_X58_Y23_N0, M10K_X58_Y26_N0, M10K_X69_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; vga3:Video_VGA3|vramg2:VRAM_graphics_128x512|altsyncram:altsyncram_component|altsyncram_7t14:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; True Dual Port   ; Dual Clocks  ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288  ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0          ; None          ; M10K_X49_Y9_N0, M10K_X26_Y8_N0, M10K_X41_Y7_N0, M10K_X58_Y5_N0, M10K_X14_Y14_N0, M10K_X69_Y6_N0, M10K_X69_Y7_N0, M10K_X58_Y10_N0, M10K_X41_Y21_N0, M10K_X26_Y18_N0, M10K_X38_Y9_N0, M10K_X69_Y10_N0, M10K_X58_Y15_N0, M10K_X69_Y21_N0, M10K_X58_Y12_N0, M10K_X69_Y11_N0, M10K_X58_Y11_N0, M10K_X26_Y11_N0, M10K_X49_Y12_N0, M10K_X26_Y14_N0, M10K_X14_Y11_N0, M10K_X26_Y15_N0, M10K_X58_Y18_N0, M10K_X41_Y11_N0, M10K_X38_Y19_N0, M10K_X49_Y6_N0, M10K_X26_Y17_N0, M10K_X26_Y7_N0, M10K_X58_Y6_N0, M10K_X41_Y19_N0, M10K_X58_Y4_N0, M10K_X58_Y16_N0, M10K_X58_Y7_N0, M10K_X14_Y7_N0, M10K_X49_Y11_N0, M10K_X41_Y10_N0, M10K_X14_Y6_N0, M10K_X49_Y7_N0, M10K_X41_Y8_N0, M10K_X41_Y5_N0, M10K_X58_Y14_N0, M10K_X14_Y18_N0, M10K_X14_Y16_N0, M10K_X49_Y14_N0, M10K_X41_Y20_N0, M10K_X49_Y20_N0, M10K_X69_Y14_N0, M10K_X49_Y13_N0, M10K_X49_Y4_N0, M10K_X14_Y8_N0, M10K_X49_Y8_N0, M10K_X58_Y8_N0, M10K_X38_Y6_N0, M10K_X41_Y6_N0, M10K_X69_Y8_N0, M10K_X41_Y4_N0, M10K_X69_Y5_N0, M10K_X14_Y9_N0, M10K_X14_Y5_N0, M10K_X26_Y6_N0, M10K_X49_Y10_N0, M10K_X41_Y9_N0, M10K_X49_Y5_N0, M10K_X69_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 7           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 9           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 2           ;
; Fixed Point Unsigned Multiplier   ; 6           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                      ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|Mult0~mult_llmac ; Two Independent 18x18     ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|Mult0~391        ; Sum of two 18x18          ; DSP_X54_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Rhody_CPU_pipe_div:the_cpu|alu:Rhody_ALU|Mult0~732        ; Two Independent 18x18     ; DSP_X54_Y20_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Rhody_CPU_pipe_div:the_cpu|Mult0~mac                      ; Independent 18x18 plus 36 ; DSP_X32_Y22_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; i2c_touch_config:Terasic_Touch_IP|Mult4~8                 ; Two Independent 18x18     ; DSP_X86_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; i2c_touch_config:Terasic_Touch_IP|Mult3~8                 ; Two Independent 18x18     ; DSP_X86_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; i2c_touch_config:Terasic_Touch_IP|Mult2~8                 ; Two Independent 18x18     ; DSP_X86_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; i2c_touch_config:Terasic_Touch_IP|Mult1~8                 ; Two Independent 18x18     ; DSP_X86_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; i2c_touch_config:Terasic_Touch_IP|Mult0~8                 ; Two Independent 18x18     ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 22,937 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 527 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 6,346 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 4,454 / 56,300 ( 8 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,067 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 1,836 / 84,580 ( 2 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 832 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 1,053 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 8,632 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 15,664 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 28 / 360 ( 8 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 86           ; 86           ; 0            ; 0            ; 90        ; 86           ; 0            ; 0            ; 0            ; 0            ; 6            ; 70           ; 0            ; 0            ; 0            ; 0            ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 70           ; 0            ; 90        ; 90        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 90           ; 4            ; 4            ; 90           ; 90           ; 0         ; 4            ; 90           ; 90           ; 90           ; 90           ; 84           ; 20           ; 90           ; 90           ; 90           ; 90           ; 90           ; 20           ; 90           ; 90           ; 90           ; 90           ; 20           ; 90           ; 0         ; 0         ; 90           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[8]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; MTL_TOUCH_I2C_SCL   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_CLK2            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_DAT2            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_DAT             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; MTL_TOUCH_I2C_SDA   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; MTL_TOUCH_INT_n     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 231.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 12.0              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.030             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                         ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                          ; 1.025             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                         ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                          ; 1.018             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.016             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                         ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                          ; 1.003             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]  ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 0.958             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.956             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 0.956             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.949             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.949             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]  ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]  ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 0.945             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.921             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.921             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                              ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                          ; 0.906             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.905             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.905             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                         ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                         ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                         ; 0.904             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                              ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                          ; 0.891             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                         ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]          ; 0.881             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.875             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.873             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.873             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                         ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                          ; 0.872             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                         ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                          ; 0.872             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.869             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.869             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.869             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                              ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                          ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                      ; 0.847             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[5]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.842             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.835             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                       ; 0.835             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                      ; 0.833             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                      ; 0.833             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                       ; 0.823             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.776             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.776             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.771             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.761             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]       ; 0.757             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a28~portb_address_reg0                                                                                                                                                                                                     ; 0.743             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 0.743             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]       ; 0.743             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.734             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.734             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.730             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a28~portb_address_reg0                                                                                                                                                                                                     ; 0.719             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.713             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]  ; 0.700             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.692             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.692             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.692             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                      ; 0.682             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                      ; 0.679             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                      ; 0.677             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                      ; 0.677             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                      ; 0.677             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                      ; 0.677             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a21~portb_address_reg0                                                                                                                                                                                                     ; 0.668             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                    ; 0.658             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.645             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                                             ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.645             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                           ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.645             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                         ; 0.645             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.642             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|altsyncram_t453:altsyncram1|ram_block3a28~portb_address_reg0                                                                                                                                                                                                     ; 0.629             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                                                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                         ; 0.624             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[23]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                                                                                                                   ; 0.622             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                    ; 0.622             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                                   ; 0.616             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19]                                                                                                                                                                                                                   ; 0.615             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                                        ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                    ; 0.615             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[28]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27]                                                                                                                                                                                                                   ; 0.611             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21]                                                                                                                                                                                                                   ; 0.607             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                                                   ; 0.606             ;
; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                                                                                       ; prog_rom:Program_ROM|altsyncram:altsyncram_component|altsyncram_8j44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                                                                                   ; 0.606             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "Rhody_System"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): vga3:Video_VGA3|vgapll:pll|vgapll_0002:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 387 fanout uses global clock CLKCTRL_G2
    Info (11162): CLOCK_50~inputCLKENA0 with 2795 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): KEY[0]~inputCLKENA0 with 541 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Rhody_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga3:Video_VGA3|gr[0] is being clocked by CLOCK_50
Warning (332060): Node: keyboard:Keyboard_Interface|debounce:clk_debounce|output was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register keyboard:Keyboard_Interface|scan_code[1] is being clocked by keyboard:Keyboard_Interface|debounce:clk_debounce|output
Warning (332060): Node: keyboard:Keyboard_Interface|done was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register keyboard:Keyboard_Interface|rdy is being clocked by keyboard:Keyboard_Interface|done
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: Video_VGA3|pll|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 66 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Warning (170052): Fitter has implemented the following 34 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 34 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:28
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (11888): Total time spent on timing analysis during the Fitter is 7.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/Rhody_System.vhd Line: 12
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/Rhody_System.vhd Line: 12
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/Rhody_System.vhd Line: 11
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/Rhody_System.vhd Line: 11
Info (144001): Generated suppressed messages file /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/output_files/Rhody_System.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 187 warnings
    Info: Peak virtual memory: 3144 megabytes
    Info: Processing ended: Mon Dec 18 16:20:15 2017
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:05:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /u/ugrads/njohnson/Documents/ELE405/Rhody_System_restored/output_files/Rhody_System.fit.smsg.


