# Projetos de Processador (V1 e V2)

Este diret√≥rio re√∫ne duas vers√µes de um processador desenvolvido em **Verilog** como parte dos estudos de **Arquitetura e Organiza√ß√£o de Computadores**.  
Os projetos mostram a evolu√ß√£o do design e implementa√ß√£o de um processador multiciclo de 16 bits.

---

## üìÇ Estrutura

- **ProcessadorV1**  
  Primeira vers√£o do processador, com implementa√ß√£o inicial das instru√ß√µes b√°sicas.  
  Reposit√≥rio original: [ProcessadorV1](https://github.com/RenanCatini/Processador/ProcessadorV1)

- **ProcessadorV2**  
  Vers√£o aprimorada do processador, incluindo melhorias na arquitetura, suporte a novas instru√ß√µes de desvio e maior modularidade no c√≥digo.  
  Reposit√≥rio original: [ProcessadorV2](https://github.com/RenanCatini/Processador/ProcessadorV2)

---

## üöÄ Objetivo

- Explorar os conceitos de **caminho de dados** e **unidade de controle**.  
- Implementar e simular um processador multiciclo de 16 bits.  
- Comparar a evolu√ß√£o entre as duas vers√µes (V1 e V2).

---

## üìñ Como usar

1. Acesse a vers√£o desejada (`ProcessadorV1` ou `ProcessadorV2`).
2. Abra o projeto em seu ambiente de simula√ß√£o (ex.: ModelSim ou Quartus).
3. Compile os m√≥dulos Verilog.
4. Execute a simula√ß√£o para verificar o funcionamento das instru√ß√µes implementadas.

---

## üìå Observa√ß√£o

Este reposit√≥rio serve apenas para **organizar e centralizar** as duas vers√µes do projeto.  
Para detalhes de implementa√ß√£o, consulte cada vers√£o individualmente nos diret√≥rios correspondentes.
