# Verilog---FIFO

Gitee与Github同步：

[Verilog功能模块--FIFO: 包含同步FIFO，异步FIFO，不同位宽转换 (gitee.com)](https://gitee.com/xuxiaokang/verilog-function-module---fifo)

[zhengzhideakang/Verilog--FIFO: 包含同步FIFO，异步FIFO，不同位宽转换 (github.com)](https://github.com/zhengzhideakang/Verilog--FIFO)

本模块包含同步FIFO，异步FIFO，不同位宽转换。

模块框图：

<img src="https://picgo-dakang.oss-cn-hangzhou.aliyuncs.com/img/myFIFO.svg" alt="myFIFO" />

其余请参考：[Verilog功能模块——FIFO（总结） – 徐晓康的博客 (myhardware.top)](https://www.myhardware.top/verilog功能模块-fifo（总结）/)
