###### ALU Control 확인하는 방법
opcode, fuct field를 보고 ALU control이 값을 만든다.
하지만, 모두 보면 수행시간이 오래 걸린다.
lw, sw, beq는 opcode만 확인하면 됨
opcode를 보면 R-type인 것을 알 수 있고 funct를 보고 2차 decode를 해서 ALU control을 결정한다.
###### R, lw, sw, beq rs, rt, rd 어떻게 되는지
R rd rs rt
lw rt N(rs)
sw rt N(rs)
beq rs rt N
그래서 rs-> always read
rt -> load 빼고 read
###### Jump 구현 방법
target PC = Top 4 bits of old PC +26-bit jump address + 00
PC+4의 위 4개 bit
가져온 값을 위로 두 칸 올려서 00을 맨 뒤로 만듬 (4를 더해줘야 하므로)
###### MIPS 파이프라인 5단계
•	**IF**: 메모리에서 명령어 가져오기
•	**ID**: 명령어 디코딩 및 레지스터 읽기
•	**EX**: 연산 수행 또는 주소 계산 (ALU)
•	**MEM**: 메모리 피연산자 접근
•	**WB**: 결과를 레지스터에 저장
###### pipeline과 throughput, latency
throughput 증가하지만, 각 명령어의 실행시간인 latency는 감소하지 않는다.
###### 모든 단계가 똑같을 때 pipeline의 성능향상률
![[Pasted image 20250501152016.png|200]]
###### MIPS ISA가 파이프라이닝에 유리한 설계인 이유
•	모든 명령어는 32비트
	•	한 사이클 내에서 가져오고 디코딩하기 쉬움
•	명령어 형식이 적고 규칙적임
	•	decode와 레지스터 읽기를 한 번에 수행 가능
•	Load/Store 주소 지정 방식
	•	3단계에서 주소 계산, 4단계에서 메모리 접근
•	메모리 피연산자의 정렬 보장
	•	메모리 접근이 한 사이클이면 충분함
###### Hazard 3가지
•	Structural Hazard
	•	필요한 자원이 사용 중일 때
•	data Hazard
	•	이전 명령어의 데이터 읽기/쓰기가 끝날 때까지 기다려야 함
	MEM hazard, Load-Use hazard
•	Control Hazard
	•	제어 흐름 결정이 이전 명령어에 의존할 때
		Branch hazard
###### MIPS 파이프라인에서 메모리가 하나일 경우
Structural Hazard 발생
•	Load/Store 명령은 데이터 접근 필요
•	명령어 가져오기(fetch)는 해당 사이클 동안 **stall**해야 함
	•	결과적으로 파이프라인에 “**bubble**” 발생
•	따라서 파이프라인 데이터 경로에는
	•	명령어/데이터 메모리를 분리하거나
	•	명령어/데이터 캐시를 별도로 구성해야 함
###### add 과정에 MEM이 포함되어 있는 이유
사용하지는 않더라도, 모든 stage를 균등하게 하기 위해 포함함 (그렇게 안하면 structure hazard 발생 가능성이 있기 때문)
###### stall을 피하기 위한 코드 스케쥴링 방법 (Forwarding으로 해결되지 않는 stall)
Load 명령의 결과를 바로 다음 명령에서 사용하지 않도록 코드 재배치
###### EX data hazard란?
명령어 I1이 어떤 레지스터에 값을 저장하고 (rd)바로 뒤에 오는 명령어 I2나 I3가 그 값을 읽으려고 할 때 (rs, rt) 발생
###### Load-Use data hazard란?
lw의 rd를 다음 명령에서 읽으려고 할 때 생기는 hazard
##### 그림이 틀린 그림인 이유
![[IMG_62942C41B2DC-1.jpeg|500]]
###### A
Load 명령어를 사용할 때, WB단계에서 Register 메모리에 Write register에 있는 값을 저장하게 되는데, 위 그림처럼 수행하면 ID 단계에서 읽었던 잘못된 write register 값을 가져오는 문제가 발생할 수 있다. 따라서 write register는 아래와 같이 저장되어야 한다.
![[IMG_12CF0663B16C-1.jpeg|500]]
###### 메모리와 레지스터 차이점
메모리: 읽기 or 쓰기만
레지스터: 읽기, 쓰기 동시에 가능
###### Control signal 생성 시점
Instruction Decode (ID) 단계 
Control Signal도 넘겨줘야 한다.
###### forwarding을 신경써줘야 하는 범위
다음 / 다다음 instruction까지만 신경쓰면 된다.
###### Forward 필요 여부 감지 방법
![[Pasted image 20250508160827.png|300]]
![[Pasted image 20250508161007.png|400]]
→ EX 단계 바로 다음인 MEM 단계에서 쓰려는 레지스터가, 현재 EX 단계에서 ALU 입력으로 사용되는 소스 레지스터와 같을 때
![[Pasted image 20250508161027.png|400]]
→ MEM 다음인 WB 단계에서 쓰려는 레지스터가, 현재 EX 단계에서 사용하는 소스 레지스터와 같을 때
###### forwarding시 확인해야 하는 조건
1. 이전 instruction이 R-format인가? (forwarding 명령어가 register에 값을 쓸 경우에만 해당되므로)
2. 이전 instruction이 RegWrite를 하는가? (해야함)
3. 이전 instruction의 destination(rd)가 0인가? (0가 아니어야 함)
###### forwarding unit의 역할
EX 단계에서 사용하는 피연산자가 아직 WB까지 가지 않았을 경우, EX/MEM, MEM/WB에서 결과를 읽어와 EX 단계로 전달한다.
###### Double Data Hazard가 발생하면?
가장 최근 값만 forwarding 해준다.
###### EX forwarding, Mem Forwarding 조건
![[Pasted image 20250524164151.png|200]]
###### lw에서 stall이 발생하는 경우, 판단 장소
ID stage의 rs, rt가 EX stage의 dst(rt)와 같고 EX stage에 있는 instruction이 lw
ID stage에서 Load-Use Data Hazard 판단
lw의 dst와 뒤 instruction의 rs,rt가 겹칠 때
###### 파이프라인 멈추는 방법
•	ID/EX 레지스터의 제어 값을 0으로 설정
	•	EX, MEM, WB 단계는 nop(무연산)을 수행
•	PC와 IF/ID 레지스터의 업데이트를 방지
	•	사용하는 명령어는 다시 decode되고
	•	다음 명령어는 다시 fetch됩니다
	•	1 사이클의 stall로 MEM이 lw 명령어의 데이터를 읽을 수 있도록 함
		•	이후 EX 단계로 forwarding이 가능함
![[Pasted image 20250520154500.png|400]]
###### Hazard Detection Unit의 역할
load-use hazard를 주로 탐지하는데, PCWrite와 IF/ID Write를 0으로 만들어 PC와 IF/ID 레지스터 를 stall한다
또한, Control 신호를 0으로 만들고 , bubble 삽입
###### 분기 지연을 줄이기 위한 방법
•	분기 결과를 ID 단계에서 판단하도록 하드웨어 이동
	•	Target address adder
	•	register comparator
이를 통해 원래는 비교를 EX stage에서 했는데, ID 과정으로 옮겼다.
branch prediction이 틀릴 때마다의 bubble을 3->1로 bubble을 줄였다.
###### beq에 사용되는 비교 레지스터가 바로 앞의 ALU 명령어 또는 두 번째 앞의 load 명령어의 목적지일 경우
1 cycle stall 필요
![[Pasted image 20250520155639.png|500]]
비교 레지스터가 ID 과정에서 필요하기 때문에 가능한 일
###### 비교 레지스터가 바로 앞의 load 명령어의 목적지일 경우
2 cycle stall 필요
![[Pasted image 20250520155743.png|500]]
###### 1 bit predictor의 한계
실제 동작이 TTTTNTTTTNTT...이라면
예측을 TTTTTNTTTTNT...으로 하여 총 4번의 예측이 틀리게 되어 패턴 변화에 취약하다
###### branch prediction만으로 부족한 이유
branch predicor가 taken이라고 예측하더라도, 실제 target address를 계산해야하기 때문
###### Branch Target Buffer의 역할
branch 명령어의 target address를 미리 저장해두는 역할
예측이 taken이고, 해당 target address가 BTB에 있으면 바로 target address로 fetching이 가능하여 지연을 제거할 수 있다.
###### Prediction table과 Target buffer의 차이
- **Prediction table**: “이 분기 명령어가 taken일 확률이 높음”을 저장
- **Target buffer**: “이 분기 명령어가 taken이라면 어디로 갈 것인가”를 저장
![[Pasted image 20250525134054.png|200]]
###### ILP를 하기 위한 방법 두 가지
Instruction Level Parallelism
•	더 깊은 파이프라인
	•	각 단계 작업을 줄여 클록 사이클 단축
•	Multiple Issue (여러 instruction을 동시에 발행)
	•	파이프라인 단계를 복제해 여러 개의 파이프라인 구성
###### IPC 계산
(CPI<sup>-1</sup> = IPC)
###### Multiple Issue 두 가지 종류
•	Static multiple issue (PC와 PC+4를 항상 같이 fetch)
	•	컴파일러가 함께 발행될 명령어를 그룹화 (sw가 수행)
	•	이를 “issue slot”에 패키징
	•	해저드를 감지하고 피함
•	Dynamic multiple issue 
	•	CPU가 instruction을 여러개 미리 fetch -> 그 중 상관없는 것들을 모아서 같이 issue
	•	CPU가 명령어 스트림을 분석해 각 사이클마다 발행할 명령어 선택
	•	컴파일러는 명령어 순서를 재배열해 도움 줄 수 있음
###### static muliple issue 하는 법
•	컴파일러는 일부 또는 모든 해저드를 제거해야 함
	•	명령어를 issue packet으로 재배열
	•	하나의 packet 안에는 의존성이 없어야 함
	•	packet 간에는 의존성이 있을 수 있음
		•	ISA마다 다르며, 컴파일러가 이를 알아야 함
	•	필요 시 nop(no operation)으로 채움
###### static Dual Issue 묶는 방법
ALU/branch와 load/store로 묶는다.
64비트 정렬 -> PC가 8씩 증가함
사용되지 않는 명령어는 nop으로 채운다
###### static Dual Issue로 인해 회로가 달라진 점
- 두 배의 읽기/쓰기가 수행되어야 하기 때문에 register로 들어가는 input/output port가 두 배로 늘어남
- EX 단계에서 ALU용 ALU, lw/sw용 ALU로 하나 더 늘어남
- R-format은 Mem을 skip하고, sw는 Data memory를 지나감
- data memory는 그대로
###### Dual-Issue MIPS에서 발생하는 Hazard
•	EX data 해저드
	•	단일 발행에서는 forwarding으로 stall을 피함
	•	이제는 동일 packet 안에서 ALU 결과를 load/store에서 사용할 수 없음
		`add $t0, $s0, $s1  `
		`load $s2, 0($t0)`
	•	두 개의 packet으로 분리해야 하며, 사실상 stall 발생
•	Load-use 해저드
	•	여전히 1사이클 사용 지연 (nop으로 채워보낸다면)
	•	하지만 이제 두 개의 명령어가 관련됨
##### 다음 루프를 dual -issue MIPS에 맞게 스케쥴링
```
Loop: lw $t0, 0($s1)      # $t0 = 배열 요소  
      addu $t0, $t0, $s2  # 스칼라 값 더하기  
      sw $t0, 0($s1)      # 결과 저장  
      addi $s1, $s1, -4   # 포인터 감소  
      bne $s1, $zero, Loop # 분기 조건 검사  
```
###### A
![[Pasted image 20250520122226.png|400]]
addu -> lw에서 불러온 s1이 addu때 사용되므로 lw와 떨어져야 함
addi와 bne도 한 사이클 떨어져 있어야 함
addi는 1-1로 가도 되고, 2-1에 있어도 됨
addu가 되어야 sw가 되기 때문에 sw의 자리가 저렇게 됨
###### Loop unrolling의 효과
•	루프 본문을 복제하여 더 많은 병렬성 노출 (loop 내부의 크기를 늘려 병렬성을 크게 한다.)
•	루프 제어 오버헤드 감소 (beq instruction 비중을 줄인다)
###### register renaming이란?
Loop unrolling시 복제마다 다른 레지스터를 사용하는 것으로 루프에 전달되는 anti-dependency를 회피한다.
###### Superscalar processor
CPU가 structural/data hazard를 회피하기 위해 매 사이클마다 0~n개의 명령어를 발행할 지 결정한다.
•	컴파일러의 스케줄링 필요 없음
	•	하지만 여전히 도움이 될 수 있음
	•	코드 의미는 CPU가 보장
###### Dynamic Pipeline Scheduling
CPU가 Instruction을 미리 여러 개 읽어놓고 명령어를 out-of-order로 실행해 stall을 피할 수 있도록 한다
결과는 반드시 순서대로 레지스터에 기록한다.
1. CPU가 Instruction을 미리 여러개 읽어놓고 Reservation station에 저장한다
2. CPU는 Reservation staion을 보면서 명령어 순서를 re-order한다
3. Reservation station에 저장된 명령어를 out-of-order로 실행한다
4. 결과는 Commit unit에 저장되고 commit unit에 저장된 결과는 in-order commit 진행
###### register renaming
- register renaming은 reservation station과 reorder buffer를 통해 구현되며,
- 명령어 실행 전에 필요한 피연산자 값을 미리 확보하거나,
- 아직 준비되지 않은 피연산자는 나중에 직접 제공받도록 함으로써 
- 레지스터 충돌 없이 병렬 실행을 가능하게 해준다.
###### 동적 스케쥴링을 하는 이유
모든 stall이 예측가능한 것은 아니기 때문
분기 결과가 런타임에 결정되기 때문에 branch를 피해 스케쥴링하기 어렵다
동일한 ISA라도 구현에 따라 지연과 해저드가 다르기 때문
###### Mulitple Issue가 예상보다 적은 효과를 보이는 이유
- 프로그램에는 실제 의존성이 존재
- 제거하기 어려운 의존성 존재
- 노출되기 어려운 병렬성 존재
- 
###### 전력 효율성의 추세
처음: pipeline도 적고, Issue width도 1개이고, speculation도 안한다
점차 multiple Issue를 늘리고 pipeline stage를 올리고 speculation도 한다
어느순간 pipeline을 14로 고정하고 issue width도 4로 고정한다, 대신, cpu core가 늘어남
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
###### Q
A
