

\sommario

Il lavoro svolto nell'ambito di questa tesi ha avuto l'obiettivo di consentire la progettazione di un dispositivo di trasmissione di bordo per comunicazioni via satellite, fondato sullo standard DVB-S2, contribuendo ad una particolare sezione del progetto. Si sono analizzate e impiegate le più moderne tecniche nel campo della modulazione e codifica, viste le prestazioni altamente sfidanti da raggiungere nel particolare scenario applicativo.

In ogni sistema di comunicazione la scelta e il progetto degli schemi di modulazione e codifica ha come finalità quella di trasmettere i dati in maniera sufficientemente affidabile per il tipo di applicazione richiesta, facendo al tempo stesso un uso efficiente delle risorse disponibili (banda, potenza, e, in particolare nelle comunicazioni via satellite, peso ed ingombro delle apparecchiature).

Nel 1948, Claude E. Shannon definisce e quantifica l'informazione, riuscendo inoltre a dimostrare che, per una qualsivoglia velocità di trasmissione minore o uguale a un cardinale parametro chiamato capacità di canale, esiste uno schema di codifica in grado di ottenere una probabilità d'errore arbitrariamente piccola, garantendo così una trasmissione completamente affidabile dei dati. Purtroppo Shannon nel suo teorema non dà alcuna indicazione su come poter trovare questi schemi di codifica. Shannon dimostra tuttavia che codici lunghi scelti casualmente assicurano una bassa probabilità d'errore media. Purtroppo una diretta realizzazione dei codici suddetti porta ad avere una complessità di decodifica molto alta. Dal 1948, quindi, l'impegno degli ingegneri delle telecomunicazioni si concentra sullo sviluppo di schemi realizzabili di modulazione e codifica, che si avvicinino alle prestazioni limite. Nonostante l'iniziale pessimismo (si pensi al motto \emph{``good codes are messy''} che circolava tra gli studiosi di teoria dei codici), il problema viene risolto almeno per il caso di maggior interesse e importanza, il canale lineare gaussiano bianco (AWGN, \emph{Additive  White Gaussian Noise}).

Nel 1980, poi, la migliore comprensione del significato del teorema di Shannon porta a una revisione del paradigma utilizzato sino ad allora nel campo delle modulazioni e della codifica. Queste due discipline, che prima di questo momento si sviluppavano indipendentemente, incominciano a diventare rigidamente collegate. Parallelamente, l'esigenza di ottenere alte efficienze spettrali fa aumentare la cardinalità delle modulazioni (il numero delle forma d'onda impiegate in ogni simbolo); nel frattempo, vengono ideati codici a correzione d'errore ancora più efficaci. In tale contesto il lavoro di Ungerboek sancisce l'arrivo dei codici TCM (\emph{Trellis Coded Modulation}), rendendo chiari i vantaggi del trattare modulazione e codifica come una entità singola.
Inoltre, vari schemi pubblicati in letteratura dimostrano che turbo codici (una tecnica di codifica introdotta nel 1993 da Claude Berrou) e TCM possono essere utilizzati con profitto congiuntamente. Tuttavia i turbo codici dovrebbero essere progettati ad hoc per ogni singola modulazione, una soluzione impraticabile per sistemi che adottano diverse costellazioni. La soluzione di questo problema prende il nome di \emph{Bit Interleaved Coding Modulation} (BICM), tecnica grazie alla quale è possibile ottenere dei risultati eccellenti impiegando una singola soluzione di codifica per tutte le modulazioni previste. Questa grande flessibilità rende le BICM commercialmente appetibili per sistemi comunicazione satellitari a banda larga di tipo adattativo (\emph{Adaptive Coding Modulation}, ACM) che necessitano di  un ampio ventaglio di efficienze spettrali. Appartengono alle soluzioni ACM anche lo standard ETSI DVB-S2 e la soluzione MHOMS in via di standardizzazione nel CCSDS (\emph{Consultive Committee for Space Data Systems}).

Il recente standard DVB-S2, successivo al già consolidato DVB-S, utilizza gran parte delle più recenti e innovative tecniche nel campo della codifica di canale e delle modulazioni congiuntamente a modulazioni ad alta cardinalità, come la 16APSK e la 32APSK. Il `motore' (ovvero l'elemento essenziale) della codifica di canale è composto da un codice LDPC concatenato a un BCH per limitarne il tipico calo delle prestazioni ad altri rapporti segnali rumore, che prende il nome di \emph{error floor}.  Questa scelta garantisce delle prestazioni (riferendoci alla sola modulazione e codifica) tra 0,6-1,2 dB dal limite di Shannon. Oltre a ciò, il DVB-S2, offrendo un gran numero di modalità operative e quindi un ampio raggio di efficienze di banda per la trasmissione del segnale, è adatto a numerose tipologie di missione spaziale. Le caratteristiche di alta regolarità e periodicità dell'LDPC, poi, garantiscono una complessità ragionevole sia in fase di codifica che in fase di decodifica.

Dopo una parte introduttiva dedicata allo studio delle principali caratteristiche ed applicazioni delle comunicazioni satellitari, quali i servizi di diffusione del segnale televisivo, telerilevamento, raccolta dei dati, etc., si descrivono i blocchi funzionali della sezione di trasmissione del DVB-S2, che come già accennato, raccoglie gran parte degli aspetti più innovativi nel campo delle modulazioni e codifica di canale. Si mette inoltre in evidenza come la tecnica ACM, ossia di modulazione e codifica adattativa, possa garantire un più alto \emph{throughput}, una maggiore disponibilità del servizio (specie se confrontata con quella ottenuta adoperando modulazione e codifica costanti (CCM)),  una maggiore efficienza e ottimizzazione delle risorse disponibili a bordo del satellite.
Si passa quindi alla revisione critica della codifica di canale (FEC, \emph{Forward Error Correction}) del DVB-S2. Dopo una breve descrizione dei principali criteri di costruzione dei codici BCH, vengono illustrate le caratteristiche del particolare codice BCH adoperato nello standard DVB-S2, per poi passare alla descrizione dei codici LDPC; cercando di dare una giustificazione della loro ``rinascita'', nonché di spiegarne la struttura, i metodi e gli algoritmi di codifica, e specialmente la loro decodifica iterativa a ``passaggio di messaggi''.

La parte centrale della tesi è invece dedicata allo studio di algoritmi di codifica efficienti e veloci dei codici BCH e alla loro realizzazione in hardware. Dopo una fase preliminare di analisi del tradizionale algoritmo di codifica per il codice BCH sistematico (quale quello utilizzato dal DVB-S2), si descrivono le possibili architetture seriali capaci di realizzare il metodo di codifica, analizzandone pregi e difetti in vista della successiva realizzazione in hardware. Queste semplici architetture sono intrinsecamente seriali e quindi lente; esse sono chiamate Linear Feedback Shift Register (LFSR) e realizzano la divisione per il polinomio generatore del codice. Tale metodo di codifica è tipico della famiglia dei codici ciclici a cui appartengono i codici BCH. Dal punto di vista hardware, la lunghezza delle parole di codice (previste dal DVB-S2), i vincoli di frequenza imposti dell'analisi globale della sezione di trasmissione e la definizione dell'interfaccia con il codificatore LDPC che ha un ingresso necessariamente parallelo, impongono lo sviluppo di un modello di codificatore BCH a sezioni multiple che risponda alle specifiche di velocità e sia agevolmente integrabile con l'intera sezione di trasmissione del DVB-S2. La descrizione matematica della versione dell'algoritmo di codifica parallelo (ottenuta per mezzo delle equazioni di stato) e, in particolare, le fortunate proprietà di regolarità della matrice di transizione di stato \(\vet A\) ricavata dal modello del sistema conducono ad una realizzazione particolarmente efficiente del codificatore BCH. Oltretutto, l'algebra binaria usata nelle operazioni di codifica, per cui le operazioni di somma vengono direttamente realizzate per mezzo di porte XOR mentre quelle di moltiplicazione per mezzo di AND,  riduce drasticamente il carico computazionale e, specialmente, il contributo di ritardo delle operazioni elementari ai cammini critici del grafo della elaborazione algoritmica per la frequenza di clock da raggiungersi.

La scelta dell'architettura hardware e del suo livello di parallelismo (scelta pari a 8 rami paralleli, sebbene il modello matematico sviluppato sia del tutto generale e consenta di modificare a piacimento tale parametro progettuale) è stata dettata, come già detto, non solo dai vincoli imposti dalla sezione di trasmissione realizzata, ma specialmente dalla esigenza di disporre di un codificatore in grado di operare in modalità ACM, ossia in accordo con le raccomandazioni dello standard ETSI DVB-S2, secondo il quale le modalità di modulazioni e codifica possono variare da una trama all'altra. Ciò comporta anche la memorizzazione di alcuni coefficienti di tutte le matrici \(\vet A^p\) e \(\vet B_p\) (dove \(\vet B_p\) è la matrice trasferimento ingresso-stato) associate alle varie capacità correttive del codice BCH in delle tabelle di riferimento o \emph{Look Up Table} (LUT). L'architettura hardware realizzata in TAS-I comprende un registro a 192 celle (\emph{Flip Flop}), 192 reti combinatorie d'ingresso e 192 reti combinatorie d'uscita, pilotate opportunamente dai coefficienti (precedentemente calcolati) memorizzati nelle LUT, e alcuni sommatori, che, come già osservato, sono delle porte XOR a due ingressi. Le reti combinatorie sono in realtà delle porte XOR a otto ingressi, la cui abilitazione è pilotata (per mezzo di porte AND a 2 ingressi) dai coefficienti precalcolati e memorizzati nelle LUT. Il poter pilotare le reti combinatorie per mezzo di alcune LUT rende possibile la codifica, lasciando ovviamente intatta l'architettura ideata, per tutte le modalità operative previste (modulazione e codifica BCH-LDPC) dallo standard ETSI DVB-S2. Si tratta semplicemente di inibire le prime 32 o 64 coppie di reti combinatorie (quelle che operano sugli ingressi e quelle che agiscono sul bus di uscita) a seconda della capacità correttiva del codice BCH, ossia 10 e 8.

Un capitolo della tesi è dedicato alla descrizione del lavoro di simulazione svolto in linguaggio C/C++ delle architetture e degli algoritmi impiegati allo scopo di fornire supporto e dati di riferimento per la di verifica funzionale ai progettisti VLSI (\emph{Very Large Scale Integration}) nella sintesi del progetto mediante linguaggio di progettazione digitale VHDL \english{(\emph{Very high speed integrated circuits Hardware Description Language})}, e nella successiva verifica dei risultati prodotti dal modello descritto. Tutto questo, però, non prima di aver verificato mediante un adeguato numero di simulazioni in linguaggio C la corretta generazione delle parole di codice (tramite un programma di rivelazione degli errori) nonché l'effettiva capacità correttiva del codice, attraverso l'inserzione di errori pseudocasuali  e successiva elaborazione di decodifica. Una parte del capitolo è poi dedicata all'algoritmo di decodifica impiegato, quello di Berlekamp-Massey che consente di evitare la costosa operazione d'inversione della matrice, sfruttando la relazione lineare (del tipo LFSR) tra i valori di sindrome del codice e i coefficienti di un polinomio grazie al quale è possibile individuare le posizioni degli errori occorsi durante la trasmissione. Tale polinomio è chiamato per questo motivo polinomio di identificazione della collocazione degli errori. Dato che le operazioni in fase di decodifica, compresa la \emph{error detection}, devono essere effettuate nel campo di Galois in cui giacciono le radici del polinomio generatore, è stata prestata particolare attenzione allo studio della struttura del codice BCH previsto dal DVB-S2 (completando le riduttive informazioni fornite dallo standard e concludendo che si tratta di un codice primitivo e shortened , ossia più corto rispetto alla sua lunghezza ``naturale'') e alla conseguente determinazione e costruzione di tabelle (del campo finito) ausiliarie per poter effettuare tutte le operazioni necessarie durante le operazioni di decodifica.

Infine, l'ultima parte della tesi si spinge a mostrare anche i risultati sinora raggiunti delle fasi di collaudo in laboratorio realizzate sull'intera sezione di trasmissione del sistema DVB-S2 sviluppata da TAS-I. Il progetto hardware è attualmente in corso di verifica mediante l'uso di una scheda di prototipazione Altera fondata su FPGA (\emph{Field Programmable Gate Array}) EP180 Stratix II. Non si è ancora giunti alla prova BER \emph{end-to-end}, ma si sono effettuate verifiche delle prestazioni della sezione di modulazione ad  elevata cardinalità. Nella descrizione si illustra brevemente l'architettura e i blocchi della intera sezione di trasmissione, vengono mostrati i risultati ottenuti attraverso un VSA (\emph{Vector Signal Analyzer}) a banda larga, in grado di demodulare il segnale, interconnesso ad un oscilloscopio, entrambi prodotti Agilent. Le prestazioni della sezione di trasmissione sono state valutate attraverso l'analisi statistica degli errori di ampiezza e di fase (effettuata dal VSA). Tra elementi di innovazione associati alle elevate velocità di simbolo da raggiungersi, si è affrontato anche il problema della correzione della distorsione d'ampiezza del convertitore digitale-analogico (DAC, \emph{Digital to Analog Converter}). Le misure effettuate mostrano infatti l'importanza del filtro di precompensazione quando le velocità di trasmissione dei dati sono più elevate.

\italiano
\ringraziamenti

Ringrazio il prof.~Roberto Garello che mi ha dato la possibilità, mettendomi in contatto con l'ing.~Domenico Giancristofaro, di svolgere l'attività di tesi a L'Aquila.

Desidero ringraziare la Thales Alenia Space Italia di L'Aquila e, segnatamente, il suo reparto di architetture e algoritmi, che mi ha messo a disposizione tutti gli strumenti e il materiale necessari allo svolgimento e completamento della mia attività di tesi.

Sono grato all'ing. Domenico Giancristofaro, che, nonostante i numerosi impegni, mi ha seguito con costanza e pazienza durante lo svolgimento della mia attività in TAS-I.

Infine, un ultimo ringraziamento agli ingegneri Cinzia Moca e Massimo Fonte, che mi hanno fornito degli ottimi spunti e consigli, utili allo svolgimento della mia attività e alla redazione della tesi.



%In communication systems, the coding and modulation problem represents the real essence of the reliable communications. The pioneer of the analysis of theoretical aspects of such a problem was Claude E.Shannon, who was able to define mathematically the information and hence to show how it is connected to the problem of establishing a reliable communications between 2 or more points. However, the well known Shannon limit and results related to states the existence of a way to virtually transmit messages with a zero error probability.
%In ogni sistema di comunicazione la scelta e il progetto degli schemi di modulazione e codifica ha come finalità quella di trasmettere i dati in maniera sufficientemente affidabile per il tipo di applicazione richiesta, facendo un uso al tempo stesso efficiente delle risorse (banda, energia, peso, ingombro delle apparecchiature) disponibili.
%Nel 1948, Claude E.Shannon definisce e quantifica l'informazione, riuscendo inoltre a dimostrare che, per un qualche rate di trasmissione minore o uguale a un parametro chiamato capacità di canale, esiste uno schema di codifica in grado di ottenere una probabilità d'errore arbitrariamente piccola, garantendo così una trasmissione completamente affidabile dei dati. Purtroppo Shannon nel suo teorema non dà alcuna indicazione su come poter trovare questi schemi di codifica. Inoltre sappiamo che i codici lunghi scelti casualmente assicurano una bassa probabilità d'errore media. Tuttavia una diretta implementazione dei codici suddetti porta ad avere una complessità di decodifica molto alta. Dal 1948, quindi, le forze degli ingegneri delle telecomunicazioni si concentrano sullo sviluppo di schemi realizzabili di modulazione e codifica, che si avvicinino alle prestazioni limite. Nonostante l'iniziale pessimismo, il problema viene risolto almeno per il caso di maggior interesse e importanza, il canale lineare gaussiano bianco.
%Nel 1980, poi, la migliore comprensione del significato del teorema di Shannon porta a una revisione del paradigma utilizzato finora nel campo delle modulazioni e della codifica. Queste due discipline, che prima di questo momento si sviluppavano indipendentemente, incominciano a  diventare comunicanti. Parallelamente, l'esigenza di ottenere alte efficienze spettrali fa aumentare la cardinalità delle modulazioni e, se da un lato, questo obiettivo viene centrato, dall'altro, vengono sviluppati codici a correzione d'errore ancora più efficaci. Infine, con il lavoro di Ungerboek e l'arrivo dei codici TCM (Trellis Coded Modulation), diventa chiaro che modulazioni e codifica dovrebbero essere trattate come una entità singola.
%Inoltre,  vari schemi pubblicati in letteratura dimostrano che Turbo Codici e TCM possono essere utilizzati con profitto congiuntamente. Tuttavia i Turbo Codici possono essere progettati profittevolmente per una data modulazione, una soluzione impraticabile per sistemi che supportano più costellazioni. La soluzione di questo problema prende il nome di Bit Interleaved Coding Modulation (BICM), tecnica grazie alla quale è possibile ottenere dei risultati eccellenti (con codici standard, ossia non ottimizzati per una data modulazione)  e che ha l'intrinseco vantaggio di essere utilizzata per una moltitudine di modulazioni. Questa grande flessibilità rende lo sviluppo di questa tecnica una caratteristica commercialmente appetibile per sistemi comunicazione satellitari a banda larga che abbisognano di  un ampio ventaglio di efficienze spettrali, come il DVB-S2.
%Il recente standard, successivo al già consolidato DVB-S, utilizza gran parte delle più recenti e innovative tecniche nel campo della codifica di canale e delle modulazioni. Il motore della codifica di canale è composto da un codice LDPC concatenato a un BCH per limitarne l'inevitabile calo delle prestazioni ad altri rapporti segnali rumore, che prende il nome di error floor.  Questa scelta garantisce delle prestazioni tra 0,6-1,2 dB dal limite di Shannon. Oltre a ciò, il DVB-S2 è in grado praticamente di operare su qualsiasi tipo di trasponder, offrendo un gran numero di modalità operative e quindi un ampio raggio di efficienze in banda per la trasmissione del segnale. Le caratteristiche di alta regolarità e periodicità dell'LDPC, poi, garantiscono una complessità ragionevole sia in fase di codifica che in fase di decodifica.



\indici



