0         lw   r2, 0(r1)
1         add  r4, r2, r3
2         sw   r4, 0(r1)
3         bne  r0, r4, 5
4         addi r1, r2, -9
5         add  r1, r1, r3



-----BEFORE EXECUTION-----
REGISTERS
R1 16
R3 42
R5 8
MEMORY
8 40
16 60



-----AFTER EXECUTION-----
C#1 I1 IF
C#2 I1 ID
C#3 I1 EX
C#4 I1 MEM
C#5 I1 WB
C#6 I2 IF
C#7 I2 ID
C#8 I2 EX
C#9 I2 WB
C#10 I3 IF
C#11 I3 ID
C#12 I3 EX
C#13 I3 MEM
C#14 I4 IF
C#15 I4 ID
C#16 I4 EX
C#17 I5 IF
C#18 I5 ID
C#19 I5 EX
C#20 I5 WB
REGISTERS
R1 58
R2 60
R3 42
R4 102
R5 8
MEMORY
8 40
16 102



