Classic Timing Analyzer report for HK2_1617
Fri May 15 10:08:37 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+--------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From         ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 36.248 ns                        ; D[3]         ; LED_CH[5]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.182 ns                         ; CH[3]~reg0   ; CH[3]          ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.697 ns                        ; D[0]         ; LED_DV[4]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 96.53 MHz ( period = 10.359 ns ) ; count_clk[6] ; CH[1]~reg0     ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;              ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------+----------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM570T144A5       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 96.53 MHz ( period = 10.359 ns )                    ; count_clk[6]  ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.650 ns                ;
; N/A                                     ; 96.61 MHz ( period = 10.351 ns )                    ; count_clk[6]  ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.642 ns                ;
; N/A                                     ; 96.67 MHz ( period = 10.344 ns )                    ; count_clk[6]  ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.635 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; count_clk[6]  ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; count_clk[6]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 96.87 MHz ( period = 10.323 ns )                    ; count_clk[6]  ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.614 ns                ;
; N/A                                     ; 97.68 MHz ( period = 10.238 ns )                    ; count_clk[6]  ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.529 ns                ;
; N/A                                     ; 97.68 MHz ( period = 10.238 ns )                    ; count_clk[6]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.529 ns                ;
; N/A                                     ; 97.68 MHz ( period = 10.238 ns )                    ; count_clk[6]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.529 ns                ;
; N/A                                     ; 97.68 MHz ( period = 10.238 ns )                    ; count_clk[6]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.529 ns                ;
; N/A                                     ; 97.68 MHz ( period = 10.238 ns )                    ; count_clk[6]  ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.529 ns                ;
; N/A                                     ; 98.02 MHz ( period = 10.202 ns )                    ; count_clk[6]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.493 ns                ;
; N/A                                     ; 98.02 MHz ( period = 10.202 ns )                    ; count_clk[6]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.493 ns                ;
; N/A                                     ; 98.02 MHz ( period = 10.202 ns )                    ; count_clk[6]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.493 ns                ;
; N/A                                     ; 98.02 MHz ( period = 10.202 ns )                    ; count_clk[6]  ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.493 ns                ;
; N/A                                     ; 100.94 MHz ( period = 9.907 ns )                    ; count_clk[3]  ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.198 ns                ;
; N/A                                     ; 101.02 MHz ( period = 9.899 ns )                    ; count_clk[3]  ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.190 ns                ;
; N/A                                     ; 101.09 MHz ( period = 9.892 ns )                    ; count_clk[3]  ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.183 ns                ;
; N/A                                     ; 101.12 MHz ( period = 9.889 ns )                    ; count_clk[0]  ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.180 ns                ;
; N/A                                     ; 101.20 MHz ( period = 9.881 ns )                    ; count_clk[0]  ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.172 ns                ;
; N/A                                     ; 101.22 MHz ( period = 9.879 ns )                    ; count_clk[3]  ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.170 ns                ;
; N/A                                     ; 101.22 MHz ( period = 9.879 ns )                    ; count_clk[3]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.170 ns                ;
; N/A                                     ; 101.28 MHz ( period = 9.874 ns )                    ; count_clk[0]  ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.165 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.31 MHz ( period = 9.871 ns )                    ; count_clk[3]  ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.162 ns                ;
; N/A                                     ; 101.41 MHz ( period = 9.861 ns )                    ; count_clk[0]  ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.152 ns                ;
; N/A                                     ; 101.41 MHz ( period = 9.861 ns )                    ; count_clk[0]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.152 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; count_clk[0]  ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.144 ns                ;
; N/A                                     ; 102.19 MHz ( period = 9.786 ns )                    ; count_clk[3]  ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 102.19 MHz ( period = 9.786 ns )                    ; count_clk[3]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 102.19 MHz ( period = 9.786 ns )                    ; count_clk[3]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 102.19 MHz ( period = 9.786 ns )                    ; count_clk[3]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 102.19 MHz ( period = 9.786 ns )                    ; count_clk[3]  ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 102.38 MHz ( period = 9.768 ns )                    ; count_clk[0]  ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 102.38 MHz ( period = 9.768 ns )                    ; count_clk[0]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 102.38 MHz ( period = 9.768 ns )                    ; count_clk[0]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 102.38 MHz ( period = 9.768 ns )                    ; count_clk[0]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 102.38 MHz ( period = 9.768 ns )                    ; count_clk[0]  ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; count_clk[3]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; count_clk[3]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; count_clk[3]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; count_clk[3]  ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.75 MHz ( period = 9.732 ns )                    ; count_clk[0]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.023 ns                ;
; N/A                                     ; 102.75 MHz ( period = 9.732 ns )                    ; count_clk[0]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.023 ns                ;
; N/A                                     ; 102.75 MHz ( period = 9.732 ns )                    ; count_clk[0]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.023 ns                ;
; N/A                                     ; 102.75 MHz ( period = 9.732 ns )                    ; count_clk[0]  ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 9.023 ns                ;
; N/A                                     ; 102.79 MHz ( period = 9.729 ns )                    ; count_clk[6]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.020 ns                ;
; N/A                                     ; 102.79 MHz ( period = 9.729 ns )                    ; count_clk[6]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.020 ns                ;
; N/A                                     ; 102.79 MHz ( period = 9.729 ns )                    ; count_clk[6]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.020 ns                ;
; N/A                                     ; 102.79 MHz ( period = 9.729 ns )                    ; count_clk[6]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.020 ns                ;
; N/A                                     ; 104.40 MHz ( period = 9.579 ns )                    ; count_clk[6]  ; DV[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.870 ns                ;
; N/A                                     ; 104.40 MHz ( period = 9.579 ns )                    ; count_clk[6]  ; DV[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.870 ns                ;
; N/A                                     ; 104.40 MHz ( period = 9.579 ns )                    ; count_clk[6]  ; DV[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.870 ns                ;
; N/A                                     ; 105.80 MHz ( period = 9.452 ns )                    ; count_clk[0]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.743 ns                ;
; N/A                                     ; 106.53 MHz ( period = 9.387 ns )                    ; count_clk[10] ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.678 ns                ;
; N/A                                     ; 106.62 MHz ( period = 9.379 ns )                    ; count_clk[10] ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.670 ns                ;
; N/A                                     ; 106.70 MHz ( period = 9.372 ns )                    ; count_clk[10] ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.663 ns                ;
; N/A                                     ; 106.85 MHz ( period = 9.359 ns )                    ; count_clk[10] ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.650 ns                ;
; N/A                                     ; 106.85 MHz ( period = 9.359 ns )                    ; count_clk[10] ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.650 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 106.94 MHz ( period = 9.351 ns )                    ; count_clk[10] ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.642 ns                ;
; N/A                                     ; 107.79 MHz ( period = 9.277 ns )                    ; count_clk[3]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 107.79 MHz ( period = 9.277 ns )                    ; count_clk[3]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 107.79 MHz ( period = 9.277 ns )                    ; count_clk[3]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 107.79 MHz ( period = 9.277 ns )                    ; count_clk[3]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 107.92 MHz ( period = 9.266 ns )                    ; count_clk[10] ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.557 ns                ;
; N/A                                     ; 107.92 MHz ( period = 9.266 ns )                    ; count_clk[10] ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.557 ns                ;
; N/A                                     ; 107.92 MHz ( period = 9.266 ns )                    ; count_clk[10] ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.557 ns                ;
; N/A                                     ; 107.92 MHz ( period = 9.266 ns )                    ; count_clk[10] ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.557 ns                ;
; N/A                                     ; 107.92 MHz ( period = 9.266 ns )                    ; count_clk[10] ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.557 ns                ;
; N/A                                     ; 108.00 MHz ( period = 9.259 ns )                    ; count_clk[0]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 108.00 MHz ( period = 9.259 ns )                    ; count_clk[0]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 108.00 MHz ( period = 9.259 ns )                    ; count_clk[0]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 108.00 MHz ( period = 9.259 ns )                    ; count_clk[0]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 108.14 MHz ( period = 9.247 ns )                    ; count_clk[14] ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 108.24 MHz ( period = 9.239 ns )                    ; count_clk[14] ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.530 ns                ;
; N/A                                     ; 108.31 MHz ( period = 9.233 ns )                    ; count_clk[11] ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.524 ns                ;
; N/A                                     ; 108.32 MHz ( period = 9.232 ns )                    ; count_clk[14] ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.523 ns                ;
; N/A                                     ; 108.34 MHz ( period = 9.230 ns )                    ; count_clk[10] ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.521 ns                ;
; N/A                                     ; 108.34 MHz ( period = 9.230 ns )                    ; count_clk[10] ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.521 ns                ;
; N/A                                     ; 108.34 MHz ( period = 9.230 ns )                    ; count_clk[10] ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.521 ns                ;
; N/A                                     ; 108.34 MHz ( period = 9.230 ns )                    ; count_clk[10] ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.521 ns                ;
; N/A                                     ; 108.40 MHz ( period = 9.225 ns )                    ; count_clk[11] ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 108.47 MHz ( period = 9.219 ns )                    ; count_clk[14] ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.510 ns                ;
; N/A                                     ; 108.47 MHz ( period = 9.219 ns )                    ; count_clk[14] ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.510 ns                ;
; N/A                                     ; 108.48 MHz ( period = 9.218 ns )                    ; count_clk[11] ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.57 MHz ( period = 9.211 ns )                    ; count_clk[14] ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.502 ns                ;
; N/A                                     ; 108.64 MHz ( period = 9.205 ns )                    ; count_clk[11] ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.496 ns                ;
; N/A                                     ; 108.64 MHz ( period = 9.205 ns )                    ; count_clk[11] ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.496 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; count_clk[11] ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 109.57 MHz ( period = 9.127 ns )                    ; count_clk[3]  ; DV[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.418 ns                ;
; N/A                                     ; 109.57 MHz ( period = 9.127 ns )                    ; count_clk[3]  ; DV[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.418 ns                ;
; N/A                                     ; 109.57 MHz ( period = 9.127 ns )                    ; count_clk[3]  ; DV[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.418 ns                ;
; N/A                                     ; 109.58 MHz ( period = 9.126 ns )                    ; count_clk[14] ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 109.58 MHz ( period = 9.126 ns )                    ; count_clk[14] ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 109.58 MHz ( period = 9.126 ns )                    ; count_clk[14] ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 109.58 MHz ( period = 9.126 ns )                    ; count_clk[14] ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 109.58 MHz ( period = 9.126 ns )                    ; count_clk[14] ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; count_clk[11] ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; count_clk[11] ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; count_clk[11] ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; count_clk[11] ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; count_clk[11] ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; count_clk[0]  ; DV[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; count_clk[0]  ; DV[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; count_clk[0]  ; DV[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 110.01 MHz ( period = 9.090 ns )                    ; count_clk[14] ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.381 ns                ;
; N/A                                     ; 110.01 MHz ( period = 9.090 ns )                    ; count_clk[14] ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.381 ns                ;
; N/A                                     ; 110.01 MHz ( period = 9.090 ns )                    ; count_clk[14] ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.381 ns                ;
; N/A                                     ; 110.01 MHz ( period = 9.090 ns )                    ; count_clk[14] ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.381 ns                ;
; N/A                                     ; 110.18 MHz ( period = 9.076 ns )                    ; count_clk[11] ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 110.18 MHz ( period = 9.076 ns )                    ; count_clk[11] ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 110.18 MHz ( period = 9.076 ns )                    ; count_clk[11] ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 110.18 MHz ( period = 9.076 ns )                    ; count_clk[11] ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 111.73 MHz ( period = 8.950 ns )                    ; count_clk[10] ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.241 ns                ;
; N/A                                     ; 111.98 MHz ( period = 8.930 ns )                    ; count_clk[13] ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.221 ns                ;
; N/A                                     ; 112.08 MHz ( period = 8.922 ns )                    ; count_clk[13] ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.213 ns                ;
; N/A                                     ; 112.17 MHz ( period = 8.915 ns )                    ; count_clk[13] ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.206 ns                ;
; N/A                                     ; 112.33 MHz ( period = 8.902 ns )                    ; count_clk[13] ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.193 ns                ;
; N/A                                     ; 112.33 MHz ( period = 8.902 ns )                    ; count_clk[13] ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.193 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; count_clk[13] ; DV[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.185 ns                ;
; N/A                                     ; 113.51 MHz ( period = 8.810 ns )                    ; count_clk[14] ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.101 ns                ;
; N/A                                     ; 113.52 MHz ( period = 8.809 ns )                    ; count_clk[13] ; LED_TR[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 113.52 MHz ( period = 8.809 ns )                    ; count_clk[13] ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 113.52 MHz ( period = 8.809 ns )                    ; count_clk[13] ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 113.52 MHz ( period = 8.809 ns )                    ; count_clk[13] ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 113.52 MHz ( period = 8.809 ns )                    ; count_clk[13] ; TR[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 113.69 MHz ( period = 8.796 ns )                    ; count_clk[11] ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.087 ns                ;
; N/A                                     ; 113.79 MHz ( period = 8.788 ns )                    ; count_clk[9]  ; CH[1]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 113.90 MHz ( period = 8.780 ns )                    ; count_clk[9]  ; CH[3]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.071 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; count_clk[13] ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.064 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; count_clk[13] ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.064 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; count_clk[13] ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.064 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; count_clk[13] ; CH[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.064 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; count_clk[9]  ; CH[2]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.064 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; count_clk[9]  ; TR[0]~reg0     ; clk        ; clk      ; None                        ; None                      ; 8.051 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; count_clk[9]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.051 ns                ;
; N/A                                     ; 114.19 MHz ( period = 8.757 ns )                    ; count_clk[10] ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.048 ns                ;
; N/A                                     ; 114.19 MHz ( period = 8.757 ns )                    ; count_clk[10] ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.048 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To             ; To Clock ;
+-------+--------------+------------+------+----------------+----------+
; N/A   ; None         ; 36.248 ns  ; D[3] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 36.242 ns  ; D[3] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 36.241 ns  ; D[3] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 35.367 ns  ; D[3] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 35.366 ns  ; D[3] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 34.907 ns  ; D[3] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 34.128 ns  ; D[3] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 33.945 ns  ; D[4] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 33.939 ns  ; D[4] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.938 ns  ; D[4] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.794 ns  ; D[6] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 33.788 ns  ; D[6] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.787 ns  ; D[6] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.647 ns  ; D[5] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 33.641 ns  ; D[5] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.640 ns  ; D[5] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.306 ns  ; D[7] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 33.300 ns  ; D[7] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.299 ns  ; D[7] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.064 ns  ; D[4] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 33.063 ns  ; D[4] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 32.913 ns  ; D[6] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 32.912 ns  ; D[6] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 32.809 ns  ; D[2] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 32.803 ns  ; D[2] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 32.802 ns  ; D[2] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 32.766 ns  ; D[5] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 32.765 ns  ; D[5] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 32.604 ns  ; D[4] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 32.453 ns  ; D[6] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 32.425 ns  ; D[7] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 32.424 ns  ; D[7] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 32.306 ns  ; D[5] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 31.965 ns  ; D[7] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 31.928 ns  ; D[2] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 31.927 ns  ; D[2] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 31.825 ns  ; D[4] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 31.674 ns  ; D[6] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 31.527 ns  ; D[5] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 31.468 ns  ; D[2] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 31.186 ns  ; D[7] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 31.131 ns  ; D[5] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 31.131 ns  ; D[5] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 31.130 ns  ; D[5] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 31.128 ns  ; D[5] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 31.120 ns  ; D[5] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 31.117 ns  ; D[5] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 31.113 ns  ; D[5] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 31.028 ns  ; D[3] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 30.689 ns  ; D[2] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 29.214 ns  ; D[6] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 29.214 ns  ; D[6] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 29.213 ns  ; D[6] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 29.211 ns  ; D[6] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 29.203 ns  ; D[6] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 29.200 ns  ; D[6] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 29.196 ns  ; D[6] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 28.725 ns  ; D[4] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 28.647 ns  ; D[4] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 28.647 ns  ; D[4] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 28.646 ns  ; D[4] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 28.644 ns  ; D[4] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 28.636 ns  ; D[4] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 28.633 ns  ; D[4] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 28.629 ns  ; D[4] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 28.574 ns  ; D[6] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 28.427 ns  ; D[5] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 28.226 ns  ; D[5] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 28.226 ns  ; D[5] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 28.224 ns  ; D[5] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 28.181 ns  ; D[7] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 28.181 ns  ; D[7] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 28.180 ns  ; D[7] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 28.178 ns  ; D[7] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 28.170 ns  ; D[7] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 28.167 ns  ; D[7] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 28.163 ns  ; D[7] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 28.086 ns  ; D[7] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 27.844 ns  ; D[3] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 27.589 ns  ; D[2] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 26.309 ns  ; D[6] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 26.309 ns  ; D[6] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 26.307 ns  ; D[6] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 25.742 ns  ; D[4] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 25.742 ns  ; D[4] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 25.740 ns  ; D[4] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 25.541 ns  ; D[4] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 25.390 ns  ; D[6] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 25.276 ns  ; D[7] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 25.276 ns  ; D[7] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 25.274 ns  ; D[7] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 25.243 ns  ; D[5] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 24.902 ns  ; D[7] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 24.405 ns  ; D[2] ; CH[1]~reg0     ; clk      ;
; N/A   ; None         ; 23.420 ns  ; D[3] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 23.019 ns  ; D[3] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 23.019 ns  ; D[3] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 23.018 ns  ; D[3] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 23.016 ns  ; D[3] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 23.008 ns  ; D[3] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 23.005 ns  ; D[3] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 23.001 ns  ; D[3] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 21.117 ns  ; D[4] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 20.966 ns  ; D[6] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 20.819 ns  ; D[5] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 20.478 ns  ; D[7] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 20.114 ns  ; D[3] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 20.114 ns  ; D[3] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 20.112 ns  ; D[3] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 19.981 ns  ; D[2] ; CH[2]~reg0     ; clk      ;
; N/A   ; None         ; 19.016 ns  ; D[3] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 19.015 ns  ; D[3] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 17.935 ns  ; D[3] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 17.808 ns  ; D[5] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 17.807 ns  ; D[5] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 17.361 ns  ; D[6] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 17.360 ns  ; D[6] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 17.242 ns  ; D[4] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 17.241 ns  ; D[4] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 16.789 ns  ; D[2] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 16.789 ns  ; D[2] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 16.788 ns  ; D[2] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 16.786 ns  ; D[2] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 16.778 ns  ; D[2] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 16.775 ns  ; D[2] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 16.771 ns  ; D[2] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 16.236 ns  ; D[7] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 16.235 ns  ; D[7] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 15.963 ns  ; D[3] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 15.959 ns  ; D[3] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 15.632 ns  ; D[4] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 15.481 ns  ; D[6] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 15.394 ns  ; D[3] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 15.334 ns  ; D[5] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 14.993 ns  ; D[7] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 14.755 ns  ; D[5] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 14.751 ns  ; D[5] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 14.496 ns  ; D[2] ; CH[3]~reg0     ; clk      ;
; N/A   ; None         ; 14.308 ns  ; D[6] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 14.304 ns  ; D[6] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 14.189 ns  ; D[4] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 14.186 ns  ; D[5] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 14.185 ns  ; D[4] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 13.884 ns  ; D[2] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 13.884 ns  ; D[2] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 13.882 ns  ; D[2] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 13.739 ns  ; D[6] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 13.620 ns  ; D[4] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 13.249 ns  ; D[3] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 13.183 ns  ; D[7] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 13.179 ns  ; D[7] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 12.614 ns  ; D[7] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 12.041 ns  ; D[5] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 11.594 ns  ; D[6] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 11.475 ns  ; D[4] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 10.527 ns  ; D[2] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 10.526 ns  ; D[2] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 10.469 ns  ; D[7] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 9.139 ns   ; D[1] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 9.139 ns   ; D[1] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 9.137 ns   ; D[1] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 9.067 ns   ; D[1] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 9.056 ns   ; D[1] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 9.053 ns   ; D[1] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 9.049 ns   ; D[1] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 8.783 ns   ; D[3] ; TR[1]~reg0     ; clk      ;
; N/A   ; None         ; 7.575 ns   ; D[5] ; TR[1]~reg0     ; clk      ;
; N/A   ; None         ; 7.474 ns   ; D[2] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 7.470 ns   ; D[2] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 7.128 ns   ; D[6] ; TR[1]~reg0     ; clk      ;
; N/A   ; None         ; 7.009 ns   ; D[4] ; TR[1]~reg0     ; clk      ;
; N/A   ; None         ; 6.905 ns   ; D[2] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.363 ns   ; D[1] ; DV[3]~reg0     ; clk      ;
; N/A   ; None         ; 6.293 ns   ; D[1] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.287 ns   ; D[1] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.286 ns   ; D[1] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.162 ns   ; D[1] ; DV[1]~reg0     ; clk      ;
; N/A   ; None         ; 6.162 ns   ; D[1] ; DV[2]~reg0     ; clk      ;
; N/A   ; None         ; 6.003 ns   ; D[7] ; TR[1]~reg0     ; clk      ;
; N/A   ; None         ; 5.476 ns   ; D[3] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.412 ns   ; D[1] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.411 ns   ; D[1] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.952 ns   ; D[1] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.760 ns   ; D[2] ; TR[0]~reg0     ; clk      ;
; N/A   ; None         ; 4.268 ns   ; D[5] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.173 ns   ; D[1] ; CH[0]~reg0     ; clk      ;
; N/A   ; None         ; 3.821 ns   ; D[6] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.702 ns   ; D[4] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 2.650 ns   ; D[7] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 2.269 ns   ; D[0] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 2.268 ns   ; D[0] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 2.267 ns   ; D[0] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 2.264 ns   ; D[0] ; DV[0]~reg0     ; clk      ;
; N/A   ; None         ; 2.258 ns   ; D[0] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.255 ns   ; D[0] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 2.251 ns   ; D[0] ; LED_DV[4]~reg0 ; clk      ;
+-------+--------------+------------+------+----------------+----------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From           ; To        ; From Clock ;
+-------+--------------+------------+----------------+-----------+------------+
; N/A   ; None         ; 9.182 ns   ; CH[3]~reg0     ; CH[3]     ; clk        ;
; N/A   ; None         ; 9.051 ns   ; CH[1]~reg0     ; CH[1]     ; clk        ;
; N/A   ; None         ; 9.004 ns   ; CH[0]~reg0     ; CH[0]     ; clk        ;
; N/A   ; None         ; 8.962 ns   ; CH[2]~reg0     ; CH[2]     ; clk        ;
; N/A   ; None         ; 8.860 ns   ; LED_TR[3]~reg0 ; LED_TR[3] ; clk        ;
; N/A   ; None         ; 8.843 ns   ; LED_DV[5]~reg0 ; LED_DV[5] ; clk        ;
; N/A   ; None         ; 8.842 ns   ; LED_DV[4]~reg0 ; LED_DV[4] ; clk        ;
; N/A   ; None         ; 8.818 ns   ; LED_DV[2]~reg0 ; LED_DV[2] ; clk        ;
; N/A   ; None         ; 8.815 ns   ; DV[0]~reg0     ; DV[0]     ; clk        ;
; N/A   ; None         ; 8.620 ns   ; LED_DV[6]~reg0 ; LED_DV[6] ; clk        ;
; N/A   ; None         ; 8.566 ns   ; LED_CH[3]~reg0 ; LED_CH[3] ; clk        ;
; N/A   ; None         ; 8.521 ns   ; LED_DV[0]~reg0 ; LED_DV[0] ; clk        ;
; N/A   ; None         ; 8.516 ns   ; LED_DV[1]~reg0 ; LED_DV[1] ; clk        ;
; N/A   ; None         ; 8.511 ns   ; DV[1]~reg0     ; DV[1]     ; clk        ;
; N/A   ; None         ; 8.405 ns   ; LED_TR[6]~reg0 ; LED_TR[6] ; clk        ;
; N/A   ; None         ; 8.399 ns   ; LED_CH[0]~reg0 ; LED_CH[0] ; clk        ;
; N/A   ; None         ; 8.397 ns   ; LED_CH[4]~reg0 ; LED_CH[4] ; clk        ;
; N/A   ; None         ; 8.368 ns   ; LED_CH[1]~reg0 ; LED_CH[1] ; clk        ;
; N/A   ; None         ; 8.345 ns   ; LED_TR[1]~reg0 ; LED_TR[1] ; clk        ;
; N/A   ; None         ; 8.270 ns   ; DV[2]~reg0     ; DV[2]     ; clk        ;
; N/A   ; None         ; 8.256 ns   ; LED_CH[2]~reg0 ; LED_CH[2] ; clk        ;
; N/A   ; None         ; 8.252 ns   ; DV[3]~reg0     ; DV[3]     ; clk        ;
; N/A   ; None         ; 7.806 ns   ; TR[0]~reg0     ; TR[0]     ; clk        ;
; N/A   ; None         ; 7.167 ns   ; LED_CH[5]~reg0 ; LED_CH[5] ; clk        ;
; N/A   ; None         ; 7.157 ns   ; TR[1]~reg0     ; TR[1]     ; clk        ;
; N/A   ; None         ; 7.157 ns   ; LED_TR[4]~reg0 ; LED_TR[4] ; clk        ;
; N/A   ; None         ; 7.153 ns   ; LED_TR[0]~reg0 ; LED_TR[0] ; clk        ;
; N/A   ; None         ; 7.153 ns   ; Start~reg0     ; Start     ; clk        ;
; N/A   ; None         ; 7.152 ns   ; LED_TR[5]~reg0 ; LED_TR[5] ; clk        ;
; N/A   ; None         ; 7.152 ns   ; LED_TR[2]~reg0 ; LED_TR[2] ; clk        ;
; N/A   ; None         ; 7.147 ns   ; LED_DV[3]~reg0 ; LED_DV[3] ; clk        ;
; N/A   ; None         ; 7.147 ns   ; LED_CH[6]~reg0 ; LED_CH[6] ; clk        ;
+-------+--------------+------------+----------------+-----------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+------------+------+----------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From ; To             ; To Clock ;
+---------------+-------------+------------+------+----------------+----------+
; N/A           ; None        ; -1.697 ns  ; D[0] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -1.701 ns  ; D[0] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -1.704 ns  ; D[0] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -1.710 ns  ; D[0] ; DV[0]~reg0     ; clk      ;
; N/A           ; None        ; -1.713 ns  ; D[0] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -1.714 ns  ; D[0] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -1.715 ns  ; D[0] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -1.743 ns  ; D[1] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -2.080 ns  ; D[7] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -2.501 ns  ; D[2] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -3.123 ns  ; D[4] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.267 ns  ; D[6] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.352 ns  ; D[1] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -3.438 ns  ; D[3] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -3.700 ns  ; D[5] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.931 ns  ; D[6] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -3.954 ns  ; D[2] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -4.131 ns  ; D[1] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.464 ns  ; D[6] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -4.561 ns  ; D[2] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -4.563 ns  ; D[2] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -4.590 ns  ; D[1] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.591 ns  ; D[1] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.700 ns  ; D[1] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.704 ns  ; D[1] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.707 ns  ; D[1] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.715 ns  ; D[1] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.717 ns  ; D[1] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.718 ns  ; D[1] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.718 ns  ; D[1] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.870 ns  ; D[3] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.091 ns  ; D[2] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.094 ns  ; D[2] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.097 ns  ; D[2] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.106 ns  ; D[2] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.107 ns  ; D[2] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.108 ns  ; D[2] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.109 ns  ; D[2] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.276 ns  ; D[5] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -5.433 ns  ; D[7] ; TR[1]~reg0     ; clk      ;
; N/A           ; None        ; -5.435 ns  ; D[7] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.438 ns  ; D[7] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.446 ns  ; D[1] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -5.448 ns  ; D[7] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -5.465 ns  ; D[1] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.466 ns  ; D[1] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.472 ns  ; D[1] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.538 ns  ; D[1] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -5.757 ns  ; D[3] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -5.805 ns  ; D[3] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -5.805 ns  ; D[3] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -5.873 ns  ; D[5] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -6.099 ns  ; D[2] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -6.122 ns  ; D[6] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -6.240 ns  ; D[3] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -6.242 ns  ; D[3] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.242 ns  ; D[3] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.269 ns  ; D[4] ; TR[0]~reg0     ; clk      ;
; N/A           ; None        ; -6.430 ns  ; D[4] ; TR[1]~reg0     ; clk      ;
; N/A           ; None        ; -6.432 ns  ; D[4] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.435 ns  ; D[4] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.574 ns  ; D[6] ; TR[1]~reg0     ; clk      ;
; N/A           ; None        ; -6.576 ns  ; D[6] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.579 ns  ; D[6] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.581 ns  ; D[3] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -6.638 ns  ; D[4] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -6.647 ns  ; D[6] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -6.664 ns  ; D[2] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.668 ns  ; D[2] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.829 ns  ; D[4] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -7.007 ns  ; D[5] ; TR[1]~reg0     ; clk      ;
; N/A           ; None        ; -7.009 ns  ; D[5] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -7.012 ns  ; D[5] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -7.120 ns  ; D[6] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -7.157 ns  ; D[7] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -7.328 ns  ; D[5] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -7.590 ns  ; D[6] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -7.595 ns  ; D[6] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.639 ns  ; D[7] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -7.902 ns  ; D[3] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -7.906 ns  ; D[3] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -7.932 ns  ; D[5] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -8.018 ns  ; D[5] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -8.031 ns  ; D[4] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -8.177 ns  ; D[3] ; TR[1]~reg0     ; clk      ;
; N/A           ; None        ; -8.179 ns  ; D[3] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -8.182 ns  ; D[3] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -8.325 ns  ; D[3] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -8.328 ns  ; D[3] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -8.331 ns  ; D[3] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -8.332 ns  ; D[7] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -8.343 ns  ; D[3] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -8.366 ns  ; D[7] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -8.367 ns  ; D[7] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -8.402 ns  ; D[5] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -8.407 ns  ; D[5] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -8.414 ns  ; D[4] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -8.424 ns  ; D[4] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -8.426 ns  ; D[4] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -8.426 ns  ; D[4] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -8.481 ns  ; D[2] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -8.677 ns  ; D[3] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -8.878 ns  ; D[2] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -9.199 ns  ; D[7] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -9.250 ns  ; D[5] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -9.260 ns  ; D[2] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -9.294 ns  ; D[4] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -9.363 ns  ; D[4] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.364 ns  ; D[4] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.507 ns  ; D[6] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.508 ns  ; D[6] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.675 ns  ; D[6] ; CH[1]~reg0     ; clk      ;
; N/A           ; None        ; -9.719 ns  ; D[2] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.720 ns  ; D[2] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.720 ns  ; D[2] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -9.721 ns  ; D[2] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.756 ns  ; D[3] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.757 ns  ; D[3] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.764 ns  ; D[4] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -9.765 ns  ; D[3] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -9.766 ns  ; D[3] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -9.769 ns  ; D[4] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.813 ns  ; D[7] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -9.928 ns  ; D[3] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -9.940 ns  ; D[5] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.941 ns  ; D[5] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -10.055 ns ; D[3] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -10.055 ns ; D[3] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.145 ns ; D[5] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -10.209 ns ; D[6] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.283 ns ; D[7] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -10.288 ns ; D[7] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -10.391 ns ; D[4] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.433 ns ; D[3] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.451 ns ; D[6] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.452 ns ; D[6] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -10.455 ns ; D[2] ; CH[3]~reg0     ; clk      ;
; N/A           ; None        ; -10.594 ns ; D[2] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -10.595 ns ; D[2] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -10.601 ns ; D[2] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -10.633 ns ; D[4] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.634 ns ; D[4] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -10.890 ns ; D[5] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.897 ns ; D[5] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -10.946 ns ; D[4] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -10.949 ns ; D[4] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.952 ns ; D[4] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.961 ns ; D[4] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -10.962 ns ; D[4] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -10.963 ns ; D[4] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -10.964 ns ; D[4] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -11.110 ns ; D[3] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -11.111 ns ; D[3] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -11.132 ns ; D[5] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -11.133 ns ; D[5] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -11.206 ns ; D[4] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -11.216 ns ; D[6] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -11.226 ns ; D[2] ; CH[2]~reg0     ; clk      ;
; N/A           ; None        ; -11.894 ns ; D[7] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -12.062 ns ; D[2] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -12.106 ns ; D[4] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -12.136 ns ; D[7] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -12.137 ns ; D[5] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -12.137 ns ; D[7] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -12.190 ns ; D[6] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -12.374 ns ; D[7] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -12.425 ns ; D[5] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -12.546 ns ; D[7] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -12.863 ns ; D[7] ; DV[3]~reg0     ; clk      ;
; N/A           ; None        ; -12.865 ns ; D[7] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -12.865 ns ; D[7] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -12.902 ns ; D[5] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -12.947 ns ; D[5] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -12.949 ns ; D[5] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -12.949 ns ; D[5] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -12.950 ns ; D[6] ; CH[0]~reg0     ; clk      ;
; N/A           ; None        ; -13.195 ns ; D[6] ; DV[1]~reg0     ; clk      ;
; N/A           ; None        ; -13.195 ns ; D[6] ; DV[2]~reg0     ; clk      ;
; N/A           ; None        ; -13.487 ns ; D[5] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -13.490 ns ; D[5] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -13.493 ns ; D[5] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -13.505 ns ; D[5] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -14.018 ns ; D[6] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -14.020 ns ; D[6] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -14.020 ns ; D[6] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -15.385 ns ; D[7] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -15.388 ns ; D[7] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -15.391 ns ; D[7] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -15.400 ns ; D[7] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -15.401 ns ; D[7] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -15.402 ns ; D[7] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -15.403 ns ; D[7] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -15.715 ns ; D[6] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -15.718 ns ; D[6] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -15.721 ns ; D[6] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -15.733 ns ; D[6] ; LED_DV[1]~reg0 ; clk      ;
+---------------+-------------+------------+------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 15 10:08:37 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off HK2_1617 -c HK2_1617
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 96.53 MHz between source register "count_clk[6]" and destination register "CH[1]~reg0" (period= 10.359 ns)
    Info: + Longest register to register delay is 9.650 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y5_N6; Fanout = 6; REG Node = 'count_clk[6]'
        Info: 2: + IC(1.873 ns) + CELL(0.740 ns) = 2.613 ns; Loc. = LC_X3_Y4_N1; Fanout = 1; COMB Node = 'Equal2~0'
        Info: 3: + IC(2.427 ns) + CELL(0.740 ns) = 5.780 ns; Loc. = LC_X5_Y4_N4; Fanout = 31; COMB Node = 'Equal2~1'
        Info: 4: + IC(2.627 ns) + CELL(1.243 ns) = 9.650 ns; Loc. = LC_X9_Y6_N4; Fanout = 1; REG Node = 'CH[1]~reg0'
        Info: Total cell delay = 2.723 ns ( 28.22 % )
        Info: Total interconnect delay = 6.927 ns ( 71.78 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 48; CLK Node = 'clk'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X9_Y6_N4; Fanout = 1; REG Node = 'CH[1]~reg0'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
        Info: - Longest clock path from clock "clk" to source register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 48; CLK Node = 'clk'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X4_Y5_N6; Fanout = 6; REG Node = 'count_clk[6]'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "LED_CH[5]~reg0" (data pin = "D[3]", clock pin = "clk") is 36.248 ns
    Info: + Longest pin to register delay is 39.596 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_52; Fanout = 14; PIN Node = 'D[3]'
        Info: 2: + IC(2.323 ns) + CELL(0.747 ns) = 4.202 ns; Loc. = LC_X6_Y5_N0; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[2]~COUT'
        Info: 3: + IC(0.000 ns) + CELL(0.815 ns) = 5.017 ns; Loc. = LC_X6_Y5_N1; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~32'
        Info: 4: + IC(0.707 ns) + CELL(0.747 ns) = 6.471 ns; Loc. = LC_X6_Y5_N2; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~27'
        Info: 5: + IC(0.000 ns) + CELL(0.123 ns) = 6.594 ns; Loc. = LC_X6_Y5_N3; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~17'
        Info: 6: + IC(0.000 ns) + CELL(0.261 ns) = 6.855 ns; Loc. = LC_X6_Y5_N4; Fanout = 3; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~2'
        Info: 7: + IC(0.000 ns) + CELL(0.975 ns) = 7.830 ns; Loc. = LC_X6_Y5_N7; Fanout = 14; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~5'
        Info: 8: + IC(2.411 ns) + CELL(0.200 ns) = 10.441 ns; Loc. = LC_X8_Y5_N7; Fanout = 3; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|StageOut[53]~13'
        Info: 9: + IC(1.112 ns) + CELL(0.978 ns) = 12.531 ns; Loc. = LC_X7_Y5_N5; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~12'
        Info: 10: + IC(0.000 ns) + CELL(0.123 ns) = 12.654 ns; Loc. = LC_X7_Y5_N6; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~22'
        Info: 11: + IC(0.000 ns) + CELL(0.815 ns) = 13.469 ns; Loc. = LC_X7_Y5_N7; Fanout = 12; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~0'
        Info: 12: + IC(1.919 ns) + CELL(0.511 ns) = 15.899 ns; Loc. = LC_X9_Y5_N5; Fanout = 4; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|StageOut[60]~5'
        Info: 13: + IC(0.696 ns) + CELL(0.978 ns) = 17.573 ns; Loc. = LC_X9_Y5_N1; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT'
        Info: 14: + IC(0.000 ns) + CELL(0.815 ns) = 18.388 ns; Loc. = LC_X9_Y5_N2; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~20'
        Info: 15: + IC(0.741 ns) + CELL(0.747 ns) = 19.876 ns; Loc. = LC_X9_Y5_N6; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17'
        Info: 16: + IC(0.000 ns) + CELL(0.815 ns) = 20.691 ns; Loc. = LC_X9_Y5_N7; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10'
        Info: 17: + IC(2.589 ns) + CELL(0.511 ns) = 23.791 ns; Loc. = LC_X8_Y6_N6; Fanout = 3; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[17]~14'
        Info: 18: + IC(0.715 ns) + CELL(0.978 ns) = 25.484 ns; Loc. = LC_X8_Y6_N2; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17'
        Info: 19: + IC(0.000 ns) + CELL(0.123 ns) = 25.607 ns; Loc. = LC_X8_Y6_N3; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7'
        Info: 20: + IC(0.000 ns) + CELL(0.815 ns) = 26.422 ns; Loc. = LC_X8_Y6_N4; Fanout = 15; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0'
        Info: 21: + IC(0.787 ns) + CELL(0.511 ns) = 27.720 ns; Loc. = LC_X8_Y6_N9; Fanout = 3; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[21]~15'
        Info: 22: + IC(1.087 ns) + CELL(0.978 ns) = 29.785 ns; Loc. = LC_X9_Y6_N1; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17'
        Info: 23: + IC(0.000 ns) + CELL(0.123 ns) = 29.908 ns; Loc. = LC_X9_Y6_N2; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12'
        Info: 24: + IC(0.000 ns) + CELL(0.123 ns) = 30.031 ns; Loc. = LC_X9_Y6_N3; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7'
        Info: 25: + IC(0.000 ns) + CELL(0.815 ns) = 30.846 ns; Loc. = LC_X9_Y6_N4; Fanout = 15; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0'
        Info: 26: + IC(3.228 ns) + CELL(0.200 ns) = 34.274 ns; Loc. = LC_X9_Y4_N8; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[25]~19'
        Info: 27: + IC(0.694 ns) + CELL(0.978 ns) = 35.946 ns; Loc. = LC_X9_Y4_N0; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~22'
        Info: 28: + IC(0.000 ns) + CELL(0.123 ns) = 36.069 ns; Loc. = LC_X9_Y4_N1; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~17'
        Info: 29: + IC(0.000 ns) + CELL(0.123 ns) = 36.192 ns; Loc. = LC_X9_Y4_N2; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~12'
        Info: 30: + IC(0.000 ns) + CELL(0.123 ns) = 36.315 ns; Loc. = LC_X9_Y4_N3; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~7'
        Info: 31: + IC(0.000 ns) + CELL(0.815 ns) = 37.130 ns; Loc. = LC_X9_Y4_N4; Fanout = 6; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0'
        Info: 32: + IC(1.875 ns) + CELL(0.591 ns) = 39.596 ns; Loc. = LC_X5_Y4_N5; Fanout = 1; REG Node = 'LED_CH[5]~reg0'
        Info: Total cell delay = 18.712 ns ( 47.26 % )
        Info: Total interconnect delay = 20.884 ns ( 52.74 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.681 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 48; CLK Node = 'clk'
        Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X5_Y4_N5; Fanout = 1; REG Node = 'LED_CH[5]~reg0'
        Info: Total cell delay = 2.081 ns ( 56.53 % )
        Info: Total interconnect delay = 1.600 ns ( 43.47 % )
Info: tco from clock "clk" to destination pin "CH[3]" through register "CH[3]~reg0" is 9.182 ns
    Info: + Longest clock path from clock "clk" to source register is 3.681 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 48; CLK Node = 'clk'
        Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X9_Y5_N9; Fanout = 1; REG Node = 'CH[3]~reg0'
        Info: Total cell delay = 2.081 ns ( 56.53 % )
        Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.125 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y5_N9; Fanout = 1; REG Node = 'CH[3]~reg0'
        Info: 2: + IC(2.803 ns) + CELL(2.322 ns) = 5.125 ns; Loc. = PIN_119; Fanout = 0; PIN Node = 'CH[3]'
        Info: Total cell delay = 2.322 ns ( 45.31 % )
        Info: Total interconnect delay = 2.803 ns ( 54.69 % )
Info: th for register "LED_DV[4]~reg0" (data pin = "D[0]", clock pin = "clk") is -1.697 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.681 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 48; CLK Node = 'clk'
        Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X6_Y7_N2; Fanout = 1; REG Node = 'LED_DV[4]~reg0'
        Info: Total cell delay = 2.081 ns ( 56.53 % )
        Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 5.599 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_104; Fanout = 7; PIN Node = 'D[0]'
        Info: 2: + IC(3.284 ns) + CELL(1.183 ns) = 5.599 ns; Loc. = LC_X6_Y7_N2; Fanout = 1; REG Node = 'LED_DV[4]~reg0'
        Info: Total cell delay = 2.315 ns ( 41.35 % )
        Info: Total interconnect delay = 3.284 ns ( 58.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Fri May 15 10:08:37 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


