; 'debug' instruction
001110 00001 00000 00000000 01100001 ; li r1, 'a'
001110 00010 00000 00000000 01100010 ; li r2, 'b'
001110 00011 00000 00000000 01100011 ; li r3, 'c'
001110 00100 00000 00000000 01100100 ; li r3, 'd'
000001 00001 00000 00000000 00000000 ; send r1
000001 00010 00000 00000000 00000000 ; send r2
000000 00000 00000 00000000 00000001 ; debug
000001 00011 00000 00000000 00000000 ; send r3
000001 00100 00000 00000000 00000000 ; send r3

