<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2014.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright (c) 2001-2013 Xilinx Inc, All rights reserved -->

<Project Version="7" Minor="1" Path="C:/xup/fpga_flow/labs/lab4_ipi_basys3/lab4_ipi_basys3.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="f97d4e49e5c54e079ecce96749470983"/>
    <Option Name="Part" Val="xc7a35tcpg236-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="SimulatorLanguage" Val="Verilog"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/lab4/meta_harden.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/meta_harden.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/uart_tx_ctl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/uart_tx_ctl.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/uart_rx_ctl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/uart_rx_ctl.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/uart_baud_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/uart_baud_gen.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/to_bcd.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/to_bcd.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/reset_bridge.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/reset_bridge.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/out_ddr_flop.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/out_ddr_flop.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/clogb2.txt">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/clogb2.txt"/>
          <Attr Name="ImportTime" Val="1363776018"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/debouncer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/debouncer.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/clk_div.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/clk_div.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/uart_tx.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/uart_tx.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/uart_rx.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/uart_rx.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/samp_ram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/samp_ram.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/samp_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/samp_gen.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/rst_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/rst_gen.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/resp_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/resp_gen.v"/>
          <Attr Name="ImportTime" Val="1363776018"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/lb_ctl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/lb_ctl.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/dac_spi.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/dac_spi.v"/>
          <Attr Name="ImportTime" Val="1363776020"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/cmd_parse.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/cmd_parse.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/clk_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/clk_gen.v"/>
          <Attr Name="ImportTime" Val="1375981354"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/clkx_bus.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/clkx_bus.v"/>
          <Attr Name="ImportTime" Val="1363776016"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/char_fifo/char_fifo.bd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../lab4_ipi/lab4_ipi.srcs/sources_1/bd/char_fifo/char_fifo.bd"/>
          <Attr Name="ImportTime" Val="1408409941"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
        <CompFileExtendedInfo CompFileName="char_fifo.bd" FileRelPathName="hw_handoff/char_fifo.hwh"/>
        <CompFileExtendedInfo CompFileName="char_fifo.bd" FileRelPathName="char_fifo_ooc.xdc"/>
        <CompFileExtendedInfo CompFileName="char_fifo.bd" FileRelPathName="ip/char_fifo_fifo_generator_0_1/char_fifo_fifo_generator_0_1.xci"/>
        <CompFileExtendedInfo CompFileName="char_fifo.bd" FileRelPathName="hdl/char_fifo.v"/>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/lab4/wave_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/wave_gen.v"/>
          <Attr Name="ImportTime" Val="1375971458"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/clk_core/clk_core.upgrade_log">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../lab4_ipi/lab4_ipi.srcs/sources_1/ip/clk_core/clk_core.upgrade_log"/>
          <Attr Name="ImportTime" Val="1408409306"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="wave_gen"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/lab4/wave_gen_timing.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../sources/lab4/wave_gen_timing.xdc"/>
          <Attr Name="ImportTime" Val="1375928352"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/constrs_1/imports/lab4/wave_gen_pins_basys3.xdc">
        <FileInfo>
          <Attr Name="Library" Val="xil_defaultlib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../Users/ycw/Desktop/XUP_Apps_Stuff/Workshops/FPGA_design_flow_using_Vivado/ZedBoard_2014-2/docs_source/N4_docs/artix_packaging/2014_2_artix7_sources/lab4/wave_gen_pins_basys3.xdc"/>
          <Attr Name="ImportTime" Val="1408675899"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/lab4/wave_gen_timing.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="wave_gen"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="clk_core" Type="BlockSrcs" RelSrcDir="$PSRCDIR/clk_core">
      <File Path="$PSRCDIR/sources_1/ip/clk_core/clk_core.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/ip/clk_core/clk_core.xci"/>
          <Attr Name="ImportTime" Val="1408066059"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="clk_core"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="clk_core_synth_1" Type="Ft3:Synth" SrcSet="clk_core" Part="xc7a35tcpg236-1" ConstrsSet="clk_core" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/clk_core_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="clk_core_impl_1" Type="Ft2:EntireDesign" Part="xc7a35tcpg236-1" ConstrsSet="clk_core" Description="Vivado Implementation Defaults" SynthRun="clk_core_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
  <HWSession Dir="hw_1" File="hw.xml"/>
</Project>
