TimeQuest Timing Analyzer report for Terminal_Remoto
Tue Jan 21 11:07:46 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50mhz'
 12. Slow Model Setup: 'clk_ps2'
 13. Slow Model Hold: 'clk_50mhz'
 14. Slow Model Hold: 'clk_ps2'
 15. Slow Model Minimum Pulse Width: 'clk_50mhz'
 16. Slow Model Minimum Pulse Width: 'clk_ps2'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk_50mhz'
 27. Fast Model Setup: 'clk_ps2'
 28. Fast Model Hold: 'clk_50mhz'
 29. Fast Model Hold: 'clk_ps2'
 30. Fast Model Minimum Pulse Width: 'clk_50mhz'
 31. Fast Model Minimum Pulse Width: 'clk_ps2'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Terminal_Remoto                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50mhz } ;
; clk_ps2    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_ps2 }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 152.39 MHz ; 152.39 MHz      ; clk_50mhz  ;                                                               ;
; 470.15 MHz ; 405.02 MHz      ; clk_ps2    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -5.562 ; -263.924      ;
; clk_ps2   ; -1.127 ; -11.047       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.445 ; 0.000         ;
; clk_ps2   ; 0.445 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.631 ; -92.059           ;
; clk_ps2   ; -1.469 ; -17.355           ;
+-----------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50mhz'                                                                                             ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -5.562 ; make[6]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.599      ;
; -5.562 ; make[6]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.599      ;
; -5.561 ; make[6]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.598      ;
; -5.558 ; make[6]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.595      ;
; -5.503 ; make[1]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.546      ;
; -5.503 ; make[1]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.546      ;
; -5.502 ; make[1]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.545      ;
; -5.499 ; make[1]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.542      ;
; -5.347 ; make[2]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.390      ;
; -5.347 ; make[2]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.390      ;
; -5.346 ; make[2]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.389      ;
; -5.343 ; make[2]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.386      ;
; -5.296 ; make[7]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.339      ;
; -5.296 ; make[7]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.339      ;
; -5.295 ; make[7]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.338      ;
; -5.292 ; make[7]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.335      ;
; -5.279 ; make[5]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.316      ;
; -5.279 ; make[5]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.316      ;
; -5.278 ; make[5]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.315      ;
; -5.275 ; make[5]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.312      ;
; -5.239 ; make[3]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.282      ;
; -5.239 ; make[3]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.282      ;
; -5.238 ; make[3]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.281      ;
; -5.235 ; make[3]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.278      ;
; -5.218 ; make[4]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.255      ;
; -5.218 ; make[4]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.255      ;
; -5.217 ; make[4]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.254      ;
; -5.214 ; make[4]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.251      ;
; -5.208 ; make[0]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.251      ;
; -5.208 ; make[0]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.251      ;
; -5.207 ; make[0]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.250      ;
; -5.204 ; make[0]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.247      ;
; -5.137 ; uart:serial|data[5] ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.174      ;
; -5.137 ; uart:serial|data[5] ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.174      ;
; -5.136 ; uart:serial|data[5] ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.173      ;
; -5.133 ; uart:serial|data[5] ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 6.170      ;
; -5.008 ; make[1]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.051      ;
; -5.005 ; make[1]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.048      ;
; -5.003 ; make[1]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.046      ;
; -4.967 ; make[1]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.010      ;
; -4.735 ; make[1]             ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.778      ;
; -4.733 ; make[1]             ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.776      ;
; -4.723 ; make[4]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.760      ;
; -4.720 ; make[4]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.757      ;
; -4.718 ; make[4]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.755      ;
; -4.713 ; make[0]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.756      ;
; -4.710 ; make[0]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.753      ;
; -4.709 ; make[1]             ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.752      ;
; -4.708 ; make[0]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.751      ;
; -4.682 ; make[4]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.719      ;
; -4.673 ; make[2]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.716      ;
; -4.672 ; make[0]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.715      ;
; -4.671 ; make[5]             ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.708      ;
; -4.670 ; make[2]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.713      ;
; -4.669 ; make[5]             ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.706      ;
; -4.668 ; make[2]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.711      ;
; -4.645 ; make[5]             ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.682      ;
; -4.632 ; make[2]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.675      ;
; -4.489 ; make[6]             ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.526      ;
; -4.487 ; make[6]             ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.524      ;
; -4.463 ; make[6]             ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.500      ;
; -4.460 ; make[2]             ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.503      ;
; -4.458 ; make[2]             ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.501      ;
; -4.434 ; make[2]             ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.477      ;
; -4.431 ; make[0]             ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.474      ;
; -4.429 ; make[0]             ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.472      ;
; -4.418 ; delay[6]            ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.454      ;
; -4.418 ; delay[6]            ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.454      ;
; -4.418 ; delay[6]            ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.454      ;
; -4.418 ; delay[6]            ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.454      ;
; -4.414 ; make[3]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.457      ;
; -4.411 ; make[3]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.454      ;
; -4.409 ; make[3]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.452      ;
; -4.407 ; delay[6]            ; make[4]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.444      ;
; -4.407 ; delay[6]            ; make[6]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.444      ;
; -4.407 ; delay[6]            ; make[5]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.444      ;
; -4.407 ; delay[6]            ; display_a[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_a[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.407 ; delay[6]            ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.443      ;
; -4.405 ; make[0]             ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.448      ;
; -4.400 ; delay[6]            ; make[1]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.431      ;
; -4.400 ; delay[6]            ; make[0]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.431      ;
; -4.400 ; delay[6]            ; make[2]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.431      ;
; -4.400 ; delay[6]            ; make[3]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.431      ;
; -4.400 ; delay[6]            ; make[7]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.431      ;
; -4.384 ; delay[8]            ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.420      ;
; -4.384 ; delay[8]            ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.420      ;
; -4.384 ; delay[8]            ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.420      ;
; -4.384 ; delay[8]            ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.420      ;
; -4.381 ; make[5]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.418      ;
; -4.378 ; make[5]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.415      ;
; -4.376 ; make[5]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 5.413      ;
; -4.373 ; make[3]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.416      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_ps2'                                                                                                            ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.127 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.165      ;
; -1.098 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.136      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.074 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.480      ;
; -1.043 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.081      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.972 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.378      ;
; -0.968 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.006      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.827 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.233      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.684 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.368      ; 2.090      ;
; -0.521 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.559      ;
; -0.281 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.319      ;
; -0.281 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.319      ;
; -0.250 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.288      ;
; -0.246 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.284      ;
; -0.245 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.283      ;
; -0.243 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.281      ;
; -0.238 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.276      ;
; -0.237 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.275      ;
; -0.134 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.172      ;
; -0.134 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.172      ;
; -0.129 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.167      ;
; 0.096  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.942      ;
; 0.100  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.938      ;
; 0.104  ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.934      ;
; 0.108  ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.930      ;
; 0.114  ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.924      ;
; 0.120  ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.918      ;
; 0.307  ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50mhz'                                                                                                      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; current_state.wait_make  ; current_state.wait_make  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; current_state.wait_break ; current_state.wait_break ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flag                     ; flag                     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; current_state.sending    ; current_state.sending    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[1]     ; uart:serial|index[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[2]     ; uart:serial|index[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[3]     ; uart:serial|index[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; start                    ; start                    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|index[0]     ; uart:serial|index[0]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:serial|serial_out   ; uart:serial|serial_out   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; delay[19]                ; delay[19]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; uart:serial|prscl[12]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.915      ;
; 0.960 ; delay[1]                 ; delay[1]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.246      ;
; 0.964 ; delay[3]                 ; delay[3]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; delay[5]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; delay[10]                ; delay[10]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.252      ;
; 0.974 ; delay[11]                ; delay[11]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.260      ;
; 0.977 ; uart:serial|prscl[10]    ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uart:serial|prscl[11]    ; uart:serial|prscl[11]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; delay[8]                 ; delay[8]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; delay[7]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; uart:serial|prscl[1]     ; uart:serial|prscl[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; uart:serial|prscl[6]     ; uart:serial|prscl[6]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; delay[12]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; delay[14]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; uart:serial|prscl[4]     ; uart:serial|prscl[4]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; uart:serial|prscl[8]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; delay[9]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; delay[17]                ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.271      ;
; 1.002 ; delay[0]                 ; delay[0]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.288      ;
; 1.011 ; delay[2]                 ; delay[2]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; delay[4]                 ; delay[4]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.297      ;
; 1.014 ; delay[18]                ; delay[18]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; delay[6]                 ; delay[6]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.301      ;
; 1.022 ; delay[13]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; delay[15]                ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; delay[16]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; uart:serial|prscl[5]     ; uart:serial|prscl[5]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.310      ;
; 1.027 ; uart:serial|prscl[9]     ; uart:serial|prscl[9]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; uart:serial|prscl[2]     ; uart:serial|prscl[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.314      ;
; 1.028 ; current_state.wait_break ; flag                     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.314      ;
; 1.029 ; flag                     ; current_state.wait_break ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; uart:serial|prscl[7]     ; uart:serial|prscl[7]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; uart:serial|prscl[0]     ; uart:serial|prscl[0]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; uart:serial|prscl[3]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.317      ;
; 1.253 ; current_state.sending    ; delay[10]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[11]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[18]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; current_state.sending    ; delay[19]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.539      ;
; 1.290 ; alt_ready[0]             ; start                    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.576      ;
; 1.327 ; data_receiver:ps2|ready  ; alt_ready[0]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; -0.333     ; 1.280      ;
; 1.396 ; delay[3]                 ; delay[4]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; delay[5]                 ; delay[6]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.682      ;
; 1.398 ; delay[10]                ; delay[11]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.684      ;
; 1.405 ; make[1]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.006      ; 1.697      ;
; 1.406 ; delay[11]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.692      ;
; 1.409 ; uart:serial|prscl[11]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; uart:serial|prscl[10]    ; uart:serial|prscl[11]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; delay[7]                 ; delay[8]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; delay[8]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; uart:serial|prscl[1]     ; uart:serial|prscl[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.699      ;
; 1.415 ; uart:serial|prscl[6]     ; uart:serial|prscl[7]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; delay[12]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; delay[14]                ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; uart:serial|prscl[8]     ; uart:serial|prscl[9]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.702      ;
; 1.432 ; delay[0]                 ; delay[1]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.718      ;
; 1.444 ; delay[2]                 ; delay[3]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; delay[4]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.730      ;
; 1.447 ; delay[18]                ; delay[19]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.733      ;
; 1.448 ; delay[6]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.734      ;
; 1.455 ; delay[13]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; delay[16]                ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; delay[15]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; uart:serial|prscl[5]     ; uart:serial|prscl[6]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.743      ;
; 1.460 ; uart:serial|prscl[9]     ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.746      ;
; 1.461 ; uart:serial|prscl[0]     ; uart:serial|prscl[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.747      ;
; 1.461 ; uart:serial|prscl[2]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.747      ;
; 1.463 ; uart:serial|prscl[7]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.749      ;
; 1.464 ; uart:serial|prscl[3]     ; uart:serial|prscl[4]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.750      ;
; 1.470 ; make[4]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.756      ;
; 1.476 ; delay[3]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; delay[5]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.762      ;
; 1.478 ; delay[10]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.764      ;
; 1.486 ; delay[11]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.772      ;
; 1.489 ; uart:serial|prscl[10]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.775      ;
; 1.492 ; delay[7]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; delay[1]                 ; delay[2]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.779      ;
; 1.493 ; uart:serial|prscl[1]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.779      ;
; 1.495 ; uart:serial|prscl[6]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; delay[12]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; delay[14]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; uart:serial|prscl[8]     ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; make[7]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.006      ; 1.789      ;
; 1.512 ; make[3]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.006      ; 1.804      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_ps2'                                                                                                            ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.632 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.918      ;
; 0.638 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.924      ;
; 0.644 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.930      ;
; 0.648 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.934      ;
; 0.652 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.938      ;
; 0.656 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.942      ;
; 0.881 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.167      ;
; 0.886 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.172      ;
; 0.886 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.172      ;
; 0.989 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.275      ;
; 0.990 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.276      ;
; 0.995 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.281      ;
; 0.997 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.283      ;
; 0.998 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.284      ;
; 1.002 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.288      ;
; 1.033 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.319      ;
; 1.033 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.319      ;
; 1.185 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.839      ;
; 1.185 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.839      ;
; 1.190 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.844      ;
; 1.194 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.848      ;
; 1.195 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.849      ;
; 1.195 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.849      ;
; 1.196 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.850      ;
; 1.196 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.850      ;
; 1.273 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.559      ;
; 1.329 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.983      ;
; 1.329 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.983      ;
; 1.334 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.988      ;
; 1.338 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.992      ;
; 1.339 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.993      ;
; 1.339 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.993      ;
; 1.340 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.994      ;
; 1.340 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 1.994      ;
; 1.404 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.058      ;
; 1.404 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.058      ;
; 1.409 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.063      ;
; 1.413 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.067      ;
; 1.414 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.068      ;
; 1.414 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.068      ;
; 1.415 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.069      ;
; 1.415 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.069      ;
; 1.470 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.756      ;
; 1.488 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.142      ;
; 1.488 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.142      ;
; 1.493 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.147      ;
; 1.497 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.151      ;
; 1.498 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.152      ;
; 1.498 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.152      ;
; 1.499 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.153      ;
; 1.499 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.368      ; 2.153      ;
; 1.576 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.862      ;
; 1.621 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.907      ;
; 1.756 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 2.042      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50mhz'                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[10]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[10]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[11]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[11]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[12]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[12]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[13]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[13]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[14]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[14]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[15]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[15]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[16]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[16]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[17]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[17]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[18]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[18]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[19]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[19]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; flag                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; flag                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[2]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[2]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[3]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[3]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[4]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[4]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[5]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[5]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[6]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[6]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; make[7]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[7]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; start                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[1]      ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_ps2'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.629 ; 3.629 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -3.381 ; -3.381 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 9.629 ; 9.629 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.593 ; 9.593 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 9.629 ; 9.629 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.239 ; 9.239 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.445 ; 9.445 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 9.258 ; 9.258 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 9.148 ; 9.148 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.198 ; 9.198 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 9.292 ; 9.292 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.931 ; 8.931 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.666 ; 8.666 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 9.292 ; 9.292 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.237 ; 8.237 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.911 ; 8.911 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 9.124 ; 9.124 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.117 ; 9.117 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.064 ; 7.064 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.064 ; 7.064 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.026 ; 7.026 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.040 ; 7.040 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 9.132 ; 9.132 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 9.148 ; 9.148 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.593 ; 9.593 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 9.629 ; 9.629 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.239 ; 9.239 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.445 ; 9.445 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 9.258 ; 9.258 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 9.148 ; 9.148 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.198 ; 9.198 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 8.237 ; 8.237 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.931 ; 8.931 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.666 ; 8.666 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 9.292 ; 9.292 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.237 ; 8.237 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.911 ; 8.911 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 9.124 ; 9.124 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.117 ; 9.117 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.026 ; 7.026 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.064 ; 7.064 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.026 ; 7.026 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.040 ; 7.040 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 9.132 ; 9.132 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -1.408 ; -58.638       ;
; clk_ps2   ; 0.117  ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.215 ; 0.000         ;
; clk_ps2   ; 0.215 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.380 ; -75.380           ;
; clk_ps2   ; -1.222 ; -14.222           ;
+-----------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50mhz'                                                                                             ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.408 ; make[1]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.445      ;
; -1.408 ; make[1]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.445      ;
; -1.408 ; make[6]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.439      ;
; -1.408 ; make[6]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.439      ;
; -1.407 ; make[1]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.444      ;
; -1.407 ; make[6]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.438      ;
; -1.405 ; make[1]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.442      ;
; -1.405 ; make[6]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.436      ;
; -1.391 ; make[2]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.428      ;
; -1.391 ; make[2]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.428      ;
; -1.390 ; make[2]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.427      ;
; -1.388 ; make[2]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.425      ;
; -1.377 ; make[7]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.414      ;
; -1.377 ; make[7]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.414      ;
; -1.376 ; make[7]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.413      ;
; -1.374 ; make[7]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.411      ;
; -1.324 ; make[5]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.355      ;
; -1.324 ; make[5]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.355      ;
; -1.323 ; make[5]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.354      ;
; -1.321 ; make[5]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.352      ;
; -1.317 ; uart:serial|data[5] ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.348      ;
; -1.317 ; uart:serial|data[5] ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.348      ;
; -1.316 ; uart:serial|data[5] ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.347      ;
; -1.314 ; uart:serial|data[5] ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.345      ;
; -1.303 ; make[0]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.340      ;
; -1.303 ; make[0]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.340      ;
; -1.302 ; make[0]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.339      ;
; -1.300 ; make[0]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.337      ;
; -1.284 ; make[3]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.321      ;
; -1.284 ; make[3]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.321      ;
; -1.283 ; make[3]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.320      ;
; -1.281 ; make[3]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.318      ;
; -1.276 ; make[4]             ; uart:serial|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.307      ;
; -1.276 ; make[4]             ; uart:serial|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.307      ;
; -1.275 ; make[4]             ; uart:serial|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.306      ;
; -1.273 ; make[4]             ; uart:serial|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.240 ; make[1]             ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.277      ;
; -1.240 ; make[1]             ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.277      ;
; -1.239 ; make[1]             ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.276      ;
; -1.232 ; make[1]             ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 2.269      ;
; -1.198 ; delay[6]            ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.229      ;
; -1.198 ; delay[6]            ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.229      ;
; -1.198 ; delay[6]            ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.229      ;
; -1.198 ; delay[6]            ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.229      ;
; -1.191 ; delay[6]            ; make[4]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; make[6]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; make[5]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_a[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.191 ; delay[6]            ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.223      ;
; -1.190 ; delay[8]            ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.221      ;
; -1.190 ; delay[8]            ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.221      ;
; -1.190 ; delay[8]            ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.221      ;
; -1.190 ; delay[8]            ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.221      ;
; -1.188 ; delay[6]            ; make[1]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.214      ;
; -1.188 ; delay[6]            ; make[0]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.214      ;
; -1.188 ; delay[6]            ; make[2]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.214      ;
; -1.188 ; delay[6]            ; make[3]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.214      ;
; -1.188 ; delay[6]            ; make[7]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.214      ;
; -1.184 ; delay[9]            ; display_b[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.215      ;
; -1.184 ; delay[9]            ; display_b[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.215      ;
; -1.184 ; delay[9]            ; display_b[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.215      ;
; -1.184 ; delay[9]            ; display_b[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.215      ;
; -1.183 ; delay[8]            ; make[4]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; make[6]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; make[5]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_a[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; delay[8]            ; display_b[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.215      ;
; -1.180 ; delay[8]            ; make[1]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.206      ;
; -1.180 ; delay[8]            ; make[0]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.206      ;
; -1.180 ; delay[8]            ; make[2]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.206      ;
; -1.180 ; delay[8]            ; make[3]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.206      ;
; -1.180 ; delay[8]            ; make[7]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.006     ; 2.206      ;
; -1.177 ; delay[9]            ; make[4]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; make[6]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; make[5]              ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[0]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[1]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[3]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[5]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_a[6]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_b[2]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
; -1.177 ; delay[9]            ; display_b[4]~reg0    ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.209      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_ps2'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.117 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.047      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.139 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 1.025      ;
; 0.165 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.867      ;
; 0.190 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.842      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.198 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.966      ;
; 0.206 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.826      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.226 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.132      ; 0.938      ;
; 0.251 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.781      ;
; 0.413 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.619      ;
; 0.495 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.537      ;
; 0.497 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.535      ;
; 0.504 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.528      ;
; 0.506 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.523      ;
; 0.543 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.489      ;
; 0.544 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.488      ;
; 0.545 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.487      ;
; 0.621 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.411      ;
; 0.624 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.408      ;
; 0.626 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.406      ;
; 0.629 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.403      ;
; 0.632 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50mhz'                                                                                                      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; current_state.wait_make  ; current_state.wait_make  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; current_state.wait_break ; current_state.wait_break ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flag                     ; flag                     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; current_state.sending    ; current_state.sending    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[1]     ; uart:serial|index[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[2]     ; uart:serial|index[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[3]     ; uart:serial|index[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start                    ; start                    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|index[0]     ; uart:serial|index[0]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:serial|serial_out   ; uart:serial|serial_out   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.232 ; data_receiver:ps2|ready  ; alt_ready[0]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.175      ; 0.559      ;
; 0.243 ; uart:serial|prscl[12]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; delay[19]                ; delay[19]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.354 ; delay[1]                 ; delay[1]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; delay[3]                 ; delay[3]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; delay[5]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; delay[10]                ; delay[10]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; delay[11]                ; delay[11]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uart:serial|prscl[10]    ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:serial|prscl[11]    ; uart:serial|prscl[11]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; uart:serial|prscl[6]     ; uart:serial|prscl[6]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uart:serial|prscl[8]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; delay[0]                 ; delay[0]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[8]                 ; delay[8]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[9]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; delay[7]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; uart:serial|prscl[1]     ; uart:serial|prscl[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; delay[12]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; delay[14]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; delay[17]                ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uart:serial|prscl[4]     ; uart:serial|prscl[4]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; data_receiver:ps2|ready  ; start                    ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.175      ; 0.695      ;
; 0.371 ; delay[2]                 ; delay[2]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; delay[4]                 ; delay[4]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; delay[18]                ; delay[18]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; delay[6]                 ; delay[6]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; delay[13]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; delay[15]                ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; delay[16]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:serial|prscl[5]     ; uart:serial|prscl[5]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:serial|prscl[9]     ; uart:serial|prscl[9]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; uart:serial|prscl[7]     ; uart:serial|prscl[7]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; uart:serial|prscl[0]     ; uart:serial|prscl[0]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; uart:serial|prscl[2]     ; uart:serial|prscl[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; flag                     ; current_state.wait_break ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; uart:serial|prscl[3]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.534      ;
; 0.397 ; current_state.wait_break ; flag                     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.549      ;
; 0.494 ; delay[3]                 ; delay[4]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; delay[5]                 ; delay[6]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; delay[10]                ; delay[11]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; delay[11]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; uart:serial|prscl[11]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uart:serial|prscl[10]    ; uart:serial|prscl[11]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; uart:serial|prscl[6]     ; uart:serial|prscl[7]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; uart:serial|prscl[8]     ; uart:serial|prscl[9]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; delay[7]                 ; delay[8]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; delay[8]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; uart:serial|prscl[1]     ; uart:serial|prscl[2]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; delay[0]                 ; delay[1]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; delay[12]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; delay[14]                ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; delay[2]                 ; delay[3]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; delay[4]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; delay[18]                ; delay[19]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; delay[6]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; alt_ready[0]             ; start                    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; delay[13]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; uart:serial|prscl[9]     ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; uart:serial|prscl[5]     ; uart:serial|prscl[6]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; delay[16]                ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; delay[15]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; uart:serial|prscl[7]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; uart:serial|prscl[0]     ; uart:serial|prscl[1]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; uart:serial|prscl[2]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; uart:serial|prscl[3]     ; uart:serial|prscl[4]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.674      ;
; 0.529 ; delay[3]                 ; delay[5]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; delay[5]                 ; delay[7]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; delay[10]                ; delay[12]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; data_receiver:ps2|ready  ; current_state.wait_make  ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.175      ; 0.857      ;
; 0.531 ; data_receiver:ps2|ready  ; current_state.sending    ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.175      ; 0.858      ;
; 0.533 ; make[1]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.006      ; 0.691      ;
; 0.533 ; delay[11]                ; delay[13]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; uart:serial|prscl[10]    ; uart:serial|prscl[12]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; uart:serial|prscl[6]     ; uart:serial|prscl[8]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; uart:serial|prscl[8]     ; uart:serial|prscl[10]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; delay[7]                 ; delay[9]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; uart:serial|prscl[1]     ; uart:serial|prscl[3]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; delay[12]                ; delay[14]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; delay[14]                ; delay[16]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; delay[2]                 ; delay[4]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; delay[1]                 ; delay[2]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; delay[4]                 ; delay[6]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; delay[6]                 ; delay[8]                 ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; make[4]                  ; uart:serial|data[7]      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; data_receiver:ps2|reg[2] ; flag                     ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.043      ; 0.744      ;
; 0.552 ; delay[13]                ; delay[15]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; uart:serial|prscl[9]     ; uart:serial|prscl[11]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; uart:serial|prscl[5]     ; uart:serial|prscl[7]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; delay[15]                ; delay[17]                ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; uart:serial|prscl[7]     ; uart:serial|prscl[9]     ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.707      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_ps2'                                                                                                            ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:ps2|ready    ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; data_receiver:ps2|reg[1]   ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; data_receiver:ps2|reg[4]   ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; data_receiver:ps2|reg[2]   ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; data_receiver:ps2|reg[5]   ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.411      ;
; 0.335 ; data_receiver:ps2|reg[3]   ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.489      ;
; 0.371 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; data_receiver:ps2|reg[6]   ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; data_receiver:ps2|reg[7]   ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; data_receiver:ps2|count[0] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; data_receiver:ps2|count[2] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.528      ;
; 0.383 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; data_receiver:ps2|count[3] ; data_receiver:ps2|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.537      ;
; 0.446 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.730      ;
; 0.446 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.730      ;
; 0.451 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.735      ;
; 0.457 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.741      ;
; 0.458 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.742      ;
; 0.458 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.742      ;
; 0.459 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.743      ;
; 0.459 ; data_receiver:ps2|count[3] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.743      ;
; 0.467 ; data_receiver:ps2|count[1] ; data_receiver:ps2|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.619      ;
; 0.498 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.782      ;
; 0.498 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.782      ;
; 0.503 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.787      ;
; 0.509 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.793      ;
; 0.510 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.794      ;
; 0.510 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.794      ;
; 0.511 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.795      ;
; 0.511 ; data_receiver:ps2|count[2] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.795      ;
; 0.544 ; data_receiver:ps2|count[2] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.696      ;
; 0.559 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.843      ;
; 0.559 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.843      ;
; 0.564 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.848      ;
; 0.570 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.854      ;
; 0.571 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.855      ;
; 0.571 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.855      ;
; 0.572 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.856      ;
; 0.572 ; data_receiver:ps2|count[0] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.856      ;
; 0.577 ; data_receiver:ps2|count[3] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.729      ;
; 0.584 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.868      ;
; 0.584 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.868      ;
; 0.589 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.873      ;
; 0.595 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.879      ;
; 0.596 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.880      ;
; 0.596 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.880      ;
; 0.597 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.881      ;
; 0.597 ; data_receiver:ps2|count[1] ; data_receiver:ps2|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.132      ; 0.881      ;
; 0.621 ; data_receiver:ps2|count[1] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.773      ;
; 0.667 ; data_receiver:ps2|count[0] ; data_receiver:ps2|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.819      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50mhz'                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; delay[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; delay[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; flag                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; flag                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; make[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; make[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; start                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:serial|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:serial|data[1]      ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_ps2'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|ready    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:ps2|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; ps2|reg[7]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 2.017 ; 2.017 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -1.897 ; -1.897 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.939 ; 4.939 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.939 ; 4.939 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.806 ; 4.806 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.677 ; 4.677 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.739 ; 4.739 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.640 ; 4.640 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.712 ; 4.712 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.672 ; 4.672 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.559 ; 4.559 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.462 ; 4.462 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.672 ; 4.672 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.328 ; 4.328 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.543 ; 4.543 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.624 ; 4.624 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.585 ; 4.585 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 3.783 ; 3.783 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 3.783 ; 3.783 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 3.757 ; 3.757 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.767 ; 3.767 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.939 ; 4.939 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.806 ; 4.806 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.677 ; 4.677 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.739 ; 4.739 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.640 ; 4.640 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.712 ; 4.712 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.328 ; 4.328 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.559 ; 4.559 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.462 ; 4.462 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.672 ; 4.672 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.328 ; 4.328 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.543 ; 4.543 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.624 ; 4.624 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.585 ; 4.585 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 3.757 ; 3.757 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 3.783 ; 3.783 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 3.757 ; 3.757 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.767 ; 3.767 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.562   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_50mhz       ; -5.562   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_ps2         ; -1.127   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -274.971 ; 0.0   ; 0.0      ; 0.0     ; -109.414            ;
;  clk_50mhz       ; -263.924 ; 0.000 ; N/A      ; N/A     ; -92.059             ;
;  clk_ps2         ; -11.047  ; 0.000 ; N/A      ; N/A     ; -17.355             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.629 ; 3.629 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -1.897 ; -1.897 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 9.629 ; 9.629 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 9.593 ; 9.593 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 9.629 ; 9.629 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 9.239 ; 9.239 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 9.445 ; 9.445 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 9.258 ; 9.258 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 9.148 ; 9.148 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 9.198 ; 9.198 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 9.292 ; 9.292 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.931 ; 8.931 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.666 ; 8.666 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 9.292 ; 9.292 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.237 ; 8.237 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.911 ; 8.911 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 9.124 ; 9.124 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 9.117 ; 9.117 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 7.064 ; 7.064 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 7.064 ; 7.064 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 7.026 ; 7.026 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 7.040 ; 7.040 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 9.132 ; 9.132 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.939 ; 4.939 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.806 ; 4.806 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.677 ; 4.677 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.739 ; 4.739 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.640 ; 4.640 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.616 ; 4.616 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.712 ; 4.712 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.328 ; 4.328 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.559 ; 4.559 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.462 ; 4.462 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.672 ; 4.672 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.328 ; 4.328 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.543 ; 4.543 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.624 ; 4.624 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.585 ; 4.585 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 3.757 ; 3.757 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 3.783 ; 3.783 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 3.757 ; 3.757 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 3.767 ; 3.767 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.650 ; 4.650 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 4868     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 54       ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 4868     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 54       ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 21 11:07:45 2020
Info: Command: quartus_sta Terminal_Remoto -c Terminal_Remoto
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Terminal_Remoto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50mhz clk_50mhz
    Info (332105): create_clock -period 1.000 -name clk_ps2 clk_ps2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.562      -263.924 clk_50mhz 
    Info (332119):    -1.127       -11.047 clk_ps2 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk_50mhz 
    Info (332119):     0.445         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -92.059 clk_50mhz 
    Info (332119):    -1.469       -17.355 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.408       -58.638 clk_50mhz 
    Info (332119):     0.117         0.000 clk_ps2 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_50mhz 
    Info (332119):     0.215         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -75.380 clk_50mhz 
    Info (332119):    -1.222       -14.222 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Tue Jan 21 11:07:46 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


