Timing Analyzer report for project_1
Wed May 08 16:35:30 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Recovery: 'CLK'
 26. Slow 1200mV 0C Model Removal: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Hold: 'CLK'
 35. Fast 1200mV 0C Model Recovery: 'CLK'
 36. Fast 1200mV 0C Model Removal: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; project_1                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processors 3-16        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.48 MHz ; 134.48 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -6.436 ; -382.786           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.411 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -0.169 ; -1.352                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.640 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -240.318                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -6.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; 0.034      ; 7.471      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.817 ; counter[3]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.739      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.597 ; counter[6]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.519      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.581 ; counter[2]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.503      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[9]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[0]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[1]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[2]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[3]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[4]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[5]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[6]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[7]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[8]                  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[11]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[10]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[14]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[12]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[13]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.416 ; counter[3]                                                                                                                                              ; counter[15]                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.336      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.378 ; counter[0]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.300      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
; -4.336 ; counter[4]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.258      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[0]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.142      ;
; 0.412 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[4]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.143      ;
; 0.414 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[3]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.145      ;
; 0.414 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[7]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.145      ;
; 0.424 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[1]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.155      ;
; 0.436 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.163      ;
; 0.436 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.170      ;
; 0.436 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.170      ;
; 0.439 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.173      ;
; 0.448 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[6]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.179      ;
; 0.450 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[2]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.181      ;
; 0.453 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty      ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full           ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                              ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.188      ;
; 0.462 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.196      ;
; 0.463 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.190      ;
; 0.463 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.197      ;
; 0.487 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.221      ;
; 0.489 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[5]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.477      ; 1.220      ;
; 0.499 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.480      ; 1.233      ;
; 0.515 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.168      ;
; 0.516 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.169      ;
; 0.517 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.809      ;
; 0.526 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.179      ;
; 0.527 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.820      ;
; 0.536 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.828      ;
; 0.541 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.834      ;
; 0.542 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.835      ;
; 0.546 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.839      ;
; 0.548 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.201      ;
; 0.686 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.413      ;
; 0.690 ; RST_snh[0]                                                                                                                               ; RST_snh[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.983      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.004      ;
; 0.717 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.009      ;
; 0.735 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[4]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.027      ;
; 0.735 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.027      ;
; 0.738 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.758 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.473      ; 1.485      ;
; 0.760 ; counter[3]                                                                                                                               ; counter[3]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; counter[15]                                                                                                                              ; counter[15]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; counter[1]                                                                                                                               ; counter[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter[5]                                                                                                                               ; counter[5]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter[11]                                                                                                                              ; counter[11]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter[13]                                                                                                                              ; counter[13]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter[19]                                                                                                                              ; counter[19]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; counter[17]                                                                                                                              ; counter[17]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; counter[21]                                                                                                                              ; counter[21]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; counter[27]                                                                                                                              ; counter[27]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; counter[29]                                                                                                                              ; counter[29]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[31]                                                                                                                              ; counter[31]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[9]                                                                                                                               ; counter[9]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[2]                                                                                                                               ; counter[2]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[6]                                                                                                                               ; counter[6]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[7]                                                                                                                               ; counter[7]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter[16]                                                                                                                              ; counter[16]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[4]                                                                                                                               ; counter[4]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[14]                                                                                                                              ; counter[14]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[12]                                                                                                                              ; counter[12]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[18]                                                                                                                              ; counter[18]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[22]                                                                                                                              ; counter[22]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[23]                                                                                                                              ; counter[23]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter[25]                                                                                                                              ; counter[25]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter[8]                                                                                                                               ; counter[8]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; counter[10]                                                                                                                              ; counter[10]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; counter[20]                                                                                                                              ; counter[20]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; counter[30]                                                                                                                              ; counter[30]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[28]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[28]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[26]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[26]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                   ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
; -0.169 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 1.524      ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                   ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
; 0.640 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.385      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 146.8 MHz ; 146.8 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -5.812 ; -345.157          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.390 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.049 ; -0.392               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.573 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -240.318                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -5.812 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; 0.052      ; 6.866      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.523 ; counter[3]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.455      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.308 ; counter[6]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.240      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.282 ; counter[2]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.214      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[9]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[0]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[1]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[2]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[3]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[4]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[5]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[6]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[7]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[8]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[11]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[10]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[14]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[12]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[13]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.135 ; counter[3]                                                                                                                                              ; counter[15]                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.065      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.092 ; counter[0]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.024      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
; -4.067 ; counter[4]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.999      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.390 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[0]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.042      ;
; 0.390 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[4]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.042      ;
; 0.394 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[3]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.046      ;
; 0.394 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[7]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.046      ;
; 0.401 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[1]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.053      ;
; 0.402 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty      ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full           ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                              ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.414 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.062      ;
; 0.418 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.072      ;
; 0.419 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.073      ;
; 0.421 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.075      ;
; 0.424 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[2]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.076      ;
; 0.425 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[6]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.077      ;
; 0.433 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.087      ;
; 0.440 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.088      ;
; 0.442 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.096      ;
; 0.443 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.097      ;
; 0.460 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[5]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.112      ;
; 0.464 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.118      ;
; 0.473 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.127      ;
; 0.477 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.744      ;
; 0.485 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.352      ; 1.067      ;
; 0.486 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.352      ; 1.068      ;
; 0.493 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.352      ; 1.075      ;
; 0.493 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.760      ;
; 0.500 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.767      ;
; 0.500 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.767      ;
; 0.507 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.774      ;
; 0.508 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.775      ;
; 0.509 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.776      ;
; 0.513 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.352      ; 1.095      ;
; 0.613 ; RST_snh[0]                                                                                                                               ; RST_snh[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.880      ;
; 0.632 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.280      ;
; 0.649 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[4]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.917      ;
; 0.649 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.917      ;
; 0.668 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.935      ;
; 0.673 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.940      ;
; 0.682 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.949      ;
; 0.683 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.950      ;
; 0.705 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.353      ;
; 0.705 ; counter[3]                                                                                                                               ; counter[3]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; counter[5]                                                                                                                               ; counter[5]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; counter[13]                                                                                                                              ; counter[13]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; counter[15]                                                                                                                              ; counter[15]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; counter[11]                                                                                                                              ; counter[11]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; counter[19]                                                                                                                              ; counter[19]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; counter[21]                                                                                                                              ; counter[21]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; counter[29]                                                                                                                              ; counter[29]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter[1]                                                                                                                               ; counter[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter[17]                                                                                                                              ; counter[17]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter[27]                                                                                                                              ; counter[27]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; counter[31]                                                                                                                              ; counter[31]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter[9]                                                                                                                               ; counter[9]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter[6]                                                                                                                               ; counter[6]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter[22]                                                                                                                              ; counter[22]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter[7]                                                                                                                               ; counter[7]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter[23]                                                                                                                              ; counter[23]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter[25]                                                                                                                              ; counter[25]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter[2]                                                                                                                               ; counter[2]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter[14]                                                                                                                              ; counter[14]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter[16]                                                                                                                              ; counter[16]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; counter[4]                                                                                                                               ; counter[4]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; counter[10]                                                                                                                              ; counter[10]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; counter[12]                                                                                                                              ; counter[12]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; counter[18]                                                                                                                              ; counter[18]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[28]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[28]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[26]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[26]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; counter[8]                                                                                                                               ; counter[8]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; counter[20]                                                                                                                              ; counter[20]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                    ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
; -0.049 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; 0.331      ; 1.382      ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                    ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
; 0.573 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.259      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.957 ; -88.591           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.140 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 0.463 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.297 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -184.634                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.957 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.940      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.479 ; counter[3]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.431      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; counter[2]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.336      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; counter[6]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.331      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[27]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[28]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[29]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.302 ; counter[0]                                                                                                                                              ; counter[30]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.254      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[9]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[0]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[1]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[2]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[3]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[4]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[5]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[6]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[7]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[8]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[11]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[10]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[14]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[12]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[13]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.292 ; counter[3]                                                                                                                                              ; counter[15]                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.242      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[31]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[16]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[19]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[17]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[18]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[21]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[20]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[22]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[23]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[24]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[25]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.273 ; counter[5]                                                                                                                                              ; counter[26]                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[0]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.466      ;
; 0.141 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[4]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.467      ;
; 0.142 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[3]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.468      ;
; 0.142 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[7]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.468      ;
; 0.148 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[1]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.474      ;
; 0.150 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.473      ;
; 0.155 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[6]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.481      ;
; 0.155 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.480      ;
; 0.156 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.481      ;
; 0.157 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.482      ;
; 0.158 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[2]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.484      ;
; 0.159 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.484      ;
; 0.161 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.486      ;
; 0.165 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.488      ;
; 0.169 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.494      ;
; 0.171 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.496      ;
; 0.172 ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|rg_bc[5]                                                                                    ; CR_1:u_CR_1|lab_3s:u_lab_3s|b2bd_ROM:UUT_ROM|altsyncram:bd_ROM_rtl_0|altsyncram_i071:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.498      ;
; 0.176 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                            ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.501      ;
; 0.187 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty      ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_non_empty                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full           ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|a_fefifo_66f:fifo_state|b_full                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                              ; CR_1:u_CR_1|RaF:u_RaF|rdreq                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.182      ; 0.480      ;
; 0.195 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[0] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.182      ; 0.481      ;
; 0.201 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.182      ; 0.487      ;
; 0.205 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.182      ; 0.493      ;
; 0.210 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[8]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.334      ;
; 0.215 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[1]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.336      ;
; 0.261 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.584      ;
; 0.261 ; RST_snh[0]                                                                                                                               ; RST_snh[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.381      ;
; 0.275 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S1                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.280 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S0                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S3                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[4]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|FSM:FSM|state.S2                                                                                ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|dig_rg:dig_rg|dig[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.285 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[4]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[6]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.407      ;
; 0.287 ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[2]                                                            ; CR_1:u_CR_1|gen:u_gen|LFSR_8_7_6_4_3_2_1_F:u_LFSR_8_7_6_4_3_2_1_F|LFSR_out[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.408      ;
; 0.302 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|altsyncram_8hm1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.625      ;
; 0.302 ; counter[15]                                                                                                                              ; counter[15]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[15]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; counter[3]                                                                                                                               ; counter[3]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; counter[5]                                                                                                                               ; counter[5]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; counter[13]                                                                                                                              ; counter[13]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[31]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[31]                                                                                                                              ; counter[31]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter[1]                                                                                                                               ; counter[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[6]                                                                                                                               ; counter[6]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[7]                                                                                                                               ; counter[7]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[11]                                                                                                                              ; counter[11]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[11]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[27]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[29]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[21]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[19]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[17]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2]                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[1]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[9]                                                                                                                               ; counter[9]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[2]                                                                                                                               ; counter[2]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[8]                                                                                                                               ; counter[8]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[14]                                                                                                                              ; counter[14]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[19]                                                                                                                              ; counter[19]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[17]                                                                                                                              ; counter[17]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[21]                                                                                                                              ; counter[21]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[27]                                                                                                                              ; counter[27]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[29]                                                                                                                              ; counter[29]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[25]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[23]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[22]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[16]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[14]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                      ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]       ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[3]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[4]                                                                                                                               ; counter[4]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[10]                                                                                                                              ; counter[10]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[12]                                                                                                                              ; counter[12]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[16]                                                                                                                              ; counter[16]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[22]                                                                                                                              ; counter[22]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[23]                                                                                                                              ; counter[23]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[25]                                                                                                                              ; counter[25]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[12]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[30]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[24]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[24]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[20]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                     ; CR_1:u_CR_1|lab_3s:u_lab_3s|ss_cntr:UUT0|cnt_div:cnt_div|counter[18]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2] ; CR_1:u_CR_1|FIFO:u_fifo|scfifo:scfifo_component|scfifo_jk31:auto_generated|a_dpfifo_qq31:dpfifo|cntr_vnb:rd_ptr_count|counter_reg_bit[2]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; counter[18]                                                                                                                              ; counter[18]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter[20]                                                                                                                              ; counter[20]                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                   ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
; 0.463 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.665      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                    ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[7] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[0] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[1] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[2] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[3] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[4] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[5] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
; 0.297 ; RST_snh[1] ; CR_1:u_CR_1|RaF:u_RaF|bc[6] ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.601      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.556 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.436   ; 0.140 ; -0.169   ; 0.297   ; -3.201              ;
;  CLK             ; -6.436   ; 0.140 ; -0.169   ; 0.297   ; -3.201              ;
; Design-wide TNS  ; -382.786 ; 0.0   ; -1.352   ; 0.0     ; -240.318            ;
;  CLK             ; -382.786 ; 0.000 ; -1.352   ; 0.000   ; -240.318            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ss[0]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[1]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[2]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[3]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[4]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[5]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[6]         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[4]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ss[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ss[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ss[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ss[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ss[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ss[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ss[0]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ss[1]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ss[2]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ss[3]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ss[4]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ss[5]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ss[6]         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dig[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dig[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dig[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; dig[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2908     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2908     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed May 08 16:35:29 2024
Info: Command: quartus_sta project_1 -c project_1
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "SP_unit" -- entity does not exist in design
Warning (20013): Ignored 20 assignments for entity "altsource_probe_top" -- entity does not exist in design
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project_1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.436            -382.786 CLK 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.411               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.169              -1.352 CLK 
Info (332146): Worst-case removal slack is 0.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.640               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -240.318 CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.812
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.812            -345.157 CLK 
Info (332146): Worst-case hold slack is 0.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.390               0.000 CLK 
Info (332146): Worst-case recovery slack is -0.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.049              -0.392 CLK 
Info (332146): Worst-case removal slack is 0.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.573               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -240.318 CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.957             -88.591 CLK 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.140               0.000 CLK 
Info (332146): Worst-case recovery slack is 0.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.463               0.000 CLK 
Info (332146): Worst-case removal slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -184.634 CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.556 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4895 megabytes
    Info: Processing ended: Wed May 08 16:35:30 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


