{"patent_id": "10-2023-0057715", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0160861", "출원번호": "10-2023-0057715", "발명의 명칭": "상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로 및 그 작동 방법", "출원인": "주식회사 레볼버", "발명자": "조성래"}}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 전원과 제2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자; 및상기 제1 및 제2 상변화 메모리 소자와 제1 방향으로 연결되는 트랜스미션 게이트를 포함하는, 상변화 메모리를포함하는 프로그램 가능 논리 소자용 구성 비트 회로."}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제1 및 제2 상변화 메모리 소자에서 상변화층의 조성은 Ge, Sb 및 Te를 포함하는, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로."}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 상변화층의 조성은 원자비율로 Ge < 50at%, Sb < 40at%, Te ≥ 50at%인, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로."}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 따르는 상변화 메모리를 포함하는 구성 비트 회로를 프로그램하는 방법에 있어서,상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여상기 트랜스미션게이트로 인가되는 전압을 제1 극성 전압이라 하고, 상기 트랜스미션게이트로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 제1 전원 또는 제2 전원 중 어느 하나로 인가되는 전압을제2 극성 전압이라 할 때,상기 제1 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제1 저항 상태가 되도록 프로그래밍 하는 단계 및 상기 제2 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제2 저항 상태가 되도록 프로그래밍 하는 단계를 포함하고,상기 제1 상변화 메모리와 상기 제2 상변화 메모리 중 어느 하나는 제1 저항 상태이고 다른 하나는 제2 저항 상태가 되도록 하며,상기 제1 저항 상태와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어서 저저항 상태를 의미하고, 다른 하나는 상기 상변화 메모리가 비정질상이어서 고저항 상태를 의미하는, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 프로그램 방법."}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 따르는 구성 비트 회로를 작동시키는 방법에 있어서,상기 구성 비트 회로의 작동을 위해 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 또는 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮은, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비공개특허 10-2024-0160861-2-트 회로의 작동 방법."}
{"patent_id": "10-2023-0057715", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항 내지 제 3 항 중 어느 한 항에 따르는 구성 비트 회로를 포함하는 프로그램 가능 논리 소자."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 상변화 메모리를 활용한 구성 비트 회로 및 그 작동 방법을 제공하는 것을 목적으로 한다. 상기와 같 은 목적을 달성하기 위해 본 발명에 따르는 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회 로는, 제1 전원과 제2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자 및 상기 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자와 제1 방향으로 연결되는 트랜스미션 게이트를 포함 할 수 있다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로에 관한 것으로, 특히 상변화 메모리가 높은 임계 전압을 가질 수 있도록 프로그래밍할 수 있는 구성 비트 회로 및 프로그램 방법에 관한 것 이다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "FPGA(field programmable gate array)는 제조 시에는 그 기능이 고정되어 있지 않다가 사용자의 프로그래밍에 의하여 특정한 기능을 가지게 되는 장치로써 프로그래머블 로직 디바이스(programmable logic device, PLD)의 일종이다. FPGA는 그 가변 특성으로 인해 최근 4차 산업혁명과 연동되어 통신장비, 자동차, 산업용, 인공지능 분야까지 그 용도가 매우 넓게 확대되고 있다. 이러한 FPGA는 도 1에서 나타낸 바와 같이 일반적으로 논리 블록(logic block, LB), 커넥션 블록(connection block, CB) 및 스위치 블록(switch block, SB)을 포함하는데, 이들 각각은 사용자가 프로그래밍할 수 있는 구성 비트(configuration bit)를 포함하여 전체 FPGA가 사용자의 의도에 따른 회로를 가지도록 한다. 도 1에서 구성 비트(M1, M2)가 FPGA 회로 상에서 여러 부분(로직 블록, 스위치 박스, 커넥션 블록 등)에 사용되 는 것을 나타낸다. 예를 들어 구성 비트(M1)는 라우팅 리소스를 구성하는 메모리 요소로서, 로직 블록 내부, 외 부, 주변 부에 배치되고, 구성 비트(M2)는 룩업 테이블을 다양하게 구성할 수 있도록 하는 메모리 요소가 된다. 종래의 FPGA에서 구성 비트 회로에는 6-T SRAM이 주로 사용되었는데, 이에 따라 과도한 면적이 필요하고, SRAM 은 휘발성 메모리인 특성 상 FPGA 외부에 별도의 메모리 장치를 두고 구동할 때마다 저장된 정보를 불러들여야 하기 때문에 구동 시 시간이 소요되고 많은 에너지 소모가 불가피하며, 특히 보안 문제가 발생할 가능성이 높다. 또한, 비행기 등에 사용될 때 방사선에 의한 손상 가능성이 있게 된다. 이러한 SRAM의 단점을 극복하기 위해 상변화 메모리를 이용하여 구성 비트를 구성하고자 하는 시도가 있는데, 두 개의 상변화 메모리(2P)와 하나의 트랜지스터(1T)를 연결하는 1T-2P 구조를 통해 구성 비트 회로를 구성하는 기술에 대한 제안이 있었다(P.E.Gaillardon et al., \"Phase-Change-Memory-Based Storage Elements for Configurable Logic\", 2010 International Conference on Field-Programmable Technology). 이러한 1T-2P 구조의 구성 비트 회로의 구조와 작동 및 프로그램 방법은 도 2 및 3에서 나타내었다. 도 2는 1T- 2P로 이루어지는 구성 비트의 구조와 프로그램 방법을 설명하는 그림이다. 도 2(a)는 상변화 메모리에 전류를 흘려 저저항 상태(SET)를 만드는 것을 설명하고 도 2(b)는 상변화 메모 리에 전류를 흘려 저저항 상태(SET)를 만드는 것을 설명한다. 이때 상변화 메모리들(110, 120)은 상보적인 관계이기 때문에 하나가 저저항 상태(SET)이면 다른 하나는 고저항 상태(RST)가 되도록 한다. 프로그래밍할 때 전류는 전원(VPGM1) 또는 전원(VPGM2)로부터 트랜지스터를 통과해 전원(VSS)으로 흐르게 된다. 하나의 상변화 메모리를 프로그래밍할 때 다른 하나의 상변화 메모리는 플로팅(floating) 상태로 만들어 전류가 흐를 수 없도 록 한다. 한편 도 3은 1T-2P로 이루어지는 구성 비트의 작동 모드를 설명하는 그림이다. 도 3(a)에서 상변화 메모리가 저저항 상태(SET)이어서 전력원(VOP1)으로부터 인가된 전압은 상변화 메모리 를 통해 FPGA 로직 회로의 트랜지스터 게이트 전극에 인가된다. 상변화 메모리는 고저항상태(RST)이어서 전력원(VOP1)으로 부터 상변화 메모리를 통과한 전류는 흐르지 못하거나 매우 약하게 흐르 게 된다. 이러한 전압 디바이더 효과로 인해 전력원(VOP1)으로부터의 전압이 상변화 메모리를 통과하여 출 력 전압(VOUT=1.2V)이 된다. 따라서 도 3(a)의 구성 비트는 1.2V의 전압을 출력하게 된다. 반대로 도 3(b)에서는 상변화 메모리가 고저항 상태(RST)인 경우를 나타낸다. 이 경우 전력원(VOP1)으로부 터 인가된 전압은 상변화 메모리를 통과하지 못하고 FPGA 로직 회로의 트랜지스터 게이트 전극 에는 접지 전원의 0V가 인가된다. 그런데, 이러한 구성 비트에 인가되는 일반적인 로직 회로의 동작 전압은 상변화 메모리의 임계 전압 보다 큰 전압이 사용될 수 있다. 도 3(a) 및 (b)에서는 1.2V가 인가되는 예를 나타내고 있는데 이러한 인가 전압은 일반적인 상변화 메모리의 임계 전압 보다 높을 수 있다. 이렇게 임계 전압 보다 큰 고전압이 상변화 메모리에 인가되면 저저항 상태로 만들고자 하는 상변화 메모리뿐만 아니라 고저항 상태의 상변화 메모리까지 턴-온 (turn-on)시켜 저저항으로 변하게 할 우려가 있다. 도 4는 상변화 메모리의 I-V 곡선을 나타낸다. 고저항 상태(RST)의 메모리에서 I-V 곡선은 임계 전압(Vth)을 가 지고 있어서 이보다 큰 전압이 인가되면 턴-온되면서 순간적으로 큰 전류가 흐르게 되고 이에 따라 고저항 상태 (RST)의 메모리가 저저항 상태(SET)로 상변화될 수 있게 된다. 도 4에서 나타낸 바와 같이 임계 전압(Vth) 보다 낮은 전압(V1)이 인가되면 작은 전류(I1)만이 흐르게 되고 상변화가 일어날 가능성은 없지만 임계 전압(Vth) 보다 높은 전압(V2)이 인가되면 큰 전류(I2)가 흐르게 되고 이에 따라 상변화가 일어날 가능성이 높아지게 된다. 그런데, 통상적으로 많이 사용되는 로직 회로의 동작 전압 수준은 보통의 상변화 메모리의 임계 전압을 고려할 때 그보다 커서 턴-온을 시킬 가능성이 높다. 이렇게 되면 도 3(a)에서의 1T-2P 구성 비트의 작동 모드에 서 인가 전압(VOP1)에 의해 고저항 상태(RST)인 제2 상변화 메모리가 저저항 상태(SET)로 상변화될 수 있다. 이 경우 두 메모리 모두 저저항 상태(SET)가 될 수 있어서 원래 프로그래밍된 구성 비트의 신호가 정확하게 FPGA 로직으로 전달될 수 없는 문제가 발생할 수 있다. 또한 도 3(b)에서도 전력원(VOP1)으로부터 전압이 상변화 메모리의 임계 전압 이상이 되면 고저항 상태에서 저저항 상태로 상변화될 수 있고, 이에 따라 저장된 정보가 변경되어 잘못된 신호가 FPGA 로직으로 전달될 수 있게 된다. 이렇게 1T-2P구조의 구성 비트 회로는 상변화 메모리의 특성 상 프로그램된 정보가 작동 중 변화될 수 있는 문 제를 가지게 된다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상변화 메모리를 활용한 구성 비트 회로 및 그 작동 방법을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기와 같은 목적을 달성하기 위해 본 발명에 따르는 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구 성 비트 회로는, 제1 전원과 제2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자 및 상기 제1 및 제2 상변화 메모리 소자와 제1 방향으로 연결되는 트랜스미션 게이트를 포함할 수 있다. 또한, 본 발명에 따른 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 일 실시예에서, 상기 제1 및 제2 상변화 메모리 소자에서 상변화층의 조성은 Ge, Sb 및 Te를 포함할 수 있다. 또한, 본 발명에 따른 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 일 실시예에서, 상기 상변화층의 조성은 원자비율로 Ge < 50at%, Sb < 40at%, Te ≥ 50at%일 수 있다. 본 발명에 따른 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 프로그램 방법에 있어 서, 상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 트랜스미션게이트로 인가되는 전압을 제1 극성 전압이라 하고, 상기 트랜스미션게이트로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 제1 전원 또는 제2 전원 중 어느 하나로 인가되는 전압 을 제2 극성 전압이라 할 때, 상기 제1 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제1 저항 상태가 되도록 프로그래밍 하는 단계 및 상기 제2 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제2 저항 상태가 되도록 프로그래밍 하는 단계를 포함하고, 상기 제1 상변화 메모리와 상기 제2 상 변화 메모리 중 어느 하나는 제1 저항 상태이고 다른 하나는 제2 저항 상태가 되도록 하며, 상기 제1 저항 상태 와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어서 저저항 상태를 의미하고, 다른 하나는 상 기 상변화 메모리가 비정질상이어서 고저항 상태를 의미할 수 있다. 본 발명에 따르는 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로를 작동시키는 방법에 있어서, 상기 구성 비트 회로의 작동을 위해 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 또는 제2 상 변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮을 수 있다. 본 발명에 따르는 프로그램 가능 논리 소자는 본 발명에 따라 상변화 메모리를 포함하는 구성 비트 회로를 포함 할 수 있다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따라 상변화 메모리를 활용한 구성 비트 회로가 적용된 FPGA 장치는 제조 비용이 절감되고, 적은 면 적을 가지며, 보안성이 우수하고 방사선에 내성을 가지게 된다."}
{"patent_id": "10-2023-0057715", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 또한, 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하 여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 본원 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부재가 다른 부재 \"상에\", \"상부에\", \"상단에\", \"하에\", \"하부에\", \"하단에\" 위치 하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본 명세서에서 사용되는 정도의 용어 \"약\", \"실질적으로\" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, \"~ 하는 단계\" 또는 \"~의 단계\"는 \"~를 위한 단계\"를 의미하지 않는다. 본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 \"이들의 조합\"의 용어는 마쿠시 형식의 표현에 기재된 구 성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다. 본원 명세서 전체에서, \"A 및/또는 B\" 의 기재는, \"A 또는 B, 또는, A 및 B\" 를 의미한다. 프로그램 가능 논리 소자에서 구성 비트 회로는 원하는 논리 상태로 프로그래밍된 후 프로그래밍된 상태에 따라 작동되어 소자 내의 회로를 제어하게 된다. 종래의 SRAM기반 구성 비트 회로와 달리 본 발명에 따른 상변화 메 모리를 포함하는 구성 비트 회로는 상변화 메모리의 저항 상태에 따라 구성 비트 회로의 논리 상태가 프로그래 밍되고, 프로그래밍된 논리 상태에 따라 작동되도록 한다. 그런데 구성 비트 회로에서 상변화 메모리가 사용되기 위해서는 상술한 바와 같이 프로그래밍된 논리 상태가 변하지 않도록 구성 비트 회로의 작동 시에 저항 상태가 변하지 않는 것이 중요하다. 이를 위해서는 상변화 메 모리의 임계 전압이 작동 시에 상변화 메모리에 인가되는 전압 보다 높은 것이 바람직하다. 이를 위해 본 발명 에서는 상변화 메모리를 포함하는 구성 비트 회로에서 상변화 메모리가 높은 임계 전압을 가지도록 하는 구성 비트 회로와 이러한 구성 비트 회로를 프로그래밍 하는 방법을 제공한다. 종래의 상변화 메모리가 적용된 구성 비트 회로에서는 상변화 메모리의 낮은 임계 전압으로 인해 회로의 작동 전압에도 턴-온되면서 프로그램되었던 상태에서 원치않는 변화가 발생할 수 있다. 이를 방지하기 위해서는 상변 화 메모리의 임계 전압이 높아질 필요가 있다. 한편, 상변화 메모리의 임계 전압을 높이기 위해서는 상변화 메모리를 이루는 소재의 조성 또는 두께를 조절하 는 방법이 알려져 있다. 하지만, 동일한 조성과 두께에서도 인가되는 전압의 극성에 따라 비정질 상태에서 저항 을 변화시킬 수 있는 방법도 최근 알려지게 되었다. 비정질 상태인 고저항 상태에서도 인가되는 전압에 따라 비 정질 상태에서 조성의 분포가 다르게 되면서 상변화 메모리의 저항 상태가 변화할 수 있게 된다. 저항 상태가 변화하면 이에 따라 고저항 상태에서의 임계 전압이 변화하게 될 수 있게 된다. 일반적으로 상변화 메모리는 저저항의 결정질 상태와 고저항의 비정질 상태사이의 상변화를 통해 전기 전도도를 변화시키는 것을 특징으로 한다. 그런데 여기에 비정질 상태에서도 전기 전도도의 차이를 다르게 가져갈 수 있 게 되는 것이다. 이러한 특성을 도 5와 6을 통해 설명한다. 도 5는 상변화 메모리의 I-V 곡선을 설명하는 그래프이다. 도 5에서 일반적으로 고저항 상태인 제1 고저항 상태(RESET)의 상변화 메모리는 제1 임계 전압(Vth) 이상의 전압에서 턴- 온되면서 결정화 상태인 저저항 상태로 변환(RESET to SET)된다. 도 5에서 이러한 제1 임계전압(Vth)은 1.2V 수 준으로 통상적인 회로 동작 전압인 1.2V와 매우 근접하게 된다. 이러한 상태에서는 확률적으로 제1 고저항 상태 (RESET) 상태의 상변화 메모리가 작동 중 원치않게 저저항의 결정화 상태(SET)로 변환될 가능성이 높게 된다. 한편, 저저항 상태의 상변화 메모리에 일정 크기 이상의 반대 극성 전압을 인가하면 통상의 고저항 상태인 제1 고저항 상태(RESET) 보다 더 높은 저항 상태인 제2 고저항 상태(S-RESET)로 변환된다. 이렇게 제2 고저항 상태(S-RESET)로 변환된 상변화 메모리를 다시 저저항 상태로 변환시키기 위해서는 제2 임계 전압(Vth_m) 이상의 전압을 인가해야 한다. 이처럼 고저항 상태에서도 그 고저항 수준이 나뉠 수 있는 것은 고저항의 비정질 상태에서도 비정질 내의 조성 분포에 따라 저항의 차이가 나타날 수 있기 때문이다. 이는 도 6에서 나타내었는데 결정질인 저저항 상태와 일 반적인 고저항 상태인 제1 고저항 상태(RESET, Amorphous1)와 일부 조성의 분포에서 뭉침이 나타나는 제2 고저 항 상태(S-RESET, Amorphous2)를 나타내고 있다. 본 발명의 일 실시예에서는 상변화 메모리의 상변화층 조성으로 GST(Ge-Sb-Te) 삼원계 조성이 사용될 수 있는데 일정 수준 이상의 반대 극성 전압이 인가되면 상변화층에 부착되는 히터 전극 주변으로 Te이 분포가 많아지면서 더 높은 저항상태(S-RESET)가 될 수 있게 된다. 이처럼 실제 작동할 때와 반대 방향의 전압을 인가하여 상변화 메모리를 프로그래밍하면 상변화 메모리를 제1 고저항 상태(RESET) 보다 높은 저항의 제2 고저항 상태(S-RESET)로 변환시킬 수 있게 되고 이에 따라 임계전압 이 제1 임계 전압(Vth)에서 제2 임계 전압(Vth_m)으로 커지게 되는 효과를 얻을 수 있게 된다. 이러한 제2 임계 전압(Vth_m)은 실제 일반적인 구성 비트 회로의 작동 전압인 1.2V 보다 훨씬 큰 수준에 있게 되고 이에 따라 작 동 중 원하지 않는 상변화 메모리의 상변화를 방지할 수 있게 된다. 이처럼 양방향으로 인가되는 전압을 통해 정해진 조성과 구조의 상변화 메모리에서 임계 전압을 증가시킬 수 있 게 되는데 이를 위해서 본 발명에 따른 프로그램 가능 논리 소자용 구성 비트 회로는, 제1 전원과 제2 전원 사 이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자 및 상기 제1 및 제2 상변화 메모리 소자와 제1 방향으로 연결되는 트랜스미션 게이트를 포함할 수 있다. 종래의 1T-2P 구조에서는 프로그래밍할 때 전류가 트랜지스터를 통해 흐르기 때문에 양방향으로 전압이 흐를 수 없고 따라서 상변화 메모리를 양방향 전압을 통해 프로그래밍할 수 없게 된다. 이에 비해 본 발명에서는 트랜지 스터 대신에 트랜스미션 게이트를 적용함으로써 상변화 메모리에 양방향으로 전압을 인가하는 것을 가능하게 된 다. 본 발명에 따른 구성 비트 회로의 일 실시예를 도 7에서 나타내었다. 제1 전원(V1)과 제2 전원(V2) 사이에 제1 상변화 메모리와 제2 상변화 메모리가 서로 직렬로 연결된다. 이들 제1 상변화 메모리와 제2 상 변화 메모리 사이에 위치되는 노드로부터 한쪽 방향으로는 트랜스미션게이트가 연결되고 다른 한쪽 방향으로는 출력단(VOUT)이 FPGA 로직 회로와 연결된다. 본 실시예에서는 FPGA 로직 회로의 트랜 지스터 게이트 전극에 연결되면서 FPGA 로직 회로에 흐로는 전류를 제어할 수 있게 된다. 여기서 제1 및 제2 상변화 메모리는 안정적인 작동을 위해서 임계 전압이 높을 필요가 있다. 이를 위해 제1 및 제2 상변화 메모리의 상변화층을 이루는 소재는 Ge, Sb 및 Te를 포함할 수 있다. 이러한 조성은 일반적으로 GST 라 불리우며 높은 임계 전압을 가지고 있는 상변화 메모리 조성으로 알려져 있다. 특히 GST 조성 중에서도 원자비율로 Ge < 50at%, Sb < 40at%, Te ≥ 50at%인 것이 바람직하다. 이러한 조합의 상변화층을 통해 상변화 메모리의 임계 전압을 극대화 할 수 있고, 특히 원자 비율로 절반 이상 포함되는 Te 함 량을 통해 Te 분포에 의한 제2 고저항 상태(S-RESET)를 유도하기 용이할 수 있다. 본 발명에 따른 구성 비트 회로에서는 이렇게 높은 고저항 상태(높은 임계 전압)를 유도할 수 있는 상변화 메모 리와 회로를 통해 작동 중에도 원치않는 상변화 메모리의 상변화를 방지할 수 있게 된다. 한편, 이렇게 상변화 메모리가 높은 고저항 상태를 가지도록 하는 본 발명에 따른 구성 비트 회로의 프로그래밍 방법은 상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통 과하여 상기 트랜스미션게이트로 인가되는 전압을 제1 극성 전압이라 하고, 상기 트랜스미션게이트로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 제1 전원 또는 제2 전원 중 어느 하나로 인가되는 전압을 제2 극성 전압이라 할 때, 상기 제1 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제1 저항 상태가 되고, 상기 제2 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제2 저항 상태가 되며, 상기 제1 상변화 메모리와 상기 제2 상변화 메모리 중 어느 하나는 제1 저항 상태이고 다른 하나 는 제2 저항 상태이며, 상기 제1 저항 상태와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어 서 저저항 상태를 의미하고, 다른 하나는 상기 상변화 메모리가 비정질상이어서 고저항 상태를 의미하는 프로그 래밍 방법일 수 있다. 본 발명에 따른 구성 비트 회로를 프로그래밍하는 방법의 일 실시예를 도 8 및 9를 통해 보다 상세히 설명한다. 도 8은 제1 상변화 메모리에 인접하여 배치되는 제1 전원(V1) 또는 제2 상변화 메모리에 인접하여 배 치되는 제2 전원(V2)으로부터 트랜스미션 게이트 방향(A1, A2)으로 전압이 인가되는 전압을 제1 극성 전압 이라 할 때, 제1 극성 전압을 통해 제1 상변화 메모리 또는 제2 상변화 메모리가 프로그래밍되는 것 을 설명하고 있다. 제1 극성 전압은 상변화 메모리에 대해서는 실제 구성 비트 회로가 작동할 때와 같은 극성의 전압으로 이를 통 해 제1 상변화 메모리 또는 제2 상변화 메모리는 저저항 상태(SET)로 프로그래밍 될 수 있다. 이때 제1 상변화 메모리에 전압이 인가될 때 제2 상변화 메모리는 플로팅(floating) 상태가 되고, 반대로 제2 상변화 메모리에 전압이 인가될 때는 제1 상변화 메모리가 플로팅 상태가 되도록 한다. 한편 도 9는 제2 극성 전압을 통해 제1 상변화 메모리 또는 제2 상변화 메모리가 프로그래밍되는 것 을 설명한다. 제2 극성 전압은 제1 극성 전압과는 반대로 트랜스미션 게이트로부터 제1 전원 또는 제2 전원 방 향(B1, B2)으로 인가되는 전압을 의미한다. 이러한 제2 극성 전압이 일정 이상의 크기가 되면 상변화 메모리는 비정질 상태 중에서도 높은 저항 상태(S-RESET)를 가지게 된다. 도 8에서와 마찬가지로 상변화 메모리 중 어느 하나에 전압이 인가될 때 다른 하나는 플로팅 상태를 유지하여 동시에 상변화가 일어나지 않도록 한다. 이렇게 높은 저항 상태(S-RESET)가 된 상변화 메모리는 그 임계 전압도 더 높아지게 된다(도 5에서 Vth_m). 이렇게 제1 상변화 메모리와 제2 상변화 메모리의 저항 상태를 양방향으로 인가되는 전압을 통해 저 저항 상태(SET) 또는 높은 고저항 상태(S-RESET)로 변화시켜 프로그래밍할 수 있게 되고 이에 따라 임계 전압도 높게 유지시킬 수 있게 된다. 프로그래밍되는 상변화 메모리는 둘 중 어느 하나가 저저항 상태(SET)이면 다른 하나는 높은 고저항 상태(S-RESET)가 되도록 한다. 도 10 및 11은 본 발명에 따라 프로그래밍된 구성 비트 회로를 작동시킬 때의 일 실시예를 설명한다. 도 10에서는 제1 상변화 메모리는 저저항 상태(SET)이고 제2 상변화 메모리는 높은 고저항 상태(S- RST)에서의 작동을 설명한다. 도 9(b)에서 나타낸 바와 같이 본 발명에 따른 구성 비트 회로의 프로그래밍 방법 에 따라 제2 상변화 메모리는 높은 고저항 상태(S-SRT)로 프로그래밍 되었고 이에 따라 높은 임계 전압(예 를 들어 2.0V)을 가질 수 있다. 트랜스미션게이트는 오프(off) 상태를 유지하여 제1 전원(V1)에서 전압이 인가되면 저저항 상태인 제1 상변화 메모리를 거쳐 출력단으로 출력되어 FPGA 로직 회로에 인가된다. 본 실시예에서는 제1 전원(V1)에서 인가되는 전압은 1.2V인데 이는 제2 상변화 메모리의 임계 전압 보다 작다. 따라서 제2 상변화 메모리에 제1 전원(V1)으로부터 전압이 인가되어도 매우 낮은 전류만이 흐르게 되어 상변화가 일어날 가능성은 없게 된다. 출력단으로는 제1 전원(V1)으로부터 제 상변화 메모리를 통과 하여 1.2V의 전류가 흐르게 되어 FPGA 로직 회로에 배치되는 트랜지스터를 제어함으로써 회로에서의 전류 흐름 을 제어할 수 있게 된다. 도 11에서는 제1 상변화 메모리는 높은 고저항 상태(S-RST)이고 제2 상변화 메모리는 저저항 상태 (RESET)에서의 작동을 설명한다. 제1 상변화 메모리의 임계 전압은 도 9(a)에서 나타낸 프로그램 방법에 의해 2.0V가 되었다. 이후 구성 비트 회로의 작동을 위해 제1 전원(V1)으로부터 1.2V의 전압이 인가되면 제1 상 변화 메모리의 임계 전압 보다 낮은 전압이 인가됨에 따라 제1 상변화 메모리를 통과하지 못하게 된 다. 이에 따라 접지 전원인 제2 전원(V2)으로부터 0V가 출력단으로 출력되고 이에 의해 FPGA 로직 회로의 전류 가 제어된다. 본 발명에 따라 제공될 수 있는 구성 비트 회로를 포함하는 프로그램 가능 논리 소자는 종래의 SRAM 기반의 구 성 비트 회로를 포함하는 프로그램 가능 논리 소자에 비해 시동할 때 시간을 줄여줄 수 있고, 적은 면적을 가지 며, 보안성이 우수하고 방사선에 내성을 가지게 된다. 도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11"}
{"patent_id": "10-2023-0057715", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 FPGA 장치에서 구성 비트가 적용되는 것을 설명하는 그림이다. 도 2는 종래의 상변화 메모리를 포함하는 구성 비트 회로에서 프로그램 모드를 설명하는 그림이다. 도 3은 종래의 상변화 메모리를 포함하는 구성 비트 회로에서 작동 모드를 설명하는 그림이다. 도 4는 상변화 메모리의 일반적인 I-V 곡선을 설명하는 그래프이다. 도 5는 극성을 달리하여 전압이 인가될 때 상변화 메모리의 I-V 곡선을 설명하는 그래프이다. 도 6은 극성을 달리하여 전압이 인가될 때 상변화 메모리의 상변화를 설명하는 그림이다. 도 7은 본 발명의 일 실시예에 따른 구성 비트 회로를 설명하는 그림이다. 도 8은 본 발명의 일 실시예에 따른 구성 비트 회로의 프로그램 방법을 설명하는 그림이다. 도 9는 본 발명의 일 실시예에 따른 구성 비트 회로의 프로그램 방법 설명하는 그림이다. 도 10은 본 발명의 일 실시예에 따른 구성 비트 회로의 작동 방법을 설명하는 그림이다. 도 11은 본 발명의 일 실시예에 따른 구성 비트 회로의 작동 방법을 설명하는 그림이다."}
