`timescale 1ns / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 07.03.2019 10:36:39
// Design Name: 
// Module Name: Uart_TB
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Uart_TB(
    logic clk,
    logic uart_rx,
    logic uart_tx
    
    );
    
//    Main dut (
//    .clkin(clk),
//    .uart_rx(uart_rx),
//    .uart_tx(uart_tx)   
    
    
//    );
    
//    always #5 clk=~clk;
    
endmodule
