Day3
行为建模与电路设计
1.过程块：initial 和 always
initial块：仿真开始时执行，且只执行一次，主要用于testbench
always块：根据敏感列表的触发条件重复执行，主要用于RTL
initial写法：
initial begin

end

2.组合逻辑：仅由当前输入决定当前输出，时间点输入与输出一一对应，有点类似函数
敏感列表：always @(*); *表示块内所有被读取信号都是敏感的，随时可以进行变化调整，示例如下:
module mux4to1_case #(parameter WIDTH = 8)(
 input wire [WIDTH-1:0] a, b, c, d,
 input wire [1:0] sel,
 output reg [WIDTH-1:0] y
 );
always @(*) begin
 case (sel)
 2'b00: y = a;
 2'b01: y = b;
 2'b10: y = c;
 2'b11: y = d;
 default: y = {WIDTH{1'bx}};
 endcase
 end
 endmodule

3.时序逻辑:输出不仅与当前输入有关，还和电路之前时间内的状态有关，状态一般在时钟边沿更新
敏感列表：always @(posedge clk) (时钟上升沿触发)
示例:带异步复位的D触发器(DFF)
module dff_async_reset (input clk, rst_n, d, output reg q);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) q <= 1'b0;
        else q <= d;
    end
endmodule

