Graduado em Engenharia Elétrica, foi bolsista do Programa Especial de Treinamento EE durante 4 anos. Possui experiência de oito (8) anos no projeto de circuitos integrados. Em 2003, prototipou três circuitos integrados sendo responsável direto por todas as etapas de projeto (ambiente Mentor Graphics e Xilinx) do fluxo de um ASIC. Obteve o título de Mestre pelo Programa de Pós Graduação em Engenharia Elétrica (PPGEE) da Universidade Federal de Santa Maria UFSM, em março de 2005, onde trabalhou na pesquisa de análise de circuitos aritméticos de baixa potência. Ainda em 2004 realizou estágio no INESC-ID (Lisboa). Em maio de 2005 ingressou no CEITEC onde desempenhou diversas atividades referentes à formação da metodologia de trabalho, do fluxo de projeto (ambiente CADENCE), documentação de processos e fez parte da equipe responsável pelos dois primeiros chips comerciais do CEITEC. Em 2007 afastou-se das atividades no CEITEC para realizar a etapa de Doutorado sanduíche no INESC-ID/IST. Retomou atividades no CEITEC entre janeiro de 2008 e fevereiro de 2009. Desde o início de sua formação em microeletrônica, a atuação prática no fluxo de um ASIC esteve envolvida suas atividades. Concluiu Doutorado em Engenharia Elétrica em 2009. Desde 2010 é professor da UFSM. (Texto informado pelo autor)