# **Cache 设计思路**
============================================

**设计特征**
1. 尽最大可能的参数化配置，可以在实例化时进行参数配置，如cache总大小；目前还无法优雅地做到单个CACHE模型屏蔽或者设置可变数量的输入输出接口，因此在提高组相联关联度时需要修改内部接口，目前的替换策略为伪lru，因此只支持两路组相联。
2. 状态机控制的阻塞式cache。
3. ICACHE大小4KB，DCACHE大小为4KB。
4. Dcache采用写回法设计。


## **下面以二路组相联，一行8个word，大小为8KB的cache为例，介绍cache的各个细节**

### 地址编码

地址切分情况：
| Tag    | group_addr |  Offset |  
| ----------- | ----------- |   ----------- | 
| 31:12     | 11:5       |  4:0       | 

**Offset（组内偏移）** 用于标识出要读写的数据具体在一路cache中的哪一个字节。本设计中，一路cache行存储8个32位数据，也就是一共有32个字节，对应于5位的偏移地址。

**group_addr（组地址）** 对于内存地址来说，应该被映射到cache的哪一个组，该部分也指示出了cache内一共有多少组。

**Tag（标签）** 用于标识数据存储在组内的哪一路cache中。


### 标志寄存器

**Valid位** ：用于标识数据是否有效。

**Dirty位（写回法中使用）** ：用于标识数据是否被修改过还未写回主存。

**LRU位（最近最少用标志）** ：用于标志替换时应该将哪一路数据替换出Cache。

### Cache块的组织
| bank0|bank1|bank2|bank3|bank4|bank5|bank6|bank7|
|------|-----|-----|-----|-----|-----|-----|-----|
| 32bit|32bit|32bit|32bit|32bit|32bit|32bit|32bit|

所有Cache行采用verilog模拟SRam 实现。

### 写回法

**主存写策略**

1. Cache命中时，当Cache中写入数据时，不直接同步更新内存中的数据，而是在cache中标记更新的块为 **”脏“** 。等该块被替换出Cache时，才将其写回内存中。
2. Cache未命中时，将目标数据读入Cache并且修改，标记为 **”脏“** 。  

**Cache数据替换策略**

对于2路组相联来说，每一组都设置了一位LRU位标志，0表示way0最近没有使用，为1同理。如果被替换的块是 **”脏“** ，那么还需要将数据写回内存。

当命中时需要将LRU标志位设置为对应的标志，即命中way0时设置为1表示最近way1未被使用；命中way1同理。

### 写直达法
写直达法在Cache数据替换策略上与写回法是一致的，不同的是主存写策略。

**主存写策略**

1. Cache命中时，当Cache中写入数据时，同时将数据写入内存中。
2. Cache未命中时，将目标数据读入Cache并且修改，再写回内存中 。 

## cache状态机设计
1. idle： 根据group_addr读取组内两路的tag与cache行。
2. scanf： 比较两路的tag，如果 **读命中** 则输出数据，转idle；如果 **写命中** 则将修改好的数据写入cache，之后进入idle。**写回法中**，如果替换的不是脏块，**读写未命中** 都转到miss，如果是脏块，将数据写回内存。
3. miss： 写回法中发生替换时将 **“脏”** 块写回内存。转Write_data。
4. Write_data： 将从内存中读出的数据写入cache行中。转idle，写未命中时设置脏位。


