[View]
Entity=soc_top_tb
Architecture=
TopLevelType=3
[file:.\src\soc_top.v]
Enabled=1
[file:.\src\soc_top_tb.v]
Enabled=1
[file:.\src\uart_rx.vhd]
Enabled=1
[file:.\src\uart_scope.vhd]
Enabled=1
[file:.\src\uart_tx.vhd]
Enabled=1
[file:.\src\wb_flash_if.vhd]
Enabled=1
[file:.\src\wb_uart.vhd]
Enabled=1
[file:.\src\adc_rx.v]
Enabled=1
[file:.\src\clkgen.v]
Enabled=1
[file:.\src\config_mux.vhd]
Enabled=1
[file:.\src\config_reg.vhd]
Enabled=1
[file:.\src\edge_detect.v]
Enabled=1
[file:.\src\gemac_configure.v]
Enabled=1
[file:.\src\ip_header_checksum.v]
Enabled=1
[file:.\src\packet_receiver.v]
Enabled=1
[file:.\src\packet_sender.v]
Enabled=1
[file:.\src\reset.v]
Enabled=1
[file:.\src\rx_sim.vhd]
Enabled=1
[file:.\src\scope.vhd]
Enabled=1
[file:.\..\..\..\hdl\adc_rx.v]
Enabled=1
[file:.\..\..\..\hdl\clkgen.v]
Enabled=1
[file:.\..\..\..\hdl\config_mux.vhd]
Enabled=0
[file:.\..\..\..\hdl\config_reg.vhd]
Enabled=1
[file:.\..\..\..\hdl\edge_detect.v]
Enabled=1
[file:.\..\..\..\hdl\gemac_configure.v]
Enabled=1
[file:.\..\..\..\hdl\ip_header_checksum.v]
Enabled=1
[file:.\..\..\..\hdl\packet_receiver.v]
Enabled=1
[file:.\..\..\..\hdl\packet_sender.v]
Enabled=1
[file:.\..\..\..\hdl\reset.v]
Enabled=1
[file:.\..\..\..\hdl\rx_sim.vhd]
Enabled=1
[file:.\..\..\..\hdl\scope.vhd]
Enabled=1
[file:.\..\..\..\hdl\soc_top.v]
Enabled=1
[file:.\..\..\..\hdl\soc_top_tb.v]
Enabled=1
[file:.\..\..\..\hdl\uart_rx.vhd]
Enabled=1
[file:.\..\..\..\hdl\uart_scope.vhd]
Enabled=1
[file:.\..\..\..\hdl\uart_tx.vhd]
Enabled=1
[file:.\..\..\..\hdl\wb_flash_if.vhd]
Enabled=1
[file:.\..\..\..\hdl\wb_uart.vhd]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_crc32.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_defines.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_jsp_biu.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_jsp_module.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_or1k_biu.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_or1k_defines.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_or1k_module.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_or1k_status_reg.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_top.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_wb_biu.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_wb_defines.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\adbg_wb_module.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\bytefifo.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\syncflop.v]
Enabled=1
[file:.\..\..\..\hdl\adv_debug_sys\syncreg.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\infrastructure.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\memc_wrapper.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\xilinx_ddr2.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\iodrp_controller.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\iodrp_mcb_controller.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\mcb_raw_wrapper.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\mcb_soft_calibration.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\mcb_soft_calibration_top.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\rtl\mcb_controller\mcb_ui_top.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\adc_interface.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\adc_sample_fifo.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\clk_gen.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\fifo_1024_8.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\FPGA_MUX.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\scope_mem.v]
Enabled=1
[file:.\..\..\..\hdl\jtag_tap\tap_top.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_branch_prediction.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_bus_if_avalon.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_bus_if_wb32.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cache_lru.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cfgrs.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cpu.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cpu_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cpu_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_cpu_prontoespresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_ctrl_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_ctrl_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_ctrl_prontoespresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_dcache.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_decode.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_decode_execute_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_dmmu.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_execute_alu.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_execute_ctrl_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_fetch_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_fetch_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_fetch_prontoespresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_fetch_tcm_prontoespresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_icache.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_immu.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_lsu_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_lsu_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_pic.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_rf_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_rf_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_simple_dpram_sclk.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_store_buffer.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_ticktimer.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_true_dpram_sclk.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_wb_mux_cappuccino.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx_wb_mux_espresso.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx-defines.v]
Enabled=1
[file:.\..\..\..\hdl\mor1kx\mor1kx-sprs.v]
Enabled=1
[file:.\..\..\..\hdl\sim\flash\code\N25Q128A13B.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\address_filter.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\crc.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\delay_line.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\eth_tasks.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\eth_tasks_f36.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\fifo_2clock_cascade.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\fifo_short.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\fifo36_to_ll8.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\flow_ctrl_rx.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\flow_ctrl_tx.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\ll8_shortfifo.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\ll8_to_fifo36.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\ll8_to_txmac.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\oneshot_2clk.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\reset_sync.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\rxmac_to_ll8.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\simple_gemac.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\simple_gemac_rx.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\simple_gemac_tx.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\simple_gemac_wb.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\simple_gemac_wrapper.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\miim\eth_clockgen.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\miim\eth_miim.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\miim\eth_outputcontrol.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\miim\eth_shiftreg.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\miim\fifo_2clock.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\coregen\fifo_xlnx_64x36_2clk.v]
Enabled=1
[file:.\..\..\..\hdl\simple_gemac\coregen\fifo_xlnx_512x36_2clk.v]
Enabled=1
[file:.\..\..\..\hdl\simple_spi\fifo4.v]
Enabled=1
[file:.\..\..\..\hdl\simple_spi\simple_spi_top.v]
Enabled=1
[file:.\..\..\..\hdl\wb_intercon\arbiter.v]
Enabled=1
[file:.\..\..\..\hdl\wb_intercon\wb_arbiter.v]
Enabled=1
[file:.\..\..\..\hdl\wb_intercon\wb_data_resize.v]
Enabled=1
[file:.\..\..\..\hdl\wb_intercon\wb_intercon.v]
Enabled=1
[file:.\..\..\..\hdl\wb_intercon\wb_mux.v]
Enabled=1
[file:.\..\..\..\hdl\coregen\xilinx_ddr2\user_design\sim\ddr2_model_c3.v]
Enabled=1
[file:.\..\..\..\hdl\xilinx_ddr2_wrapper\xilinx_ddr2_if.v]
Enabled=1
[file:.\..\..\..\hdl\sim\bidir_delay.vhd]
Enabled=1
[file:.\src\bidir_delay.vhd]
Enabled=1
[file:.\..\..\..\hdl\vhdci_mux.v]
Enabled=1
[file:.\..\..\..\hdl\gpio.v]
Enabled=1
[file:.\..\..\..\hdl\wb_flash_loader.vhd]
Enabled=1
