TimeQuest Timing Analyzer report for Z80_bridge
Mon Nov 25 23:04:02 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'g_clk'
 12. Slow 1200mV 85C Model Hold: 'g_clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'g_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'g_clk'
 26. Slow 1200mV 0C Model Hold: 'g_clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'g_clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'g_clk'
 39. Fast 1200mV 0C Model Hold: 'g_clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'g_clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Z80_bridge                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5F256C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; g_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { g_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 372.3 MHz ; 250.0 MHz       ; g_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; g_clk ; -1.686 ; -47.462            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; g_clk ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; g_clk ; -3.000 ; -74.376                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'g_clk'                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.686 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 1.000        ; -0.085     ; 2.602      ;
; -1.523 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.443      ;
; -1.523 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.443      ;
; -1.523 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.443      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.485 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.406      ;
; -1.426 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.346      ;
; -1.194 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.114      ;
; -1.194 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.114      ;
; -1.194 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.114      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.156 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.080     ; 2.077      ;
; -1.130 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.050      ;
; -1.108 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 2.028      ;
; -0.835 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.755      ;
; -0.834 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.754      ;
; -0.832 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.752      ;
; -0.771 ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.691      ;
; -0.541 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.461      ;
; -0.479 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.399      ;
; -0.379 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.299      ;
; -0.371 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.291      ;
; -0.331 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.251      ;
; -0.177 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.097      ;
; -0.171 ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.091      ;
; -0.162 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 1.082      ;
; 0.010  ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.910      ;
; 0.040  ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.880      ;
; 0.098  ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.081     ; 0.822      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'g_clk'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.472 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.785      ;
; 0.480 ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.793      ;
; 0.631 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.944      ;
; 0.637 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.950      ;
; 0.679 ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 0.992      ;
; 0.798 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.111      ;
; 0.804 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.117      ;
; 0.924 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.237      ;
; 0.932 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.245      ;
; 1.032 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.345      ;
; 1.188 ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.501      ;
; 1.253 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.566      ;
; 1.254 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.567      ;
; 1.283 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.596      ;
; 1.480 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.793      ;
; 1.483 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.796      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.683 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 1.996      ;
; 1.714 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.027      ;
; 1.714 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.027      ;
; 1.714 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.027      ;
; 1.764 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.077      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.093 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.406      ;
; 2.124 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.437      ;
; 2.124 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.437      ;
; 2.124 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.081      ; 2.437      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
; 2.193 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 0.000        ; 0.077      ; 2.502      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'g_clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; g_clk ; Rise       ; g_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; 2.583  ; 2.843  ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; 2.000  ; 2.255  ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; 2.583  ; 2.843  ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; 2.229  ; 2.406  ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; 2.554  ; 2.784  ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; 2.250  ; 2.450  ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; 2.127  ; 2.304  ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; 2.042  ; 2.306  ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; 2.511  ; 2.747  ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; 3.604  ; 3.767  ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; 5.586  ; 5.611  ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; 5.781  ; 5.968  ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; 4.971  ; 5.279  ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; 2.929  ; 3.063  ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 5.066  ; 5.165  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; 2.356  ; 2.529  ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; -0.319 ; -0.125 ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; -0.467 ; -0.287 ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; 2.108  ; 2.348  ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; -0.483 ; -0.368 ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; -0.459 ; -0.349 ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; 1.871  ; 2.087  ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; 2.382  ; 2.674  ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; 2.232  ; 2.408  ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; 1.881  ; 2.105  ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; 2.064  ; 2.296  ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; 2.354  ; 2.584  ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; 2.265  ; 2.528  ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; 2.370  ; 2.595  ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; 1.493  ; 1.750  ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; 1.513  ; 1.771  ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; 2.831  ; 3.031  ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; 2.115  ; 2.357  ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; 1.894  ; 2.133  ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; 4.470  ; 4.557  ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; 5.066  ; 5.165  ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; 4.838  ; 5.085  ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; 4.392  ; 4.620  ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 2.114  ; 2.318  ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 2.049  ; 2.257  ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 1.828  ; 2.075  ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 2.044  ; 2.253  ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 2.056  ; 2.317  ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 1.833  ; 2.078  ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 2.066  ; 2.318  ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 2.114  ; 2.313  ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 1.864  ; 2.102  ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; -1.552 ; -1.797 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; -1.552 ; -1.797 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; -2.096 ; -2.334 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; -1.761 ; -1.916 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; -2.068 ; -2.278 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; -1.797 ; -1.986 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; -1.663 ; -1.818 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; -1.594 ; -1.847 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; -2.028 ; -2.243 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; -2.344 ; -2.559 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; -3.379 ; -3.411 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; -3.577 ; -3.743 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; -2.231 ; -2.455 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; -2.320 ; -2.465 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 0.821  ; 0.707  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; -1.899 ; -2.062 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; 0.663  ; 0.475  ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; 0.821  ; 0.658  ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; -1.641 ; -1.860 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; 0.818  ; 0.707  ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; 0.796  ; 0.688  ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; -1.418 ; -1.611 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; -1.920 ; -2.202 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; -1.765 ; -1.919 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; -1.428 ; -1.628 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; -1.620 ; -1.839 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; -1.893 ; -2.114 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; -1.791 ; -2.033 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; -1.892 ; -2.097 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; -1.054 ; -1.287 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; -1.074 ; -1.307 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; -2.357 ; -2.546 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; -1.668 ; -1.897 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; -1.440 ; -1.655 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; -2.589 ; -2.718 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; -2.880 ; -2.985 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; -2.673 ; -2.895 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; -1.828 ; -2.107 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; -1.372 ; -1.598 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; -1.583 ; -1.772 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; -1.372 ; -1.598 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; -1.579 ; -1.768 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; -1.607 ; -1.858 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; -1.376 ; -1.600 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; -1.616 ; -1.859 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; -1.646 ; -1.825 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; -1.406 ; -1.623 ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 8.362 ; 8.387 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 6.477 ; 6.397 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 6.910 ; 6.815 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 6.158 ; 6.108 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 5.876 ; 5.881 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 8.362 ; 8.387 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 6.450 ; 6.360 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 6.187 ; 6.139 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 6.176 ; 6.118 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 6.644 ; 6.586 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 6.260 ; 6.248 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 7.115 ; 7.033 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 6.960 ; 6.871 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 7.079 ; 6.990 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 6.831 ; 6.677 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 6.219 ; 6.166 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 7.314 ; 7.186 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 6.250 ; 6.209 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 6.529 ; 6.457 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 6.115 ; 6.063 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 7.168 ; 6.983 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 7.674 ; 7.534 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 7.674 ; 7.534 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 6.439 ; 6.320 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 6.833 ; 6.779 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 6.155 ; 6.082 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 6.916 ; 6.854 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 6.695 ; 6.520 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 6.925 ; 6.836 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 6.783 ; 6.642 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 7.340 ; 7.209 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 7.369 ; 7.263 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 6.544 ; 6.427 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 7.530 ; 7.530 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 7.164 ; 7.164 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 7.530 ; 7.530 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 7.164 ; 7.164 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 7.154 ; 7.154 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 7.409 ; 7.239 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 7.027 ; 6.993 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 7.554 ; 7.588 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 6.701 ; 6.525 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 6.369 ; 6.251 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 6.132 ; 6.052 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 6.786 ; 6.616 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 7.099 ; 6.887 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 7.554 ; 7.588 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 7.089 ; 6.902 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 6.768 ; 6.610 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 5.761 ; 5.766 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 6.336 ; 6.260 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 6.753 ; 6.661 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 6.031 ; 5.983 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 5.761 ; 5.766 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 8.201 ; 8.229 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 6.309 ; 6.222 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 6.056 ; 6.010 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 6.046 ; 5.989 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 6.496 ; 6.438 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 6.130 ; 6.118 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 6.950 ; 6.871 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 6.801 ; 6.716 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 6.915 ; 6.830 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 6.676 ; 6.526 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 6.090 ; 6.039 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 7.139 ; 7.015 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 6.120 ; 6.081 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 6.385 ; 6.314 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 5.990 ; 5.940 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 6.998 ; 6.819 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 6.025 ; 5.954 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 7.485 ; 7.349 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 6.298 ; 6.182 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 6.679 ; 6.627 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 6.025 ; 5.954 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 6.758 ; 6.699 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 6.544 ; 6.375 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 6.765 ; 6.678 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 6.627 ; 6.490 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 7.163 ; 7.037 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 7.193 ; 7.091 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 6.400 ; 6.285 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 6.362 ; 6.250 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 6.559 ; 6.389 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 6.362 ; 6.250 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 6.596 ; 6.439 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 6.366 ; 6.252 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 6.377 ; 6.276 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 6.381 ; 6.275 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 6.514 ; 6.514 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 6.364 ; 6.250 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 6.862 ; 6.828 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 6.003 ; 5.925 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 6.549 ; 6.379 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 6.231 ; 6.117 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 6.003 ; 5.925 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 6.632 ; 6.467 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 6.931 ; 6.726 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 7.426 ; 7.462 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 6.922 ; 6.741 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 6.615 ; 6.461 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 391.85 MHz ; 250.0 MHz       ; g_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; g_clk ; -1.552 ; -42.482           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; g_clk ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; g_clk ; -3.000 ; -74.376                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'g_clk'                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.552 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 1.000        ; -0.077     ; 2.477      ;
; -1.380 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 2.309      ;
; -1.380 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 2.309      ;
; -1.380 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 2.309      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.344 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.274      ;
; -1.248 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 2.178      ;
; -1.040 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 1.969      ;
; -1.040 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 1.969      ;
; -1.040 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.073     ; 1.969      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -1.004 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.934      ;
; -0.927 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.857      ;
; -0.918 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.848      ;
; -0.696 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.626      ;
; -0.696 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.626      ;
; -0.687 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.617      ;
; -0.593 ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.523      ;
; -0.412 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.342      ;
; -0.340 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.270      ;
; -0.266 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.196      ;
; -0.242 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.172      ;
; -0.200 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.130      ;
; -0.072 ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 1.002      ;
; -0.064 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.994      ;
; -0.050 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.980      ;
; 0.103  ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.827      ;
; 0.136  ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.794      ;
; 0.185  ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.745      ;
; 0.185  ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.745      ;
; 0.185  ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.745      ;
; 0.185  ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.072     ; 0.745      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'g_clk'                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.437 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.724      ;
; 0.449 ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.736      ;
; 0.588 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.875      ;
; 0.596 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.883      ;
; 0.626 ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.741 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.028      ;
; 0.755 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.042      ;
; 0.839 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.126      ;
; 0.851 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.138      ;
; 0.940 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.227      ;
; 1.109 ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.396      ;
; 1.136 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.423      ;
; 1.137 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.424      ;
; 1.168 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.455      ;
; 1.360 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.647      ;
; 1.382 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.669      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.547 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.834      ;
; 1.582 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 1.868      ;
; 1.582 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 1.868      ;
; 1.582 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 1.868      ;
; 1.617 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 1.904      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.900 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.072      ; 2.187      ;
; 1.935 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 2.221      ;
; 1.935 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 2.221      ;
; 1.935 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.071      ; 2.221      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
; 1.985 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 0.000        ; 0.067      ; 2.267      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'g_clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; g_clk ; Rise       ; g_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; 2.310  ; 2.405  ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; 1.737  ; 1.903  ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; 2.310  ; 2.405  ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; 1.982  ; 2.010  ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; 2.304  ; 2.346  ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; 2.002  ; 2.061  ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; 1.899  ; 1.909  ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; 1.777  ; 1.947  ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; 2.246  ; 2.339  ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; 3.283  ; 3.273  ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; 5.171  ; 4.947  ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; 5.237  ; 5.378  ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; 4.507  ; 4.705  ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; 2.644  ; 2.629  ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 4.676  ; 4.560  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; 2.098  ; 2.159  ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; -0.274 ; 0.002  ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; -0.407 ; -0.154 ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; 1.861  ; 1.972  ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; -0.420 ; -0.248 ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; -0.399 ; -0.230 ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; 1.632  ; 1.730  ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; 2.109  ; 2.277  ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; 1.973  ; 2.042  ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; 1.643  ; 1.756  ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; 1.806  ; 1.935  ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; 2.078  ; 2.198  ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; 2.000  ; 2.140  ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; 2.122  ; 2.188  ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; 1.271  ; 1.433  ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; 1.291  ; 1.454  ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; 2.534  ; 2.641  ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; 1.854  ; 2.002  ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; 1.652  ; 1.785  ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; 4.102  ; 4.020  ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; 4.676  ; 4.525  ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; 4.350  ; 4.560  ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; 4.025  ; 4.032  ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 1.859  ; 1.958  ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 1.802  ; 1.885  ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 1.585  ; 1.723  ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 1.799  ; 1.878  ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 1.787  ; 1.958  ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 1.590  ; 1.722  ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 1.804  ; 1.956  ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 1.859  ; 1.935  ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 1.619  ; 1.747  ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; -1.338 ; -1.479 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; -1.338 ; -1.500 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; -1.873 ; -1.957 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; -1.561 ; -1.577 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; -1.867 ; -1.901 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; -1.596 ; -1.651 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; -1.481 ; -1.479 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; -1.377 ; -1.543 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; -1.812 ; -1.894 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; -2.115 ; -2.156 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; -3.110 ; -2.947 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; -3.227 ; -3.307 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; -2.015 ; -2.075 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; -2.090 ; -2.113 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 0.727  ; 0.556  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; -1.687 ; -1.745 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; 0.584  ; 0.317  ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; 0.727  ; 0.492  ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; -1.442 ; -1.542 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; 0.723  ; 0.556  ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; 0.704  ; 0.540  ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; -1.225 ; -1.308 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; -1.696 ; -1.859 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; -1.553 ; -1.608 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; -1.235 ; -1.333 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; -1.408 ; -1.530 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; -1.666 ; -1.783 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; -1.576 ; -1.703 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; -1.693 ; -1.749 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; -0.878 ; -1.023 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; -0.898 ; -1.043 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; -2.107 ; -2.208 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; -1.453 ; -1.595 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; -1.244 ; -1.361 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; -2.347 ; -2.347 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; -2.635 ; -2.542 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; -2.376 ; -2.522 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; -1.610 ; -1.772 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; -1.178 ; -1.302 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; -1.385 ; -1.457 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; -1.178 ; -1.303 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; -1.383 ; -1.451 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; -1.387 ; -1.553 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; -1.182 ; -1.302 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; -1.403 ; -1.551 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; -1.440 ; -1.506 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; -1.211 ; -1.326 ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 8.062 ; 8.039 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 6.224 ; 6.081 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 6.625 ; 6.468 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 5.922 ; 5.814 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 5.640 ; 5.612 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 8.062 ; 8.039 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 6.217 ; 6.023 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 5.926 ; 5.844 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 5.920 ; 5.820 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 6.374 ; 6.246 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 6.003 ; 5.952 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 6.805 ; 6.684 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 6.672 ; 6.530 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 6.771 ; 6.621 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 6.561 ; 6.342 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 5.972 ; 5.866 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 6.998 ; 6.823 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 5.996 ; 5.904 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 6.250 ; 6.140 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 5.887 ; 5.776 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 6.882 ; 6.628 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 7.349 ; 7.148 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 7.349 ; 7.148 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 6.187 ; 6.006 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 6.584 ; 6.409 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 5.901 ; 5.782 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 6.667 ; 6.487 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 6.454 ; 6.168 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 6.655 ; 6.460 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 6.520 ; 6.290 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 7.024 ; 6.843 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 7.121 ; 6.848 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 6.270 ; 6.100 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 7.117 ; 6.886 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 6.839 ; 6.839 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 6.504 ; 6.504 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 6.839 ; 6.839 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 6.504 ; 6.504 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 6.886 ; 6.886 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 6.494 ; 6.494 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 7.117 ; 6.835 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 6.886 ; 6.886 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 6.750 ; 6.588 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 7.308 ; 7.294 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 6.448 ; 6.173 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 6.118 ; 5.931 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 5.883 ; 5.755 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 6.523 ; 6.256 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 6.825 ; 6.486 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 7.308 ; 7.294 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 6.824 ; 6.511 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 6.519 ; 6.257 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 5.536 ; 5.508 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 6.096 ; 5.958 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 6.481 ; 6.331 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 5.806 ; 5.702 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 5.536 ; 5.508 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 7.915 ; 7.896 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 6.087 ; 5.900 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 5.807 ; 5.728 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 5.801 ; 5.705 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 6.238 ; 6.114 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 5.885 ; 5.835 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 6.654 ; 6.538 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 6.526 ; 6.389 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 6.622 ; 6.477 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 6.418 ; 6.207 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 5.855 ; 5.753 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 6.837 ; 6.667 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 5.878 ; 5.788 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 6.118 ; 6.011 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 5.773 ; 5.666 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 6.726 ; 6.481 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 5.784 ; 5.669 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 7.175 ; 6.980 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 6.058 ; 5.883 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 6.442 ; 6.274 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 5.784 ; 5.669 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 6.522 ; 6.349 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 6.315 ; 6.039 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 6.508 ; 6.319 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 6.378 ; 6.156 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 6.862 ; 6.688 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 6.957 ; 6.695 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 6.139 ; 5.975 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 5.962 ; 5.932 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 6.283 ; 6.053 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 5.972 ; 5.932 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 6.283 ; 6.099 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 5.972 ; 5.935 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 6.119 ; 5.946 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 5.962 ; 5.956 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 6.064 ; 6.064 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 6.113 ; 5.935 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 6.599 ; 6.442 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 5.767 ; 5.643 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 6.309 ; 6.043 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 5.993 ; 5.811 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 5.767 ; 5.643 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 6.382 ; 6.124 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 6.671 ; 6.344 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 7.193 ; 7.182 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 6.670 ; 6.368 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 6.378 ; 6.125 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; g_clk ; -0.189 ; -2.686            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; g_clk ; 0.166 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; g_clk ; -3.000 ; -53.939                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'g_clk'                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 1.000        ; -0.042     ; 1.134      ;
; -0.075 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.025      ;
; -0.075 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.025      ;
; -0.075 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.025      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.009      ;
; -0.021 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.971      ;
; 0.072  ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.878      ;
; 0.091  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.859      ;
; 0.091  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.859      ;
; 0.091  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.859      ;
; 0.105  ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.845      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 0.846      ;
; 0.227  ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.723      ;
; 0.236  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.714      ;
; 0.251  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.699      ;
; 0.251  ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.699      ;
; 0.312  ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.638      ;
; 0.338  ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.612      ;
; 0.394  ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.556      ;
; 0.416  ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.534      ;
; 0.419  ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.531      ;
; 0.491  ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.459      ;
; 0.494  ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.456      ;
; 0.512  ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.438      ;
; 0.576  ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.374      ;
; 0.579  ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.371      ;
; 0.600  ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 0.350      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'g_clk'                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; Z80_bridge:inst|Z80_rData_ena          ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Z80_bridge:inst|gpu_wr_ena             ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Z80_bridge:inst|Z80_245data_dir        ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Z80_bridge:inst|gpu_rd_req             ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.172 ; Z80_bridge:inst|last_Z80_WR            ; Z80_bridge:inst|Z80_write_sequencer[0] ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.313      ;
; 0.181 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.322      ;
; 0.239 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_write_sequencer[2] ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.380      ;
; 0.241 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_write_sequencer[1] ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.382      ;
; 0.246 ; Z80_bridge:inst|Z80_write_sequencer[2] ; Z80_bridge:inst|Z80_write_sequencer[3] ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.387      ;
; 0.312 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.453      ;
; 0.314 ; Z80_bridge:inst|Z80_write_sequencer[0] ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.455      ;
; 0.332 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|Z80_write_sequencer[4] ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.473      ;
; 0.347 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.488      ;
; 0.390 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wr_ena             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.531      ;
; 0.458 ; Z80_bridge:inst|Z80_245_oe             ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.599      ;
; 0.519 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.660      ;
; 0.520 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_rd_req             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.661      ;
; 0.527 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|Z80_245data_dir        ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.668      ;
; 0.583 ; Z80_bridge:inst|Z80_write_sequencer[1] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.724      ;
; 0.606 ; Z80_bridge:inst|Z80_write_sequencer[4] ; Z80_bridge:inst|Z80_245_oe             ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.747      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.699 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.716 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.856      ;
; 0.716 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.856      ;
; 0.716 ; Z80_bridge:inst|Z80_clk_delay          ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.856      ;
; 0.723 ; Z80_bridge:inst|last_Z80_RD            ; Z80_bridge:inst|Z80_rData_ena          ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.864      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[18]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[17]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[16]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[15]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[14]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[13]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[12]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[11]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[10]           ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[9]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[8]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[7]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[6]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[5]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[4]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.834 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[3]            ; g_clk        ; g_clk       ; 0.000        ; 0.037      ; 0.975      ;
; 0.847 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[2]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.987      ;
; 0.847 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[1]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.987      ;
; 0.847 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_addr[0]            ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.987      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[7]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[6]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[5]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[4]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[3]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[2]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[1]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
; 0.937 ; Z80_bridge:inst|Z80_write_sequencer[3] ; Z80_bridge:inst|gpu_wdata[0]           ; g_clk        ; g_clk       ; 0.000        ; 0.031      ; 1.072      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'g_clk'                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; g_clk ; Rise       ; g_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[0]            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[1]            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[2]            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[0]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[1]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[2]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[3]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[4]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[5]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[6]           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wdata[7]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245_oe             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_245data_dir        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_clk_delay          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[0]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[1]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[2]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[3]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[4]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[5]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[6]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData[7]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_rData_ena          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|Z80_write_sequencer[4] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[10]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[11]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[12]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[13]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[14]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[15]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[16]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[17]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[18]           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[3]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[4]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[5]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[6]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[7]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[8]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_addr[9]            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_rd_req             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|gpu_wr_ena             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_RD            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; Z80_bridge:inst|last_Z80_WR            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; g_clk ; Rise       ; inst|gpu_addr[0]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; g_clk ; Rise       ; inst|gpu_addr[1]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; g_clk ; Rise       ; inst|gpu_addr[2]|clk                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; 1.208  ; 1.844 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; 0.934  ; 1.493 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; 1.208  ; 1.844 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; 1.005  ; 1.591 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; 1.158  ; 1.796 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; 1.000  ; 1.553 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; 0.944  ; 1.511 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; 0.966  ; 1.535 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; 1.184  ; 1.801 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; 1.629  ; 2.252 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; 2.358  ; 3.051 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; 2.554  ; 3.100 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; 2.222  ; 2.783 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; 1.303  ; 1.904 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 2.145  ; 2.798 ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; 1.042  ; 1.614 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; -0.154 ; 0.176 ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; -0.203 ; 0.134 ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; 0.988  ; 1.582 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; -0.242 ; 0.095 ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; -0.224 ; 0.111 ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; 0.865  ; 1.428 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; 1.116  ; 1.735 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; 1.033  ; 1.626 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; 0.876  ; 1.445 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; 0.938  ; 1.498 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; 1.077  ; 1.682 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; 1.075  ; 1.688 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; 1.092  ; 1.708 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; 0.702  ; 1.249 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; 0.722  ; 1.269 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; 1.291  ; 1.887 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; 0.959  ; 1.522 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; 0.888  ; 1.451 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; 1.959  ; 2.601 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; 2.145  ; 2.798 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; 2.145  ; 2.626 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; 1.884  ; 2.562 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 0.993  ; 1.579 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 0.969  ; 1.543 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 0.886  ; 1.461 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 0.969  ; 1.545 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 0.976  ; 1.544 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 0.888  ; 1.460 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 0.965  ; 1.537 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 0.993  ; 1.579 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 0.898  ; 1.474 ; Rise       ; g_clk           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; -0.739 ; -1.290 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; -0.739 ; -1.290 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; -0.997 ; -1.616 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; -0.800 ; -1.372 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; -0.949 ; -1.570 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; -0.801 ; -1.347 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; -0.741 ; -1.296 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; -0.770 ; -1.332 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; -0.975 ; -1.575 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; -1.076 ; -1.684 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; -1.453 ; -2.087 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; -1.593 ; -2.183 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; -1.025 ; -1.621 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; -1.022 ; -1.613 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 0.386  ; 0.047  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; -0.841 ; -1.406 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; 0.301  ; -0.031 ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; 0.353  ; 0.022  ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; -0.786 ; -1.364 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; 0.386  ; 0.047  ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; 0.369  ; 0.032  ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; -0.666 ; -1.216 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; -0.914 ; -1.523 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; -0.827 ; -1.407 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; -0.676 ; -1.232 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; -0.741 ; -1.295 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; -0.876 ; -1.472 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; -0.869 ; -1.466 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; -0.886 ; -1.486 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; -0.509 ; -1.044 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; -0.529 ; -1.064 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; -1.080 ; -1.669 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; -0.761 ; -1.318 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; -0.688 ; -1.238 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; -1.179 ; -1.785 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; -1.250 ; -1.845 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; -1.201 ; -1.727 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; -0.845 ; -1.442 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; -0.689 ; -1.248 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; -0.768 ; -1.327 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; -0.689 ; -1.249 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; -0.767 ; -1.329 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; -0.779 ; -1.340 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; -0.691 ; -1.248 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; -0.769 ; -1.333 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; -0.791 ; -1.362 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; -0.700 ; -1.261 ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 4.185 ; 4.350 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 3.053 ; 3.144 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 3.265 ; 3.366 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 2.911 ; 2.988 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 2.813 ; 2.885 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 4.185 ; 4.350 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 3.024 ; 3.097 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 2.941 ; 2.999 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 2.924 ; 2.993 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 3.127 ; 3.239 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 2.993 ; 3.078 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 3.364 ; 3.498 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 3.283 ; 3.404 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 3.330 ; 3.466 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 3.194 ; 3.288 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 2.952 ; 3.032 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 3.428 ; 3.549 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 2.957 ; 3.051 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 3.084 ; 3.162 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 2.888 ; 2.964 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 3.348 ; 3.451 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 3.606 ; 3.743 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 3.606 ; 3.743 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 3.015 ; 3.090 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 3.207 ; 3.340 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 2.910 ; 2.982 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 3.260 ; 3.386 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 3.112 ; 3.199 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 3.251 ; 3.365 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 3.166 ; 3.253 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 3.445 ; 3.568 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 3.425 ; 3.588 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 3.091 ; 3.184 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 4.424 ; 4.424 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 4.415 ; 4.415 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 4.202 ; 4.202 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 4.415 ; 4.415 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 4.202 ; 4.202 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 4.424 ; 4.424 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 4.192 ; 4.192 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 4.263 ; 4.263 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 4.424 ; 4.424 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 3.286 ; 3.421 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 3.815 ; 3.940 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 3.103 ; 3.190 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 2.989 ; 3.060 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 2.897 ; 2.964 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 3.163 ; 3.260 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 3.275 ; 3.388 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 3.815 ; 3.940 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 3.298 ; 3.414 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 3.166 ; 3.262 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 2.762 ; 2.832 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 2.992 ; 3.081 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 3.196 ; 3.294 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 2.855 ; 2.930 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 2.762 ; 2.832 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 4.113 ; 4.275 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 2.963 ; 3.033 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 2.882 ; 2.938 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 2.866 ; 2.933 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 3.061 ; 3.169 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 2.935 ; 3.018 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 3.290 ; 3.420 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 3.212 ; 3.330 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 3.258 ; 3.389 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 3.125 ; 3.217 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 2.895 ; 2.973 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 3.350 ; 3.467 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 2.900 ; 2.991 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 3.020 ; 3.095 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 2.833 ; 2.908 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 3.273 ; 3.372 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 2.853 ; 2.922 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 3.521 ; 3.654 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 2.954 ; 3.025 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 3.140 ; 3.269 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 2.853 ; 2.922 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 3.191 ; 3.314 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 3.047 ; 3.131 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 3.180 ; 3.290 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 3.098 ; 3.182 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 3.366 ; 3.485 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 3.348 ; 3.505 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 3.027 ; 3.116 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 3.048 ; 3.132 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 3.080 ; 3.169 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 2.997 ; 3.081 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 3.005 ; 3.087 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 2.994 ; 3.087 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 3.226 ; 3.226 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 3.212 ; 3.342 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 2.841 ; 2.906 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 3.038 ; 3.122 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 2.929 ; 2.997 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 2.841 ; 2.906 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 3.096 ; 3.189 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 3.203 ; 3.312 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 3.759 ; 3.882 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 3.226 ; 3.337 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 3.100 ; 3.192 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.686  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  g_clk           ; -1.686  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -47.462 ; 0.0   ; 0.0      ; 0.0     ; -74.376             ;
;  g_clk           ; -47.462 ; 0.000 ; N/A      ; N/A     ; -74.376             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; 2.583  ; 2.843 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; 2.000  ; 2.255 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; 2.583  ; 2.843 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; 2.229  ; 2.406 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; 2.554  ; 2.784 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; 2.250  ; 2.450 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; 2.127  ; 2.304 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; 2.042  ; 2.306 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; 2.511  ; 2.747 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; 3.604  ; 3.767 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; 5.586  ; 5.611 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; 5.781  ; 5.968 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; 4.971  ; 5.279 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; 2.929  ; 3.063 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 5.066  ; 5.165 ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; 2.356  ; 2.529 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; -0.154 ; 0.176 ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; -0.203 ; 0.134 ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; 2.108  ; 2.348 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; -0.242 ; 0.095 ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; -0.224 ; 0.111 ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; 1.871  ; 2.087 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; 2.382  ; 2.674 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; 2.232  ; 2.408 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; 1.881  ; 2.105 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; 2.064  ; 2.296 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; 2.354  ; 2.584 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; 2.265  ; 2.528 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; 2.370  ; 2.595 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; 1.493  ; 1.750 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; 1.513  ; 1.771 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; 2.831  ; 3.031 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; 2.115  ; 2.357 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; 1.894  ; 2.133 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; 4.470  ; 4.557 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; 5.066  ; 5.165 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; 4.838  ; 5.085 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; 4.392  ; 4.620 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 2.114  ; 2.318 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 2.049  ; 2.257 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 1.828  ; 2.075 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 2.044  ; 2.253 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 2.056  ; 2.317 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 1.833  ; 2.078 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 2.066  ; 2.318 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 2.114  ; 2.313 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 1.864  ; 2.102 ; Rise       ; g_clk           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; g_rdata[*]  ; g_clk      ; -0.739 ; -1.290 ; Rise       ; g_clk           ;
;  g_rdata[0] ; g_clk      ; -0.739 ; -1.290 ; Rise       ; g_clk           ;
;  g_rdata[1] ; g_clk      ; -0.997 ; -1.616 ; Rise       ; g_clk           ;
;  g_rdata[2] ; g_clk      ; -0.800 ; -1.372 ; Rise       ; g_clk           ;
;  g_rdata[3] ; g_clk      ; -0.949 ; -1.570 ; Rise       ; g_clk           ;
;  g_rdata[4] ; g_clk      ; -0.801 ; -1.347 ; Rise       ; g_clk           ;
;  g_rdata[5] ; g_clk      ; -0.741 ; -1.296 ; Rise       ; g_clk           ;
;  g_rdata[6] ; g_clk      ; -0.770 ; -1.332 ; Rise       ; g_clk           ;
;  g_rdata[7] ; g_clk      ; -0.975 ; -1.575 ; Rise       ; g_clk           ;
; g_rdata_rdy ; g_clk      ; -1.076 ; -1.684 ; Rise       ; g_clk           ;
; z_M1n       ; g_clk      ; -1.453 ; -2.087 ; Rise       ; g_clk           ;
; z_MREQn     ; g_clk      ; -1.593 ; -2.183 ; Rise       ; g_clk           ;
; z_RDn       ; g_clk      ; -1.025 ; -1.621 ; Rise       ; g_clk           ;
; z_WRn       ; g_clk      ; -1.022 ; -1.613 ; Rise       ; g_clk           ;
; z_addr[*]   ; g_clk      ; 0.821  ; 0.707  ; Rise       ; g_clk           ;
;  z_addr[0]  ; g_clk      ; -0.841 ; -1.406 ; Rise       ; g_clk           ;
;  z_addr[1]  ; g_clk      ; 0.663  ; 0.475  ; Rise       ; g_clk           ;
;  z_addr[2]  ; g_clk      ; 0.821  ; 0.658  ; Rise       ; g_clk           ;
;  z_addr[3]  ; g_clk      ; -0.786 ; -1.364 ; Rise       ; g_clk           ;
;  z_addr[4]  ; g_clk      ; 0.818  ; 0.707  ; Rise       ; g_clk           ;
;  z_addr[5]  ; g_clk      ; 0.796  ; 0.688  ; Rise       ; g_clk           ;
;  z_addr[6]  ; g_clk      ; -0.666 ; -1.216 ; Rise       ; g_clk           ;
;  z_addr[7]  ; g_clk      ; -0.914 ; -1.523 ; Rise       ; g_clk           ;
;  z_addr[8]  ; g_clk      ; -0.827 ; -1.407 ; Rise       ; g_clk           ;
;  z_addr[9]  ; g_clk      ; -0.676 ; -1.232 ; Rise       ; g_clk           ;
;  z_addr[10] ; g_clk      ; -0.741 ; -1.295 ; Rise       ; g_clk           ;
;  z_addr[11] ; g_clk      ; -0.876 ; -1.472 ; Rise       ; g_clk           ;
;  z_addr[12] ; g_clk      ; -0.869 ; -1.466 ; Rise       ; g_clk           ;
;  z_addr[13] ; g_clk      ; -0.886 ; -1.486 ; Rise       ; g_clk           ;
;  z_addr[14] ; g_clk      ; -0.509 ; -1.023 ; Rise       ; g_clk           ;
;  z_addr[15] ; g_clk      ; -0.529 ; -1.043 ; Rise       ; g_clk           ;
;  z_addr[16] ; g_clk      ; -1.080 ; -1.669 ; Rise       ; g_clk           ;
;  z_addr[17] ; g_clk      ; -0.761 ; -1.318 ; Rise       ; g_clk           ;
;  z_addr[18] ; g_clk      ; -0.688 ; -1.238 ; Rise       ; g_clk           ;
;  z_addr[19] ; g_clk      ; -1.179 ; -1.785 ; Rise       ; g_clk           ;
;  z_addr[20] ; g_clk      ; -1.250 ; -1.845 ; Rise       ; g_clk           ;
;  z_addr[21] ; g_clk      ; -1.201 ; -1.727 ; Rise       ; g_clk           ;
; z_clk       ; g_clk      ; -0.845 ; -1.442 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; -0.689 ; -1.248 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; -0.768 ; -1.327 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; -0.689 ; -1.249 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; -0.767 ; -1.329 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; -0.779 ; -1.340 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; -0.691 ; -1.248 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; -0.769 ; -1.333 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; -0.791 ; -1.362 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; -0.700 ; -1.261 ; Rise       ; g_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 8.362 ; 8.387 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 6.477 ; 6.397 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 6.910 ; 6.815 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 6.158 ; 6.108 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 5.876 ; 5.881 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 8.362 ; 8.387 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 6.450 ; 6.360 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 6.187 ; 6.139 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 6.176 ; 6.118 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 6.644 ; 6.586 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 6.260 ; 6.248 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 7.115 ; 7.033 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 6.960 ; 6.871 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 7.079 ; 6.990 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 6.831 ; 6.677 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 6.219 ; 6.166 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 7.314 ; 7.186 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 6.250 ; 6.209 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 6.529 ; 6.457 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 6.115 ; 6.063 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 7.168 ; 6.983 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 7.674 ; 7.534 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 7.674 ; 7.534 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 6.439 ; 6.320 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 6.833 ; 6.779 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 6.155 ; 6.082 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 6.916 ; 6.854 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 6.695 ; 6.520 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 6.925 ; 6.836 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 6.783 ; 6.642 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 7.340 ; 7.209 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 7.369 ; 7.263 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 6.544 ; 6.427 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 7.530 ; 7.530 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 7.164 ; 7.164 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 7.530 ; 7.530 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 7.164 ; 7.164 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 7.154 ; 7.154 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 7.409 ; 7.239 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 7.588 ; 7.588 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 7.027 ; 6.993 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 7.554 ; 7.588 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 6.701 ; 6.525 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 6.369 ; 6.251 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 6.132 ; 6.052 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 6.786 ; 6.616 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 7.099 ; 6.887 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 7.554 ; 7.588 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 7.089 ; 6.902 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 6.768 ; 6.610 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; g_adr[*]    ; g_clk      ; 2.762 ; 2.832 ; Rise       ; g_clk           ;
;  g_adr[0]   ; g_clk      ; 2.992 ; 3.081 ; Rise       ; g_clk           ;
;  g_adr[1]   ; g_clk      ; 3.196 ; 3.294 ; Rise       ; g_clk           ;
;  g_adr[2]   ; g_clk      ; 2.855 ; 2.930 ; Rise       ; g_clk           ;
;  g_adr[3]   ; g_clk      ; 2.762 ; 2.832 ; Rise       ; g_clk           ;
;  g_adr[4]   ; g_clk      ; 4.113 ; 4.275 ; Rise       ; g_clk           ;
;  g_adr[5]   ; g_clk      ; 2.963 ; 3.033 ; Rise       ; g_clk           ;
;  g_adr[6]   ; g_clk      ; 2.882 ; 2.938 ; Rise       ; g_clk           ;
;  g_adr[7]   ; g_clk      ; 2.866 ; 2.933 ; Rise       ; g_clk           ;
;  g_adr[8]   ; g_clk      ; 3.061 ; 3.169 ; Rise       ; g_clk           ;
;  g_adr[9]   ; g_clk      ; 2.935 ; 3.018 ; Rise       ; g_clk           ;
;  g_adr[10]  ; g_clk      ; 3.290 ; 3.420 ; Rise       ; g_clk           ;
;  g_adr[11]  ; g_clk      ; 3.212 ; 3.330 ; Rise       ; g_clk           ;
;  g_adr[12]  ; g_clk      ; 3.258 ; 3.389 ; Rise       ; g_clk           ;
;  g_adr[13]  ; g_clk      ; 3.125 ; 3.217 ; Rise       ; g_clk           ;
;  g_adr[14]  ; g_clk      ; 2.895 ; 2.973 ; Rise       ; g_clk           ;
;  g_adr[15]  ; g_clk      ; 3.350 ; 3.467 ; Rise       ; g_clk           ;
;  g_adr[16]  ; g_clk      ; 2.900 ; 2.991 ; Rise       ; g_clk           ;
;  g_adr[17]  ; g_clk      ; 3.020 ; 3.095 ; Rise       ; g_clk           ;
;  g_adr[18]  ; g_clk      ; 2.833 ; 2.908 ; Rise       ; g_clk           ;
; g_rd_req    ; g_clk      ; 3.273 ; 3.372 ; Rise       ; g_clk           ;
; g_wdata[*]  ; g_clk      ; 2.853 ; 2.922 ; Rise       ; g_clk           ;
;  g_wdata[0] ; g_clk      ; 3.521 ; 3.654 ; Rise       ; g_clk           ;
;  g_wdata[1] ; g_clk      ; 2.954 ; 3.025 ; Rise       ; g_clk           ;
;  g_wdata[2] ; g_clk      ; 3.140 ; 3.269 ; Rise       ; g_clk           ;
;  g_wdata[3] ; g_clk      ; 2.853 ; 2.922 ; Rise       ; g_clk           ;
;  g_wdata[4] ; g_clk      ; 3.191 ; 3.314 ; Rise       ; g_clk           ;
;  g_wdata[5] ; g_clk      ; 3.047 ; 3.131 ; Rise       ; g_clk           ;
;  g_wdata[6] ; g_clk      ; 3.180 ; 3.290 ; Rise       ; g_clk           ;
;  g_wdata[7] ; g_clk      ; 3.098 ; 3.182 ; Rise       ; g_clk           ;
; gp_wr_ena   ; g_clk      ; 3.366 ; 3.485 ; Rise       ; g_clk           ;
; z_245_dir   ; g_clk      ; 3.348 ; 3.505 ; Rise       ; g_clk           ;
; z_245_oe    ; g_clk      ; 3.027 ; 3.116 ; Rise       ; g_clk           ;
; z_data[*]   ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
;  z_data[0]  ; g_clk      ; 3.048 ; 3.132 ; Rise       ; g_clk           ;
;  z_data[1]  ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
;  z_data[2]  ; g_clk      ; 3.080 ; 3.169 ; Rise       ; g_clk           ;
;  z_data[3]  ; g_clk      ; 2.997 ; 3.081 ; Rise       ; g_clk           ;
;  z_data[4]  ; g_clk      ; 3.005 ; 3.087 ; Rise       ; g_clk           ;
;  z_data[5]  ; g_clk      ; 2.994 ; 3.087 ; Rise       ; g_clk           ;
;  z_data[6]  ; g_clk      ; 3.226 ; 3.226 ; Rise       ; g_clk           ;
;  z_data[7]  ; g_clk      ; 2.994 ; 3.080 ; Rise       ; g_clk           ;
; z_rd_ena    ; g_clk      ; 3.212 ; 3.342 ; Rise       ; g_clk           ;
; z_rdata[*]  ; g_clk      ; 2.841 ; 2.906 ; Rise       ; g_clk           ;
;  z_rdata[0] ; g_clk      ; 3.038 ; 3.122 ; Rise       ; g_clk           ;
;  z_rdata[1] ; g_clk      ; 2.929 ; 2.997 ; Rise       ; g_clk           ;
;  z_rdata[2] ; g_clk      ; 2.841 ; 2.906 ; Rise       ; g_clk           ;
;  z_rdata[3] ; g_clk      ; 3.096 ; 3.189 ; Rise       ; g_clk           ;
;  z_rdata[4] ; g_clk      ; 3.203 ; 3.312 ; Rise       ; g_clk           ;
;  z_rdata[5] ; g_clk      ; 3.759 ; 3.882 ; Rise       ; g_clk           ;
;  z_rdata[6] ; g_clk      ; 3.226 ; 3.337 ; Rise       ; g_clk           ;
;  z_rdata[7] ; g_clk      ; 3.100 ; 3.192 ; Rise       ; g_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; gp_wr_ena     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_245_dir     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rd_ena      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_rd_req      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_245_oe      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_adr[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; g_wdata[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_rdata[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_data[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[19]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_M1n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[20]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_MREQn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[21]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_RDn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata_rdy             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[18]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[17]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[16]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_addr[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; g_rdata[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_WRn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; gp_wr_ena     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_245_dir     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z_rd_ena      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_rd_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z_245_oe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; g_adr[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; g_adr[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_adr[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; g_adr[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_adr[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; z_rdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; gp_wr_ena     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_245_dir     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z_rd_ena      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_rd_req      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z_245_oe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; g_adr[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; g_adr[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_adr[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; g_adr[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_adr[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_wdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_wdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; g_wdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; g_wdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; z_rdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_rdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; g_clk      ; g_clk    ; 67       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; g_clk      ; g_clk    ; 67       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 209   ; 209  ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 25 23:03:59 2019
Info: Command: quartus_sta Z80_bridge -c Z80_bridge
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'Z80_bridge.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name g_clk g_clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.686
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.686       -47.462 g_clk 
Info: Worst-case hold slack is 0.433
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.433         0.000 g_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -74.376 g_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.552
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.552       -42.482 g_clk 
Info: Worst-case hold slack is 0.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.382         0.000 g_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -74.376 g_clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -rise_to [get_clocks {g_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {g_clk}] -fall_to [get_clocks {g_clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.189
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.189        -2.686 g_clk 
Info: Worst-case hold slack is 0.166
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.166         0.000 g_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -53.939 g_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 244 megabytes
    Info: Processing ended: Mon Nov 25 23:04:02 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


