{"patent_id": "10-2023-0096743", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0015388", "출원번호": "10-2023-0096743", "발명의 명칭": "강유전막 메모리 소자 구조", "출원인": "한국생산기술연구원", "발명자": "최성환"}}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "하부 전극과 상부 전극의 사이에 배치되는 강유전층을 포함하는 강유전막 메모리 소자에 있어서,상기 강유전층은 두께가 일정하며,제1강유전막과 제2강유전막이 교번하여 적층되고,상기 제1강유전막은 적층 구조의 상층으로 갈수록 두께가 감소하는 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1강유전막은 HfO2이고, 상기 제2강유전막은 ZrO2인 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제2강유전막은 적층 구조의 상층으로 갈수록 두께가 증가하는 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 또는 제2항에 있어서,상기 하부 전극과 상부 전극은,단일 금속층 또는 단일 금속화합물층이거나,다층의 금속층 또는 다층의 금속화합물층인 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에 있어서,상기 하부 전극, 상기 강유전층 및 상기 상부 전극은,500 내지 600℃에서 30초간 급속 열처리된 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 강유전층의 전체 두께를 100%로 할 때,상기 제1강유전막과 제2강유전막의 적층 구조는 4개의 층을 이루고,상기 제1강유전막은 하부측에서부터 각각 강유전층 두께의 20%, 15%, 10%, 5%의 두께로 배치되고,상기 제1강유전막과 교번하여 적층되는 제2강유전막은 하부측에서부터 5%, 10%, 15%, 20%의 두께로 배치되는 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 제1강유전막과 제2강유전막의 적층 구조는 4개의 층을 이루고, 4개의 층의 상부에는 커버층이 배치되는 것을 특징으로 하는 강유전막 메모리 소자.공개특허 10-2025-0015388-3-청구항 8 제7항에 있어서,상기 강유전층의 전체 두께를 100%로 할 때,상기 제1강유전막은 하부측에서부터 각각 강유전층 두께의 20%, 12.5%, 7.5%, 5%의 두께로 배치되고,상기 제1강유전막과 교번하여 적층되는 제2강유전막은 하부측에서부터 5%, 10%, 15%, 20%의 두께로 배치되며,상기 커버층은 강유전층 두께의 5%의 두께로 배치되는 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 커버층은 상기 제1강유전막과 동일 소재인 것을 특징으로 하는 강유전막 메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 강유전층은,원자층 증착 공정에서 Hf0.5Zr0.5O2의 HfO2와 ZrO2의 공급 비율을 조정하여 증착된 것을 특징으로 하는 강유전막메모리 소자."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 강유전막 메모리 소자 구조에 관한 것으로, 하부 전극과 상부 전극의 사이에 배치되는 강유전층을 포 함하는 강유전막 메모리 소자에 있어서, 상기 강유전층은 두께가 일정하며, 제1강유전막과 제2강유전막이 교번하 여 적층되고, 상기 제1강유전막은 적층 구조의 상층으로 갈수록 두께가 감소하는 구조일 수 있다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 강유전막 메모리 소자에 관한 것으로, 더 상세하게는 이종의 강유전체 박막을 이용한 강유전막 메모 리 소자에 관한 것이다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공지능(AI) 기술이 급격히 발전함에 따라 데이터 스토리지 어플리케이션(data storage application)에 소모되는 전력 역시 증가하고 있다. 높은 전력 소모 문제를 해결하기 위해 강유전막(Ferroelectric)을 비휘발성 메모리 소자에 적용하는 연구가 활 발하게 이루어지고 있다. 그 예로서, T. S. Boscke et al.; Ferroelectricity in hafnium oxide thin films. Appl. Phys. Lett. 5 September 2011; 99 : 102903. https://doi.org/10.1063/1.3634052에서 HfO2 박막의 강유전성 (Ferroelectricity)이 보고된 후, 다양한 원소가 도핑된 HfO2 박막에 대한 연구가 진행되었다. 특히, Zr원소가 도핑된 HfxZr1-xO2(HZO) 박막을 중심으로 Hf 기반 강유전층에 대한 연구가 활발하게 진행되고 있 다. 2015년 원자 층 증착 기반(ALD) 나노 라미네이트(Nanolaminate) 구조를 이용하는 HZO 층에서 강유전성이 발현된 다는 것이 보고되었으며, 이를 이용해 향상된 강유전성을 발현하는 연구가 활발히 진행되고 있다. 특히 강유전체 박막을 금속층의 사이에 넣어 형성하는 MFM(Metal-Ferroelectric-Metal) 커패시터 및 FeFET(Ferroelectric Field Effect Transistor)는 종래의 낸드 플래시 메모리 소자에 비하여 더 빠른 읽기 및 쓰기 속도를 가지며, 낮은 쓰기 전압, 높은 사이클링 엔듀런스(cycling endurance), 낮은 전력소비등의 장점을 가지고 있어, 차세대 비휘발성 메모리 소자 중 하나로 주목을 받고 있으며, 강유전체로 HfOx를 사용하는 경우 기존의 PZT나 SBT와는 다르게 10nm 이하의 두께에서도 자발 분극 현상이 나타나고, CMOS 호환성이 높으며, Zr의 도핑에 의해 결정화 온도가 낮아져 상대적으로 낮은 공정온도에서 공정이 가능하여 대량생산에 용이한 특징이 있다. 특히 하나의 트랜지스터(One-Transistor) FeFET는 강유전체 내부 분극 전하(polarization charge)의 변화에 따 라 문턱 전압을 조절하여 메모리의 다양한 특성을 구현할 수 있다는 장점이 있다. 그러나 스트레스(Stress) 관점에서 HZO 박막의 강유전성을 발현하기 위한 포스트 메탈 어닐링(Post Metal Annealing, PMA) 과정에서 열적 안정상인 m상(m-phase)의 지배적인 발현으로 인해 HZO 박막의 강유전성이 저하 되는 문제점이 발견되었으며, 이를 개선할 수 있는 새로운 HZO 박막 구조의 개발이 요구되고 있다. 국제공개특허 WO/2023/070748A(SUPERLATTICE FERROELECTRIC MEMRISTOR BASED ON HfO2/ZrO2 OR HfO2/Al2O3 AND PREPARATION THEREOF, 2023. 05. 04 공개)에는 금속층의 사이에 배치되는 강유전체 박막으로서 HfO2 박막과 ZrO2 박막이 교번하여 적층된 구조에 대하여 제안하고 있다. HfO2 박막과 ZrO2 박막의 두께는 동일하며, 교번 적층된 층수를 제어하여 강유전성 및 메모리 소자 특성을 제어 하는 기술에 대하여 기재하고 있다. 그러나 이종의 박막의 적층 수를 조절하여 특성을 제어하는 방법은 층수에 따라 소자의 높이(두께)가 증가하게 된다는 문제점이 있으며, 다층 구조일수록 더 강한 분극이 발생하고, 강유전성을 나타내는 특징이 있으나 층의 증가에 따라 층간의 전압차에 의해 누설 전류의 발생이 증가한다는 문제점이 있었다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "상기와 같은 종래 기술의 문제점을 감안한 본 발명이 해결하고자 하는 과제는, 강유전 박막의 두께 변화 없이 특성의 제어가 가능한 강유전막 메모리 소자 구조를 제공함에 있다. 또한, 본 발명은 이종의 강유전체 박막을 교번하여 적층하되, 각 층별 강유전체 박막의 두께를 조절하여 다양한 특성 변화를 도출할 수 있는 강유전막 메모리 소자 구조를 제공함에 다른 목적이 있다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 바람직한 실시 예에 따른 강유전막 메모리 소자 구조는, 하부 전극과 상부 전극의 사이에 배치되는 강유전층을 포함하는 강유전막 메모리 소자에 있어서, 상기 강유전층은 두께가 일정하며, 제1강유전막과 제2강 유전막이 교번하여 적층되고, 상기 제1강유전막은 적층 구조의 상층으로 갈수록 두께가 감소하는 구조일 수 있 다. 본 발명의 실시 예에서, 상기 제1강유전막은 HfO2이고, 상기 제2강유전막은 ZrO2일 수 있다. 본 발명의 실시 예에서, 상기 제2강유전막은 적층 구조의 상층으로 갈수록 두께가 증가할 수 있다. 본 발명의 실시 예에서, 상기 하부 전극과 상부 전극은, 단일 금속층 또는 단일 금속화합물층이거나, 다층의 금 속층 또는 다층의 금속화합물층일 수 있다. 본 발명의 실시 예에서, 상기 하부 전극, 상기 강유전층 및 상기 상부 전극은, 500 내지 600℃에서 30초간 급속 열처리된 것일 수 있다. 본 발명의 실시 예에서, 상기 강유전층의 전체 두께를 100%로 할 때, 상기 제1강유전막과 제2강유전막의 적층 구조는 4개의 층을 이루고, 상기 제1강유전막은 하부측에서부터 각각 강유전층 두께의 20%, 15%, 10%, 5%의 두 께로 배치되고, 상기 제1강유전막과 교번하여 적층되는 제2강유전막은 하부측에서부터 5%, 10%, 15%, 20%의 두 께로 배치될 수 있다. 본 발명의 실시 예에서, 상기 제1강유전막과 제2강유전막의 적층 구조는 4개의 층을 이루고, 4개의 층의 상부에 는 커버층이 배치될 수 있다. 본 발명의 실시 예에서, 상기 강유전층의 전체 두께를 100%로 할 때, 상기 제1강유전막은 하부측에서부터 각각 강유전층 두께의 20%, 12.5%, 7.5%, 5%의 두께로 배치되고, 상기 제1강유전막과 교번하여 적층되는 제2강유전막 은 하부측에서부터 5%, 10%, 15%, 20%의 두께로 배치되며, 상기 커버층은 강유전층 두께의 5%의 두께로 배치될수 있다. 본 발명의 실시 예에서, 상기 커버층은 상기 제1강유전막과 동일 소재일 수 있다. 본 발명의 실시 예에서, 상기 강유전층은, 원자층 증착 공정에서 Hf0.5Zr0.5O2의 HfO2와 ZrO2의 공급 비율을 조정 하여 증착할 수 있다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은, 두 금속층의 사이에 배치되는 강유전체층을 이종의 강유전체 박막의 교번 적층 구조로 하되, 전체 강유전체층의 두께를 일정하게 하면서도 특성의 제어가 가능하여, 누설전류를 일정하게 제어할 수 있는 효과가 있다. 또한, 본 발명은 교번 적층되는 강유전체 박막의 두께 제어에 의해 다양한 특성 제어가 가능하여, 다양한 특성 의 메모리 소자에 응용할 수 있는 효과가 있다."}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설 명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속"}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "하는 기술분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성요소는 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성요소의 비율은 과장되거나 축소될 수 있다. '제1', '제2' 등의 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 상기 구성요소는 위 용어에 의해 한정되어서는 안 된다. 위 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 '제1구성요소'는 '제2구성요소'로 명명될 수 있고, 유사하게 '제2구성요소'도 '제1구성요소'로 명명될 수 있다. 또한, 단수의 표현은 문맥상 명백하게 다르게 표현 하지 않는 한, 복수의 표현을 포함한다. 본 발명의 실시예에서 사용되는 용어는 다르게 정의되지 않는 한, 해당"}
{"patent_id": "10-2023-0096743", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "기술분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하에서는, 도면을 참조하여 본 발명의 일실시 예에 따른 강유전막 메모리 소자에 대하여 구체적으로 설명한다. 도 1은 본 발명의 바람직한 실시 예에 따른 강유전막 메모리 소자의 단면 구성도이다. 도 1을 참조하면 본 발명은 하부 전극과 상부 전극의 사이에 배치되며, 높이가 일정한 강유전층(10 0)을 포함한다. 상기 강유전층은 제1강유전막과 제2강유전막이 교번하여 배치된 구조이며, 제1강유전막과 제2강유전막은 각각 층별로 두께에 차이가 있는 것을 특징으로 한다. 이하, 상기와 같이 구성되는 본 발명 강유전막 메모리 소자의 구체적인 구조에 대하여 좀 더 상세히 설명한다. 본 발명은 메모리 소자로서 강유전체 박막을 이용한 커패시터의 예를 도시하고 설명하며, 이를 이용하여 다양한 형태의 소자에 응용할 수 있다. 하부 전극과 상부 전극은 각각 단일 금속층 또는 단일 금속 화합물층, 다층 금속층을 사용할 수 있다. 본 발명의 설명에서는 하부 전극으로 TiN, 상부 전극으로 Mo를 사용하는 예를 도시하였으나, 본 발명 은 이에 제한되지 않는다. 하부 전극과 상부 전극의 두께는 본 발명의 작용과 효과의 설명의 일관성을 위하여 100nm의 두께로 한정된 구조에 대해 설명하나, 실제 메모리 소자의 제작에서는 필요에 따라 그 두께가 가변적으로 적용될 수 있 다. 하부 전극과 상부 전극의 두께를 한정한 이유와 동일하게 강유전층의 두께(높이)가 20nm로 한정 된 모델의 예를 들어 설명하나, 이 또한 실제 메모리 소자를 제조할 때는 이에 제한되지 않고 필요에 따라 높이 를 가변 적용할 수 있다. 그러나 본 발명은 강유전층의 두께 변화 없이 강유전막 메모리 소자의 특성을 가변할 수 있다는 점에 특징 이 있는 것으로, 강유전막 메모리 소자의 높이를 일정하게 제작하면서도 아래에서 설명하는 본 발명의 특징적인 구조에 의해 특성을 가변할 수 있음에 주목해야 한다. 강유전층은 제1강유전막과 제2강유전막을 교번하여 다층으로 적층한 구조이며, 이때 제1강유전 막은 HfO2 박막이고, 제2강유전막은 ZrO2 박막인 것으로 한다. 이와 같은 제1강유전막과 제2강유전막의 소재 특정은 강유전막 메모리 소자의 제작에 가장 유리하는 소재를 특정한 것으로, 필요에 따라 강유전막의 종류를 변경할 수도 있다. 제1강유전막과 제2강유전막은 하부 전극과 상부 전극의 사이에서 교번하여 적층된다. 즉, 제1강유전막이 하부 전극의 상부에 배치되고, 제2강유전막이 하부 전극에 접한 제1강 유전막의 상부에 배치되어 제1층을 이루며, 제1층의 제2강유전막의 상부에 제2층의 제1강유전막(11 0)이 배치되고, 그 상부에 제2층의 제2강유전막이 배치되는 형태를 나타낸다. 이때, 제1층의 제1강유전막은 제2층의 제1강유전막과는 서로 두께가 다른 것으로 하며, 제1층의 제2 강유전막 역시 제2층의 제2강유전막과는 그 두께가 다른 것으로 한다. 이와 같은 강유전층의 예를 도 2에 도시하였다. 도 2의 (a)는 강유전층의 제1실시예이며, 총 4개의 층을 이루는 구조이다. 구체적으로 제1층은 제1층 제1 강유전막과 제1층 제2강유전막, 제2층은 제2층 제1강유전막과 제2층 제2강유전막, 제3층은 제3층 제1강유전막과 제3층 제2강유전막, 제4층은 제4층 제1강유전막과 제4층 제2강유전막(12 4)의 적층 구조로 이루어진다. 이때 제1층 제1강유전막의 두께는 4nm, 제1층 제2강유전막은 1nm로 형성되고, 제2층 제1강유전막 과 제2층 제2강유전막은 각각 3nm와 2nm의 두께로 형성된다. 제3층 제1강유전막은 2nm, 제3층 제2강유전막은 3nm로 형성되고, 제4층 제1강유전막과 제4층 제 2강유전막은 각각 1nm와 4nm의 두께인 예를 나타낸다. 이와 같은 구조에서 제1강유전막은 위로 갈수록 점차 두께가 얇아지는 구조이고, 제2강유전막은 위로 갈수록 두께가 점차 두꺼워지는 것을 알 수 있다. 편의상 이를 점층(Gradation) 구조로 정의하여 설명한다. 즉, 본 발명은 강유전층을 제1강유전막과 제2강유전막의 교번 적층 구조로 하되, 제1강유전막 과 제2강유전막의 층별 두께에 차등을 두는 점층 구조로 정의할 수 있다. 도 2의 (b)에 도시한 강유전층의 제2실시예는 상부에 제1강유전층인 커버층을 더 포함한 예로서, 커버층의 제1강유전막의 두께는 1nm로 하고, 제2층 제1강유전막과 제3층 제1강유전막의 두께를 제1실시예 에 비해 0.5nm 줄여 각각 2.5nm, 1.5nm로 함으로써, 커버층 제1강유전막을 추가하였음에도 전체 강유전층 의 두께는 20nm로 동일하게 할 수 있다.도 2의 (c)의 제3실시예에서는 제1층 제1강유전막의 두께를 3nm로 하여 커버층 제1강유전막의 형성에 도 전체 강유전층의 높이를 동일하게 유지하는 구조를 도시하였다. 마지막으로 도 2의 (d)에 도시한 제4실시예는 도 2의 (a)의 구성에서 제1강유전막과 제2강유전막의 배치를 변경한 예를 나타낸다. 즉, 각 층에서 제2강유전막이 제1강유전막의 하부에 배치된다. 이와 같이 본 발명은 강유전층의 두께를 20nm로 유지하면서, 다양한 적층 배치의 예를 가질 수 있으며, 각 층에서 제1강유전막과 제2강유전막의 두께에 차등을 두는 점층 구조를 고려할 수 있다. 상기 강유전층은 원자층 증착(ALD)을 이용하여 제조될 수 있으며, 이때 강유전층을 구성하는 원소의 비율을 조정하여 앞서 설명한 점층 구조의 강유전층을 제조할 수 있다. 좀 더 구체적으로, 원자층 증착에서 Hf0.5Zr0.5O2의 HfO2와 ZrO2의 공급 비율을 조정하여 점층 구조의 강유전층 을 제조할 수 있다. 강유전층의 제조 후에는 상부 전극을 강유전층의 상부에 스퍼터링 방식으로 제조할 수 있으며, 이후 급속 열처리(RTA)를 수행한다. 급속 열처리는 500 내지 800℃의 온도에서 30초간 수행하여, 어닐링한다. 도 3은 급속 열처리 온도에 따른 도 2의 각 실시예의 X선 회절(XRD) 그래프이다. 도 3의 (a)는 500℃ 급속 열처리, (b)는 600℃, (c)는 700℃ 급속 열처리의 결과이며, 제1실시예(GHZO-1), 제2 실시예(GHZO-2), 제3실시예(GHZO-3), 제4실시예(GHZO-4)는 앞서 도 2를 참조하여 설명한 강유전층의 구조 와 동일하다. 500℃ 급속 열처리시 제2실시예(GHZO-2)의 o/t-phase 발현 정도가 가장 큰 것을 확인할 수 있다. 600℃ 급속 열 처리의 경우 제1실시예(GHZO-1)와 제2실시예(GHZO-2)의 o/t-phase 발현정도는 유사하나 m-phase 정도가 더 적은 제2실시예(GHZO-2)의 강유전성이 가장 큰 것으로 확인할 수 있다. 700℃ 급속 열처리에서는 제1실시예(GHZO-1)의 o/t-phase 정도가 가장 우세한 것으로 확인되었으나, m-phase 역 시 크게 나타나는 것을 확인할 수 있다. 즉, 본 발명의 강유전층을 적용함에 있어서, 강유전성의 확보를 위해서는 제1실시예와 제2실시예의 구조가 가장 유리하나, 열처리 온도를 500 내지 600℃로 제한할 필요가 있다. 도 4는 급속 열처리 온도에 따른 도 2의 각 실시예의 C-V 특성 검출 결과 그래프이다. 도 4의 (a)는 500℃, (b)는 600℃, (c)는 700℃에서 급속 열처리한 각 실시예의 C-V 특성을 나타낸다. 이에 도시한 바와 같이 1사이클, 1nm HZO에 비하여 본 발명의 제1 내지 제3실시예(GHZO-1 ~ GHZO-3)의 구성은 더 높은 커패시턴스를 나타내는 것을 확인할 수 있다. 제4실시예(GHZO-4)의 경우에는 반강유전성(Antiferroelectric)을 나타내는 것을 확인할 수 있다. 각 온도에서 제2실시예(GHZO-2)의 구조가 더 적은 m-phase를 나타내며, 더 많은 o/t-phase가 발현됨을 예측할 수 있다. 도 5는 급속 열처리 온도에 따른 도 2의 각 실시예의 분극 정도 그래프이다. 도 5의 (a)는 500℃, (b)는 600℃, (c)는 700℃에서 급속 열처리한 각 실시예의 분극 정도를 나타낸다. 이에 도시한 바와 같에 제4실시예(GHZO-4)는 반강유전성(Antiferroelectric)의 발현에 의해 가장 낮은 분극 정 도를 나타내며, 제1실시예(GHZO-1)와 제2실시예(GHZO-2)가 모든 전압 구간에서 더 큰 분극정도를 나타내는 것을 확인할 수 있었다. 이는 제1실시예(GHZO-1)와 제2실시예(GHZO-2)의 구조와 같이 각 층에서 제1강유전막이 하부에 배치된 구조 이면서, 하층측의 제1강유전막의 두께 비율이 더 큰 구조에서 급속열처리시 더 적절한 스트레스를 받아 강 유전성의 저하가 종래에 비하여 더 감소한 것으로 이해될 수 있다. 이처럼 본 발명은 두 금속 전극 사이에 배치되며, 두께가 일정한 강유전층을 제1강유전막과 제2강유 전막을 교번하여 적층된 구조로 하되, 제1강유전막을 하부에서부터 점차 두께가 감소하는 구조로 함 으로써, 급속 열처리를 수행할 때 열 스트레스에 의한 강유전성의 저하를 방지하여, 강유전막 반도체 메모리의 특성을 보다 향상시킬 수 있다. 이는 기존의 낸드 플래시 메모리를 대체할 수 있는 고집적의 차세대 메모리 반도체 소자의 응용에 적용할 수 있 다. 이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식 을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 청구범위에 의해서 정해져야 할 것이다."}
{"patent_id": "10-2023-0096743", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 바람직한 실시 예에 따른 강유전막 메모리 소자의 단면 구성도이다. 도 2는 본 발명에 적용되는 강유전층의 다양한 실시 단면도이다. 도 3은 급속 열처리 온도에 따른 본 발명의 X선 회절 시험 결과 그래프이다. 도 4는 급속 열처리 온도에 따른 본 발명의 C-V 특성 그래프이다. 도 5는 급속 열처리 온도에 따른 본 발명의 분극 정도 그래프이다."}
