# 5-cycle-cpu  
五级流水线CPU设计  
.使用Verilog完成基于RISC-V指令集的34条指令功能实现；  
.指令处理为五级流水线处理，基于哈佛存储结构；  
.处理流水线中的数据冒险、控制冒险（静态分支预测）；  
.完成对八位数码管的显示控制，并下载至FPGA开发板（ego-1）上运行，可正确运行循环存数程序；  
