TimeQuest Timing Analyzer report for processador
Thu Jun 28 16:47:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ctrl:controller|estado_atual[0]'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'ctrl:controller|estado_atual[0]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'ctrl:controller|estado_atual[0]'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'ctrl:controller|estado_atual[0]'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; ctrl:controller|estado_atual[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl:controller|estado_atual[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; 496.52 MHz ; 203.58 MHz      ; clk        ; limit due to hold check ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.014 ; -7.703        ;
; ctrl:controller|estado_atual[0] ; 0.016  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -4.937 ; -20.652       ;
; ctrl:controller|estado_atual[0] ; -0.218 ; -0.759        ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.222 ; -30.222       ;
; ctrl:controller|estado_atual[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                   ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.014 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 2.050      ;
; -0.890 ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.926      ;
; -0.889 ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.925      ;
; -0.663 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.997      ;
; -0.650 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.984      ;
; -0.640 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.974      ;
; -0.639 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.973      ;
; -0.638 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.972      ;
; -0.637 ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.971      ;
; -0.636 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.970      ;
; -0.599 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.638      ;
; -0.599 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.638      ;
; -0.599 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.638      ;
; -0.542 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.541 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.487 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.821      ;
; -0.486 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.820      ;
; -0.484 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.818      ;
; -0.484 ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.818      ;
; -0.483 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.817      ;
; -0.478 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.295      ; 1.809      ;
; -0.468 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.504      ;
; -0.467 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.503      ;
; -0.437 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.381 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.715      ;
; -0.380 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.416      ;
; -0.380 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.714      ;
; -0.378 ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.712      ;
; -0.377 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.711      ;
; -0.346 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.680      ;
; -0.273 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.607      ;
; -0.267 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.601      ;
; -0.264 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.598      ;
; -0.262 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.596      ;
; -0.257 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.295      ; 1.588      ;
; -0.256 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.590      ;
; -0.249 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.295      ; 1.580      ;
; -0.240 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.295      ; 1.571      ;
; -0.229 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.563      ;
; -0.227 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.298      ; 1.561      ;
; -0.180 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.216      ;
; -0.100 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.295      ; 1.431      ;
; -0.087 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.123      ;
; -0.085 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.121      ;
; -0.059 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; -0.003     ; 1.092      ;
; -0.034 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; -0.003     ; 1.067      ;
; -0.014 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk                             ; clk         ; 1.000        ; 0.559      ; 1.609      ;
; -0.014 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk                             ; clk         ; 1.000        ; 0.559      ; 1.609      ;
; -0.014 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk                             ; clk         ; 1.000        ; 0.559      ; 1.609      ;
; -0.014 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk                             ; clk         ; 1.000        ; 0.559      ; 1.609      ;
; 0.049  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.003      ; 0.990      ;
; 0.107  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.003      ; 0.932      ;
; 0.133  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.903      ;
; 0.214  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.822      ;
; 0.218  ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.818      ;
; 0.219  ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.817      ;
; 0.221  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.003      ; 0.818      ;
; 0.225  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.003      ; 0.814      ;
; 0.232  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.441  ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.511     ; 0.084      ;
; 0.444  ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.508     ; 0.084      ;
; 0.445  ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.507     ; 0.084      ;
; 0.445  ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.507     ; 0.084      ;
; 1.016  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.454      ; 1.974      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.057  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.961      ;
; 1.233  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.454      ; 1.757      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.274  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.744      ;
; 1.303  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.454      ; 1.687      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.403  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 1.615      ;
; 1.588  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.454      ; 1.402      ;
; 1.766  ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.500        ; 2.454      ; 1.474      ;
; 1.923  ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 3.002      ; 1.615      ;
; 1.923  ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 3.002      ; 1.615      ;
; 2.191  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 0.827      ;
; 2.192  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 0.826      ;
; 2.192  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 0.826      ;
; 2.194  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 0.824      ;
; 2.194  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.482      ; 0.824      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ctrl:controller|estado_atual[0]'                                                                                                       ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 0.016 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 1.066      ; 0.887      ;
; 0.052 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 1.067      ; 0.886      ;
; 0.064 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 1.066      ; 0.885      ;
; 0.099 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 1.070      ; 0.852      ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.937 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 5.456      ; 1.035      ;
; -4.864 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 5.456      ; 1.108      ;
; -4.437 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 5.456      ; 1.035      ;
; -4.364 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 5.456      ; 1.108      ;
; -1.956 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 3.002      ; 0.812      ;
; -1.496 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 2.454      ; 1.474      ;
; -1.424 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.824      ;
; -1.424 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.824      ;
; -1.424 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.824      ;
; -1.422 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.826      ;
; -1.422 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.826      ;
; -1.421 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.827      ;
; -1.282 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.966      ;
; -1.282 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.966      ;
; -1.282 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.966      ;
; -1.281 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.967      ;
; -1.281 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.967      ;
; -1.277 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 0.971      ;
; -1.153 ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 3.002      ; 1.615      ;
; -0.996 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 2.454      ; 1.474      ;
; -0.941 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.307      ;
; -0.941 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.307      ;
; -0.940 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.308      ;
; -0.940 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.308      ;
; -0.939 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.309      ;
; -0.935 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.313      ;
; -0.818 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.454      ; 1.402      ;
; -0.754 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.494      ;
; -0.735 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.513      ;
; -0.734 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.514      ;
; -0.713 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.535      ;
; -0.707 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.541      ;
; -0.706 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.482      ; 1.542      ;
; -0.678 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.454      ; 1.542      ;
; -0.592 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.454      ; 1.628      ;
; -0.570 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.454      ; 1.650      ;
; 0.325  ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.507     ; 0.084      ;
; 0.325  ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.507     ; 0.084      ;
; 0.326  ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.508     ; 0.084      ;
; 0.329  ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.511     ; 0.084      ;
; 0.391  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.545  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.003      ; 0.814      ;
; 0.549  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.003      ; 0.818      ;
; 0.551  ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.552  ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.556  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.637  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.663  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.003      ; 0.932      ;
; 0.721  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.003      ; 0.990      ;
; 0.784  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk                             ; clk         ; 0.000        ; 0.559      ; 1.609      ;
; 0.784  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk                             ; clk         ; 0.000        ; 0.559      ; 1.609      ;
; 0.784  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk                             ; clk         ; 0.000        ; 0.559      ; 1.609      ;
; 0.784  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk                             ; clk         ; 0.000        ; 0.559      ; 1.609      ;
; 0.804  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; -0.003     ; 1.067      ;
; 0.829  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; -0.003     ; 1.092      ;
; 0.855  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.857  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.870  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.295      ; 1.431      ;
; 0.997  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.561      ;
; 0.999  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.563      ;
; 1.010  ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.295      ; 1.571      ;
; 1.019  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.295      ; 1.580      ;
; 1.026  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.590      ;
; 1.027  ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.295      ; 1.588      ;
; 1.032  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.596      ;
; 1.034  ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.598      ;
; 1.037  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.601      ;
; 1.043  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.607      ;
; 1.116  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.680      ;
; 1.147  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.711      ;
; 1.148  ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.712      ;
; 1.150  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.714      ;
; 1.151  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.715      ;
; 1.237  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.238  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.248  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.295      ; 1.809      ;
; 1.253  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.817      ;
; 1.254  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.818      ;
; 1.254  ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.818      ;
; 1.256  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.820      ;
; 1.257  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.821      ;
; 1.311  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.312  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.369  ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.003      ; 1.638      ;
; 1.369  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.003      ; 1.638      ;
; 1.369  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.003      ; 1.638      ;
; 1.406  ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.970      ;
; 1.407  ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.971      ;
; 1.408  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.972      ;
; 1.409  ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.298      ; 1.973      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ctrl:controller|estado_atual[0]'                                                                                                         ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -0.218 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 1.070      ; 0.852      ;
; -0.181 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 1.066      ; 0.885      ;
; -0.181 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 1.067      ; 0.886      ;
; -0.179 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 1.066      ; 0.887      ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[3]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; Mux27~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; Mux27~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]    ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.964  ; 0.964  ; Rise       ; clk             ;
; start     ; clk        ; 6.156  ; 6.156  ; Rise       ; clk             ;
; rst       ; clk        ; -2.210 ; -2.210 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.099  ; 0.099  ; Rise       ; clk             ;
; start     ; clk        ; -5.649 ; -5.649 ; Rise       ; clk             ;
; rst       ; clk        ; 2.440  ; 2.440  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 12.498 ; 12.498 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 12.498 ; 12.498 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 11.986 ; 11.986 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 11.083 ; 11.083 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 11.083 ; 11.083 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 10.911 ; 10.911 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 10.931 ; 10.931 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 10.909 ; 10.909 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 12.004 ; 12.004 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 11.941 ; 11.941 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 13.636 ; 13.636 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 11.522 ; 11.522 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 12.519 ; 12.519 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 11.884 ; 11.884 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 12.034 ; 12.034 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 13.636 ; 13.636 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 12.570 ; 12.570 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 11.986 ; 11.986 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 12.498 ; 12.498 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 11.986 ; 11.986 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 10.909 ; 10.909 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 11.083 ; 11.083 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 10.911 ; 10.911 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 10.931 ; 10.931 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 10.909 ; 10.909 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 11.941 ; 11.941 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 12.004 ; 12.004 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 11.941 ; 11.941 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 11.522 ; 11.522 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 11.522 ; 11.522 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 12.519 ; 12.519 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 11.884 ; 11.884 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 12.034 ; 12.034 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 13.636 ; 13.636 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 12.570 ; 12.570 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.126 ; 0.000         ;
; ctrl:controller|estado_atual[0] ; 0.628 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.637 ; -9.480        ;
; ctrl:controller|estado_atual[0] ; -0.122 ; -0.453        ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.222 ; -30.222       ;
; ctrl:controller|estado_atual[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.126 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.906      ;
; 0.148 ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.884      ;
; 0.149 ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.883      ;
; 0.179 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.853      ;
; 0.179 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.853      ;
; 0.179 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.853      ;
; 0.240 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.926      ;
; 0.241 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.925      ;
; 0.249 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.917      ;
; 0.249 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.917      ;
; 0.250 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.916      ;
; 0.252 ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.914      ;
; 0.253 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.913      ;
; 0.293 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.739      ;
; 0.294 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.738      ;
; 0.303 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.863      ;
; 0.303 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.863      ;
; 0.306 ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.860      ;
; 0.307 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.859      ;
; 0.326 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.706      ;
; 0.327 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.839      ;
; 0.331 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.835      ;
; 0.352 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.680      ;
; 0.359 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.807      ;
; 0.359 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.807      ;
; 0.362 ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.804      ;
; 0.363 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.803      ;
; 0.364 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.668      ;
; 0.382 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.784      ;
; 0.406 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.760      ;
; 0.407 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.759      ;
; 0.407 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.759      ;
; 0.409 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.757      ;
; 0.410 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.756      ;
; 0.411 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.755      ;
; 0.411 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.755      ;
; 0.415 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.751      ;
; 0.423 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.743      ;
; 0.429 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.737      ;
; 0.453 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk                             ; clk         ; 1.000        ; 0.264      ; 0.843      ;
; 0.453 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk                             ; clk         ; 1.000        ; 0.264      ; 0.843      ;
; 0.453 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk                             ; clk         ; 1.000        ; 0.264      ; 0.843      ;
; 0.453 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk                             ; clk         ; 1.000        ; 0.264      ; 0.843      ;
; 0.453 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.579      ;
; 0.485 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.134      ; 0.681      ;
; 0.496 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.536      ;
; 0.498 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.534      ;
; 0.502 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.530      ;
; 0.507 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.525      ;
; 0.547 ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.485      ;
; 0.579 ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.453      ;
; 0.585 ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.447      ;
; 0.604 ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.428      ;
; 0.620 ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.412      ;
; 0.620 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.412      ;
; 0.623 ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.409      ;
; 0.624 ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.408      ;
; 0.631 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.710 ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.280     ; 0.042      ;
; 0.712 ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.278     ; 0.042      ;
; 0.713 ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.277     ; 0.042      ;
; 0.713 ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; -0.277     ; 0.042      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.810 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.991      ;
; 0.884 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.267      ; 0.915      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.920 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.881      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.967 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.834      ;
; 0.994 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.267      ; 0.805      ;
; 1.027 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.267      ; 0.772      ;
; 1.140 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.267      ; 0.659      ;
; 1.212 ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.521      ; 0.841      ;
; 1.212 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.521      ; 0.841      ;
; 1.330 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.500        ; 1.343      ; 0.686      ;
; 1.384 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.417      ;
; 1.384 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.417      ;
; 1.384 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.417      ;
; 1.387 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.414      ;
; 1.387 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 1.269      ; 0.414      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ctrl:controller|estado_atual[0]'                                                                                                       ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 0.628 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 0.541      ; 0.431      ;
; 0.637 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 0.542      ; 0.431      ;
; 0.643 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 0.541      ; 0.431      ;
; 0.655 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; 0.544      ; 0.422      ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.637 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 2.864      ; 0.520      ;
; -2.600 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 2.864      ; 0.557      ;
; -2.137 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 2.864      ; 0.520      ;
; -2.100 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 2.864      ; 0.557      ;
; -0.950 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 1.343      ; 0.686      ;
; -0.765 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.521      ; 0.408      ;
; -0.507 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.414      ;
; -0.507 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.414      ;
; -0.507 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.414      ;
; -0.504 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.417      ;
; -0.504 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.417      ;
; -0.504 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.417      ;
; -0.450 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 1.343      ; 0.686      ;
; -0.450 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.471      ;
; -0.449 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.472      ;
; -0.449 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.472      ;
; -0.446 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.475      ;
; -0.446 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.475      ;
; -0.424 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.497      ;
; -0.332 ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.521      ; 0.841      ;
; -0.287 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.634      ;
; -0.281 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.640      ;
; -0.280 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.641      ;
; -0.280 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.641      ;
; -0.279 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.642      ;
; -0.272 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.649      ;
; -0.260 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.267      ; 0.659      ;
; -0.205 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.267      ; 0.714      ;
; -0.194 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.727      ;
; -0.190 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.731      ;
; -0.190 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.731      ;
; -0.189 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.732      ;
; -0.188 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.733      ;
; -0.183 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.269      ; 0.738      ;
; -0.161 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.267      ; 0.758      ;
; -0.160 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.267      ; 0.759      ;
; 0.167  ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.277     ; 0.042      ;
; 0.167  ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.277     ; 0.042      ;
; 0.168  ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.278     ; 0.042      ;
; 0.170  ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; -0.280     ; 0.042      ;
; 0.215  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.256  ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257  ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.260  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.260  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.276  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.428      ;
; 0.295  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.301  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.333  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.373  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.378  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.382  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.395  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.681      ;
; 0.427  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk                             ; clk         ; 0.000        ; 0.264      ; 0.843      ;
; 0.427  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk                             ; clk         ; 0.000        ; 0.264      ; 0.843      ;
; 0.427  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk                             ; clk         ; 0.000        ; 0.264      ; 0.843      ;
; 0.427  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk                             ; clk         ; 0.000        ; 0.264      ; 0.843      ;
; 0.451  ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.737      ;
; 0.457  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.743      ;
; 0.465  ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.751      ;
; 0.469  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.755      ;
; 0.469  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.755      ;
; 0.470  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.756      ;
; 0.471  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.757      ;
; 0.473  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.759      ;
; 0.473  ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.759      ;
; 0.474  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.760      ;
; 0.498  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.784      ;
; 0.517  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.803      ;
; 0.518  ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.804      ;
; 0.521  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.807      ;
; 0.521  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.807      ;
; 0.549  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.835      ;
; 0.553  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.839      ;
; 0.554  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.573  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.859      ;
; 0.574  ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.860      ;
; 0.577  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.863      ;
; 0.577  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.863      ;
; 0.586  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.627  ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.913      ;
; 0.628  ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.914      ;
; 0.630  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.916      ;
; 0.631  ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.917      ;
; 0.631  ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.917      ;
; 0.639  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.925      ;
; 0.640  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.134      ; 0.926      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ctrl:controller|estado_atual[0]'                                                                                                         ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -0.122 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 0.544      ; 0.422      ;
; -0.111 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 0.542      ; 0.431      ;
; -0.110 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 0.541      ; 0.431      ;
; -0.110 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; 0.541      ; 0.431      ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath|acumulador_atual|output[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; datapath|acumulador_atual|output[3]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; Mux27~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; Mux27~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; Mux27~0|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]    ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.387  ; 0.387  ; Rise       ; clk             ;
; start     ; clk        ; 3.471  ; 3.471  ; Rise       ; clk             ;
; rst       ; clk        ; -1.201 ; -1.201 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.095  ; 0.095  ; Rise       ; clk             ;
; start     ; clk        ; -3.231 ; -3.231 ; Rise       ; clk             ;
; rst       ; clk        ; 1.321  ; 1.321  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 5.782 ; 5.782 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 5.782 ; 5.782 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 5.667 ; 5.667 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 6.275 ; 6.275 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 6.225 ; 6.225 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 7.026 ; 7.026 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 6.035 ; 6.035 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 6.544 ; 6.544 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 6.227 ; 6.227 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 6.264 ; 6.264 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 7.026 ; 7.026 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 6.254 ; 6.254 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 6.537 ; 6.537 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 5.782 ; 5.782 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 5.667 ; 5.667 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 6.225 ; 6.225 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 6.275 ; 6.275 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 6.225 ; 6.225 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 6.035 ; 6.035 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 6.035 ; 6.035 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 6.544 ; 6.544 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 6.227 ; 6.227 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 6.264 ; 6.264 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 7.026 ; 7.026 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 6.254 ; 6.254 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 6.537 ; 6.537 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+--------+---------+----------+---------+---------------------+
; Clock                            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.014 ; -4.937  ; N/A      ; N/A     ; -1.222              ;
;  clk                             ; -1.014 ; -4.937  ; N/A      ; N/A     ; -1.222              ;
;  ctrl:controller|estado_atual[0] ; 0.016  ; -0.218  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -7.703 ; -21.411 ; 0.0      ; 0.0     ; -30.222             ;
;  clk                             ; -7.703 ; -20.652 ; N/A      ; N/A     ; -30.222             ;
;  ctrl:controller|estado_atual[0] ; 0.000  ; -0.759  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+--------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.964  ; 0.964  ; Rise       ; clk             ;
; start     ; clk        ; 6.156  ; 6.156  ; Rise       ; clk             ;
; rst       ; clk        ; -1.201 ; -1.201 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.099  ; 0.099  ; Rise       ; clk             ;
; start     ; clk        ; -3.231 ; -3.231 ; Rise       ; clk             ;
; rst       ; clk        ; 2.440  ; 2.440  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 12.498 ; 12.498 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 12.498 ; 12.498 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 12.481 ; 12.481 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 11.986 ; 11.986 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 11.083 ; 11.083 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 11.083 ; 11.083 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 10.911 ; 10.911 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 10.931 ; 10.931 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 10.909 ; 10.909 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 12.004 ; 12.004 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 11.941 ; 11.941 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 13.636 ; 13.636 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 11.522 ; 11.522 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 12.519 ; 12.519 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 11.884 ; 11.884 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 12.034 ; 12.034 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 13.636 ; 13.636 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 12.019 ; 12.019 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 12.570 ; 12.570 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 6.357 ; 6.357 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 5.782 ; 5.782 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 5.667 ; 5.667 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 6.225 ; 6.225 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 6.275 ; 6.275 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 6.225 ; 6.225 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 6.035 ; 6.035 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 6.035 ; 6.035 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 6.544 ; 6.544 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 6.227 ; 6.227 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 6.264 ; 6.264 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 7.026 ; 7.026 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 6.254 ; 6.254 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 6.537 ; 6.537 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 68       ; 0        ; 52       ; 1        ;
; ctrl:controller|estado_atual[0] ; clk                             ; 5        ; 1        ; 4        ; 4        ;
; clk                             ; ctrl:controller|estado_atual[0] ; 4        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 68       ; 0        ; 52       ; 1        ;
; ctrl:controller|estado_atual[0] ; clk                             ; 5        ; 1        ; 4        ; 4        ;
; clk                             ; ctrl:controller|estado_atual[0] ; 4        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 16:47:51 2018
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ctrl:controller|estado_atual[0] ctrl:controller|estado_atual[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.014        -7.703 clk 
    Info (332119):     0.016         0.000 ctrl:controller|estado_atual[0] 
Info (332146): Worst-case hold slack is -4.937
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.937       -20.652 clk 
    Info (332119):    -0.218        -0.759 ctrl:controller|estado_atual[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -30.222 clk 
    Info (332119):     0.500         0.000 ctrl:controller|estado_atual[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 clk 
    Info (332119):     0.628         0.000 ctrl:controller|estado_atual[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -2.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.637        -9.480 clk 
    Info (332119):    -0.122        -0.453 ctrl:controller|estado_atual[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -30.222 clk 
    Info (332119):     0.500         0.000 ctrl:controller|estado_atual[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Thu Jun 28 16:47:52 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


