# Hello world desde Zynq!

![alt text](../img/general/header.png)

### 1.1. Introducci√≥n

Este laboratorio te guiar√° en la creaci√≥n del cl√°sico Hello World para System-On-Chip basado en FPGA. 
<!-- This lab guides you through the process of creating a system with two GPIO IP Cores in the **PL** part of the **Zynq**. These **GPIOs** will be controlled by the ‚ÄòC‚Äô application that will run in the **PS** part of the **Zynq**. One GPIO IP will be configured as an **output** port and will be connected to the **PMOD-A** Header of the Zedboard. Other GPIO IP will be configured as an **input** port and will be connected to the **PMOD-B** Header of the Zedboard. Both ports will be connected externally by a flat cable in a loopback mode. Some bits (more significant ones) of the input signal will be routed from the **PL** to the **PS** through the **EMIO**. Both, the writing data to the output port and the reading data from the input port will be done by a ‚ÄòC‚Äô user-written application. The values will be displayed on the Host PC‚Äôs monitor through serial communication between the **PC-Host** and the **ZedBoard**. -->

### 1.2. Objetivos

- Adquirir conocimientos sobre el flujo de dise√±o SoC-FPGA utilizando la plataforma de software unificada Vitis.
- Crear el hardware para configurar la parte FPGA del SoC y configurar el PS.
- Crear la aplicaci√≥n en 'C' (en Vitis) que se ejecutar√° en el PS.
- Probar el dise√±o completo en la plataforma ZedBoard (o PYNQ) para verificar el funcionamiento (Vitis y puerto serie).

<!-- ### 1.3. Descripcion del dise√±o

The following block diagram contains the main components of the design. 

 - PS: ARM CortexA9 and its configuration. 
 - ZedBoard elements: DDR memory, UART port, MIO Led, and two PMOD ports. -->

<!-- ![project block design](../uploads/Lab_1/design_bdj.png){width=80%} -->

## 2. Hardware

### 2.1. Proyecto de Vivado

1.   Abrir _Vivado 2022.2_.

2.   Desde el menu **Quick Start**, clic en ![create project](../img/general/create_project.png) para iniciar el asistente o haga clic en**File ‚Üí Project ‚Üí New**. Ver√° el cuadro de di√°logo  **Create A New Vivado Project** en la ventana **New Project** . Haga clic en **Next**. Utilice la informaci√≥n de la siguiente tabla para configurar las diferentes opciones del asistente:

| Opcion | Propiedad del sistema | Configuracion | 
|---------------|-----------------|----------|
| Project Name | Project Name | Lab03 |  
  | Project Location | `/home/student/Documents/cursoML2025/labs` |
|  | Create Project Subdirectory | Check this option. | 
| clic **Next** |  |  |  
| Project Type | Project Type | Select **RTL Project**. Keep  unchecked the option `do not specify sources at this time`.  | 
| clic **Next** |  |  | 
| Add Sources | Do nothing |  |  
| clic **Next** |  |  |  
| Add Constraints | Do Nothing |  |  
| clic **Next** |  |  |  
| Default Part | Specify | Select **Boards** |  
|  | Board | Select **ZedBoard Zynq Evaluation and Development Kit** |  
| clic **Next** |  |  |  
| New Project Summary | Project Summary | Review the project summary |  
| clic **Finish** |  |  | 


Despu√©s de hacer clic en **Finish**, el **New Project Wizard** se cierra y el proyecto creado se abre en la interfaz principal de Vivado, que est√° dividida en dos secciones principales: **Flow navigator** y **Project Manager**. En el √°rea de Project manager, se puede ver el **Project Summary**, donde se presentan la configuraci√≥n, la parte de la placa seleccionada y los detalles de la s√≠ntesis. Para m√°s detalles, haga clic [aqu√≠](https://china.xilinx.com/support/documents/sw_manuals/xilinx2022_2/ug892-vivado-design-flows-overview.pdf). 

<!-- By selecting the **ZedBoard** platform, the **IP Integrator** is board aware and it will automatically assign dedicated PS IO ports to physical pin locations mapped to the specific board peripherals when the **Run Connection** wizard is used. Besides doing a pin constraint, **IP Integrator** also defines the I/O standard (LVCMOS 3.3, LVCMOS 2.5, etc) to each IO pin; saving time to the designer in doing so. -->

Al seleccionar la plataforma **ZedBoard**, el **IP Integrator** reconoce la placa y asignar√° autom√°ticamente los puertos de E/S del PS a las ubicaciones de pines f√≠sicos correspondientes a los perif√©ricos espec√≠ficos de la placa cuando se utilice el asistente **Run Connection**. Adem√°s de establecer restricciones de pines (pin constraint), el **IP Integrator** tambi√©n define el est√°ndar de E/S (LVCMOS 3.3, LVCMOS 2.5, etc.) para cada pin de E/S, ahorrando tiempo al dise√±ador en este proceso.

### 2.2. Block Design
En esta secci√≥n, utilizaremos el **IP Integrator** para crear un proyecto de procesador embebido.

#### 2.2.1. Creaci√≥n del Block design 

1. clic en **Create Block Design** en el panel **Flow Navigator**  dentro de **IP Integrator**.

![create block design](../img/lab03/create_block_design.png)

2. En la ventana emergente **Create Block Design**, definir el **Design Name** como *bd_helloWorld* y mantener las dem√°s opciones por defecto. 

![block design configuration](../img/lab03/bd_config.png)

En la interfaz principal, en la secci√≥n **Block Design**, se presentar√° un nuevo lienzo en blanco de Diagrama, el cual se utilizar√° para crear el dise√±o de hardware que se implementar√° en el dispositivo Zynq.


#### 2.2.2. Instanciaci√≥n y configuraci√≥n del Sistema de Procesamiento (PS)

Para este laboratorio en particular, habilitaremos la interfaz **AXI_M_GP0**, los puertos **FCLK_RESET0_N** y **FCLK_CLK0**.

1. El primer paso es agregar el bloque Processing System (PS) de ZYNQ7. Puedes hacer esto haciendo clic en el √≠cono ![add ip icon](img/add_ip_icon.png) que aparece en la barra de herramientas en la secci√≥n de Diagrama, o en el √°rea del lienzo en blanco, donde tambi√©n puedes hacer clic derecho en el espacio en blanco del lienzo y seleccionar **Add IP** en las opciones disponibles.


![add PS](../img/lab03/add_ps.png)

Una peque√±a ventana aparecer√° mostrando los **IPs** disponibles (son cores de Propiedad Intelectual que ya est√°n disponibles). Para buscar el IP core PS7, puedes desplazarte hasta la parte inferior de la lista de IPs o buscar el PS7 IP utilizando la palabra clave zynq. Haz doble clic en **ZYNQ7 Processing System** para seleccionarlo y agregarlo al lienzo.

Luego, el bloque **Zynq7 PS IP** se coloca en el lienzo del diagrama de bloques. Los puertos de E/S que se muestran en el bloque Zynq est√°n definidos por la configuraci√≥n predeterminada para este bloque.


![PS Placed at the block diagram](../img/lab03/ps_placed.png)

2. clic en **Run Block Automation**, disponible en la barra verde de informaci√≥n. 

![run automation](../img/lab03/run_automation.png)

3. Luego, en la ventana **Run Block Automation**, seleccionar **/processing_system7_0**. Asegurarse que **Apply Board Presets** se encuentra **seleccionado**, y dejar el resto de las opciones por defecto. clic **OK**.

![run automation window](../img/lab03/run_block_automation_window.png)

Despu√©s de completar el paso anterior, el diagrama de bloques deber√≠a verse como el siguiente:

![PS block automation result](../img/lab03/ps_block_automation.png)

4. Haz doble clic en el bloque **Zynq7 PS** para abrir la ventana **Re-customize IP** del Zynq 7 Processing System. **Todas las configuraciones necesarias para la unidad de procesamiento se completan en esta secci√≥n**.

	La ilustraci√≥n del **Zynq block design** deber√≠a estar ahora abierta, detallando los diversos bloques configurables del Sistema de Procesamiento (recuerda que los bloques verdes son los configurables).

![Re-Customize IP window](../img/lab03/re_customize_ip.png)

5. Haz clic en **PS-PL Configuration** en el panel Page Navigator. Expande **General** y verifica que la tasa de baudios (baudrate) de UART1 est√© configurada en **115200**.

![UART1 bautrate](../img/lab03/re_customize_uart1_bautrate.png)

6. Ve a **Peripherals I/O Pins** y verifica que los pines de E/S de Zynq est√©n asociados con UART1. 

![UART1 Pins](../img/lab03/re_customize_uart1_pin.png)

7. Haz clic en la opci√≥n **MIO Configuration** bajo el panel **Page Navigator**. Expande **I/O Peripherals**, desmarca todos los perif√©ricos excepto el **UART1**. El **PS UART1** se utilizar√° para comunicar el dispositivo Zynq con el PC. *Esta comunicaci√≥n se llevar√° a cabo utilizando un terminal serial como GTKTerm*.

![mio configuration UART1](../img/lab03/re_customize_mio_conf_uart1.png)

8. Expande **Application Processor Unit** y desmarca **Timer 0**. No lo estamos utilizando en este laboratorio.

![uncheck timer 0](../img/lab03/re_customize_mio_conf_timer0.png)

9. Haz clic en la opci√≥n  **Clock Configuration** y expande **PL Fabric Clocks**. Verifica que **FCLK_CLK0** est√© habilitado y que su frecuencia est√© configurada en **100 MHz**. **Esta secci√≥n define la frecuencia del reloj para el dise√±o digital del PL (L√≥gica Programable)**.

![Clock configuration](../img/lab03/re_customize_clock_conf.png)

10. Haz clic en la opci√≥n **DDR Configuration** y aseg√∫rate de que la configuraci√≥n **Enable DDR** est√© seleccionada.

![DDR configuration](../img/lab03/re_customize_DDR_conf.png)

11. Finaliza la configuraci√≥n del **Zynq** (processing_system7_0) haciendo clic en el bot√≥n ![OK](img/ok_btn.png) en la ventana **Re-Customize** IP.

> **Nota:** Para este laboratorio, no es necesario configurar el **SMC Timing Calculation** ni las **Interrupciones**.

De vuelta en el lienzo de dise√±o de bloques del proyecto, notar√°s que ahora se han a√±adido las interfaces **M_AXI_GPO**, **M_AXI_GPO_ACLK**, **FCLK_CLK0**, y los puertos **FCLK_RESET0_N** al bloque **Zynq7 PS**.


![PS configured](../img/lab03/ps_configured.png)

12. Conectar el puerto **FCLK_CLK0** al puerto **M_AXI_GP0_ACLK**.

El dise√±o final deberia ser como se muestra en la imagen siguiente: 

![Complete design](../img/lab03/hw.png)


### 2.3. S√≠ntesis, implementaci√≥n y generaci√≥n de hardware

1. En el panel central, haz clic en la pesta√±a **Sources**. Expande **Design Sources** y ver√°s que el archivo _bd_helloWorld.bd_ (board design) contiene todas las configuraciones y ajustes del diagrama de bloques creado en la ventana del editor de diagramas de bloques. Haz clic derecho sobre **bd_helloWorld** y selecciona **Generate Output Products**.

![generate output products](../img/lab03/generate_output_products.png)

<!-- 2. In the **Generate Output Products** window, at the **Synthesis Options** select **Global** *[r1]*. In the **Run Settings** *[r2]* section, then clic **Generate**. clic **OK** in the upcoming window.  --> **REVISAR** 

2. En la ventana **Generate Output Products**, en **Synthesis Options**, selecciona **Global** [r1]. En la secci√≥n **Run Settings** [r2], luego haz clic en **Generate**. Haz clic en **OK** en la ventana que aparecer√°.

![generate output products window](../img/lab03/generate_output_products_window.png)

**Por favor, espera a que el proceso se complete antes de continuar.**


3. Haz clic derecho sobre **bd_helloWorld** y selecciona **Create HDL Wrapper** para crear el archivo de nivel superior en VHDL/Verilog a partir del diagrama de bloques.

![create hdl wrapper](../img/lab03/create_hdl_wrapper.png)

En la ventana **Create HDL Wrapper**, aseg√∫rate de seleccionar la opci√≥n **Let Vivado manage wrapper and auto-update** para generar el archivo VHDL/Verilog. Esto permitir√° que Vivado actualice autom√°ticamente el HDL wrapper cuando realices cambios en el dise√±o del diagrama de bloques. Haz clic en **OK** para generar el wrapper.

Ver√°s que se ha creado __bd_helloWorld_wrapper__ y se ha colocado en la parte superior de la jerarqu√≠a de archivos fuentes de dise√±o.

![top hdl wrapper](../img/lab03/top_hdl.png)


4. En el panel **Flow Navigator**, en la secci√≥n **SYNTHESIS**, haz clic en **Run Synthesis**. Este proceso convierte el dise√±o de alto nivel en una descripci√≥n de hardware que puede ser implementada en el dispositivo FPGA.

<!-- ![Alt text](../img/lab03/launch_runs_synthesis.png) -->

10. En el panel **Flow Navigator**, haz clic en **Run Implementation**. En la ventana emergente, haz clic en **OK**. La implementaci√≥n es el paso en el que Vivado mapea el dise√±o sintetizado en los recursos f√≠sicos del FPGA. Este proceso puede demorar un poco dependiendo de la complejidad del dise√±o.


11. En el men√∫ **Flow Navigator**, haz clic en Generate Bitstream. D√©jalo tal como est√° y haz clic en **OK**. Despu√©s de finalizar la generaci√≥n del bitstream, deja la opci√≥n *View Report* marcada. La generaci√≥n de hardware crea los archivos necesarios para cargar el dise√±o en el dispositivo Zynq.

12. Dado que es necesario generar una aplicaci√≥n para usar el dise√±o, se debe exportar el hardware al entorno de Vitis. Haz clic en: **File -> Export -> Export Hardware**. Dado que hay algo de l√≥gica en la parte PL del Zynq, el bitstream correspondiente debe incluirse en la tarea de exportaci√≥n. Por lo tanto, aseg√∫rate de marcar la casilla **Include bitstream**. Luego, haz clic en **Next**.

![export hardware](../img/lab03/export_hardware.png)

13. La plataforma de hardware se exportar√° como un archivo **XSA**. Para completar el proceso, haz clic en **Finish**.

![Alt text](../img/lab03/xsa_save_file.png)

En este punto, tu dise√±o y configuraci√≥n de hardware est√°n listos, y puedes proceder a generar un proyecto de aplicaci√≥n en Vitis, donde se utilizar√° el **lenguaje de programaci√≥n C** en el microprocesador ARM.

## 3. Software

### 3.1. Ejecutar Vitis IDE y configurar el espacio de trabajo



1. En Vivado, ejecuta Vitis IDE haciendo clic en  **Tools > Launch Vitis IDE**. Se abrir√° el cuadro de di√°logo Lanzar Vitis IDE, solicitando el directorio del espacio de trabajo. Haz clic en **Browse**  para especificar el directorio del espacio de trabajo. **Como recomendaci√≥n, usa el mismo directorio de tu proyecto.**


![Vitis workspace](../img/lab03/vitis_workspace.png)

## 3.2. Vitis Application Project

En esta secci√≥n, crear√°s el proyecto de aplicaci√≥n en ‚ÄòC‚Äô y el c√≥digo para utilizar el dise√±o de hardware.

1. Seleccionar **File -> New -> Application Project** o en la ventana principal clic en ![application project](../img/general/create_application_project.png). Para crear la nueva aplicaci√≥n, utiliza la siguiente informaci√≥n:


| Pantalla del Asistente | Propiedad del Sistema | Configuraci√≥n |
|---------------|-----------------|----------|
| Create a New Application Project | | |
| clic **Next** | | |
| Platform | clic **Create a new platform from hardware** | |
| | XSA Flie: | Browse: **bd_helloWorld_wrapper.xsa** \* |
| clic **Next** | | |
| Application Project Details | Application project name | app_helloWorld |
| clic **Next** | | |
| Domain | Name: | standalone_ps7_cortexa9_0 |
| | Display Name: | standalone_ps7_cortexa9_0 |
| | Operating System: | standalone | 
| | Processor: | ps7_cortexa9_0 |
| | Architecture: | 32-bit |
| clic **Next** | | |  
| Templates | Available Templates: | Hello World | 
| clic **Finish** | | | 

> **\*** üîî Recuerda que el archivo **XSA** fue exportado a la carpeta de tu proyecto **/home/student/Documents/cursoML2025/labs/Lab03**.

Despu√©s de hacer clic en **Finish**, **New Application Project Wizard** se cierra y el proyecto creado se abre en la interfaz principal de Vitis, que est√° dividida en las secciones: Explorer, Assistant, Project Editor y Console. En las vistas Explorer y Assistant, podr√°s ver dos elementos creados: ![app icon](../img/general/app_icon.png) application y and ![platform icon](../img/general/platform_icon.png) platform project.

![Vitis main gui](../img/lab03/vitis_main_gui.png)

## 4. Testing

### 4.1.  Configuraci√≥n de la placa de desarrollo Zedbord

En esta secci√≥n, aprender√°s los pasos para conectar la ZedBoard al PC y ejecutar la aplicaci√≥n en lenguaje 'C' que acabas de escribir.

1. Conecta un cable micro USB entre la m√°quina host con Linux y el **JTAG J17** de la placa de desarrollo ZedBoard (en el lado derecho del conector de alimentaci√≥n). Esta conexi√≥n se usar√° para configurar la PL.

2. Conecta un cable micro USB al conector **USB UART (J14)** de la placa de desarrollo ZedBoard (en el lado izquierdo del interruptor de encendido), con la m√°quina host con Linux. Esta conexi√≥n se usar√° para transferir datos en serie entre la ZedBoard y la m√°quina host.

![microusb connectors](../img/lab03/microusb_connectors_v2.png)

> **üî• IMPORTANTE**: Aseg√∫rate de que los jumpers **JP7** a **JP11** est√©n configurados como se muestra en la imagen siguiente para el modo de configuraci√≥n **JTAG**.

![jtag config](../img/lab03/jtag_conf_v2.png)

3. Verifica la configuraci√≥n del jumper **J18** en la esquina inferior derecha de la placa. El jumper debe estar configurado a **2.5V**, marcado como ‚Äú**2V5**‚Äù en la placa.

![power jumper](../img/lab03/power_jumper_v2.png)

4. Conecta el cable de alimentaci√≥n del convertidor AC/DC de 12V al conector de alimentaci√≥n de la ZedBoard.

5. **Enciende** la placa usando el **interruptor de encendido** de la ZedBoard. Verifica que el **LED de encendido** en la placa (LED verde) est√© encendido.


![power sw](../img/lab03/power_sw_v2.png)

### 4.2. Configuraci√≥n del software de comunicaci√≥n serial

1. Se har√° uso de **GTKTerm** para establecer la comunicaci√≥n serial entre la m√°quina host y la ZedBoard. Para configurar GTKTerm, abre el software haciendo clic en **Applications -> Accessories -> Serial port terminal**.

![gtkterm](../img/lab03/gtkterm_open.png){width=50%}

Aparecer√° una ventana similar a la que se muetra a continuaci√≥n:

![gtkterm](../img/lab03/gtkterm.png)

2. Haz clic en **Configuration > port** y selecciona el puerto **ttyACM0** con Baud Rate **115200**.


![Port Config](../img/lab03/gtkterm_config_port.png){width=50%}

### 4.3.  Ejecutar la aplicaci√≥n en la ZedBoard

1. En el software Vitis, haz clic derecho sobre *app_helloWorld*, luego selecciona **Run -> Run As -> Launch on Hardware (Single application debug (GBD))** para reconfigurar la FPGA y ejecutar el c√≥digo compilado en el PS.

2. En Vitis, aparecer√° una ventana emergente indicando que la FPGA est√° siendo programada. Al finalizar este proceso, el LED azul en la ZedBoard se encender√°.

![Program FPGA](../img/lab03/fpga_program.png)

3. Vuelve a la ventana de **GTKTerm**. Si todo funciona correctamente, deber√≠as ver el resultado de la ejecuci√≥n de la aplicaci√≥n en la consola serial remota.

