// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Queue32_ShareMemCoreRsp(	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  input         clock,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
                reset,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
                io_enq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [2:0]  io_enq_bits_instrId,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_isWrite,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [31:0] io_enq_bits_data_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_activeMask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [2:0]  io_deq_bits_instrId,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [31:0] io_deq_bits_data_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_bits_activeMask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [5:0]  io_count	// src/main/scala/chisel3/util/Decoupled.scala:255:14
);

  wire          io_enq_ready;	// src/main/scala/chisel3/util/Decoupled.scala:286:16, :306:{24,39}
  wire [1058:0] _ram_ext_R0_data;	// src/main/scala/chisel3/util/Decoupled.scala:256:91
  reg  [4:0]    enq_ptr_value;	// src/main/scala/chisel3/util/Counter.scala:61:40
  reg  [4:0]    deq_ptr_value;	// src/main/scala/chisel3/util/Counter.scala:61:40
  reg           maybe_full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27
  wire          ptr_match = enq_ptr_value == deq_ptr_value;	// src/main/scala/chisel3/util/Counter.scala:61:40, src/main/scala/chisel3/util/Decoupled.scala:260:33
  wire          empty = ptr_match & ~maybe_full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27, :260:33, :261:{25,28}
  wire          do_enq = io_enq_ready & io_enq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :286:16, :306:{24,39}
  assign io_enq_ready = io_deq_ready | ~(ptr_match & maybe_full);	// src/main/scala/chisel3/util/Decoupled.scala:259:27, :260:33, :262:24, :286:{16,19}, :306:{24,39}
  always @(posedge clock) begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    if (reset) begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      enq_ptr_value <= 5'h0;	// src/main/scala/chisel3/util/Counter.scala:61:40
      deq_ptr_value <= 5'h0;	// src/main/scala/chisel3/util/Counter.scala:61:40
      maybe_full <= 1'h0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
    end
    else begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      automatic logic do_deq = io_deq_ready & ~empty;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :261:25, :285:19
      if (do_enq)	// src/main/scala/chisel3/util/Decoupled.scala:51:35
        enq_ptr_value <= enq_ptr_value + 5'h1;	// src/main/scala/chisel3/util/Counter.scala:61:40, :77:24
      if (do_deq)	// src/main/scala/chisel3/util/Decoupled.scala:51:35
        deq_ptr_value <= deq_ptr_value + 5'h1;	// src/main/scala/chisel3/util/Counter.scala:61:40, :77:24
      if (~(do_enq == do_deq))	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27, :276:{15,27}, :277:16
        maybe_full <= do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      automatic logic [31:0] _RANDOM[0:0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        enq_ptr_value = _RANDOM[/*Zero width*/ 1'b0][4:0];	// src/main/scala/chisel3/util/Counter.scala:61:40, src/main/scala/chisel3/util/Decoupled.scala:243:7
        deq_ptr_value = _RANDOM[/*Zero width*/ 1'b0][9:5];	// src/main/scala/chisel3/util/Counter.scala:61:40, src/main/scala/chisel3/util/Decoupled.scala:243:7
        maybe_full = _RANDOM[/*Zero width*/ 1'b0][10];	// src/main/scala/chisel3/util/Counter.scala:61:40, src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  ram_32x1059 ram_ext (	// src/main/scala/chisel3/util/Decoupled.scala:256:91
    .R0_addr (deq_ptr_value),	// src/main/scala/chisel3/util/Counter.scala:61:40
    .R0_en   (1'h1),	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    .R0_clk  (clock),
    .R0_data (_ram_ext_R0_data),
    .W0_addr (enq_ptr_value),	// src/main/scala/chisel3/util/Counter.scala:61:40
    .W0_en   (do_enq),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .W0_clk  (clock),
    .W0_data
      ({io_enq_bits_activeMask_31,
        io_enq_bits_activeMask_30,
        io_enq_bits_activeMask_29,
        io_enq_bits_activeMask_28,
        io_enq_bits_activeMask_27,
        io_enq_bits_activeMask_26,
        io_enq_bits_activeMask_25,
        io_enq_bits_activeMask_24,
        io_enq_bits_activeMask_23,
        io_enq_bits_activeMask_22,
        io_enq_bits_activeMask_21,
        io_enq_bits_activeMask_20,
        io_enq_bits_activeMask_19,
        io_enq_bits_activeMask_18,
        io_enq_bits_activeMask_17,
        io_enq_bits_activeMask_16,
        io_enq_bits_activeMask_15,
        io_enq_bits_activeMask_14,
        io_enq_bits_activeMask_13,
        io_enq_bits_activeMask_12,
        io_enq_bits_activeMask_11,
        io_enq_bits_activeMask_10,
        io_enq_bits_activeMask_9,
        io_enq_bits_activeMask_8,
        io_enq_bits_activeMask_7,
        io_enq_bits_activeMask_6,
        io_enq_bits_activeMask_5,
        io_enq_bits_activeMask_4,
        io_enq_bits_activeMask_3,
        io_enq_bits_activeMask_2,
        io_enq_bits_activeMask_1,
        io_enq_bits_activeMask_0,
        io_enq_bits_data_31,
        io_enq_bits_data_30,
        io_enq_bits_data_29,
        io_enq_bits_data_28,
        io_enq_bits_data_27,
        io_enq_bits_data_26,
        io_enq_bits_data_25,
        io_enq_bits_data_24,
        io_enq_bits_data_23,
        io_enq_bits_data_22,
        io_enq_bits_data_21,
        io_enq_bits_data_20,
        io_enq_bits_data_19,
        io_enq_bits_data_18,
        io_enq_bits_data_17,
        io_enq_bits_data_16,
        io_enq_bits_data_15,
        io_enq_bits_data_14,
        io_enq_bits_data_13,
        io_enq_bits_data_12,
        io_enq_bits_data_11,
        io_enq_bits_data_10,
        io_enq_bits_data_9,
        io_enq_bits_data_8,
        io_enq_bits_data_7,
        io_enq_bits_data_6,
        io_enq_bits_data_5,
        io_enq_bits_data_4,
        io_enq_bits_data_3,
        io_enq_bits_data_2,
        io_enq_bits_data_1,
        io_enq_bits_data_0,
        io_enq_bits_instrId})	// src/main/scala/chisel3/util/Decoupled.scala:256:91
  );
  assign io_deq_valid = ~empty;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :261:25, :285:19
  assign io_deq_bits_instrId = _ram_ext_R0_data[2:0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_0 = _ram_ext_R0_data[34:3];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_1 = _ram_ext_R0_data[66:35];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_2 = _ram_ext_R0_data[98:67];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_3 = _ram_ext_R0_data[130:99];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_4 = _ram_ext_R0_data[162:131];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_5 = _ram_ext_R0_data[194:163];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_6 = _ram_ext_R0_data[226:195];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_7 = _ram_ext_R0_data[258:227];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_8 = _ram_ext_R0_data[290:259];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_9 = _ram_ext_R0_data[322:291];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_10 = _ram_ext_R0_data[354:323];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_11 = _ram_ext_R0_data[386:355];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_12 = _ram_ext_R0_data[418:387];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_13 = _ram_ext_R0_data[450:419];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_14 = _ram_ext_R0_data[482:451];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_15 = _ram_ext_R0_data[514:483];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_16 = _ram_ext_R0_data[546:515];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_17 = _ram_ext_R0_data[578:547];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_18 = _ram_ext_R0_data[610:579];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_19 = _ram_ext_R0_data[642:611];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_20 = _ram_ext_R0_data[674:643];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_21 = _ram_ext_R0_data[706:675];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_22 = _ram_ext_R0_data[738:707];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_23 = _ram_ext_R0_data[770:739];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_24 = _ram_ext_R0_data[802:771];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_25 = _ram_ext_R0_data[834:803];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_26 = _ram_ext_R0_data[866:835];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_27 = _ram_ext_R0_data[898:867];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_28 = _ram_ext_R0_data[930:899];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_29 = _ram_ext_R0_data[962:931];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_30 = _ram_ext_R0_data[994:963];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_31 = _ram_ext_R0_data[1026:995];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_0 = _ram_ext_R0_data[1027];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_1 = _ram_ext_R0_data[1028];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_2 = _ram_ext_R0_data[1029];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_3 = _ram_ext_R0_data[1030];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_4 = _ram_ext_R0_data[1031];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_5 = _ram_ext_R0_data[1032];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_6 = _ram_ext_R0_data[1033];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_7 = _ram_ext_R0_data[1034];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_8 = _ram_ext_R0_data[1035];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_9 = _ram_ext_R0_data[1036];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_10 = _ram_ext_R0_data[1037];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_11 = _ram_ext_R0_data[1038];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_12 = _ram_ext_R0_data[1039];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_13 = _ram_ext_R0_data[1040];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_14 = _ram_ext_R0_data[1041];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_15 = _ram_ext_R0_data[1042];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_16 = _ram_ext_R0_data[1043];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_17 = _ram_ext_R0_data[1044];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_18 = _ram_ext_R0_data[1045];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_19 = _ram_ext_R0_data[1046];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_20 = _ram_ext_R0_data[1047];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_21 = _ram_ext_R0_data[1048];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_22 = _ram_ext_R0_data[1049];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_23 = _ram_ext_R0_data[1050];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_24 = _ram_ext_R0_data[1051];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_25 = _ram_ext_R0_data[1052];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_26 = _ram_ext_R0_data[1053];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_27 = _ram_ext_R0_data[1054];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_28 = _ram_ext_R0_data[1055];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_29 = _ram_ext_R0_data[1056];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_30 = _ram_ext_R0_data[1057];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_31 = _ram_ext_R0_data[1058];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_count = {maybe_full & ptr_match, enq_ptr_value - deq_ptr_value};	// src/main/scala/chisel3/util/Counter.scala:61:40, src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27, :260:33, :309:32, :312:{32,62}
endmodule

