# Digital Design

> 2020 fall
>
> 关于SUSTech 数字逻辑的课程学习有问题的欢迎交流
>
> email：11911839@mail.sustech.edu.cn

### 说明

本仓库包含了三个部分

#### Assignment

数字逻辑的四次作业（理论作业）

#### Note

包含了整个课程的ppt（手动翻译版本），除了第三章最简化部分懒得翻译了（毕竟是最简单的一张嘛）其它都将课件ppt翻译的同时补充了很多**《数字设计与Verilog实现》**中的细节解释说明

#### Project

本学期的project的说明（我们组选择做VGA）

---

### 介绍

这是在2020年秋季学习的数字逻辑课程。

主课老师是大G，Lab老师是王薇。

数字逻辑这门课理论课还好，lab课太难受了，这辈子都不想再写某些硬件语言`verilog`了，人都给写没了。

大G老师唯一不太好的地方是他是一个**有点小小口音的歪果仁**，第一节课去听的时候愣是没听懂，但是坚持了几节课适应了他的口音，等听懂了后你就会发现。



**大G老师简直是你科计系宝藏！！！！！**



其它任何一个老师都不可能一个学期将这么一点点知识并且讲的非常细，每一步都给你在黑板上慢慢推，并且因为学期中后期很多人都会选择翘掉数字逻辑，课上课后都很方便跟大G沟通交流（用心听听，大G真的带你入门数字逻辑）

数字逻辑这门课没有期中考试，作业上半学期只留1次，下半学期留3次，最后有一次project和期末考试。

但是**期末考试它占50%啊**！一定**不要前面疯狂翘课**期末一顿猛补，数字逻辑的知识学懂了不是很难，但是要想一个星期极限预习，除非是大佬，否则就等着挂科吧。里面的知识点还是有一些抽象，以及需要理解消化和练习的。**期末考试没有选择填空，全部都是大题**，不会做就是能躺平等死了。

---

### 学习心得

数字逻辑这门课不需要花非常大的功夫学习，但是**强烈建议每周提前预习当堂课的知识**，大G的ppt上**只有图没有推导**，**要多看《数字设计与Verilog实现》**，尽量保证上课前能懂一半左右。否则上课会比较吃力，出现听不懂，课后需要猛补的状况（血与泪的教训）。当然如果你需要可以下载我**手翻ppt的版本**，并基于自己的学习情况进行增删修改。

lab课跟主课关系不算很大，主要讲的是用`verilog`（基于`vivado`）实现主课上的一些知识，但是编程语言跟主课的描述方式完全不同，所以基本也算是隔离开的。

最终有一些忠告：

**千万不要沉浸在写project（20%）而忽略了主课（50%）的学习**，相当一部分同学project拿了满分但是因为期末考试太差最终也没取得理想的成绩。

#### 主课学习

最重要的有三块，**Boolean Function，Combination logic和Sequence logic**，学懂了数字逻辑主课就学完了

数字逻辑核心知识点包括以下几个部分：

| 章节           | 核心知识点                                                   | 建议                                                         |
| -------------- | ------------------------------------------------------------ | ------------------------------------------------------------ |
| 布尔代数       | 布尔代数公式的应用<br />最大项、最小项<br />范式、标准式、SOP、POS的区别和表示 | 布尔代数核心：吸收、合并、德摩根，会用就行<br />明确布尔函数的表达 |
| 门电路化简     | 卡诺图的使用<br />用各种两级门表示任意布尔函数<br />奇偶校验 | **卡诺图是数字逻辑最重要的地方！**<br />一定要会卡诺图化简布尔函数<br />两级门的表示主要与德摩根的应用有关 |
| 组合逻辑       | 组合逻辑电路的分析<br />组合逻辑电路的设计<br />半加器<br />全加器<br />超前进位加法器<br />BCD加法器<br />乘法器<br />比较器<br />3-8或4-16 解码器（实现任意布尔函数）<br />4选1或8选1多路选择器（实现任意布尔函数）<br />三态门 | 组合逻辑的分析和设计都有固定的套路<br />学会了可以设计各种简单的组合逻辑电路<br />其它的一些常见的组合逻辑器件要求理解原理且会话电路图且会运用<br />**解码器和多路选择器是两种布尔函数的实现方式**，这部分一定要弄懂 |
| 同步时序逻辑   | SR锁存器<br />D触发器<br />JK触发器<br />T触发器<br />时序逻辑电路的分析<br />时序逻辑电路的设计 | 不要求知道触发器和锁存器的电路图，但是要知道特征函数，会运用<br />**时序逻辑电路的设计和分析是重中之重**，如果前面没有学好到这里是最难的部分！<br />要求根据电路设计需求用不同触发器设计时序逻辑电路 |
| 寄存器和计数器 | 常见寄存器<br />移位寄存器<br />异步/同步二进制计数器<br />异步/同步BCD计数器<br />环形/扭环形计数器 | 计数器这里是时序逻辑电路设计的进一步理解<br />常见的计数器需要背记电路图（特别是异步）<br />掌握了时序逻辑电路的设计，那么计数器也很好理解了 |
| 可编程逻辑器件 | ROM<br />PLA<br />PAL                                        | 知道如何用这三种形式实现布尔函数<br />知道怎么画这三种形式的电路图 |

#### Lab学习

lab就...努力学`verilog`，努力吧`wire`和`reg`之类的乱七八糟的`verilog`语言理解，**project千万不要选VGA**剩下应该也没什么，大致的学习进度是：

- **verilog基本语法**
- **test-bench的应用**
- **设计组合逻辑电路中的常见器件**
- **流水灯、数码显示管等FPGA器件的编程和使用**
- **设计时序逻辑电路**
- **Project大工程**

开始会日常听不懂，可以看看别的视频之类的跟一下

注意：写代码可以不用`vivado`写，太垃圾了，建议用`vs Code`或者是`Quartus`，总之`vivado`真的是个**11G垃圾**

#### Exam学习

**日常学习，数字逻辑的课程千万不要拖到期末想一口气学完，它是讲求理解和运用的**

平常注重把知识点吃透，考前刷题效果更佳

考试大致的构成：

- **大题1：Boolean Algebra、Boolean Function（化简、SOP、POS、两级门）**
- **大题2：组合逻辑电路分析与设计**
- **大题3：时序逻辑电路分析与设计**
- **大题4：综合本学期大部分知识**

复习方向：

- **《数字设计与Verilog实现》+课后习题（这本书是真的好）**
- **跟着大G上课**
- **还有不懂可以看一下国内的课程**

### 学习参考网站

数字逻辑电路_南京理工大学：https://www.icourse163.org/course/NJUST-1001753091#/info

Bilibili：https://www.bilibili.com/

CSDN：https://www.csdn.net/

Github：https://github.com/





