// Generated by CIRCT firtool-1.62.0
module alu(	// src/main/scala/npc/alu.scala:6:7
  input         clock,	// src/main/scala/npc/alu.scala:6:7
                reset,	// src/main/scala/npc/alu.scala:6:7
  input  [31:0] io_op1,	// src/main/scala/npc/alu.scala:7:16
                io_op2,	// src/main/scala/npc/alu.scala:7:16
  input  [7:0]  io_sel,	// src/main/scala/npc/alu.scala:7:16
  output [31:0] io_rsl	// src/main/scala/npc/alu.scala:7:16
);

  assign io_rsl =
    (io_sel[0] ? io_op1 + io_op2 : 32'h0) | (io_sel[1] ? io_op1 - io_op2 : 32'h0)
    | (io_sel[2] ? {31'h0, io_op1 == 32'h0} : 32'h0)
    | (io_sel[3] ? io_op1 & io_op2 : 32'h0) | (io_sel[4] ? io_op1 | io_op2 : 32'h0)
    | (io_sel[5] ? io_op1 ^ io_op2 : 32'h0)
    | (io_sel[6] ? {31'h0, io_op1 < io_op2} : 32'h0)
    | (io_sel[7] ? {31'h0, io_op1 == io_op2} : 32'h0);	// src/main/scala/chisel3/util/Mux.scala:30:73, :32:36, src/main/scala/npc/alu.scala:6:7, :16:22, :17:22, :18:15, :19:22, :20:21, :21:22, :22:26, :23:26, :25:22
endmodule

