結合製程變異、良率與佈局考量的前瞻類比積體 
電路設計自動化系統－子計畫三： 
良率導向之類比陣列區塊電路自動產生器(I) 
Advanced Design Automation System for Nano-CMOS Analog Circuits  
with Yield and Layout Consideration – Subproject III: 
Yield-aware Automatic Generator for Analog Regular Array Blocks (I) 
計畫編號︰ NSC99-2221-E-008-105 
執行期限︰ 99/8/1~100/7/31 
計畫主持人︰ 陳竹一  副教授  中央大學 電機系 
 
一､ 中英文摘要 
本計劃完成下列工作： 
（1）BICR: 一種用於電阻串陣列的平衡寄
生電阻通道繞線法 
本報告利用電阻串陣列來排列探討空
間相關性與元件分段其抑制非線性誤差的
能力，而隨著改變排列所造成在實體佈局上
繞線困難度增加，且導線阻值不一致會增加
系統失誤，增加積分非線性誤差。利用本論
文提出佈局上平衡導線通道繞線法的四個
準則：相同的 via 個數、垂直方向的金屬層
阻值相同且水平方向的金屬層阻值相同、最
佳聯線路徑、依導線長度調整其寬度，便能
在同位元不同排列下，平衡所有導線寄生阻
值。在四位元探戈行軍式螺旋排法，導線寬
1.42µm 使用平衡導線通道繞線法，可以將
整體導線阻值的均方根誤差從 1.89Ω 減少
到 0Ω。 
（2）陣列 MiM 電容的平衡接點之通道繞線
法 
 隨著半導體製程的縮小，製程變動的問
題造成元件之間不匹配是日益嚴重。本論文
提出 Balanced-Via Channel Routing (BVCR)
的繞線佈局法，可實現相關性電容的良率評
估器所得到最佳佈局擺放，並依據既定的繞
線方式達到所要求的元件匹配。BVCR 遵照
設計規則(design rule)且著重於每個元件間
的繞線的長度平衡。除此之外，BVCR 的自
動繞線機制可大幅降低佈局時間及人力成
本，以加速產品上市的時效。 
 
 (3) 應用於電容陣列區塊之維持比值良率
的通道繞線法 
 
隨著半導體製程技術的演進，製程變動
(process variation)所造成元件之間的不匹配
(mismatch)與導線寄生效應(parasitic effect)的
相對應變異也越來越嚴重。然而在類比電路
上為了降低設計時的高錯誤率、高複雜度及
容易出錯的佈局操作所花費的時間與繁瑣
的任務和昂貴的設計成本，所以佈局的自動
化設計將成為類比設計過程中一個關鍵的
角色。且由於敏感的寄生電容效應、元件的
不匹配、製程變動與梯度效應都將導致佈局
結果可能是一個不好的佈局，也造成了產品
的不準確性與良率的降低。多數類比電路像
是類比數位/數位類比轉換器或濾波器等
等，其性能都依賴於準確的電容比值。對於
要求準確的電容比值大都會使用多顆單位
電容並聯取代單一顆大電容並考慮繞線引
起的寄生效應，以減少一些不匹配的影響。 
本報告中提出一種維持比值良率的繞線
方法在電容陣列佈局的應用上。透過四個步
驟分別為通道分配、導線建立、導線連接與
極板伸出，以進行平衡導線的繞線長度與電
容導線上相對應的via 個數和減少由於交錯
或重疊的寄生電容。對於多個特定電容所組
成的電容陣列此繞線也能自動化實現完
成。這裡舉出兩個例子藉由空間相關性提供
的電容陣列的擺放結果來說明繞線的過程
與影響。一個是由兩個特定電容組成的陣列
其比值為1:1，而另一個陣列是由多個特定電
容組成其比值為1:2:16:45。佈局完成後透過
Calibre 萃取寄生電容並送入SPICE 做驗
證，結果顯示電容比值的準確度是非常接近
所要求的。最後用一個交換式電容電路其電
容值分別為3pF、4pF 和5pF 來介紹繞線後
對比值偏移的補償方式及重新調整部分單
of unit-capacitor after routing. 
 
 
Keywords: Yield Enhancement, Tolerance 
Design, Automatic Layout, Process Variation, 
Random and Systematic Mismatches, Yield 
Analysis, Monte Carlo Method, Analog Array 
Blocks, Advanced Virtual Placement (AVP), 
Process Design Kit (PDK) 
 
二､計劃緣由與目的 
隨著積體電路製程技術的進步，複雜
的單晶片系統(SoC)設計被應用在許多通訊
以及多媒體IC[1]。這些整合系統都含有或多
或少的類比與混合訊號電路；此外也有許多
無線通訊產品需要便宜但高規格的類比電
路。元件尺寸不斷的縮減，為了降低熱能消
耗，以及維持相當電場強度，供應電壓越來
越小，對數位電路而言是可以得到好處，高
密度、高性能、低功率伴隨可容忍的低抗雜
訊 度 [2~5] ； 對 類 比 電 路 則 不 一 定 有 利
[6~8]，雖然元件縮小可得到性能的增進，但
面積未必縮小。當製程技術微縮到奈米後
（90 nm以下）物理量子效應，在過去可能
是不相關的，則會變得重要，例如不可忽略
的漏電流是其中一例；其次縮小的元件尺
寸，在穩定性的控制上日益艱難及許多製程
上衍生的效應，元件參數的變動性變大，於
先前設計時並未充分考量，且元件之間的變
異與不匹配關係影響電路與系統的問題越
來越劇烈，使得IC的良率提昇的速度在開始
受到明顯的影響。所以對類比與混合訊號積
體電路設計是一大挑戰。 
在更先進的製程技術，元件縮小主要
帶來包括次臨界漏電流、閘漏電流、聯結線
延遲、以及變動性變大，無論對數位電路或
類比電路都有極大影響[9]，而這個三年計劃
的目標，吾人希望針對參數變動性對類比陣
列區塊電路設計良率之影響，做深入的探
索，發展良率設計最佳化相關的自動化技
術，進而提昇電路的設計良率。 
一個良率設計最佳化[10~18]的設計
流程，第一個步驟在根據應用規格，決定合
適的電路架構，所謂Architecture Design，對
設計而言這是最上乘的功夫，不容易自動
化；第二個步驟是根據所定的電路架構，決
定合適的名目值(中心點)，所謂Parameter 
Design或Nominal Design或Design Centering 
[19]，此步驟是靠調整元件參數值以合適於
應用規格，這牽涉到應用規格空間轉換到元
件參數空間的問題，這是相當難的，在應用
規格空間邊界清楚但不易調整元件參數，轉
換到元件參數空間，雖然比較容易調整元件
參數了，但卻不知在元件參數空間的邊界，
所以可說是”摸邊找中間”，現已有歐美等研
究團隊在探討，本總計畫之子計畫二劉教授
團隊也有多年鑽研經驗；接續第二個步驟，
第三個步驟考量元件參數的變動，以尋求設
計 良 率 最 佳 化 ， 所 謂 Tolerance Design 或
Design Centering，同樣是調整元件參數值，
以使最多數電路合適於應用規格。 
我 們 以 一 個 例 子 說 明 以 上 3 步 驟
[19]。一個RC電路我們要探討的應用規格是 
τ (Time constant)和 A (Area)，假如給定其規
格，(τ介於0.5和2，A小於4)，以下參數都已
歸一且無單位， 
0.5 ≦τ≦ 2 
     A ≦4 
其可接受區域我們可看出在應用規
格空間很不容易調整元件參數，而且即使在
可接受區域內也含有RC所無法達到的點，
例如要求A=1，則找不到任何RC值使得τ介
於0.5和2，所以有一個方法，即是將操作空
間轉換到元件參數空間，將Aτ空間轉換到
RC空間，其RC規格為 
0.5 ≦R*C≦ 2 
     R+C≦4 
在元件參數空間上容易調整元件參
數，這也是主流的做法，在類比電路設計自
動化流程中[19]，Sizing是重要過程，主要
是 分 成 2 步 驟 —Nominal and Tolerance 
Design，如前所述，Nominal Design不考慮
元件參數變動， Tolerance Design考量上不
僅僅有元件參數變動，亦可包括環境與操作
電 壓 的 各 種 變 動 ， 亦 可 包 括 元 件 老 化
(time-related)等因素，是以考量此類因素的
容忍分析會為吾人所青睞；遵循此Sizing 2
步 驟 ， 假 若 我 們 採 中 間 原 則 ， 選 擇
EDA 的 Design 產業，才是有體有神的。上
個月在德國慕尼黑舉行的一個會議中[55]，
日本 STARC (類似我國 CIC)提出對類比電
路設計自動化的其中之一個考量是最佳化
工具應考量實體佈局的效應。吾人也認為自
動化實體佈局對更先進之製程是必要的，高
達上千條的設計規則(Design Rule)，考量包
括 DFM 等，而且可能是相牴觸的 soft rules，
人工來實施是相當費時且可能是無助的。 
在本計畫中，研究包括三項主題，分
三年執行：(1)良率導向之電容電阻陣列產生
器，(2)良率導向之區塊式電晶體產生器，和
(3)整合驗證與中型類比電路的自動化佈局
產生器。所以計畫的目標希望能開發一考量
變動，使用相依變動警覺模擬的自動佈局平
台，其中運用元件間存在的相關特性，在元
件實體佈局中，因空間位置不同及製程變
動，所造成的匹配或不匹配現象，以統計量
線性相關系數來做為此匹配或不匹配的數
學模型，尤其是適用於類比陣列區塊電路，
利用同質且等向隨機的空間相關性，能為多
分段 (Multi-Segmentation)特質的實體層設
計，建構一新穎的評量，進而提出元件擺置
方法，此種能利用製程設計套件(Process 
Design Kit, PDK)，能在數分鐘產生的先進虛
擬擺置(Advanced Virtual Placement, AVP)，
因為原本要等待數天或數星期直到佈局工
程師完成佈局後才可進行分析評估，現在可
以提供在設計早先階段能預估其相對應的
電路良率，這對一個非佈局專長的電路設計
者而言，這是一個很新穎的構想，也是非常
有助益的。 
據此，再配合類比陣列區塊電路自動
佈局擺置和繞線平台的開發，產生完整的區
塊實體佈局，以達到混合訊號積體電路設計
快速、高精確度、高良率的需求，同時亦可
依製程設計套件(PDK)要件規範，經製程驗
證後，建構為新資料庫單元細胞，可利重複
始用以及系統整合。因此，可以大幅降低設
計上的修改成本，並加速產品上市時間。 
吾人欲以 Matlab 為發展平台，整合各
個目前設計流程中的模擬設計工具，例如線
路模擬器 HSpice，佈局軟體 Laker，電阻電
容參數萃取軟體 Calibre 等。並以常見的開
關電容架構式之類比電路以及直串電阻式
數位類比轉換器電路為實例，實際測試所開
發的分析設計平台。 
與其他子計畫之相關性:本子計畫將
配合子計畫一、二的電路可行性設計與名
目設計，利用空間相關性所產生的佈局擺
置和繞線訊息，在實體層設計時進一步提
昇設計良率。與子計劃三在可製造性研發
的合作。並與子計畫四搭配，進行整體電
路的自動化佈局與繞線。 
本計畫『良率導向之類比陣列區塊電路
自動產生器(II)』為『良率導向之類比陣列
區塊電路自動產生器(I)』的延續計畫。在本
年度計畫中，提出運用元件間存在的相關特
性，在元件實體佈局中，因空間位置不同及
製程變動，所造成的匹配或不匹配現象，擬
以統計量線性相關系數來做為此匹配或不
匹配的數學模型，尤其是針對類比陣列區塊
電路，有別於現有的對稱匹配法則，利用同
質且等向隨機的空間相關性，能為實體層設
計時，建構一新穎的評量，進而提出元件擺
置方法，此種能利用製程設計套件，並在數
分鐘產生的先進虛擬擺置，因為原本要等待
數天或數星期直到佈局工程師完成佈局後
才可進行分析評估，現在可以提供在設計早
先階段能預估其相對應的電路良率，這對一
個非佈局專長的電路設計者而言，這是一個
很新穎的構想，也是非常有助益的；據此，
再配合類比陣列區塊電路自動佈局擺置和
繞線平台的開發，產生完整的區塊佈局，以
達到混合訊號積體電路設計快速、高精確
度、高良率的需求，同時亦可依製程設計套
件要件，經製程驗證後，建構為新資料庫單
元細胞，可利重複始用以及系統整合。因
此，可以大幅降低設計上的修改成本，並加
速產品上市時間。 
整體研究包括三項主題：(1)良率導向之
電容電阻陣列產生器，(2)良率導向之區塊式
電晶體產生器，和(3)整合與驗證中型類比電
路的自動化佈局產生器。在本 2 年計畫中，
擬針對電容陣列，希望能開發一考量隨機與
系統性不匹配，使用相依變動警覺模擬的電
[16] A. Somani, et al, “A model-based hybrid 
evolutionary algorithm for fast 
yield-inclusive design space exploration of 
analog circuits”, IEEE ISCAS, pp. 21-24, 
May 2006 
[17] R.J. Pratap, et al, Laskar, “Neurogenetic 
design centering”, IEEE Trans. on 
Semiconductor Manufacturing, Vol. 19,  pp. 
173-182, May 2006. 
[18] M. Yaser, A. Khalifa, “Design centering of 
analog circuits using GA and the 
regionalization method”, ICECS,. 2002. 
[19] H.E. Graeb, Analog Design Centering and 
Sizing, Springer, 2007. 
[20] Robert R. Boyd, Node List Tolerance 
Analysis, CRC Press, 2006. 
[21]  F. Eschenkel, et al, “A fast method for 
identifying matching-relevant transistor 
pairs,” CICC, pp. 361-364. May 2001 
[22] S. Hammouda, et al, “Chameleon ART: A 
Non-Optimization Based Analog Design 
Migration Framework,” DAC, July 2006.  
[23] P. H. Lin, et al, “A Matching-based Placement 
and Routing System for Analog Design,” 
VLSI-DAT, pp. 1-4, Apr. 2007. 
[24] M. J. M. Pelgrom, et al, “Matching properties 
of MOS transistors,” IEEE J. Solid-State 
Circuits, vol. 24, pp. 1433-1439, Oct. 1989.  
[25] G. S. Samudra, et al, “Yield optimization by 
design centering and worst-case distance 
analysis,” ICCD, pp. 289-290, Oct 1999. 
[26] F. Schenkel, et al, “Mismatch analysis and 
direct yield optimization by spec-wise 
linearization and feasibility-guided search,” 
DAC, pp. 858-863, June 2001. 
[27] J. Xiong, V. Zolotov and L. He, “Robust 
extraction of spatial correlation,” IEEE Trans. 
Comput.-Aided Design Integr. Circuits Syst., 
vol. 26, no. 4, pp. 619-630, Apr. 2007. 
[28] R. A. Rutenbar and J. M. Cohn, “Layout tools 
for analog ICs and mixed-signal SoCs: a 
survey,” ISPD, pp. 137-142, May 2000. 
[29] C. Du, et al, "A Shortest-Path-Search 
Algorithm with Symmetric Constraints for 
Analog Circuit Routing," ASICON,. 2005. 
[30] L. Zhang, et al, "An Automated Design Tool 
for Analog Layouts," IEEE Trans. on VLSI 
Systems, vol. 14, pp. 881-894, Aug. 2006. 
[31] G. V. D. Plas, et al, "Mondriaan: a tool for 
automated layout synthesis of array-type 
analog blocks," CICC., May. 1998 
[32] N. Fu, et al, " Multi-SP: a representation with 
united rectangles for analog placement and 
routing," ISVLSI, pp. 6-12, March. 2006. 
[33] C. S. G. Conroy, et al, “Statistical design 
techniques for D/A converters,” IEEE JSSC. 
vol.24, no. 4, pp. 1118-1127, Aug. 1989. 
[34] M.J.V. Dort and D.B.M. Klaassen, “Circuit 
sensitivity analysis in terms of process 
parameters,” IEEE IEDM, pp. 941-944, 1995. 
[35] J. S. Doh, et al, ”A unified statistical model 
for inter-die and intra-die process variation,” 
SISPAD, pp. 131-134, Sept. 2005. 
[36] P. Friedberg, et al, "Modeling within-die 
spatial correlation effects for process-design 
co-optimization," ISQED, pp.516 –521. 2005. 
[37] J. f. Luo, et al, "An IC manufacturing yield 
model considering intra-die variations," DAC, 
pp. 749-754, July 2006. 
[38] K. R. Heloue, et al, “Modeling and estimation 
of full-chip leakage current considering 
within-die correlation,” DAC, pp. 93-98, July 
2007. 
[39] A. Cathignol, et al, “From MOSFET 
matching test structure to matching data 
utilization: not an ordinary task,” ICMTS, pp. 
230-233, Mar. 2007. 
[40] W. Zhao, et al, “Rigorous extraction of 
process variations for 65nm CMOS design,” 
37th European Solid State Device Research 
Conference, pp. 11-13, Sept. 2007. 
[41] K. Agarwal, et al, “Rapid characterization of 
Threshold voltage fluctuation in MOS 
devices,” IEEE Int’l Conf. Microelectronic 
Test Structure, pp. 74-77, Mar. 2007. 
[42] F. Liu, “A General Framework for Spatial 
Correlation Modeling in VLSI Design,” in 
Proc. DAC, pp. 817–822, June 2007. 
[43] J. Xiong, et al, “Robust extraction of spatial 
correlation,” IEEE TCAD., vol. 26, no. 4, pp. 
619-630, Apr. 2007. 
[44] S. R. Sarangi, et al, “VARIUS: a model of 
process variation and resulting timing errors 
for microarchitects,” IEEE TSM, Feb. 2008. 
[45] S. Reda and S. R. Nassif, “Analyzing the 
Impact of Process Variations on Parametric 
Measurements: Novel Models and 
Applications,” DATE, pp.375-380, Apr. 2009. 
[46] N. Drego, et al, “Lack of Spatial Correlation 
in MOSFET Threshold Voltage Variation and 
Implications for Voltage Scaling,” IEEE 
Trans. Semicond. Manuf., May. 2009. 
[47] S. Hammouda, et al, “Chameleon ART: A 
Non-Optimization Based Analog Design 
Migration Framework,” DAC, July 2006.  
[48] P. H. Lin, et al, “A Matching-based Placement 
and Routing System for Analog Design,”  
VLSI-DAT, pp. 1-4, Apr. 2007. 
[49] G. S. Samudra, et al, “Yield optimization by 
design centering and worst-case distance 
analysis,” ICCD, pp. 289-290, Oct 1999. 
[50] F. Schenkel, et al, “Mismatch analysis and 
direct yield optimization by spec-wise 
linearization and feasibility-guided search,”  
DAC, pp. 858-863, June 2001. 
[51] KJ Chang’s lecture note, Dec. 2006. 
[52] Duane Boning, Sani Nassif, “Models of 
process variations in device and interconnect” 
[53] KT Cheng’s lecture note, VLSI/CAD Symp., 
Aug. 2007. 
[54] EETimes EU, http://eetimes.eu/199900722. 
[55] K. Tsuboi, “STARC – Tools, Trends & 
Strategic Challenges for the Global 
Semiconductor Industry,” MunEDA User 
Group Meeting 2009, Nov. 12th–13th, 
2009, Munich, Germany. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳竹一 計畫編號：99-2221-E-008-105- 
計畫名稱：結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統--子計畫三：良率導
向之類比陣列區塊電路自動產生器(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
