[
    "202414 CHBIMALS St ra 2 cy ny cal or rf i",
    "IGZO 기반의 Charge Trap Flash 메모리 소자 제작 및 메모리 상태 업데이트 제어가 가능한 Array 구현최리아1,#, 박은표2,#, 위희락1, 이대규2, 김민지2, *곽준영11이화여자대학교 융합전자반도체공학부2한국과학기술연구원 반도체기술연구단*e-mail : jykwak@ewha.ac.krIGZO-based Charge Trap Flash (CTF) device with memory state updates in arrayRia Choi1,#, Eunpyo Park2,#, Heerak Wi1, Dae Kyu Lee2, Min Jee Kim2, *Joon Young Kwak1 1Division of Electronic and Semiconductor Engineering, Ewha Womans University 2Center for Semiconductor Technology, Korea Institute of Science and Technology",
    "Abstract",
    "AbstractCharge Trap Flash (CTF) memory devices using indium-gallium-zinc-oxide (IGZO) channels are highly regarded for their superior electrical properties, such as exceptionally high mobility and low leakage current. In this paper, we fabricated an IGZO-based CTF memory device, adopting IGZO as both the charge-trapping layer (CTL) and the channel material. The proposed device demonstrates excellent performance in program and erase operations, along with long retention time. Additionally, we implemented a 2x2 memory array, demonstrating the ability to control memory state updates for individual devices.",
    "I. 서론최근 몇 년 동안 인공지능(Aritificial Intelligence, AI)과 사물 인터넷(Internet of Things, IoT) 등의 기술이 빠르게 발전하면서, 방대한 양의 데이터를 효율적으로 저장하고 처리하는 기술에 대한 요구가 커지고 있다.[1] 이를 해결하기 위해 다양한 소재와 구조를 가진 차세대 메모리 소자가 활발히 연구되고있다.[2,3] 특히 인듐-갈륨-아연 산화물(Indium- Gallium-Zinc-Oxide, IGZO) 채널을 사용하는 트랜지스터는 높은 전자이동도 및 낮은 누설 전류와 같은 우수한 전기적 특성 덕분에 많은 주목을 받고 있다.[4] IGZO 채널 기반 트랜지스터에서 채널 전도도를 조절하는 방법은 다양하지만 그중 전하 트래핑 층(CTL, Charge Trapping Layer)을 사용하는 방법은 높은 안정성과 CMOS 공정과의 호환성이라는 장점이 있다.[5] 이때 CTL을 금속(metal)이 아닌 산화물반도체(oxide semiconductor), 특히 채널과 동일한 IGZO로 제작해 공정을 단순화시킨 연구들이 보고된 바 있다.[6,7]본 논문에서는 IGZO를 채널 및 CTL로 사용하는 전하 트랩 플래시(CTF, Charge Trap Flash)메모리 소자를 구현하였다. 실제 상용 소자와 유사하게 Pt 게이트를 제작하여 저장(program), 소거(erase), 읽기(read) 동작을 확인하였다. 또한, 단일 기판 내에 2×2 메모리 배열을 구현하여 개별 메모리 업데이트 제어가 가능함을 보였다.II. 본론 2.1 IGZO 기반 CTF 메모리 소자 구조 본 연구에서 제작한 IGZO 기반 CTF 메모리 소자의202414 CHSEM ALS Sts = #74 SI. st SrH3|구조는 그림 1과 같다. 최하단의 Ti박막과 Pt박막은 전자빔증착기(E-beam evaporator)를 이용해 증착한 후면 게이트 전극으로 각각 5 nm, 25 nm 두께를 갖는다. 블로킹 산화막(blocking oxide)인 30 nm 두께의 산화 알루미늄(Al2O3) 박막과 터널링 산화막(tunneling oxide)인 7 nm의 Al2O3층은 ALD(Atomic layer deposition)방식으로 증착하였다. CTL인 8 nm의 IGZO 박막과 채널인 30 nm의 IGZO박막은 1:1:1 비율의 In2O3/Ga2O3/ZnO의 타겟(target)을 사용해 RF스퍼터링(RF sputtering)을 이용해 증착하고, 고온 전기로(box furnace) 속에서 300°C 온도, 대기환경(ambient air)에서 2시간 동안 어닐링(annealing)처리로 마무리하였다. 마지막으로 소스(source)와 드레인(drain)인 10 nm 두께의 Ti 박막과 30 nm 두께의 Au박막은 전자빔증착기를 이용해 증착하였다.낮아진 상태를 각각 program과 erase라고 한다. 또한 두 상태의 문턱전압의 중간정도의 전압을 가해 드레인 전류 값을 읽어 메모리 상태를 파악하는 것을 read라고 한다.제작한 소자의 동작원리는 그림 3에 나타난 계면의 에너지 밴드 다이어그램을 통해 설명할 수 있다. 소자를 program 상태로 만들기 위해 게이트에 강한 양전압을 가하면 터널링 산화막의 에너지밴드가 기울어져서 장벽이 얇아져 전자의 Fowler- Nordheim(FN) 터널링으로 채널에 축적된 전자가 CTL에 포획된다. 이 포획된 전자에 의해 소자의 문턱전압이 증가한다. 소자를 erase 상태로 만들기 위해서는 충분한 음전압을 게이트에 가하여 CTL에 포획된 전자를 FN 터널링을 통해 다시 채널 쪽으로 빠져나간다.그림 2는 제작한 소자의 광학 현미경(OM, Optical Microscopy)이미지이다. 한 기판내에 여러 개의 소자를 배치하여 동작을 확인하였다.(b) Al,o, 1620그림 3. 계면의 에너지 밴드 : (a) Programming 동작 (b) Erasing 동작그림 1. IGZO 기반 Flash Memory의 구조2.3 소자의 program 과 erase동작(b)그림 2. 제작한 소자의 Top-view OM 이미지 : (a) 기판 일부 (b) 단일 소자2.2 IGZO 기반 CTF 메모리 소자 동작 원리 플래시 메모리(flash memory)는 대표적인 비휘발성 메모리(NVM, Non-volatile Memory) 소자로, 부도체인 플로팅 게이트(floating gate) 또는 도체인 CTL에 전자를 포획(trapping)하여 포획된 전자의 양에 따라 소자의 문턱전압(VTH)을 조절하는 방식으로 작동한다. 전자를 포획시켜 문턱전압이 높아진 상태와 전자가 채널로 이동해 문턱전압이그림 4의 각각 다른 색으로 표시된 곡선은 한 기판 내에 제작된 64개 소자의 각 드레인 전류-게이트 전압(ID-VG) 특성을 나타낸다. 모든 소자가 유사한 동작 특성을 보여 높은 소자간 신뢰성(device-to- device reliability)을 확인할 수 있다.1.0E-5 1.0E-6 1.0E-7 1.0E-8 1.0E-9 Drain Current (A) 1.0E-10 1.0E-11 2410 1 2 Gate Voltage (V) 3 5 -4 3 45그림 4. 제작한 64개 소자의 Transfer Curves그림 5은 소자의 program (P1과 P2) 및 erase (E) 동작을 보여준다. erase상태에서 P1 펄스(VG =202414 Hera S sts) FAlS}Scs| SEA+17 V, 1 ms, 10 times)를 가하면 P1 상태로 program되고, P1 상태에서 P2 펄스(VG = +20 V, 1 ms, 10 times)를 가하면 P2 상태로 program된다. 마지막으로 E 펄스(VG = -15 V, 1 ms, 10 times)를 가하면 erase된 처음의 상태로 돌아온다. 펄스를 인가하며 전압 전달곡선(transfer curves)을 측정한 결과, 제작한 소자가 여러 개의 메모리 상태를 가질 수 있음을 확인했다. 100회 사이클 동안 미미한 성능 열화만이 관찰되며 소자 내구성(endurance)을 확인할 수 있다.: D3 D4그림 6에서는 VG = +17 V의 DC전압을 스윕(sweep)하여 program 상태로 설정한 후, VG = - 15 V의 DC전압을 스윕하여 erase 상태로 설정한 후에 각각 read 동작(VG = +2 V, VDS = 1 V)을 수행했다. 두 상태 모두 1000초 이상 유지되며, 제작한 소자의 높은 데이터 보존성(data retention)을 확인했다.그림 7. 배열된 소자의 Top-View OM본 연구에서는 그림 6의 2번 소자(#2)의 개별 메모리 업데이트를 목표로 실험을 구성했다. 2번 소자(#2)의 게이트, 소스, 드레인은 각각 1번 소자(#1)의 게이트, 4번 소자(#4)의 소스, 1번 소자(#1)의 드레인과 연결 되어있다.1.0E-5 Ei Vq= ~15 ¥, I ms, 10 times joes] PEiVon +17 V, 1s, 10 times =\" !Vg— $200. 1ms, 10 times ze 10E7 o 5 1068 is) = 10E9 G 10E- a 4.0E-10 y Y e 100 cycle 1.0E-11 4 Gate Voltage (V)그림 5. 제작한 소자의 Transfer Curves106-6 Erase —— Program = 1067 = 2 Erase : Vg = —15 V Dual Sweeping 5 10E-8 Program : V= +17 V Dual Sweeping ° Read : Vg = +2 V, Vp =71V ‘g a 1.0E-9 — sonso 0 200 400 600 800 1000 Time (s)",
    "그림 6. 제작한 소자의 Retention 테스트2.4 Flash Memory 2×2 메모리 배열2번 소자(#2)만의 상태 업데이트를 위한 전압 조건이 표 1에 제시 되어있다. 예를 들어 2번 소자(#2)의 program 동작을 위해서는 VG1에 +15 V를 가하고, 1번 소자(#1)가 program되는 것을 방지(inhibition)하기 위해 VS1과 VD1에 +5 V를 가하여 1번 소자(#1)의 VGS와 VGD가 10 V로 만든다. (소자의 VGS와 VGD가 10 V 이내의 경우, 소자가 program되지 않음을 실험을 통해 확인하였다.)5 -3 to +3 V +1V Float GND Float Vo2 Float Float Float표 1. 2번 소자(#2) 동작 시 전압조건그림 8은 2번 소자(#2)의 동작에 따른 전압 전달곡선을 보여준다. 먼저 2번 소자는 program 상태(#2 Initial)로 설정되었으며, 이후 erase 동작(#2 Erase)을 수행하고, 다시 program 상태(#2 E_program)로 전환하여 동작을 확인하였다. 이러한 과정에서 2번 소자(#2)의 메모리 업데이트가 성공적으로 확인되었다.그림 7은 4개의 소자를 2×2 배열로 구현하기 위해 구성한 단일 기판의 OM 이미지이다. 앞서 제작한 개별 메모리 소자의 후면 게이트 전극과 소스/드레인 전극위로 Au/Ti박막을 30 nm를 추가로 증착하여 소자의 전극을 일부 연결했다.이와 동시에, 그림 9에서는 2번 소자(#2)와 연결된 1번 소자(#1)와 4번 소자(#4)의 상태 변화를 확인할 수 있는데, 2번 소자(#2)의 동작 중에도 의도한 바대로 1번 소자(#1)와 4번 소자(#4)는 각각 원래의202444 CHER ALZ + = cy i pay ry re i상태를 유지함을 확인하였다.감사의 글이를 통해 결과적으로 단일 기판 내에 구현한 2 × 2 메모리 배열에서 개별 메모리 업데이트 제어가 가능함을 확인했다. 제작한 CTF 메모리 소자가 뉴로모픽 시스템(neuromorphic system) 시냅스 소자 후보군에 해당한다는 점을 고려했을 때, 크로스바 배열(crossbar array)구조와 유사한 메모리 배열에서의 성공적인 작동은 의미가 있다.본 연구는 National Research Foundation of Korea (NRF) (grant no. 2021M3F3A2A01037738, RS- 2023-00262880, and RS-2024-00468995) 사업 지원을 받아 진행되었음.",
    "(#) R Choi and E Park equally contributed.",
    "참고문헌1.0E-6 —— #2 Initial —— #2 Erase 1.0E-7 3 #2 E_Program S mn & 1.0E-9 Drain Current (A) 1.0E-10 1.0E-11 T T T T T 1 3 -2 1 0 1 2 3 Gate Voltage (V)[1] M. Marjani et al., “Big IoT Data Analytics: Architecture, Opportunities, and Open Research Challenges,” IEEE Access, vol. 5, pp. 5247, Mar 2017.[2] S. Dünkel et al., “A FeFET based super-low- power ultra-fast embedded NVM technology for 22nm FDSOI and beyond,” Proc. IEEE International Electron Devices Meeting (IEDM), pp. 1-4, San Francisco, CA, USA, 2017.",
    "그림 8. 2번 소자(#2)의 Transfer curves(a) (b) 1.06.8 Fi inital i #1 Erase 1.08-7 |— #1 E_Program = 106-7 | #4 Program 106.9] 106-9 Drain Current (A) Drain Current (A) 10e-104 106-11 10E-41 5 2 7 6 | 2 8 3° 2 4°90 1 23 Gate Voltage (V) Gate Voltage (V)[3] J. Müller et al., “Ferroelectricity in HfO 2 enables nonvolatile data storage in 28 nm HKMG,\" Proc. Symp. VLSI Technol. (VLSIT), pp. 25-26, Honolulu, HI, USA, Jun 2012.[4] F. Mo et al., “Low-Voltage Operating Ferroelectric FET with Ultrathin IGZO Channel for High-Density Memory Application,” IEEE Journal of the Electron Devices Society, vol. 8, pp. 717- 723, Jul 2020.그림 8. 배열된 소자의 Transfer curves :(a) 1번 소자(#1) (b) 4번 소자(#4)III. 결론 및 향후 연구 방향 데이터 저장 및 처리 속도를 향상하고 에너지 효율성을 개선하기 위해서는 차세대 메모리 소자에 대한 꾸준한 연구가 필수적이다.본 연구에서는 높은 전자이동도와 낮은 누설 전류와 같은 우수한 전기적 특성으로 주목받고 있는 IGZO를 기반으로 설계된 CTF 메모리 소자를 구현했다. 특히 상용 소자와 유사하게 금속 게이트를 사용하여 소자의 동작을 확인하고, 단일 기판에 2×2 메모리 배열을 구현해 개별 소자의 메모리 업데이트 제어가 가능함을 보였다는데 의미가 있다.또한 제작한 CTF 메모리 소자는 차세대 인공지능 반도체 소자인 뉴로모픽 시스템의 시냅스 소자의 강력한 후보군으로, 해당 분야로의 연구 확장을 계획하고 있다.[5] Y. Jang et al., “Amorphous InGaZnO (a-IGZO) Synaptic Transistor for Neuromorphic Computing,“ ACS Appl. Electron. Mater., vol. 4, no. 4, pp. 1427–1448, Feb 2022.[6] D.-J. Yun et al., “Process Optimization and Device Characterization of Nonvolatile Charge Trap Memory Transistors Using In–Ga–ZnO Thin Films as Both Charge Trap and Active Channel Layers,” IEEE Access, vol. 63, no. 8, pp. 3128- 3134, Aug 2016[7] J. Park et al., “Synaptic Transistor Based on In- Ga-Zn-O Channel and Trap Layers with Highly Linear Conductance Modulation for Neuromorphic Computing,” Adv. Electron. Mater., vol. 9, no. 6, Apr 2023."
]