 2
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
■出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
 
中   華   民   國  100  年  10  月  1  日 
 4
中文摘要 
 
本計畫以研究多晶矽-氧化層-氮化矽-氧化層-半導體記憶體元件為主要方
向，第一部分包含記憶體元件、薄膜電晶體、合金金屬矽化物及矽奈米線電晶體
的成功研究。此部分呈現了關於新穎的隱藏式選擇性閘極結構薄膜電晶體記憶體
元件，對稱性垂直通道鎳金屬矽化物複晶矽薄膜電晶體，與閘極環繞式多晶矽奈
米通道結構搭配抬昇式源極/汲極之薄膜電晶體的研究。第二部分，我們成功在
氮化矽層內嵌矽奈米晶體之SONOS記憶體，並且提出利用臨場方法在氮化矽層
內嵌矽奈米晶體做為電子儲存層，此元件可以應用於多層是載子儲存與2-bit/cell
操作，來達成高密度非揮發性記憶體應用。這個方法製程相當簡單、低成本和現
在的CMOS元件製程有高度的相容性。第三部分則是針對選擇性隱藏式閘極記憶
體作一研究與探討。在此次研究報告中，我們提出一種新穎的動態臨界源極射入
法在具有隱藏式選擇性閘極之快閃記憶體元件於NOR電路陣列上，此元件不僅
製程簡單也符合一般數位邏輯互補式電晶體(CMOS)產品中的嵌入式非揮發性記
憶體應用。在此研究中，我們利用ISE電腦輔助設計模擬軟體結合記憶體製程與
熱電子注入模型的研究成果來詳細的說明此動態臨界源極射入法的寫入機制。模
擬的結果顯示當隱藏式選擇性閘極記憶體操作在動態臨界源極射入法下將受幾
個重要的因素所影響，其中包含了寫入電流量的大小與在隱藏式選擇性閘極記憶
體中性區間的橫向電場與垂直電場。因此，我們比較在此記憶體結構中三種不同
操作模式下的寫入效率，分別為：傳統源極射入法、基板偏壓增進源極射入法與
動態臨界射入法。 
 
 
關鍵字: 環繞式閘極、矽奈米線、多晶矽薄膜電晶體、抬昇式源極/汲極、
臨場方法、矽奈米晶體、非揮發性記憶體、記憶體窗、載子保存性、可靠度特性 
 
 
 
 6
一、 計畫的緣由與目的 
現今薄膜電晶體已被廣泛地應用
在許多的商業產品上，例如：主動式
陣列液晶顯示器，靜態隨機存取記憶
體，動態隨機存取記憶體，光電導半
導體列陣，功率控制電路，液晶顯示
器，線性影像感測，熱印表機噴頭，
光感測放大器與非揮發性記憶體…等
等[1-6]。在 1979 年第一個氫化非晶矽
電晶體被發表之後[7] ，相當多人力投
入此項研究，使氫化非晶矽薄膜電晶
體元件獲得十足的發展與進步，現今
氫化薄膜電晶體元件以成為平面液晶
顯示器重要的開關元件。在主動式陣
列液晶顯示器面板製程中，傳統上氫
化非晶矽薄膜電晶體常被使用為像素
轉換元件，但太低的載子電致遷移率
(小於 1 cm2/V-s) 嚴重地限制了主動式
陣列液晶顯示器的發展。因此低溫複
晶矽薄膜電晶體被認為最有可能用來
替代氫化非晶矽，因為有較高的載子
遷移率。此外，複晶矽薄膜電晶體還
有很多其他的優點，包括較低的光電
流、與傳統金氧半電晶體製程有較高
的匹配性及較高的可靠度。 
並且，為了 system-on-panel(SOP)
以及 system-on-chip(SOC)的應用。除
了高效能的薄膜電晶體外，在薄膜電
晶體上實現記憶體元件也為一值得努
力的方向。 
在研究主題一中，我們將嘗試利
用自我對準的氧化層過蝕刻的方法，
同時探導氧化層過蝕刻深度對元件特
性的影響。以期能夠有效解決由於微
影解析度無法更進一步的突破，傳統
的製程方法，元件尺寸無法有效微縮
的問題。 
此外，隨著電晶體通道長度下降，
臨界電壓(threshold voltage)亦隨之減
小。由於源極 (Source) 與汲極 (Drain) 
的空間電荷區域延伸進入電晶體反轉
層下之空間電荷區，造成電荷共享 
(charge sharing) 的結果。因此，當元
件通道長度下降時，源極與汲極共享
反轉電荷層下方空間電荷區所佔的比
例會大幅上升，導致臨界電壓隨之下
降，元件漏電流上升，此現象稱為短
通 道 效 應 (Short Channel Effect, 
SCE)。 
    除此之外，元件微縮會面臨汲極
誘發能障降低(Drain Induced Barrier 
Lowering (DIBL))的挑戰，即 VD 增加
時導致不理想的臨界電壓下降、次臨
界擺幅(subthreshold slope)上升等現象。
因此，我們提出將全包覆式奈米線電
晶 體 (Gate-All-Around NanoWire 
transistors)的結構應用到薄膜電晶體。
利用此結構具備的較佳閘極控制能力
以及將傳輸載子侷限在一維的特性，
使得在低閘極驅動電壓 (low gate 
overdrive voltage)下，有趨近理想的次
臨界斜率(subthreshold slope)和高電流
驅動性能，使其成為未來低功率 CMOS
應用的最佳選擇之一。 
最後，為了將記憶體元件與薄膜
電晶體整合，研究主題一提出在薄膜
電晶體上整合隱藏式選擇性閘極的記
憶體元件，此研究聚焦於元件高速寫
入特性及可靠度分析。並且成功的製
造具有極佳特性的記憶體元件：較大
的記憶窗特性和長時間的載子儲存。 
在研究主題二與三，我們將著重
於開發一高品質的記憶體元件製作方
法，以期能將其應用在單晶元件或是
多晶矽薄膜電晶體上。眾所皆知的，
多晶矽-二氧化矽-氮化矽-二氧化矽-矽
 8
在研究主題三中，我們將首次利
用具有降低消耗功率卻能高速寫入的
動態臨界源極邊際射入方式來呈現具
有高寫入效率的單細胞二位元多層級
操作之隱藏式選擇性閘極記憶體
[34-38]。同時，我們利用電腦輔助模
擬軟體來證明其主要影響隱藏式選擇
性閘極記憶體的操作偏壓設定與關鍵
性影響的差別。最後，再利用此特點
而使元件在可靠度操作表現中，能夠
在具有高速寫入的動態臨界源極邊際
射入方式在經過一萬次反覆寫入與抹
除的耐久性測試後[39-40]，仍然能夠
維持優秀的多層級記憶窗狀態與單細
胞二位元操作。接著我們利用隱藏式
選擇性閘極記憶體在 NAND 陣列當中，
搭配二位元操作與多位元層級操作的
特性，以有效的降低生產成本而達到
最大記憶體密度，其中元件的操作仍
然以源極端注入(Source-Side Injection)
與能帶到能帶穿遂產生熱電洞方式
(BTBTHH)機制來完成寫入/抹除的操
作，利用最佳化後的 ONO 厚度仍然可
以達到非常優秀的抗閘極擾動、抗讀
取擾動與長時間資料保存的能力，即
使經過一萬次反覆寫入與抹除的測試
後，仍能保持應有的感測區間。最後，
在 NOR 陣列與 NAND 陣列上操作單
細胞二位元操作上的二位元干擾效應
將被分析。 
二、研究方法及成果 
子計畫一、新穎金屬矽化物應用於快
閃記憶體與薄膜電晶體之整合型研究 
 
a. 應用金屬矽化物於新穎結構複晶矽
薄膜電晶體 
本實驗首先在矽晶圓上成長 550 奈米
的氧化層以模擬玻璃基底。接下來沉
積 20奈米的多晶矽並且做N型摻雜及
活化，之後作微影製程定義並且蝕刻
出閘極。緊接著在光阻不去掉的情況
下直接進行自我對準的氧化層過蝕刻，
蝕刻深度分別為 40 奈米、80 奈米與
120 奈米。在完成自我對準的氧化層過
蝕刻後；沉積閘極氧化層(厚度為 15
奈米與 30 奈米)與非晶矽通道薄膜(厚
度為 50 奈米)，接著以固相結晶法將非
晶矽結晶成複晶矽。接著在定義並蝕
刻出元件主動區後進行源/汲極與懸浮
N 型摻雜區的離子佈植及活化即完成
未具有鎳金屬矽化物的元件。在間隙
壁完成後在鍍上鎳金屬經快速升溫活
化製程形成鎳金屬矽化物後，將殘餘
的鎳金屬以硫酸剝除即完成對稱性垂
直通道鎳金屬矽化物複晶矽薄膜電晶
體的製作，最後所有的垂直通道元件
會經過 10 分鐘的氨電漿處理。圖一至
圖四為我們這次研究的對稱性垂直通
道鎳金屬矽化物複晶矽薄膜電晶體橫
截面結構與等效雙閘極結構示意圖。
Wet Oxide
n
+
 Gate
Gate
Oxide
n
+
Vertical
Channel
NiSiNiSi
SpacerFloating n+
S D
Lmask
Overetching
NiSi
n
+
圖一、重疊的對稱性垂直通道鎳金屬
矽化物複晶矽薄膜電晶體橫截面結構
示意圖。 
    圖一為氧化層過蝕刻深度別為 40
奈米的條件，在這條件下搭配 30 奈米
的閘極氧化層與 50 奈米通道薄膜會使
 10
的微縮通長度。在只使用 I-Line 曝光
機的情況下雙閘極結構單一的通道長
度最小尺寸為 0.35 微米；而我們的垂
直通到元件單一的通道長度最小尺寸
為 0.2 微米。圖五為此元件的 TEM 影
像圖，在此 TEM 影像圖中我們可以發
現實際製作出來的元件和所設計的元
件結構是一致的。 
 
圖五、對稱性垂直通道鎳金屬矽化物
複晶矽薄膜電晶體橫截面結構TEM影
像圖。 
0 1 2 3 4 5 6 7 8 9 10
10
-6
10
-5
10
-4
 With Ni-Salicidation
 W/O Ni-Salicidation
VSA-TFTs
V
D
 = 0.1V
  
 
 
D
ra
in
 C
u
rr
e
n
t 
I D
 (
 A
 )
Gate Voltage V
G
 ( V )
圖六、有與沒有鎳金屬矽化物源/汲極
之元件導通電流比較。 
圖六為有與沒有鎳金屬矽化物源/
汲極之元件導通電流比較圖；在此圖
我們可以發現當源/汲極加上鎳金屬矽
化物製程技術後，由於金屬矽化物製
程可以有效的降低源/汲極的串連阻抗，
因此有金屬矽化物製程的元件可以有
效的提高其導通電流，並且不會像沒
有金屬矽化物製程的元件其導通電流
會後串聯阻抗的抑制而不會隨著閘極
偏壓的增加而有所增加。 
-5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
Overlap VSA-TFTs
W
mask
 = 1 µm
V
D
 = 0.1
  L
floating
 = 1 µm
  L
floating
 = 2 µm
  L
floating
 = 3 µm
  L
floating
 = 5 µm
 
 
 
 
Gate Voltage V
G
 ( V )
D
ra
in
 C
u
rr
en
t 
I D
 (
 A
 )
圖七、重疊的對稱性垂直通道鎳金屬
矽化物複晶矽薄膜電晶體在不同的
Lfloating長度之元件轉換特性。 
    圖七為重疊的對稱性垂直通道鎳
金屬矽化物複晶矽薄膜電晶體在不同
的 Lfloating 長度之元件轉換特性；首先
在元件導通電流的部分，隨著 Lfloating
的長度從 1 µm 增加至 3 µm 其導通電
流幾乎是一樣的，但當 Lfloating 的長度
為 5 µm的時候其導通電流明顯的比其
他長度的導通電流明小，主要是因為
floating 區域有鎳金屬矽化物因此在
Lfloating的長度從 1 µm 增加至 3 µm 並
不會大幅的受到阻抗增加而使導通電
流有明顯的降低，但是當 Lfloating 的長
度為 5 µm的時候受到阻抗增加的影響
開始變大因此導通電流明顯的變小。
在元件的關閉狀態漏電流方面，漏電
流會隨著 Lfloating 長度的增加而變小；
在次臨界擺幅方面也會隨著 Lfloating 長
度的增加而有變好的趨勢。綜合以上
各項元件的特性來說，Lfloating長度為 3 
µm 是一個最佳的條件。 
    圖八為對稱性垂直通道鎳金屬矽
化物複晶矽薄膜電晶體在不同的氧化
層過蝕刻深度之元件轉換特性，我們
可以發現隨著氧化層過蝕刻深度越深
元件關閉狀態漏電流會越小，同時元
 12
們可以發現對稱性垂直通道和傳統水
平通道鎳金屬矽化物複晶矽薄膜電晶
體相比，有比較低的元件關閉狀態漏
電流，主要是因為其等效的雙閘極結
構與抵補結構可以有效的降低汲極端
的電場所以可以有效的降低元件關閉
狀態的漏電流；另外，垂直通道元件
有比較好的次臨界擺幅，有以下幾種
可能的原因；一、垂直通到元件的晶
粒邊界比較少，因為其單邊的通導長
度比較小或通道的晶粒為垂直方向的。
二、在元件製作的時候，垂直通道元
件其閘極氧化層和通道是連續沉積的，
不像傳統水平通道元件是先將通道製
做好然後知後再經過清洗動作才疊上
閘極氧化層；也因此垂直通道有比較
平滑的氧化層與通道介面。當閘極氧
化層厚度變薄可以有效的改善閘極對
通道的控制能力因此閘極氧化層 15 奈
米的對稱性垂直通道鎳金屬矽化物複
晶矽薄膜電晶體具有較好的次臨界擺
幅。 
-5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10
10
-14
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
 GO-15-nm VSA-TFTs
        (NH
3
 plasma 10 min)
 Offset VSA-TFTs
        (NH
3
 plasma 10 min)
 Conventional TFTs
        (NH
3
 plasma 30 min)
        W / L = 1µm / 0.4 µm
D
ra
in
 C
u
rr
en
t 
I D
 (
 A
 )
Gate Voltage V
G
 ( V )
VSA-TFTs
W
mask
= 1 µm
L
floating
= 3 µm
V
D
 = 0.1V
  
 
 
圖十一、對稱性垂直通道與傳統水平
通道鎳金屬矽化物複晶矽薄膜電晶體
元件轉換特性。 
b. 新穎高性能多晶矽奈米線場效電晶
體之研究 
此次我們利用薄膜電晶體在製程上
的多樣性，製備擁有 10 奈米通道之閘
極環繞式薄膜電晶體，主要製程如圖
十二所示；一開始我們於六吋晶圓上
沉積 500 奈米濕式氧化層，接著沉積
厚度分別為 70 奈米/15 奈米/30 奈米
之 氮 化 矽 / 四 乙 氧 基 矽 烷
(Tetraethoxysilane, TEOS) /氮化矽三
層結構。經過 I-line 光學步進機與非等
向性乾式蝕刻，我們可以於此三層結
構上定義出奈米線通道所在區域，隨
後，利用氮化矽對於氫氟酸濕式蝕刻
的高選擇性，我們可以只針對三層結
構中的中間層四乙氧基矽烷進行側向
孔洞蝕刻並能有效的控制蝕刻輪廓；
在側向孔洞形成之後以 LPCVD 沉積
整面厚度約 100 奈米複晶矽並進行 24
小時退火，使複晶矽成核為多晶矽薄
膜；此時再一次利用 I-line 光學步進機
與非等向性乾式蝕刻並搭配三層結構
之最上層氮化矽做為蝕刻阻擋層，並
同時定義出汲極、源極與奈米線通道。
於此，奈米線通道將存在於側向孔洞
中，搭配 100 奈米厚之汲極/源極區域，
我們將此稱為多晶矽奈米通道搭配抬
昇式源極/汲極結構，形成此結構之後
氮化矽/四乙氧基矽烷/氮化矽可以依
序利用熱磷酸與氫氟酸濕式蝕刻去除
同時得到懸空奈米線通道，俯視圖如
圖十二(e)所示；接著於懸空奈米線通
道上利用 LPCVD 覆蓋閘極氧化層與
多晶矽閘極，在定義出閘極後抬昇式
源極/汲極區域並以離子佈植、活化形
成導電性源極/汲極區域即完成閘極
環繞式多晶矽奈米通道結構搭配抬昇
式源極/汲極之薄膜電晶體。 
圖十三為元件結構立體示意圖及去
除氮化矽/四乙氧基矽烷/氮化矽後之
掃瞄式電子顯微鏡拍攝圖，可以看到
這樣的一個結構流程能得到多根懸空
 14
This Work Ref. [10] Ref. [11] Ref. [12] Ref. [13]
NW cross-
section
Elliptical Rectangular
Rough 
Triangular 
Rough
Rectangular 
Triangular 
NW 
dimensions 
(nm)
7×12 67 80×50×40 40×30 130×85×85
NH3 Plasma w/o w/ 2hrs w/ 3hrs w/ 2hrs w/ 3hrs
W/L
(µm/µm)
0.03×4/0.35 0.067×10/5 0.17×2/1.5 0.13×2/0.4 1.2/1
S.S.
(mv/dec.)
99 >200 150 251 ~360
ION/IOFF
(VG;VD)
>107
(3V;1V)
~106
(10V;3V)
>106
(5V;2V)
>107
(8V;3V)
>107
(10V;2V)
5.78 kΩ [41]。另外一方面，可以由元
件輸出電流特性觀察到傳統平面薄膜
電晶體在汲極電壓持續加大情況下不
可避免的會有浮體效應(Floating-body 
effect)。 
 
圖十四: 穿隧式電子顯微鏡所拍攝之
奈米線通道在進行閘極堆疊與元件製
備後之剖面圖 
一般而言，浮體效應可以調變元
件結構使得元件接地來避免或者利用
全空乏(Fully Depleted (FD))通道如全
空乏SOI金氧半場效電晶體 [42], 
[43]。於此，環繞式閘極配合小於10
奈米之奈米線通道幾乎觀察不到浮體
效應表示其奈米線通道在操作過程為
一全空乏通道。最後，我們列出一張
與其他奈米線薄膜電晶體之比較列表
(表一)，在此列表中可以明顯得知本
計劃所提出之結構流程可以得到相當
平滑且橢圓型之通道輪廓，這在多晶
矽奈米線通道薄膜電晶體領域中是第
一次被提出來；進一步而言，這樣的
結構流程所製作出閘極環繞式多晶矽
奈米通道結構搭配抬昇式源極/汲極
之薄膜電晶體在尚無電漿輔助下即具
備了相當陡峭之次臨界擺幅及低操作
電壓。並在比較之下，本計劃元件在
閘極電壓3伏特、汲極電壓1伏特情形
下電流開關比即可超過107。 
-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0
10
-14
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
Solid: GAA RSDNW, S.S. ~ 99 mV/dec.
Line: Planar, S.S. ~ 220 mV/dec.
N
wire
= 4,  V
D 
= 0.1V, 1V
 
D
ra
in
 C
u
rr
en
t 
I D
 (
 A
 )
Gate Voltage V
G
 ( V )
圖十五: 奈米線通道元件與傳統平面
元件轉化特性之比較 
 
0.0 0.5 1.0 1.5 2.0 2.5 3.0
0
50
100
150
200
250
 
 
 Solid: GAA RSDNW-TFTs 
 Open: Planar-TFTs
D
IB
L
 (
 m
V
 )
Drain Voltage V
D
 (V)
Reference V
D
 = 0.1V
圖十六:環繞式閘極結構能大幅提升
閘極控制能力，使得汲極誘發能障降
低之現象被大幅抑制。 
 
 
 
 
 
 
 
 
表一 : 與其他奈米線薄膜電晶體之
比較列表 
GAA Poly-Si Gate
Si Nano-Wire
TEOS
Gate Oxide
Single Crystalline
 16
部選擇閘極的擁有相似的電晶體特性，
當外部字元線閘極未開啟時展現出相
對低的漏電流，當字元線閘極偏壓足
夠開啟兩邊通道之後，導通電流會在
10
-6
-A 達到飽和。  
隱藏式選擇性閘極結構元件寫入
機 制 為 源 極 端 注 入
(source-side-injection)，圖二十一(a)顯
示不同字元線偏壓下隱藏式選擇性閘
極結構薄膜電晶體記憶體操作特性，
可發現在較大的偏壓寫入會有較大的
記憶窗口，並且在寫入電壓為 VWL = 
18-V, VBL = 8-V, VSG = 0.6-V 情況下寫
入速度為最快，並且在寫入時間為 10 
µsec情況下，可得大於 3-V的記憶窗，
而基本記憶窗只要大於 50mV 就可以
判斷″0″與″1″的狀態，此元件的記憶窗
足夠適用於多層式載子儲存。而圖二
十一(b)顯示出通道中的電子從源極端
出發後，在選擇閘極和外部字元線閘
極的中間縫隙區域作有效的電場加速
動作，並且發現 VWL = 18-V 存在最大
的水平電場值，此結果同時也佐證了
VWL = 18-V 搭配固定的 VBL和 VSG 會
展現最快的寫入速度。 
-4 -2 0 2 4 6 8
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
 
 
I D
 (
A
)
V
SG
 (V)
 V
WL
=0V
 V
WL
=6V
L
WL
/W/L
SG
=1/10/0.4 (µm)
@V
BL
= 0.1V
 
圖二十: 內部選擇閘極控制的電晶體
特性 
10
-7
10
-6
10
-5
10
-4
10
-3
10
-2
10
-1
10
0
0
2
4
6
8
10
 
 
∆∆ ∆∆
V
T
 (
V
)
Program time (s)
 
L
WL
/W/L
SG
= 1/10/0.4 (µm)
 V
WL
=18V
 V
WL
=17V
 V
WL
=16V
@ V
BL
=8V, V
SG
=0.6V 
 
(a) 
 
(b) 
圖二十一: 隱藏式選擇性閘極結構薄
膜電晶體記憶體在不同字元線偏壓之
(a)寫入特性(b)水平電場模擬圖 
隱藏式選擇性閘極結構元件抹除
機制為能帶到能帶穿隧產生之熱電洞
(Band-to-Band Tunneling Hot-Hole)的
注入，圖二十二顯示不同字元線偏壓
下的抹除特性，在固定偏壓 VBL = 18-V
的情況下，VWL = -8-V 有最大的垂直電
場，使得電洞注入效率為最高，因而
在 10msec 時間內可以有效達到 3V 的
抹除記憶體窗。 
-1.0 -0.5 0.0 0.5 1.0
0.0
0.2
0.4
0.6
0.8
1.0
 V
WL
=16V
 V
WL
=17V
 V
WL
=18V
L
WL
/W/L
SG
=1/10/0.4 (µm)
@V
BL
=8V, V
SG
=2V
 
 
L
a
te
ra
l 
E
le
c
tr
ic
 F
ie
ld
 (
M
V
/c
m
)
Lateral Distance (µm)
 
 
 
 18
對於薄膜電晶體記憶體元件來說，
由於電子通道中存在許多晶向與邊界
影響載子傳輸，導致操作偏壓會比傳
統單晶元件還要大上許多，特別是在
能帶對能帶熱電洞注入的情況下，將
會導致嚴重的汲極干擾，導致先前儲
存的大量電子有漏電逃脫的情況發
生，，因此而導致記憶窗口變小，使
得在寫入讀取時產生誤判的情況有可
能發生。我們在實驗圖二十五(a)可發
現擁有 3V 記憶體窗的元件在閘極電
壓干擾的測試下，存在大約 10%的電
子穿越阻障氧化層之後往閘極漏電，
因此記憶體窗有變小的現象。圖二十
五(b)則是顯現出元件有較為嚴重的汲
極干擾特性，主要原因來自於汲極干
擾所造成的漏電途徑是經由較薄的穿
隧氧化層，所以我們會在長時間的干
擾下發現 10-20%的漏電情況。 
氮化矽隱藏式選擇性閘極結構薄
膜電晶體記憶體元件，在室溫 25℃與
高溫 55℃、85℃的電荷儲存能力特性
顯示在圖二十六中。發現在室溫下經
過一萬秒的電荷儲存能力只有百分之
八的電子流失，隨著溫度升高至 55℃
與 85℃，電荷儲存能力會逐漸遞減，
分別來到百分之十二與百分之二十四
的電子流失。這說明電子藉由缺陷輔
助而造成電子流失情況變嚴重，以及
穿隧氧化層的品質與缺陷主導長時間
高溫的電荷儲存能力，因為薄膜電晶
體記憶體元件所使用的 TEOS 氧化層，
其氧化矽層品質無法與單晶元件所使
用的乾式成長氧化層相比，也因此薄
膜電晶體記憶體元件的電子保存能力
會相對較差。 
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
10
-2
10
-1
10
0
0.8
0.9
1.0
1.1
 
 
N
o
rm
a
li
ze
d
 W
in
d
o
w
Disturb time (s)
 V
WL
=16V
 V
WL
=17V
 V
WL
=18V
L
WL
/W/L
SG
= 1/10/0.4 (µm)
@ V
BL
=0V, V
SG
=2V 
Program: V
WL
/V
BL
/V
SG
=18/8/2V
(a) 
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
10
-2
10
-1
10
0
0.8
0.9
1.0
1.1
 
 
N
o
rm
a
li
ze
d
 W
in
d
o
w
Disturb time (s)
 V
BL
=16V
 V
BL
=17V
 V
BL
=18V
L
WL
/W/L
SG
= 1/10/0.4 (µm)
@ V
WL
=0V, V
SG
=2V 
Erase: V
WL
/V
BL
/V
SG
=-8/18/0V
 
(b) 
圖二十五: 記憶體窗 3V 的隱藏式選擇
性閘極結構薄膜電晶體記憶體(a)閘極
干擾(b)汲極干擾之特性 
在圖二十七中顯示隱藏式選擇性
閘極結構薄膜電晶體記憶體元件經過
一萬次的反覆寫入/抹除後，電荷保存
能力在三種不同溫度測試下都有劣化
的趨勢。主要原因來自於除了穿隧氧
化層因本身品質不佳就存在的缺陷以
外，反覆的寫入/抹除操作過程中出現
的熱電子與熱電洞撞擊而不斷有新的
 結構式意圖如圖二十九所示
Si-Substrate
n
+
Blocking SiO
n
+ 
Poly-Si
Si-NCs
圖二十九: 內嵌矽奈米晶體
憶體的結構式意圖。 
我們利用原子力顯微鏡可得知矽
奈米晶體大小與密度分別約為
和 7.44 × 1011、(b)10nm 和
(c)10nm 和 9 × 1011、(b)12.5nm
10
11 如圖三十(a)~(d)，而且矽奈米晶體
間距平均約為 6nm，使得儲存點之間
有足夠的絕緣，減少 SILC
並且使用臨場式沈積可得密度高達
10
11
 cm
-2 矽奈米晶體，同時我們可以發
現當沉積時間越長，將使矽奈米晶體
越大，但是會使矽奈米晶體密度下降
最高密度的沉積條件為 60
圖三十一可得知，並且由高解析度穿
隧電子顯微鏡下視圖，可明顯發現矽
奈米晶體結晶狀況，與其真實大小約
為 5 奈米，如圖圖三十二
從圖三十三中呈現出寫入
度特性，元件寫入/抹除機制分別為通
道熱電子注入 (channel hot electron 
injection)和能帶對能帶熱電洞注入
(band-to-band hot hole injection)
三十三(a)中顯示不同偏壓下內嵌矽奈
米晶體記憶體操作 
20
。 
n
+
2 Si3N4
Tunneling SiO2
SONOS記
(a)7nm
7.8 × 10
11、
和 7.6 × 
現象產生，
9 x 
，
秒，由統計
所示。 
/抹除速
，在圖
圖三十: 利用原子力顯微鏡顯示矽奈
米晶體大小與密度，矽奈米晶體沉積
時間分別約為(a)10sec、
60sec、(d) 90sec、。 
 
 
(b)30sec、(c) 
 22
件，在室溫 25℃與高溫 150℃的電荷
儲存能力特性顯示在圖三十四中。 
10
0
10
1
10
2
10
3
10
4
0
1
2
3
4
10
0
10
1
10
2
10
3
10
4
-2.0
-1.5
-1.0
-0.5
0.0
 Si-NCs 10sec
 Si-NCs 30sec
 Si-NCs 60sec
 Si-NCs 90sec
 
 
V
t 
S
h
if
t 
(V
)
Retention Times (s)
Program Window = 2V
T = 150 oC 
Program Window = 4V
Room Temperature
 Si-NCs 10sec
 Si-NCs 30sec
 Si-NCs 60sec
 Si-NCs 90sec
 
V
t 
S
h
if
t 
(V
)
Retention Time (s)
Program State
Erase State
圖三十四: 不同矽奈米晶體沉積時間
之 SONOS 記憶體在室溫與高溫下之
電荷保存特性。 
發現在室溫下的電荷儲存能力可
以維持十年，而且只有百分之十三的
電子流失，而在高溫下一萬秒內也只
有百分之十的電子流失。這是由於此
元件在矽與矽奈米晶體的界面擁有較
深的捕陷能階，而且矽奈米晶體間有
足夠的分離，因此可以擁有較好的電
子儲存能力。同時在 60 秒的沉積時間
有最好的電荷保存能力，因為當沉積
時間越久矽奈米晶體越大，矽奈米晶
體越大所能儲存的電荷就越多，當有
漏電路徑產生時，會導致大量的電荷
流失，而當沉積時間太短時，會使矽
奈米晶體無法形成，導致其特性較貼
近傳統 SONOS，故其電荷保存能力就
大幅度降低。圖三十五中顯示內嵌矽
奈米晶體在多層式操作下電荷保存能
力，可發現不管在室溫(25℃)或高溫
(85℃)情況下，其電荷損失情況相當輕
微，可以忽略不記，因此內嵌矽奈米
晶體可利用多層式操作，有效的提高
記憶體元件密度。 
10
0
10
1
10
2
10
3
10
4
0
1
2
3
4
5
6
"10" State
"01" State
"00" State
Si-NCs 30sec
 
V
t 
S
h
if
t 
(V
)
Retention Time (s)
"11" State
MLC Operation
Solid:room temperature
Hollow:85 
o
C 
圖三十五: 矽奈米晶體沉積 30 秒之
SONOS記憶體在多層式操作之不同溫
度下電荷保存特性。 
10
0
10
1
10
2
10
3
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
 Si-NCs 10sec
 Si-NCs 30sec
 Si-NCs 60sec
 Si-NCs 90sec
 
V
t 
sh
if
t 
(V
)
Fresh State
Vg = 7 V , Vd = Vs = Vb = 0 V
10
0
10
1
10
2
10
3
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
 Si-NCs 10sec
 Si-NCs 30sec
 Si-NCs 60sec
 Si-NCs 90sec
 
 
V
t 
sh
if
t 
(V
)
Fresh State
Vd = 7 V , Vg = Vs = Vb = 0 V
圖三十六: 不同沉積時間之 SONOS記
憶體在(a)閘極干擾與(b)汲極干擾之特
性。 
在能帶對能帶熱電洞注入的情況下，
將會導致嚴重的汲極干擾[47]-[48]，導
致大量的電子可做垂直移動，注入電
荷捕捉層內，因此而導致記憶窗口變
大，使得在寫入讀取時產生誤判的情
況，然而在內嵌矽奈米晶體記憶體的
元件中，可發現在經過 1000 秒的干擾
 24
在延伸 108 秒後，記憶體窗口依然可以
維持 2.3V 的大小，然而在 10 秒沉積
時間的條件下，其特性較接近傳統的
SONOS 記憶體，故無法在此偏壓與時
間下操作，因此無法呈現在圖三十九
與圖四十中。 
 
圖三十九: 在不同沉積時間下矽奈米
晶體之 SONOS 記憶體在執行一萬次
反覆寫入/抹除之耐久性表現。 
10
0
10
1
10
2
10
3
10
4
10
5
10
6
10
7
10
8
10
9
0
1
2
3
4
5
 Si-NCs 30sec
 Si-NCs 60sec
 Si-NCs 90sec
 
V
t 
sh
if
t 
(V
)
Retention Times (sec)
After 10k PE cycles
Room Temperature
Erase State
Program State
2.3V
2V
1.85V
10 year
圖四十: 在不同沉積時間下矽奈米晶
體之 SONOS 記憶體在經過一萬次反
覆寫入/抹除後，其電荷保存特性表
現。 
 
 
 
子計畫三、新穎隱藏性選擇式閘極結
構記憶體元件之物理機制分析與模擬 
a. 動態臨限電壓操作法的應用來改
善隱藏性選擇式閘極結構記憶體
元件的寫入效能 
圖四十一: 隱藏式選擇性閘極記憶體
的元件剖面結構圖。其中操作在動態
臨界源級邊際射入模式時，隱藏式選
擇性閘極將以電性連接的方式與 P 型
井區相連接在一起。 
本研究主題之元件結構與動態臨
界源級邊際射入法是利用 0.18 微米製
程下所製造的NOR陣列之快閃記憶體
元件所實現，圖四十一呈現了此研究
操作在單細胞二位元下的隱藏性選擇
式閘極記憶體結構，其中單一位元胞
的電性尺寸大小為 3.5F2；而阻擋氧化
層/氮化矽儲存層/穿隧氧化層的厚度
則分別為 10.0奈米/8.0奈米/5.0奈米；
其內嵌之選擇性閘極結構的通道長度
與寬度則分別為 0.18 微米以及 0.36 微
米，利用此特殊的內嵌式選擇性閘極
結構的輔助，我們可以將隱藏式的選
擇性閘極以電性連接的方式在多層級
寫入的過程中與 P 型井區相連接在一
起，如圖四十一所呈現一般。其中，
內嵌式選擇性閘極如同一顆隱藏電晶
體一般，能夠有效控制寫入電子供應
10
0
10
1
10
2
10
3
10
4
-3
-2
-1
0
1
2
3
4
5
 SiNCs 30sec
 SiNCs 60sec
 SiNCs 90sec
 
V
t 
sh
if
t 
(V
)
Number of PE cycles
Initial State
Hollow:Erase State
V
G
 = -7 V, V
d
 = 10V , 20msec
Solid:Program State
V
G
 = 6 V , V
d
 = 7 V , 30µ sec
 26
0.1 0.2 0.3 0.4 0.5 0.6
0
1
2
3
4
5
10
-10
10
-9
10
-8
10
-7
L
ea
k
a
g
e
 cu
rre
n
t (A
)
 V
BL
 = 4 V @ DT-mode,
D
e
lt
a
 V
th
 (
V
)
VSG (V)
 V
WL
=12V
 V
WL
=11V
 V
WL
=10V
 V
WL
=9V
 
 
圖三: 隱藏式選擇性閘極記憶體在動
態臨界源級邊際射入模式下，臨界電
壓值變化與隱藏式選擇性閘極偏壓的
特性曲線圖。 
此外，從圖四十三也可觀察到隨
著字元閘極偏壓從 9 伏特上升至 12 伏
特時，記憶窗的寫入效率將更為提升；
這主要是因為較大的字元閘極偏壓可
以有效地提升隱藏性選擇式閘極記憶
體元件中電荷注入區間內的水平與垂
直加速電場促使更多的熱電子能有效
地注入氮化矽儲存層內，如圖四十四
所示。圖四十四為利用電腦輔助模擬
軟體所模擬出隱藏式選擇性閘極快閃
記憶體之水平電場與橫向電場隨著字
元閘極產生的變化。圖四十五表現了
隱藏式選擇性閘極記憶體操作在三種
不同寫入模式下的設定，包括了：傳
統源極射入方式(SSI)、動態源極射入
方式(DTSSI)與基板增進源極射入方
式(Body-Enhance SSI)。為了瞭解動態
源極射入方式是否仍有效增加注入效
率進而降低操作功率的消耗，我們使
用電腦輔助模擬軟體來加以分析此三
種模式的電場差異與變化。其中對於
動態源極射入方式，我們將隱藏式選
擇性閘極與基板同時接在一起並設定
為 0.55 伏特；而基板增進源極射入方
式則是固定維持 0.45 伏特的操作偏壓
於基板。圖四十六顯示了在此三種寫
入模式下以 100 奈米與相同的寫入條
件(字元端電壓=9-12 伏特、位元端電
壓=4 伏特)所得到的實驗結果。 
0.0 0.1 0.2 0.3
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
@ DT-mode
 VWL=12V
 VWL=11V
 VWL=10V
 VWL=9V
Gap
Word gateSelect gate
Vertical
direction
 
 
E
le
ct
r
ic
a
l 
F
ie
ld
 (
M
V
/c
m
)
Lateral position (µm)
@VSG=0.45V,
   Lateral Crossover point
direction
 VBL=4V
 
圖四十四: 隱藏式選擇性閘極記憶體
在動態臨界源級邊際射入模式下，字
元閘極偏壓變化與注入區間的電場變
化曲線圖。 
圖四十五: 三種不同寫入模式比較(a)
傳統源極注入法(b) 動態傳統源極注
入法(c) 基板增進源極注入法。 
從圖四十六可以看到不同於動態源極
射入方式，傳統源極射入方式與基板
增進源極射入方式皆同時顯現出傳統
的鐘型分佈；鐘型分佈的產生主要是
由於橫向水平電場與電子供應電流相
 28
-0.2 -0.1 0.0 0.1 0.2 0.3 0.4
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
V
WL
=10V
V
WL
=11V
 
V
Well
=0.45V
V
sg
=0.75V
V
sg
=0.55V
V
sg
=0.7V
Normal-mode:Square
DT-mode:Circle 
Body-mode:Triangle
τ
PGM
=100nS@ V
D
=4V,
V
WL
=9V
∆∆ ∆∆
 V
th
 (
V
)
Supply Charge (pC)
 
 
 
圖四十八: 固定相同供應電荷下，比較
三種不同寫入模式下之記憶窗變化比
較圖。其中可以發現動態臨界源極射
入法能在相同的供應電荷下，產生較
大的記憶窗變化，證明了動態臨界源
極射入法確實能有較高的熱電子電洞
對產生效率。 
 
10
-8
10
-7
10
-6
10
-5
0
1
2
3
4
5
6
7
"10" state
"01" state
D
e
lt
a
 V
th
 (
V
)
Programming time (s)
 
 
 VWL=12V     VWL=11V   
 VWL=10V     VWL=9V      
 V
WL
=8V
V
BL
 = 4 V @ DT-mode, 
@ VSG = 0.45 V
"00" state
 
圖四十九: 隱藏式選擇性閘極記憶體
元件操作在動態臨界源級邊際射入模
式時的寫入特性，其中當外加字元閘
極偏壓為 9、10、11 伏特時，僅僅只
需要花費 200 奈秒即可以使臨界電壓
差值大於 1(“10”狀態)、2(“01”狀態)、
3(“00”狀態 )伏特而完成多層級的操
作。 
各為 9伏特、10伏特與 11伏特；在此，
我們定義“11”狀態為元件初始狀態。圖
五十則表現出元件在多層級狀態抹除
時之特性，其中汲極偏壓設定在 6 伏
特；隱藏式選擇性閘極與源級偏壓皆
設定在 0 伏特；字元閘極則分別設定
為-3 伏特與-4 伏特。藉由在此操作條
件下，利用能帶對能帶穿隧法形成熱
電洞注入的方式可以在僅僅 5 毫秒的
抹除時間內將多層級狀態回復至元件
的起始狀態。 
10
-6
10
-5
10
-4
10
-3
10
-2
-3
-2
-1
0
Open : VWL = -4 V
Erasing time (s)
D
e
lt
a
 V
th
 (
V
)
 
 
@ DT-mode
V
BL
 = 6 V, VSG = 0V
Solid : VWL = -3 V
"01" state"00" state
"10" state
 
圖五十: 隱藏式選擇性閘極記憶體在
經過動態臨界源級邊際射入模式寫入
至不同多層級狀態下的抹除特性。其
中不論為何種多層級狀態，皆可在 5
微秒的時間內回覆至初始狀態。 
圖五十一顯示了單細胞二位元操
作下的二位元干擾效應(2nd bit effect)
測試結果，其中在第二位元(Bit 2)首先
會寫入至不同多位元層級的狀態，接
著再依續將載子利用動態源極寫入方
式注入至第一位元(Bit 1)內，從圖中可
以發現隨著第一位元的多層級狀態的
變化，皆不會影響第二位元本身的多
位元層級狀態，因此可知在此隱藏式
選擇性閘極的結構下可以有效的抑制
二位元干擾效應。 
 30
閘極分別設定為 9 伏特、10 伏特、11
伏特；汲極端與隱藏式選擇性閘極的
偏壓則分別設定在 4伏特與 0.45伏特；
然而操作在動態臨界源級邊際射入模
式下的寫入時間僅僅只需花費 200 奈
秒，是一般傳統源級邊際射入模式的 5
倍快。此外，元件執行抹除的端點偏
壓設定條件為字元閘極-4 伏特與汲極
偏壓 6 伏特。我們可以從圖五十四觀
察到即使元件經過了 1 萬次的反覆寫
入與抹除的測試後，不同的多層級狀
態幾乎仍然維持在原有的記憶窗狀態，
此結果證明了即使元件操作在新穎的
動態臨界源級邊際射入模式下仍然可
以完成超高速與高可靠度的快閃記憶
體。 
0 10 20 30 40
3
4
5
6
7
Open : DT-mode
Retention time (hrs)
T
h
re
sh
o
ld
 v
o
lt
a
g
e 
 (
V
)
 
 
Dash: 250
o
C,  Dot: 125
o
C baking
"10" state
"01" state
"00" state
Solid : Normal-mode
 
圖五十五: 隱藏式選擇性閘極記憶體
分別經過傳統源級邊際射入與動態臨
界源級邊際射入模式下經過高溫
250
o
C 烘烤後的多層級儲存力表現。 
圖五十五則呈現了隱藏式選擇性
記憶體分別在一般傳統的源級邊際射
入與動態臨界源級邊際射入模式下多
層級狀態的載子保存能力。從此圖中
我們可以發現此在此二種模式下寫入
的記憶體元件在極高溫(250°C)烘烤測
試中，會造成少量多層級記憶窗的狀
態變化。造成此現象最主要的原因是
因為是被寫入的電荷經過高溫烘烤的
過程中，獲得足夠能量的電荷將在氮
化矽儲存層中產生遷移效應，而使載
子於氮化矽儲存層中重新分佈。 
 
圖五十六: 隱藏式選擇性閘極記憶體
分別經過閘極干擾與位元干擾在多層
級位元操作下的可靠度測試。 
圖五十六分別顯示了閘極干擾與
位元干擾在多層級位元操作下的可靠
度測試，結果顯示不論在動態源極射
入操作與能帶對能帶熱電子電洞穿遂
抹除方式下分別經過 100 秒的閘極干
擾(Gate Disturbance)與位元干擾(Drain 
Disturbance)後其對記憶體元件多位元
層級產生 0.1V 的變化影響，其有效的
記憶窗大小仍然仍維持正確的判讀之
內。 
 
 
b. 選擇性隱藏式閘極 NAND 記憶體陣
列結構在多位元模式下各項特性
與可靠度探討 
 32
Program
(SSI)
Erase
(BTBHH)
VRW
VBL
VSG
VBL
VSG
Bit 1
Bit 2
9~11 V
0 V/4 V
0.45 V
12V
4 V/0 V
0.45 V
-6 V
0 V/5.3 V
0 V
12 V
5.3 V/0 V
0 V
VRW
VLW 12V 12 V
VLW 9~11V -6 V
 
表三: 具分離式控制閘之隱藏式選擇
性閘極記憶體元件單細胞二位元操作
之應用電壓值。 
10
-6
10
-5
10
-4
10
-3
10
-2
0
1
2
3
4
5
6
D
e
lt
a
 t
h
re
s
h
o
ld
 V
o
lt
a
g
e
, 
V
t 
(( (( ∆∆ ∆∆
V
)) ))
VBL=4V, VSG=0.45V
VPass=12V
VWL
 8V     
 9V
 10V 
 11V
Program_Time (Sec)
 
 
 
圖五十九: 記憶體元件操作在源級邊
際射入模式時的寫入特性，其中當外
加字元閘極偏壓為 9、10、11 伏特時，
僅僅只需要花費 30 微秒即可以使臨界
電壓差值大於 1(“10”狀態)、2(“01”狀
態)、3(“00”狀態)伏特而完成多層級的
操作。 
由於快閃記憶體的需求不僅僅是
需要體積小，還需要達到高性能而低
功率消耗的特性，因此利用內嵌式閘
極而完成高注入效率的源極射入法在
此研究中被呈現出來，圖五十九顯示
其源極射入法在隨著不同字元閘極為
8、9、10 與 11 伏特且汲極端為 4 伏特
之偏壓應用下之寫入特性曲線。對於
最好應用於多層級寫入的條件中，其
字元閘極分別為 9、10 與 11 伏特且其
對應的多層級狀態為“10”狀態、“01”
狀態、“00”狀態，而此時之內嵌式閘極
電壓與汲極端電壓分別為 0.45 伏特與
4 伏特，分別對應的寫入時間則為 8、
10、30 微秒。 
-0.6 -0.4 -0.2 0.0 0.2 0.4 0.6
0.0
0.2
0.4
0.6
0.8
1.0
1.2
VBL=4V, Vsg=0.6V
 VWL=12V
 VWL=11V
 VWL=10V
 VWL=9V
 VWL=8V
 VWL=7V
Lateral Distance (µm)
E
L
a
te
ra
l (
M
V
/c
m
)
 
 
 
圖六十: 具分離式控制閘之隱藏式選
擇性閘極記憶體元件操作在源級邊際
射入模式時，字元閘極偏壓變化與注
入區間的電場變化曲線圖。 
圖六十則顯示了在此寫入條件下
電荷注入中性區間所相對應的橫向水
平電場分布圖，由於越大的字元端電
壓可以產生更強的水平與垂直電場分
布，因此有效的提高了衝擊離子化後
之電子電洞對的產生與載子注入效率。
此外，為了提高記憶体電路能有更高
準確的多位元層級判斷能力，其偵測
區間至少需要大於 0.3~0.4 伏特以上；
因此，在此我們將初始多位元層級區
間固定為 1 伏特來完成更高可靠度的
多位元層級操作。圖六十一顯示了在
此具分離式字元閘極的 4 種多位元層
級狀態定義，其中“11”狀態為初始狀態，
隨著記憶窗的增加為 1、2 與 3 伏特而
分別定義其餘三種“10”狀態、“01”狀態、
“00”狀態。在此研究中，我們以定電流
 34
緊接著，討論完記憶體元件寫入
與抹除的基本特性與機制後，為了更
符合實際操作之需求，我們對其記憶
體元件實際操作其多位元層級的耐久
性測試。圖六十四分別比較了“10”狀態
與“00”狀態在經過 10K 次寫入/抹除回
圈測試後所展現的耐久性特性曲線；
從圖中可以明顯的發現其初始“11”狀
態與“00”狀態臨界電壓值隨著耐久性
回圈測試次數的增加皆有輕微之上升，
但卻仍然可以保持 3 伏特之有效可讀
取之感測區間。 
10
0
10
1
10
2
10
3
10
4
0
1
2
3
4
5
6
7
@ RT MeasurementErase State 
Program State 
P/E Times 
 T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 V
th
 (
V
)
 
 
Triangle Symbol : "00" State
Square Symbol : "10" State
 
圖六十四: NAND 陣列下經過源級邊
際射入執行多層級“00”狀態與“10”
狀態反覆 10K 次寫入/抹除後之耐久
性。 
此臨界電壓值逐漸上升之原因主
要是來自於能帶對能帶穿遂產生熱電
洞的抹除過程中所造成，由於並非所
有的熱電洞都能跨越能障高度而進入
氮化矽儲存層，部分的熱電洞被侷限
在穿遂氧化層中並使其電洞所見之能
障高度提高，因此降低了抹除速度；
此外，熱電洞注入過程中所造成的介
面處缺陷，亦會使得臨界電壓值有些
微上升。然而，此現象的發生並不會
影響內嵌式閘極對於寫入供應電流大
小，卻會使得熱電子在寫入的過程中
看見較低的能障高度，更能夠進入到
氮化矽儲存層中而提高其“00”狀態之
臨界電壓值。 
10
0
10
1
10
2
10
3
10
4
10
5
0
1
2
3
4
5
6
7
Program State : "01" State
@ RT MeasurementErase State 
Program State 
P/E Times 
 T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 V
th
 (
V
)
 
 
Triangle Symbol : P/E 1E5 Times
Square Symbol :  P/E 1E4 Times
 
圖六十五: NAND 陣列下經過源級邊
際射入執行多層級“01”狀態反覆分
別經過 10K 與 100K 次寫入/抹除後之
耐久性。 
圖六十五則比較了當“01”狀態分
別經過了 10K 與 100K 次的耐久性測
試後，可以發現其初始狀態的臨界電
壓值變化將大於 1 伏特以上，這主要
的原因是由於熱電洞抹除所造成的傷
害，其將大於多位元層級區間所能容
忍的範圍內。 
10
-1
10
0
10
1
10
2
10
3
10
4
10
5
10
6
10
7
10
8
10
9
0
1
2
3
4
5
6
7
"11" State
"10" State
"01" State
 T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 V
th
 (
V
)
Retention Time (Sec)
@ RT Measurement
10 Years
Life Time
 
 
Triangle : P/E 10k cycling 
Square : P/E 1 Time
"00" State
 
圖六十六: NAND 陣列下經過源級邊
際射入執行多層級 4 種狀態反覆 10K
次寫入/抹除後之儲存性特性曲線。 
 36
持正確的判讀之內，說明此元件的優
異可靠度。 
 
c. 選擇性隱藏式閘極記憶體陣列結
構在每單元胞儲存二位元中對第
二位元讀取效應的物理影響機制
與電性模擬 
由於電荷儲存於多晶矽浮動閘極
中為均勻分布的情況，因此傳統多晶
矽閘極記憶體只能操作在單細胞單位
元下之情況。因此，最近利用氮化矽
儲存層來取代傳統多晶矽浮動閘極的
技術非常的被重視，其中一個最重要
的因素即是氮化矽儲存層可以適當的
利用通道熱電子注入效應而局部捕陷
電子，分別靠近源極與汲極端的兩邊
來儲存電荷，即能達到在單一細胞中
二位元的操作。 
BL BL
Word Line
SG
Gate
Oxide
Oxide
Oxide
Oxide
Bit 1Bit 2
Nitride
Forward Read 
Program Bit 1 
Reverse Read
VDVS
 
圖七十: 具連續式字元控制閘之隱藏
式選擇性閘極記憶體元件結構圖，其
中又分別標示逆向讀取位元一與順向
讀取位元二之操作方式。 
如同圖七十在隱藏式選擇性閘極
結構中所示，利用通道熱電子注入效
應而局部儲存在汲極端之電荷可以視
為“位元一”；相對的，利用通道熱電子
注入效應而局部儲存於源極端之電荷
可以視為“位元二”，利用此方式即可以
順利的達到單細胞二位元之操作，有
效的增加元件密度為原來的兩倍。緊
接著要克服的問題即是如何正確的讀
取這兩個位元，首先我們以能正確讀
取位元一當作目標，由於電流在元件
中可以有兩種不同的流動方向，我們
定義其將偏壓加在位元線與儲存位元
為同一邊之情況，稱為順向讀取，如
圖七十所示；反之，若將偏壓加在位
元線與儲存位元為另一邊之情況，稱
為逆向讀取，如圖七十所示。由於當
隱藏式選擇性閘極記憶體元件利用順
向讀取而讀取位元一時，在位元端所
加上的讀取偏壓對於 PN 接面為逆向
偏壓，因此會在 PN 接面上產生更大的
空乏區，而此空乏區間會隨著逆向偏
壓的逐漸增加而遮蔽在氮化矽中所儲
存的電荷效應，使得位元一的記憶窗
變化縮小，甚至完全遮蔽電荷效應而
使記憶窗毫無變化。為了避免此現象
的發生而產生讀取錯誤，我們需要利
用逆向讀取來讀取位元一，此時逐漸
擴張的空乏區將不再遮蔽位元一，卻
能同時有效遮蔽位元二之儲存電荷，
使得位元一的記憶窗讀取正確。然而，
當元件持續微縮時，由於不理想的短
通道效應，位元二之儲存電荷並非能
完全遮蔽，此時無法遮蔽的位元二之
儲存電荷將影響位元一的臨界電壓值
變化，我們即將此效應稱之為二位元
效應。由於二位元效應的影響，當記
憶體元件欲操作在多位元層級以提高
有效元件密度時，勢必會使偵測區間
受到變化而影響可靠度，當二位效應
接近 0.3 伏特的變化值時，幾乎佔據原
本 1 伏特的變化區間達到了三分之ㄧ
的大量變化，若再加上考量其他考靠
度效應，則傳統記憶體幾乎沒有能力
完成多位元層級的操作條件，因此我
 38
以更有效遮蔽不理想電荷的影響。 
-1.0 -0.5 0.0 0.5 1.0
-0.4
-0.2
0.0
0.2
0.4
0.6
0.8
 
 
E
le
c
tr
ic
a
l 
P
o
te
n
ti
a
l 
(V
)
Lateral Position (um)
Vsg=1.8V 
VD=0V
 VWL=2V
 VWL=1.6V
 VWL=1.2V
 VWL=0.8V
 VWL=0.4V
 
圖七十四: 具連續式字元控制閘之隱
藏式選擇性閘極記憶體元件之字元閘
極對通道電位變化模擬特性圖。 
緊接著，為了調整多位元層級操
作的可靠偏壓，我們將位元一寫入至
不同的多位元層級如圖七十三所示，
其中我們固定隱藏式選擇性閘極的偏
壓為 1.6 伏特，再逐漸增加位元端的逆
向讀取偏壓從 1.2 伏特至 2.0 伏特時，
可以發現在連續性字元閘極之隱藏式
選擇性閘極快閃記憶體中，必須將位
元端的逆向讀取偏壓調整至大於 2.0
伏特時，才能有較好的抑制二位元效
應的產生。為了能更了解連續性字元
閘極之隱藏式選擇性閘極快閃記憶體
中的逆向讀取操作機制，我們利用電
腦輔助模擬軟體來模擬其電位隨著連
續性字元閘極電壓變化而產生的影響，
如圖七十四所示。圖七十四顯示了連
續性字元閘極電壓分別為 0、0.4、0.8、
1.2、1.6、2、4 伏特時的通道電位分布
圖，在此我們固定隱藏式選擇性閘極
偏壓為 1.8 伏特，我們可以發現當連續
性字元閘極之隱藏式選擇性閘極快閃
記憶體中在完成逆向讀取的過程中，
由於連續性字元閘極的結構，因此會
讓通道電位同時感受到其偏壓影響。
然而，當在位元一儲存電荷載子後，
會使得通道電位產生下降的變化，因
此造成讀取時有二位元效應的發生。
為了解決此因素可能對記憶體讀取操
作造成的可靠度影響，圖七十五應用
了具分離式字元閘極之隱藏式選擇性
閘極快閃記憶體結構，不同於連續性
字元閘極的結構，據分離式字元閘極
之結構可以分別獨立控制其左右兩端
的字元閘極偏壓。 
如圖七十五顯示了具分離式字元
閘極之隱藏式選擇性閘極快閃記憶體，
其中亦清楚的表達了順向讀取與逆向
讀取的操作方式。 
BL BL
Silicon Substrate
WL
Gate
WL
GateSG
Gate
Oxide
Oxide
Oxide
Oxide
VDS
VRW
VS
Bit 1Bit 2
VLW
VSG
Nitride
Forward Read 
Program Bit 1 
Reverse Read
 
圖六: 具分離式字元控制閘之隱藏式
選擇性閘極記憶體元件結構圖，其中
又分別標示逆向讀取位元一與順向讀
取位元二之操作方式。 
圖七十六則是分別在不同位元端
偏壓為 0.1 伏特與 1.8 伏特下所完成的
順向讀取與逆向讀取的電流電壓特性
曲線圖；其中當使用位元端小偏壓為
0.1 伏特時，不論順向讀取或逆向讀取
方式可以發現其臨界電壓值有明顯的
變化，主要的原因如同在連續性字元
閘極結構一樣，是因為其位元端偏壓
不足以在順向讀取時完全遮蔽所儲存
 40
憶體元件為什麼能比連續性字元閘極
有更好的抑制不理想二位元效應，我
們再次使用電腦輔助模擬軟體來比較
其通道電位在讀取時所造成的差異性，
如圖七十九所示。圖七十九為具分離
式字元閘極之記憶體元件在其變化其
單一端字元閘極分別為 0.4、0.8、1.2、
1.6、2、4 伏特下之通道電位變化，其
中我們可以發現原本儲存在位元一下
之通道電荷雖然使得通道電位下降，
然而靠著單一端字元閘極在讀取前的
有效抑制其儲存電荷造成的電位影響，
使得讀取位元二時不再受到位元一電
荷電位所造成的影響，這是為什麼具
分離式字元閘極記憶體元件能比連續
性字元閘極記憶體元件有更好的耐二
位元效應的原因。 
三、結論與討論 
在子計畫一(新穎金屬矽化物應
用於快閃記憶體與薄膜電晶體之整合
型研究)，我們成功的製作出新穎的對
稱性垂直通道鎳金屬矽化物複晶矽薄
膜電晶。元件導通狀態的電流可以藉
由俱鎳金屬矽化物的源/汲極來降低串
連阻抗因而提高其導通電流。元件關
閉狀態的漏電流可以有效的藉由增加
氧化層過蝕刻深度來改善，同時可以
增加開關電流比。此外，將閘極氧化
層厚度微縮後可以大幅的改善次臨界
擺幅。元件關閉狀態的漏電流也可以
有效的藉由增加懸浮的 N 摻雜區長度
來改善；並且此現象不會因為氧化層
過蝕刻深度與閘極氧化層厚度的改變
而有所改變。並且為了解決通道微縮
所遭遇的 DIBL 與 SCE 問題，一新穎
結構流程被成功研發(閘極環繞式多
晶矽10奈米級奈米線通道結構搭配抬
昇式源極/汲極之薄膜電晶體)。與傳
統平面薄膜電晶體相比，其具備陡峭
之次臨界擺幅、高電流開關比及更佳
之驅動電流。另外一方面，由於閘極
環繞與全空乏操作，汲極誘發能障降
低與浮體之現象亦被大幅抑制；後續
本研究群就聚焦於這樣一個新穎元件
在未來三維積體電路之應用上之研究。
再者，我們嘗試將隱藏式選擇性閘極
結構記憶體元件整合至薄膜電晶體，
此元件可以利用更有效率的源極端注
入方式來達到較快的寫入速度、較大
的記憶體窗、可忽略的 2-bit 效應和長
時間的載子儲存能力，而且發現兩個
位元所儲存的資訊並不會因操作次數
增加而有干擾的現象發生，而元件的
製作過程具有低成本的優勢，並且和
現在的 COMS 製程有高度的相容性。 
在子計畫二，本實驗成功地呈現
出利用臨場方法將氮化矽內嵌矽奈米
晶體之 SONOS 型記憶體元件，此元件
可以利用多層式載子儲存與 2-bit/cell
儲存，來達到高密度記憶體元件應用。
此新穎的結構具有較大的記憶窗、較
低的操作電壓、較快的操作速度、可
忽略的 2-bit 效應、長時間的載子儲存
能力和較好的可靠度，而且發現在沈
積時間為 30 秒與 60 秒分別有較佳有
的記憶窗與較佳的載子儲存能力，使
用 In-situ 製程方法相當簡單、低成本
和現在的 COMS 製程有高度的相容
性。 
最後，在子計畫三，我們首次提
出了新穎的動態臨界源極邊際射入方
式並成功的操作在隱藏性選擇式閘極
記憶體元件，同時我們利用電腦輔助
模擬軟體證明了其高效率的寫入方式
是由於有效的提升載子注入區的電場
 42
transportation mechanism of the 
TaN/HfO2/IL/Si structure with 
silicon surface fluorine implantation,” 
IEEE TRANSACTIONS ON 
ELECTRON DEVICES, Vol. 55(7), 
pp.1639-1646, JUL 2008. 
4. T. Y. Chiang, T. S. Chao, Y. H. Wu, 
and W. L.Yang,” High program/erase 
speed SONOS with in-situ silicon 
nanocrystal,” IEEE ELECTRON 
DEVICE LETTERS,  Oct., 29 (10), 
pp.1148-1151, 2008 . 
5. M. W. Ma, T. S. Chao, T. Y. Chiang, 
W. C. Wu, and T. F. Lei “Impacts of 
N2 and NH3 Plasma 
Surface-Treatment on High 
Performance LTPS-TFT with High-k 
Gate Dielectric,” IEEE Electron 
Device Lett.,  29(11), pp.1236-1238, 
Nov.,2008 . 
6. K. H. Ko, S. H. Chuang, W. C. Wu, 
T. S. Chao, J. H. Chen, M. W. Ma, R. 
H. Gao, amd M. Y. Chiang, “X-ray 
Photoelectron Spectroscopy Energy 
Band Alignment of CoTiO3 High-K 
Dielectric,” Appl. Phys. Lett.,  Sep., 
93 (9), 092907, 2008 . 
7. T. I. Tsai, H. C. Lin, Y. J. Lee, K. S. 
Chen, J. Wang, F. K. Hsueh, T. S. 
Chao, T. Y. Huang,” Impacts of a 
buffer layer and hydrogen-annealed 
wafers on the performance of 
strained-channel nMOSFETs with 
SiN-capping layer,” Solid-State 
Electronics, 52(10), 
pp.1518-1524,   Oct., 2008.  
8. W. C. Wu,  T. S. Chao, T. H. Chiu, 
J. C. Wang, C. S. Lai, M. W. Ma, and 
W. C. Lo “Positive Bias Temperature 
Instability (PBTI) Characteristics of 
Contact Etch Stop Layer Induced 
Local Tensile Strained HfO2 
nMOSFET" IEEE Electron Device 
Lett.,  29(12), pp.1340-1343, 2008. 
9. M. W. Ma, T. Y. Chiang, W. C. Wu, 
T. S. Chao, and T. F. Lei” 
Characteristics of HfO2/Poly-Si 
Interfacial Layer on CMOS 
LTPS-TFTs With HfO2 Gate 
Dielectric and O2 Plasma Surface 
Treatment” IEEE Trans. On Electron 
Dev. 55, (12), pp. 3489-3493, DEC 
2008.    
10. T. Y. Lu, C. M. Wang, and T. S. 
Chao,” Enhancement of 
Stress-Memorization Technique on 
nMOSFETs by Multiple Strain-Gate 
Engineering,” Electrochem. And 
Solid State Letters, 12(1), H4-H6, 
2009.  
11. P. Y. Kuo, T. S. Chao, J. T. Lai, and 
T. F. Lei,” Vertical n-Channel 
Poly-Si Thin-Film Transistors With 
Symmetric S/D Fabricated by 
Ni-Silicide-Induced 
Lateral-Crystallization Technology,” 
IEEE Electron Device Lett.  30 (3), 
pp. 237-239, 2009 .  
12. P. Y. Kuo, T. S. Chao, J. S. Huang, T. 
F. Lei,” Poly-Si Thin-Film Transistor 
Nonvolatile Memory Using Ge 
Nanocrystals as a Charge Trapping 
Layer Deposited by the 
Low-Pressure Chemical Vapor 
Deposition,” IEEE Electron Device 
Lett.  30 (3), pp. 234-236, 2009 . 
 44
22. T. Y. Chiang, Y. H. Wu, William C. Y. 
Ma, P. Y. Kuo, K. T. Wang, C. C. 
Liao, C. R. Yeh, W. L. Yang, and T. 
S. Chao, ” Characteristics of 
SONOS-Type Flash Memory With 
In Situ Embedded Silicon 
Nanocrystals” IEEE Trans. On 
Electron Dev. 57 (8), Aug.,  
pp.1895-1902, 2010. 
23. K. T. Wang, T. S. Chao, W. C. Wu, 
W. L. Yang, C. H. Lee, T. M. Hsieh, 
J. C.  Liou, S. D. Wang, T. P. Chen, 
C. H. Chen, C. H. Lin, and H. H. 
Chen” High-Reliability 
Dynamic-Threshold Source-Side 
Injection for 2-Bit/Cell With MLC 
Operation of Wrapped Select-Gate 
SONOS in NOR-Type Flash 
Memory”  IEEE Trans. On Electron 
Dev.   57 (9), pp.2335-2338, 
SEP ,2010. 
24. K. T. Wang, W. C. Lin and T. S. 
Chao,” The Zero Temperature 
Coefficient (ZTC) Point Modeling of 
DTMOS in CMOS Integration,” 
IEEE Electron Dev. Letts. 31(10), 
pp.1071-1073, OCT 2010. 
25. S. H. Chuang, M. L. Hsieh, S. C. Wu, 
H. C. Lin, T. S. Chao, and T. H. 
Hou,” Fabrication and 
Characterization of High-k Dielectric 
Nickel Titanate Thin Films Using a 
Modified Sol-Gel Method,” Journal 
of the American Ceramic Society, 
Vol. 94 (1), pp. 251-255, 2010. 
26. Y. H. Wu, P. Y. Kuo,  Y. H. Lue, Y. H. 
Chen, and T. S. Chao,” Novel 
Symmetric Vertical Channel 
Ni-Salicided Poly-Si Thin-Film 
Transistors with High ON / OFF 
Current Ratio,” IEEE Electon Dev. 
Letts. Vol. 31(11), pp. 1233-1235, 
NOV 2010.   
27. T. Y. Chiang, William C. Y. Ma, Y. H. 
Wu, K. T. Wang, and T. S. Chao “A 
Novel PN-Diode Structure of 
SONOS-type TFT NVM with 
Embedded Silicon-Nanocrystals,” 
IEEE Electon Dev. Letts. Vol. 
31(11),pp. 1239-1241 ,Nov 2010. 
28. C. C. Liao, M. C. Lin, T. U. Chiang, 
and T. S. Chao “Impact of Strain 
Layer on Gate Leakage and 
Interface-State for nMOSFETs 
Fabricated by Stress-Memorization 
Technique” Electrochem. And Solid 
State Letters, Vol. 14(11), PP. 
1130-1132, 2011. 
29. Y. H. Lu, C. H. Chien, P. Y. Kuo, M. 
J. Yang, H. Y. Lin, and T. S. Chao 
“ High-Performance Poly-Si TFTs 
of Top-Gate with High-kappa 
Metal-Gate Combine the Laser 
Annealed Channel and Glass 
Substrate” Electrochem. And Solid 
State Letters, Vol. 14(1), PP. 
1117-1120, 2011. 
30. Y. J. Lee, Y. L. Lu, Z. C. Mu, F. K. 
Hsueh, T. S. Chao, Y. C. Wu“High 
Tensile Stress with Minimal Dopant 
Diffusion by Low Temperature 
Microwave Anneal” Electrochem. 
And Solid State Letters, Vol. 14(5), 
PP. H191-H193, 2011 
31. Y. H. Lu, P. Y. Kuo, Y. H. Wu, Y. H. 
Chen, T. S. Chao “ Novel 
 46
3. C. H. Wu, J. T. Sheu and T. S. Chao,” 
Electrical Properties and 
Photo-response of SiNWs with 
Selective Anchored Gold 
Nanoparticles by using Scanning 
Probe Bond Breaking 
Nanolithgraphy,” 2008 Solid State 
Devices and Materials, Tsukuba, 
Japan, Sep. 2008, H-9-6. 
4. T. H. Chang, T. S. Chao, and T. F. 
Lei, “Performance Enhancement of 
SONOs Flash Memory using Wet 
Oxidation and Embedded Silicon 
Nanocrystals in Nitride,” 21st 
International Microprocesses and 
Nanotechnology Conference, 
Fukuoka, Japan, Oct. 2008, 28B-3-1. 
5. W. C. Wu, C. S. Lai, S. C. Lee, M. W. 
Ma, T. S. Chao, J. C. Wang, C. W. 
Hsu, P. C. Chou, J. H. Chen, K. H. 
Hao, W. C. Lo, T. Y. Liu, L. L. Tay, 
and N. Rowell, “ Fluorinated HfO2 
Gate Dielectrics Engineering for 
CMOS by pre- and post-CF4 Plasma 
Passivation,” 2008 Int'l Electron 
Devices Meeting, Dec. 2008, San 
Francisco, USA. 
6. Y. H. Wu, T. Y. Chiang, S. H.  
Liu,W. L. Yang, T. S. Chao, and F. T. 
Chin "SONOS Memories with 
Embedded Silicon Nanocrystals in 
Nitride by In-situ Deposition 
Method" IEEE Integrated Circuit 
Design and Technology and Tutorial, 
pp. 195-198, June, 20008. 
7. M. W. Ma, T. S. Chao, T. F. 
Lei,”High Performance LTPS-TFT 
Technology for the Application of 
3-D Integration and 
System-on-Panel,” 2008 Int’l 
Electron Devices and Materials 
Symposium, A-2, Nov., 2008. 
(invited)  
8. W. C. Wu, T. S. Chao, K. T. Wang, 
S. C. Lee, T. H. Chiu, T. Y. Lu, C. S. 
Lai, J. C. Wang, M. W. Ma,K. H. 
Kao  and W. C. Lo,” Novel 
Dynamic Threshold Voltage Contact 
Etching Stop Layer (DT-CESL) 
Strained HfO2 nMOSFET for Very 
Low Voltage Operation 
(0.7V),“ SSDM-2009. Oct. Sandi, 
Japan. 
9. S. C. Wu, R. C. Yen, C. K. Deng, T. 
S. Chao, S. H. Chuang and T. F. 
Lei,”Characterization of 
Polycrystalline Silicon Thin-Film 
Transistors with Nickel-Titanium 
Oxide Gate Dielectric Coating by 
Sol-Gel Method, “ SSDM-2009, Oct. 
Sandi, Japan. 
10. S. C. Wu, C. Lo, C. K. Deng, T. S. 
Chao, S. H. Chuang, T. H. Hou and 
T. F. Lei, “ Characterization of 
Polycrystalline Silicon Thin-Film 
Transistors With Nickel-Titanium 
Oxide Films by Sol-Gel 
Spin-Coating Method,” iedms-2009, 
Taiwan, CGU, Nov. 
11. Y. J. Lee, Y. C. Lin, and T. S. Chao,” 
The Temperature Effects of 
nMOSFETs under AC Stress on 
HfO2 and HfZrO Gate Dielectrics, 
“ iedms-2009, Taiwan, CGU, Nov. 
12. Y. J. Lee, Y. C. Lin, and T. S. 
Chao ,”The Comparison of Trapping 
 48
selective emitter by Laser-induced 
annealing for p-type solar cell 
application” ,ECS 2011,May 
24. Je-Wei Lin ,En-Ting Liu, 
Chien-Hung Wu, Ing-Jar Hsieh, 
Terry Wang , Tien-Sheng 
Chao,”Formation of Laser 
texturization by modify laser 
processing parameters and acid 
etching time”, ECS 2011,May 
25. Yi-Hsien Lu, Po-Yi Kuo, Yi-Hong 
Wu, Yi-Hsuan Chen, Tien-Sheng 
Chao, “Novel GAA Raised Source / 
Drain Sub-10-nm Poly-Si NW 
Channel TFTs with Self-Aligned 
Corked Gate Structure for 3-D IC 
Applications,” P-8A-3, VLSI-2011, 
JAPAN, Rihga Royal Hotel Kyoto, 
June. 
26. Yi-Hsien Lu, Po-Yi Kuo, Yi-Hong 
Wu, Tien-Sheng Chao, 
“High-Performance Poly-Si Poly Fin 
Channel TFTs,” P-B3-5, INEC-2011, 
Chang Gung University, Kweishan, 
Taoyuan, Taiwan, June. 
27. Chia-Chun Liao, Min-Chen Lin, 
Shao-Xuan Liu, Tien-Sheng Chao, 
“Impacts of SiN and Backside 
Amorphous Silicon on Electrical 
Characteristics of Polysilicon 
Thin-Film Transistors”,(INEC) , 
2011 
28. Min-Chen Lin, Chia-Chun Liao, 
Tsung-Yu Chiang, Chun-Jung Su, 
Tien-Sheng Chao, “High-K 
Dielectrics Deposited by 
Thermal/Remote Plasma ALD with 
Different Post-Metal Annealing for 
Nonvolatile Memory Application,” 
IEEE International Nano Electronic 
conference (INEC), 2011 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 50
in IEDM Tech. Dig., pp. 893-896, 
2004. 
[12]  M. She and T. J. King, 
“Impact of crystal size and tunnel 
dielectric on semiconductor 
nanocrystal memory performance,” 
IEEE Trans. Electron Devices, vol. 
50, no. 9, pp. 1934-1940, Sep. 
2003. 
[13]  M. Takata, S. Kondoh, T. 
Sakaguchi, H. Choi, J.-C. Shim, H. 
Kurino, and M. Koyanagi, “New 
nonvolatile memory with extremely 
high density metal nano-dots,” in 
IEDM Tech. Dig., pp. 553-556, 
2003. 
[14]  M. K. Cho and D. M. Kim, 
“High performance SONOS 
memory cells free of drain turn-on 
and over-erase: compatibility issue 
with current flash technology” 
IEEE Electron Device Lett., vol. 21, 
no. 8, pp. 399-401, 2000. 
[15]  T. Y. Chan, K. K. Young, and 
C. Hu, “A true single-transistor 
oxide-nitride-oxide EEPROM 
device” IEEE Electron Device Lett., 
vol. 8, no. 3, pp. 93-95, 1987. 
[16]  Y. K. Lee, T. H. Kim, S. H. 
Lee, J. D. Lee and B. G. Park, 
“Twin-bit 
silicon-oxide-nitride-oxide-silicon 
(SONOS) memory by inverted 
sidewall patterning (TSM-ISP),” 
IEEE Transactions on 
Nanotechnology, vol. 2, pp. 
246-252, 2003. 
[17]  E. Lusky, Y. Shacham 
Diamand, I. Bloom and B. Eitan, 
“Electrons retention model for 
localized charge in 
oxide-nitride-oxide (ONO) 
dielectric,” IEEE Electron Device 
Lett., vol. 23, pp. 556-558, 2002. 
[18]  W. J. Tsai, N. K. Zous, C. J. 
Lie, C. C. Liu, C. H. Chen and T. 
Wang, “Data retention behavior of 
a SONOS type two-bit storage flash 
memory cell,” in IEDM Tech. Dig., 
pp. 719-722, 2001. 
[19]  T. Sugizaki, M. Kobayashi, M. 
Minakata, M. Yamaguchi, Y. 
Tannura, Y. Sugiyama, T. Nakanishi 
and H. Tanaka, “Novel multi-bit 
SONOS type flashing memory 
using a high-k trapping layer,” in 
VLSI Symp. Tech. Dig., pp. 27-28, 
2003. 
[20]  S. K. Samanta, P. K. Singh, W. 
J. Yoo, G. Samudra, Y. C. Yeo, L. K. 
Bera and N. Balasubramanian, 
“Enhancement of memory window 
in short channel non-volatile 
memory devices using double layer 
tungsten nanocrystals,” in IEDM 
Tech. Dig., pp. 170-173, 2005. 
[21]  Y. H. Lin, C. H. Chien, C. T. 
Lin, C. Y. Chang, and T. F. Lei, 
“Novel two-bit HfO2 nanicrystal 
nonvolatile flash memory,” IEEE 
Trans. Electron Devices, vol. 53, no. 
4, pp. 782-789, Apr. 2006. 
[22]  T. Baron, F. Martin, P. Mur, C. 
Wyon, M. Dupuy, C. Busseret, A. 
Souifi, and G. Guillot, “Low 
pressure chemical vapor deposition 
 52
pp.719-722, 2001. 
[33]  K. T. Chang, W. M. Chen, C. 
Swift, J. M. Higman, W. M. 
Paulson, and K. M. Chang, “A New 
SONOS Memory Using 
Source-Side Injection for 
Programming”, IEEE Electron 
Device Lett., vol. 19, pp. 253-255, 
1998. 
[34]  F. Assaderaghi, D. Sinitsky, S. 
Parke, J. Boker, P. K. Ko, and C. 
Hu, “A dynamic threshold-voltage 
MOSFET (DTMOS) for ultra-low 
voltage operation,” in IEDM Tech. 
Dig., pp. 809–812, 1994. 
[35]  S. J. Chang, C. Y. Chang, T. S. 
Chao, and T. Y. Huang, “High 
performance 0.1 um Dynamic 
threshold MOSFET using indium 
channel implantation,” IEEE 
Electron Device Lett., vol. 21, p. 
127, Mar. 2000. 
[36]  T. Tanaka, Y. Momiyama, and 
T. Sugii, “Fmax enhancement of 
dynamic threshold-voltage 
MOSFET (DTMOS) under 
ultra-low supply voltage,” in IEDM 
Tech. Dig., pp. 423-426, 1997. 
[37]  S. J. Chang, C. Y. Chang, C. 
Chen, T. S. Chao, Y. J. Lee, and T. 
Y. Huang, “High-Performance and 
High-Reliability 80-nm 
Gate-Length DTMOS with Indium 
Super Steep Retrograde Channel,” 
IEEE Trans. Electron Devices, Vol. 
47, pp. 2379-2384, 2000. 
[38]  T. Hiramoto and M. Takamiya, 
“High Drive-Current Electrically 
Induced Body Dynamic Threshold 
SOI MOSFET (EIB-DTMOS) with 
Large Body Effect and Low 
Threshold Voltage,” IEEE Trans. 
Electron Devices, Vol. 48, pp. 
1633-1640, 2001. 
[39]  J. D. Blauwe, “Nanocrystal 
Nonvolatile Memory Devices,” 
IEEE Transaction on 
Nanotechnology, vol. 1, pp. 72-77, 
2002. 
[40]  Y. T. Lin, P. Y. Chiang, C. S. 
Lai, S. S. Chung, George Chou, C. 
T. Huang, Paul Chen, C. H. Chu, 
and C. C.-H. Hsu, “New insights 
into the charge loss components in 
a SONOS flash memory cell before 
and after long term cycling” 
Physical and Failure Analysis of 
Integrated Circuits, IPFA 2004, pp. 
239-242. 
[41]  P.-Y. Kuo, Y.-S. Huang, Y. H. 
Lue, T. S. Chao, C.-C. and T. F. Lei, 
“The Characteristics of n- and 
p-Channel Poly-Si Thin-Film 
Transistors with Fully Ni-Salicided 
S/D and Gate Structure,” J. 
Electrochem. Soc., vol. 257, no. 1, 
pp. H113–H119, 2010. 
[42]  F. Silveira, D. Flandre, and P. 
G. A. Jespers, “A gm=ID 
methodology for the design of 
CMOS analog circuits and its 
application to the synthesis of a 
silicon-on-insulator micropower 
OTA,” IEEE J. Solid- State Circuits, 
vol. 31, pp. 1314–1319, Sept. 1996. 
[43]  I. P. Colinge, “Thin-film, 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 97-2221-E-009-152-MY3 
計畫名稱 內嵌矽奈米點之 SONOS 記憶體元件 
出國人員姓名 
服務機關及職稱 
國立交通大學電子物理學系(所) 博士後研究員 郭柏儀 
會議時間地點 2011/06/14~16 日本京都 
會議名稱 2011 symposium on VLSI Technology and Circuits 
 
一、參加會議經過 
   此次主要目的是參加在日本京都舉辦的 2011 symposium on VLSI Technology and Circuits
國際會議並發表一篇論文，此會議是針對超大型積體電路(VLSI)的技術與電路發表業界與學
界的最新成果，每年舉辦時都是全球相關企業與學術界注目的焦點，本人所參加的領域為
VLSI Technology 部分，其領域相當廣泛，分為: 
 New concepts and breakthroughs in VLSI processes and devices including Memory, Logic, 
I/O, and I/F (RF/Analog/Mixed-Signal/High-Voltage, Imager, MEMS, etc.) 
 Advanced gate stacks and interconnects in VLSI processes and devices 
 Advanced lithography and fine-patterning technologies for high-density VLSI 
 New functional devices beyond CMOS with a path for VLSI implementation 
 Packing of VLSI devices including 3D-system integration 
 Advanced device analysis, materials and modeling for VLSI 
 Reliability related to the above devices 
 Theories and fundamentals related to the above devices 
 New concepts and technologies for VLSI manufacturing 
 Design enablement (including technology and circuit design interactions in advanced CMOS 
nodes) 
 Heterogeneous integration of non-Si substrates/materials on Si substrate    
  本人在 6/13 搭飛機前往京都，在當地時間 6/13 下午 5 點左右抵達。隔天一早隨即前往會議
會場註冊與參加會議。此次本人論文發表的時間與順序為 6/15 之 Session 8A : 3D Integration。 
   第一天(6/14)的會議內容包含五個議題，分別為 1: FinFETs; 2: RRAM; 3: Advanced CMOS; 
4: High Mobility Channel Devices; 5: NAND Flash Memory，其中的 FinFETs、Advanced CMOS
與 High Mobility Channel Devices 此三項議題對本人的研究有相當大的幫助，充分了解到目前
業界在這分面的最新發展與研究成果，這天的議程中出現許多新穎元件，值得我們去探討與
研究，收穫良多。 
   第二天(6/15)的會議內容包含七個議題，分別為 1: Process Technology; 2:PCRAM; 3: Design 
Enablement I; 4: Novel Devices; 5: Highlights; 6: 3D Integration; 7: Reliability and Stability，由於
議題眾多，選了與本人研究相關的 Process Technology、Novel Devices、Highlights 與 3D 
Integration 四個議題；其中在 6/15 下午的 Session 8A : 3D Integration 議題中，我們所發表的論
三、建議： 
   今年能在此知名國際會議上發表論文，特別珍惜這種難得的機會。在此會議行程中把握住
機會盡量參加不同議題的演講，除了學習專業領域的知識外，更增廣了國際觀，參與國外參
加會議的這幾天中，也讓我在英語的表達能力上進步不少。此次赴美國參與此重要會議，深
刻體會到歐美日各國在超大型積體電路技術發展之深厚基礎。雖然半導體業在國內政府大力
支持下已成為重點產業，但在實際上與國外仍有些許差距，尤其是學界的差距更是大，雖然
此重要的國際性會議以業界為主導，但也不乏許多外國名校的學界論文在此發表，國內除了
實驗設備的差距外，缺乏踏實的理論基礎將會是發展的一大瓶頸。若要突破目前研究之瓶頸，
我們實在需要提升研究的創新性並建構穩固的學術基礎。參加完會議之後，特別深感自己研
究方向雖正確，但缺乏有力的理論基礎與量測方法來輔助研究的成果，因此建議學校獲國科
會應多加補助學生或研究學者出席國際會議，參加會議才能增廣見聞，進而找出正確的研究
方向。或是國內也可多舉行大型國際會議，邀請國內外著名學者參加，以提升學界之競爭力。 
    
四、攜回資料名稱及內容： 
1. 攜回會議紙本論文集與論文電子檔CD各一份，內容包含此次會議所有論文。 
2. 其他相關之國際性學術會議資料數份。 
 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：趙天生 計畫編號：97-2221-E-009-152-MY3 
計畫名稱：內嵌矽奈米點之 SONOS 記憶體元件 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 37 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 28 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 8 0 100%  
博士生 8 0 100%  
博士後研究員 1 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
