18.03.2010, LVD:

Дополнительные сигналы на 3064:

(a6 a7 a14 a15) a10 a11 a12 a13
(d0 d7) d1 d2 d3 d4 d5 d6
rd0 rd1 rd2 rd3 rd4 rd5 rd6 rd7
ra6 ra7 ra10 ra11 ra12 ra13 ra14 ra15

свободные ноги: 6шт


АХТУНГ! как через цплд будет проходить DMA в память. это вдобавок
к вопросам в тодо.тхт по адресной адресации адресованных чипов адресуемой памяти.


старые озу: A0..A18 (512kb) x4 = 2048kb. A0..A18 + 4xCS
новые озу: A0..A20 (2048kb) x2 = 4096kb. A0..A20 + 2xCS

Как сделать ФПГА универсальной для обоих вариантов ОЗУ?
Из фпга выходят 4xCS и был изначально предусмотен выход ещё одного
адресного разряда. Этот разряд можно сразу подать на A20 ОЗУ,
а цплдой делать из 4 рамцсов - два и доп. адресный разряд A19.

При холодном старте из цплд процу видны только последние 64кб из первого
чипа ОЗУ (только RAMCS0 и пуллапы на адреса). 512-64kb..512kb
Новые чипы по 2048kb.
newRAMCS0, ram.A19=0, ram.A20=0, ram.A18=1, ram.A17=1, ram.A16=1.

Предполагалось такое декодирование в фпга:
memA0..18  -> ramA0..18,
memA19,A20 -> RAMCS0..3
memA21     -> ramA20
Тогда в старом варианте (revB) будут адресоваться 2 метра, а еще два заворачиваться.
В новом - все 4 (с учётом перекодирования 4х ЦСов в два и адрес в цплд).

тут ноги цплд: 4 входа рамцсов, два выхода рамцсов, один выход адреса.
6 ног (столько и свободно, всё равно под завязку).

НЕДОСТАТОК: нельзя запаять 1 чип вместо 2 (2 метра вместо 4).


Как можно обойти это? ramцсы должны зависеть только от memA21.
Итого: ramcs0..3+mema21 -> ramA19,ramA20,ramcs0..1

нехватит ног в ЦПЛД!!!

отсосайтунг...



Поддержка ДМА в цплд.
Z80+FPGA будут лезть в озу через буфер для адресов (однонаправленный) и буфер
для данных (двунаправленный) в цплд.
Можно буфером данных управлять сигналами memoe, memwe (которыми управляет
цплд в режиме бута и фпга - в нормальном режиме), которые будут входами.
тогда не нужен бусак на цплд.

ПРОБЛЕМА: memwe поднимается позже, чем memoe при записи! Потому при включении
мемое буфер перейдет в режим чтения из ОЗУ, а зетник-то собрался писать!
буфер и зетник будут работать навстречу до момента включения мемве.

Можно, конечно, смотреть на mreq+rd+wr (не включая буфер данных, когда нет ни рд,
ни вр). Но тогда с ДМА как быть (когда работает фпга, а зетник в отключке)?

еще проблема: при работе
с ПЗУ как быть? (пзу 5вольтовое и находится со стороны зетника, а не со стороны
3вольтовой памяти). Можно смотреть на romcs (уже заведён на цплд).


Глобальное решение - поставить цплд-буфер между
Z80 и ROM с одной стороны, фпга и рам с другой.
Тогда в работу фпга с рамой буфер не вмешивается, так как зетник в отключке,
но зато надо буферизовать при работе с фпга (порты ввода-вывода).
При работе с ромой буферизовать нельзя. Надо такой вариант обдумать.




ВАЖНО!
после всех решений относительно переадресации чипов памяти, буферизации адресов и
данных, надо посчитать времянки, убедившись, что на 24мгц всё будет работать.

