TimeQuest Timing Analyzer report for multicycle
Tue Mar 25 11:44:20 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Minimum Pulse Width: 'clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'clock'
 23. Fast Model Hold: 'clock'
 24. Fast Model Minimum Pulse Width: 'clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; multicycle                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                ;
+--------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                            ; Status ; Read at                  ;
+--------------------------------------------------------------------------+--------+--------------------------+
; //SRVD/Homes$/zhangz64/Desktop/lab7/multicycle/multicycle/multicycle.sdc ; OK     ; Tue Mar 25 11:44:13 2014 ;
+--------------------------------------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.89 MHz ; 92.89 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 4.617 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.528 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.617 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.055     ; 5.364      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.771 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.213      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 4.781 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.052     ; 5.203      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.014 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.062     ; 4.960      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.197 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.784      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.239 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.055     ; 4.742      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.352 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.052     ; 4.632      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.488 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.493      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.501 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.052     ; 4.483      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.733 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.241      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.734 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.062     ; 4.240      ;
; 5.773 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[3] ; clock        ; clock       ; 10.000       ; -0.055     ; 4.208      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; FSM:Control|state.c2          ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.542 ; RF:RF_block|k2[3]             ; register_8bit:R2|q[3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; RF:RF_block|k2[3]             ; register_8bit:R1|q[3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.809      ;
; 0.672 ; FSM:Control|state.c5_ldind    ; FSM:Control|state.c6_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.674 ; FSM:Control|state.c6_ldind    ; FSM:Control|state.c7_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.940      ;
; 0.681 ; FSM:Control|state.c4_ldind    ; FSM:Control|state.c5_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.751 ; FSM:Control|state.c3_shift    ; FSM:Control|state.c4_asnsh    ; clock        ; clock       ; 0.000        ; -0.011     ; 1.006      ;
; 0.847 ; register_8bit:ALUOut_reg|q[6] ; RF:RF_block|k1[6]             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.870 ; RF:RF_block|k2[2]             ; register_8bit:R1|q[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.136      ;
; 0.870 ; RF:RF_block|k2[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.136      ;
; 0.994 ; register_8bit:ALUOut_reg|q[7] ; RF:RF_block|k3[7]             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.261      ;
; 1.000 ; RF:RF_block|k1[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.011      ; 1.277      ;
; 1.000 ; RF:RF_block|k3[1]             ; register_8bit:R2|q[1]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.269      ;
; 1.000 ; RF:RF_block|k1[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.011      ; 1.277      ;
; 1.000 ; register_8bit:MDR_reg|q[5]    ; RF:RF_block|k3[5]             ; clock        ; clock       ; 0.000        ; -0.006     ; 1.260      ;
; 1.001 ; RF:RF_block|k3[1]             ; register_8bit:R1|q[1]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.270      ;
; 1.016 ; FSM:Control|state.c3_asn      ; FSM:Control|state.c4_asnsh    ; clock        ; clock       ; 0.000        ; -0.011     ; 1.271      ;
; 1.019 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[1]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.286      ;
; 1.021 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[5]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.288      ;
; 1.027 ; register_8bit:IR_reg|q[5]     ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; -0.006     ; 1.287      ;
; 1.058 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.009      ; 1.333      ;
; 1.077 ; register_8bit:ALUOut_reg|q[3] ; RF:RF_block|k3[3]             ; clock        ; clock       ; 0.000        ; -0.010     ; 1.333      ;
; 1.081 ; FSM:Control|state.c4_jal      ; FSM:Control|state.c5_jal      ; clock        ; clock       ; 0.000        ; 0.011      ; 1.358      ;
; 1.087 ; register_8bit:ALUOut_reg|q[2] ; RF:RF_block|k3[2]             ; clock        ; clock       ; 0.000        ; -0.010     ; 1.343      ;
; 1.099 ; register_8bit:ALUOut_reg|q[0] ; RF:RF_block|k0[0]             ; clock        ; clock       ; 0.000        ; -0.010     ; 1.355      ;
; 1.102 ; FSM:Control|state.c3_ori      ; FSM:Control|state.c4_ori      ; clock        ; clock       ; 0.000        ; 0.011      ; 1.379      ;
; 1.122 ; FSM:Control|state.c5_jal      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.124 ; RF:RF_block|k2[5]             ; register_8bit:R2|q[5]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.393      ;
; 1.127 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bpz      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.394      ;
; 1.128 ; FSM:Control|state.c2          ; FSM:Control|state.c3_asn      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.395      ;
; 1.129 ; FSM:Control|state.c2          ; FSM:Control|state.c3_jal      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.396      ;
; 1.131 ; RF:RF_block|k3[3]             ; register_8bit:R2|q[3]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.400      ;
; 1.132 ; RF:RF_block|k3[3]             ; register_8bit:R1|q[3]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.401      ;
; 1.135 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bnz      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.402      ;
; 1.136 ; FSM:Control|state.c2          ; FSM:Control|state.c3_shift    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.403      ;
; 1.136 ; FSM:Control|state.c3_jal      ; FSM:Control|state.c4_jal      ; clock        ; clock       ; 0.000        ; -0.011     ; 1.391      ;
; 1.137 ; FSM:Control|state.c2          ; FSM:Control|state.c3_jmp      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.404      ;
; 1.138 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bz       ; clock        ; clock       ; 0.000        ; 0.001      ; 1.405      ;
; 1.146 ; register_8bit:MDR_reg|q[1]    ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.006     ; 1.406      ;
; 1.149 ; RF:RF_block|k2[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.416      ;
; 1.155 ; RF:RF_block|k2[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.422      ;
; 1.160 ; FSM:Control|state.c3_load     ; FSM:Control|state.c4_load     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.426      ;
; 1.177 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[1]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.444      ;
; 1.179 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[5]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.446      ;
; 1.195 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[1]         ; clock        ; clock       ; 0.000        ; -0.006     ; 1.455      ;
; 1.223 ; register_8bit:IR_reg|q[0]     ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.002      ; 1.491      ;
; 1.224 ; RF:RF_block|k1[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.011      ; 1.501      ;
; 1.229 ; RF:RF_block|k3[5]             ; register_8bit:R2|q[5]         ; clock        ; clock       ; 0.000        ; 0.012      ; 1.507      ;
; 1.239 ; FSM:Control|state.c2          ; FSM:Control|state.c3_store    ; clock        ; clock       ; 0.000        ; -0.013     ; 1.492      ;
; 1.240 ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_shift    ; clock        ; clock       ; 0.000        ; 0.003      ; 1.509      ;
; 1.243 ; FSM:Control|state.c7_ldind    ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.011      ; 1.520      ;
; 1.244 ; RF:RF_block|k0[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.511      ;
; 1.248 ; RF:RF_block|k3[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.010      ; 1.524      ;
; 1.250 ; RF:RF_block|k0[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.517      ;
; 1.252 ; RF:RF_block|k2[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.519      ;
; 1.252 ; RF:RF_block|k3[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.010      ; 1.528      ;
; 1.255 ; RF:RF_block|k3[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.010      ; 1.531      ;
; 1.255 ; RF:RF_block|k1[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.011      ; 1.532      ;
; 1.258 ; register_8bit:MDR_reg|q[3]    ; RF:RF_block|k3[3]             ; clock        ; clock       ; 0.000        ; -0.013     ; 1.511      ;
; 1.258 ; register_8bit:ALUOut_reg|q[1] ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.010     ; 1.514      ;
; 1.260 ; RF:RF_block|k3[4]             ; register_8bit:R1|q[4]         ; clock        ; clock       ; 0.000        ; 0.013      ; 1.539      ;
; 1.261 ; RF:RF_block|k3[0]             ; register_8bit:R1|q[0]         ; clock        ; clock       ; 0.000        ; 0.013      ; 1.540      ;
; 1.261 ; RF:RF_block|k3[0]             ; register_8bit:R2|q[0]         ; clock        ; clock       ; 0.000        ; 0.013      ; 1.540      ;
; 1.264 ; RF:RF_block|k0[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.533      ;
; 1.266 ; FSM:Control|state.c3_bpz      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.281 ; register_8bit:MDR_reg|q[4]    ; RF:RF_block|k3[4]             ; clock        ; clock       ; 0.000        ; -0.006     ; 1.541      ;
; 1.285 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[6]         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.548      ;
; 1.292 ; RF:RF_block|k2[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.559      ;
; 1.304 ; RF:RF_block|k3[2]             ; register_8bit:R1|q[2]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.573      ;
; 1.305 ; RF:RF_block|k3[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.574      ;
; 1.306 ; FSM:Control|state.c3_shift    ; register_8bit:ALUOut_reg|q[3] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.566      ;
; 1.306 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[4]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.573      ;
; 1.310 ; register_8bit:IR_reg|q[4]     ; register_8bit:R2|q[1]         ; clock        ; clock       ; 0.000        ; -0.010     ; 1.566      ;
; 1.318 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[6]    ; clock        ; clock       ; 0.000        ; 0.011      ; 1.595      ;
; 1.328 ; RF:RF_block|k3[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.010      ; 1.604      ;
; 1.329 ; RF:RF_block|k3[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.010      ; 1.605      ;
; 1.331 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_ldind    ; clock        ; clock       ; 0.000        ; -0.001     ; 1.596      ;
; 1.334 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_load     ; clock        ; clock       ; 0.000        ; -0.001     ; 1.599      ;
; 1.335 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[2]         ; clock        ; clock       ; 0.000        ; -0.006     ; 1.595      ;
; 1.342 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k0[0]             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.603      ;
; 1.343 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[7]             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.604      ;
; 1.346 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.607      ;
; 1.352 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[4]             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.613      ;
; 1.353 ; FSM:Control|state.c4_ori      ; FSM:Control|state.c5_ori      ; clock        ; clock       ; 0.000        ; -0.011     ; 1.608      ;
; 1.353 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[2]             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.614      ;
; 1.355 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_ori      ; clock        ; clock       ; 0.000        ; -0.001     ; 1.620      ;
; 1.405 ; RF:RF_block|k2[5]             ; register_8bit:R1|q[5]         ; clock        ; clock       ; 0.000        ; 0.004      ; 1.675      ;
; 1.417 ; RF:RF_block|k0[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.684      ;
; 1.428 ; RF:RF_block|k2[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.695      ;
; 1.437 ; FSM:Control|state.c2          ; FSM:Control|state.c3_ori      ; clock        ; clock       ; 0.000        ; -0.010     ; 1.693      ;
; 1.438 ; FSM:Control|state.c2          ; FSM:Control|state.c3_ldind    ; clock        ; clock       ; 0.000        ; -0.010     ; 1.694      ;
; 1.440 ; FSM:Control|state.c2          ; FSM:Control|state.c3_load     ; clock        ; clock       ; 0.000        ; -0.010     ; 1.696      ;
; 1.446 ; register_8bit:MDR_reg|q[6]    ; RF:RF_block|k1[6]             ; clock        ; clock       ; 0.000        ; -0.017     ; 1.695      ;
; 1.450 ; register_8bit:ALUOut_reg|q[6] ; RF:RF_block|k3[6]             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.717      ;
; 1.461 ; register_8bit:ALUOut_reg|q[5] ; RF:RF_block|k3[5]             ; clock        ; clock       ; 0.000        ; -0.009     ; 1.718      ;
; 1.464 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[4]    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.731      ;
; 1.473 ; register_8bit:IR_reg|q[4]     ; register_8bit:R2|q[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.739      ;
; 1.476 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[6]    ; clock        ; clock       ; 0.000        ; 0.011      ; 1.753      ;
; 1.489 ; FSM:Control|state.c3_bnz      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.755      ;
; 1.491 ; register_8bit:IR_reg|q[4]     ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.754      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c1                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c1                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c2                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c2                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_asn                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_asn                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bnz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bnz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bpz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bpz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bz                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bz                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_jmp                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_jmp                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_shift                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_shift                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_store                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_store                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_asnsh                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_asnsh                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c6_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c6_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c7_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c7_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.reset_s                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.reset_s                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; N                                                                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; N                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 9.628  ; 9.628  ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 9.377  ; 9.377  ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 9.628  ; 9.628  ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 8.936  ; 8.936  ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 8.713  ; 8.713  ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 8.409  ; 8.409  ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 8.282  ; 8.282  ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 7.983  ; 7.983  ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 7.805  ; 7.805  ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 8.018  ; 8.018  ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 8.117  ; 8.117  ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 8.409  ; 8.409  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 8.304  ; 8.304  ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 8.299  ; 8.299  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 8.116  ; 8.116  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 7.919  ; 7.919  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 7.829  ; 7.829  ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 7.875  ; 7.875  ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 7.885  ; 7.885  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 11.467 ; 11.467 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 11.485 ; 11.485 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 11.124 ; 11.124 ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 9.250  ; 9.250  ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 9.022  ; 9.022  ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 8.982  ; 8.982  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 9.043  ; 9.043  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 11.124 ; 11.124 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 10.505 ; 10.505 ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 10.043 ; 10.043 ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 10.293 ; 10.293 ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 11.281 ; 11.281 ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 12.414 ; 12.414 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 11.533 ; 11.533 ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 11.244 ; 11.244 ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 11.229 ; 11.229 ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 11.218 ; 11.218 ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 11.525 ; 11.525 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 11.533 ; 11.533 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 7.541  ; 7.541  ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 8.355  ; 8.355  ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 8.083  ; 8.083  ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 9.358  ; 9.358  ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 7.757  ; 7.757  ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 7.824  ; 7.824  ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 7.727  ; 7.727  ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 8.664  ; 8.664  ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 7.973  ; 7.973  ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 7.519  ; 7.519  ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 8.071  ; 8.071  ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 8.147  ; 8.147  ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 8.354  ; 8.354  ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 8.607  ; 8.607  ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 8.332  ; 8.332  ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 7.162  ; 7.162  ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 7.643  ; 7.643  ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 7.347  ; 7.347  ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 7.162  ; 7.162  ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 7.374  ; 7.374  ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 7.235  ; 7.235  ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 7.530  ; 7.530  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 7.430  ; 7.430  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 7.615  ; 7.615  ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 7.619  ; 7.619  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 7.430  ; 7.430  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 7.726  ; 7.726  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.431  ; 7.431  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 7.435  ; 7.435  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 7.367  ; 7.367  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 7.367  ; 7.367  ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 7.400  ; 7.400  ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 7.387  ; 7.387  ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 7.496  ; 7.496  ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 7.438  ; 7.438  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.372  ; 7.372  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 7.493  ; 7.493  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 10.216 ; 10.216 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 10.232 ; 10.232 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 10.222 ; 10.222 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 10.491 ; 10.491 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 10.397 ; 10.397 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 8.691  ; 8.691  ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 8.978  ; 8.978  ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 9.677  ; 9.677  ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 8.691  ; 8.691  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 10.828 ; 10.828 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 8.992  ; 8.992  ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 9.976  ; 9.976  ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 11.122 ; 11.122 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 9.734  ; 9.734  ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 9.800  ; 9.800  ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 9.734  ; 9.734  ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 9.780  ; 9.780  ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 9.765  ; 9.765  ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 10.085 ; 10.085 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 10.090 ; 10.090 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 7.541  ; 7.541  ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 7.663  ; 7.663  ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 7.245  ; 7.245  ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 7.944  ; 7.944  ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 7.245  ; 7.245  ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 8.049  ; 8.049  ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 7.853  ; 7.853  ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 7.300  ; 7.300  ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 8.147  ; 8.147  ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 7.607  ; 7.607  ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 7.476  ; 7.476  ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 7.727  ; 7.727  ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 7.519  ; 7.519  ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 8.071  ; 8.071  ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 7.932  ; 7.932  ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 8.355  ; 8.355  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 6.957 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.250 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 6.957 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[4]  ; clock        ; clock       ; 10.000       ; -0.058     ; 3.017      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.004 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[6]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.972      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.013 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[5]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.963      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.112 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[1]  ; clock        ; clock       ; 10.000       ; -0.068     ; 2.852      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.205 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[0]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.769      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.217 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[3]  ; clock        ; clock       ; 10.000       ; -0.058     ; 2.757      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.282 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:IR_reg|q[7]  ; clock        ; clock       ; 10.000       ; -0.056     ; 2.694      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.343 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[6] ; clock        ; clock       ; 10.000       ; -0.056     ; 2.633      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.365 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[2] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.609      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.443 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[1] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.521      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.445 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[5] ; clock        ; clock       ; 10.000       ; -0.068     ; 2.519      ;
; 7.466 ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[3] ; clock        ; clock       ; 10.000       ; -0.058     ; 2.508      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.250 ; RF:RF_block|k2[3]             ; register_8bit:R2|q[3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; RF:RF_block|k2[3]             ; register_8bit:R1|q[3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.260 ; FSM:Control|state.c2          ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.412      ;
; 0.332 ; FSM:Control|state.c5_ldind    ; FSM:Control|state.c6_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; FSM:Control|state.c6_ldind    ; FSM:Control|state.c7_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; FSM:Control|state.c4_ldind    ; FSM:Control|state.c5_ldind    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.352 ; FSM:Control|state.c3_shift    ; FSM:Control|state.c4_asnsh    ; clock        ; clock       ; 0.000        ; -0.013     ; 0.491      ;
; 0.381 ; register_8bit:ALUOut_reg|q[6] ; RF:RF_block|k1[6]             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.400 ; RF:RF_block|k2[2]             ; register_8bit:R1|q[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; RF:RF_block|k2[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.552      ;
; 0.443 ; RF:RF_block|k1[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.013      ; 0.608      ;
; 0.444 ; RF:RF_block|k1[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.013      ; 0.609      ;
; 0.450 ; register_8bit:ALUOut_reg|q[7] ; RF:RF_block|k3[7]             ; clock        ; clock       ; 0.000        ; 0.002      ; 0.604      ;
; 0.456 ; RF:RF_block|k3[1]             ; register_8bit:R1|q[1]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.610      ;
; 0.456 ; RF:RF_block|k3[1]             ; register_8bit:R2|q[1]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.610      ;
; 0.459 ; register_8bit:MDR_reg|q[5]    ; RF:RF_block|k3[5]             ; clock        ; clock       ; 0.000        ; -0.004     ; 0.607      ;
; 0.460 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.012      ; 0.624      ;
; 0.469 ; FSM:Control|state.c3_asn      ; FSM:Control|state.c4_asnsh    ; clock        ; clock       ; 0.000        ; -0.013     ; 0.608      ;
; 0.472 ; register_8bit:IR_reg|q[5]     ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.619      ;
; 0.489 ; register_8bit:ALUOut_reg|q[3] ; RF:RF_block|k3[3]             ; clock        ; clock       ; 0.000        ; -0.011     ; 0.630      ;
; 0.492 ; register_8bit:ALUOut_reg|q[2] ; RF:RF_block|k3[2]             ; clock        ; clock       ; 0.000        ; -0.011     ; 0.633      ;
; 0.500 ; RF:RF_block|k2[5]             ; register_8bit:R2|q[5]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.655      ;
; 0.501 ; register_8bit:ALUOut_reg|q[0] ; RF:RF_block|k0[0]             ; clock        ; clock       ; 0.000        ; -0.011     ; 0.642      ;
; 0.502 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[1]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.655      ;
; 0.505 ; FSM:Control|state.c4_jal      ; FSM:Control|state.c5_jal      ; clock        ; clock       ; 0.000        ; 0.013      ; 0.670      ;
; 0.505 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[5]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.658      ;
; 0.505 ; RF:RF_block|k3[3]             ; register_8bit:R2|q[3]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.659      ;
; 0.507 ; RF:RF_block|k3[3]             ; register_8bit:R1|q[3]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.661      ;
; 0.519 ; RF:RF_block|k2[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.674      ;
; 0.520 ; FSM:Control|state.c3_ori      ; FSM:Control|state.c4_ori      ; clock        ; clock       ; 0.000        ; 0.013      ; 0.685      ;
; 0.525 ; FSM:Control|state.c5_jal      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; register_8bit:MDR_reg|q[1]    ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.004     ; 0.673      ;
; 0.526 ; RF:RF_block|k2[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.681      ;
; 0.535 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bpz      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; FSM:Control|state.c2          ; FSM:Control|state.c3_jal      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; FSM:Control|state.c2          ; FSM:Control|state.c3_asn      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[1]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.687      ;
; 0.542 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[1]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.695      ;
; 0.543 ; FSM:Control|state.c2          ; FSM:Control|state.c3_shift    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bnz      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; FSM:Control|state.c2          ; FSM:Control|state.c3_jmp      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; FSM:Control|state.c2          ; FSM:Control|state.c3_bz       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[5]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.698      ;
; 0.552 ; RF:RF_block|k1[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.013      ; 0.717      ;
; 0.552 ; RF:RF_block|k3[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.715      ;
; 0.554 ; RF:RF_block|k3[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.717      ;
; 0.555 ; RF:RF_block|k3[5]             ; register_8bit:R2|q[5]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.718      ;
; 0.557 ; FSM:Control|state.c3_load     ; FSM:Control|state.c4_load     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; register_8bit:IR_reg|q[0]     ; FSM:Control|state.reset_s     ; clock        ; clock       ; 0.000        ; 0.002      ; 0.711      ;
; 0.559 ; FSM:Control|state.c3_bpz      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; RF:RF_block|k3[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.724      ;
; 0.567 ; FSM:Control|state.c3_jal      ; FSM:Control|state.c4_jal      ; clock        ; clock       ; 0.000        ; -0.013     ; 0.706      ;
; 0.567 ; register_8bit:ALUOut_reg|q[1] ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.011     ; 0.708      ;
; 0.569 ; RF:RF_block|k3[4]             ; register_8bit:R1|q[4]         ; clock        ; clock       ; 0.000        ; 0.014      ; 0.735      ;
; 0.570 ; FSM:Control|state.c7_ldind    ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.013      ; 0.735      ;
; 0.571 ; RF:RF_block|k1[7]             ; register_8bit:R2|q[7]         ; clock        ; clock       ; 0.000        ; 0.013      ; 0.736      ;
; 0.580 ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_shift    ; clock        ; clock       ; 0.000        ; 0.002      ; 0.734      ;
; 0.581 ; RF:RF_block|k3[2]             ; register_8bit:R1|q[2]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.735      ;
; 0.581 ; RF:RF_block|k3[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.735      ;
; 0.581 ; register_8bit:MDR_reg|q[3]    ; RF:RF_block|k3[3]             ; clock        ; clock       ; 0.000        ; -0.014     ; 0.719      ;
; 0.584 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[6]         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.733      ;
; 0.584 ; register_8bit:MDR_reg|q[4]    ; RF:RF_block|k3[4]             ; clock        ; clock       ; 0.000        ; -0.004     ; 0.732      ;
; 0.587 ; RF:RF_block|k3[0]             ; register_8bit:R1|q[0]         ; clock        ; clock       ; 0.000        ; 0.014      ; 0.753      ;
; 0.587 ; RF:RF_block|k3[0]             ; register_8bit:R2|q[0]         ; clock        ; clock       ; 0.000        ; 0.014      ; 0.753      ;
; 0.589 ; FSM:Control|state.c2          ; FSM:Control|state.c3_store    ; clock        ; clock       ; 0.000        ; -0.016     ; 0.725      ;
; 0.591 ; RF:RF_block|k0[2]             ; register_8bit:R2|q[2]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.745      ;
; 0.591 ; RF:RF_block|k0[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.746      ;
; 0.592 ; RF:RF_block|k0[7]             ; register_8bit:R1|q[7]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.747      ;
; 0.594 ; RF:RF_block|k2[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.749      ;
; 0.596 ; register_8bit:IR_reg|q[4]     ; register_8bit:R2|q[1]         ; clock        ; clock       ; 0.000        ; -0.012     ; 0.736      ;
; 0.600 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_ldind    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.751      ;
; 0.601 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_load     ; clock        ; clock       ; 0.000        ; -0.001     ; 0.752      ;
; 0.601 ; RF:RF_block|k3[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.764      ;
; 0.602 ; FSM:Control|state.c3_shift    ; register_8bit:ALUOut_reg|q[3] ; clock        ; clock       ; 0.000        ; -0.005     ; 0.749      ;
; 0.603 ; RF:RF_block|k3[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.011      ; 0.766      ;
; 0.609 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_ori      ; clock        ; clock       ; 0.000        ; -0.001     ; 0.760      ;
; 0.614 ; FSM:Control|state.c3_shift    ; register_8bit:PC|q[2]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.761      ;
; 0.620 ; RF:RF_block|k2[4]             ; register_8bit:R2|q[4]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.775      ;
; 0.625 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k0[0]             ; clock        ; clock       ; 0.000        ; -0.003     ; 0.774      ;
; 0.627 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[7]             ; clock        ; clock       ; 0.000        ; -0.003     ; 0.776      ;
; 0.629 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k0[1]             ; clock        ; clock       ; 0.000        ; -0.003     ; 0.778      ;
; 0.633 ; RF:RF_block|k2[5]             ; register_8bit:R1|q[5]         ; clock        ; clock       ; 0.000        ; 0.006      ; 0.791      ;
; 0.633 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[4]             ; clock        ; clock       ; 0.000        ; -0.003     ; 0.782      ;
; 0.634 ; FSM:Control|state.c3_ldind    ; RF:RF_block|k3[2]             ; clock        ; clock       ; 0.000        ; -0.003     ; 0.783      ;
; 0.638 ; RF:RF_block|k0[6]             ; register_8bit:R2|q[6]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.793      ;
; 0.639 ; register_8bit:ALUOut_reg|q[6] ; RF:RF_block|k3[6]             ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.642 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[4]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.795      ;
; 0.642 ; FSM:Control|state.c6_ldind    ; register_8bit:MDR_reg|q[6]    ; clock        ; clock       ; 0.000        ; 0.013      ; 0.807      ;
; 0.645 ; FSM:Control|state.c4_ori      ; FSM:Control|state.c5_ori      ; clock        ; clock       ; 0.000        ; -0.013     ; 0.784      ;
; 0.647 ; RF:RF_block|k2[6]             ; register_8bit:R1|q[6]         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.802      ;
; 0.664 ; register_8bit:ALUOut_reg|q[5] ; RF:RF_block|k3[5]             ; clock        ; clock       ; 0.000        ; -0.010     ; 0.806      ;
; 0.666 ; register_8bit:IR_reg|q[4]     ; register_8bit:R2|q[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_jal      ; clock        ; clock       ; 0.000        ; 0.012      ; 0.831      ;
; 0.672 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_bz       ; clock        ; clock       ; 0.000        ; 0.012      ; 0.836      ;
; 0.673 ; register_8bit:ALUOut_reg|q[0] ; RF:RF_block|k3[0]             ; clock        ; clock       ; 0.000        ; -0.011     ; 0.814      ;
; 0.674 ; register_8bit:MDR_reg|q[6]    ; RF:RF_block|k1[6]             ; clock        ; clock       ; 0.000        ; -0.018     ; 0.808      ;
; 0.676 ; register_8bit:IR_reg|q[1]     ; FSM:Control|state.c3_bpz      ; clock        ; clock       ; 0.000        ; 0.012      ; 0.840      ;
; 0.678 ; FSM:Control|state.c3_bnz      ; FSM:Control|state.c1          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.830      ;
; 0.682 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[4]    ; clock        ; clock       ; 0.000        ; 0.001      ; 0.835      ;
; 0.682 ; FSM:Control|state.c3_ldind    ; register_8bit:MDR_reg|q[6]    ; clock        ; clock       ; 0.000        ; 0.013      ; 0.847      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; memory:DataMem|DataMemory:inst|altsyncram:altsyncram_component|altsyncram_8mc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c1                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c1                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c2                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c2                                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_asn                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_asn                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bnz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bnz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bpz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bpz                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_bz                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_bz                                                                                                       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_jmp                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_jmp                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_shift                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_shift                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c3_store                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c3_store                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_asnsh                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_asnsh                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_load                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c4_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c4_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_jal                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c5_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c5_ori                                                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c6_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c6_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.c7_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.c7_ldind                                                                                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; FSM:Control|state.reset_s                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FSM:Control|state.reset_s                                                                                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clock ; Rise       ; N                                                                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; N                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 4.929 ; 4.929 ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 4.934 ; 4.934 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.365 ; 4.365 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 4.236 ; 4.236 ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 4.200 ; 4.200 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 6.159 ; 6.159 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 6.053 ; 6.053 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 6.159 ; 6.159 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 6.129 ; 6.129 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.720 ; 4.720 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 4.953 ; 4.953 ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 4.828 ; 4.828 ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 5.224 ; 5.224 ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 5.364 ; 5.364 ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 6.482 ; 6.482 ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 5.515 ; 5.515 ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 6.460 ; 6.460 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 6.482 ; 6.482 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 4.230 ; 4.230 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 4.230 ; 4.230 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 5.069 ; 5.069 ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 4.944 ; 4.944 ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 5.069 ; 5.069 ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 4.132 ; 4.132 ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 4.760 ; 4.760 ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 4.480 ; 4.480 ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 4.105 ; 4.105 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.195 ; 4.195 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 4.016 ; 4.016 ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 4.071 ; 4.071 ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 4.086 ; 4.086 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 5.350 ; 5.350 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 5.359 ; 5.359 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 5.469 ; 5.469 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 5.324 ; 5.324 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 5.327 ; 5.327 ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 5.267 ; 5.267 ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 5.266 ; 5.266 ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 5.231 ; 5.231 ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 5.395 ; 5.395 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 5.393 ; 5.393 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 4.303 ; 4.303 ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 4.214 ; 4.214 ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 4.132 ; 4.132 ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.617 ; 0.250 ; N/A      ; N/A     ; 7.500               ;
;  clock           ; 4.617 ; 0.250 ; N/A      ; N/A     ; 7.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 9.628  ; 9.628  ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 9.377  ; 9.377  ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 9.628  ; 9.628  ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 8.936  ; 8.936  ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 8.713  ; 8.713  ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 8.409  ; 8.409  ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 8.282  ; 8.282  ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 7.983  ; 7.983  ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 7.805  ; 7.805  ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 8.018  ; 8.018  ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 8.117  ; 8.117  ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 8.409  ; 8.409  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 8.304  ; 8.304  ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 8.299  ; 8.299  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 8.116  ; 8.116  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 7.919  ; 7.919  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 7.829  ; 7.829  ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 7.875  ; 7.875  ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 7.885  ; 7.885  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.823  ; 7.823  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 11.467 ; 11.467 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 11.485 ; 11.485 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 11.448 ; 11.448 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 11.124 ; 11.124 ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 9.250  ; 9.250  ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 9.022  ; 9.022  ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 8.982  ; 8.982  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 9.043  ; 9.043  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 11.124 ; 11.124 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 10.505 ; 10.505 ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 10.043 ; 10.043 ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 10.293 ; 10.293 ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 11.281 ; 11.281 ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 12.414 ; 12.414 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 11.533 ; 11.533 ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 11.244 ; 11.244 ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 11.229 ; 11.229 ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 11.218 ; 11.218 ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 11.525 ; 11.525 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 11.533 ; 11.533 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 7.541  ; 7.541  ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 7.741  ; 7.741  ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 8.355  ; 8.355  ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 8.083  ; 8.083  ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 9.358  ; 9.358  ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 7.757  ; 7.757  ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 7.824  ; 7.824  ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 7.727  ; 7.727  ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 8.664  ; 8.664  ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 7.973  ; 7.973  ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 7.519  ; 7.519  ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 8.071  ; 8.071  ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  HEX0[1]  ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 4.480 ; 4.480 ; Rise       ; clock           ;
; HEX1[*]   ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  HEX1[0]  ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  HEX1[1]  ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  HEX1[2]  ; clock      ; 3.880 ; 3.880 ; Rise       ; clock           ;
;  HEX1[3]  ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  HEX1[4]  ; clock      ; 3.930 ; 3.930 ; Rise       ; clock           ;
;  HEX1[5]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  HEX1[6]  ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  HEX2[1]  ; clock      ; 4.105 ; 4.105 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.195 ; 4.195 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 4.065 ; 4.065 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  HEX3[1]  ; clock      ; 4.021 ; 4.021 ; Rise       ; clock           ;
;  HEX3[2]  ; clock      ; 4.016 ; 4.016 ; Rise       ; clock           ;
;  HEX3[3]  ; clock      ; 4.071 ; 4.071 ; Rise       ; clock           ;
;  HEX3[4]  ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 4.086 ; 4.086 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 5.350 ; 5.350 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 5.359 ; 5.359 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 5.469 ; 5.469 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 5.324 ; 5.324 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[0]  ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  HEX5[1]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[2]  ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  HEX5[3]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
; HEX6[*]   ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  HEX6[0]  ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  HEX6[1]  ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  HEX6[2]  ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  HEX6[3]  ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
;  HEX6[4]  ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  HEX6[5]  ; clock      ; 5.327 ; 5.327 ; Rise       ; clock           ;
;  HEX6[6]  ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
; HEX7[*]   ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  HEX7[0]  ; clock      ; 5.267 ; 5.267 ; Rise       ; clock           ;
;  HEX7[1]  ; clock      ; 5.266 ; 5.266 ; Rise       ; clock           ;
;  HEX7[2]  ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  HEX7[3]  ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  HEX7[4]  ; clock      ; 5.231 ; 5.231 ; Rise       ; clock           ;
;  HEX7[5]  ; clock      ; 5.395 ; 5.395 ; Rise       ; clock           ;
;  HEX7[6]  ; clock      ; 5.393 ; 5.393 ; Rise       ; clock           ;
; LEDG[*]   ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  LEDR[0]  ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  LEDR[1]  ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  LEDR[2]  ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  LEDR[3]  ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  LEDR[4]  ; clock      ; 4.303 ; 4.303 ; Rise       ; clock           ;
;  LEDR[5]  ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  LEDR[6]  ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  LEDR[7]  ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  LEDR[8]  ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  LEDR[10] ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  LEDR[11] ; clock      ; 4.214 ; 4.214 ; Rise       ; clock           ;
;  LEDR[13] ; clock      ; 4.132 ; 4.132 ; Rise       ; clock           ;
;  LEDR[14] ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  LEDR[15] ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  LEDR[16] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  LEDR[17] ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 15297    ; 144      ; 33       ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 15297    ; 144      ; 33       ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 76    ; 76   ;
; Unconstrained Output Port Paths ; 299   ; 299  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Mar 25 11:44:10 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332104): Reading SDC File: '//SRVD/Homes$/zhangz64/Desktop/lab7/multicycle/multicycle/multicycle.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.617
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.617         0.000 clock 
Info (332146): Worst-case hold slack is 0.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.528         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 6.957
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.957         0.000 clock 
Info (332146): Worst-case hold slack is 0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.250         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Tue Mar 25 11:44:20 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


