<stg><name>memcachedPipeline_bp_f</name>


<trans_list>

<trans id="351" from="1" to="2">
<condition id="278">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="1" op_0_bw="1">
<![CDATA[
codeRepl:5  %lastValueWord_load = load i1* @lastValueWord, align 1

]]></node>
<StgValue><ssdm name="lastValueWord_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="24" bw="4" op_0_bw="4">
<![CDATA[
codeRepl:6  %bpf_wordCounter_load = load i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name="bpf_wordCounter_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="25" bw="64" op_0_bw="64">
<![CDATA[
codeRepl:7  %p_Val2_21 = load i64* @valueTempBuffer_V, align 8

]]></node>
<StgValue><ssdm name="p_Val2_21"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="26" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
codeRepl:8  br i1 %lastValueWord_load, label %39, label %0

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="28" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.axis.i64P.i112P.i8P.i1P(i64* %feInput_V_data_V, i112* %feInput_V_user_V, i8* %feInput_V_keep_V, i1* %feInput_V_last_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="29" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge689

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="31" bw="185" op_0_bw="185" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1">
<![CDATA[
:0  %empty = call { i64, i112, i8, i1 } @_ssdm_op_Read.axis.volatile.i64P.i112P.i8P.i1P(i64* %feInput_V_data_V, i112* %feInput_V_user_V, i8* %feInput_V_keep_V, i1* %feInput_V_last_V)

]]></node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="32" bw="64" op_0_bw="185">
<![CDATA[
:1  %tmp_data_V = extractvalue { i64, i112, i8, i1 } %empty, 0

]]></node>
<StgValue><ssdm name="tmp_data_V"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="112" op_0_bw="185">
<![CDATA[
:2  %tmp_user_V = extractvalue { i64, i112, i8, i1 } %empty, 1

]]></node>
<StgValue><ssdm name="tmp_user_V"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="34" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:3  %tmp_s = icmp eq i4 %bpf_wordCounter_load, 0

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="37" bw="8" op_0_bw="8">
<![CDATA[
:6  %keyLengthBuffer_load = load i8* @keyLengthBuffer, align 1

]]></node>
<StgValue><ssdm name="keyLengthBuffer_load"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="38" bw="8" op_0_bw="8">
<![CDATA[
:7  %bpf_opCode_V_load = load i8* @bpf_opCode_V, align 1

]]></node>
<StgValue><ssdm name="bpf_opCode_V_load"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="40" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_52 = icmp eq i8 %bpf_opCode_V_load, 4

]]></node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="41" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:10  %tmp_54 = icmp eq i8 %bpf_opCode_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:11  %tmp_56 = or i1 %tmp_54, %tmp_52

]]></node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:12  br i1 %tmp_s, label %2, label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_120 = icmp eq i4 %bpf_wordCounter_load, 1

]]></node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="17" op_0_bw="17">
<![CDATA[
:1  %bpf_valueLengthBuffer_V_load = load i17* @bpf_valueLengthBuffer_V, align 4

]]></node>
<StgValue><ssdm name="bpf_valueLengthBuffer_V_load"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_120, label %4, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
</and_exp></or_exp>
</condition>

<node id="49" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_124 = icmp eq i4 %bpf_wordCounter_load, 2

]]></node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_124, label %6, label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_126 = icmp eq i4 %bpf_wordCounter_load, 3

]]></node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_126, label %14, label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_128 = icmp eq i4 %bpf_wordCounter_load, 4

]]></node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="8" op_0_bw="8">
<![CDATA[
:1  %valueShift_load = load i8* @valueShift, align 1

]]></node>
<StgValue><ssdm name="valueShift_load"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_128, label %16, label %22

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_131 = icmp eq i4 %bpf_wordCounter_load, 5

]]></node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="60" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_131, label %23, label %28

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_133 = icmp eq i4 %bpf_wordCounter_load, 6

]]></node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_133, label %29, label %._crit_edge707

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="9" op_0_bw="8">
<![CDATA[
:0  %Lo_assign_5_cast = zext i8 %valueShift_load to i9

]]></node>
<StgValue><ssdm name="Lo_assign_5_cast"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %tmp_49 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %valueShift_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="6" op_0_bw="5">
<![CDATA[
:2  %tmp_206_cast = zext i5 %tmp_49 to i6

]]></node>
<StgValue><ssdm name="tmp_206_cast"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:3  %op2_assign_1 = sub i6 8, %tmp_206_cast

]]></node>
<StgValue><ssdm name="op2_assign_1"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="18" op_0_bw="6">
<![CDATA[
:4  %op2_assign_1_cast = sext i6 %op2_assign_1 to i18

]]></node>
<StgValue><ssdm name="op2_assign_1_cast"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="18" op_0_bw="17">
<![CDATA[
:5  %tmp_207_cast = zext i17 %bpf_valueLengthBuffer_V_load to i18

]]></node>
<StgValue><ssdm name="tmp_207_cast"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="1" op_0_bw="18" op_1_bw="18">
<![CDATA[
:6  %tmp_139 = icmp sgt i18 %tmp_207_cast, %op2_assign_1_cast

]]></node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="72" bw="7" op_0_bw="8">
<![CDATA[
:7  %tmp_194 = trunc i8 %valueShift_load to i7

]]></node>
<StgValue><ssdm name="tmp_194"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="64" op_0_bw="7">
<![CDATA[
:8  %tmp_195 = zext i7 %tmp_194 to i64

]]></node>
<StgValue><ssdm name="tmp_195"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="74" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:9  %tmp_196 = lshr i64 -1, %tmp_195

]]></node>
<StgValue><ssdm name="tmp_196"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:10  %p_Result_44 = and i64 %tmp_data_V, %tmp_196

]]></node>
<StgValue><ssdm name="p_Result_44"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="2" op_0_bw="2" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:11  %tmp_198 = call i2 @_ssdm_op_PartSelect.i2.i8.i32.i32(i8 %valueShift_load, i32 6, i32 7)

]]></node>
<StgValue><ssdm name="tmp_198"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="77" bw="26" op_0_bw="2">
<![CDATA[
:12  %tmp_199 = zext i2 %tmp_198 to i26

]]></node>
<StgValue><ssdm name="tmp_199"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="1" op_0_bw="26" op_1_bw="26">
<![CDATA[
:13  %icmp9 = icmp ne i26 %tmp_199, 0

]]></node>
<StgValue><ssdm name="icmp9"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="7" op_0_bw="8">
<![CDATA[
:14  %tmp_200 = trunc i8 %valueShift_load to i7

]]></node>
<StgValue><ssdm name="tmp_200"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:15  %tmp_201 = sub i7 63, %tmp_200

]]></node>
<StgValue><ssdm name="tmp_201"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:16  %tmp_202 = select i1 %icmp9, i7 63, i7 %tmp_200

]]></node>
<StgValue><ssdm name="tmp_202"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="82" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:17  %tmp_203 = select i1 %icmp9, i7 %tmp_201, i7 %tmp_200

]]></node>
<StgValue><ssdm name="tmp_203"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:18  %p_op = sub i7 63, %tmp_200

]]></node>
<StgValue><ssdm name="p_op"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:19  %tmp_204 = select i1 %icmp9, i7 %p_op, i7 0

]]></node>
<StgValue><ssdm name="tmp_204"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="85" bw="64" op_0_bw="7">
<![CDATA[
:20  %tmp_205 = zext i7 %tmp_203 to i64

]]></node>
<StgValue><ssdm name="tmp_205"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="86" bw="64" op_0_bw="7">
<![CDATA[
:21  %tmp_206 = zext i7 %tmp_202 to i64

]]></node>
<StgValue><ssdm name="tmp_206"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="64" op_0_bw="7">
<![CDATA[
:22  %tmp_207 = zext i7 %tmp_204 to i64

]]></node>
<StgValue><ssdm name="tmp_207"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="88" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:23  %tmp_208 = shl i64 %p_Result_44, %tmp_205

]]></node>
<StgValue><ssdm name="tmp_208"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:24  %tmp_209 = call i64 @llvm.part.select.i64(i64 %tmp_208, i32 63, i32 0)

]]></node>
<StgValue><ssdm name="tmp_209"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:25  %tmp_210 = select i1 %icmp9, i64 %tmp_209, i64 %tmp_208

]]></node>
<StgValue><ssdm name="tmp_210"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:26  %tmp_211 = shl i64 -1, %tmp_206

]]></node>
<StgValue><ssdm name="tmp_211"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:27  %tmp_212 = lshr i64 -1, %tmp_207

]]></node>
<StgValue><ssdm name="tmp_212"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:28  %p_demorgan = and i64 %tmp_211, %tmp_212

]]></node>
<StgValue><ssdm name="p_demorgan"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:29  %tmp_213 = xor i64 %p_demorgan, -1

]]></node>
<StgValue><ssdm name="tmp_213"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:30  %tmp_214 = and i64 %p_Val2_21, %tmp_213

]]></node>
<StgValue><ssdm name="tmp_214"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="96" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:31  %tmp_215 = and i64 %tmp_210, %p_demorgan

]]></node>
<StgValue><ssdm name="tmp_215"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:32  %p_Result_45 = or i64 %tmp_214, %tmp_215

]]></node>
<StgValue><ssdm name="p_Result_45"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:34  br i1 %tmp_139, label %31, label %30

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="0"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  store i4 0, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="0"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge710

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_140 = icmp eq i8 %valueShift_load, 0

]]></node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_140, label %._crit_edge708, label %32

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="16" op_0_bw="17">
<![CDATA[
:0  %tmp_266 = trunc i17 %bpf_valueLengthBuffer_V_load to i16

]]></node>
<StgValue><ssdm name="tmp_266"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="16" op_0_bw="8">
<![CDATA[
:1  %tmp_141 = zext i8 %keyLengthBuffer_load to i16

]]></node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %valueTemp = sub i16 %tmp_266, %tmp_141

]]></node>
<StgValue><ssdm name="valueTemp"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="7" op_0_bw="8">
<![CDATA[
:3  %tmp_267 = trunc i8 %valueShift_load to i7

]]></node>
<StgValue><ssdm name="tmp_267"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:4  %Lo_assign_4 = sub i9 64, %Lo_assign_5_cast

]]></node>
<StgValue><ssdm name="Lo_assign_4"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="3" op_0_bw="3" op_1_bw="9" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_268 = call i3 @_ssdm_op_PartSelect.i3.i9.i32.i32(i9 %Lo_assign_4, i32 6, i32 8)

]]></node>
<StgValue><ssdm name="tmp_268"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="26" op_0_bw="3">
<![CDATA[
:6  %tmp_269 = sext i3 %tmp_268 to i26

]]></node>
<StgValue><ssdm name="tmp_269"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="1" op_0_bw="26" op_1_bw="26">
<![CDATA[
:7  %icmp12 = icmp ne i26 %tmp_269, 0

]]></node>
<StgValue><ssdm name="icmp12"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="7" op_0_bw="9">
<![CDATA[
:8  %tmp_270 = trunc i9 %Lo_assign_4 to i7

]]></node>
<StgValue><ssdm name="tmp_270"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:9  %tmp_271 = call i64 @llvm.part.select.i64(i64 %tmp_data_V, i32 63, i32 0)

]]></node>
<StgValue><ssdm name="tmp_271"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="117" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:10  %tmp_272 = add i7 -63, %tmp_270

]]></node>
<StgValue><ssdm name="tmp_272"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:11  %tmp_273 = sub i7 63, %tmp_270

]]></node>
<StgValue><ssdm name="tmp_273"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:12  %tmp_274 = sub i7 63, %tmp_270

]]></node>
<StgValue><ssdm name="tmp_274"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:13  %tmp_275 = select i1 %icmp12, i7 %tmp_272, i7 %tmp_274

]]></node>
<StgValue><ssdm name="tmp_275"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:14  %tmp_276 = select i1 %icmp12, i64 %tmp_271, i64 %tmp_data_V

]]></node>
<StgValue><ssdm name="tmp_276"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="122" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:15  %tmp_277 = select i1 %icmp12, i7 %tmp_273, i7 %tmp_270

]]></node>
<StgValue><ssdm name="tmp_277"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:16  %tmp_278 = sub i7 63, %tmp_275

]]></node>
<StgValue><ssdm name="tmp_278"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="124" bw="64" op_0_bw="7">
<![CDATA[
:17  %tmp_279 = zext i7 %tmp_277 to i64

]]></node>
<StgValue><ssdm name="tmp_279"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="64" op_0_bw="7">
<![CDATA[
:18  %tmp_280 = zext i7 %tmp_278 to i64

]]></node>
<StgValue><ssdm name="tmp_280"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:19  %tmp_281 = lshr i64 %tmp_276, %tmp_279

]]></node>
<StgValue><ssdm name="tmp_281"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="127" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:20  %tmp_282 = lshr i64 -1, %tmp_280

]]></node>
<StgValue><ssdm name="tmp_282"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="128" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:21  %p_Result_46 = and i64 %tmp_281, %tmp_282

]]></node>
<StgValue><ssdm name="p_Result_46"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="129" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:22  %tmp_284 = sub i7 -64, %tmp_267

]]></node>
<StgValue><ssdm name="tmp_284"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="64" op_0_bw="7">
<![CDATA[
:23  %tmp_285 = zext i7 %tmp_284 to i64

]]></node>
<StgValue><ssdm name="tmp_285"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="131" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:24  %tmp_286 = lshr i64 -1, %tmp_285

]]></node>
<StgValue><ssdm name="tmp_286"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:25  %tmp_287 = xor i64 %tmp_286, -1

]]></node>
<StgValue><ssdm name="tmp_287"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:26  %tmp_288 = and i64 %p_Result_45, %tmp_287

]]></node>
<StgValue><ssdm name="tmp_288"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="134" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:27  %tmp_289 = and i64 %p_Result_46, %tmp_286

]]></node>
<StgValue><ssdm name="tmp_289"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="135" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:28  %p_Result_35 = or i64 %tmp_288, %tmp_289

]]></node>
<StgValue><ssdm name="p_Result_35"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="136" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:29  %tmp_142 = icmp ugt i16 %valueTemp, 8

]]></node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:30  %tmp_143 = icmp eq i16 %tmp_266, %tmp_141

]]></node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="138" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:31  %or_cond = or i1 %tmp_142, %tmp_143

]]></node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:32  br i1 %or_cond, label %._crit_edge709, label %33

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<node id="141" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 true, i1* @lastValueWord, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
</and_exp></or_exp>
</condition>

<node id="144" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge709:0  br label %._crit_edge708

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="146" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge708:0  %valueTempBuffer_V_new_2 = phi i64 [ %p_Result_45, %31 ], [ %p_Result_35, %._crit_edge709 ]

]]></node>
<StgValue><ssdm name="valueTempBuffer_V_new_2"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="147" bw="1" op_0_bw="17" op_1_bw="17">
<![CDATA[
._crit_edge708:1  %tmp_145 = icmp ugt i17 %bpf_valueLengthBuffer_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
._crit_edge708:2  %tmp_146 = add i17 %bpf_valueLengthBuffer_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="149" bw="17" op_0_bw="1" op_1_bw="17" op_2_bw="17">
<![CDATA[
._crit_edge708:3  %tmp_330_s = select i1 %tmp_145, i17 %tmp_146, i17 0

]]></node>
<StgValue><ssdm name="tmp_330_s"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
</and_exp></or_exp>
</condition>

<node id="150" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge708:4  br label %._crit_edge710

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="152" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge710:0  %valueTempBuffer_V_new_3 = phi i64 [ %valueTempBuffer_V_new_2, %._crit_edge708 ], [ %p_Result_45, %30 ]

]]></node>
<StgValue><ssdm name="valueTempBuffer_V_new_3"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="153" bw="17" op_0_bw="17" op_1_bw="0">
<![CDATA[
._crit_edge710:1  %storemerge1 = phi i17 [ %tmp_330_s, %._crit_edge708 ], [ 0, %30 ]

]]></node>
<StgValue><ssdm name="storemerge1"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="154" bw="0" op_0_bw="17" op_1_bw="17">
<![CDATA[
._crit_edge710:2  store i17 %storemerge1, i17* @bpf_valueLengthBuffer_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="155" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge710:3  br label %._crit_edge707

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<node id="158" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_132 = icmp eq i8 %bpf_opCode_V_load, 1

]]></node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<node id="159" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_132, label %_ifconv, label %27

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
</and_exp></or_exp>
</condition>

<node id="161" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_191 = icmp eq i8 %bpf_opCode_V_load, 4

]]></node>
<StgValue><ssdm name="tmp_191"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
</and_exp></or_exp>
</condition>

<node id="162" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_192 = icmp eq i8 %bpf_opCode_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_192"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
</and_exp></or_exp>
</condition>

<node id="163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %tmp_193 = or i1 %tmp_192, %tmp_191

]]></node>
<StgValue><ssdm name="tmp_193"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
</and_exp></or_exp>
</condition>

<node id="164" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_193, label %._crit_edge704, label %._crit_edge706

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
<literal name="tmp_193" val="1"/>
</and_exp></or_exp>
</condition>

<node id="166" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge704:0  store i8 0, i8* @keyLengthBuffer, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
<literal name="tmp_193" val="1"/>
</and_exp></or_exp>
</condition>

<node id="167" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge704:1  store i4 0, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
</and_exp></or_exp>
</condition>

<node id="170" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge706:0  br label %._crit_edge707

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="172" bw="5" op_0_bw="8">
<![CDATA[
_ifconv:0  %tmp_189 = trunc i8 %keyLengthBuffer_load to i5

]]></node>
<StgValue><ssdm name="tmp_189"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="173" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
_ifconv:1  %tmp_134 = sub i5 8, %tmp_189

]]></node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="174" bw="4" op_0_bw="5">
<![CDATA[
_ifconv:2  %tmp_190 = trunc i5 %tmp_134 to i4

]]></node>
<StgValue><ssdm name="tmp_190"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="175" bw="8" op_0_bw="8" op_1_bw="5" op_2_bw="3">
<![CDATA[
_ifconv:3  %tmp_135 = call i8 @_ssdm_op_BitConcatenate.i8.i5.i3(i5 %tmp_134, i3 0)

]]></node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="176" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:4  store i8 %tmp_135, i8* @valueShift, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="177" bw="9" op_0_bw="8">
<![CDATA[
_ifconv:5  %tmp_203_cast = zext i8 %keyLengthBuffer_load to i9

]]></node>
<StgValue><ssdm name="tmp_203_cast"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="178" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
_ifconv:6  %op2_assign = sub i9 8, %tmp_203_cast

]]></node>
<StgValue><ssdm name="op2_assign"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="179" bw="18" op_0_bw="9">
<![CDATA[
_ifconv:7  %op2_assign_cast = sext i9 %op2_assign to i18

]]></node>
<StgValue><ssdm name="op2_assign_cast"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="180" bw="18" op_0_bw="17">
<![CDATA[
_ifconv:8  %tmp_204_cast = zext i17 %bpf_valueLengthBuffer_V_load to i18

]]></node>
<StgValue><ssdm name="tmp_204_cast"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="181" bw="1" op_0_bw="18" op_1_bw="18">
<![CDATA[
_ifconv:9  %tmp_136 = icmp sgt i18 %tmp_204_cast, %op2_assign_cast

]]></node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="182" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
_ifconv:10  %p_0283_s = add i9 %tmp_203_cast, -8

]]></node>
<StgValue><ssdm name="p_0283_s"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="183" bw="17" op_0_bw="9">
<![CDATA[
_ifconv:11  %p_0283_cast = sext i9 %p_0283_s to i17

]]></node>
<StgValue><ssdm name="p_0283_cast"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="184" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
_ifconv:12  %tmp_137 = add i17 %p_0283_cast, %bpf_valueLengthBuffer_V_load

]]></node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="185" bw="17" op_0_bw="1" op_1_bw="17" op_2_bw="17">
<![CDATA[
_ifconv:13  %storemerge = select i1 %tmp_136, i17 %tmp_137, i17 0

]]></node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="186" bw="0" op_0_bw="17" op_1_bw="17">
<![CDATA[
_ifconv:14  store i17 %storemerge, i17* @bpf_valueLengthBuffer_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="187" bw="1" op_0_bw="17" op_1_bw="17">
<![CDATA[
_ifconv:15  %tmp_138 = icmp eq i17 %storemerge, 0

]]></node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="188" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:16  br i1 %tmp_138, label %25, label %24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="190" bw="9" op_0_bw="8">
<![CDATA[
:0  %tmp_215_cast = zext i8 %tmp_135 to i9

]]></node>
<StgValue><ssdm name="tmp_215_cast"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="191" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:1  %tmp_242 = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_190, i3 0)

]]></node>
<StgValue><ssdm name="tmp_242"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="192" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:2  %Lo_assign = sub i9 64, %tmp_215_cast

]]></node>
<StgValue><ssdm name="Lo_assign"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="193" bw="3" op_0_bw="3" op_1_bw="9" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_243 = call i3 @_ssdm_op_PartSelect.i3.i9.i32.i32(i9 %Lo_assign, i32 6, i32 8)

]]></node>
<StgValue><ssdm name="tmp_243"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="194" bw="26" op_0_bw="3">
<![CDATA[
:4  %tmp_244 = sext i3 %tmp_243 to i26

]]></node>
<StgValue><ssdm name="tmp_244"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="195" bw="1" op_0_bw="26" op_1_bw="26">
<![CDATA[
:5  %icmp11 = icmp ne i26 %tmp_244, 0

]]></node>
<StgValue><ssdm name="icmp11"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="196" bw="7" op_0_bw="9">
<![CDATA[
:6  %tmp_245 = trunc i9 %Lo_assign to i7

]]></node>
<StgValue><ssdm name="tmp_245"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="197" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %tmp_246 = call i64 @llvm.part.select.i64(i64 %tmp_data_V, i32 63, i32 0)

]]></node>
<StgValue><ssdm name="tmp_246"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="198" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:8  %tmp_247 = add i7 -63, %tmp_245

]]></node>
<StgValue><ssdm name="tmp_247"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="199" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:9  %tmp_248 = sub i7 63, %tmp_245

]]></node>
<StgValue><ssdm name="tmp_248"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="200" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:10  %tmp_249 = sub i7 63, %tmp_245

]]></node>
<StgValue><ssdm name="tmp_249"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="201" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:11  %tmp_250 = select i1 %icmp11, i7 %tmp_247, i7 %tmp_249

]]></node>
<StgValue><ssdm name="tmp_250"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="202" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %tmp_251 = select i1 %icmp11, i64 %tmp_246, i64 %tmp_data_V

]]></node>
<StgValue><ssdm name="tmp_251"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="203" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:13  %tmp_252 = select i1 %icmp11, i7 %tmp_248, i7 %tmp_245

]]></node>
<StgValue><ssdm name="tmp_252"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="204" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:14  %tmp_253 = sub i7 63, %tmp_250

]]></node>
<StgValue><ssdm name="tmp_253"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="205" bw="64" op_0_bw="7">
<![CDATA[
:15  %tmp_254 = zext i7 %tmp_252 to i64

]]></node>
<StgValue><ssdm name="tmp_254"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="206" bw="64" op_0_bw="7">
<![CDATA[
:16  %tmp_255 = zext i7 %tmp_253 to i64

]]></node>
<StgValue><ssdm name="tmp_255"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="207" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:17  %tmp_256 = lshr i64 %tmp_251, %tmp_254

]]></node>
<StgValue><ssdm name="tmp_256"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="208" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:18  %tmp_257 = lshr i64 -1, %tmp_255

]]></node>
<StgValue><ssdm name="tmp_257"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="209" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:19  %p_Result_41 = and i64 %tmp_256, %tmp_257

]]></node>
<StgValue><ssdm name="p_Result_41"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="210" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:20  %tmp_259 = sub i7 -64, %tmp_242

]]></node>
<StgValue><ssdm name="tmp_259"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="211" bw="64" op_0_bw="7">
<![CDATA[
:21  %tmp_260 = zext i7 %tmp_259 to i64

]]></node>
<StgValue><ssdm name="tmp_260"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="212" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:22  %tmp_261 = lshr i64 -1, %tmp_260

]]></node>
<StgValue><ssdm name="tmp_261"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="213" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:23  %tmp_262 = xor i64 %tmp_261, -1

]]></node>
<StgValue><ssdm name="tmp_262"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="214" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:24  %tmp_263 = and i64 %p_Val2_21, %tmp_262

]]></node>
<StgValue><ssdm name="tmp_263"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="215" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:25  %tmp_264 = and i64 %p_Result_41, %tmp_261

]]></node>
<StgValue><ssdm name="tmp_264"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="216" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:26  %p_Result_29 = or i64 %tmp_263, %tmp_264

]]></node>
<StgValue><ssdm name="p_Result_29"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>

<node id="217" bw="0" op_0_bw="0">
<![CDATA[
:27  br label %26

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="219" bw="4" op_0_bw="8">
<![CDATA[
:0  %tmp_218 = trunc i8 %keyLengthBuffer_load to i4

]]></node>
<StgValue><ssdm name="tmp_218"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="220" bw="4" op_0_bw="8">
<![CDATA[
:1  %tmp_219 = trunc i8 %keyLengthBuffer_load to i4

]]></node>
<StgValue><ssdm name="tmp_219"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="221" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:2  %Lo_assign_4_cast = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_219, i3 0)

]]></node>
<StgValue><ssdm name="Lo_assign_4_cast"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="222" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_220 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %keyLengthBuffer_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_220"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="223" bw="26" op_0_bw="5">
<![CDATA[
:4  %tmp_221 = zext i5 %tmp_220 to i26

]]></node>
<StgValue><ssdm name="tmp_221"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="224" bw="1" op_0_bw="26" op_1_bw="26">
<![CDATA[
:5  %icmp10 = icmp ne i26 %tmp_221, 0

]]></node>
<StgValue><ssdm name="icmp10"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="225" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:6  %tmp_222 = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_218, i3 0)

]]></node>
<StgValue><ssdm name="tmp_222"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="226" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %tmp_223 = call i64 @llvm.part.select.i64(i64 %tmp_data_V, i32 63, i32 0)

]]></node>
<StgValue><ssdm name="tmp_223"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="227" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:8  %tmp_224 = add i7 %tmp_222, -63

]]></node>
<StgValue><ssdm name="tmp_224"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="228" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:9  %tmp_225 = sub i7 63, %tmp_222

]]></node>
<StgValue><ssdm name="tmp_225"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="229" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:10  %tmp_226 = sub i7 63, %tmp_222

]]></node>
<StgValue><ssdm name="tmp_226"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="230" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:11  %tmp_227 = select i1 %icmp10, i7 %tmp_224, i7 %tmp_226

]]></node>
<StgValue><ssdm name="tmp_227"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="231" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %tmp_228 = select i1 %icmp10, i64 %tmp_223, i64 %tmp_data_V

]]></node>
<StgValue><ssdm name="tmp_228"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="232" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:13  %tmp_229 = select i1 %icmp10, i7 %tmp_225, i7 %tmp_222

]]></node>
<StgValue><ssdm name="tmp_229"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="233" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:14  %tmp_230 = sub i7 63, %tmp_227

]]></node>
<StgValue><ssdm name="tmp_230"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="234" bw="64" op_0_bw="7">
<![CDATA[
:15  %tmp_231 = zext i7 %tmp_229 to i64

]]></node>
<StgValue><ssdm name="tmp_231"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="235" bw="64" op_0_bw="7">
<![CDATA[
:16  %tmp_232 = zext i7 %tmp_230 to i64

]]></node>
<StgValue><ssdm name="tmp_232"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="236" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:17  %tmp_233 = lshr i64 %tmp_228, %tmp_231

]]></node>
<StgValue><ssdm name="tmp_233"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="237" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:18  %tmp_234 = lshr i64 -1, %tmp_232

]]></node>
<StgValue><ssdm name="tmp_234"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="238" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:19  %p_Result_42 = and i64 %tmp_233, %tmp_234

]]></node>
<StgValue><ssdm name="p_Result_42"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="239" bw="64" op_0_bw="7">
<![CDATA[
:20  %tmp_236 = zext i7 %Lo_assign_4_cast to i64

]]></node>
<StgValue><ssdm name="tmp_236"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="240" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:21  %tmp_237 = lshr i64 -1, %tmp_236

]]></node>
<StgValue><ssdm name="tmp_237"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="241" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:22  %tmp_238 = xor i64 %tmp_237, -1

]]></node>
<StgValue><ssdm name="tmp_238"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="242" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:23  %tmp_239 = and i64 %p_Val2_21, %tmp_238

]]></node>
<StgValue><ssdm name="tmp_239"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="243" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:24  %tmp_240 = and i64 %p_Result_42, %tmp_237

]]></node>
<StgValue><ssdm name="tmp_240"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="244" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:25  %p_Result_43 = or i64 %tmp_239, %tmp_240

]]></node>
<StgValue><ssdm name="p_Result_43"/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="246" bw="0" op_0_bw="0">
<![CDATA[
:27  br label %26

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="248" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:0  %valueTempBuffer_V_new = phi i64 [ %p_Result_43, %25 ], [ %p_Result_29, %24 ]

]]></node>
<StgValue><ssdm name="valueTempBuffer_V_new"/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="249" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:1  %storemerge9 = phi i2 [ 0, %25 ], [ -2, %24 ]

]]></node>
<StgValue><ssdm name="storemerge9"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="250" bw="3" op_0_bw="2">
<![CDATA[
:2  %storemerge28_cast = sext i2 %storemerge9 to i3

]]></node>
<StgValue><ssdm name="storemerge28_cast"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="251" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 0, i8* @keyLengthBuffer, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="252" bw="4" op_0_bw="3">
<![CDATA[
:4  %storemerge28_cast_cast_cast_ca = zext i3 %storemerge28_cast to i4

]]></node>
<StgValue><ssdm name="storemerge28_cast_cast_cast_ca"/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="253" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:5  store i4 %storemerge28_cast_cast_cast_ca, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
</and_exp></or_exp>
</condition>

<node id="254" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %._crit_edge707

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="256" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
._crit_edge707:0  %valueTempBuffer_V_flag_5 = phi i1 [ true, %26 ], [ false, %._crit_edge706 ], [ true, %._crit_edge710 ], [ false, %28 ]

]]></node>
<StgValue><ssdm name="valueTempBuffer_V_flag_5"/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="257" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0">
<![CDATA[
._crit_edge707:1  %valueTempBuffer_V_new_5 = phi i64 [ %valueTempBuffer_V_new, %26 ], [ undef, %._crit_edge706 ], [ %valueTempBuffer_V_new_3, %._crit_edge710 ], [ undef, %28 ]

]]></node>
<StgValue><ssdm name="valueTempBuffer_V_new_5"/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="258" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge707:2  br i1 %valueTempBuffer_V_flag_5, label %mergeST, label %.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="206" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="valueTempBuffer_V_flag_5" val="1"/>
</and_exp></or_exp>
</condition>

<node id="260" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
mergeST:0  store i64 %valueTempBuffer_V_new_5, i64* @valueTempBuffer_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="207" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="265" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_130 = icmp eq i8 %keyLengthBuffer_load, 8

]]></node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="208" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="266" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_130, label %._crit_edge698, label %17

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
</and_exp></or_exp>
</condition>

<node id="268" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_187 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %keyLengthBuffer_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_187"/></StgValue>
</operation>

<operation id="210" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
</and_exp></or_exp>
</condition>

<node id="269" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
:1  %icmp7 = icmp eq i5 %tmp_187, 0

]]></node>
<StgValue><ssdm name="icmp7"/></StgValue>
</operation>

<operation id="211" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
</and_exp></or_exp>
</condition>

<node id="270" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp7, label %18, label %19

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="212" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
</and_exp></or_exp>
</condition>

<node id="272" bw="4" op_0_bw="4" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_188 = call i4 @_ssdm_op_PartSelect.i4.i8.i32.i32(i8 %keyLengthBuffer_load, i32 4, i32 7)

]]></node>
<StgValue><ssdm name="tmp_188"/></StgValue>
</operation>

<operation id="213" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
</and_exp></or_exp>
</condition>

<node id="273" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %icmp8 = icmp eq i4 %tmp_188, 0

]]></node>
<StgValue><ssdm name="icmp8"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
</and_exp></or_exp>
</condition>

<node id="274" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp8, label %._crit_edge702, label %._crit_edge699

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
<literal name="icmp8" val="1"/>
</and_exp></or_exp>
</condition>

<node id="276" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge702:0  %tmp_217 = select i1 %tmp_56, i4 4, i4 5

]]></node>
<StgValue><ssdm name="tmp_217"/></StgValue>
</operation>

<operation id="216" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
<literal name="icmp8" val="1"/>
</and_exp></or_exp>
</condition>

<node id="277" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge702:1  store i4 %tmp_217, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="217" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="1"/>
</and_exp></or_exp>
</condition>

<node id="282" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  store i4 0, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="218" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="1"/>
</and_exp></or_exp>
</condition>

<node id="287" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge698:0  %storemerge_cast_cast_cast_cast = select i1 %tmp_56, i4 0, i4 6

]]></node>
<StgValue><ssdm name="storemerge_cast_cast_cast_cast"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="1"/>
</and_exp></or_exp>
</condition>

<node id="288" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge698:1  store i4 %storemerge_cast_cast_cast_cast, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="220" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="1"/>
</and_exp></or_exp>
</condition>

<node id="289" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge698:2  store i8 0, i8* @valueShift, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="221" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="293" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_144 = add i8 %keyLengthBuffer_load, -8

]]></node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="294" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  store i8 %tmp_144, i8* @keyLengthBuffer, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="223" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="302" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:3  %tmp_127 = add i17 -8, %bpf_valueLengthBuffer_V_load

]]></node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="303" bw="0" op_0_bw="17" op_1_bw="17">
<![CDATA[
:4  store i17 %tmp_127, i17* @bpf_valueLengthBuffer_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="225" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="304" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_183 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %keyLengthBuffer_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_183"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="305" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
:6  %icmp6 = icmp ne i5 %tmp_183, 0

]]></node>
<StgValue><ssdm name="icmp6"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="306" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
:7  %tmp_184 = select i1 %icmp6, i4 4, i4 5

]]></node>
<StgValue><ssdm name="tmp_184"/></StgValue>
</operation>

<operation id="228" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="307" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:8  store i4 %tmp_184, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="229" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<node id="312" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_125 = icmp eq i8 %bpf_opCode_V_load, 1

]]></node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<node id="313" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_125, label %7, label %8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<node id="315" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_179 = icmp eq i8 %bpf_opCode_V_load, 4

]]></node>
<StgValue><ssdm name="tmp_179"/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<node id="316" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_180 = icmp eq i8 %bpf_opCode_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_180"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<node id="317" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %tmp_181 = or i1 %tmp_180, %tmp_179

]]></node>
<StgValue><ssdm name="tmp_181"/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<node id="318" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_181, label %._crit_edge691, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="235" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="0"/>
</and_exp></or_exp>
</condition>

<node id="320" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_129 = icmp eq i8 %bpf_opCode_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="236" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="0"/>
</and_exp></or_exp>
</condition>

<node id="321" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_129, label %10, label %._crit_edge694

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="237" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="0"/>
<literal name="tmp_129" val="1"/>
</and_exp></or_exp>
</condition>

<node id="323" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  store i4 0, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="238" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="1"/>
</and_exp></or_exp>
</condition>

<node id="328" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge691:0  %tmp_185 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %keyLengthBuffer_load, i32 3, i32 7)

]]></node>
<StgValue><ssdm name="tmp_185"/></StgValue>
</operation>

<operation id="239" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="1"/>
</and_exp></or_exp>
</condition>

<node id="329" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge691:1  %icmp = icmp ne i5 %tmp_185, 0

]]></node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="240" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="1"/>
</and_exp></or_exp>
</condition>

<node id="330" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge691:2  %tmp_186 = select i1 %icmp, i4 4, i4 5

]]></node>
<StgValue><ssdm name="tmp_186"/></StgValue>
</operation>

<operation id="241" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="1"/>
</and_exp></or_exp>
</condition>

<node id="331" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge691:3  store i4 %tmp_186, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="242" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<node id="336" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  store i4 3, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="243" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="343" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 24, i32 31)

]]></node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="244" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="344" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %p_Result_2_i = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 16, i32 23)

]]></node>
<StgValue><ssdm name="p_Result_2_i"/></StgValue>
</operation>

<operation id="245" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="345" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:2  %tmp_177 = call i1 @_ssdm_op_BitSelect.i1.i64.i32(i64 %tmp_data_V, i32 8)

]]></node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="246" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="346" bw="17" op_0_bw="17" op_1_bw="1" op_2_bw="8" op_3_bw="8">
<![CDATA[
:3  %tmp_121 = call i17 @_ssdm_op_BitConcatenate.i17.i1.i8.i8(i1 %tmp_177, i8 %p_Result_2_i, i8 %p_Result_i)

]]></node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="247" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="347" bw="17" op_0_bw="8">
<![CDATA[
:4  %tmp_122 = zext i8 %keyLengthBuffer_load to i17

]]></node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="248" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="348" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:5  %tmp_123 = sub i17 %tmp_121, %tmp_122

]]></node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="249" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="349" bw="0" op_0_bw="17" op_1_bw="17">
<![CDATA[
:6  store i17 %tmp_123, i17* @bpf_valueLengthBuffer_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="250" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="358" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:15  store i4 2, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="251" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="363" bw="108" op_0_bw="112">
<![CDATA[
:0  %tmp_175 = trunc i112 %tmp_user_V to i108

]]></node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="252" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="367" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_s_92 = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 24, i32 31)

]]></node>
<StgValue><ssdm name="p_Result_s_92"/></StgValue>
</operation>

<operation id="253" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="369" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  store i8 %p_Result_s_92, i8* @keyLengthBuffer, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="254" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="370" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %p_Result_8 = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp_data_V, i32 8, i32 15)

]]></node>
<StgValue><ssdm name="p_Result_8"/></StgValue>
</operation>

<operation id="255" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="371" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:8  store i8 %p_Result_8, i8* @bpf_opCode_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="256" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="374" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:11  store i4 1, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="257" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="lastValueWord_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="382" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1  store i1 false, i1* @lastValueWord, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="258" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="lastValueWord_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="383" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  store i4 0, i4* @bpf_wordCounter, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="259" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="8" op_3_bw="112" op_4_bw="64" op_5_bw="8" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i1* %feInput_V_last_V, i8* %feInput_V_keep_V, i112* %feInput_V_user_V, i64* %feInput_V_data_V, [5 x i8]* @p_str3, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="260" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i64* @valueBuffer_rp_V_V, [8 x i8]* @str1550, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1551, [1 x i8]* @str1551, [8 x i8]* @str1550)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i64* @keyBuffer_rp_V_V, [8 x i8]* @str1546, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1547, [1 x i8]* @str1547, [8 x i8]* @str1546)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="262" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="0" op_1_bw="248" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i248* @metadataBuffer_rp_V_V, [8 x i8]* @str1542, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1543, [1 x i8]* @str1543, [8 x i8]* @str1542)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="263" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str192) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="264" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="35" bw="248" op_0_bw="248">
<![CDATA[
:4  %p_Val2_15 = load i248* @metadataTempBuffer_V, align 16

]]></node>
<StgValue><ssdm name="p_Val2_15"/></StgValue>
</operation>

<operation id="265" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="8" op_0_bw="8">
<![CDATA[
:5  %bpf_keyLength_V_load = load i8* @bpf_keyLength_V, align 1

]]></node>
<StgValue><ssdm name="bpf_keyLength_V_load"/></StgValue>
</operation>

<operation id="266" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="4" op_0_bw="4">
<![CDATA[
:8  %protocol_V_load = load i4* @protocol_V, align 1

]]></node>
<StgValue><ssdm name="protocol_V_load"/></StgValue>
</operation>

<operation id="267" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:33  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V, i64 %p_Result_45)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="268" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="0"/>
<literal name="tmp_133" val="1"/>
<literal name="tmp_139" val="1"/>
<literal name="tmp_140" val="0"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge709

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="269" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<node id="157" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_rp_V_V, i64 %tmp_data_V)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="270" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="0"/>
<literal name="tmp_193" val="1"/>
</and_exp></or_exp>
</condition>

<node id="168" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge704:2  br label %._crit_edge706

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="271" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_132" val="1"/>
<literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<node id="245" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:26  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V, i64 %p_Result_43)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="272" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
<literal name="valueTempBuffer_V_flag_5" val="1"/>
</and_exp></or_exp>
</condition>

<node id="261" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="273" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="0"/>
</and_exp></or_exp>
</condition>

<node id="263" bw="0" op_0_bw="0">
<![CDATA[
.new:0  br label %34

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="274" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
<literal name="icmp8" val="1"/>
</and_exp></or_exp>
</condition>

<node id="278" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge702:2  br label %._crit_edge699

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="275" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="0"/>
</and_exp></or_exp>
</condition>

<node id="280" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge699:0  br label %20

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="276" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
<literal name="icmp7" val="1"/>
</and_exp></or_exp>
</condition>

<node id="283" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %20

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="277" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="0"/>
</and_exp></or_exp>
</condition>

<node id="285" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %21

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="278" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
<literal name="tmp_130" val="1"/>
</and_exp></or_exp>
</condition>

<node id="290" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge698:3  br label %21

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="279" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="292" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_rp_V_V, i64 %tmp_data_V)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="280" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
<literal name="tmp_128" val="1"/>
</and_exp></or_exp>
</condition>

<node id="295" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %34

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="281" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp></or_exp>
</condition>

<node id="297" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %35

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="282" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="299" bw="32" op_0_bw="64">
<![CDATA[
:0  %tmp_182 = trunc i64 %tmp_data_V to i32

]]></node>
<StgValue><ssdm name="tmp_182"/></StgValue>
</operation>

<operation id="283" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="300" bw="64" op_0_bw="32">
<![CDATA[
:1  %p_Result_40 = zext i32 %tmp_182 to i64

]]></node>
<StgValue><ssdm name="p_Result_40"/></StgValue>
</operation>

<operation id="284" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="301" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V, i64 %p_Result_40)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="285" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<node id="308" bw="0" op_0_bw="0">
<![CDATA[
:9  br label %35

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="286" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<node id="310" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %36

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="287" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="0"/>
<literal name="tmp_129" val="1"/>
</and_exp></or_exp>
</condition>

<node id="324" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge694

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="288" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="0"/>
</and_exp></or_exp>
</condition>

<node id="326" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge694:0  br label %11

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="289" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
<literal name="tmp_181" val="1"/>
</and_exp></or_exp>
</condition>

<node id="332" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge691:4  br label %11

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="290" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<node id="334" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="291" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<node id="337" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="292" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="235">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<node id="339" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %36

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="293" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="0"/>
</and_exp></or_exp>
</condition>

<node id="341" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %37

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="294" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="350" bw="248" op_0_bw="248" op_1_bw="248" op_2_bw="4" op_3_bw="32" op_4_bw="32">
<![CDATA[
:7  %p_Result_36 = call i248 @llvm.part.set.i248.i4(i248 %p_Val2_15, i4 %protocol_V_load, i32 120, i32 123)

]]></node>
<StgValue><ssdm name="p_Result_36"/></StgValue>
</operation>

<operation id="295" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="351" bw="248" op_0_bw="248" op_1_bw="248" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:8  %p_Result_37 = call i248 @llvm.part.set.i248.i8(i248 %p_Result_36, i8 %bpf_opCode_V_load, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="p_Result_37"/></StgValue>
</operation>

<operation id="296" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="352" bw="30" op_0_bw="64">
<![CDATA[
:9  %tmp_178 = trunc i64 %tmp_data_V to i30

]]></node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="297" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="353" bw="248" op_0_bw="248" op_1_bw="248" op_2_bw="30" op_3_bw="32" op_4_bw="32">
<![CDATA[
:10  %p_Result_38 = call i248 @llvm.part.set.i248.i30(i248 %p_Result_37, i30 %tmp_178, i32 56, i32 85)

]]></node>
<StgValue><ssdm name="p_Result_38"/></StgValue>
</operation>

<operation id="298" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="354" bw="25" op_0_bw="25" op_1_bw="17" op_2_bw="8">
<![CDATA[
:11  %tmp_53 = call i25 @_ssdm_op_BitConcatenate.i25.i17.i8(i17 %tmp_123, i8 %bpf_keyLength_V_load)

]]></node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="299" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="355" bw="248" op_0_bw="248" op_1_bw="248" op_2_bw="25" op_3_bw="32" op_4_bw="32">
<![CDATA[
:12  %p_Result_39 = call i248 @_ssdm_op_PartSet.i248.i248.i25.i32.i32(i248 %p_Result_38, i25 %tmp_53, i32 0, i32 24)

]]></node>
<StgValue><ssdm name="p_Result_39"/></StgValue>
</operation>

<operation id="300" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="356" bw="0" op_0_bw="248" op_1_bw="248">
<![CDATA[
:13  store i248 %p_Result_39, i248* @metadataTempBuffer_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="301" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="357" bw="0" op_0_bw="0" op_1_bw="248" op_2_bw="248">
<![CDATA[
:14  call void @_ssdm_op_Write.ap_fifo.volatile.i248P(i248* @metadataBuffer_rp_V_V, i248 %p_Result_39)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="302" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_120" val="1"/>
</and_exp></or_exp>
</condition>

<node id="359" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %37

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="303" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="361" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %38

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="304" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="364" bw="124" op_0_bw="108">
<![CDATA[
:1  %loc_V_trunc = zext i108 %tmp_175 to i124

]]></node>
<StgValue><ssdm name="loc_V_trunc"/></StgValue>
</operation>

<operation id="305" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="365" bw="248" op_0_bw="248" op_1_bw="248" op_2_bw="124" op_3_bw="32" op_4_bw="32">
<![CDATA[
:2  %p_Result_s = call i248 @llvm.part.set.i248.i124(i248 %p_Val2_15, i124 %loc_V_trunc, i32 124, i32 247)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="306" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="366" bw="0" op_0_bw="248" op_1_bw="248">
<![CDATA[
:3  store i248 %p_Result_s, i248* @metadataTempBuffer_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="307" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="368" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  store i8 %p_Result_s_92, i8* @bpf_keyLength_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="308" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="372" bw="4" op_0_bw="64">
<![CDATA[
:9  %tmp_176 = trunc i64 %tmp_data_V to i4

]]></node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>

<operation id="309" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="373" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
:10  store i4 %tmp_176, i4* @protocol_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="310" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp></or_exp>
</condition>

<node id="375" bw="0" op_0_bw="0">
<![CDATA[
:12  br label %38

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="311" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="377" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge689

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="312" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="lastValueWord_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="379" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge689:0  br label %40

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="313" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="lastValueWord_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="381" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V, i64 %p_Val2_21)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="314" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="lastValueWord_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="384" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %40

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="315" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="386" bw="0">
<![CDATA[
:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
