[TOC]



# 2.2 Verilog HDL程序的基本结构

- 大约100个预定义的关键词
- Verilog HDL程序由模块构成。每个模块的内容都是嵌在关键词module和endmodule两个语句之间。每个模块实现特定的功能。
- 每个模块先要进行端口的定义，并说明输入（input) 、输出（output)和双向（inout)，然后对模块功能进行描述。
- 除了endmodule语句外，每个语句后必须有分号。
- 可以用/* --- */和//…..，对VerilogHDL程序的任何部分做注释。

## 模块定义的一般语法结构

```verilog
module modulename(port1,port2,port3,...)
//说明部分   
    //端口类型说明(input,output,inout)
    input ...;
    output ...;
    ...
    //参数定义(可选)
    
    //数据类型定义(可选)
    wire wire1,wire2;
    
//逻辑功能描述部分，其顺序是任意的
    
    assign ...//连续赋值语句(assign);
        
        
    initial begin//过程块结构
        ...//行为描述语句
    end    
      
endmodule
```





## 三种描述风格

- 结构描述（门级描述）方式

一般使用Primitive（内部元件）、自定义的下层模块对电路描述。主要用于层次化设计中。

- 数据流描述方式

一般使用assign语句描述，主要用于对组合逻辑电路建模。

- 行为描述方式

一般使用always和initial语句描述，可以对组合、时序逻辑电路建模。

### 门级（结构）风格

```verilog
/* Gate-level description of a half adder */
module HalfAdder_GL(A,
                    B,
                    Sum,
                    Carry);
    input  A ,B ;		//输入端口声明
    output  Sum, Carry ;      //输出端口声明
    
    wire A ,B , Sum ,Carry ;
    
    xor X1 (Sum, A, B);
    and A1 (Carry, A, B);
endmodule
```

### 数据流风格

```verilog
/* Dataflow description of a half adder */
module HalfAdder_DF(A,
                    B,
                    Sum,
                    Carry);
    input  A ,B ;
    output  Sum ,Carry ;
    wire A ,B，Sum ,Carry ;
    assign   Sum   = A ^ B;
    assign   Carry = A & B;
endmodule
```

### 行为风格

```verilog
/* Behavioral description of a half adder */
module HalfAdder_BH(A,
                    B,
                    Sum,
                    Carry);
    input  A ,B ;
    output  Sum ,Carry ;
    reg Sum ,Carry ;    //声明端口数据类型为寄存器
    always @(A or B)  begin
        Sum = A ^ B;	//用过程赋值语句描述�?�辑功能
        Carry = A & B;
    end
endmodule

```

