# UART

 Descripci贸n

Este proyecto implementa un sistema de comunicaci贸n UART (Universal Asynchronous Receiver-Transmitter) en Verilog. Incluye m贸dulos para la transmisi贸n, recepci贸n y procesamiento de datos en serie, permitiendo la comunicaci贸n con dispositivos externos a trav茅s de una interfaz UART.

锔 Requisitos

Tarjeta FPGA compatible con el dise帽o (ejemplo: DE10-Lite, Basys 3, Nexys A7)

Software Intel Quartus Prime Lite u otro entorno de desarrollo HDL

Cable UART-USB para conectar con una computadora

Terminal serie (PuTTY, Tera Term, Minicom, etc.) para la visualizaci贸n y env铆o de datos

Alimentaci贸n de 3.3V o 5V seg煤n la tarjeta FPGA utilizada

 debounce.v           
 receiver.v            
 receiver.v.bak       
 top.qpf               
 top.qsf               
 top_loopback.v        
 tx.v                  
 vga.v                 
 vga.v.bak             
 vga_pwm.v             
 vga_pwm.v.bak         
 README.md            
