+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; if_axi_ad9361|i_up_axi                                                                                       ; 109   ; 4              ; 8            ; 4              ; 103    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_delay_cntrl                                                                             ; 146   ; 131            ; 146          ; 131            ; 131    ; 131             ; 131           ; 131             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common|i_clock_mon                                                               ; 4     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common|i_xfer_status                                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common|i_xfer_cntrl                                                              ; 34    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common|i_core_rst_reg                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common|i_mmcm_rst_reg                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_up_dac_common                                                                           ; 207   ; 76             ; 0            ; 76             ; 88     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_up_dac_channel|i_xfer_cntrl                                              ; 181   ; 3              ; 0            ; 3              ; 178    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_up_dac_channel                                                           ; 124   ; 58             ; 0            ; 58             ; 199    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds|dds_phase[1].i_dds_2                                                 ; 66    ; 0              ; 6            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_dds                                                                      ; 100   ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3|i_ad_iqcor                                                                 ; 67    ; 8              ; 0            ; 8              ; 17     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_3                                                                            ; 109   ; 0              ; 4            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_up_dac_channel|i_xfer_cntrl                                              ; 181   ; 3              ; 0            ; 3              ; 178    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_up_dac_channel                                                           ; 124   ; 58             ; 0            ; 58             ; 199    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds|dds_phase[1].i_dds_2                                                 ; 66    ; 0              ; 6            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_dds                                                                      ; 100   ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2|i_ad_iqcor                                                                 ; 67    ; 8              ; 0            ; 8              ; 17     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_2                                                                            ; 109   ; 0              ; 4            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_up_dac_channel|i_xfer_cntrl                                              ; 181   ; 3              ; 0            ; 3              ; 178    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_up_dac_channel                                                           ; 124   ; 58             ; 0            ; 58             ; 199    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds|dds_phase[1].i_dds_2                                                 ; 66    ; 0              ; 6            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_dds                                                                      ; 100   ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1|i_ad_iqcor                                                                 ; 67    ; 8              ; 0            ; 8              ; 17     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_1                                                                            ; 109   ; 0              ; 4            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_up_dac_channel|i_xfer_cntrl                                              ; 181   ; 3              ; 0            ; 3              ; 178    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_up_dac_channel                                                           ; 124   ; 58             ; 0            ; 58             ; 199    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated ; 33    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe          ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe           ; 57    ; 14             ; 1            ; 14             ; 42     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                            ; 15    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds|dds_phase[1].i_dds_2                                                 ; 66    ; 0              ; 6            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_dds                                                                      ; 100   ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0|i_ad_iqcor                                                                 ; 67    ; 8              ; 0            ; 8              ; 17     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx|i_tx_channel_0                                                                            ; 109   ; 0              ; 4            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tx                                                                                           ; 327   ; 30             ; 1            ; 30             ; 223    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_delay_cntrl|i_delay_rst_reg                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_delay_cntrl                                                                             ; 131   ; 0              ; 27           ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common|i_clock_mon                                                               ; 4     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common|i_xfer_status                                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common|i_xfer_cntrl                                                              ; 48    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common|i_core_rst_reg                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common|i_mmcm_rst_reg                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_up_adc_common                                                                           ; 210   ; 138            ; 33           ; 138            ; 168    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_up_adc_channel|i_xfer_status                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_up_adc_channel|i_xfer_cntrl                                              ; 82    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_up_adc_channel                                                           ; 127   ; 58             ; 0            ; 58             ; 115    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_iqcor                                                                 ; 67    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_dcfilter                                                              ; 51    ; 0              ; 17           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_ad_datafmt                                                               ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_rx_pnmon|i_pnmon                                                         ; 51    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3|i_rx_pnmon                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_3                                                                            ; 120   ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_up_adc_channel|i_xfer_status                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_up_adc_channel|i_xfer_cntrl                                              ; 82    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_up_adc_channel                                                           ; 127   ; 58             ; 0            ; 58             ; 115    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_iqcor                                                                 ; 67    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_dcfilter                                                              ; 51    ; 0              ; 17           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_ad_datafmt                                                               ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_rx_pnmon|i_pnmon                                                         ; 51    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2|i_rx_pnmon                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_2                                                                            ; 120   ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_up_adc_channel|i_xfer_status                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_up_adc_channel|i_xfer_cntrl                                              ; 82    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_up_adc_channel                                                           ; 127   ; 58             ; 0            ; 58             ; 115    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_iqcor                                                                 ; 67    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_dcfilter                                                              ; 51    ; 0              ; 17           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_ad_datafmt                                                               ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_rx_pnmon|i_pnmon                                                         ; 51    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1|i_rx_pnmon                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_1                                                                            ; 120   ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_up_adc_channel|i_xfer_status                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_up_adc_channel|i_xfer_cntrl                                              ; 82    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_up_adc_channel                                                           ; 127   ; 58             ; 0            ; 58             ; 115    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_iqcor|g_loop[0].i_mul_q|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_iqcor|g_loop[0].i_mul_q                                               ; 51    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_iqcor|g_loop[0].i_mul_i|i_lpm_mult|auto_generated                     ; 35    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_iqcor|g_loop[0].i_mul_i                                               ; 52    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_iqcor                                                                 ; 67    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_dcfilter                                                              ; 51    ; 0              ; 17           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_ad_datafmt                                                               ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_rx_pnmon|i_pnmon                                                         ; 51    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0|i_rx_pnmon                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx|i_rx_channel_0                                                                            ; 120   ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_rx                                                                                           ; 330   ; 30             ; 0            ; 30             ; 268    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_dp_off_2_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_dp_off_1_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_dp_on_2_comp                                                          ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_dp_on_1_comp                                                          ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_off_2_comp                                                            ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_on_2_comp                                                             ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_rx_off_2_comp                                                            ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_rx_on_2_comp                                                             ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_tx_off_2_comp                                                        ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_tx_on_2_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_rx_off_2_comp                                                        ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_rx_on_2_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_off_1_comp                                                            ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_tx_on_1_comp                                                             ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_rx_off_1_comp                                                            ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_rx_on_1_comp                                                             ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_tx_off_1_comp                                                        ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_tx_on_1_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_rx_off_1_comp                                                        ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control|i_vco_rx_on_1_comp                                                         ; 50    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_tdd_control                                                                            ; 639   ; 0              ; 2            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_up_tdd_cntrl|i_xfer_tdd_status                                                         ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_up_tdd_cntrl|i_xfer_tdd_counter_values                                                 ; 628   ; 1              ; 0            ; 1              ; 625    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_up_tdd_cntrl|i_xfer_tdd_control                                                        ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd|i_up_tdd_cntrl                                                                           ; 74    ; 0              ; 0            ; 0              ; 673    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd                                                                                          ; 75    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_tdd_if                                                                                       ; 6     ; 6              ; 0            ; 6              ; 10     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altddio_txnrx|auto_generated                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altddio_enable|auto_generated                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altlvds_tx|auto_generated|coreclk_buf                       ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altlvds_tx|auto_generated                                   ; 30    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altlvds_rx|auto_generated|rx_outclock_buf                   ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5|i_altlvds_rx|auto_generated                                   ; 9     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if|i_axi_ad9361_lvds_if_c5                                                               ; 48    ; 8              ; 8            ; 8              ; 48     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361|i_dev_if                                                                                       ; 229   ; 119            ; 153          ; 119            ; 189    ; 119             ; 119           ; 119             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_axi_ad9361                                                                                                ; 167   ; 16             ; 6            ; 16             ; 145    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
