============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 21 2019  01:57:29 am
  Module:                 dsc_mul_es_naive
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance      Cells  Cell Area  Net Area  Total Area  Wireload     
-----------------------------------------------------------------------
dsc_mul_es_naive    119        466         0         466    <none> (D) 
  stoch2bin_out      38        174         0         174    <none> (D) 
  prg_b              40        145         0         145    <none> (D) 
    ctr4             24        106         0         106    <none> (D) 
    comp4            16         39         0          39    <none> (D) 
      comp3           2          6         0           6    <none> (D) 
      comp2           2          6         0           6    <none> (D) 
      comp1           2          6         0           6    <none> (D) 
      comp0           2          4         0           4    <none> (D) 
  prg_a              38        141         0         141    <none> (D) 
    ctr4             22        102         0         102    <none> (D) 
    comp4            16         39         0          39    <none> (D) 
      comp3           2          6         0           6    <none> (D) 
      comp2           2          6         0           6    <none> (D) 
      comp1           2          6         0           6    <none> (D) 
      comp0           2          4         0           4    <none> (D) 
  mul                 1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
