# YH情况梳理

## 平台软件组件

### RTFRAME任务编排及管理平台

部署在运行linux系统的arm节点上，基本开发完毕，具备联试条件

### FPGA执行器框架

FPGA执行器框架与应用算法的网表文件综合编译，形成bit文件形式的算法，进入算法库管理。
  
主要包含两个部分

* 改进版本的FPGA通信中间件

被执行器管理器调用，原型功能开发完毕，但还需改进。

* 执行器监控功能

算法运行监控。原型功能开发中。

### FPGA控制器

部署在zynq节点上，向上与RTFRAME框架对接，提供FPGA执行器的加载、停止、状态监控接口，向下与DSP执行器框架对接。主体功能已在其它项目验证。

### DSP执行器框架

DSP执行器框架与应用算法函数编译形成镜像文件，进入算法库管理。

主要包含两个部分

* 改进版本的DSP通信中间件

被执行器管理器调用，功能开发完毕，集成测试中。

* 执行器监控功能

算法运行监控，功能开发完毕，集成测试中。

### DSP控制器

部署在dsp的核0上，向上与RTFRAME框架对接，提供DSP执行器的加载、停止、状态监控接口，向下与DSP执行器框架对接。功能基本开发完毕

### RTFRAME算法管理平台

部署在运行linux系统的arm节点上，基本开发完毕，具备联试条件

### RTFRAME实时计算引擎

部署在运行linux系统的arm节点上，基本开发完毕，具备联试条件

### RTFRAME资源调度器

部署在运行linux系统的arm节点上，基本开发完毕，具备联试条件

### 网络管理软件

需要做适应性修改，提供路径配置远程调用接口等功能。

### 其它硬件驱动相关的功能


## 算法类（算法未开展工作，需要外协）

### 波形检测FPGA数据源处理算法

### 波形检测DSP处理算法

### SAR成像FPGA数据源处理算法

### SAR成像DSP处理算法

### DSP数据输出算法

### FPGA数据输出算法

## 提前验证的硬件条件

包含两种结构，1u结构的dsp机架和vpx结构的66AK+FPGA机箱，能够验证70%左右的平台功能，在YH硬件出来之前，就在这两个平台上进行开发验证，

缓解进度压力。


