Fitter report for UNIT_FINAL
Wed Dec 13 09:40:15 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Wed Dec 13 09:40:15 2023            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; UNIT_FINAL                                       ;
; Top-level Entity Name     ; UNIT_FINAL                                       ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144I5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 266 / 1,270 ( 21 % )                             ;
; Total pins                ; 17 / 116 ( 15 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144I5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 100                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 4.50        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  50.0%      ;
;     Processors 9-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/temp/hff/git_test/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 266 / 1,270 ( 21 % ) ;
;     -- Combinational with no register       ; 81                   ;
;     -- Register only                        ; 37                   ;
;     -- Combinational with a register        ; 148                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 81                   ;
;     -- 3 input functions                    ; 21                   ;
;     -- 2 input functions                    ; 118                  ;
;     -- 1 input functions                    ; 8                    ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 165                  ;
;     -- arithmetic mode                      ; 101                  ;
;     -- qfbk mode                            ; 16                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 141                  ;
;     -- asynchronous clear/load mode         ; 61                   ;
;                                             ;                      ;
; Total registers                             ; 185 / 1,270 ( 15 % ) ;
; Total LABs                                  ; 30 / 127 ( 24 % )    ;
; Logic elements in carry chains              ; 109                  ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 17 / 116 ( 15 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 2 / 4 ( 50 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 3% / 4% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 5% / 1%         ;
; Maximum fan-out                             ; 185                  ;
; Highest non-global fan-out                  ; 32                   ;
; Total fan-out                               ; 1185                 ;
; Average fan-out                             ; 4.19                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; TEM       ; 72    ; 4        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ad_in     ; 91    ; 3        ; 17           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk       ; 18    ; 1        ; 0            ; 7            ; 5           ; 185                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rx        ; 37    ; 4        ; 1            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_rst_n ; 60    ; 4        ; 9            ; 3            ; 0           ; 61                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; K_1   ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_2   ; 109   ; 2        ; 16           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_3   ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_4   ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED1  ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED2  ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED3  ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED4  ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED5  ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; adclk ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cs_n  ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; tx    ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 1 / 26 ( 4 % )  ; 3.3V          ; --           ;
; 2        ; 4 / 30 ( 13 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 30 ( 10 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 30 ( 30 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 21         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; rx             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; tx             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; LED1           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; LED2           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; LED3           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; LED4           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; LED5           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; sys_rst_n      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; TEM            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 111        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; cs_n           ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; ad_in          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; adclk          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 138        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; K_2            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; K_1            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; K_4            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; K_3            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                            ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                          ; Library Name ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; |UNIT_FINAL                   ; 266 (65)    ; 185          ; 0          ; 17   ; 0            ; 81 (25)      ; 37 (0)            ; 148 (40)         ; 109 (36)        ; 16 (10)    ; |UNIT_FINAL                                  ; work         ;
;    |DoublePulse:DoublePulse1| ; 54 (54)     ; 38           ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 38 (38)          ; 32 (32)         ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse1         ; work         ;
;    |DoublePulse:DoublePulse4| ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse4         ; work         ;
;    |ad:ad|                    ; 61 (61)     ; 45           ; 0          ; 0    ; 0            ; 16 (16)      ; 22 (22)           ; 23 (23)          ; 11 (11)         ; 0 (0)      ; |UNIT_FINAL|ad:ad                            ; work         ;
;    |rs232:rs232|              ; 85 (0)      ; 61           ; 0          ; 0    ; 0            ; 24 (0)       ; 14 (0)            ; 47 (0)           ; 30 (0)          ; 6 (0)      ; |UNIT_FINAL|rs232:rs232                      ; work         ;
;       |uart_rx:uart_rx_inst|  ; 53 (53)     ; 41           ; 0          ; 0    ; 0            ; 12 (12)      ; 14 (14)           ; 27 (27)          ; 17 (17)         ; 1 (1)      ; |UNIT_FINAL|rs232:rs232|uart_rx:uart_rx_inst ; work         ;
;       |uart_tx:uart_tx_inst|  ; 32 (32)     ; 20           ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; 13 (13)         ; 5 (5)      ; |UNIT_FINAL|rs232:rs232|uart_tx:uart_tx_inst ; work         ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-----------+----------+---------------+
; Name      ; Pin Type ; Pad to Core 0 ;
+-----------+----------+---------------+
; clk       ; Input    ; (0)           ;
; sys_rst_n ; Input    ; (1)           ;
; TEM       ; Input    ; (1)           ;
; ad_in     ; Input    ; (1)           ;
; rx        ; Input    ; (1)           ;
; adclk     ; Output   ; --            ;
; tx        ; Output   ; --            ;
; cs_n      ; Output   ; --            ;
; K_1       ; Output   ; --            ;
; K_2       ; Output   ; --            ;
; K_3       ; Output   ; --            ;
; K_4       ; Output   ; --            ;
; LED1      ; Output   ; --            ;
; LED2      ; Output   ; --            ;
; LED3      ; Output   ; --            ;
; LED4      ; Output   ; --            ;
; LED5      ; Output   ; --            ;
+-----------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                       ;
+--------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                                       ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; DoublePulse:DoublePulse1|dblcount[25]~57   ; LC_X6_Y9_N6  ; 32      ; Sync. clear  ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse1|dblcount[25]~58   ; LC_X8_Y9_N1  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; LED3_reg~4                                 ; LC_X11_Y8_N8 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; LessThan0~1                                ; LC_X10_Y7_N8 ; 20      ; Sync. load   ; no     ; --                   ; --               ;
; ad:ad|ad_count[2]~2                        ; LC_X14_Y7_N6 ; 5       ; Sync. load   ; no     ; --                   ; --               ;
; ad:ad|ad_count[2]~3                        ; LC_X14_Y7_N8 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|clk_div[2]~13                        ; LC_X14_Y7_N9 ; 6       ; Sync. clear  ; no     ; --                   ; --               ;
; ad:ad|cs_n                                 ; LC_X10_Y7_N0 ; 22      ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|rsr[15]~1                            ; LC_X14_Y8_N7 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; clk                                        ; PIN_18       ; 185     ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; rs232:rs232|uart_rx:uart_rx_inst|always5~0 ; LC_X7_Y6_N8  ; 13      ; Sync. clear  ; no     ; --                   ; --               ;
; rs232:rs232|uart_rx:uart_rx_inst|always8~0 ; LC_X5_Y6_N5  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_flag   ; LC_X5_Y6_N9  ; 9       ; Clock enable ; no     ; --                   ; --               ;
; rs232:rs232|uart_tx:uart_tx_inst|always1~0 ; LC_X2_Y5_N9  ; 13      ; Sync. clear  ; no     ; --                   ; --               ;
; sys_rst_n                                  ; PIN_60       ; 61      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
; tri_200us[0]~33                            ; LC_X10_Y7_N4 ; 16      ; Sync. clear  ; no     ; --                   ; --               ;
+--------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------+
; Global & Other Fast Signals                                              ;
+-----------+----------+---------+----------------------+------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------+----------+---------+----------------------+------------------+
; clk       ; PIN_18   ; 185     ; Global Clock         ; GCLK0            ;
; sys_rst_n ; PIN_60   ; 61      ; Global Clock         ; GCLK3            ;
+-----------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; DoublePulse:DoublePulse1|dblcount[25]~58                 ; 32      ;
; DoublePulse:DoublePulse1|dblcount[25]~57                 ; 32      ;
; ad:ad|cs_n                                               ; 22      ;
; LessThan0~1                                              ; 20      ;
; ad:ad|rsr[15]~1                                          ; 16      ;
; tri_200us[0]~33                                          ; 16      ;
; rs232:rs232|uart_rx:uart_rx_inst|always5~0               ; 13      ;
; rs232:rs232|uart_tx:uart_tx_inst|always1~0               ; 13      ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_flag                 ; 9       ;
; rs232:rs232|uart_rx:uart_rx_inst|always8~0               ; 8       ;
; rs232:rs232|uart_tx:uart_tx_inst|bit_cnt[0]              ; 8       ;
; rs232:rs232|uart_tx:uart_tx_inst|bit_cnt[1]              ; 8       ;
; ad:ad|clk_div[2]~13                                      ; 6       ;
; ad:ad|clk_div[5]                                         ; 6       ;
; DoublePulse:DoublePulse1|dblcount[0]~66                  ; 5       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[0]~17          ; 5       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[5]~15          ; 5       ;
; rs232:rs232|uart_rx:uart_rx_inst|bit_cnt[3]              ; 5       ;
; rs232:rs232|uart_rx:uart_rx_inst|bit_flag                ; 5       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[5]~9           ; 5       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[0]~1           ; 5       ;
; ad:ad|ad_count[2]~3                                      ; 5       ;
; ad:ad|ad_count[2]~2                                      ; 5       ;
; t[14]~37                                                 ; 5       ;
; t[9]~27                                                  ; 5       ;
; t[4]~17                                                  ; 5       ;
; DoublePulse:DoublePulse1|LessThan0~8                     ; 5       ;
; DoublePulse:DoublePulse1|dblcount[25]~43                 ; 5       ;
; DoublePulse:DoublePulse1|dblcount[20]~33                 ; 5       ;
; DoublePulse:DoublePulse1|dblcount[15]~23                 ; 5       ;
; DoublePulse:DoublePulse1|dblcount[10]~13                 ; 5       ;
; DoublePulse:DoublePulse1|dblcount[5]~3                   ; 5       ;
; DoublePulse:DoublePulse1|state.IDLE_STATE                ; 5       ;
; tri_200us[2]~13                                          ; 5       ;
; tri_200us[7]~9                                           ; 5       ;
; rs232:rs232|uart_tx:uart_tx_inst|bit_flag                ; 5       ;
; ad:ad|clk_div[4]                                         ; 5       ;
; ~GND                                                     ; 4       ;
; rs232:rs232|uart_tx:uart_tx_inst|always0~6               ; 4       ;
; rs232:rs232|uart_rx:uart_rx_inst|always4~0               ; 4       ;
; rs232:rs232|uart_tx:uart_tx_inst|always3~0               ; 4       ;
; rs232:rs232|uart_tx:uart_tx_inst|work_en                 ; 4       ;
; ad:ad|volt[11]                                           ; 4       ;
; LED1_reg~0                                               ; 4       ;
; LessThan3~4                                              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[31]                    ; 4       ;
; DoublePulse:DoublePulse1|risingflg                       ; 4       ;
; DoublePulse:DoublePulse1|state.LOW_STATE                 ; 4       ;
; tri_200us[1]                                             ; 4       ;
; tri_200us[0]                                             ; 4       ;
; tri_200us[6]                                             ; 4       ;
; tri_200us[7]                                             ; 4       ;
; tri_200us[8]                                             ; 4       ;
; tri_200us[9]                                             ; 4       ;
; rs232:rs232|uart_tx:uart_tx_inst|bit_cnt[2]              ; 4       ;
; ad:ad|ad_count[4]                                        ; 4       ;
; ad:ad|clk_div[3]                                         ; 4       ;
; LED3_reg~4                                               ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|work_en                 ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[6]             ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[12]            ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[11]            ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[2]             ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[0]             ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[5]             ; 3       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[1]             ; 3       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[12]            ; 3       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[6]             ; 3       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[2]             ; 3       ;
; ad:ad|volt[10]                                           ; 3       ;
; LessThan8~3                                              ; 3       ;
; LessThan8~1                                              ; 3       ;
; ad:ad|volt[5]                                            ; 3       ;
; LessThan3~6                                              ; 3       ;
; LessThan3~5                                              ; 3       ;
; t[15]                                                    ; 3       ;
; t[14]                                                    ; 3       ;
; t[13]                                                    ; 3       ;
; t[12]                                                    ; 3       ;
; LessThan3~0                                              ; 3       ;
; t[19]                                                    ; 3       ;
; t[18]                                                    ; 3       ;
; t[17]                                                    ; 3       ;
; t[16]                                                    ; 3       ;
; DoublePulse:DoublePulse1|state.HIGH2_STATE               ; 3       ;
; DoublePulse:DoublePulse1|state.HIGH_STATE                ; 3       ;
; DoublePulse:DoublePulse1|LessThan0~7                     ; 3       ;
; DoublePulse:DoublePulse1|LessThan0~6                     ; 3       ;
; DoublePulse:DoublePulse1|dblcount[10]                    ; 3       ;
; DoublePulse:DoublePulse1|dblcount[9]                     ; 3       ;
; DoublePulse:DoublePulse1|dblcount[8]                     ; 3       ;
; DoublePulse:DoublePulse1|dblcount[7]                     ; 3       ;
; DoublePulse:DoublePulse1|dblcount[6]                     ; 3       ;
; DoublePulse:DoublePulse1|dblcount[5]                     ; 3       ;
; tri_200us[10]                                            ; 3       ;
; tri_200us[5]                                             ; 3       ;
; tri_200us[4]                                             ; 3       ;
; tri_200us[3]                                             ; 3       ;
; tri_200us[2]                                             ; 3       ;
; tri_200us[12]~3                                          ; 3       ;
; tri_200us[12]                                            ; 3       ;
; tri_200us[11]                                            ; 3       ;
; rs232:rs232|uart_tx:uart_tx_inst|always0~5               ; 3       ;
; rs232:rs232|uart_tx:uart_tx_inst|bit_cnt[3]              ; 3       ;
; ad:ad|Equal1~0                                           ; 3       ;
; ad:ad|clk_div[2]                                         ; 3       ;
; ad:ad|clk_div[1]                                         ; 3       ;
; ad:ad|clk_div[0]                                         ; 3       ;
; DoublePulse:DoublePulse1|K1                              ; 3       ;
; TEM                                                      ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_reg2                 ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal1~1                ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[10]~11         ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[10]            ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[9]             ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[8]             ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[7]             ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[4]             ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[3]             ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_reg3                 ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|bit_cnt[0]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|bit_cnt[1]              ; 2       ;
; ad:ad|rsr[3]                                             ; 2       ;
; ad:ad|rsr[2]                                             ; 2       ;
; ad:ad|rsr[1]                                             ; 2       ;
; ad:ad|rsr[0]                                             ; 2       ;
; ad:ad|rsr[5]                                             ; 2       ;
; ad:ad|rsr[4]                                             ; 2       ;
; ad:ad|rsr[6]                                             ; 2       ;
; ad:ad|rsr[9]                                             ; 2       ;
; ad:ad|rsr[8]                                             ; 2       ;
; ad:ad|rsr[10]                                            ; 2       ;
; ad:ad|rsr[11]                                            ; 2       ;
; ad:ad|rsr[7]                                             ; 2       ;
; ad:ad|rsr[14]                                            ; 2       ;
; ad:ad|rsr[13]                                            ; 2       ;
; ad:ad|rsr[12]                                            ; 2       ;
; DoublePulse:DoublePulse1|LessThan1~2                     ; 2       ;
; DoublePulse:DoublePulse1|LessThan1~1                     ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[7]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[1]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[2]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[6]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[3]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[4]              ; 2       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[5]              ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|Equal1~2                ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[11]            ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[10]~17         ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[10]            ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[9]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[8]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[7]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[5]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[4]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[3]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[1]             ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[0]             ; 2       ;
; ad:ad|clk_div[2]~12                                      ; 2       ;
; always2~3                                                ; 2       ;
; LessThan6~0                                              ; 2       ;
; ad:ad|volt[9]                                            ; 2       ;
; LED2_reg~1                                               ; 2       ;
; ad:ad|volt[7]                                            ; 2       ;
; LessThan10~2                                             ; 2       ;
; ad:ad|volt[4]                                            ; 2       ;
; LessThan10~1                                             ; 2       ;
; ad:ad|volt[6]                                            ; 2       ;
; ad:ad|volt[3]                                            ; 2       ;
; ad:ad|volt[1]                                            ; 2       ;
; ad:ad|volt[8]                                            ; 2       ;
; t[11]                                                    ; 2       ;
; t[10]                                                    ; 2       ;
; t[9]                                                     ; 2       ;
; t[8]                                                     ; 2       ;
; t[7]                                                     ; 2       ;
; t[6]                                                     ; 2       ;
; t[5]                                                     ; 2       ;
; t[4]                                                     ; 2       ;
; t[3]                                                     ; 2       ;
; t[2]                                                     ; 2       ;
; t[1]                                                     ; 2       ;
; t[0]                                                     ; 2       ;
; DoublePulse:DoublePulse1|dblcount[30]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[29]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[28]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[27]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[26]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[25]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[24]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[23]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[22]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[21]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[20]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[19]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[18]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[17]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[16]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[15]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[14]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[13]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[12]                    ; 2       ;
; DoublePulse:DoublePulse1|dblcount[11]                    ; 2       ;
; DoublePulse:DoublePulse1|LessThan0~1                     ; 2       ;
; DoublePulse:DoublePulse1|dblcount[4]                     ; 2       ;
; tri_200us[0]~32                                          ; 2       ;
; tri_200us[15]                                            ; 2       ;
; tri_200us[14]                                            ; 2       ;
; tri_200us[13]                                            ; 2       ;
; ad:ad|always0~0                                          ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|always0~4               ; 2       ;
; ad:ad|rsr[15]~0                                          ; 2       ;
; ad:ad|clk_div[3]~7                                       ; 2       ;
; LED2_reg                                                 ; 2       ;
; rs232:rs232|uart_tx:uart_tx_inst|tx                      ; 2       ;
; ad:ad|adclk                                              ; 2       ;
; rx                                                       ; 1       ;
; ad_in                                                    ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|start_nedge             ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]                     ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_reg1                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal1~3                ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal1~2                ; 1       ;
; ad:ad|ad_count[0]~11COUT1_18                             ; 1       ;
; ad:ad|ad_count[0]~11                                     ; 1       ;
; ad:ad|ad_count[0]                                        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[1]~64COUT1_93          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[1]~64                  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[1]                     ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~17COUT1_25         ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~17                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~15                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~12COUT1_27         ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~12                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~10                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~7COUT1_29          ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~7                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~5                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Add1~0                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[6]~25COUT1_45  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[6]~25          ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal2~1                ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[11]~21COUT1_53 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[11]~21         ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal2~0                ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[2]~19COUT1_39  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[2]~19          ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[1]~13COUT1_37  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[1]~13          ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[9]~9COUT1_51   ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[9]~9           ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|Equal1~0                ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[8]~7COUT1_49   ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[8]~7           ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[7]~5COUT1_47   ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[7]~5           ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[4]~3COUT1_43   ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[4]~3           ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[3]~1COUT1_41   ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|baud_cnt[3]~1           ; 1       ;
; ad:ad|ad_count[1]~9COUT1_20                              ; 1       ;
; ad:ad|ad_count[1]~9                                      ; 1       ;
; ad:ad|ad_count[1]                                        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~62COUT1_95          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~62                  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]                     ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|po_flag                 ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|always4~1               ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|bit_cnt[2]              ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Equal1~3                ; 1       ;
; ad:ad|ad_count[2]~7COUT1_22                              ; 1       ;
; ad:ad|ad_count[2]~7                                      ; 1       ;
; ad:ad|ad_count[2]                                        ; 1       ;
; ad:ad|rsr[15]                                            ; 1       ;
; LessThan0~0                                              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~60COUT1_97          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~60                  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[25]~56                 ; 1       ;
; DoublePulse:DoublePulse4|TEM_prev1                       ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~0                     ; 1       ;
; LessThan1~1                                              ; 1       ;
; LessThan1~0                                              ; 1       ;
; LessThan2~2                                              ; 1       ;
; LessThan2~1                                              ; 1       ;
; LessThan2~0                                              ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Add1~1                  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Add1~0                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|rx_data[0]              ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[6]~23COUT1_45  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[6]~23          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[2]~21COUT1_39  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[2]~21          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[11]~19COUT1_53 ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[11]~19         ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Equal1~1                ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[9]~15COUT1_51  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[9]~15          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[8]~13COUT1_49  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[8]~13          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[7]~11COUT1_47  ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[7]~11          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Equal1~0                ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[4]~7COUT1_43   ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[4]~7           ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[3]~5COUT1_41   ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[3]~5           ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[1]~3COUT1_37   ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|baud_cnt[1]~3           ; 1       ;
; ad:ad|ad_count[3]~5COUT1_24                              ; 1       ;
; ad:ad|ad_count[3]~5                                      ; 1       ;
; ad:ad|ad_count[3]                                        ; 1       ;
; LED3_reg~2                                               ; 1       ;
; LED2_reg~2                                               ; 1       ;
; always2~2                                                ; 1       ;
; always2~1                                                ; 1       ;
; always2~0                                                ; 1       ;
; ad:ad|volt[2]                                            ; 1       ;
; LessThan10~0                                             ; 1       ;
; LED2_reg~0                                               ; 1       ;
; LessThan8~2                                              ; 1       ;
; ad:ad|volt[0]                                            ; 1       ;
; LessThan8~0                                              ; 1       ;
; ad:ad|volt[15]                                           ; 1       ;
; ad:ad|volt[14]                                           ; 1       ;
; ad:ad|volt[13]                                           ; 1       ;
; t[15]~39COUT1_82                                         ; 1       ;
; t[15]~39                                                 ; 1       ;
; t[13]~35COUT1_80                                         ; 1       ;
; t[13]~35                                                 ; 1       ;
; t[12]~33COUT1_78                                         ; 1       ;
; t[12]~33                                                 ; 1       ;
; LessThan3~3                                              ; 1       ;
; t[11]~31COUT1_76                                         ; 1       ;
; t[11]~31                                                 ; 1       ;
; t[10]~29COUT1_74                                         ; 1       ;
; t[10]~29                                                 ; 1       ;
; t[8]~25COUT1_72                                          ; 1       ;
; t[8]~25                                                  ; 1       ;
; LessThan3~2                                              ; 1       ;
; t[7]~23COUT1_70                                          ; 1       ;
; t[7]~23                                                  ; 1       ;
; t[6]~21COUT1_68                                          ; 1       ;
; t[6]~21                                                  ; 1       ;
; t[5]~19COUT1_66                                          ; 1       ;
; t[5]~19                                                  ; 1       ;
; LessThan3~1                                              ; 1       ;
; t[3]~15COUT1_64                                          ; 1       ;
; t[3]~15                                                  ; 1       ;
; t[2]~13COUT1_62                                          ; 1       ;
; t[2]~13                                                  ; 1       ;
; t[1]~11COUT1_60                                          ; 1       ;
; t[1]~11                                                  ; 1       ;
; t[0]~9COUT1_58                                           ; 1       ;
; t[0]~9                                                   ; 1       ;
; t[18]~5COUT1_88                                          ; 1       ;
; t[18]~5                                                  ; 1       ;
; t[17]~3COUT1_86                                          ; 1       ;
; t[17]~3                                                  ; 1       ;
; t[16]~1COUT1_84                                          ; 1       ;
; t[16]~1                                                  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[30]~53                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~51COUT1_139        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~51                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~49COUT1_137        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~49                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~47COUT1_135        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~47                 ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~5                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[26]~45COUT1_133        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[26]~45                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~41COUT1_131        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~41                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~39COUT1_129        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~39                 ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~4                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~37COUT1_127        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~37                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[21]~35COUT1_125        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[21]~35                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~31COUT1_123        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~31                 ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~3                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~29COUT1_121        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~29                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~27COUT1_119        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~27                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[16]~25COUT1_117        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[16]~25                 ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~2                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~21COUT1_115        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~21                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~19COUT1_113        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~19                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~17COUT1_111        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~17                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[11]~15COUT1_109        ; 1       ;
; DoublePulse:DoublePulse1|dblcount[11]~15                 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~11COUT1_107         ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~11                  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~9COUT1_105          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~9                   ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~0                     ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~7COUT1_103          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~7                   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[6]~5COUT1_101          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[6]~5                   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~1COUT1_99           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~1                   ; 1       ;
; DoublePulse:DoublePulse1|Selector36~0                    ; 1       ;
; ad:ad|always0~6                                          ; 1       ;
; tri_200us[14]~29COUT1_70                                 ; 1       ;
; tri_200us[14]~29                                         ; 1       ;
; tri_200us[13]~27COUT1_68                                 ; 1       ;
; tri_200us[13]~27                                         ; 1       ;
; ad:ad|always0~5                                          ; 1       ;
; ad:ad|always0~4                                          ; 1       ;
; ad:ad|always0~3                                          ; 1       ;
; tri_200us[10]~25COUT1_64                                 ; 1       ;
; tri_200us[10]~25                                         ; 1       ;
; ad:ad|always0~2                                          ; 1       ;
; ad:ad|always0~1                                          ; 1       ;
; tri_200us[1]~23COUT1_50                                  ; 1       ;
; tri_200us[1]~23                                          ; 1       ;
; tri_200us[0]~21COUT1_48                                  ; 1       ;
; tri_200us[0]~21                                          ; 1       ;
; tri_200us[5]~19COUT1_56                                  ; 1       ;
; tri_200us[5]~19                                          ; 1       ;
; tri_200us[4]~17COUT1_54                                  ; 1       ;
; tri_200us[4]~17                                          ; 1       ;
; tri_200us[3]~15COUT1_52                                  ; 1       ;
; tri_200us[3]~15                                          ; 1       ;
; tri_200us[6]~11COUT1_58                                  ; 1       ;
; tri_200us[6]~11                                          ; 1       ;
; tri_200us[8]~7COUT1_60                                   ; 1       ;
; tri_200us[8]~7                                           ; 1       ;
; tri_200us[9]~5COUT1_62                                   ; 1       ;
; tri_200us[9]~5                                           ; 1       ;
; tri_200us[11]~1COUT1_66                                  ; 1       ;
; tri_200us[11]~1                                          ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|tx~3                    ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|tx~2                    ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|tx~1                    ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|tx~0                    ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|po_data[0]              ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Mux0~1                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|po_data[6]              ; 1       ;
; rs232:rs232|uart_tx:uart_tx_inst|Mux0~0                  ; 1       ;
; rs232:rs232|uart_rx:uart_rx_inst|po_data[3]              ; 1       ;
; ad:ad|Equal1~1                                           ; 1       ;
; ad:ad|adclk~0                                            ; 1       ;
; ad:ad|clk_div[2]~9COUT1_24                               ; 1       ;
; ad:ad|clk_div[2]~9                                       ; 1       ;
; ad:ad|clk_div[1]~5COUT1_22                               ; 1       ;
; ad:ad|clk_div[1]~5                                       ; 1       ;
; ad:ad|clk_div[0]~3COUT1_20                               ; 1       ;
; ad:ad|clk_div[0]~3                                       ; 1       ;
; ad:ad|clk_div[4]~1COUT1_26                               ; 1       ;
; ad:ad|clk_div[4]~1                                       ; 1       ;
; LED4_reg                                                 ; 1       ;
; LED3_reg                                                 ; 1       ;
; LED1_reg                                                 ; 1       ;
+----------------------------------------------------------+---------+


+---------------------------------------------------+
; Other Routing Usage Summary                       ;
+-----------------------------+---------------------+
; Other Routing Resource Type ; Usage               ;
+-----------------------------+---------------------+
; C4s                         ; 30 / 2,870 ( 1 % )  ;
; Direct links                ; 101 / 3,938 ( 3 % ) ;
; Global clocks               ; 2 / 4 ( 50 % )      ;
; LAB clocks                  ; 22 / 72 ( 31 % )    ;
; LUT chains                  ; 17 / 1,143 ( 1 % )  ;
; Local interconnects         ; 227 / 3,938 ( 6 % ) ;
; R4s                         ; 116 / 2,832 ( 4 % ) ;
+-----------------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.87) ; Number of LABs  (Total = 30) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 2                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 2                            ;
; 9                                          ; 3                            ;
; 10                                         ; 21                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 30) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 8                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.23) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
; 10                                          ; 18                           ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.47) ; Number of LABs  (Total = 30) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 6                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.63) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 4                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 5                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 1                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EPM1270T144I5 for design "UNIT_FINAL"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UNIT_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 18
Info (186215): Automatically promoted signal "sys_rst_n" to use Global clock
Info (186228): Pin "sys_rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.02 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/temp/hff/git_test/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 5658 megabytes
    Info: Processing ended: Wed Dec 13 09:40:15 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/temp/hff/git_test/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg.


