% Predavanja 15.10.2018.

# Klasifikacija računarskih sistema

## Različite definicije pojma arhitekture računara

- Enslow, FLoeres
- Josef
- Myers
- IBM

## Neke kalsifikacije

- J.C.Murtha i R.L.Beadless
- Flynn
  * SISD
  * SIMD
  * MISD
  * MIMD

> |I|D|  
> |:---:|:---:|  
> |tok instrukcija|tok podataka|  

- Feng
  * Arhitektura se opisuje parom (x, y), gdje je x dužina riječi, a y broj riječi koje se mogu procesirati paralelno (32, 16)
- W. Handler
  * t (computer type) = (k, d, w)
> k je broj PCU, d je broj ALU (po PCU), w je broj ELC (u okviru ALU)  
> npr. t(C.mmp) = (16, 1, 16)

- Klasifikacija paralelnih procesora:
  1. mreže opšte namjene
    * paralelne mreže sa zajedničkom centralnom kontrolom
    * paralelne mreže sa mnogo identičnih procesorskih elemenata koji mogu nezavisno da izvršavaju istrukcije
  2. mreže za specijalne namenje karakterizovane globalnim paraleliznom
    * Procesori obrazaca (ovi procesori pružaju fukciju poklapanja obrazaca)
    * asocijativni procesori
  3. ne globalni računari gdje je svaki modul polu-zavisan (tj. lokalno paralelni)
    - ova klasa je za konfiguracije koje ne spadauju u gornje dvije grupe

## Standardna hijerarhijska predstava organizacije računara

![Predstava](https://github.com/Milos5/fax/blob/master/arhitekture/predavanja/slike/Slika_02.JPG "Standardna predstava")

## Različiti koncepti računarskih arhitektura

- Načini povećanja performansi računarskih sistema
  * tehnološki napredak
  * paralelna obrada
- Mogućnost eksploatacije paralelizma
  * Šta podrazumijeva paralelizam
    - Postojanje paralelizma znači da se određena računanja mogu procesirati istovremeno
  * Različiti nivoi na kojima se može identifikovati i eksploatisati paralelizam

### Paralelizam i Arhitekturni koncepti



- Paralelizam na programskom nivou i nivou zadataka
  * MIMD
    - kompleksni zadatak predstavljamo acikličnim grafom
    - linije veze između jednostavnijih zadataka predstavlja uređen redoslijed kao i vrijeme kada se radi razmjena podataka
    - linije veze nam daju i informaciju o sinkronizaciji/paralelizaciji između zadataka
    - gubitak prilikom sinhronizacije, dobitak pri paralelizaciji
    - jednostavniji zadaci mogu predstavljani skup zadataka tzv. krupna zrna

- Paralelizam na proceduralnom nivou, nivou programskih petlji i grupa instrukcija
  * SIMD
    ```
    for(i=o, i<100000, i++)
      c[i] = a[i] + b[i]
    ```
    > [B<sub>R</sub>] + [I<sub>R</sub>]

- Instrukcioni nivo paralelizma
  * Protočna obrada
  * Grupna obrada instrukcija korišzenjem više funkcionalnih jedinica

### Koncept protočne obrade

![Koncept protočne obrade](https://github.com/Milos5/fax/blob/master/arhitekture/predavanja/slike/Slika_03.jpg "Koncept protočne obrade")

* Period radnog takta protočnog sistema je:
  T = max {T<sub>i</sub>} + T<sub>l</sub> = T<sub>m</sub> + T<sub>l</sub>
  T<sub>l</sub> - kašnjenje kroz prihvatni registar L
  T<sub>i</sub> - kašnjenje kroz kombinacionu logiku i-tog stepena

* RISC koncept
  - Težilo se ka RISC da bi se minimalizovalo max {T<sub>i</sub>}

Koncept protočne obrade se sastoji u tome da se neka operacija razdijeli u sekvencijalni niz podoperacija, pri čemu se svaka podoperacija realizuje u specijalizovanom hardverskom sklopu (protočnom stepenu).

Niz ovih hardverskih segmenata čini protočni sistem. Tokom izvršavanja podoperacija u protočnim stepenima, vrši se procesiranje podataka (transformacija ulaznih vrijednosti/operanada u rezultat), pri čemu se rezultat dobija kompletiranjem operacije, tj. obradom u posljednjem protočnom stepenu.

### Koncept grupne obrade instrukcija korištenjem više funkcionalnih jedinica

> Drugi koncept istovremenog izvršavanja više operacija (instrukcija) izvorno potiče od ideje na kojoj se zasinvaju podacima pokretane mašine: sve operacije koje imaju sve podatke potrebne za izvršavanje čine trenutno slobodan skup operacija koji je spreman za izvođenje; skup procesora preuzima izvođenje operacija nakon čega se generišu novi izlazni podaci i novi skup slobodnih operacija, spremnih za izvođenje u narednom ciklusu.

Kod mašina pokretanih kontrolnim tokom, niz instrukcija se može izvesti paralelno (slobodan skup), ako ne postoji zavisnost po podacima (direktna, izlazna ili antizavisnost).

Kod VLIW <sub>(very large instruction word)</sub> koncepta više nezavisnih operacija kodira u jednu VLIW instrukciju i sve se izvode istovremeno (na više izvršnih jedinica)
* problem backwards compatibility

#### Ekestenzija RISC koncepta => Superskalarne arhitekture

Superskalarni koncept: Redoslijed izvođenja i mapiranje izvođenja istrukcija po procesnim resursima određuje se dinamički (sa mogućnošću prekorednog izvođenja). Predikcija grananja vrši se dinamički, na bazi stanja automata za grananje pojedinih instrukcija, koje se vode u posebnoj memoriji, sa vjerovatnoćom pogađanja do 95%. Aktuelni superskalarni procesori standardno koriste protočnu obradu u pojedinim funkcionalnim jedinicama.

> superskalarni procesor:
> - dataflow koncept - sve operacije koje se mogu izvršiti se pool-uju i njima se dodjeljuju resursi za izvršavanje čim dobiju sve podatke
> - ukoliko podaci nisu spremni markiraju se instrukcije na koje se čeka
> - ovo je relizovano u hardveru dinamički
> - problem grananja
>   - uvođenje statistika grananja
>   - hardverski bazirana spekulacija (95%)
>   - ukoliko izvršavanje nije tačno poništava se izvršavanje

### Blok dijagram računarskih arhitektura

![Blok dijagram](https://github.com/Milos5/fax/blob/master/arhitekture/predavanja/slike/Slika_04.jpg "Blok dijagram računarskih arhitektura")
