UNSAFE
Three at a time but with an odd length bit vector
The post condition can now be violated flipping three bits at a time
---------------------------------------
Init: And(v0, v1, v2, v3, v4, v5, v6, v7, v8)
Trans: Or(And(v1_prime == v1,
       v2_prime == v2,
       v3_prime == v3,
       v4_prime == v4,
       v5_prime == v5,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v0_prime == v0),
       Not(v8_prime == v8),
       Not(v7_prime == v7)),
   And(v2_prime == v2,
       v3_prime == v3,
       v4_prime == v4,
       v5_prime == v5,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v1_prime == v1),
       Not(v0_prime == v0),
       Not(v8_prime == v8)),
   And(v3_prime == v3,
       v4_prime == v4,
       v5_prime == v5,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v2_prime == v2),
       Not(v1_prime == v1),
       Not(v0_prime == v0)),
   And(v0_prime == v0,
       v4_prime == v4,
       v5_prime == v5,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v3_prime == v3),
       Not(v2_prime == v2),
       Not(v1_prime == v1)),
   And(v0_prime == v0,
       v1_prime == v1,
       v5_prime == v5,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v4_prime == v4),
       Not(v3_prime == v3),
       Not(v2_prime == v2)),
   And(v0_prime == v0,
       v1_prime == v1,
       v2_prime == v2,
       v6_prime == v6,
       v7_prime == v7,
       v8_prime == v8,
       Not(v5_prime == v5),
       Not(v4_prime == v4),
       Not(v3_prime == v3)),
   And(v0_prime == v0,
       v1_prime == v1,
       v2_prime == v2,
       v3_prime == v3,
       v7_prime == v7,
       v8_prime == v8,
       Not(v6_prime == v6),
       Not(v5_prime == v5),
       Not(v4_prime == v4)),
   And(v0_prime == v0,
       v1_prime == v1,
       v2_prime == v2,
       v3_prime == v3,
       v4_prime == v4,
       v8_prime == v8,
       Not(v7_prime == v7),
       Not(v6_prime == v6),
       Not(v5_prime == v5)),
   And(v0_prime == v0,
       v1_prime == v1,
       v2_prime == v2,
       v3_prime == v3,
       v4_prime == v4,
       v5_prime == v5,
       Not(v8_prime == v8),
       Not(v7_prime == v7),
       Not(v6_prime == v6)))
Post:Or(v0, v1, v2, v3, v4, v5, v6, v7, v8)
Test passed on three_at_a_time_odd
