Fitter report for leon3mp_quartus
Tue Jul 19 22:53:27 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 19 22:53:27 2016           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; leon3mp_quartus                                 ;
; Top-level Entity Name              ; leon3mp                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 12,608 / 33,216 ( 38 % )                        ;
;     Total combinational functions  ; 11,980 / 33,216 ( 36 % )                        ;
;     Dedicated logic registers      ; 4,487 / 33,216 ( 14 % )                         ;
; Total registers                    ; 4487                                            ;
; Total pins                         ; 196 / 475 ( 41 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 182,528 / 483,840 ( 38 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 70 ( 11 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Maximum processors allowed for parallel compilation                        ; 2                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; On                 ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Fitter Effort                                                              ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+-------------------------+----------------+--------------+---------------+---------------+----------------+
; Name                    ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+-------------------------+----------------+--------------+---------------+---------------+----------------+
; Location                ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location                ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location                ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location                ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location                ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location                ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location                ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location                ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location                ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location                ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location                ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location                ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location                ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location                ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location                ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location                ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location                ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location                ;                ;              ; HEX0[0]       ; PIN_AF10      ; QSF Assignment ;
; Location                ;                ;              ; HEX0[1]       ; PIN_AB12      ; QSF Assignment ;
; Location                ;                ;              ; HEX0[2]       ; PIN_AC12      ; QSF Assignment ;
; Location                ;                ;              ; HEX0[3]       ; PIN_AD11      ; QSF Assignment ;
; Location                ;                ;              ; HEX0[4]       ; PIN_AE11      ; QSF Assignment ;
; Location                ;                ;              ; HEX0[5]       ; PIN_V14       ; QSF Assignment ;
; Location                ;                ;              ; HEX0[6]       ; PIN_V13       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[0]       ; PIN_V20       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[1]       ; PIN_V21       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[2]       ; PIN_W21       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[3]       ; PIN_Y22       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[4]       ; PIN_A24       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[5]       ; PIN_A23       ; QSF Assignment ;
; Location                ;                ;              ; HEX1[6]       ; PIN_AB24      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[0]       ; PIN_AB23      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[1]       ; PIN_V22       ; QSF Assignment ;
; Location                ;                ;              ; HEX2[2]       ; PIN_AC25      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[3]       ; PIN_AC26      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[4]       ; PIN_AB26      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[5]       ; PIN_AB25      ; QSF Assignment ;
; Location                ;                ;              ; HEX2[6]       ; PIN_Y24       ; QSF Assignment ;
; Location                ;                ;              ; HEX3[0]       ; PIN_Y23       ; QSF Assignment ;
; Location                ;                ;              ; HEX3[1]       ; PIN_AA25      ; QSF Assignment ;
; Location                ;                ;              ; HEX3[2]       ; PIN_AA26      ; QSF Assignment ;
; Location                ;                ;              ; HEX3[3]       ; PIN_Y26       ; QSF Assignment ;
; Location                ;                ;              ; HEX3[4]       ; PIN_Y25       ; QSF Assignment ;
; Location                ;                ;              ; HEX3[5]       ; PIN_U22       ; QSF Assignment ;
; Location                ;                ;              ; HEX3[6]       ; PIN_W24       ; QSF Assignment ;
; Location                ;                ;              ; HEX4[0]       ; PIN_U9        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[1]       ; PIN_U1        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[2]       ; PIN_U2        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[4]       ; PIN_R7        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[5]       ; PIN_R6        ; QSF Assignment ;
; Location                ;                ;              ; HEX4[6]       ; PIN_T3        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[0]       ; PIN_T2        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[1]       ; PIN_P6        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[2]       ; PIN_P7        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[4]       ; PIN_R5        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[5]       ; PIN_R4        ; QSF Assignment ;
; Location                ;                ;              ; HEX5[6]       ; PIN_R3        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[0]       ; PIN_R2        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[1]       ; PIN_P4        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[2]       ; PIN_P3        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[4]       ; PIN_M3        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[5]       ; PIN_M5        ; QSF Assignment ;
; Location                ;                ;              ; HEX6[6]       ; PIN_M4        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[0]       ; PIN_L3        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[1]       ; PIN_L2        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[2]       ; PIN_L9        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[4]       ; PIN_L7        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[5]       ; PIN_P9        ; QSF Assignment ;
; Location                ;                ;              ; HEX7[6]       ; PIN_N9        ; QSF Assignment ;
; Location                ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location                ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location                ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location                ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location                ;                ;              ; KEY[0]        ; PIN_G26       ; QSF Assignment ;
; Location                ;                ;              ; KEY[1]        ; PIN_N23       ; QSF Assignment ;
; Location                ;                ;              ; KEY[2]        ; PIN_P23       ; QSF Assignment ;
; Location                ;                ;              ; KEY[3]        ; PIN_W26       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[0]       ; PIN_AE22      ; QSF Assignment ;
; Location                ;                ;              ; LEDG[1]       ; PIN_AF22      ; QSF Assignment ;
; Location                ;                ;              ; LEDG[2]       ; PIN_W19       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[3]       ; PIN_V18       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[4]       ; PIN_U18       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[5]       ; PIN_U17       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[6]       ; PIN_AA20      ; QSF Assignment ;
; Location                ;                ;              ; LEDG[7]       ; PIN_Y18       ; QSF Assignment ;
; Location                ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location                ;                ;              ; LEDR[0]       ; PIN_AE23      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[10]      ; PIN_AA13      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[11]      ; PIN_AC14      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[1]       ; PIN_AF23      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[2]       ; PIN_AB21      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[3]       ; PIN_AC22      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[4]       ; PIN_AD22      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[5]       ; PIN_AD23      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[6]       ; PIN_AD21      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[7]       ; PIN_AC21      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[8]       ; PIN_AA14      ; QSF Assignment ;
; Location                ;                ;              ; LEDR[9]       ; PIN_Y13       ; QSF Assignment ;
; Location                ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location                ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location                ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location                ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location                ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location                ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location                ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location                ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location                ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location                ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location                ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location                ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location                ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location                ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location                ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location                ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location                ;                ;              ; SW[10]        ; PIN_N1        ; QSF Assignment ;
; Location                ;                ;              ; SW[11]        ; PIN_P1        ; QSF Assignment ;
; Location                ;                ;              ; SW[12]        ; PIN_P2        ; QSF Assignment ;
; Location                ;                ;              ; SW[13]        ; PIN_T7        ; QSF Assignment ;
; Location                ;                ;              ; SW[14]        ; PIN_U3        ; QSF Assignment ;
; Location                ;                ;              ; SW[15]        ; PIN_U4        ; QSF Assignment ;
; Location                ;                ;              ; SW[16]        ; PIN_V1        ; QSF Assignment ;
; Location                ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment ;
; Location                ;                ;              ; SW[3]         ; PIN_AE14      ; QSF Assignment ;
; Location                ;                ;              ; SW[4]         ; PIN_AF14      ; QSF Assignment ;
; Location                ;                ;              ; SW[5]         ; PIN_AD13      ; QSF Assignment ;
; Location                ;                ;              ; SW[6]         ; PIN_AC13      ; QSF Assignment ;
; Location                ;                ;              ; SW[7]         ; PIN_C13       ; QSF Assignment ;
; Location                ;                ;              ; SW[8]         ; PIN_B13       ; QSF Assignment ;
; Location                ;                ;              ; SW[9]         ; PIN_A13       ; QSF Assignment ;
; Location                ;                ;              ; TD_CLK27      ; PIN_C16       ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location                ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location                ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location                ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location                ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_ADCDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_ADCLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_BCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_DACDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_DACLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; AUD_XCK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; CLOCK_27      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_CMD      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[13] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[14] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[15] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_DATA[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_INT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_RD_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_RST_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; ENET_WR_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; EXT_CLOCK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_0[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_0[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_0[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_0[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_1[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_1[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_1[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; GPIO_1[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX0[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX1[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX2[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX3[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX4[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX5[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX6[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; HEX7[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; I2C_SCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; I2C_SDAT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; IRDA_RXD      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; IRDA_TXD      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; KEY[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; KEY[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; KEY[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; KEY[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDG[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; LEDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_ADDR[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_ADDR[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_CS_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DACK0_N   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DACK1_N   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[10]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[11]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[12]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[13]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[14]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[15]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[2]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[3]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[4]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[5]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[6]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[7]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[8]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DATA[9]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DREQ0     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_DREQ1     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_FSPEED    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_INT0      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_INT1      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_LSPEED    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_RD_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_RST_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; OTG_WR_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SD_CLK        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SD_CMD        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SD_DAT        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SD_DAT3       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[13] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[14] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[15] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[16] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[17] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_CE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_LB_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_OE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_UB_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[10]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[11]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[12]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[13]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[14]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[15]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[16]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[17]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[8]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; SW[9]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_CLK27      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_DATA[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_HS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_RESET      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard            ;                ;              ; TD_VS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; HEX0          ; 0 MHz         ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; HEX1          ; 0 MHz         ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; HEX2          ; 0 MHz         ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; HEX3[0]       ; 0 MHz         ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; HEX3[1]       ; 0 MHz         ; QSF Assignment ;
; I/O Maximum Toggle Rate ; leon3mp        ;              ; KEY           ; 0 MHz         ; QSF Assignment ;
+-------------------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 17236 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 17236 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 17025   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 205     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/D/CEFET/TCC/Repositorio/Leon3/designs/leon3-altera-de2-ep2c35/leon3mp_quartus.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 12,608 / 33,216 ( 38 % )   ;
;     -- Combinational with no register       ; 8121                       ;
;     -- Register only                        ; 628                        ;
;     -- Combinational with a register        ; 3859                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 7622                       ;
;     -- 3 input functions                    ; 3111                       ;
;     -- <=2 input functions                  ; 1247                       ;
;     -- Register only                        ; 628                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 11152                      ;
;     -- arithmetic mode                      ; 828                        ;
;                                             ;                            ;
; Total registers*                            ; 4,487 / 34,593 ( 13 % )    ;
;     -- Dedicated logic registers            ; 4,487 / 33,216 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 970 / 2,076 ( 47 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 196 / 475 ( 41 % )         ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )             ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M4Ks                                        ; 56 / 105 ( 53 % )          ;
; Total block memory bits                     ; 182,528 / 483,840 ( 38 % ) ;
; Total block memory implementation bits      ; 258,048 / 483,840 ( 53 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 6 / 16 ( 38 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 28% / 28% / 29%            ;
; Peak interconnect usage (total/H/V)         ; 86% / 84% / 89%            ;
; Maximum fan-out                             ; 4283                       ;
; Highest non-global fan-out                  ; 962                        ;
; Total fan-out                               ; 58291                      ;
; Average fan-out                             ; 3.40                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 12469 / 33216 ( 38 % ) ; 139 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 8068                   ; 53                    ; 0                              ;
;     -- Register only                        ; 606                    ; 22                    ; 0                              ;
;     -- Combinational with a register        ; 3795                   ; 64                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 7571                   ; 51                    ; 0                              ;
;     -- 3 input functions                    ; 3082                   ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 1210                   ; 37                    ; 0                              ;
;     -- Register only                        ; 606                    ; 22                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 11043                  ; 109                   ; 0                              ;
;     -- arithmetic mode                      ; 820                    ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 4401                   ; 86                    ; 0                              ;
;     -- Dedicated logic registers            ; 4401 / 33216 ( 13 % )  ; 86 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 958 / 2076 ( 46 % )    ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 196                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 182528                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 258048                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 56 / 105 ( 53 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )        ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 4559                   ; 128                   ; 1                              ;
;     -- Registered Input Connections         ; 4403                   ; 96                    ; 0                              ;
;     -- Output Connections                   ; 247                    ; 41                    ; 4400                           ;
;     -- Registered Output Connections        ; 0                      ; 40                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 58887                  ; 708                   ; 4404                           ;
;     -- Registered Connections               ; 27309                  ; 434                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 236                    ; 169                   ; 4401                           ;
;     -- sld_hub:auto_hub                     ; 169                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4401                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 40                     ; 19                    ; 1                              ;
;     -- Output Ports                         ; 101                    ; 37                    ; 4                              ;
;     -- Bidir Ports                          ; 98                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 26                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 21                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dsubre   ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetn   ; G26   ; 5        ; 65           ; 27           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_rxd ; C25   ; 5        ; 65           ; 32           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; dram_addr[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ba_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ba_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cas_n    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cke      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_clk      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cs_n     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ldqm     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ras_n    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_udqm     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_we_n     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dsuact        ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; errorn        ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_addr[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_ce_n       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_oe_n       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_rst_n      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fl_we_n       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_blon      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_en        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_on        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_txd      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_b[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blank     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_clk       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_g[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_hs        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_sync      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_vs        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------+---------------------+
; dram_dq[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[0]        ; -                   ;
; dram_dq[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[10]       ; -                   ;
; dram_dq[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[11]       ; -                   ;
; dram_dq[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[12]       ; -                   ;
; dram_dq[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[13]       ; -                   ;
; dram_dq[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[14]       ; -                   ;
; dram_dq[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[15]       ; -                   ;
; dram_dq[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[1]        ; -                   ;
; dram_dq[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[2]        ; -                   ;
; dram_dq[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[3]        ; -                   ;
; dram_dq[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[4]        ; -                   ;
; dram_dq[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[5]        ; -                   ;
; dram_dq[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[6]        ; -                   ;
; dram_dq[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[7]        ; -                   ;
; dram_dq[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[8]        ; -                   ;
; dram_dq[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdctrl16:\sdctrl0:sdc|rbdrive[9]        ; -                   ;
; fl_dq[0]    ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[24]           ; -                   ;
; fl_dq[1]    ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[25]           ; -                   ;
; fl_dq[2]    ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[26]           ; -                   ;
; fl_dq[3]    ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[27]           ; -                   ;
; fl_dq[4]    ; AB20  ; 7        ; 55           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[28]           ; -                   ;
; fl_dq[5]    ; AC20  ; 7        ; 55           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[29]           ; -                   ;
; fl_dq[6]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[30]           ; -                   ;
; fl_dq[7]    ; AE21  ; 7        ; 55           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mctrl:\mctrl0:sr1|rbdrive[31]           ; -                   ;
; gpio_0[0]   ; D25   ; 5        ; 65           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[0]          ; -                   ;
; gpio_0[10]  ; N18   ; 5        ; 65           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[10]         ; -                   ;
; gpio_0[11]  ; P18   ; 5        ; 65           ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[11]         ; -                   ;
; gpio_0[12]  ; G23   ; 5        ; 65           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[12]         ; -                   ;
; gpio_0[13]  ; G24   ; 5        ; 65           ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[13]         ; -                   ;
; gpio_0[14]  ; K22   ; 5        ; 65           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[14]         ; -                   ;
; gpio_0[15]  ; G25   ; 5        ; 65           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[15]         ; -                   ;
; gpio_0[16]  ; H23   ; 5        ; 65           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[16]         ; -                   ;
; gpio_0[17]  ; H24   ; 5        ; 65           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[17]         ; -                   ;
; gpio_0[18]  ; J23   ; 5        ; 65           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[18]         ; -                   ;
; gpio_0[19]  ; J24   ; 5        ; 65           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[19]         ; -                   ;
; gpio_0[1]   ; J22   ; 5        ; 65           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[1]          ; -                   ;
; gpio_0[20]  ; H25   ; 5        ; 65           ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[20]         ; -                   ;
; gpio_0[21]  ; H26   ; 5        ; 65           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[21]         ; -                   ;
; gpio_0[22]  ; H19   ; 5        ; 65           ; 26           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[22]         ; -                   ;
; gpio_0[23]  ; K18   ; 5        ; 65           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[23]         ; -                   ;
; gpio_0[24]  ; K19   ; 5        ; 65           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[24]         ; -                   ;
; gpio_0[25]  ; K21   ; 5        ; 65           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[25]         ; -                   ;
; gpio_0[26]  ; K23   ; 5        ; 65           ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[26]         ; -                   ;
; gpio_0[27]  ; K24   ; 5        ; 65           ; 25           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[27]         ; -                   ;
; gpio_0[28]  ; L21   ; 5        ; 65           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[28]         ; -                   ;
; gpio_0[29]  ; L20   ; 5        ; 65           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[29]         ; -                   ;
; gpio_0[2]   ; E26   ; 5        ; 65           ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[2]          ; -                   ;
; gpio_0[30]  ; J25   ; 5        ; 65           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[30]         ; -                   ;
; gpio_0[31]  ; J26   ; 5        ; 65           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[31]         ; -                   ;
; gpio_0[3]   ; E25   ; 5        ; 65           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[3]          ; -                   ;
; gpio_0[4]   ; F24   ; 5        ; 65           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[4]          ; -                   ;
; gpio_0[5]   ; F23   ; 5        ; 65           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[5]          ; -                   ;
; gpio_0[6]   ; J21   ; 5        ; 65           ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[6]          ; -                   ;
; gpio_0[7]   ; J20   ; 5        ; 65           ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[7]          ; -                   ;
; gpio_0[8]   ; F25   ; 5        ; 65           ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[8]          ; -                   ;
; gpio_0[9]   ; F26   ; 5        ; 65           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio0:grgpio0|r.dir[9]          ; -                   ;
; gpio_1[0]   ; K25   ; 5        ; 65           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[0]          ; -                   ;
; gpio_1[10]  ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[10]         ; -                   ;
; gpio_1[11]  ; P24   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[11]         ; -                   ;
; gpio_1[12]  ; R25   ; 6        ; 65           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[12]         ; -                   ;
; gpio_1[13]  ; R24   ; 6        ; 65           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[13]         ; -                   ;
; gpio_1[14]  ; R20   ; 6        ; 65           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[14]         ; -                   ;
; gpio_1[15]  ; T22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[15]         ; -                   ;
; gpio_1[16]  ; T23   ; 6        ; 65           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[16]         ; -                   ;
; gpio_1[17]  ; T24   ; 6        ; 65           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[17]         ; -                   ;
; gpio_1[18]  ; T25   ; 6        ; 65           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[18]         ; -                   ;
; gpio_1[19]  ; T18   ; 6        ; 65           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[19]         ; -                   ;
; gpio_1[1]   ; K26   ; 5        ; 65           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[1]          ; -                   ;
; gpio_1[20]  ; T21   ; 6        ; 65           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[20]         ; -                   ;
; gpio_1[21]  ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[21]         ; -                   ;
; gpio_1[22]  ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[22]         ; -                   ;
; gpio_1[23]  ; U25   ; 6        ; 65           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[23]         ; -                   ;
; gpio_1[24]  ; U23   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[24]         ; -                   ;
; gpio_1[25]  ; U24   ; 6        ; 65           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[25]         ; -                   ;
; gpio_1[26]  ; R19   ; 6        ; 65           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[26]         ; -                   ;
; gpio_1[27]  ; T19   ; 6        ; 65           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[27]         ; -                   ;
; gpio_1[28]  ; U20   ; 6        ; 65           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[28]         ; -                   ;
; gpio_1[29]  ; U21   ; 6        ; 65           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[29]         ; -                   ;
; gpio_1[2]   ; M22   ; 5        ; 65           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[2]          ; -                   ;
; gpio_1[30]  ; V26   ; 6        ; 65           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[30]         ; -                   ;
; gpio_1[31]  ; V25   ; 6        ; 65           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[31]         ; -                   ;
; gpio_1[3]   ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[3]          ; -                   ;
; gpio_1[4]   ; M19   ; 5        ; 65           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[4]          ; -                   ;
; gpio_1[5]   ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[5]          ; -                   ;
; gpio_1[6]   ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[6]          ; -                   ;
; gpio_1[7]   ; M21   ; 5        ; 65           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[7]          ; -                   ;
; gpio_1[8]   ; M24   ; 5        ; 65           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[8]          ; -                   ;
; gpio_1[9]   ; M25   ; 5        ; 65           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; grgpio:\gpio1:grgpio1|r.dir[9]          ; -                   ;
; lcd_data[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; lcd_data[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apblcd:lcd|r.db_oe (inverted)           ; -                   ;
; ps2_clk     ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apbps2:\kbd:ps20|r.ps2clk (inverted)    ; -                   ;
; ps2_dat     ; C24   ; 5        ; 65           ; 32           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; apbps2:\kbd:ps20|r.ps2dataoe (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 35 / 56 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 51 / 65 ( 78 % ) ; 3.3V          ; --           ;
; 6        ; 22 / 59 ( 37 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; vga_hs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; vga_r[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; vga_g[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; vga_g[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; dram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; dram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; dram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; dram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; dram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; dram_cke                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; dram_clk                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; fl_addr[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; fl_addr[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; fl_we_n                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; fl_rst_n                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; dram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; dram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; dram_cas_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; dram_ras_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; fl_addr[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; fl_addr[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; fl_dq[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; dram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; dram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; dram_cs_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; fl_addr[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; fl_addr[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; fl_addr[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; fl_addr[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; fl_dq[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; fl_dq[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; dram_ldqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; dram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; fl_addr[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; fl_addr[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; fl_dq[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; dram_ba_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; dram_ba_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; fl_addr[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; fl_addr[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; fl_addr[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; fl_addr[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; fl_dq[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; fl_dq[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; errorn                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; fl_addr[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; fl_addr[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; fl_addr[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; fl_dq[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; fl_dq[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; dsuact                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; vga_sync                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; vga_clk                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; vga_g[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; vga_g[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; vga_b[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; vga_b[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_txd                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; vga_r[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; vga_r[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; vga_g[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; vga_b[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; vga_b[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; ps2_dat                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_rxd                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; vga_blank                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vga_vs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; vga_r[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; vga_g[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; vga_g[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; vga_g[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; gpio_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; ps2_clk                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; vga_r[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; vga_g[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; gpio_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; gpio_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; vga_r[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; vga_r[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; vga_b[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; gpio_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; gpio_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; gpio_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; gpio_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; vga_r[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; vga_g[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; vga_b[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; gpio_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; gpio_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; gpio_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; resetn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; lcd_data[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; lcd_data[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; lcd_data[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; lcd_data[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; vga_r[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; vga_r[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; gpio_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; gpio_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; gpio_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; gpio_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; gpio_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; lcd_data[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; lcd_data[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; lcd_data[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; lcd_data[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; vga_b[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; vga_b[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; vga_b[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; vga_b[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; gpio_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; gpio_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; gpio_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; gpio_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; gpio_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; gpio_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; gpio_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; lcd_blon                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; lcd_en                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; gpio_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; gpio_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; gpio_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; gpio_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; gpio_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; gpio_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; gpio_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; gpio_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; lcd_on                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; gpio_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; gpio_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; gpio_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; gpio_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; gpio_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; gpio_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; gpio_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; gpio_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; gpio_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; gpio_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; gpio_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; dsubre                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; gpio_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; gpio_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; gpio_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; dram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; gpio_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; gpio_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; gpio_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; gpio_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; dram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; dram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; gpio_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; gpio_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; gpio_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; gpio_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; gpio_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; gpio_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; gpio_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; gpio_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; dram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; dram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; dram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; gpio_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; gpio_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; gpio_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; gpio_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; gpio_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; gpio_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; dram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; dram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; dram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; dram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; dram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; fl_ce_n                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; gpio_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; gpio_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; dram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; dram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; dram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; dram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; dram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; fl_addr[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; fl_addr[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; fl_oe_n                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; dram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; dram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; dram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; dram_udqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; fl_addr[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; fl_addr[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; fl_addr[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------+
; PLL Summary                                                                    ;
+----------------------------------+---------------------------------------------+
; Name                             ; clkgen_de2:clkgen0|altpll:\sden:altpll0|pll ;
+----------------------------------+---------------------------------------------+
; SDC pin name                     ; clkgen0|\sden:altpll0|pll                   ;
; PLL mode                         ; Zero Delay Buffer                           ;
; Compensate clock                 ; clock2                                      ;
; Compensated input/output pins    ; dram_clk                                    ;
; Self reset on gated loss of lock ; Off                                         ;
; Gate lock counter                ; --                                          ;
; Input frequency 0                ; 50.0 MHz                                    ;
; Input frequency 1                ; --                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                    ;
; Nominal VCO frequency            ; 800.0 MHz                                   ;
; VCO post scale K counter         ; --                                          ;
; VCO multiply                     ; --                                          ;
; VCO divide                       ; --                                          ;
; Freq min lock                    ; 31.25 MHz                                   ;
; Freq max lock                    ; 62.5 MHz                                    ;
; M VCO Tap                        ; 0                                           ;
; M Initial                        ; 1                                           ;
; M value                          ; 16                                          ;
; N value                          ; 1                                           ;
; Preserve PLL counter order       ; Off                                         ;
; PLL location                     ; PLL_1                                       ;
; Inclk0 signal                    ; clock_50                                    ;
; Inclk1 signal                    ; --                                          ;
; Inclk0 signal type               ; Dedicated Pin                               ;
; Inclk1 signal type               ; --                                          ;
+----------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                             ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; 1       ; 0       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk1 ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 32            ; 16/16 Even ; 1       ; 0       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk2 ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C2      ; 16            ; 8/8 Even   ; 1       ; 0       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                           ; Library Name ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |leon3mp                                                             ; 12608 (2)   ; 4487 (0)                  ; 0 (0)         ; 182528      ; 56   ; 8            ; 0       ; 4         ; 196  ; 0            ; 8121 (2)     ; 628 (0)           ; 3859 (2)         ; |leon3mp                                                                                                                                                                                                                      ; work         ;
;    |ahbctrl:ahb0|                                                    ; 437 (437)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)    ; 2 (2)             ; 174 (174)        ; |leon3mp|ahbctrl:ahb0                                                                                                                                                                                                         ; grlib        ;
;    |ahbjtag:\ahbjtaggen0:ahbjtag0|                                   ; 343 (0)     ; 193 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 0 (0)             ; 193 (0)          ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0                                                                                                                                                                                        ; gaisler      ;
;       |ahbmst:ahbmst0|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|ahbmst:ahbmst0                                                                                                                                                                         ; grlib        ;
;       |jtagcom2:\newcom:jtagcom0|                                    ; 339 (339)   ; 191 (191)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 191 (191)        ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0                                                                                                                                                              ; gaisler      ;
;       |tap:tap0|                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0                                                                                                                                                                               ; techmap      ;
;          |altera_tap:\alt:u0|                                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0                                                                                                                                                            ; techmap      ;
;             |sld_virtual_jtag:u0|                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0                                                                                                                                        ; work         ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|  ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                     ; work         ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst                                    ; work         ;
;    |ahbstat:\ahbs:ahbstat0|                                          ; 46 (46)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 38 (38)          ; |leon3mp|ahbstat:\ahbs:ahbstat0                                                                                                                                                                                               ; gaisler      ;
;    |ahbuart:\dcomgen:dcom0|                                          ; 500 (0)     ; 183 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (0)      ; 35 (0)            ; 148 (0)          ; |leon3mp|ahbuart:\dcomgen:dcom0                                                                                                                                                                                               ; gaisler      ;
;       |ahbmst:ahbmst0|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |leon3mp|ahbuart:\dcomgen:dcom0|ahbmst:ahbmst0                                                                                                                                                                                ; grlib        ;
;       |dcom:dcom0|                                                   ; 110 (110)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 2 (2)             ; 79 (79)          ; |leon3mp|ahbuart:\dcomgen:dcom0|dcom:dcom0                                                                                                                                                                                    ; gaisler      ;
;       |dcom_uart:dcom_uart0|                                         ; 390 (390)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (288)    ; 33 (33)           ; 69 (69)          ; |leon3mp|ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0                                                                                                                                                                          ; gaisler      ;
;    |apbctrl:apb0|                                                    ; 489 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 2 (0)             ; 160 (0)          ; |leon3mp|apbctrl:apb0                                                                                                                                                                                                         ; grlib        ;
;       |apbctrlx:apbx|                                                ; 489 (489)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (327)    ; 2 (2)             ; 160 (160)        ; |leon3mp|apbctrl:apb0|apbctrlx:apbx                                                                                                                                                                                           ; grlib        ;
;    |apblcd:lcd|                                                      ; 64 (64)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 9 (9)             ; 34 (34)          ; |leon3mp|apblcd:lcd                                                                                                                                                                                                           ; work         ;
;    |apbps2:\kbd:ps20|                                                ; 675 (675)   ; 379 (379)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (296)    ; 82 (82)           ; 297 (297)        ; |leon3mp|apbps2:\kbd:ps20                                                                                                                                                                                                     ; gaisler      ;
;    |apbuart:\ua1:uart1|                                              ; 317 (317)   ; 178 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 36 (36)           ; 145 (145)        ; |leon3mp|apbuart:\ua1:uart1                                                                                                                                                                                                   ; gaisler      ;
;    |clkgen_de2:clkgen0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen_de2:clkgen0                                                                                                                                                                                                   ; work         ;
;       |altpll:\sden:altpll0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen_de2:clkgen0|altpll:\sden:altpll0                                                                                                                                                                              ; work         ;
;    |dsu3:\dsugen:dsu0|                                               ; 983 (0)     ; 327 (0)                   ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (0)      ; 20 (0)            ; 328 (0)          ; |leon3mp|dsu3:\dsugen:dsu0                                                                                                                                                                                                    ; gaisler      ;
;       |dsu3x:x0|                                                     ; 983 (983)   ; 327 (327)                 ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (635)    ; 20 (20)           ; 328 (328)        ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0                                                                                                                                                                                           ; gaisler      ;
;          |tbufmem:\tb0:mem0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0                                                                                                                                                                         ; gaisler      ;
;             |syncram64:\mem32:0:ram0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0                                                                                                                                                 ; techmap      ;
;                |syncram:\nopar:nos64:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0                                                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0                                                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated                                 ; work         ;
;                |syncram:\nopar:nos64:x1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1                                                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0                                                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated                                 ; work         ;
;             |syncram64:\mem32:1:ram0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0                                                                                                                                                 ; techmap      ;
;                |syncram:\nopar:nos64:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0                                                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0                                                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated                                 ; work         ;
;                |syncram:\nopar:nos64:x1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1                                                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0                                                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated                                 ; work         ;
;    |gptimer:\gpt:timer0|                                             ; 600 (600)   ; 178 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 418 (418)    ; 19 (19)           ; 163 (163)        ; |leon3mp|gptimer:\gpt:timer0                                                                                                                                                                                                  ; gaisler      ;
;    |grgpio:\gpio0:grgpio0|                                           ; 299 (299)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 40 (40)           ; 120 (120)        ; |leon3mp|grgpio:\gpio0:grgpio0                                                                                                                                                                                                ; gaisler      ;
;    |grgpio:\gpio1:grgpio1|                                           ; 300 (300)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 39 (39)           ; 118 (118)        ; |leon3mp|grgpio:\gpio1:grgpio1                                                                                                                                                                                                ; gaisler      ;
;    |irqmp:\irqctrl:irqctrl0|                                         ; 281 (281)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 94 (94)          ; |leon3mp|irqmp:\irqctrl:irqctrl0                                                                                                                                                                                              ; gaisler      ;
;    |leon3s:\cpu:0:nosh:u0|                                           ; 5687 (0)    ; 1575 (0)                  ; 0 (0)         ; 143616      ; 42   ; 8            ; 0       ; 4         ; 0    ; 0            ; 4072 (0)     ; 184 (0)           ; 1431 (0)         ; |leon3mp|leon3s:\cpu:0:nosh:u0                                                                                                                                                                                                ; gaisler      ;
;       |leon3x:leon3x0|                                               ; 5687 (1)    ; 1575 (1)                  ; 0 (0)         ; 143616      ; 42   ; 8            ; 0       ; 4         ; 0    ; 0            ; 4072 (0)     ; 184 (0)           ; 1431 (0)         ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0                                                                                                                                                                                 ; gaisler      ;
;          |cachemem:\vhdl:cmem0|                                      ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 110848      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 25 (25)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0                                                                                                                                                            ; gaisler      ;
;             |syncram:\dme:dd0:0:ddata0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0                                                                                                                                  ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0                                                                                                           ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                      ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                        ; work         ;
;                         |altsyncram_h6r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated                                          ; work         ;
;             |syncram:\dme:dtags0:dt0:0:dtags0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0                                                                                                                           ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0                                                                                                    ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                               ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                 ; work         ;
;                         |altsyncram_14r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_14r:auto_generated                                   ; work         ;
;             |syncram:\ime:im0:0:idata0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0                                                                                                                                  ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0                                                                                                           ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                      ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                        ; work         ;
;                         |altsyncram_h6r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated                                          ; work         ;
;             |syncram:\ime:im0:0:itags0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0                                                                                                                                  ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0                                                                                                           ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                      ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                        ; work         ;
;                         |altsyncram_74r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated                                          ; work         ;
;             |syncram:\ime:im0:1:idata0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0                                                                                                                                  ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0                                                                                                           ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                      ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                        ; work         ;
;                         |altsyncram_h6r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated                                          ; work         ;
;             |syncram:\ime:im0:1:itags0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0                                                                                                                                  ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0                                                                                                           ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                      ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                        ; work         ;
;                         |altsyncram_74r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated                                          ; work         ;
;          |proc3:\vhdl:p0|                                            ; 5550 (0)    ; 1517 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3968 (0)     ; 184 (0)           ; 1398 (0)         ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0                                                                                                                                                                  ; gaisler      ;
;             |div32:\mgen:div0|                                       ; 351 (351)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (270)    ; 10 (10)           ; 71 (71)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0                                                                                                                                                 ; gaisler      ;
;             |iu3:iu|                                                 ; 4068 (4068) ; 1118 (1118)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2865 (2865)  ; 170 (170)         ; 1033 (1033)      ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu                                                                                                                                                           ; gaisler      ;
;             |mmu_cache:c0mmu|                                        ; 1042 (0)    ; 254 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 787 (0)      ; 4 (0)             ; 251 (0)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu                                                                                                                                                  ; gaisler      ;
;                |mmu_acache:a0|                                       ; 55 (55)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 12 (12)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0                                                                                                                                    ; gaisler      ;
;                |mmu_dcache:dcache0|                                  ; 723 (723)   ; 173 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 550 (550)    ; 1 (1)             ; 172 (172)        ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0                                                                                                                               ; gaisler      ;
;                |mmu_icache:icache0|                                  ; 269 (269)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 3 (3)             ; 72 (72)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0                                                                                                                               ; gaisler      ;
;             |mul32:\mgen:mul0|                                       ; 110 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 64 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0                                                                                                                                                 ; gaisler      ;
;                |techmult:\xm3232:m3232|                              ; 110 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 64 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232                                                                                                                          ; techmap      ;
;                   |gen_mult_pipe:\pipe2:arch0:dwm|                   ; 110 (64)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 64 (64)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm                                                                                           ; techmap      ;
;                      |lpm_mult:Mult0|                                ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0                                                                            ; work         ;
;                         |mult_m1t:auto_generated|                    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated                                                    ; work         ;
;          |regfile_3p_l3:\vhdl:rf0|                                   ; 92 (0)      ; 57 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 57 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0                                                                                                                                                         ; gaisler      ;
;             |regfile_3p:\s1:rhu|                                     ; 92 (0)      ; 57 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 57 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu                                                                                                                                      ; techmap      ;
;                |syncram_2p:\s1:dp:x0|                                ; 45 (0)      ; 8 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 17 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0                                                                                                                 ; techmap      ;
;                   |altera_syncram_dp:\alt:x0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0                                                                                       ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                         ; work         ;
;                         |altsyncram_v3r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_v3r:auto_generated                                           ; work         ;
;                   |memrwcol:rwcol0|                                  ; 45 (45)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 17 (17)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|memrwcol:rwcol0                                                                                                 ; techmap      ;
;                |syncram_2p:\s1:dp:x1|                                ; 56 (0)      ; 49 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 49 (0)           ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1                                                                                                                 ; techmap      ;
;                   |altera_syncram_dp:\alt:x0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0                                                                                       ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                         ; work         ;
;                         |altsyncram_v3r:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_v3r:auto_generated                                           ; work         ;
;                   |memrwcol:rwcol0|                                  ; 56 (56)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 49 (49)          ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|memrwcol:rwcol0                                                                                                 ; techmap      ;
;          |tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0                                                                                                                                         ; gaisler      ;
;             |syncram64:\mem32:0:ram0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0                                                                                                                 ; techmap      ;
;                |syncram:\nopar:nos64:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated ; work         ;
;                |syncram:\nopar:nos64:x1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated ; work         ;
;             |syncram64:\mem32:1:ram0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0                                                                                                                 ; techmap      ;
;                |syncram:\nopar:nos64:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated ; work         ;
;                |syncram:\nopar:nos64:x1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1                                                                                         ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                            |altsyncram_t3r:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated ; work         ;
;    |mctrl:\mctrl0:sr1|                                               ; 271 (271)   ; 151 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 43 (43)           ; 109 (109)        ; |leon3mp|mctrl:\mctrl0:sr1                                                                                                                                                                                                    ; esa          ;
;    |rstgen:rst0|                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |leon3mp|rstgen:rst0                                                                                                                                                                                                          ; gaisler      ;
;    |sdctrl16:\sdctrl0:sdc|                                           ; 452 (452)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 44 (44)           ; 172 (172)        ; |leon3mp|sdctrl16:\sdctrl0:sdc                                                                                                                                                                                                ; work         ;
;    |sld_hub:auto_hub|                                                ; 139 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 22 (0)            ; 64 (0)           ; |leon3mp|sld_hub:auto_hub                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                 ; 138 (98)    ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (40)      ; 22 (22)           ; 64 (39)          ; |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                   ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                              ; work         ;
;    |svgactrl:\svga:svga0|                                            ; 1025 (1013) ; 420 (418)                 ; 0 (0)         ; 22528       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 604 (594)    ; 43 (43)           ; 378 (376)        ; |leon3mp|svgactrl:\svga:svga0                                                                                                                                                                                                 ; gaisler      ;
;       |ahbmst:ahb_master|                                            ; 12 (12)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |leon3mp|svgactrl:\svga:svga0|ahbmst:ahb_master                                                                                                                                                                               ; grlib        ;
;       |syncram_2p:clutram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:clutram                                                                                                                                                                              ; techmap      ;
;          |altera_syncram_dp:\alt:x0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0                                                                                                                                                    ; techmap      ;
;             |altsyncram:u0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                                                      ; work         ;
;                |altsyncram_14r:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated                                                                                                        ; work         ;
;       |syncram_2p:ram0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:ram0                                                                                                                                                                                 ; techmap      ;
;          |altera_syncram_dp:\alt:x0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0                                                                                                                                                       ; techmap      ;
;             |altsyncram:u0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                                                         ; work         ;
;                |altsyncram_24r:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated                                                                                                           ; work         ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; errorn        ; Output   ; --            ; --            ; --                    ; --  ;
; fl_dq[0]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[1]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[2]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[3]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[4]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[5]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[6]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; fl_dq[7]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dram_dq[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[4]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[5]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[10]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[15]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[0]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[1]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[2]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[3]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[4]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[5]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[6]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; lcd_data[7]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[0]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[1]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[2]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[3]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[4]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[5]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[6]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[7]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[8]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[9]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[10]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[11]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[12]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[13]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[14]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[15]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[16]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[17]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[18]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[19]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[20]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[21]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[22]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[23]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[24]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[25]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[26]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[27]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[28]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[29]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[30]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_0[31]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[0]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[1]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[2]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[3]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[4]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[5]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[6]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[7]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[8]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[9]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[10]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[11]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[12]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[13]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[14]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[15]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[16]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[17]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[18]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[19]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[20]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[21]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[22]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[23]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[24]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[25]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[26]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[27]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[28]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[29]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[30]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; gpio_1[31]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ps2_clk       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ps2_dat       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; fl_addr[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; fl_addr[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ba_0     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ba_1     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cke      ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ldqm     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_udqm     ; Output   ; --            ; --            ; --                    ; --  ;
; uart_txd      ; Output   ; --            ; --            ; --                    ; --  ;
; dsuact        ; Output   ; --            ; --            ; --                    ; --  ;
; fl_oe_n       ; Output   ; --            ; --            ; --                    ; --  ;
; fl_we_n       ; Output   ; --            ; --            ; --                    ; --  ;
; fl_rst_n      ; Output   ; --            ; --            ; --                    ; --  ;
; fl_ce_n       ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_blon      ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_en        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_on        ; Output   ; --            ; --            ; --                    ; --  ;
; vga_clk       ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blank     ; Output   ; --            ; --            ; --                    ; --  ;
; vga_sync      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_hs        ; Output   ; --            ; --            ; --                    ; --  ;
; vga_vs        ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_r[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_g[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; vga_b[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; sw[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock_50      ; Input    ; --            ; --            ; --                    ; --  ;
; resetn        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dsubre        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; uart_rxd      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; fl_dq[0]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[24]             ; 0                 ; 6       ;
; fl_dq[1]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[25]             ; 1                 ; 6       ;
; fl_dq[2]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[26]             ; 1                 ; 6       ;
; fl_dq[3]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[27]             ; 1                 ; 6       ;
; fl_dq[4]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[28]             ; 0                 ; 6       ;
; fl_dq[5]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[29]             ; 0                 ; 6       ;
; fl_dq[6]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[30]             ; 1                 ; 6       ;
; fl_dq[7]                                        ;                   ;         ;
;      - mctrl:\mctrl0:sr1|r.data[31]             ; 0                 ; 6       ;
; dram_dq[0]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[16]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[0]        ; 1                 ; 6       ;
; dram_dq[1]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[17]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[1]        ; 0                 ; 6       ;
; dram_dq[2]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[18]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[2]        ; 0                 ; 6       ;
; dram_dq[3]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[19]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[3]        ; 0                 ; 6       ;
; dram_dq[4]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[20]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[4]        ; 1                 ; 6       ;
; dram_dq[5]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[21]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[5]        ; 1                 ; 6       ;
; dram_dq[6]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[22]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[6]        ; 0                 ; 6       ;
; dram_dq[7]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[23]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[7]        ; 0                 ; 6       ;
; dram_dq[8]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[8]        ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[24]       ; 1                 ; 6       ;
; dram_dq[9]                                      ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[9]        ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[25]       ; 0                 ; 6       ;
; dram_dq[10]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[10]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[26]       ; 0                 ; 6       ;
; dram_dq[11]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[11]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[27]       ; 0                 ; 6       ;
; dram_dq[12]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[12]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[28]       ; 1                 ; 6       ;
; dram_dq[13]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[13]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[29]       ; 1                 ; 6       ;
; dram_dq[14]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[30]       ; 0                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[14]       ; 0                 ; 6       ;
; dram_dq[15]                                     ;                   ;         ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[15]       ; 1                 ; 6       ;
;      - sdctrl16:\sdctrl0:sdc|r.hrdata[31]       ; 1                 ; 6       ;
; lcd_data[0]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[0]                   ; 0                 ; 6       ;
; lcd_data[1]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[1]                   ; 0                 ; 6       ;
; lcd_data[2]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[2]                   ; 0                 ; 6       ;
; lcd_data[3]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[3]                   ; 0                 ; 6       ;
; lcd_data[4]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[4]                   ; 0                 ; 6       ;
; lcd_data[5]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[5]                   ; 1                 ; 6       ;
; lcd_data[6]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[6]                   ; 0                 ; 6       ;
; lcd_data[7]                                     ;                   ;         ;
;      - apblcd:lcd|r.prdata[7]                   ; 0                 ; 6       ;
; gpio_0[0]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[0]~feeder   ; 0                 ; 6       ;
; gpio_0[1]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[1]~feeder   ; 0                 ; 6       ;
; gpio_0[2]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[2]~feeder   ; 0                 ; 6       ;
; gpio_0[3]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[3]~feeder   ; 0                 ; 6       ;
; gpio_0[4]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[4]          ; 0                 ; 6       ;
; gpio_0[5]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[5]~feeder   ; 0                 ; 6       ;
; gpio_0[6]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[6]          ; 1                 ; 6       ;
; gpio_0[7]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[7]~feeder   ; 1                 ; 6       ;
; gpio_0[8]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[8]          ; 0                 ; 6       ;
; gpio_0[9]                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[9]          ; 1                 ; 6       ;
; gpio_0[10]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[10]         ; 0                 ; 6       ;
; gpio_0[11]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[11]~feeder  ; 1                 ; 6       ;
; gpio_0[12]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[12]~feeder  ; 0                 ; 6       ;
; gpio_0[13]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[13]         ; 0                 ; 6       ;
; gpio_0[14]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[14]~feeder  ; 0                 ; 6       ;
; gpio_0[15]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[15]~feeder  ; 1                 ; 6       ;
; gpio_0[16]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[16]         ; 0                 ; 6       ;
; gpio_0[17]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[17]~feeder  ; 1                 ; 6       ;
; gpio_0[18]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[18]         ; 0                 ; 6       ;
; gpio_0[19]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[19]~feeder  ; 0                 ; 6       ;
; gpio_0[20]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[20]~feeder  ; 0                 ; 6       ;
; gpio_0[21]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[21]~feeder  ; 1                 ; 6       ;
; gpio_0[22]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[22]         ; 1                 ; 6       ;
; gpio_0[23]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[23]         ; 0                 ; 6       ;
; gpio_0[24]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[24]~feeder  ; 1                 ; 6       ;
; gpio_0[25]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[25]         ; 0                 ; 6       ;
; gpio_0[26]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[26]~feeder  ; 1                 ; 6       ;
; gpio_0[27]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[27]         ; 1                 ; 6       ;
; gpio_0[28]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[28]~feeder  ; 1                 ; 6       ;
; gpio_0[29]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[29]~feeder  ; 1                 ; 6       ;
; gpio_0[30]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[30]~feeder  ; 0                 ; 6       ;
; gpio_0[31]                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[31]~feeder  ; 0                 ; 6       ;
; gpio_1[0]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[0]~feeder   ; 0                 ; 6       ;
; gpio_1[1]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[1]~feeder   ; 1                 ; 6       ;
; gpio_1[2]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[2]          ; 1                 ; 6       ;
; gpio_1[3]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[3]~feeder   ; 1                 ; 6       ;
; gpio_1[4]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[4]          ; 0                 ; 6       ;
; gpio_1[5]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[5]~feeder   ; 1                 ; 6       ;
; gpio_1[6]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[6]~feeder   ; 0                 ; 6       ;
; gpio_1[7]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[7]~feeder   ; 1                 ; 6       ;
; gpio_1[8]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[8]          ; 0                 ; 6       ;
; gpio_1[9]                                       ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[9]~feeder   ; 0                 ; 6       ;
; gpio_1[10]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[10]~feeder  ; 0                 ; 6       ;
; gpio_1[11]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[11]~feeder  ; 1                 ; 6       ;
; gpio_1[12]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[12]~feeder  ; 1                 ; 6       ;
; gpio_1[13]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[13]~feeder  ; 0                 ; 6       ;
; gpio_1[14]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[14]~feeder  ; 1                 ; 6       ;
; gpio_1[15]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[15]         ; 0                 ; 6       ;
; gpio_1[16]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[16]~feeder  ; 1                 ; 6       ;
; gpio_1[17]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[17]~feeder  ; 0                 ; 6       ;
; gpio_1[18]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[18]         ; 1                 ; 6       ;
; gpio_1[19]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[19]         ; 0                 ; 6       ;
; gpio_1[20]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[20]~feeder  ; 0                 ; 6       ;
; gpio_1[21]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[21]~feeder  ; 1                 ; 6       ;
; gpio_1[22]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[22]         ; 1                 ; 6       ;
; gpio_1[23]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[23]         ; 1                 ; 6       ;
; gpio_1[24]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[24]         ; 1                 ; 6       ;
; gpio_1[25]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[25]~feeder  ; 0                 ; 6       ;
; gpio_1[26]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[26]~feeder  ; 0                 ; 6       ;
; gpio_1[27]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[27]         ; 1                 ; 6       ;
; gpio_1[28]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[28]~feeder  ; 0                 ; 6       ;
; gpio_1[29]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[29]~feeder  ; 0                 ; 6       ;
; gpio_1[30]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[30]~feeder  ; 1                 ; 6       ;
; gpio_1[31]                                      ;                   ;         ;
;      - grgpio:\gpio1:grgpio1|r.din1[31]         ; 0                 ; 6       ;
; ps2_clk                                         ;                   ;         ;
;      - apbps2:\kbd:ps20|ps2_clk                 ; 0                 ; 6       ;
; ps2_dat                                         ;                   ;         ;
;      - apbps2:\kbd:ps20|ps2_data                ; 0                 ; 6       ;
; sw[2]                                           ;                   ;         ;
; sw[1]                                           ;                   ;         ;
; sw[0]                                           ;                   ;         ;
; clock_50                                        ;                   ;         ;
; resetn                                          ;                   ;         ;
;      - rstgen:rst0|rstoutl                      ; 1                 ; 6       ;
;      - rstgen:rst0|r[2]                         ; 1                 ; 6       ;
;      - rstgen:rst0|r[3]                         ; 1                 ; 6       ;
;      - rstgen:rst0|r[4]                         ; 1                 ; 6       ;
;      - rstgen:rst0|r[1]                         ; 1                 ; 6       ;
;      - rstgen:rst0|r[0]                         ; 1                 ; 6       ;
; dsubre                                          ;                   ;         ;
;      - dsu3:\dsugen:dsu0|dsu3x:x0|r.dsubre[0]~0 ; 1                 ; 6       ;
; uart_rxd                                        ;                   ;         ;
;      - dui.rxd~0                                ; 0                 ; 6       ;
;      - u1i.rxd~0                                ; 0                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ahbctrl:ahb0|msti.hready~1                                                                                 ; LCCOMB_X23_Y9_N16  ; 87      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbctrl:ahb0|r.cfgsel~0                                                                                    ; LCCOMB_X23_Y9_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.addr[0]~4                                      ; LCCOMB_X42_Y7_N6   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.addr[4]~3                                      ; LCCOMB_X46_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.datashft[14]~0                                 ; LCCOMB_X31_Y6_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbstat:\ahbs:ahbstat0|r.addr[3]~0                                                                         ; LCCOMB_X40_Y13_N10 ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.addr[0]~30                                                             ; LCCOMB_X41_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.addr[21]~93                                                            ; LCCOMB_X41_Y16_N12 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[17]~14                                                            ; LCCOMB_X41_Y16_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[17]~16                                                            ; LCCOMB_X41_Y16_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.len[2]~0                                                               ; LCCOMB_X41_Y16_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.state.addr1                                                            ; LCFF_X41_Y12_N9    ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.state.read1                                                            ; LCFF_X41_Y12_N19   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rhold[0]~1                                                   ; LCCOMB_X55_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rshift[0]~1                                                  ; LCCOMB_X56_Y23_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxclk[0]~0                                                   ; LCCOMB_X57_Y23_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.tshift[7]~0                                                  ; LCCOMB_X42_Y23_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.txclk[1]~0                                                   ; LCCOMB_X50_Y24_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|uartop~2                                                       ; LCCOMB_X48_Y17_N6  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|uartop~5                                                       ; LCCOMB_X54_Y23_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                               ; JTAG_X1_Y19_N0     ; 202     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                               ; JTAG_X1_Y19_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].cfgsel                                                                   ; LCFF_X48_Y17_N15   ; 32      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[3]~0                                                               ; LCCOMB_X21_Y9_N10  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[31]~0                                                             ; LCCOMB_X44_Y17_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apblcd:lcd|\ctrl:v.cmstate.pwh~1                                                                           ; LCCOMB_X46_Y23_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apblcd:lcd|r.db[0]~0                                                                                       ; LCCOMB_X46_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apblcd:lcd|r.db_oe                                                                                         ; LCFF_X47_Y23_N17   ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; apblcd:lcd|r.db_oe~2                                                                                       ; LCCOMB_X46_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apblcd:lcd|r.prdata[7]~0                                                                                   ; LCCOMB_X47_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~1                                                                                ; LCCOMB_X10_Y26_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~10                                                                               ; LCCOMB_X10_Y26_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~11                                                                               ; LCCOMB_X11_Y25_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~13                                                                               ; LCCOMB_X10_Y28_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~15                                                                               ; LCCOMB_X12_Y27_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~16                                                                               ; LCCOMB_X11_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~17                                                                               ; LCCOMB_X12_Y27_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~19                                                                               ; LCCOMB_X12_Y27_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~21                                                                               ; LCCOMB_X10_Y27_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~22                                                                               ; LCCOMB_X10_Y27_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~23                                                                               ; LCCOMB_X12_Y27_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~3                                                                                ; LCCOMB_X9_Y27_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~4                                                                                ; LCCOMB_X10_Y26_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~5                                                                                ; LCCOMB_X10_Y26_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~7                                                                                ; LCCOMB_X10_Y28_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|Decoder1~9                                                                                ; LCCOMB_X11_Y25_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|\ps2_op:v.reload[16]~3                                                                    ; LCCOMB_X48_Y23_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|\ps2_op:v.twaddr[3]~0                                                                     ; LCCOMB_X49_Y24_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|\ps2_op:v.tx_en~2                                                                         ; LCCOMB_X48_Y23_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.ps2dataoe                                                                               ; LCFF_X47_Y25_N7    ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.rshift[5]~3                                                                             ; LCCOMB_X48_Y24_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.rwaddr[1]~0                                                                             ; LCCOMB_X42_Y25_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.rxstate.stop                                                                            ; LCFF_X48_Y24_N11   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.timer[9]~0                                                                              ; LCCOMB_X47_Y21_N24 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.traddr[1]~0                                                                             ; LCCOMB_X40_Y28_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.tshift[4]~0                                                                             ; LCCOMB_X12_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.txstate.data                                                                            ; LCFF_X12_Y28_N9    ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|r.txstate.start                                                                           ; LCFF_X48_Y21_N27   ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; apbps2:\kbd:ps20|v~34                                                                                      ; LCCOMB_X46_Y25_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder0~0                                                                              ; LCCOMB_X55_Y15_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder0~1                                                                              ; LCCOMB_X55_Y15_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder0~2                                                                              ; LCCOMB_X55_Y15_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder0~3                                                                              ; LCCOMB_X55_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.brate[7]~2                                                                            ; LCCOMB_X51_Y17_N4  ; 25      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.extclken~0                                                                            ; LCCOMB_X51_Y17_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.irqcnt[1]~16                                                                          ; LCCOMB_X55_Y18_N8  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.irqcnt[1]~17                                                                          ; LCCOMB_X55_Y18_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.paren~2                                                                               ; LCCOMB_X51_Y17_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[0][2]~2                                                                         ; LCCOMB_X54_Y18_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[1][1]~1                                                                         ; LCCOMB_X54_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[2][7]~0                                                                         ; LCCOMB_X54_Y18_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[3][7]~3                                                                         ; LCCOMB_X54_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rraddr[1]~0                                                                           ; LCCOMB_X55_Y17_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rshift[2]~1                                                                           ; LCCOMB_X51_Y20_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rwaddr[1]~2                                                                           ; LCCOMB_X54_Y18_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rxclk[1]~0                                                                            ; LCCOMB_X53_Y18_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.scaler[8]~12                                                                          ; LCCOMB_X55_Y13_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.tick                                                                                  ; LCFF_X55_Y13_N1    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.traddr[1]~3                                                                           ; LCCOMB_X55_Y15_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.tshift[6]~0                                                                           ; LCCOMB_X54_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.txclk[1]~0                                                                            ; LCCOMB_X53_Y15_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk0                                                              ; PLL_1              ; 4233    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk1                                                              ; PLL_1              ; 115     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_50                                                                                                   ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|\comb:tv.sample~4                                                               ; LCCOMB_X15_Y13_N18 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|comb~30                                                                         ; LCCOMB_X40_Y13_N2  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.cnt[2]~1                                                                      ; LCCOMB_X19_Y12_N14 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.cnt[2]~2                                                                      ; LCCOMB_X19_Y12_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.dmsk[0]~0                                                                     ; LCCOMB_X15_Y13_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~56                                                             ; LCCOMB_X16_Y18_N22 ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~57                                                             ; LCCOMB_X16_Y18_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[8]~0                                                               ; LCCOMB_X15_Y20_N28 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.ss[0]~0                                                                       ; LCCOMB_X15_Y20_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.te[0]~0                                                                       ; LCCOMB_X16_Y16_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.timer[17]~64                                                                  ; LCCOMB_X16_Y16_N30 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.timer[17]~65                                                                  ; LCCOMB_X14_Y17_N30 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.write[0]~7                                                                  ; LCCOMB_X15_Y14_N6  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.write[1]~4                                                                  ; LCCOMB_X15_Y14_N16 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.write[2]~5                                                                  ; LCCOMB_X15_Y14_N18 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.write[3]~6                                                                  ; LCCOMB_X15_Y14_N12 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.aindex[2]~19                                                                 ; LCCOMB_X15_Y13_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.aindex[2]~24                                                                 ; LCCOMB_X15_Y13_N12 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.delaycnt[6]~9                                                                ; LCCOMB_X11_Y17_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[31]~3                                                            ; LCCOMB_X15_Y13_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg1.mask[31]~1                                                            ; LCCOMB_X15_Y13_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg1.read~0                                                                ; LCCOMB_X15_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[31]~0                                                            ; LCCOMB_X15_Y14_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg2.mask[31]~1                                                            ; LCCOMB_X15_Y14_N10 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg2.write~0                                                               ; LCCOMB_X11_Y11_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.timeren~0                                                                    ; LCCOMB_X16_Y13_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|\comb:v.timers[1].irqen~0                                                              ; LCCOMB_X56_Y17_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|comb~1                                                                                 ; LCCOMB_X48_Y17_N24 ; 76      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[1].chain~4                                                                    ; LCCOMB_X61_Y17_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[1].reload[31]~2                                                               ; LCCOMB_X61_Y17_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].chain~2                                                                    ; LCCOMB_X60_Y17_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[31]~2                                                               ; LCCOMB_X60_Y17_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[0]                                                                             ; LCFF_X63_Y21_N9    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[0]~5                                                                           ; LCCOMB_X57_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[10]                                                                            ; LCFF_X61_Y23_N21   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[11]                                                                            ; LCFF_X61_Y23_N15   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[12]                                                                            ; LCFF_X61_Y23_N25   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[13]                                                                            ; LCFF_X61_Y24_N23   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[14]                                                                            ; LCFF_X61_Y23_N11   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[15]                                                                            ; LCFF_X61_Y23_N29   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[16]                                                                            ; LCFF_X63_Y21_N3    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[17]                                                                            ; LCFF_X63_Y21_N29   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[18]                                                                            ; LCFF_X63_Y21_N23   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[19]                                                                            ; LCFF_X63_Y21_N25   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[1]                                                                             ; LCFF_X61_Y23_N17   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[20]                                                                            ; LCFF_X63_Y21_N19   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[21]                                                                            ; LCFF_X63_Y21_N13   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[22]                                                                            ; LCFF_X63_Y21_N7    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[23]                                                                            ; LCFF_X60_Y24_N3    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[24]                                                                            ; LCFF_X63_Y21_N1    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[25]                                                                            ; LCFF_X63_Y21_N27   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[26]                                                                            ; LCFF_X63_Y21_N5    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[27]                                                                            ; LCFF_X63_Y21_N31   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[28]                                                                            ; LCFF_X63_Y21_N17   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[29]                                                                            ; LCFF_X63_Y21_N11   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[2]                                                                             ; LCFF_X61_Y23_N27   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[30]                                                                            ; LCFF_X63_Y21_N21   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[31]                                                                            ; LCFF_X63_Y21_N15   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[3]                                                                             ; LCFF_X61_Y23_N5    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[4]                                                                             ; LCFF_X60_Y22_N1    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[5]                                                                             ; LCFF_X60_Y22_N29   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[6]                                                                             ; LCFF_X61_Y23_N7    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[7]                                                                             ; LCFF_X61_Y24_N11   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[8]                                                                             ; LCFF_X61_Y23_N9    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[9]                                                                             ; LCFF_X61_Y23_N3    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dout[18]~7                                                                         ; LCCOMB_X57_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.edge[4]~0                                                                          ; LCCOMB_X57_Y20_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.imask[6]~0                                                                         ; LCCOMB_X57_Y20_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.level[4]~0                                                                         ; LCCOMB_X57_Y20_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[0]                                                                             ; LCFF_X62_Y15_N25   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[10]                                                                            ; LCFF_X60_Y21_N23   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[11]                                                                            ; LCFF_X60_Y21_N3    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[12]                                                                            ; LCFF_X59_Y21_N15   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[13]                                                                            ; LCFF_X58_Y24_N23   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[14]                                                                            ; LCFF_X60_Y21_N15   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[15]                                                                            ; LCFF_X57_Y21_N15   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[16]                                                                            ; LCFF_X64_Y23_N7    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[17]                                                                            ; LCFF_X62_Y15_N27   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[18]                                                                            ; LCFF_X62_Y15_N5    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[19]                                                                            ; LCFF_X62_Y15_N31   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[1]                                                                             ; LCFF_X60_Y21_N25   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[20]                                                                            ; LCFF_X62_Y15_N9    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[21]                                                                            ; LCFF_X62_Y15_N19   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[22]                                                                            ; LCFF_X62_Y15_N21   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[23]                                                                            ; LCFF_X60_Y21_N19   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[24]                                                                            ; LCFF_X62_Y15_N23   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[25]                                                                            ; LCFF_X62_Y15_N17   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[26]                                                                            ; LCFF_X62_Y15_N3    ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[27]                                                                            ; LCFF_X62_Y15_N29   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[28]                                                                            ; LCFF_X62_Y15_N15   ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[28]~4                                                                          ; LCCOMB_X57_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[29]                                                                            ; LCFF_X62_Y15_N1    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[2]                                                                             ; LCFF_X57_Y21_N3    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[30]                                                                            ; LCFF_X62_Y15_N11   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[31]                                                                            ; LCFF_X62_Y15_N13   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[3]                                                                             ; LCFF_X60_Y21_N27   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[4]                                                                             ; LCFF_X60_Y21_N21   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[5]                                                                             ; LCFF_X59_Y21_N11   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[6]                                                                             ; LCFF_X59_Y21_N7    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[7]                                                                             ; LCFF_X58_Y24_N19   ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[8]                                                                             ; LCFF_X59_Y21_N3    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dir[9]                                                                             ; LCFF_X57_Y21_N1    ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.dout[19]~4                                                                         ; LCCOMB_X57_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.edge[4]~0                                                                          ; LCCOMB_X57_Y20_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.imask[6]~0                                                                         ; LCCOMB_X57_Y20_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio1:grgpio1|r.level[4]~0                                                                         ; LCCOMB_X57_Y20_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|prioritize~38                                                                      ; LCCOMB_X43_Y21_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[4]~3                                                                      ; LCCOMB_X45_Y16_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|r.imask[0][13]~1                                                                   ; LCCOMB_X45_Y17_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|itdatain[1][12]~0                                ; LCCOMB_X29_Y11_N0  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.cnt[1]~8                            ; LCCOMB_X27_Y17_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]~4                          ; LCCOMB_X27_Y17_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                            ; LCFF_X38_Y17_N3    ; 54      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[2]                            ; LCFF_X38_Y17_N1    ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[31]~42                            ; LCCOMB_X32_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[62]~39                            ; LCCOMB_X27_Y17_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r~2                                   ; LCCOMB_X27_Y17_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux2141~0                                       ; LCCOMB_X28_Y22_N16 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.asi[4]~1                                   ; LCCOMB_X19_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tbufcnt[6]~21                              ; LCCOMB_X16_Y25_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tbufcnt[6]~7                               ; LCCOMB_X16_Y25_N24 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tfilt[3]~1                                 ; LCCOMB_X16_Y23_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tlim[2]~3                                  ; LCCOMB_X14_Y26_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tt[3]~0                                    ; LCCOMB_X17_Y16_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.addr[2]~1                                    ; LCCOMB_X16_Y23_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|irq_trap~7                                      ; LCCOMB_X29_Y13_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|logic_op~0                                      ; LCCOMB_X32_Y17_N30 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|me_size~1                                       ; LCCOMB_X35_Y13_N30 ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.annul                                  ; LCFF_X19_Y14_N19   ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[31]                               ; LCFF_X19_Y20_N3    ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]~3                                    ; LCCOMB_X19_Y17_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cwp[2]~1                                    ; LCCOMB_X21_Y18_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][28]~33                              ; LCCOMB_X18_Y13_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][28]~34                              ; LCCOMB_X22_Y18_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.wicc                                   ; LCFF_X20_Y13_N1    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~38                                  ; LCCOMB_X30_Y21_N2  ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~40                                  ; LCCOMB_X30_Y29_N30 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[31]~10                                   ; LCCOMB_X22_Y13_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                                   ; LCFF_X35_Y14_N19   ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.dwt~2                                     ; LCCOMB_X20_Y23_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.icc[1]~3                                  ; LCCOMB_X29_Y24_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.pil[3]~4                                  ; LCCOMB_X29_Y24_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.ps~0                                      ; LCCOMB_X16_Y22_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tba[19]~0                                 ; LCCOMB_X20_Y24_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[0]~3                                   ; LCCOMB_X24_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.y[0]~5                                    ; LCCOMB_X16_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][0]~47                               ; LCCOMB_X35_Y15_N28 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][30]~48                              ; LCCOMB_X35_Y13_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][5]~49                               ; LCCOMB_X36_Y15_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.npc[0]~4                                    ; LCCOMB_X19_Y25_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                                 ; LCFF_X19_Y16_N27   ; 179     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.trap                                 ; LCFF_X17_Y16_N9    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rfi.wren~2                                      ; LCCOMB_X19_Y21_N14 ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r~48                                            ; LCCOMB_X24_Y14_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.write[0]~13                                 ; LCCOMB_X15_Y24_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.write[1]~10                                 ; LCCOMB_X15_Y24_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.write[2]~11                                 ; LCCOMB_X15_Y24_N16 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.write[3]~9                                  ; LCCOMB_X16_Y25_N20 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[0].addr[2]~1                                ; LCCOMB_X24_Y23_N20 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[0].mask[2]~1                                ; LCCOMB_X19_Y15_N26 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[0].store~0                                  ; LCCOMB_X25_Y21_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[1].addr[2]~1                                ; LCCOMB_X24_Y23_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[1].load~0                                   ; LCCOMB_X25_Y21_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[1].mask[2]~2                                ; LCCOMB_X24_Y23_N26 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr~7                                           ; LCCOMB_X25_Y18_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bo[0]~0                ; LCCOMB_X31_Y9_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector117~0       ; LCCOMB_X31_Y13_N16 ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[0]~7  ; LCCOMB_X31_Y13_N4  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[0]~5  ; LCCOMB_X27_Y13_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~14            ; LCCOMB_X37_Y12_N4  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~3             ; LCCOMB_X28_Y16_N10 ; 837     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~2    ; LCCOMB_X30_Y11_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~3    ; LCCOMB_X30_Y11_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~4    ; LCCOMB_X30_Y11_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.ics[1]~0    ; LCCOMB_X30_Y11_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.faddr[5]~0        ; LCCOMB_X28_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[1]~0      ; LCCOMB_X36_Y13_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data1[6]~36    ; LCCOMB_X30_Y13_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data2[24]~1    ; LCCOMB_X36_Y12_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.size[0]~2      ; LCCOMB_X30_Y13_N8  ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~0 ; LCCOMB_X31_Y11_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[0]~4  ; LCCOMB_X31_Y11_N28 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[1]~5  ; LCCOMB_X31_Y11_N22 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[0]~7  ; LCCOMB_X31_Y11_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[1]~5  ; LCCOMB_X31_Y11_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.setrepl[0]~0      ; LCCOMB_X25_Y18_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.vaddress[3]~0     ; LCCOMB_X25_Y9_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.valid[0][1]~0     ; LCCOMB_X27_Y8_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[27]~1    ; LCCOMB_X19_Y11_N24 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|rst                                                                   ; LCFF_X24_Y16_N25   ; 238     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|\ctrl:v.bstate.bread~4                                                                   ; LCCOMB_X41_Y10_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|\ctrl:v.mcfg1.romwidth[1]~0                                                              ; LCCOMB_X45_Y16_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|\ctrl:v.mcfg2.ramrws[1]~0                                                                ; LCCOMB_X45_Y16_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|ctrl~10                                                                                  ; LCCOMB_X23_Y6_N20  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|ctrl~4                                                                                   ; LCCOMB_X37_Y10_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|ctrl~9                                                                                   ; LCCOMB_X37_Y10_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.address[0]~10                                                                          ; LCCOMB_X38_Y7_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.address[6]~11                                                                          ; LCCOMB_X38_Y10_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.bstate.bwrite8                                                                         ; LCFF_X41_Y10_N13   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.mcfg2.rambanksz[3]~4                                                                   ; LCCOMB_X45_Y16_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.writedata8[12]~4                                                                       ; LCCOMB_X33_Y7_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.writedata[22]~4                                                                        ; LCCOMB_X38_Y7_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.writedata[26]~2                                                                        ; LCCOMB_X38_Y7_N8   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|r.ws[0]~6                                                                                ; LCCOMB_X42_Y10_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[24]                                                                              ; LCFF_X54_Y1_N25    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[25]                                                                              ; LCFF_X54_Y1_N3     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[26]                                                                              ; LCFF_X54_Y1_N29    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[27]                                                                              ; LCFF_X54_Y1_N23    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[28]                                                                              ; LCFF_X54_Y1_N17    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[29]                                                                              ; LCFF_X54_Y1_N27    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[30]                                                                              ; LCFF_X54_Y1_N5     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|rbdrive[31]                                                                              ; LCFF_X54_Y1_N7     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mctrl0:sr1|v~41                                                                                     ; LCCOMB_X45_Y16_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                                     ; PIN_G26            ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rstgen:rst0|rstoutl                                                                                        ; LCFF_X44_Y21_N25   ; 628     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; rstgen:rst0|rstoutl                                                                                        ; LCFF_X44_Y21_N25   ; 166     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sdctrl16:\sdctrl0:sdc|\ctrl:v.address[16]~0                                                                ; LCCOMB_X18_Y7_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|\ctrl:v.cfg.command[2]~1                                                             ; LCCOMB_X21_Y9_N8   ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|ctrl~5                                                                               ; LCCOMB_X19_Y9_N4   ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.address[8]~11                                                                      ; LCCOMB_X18_Y9_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.cfg.command[2]~6                                                                   ; LCCOMB_X16_Y6_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.cfg.csize[0]~0                                                                     ; LCCOMB_X21_Y7_N16  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.dqm[1]~4                                                                           ; LCCOMB_X20_Y5_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.icnt[1]~3                                                                          ; LCCOMB_X18_Y6_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.lhw                                                                                ; LCFF_X18_Y7_N23    ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.refresh[12]~0                                                                      ; LCCOMB_X16_Y6_N4   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]~6                                                                         ; LCCOMB_X19_Y6_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.act3                                                                       ; LCFF_X19_Y7_N9     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|r.sref_tmpcom[2]~0                                                                   ; LCCOMB_X16_Y7_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[0]                                                                           ; LCFF_X1_Y6_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[10]                                                                          ; LCFF_X1_Y6_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[11]                                                                          ; LCFF_X1_Y7_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[12]                                                                          ; LCFF_X1_Y6_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[13]                                                                          ; LCFF_X1_Y6_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[14]                                                                          ; LCFF_X1_Y6_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[15]                                                                          ; LCFF_X1_Y6_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[1]                                                                           ; LCFF_X1_Y6_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[2]                                                                           ; LCFF_X1_Y6_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[3]                                                                           ; LCFF_X1_Y6_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[4]                                                                           ; LCFF_X1_Y6_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[5]                                                                           ; LCFF_X1_Y6_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[6]                                                                           ; LCFF_X1_Y6_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[7]                                                                           ; LCFF_X1_Y6_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[8]                                                                           ; LCFF_X1_Y6_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdctrl16:\sdctrl0:sdc|rbdrive[9]                                                                           ; LCFF_X1_Y6_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                      ; LCFF_X45_Y9_N17    ; 20      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                           ; LCCOMB_X46_Y8_N4   ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                             ; LCCOMB_X46_Y8_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                           ; LCCOMB_X45_Y7_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1              ; LCCOMB_X47_Y8_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0             ; LCCOMB_X47_Y8_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                              ; LCCOMB_X44_Y7_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                ; LCCOMB_X45_Y7_N4   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                         ; LCCOMB_X44_Y8_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                         ; LCCOMB_X44_Y8_N16  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~15        ; LCCOMB_X44_Y8_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~19   ; LCCOMB_X43_Y8_N10  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20   ; LCCOMB_X44_Y8_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]           ; LCFF_X45_Y9_N11    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]          ; LCFF_X45_Y9_N19    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]           ; LCFF_X45_Y9_N31    ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]           ; LCFF_X45_Y7_N17    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X45_Y9_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                          ; LCFF_X44_Y9_N17    ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|Mux160~5                                                                              ; LCCOMB_X51_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|Mux194~4                                                                              ; LCCOMB_X51_Y14_N18 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|control_proc~6                                                                        ; LCCOMB_X44_Y15_N20 ; 169     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|r.address[25]~74                                                                      ; LCCOMB_X42_Y15_N18 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|r.address[2]~24                                                                       ; LCCOMB_X42_Y15_N22 ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|r.address[2]~75                                                                       ; LCCOMB_X42_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|r.write_en_clut                                                                       ; LCFF_X51_Y14_N19   ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|r.write_pointer[0]~3                                                                  ; LCCOMB_X42_Y15_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|sync_c.s3[1]                                                                          ; LCFF_X43_Y15_N19   ; 76      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|t.hcounter[6]~0                                                                       ; LCCOMB_X50_Y9_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|t.read_pointer[6]~3                                                                   ; LCCOMB_X54_Y22_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|t.vcounter[11]~0                                                                      ; LCCOMB_X47_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\svga:svga0|write_en_fifo~0                                                                       ; LCCOMB_X42_Y15_N20 ; 45      ; Write enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y19_N0   ; 202     ; Global Clock         ; GCLK0            ; --                        ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk0                                                    ; PLL_1            ; 4233    ; Global Clock         ; GCLK3            ; --                        ;
; clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk1                                                    ; PLL_1            ; 115     ; Global Clock         ; GCLK2            ; --                        ;
; rstgen:rst0|rstoutl                                                                              ; LCFF_X44_Y21_N25 ; 166     ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; LCFF_X45_Y9_N17  ; 20      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LCFF_X45_Y9_N11  ; 12      ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                               ; 962     ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~3                                                     ; 837     ;
; rstgen:rst0|rstoutl                                                                                                                                ; 627     ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[2]                                                                                                         ; 451     ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[3]                                                                                                         ; 340     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[3]                                                                                                          ; 282     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[2]                                                                                                          ; 277     ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[5]                                                                                                         ; 244     ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|rst                                                                                                           ; 241     ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[4]                                                                                                         ; 234     ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[6]                                                                                                         ; 179     ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                                                                         ; 179     ;
; svgactrl:\svga:svga0|control_proc~6                                                                                                                ; 169     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[4]                                                                                                          ; 142     ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.write[2]~8                                                                          ; 130     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|\comb:atact~0                                                                                                           ; 116     ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[1]                                                                                                        ; 113     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[21]                                                                                                         ; 103     ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[0]                                                                                                        ; 100     ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[6]                                                                                                          ; 96      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[5]                                                                                                          ; 91      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wread                                              ; 87      ;
; ahbctrl:ahb0|msti.hready~1                                                                                                                         ; 87      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel2[1]                                                                            ; 83      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[0]                                                                            ; 83      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel2[0]                                                                            ; 82      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[21]                                                                       ; 82      ;
; apbps2:\kbd:ps20|Mux14~1                                                                                                                           ; 80      ;
; grgpio:\gpio0:grgpio0|r.dout[23]~8                                                                                                                 ; 78      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_bpmiss~3                                                                       ; 77      ;
; gptimer:\gpt:timer0|comb~1                                                                                                                         ; 76      ;
; svgactrl:\svga:svga0|sync_c.s3[1]                                                                                                                  ; 76      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.qual_areg                                                                               ; 73      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[20]                                                                                                         ; 72      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle                                               ; 72      ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[3]~0                                                                                                      ; 71      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp2                                                                               ; 71      ;
; ahbctrl:ahb0|r.cfgsel                                                                                                                              ; 69      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][30]                                                                         ; 67      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|memrwcol:rwcol0|r2.wren                       ; 65      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel1[1]                                                                            ; 65      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel1[0]                                                                            ; 65      ;
; ahbctrl:ahb0|r.hmasterd[0]                                                                                                                         ; 65      ;
; gptimer:\gpt:timer0|v~66                                                                                                                           ; 64      ;
; grgpio:\gpio0:grgpio0|r.dout[18]~5                                                                                                                 ; 64      ;
; apbctrl:apb0|apbctrlx:apbx|Mux77~5                                                                                                                 ; 64      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.qual_dreg                                                                               ; 64      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[5]~48                                                                      ; 64      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.size[0]~2                                              ; 62      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[3]                                                                                                        ; 61      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.idle                                               ; 61      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[4]                                                                                                        ; 60      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[1]                                                                                                        ; 59      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[5]                                                                                                        ; 59      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dci.edata[11]~18                                                                        ; 59      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[2]                                                                    ; 59      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][31]                                                                         ; 59      ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[2]~0                                                                                                      ; 58      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[2]                                                                                                        ; 58      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.annul                                                                          ; 58      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[6]                                                                                                        ; 57      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.shleft                                                                              ; 56      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|Equal0~0                                                                                               ; 56      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[7]                                                                                                        ; 56      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[2]                                                                            ; 56      ;
; grgpio:\gpio0:grgpio0|r.dout[18]~4                                                                                                                 ; 56      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[1]                                                                            ; 55      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~35                                                                          ; 54      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~34                                                                          ; 54      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[24]                                                                       ; 54      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                                                                    ; 54      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[14]                                                                       ; 53      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_shcnt[4]~0                                                                     ; 51      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[22]                                                                                                         ; 51      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[15]                                                                       ; 50      ;
; apbps2:\kbd:ps20|r.rraddr[0]                                                                                                                       ; 50      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[17]~9                                                                            ; 49      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|Mux79~1                                                                       ; 49      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|v~47                                                                                                   ; 49      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|v~44                                                                                                   ; 49      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[17]~6                                                                            ; 49      ;
; sdctrl16:\sdctrl0:sdc|r.lhw                                                                                                                        ; 49      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1                                                                               ; 49      ;
; apbps2:\kbd:ps20|r.rraddr[1]                                                                                                                       ; 49      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|Mux79~2                                                                       ; 48      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|cwp_gen~0                                                                               ; 48      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[0]                                                                                                        ; 48      ;
; apbps2:\kbd:ps20|r.rraddr[2]                                                                                                                       ; 48      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_shcnt[2]~0                                                                     ; 47      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.flush                                                     ; 47      ;
; apbps2:\kbd:ps20|r.rraddr[3]                                                                                                                       ; 47      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|v~226                                                                                                  ; 46      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush2                                                    ; 46      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.ld                                                                             ; 46      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.holdn                                                     ; 46      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.npc[1]                                                                              ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.npc[0]                                                                              ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Selector252~0                                                                           ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[33]~38                                                                    ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[33]~37                                                                    ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.y[30]~2                                                                             ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.y[30]~1                                                                             ; 45      ;
; svgactrl:\svga:svga0|write_en_fifo~0                                                                                                               ; 45      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_shcnt[1]~0                                                                     ; 44      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|ico.diagdata[6]~0                                           ; 43      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.streaming                                          ; 43      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.holdn                                                     ; 43      ;
; gptimer:\gpt:timer0|Mux121~0                                                                                                                       ; 42      ;
; apbuart:\ua1:uart1|Mux129~0                                                                                                                        ; 42      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu1                                                                         ; 42      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_sdr ; 42      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|comb~30                                                                                                                 ; 41      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.wy                                                                             ; 41      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[24]                                                                       ; 41      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.asi[4]                                                                          ; 41      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[17]~7                                                                            ; 40      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_shcnt[3]~0                                                                     ; 40      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ra_bpmiss~1                                                                       ; 40      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.asi[3]                                                                          ; 40      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.diagset[0]                                                ; 39      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.casa                                                                                ; 39      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~14                                                    ; 38      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[20]                                                                       ; 38      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.state.addr1                                                                                                    ; 38      ;
; ahbstat:\ahbs:ahbstat0|r.addr[3]~0                                                                                                                 ; 37      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux1553~0                                                                               ; 37      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dci.edata[11]~16                                                                        ; 37      ;
; sdctrl16:\sdctrl0:sdc|\ctrl:v.cfg.command[2]~1                                                                                                     ; 37      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.invop2                                                                              ; 37      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.state.read1                                                                                                    ; 37      ;
; ahbctrl:ahb0|Mux0~0                                                                                                                                ; 37      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21]                                                                         ; 37      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.asi[1]                                                                          ; 37      ;
; mctrl:\mctrl0:sr1|r.bstate.bwrite8                                                                                                                 ; 37      ;
; gptimer:\gpt:timer0|r.tsel[1]                                                                                                                      ; 36      ;
; gptimer:\gpt:timer0|r.tsel[0]                                                                                                                      ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.icdiag.read~0                                           ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|Mux79~0                                                                       ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.wy                                                                             ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[19]                                                                       ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector117~0                                               ; 36      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.cnt[1]                                                                         ; 36      ;
; gptimer:\gpt:timer0|r.timers[2].load                                                                                                               ; 36      ;
; gptimer:\gpt:timer0|r.timers[1].load                                                                                                               ; 36      ;
; gptimer:\gpt:timer0|r.timers[2].enable                                                                                                             ; 36      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.hwrite                                                                                                               ; 35      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|Mux112~0                                                                      ; 35      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[21]                                                                       ; 35      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[19]                                                                       ; 35      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[7]                                                                                                         ; 35      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tnv~0                                                                                      ; 35      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tnr.qual_rdata                                                                             ; 35      ;
; ahbctrl:ahb0|Mux25~1                                                                                                                               ; 35      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tapi.tdo~0                                                                                 ; 35      ;
; apbps2:\kbd:ps20|r.traddr[0]                                                                                                                       ; 34      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|Mux112~3                                                                      ; 34      ;
; svgactrl:\svga:svga0|Mux127~0                                                                                                                      ; 34      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux2141~0                                                                               ; 34      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~129                                                                    ; 34      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~76                                                                     ; 34      ;
; ahbctrl:ahb0|r.hmaster[1]                                                                                                                          ; 34      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|Equal1~0                                                                                   ; 34      ;
; svgactrl:\svga:svga0|Mux194~4                                                                                                                      ; 33      ;
; gptimer:\gpt:timer0|comb~2                                                                                                                         ; 33      ;
; gptimer:\gpt:timer0|v~71                                                                                                                           ; 33      ;
; gptimer:\gpt:timer0|v~70                                                                                                                           ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][28]~33                                                                      ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|memrwcol:rwcol0|Equal0~4                      ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.mulstep                                                                             ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel1[2]                                                                            ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|memrwcol:rwcol0|Equal0~4                      ; 33      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[8]~0                                                                                                       ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                                                                           ; 33      ;
; apbps2:\kbd:ps20|r.traddr[1]                                                                                                                       ; 33      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.asi[0]                                                                          ; 33      ;
; gptimer:\gpt:timer0|Mux375~5                                                                                                                       ; 32      ;
; gptimer:\gpt:timer0|r.timers[2].reload[31]~2                                                                                                       ; 32      ;
; gptimer:\gpt:timer0|r.timers[1].reload[31]~2                                                                                                       ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][30]~48                                                                      ; 32      ;
; svgactrl:\svga:svga0|Mux16~5                                                                                                                       ; 32      ;
; svgactrl:\svga:svga0|Mux48~5                                                                                                                       ; 32      ;
; svgactrl:\svga:svga0|Mux80~5                                                                                                                       ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[31]~42                                                                    ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.y[0]~5                                                                            ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[62]~39                                                                    ; 32      ;
; svgactrl:\svga:svga0|Mux127~1                                                                                                                      ; 32      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|\comb:av.dreg[6]~0                                                                         ; 32      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~57                                                                                                     ; 32      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].cfgsel                                                                                                           ; 32      ;
; gptimer:\gpt:timer0|Equal5~0                                                                                                                       ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data2[24]~1                                            ; 32      ;
; svgactrl:\svga:svga0|Mux150~0                                                                                                                      ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|c.diagrdy~0                                                 ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r~48                                                                                    ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux1553~3                                                                               ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux1654~0                                                                               ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dci.eenaddr~1                                                                           ; 32      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|dbgo[0].denable~2                                                                                                       ; 32      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[31]~0                                                                                                     ; 32      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[17]~16                                                                                                    ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data1[6]~36                                            ; 32      ;
; svgactrl:\svga:svga0|r.address[2]~24                                                                                                               ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[22]                                                                       ; 32      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.datashft[14]~0                                                                         ; 32      ;
; svgactrl:\svga:svga0|read_proc~4                                                                                                                   ; 32      ;
; svgactrl:\svga:svga0|r.func[0]                                                                                                                     ; 32      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[9]                                                                                                        ; 32      ;
; ahbctrl:ahb0|r.hmasterd[1]                                                                                                                         ; 32      ;
; ahbctrl:ahb0|Mux475~0                                                                                                                              ; 32      ;
; apbps2:\kbd:ps20|r.traddr[2]                                                                                                                       ; 32      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.asi[2]                                                                          ; 32      ;
; ahbctrl:ahb0|r.hslave[0]                                                                                                                           ; 32      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.timer[17]~64                                                                                                          ; 31      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg2.mask[31]~1                                                                                                    ; 31      ;
; gptimer:\gpt:timer0|v~72                                                                                                                           ; 31      ;
; gptimer:\gpt:timer0|v~67                                                                                                                           ; 31      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|divcomb~13                                                                    ; 31      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[1].mask[2]~2                                                                        ; 31      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[0].mask[2]~1                                                                        ; 31      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[8]                                                                                                        ; 31      ;
; ahbctrl:ahb0|r.hmaster[0]                                                                                                                          ; 31      ;
; apbps2:\kbd:ps20|r.traddr[3]                                                                                                                       ; 31      ;
; svgactrl:\svga:svga0|t.fifo_en                                                                                                                     ; 31      ;
; ahbctrl:ahb0|r.hslave[1]                                                                                                                           ; 31      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[31]~3                                                                                                    ; 30      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.timer[17]~65                                                                                                          ; 30      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[31]~0                                                                                                    ; 30      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tbreg1.mask[31]~1                                                                                                    ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.addr[2]~1                                                                            ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][28]~34                                                                      ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.npc[2]                                                                              ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[1].addr[2]~1                                                                        ; 30      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[16]                                                                                                         ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|wpr[0].addr[2]~1                                                                        ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[16]                                                                       ; 30      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.addr[21]~93                                                                                                    ; 30      ;
; mctrl:\mctrl0:sr1|r.busw[1]                                                                                                                        ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.run                                                                          ; 30      ;
; svgactrl:\svga:svga0|t.data_out[0]~0                                                                                                               ; 30      ;
; ahbctrl:ahb0|Mux25~0                                                                                                                               ; 30      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][20]                                                                         ; 30      ;
; ahbctrl:ahb0|r.haddr[5]                                                                                                                            ; 29      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[17]~5                                                                            ; 29      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[23]                                                                       ; 29      ;
; sdctrl16:\sdctrl0:sdc|ctrl~5                                                                                                                       ; 29      ;
; apbps2:\kbd:ps20|r.ps2_clk_fall                                                                                                                    ; 29      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[15]                                                                                           ; 28      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxen                                                                                                 ; 28      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~40                                                                          ; 27      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.addr[0]~4                                                                              ; 27      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.cnt[2]~1                                                                                                              ; 27      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|itdatain[1][12]~0                                                                        ; 27      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~38                                                                          ; 27      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|me_size~1                                                                               ; 27      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[10]                                                                                                       ; 27      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[27]~1                                            ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                   ; 26      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~12                                                    ; 26      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[11]                                                                                                       ; 26      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.read                                                                            ; 26      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.act                                                                                                                   ; 26      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][22]                                                                         ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                   ; 25      ;
; apbuart:\ua1:uart1|r.brate[7]~2                                                                                                                    ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:edata[4]~0                                           ; 25      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.enable                                                                                                               ; 25      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tr.tforce                                                                                                               ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~7                                                                               ; 25      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[12]                                                                                                       ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~6                                                                               ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[2]                                                                           ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[22]                                                                       ; 25      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.stpend                                                    ; 25      ;
; irqmp:\irqctrl:irqctrl0|\comb:v.iforce[0][8]~6                                                                                                     ; 24      ;
; apbps2:\kbd:ps20|r.txstate.waitrequest                                                                                                             ; 24      ;
; mctrl:\mctrl0:sr1|ctrl~10                                                                                                                          ; 24      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~137                                                                    ; 24      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|uartop~0                                                                                               ; 24      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[30]                                                                       ; 24      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.inst[31]                                                                       ; 24      ;
; svgactrl:\svga:svga0|t.data_out[0]~1                                                                                                               ; 24      ;
; ahbctrl:ahb0|Mux32~3                                                                                                                               ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                       ; 23      ;
; apbps2:\kbd:ps20|Mux35~0                                                                                                                           ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:size[1]~0                                            ; 23      ;
; apbctrl:apb0|apbctrlx:apbx|Mux52~1                                                                                                                 ; 23      ;
; ahbctrl:ahb0|r.haddr[6]                                                                                                                            ; 23      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~56                                                                                                     ; 23      ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[0]~1                                                                                                      ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~131                                                                    ; 23      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[13]                                                                                                       ; 23      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[14]                                                                                                       ; 23      ;
; apbuart:\ua1:uart1|r.txstate.idle                                                                                                                  ; 23      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[3]~0                                                                                                       ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~5                                                     ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[20]                                                                       ; 23      ;
; sdctrl16:\sdctrl0:sdc|r.hsel                                                                                                                       ; 23      ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.sidle                                                                                                              ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.alusel[0]                                                                           ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]                                                                    ; 23      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]                                                                         ; 23      ;
; ahbctrl:ahb0|Mux20~11                                                                                                                              ; 22      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|twrite~2                                                    ; 22      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[7]                                                                                                          ; 22      ;
; apbuart:\ua1:uart1|Mux17~1                                                                                                                         ; 22      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[15]                                                                                                       ; 22      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.fedge                                                                                                ; 22      ;
; svgactrl:\svga:svga0|r.address[25]~74                                                                                                              ; 22      ;
; mctrl:\mctrl0:sr1|r.busw[0]                                                                                                                        ; 22      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wwrite                                             ; 22      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[3]                                                                           ; 22      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][12]                                                                         ; 22      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24]                                                                         ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                  ; 21      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][7]~1                                                                                                          ; 21      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Mux69~4                                                     ; 21      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[12]                                                                                                         ; 21      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.haddr[11]                                                                                                         ; 21      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[20]                                                                       ; 21      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|uartop~1                                                                                               ; 21      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[0]                                                                           ; 21      ;
; mctrl:\mctrl0:sr1|r.address[1]                                                                                                                     ; 21      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.command[0]                                                                                                             ; 21      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[31]~10                                                                           ; 20      ;
; apbps2:\kbd:ps20|r.rwaddr[0]                                                                                                                       ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tba[19]~0                                                                         ; 20      ;
; apbps2:\kbd:ps20|r.txstate.data                                                                                                                    ; 20      ;
; apbps2:\kbd:ps20|r.txstate.start                                                                                                                   ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[17]~8                                                                            ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~23                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~20                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[7]~17                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[6]~14                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[5]~11                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[4]~8                                         ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[3]~5                                         ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|dtdatain[0][16]~6                                                                        ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.icenable                                                  ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~198                                                                    ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[20]~75                                                                     ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~74                                                                     ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[22]                                                                       ; 20      ;
; ahbctrl:ahb0|msti.hrdata[31]~10                                                                                                                    ; 20      ;
; ahbctrl:ahb0|msti.hrdata[31]~9                                                                                                                     ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|bpdata~9                                                                                ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[1]                                                                           ; 20      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.mexc                                                                                ; 20      ;
; mctrl:\mctrl0:sr1|r.address[6]~11                                                                                                                  ; 20      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|Add0~30                                                                                                ; 20      ;
; grgpio:\gpio0:grgpio0|Mux15~0                                                                                                                      ; 19      ;
; ahbctrl:ahb0|Mux500~1                                                                                                                              ; 19      ;
; gptimer:\gpt:timer0|Equal4~0                                                                                                                       ; 19      ;
; apbctrl:apb0|apbctrlx:apbx|\comb:bnslave[0]~0                                                                                                      ; 19      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Mux70~3                                                     ; 19      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[20]~71                                                                     ; 19      ;
; ahbctrl:ahb0|msti.hrdata[31]~11                                                                                                                    ; 19      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[17]                                                                                                       ; 19      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|\ictrl:cacheon                                              ; 19      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[30]                                                                       ; 19      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.csize[1]                                                                                                               ; 19      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.csize[0]                                                                                                               ; 19      ;
; sdctrl16:\sdctrl0:sdc|r.hready                                                                                                                     ; 19      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|nbo~0                                                            ; 19      ;
; apbps2:\kbd:ps20|r.rwaddr[1]                                                                                                                       ; 19      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|LessThan0~26                                                                                           ; 19      ;
; ahbctrl:ahb0|Mux499~1                                                                                                                              ; 18      ;
; ahbctrl:ahb0|Mux503~1                                                                                                                              ; 18      ;
; ahbctrl:ahb0|Mux501~1                                                                                                                              ; 18      ;
; apbuart:\ua1:uart1|r.rxtick                                                                                                                        ; 18      ;
; ahbctrl:ahb0|Mux498~1                                                                                                                              ; 18      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.annul                                                                          ; 18      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[16]                                                                                                       ; 18      ;
; svgactrl:\svga:svga0|r.address[25]~69                                                                                                              ; 18      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[4]                                                                               ; 18      ;
; svgactrl:\svga:svga0|t.index[0]                                                                                                                    ; 18      ;
; mctrl:\mctrl0:sr1|r.ready8                                                                                                                         ; 18      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|nbo~1                                                            ; 18      ;
; apbps2:\kbd:ps20|r.twaddr[3]                                                                                                                       ; 18      ;
; apbps2:\kbd:ps20|r.rwaddr[2]                                                                                                                       ; 18      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.intack                                                                              ; 18      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.alusel[1]                                                                           ; 18      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.tcnt[0]                                                                                              ; 18      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.command[1]                                                                                                             ; 18      ;
; apbps2:\kbd:ps20|r.timer[9]~0                                                                                                                      ; 17      ;
; sdctrl16:\sdctrl0:sdc|Selector1~0                                                                                                                  ; 17      ;
; ahbctrl:ahb0|Mux502~1                                                                                                                              ; 17      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|uartop~3                                                                                               ; 17      ;
; apbuart:\ua1:uart1|r.rxdb[0]                                                                                                                       ; 17      ;
; ahbctrl:ahb0|r.haddr[4]                                                                                                                            ; 17      ;
; apbctrl:apb0|apbctrlx:apbx|Mux86~0                                                                                                                 ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~2                                         ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~197                                                                    ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~196                                                                    ; 17      ;
; ahbctrl:ahb0|Mux495~1                                                                                                                              ; 17      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[21]                                                                                                       ; 17      ;
; ahbctrl:ahb0|Mux496~1                                                                                                                              ; 17      ;
; ahbctrl:ahb0|Mux489~1                                                                                                                              ; 17      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[27]                                                                                                       ; 17      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[28]                                                                                                       ; 17      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[26]                                                                                                       ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[3]                                                                               ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.annul                                                                               ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.ics[0]                                              ; 17      ;
; svgactrl:\svga:svga0|t.index[1]                                                                                                                    ; 17      ;
; sdctrl16:\sdctrl0:sdc|r.cmstate.midle                                                                                                              ; 17      ;
; apbps2:\kbd:ps20|r.rwaddr[3]                                                                                                                       ; 17      ;
; gptimer:\gpt:timer0|Add0~32                                                                                                                        ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[3]                                                                             ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[2]                                                                             ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[1]                                                                             ; 17      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[0]                                                                             ; 17      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.command[2]                                                                                                             ; 17      ;
; grgpio:\gpio1:grgpio1|r.dir[1]~5                                                                                                                   ; 16      ;
; grgpio:\gpio1:grgpio1|r.dout[3]~5                                                                                                                  ; 16      ;
; grgpio:\gpio0:grgpio0|r.dir[23]~6                                                                                                                  ; 16      ;
; grgpio:\gpio0:grgpio0|r.dout[23]~9                                                                                                                 ; 16      ;
; irqmp:\irqctrl:irqctrl0|\comb:v.iforce[0][8]~10                                                                                                    ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_sari~5                                                                         ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][4]~1                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][3]~0                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][2]~0                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][1]~0                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][0]~0                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][7]~2                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][6]~0                                                                                                          ; 16      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][5]~0                                                                                                          ; 16      ;
; gptimer:\gpt:timer0|v~87                                                                                                                           ; 16      ;
; gptimer:\gpt:timer0|v~83                                                                                                                           ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.valid[0][1]~0                                             ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[2]~30                                        ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[1]~27                                        ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[0]~25                                        ; 16      ;
; grgpio:\gpio1:grgpio1|r.dir[28]~4                                                                                                                  ; 16      ;
; grgpio:\gpio1:grgpio1|r.dout[19]~4                                                                                                                 ; 16      ;
; grgpio:\gpio0:grgpio0|r.dir[0]~5                                                                                                                   ; 16      ;
; grgpio:\gpio0:grgpio0|r.dout[18]~7                                                                                                                 ; 16      ;
; irqmp:\irqctrl:irqctrl0|\comb:v.iforce[0][8]~4                                                                                                     ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|data~0                                                                                  ; 16      ;
; ahbctrl:ahb0|\comb:v.hrdatas[15]~0                                                                                                                 ; 16      ;
; grgpio:\gpio0:grgpio0|Mux31~0                                                                                                                      ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|vmask~25                                                    ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.rsel2[2]                                                                            ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux1589~1                                                                               ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[28]~72                                                                     ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[24]                                                                       ; 16      ;
; svgactrl:\svga:svga0|t.vcounter[11]~0                                                                                                              ; 16      ;
; svgactrl:\svga:svga0|\read_proc:v.vcounter[15]~0                                                                                                   ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[18]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[20]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[22]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[23]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[25]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[29]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[30]                                                                                                       ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[31]                                                                                                       ; 16      ;
; svgactrl:\svga:svga0|t.hcounter[6]~0                                                                                                               ; 16      ;
; ahbctrl:ahb0|Mux497~1                                                                                                                              ; 16      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[19]                                                                                                       ; 16      ;
; ahbctrl:ahb0|Mux488~1                                                                                                                              ; 16      ;
; ahbctrl:ahb0|Mux483~1                                                                                                                              ; 16      ;
; ahbctrl:ahb0|Mux484~1                                                                                                                              ; 16      ;
; ahbctrl:ahb0|Mux487~1                                                                                                                              ; 16      ;
; ahbctrl:ahb0|Mux486~1                                                                                                                              ; 16      ;
; ahbctrl:ahb0|Mux485~1                                                                                                                              ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.trap                                                                         ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.icdiag.flush~1                                          ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[23]                                                                       ; 16      ;
; svgactrl:\svga:svga0|t.data_out[4]~2                                                                                                               ; 16      ;
; svgactrl:\svga:svga0|r.func[1]                                                                                                                     ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.vaddress[4]                                               ; 16      ;
; svgactrl:\svga:svga0|LessThan1~30                                                                                                                  ; 16      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.tcnt[1]                                                                                              ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]                                                                              ; 16      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][23]                                                                         ; 16      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|\comb:tv.sample~4                                                                                                       ; 15      ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[4]~3                                                                                                              ; 15      ;
; apbps2:\kbd:ps20|r.rxstate.stop                                                                                                                    ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][16]~13                                       ; 15      ;
; irqmp:\irqctrl:irqctrl0|v~0                                                                                                                        ; 15      ;
; irqmp:\irqctrl:irqctrl0|r.imask[0][13]~1                                                                                                           ; 15      ;
; irqmp:\irqctrl:irqctrl0|Mux29~0                                                                                                                    ; 15      ;
; ahbctrl:ahb0|Mux493~1                                                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux492~1                                                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux491~1                                                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux504~1                                                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux494~1                                                                                                                              ; 15      ;
; ahbctrl:ahb0|r.haddr[2]                                                                                                                            ; 15      ;
; sdctrl16:\sdctrl0:sdc|r.refresh[12]~0                                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux505~1                                                                                                                              ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[2]~9                                         ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[2]~8                                         ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.ics[1]                                              ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.dtag~0                                      ; 15      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[6]                                                                                                         ; 15      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[5]                                                                                                         ; 15      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxstate.idle                                                                                         ; 15      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].pwdata[24]                                                                                                       ; 15      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxdb[0]                                                                                              ; 15      ;
; ahbctrl:ahb0|Mux482~1                                                                                                                              ; 15      ;
; sdctrl16:\sdctrl0:sdc|ctrl~18                                                                                                                      ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cwp[0]                                                                              ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Equal63~0                                                                               ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector120~0                                               ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[4]                                                                           ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[19]                                                                       ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[19]                                                                       ; 15      ;
; apbps2:\kbd:ps20|Mux14~0                                                                                                                           ; 15      ;
; apbctrl:apb0|apbctrlx:apbx|Equal9~0                                                                                                                ; 15      ;
; sdctrl16:\sdctrl0:sdc|Mux64~1                                                                                                                      ; 15      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.dready                                                                                               ; 15      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.txstate                                                                                              ; 15      ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.rd4_16                                                                                                             ; 15      ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.act3_16                                                                                                            ; 15      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][30]~143                                         ; 14      ;
; apbps2:\kbd:ps20|ps2_op~2                                                                                                                          ; 14      ;
; apbuart:\ua1:uart1|r.rraddr[0]                                                                                                                     ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux2424~0                                                                               ; 14      ;
; ahbctrl:ahb0|Mux490~1                                                                                                                              ; 14      ;
; apbuart:\ua1:uart1|r.traddr[0]                                                                                                                     ; 14      ;
; ahbctrl:ahb0|Mux476~1                                                                                                                              ; 14      ;
; ahbctrl:ahb0|r.haddr[3]                                                                                                                            ; 14      ;
; ahbctrl:ahb0|Mux478~1                                                                                                                              ; 14      ;
; ahbctrl:ahb0|Mux477~1                                                                                                                              ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|npc~21                                                                                  ; 14      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[7]                                                                                                         ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[14]~70                                                                     ; 14      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[2]                                                                                                         ; 14      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[0]                                                                                                         ; 14      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[4]                                                                                                         ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dbg_cache~0                                                                             ; 14      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwrite                                                                                                            ; 14      ;
; ahbctrl:ahb0|Mux479~1                                                                                                                              ; 14      ;
; ahbctrl:ahb0|Mux481~1                                                                                                                              ; 14      ;
; ahbctrl:ahb0|Mux480~1                                                                                                                              ; 14      ;
; svgactrl:\svga:svga0|control_proc~5                                                                                                                ; 14      ;
; svgactrl:\svga:svga0|sync_rb.s3[2]                                                                                                                 ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.a.rfa2[3]~0                                                                         ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.et                                                                                ; 14      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.prun                                                                                   ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.vaddress[3]                                               ; 14      ;
; ahbctrl:ahb0|Mux25~2                                                                                                                               ; 14      ;
; mctrl:\mctrl0:sr1|r.area[1]                                                                                                                        ; 14      ;
; apbps2:\kbd:ps20|r.ps2_data_syn                                                                                                                    ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.nomds                                                     ; 14      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[31]~34                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                          ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[14]~428                                                                    ; 13      ;
; apbuart:\ua1:uart1|tick~0                                                                                                                          ; 13      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~51                                                                                                     ; 13      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~49                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux474~1                                                                                                                              ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~1                                         ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|me_size~0                                                                               ; 13      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[3]                                                                                                         ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.asi_idtag                                          ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[23]                                                                       ; 13      ;
; apbuart:\ua1:uart1|uartop~3                                                                                                                        ; 13      ;
; apbuart:\ua1:uart1|r.tcnt[2]                                                                                                                       ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:v.dstate.idle~2                                      ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[21]                                                                       ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[30]                                                                          ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[30]                                                                       ; 13      ;
; sdctrl16:\sdctrl0:sdc|r.cmstate.active                                                                                                             ; 13      ;
; ahbctrl:ahb0|Mux475~2                                                                                                                              ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.vaddress[2]                                               ; 13      ;
; apbuart:\ua1:uart1|r.rraddr[1]                                                                                                                     ; 13      ;
; apbuart:\ua1:uart1|r.traddr[1]                                                                                                                     ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.icc[1]                                                                              ; 13      ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.rd3                                                                                                                ; 13      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.req                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                  ; 12      ;
; apbps2:\kbd:ps20|v~33                                                                                                                              ; 12      ;
; apbps2:\kbd:ps20|\ps2_op:v.reload[16]~3                                                                                                            ; 12      ;
; apbuart:\ua1:uart1|Mux43~4                                                                                                                         ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][20]~146                                         ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][20]~145                                         ; 12      ;
; apbuart:\ua1:uart1|r.scaler[8]~12                                                                                                                  ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][29]~24                                       ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][29]~23                                       ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][10]~20                                       ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][10]~18                                       ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Selector47~2                                                                            ; 12      ;
; mctrl:\mctrl0:sr1|r.writedata[26]~3                                                                                                                ; 12      ;
; mctrl:\mctrl0:sr1|r.writedata[26]~1                                                                                                                ; 12      ;
; apbuart:\ua1:uart1|r.rxstate.idle                                                                                                                  ; 12      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~52                                                                                                     ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|npc~11                                                                                  ; 12      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[23]                                                                                                        ; 12      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[1]                                                                                                         ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.wy                                                                             ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[17]                                                                       ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[18]                                                                       ; 12      ;
; ahbctrl:ahb0|r.cfga11                                                                                                                              ; 12      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.csize[0]~0                                                                                                             ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|hold_pc~1                                                                               ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.enaddr                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|divi.op2[31]~31                                                                         ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[31]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[29]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[28]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[27]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[26]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[25]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[24]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[23]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[22]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[21]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[16]                                                                          ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[5]                                                                           ; 12      ;
; apblcd:lcd|Equal0~1                                                                                                                                ; 12      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].hwrite                                                                                                           ; 12      ;
; mctrl:\mctrl0:sr1|r.bstate.idle                                                                                                                    ; 12      ;
; sdctrl16:\sdctrl0:sdc|Mux73~0                                                                                                                      ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.bpmiss                                                    ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]                                                                              ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[29]~7                                                                     ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[28]~24                                                                    ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[25]~33                                                                    ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[24]~18                                                                    ; 12      ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.act3                                                                                                               ; 12      ;
; mctrl:\mctrl0:sr1|r.bstate.bread8                                                                                                                  ; 12      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.req                                                       ; 12      ;
; apblcd:lcd|v~18                                                                                                                                    ; 11      ;
; apbuart:\ua1:uart1|v~42                                                                                                                            ; 11      ;
; apbuart:\ua1:uart1|r.paren~2                                                                                                                       ; 11      ;
; apbps2:\kbd:ps20|r.rxstate.idle                                                                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|comb~8                                                                                  ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[15]~33                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|me_laddr~0                                                                              ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][20]~39                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][20]~34                                          ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[31]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[30]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[29]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[28]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[27]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[26]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[25]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[24]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[22]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[21]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[20]                                                                                                        ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.jmpl                                                                                ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_shcnt[0]~0                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|shiftin~14                                                                              ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[10]                                                                                                        ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[9]                                                                                                         ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[8]                                                                                                         ; 11      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[11]                                                                                                        ; 11      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxtick                                                                                               ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_jump~0                                                                         ; 11      ;
; apbuart:\ua1:uart1|r.txtick                                                                                                                        ; 11      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.state.idle                                                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.rburst                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|mcio.ready~0                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux2211~1                                                                               ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[20]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[19]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[18]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[17]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[15]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[14]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[13]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[12]                                                                          ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[7]                                                                           ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[6]                                                                           ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[31]                                                                       ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[22]                                                                       ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.pv                                                                             ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[31]                                                                       ; 11      ;
; svgactrl:\svga:svga0|sync_c.s3[0]                                                                                                                  ; 11      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.casdel                                                                                                                 ; 11      ;
; mctrl:\mctrl0:sr1|Equal4~0                                                                                                                         ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bo[0]                                                          ; 11      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[16]                                                                                           ; 11      ;
; sdctrl16:\sdctrl0:sdc|r.cfg.renable                                                                                                                ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][28]                                                                         ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[30]~6                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[27]~25                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[26]~32                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[22]~28                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[21]~29                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[20]~20                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[19]~21                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[18]~26                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[0]~12                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[1]~11                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[2]~9                                                                      ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[3]~8                                                                      ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[4]~10                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[5]~3                                                                      ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[6]~2                                                                      ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[8]~16                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[9]~31                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[12]~22                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[13]~5                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[14]~4                                                                     ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[16]~14                                                                    ; 11      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[17]~27                                                                    ; 11      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.thempty                                                                                              ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                    ; 10      ;
; altera_internal_jtag~TDIUTAP                                                                                                                       ; 10      ;
; mctrl:\mctrl0:sr1|v~41                                                                                                                             ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.x.annul_all~2                                                                       ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tbufcnt[6]~7                                                                       ; 10      ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][7]~0                                                                                                          ; 10      ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|v~178                                                                                                  ; 10      ;
; apbps2:\kbd:ps20|r.txstate.idle                                                                                                                    ; 10      ;
; mctrl:\mctrl0:sr1|r.writedata[26]~2                                                                                                                ; 10      ;
; apbuart:\ua1:uart1|uartop~4                                                                                                                        ; 10      ;
; apbctrl:apb0|apbctrlx:apbx|Equal5~0                                                                                                                ; 10      ;
; apbctrl:apb0|apbctrlx:apbx|Mux77~0                                                                                                                 ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.a.ctrl.annul~0                                                                      ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.pv                                                                                  ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[9]~33                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[8]~30                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[7]~27                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[6]~24                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[5]~21                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[4]~18                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[3]~15                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[2]~12                                        ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][5]~44                                                                       ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.sysr~1                                      ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[19]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[18]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[17]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[16]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[15]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[13]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[12]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hwdata[14]                                                                                                        ; 10      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|Mux478~0                                                                                                                ; 10      ;
; apbuart:\ua1:uart1|Mux17~0                                                                                                                         ; 10      ;
; sdctrl16:\sdctrl0:sdc|r.istate.finish                                                                                                              ; 10      ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[17]~14                                                                                                    ; 10      ;
; mctrl:\mctrl0:sr1|\ctrl:v.mcfg1.romwidth[1]~0                                                                                                      ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.f.pc[2]                                                                               ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:de_wcwp~1                                                                         ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.annul                                                                          ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|v~4                                                                                     ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[26]                                                                       ; 10      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.addr[0]~2                                                                              ; 10      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[8]                                                                                                         ; 10      ;
; apbctrl:apb0|apbctrlx:apbx|r.p[0].haddr[9]                                                                                                         ; 10      ;
; sdctrl16:\sdctrl0:sdc|r.istate.iidle                                                                                                               ; 10      ;
; sdctrl16:\sdctrl0:sdc|r.haddr[3]                                                                                                                   ; 10      ;
; sdctrl16:\sdctrl0:sdc|r.haddr[2]                                                                                                                   ; 10      ;
; ahbctrl:ahb0|Mux22~3                                                                                                                               ; 10      ;
; svgactrl:\svga:svga0|ahbmst:ahb_master|r.active                                                                                                    ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bo[1]                                                          ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|r.ba                                                             ; 10      ;
; apblcd:lcd|r.db_oe                                                                                                                                 ; 10      ;
; apbps2:\kbd:ps20|r.twaddr[2]                                                                                                                       ; 10      ;
; apbps2:\kbd:ps20|r.twaddr[1]                                                                                                                       ; 10      ;
; apbps2:\kbd:ps20|r.twaddr[0]                                                                                                                       ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.icc[3]                                                                              ; 10      ;
; apbuart:\ua1:uart1|r.rcnt[2]                                                                                                                       ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][26]                                                                         ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[23]~19                                                                    ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[7]~17                                                                     ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[10]~30                                                                    ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[11]~23                                                                    ; 10      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.x[15]~15                                                                    ; 10      ;
; svgactrl:\svga:svga0|r.enable                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                    ; 9       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~144                                                                                                    ; 9       ;
; svgactrl:\svga:svga0|r.write_pointer[0]~3                                                                                                          ; 9       ;
; svgactrl:\svga:svga0|t.read_pointer[6]~3                                                                                                           ; 9       ;
; apbuart:\ua1:uart1|apbo.prdata[5]~27                                                                                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][0]~53                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~15                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~14                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~13                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~12                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~11                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~10                                                                                                                       ; 9       ;
; apbps2:\kbd:ps20|Decoder2~9                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~8                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~7                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~6                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~5                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~4                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~3                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~2                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~1                                                                                                                        ; 9       ;
; apbps2:\kbd:ps20|Decoder2~0                                                                                                                        ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.tt[3]~0                                                                            ; 9       ;
; apbuart:\ua1:uart1|v~26                                                                                                                            ; 9       ;
; apbuart:\ua1:uart1|r.rshift[0]                                                                                                                     ; 9       ;
; mctrl:\mctrl0:sr1|v~33                                                                                                                             ; 9       ;
; gptimer:\gpt:timer0|Equal5~1                                                                                                                       ; 9       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[19]~64                                                                                                     ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux2404~0                                                                               ; 9       ;
; apbuart:\ua1:uart1|r.rwaddr[1]~0                                                                                                                   ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|npc~16                                                                                  ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|npc~14                                                                                  ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|comb~9                                                                                  ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.a.ctrl.tt[0]                                                                          ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|shiftin~149                                                                             ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|shiftin~148                                                                             ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[20]~141                                                                    ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|\comb:ex_sari~3                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.wicc                                                                           ; 9       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|Mux2~0                                                                                                                  ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector135~3                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.size[0]                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.size[1]                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:v.dstate.idle~3                                      ; 9       ;
; ahbctrl:ahb0|msti.hrdata[26]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[6]~77                                                                                                                     ; 9       ;
; ahbctrl:ahb0|msti.hrdata[10]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[5]~70                                                                                                                     ; 9       ;
; ahbctrl:ahb0|msti.hrdata[9]                                                                                                                        ; 9       ;
; ahbctrl:ahb0|msti.hrdata[8]                                                                                                                        ; 9       ;
; ahbctrl:ahb0|msti.hrdata[31]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[15]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[29]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[28]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|msti.hrdata[11]                                                                                                                       ; 9       ;
; ahbctrl:ahb0|hresp~0                                                                                                                               ; 9       ;
; ahbctrl:ahb0|msti.hrdata[16]                                                                                                                       ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Equal0~1                                                                                ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.result[0]                                                                           ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dci.edata[11]~17                                                                        ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.result[6]                                                                           ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~5                                                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~4                                                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~3                                                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|misc_op~1                                                                               ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.a.rfa2[3]~5                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.a.rfa2[1]~4                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.a.rfa2[2]~3                                                                         ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[11]                                                                          ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[10]                                                                          ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[9]                                                                           ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.result[8]                                                                           ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.npc[2]~2                                                                            ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[28]                                                                       ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.ctrl.inst[25]                                                                       ; 9       ;
; svgactrl:\svga:svga0|t.sync[1]                                                                                                                     ; 9       ;
; svgactrl:\svga:svga0|t.sync[0]                                                                                                                     ; 9       ;
; gptimer:\gpt:timer0|comb~0                                                                                                                         ; 9       ;
; mctrl:\mctrl0:sr1|r.read                                                                                                                           ; 9       ;
; sdctrl16:\sdctrl0:sdc|r.cfg.trp                                                                                                                    ; 9       ;
; sdctrl16:\sdctrl0:sdc|ctrl~16                                                                                                                      ; 9       ;
; sdctrl16:\sdctrl0:sdc|Selector57~3                                                                                                                 ; 9       ;
; sdctrl16:\sdctrl0:sdc|r.sdstate.rd7                                                                                                                ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_acache:a0|Equal130~0                                                       ; 9       ;
; ahbctrl:ahb0|comb~6                                                                                                                                ; 9       ;
; ahbctrl:ahb0|Mux14~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux13~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux20~10                                                                                                                              ; 9       ;
; ahbctrl:ahb0|Mux21~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux12~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux18~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux19~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux15~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux17~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux16~2                                                                                                                               ; 9       ;
; ahbctrl:ahb0|Mux466~2                                                                                                                              ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.icc[2]                                                                              ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[4]~13                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[2]~11                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[1]~12                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[0]~6                                                                                                      ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[25]~4                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[24]~5                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[7]~10                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[14]~8                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[13]~9                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[20]~2                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[12]~7                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[18]~3                                                                                                     ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[17]~1                                                                                                     ; 9       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.bn[0]                                                                                                                 ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[17]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[14]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[13]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[12]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[11]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[10]                                                                                           ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[9]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[8]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[7]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[6]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[5]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.scaler[4]                                                                                            ; 9       ;
; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.data[30]~0                                                                                                     ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush                                                     ; 9       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.debug                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                    ; 8       ;
; mctrl:\mctrl0:sr1|r.writedata8[12]~4                                                                                                               ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.tt[0]~3                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~137                                                                                                    ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][5]~49                                                                       ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|rin.m.result[26]~429                                                                    ; 8       ;
; svgactrl:\svga:svga0|read_pointer_clut[3]~26                                                                                                       ; 8       ;
; svgactrl:\svga:svga0|r.address[2]~75                                                                                                               ; 8       ;
; svgactrl:\svga:svga0|Mux160~5                                                                                                                      ; 8       ;
; apblcd:lcd|r.db_oe~2                                                                                                                               ; 8       ;
; apbps2:\kbd:ps20|Decoder1~23                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~22                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~21                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~19                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~17                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~16                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~15                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~13                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~11                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~10                                                                                                                       ; 8       ;
; apbps2:\kbd:ps20|Decoder1~9                                                                                                                        ; 8       ;
; apbps2:\kbd:ps20|Decoder1~7                                                                                                                        ; 8       ;
; apbps2:\kbd:ps20|Decoder1~5                                                                                                                        ; 8       ;
; apbps2:\kbd:ps20|Decoder1~4                                                                                                                        ; 8       ;
; apbps2:\kbd:ps20|Decoder1~3                                                                                                                        ; 8       ;
; apbps2:\kbd:ps20|Decoder1~1                                                                                                                        ; 8       ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|\comb:tnv.addrlo[7]~5                                                                      ; 8       ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|\comb:tnv.addrlo[7]~2                                                                      ; 8       ;
; apbps2:\kbd:ps20|r.tshift[4]~0                                                                                                                     ; 8       ;
; mctrl:\mctrl0:sr1|r.writedata[22]~4                                                                                                                ; 8       ;
; apbuart:\ua1:uart1|r.rhold[3][7]~3                                                                                                                 ; 8       ;
; apbuart:\ua1:uart1|r.rhold[0][2]~2                                                                                                                 ; 8       ;
; apbuart:\ua1:uart1|r.rhold[1][1]~1                                                                                                                 ; 8       ;
; apbuart:\ua1:uart1|r.rhold[2][7]~0                                                                                                                 ; 8       ;
; apblcd:lcd|r.prdata[7]~0                                                                                                                           ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[15][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[3][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[11][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[7][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[12][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[0][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[4][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[8][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[13][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[1][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[5][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[9][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[14][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[2][4]~0                                                                                                          ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[10][4]~0                                                                                                         ; 8       ;
; apbps2:\kbd:ps20|\ps2_op:v.rxfifo[6][4]~0                                                                                                          ; 8       ;
; apbuart:\ua1:uart1|Decoder0~3                                                                                                                      ; 8       ;
; apbuart:\ua1:uart1|Decoder0~2                                                                                                                      ; 8       ;
; apbuart:\ua1:uart1|Decoder0~1                                                                                                                      ; 8       ;
; apbuart:\ua1:uart1|Decoder0~0                                                                                                                      ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[6]~7                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[5]~6                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[4]~5                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[3]~4                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[2]~3                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[1]~2                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|tbi.addr[0]~1                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[6]~6                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[5]~5                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[4]~4                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[3]~3                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[2]~2                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[1]~1                                                                                                           ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbi.addr[0]~0                                                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.faddr[5]~0                                                ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.asi[4]~1                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][6]~29                                        ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector133~1                                               ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector134~1                                               ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[0]~7                                          ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[1]~5                                          ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[0]~4                                          ; 8       ;
; ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.rxstate.data                                                                                         ; 8       ;
; apbps2:\kbd:ps20|r.txstate.ack                                                                                                                     ; 8       ;
; apblcd:lcd|r.db[0]~0                                                                                                                               ; 8       ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|tpr.addr[4]~3                                                                              ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.te[0]                                                                                                                 ; 8       ;
; apbuart:\ua1:uart1|apbo.prdata[5]~8                                                                                                                ; 8       ;
; apbps2:\kbd:ps20|r.rcnt[4]                                                                                                                         ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~82                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~81                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~79                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~78                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~77                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[29]~76                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[19]~72                                                                                                     ; 8       ;
; svgactrl:\svga:svga0|r.write_pointer[0]~2                                                                                                          ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Selector290~6                                                                           ; 8       ;
; apbctrl:apb0|apbctrlx:apbx|Mux52~5                                                                                                                 ; 8       ;
; apbuart:\ua1:uart1|r.tick                                                                                                                          ; 8       ;
; apbuart:\ua1:uart1|r.tshift[6]~0                                                                                                                   ; 8       ;
; ahbctrl:ahb0|r.haddr[7]                                                                                                                            ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~54                                                                                                     ; 8       ;
; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hrdata[31]~50                                                                                                     ; 8       ;
; apbctrl:apb0|apbctrlx:apbx|Equal31~1                                                                                                               ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|npc~12                                                                                  ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Selector53~0                                                                            ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.write                                                                           ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|Mux1580~2                                                                               ; 8       ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector161~0                                               ; 8       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                            ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y9, M4K_X13_Y7                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y19, M4K_X13_Y18                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y20, M4K_X13_Y21                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y8, M4K_X13_Y10                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ALTSYNCRAM                                          ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None ; M4K_X26_Y17, M4K_X26_Y16, M4K_X26_Y14, M4K_X26_Y8, M4K_X26_Y9, M4K_X26_Y6, M4K_X26_Y7, M4K_X26_Y19     ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_14r:auto_generated|ALTSYNCRAM                                   ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 2    ; None ; M4K_X26_Y13, M4K_X26_Y18                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ALTSYNCRAM                                          ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None ; M4K_X13_Y14, M4K_X13_Y12, M4K_X52_Y11, M4K_X26_Y22, M4K_X52_Y10, M4K_X13_Y16, M4K_X26_Y20, M4K_X52_Y12 ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ALTSYNCRAM                                          ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 28           ; 128          ; 28           ; yes                    ; no                      ; yes                    ; no                      ; 3584  ; 128                         ; 28                          ; 128                         ; 28                          ; 3584                ; 2    ; None ; M4K_X26_Y12, M4K_X26_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ALTSYNCRAM                                          ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None ; M4K_X13_Y13, M4K_X13_Y15, M4K_X13_Y11, M4K_X26_Y21, M4K_X52_Y13, M4K_X13_Y17, M4K_X52_Y14, M4K_X52_Y15 ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ALTSYNCRAM                                          ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 28           ; 128          ; 28           ; yes                    ; no                      ; yes                    ; no                      ; 3584  ; 128                         ; 28                          ; 128                         ; 28                          ; 3584                ; 2    ; None ; M4K_X26_Y15, M4K_X26_Y10                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_v3r:auto_generated|ALTSYNCRAM                                           ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None ; M4K_X26_Y24, M4K_X26_Y26                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|regfile_3p_l3:\vhdl:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_v3r:auto_generated|ALTSYNCRAM                                           ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None ; M4K_X26_Y25, M4K_X26_Y27                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y27, M4K_X13_Y26                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y23, M4K_X13_Y28                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X13_Y24, M4K_X13_Y22                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|tbufmem:\vhdl:tbmem_gen:tbmem_1p:tbmem0|syncram64:\mem32:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M4K_X26_Y23, M4K_X13_Y25                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 2    ; None ; M4K_X52_Y23, M4K_X52_Y22                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; True Dual Port ; Dual Clocks ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None ; M4K_X52_Y17, M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y16                                                     ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|w589w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mul32:\mgen:mul0|techmult:\xm3232:m3232|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult7 ;                            ; DSPMULT_X39_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 22,266 / 94,460 ( 24 % ) ;
; C16 interconnects           ; 655 / 3,315 ( 20 % )     ;
; C4 interconnects            ; 16,829 / 60,840 ( 28 % ) ;
; Direct links                ; 2,066 / 94,460 ( 2 % )   ;
; Global clocks               ; 6 / 16 ( 38 % )          ;
; Local interconnects         ; 7,148 / 33,216 ( 22 % )  ;
; R24 interconnects           ; 842 / 3,091 ( 27 % )     ;
; R4 interconnects            ; 21,047 / 81,294 ( 26 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.00) ; Number of LABs  (Total = 970) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 30                            ;
; 2                                           ; 18                            ;
; 3                                           ; 15                            ;
; 4                                           ; 34                            ;
; 5                                           ; 13                            ;
; 6                                           ; 12                            ;
; 7                                           ; 12                            ;
; 8                                           ; 18                            ;
; 9                                           ; 18                            ;
; 10                                          ; 25                            ;
; 11                                          ; 30                            ;
; 12                                          ; 49                            ;
; 13                                          ; 50                            ;
; 14                                          ; 84                            ;
; 15                                          ; 152                           ;
; 16                                          ; 410                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 970) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 29                            ;
; 1 Clock                            ; 808                           ;
; 1 Clock enable                     ; 385                           ;
; 1 Sync. clear                      ; 127                           ;
; 1 Sync. load                       ; 166                           ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 187                           ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.26) ; Number of LABs  (Total = 970) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 24                            ;
; 2                                            ; 18                            ;
; 3                                            ; 11                            ;
; 4                                            ; 20                            ;
; 5                                            ; 16                            ;
; 6                                            ; 14                            ;
; 7                                            ; 12                            ;
; 8                                            ; 13                            ;
; 9                                            ; 12                            ;
; 10                                           ; 7                             ;
; 11                                           ; 14                            ;
; 12                                           ; 17                            ;
; 13                                           ; 18                            ;
; 14                                           ; 36                            ;
; 15                                           ; 57                            ;
; 16                                           ; 76                            ;
; 17                                           ; 66                            ;
; 18                                           ; 67                            ;
; 19                                           ; 87                            ;
; 20                                           ; 75                            ;
; 21                                           ; 55                            ;
; 22                                           ; 73                            ;
; 23                                           ; 39                            ;
; 24                                           ; 45                            ;
; 25                                           ; 20                            ;
; 26                                           ; 22                            ;
; 27                                           ; 11                            ;
; 28                                           ; 16                            ;
; 29                                           ; 4                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.12) ; Number of LABs  (Total = 970) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 42                            ;
; 2                                               ; 33                            ;
; 3                                               ; 53                            ;
; 4                                               ; 89                            ;
; 5                                               ; 74                            ;
; 6                                               ; 98                            ;
; 7                                               ; 76                            ;
; 8                                               ; 99                            ;
; 9                                               ; 56                            ;
; 10                                              ; 77                            ;
; 11                                              ; 61                            ;
; 12                                              ; 43                            ;
; 13                                              ; 43                            ;
; 14                                              ; 34                            ;
; 15                                              ; 28                            ;
; 16                                              ; 43                            ;
; 17                                              ; 1                             ;
; 18                                              ; 9                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.85) ; Number of LABs  (Total = 970) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 16                            ;
; 4                                            ; 9                             ;
; 5                                            ; 14                            ;
; 6                                            ; 17                            ;
; 7                                            ; 15                            ;
; 8                                            ; 7                             ;
; 9                                            ; 23                            ;
; 10                                           ; 32                            ;
; 11                                           ; 30                            ;
; 12                                           ; 28                            ;
; 13                                           ; 24                            ;
; 14                                           ; 44                            ;
; 15                                           ; 30                            ;
; 16                                           ; 37                            ;
; 17                                           ; 42                            ;
; 18                                           ; 39                            ;
; 19                                           ; 40                            ;
; 20                                           ; 39                            ;
; 21                                           ; 25                            ;
; 22                                           ; 41                            ;
; 23                                           ; 35                            ;
; 24                                           ; 41                            ;
; 25                                           ; 37                            ;
; 26                                           ; 37                            ;
; 27                                           ; 61                            ;
; 28                                           ; 48                            ;
; 29                                           ; 52                            ;
; 30                                           ; 48                            ;
; 31                                           ; 37                            ;
; 32                                           ; 12                            ;
; 33                                           ; 3                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "leon3mp_quartus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15571): Compensating output pin "dram_clk", which is fed by CLK[2] port of PLL "clkgen_de2:clkgen0|altpll:\sden:altpll0|pll"
Info (15535): Implemented PLL "clkgen_de2:clkgen0|altpll:\sden:altpll0|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'quartus.sdc'
Warning (332174): Ignored filter at quartus.sdc(27): ENET0_RX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(27): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_RX_CLK" -period 40ns [get_ports {ENET0_RX_CLK}] -waveform {0.000ns 20.000ns}
Warning (332174): Ignored filter at quartus.sdc(28): ENET0_TX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(28): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_TX_CLK" -period 40ns [get_ports {ENET0_TX_CLK}] -waveform {0.000ns 25.000ns}
Warning (332174): Ignored filter at quartus.sdc(29): ENET0_BTX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(29): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_BTX_CLK" -period 8ns [get_ports {ENET0_BTX_CLK}] -waveform {0.000ns 4.000ns}
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[0]} {clkgen0|\sden:altpll0|pll|clk[0]}
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[1]} {clkgen0|\sden:altpll0|pll|clk[1]}
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[2]} {clkgen0|\sden:altpll0|pll|clk[2]}
Warning (332174): Ignored filter at quartus.sdc(39): ENET0_RX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(39): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_clocks CLOCK_50] -to [get_clocks ENET0_RX_CLK]
Warning (332049): Ignored set_false_path at quartus.sdc(40): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks ENET0_RX_CLK] -to [get_clocks CLOCK_50]
Warning (332174): Ignored filter at quartus.sdc(41): ENET0_TX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(41): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_clocks CLOCK_50] -to [get_clocks ENET0_TX_CLK]
Warning (332049): Ignored set_false_path at quartus.sdc(42): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks ENET0_TX_CLK] -to [get_clocks CLOCK_50]
Warning (332174): Ignored filter at quartus.sdc(43): clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0] could not be matched with a clock
Warning (332174): Ignored filter at quartus.sdc(43): ENET0_RX_CLK could not be matched with a clock
Warning (332174): Ignored filter at quartus.sdc(43): ENET0_TX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(43): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}] -to [get_clocks {ENET0_TX_CLK ENET0_RX_CLK}]
Warning (332049): Ignored set_false_path at quartus.sdc(43): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at quartus.sdc(44): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {ENET0_TX_CLK}] -to  [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}]
Warning (332049): Ignored set_false_path at quartus.sdc(44): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at quartus.sdc(45): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {ENET0_RX_CLK}] -to  [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}]
Warning (332049): Ignored set_false_path at quartus.sdc(45): Argument <to> is an empty collection
Warning (332153): Family doesn't support jitter analysis.
Warning (332174): Ignored filter at quartus.sdc(53): enet0_rx_* could not be matched with a port
Warning (332049): Ignored set_input_delay at quartus.sdc(53): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock ENET0_RX_CLK 10.0 [get_ports enet0_rx_*]
Warning (332049): Ignored set_input_delay at quartus.sdc(53): Argument -clock is not an object ID
Warning (332174): Ignored filter at quartus.sdc(58): enet0_tx_* could not be matched with a port
Warning (332049): Ignored set_output_delay at quartus.sdc(58): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock ENET0_TX_CLK 10.0 [get_ports enet0_tx_*]
Warning (332049): Ignored set_output_delay at quartus.sdc(58): Argument -clock is not an object ID
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 clkgen0|\sden:altpll0|pll|clk[0]
    Info (332111):   40.000 clkgen0|\sden:altpll0|pll|clk[1]
    Info (332111):   20.000 clkgen0|\sden:altpll0|pll|clk[2]
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkgen_de2:clkgen0|altpll:\sden:altpll0|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rstgen:rst0|rstoutl 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdctrl16:\sdctrl0:sdc|r.cfg.cke
        Info (176357): Destination node sdctrl16:\sdctrl0:sdc|r.sdwen
        Info (176357): Destination node sdctrl16:\sdctrl0:sdc|r.rasn
        Info (176357): Destination node sdctrl16:\sdctrl0:sdc|r.casn
        Info (176357): Destination node ahbuart:\dcomgen:dcom0|dcom_uart:dcom_uart0|r.tshift[0]
        Info (176357): Destination node mctrl:\mctrl0:sr1|r.writen
        Info (176357): Destination node apblcd:lcd|r.e
        Info (176357): Destination node apbps2:\kbd:ps20|r.ps2_data_syn
        Info (176357): Destination node apbps2:\kbd:ps20|r.ps2_clk_fall
        Info (176357): Destination node apbps2:\kbd:ps20|r.tshift[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "clkgen_de2:clkgen0|altpll:\sden:altpll0|pll" output port clk[1] feeds output pin "vga_clk" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |leon3mp|rstgen:rst0|rstoutl~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|resetn
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 6 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:09
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27"
    Warning (15710): Ignored I/O standard assignment to node "ENET_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET_CMD"
    Warning (15710): Ignored I/O standard assignment to node "ENET_CS_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[10]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[11]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[12]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[13]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[14]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[15]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[4]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[5]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[6]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[7]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[8]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[9]"
    Warning (15710): Ignored I/O standard assignment to node "ENET_INT"
    Warning (15710): Ignored I/O standard assignment to node "ENET_RD_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET_RST_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET_WR_N"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[6]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "IRDA_RXD"
    Warning (15710): Ignored I/O standard assignment to node "IRDA_TXD"
    Warning (15710): Ignored I/O standard assignment to node "KEY[0]"
    Warning (15710): Ignored I/O standard assignment to node "KEY[1]"
    Warning (15710): Ignored I/O standard assignment to node "KEY[2]"
    Warning (15710): Ignored I/O standard assignment to node "KEY[3]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[0]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[1]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[2]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[3]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[4]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[5]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[6]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[7]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[8]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[10]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[11]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[12]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[13]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[14]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[15]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[16]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[17]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[2]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[3]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[4]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[5]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[6]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[7]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_ADDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_ADDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_CS_N"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DACK0_N"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DACK1_N"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[10]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[11]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[12]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[13]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[14]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[15]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[4]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[5]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[6]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[7]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[8]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DATA[9]"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DREQ0"
    Warning (15710): Ignored I/O standard assignment to node "OTG_DREQ1"
    Warning (15710): Ignored I/O standard assignment to node "OTG_FSPEED"
    Warning (15710): Ignored I/O standard assignment to node "OTG_INT0"
    Warning (15710): Ignored I/O standard assignment to node "OTG_INT1"
    Warning (15710): Ignored I/O standard assignment to node "OTG_LSPEED"
    Warning (15710): Ignored I/O standard assignment to node "OTG_RD_N"
    Warning (15710): Ignored I/O standard assignment to node "OTG_RST_N"
    Warning (15710): Ignored I/O standard assignment to node "OTG_WR_N"
    Warning (15710): Ignored I/O standard assignment to node "SD_CLK"
    Warning (15710): Ignored I/O standard assignment to node "SD_CMD"
    Warning (15710): Ignored I/O standard assignment to node "SD_DAT"
    Warning (15710): Ignored I/O standard assignment to node "SD_DAT3"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[10]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[11]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[12]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[13]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[14]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[15]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[16]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[17]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[2]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[3]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[4]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[5]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[6]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[7]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_ADDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_CE_N"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[0]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[10]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[11]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[12]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[13]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[14]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[15]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[1]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[2]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[3]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[4]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[5]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[6]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[7]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[8]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_DQ[9]"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_LB_N"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_OE_N"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_UB_N"
    Warning (15710): Ignored I/O standard assignment to node "SRAM_WE_N"
    Warning (15710): Ignored I/O standard assignment to node "SW[10]"
    Warning (15710): Ignored I/O standard assignment to node "SW[11]"
    Warning (15710): Ignored I/O standard assignment to node "SW[12]"
    Warning (15710): Ignored I/O standard assignment to node "SW[13]"
    Warning (15710): Ignored I/O standard assignment to node "SW[14]"
    Warning (15710): Ignored I/O standard assignment to node "SW[15]"
    Warning (15710): Ignored I/O standard assignment to node "SW[16]"
    Warning (15710): Ignored I/O standard assignment to node "SW[17]"
    Warning (15710): Ignored I/O standard assignment to node "SW[3]"
    Warning (15710): Ignored I/O standard assignment to node "SW[4]"
    Warning (15710): Ignored I/O standard assignment to node "SW[5]"
    Warning (15710): Ignored I/O standard assignment to node "SW[6]"
    Warning (15710): Ignored I/O standard assignment to node "SW[7]"
    Warning (15710): Ignored I/O standard assignment to node "SW[8]"
    Warning (15710): Ignored I/O standard assignment to node "SW[9]"
    Warning (15710): Ignored I/O standard assignment to node "TD_CLK27"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[4]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[5]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[6]"
    Warning (15710): Ignored I/O standard assignment to node "TD_DATA[7]"
    Warning (15710): Ignored I/O standard assignment to node "TD_HS"
    Warning (15710): Ignored I/O standard assignment to node "TD_RESET"
    Warning (15710): Ignored I/O standard assignment to node "TD_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 73% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 11.56 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 189 output pins without output pin load capacitance assignment
    Info (306007): Pin "errorn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2_dat" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_addr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ba_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ba_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ldqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_udqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dsuact" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_oe_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_rst_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fl_ce_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_blon" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_on" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_sync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_hs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_vs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_r[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_g[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_b[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:16
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /mnt/D/CEFET/TCC/Repositorio/Leon3/designs/leon3-altera-de2-ep2c35/leon3mp_quartus.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 496 warnings
    Info: Peak virtual memory: 652 megabytes
    Info: Processing ended: Tue Jul 19 22:53:31 2016
    Info: Elapsed time: 00:01:47
    Info: Total CPU time (on all processors): 00:01:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /mnt/D/CEFET/TCC/Repositorio/Leon3/designs/leon3-altera-de2-ep2c35/leon3mp_quartus.fit.smsg.


