verilog work \
--include "$REPO_ROOT/src" \
"$REPO_ROOT/src/ama_riscv_alu.v" \
"$REPO_ROOT/src/ama_riscv_control.v" \
"$REPO_ROOT/src/ama_riscv_core_top.v" \
"$REPO_ROOT/src/ama_riscv_core.v" \
"$REPO_ROOT/src/ama_riscv_decoder.v" \
"$REPO_ROOT/src/ama_riscv_defines.v" \
"$REPO_ROOT/src/ama_riscv_dmem.v" \
"$REPO_ROOT/src/ama_riscv_imem.v" \
"$REPO_ROOT/src/ama_riscv_imm_gen.v" \
"$REPO_ROOT/src/ama_riscv_load_shift_mask.v" \
"$REPO_ROOT/src/ama_riscv_operand_forwarding.v" \
"$REPO_ROOT/src/ama_riscv_reg_file.v" \
"$REPO_ROOT/src/ama_riscv_store_mask.v" \
