 1 
 
推論型處理器設計及其應用於語音辨識 
Inference-Type Processor Design and Its Application for Speech Recognition 
計畫編號：NSC 100-2221-E-260-033 
執行期間：2011 年 8 月 1 日 至 2012 年 7 月 31 日 
主持人：吳俊德 國立暨南國際大學電機工程系 副教授 
 
摘要 
 本計畫提出推論型處理器設計及其應用於語
音辨識。人腦藉由「推論能力」可正確地分類圖形
或辨識物件。基於此概念，我們採用軟硬體共同設
計(Software/ Hardware Codesign)方法來實現一顆推
論型處理器晶片。本計畫實現類神經網路硬體電
路。藉由雙彎曲(Sigmoid)函數及微積分的連鎖律更
新類神經網路權重值，此類神經網路可實現非線性
函數以模擬人腦的推論方式。整合類神經網路與雙
算術邏輯運算單元(dual-ALU)成為一顆推論型處理
器。為了節省晶片面積，所以第二個算術邏輯運算
單元面積只有第一個算術邏輯運算單元面積的一
半。此外，處理器晶片也將採用四層管線式架構設
計以進一步提升晶片執行效能。晶片採用 Verilog
硬體描述語言來設計，並將使用 CIC 所提供製程實
現晶片。最後，我們建立語音辨識韌體程式。 
 
關鍵詞：推論型處理器、軟硬體共同設計、類神經
網路、語音辨識。 
Abstract 
This project proposes the inference-type processor 
design and its application for speech recognition. 
Humans can use the “inference ability” to classify 
patterns or recognize objects correctly. Based on this 
concept, we adopt the software/hardware co-design 
method to implement an inference-type processor. We 
plan to implement the neural network hardware. By 
using the sigmoid function and calculus chain rule to 
update the weight in the neural network, this neural 
network can implement the nonlinear function to 
simulate the human brain. We integrate the neural 
network hardware with the dual-ALU architecture to 
become an inference-type processor. To reduce the 
chip area, the area of the second ALU is only one half 
of the first ALU. In addition, this chip will adopt the 
four pipeline architecture to further increase the 
performance. The chip is designed by Verilog 
Hardware Description Language and synthesized by 
the cell-based library provided by CIC. Finally, we 
implement the firmware of speech recognition. 
Keywords ： inference-type processor 、 
software/hardware co-design、neural network、speech 
recognition. 
1. 前言 
現在的個人電腦其處理器核心強調為算術邏
輯運算單元(ALU)，其功能完全是由搬動記憶體上
的0與1所造成的「符號運算」(symbolic computing)。
然而人腦具備學習以往的經驗來預測出下一步可
能的狀況，採用推論估測手段來取代大量的符號運
算。以股票交易為例，人腦根據歷史資料與財報數
據作經驗法則來推論最佳的下一步決策。由此可以
發現今電腦架構中缺少推論型態的指令集功能。推
論型處理器可估測或推論非線性函數，因此它可以
模擬人腦採用推論估測手段來取代大量的符號運
算。本計畫所提出的推論型處理器將採取軟硬體共
同設計(Software/ Hardware Codesign)方法[1]。雖然
[2]利用8051實現嵌入式系統設計，但由於僅含8位
元的處理器、128Bytes 內部資料記憶體以及4KB 的
內部程式記憶體，這樣陽春型的運算能力使8051處
理器不適用來處理龐大的計算，因此無法應用在較
複雜的語音演算法。業界有以 Motorola DSP56000
為主要運算核心並採用軟硬體共同設計方式[3]。[4]
是以數個 API 為核心設計而成的辨識系統。[5,6]是
以 DSP 之套件實現其所研究。一般來說，DSP 處理
器很適合用於執行大量的運算，處理的效能相當的
快速。但現階段市面上的公司所銷售的 DSP晶片(TI
或 ADI)價格昂貴。除此之外，若晶片的功率消耗高
也易造成系統待機時間短。基於以上各種原因，我
們希望透過自行研發低功率、高運算能力語音辨識
專用處理器來加速此類商品應用化。因此，算術邏
輯運算單元必須能應付大量的語音資料處理。為提
高晶片執行效能 。 
2. 主要內容 
2.1. 類神經網路  
在所有類神經網路學習模式裡，最具代表性的
就是倒傳遞類神經網路模式。其原理是利用最陡坡
度法(The Gradient Steepest Descent Method)的觀
念，將實際輸出與期望輸出的誤差函數予以最小
化，並反覆地調節網路的連接加權值,並回傳至前端
輸入，以便修正網路加權值。倒傳遞類神經網路模
式的網路架構如下圖所示，包括：1.輸入層(Input 
Layer)：僅用於輸入資料，通常不對資料做任何處
理。2.隱藏層(Hidden Layer)：由數個隱藏層處理單
元組成，用以彙整、處理輸入單元的資料。倒傳遞
類神經網路只需一或二層隱藏層的網路結構，就可
有效分析輸入資料的結構及特性，並提供輸出層更
 3 
 
標示出雙彎曲函數的錯誤訊號（ δ ），並將錯誤訊
號儲存在 RA 內部以避免重複計算，整體架構圖如
下圖。 
 
∑ ×= δωerror_sum
ω∆
δ
output)(desire −
)o(1o)o(dδ iiTj(t)jTj −×−=
error_sum)o(1oδ iiTj ×−=
  
圖5、反向傳遞硬體架構。 
 
2.3. 指數轉換電路 
在此是利用 PWL 分割的五個部份，可以使用五
個線性方程式來表示，並在設計電路時，分別對輸
入訊號同時做2bit、3bit、及7個 bits 的位移，並且
輸出。而輸出的資料則由 Region Selector 來決定，
如圖6。 
      
圖 6: Hardware architecture of PWL approximate 
sigmoid function. 
 
2.4. 高效能處理器 
為了配合推論型型處理器實現語音辨識演算
法，本計畫設計一個高效能處理器，其架構概念如
下。 
 
處理器架構: 
    高效能處理器晶片架構設計主要分為處理器
核心設計與周圍電路設計。在此，我們將專注於核
心架構之設計。晶片核心設計將會分割為控制單
元、計算單元、資料暫存器、記憶體位置產生器。
本計畫所提設計之晶片核心架構如下圖所示。基於
考量語音辨識處理時，算術邏輯運算將佔大部分的
計算量比例。因此，本計畫規劃設計雙算術邏輯運
算單元 (Dual-ALU)架構之處理器以提高執行效
能。晶片將以平行運算之方法處理資料，有助於增
加運算速度。 
 
雙算術邏輯運算單元架構: 
    我們設計雙算術邏輯運算單元如下圖所示，將
規劃平行運算處理作為運算單元之資料路徑。此結
構使微處理器可從資料暫存器中同時獲得兩筆資
料運算，並具有平行運算能力來進行資料處理。利
用此平行架構下之運算指令集，可將大量運算工作
同時分配給兩顆算術邏輯運算單元，而每一運算指
令可在單一週期下處理完畢。輸出之運算單元將會
作為下一時脈之輸入單元。此雙算數邏輯運算單元
架構的第二個算數邏輯運算單元將只需第一個算
數邏輯運算單元面積的一半。因此，可達成節省成
本目的。 
 
圖7、處理器架構。
 
圖8、雙算術邏輯運算單元架構。 
 
向量運算架構: 
如果以陣列處理的方法來設計，可以實現極佳
的運算處理速度，但是當演算法比較複雜則晶片面
積會急遽增加而使成本相對的提高。以一般微處理
器的設計，無可避免的在記憶體讀取上一定會花費
很多時間，導致很難達成很高效率的運算，為了要
解決這個問題，在設計處理器時我們使用了
Memory to Memory 向量運算的架構。此向量運算的
特徵有幾點:(1)由於向量資料(vector data)為演算單
位，因此可以對所有的向量要素總括作同種運算。
(2)當演算時各個向量要素之間並無關聯性，每個向
量要素作獨立運算。(3)在記憶體內構成一個向量資
料的向量要素，有規則地執行資料的寫入及讀出。
由於不是內建向量暫存器，因此可以有效降低晶片
面積，從執行向量運算到第一個運算結果回存只需
要6個 clock，直到最後向量運算結束，平均維持在
最高效能運算，有效應用內部的運算單元，支援向
量長度最高可達到1024。支援向量運算的例子如: 
1996年的 Cray T-90，其向量長度為128，但是由於
其內部有4個存取單元與8個向量暫存器、8個浮點
數加法與8個乘法，因此有非常強大的運算能力。 
 5 
 
 
網路的節點指令集如表4所示，利用16個位元設置
的網路組態，此指令集有輸入層、輸出層和兩個隱
藏層。當執行一個隱藏層的架構，[16:13] 會成為輸
出狀態。它是4個位元的配置設定，每個節點的層
最高只到 15。 
 
表3、網路的節點指令集格式。 
Net_Configure [20:17] [16:13] [12:9] [8:5] 
Definition 
Output 
Layer 
Hidden 2/ 
Output Layer 
Hidden 
Layer1 
Input 
Layer 
 
網路的節點指令集示意圖如下圖表示。類神經網路
輸入層[8:5]以0010來表示，所以輸入層有兩個神經
元。兩個隱藏層[12:9]、[16:13]分別都用0011表示，
所以兩個隱藏層各有三個神經元。而輸出層[20:17]
用0001表示，因此輸出層有一個神經元。 
圖13、網路的節點指令集示意圖。 
 
學習速率指令由5個位元所組成，範圍代表由1至
4095。如表4所示。 
 
表4、學習速率指令集格式。 
Iteration_Times [4:0] 
Definition 12’d1~12’d4095 
 
 
2.6. 整合類神經網路與高效能處理器 
    推論型處理器架構如圖14所示。將倒傳遞類神
經網路指令集儲存於指令記憶體(program ROM)
中。以讀取上述之指令集來設置或修改倒傳遞類神
經網路模式。將類神經網路模式設置完成後，會將
更新的資料儲存至晶片暫存器中。 
 
圖14、推論型處理器架構。 
 
3. 結論與討論(計畫成果自評) 
  雖然本計畫利用「類神經網路的自我學習能
力」提出推論型處理器設計可以有效執行語音辨識
以提高正確率，但很遺憾尚未加入模糊能力。模糊
類神經網路結合了「模糊推論的處理不確定性能
力」與「類神經網路的自我學習能力」，目前它已
經成功地被運用於圖形分類。這啟發我們未來研究
方向可以朝向以模糊類神經網路為基礎的處理器
去解決語音辨識問題。 
 
4. 參考文獻 
[1] Di Nuovo, Palesi M., Patti, D.; , "Fuzzy decision 
making in embedded system design," 
Hardware/Software Codesign and System Synthesis, 
2006. CODES+ISSS '06. Proceedings of the 4th 
International Conference , vol., no., pp.223-228, 22-25 
Oct. 2006 
[2] Bo Cui; Tongze Xue; , "Design and realization of 
an intelligent access control system based on voice 
recognition," Computing, Communication, Control, 
and Management, 2009. CCCM 2009. ISECS 
International Colloquium on , vol.1, no., pp.229-232, 
8-9 Aug. 2009 
[3] Bakhti, A.; Benbaouche, L.; , "Simulink-DSP 
Co-Design of a Fuzzy Logic Controller," IEEE 
Industrial Electronics, IECON 2006 - 32nd Annual 
Conference on , vol., no., pp.4587-4592, 6-10 Nov. 
2006 
[4] Unsang Park; Yiying Tong; Jain, A.K.; , "Face 
recognition with temporal invariance: A 3D aging 
model," Automatic Face & Gesture Recognition, 2008. 
FG '08. 8th IEEE International Conference on , vol., 
no., pp.1-7, 17-19 Sept. 2008 
[5] Shi, J.; Lee, W.S.; , "An experimental comparison 
of a model based controller and a fuzzy logic 
出席國際學術會議心得報告 
                                                            
計畫編號 NSC 100-2221-E-260-033  
計畫名稱 推論型處理器設計及其應用於語音辨識 
出國人員姓名 
服務機關及職稱 
朱振緯 
國立暨南大學電機系 博士班生 
會議時間地點 12-14 December 2011, Singapore 
會議名稱 International Symposium on Integrated Circuits 2011 
發表論文題目 
[1] Reconfigurable Back Propagation Based Neural Network Architecture 
[2] Memory -Bank Based Radix-22Fast Fourier Transform 
 
一、參加會議經過 
 
Dec. 12: Tutorials on  
09:00 – 17:00 at Meeting Rooms 312 & 313 Level 3 
Suntec Singapore International Convention & Exhibition Centre  
Dec. 13: Registration and propose  
    Reconfigurable Back Propagation Based Neural Network Architecture on 11:50 – 12:10 
    Memory -Bank Based Radix-22Fast Fourier Transform on 12:10 – 12:30 
Dec. 14: 9:00 - 9:45 keynote lecture 2 (Simon Wong) 
       10:15 – 11:00 keynote lecture 3 (Klyoo Itoh) 
Dec. 15: end of the conference. 
 
二、與會心得 
I arrived at Singapore at 12/12. The ISIC-2011 will offer a rich program of the highest quality 
with distinguished invited speakers from all over the world and provide a broad forum of exchanges 
for researchers and IC designers. There will also be a Chip Design Competition (sponsored by 
Contact Singapore) held in conjunction with the conference. This Chip Design Competition aims 
to improve the chip design productivity and develop new design methodologies, novel circuits and 
systems to circumvent variations in process technology and power/energy. Also, indeed these are 
exciting times in the electronic industry. New growth areas in the electronics sector are emerging. 
The rise in awareness of energy efficiency has led to a demand for green electronics products and 
energy harvesting solutions. As the developed world ages, there will be a need for faster and less 
invasive ways to deliver these solutions. In green electronics, for example, we can leverage on our 
capabilities in integrated circuit (or IC) design to develop energy-efficient solutions for applications 
such as computing, automotive and lighting systems. 
 
 
Title: Reconfigurable Back Propagation Based Neural Network Architecture 
Review Decision: Accepted for oral presentation 
 
You are now requested to submit your final paper and register for the conference. 
 
PREPARATION OF FINAL PAPER  
(SUBMISSION SITE WILL BE OPENED FROM 15 SEPT to 15 OCT 2011) 
http://www.isic2011.org/index.php?option=com_content&view=article&id=100&Itemid=217 
 
ISIC 2011 has registered for use of the IEEE PDF eXpress(tm) system. IEEE PDF eXpress(tm) is a 
free service to IEEE conferences, allowing their authors to make IEEE Xplore-compatible PDFs 
(Conversion function) or to check PDFs that authors have made themselves for IEEE 
Xplore-compatibility (PDF Check function).  
 
The IEEE PDF eXpress(tm) can take your source files and create a PDF that meets IEEE's 
guidelines. It can also check an already available PDF file for IEEE compliance. It is important to 
note that PDF eXpress can convert a source file into a PDF file, but you must still submit the 
converted PDF file to the ISIC 2011 Final Paper Submission Site (please refer to the website for 
details). 
 
The IEEE Xplore(r) requirements for PDF provide a unified and consistent format for the IEEE 
electronic archives, and have been in effect since 2005. All conference articles submitted for 
inclusion in IEEE Xplore(r), which is the case of this symposium, must adhere to the IEEE Xplore(r) 
PDF specification for compatibility. 
 
STEPS FOR SUBMISSION 
1. Create your manuscript using the IEEE Template on the website: 
http://www.isic2011.org/index.php?option=com_content&view=article&id=100&Itemid=217 
2. Proofread and check layout of manuscript (it is highly recommended that you do this BEFORE 
going to IEEE PDF eXpress). 
3. Create an IEEE PDF eXpress account at IEEE PDF eXpress Login Page. Please use the 
Conference ID: isic11x 
4. Upload the source file for Conversion, and/or PDF for Checking. 
5. Use the IEEE PDF eXpress web site to generate an IEEE Xplore-compatible PDF. The site 
contains instructions, resources, helpful hints, and access to technical support. 
6. Submit the final IEEE Xplore-compatible PDF via the ISIC 2011 Final Paper Submission Site. 
 
REGISTRATION 
Author registration and payment of fee is required at the time of final paper upload deadline. Failure 
to complete the registration payment by the deadline will result in the paper being removed from 
the conference programme and proceedings. (Author registration cancellations must be made in 
presentation at the symposium. Your paper (duely submitted and registered) will also be included in 
the IEEE Xplore subsequently. 
 
Your paper details are: 
Topic: Digital IC 
Submission ID: ICA00035-00051 
Title: Memory-Bank Based Radix-22 Fast Fourier Transform 
Review Decision: Accepted for oral presentation 
 
You are now requested to submit your final paper and register for the conference. 
 
PREPARATION OF FINAL PAPER  
(SUBMISSION SITE WILL BE OPENED FROM 15 SEPT to 15 OCT 2011) 
http://www.isic2011.org/index.php?option=com_content&view=article&id=100&Itemid=217 
 
ISIC 2011 has registered for use of the IEEE PDF eXpress(tm) system. IEEE PDF eXpress(tm) is a 
free service to IEEE conferences, allowing their authors to make IEEE Xplore-compatible PDFs 
(Conversion function) or to check PDFs that authors have made themselves for IEEE 
Xplore-compatibility (PDF Check function).  
 
The IEEE PDF eXpress(tm) can take your source files and create a PDF that meets IEEE's 
guidelines. It can also check an already available PDF file for IEEE compliance. It is important to 
note that PDF eXpress can convert a source file into a PDF file, but you must still submit the 
converted PDF file to the ISIC 2011 Final Paper Submission Site (please refer to the website for 
details). 
 
The IEEE Xplore(r) requirements for PDF provide a unified and consistent format for the IEEE 
electronic archives, and have been in effect since 2005. All conference articles submitted for 
inclusion in IEEE Xplore(r), which is the case of this symposium, must adhere to the IEEE Xplore(r) 
PDF specification for compatibility. 
 
STEPS FOR SUBMISSION 
1. Create your manuscript using the IEEE Template on the website: 
http://www.isic2011.org/index.php?option=com_content&view=article&id=100&Itemid=217 
2. Proofread and check layout of manuscript (it is highly recommended that you do this BEFORE 
going to IEEE PDF eXpress). 
3. Create an IEEE PDF eXpress account at IEEE PDF eXpress Login Page. Please use the 
Conference ID: isic11x 
4. Upload the source file for Conversion, and/or PDF for Checking. 
5. Use the IEEE PDF eXpress web site to generate an IEEE Xplore-compatible PDF. The site 
contains instructions, resources, helpful hints, and access to technical support. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/06/15
國科會補助計畫
計畫名稱: 推論型處理器設計及其應用於語音辨識
計畫主持人: 吳俊德
計畫編號: 100-2221-E-260-033- 學門領域: 訊號處理
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫提出推論型處理器設計及其應用於語音辨識。人腦藉由「推論能力」可
正確地分類圖形或辨識物件。基於此概念，我們採用軟硬體共同設計(Software/ 
Hardware Codesign)方法來實現一顆推論型處理晶片。本計畫實現類神經網路
硬體電路。藉由雙彎曲(Sigmoid)函數及微積分的連鎖律更新類神經網路權重
值，此類神經網路可實現非線性函數以模擬人腦的推論方式。整合類神經網路
與雙算術邏輯運算單元(dual-ALU)成為一顆推論型處理器。為了節省晶片面
積，所以第二個算術邏輯運算單元面積只有第一個算術邏輯運算單元面積的一
半。此外，處理器晶片也將採用四層管線式架構設計以進一步提升晶片執行效
能。晶片採用 Verilog 硬體描述語言來設計，並將使用 CIC 所提供製程實現晶
片。最後，我們建立語音辨識韌體程式。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
