# 存储芯片

**==笔记源文件：[Markdown](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/33333.md)，[长图](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/33333.png)，[PDF](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/33333.pdf)，[HTML](https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/33333.html)==**

# 1. 几种存储芯片

> ## 1.1.  存储器分类(按存取方式)
>
> > ### 1.1.1. 存取方式
> >
> > > |  存取方式  | 本质特征                                        | 访问存储单元的时间                 |
> > > | :--------: | ----------------------------------------------- | ---------------------------------- |
> > > |  随机存取  | 基于地址，$\text{CPU}$给出地址，读写地址单元    | 与物理位置无关                     |
> > > |  顺序存取  | 基于顺序，数据读写顺序=数据的物理排列顺序       | 取决于数据位置，读写头位置         |
> > > | 按内容存取 | 基于内容，$\text{CPU}$给出关键字*，读出匹配单元 | $\text{N/A}$，但可基于硬件快速检索 |
> > >
> > > *$\text{AM/CAM}$一个单元存储的信息=关键字+数据
> >
> > ### 1.1.2. 总述
> >
> > > |      存储器类型       |      本质特征      |                       细分                        |    用途     |
> > > | :-------------------: | :----------------: | :-----------------------------------------------: | :---------: |
> > > |  $\text{RAM}$(随机)   |      随机存取      |     $\text{SRAM}$(静态)，$\text{DRAM}$(动态)      | $\text{\#}$ |
> > > |  $\text{ROM}$(只读)   | 随机存取，只读不写 | $\text{PROM}$/$\text{EPROM}$/$\text{EEPROM}$/闪存 | $\text{\#}$ |
> > > |  $\text{SAM}$(顺序)   |      顺序存取      |                    $\text{\#}$                    |    磁带     |
> > > | $\text{AM/CAM}$(相联) | 按内容读，按地址写 |                    $\text{\#}$                    |  块表/页表  |
> >
> > ### 1.1.3. 细分
> >
> > > **1️⃣**$\text{RAM}$种类
> > >
> > > | $\text{RAM}$类型 | 本质特征                                       |      用途      |
> > > | :--------------: | ---------------------------------------------- | :------------: |
> > > |  $\text{SRAM}$   | 加电情况下，存储信息稳定                       | $\text{Cache}$ |
> > > |  $\text{DRAM}$   | 存储单元内容长时间不访问就会失真，需要定期刷新 |     内存条     |
> > >
> > > **2️⃣**$\text{ROM}$种类：按照写入方式不同
> > >
> > > | $\text{ROM}$类型  | 本质特征                                                    |            用途            |
> > > | :---------------: | ----------------------------------------------------------- | :------------------------: |
> > > | $\text{Mask ROM}$ | 不可编程，生产时就烧入了不可改变的程序                      |        $\text{\#}$         |
> > > |   $\text{PROM}$   | 可一次性编程，生产时不烧入程序，供用户编程后烧入            |        $\text{\#}$         |
> > > |  $\text{EPROM}$   | 可编程可擦除，能够多次编程了，但是一擦除就要全部擦掉        |        $\text{\#}$         |
> > > |  $\text{EEPROM}$  | 电可编程可擦除，相比$\text{EPROM}$进步在于，可分块/分字擦除 |       $\text{IC}$卡        |
> > > |       闪存        | 快速版本的$\text{EEPROM}$                                   | $\text{SSD}$，$\text{U}$盘 |
>
> ## 1.2. $\text{SRAM}$概述
>
> > ### 1.2.1. 六管$\text{SRAM}$存储元
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/asdfghjkl.jpg" alt="asdfghjkl" style="zoom: 50%;" /> 
> > >
> > > | 状态 |   行列选择    | 操作                                                         |
> > > | :--: | :-----------: | ------------------------------------------------------------ |
> > > | 保持 | $X\wedge{}Y=0$ | $T_5,T_6$断开，存储元与外界隔离                              |
> > > | 读出 | $X\wedge{}Y=1$ | $X$连通$T_6$，$Y$连通$T_8$，数据经过右侧==单边==放大后读出   |
> > > | 写入 | $X\wedge{}Y=1$ | $X$连通$T_5T_6$，$Y$连通$T_7T_8$，==双边==写入(改变$T_1T_2$状态) |
> >
> > ### 1.2.2. $\text{SRAM}$芯片举例：$\text{Intel 2114}$ 
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129205634222.png" alt="image-20240129205634222" style="zoom:55%;" /> 
> > >
> > > **1️⃣**芯片大小：$\text{1K×4}$位或者$\text{64×64}$位
> > >
> > > 0. $\text{64×64}$芯片由四颗一样的$\text{64×16}$组成
> > >
> > > 1. $\text{64×64}$位说明芯片一共有$2^{12}$个六管$\text{SRAM}$
> > > 2. $\text{4}$位说明一个地址单元由$\text{4}$个存储元构成，需要四根数据线，即图中$\text{I/O}_1\to{}\text{I/O}_4$
> > > 3. $\text{1K}$说明一共有$\text{1024}$个存储单元，需要$\text{10}$根地址线，即图中$\text{A}_1\to{}\text{A}_{10}$
> > >
> > > **2️⃣**芯片布线：采用双译码结构
> > >
> > > 1. 横排布线(地址译码线)：
> > >    - 一共$\text{64}$条，通过译码器由6根地址线完成$\text{64}$选1
> > >    - $\text{64}$条横排布线的第$k$条，对应第1/2/3/4组芯片的第$k$行
> > > 2. 竖排布线(地址译码线)：
> > >    - 一共$\text{16}$条，通过译码器由4根地址线完成$\text{16}$选1
> > >    - 每条竖排布线，一分为四插入四个芯片的同一列，所以一组芯片中也是$\text{16}$条竖排布线
> > >    - n\text{16}$条横排布线的第$k$条，对应第1/2/3/4组芯片的第$k$列
> > > 3. 交点：每个芯片中的横竖排布线交点，对应一个六管$\text{SRAM}$存储元
> > >
> > > **3️⃣**读写过程
> > >
> > > 1. 行选择：
> > >    - 经过$A_8A_7A_6A_5A_4A_3$地址线输入信号
> > >    - 经过译码后选择$\text{64}$条横布线中的第$m$条
> > >    - 命中所有芯片的第$m$行
> > > 2. 列选择
> > >    - 经过$A_9A_2A_1A_0$地址线输入信号
> > >    - 经过译码后选择$\text{16}$条横布线中的第$n$条
> > >    - 命中所有芯片的第$n$列
> > > 3. 命中
> > >    - 横竖交叉，命中每种所有四组芯片的第$m$行第$n$列，共四位数据
> > >    - 记该处的六管$\text{SRAM}$存储元值为$\text{(m,n)}$
> > > 4. 读写
> > >    - 输出：$\text{(m,n)}_1\xrightarrow{输出}\text{I/O}_1$，$\text{(m,n)}_2\xrightarrow{输出}\text{I/O}_2$，$\text{(m,n)}_3\xrightarrow{输出}\text{I/O}_3$，$\text{(m,n)}_4\xrightarrow{输出}\text{I/O}_4$
> > >    - 输出：$\text{(m,n)}_1\xleftarrow{写入}\text{I/O}_1$，$\text{(m,n)}_2\xleftarrow{写入}\text{I/O}_2$，$\text{(m,n)}_3\xleftarrow{写入}\text{I/O}_3$，$\text{(m,n)}_4\xleftarrow{写入}\text{I/O}_4$
> > >
> > > :negative_squared_cross_mark: 补充：芯片的外特性
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129215445052.png" alt="image-20240129215445052" style="zoom: 67%;" />  
> >
> > ### 1.2.3. $\text{SRAM}$的读写时序(左读/右写)
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129214517836.png" alt="image-20240129214517836" style="zoom: 63%;" />  
> > >
> > > 以读时序为例
> > >
> > > **1️⃣**CPU发送有效地址：$t_{A}$用于给出地址，$t_{RC}-t_{A}$的时间里依然给出有效地址目的在于防干扰
> > >
> > > **2️⃣**片选：$t_{CO}$内片选信号有效，在这期间命中要读出的存储单元
> > >
> > > **3️⃣**输出：$D_{out}$有效代表数据通过数据线输出，$t_{OHA}$持续输出一会称为恢复时间
>
> ## 1.3. $\text{DRAM}$概述
>
> > ### 1.3.1. 单管$\text{DRAM}$存储元
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129224009496.png" alt="image-20240129224009496" style="zoom: 60%;" />   
> > >
> > > **1️⃣**读写操作
> > >
> > > | 操作  |   字线行为   | 位线行为 |
> > > | :---: | :----------: | :------: |
> > > | 写入1 | 高电平(选中) |  高电平  |
> > > | 写入0 | 高电平(选中) |  低电平  |
> > > | 读出1 | 高电平(选中) |   放电   |
> > > | 读出0 | 高电平(选中) |  无电流  |
> > >
> > > **2️⃣**再生操作
> > >
> > > 1. 读出1过程中：
> > >    - 单元中的数据被读走，清零
> > >    - 读出过程中经过再生/读放大器，数据在放大器中维持
> > > 2. 再生：放大器中的数据自动写回被清零的存储单元
> > >
> > > **3️⃣**保持操作：
> > >
> > > 1. 字线低电平时(未选中)，隔绝外界使得电容不漏电
> > > 2. 不漏电是不可能的，所以需要定时刷新
> >
> > ### 1.3.2. ==$\text{DRAM}$刷新==
> >
> > > **1️⃣**集中式：最大刷新间隔(2ms)内，对芯片内全部存储元逐行刷新一遍，刷新时不读写
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129233320904.png" alt="image-20240129233320904" style="zoom:50%;" /> 
> > >
> > > **2️⃣**分散式：每读/写一次我就刷新一次(太频繁了！)，每次只刷新一行，每行轮着来<img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129233615773.png" alt="image-20240129233615773" style="zoom:47%;" />
> > >
> > > **3️⃣**异步刷新：逐行刷新，但是刷新某一行的时间点平均分散在最大刷新间隔(2ms)内
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240129233830792.png" alt="image-20240129233830792" style="zoom:48.5%;"  />  
> > >
> > > :sagittarius:例题：
> > >
> > > 1. 条件
> > >    - 用$\text{64K×1位}$的$\text{DRAM}$芯片构成$\text{1M×16位}$的主存储器阵列，
> > >    - 芯片内部存储元排列成正方形整列
> > >    - 其刷新周期最大时间间隔为$\text{4ms}$，采用异步刷新时
> > > 2. 提问：两次刷新操作的最大时间间隔
> > > 3. 结构分析
> > >
> > >    - $\text{64K×1}$位：表示$\text{DRAM}$其实是$\text{256位×256位}$的
> > >    - 所需芯片总数：$\text{1M/64K=16}$，$\text{16/1=16}$，共需要$\text{16×16=256}$块$\text{DRAM}$
> > >    - 芯片阵列：$\text{DRAM}$在阵列中的排布为$\text{16×16}$
> > > 4. 刷新时间计算：
> > >    - 由以上分析可得，对单个$\text{DRAM}$而言==需要在$\text{4ms}$内完成对$\text{256}$行的刷新==
> > >    - 所以时间间隔不超过：$\text{4ms/256=15.625us}$==(千万别四舍五入)==
> >
> > ### 1.3.3. $\text{DRAM}$结构与举例
> >
> > > **1️⃣**外部结构
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240130143312453.png" alt="image-20240130143312453" style="zoom:55%;" /> 
> > >
> > > 1. 结构特点：分行列地址
> > >
> > > |   操作   | $\overline{\text{RAS}}$ | $\overline{\text{CAS}}$ |
> > > | :------: | :---------------------: | :---------------------: |
> > > | 送行地址 |  有效，表示行地址&片选  |          无效           |
> > > | 送列地址 |     有效，表示片选      |    有效，表示列地址     |
> > >
> > > 2. 输送地址过程：
> > >
> > >    地址信号$\to$高位冲入行地址缓存/低位冲入列地址缓存$\to$行列分别译码$\to$命中地址单元
> > >
> > > 3. 数据读写：经过输入/输出缓冲器，实现写/读
> > >
> > > 4. 外特性
> > >
> > >    <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240130144042791.png" alt="image-20240130144042791" style="zoom:59%;" /> 
> > >
> > > **2️⃣**$\text{Intel 2164A DRAM}$
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/PicGo-Typora-GitHub-Picture-bed/main/img/image-20230927195026819.png" alt="image-20230927195026819" style="zoom: 67%;" /> 
> > >
> > > 1. 结构：
> > >    - 大小：$\text{64K×1位}$
> > >    - 阵列：一分为四后$\text{2×2}$二维排列，每两块之间共用一个译码器
> > > 2. 译码过程
> > >    - 输入地址后分为三部分——最高位$\text{A}_7$/行地址/列地址，送各自缓存
> > >    - 最高位$\text{A}_7$冲入$\text{I/O}$缓存器，负责选定四个芯片中的一个
> > >    - 选定芯片后，其连接的行/列译码器启动，通过输入的行/列地址完成译码，命中
> >
> > ### 1.3.4. $\text{DRAM}$读写时序
> >
> > > 注意：读快写慢，$\text{Addr}$中<font color='blue'>蓝色</font>是送行地址/<font color='cyan'>青色</font>是送列地址
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240130152748802.png" alt="image-20240130152748802" style="zoom: 50%;" /> 
> > >
> > > 以读时序为例
> > >
> > > **1️⃣**$\text{Addr}$处行地址先准备好，$\text{RAS}$下降，读取行地址/片选
> > >
> > > **2️⃣**$\text{RAS}$保持片选，$\text{CAS}$下降，读取$\text{Addr}$处的列地址(已经准备好)
> > >
> > > **3️⃣**行列地址都有了，$\text{WE}$高电平开始读取数据
> > >
> > > **4️⃣**一段时间后$\text{Dout}$将数据输出
>
> ## 1.4. $\text{CAM/AM}$概述
>
> > ### 1.4.1. 组成
> >
> > > 
> > >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/PicGo-Typora-GitHub-Picture-bed/main/img/image-20231008154751590.png" alt="image-20231008154751590" style="zoom: 67%;" /> 
> > >
> > > 
> >
> > ### 1.4.2. 读过程：可以$\text{1:N}$比较
> >
> > > **1️⃣**关键字的获取
> > >
> > > 1. 检索寄存器：暂存检索字，其中$a\to{b}$位是关键字，如$\text{XXXX 1001 XXXX XXXX}$
> > > 2. 屏蔽寄存器：提取检索字中的关键字，$a\to{b}$位是1其余为0，如$\text{0000 1111 0000 0000}$
> > > 3. 关键字 = 检索寄存器$\land$屏蔽寄存器，本例中关键字=$\text{0000 1001 0000 0000}$
> > >
> > > **2️⃣**匹配：
> > >
> > > 1. 比较电路：获得的关键字$\xleftrightarrow[比较电路]{匹配}$存储单元对应位的内容，在此处就是找出4→7位是$\text{1001}$的单元
> > > 2. 匹配寄存器$\text{OE}$：
> > >    - 匹配寄存器中的一位，对应一个$\text{CAM}$的存储单元
> > >    - 某个存储单元匹配上了后，匹配寄存器相应位被置1
> > >    - $\text{PF}$是匹配寄存器所有位与在一起的结果，$\text{PF=1}$表示有匹配
> > > 3. 以此类推匹配完所有单元，匹配寄存器为1的位对应的单元为匹配成功的单元
> > >
> > > **3️⃣**排队输出：适用于多个单元匹配成功
> > >
> > > 1. 匹配寄存器中有多位1，仅保留最靠前的1将其对应的单元数据输出到数据寄存器，后面清0
> > >
> > > 2. 优先排队电路：$S_i=\overline{P_0P_1...P_{i-1}}\cdot{}P_i$
> > >
> > >    - $P_0\to{}P_i$是指匹配寄存器的$0\to{}i$位
> > >
> > >    - $S_i=1$时，匹配寄存器第$i$位，对应的存储单元就输出
> >

# 2. 容量扩展：存储芯片的连接

> ## 2.1. $\text{SRAM}$容量扩展
>
> > ### 2.1.1. 位扩展：芯片串联(输出拼接)
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/PicGo-Typora-GitHub-Picture-bed/main/img/image-20230927224053270.png" alt="image-20230927224053270" style="zoom:50%;" />    
> > >
> > > **1️⃣**信号
> > >
> > > |                           符号                           | 含义                                                    |
> > > | :------------------------------------------------------: | ------------------------------------------------------- |
> > > |                      $A_{0\sim{}9}$                      | 10根地址线，每根$A_i$同时连接四个芯片                   |
> > > |                     $\overline{CS}$                      | 片选线，四个芯片共用同一片选                            |
> > > |                     $\overline{WE}$                      | 读写控制线，四个芯片共用；高电平为读/低电平为写         |
> > > | $D_{15\sim{}12}/D_{11\sim{}8}/D_{7\sim{}4}/D_{3\sim{}0}$ | 数据线，分别接收来自第一/第二/第三/第四片芯片的四位数据 |
> > >
> > > **2️⃣**扩展逻辑
> > >
> > > 1. 原有的芯片为$\text{1K×4}$只能输出4位的数据，而存储器是16位的(数据必须是16位)
> > > 2. 4个芯片横排，每个分别提供四位，拼成16位
> >
> > ### 2.1.2. 位扩展：芯片并联(片选挑一)
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/PicGo-Typora-GitHub-Picture-bed/main/img/image-20230927225842498.png" alt="image-20230927225842498" style="zoom:50%;" /> 
> > >
> > > **1️⃣**信号
> > >
> > > |       符号       | 含义                                                         |
> > > | :--------------: | ------------------------------------------------------------ |
> > > |  $A_{0\sim{}9}$  | 10根地址线，每根$A_i$同时连接四个芯片                        |
> > > | $A_{10\sim{}11}$ | 两根地址线，作为译码器的输入，完成片选信四选一               |
> > > | $\overline{CS}$  | 片选线，四个芯片四个片选，由译码器四选一决定用哪个片选       |
> > > | $\overline{WE}$  | 读写控制线，四个芯片共用                                     |
> > > |  $D_{7\sim{}0}$  | 数据线，四个芯片共用，但同一时刻只能有四个中的一个通过这堆数据线输出数据 |
> > >
> > > **2️⃣**扩展逻辑
> > >
> > > 1. 地址信号高两位$A_{10\sim{}11}$：用于选定四个芯片之一，非选定的芯片保持不活跃
> > > 2. 地址信号其他位$A_{0\sim{}9}$：用于在选定的芯片内，命中要读写的地址单元
> >
> > ### 2.1.3. 字位扩展：芯片二维阵列
> >
> > > <img src="https://raw.githubusercontent.com/DANNHIROAKI/PicGo-Typora-GitHub-Picture-bed/main/img/image-20230927232413550.png" alt="image-20230927232413550" style="zoom: 50%;" /> 
> > >
> > > **1️⃣**先用字扩展逻辑，选定一行的芯片
> > >
> > > **2️⃣**再用位扩展逻辑，让选定行的芯片， 每个芯片输出四位，拼成12位输出
>
> ## 2.2. $\text{ROM}$容量扩展
>
> > ==直接参考$\text{SRAM}$的==，剔除$\text{WE}$引脚即可
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131141648723.png" alt="image-201123" style="zoom:50%;" /> 
>
> ## 2.3. $\text{DRAM}$容量扩展
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131141927325.png" alt="image-20240131141927325" style="zoom:50%;" /> 
> >
> > ==直接参考$\text{SRAM}$的==，改变如下
> >
> > **1️⃣**地址线$A_i$分行/列地址，经过多路选择器分时送往芯片地址端
> >
> > **2️⃣**加入送行地址信号$\overline{RAS}$，送列地址信号$\overline{CAS}$
> >
> > 1. $\overline{RAS}$加到片选译码器上
> > 2. $\overline{CAS}$直接按照并联逻辑加到每个芯片上
> >
> > **3️⃣**片选译码器加入$REF$
> >
> > 1. $REF$有效时，四行芯片同时刷新
> >
> > 2. 配合$A_{0\sim{}5}$行地址，以此来决定刷新芯片的哪一行 

# 3. 存储芯片系统和CPU的连接

> ## 3.1. 连接要点
>
> >**1️⃣**三种线的连接：地址线/数据线/控制线
> >
> >| 连线     |                     单个芯片                      | 字/位扩展后                                                  |
> >| :------- | :-----------------------------------------------: | :----------------------------------------------------------- |
> >| 数据线   | 芯片数据线$\xleftrightarrow{一一对应}$总线*数据线 | 扩展芯片数据线$\xleftrightarrow{一一对应}$总线数据线         |
> >| 地址线   | 芯片地址线$\xleftrightarrow{一一对应}$总线地址线  | 扩展芯片地址线$\xleftrightarrow{连接}$总线地址线低位<br>片选信号$\xleftrightarrow{连接}$总线地址线高位，如上例中的$A_{10\sim{}11}$ |
> >| 控制线** | 芯片控制端$\xleftrightarrow{一一对应}$总线控制线  | 芯片控制端$\xleftrightarrow{多对一}$总线控制线               |
> >
> >*总线一律指系统总线
> >
> >**控制线，主要是读写控制线
> >
> >**2️⃣**$\text{CPU}$的$\overline{\text{MRQE}}$控制信号
> >
> >1. $\overline{\text{MRQE}}$有效时译码器才能产生有效的片选信号
> >2. $\overline{\text{MRQE}}$可用于区分访问内存/访问$\text{IO}$
>
> ## 3.2. $\text{SRAM/ROM}$与$\text{CPU}$的连接
>
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131164523968.png" alt="image-20240131164523968" style="zoom: 60%;" /> 
> >
> > **1️⃣**$\text{SRAM}$需要连接$\text{R/}\overline{\text{W}}$信号，而$\text{ROM}$不用，这一点在图中得以体现
> >
> > **2️⃣**$\text{74318}$译码器的工作逻辑
> >
> > |                             信号                             |                          含义                           |
> > | :----------------------------------------------------------: | :-----------------------------------------------------: |
> > |                         $\text{ABC}$                         | 输入地址的高位$\text{A}_{12}\text{A}_{11}\text{A}_{10}$ |
> > | $\overline{\text{Y}}_0{}\overline{\text{Y}}_1{}\overline{\text{Y}}_2{}\overline{\text{Y}}_3{}\overline{\text{Y}}_4{}\overline{\text{Y}}_5{}\overline{\text{Y}}_6{}\overline{\text{Y}}_7{}$ |          输出的片选信号$\overline{\text{CS}}$           |
> >
> > **3️⃣**$\text{74318}$译码器的控制逻辑：译码器只能在如下状态，才能启动工作
> >
> > | $\overline{\text{MRQE}}:\overline{\text{G2A}}$ | $\overline{\text{MRQE}}:\overline{\text{G2B}}$ | $\text{G}_1$ |
> > | :--------------------------------------------: | :--------------------------------------------: | :----------: |
> > |                       0                        |                       0                        |      1       |
>
> ## 3.3. $\text{DRAM}$与$\text{CPU}$的连接：基于$\text{DRAMC}$
>
> ><img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131170219153.png" alt="image-20240131170219153" style="zoom: 67%;" /> 
> >
> > |      结构      | 描述                                                         |
> > | :------------: | ------------------------------------------------------------ |
> > | 刷新地址计数器 | 记住这次刷新的行，然后下一次让$\text{DRAM}$刷新下一行        |
> > | 地址多路选择器 | 选行/列/刷新地址之一送给$\text{DRAM}$                        |
> > |   刷新定时器   | 定时给$\text{DRAM}$信号，让$\text{DRAM}$执行刷新             |
> > |    仲裁电路    | 当$\text{CPU/IO}$要来访存，同时$\text{DRAM}$有需要刷新了，执行二选一操作 |
> > |   定时发生器   | 产生各种控制信号如$\text{RAS/CAS/WE}$等                      |

# 4. 存储扩展$\text{-CPU}$例题1

> ## 4.1. 条件
>
> > **1️⃣**$\text{CPU}$
> >
> > 1. 有16根地址线(供$2^{16}=65536$个地址单元)，8根数据线(数据为8位)
> > 2. $\overline{\text{MRQE}}$为访存控制信号，低电平有效
> > 3. $\text{R/}\overline{\text{W}}$为读写命令信号，高电平读/低电平写
> >
> > **2️⃣**存储芯片
> >
> > 1. $\text{ROM三个}$：$\text{2K×8位}$，$\text{4K×4位}$，$\text{8K×8位}$
> > 2. $\text{RAM三个}$：$\text{1K×4位}$，$\text{2K×8位}$，$\text{4K×8位}$
> >
> > **3️⃣**其他电路元件：
> >
> > 1. $\text{74318}$译码器一个
> > 2. 各种门电路，数量不限
>
> ## 4.2. 要干啥
>
> > **1️⃣**设计合适的存储器$\text{-CPU}$芯片
> >
> > **2️⃣**满足最小$\text{4KB}$地址为系统程序区(只读)，$\text{4096}\sim{}\text{16383}$地址范围为用户程序区(可读可写)
>
> ## 4.3.三小问&解答
>
> > **1️⃣**画出地址空间分配图：
> >
> > |               地址               |     大小     |   存储芯片    |
> > | :------------------------------: | :----------: | :-----------: |
> > | $\text{00000}\sim{}\text{04095}$ | $\text{4KB}$ | $\text{ROM}$  |
> > | $\text{04096}\sim{}\text{08191}$ | $\text{4KB}$ | $\text{SRAM}$ |
> > | $\text{08192}\sim{}\text{12287}$ | $\text{4KB}$ | $\text{SRAM}$ |
> > | $\text{12288}\sim{}\text{16383}$ | $\text{4KB}$ | $\text{SRAM}$ |
> > | $\text{16384}\sim{}\text{65535}$ | $\text{\#}$  |  $\text{\#}$  |
> >
> > **2️⃣**给出选用的存储芯片类型&数量
> >
> > 1. 注意事项
> >    - 芯片一样多时==优先采用位扩展==，因为字扩展还要译码，位扩展只需分片与数据线连接
> >    - $\text{ROM/RAM}$混用时，应该尽量选择外特性(如容量)一致的芯片
> >    - 避免二级译码
> > 2. 芯片选择：$存储系统\xleftarrow{四片芯片四选一}\begin{cases}\text{4K×8位,一片}\xleftarrow{位扩展}\text{ROM},\text{4K×4位},\text{两片}\\\\\text{SRAM},\text{4K×8位},\text{三片}\end{cases}$
> >
> > **3️⃣**芯片与$\text{CPU}$的连接
> >
> > <img src="https://raw.githubusercontent.com/DANNHIROAKI/New-Picture-Bed/main/img/image-20240131180838899.png" alt="image-20240131180838899" style="zoom: 59%;" /> 
> >
> > 1. 地址线：所有芯片无论多少位，都有$\text{4K}=2^{12}$个地址单元，分配低12个地址线用于芯片内寻址
> > 2. 译码器：
> >    - 分配中间三个地址线用于输入译码器，最高地址线/$\overline{\text{MRQE}}$作为控制信号
> >    - 译码器输出只采用前四个端口，其余废掉
> > 3. $\text{R/}\overline{\text{W}}$：只需要连接$\text{SRAM}$
> > 4. 数据的读写
> >    - 译码器选定$\overline{\text{Y}}_0$后：两个$\text{ROM}$一个贡献低四位数据，一个贡献高四位数据，拼成8位
> >    - 译码器选定$\overline{\text{Y}}_1\overline{\text{Y}}_2\overline{\text{Y}}_3$之一后：选定的$\text{SRAM}$将8位数据，与八条数据线一一对应输出

