# Compte-rendu du TP7 de ARCHI2

## Contrôleur DMA

__Question B1 :__

Le controleur DMA possède 5 registres adressables :
- __SOURCE__ accessible en lecture/ecriture. Une écriture dans ce registre permet de définir l'adresse de base du buffer source lors d'un  transfert. Si l'automate de la DMA n'est pas en mode IDLE, l'écriture dans le registre est ignoré.
- __DEST__ accessible en lecture/ecriture. Une écriture dans ce registre permet de définir l'adresse de base du buffer destination lors d'un transfert. Si l'automate de la DMA n'est pas en mode IDLE, l'écriture dans le registre est ignoré.
- __LENGHT/STATUS__ accessible en lecture/écriture. Une écriture dans ce registre démarre le transfert DMA avec les adresses contenues dans les deux registres précédents et de définir la longeur du ce qu'il faut transferer en nombre d'octets).
- __RESET__ accessible seulement en écriture. L'écrirture dans le registre RESET arrête le transfert en cours et force le passage de la FSM maître à l'état IDLE.
- __IRQ_DISABLED__ accessible en lecture/écriture. Désactive l'interruption si le registre contient la valeur zéro.

__Question B2 :__

L'argument _burst_ représente le nombre maximum de mots par rafale d'écriture lors d'un stransfert.

__Question B3 :__

Ce composant nécessite deux automates car il se comporte à la fois comme un maitre et comme une cible. De plus, il est censé s'exécuter en parralelle avec le processeur et doit donc remplir aussi en parallele son rôle de maitre et d'esclave d'où les deux FSM.

__Question B4 :__

La bascule r\\\_stop permet d'arrèter le transfert en cours si demandé. Si r\\\_stop = false alors on continue le transfert sinon on arrête le transfert, la FSM de la DMA retourne à l'état IDLE.

__Question B5 :__

## Architecture matérielle

__Question C1 :__

La longueur par défaut d'une rafale est de 16 mots. L'avantage d'utiliser des grosses rafales est de transférer plusieurs mots en une seule transaction et donc d'améliorer le nombre de cycle par mot transféré.

Le problème de ce choix est que le bus est donc plus longtemps sollicité lors d'un transfert. 

__Question C2 :__


Le segment de base de la DMA est à l'adresse 0x93000000. Son numéro de cible est 6. Son numéro de maître correspond au nombre processeur sur la machine. 
La ligne d'interruption IRQ controller par la DMA est connecté sur le port d'entré 0 du composant ICU.

## Application logicielle

__Question D1 :__

Les données des pixels de l'image sont copiées depuis le tampon (buffer) mémoire vers le frame buffer, c'est donc le processeur qui effectue le transfert en copiant les données du tampon vers le frame buffer.

Cette fonction est bloquante car c'est une fonction synchrone.

__Question D2 :__

La durée de construction d'une image est d'environ 3 Million de cycles. La durée d'affichage est de 496 500 cycles.

__Question D3 :__

La différence entre l'appel système `fb_sync_write()` et `fb_write()` est que le transfert n'est pas réalisé par le même matériel (processeur pour `fb_sync_write()` et le coprocesseur DMA pour `fb_write()`) mais ces deux fonctions réalisent le transfert de donées depuis un buffer tampon côté utilisateur vers le frame buffer coté kernel. De plus, l'appel système `fb_sync_write()` est synchrone contrairement à l'autre.

L'appel système `fb_completed()` est une fonction non bloquante qui prévient lorsque le transfert est terminé.

__Question D4 :__

La durée d'affichage d'une image avec la DMA est d'environ 2,9 Million de cycles après modification.

__Question D5 :__

Le défaut observé sur le bord gauche de l'image est qu'il apparait certains pixels de l'image n+1.
Cela peut s'expliquer par l'absence de l'utilisation de la fonction `fb_completed`.

__Question D6 :__

La variable dmabusy est mise à 1 dans le code de la fonction _fb_write() et mise à 0 par la routine d’interruction du dma, la fonction _isr_dma().
dmabusy est instancié dans le fichier drivers.c et se trouve dans le segment protégé SEG_KCODE_BASE.

## Pipe-Line logiciel

__Question E1 :__

Durant une période (n), le processeur construit l'image (n) et le DMA affiche l'image (n-1).
Pour passer à la période (n+1) il faut que les deux activités parallèles de la période (n) soient terminées. 
Il suffit donc que le logiciel qui construit l'image (n) teste à la fin de la construction
que l'affichage de l'image (n-1)  est terminé, en utilisant la fonction bloquante fb_completed().

__Question E2 :__

Le gain est nul par rapport à une exécution séquentielle, car la construction d’une image est bien plus longue que son affichage.

## Traitement des erreurs

__Question F1 :__

Le système d'exploitation interdit que l'adresse du tampon source/destination appartienne à la zone protégé de l'espace adressable car la DMA ne fait qu'exécuter les transferts qui ont été défini par un programme utilisateur, donc il ne faut pas qu'un programme utilisateur puisse récupérer des données de l'OS sinon cela engeandre des erreurs dans la sécurité du système.

Il faut que ces erreurs soient détecté avant le controlleur DMA car celui-ci ne peut pas détecter ces erreurs car il ne connait pas l'adresse des zones appartenant à l'OS et au moment du transfert, aucun message d'erreur lui sera renvoyé.

__Question F2 :__

Dans le cas où l'utilisateur utiliserai une adresse ne correspondant à aucun segment, la mémoire renvoie un message `bus_error` au controlleur DMA pour le prevenir. 

Dans le cas d'une telle erreur, le controlleur DMA passe dans l'état DMA_WRITE_ERROR ou DMA_READ_ERROR qui permettent d'activer le signal d'interruption IRQ.
Une fois le signal d'interruption IRQ activé, on se branche à l'adresse d'entrée du GIET pour exécuter l' ISR `_isr_dma()`. Cette fonction tient compte du processeur associé à cette interruption et va sauvegarder l'état de la DMA dans la variable `_dma_status`, mettre la variable `_dma_busy` à 0 et reset l'IRQ associé au controlleur DMA. Ce qui va permettre de simuler l'achèvement d'un transfert DMA et permettre à la fonction `_fb_completed()` de renvoyer une  erreur et ainsi achever le transfert et empecher d'en réaliser un sur une fausse adresse.

__Question F3 :__

Si l'adresse donnée est non définie, alors c'est l'appel système `_fb_completed()` qui va signaler l'erreur car à ce moment le transfert aura déjà commencer. En effet, cette erreur sera identifié seulement au moment où la mémoire renvoie le message de type "bus_error" et donc il faudra à ce moment là stoper le transfert en cours.

Si l'adresse donnée appartient à la zone protégé, alors se sont les appels système `_fb_write()` ou `_fb_read()` car se sont ces fonctions qui vérifient la conformité des adresses demandé par l'utilisateur (adresses vers zone protégé ou non). Cette vérification se fait donc avant le début du transfert DMA vers mémoire ou mémoire vers DMA. 
