#### 9. **外設與 I/O 系統**
##### - **簡單 SoC 的設計**

在現代嵌入式系統中，系統單晶片（SoC, System on Chip）是集成了所有必要的硬體元件（如處理器、記憶體、外設等）於一個晶片上的設計。這種設計方式大大減少了硬體的尺寸和成本，並提升了效能和能源效率。設計簡單 SoC 時，我們需要整合多種功能模組，包括 CPU、記憶體、I/O 設備以及各種外設。

### 1. **簡單 SoC 架構概述**

一個簡單的 SoC 通常包括以下核心組件：
- **中央處理單元（CPU）**：執行指令，控制系統的運作。
- **記憶體（RAM 和 ROM）**：用於存儲程序和數據。
- **外設介面（如 UART、SPI、I2C）**：與外部設備進行通信。
- **時鐘與重置控制**：系統時序的管理。
- **中斷控制器**：管理來自外設或內部事件的中斷。

### 2. **設計流程**

設計一個簡單的 SoC 涉及多個步驟，其中最關鍵的是設計一個整合多個模組的系統，確保它們能夠協同工作。

#### 2.1 **定義系統需求**

在設計 SoC 之前，需要定義系統的功能需求：
- 需要哪些外設？
- 記憶體的容量要求？
- 需要支持哪些通信協議？
- 整體的功耗和效能需求？

#### 2.2 **設計模組**
- **處理器核心**：可以使用一個簡單的 RISC 處理器設計，如 MIPS、RISC-V 或自訂的微處理器核心。
- **記憶體**：設計基本的 SRAM 和 ROM 模組，或選擇現有的開源設計。
- **外設**：設計或集成 UART、SPI、I2C 等通信模組來與外部設備互動。
- **中斷控制器**：設計中斷控制系統來響應外部或內部事件。

#### 2.3 **模組整合**

將各個模組（CPU、記憶體、外設）通過數據總線進行連接。這一過程通常需要設計一個總線系統，用來協調不同模組間的數據流動和控制信號的傳遞。

#### 2.4 **時鐘與重置設計**

設計時鐘系統來確保 SoC 內部各個模組的同步運作。時鐘信號需要提供不同的時序來驅動處理器、記憶體和外設的工作。重置邏輯確保系統能夠從初始狀態啟動。

#### 2.5 **測試與驗證**

對設計進行功能驗證，確保各個模組協同工作。可以使用仿真工具如 ModelSim 或 Vivado 進行模擬，檢查系統行為是否符合預期。必要時，還需要進行硬體加速測試。

### 3. **Verilog 實作：簡單 SoC 範例**

以下是一個簡單 SoC 設計的 Verilog 範例，該 SoC 包含了一個簡單的 8 位元 CPU、SRAM、UART 外設，以及中斷控制器。

#### 3.1 **簡單 CPU 設計**

```verilog
module simple_cpu(
    input clk,
    input reset,
    output [7:0] data_out,
    output interrupt
);
    // CPU 註冊和狀態機
    reg [7:0] accumulator;
    reg [7:0] program_counter;
    reg [7:0] instruction_memory [0:255];
    wire [7:0] instruction = instruction_memory[program_counter];

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            program_counter <= 0;
            accumulator <= 0;
        end else begin
            // 簡單指令解碼
            case (instruction)
                8'b00000001: accumulator <= accumulator + 1; // 加法指令
                8'b00000010: accumulator <= accumulator - 1; // 減法指令
                default: accumulator <= accumulator;
            endcase
            program_counter <= program_counter + 1;
        end
    end

    assign data_out = accumulator;
    assign interrupt = (program_counter == 255); // 模擬簡單中斷
endmodule
```

#### 3.2 **記憶體與外設設計**

```verilog
module memory (
    input clk,
    input [7:0] address,
    input [7:0] data_in,
    input write_enable,
    output [7:0] data_out
);
    reg [7:0] ram [0:255]; // 簡單的 256 字節 SRAM

    always @(posedge clk) begin
        if (write_enable)
            ram[address] <= data_in;
    end

    assign data_out = ram[address];
endmodule
```

#### 3.3 **UART 設計**

```verilog
module uart (
    input clk,
    input [7:0] tx_data,
    input tx_enable,
    output tx_busy
);
    reg [7:0] uart_data;

    always @(posedge clk) begin
        if (tx_enable) begin
            uart_data <= tx_data;
            // 在此處設計 UART 發送邏輯
        end
    end

    assign tx_busy = (uart_data != 8'b00000000); // 假設當傳輸中時，tx_busy 為高
endmodule
```

#### 3.4 **簡單 SoC 整合**

```verilog
module simple_soc(
    input clk,
    input reset,
    input [7:0] uart_tx_data,
    input uart_tx_enable,
    output [7:0] data_out,
    output uart_tx_busy,
    output interrupt
);
    wire [7:0] cpu_data;
    wire cpu_interrupt;
    wire [7:0] memory_data_out;
    wire memory_write_enable;

    // CPU
    simple_cpu cpu_inst (
        .clk(clk),
        .reset(reset),
        .data_out(cpu_data),
        .interrupt(cpu_interrupt)
    );

    // 記憶體
    memory mem_inst (
        .clk(clk),
        .address(cpu_data),
        .data_in(cpu_data),
        .write_enable(memory_write_enable),
        .data_out(memory_data_out)
    );

    // UART
    uart uart_inst (
        .clk(clk),
        .tx_data(uart_tx_data),
        .tx_enable(uart_tx_enable),
        .tx_busy(uart_tx_busy)
    );

    assign data_out = memory_data_out;
    assign interrupt = cpu_interrupt;
endmodule
```

### 4. **結語**

設計一個簡單的 SoC 是嵌入式系統設計中的一個關鍵技能，能夠幫助我們理解硬體元件如何協同工作以實現複雜的功能。這個簡單 SoC 設計示範了如何使用 Verilog 描述處理器、記憶體、外設和中斷控制等基本組件，並展示了它們如何通過總線系統進行協調。在真實世界的 SoC 設計中，這些基本模組將會被擴展和優化以滿足更高效能和更複雜的需求。