0.7
2020.2
May  7 2023
15:24:31
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/ROM_8_8.vhd,1733429444,vhdl,,,,rom_8_8,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/RS232RefComp.vhd,1733429444,vhdl,,,,rs232refcomp,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/cont_mod_N.vhd,1733429444,vhdl,,,,cont_mod_n,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/memoria.vhd,1733429444,vhdl,,,,memoria,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/sis_tot.vhd,1733429444,vhdl,,,,sis_tot,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/sis_tot_tb.vhd,1733429444,vhdl,,,,sis_tot_tb,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/unita_A.vhd,1733429444,vhdl,,,,unita_a,,,,,,,,
Z:/University/Architettura Sistemi Digitali/VHDL/esempi/10_interfaccia_seriale/10_interfaccia_seriale.srcs/sources_1/new/unita_B.vhd,1733429444,vhdl,,,,unita_b,,,,,,,,
