---
title:	Resumen Tema 4					# Título
author: DGIIM	                    	# Nombre del autor
header-includes:      	 	        	# Incluir paquetes en LaTeX
toc: true                   			# Índice
numbersections: false       			# Numeración de secciones
fontsize: 11pt              			# Tamaño de fuente
geometry: margin=1in        			# Tamaño de los márgenes
---

\newpage

# Tema 4

## Lección 11. Microarquitecturas ILP. Cauces superescalares

Como ya sabemos, los procesadores superescalares y VLIW nos permiten
obtener una mayor eficiencia a la hora de procesar cualquier
tarea. Ambos tienen varias unidades de ejecución, pueden ejecutar
varias instrucciones simultáneamente en dichas unidades y además
pueden emitir múltiples instrucciones en paralelo a estas.

Su principal diferencia radica en que en los procesadores
superescalares es el hardware el que debe descubrir el paralelismo en
tanto a las instrucciones que se van captando mientras que los VLIW
requieren un paralelismo explícito (se captan las instrucciones que se
van a emitir juntas a unidades de ejecución).

La micro-arquitectura de los procesaddores VLIW es más sencilla, pues
es el compilador el que debe detectar el paralelismo al seleccionar
las instrucciones que se captarán juntas en la misma palabra de
instrucción.


**ILP(Instruction Level Paralelism):**
Depende de la frecuencia de las dependencias de datos y control, y del
retardo de la operación (tiempo hasta que el resultado de una
operación esté disponible para otra operación que espere dicho
resultado).

**Paralelismo de máquina:**
Viene determinado por el número de instrucciones que pueden captarse y
ejecutarse al mismo tiempo y por la velocidad y mecanismos que usa el
procesador para encontrar las dependencias entre instrucciones.

Existen tres tipos de ordenaciones en una secuencia de instrucciones:
-Orden en el que se captan las instrucciones
-Orden en el que se ejecutan
-Orden en el que se cambian los registros y la memoria



## Lección 12. Consistencia del procesador y Procesamiento de saltos



## Lección 13. Procesamiento VLIW
