<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:23.3523</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.07.09</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0092196</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.07.22</openDate><openNumber>10-2025-0111058</openNumber><originalApplicationDate>2023.09.15</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0122885</originalApplicationNumber><originalExaminationRequestDate>2025.08.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230122885</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 선택 기간에 있어서 게이트 신호선으로 출력되는 신호의 지연 또는 왜곡이 저감된 반도체 장치를 제공하는 것을 과제로 한다. 반도체 장치는 게이트 신호선과, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하는, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로와, 게이트 신호선과 전기적으로 접속되고, 선택 신호 및 비선택 신호가 입력되는 복수의 화소를 가진다. 게이트 신호선이 선택되는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 쌍방은, 게이트 신호선으로 선택 신호를 출력하고, 게이트 신호선이 선택되지 않는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 한쪽은, 게이트 신호선으로 비선택 신호를 출력하고, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 다른쪽은, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하지 않는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 게이트 구동 회로와 제 2 게이트 구동 회로를 갖고,상기 제 1 게이트 구동 회로 및 상기 제 2 게이트 구동 회로는 복수단의 회로를 각각 갖고,상기 회로는 제 1 트랜지스터 내지 제 10 트랜지스터를 갖고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 배선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 배선과 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 4 배선과 전기적으로 접속되고,상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 배선과 전기적으로 접속되고,상기 제 6 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 5 배선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 배선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 9 트랜지스터의 게이트는 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 10 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 배선과 전기적으로 접속되고,상기 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 10 트랜지스터의 게이트는 제 6 배선과 전기적으로 접속되고,상기 제 4 배선은 제 1 클록 신호선으로서의 기능을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 배선은 상기 회로로부터 출력되는 신호를 전달하는 기능을 갖고,상기 제 2 배선은 제 2 클록 신호선으로서의 기능을 갖고,상기 제 3 배선은 전원선으로서의 기능을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 7 트랜지스터의 채널 폭은 상기 제 5 트랜지스터의 채널 폭보다 큰, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 9 트랜지스터의 채널 폭은 상기 제 8 트랜지스터의 채널 폭보다 큰, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 7 트랜지스터의 채널 폭은 상기 제 5 트랜지스터의 채널 폭보다 크고,상기 제 9 트랜지스터의 채널 폭은 상기 제 8 트랜지스터의 채널 폭보다 크고,상기 제 1 배선은 상기 회로로부터 출력되는 신호를 전달하는 기능을 갖고,상기 제 2 배선은 제 2 클록 신호선으로서의 기능을 갖고,상기 제 3 배선은 전원선으로서의 기능을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 1 배선으로서의 기능을 갖는 제 1 도전층과, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖는 제 2 도전층을 갖고,상기 제 1 도전층과 상기 제 2 도전층은, 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치된 절연층이 갖는 복수의 콘택트 홀을 통하여 전기적으로 접속되는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KIMURA, Hajime</engName><name>키무라 하지메</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>UMEZAKI, Atsushi</engName><name>우메자키 아츠시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2010.09.09</priorityApplicationDate><priorityApplicationNumber>JP-P-2010-201621</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-1-2025-0774084-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0891922-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250092196.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c040d70001b624f5d816ad422406a58189501a9e8c3f061b1bfb1c6d3504fe4da325cb4a296bebb2505383063f6cf94bf607db7628af3c4a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0c42753f4473da4be9984fe15be977511a1f50c53e533ce23a91d8f9d6e9f7b72fefc6fc7a5246ea338fa0ce3424382269626c5f5b09558</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>