Timing Analyzer report for ISA
Thu Mar 11 20:46:41 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'Clk'
 22. Slow 1200mV 0C Model Hold: 'Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'Clk'
 30. Fast 1200mV 0C Model Hold: 'Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ISA                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.87        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  38.2%      ;
;     Processors 3-16        ;   3.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.82 MHz ; 74.82 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; Clk   ; -12.365 ; -23036.924        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 1.838 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -2125.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                     ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.365 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.618     ;
; -12.353 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.603     ;
; -12.319 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.282      ; 13.596     ;
; -12.307 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 13.581     ;
; -12.289 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.264      ; 13.548     ;
; -12.284 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.310      ; 13.589     ;
; -12.273 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.300      ; 13.568     ;
; -12.272 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.307      ; 13.574     ;
; -12.270 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.523     ;
; -12.261 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.297      ; 13.553     ;
; -12.258 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.508     ;
; -12.245 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.286      ; 13.526     ;
; -12.243 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.288      ; 13.526     ;
; -12.241 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.494     ;
; -12.233 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.283      ; 13.511     ;
; -12.229 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.479     ;
; -12.226 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 13.508     ;
; -12.214 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.284      ; 13.493     ;
; -12.208 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.316      ; 13.519     ;
; -12.205 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.296      ; 13.496     ;
; -12.197 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 13.498     ;
; -12.194 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.264      ; 13.453     ;
; -12.193 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 13.481     ;
; -12.189 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.274      ; 13.458     ;
; -12.182 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.274      ; 13.451     ;
; -12.177 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.271      ; 13.443     ;
; -12.176 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.060     ; 13.111     ;
; -12.170 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.271      ; 13.436     ;
; -12.169 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.292      ; 13.456     ;
; -12.166 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 13.441     ;
; -12.165 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.264      ; 13.424     ;
; -12.164 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.063     ; 13.096     ;
; -12.163 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.294      ; 13.452     ;
; -12.155 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.300      ; 13.450     ;
; -12.154 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.300      ; 13.449     ;
; -12.154 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.277      ; 13.426     ;
; -12.151 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.291      ; 13.437     ;
; -12.150 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 13.438     ;
; -12.148 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.401     ;
; -12.143 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.297      ; 13.435     ;
; -12.142 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.297      ; 13.434     ;
; -12.139 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.294      ; 13.428     ;
; -12.139 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.308      ; 13.442     ;
; -12.136 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.322      ; 13.453     ;
; -12.136 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.386     ;
; -12.133 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.064     ; 13.064     ;
; -12.129 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.302      ; 13.426     ;
; -12.127 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.291      ; 13.413     ;
; -12.127 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.305      ; 13.427     ;
; -12.124 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.319      ; 13.438     ;
; -12.121 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.371     ;
; -12.121 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.067     ; 13.049     ;
; -12.115 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.254      ; 13.364     ;
; -12.113 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 13.388     ;
; -12.112 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.060     ; 13.047     ;
; -12.107 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.322      ; 13.424     ;
; -12.106 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 13.381     ;
; -12.100 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.054     ; 13.041     ;
; -12.100 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.063     ; 13.032     ;
; -12.097 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 13.379     ;
; -12.095 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.319      ; 13.409     ;
; -12.091 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.344     ;
; -12.090 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.286      ; 13.371     ;
; -12.087 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.300      ; 13.382     ;
; -12.085 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.284      ; 13.364     ;
; -12.079 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.324      ; 13.398     ;
; -12.079 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 13.380     ;
; -12.079 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.329     ;
; -12.078 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 13.379     ;
; -12.075 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 13.349     ;
; -12.072 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.264      ; 13.331     ;
; -12.069 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.315      ; 13.379     ;
; -12.069 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.278      ; 13.342     ;
; -12.067 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.321      ; 13.383     ;
; -12.064 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 13.317     ;
; -12.063 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.300      ; 13.358     ;
; -12.063 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.314      ; 13.372     ;
; -12.062 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 1.000        ; -0.061     ; 12.996     ;
; -12.060 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.286      ; 13.341     ;
; -12.060 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.328      ; 13.383     ;
; -12.059 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2]    ; Clk          ; Clk         ; 1.000        ; -0.061     ; 12.993     ;
; -12.057 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.058     ; 12.994     ;
; -12.057 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.312      ; 13.364     ;
; -12.056 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][1] ; Clk          ; Clk         ; 1.000        ; 0.320      ; 13.371     ;
; -12.054 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[3][6] ; Clk          ; Clk         ; 1.000        ; -0.062     ; 12.987     ;
; -12.053 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][6] ; Clk          ; Clk         ; 1.000        ; -0.062     ; 12.986     ;
; -12.052 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 13.302     ;
; -12.050 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 1.000        ; -0.064     ; 12.981     ;
; -12.048 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.283      ; 13.326     ;
; -12.047 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2]    ; Clk          ; Clk         ; 1.000        ; -0.064     ; 12.978     ;
; -12.044 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][1] ; Clk          ; Clk         ; 1.000        ; 0.317      ; 13.356     ;
; -12.043 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][3] ; Clk          ; Clk         ; 1.000        ; 0.285      ; 13.323     ;
; -12.042 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[3][6] ; Clk          ; Clk         ; 1.000        ; -0.065     ; 12.972     ;
; -12.041 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][6] ; Clk          ; Clk         ; 1.000        ; -0.065     ; 12.971     ;
; -12.040 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.307      ; 13.342     ;
; -12.036 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.054     ; 12.977     ;
; -12.034 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 13.335     ;
; -12.031 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.328      ; 13.354     ;
; -12.031 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][3] ; Clk          ; Clk         ; 1.000        ; 0.282      ; 13.308     ;
; -12.029 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.297      ; 13.321     ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.838 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; 0.072      ; 2.067      ;
; 2.112 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.333      ;
; 2.232 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.065      ; 2.454      ;
; 2.235 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.456      ;
; 2.243 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.464      ;
; 2.255 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.065      ; 2.477      ;
; 2.316 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.068      ; 2.541      ;
; 2.392 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[18][6]      ; Clk          ; Clk         ; 0.000        ; 0.452      ; 3.001      ;
; 2.399 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[255][7]     ; Clk          ; Clk         ; 0.000        ; -0.267     ; 2.289      ;
; 2.462 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[16][6]      ; Clk          ; Clk         ; 0.000        ; 0.422      ; 3.041      ;
; 2.500 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[237][6]     ; Clk          ; Clk         ; 0.000        ; 0.452      ; 3.109      ;
; 2.540 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.761      ;
; 2.543 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][3]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.792      ;
; 2.543 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][2]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.792      ;
; 2.548 ; DataMem:DM|Core[196][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.748      ;
; 2.551 ; DataMem:DM|Core[111][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.047      ; 2.755      ;
; 2.557 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[34][6]      ; Clk          ; Clk         ; 0.000        ; 0.421      ; 3.135      ;
; 2.565 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.786      ;
; 2.565 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[253][6]     ; Clk          ; Clk         ; 0.000        ; 0.422      ; 3.144      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][1]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][5]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][7]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][4]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][3]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][2]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][0]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.572 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][6]      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 2.814      ;
; 2.592 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[62][6]      ; Clk          ; Clk         ; 0.000        ; 0.448      ; 3.197      ;
; 2.598 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[186][6]     ; Clk          ; Clk         ; 0.000        ; 0.484      ; 3.239      ;
; 2.601 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.067      ; 2.825      ;
; 2.621 ; RegFile:RF1|Registers[7][7] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; -0.294     ; 2.484      ;
; 2.621 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[56][7]      ; Clk          ; Clk         ; 0.000        ; 0.076      ; 2.854      ;
; 2.628 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[250][6]     ; Clk          ; Clk         ; 0.000        ; 0.455      ; 3.240      ;
; 2.629 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[245][6]     ; Clk          ; Clk         ; 0.000        ; 0.456      ; 3.242      ;
; 2.629 ; RegFile:RF1|Registers[7][5] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; -0.298     ; 2.488      ;
; 2.631 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.105      ; 2.893      ;
; 2.632 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[28][6]      ; Clk          ; Clk         ; 0.000        ; 0.423      ; 3.212      ;
; 2.640 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[165][6]     ; Clk          ; Clk         ; 0.000        ; 0.456      ; 3.253      ;
; 2.643 ; InstFetch:IF1|ProgCtr[9]    ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.427      ; 3.227      ;
; 2.649 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.860      ;
; 2.651 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[127][6]     ; Clk          ; Clk         ; 0.000        ; 0.455      ; 3.263      ;
; 2.654 ; RegFile:RF1|Registers[7][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.026      ; 2.837      ;
; 2.660 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[181][6]     ; Clk          ; Clk         ; 0.000        ; 0.425      ; 3.242      ;
; 2.667 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[191][6]     ; Clk          ; Clk         ; 0.000        ; 0.455      ; 3.279      ;
; 2.690 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[90][6]      ; Clk          ; Clk         ; 0.000        ; 0.452      ; 3.299      ;
; 2.700 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[2][4] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 2.939      ;
; 2.704 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.925      ;
; 2.712 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[183][6]     ; Clk          ; Clk         ; 0.000        ; 0.448      ; 3.317      ;
; 2.719 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[26][6]      ; Clk          ; Clk         ; 0.000        ; 0.423      ; 3.299      ;
; 2.726 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][1]      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 2.956      ;
; 2.726 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][5]      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 2.956      ;
; 2.726 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][4]      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 2.956      ;
; 2.726 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][3]      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 2.956      ;
; 2.727 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.074      ; 2.958      ;
; 2.728 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[0][4] ; Clk          ; Clk         ; 0.000        ; 0.053      ; 2.938      ;
; 2.730 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.951      ;
; 2.732 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.423      ; 3.312      ;
; 2.733 ; RegFile:RF1|Registers[2][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.052      ; 2.942      ;
; 2.735 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[189][6]     ; Clk          ; Clk         ; 0.000        ; 0.426      ; 3.318      ;
; 2.742 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.418      ; 3.317      ;
; 2.752 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.964      ;
; 2.755 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[247][6]     ; Clk          ; Clk         ; 0.000        ; 0.445      ; 3.357      ;
; 2.759 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[22][6]      ; Clk          ; Clk         ; 0.000        ; 0.424      ; 3.340      ;
; 2.761 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[56][6]      ; Clk          ; Clk         ; 0.000        ; 0.394      ; 3.312      ;
; 2.763 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][5] ; Clk          ; Clk         ; 0.000        ; -0.294     ; 2.626      ;
; 2.763 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[24][6]      ; Clk          ; Clk         ; 0.000        ; 0.385      ; 3.305      ;
; 2.769 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][1] ; Clk          ; Clk         ; 0.000        ; -0.294     ; 2.632      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][1]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][5]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][7]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][3]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][2]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][0]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.771 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.992      ;
; 2.773 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[60][6]      ; Clk          ; Clk         ; 0.000        ; 0.414      ; 3.344      ;
; 2.775 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.055      ; 2.987      ;
; 2.777 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.998      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][1]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][5]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][4]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][3]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][2]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][0]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.777 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.069      ; 3.003      ;
; 2.781 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[6][4] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 3.046      ;
; 2.783 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]    ; Clk          ; Clk         ; 0.000        ; 0.054      ; 2.994      ;
; 2.787 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[30][6]      ; Clk          ; Clk         ; 0.000        ; 0.394      ; 3.338      ;
; 2.792 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[48][6]      ; Clk          ; Clk         ; 0.000        ; 0.451      ; 3.400      ;
; 2.793 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][5]      ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.993      ;
; 2.793 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][4]      ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.993      ;
; 2.793 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][3]      ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.993      ;
; 2.794 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[252][6]     ; Clk          ; Clk         ; 0.000        ; 0.455      ; 3.406      ;
; 2.796 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; 0.070      ; 3.023      ;
; 2.801 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[50][6]      ; Clk          ; Clk         ; 0.000        ; 0.422      ; 3.380      ;
; 2.808 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[167][6]     ; Clk          ; Clk         ; 0.000        ; 0.454      ; 3.419      ;
; 2.809 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[7][4] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 3.045      ;
; 2.824 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[151][6]     ; Clk          ; Clk         ; 0.000        ; 0.471      ; 3.452      ;
; 2.825 ; DataMem:DM|Core[95][2]      ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.095      ; 3.077      ;
; 2.825 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][1]       ; Clk          ; Clk         ; 0.000        ; 0.096      ; 3.078      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.67 MHz ; 82.67 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; Clk   ; -11.097 ; -20467.248       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 1.686 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -2125.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                      ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -11.097 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 12.332     ;
; -11.087 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.321     ;
; -11.025 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.248      ; 12.268     ;
; -11.000 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.276      ; 12.271     ;
; -10.990 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.260     ;
; -10.982 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.259      ; 12.236     ;
; -10.972 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 12.225     ;
; -10.944 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.286      ; 12.225     ;
; -10.934 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 12.169     ;
; -10.934 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.285      ; 12.214     ;
; -10.929 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 12.164     ;
; -10.928 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.284      ; 12.207     ;
; -10.924 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.158     ;
; -10.919 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.153     ;
; -10.915 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.055     ; 11.855     ;
; -10.910 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.267      ; 12.172     ;
; -10.910 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.267      ; 12.172     ;
; -10.905 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.056     ; 11.844     ;
; -10.900 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.266      ; 12.161     ;
; -10.882 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.267      ; 12.144     ;
; -10.877 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.111     ;
; -10.872 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.294      ; 12.161     ;
; -10.872 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.266      ; 12.133     ;
; -10.870 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.268      ; 12.133     ;
; -10.864 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.256      ; 12.115     ;
; -10.862 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.248      ; 12.105     ;
; -10.861 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.095     ;
; -10.860 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.267      ; 12.122     ;
; -10.857 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.251      ; 12.103     ;
; -10.857 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.248      ; 12.100     ;
; -10.854 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.255      ; 12.104     ;
; -10.847 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.250      ; 12.092     ;
; -10.843 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.047     ; 11.791     ;
; -10.842 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.266      ; 12.103     ;
; -10.838 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.108     ;
; -10.837 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.283      ; 12.115     ;
; -10.836 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.251      ; 12.082     ;
; -10.832 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.265      ; 12.092     ;
; -10.829 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.056     ; 11.768     ;
; -10.827 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.282      ; 12.104     ;
; -10.826 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.250      ; 12.071     ;
; -10.819 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.266      ; 12.080     ;
; -10.819 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.057     ; 11.757     ;
; -10.813 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 12.048     ;
; -10.813 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.294      ; 12.102     ;
; -10.810 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.080     ;
; -10.809 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.276      ; 12.080     ;
; -10.809 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.265      ; 12.069     ;
; -10.808 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.276      ; 12.079     ;
; -10.804 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.263      ; 12.062     ;
; -10.803 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.037     ;
; -10.803 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 12.091     ;
; -10.802 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 12.037     ;
; -10.799 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.069     ;
; -10.798 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.276      ; 12.069     ;
; -10.798 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.068     ;
; -10.796 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 12.084     ;
; -10.794 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.262      ; 12.051     ;
; -10.793 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 12.081     ;
; -10.792 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.264      ; 12.051     ;
; -10.792 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 12.026     ;
; -10.786 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.292      ; 12.073     ;
; -10.785 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.259      ; 12.039     ;
; -10.783 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.267      ; 12.045     ;
; -10.783 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.292      ; 12.070     ;
; -10.780 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.050     ;
; -10.779 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][6] ; Clk          ; Clk         ; 1.000        ; -0.054     ; 11.720     ;
; -10.778 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[3][6] ; Clk          ; Clk         ; 1.000        ; -0.054     ; 11.719     ;
; -10.777 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.290      ; 12.062     ;
; -10.773 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.266      ; 12.034     ;
; -10.771 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 1.000        ; -0.056     ; 11.710     ;
; -10.770 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.274      ; 12.039     ;
; -10.769 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.055     ; 11.709     ;
; -10.769 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][6] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 11.709     ;
; -10.768 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2]    ; Clk          ; Clk         ; 1.000        ; -0.056     ; 11.707     ;
; -10.768 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[3][6] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 11.708     ;
; -10.767 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.289      ; 12.051     ;
; -10.765 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.291      ; 12.051     ;
; -10.764 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.275      ; 12.034     ;
; -10.764 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.259      ; 12.018     ;
; -10.762 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 12.015     ;
; -10.761 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 1.000        ; -0.057     ; 11.699     ;
; -10.759 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 11.994     ;
; -10.759 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.056     ; 11.698     ;
; -10.758 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2]    ; Clk          ; Clk         ; 1.000        ; -0.057     ; 11.696     ;
; -10.757 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.048     ; 11.704     ;
; -10.749 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.239      ; 11.983     ;
; -10.747 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.274      ; 12.016     ;
; -10.746 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.258      ; 11.999     ;
; -10.741 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.248      ; 11.984     ;
; -10.741 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.302      ; 12.038     ;
; -10.740 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][3] ; Clk          ; Clk         ; 1.000        ; 0.261      ; 11.996     ;
; -10.737 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.284      ; 12.016     ;
; -10.736 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.284      ; 12.015     ;
; -10.732 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.271      ; 11.998     ;
; -10.730 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.248      ; 11.973     ;
; -10.730 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][3] ; Clk          ; Clk         ; 1.000        ; 0.260      ; 11.985     ;
; -10.729 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][2] ; Clk          ; Clk         ; 1.000        ; 0.240      ; 11.964     ;
; -10.724 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.285      ; 12.004     ;
; -10.724 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 12.020     ;
+---------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.686 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.892      ;
; 1.925 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.125      ;
; 2.033 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.234      ;
; 2.041 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.241      ;
; 2.049 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.250      ;
; 2.053 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.254      ;
; 2.105 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.306      ;
; 2.195 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[18][6]      ; Clk          ; Clk         ; 0.000        ; 0.414      ; 2.753      ;
; 2.200 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[255][7]     ; Clk          ; Clk         ; 0.000        ; -0.248     ; 2.096      ;
; 2.259 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[16][6]      ; Clk          ; Clk         ; 0.000        ; 0.386      ; 2.789      ;
; 2.300 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][3]      ; Clk          ; Clk         ; 0.000        ; 0.086      ; 2.530      ;
; 2.300 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][2]      ; Clk          ; Clk         ; 0.000        ; 0.086      ; 2.530      ;
; 2.302 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[237][6]     ; Clk          ; Clk         ; 0.000        ; 0.409      ; 2.855      ;
; 2.311 ; DataMem:DM|Core[196][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 2.498      ;
; 2.312 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.513      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][1]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][5]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][7]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][4]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][3]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][2]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][0]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.317 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][6]      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.328 ; DataMem:DM|Core[111][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 2.512      ;
; 2.347 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[34][6]      ; Clk          ; Clk         ; 0.000        ; 0.384      ; 2.875      ;
; 2.356 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.556      ;
; 2.358 ; RegFile:RF1|Registers[7][7] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; -0.266     ; 2.236      ;
; 2.364 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[253][6]     ; Clk          ; Clk         ; 0.000        ; 0.380      ; 2.888      ;
; 2.368 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.057      ; 2.569      ;
; 2.375 ; RegFile:RF1|Registers[7][5] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; -0.276     ; 2.243      ;
; 2.389 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[62][6]      ; Clk          ; Clk         ; 0.000        ; 0.405      ; 2.938      ;
; 2.395 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[186][6]     ; Clk          ; Clk         ; 0.000        ; 0.439      ; 2.978      ;
; 2.399 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[56][7]      ; Clk          ; Clk         ; 0.000        ; 0.068      ; 2.611      ;
; 2.405 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.097      ; 2.646      ;
; 2.409 ; RegFile:RF1|Registers[7][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.025      ; 2.578      ;
; 2.410 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.047      ; 2.601      ;
; 2.413 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[28][6]      ; Clk          ; Clk         ; 0.000        ; 0.387      ; 2.944      ;
; 2.424 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[250][6]     ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.979      ;
; 2.424 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[245][6]     ; Clk          ; Clk         ; 0.000        ; 0.412      ; 2.980      ;
; 2.427 ; InstFetch:IF1|ProgCtr[9]    ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.394      ; 2.965      ;
; 2.434 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[165][6]     ; Clk          ; Clk         ; 0.000        ; 0.414      ; 2.992      ;
; 2.439 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[127][6]     ; Clk          ; Clk         ; 0.000        ; 0.417      ; 3.000      ;
; 2.439 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[2][4] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 2.661      ;
; 2.453 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[181][6]     ; Clk          ; Clk         ; 0.000        ; 0.383      ; 2.980      ;
; 2.461 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[191][6]     ; Clk          ; Clk         ; 0.000        ; 0.412      ; 3.017      ;
; 2.462 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][1]      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 2.680      ;
; 2.462 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][5]      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 2.680      ;
; 2.462 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][4]      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 2.680      ;
; 2.462 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][3]      ; Clk          ; Clk         ; 0.000        ; 0.074      ; 2.680      ;
; 2.466 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[90][6]      ; Clk          ; Clk         ; 0.000        ; 0.414      ; 3.024      ;
; 2.466 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[0][4] ; Clk          ; Clk         ; 0.000        ; 0.050      ; 2.660      ;
; 2.476 ; RegFile:RF1|Registers[2][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.050      ; 2.670      ;
; 2.477 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][5] ; Clk          ; Clk         ; 0.000        ; -0.266     ; 2.355      ;
; 2.481 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.065      ; 2.690      ;
; 2.482 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.682      ;
; 2.484 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][1] ; Clk          ; Clk         ; 0.000        ; -0.266     ; 2.362      ;
; 2.494 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[26][6]      ; Clk          ; Clk         ; 0.000        ; 0.386      ; 3.024      ;
; 2.499 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.048      ; 2.691      ;
; 2.500 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.700      ;
; 2.507 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.389      ; 3.040      ;
; 2.508 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[183][6]     ; Clk          ; Clk         ; 0.000        ; 0.405      ; 3.057      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][1]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][5]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][7]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][3]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][2]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][0]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.512 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.718      ;
; 2.515 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.048      ; 2.707      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][1]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][5]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][4]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][3]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][2]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][0]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 2.731      ;
; 2.521 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][5]      ; Clk          ; Clk         ; 0.000        ; 0.046      ; 2.711      ;
; 2.521 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][4]      ; Clk          ; Clk         ; 0.000        ; 0.046      ; 2.711      ;
; 2.521 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][3]      ; Clk          ; Clk         ; 0.000        ; 0.046      ; 2.711      ;
; 2.522 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[6][4] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 2.764      ;
; 2.524 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.380      ; 3.048      ;
; 2.525 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[189][6]     ; Clk          ; Clk         ; 0.000        ; 0.384      ; 3.053      ;
; 2.525 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]    ; Clk          ; Clk         ; 0.000        ; 0.047      ; 2.716      ;
; 2.531 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; 0.064      ; 2.739      ;
; 2.537 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[56][6]      ; Clk          ; Clk         ; 0.000        ; 0.360      ; 3.041      ;
; 2.538 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[24][6]      ; Clk          ; Clk         ; 0.000        ; 0.353      ; 3.035      ;
; 2.542 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[22][6]      ; Clk          ; Clk         ; 0.000        ; 0.387      ; 3.073      ;
; 2.543 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[60][6]      ; Clk          ; Clk         ; 0.000        ; 0.381      ; 3.068      ;
; 2.544 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]    ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.744      ;
; 2.547 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[247][6]     ; Clk          ; Clk         ; 0.000        ; 0.402      ; 3.093      ;
; 2.547 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[7][4] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 2.761      ;
; 2.553 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[6][5] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 2.795      ;
; 2.558 ; RegFile:RF1|Registers[7][6] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; -0.256     ; 2.446      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][1]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][5]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][7]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][4]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][2]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
; 2.562 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][0]       ; Clk          ; Clk         ; 0.000        ; 0.092      ; 2.798      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -6.975 ; -12783.325        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 1.014 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -2310.844                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                     ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.975 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 8.096      ;
; -6.975 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 8.120      ;
; -6.949 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 8.070      ;
; -6.949 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 8.094      ;
; -6.929 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 8.063      ;
; -6.919 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.162      ; 8.068      ;
; -6.917 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.145      ; 8.049      ;
; -6.917 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.169      ; 8.073      ;
; -6.903 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 8.037      ;
; -6.893 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.162      ; 8.042      ;
; -6.888 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 8.009      ;
; -6.882 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 8.025      ;
; -6.876 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.149      ; 8.012      ;
; -6.871 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 8.016      ;
; -6.862 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.983      ;
; -6.861 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.173      ; 8.021      ;
; -6.856 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 7.999      ;
; -6.855 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.144      ; 7.986      ;
; -6.852 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.973      ;
; -6.850 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.149      ; 7.986      ;
; -6.848 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 7.986      ;
; -6.847 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 7.992      ;
; -6.839 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.035     ; 7.791      ;
; -6.833 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.166      ; 7.986      ;
; -6.830 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.145      ; 7.962      ;
; -6.829 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.144      ; 7.960      ;
; -6.826 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.947      ;
; -6.824 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.167      ; 7.978      ;
; -6.822 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 7.960      ;
; -6.821 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 7.959      ;
; -6.821 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 7.966      ;
; -6.818 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.160      ; 7.965      ;
; -6.817 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.133      ; 7.937      ;
; -6.817 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.157      ; 7.961      ;
; -6.813 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.035     ; 7.765      ;
; -6.811 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.953      ;
; -6.807 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.166      ; 7.960      ;
; -6.804 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.144      ; 7.935      ;
; -6.798 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.919      ;
; -6.798 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[5][4] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 7.943      ;
; -6.797 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.939      ;
; -6.796 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.953      ;
; -6.795 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 7.933      ;
; -6.794 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][3] ; Clk          ; Clk         ; 1.000        ; 0.145      ; 7.926      ;
; -6.791 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 7.936      ;
; -6.790 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2] ; Clk          ; Clk         ; 1.000        ; 0.162      ; 7.939      ;
; -6.789 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][2] ; Clk          ; Clk         ; 1.000        ; 0.169      ; 7.945      ;
; -6.787 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][2] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.944      ;
; -6.786 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.171      ; 7.944      ;
; -6.785 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.927      ;
; -6.784 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.905      ;
; -6.782 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.924      ;
; -6.781 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 1.000        ; -0.024     ; 7.744      ;
; -6.779 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][2] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.900      ;
; -6.778 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.935      ;
; -6.778 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.144      ; 7.909      ;
; -6.775 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2] ; Clk          ; Clk         ; 1.000        ; 0.177      ; 7.939      ;
; -6.771 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.146      ; 7.904      ;
; -6.770 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.927      ;
; -6.765 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.158      ; 7.910      ;
; -6.763 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[0][0] ; Clk          ; Clk         ; 1.000        ; 0.162      ; 7.912      ;
; -6.761 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.161      ; 7.909      ;
; -6.761 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][2] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.918      ;
; -6.760 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.171      ; 7.918      ;
; -6.759 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.880      ;
; -6.758 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.879      ;
; -6.756 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.898      ;
; -6.755 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.037     ; 7.705      ;
; -6.753 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1] ; Clk          ; Clk         ; 1.000        ; 0.166      ; 7.906      ;
; -6.753 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][2] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.874      ;
; -6.752 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 7.895      ;
; -6.752 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][0] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 7.886      ;
; -6.752 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.170      ; 7.909      ;
; -6.746 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.035     ; 7.698      ;
; -6.746 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][1] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.888      ;
; -6.744 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.149      ; 7.880      ;
; -6.742 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][0] ; Clk          ; Clk         ; 1.000        ; 0.162      ; 7.891      ;
; -6.739 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.860      ;
; -6.738 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][1] ; Clk          ; Clk         ; 1.000        ; 0.181      ; 7.906      ;
; -6.737 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.171      ; 7.895      ;
; -6.733 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][1] ; Clk          ; Clk         ; 1.000        ; 0.169      ; 7.889      ;
; -6.733 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][5] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.854      ;
; -6.730 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 7.675      ;
; -6.730 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.133      ; 7.850      ;
; -6.729 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[3][6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 7.674      ;
; -6.729 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][2] ; Clk          ; Clk         ; 1.000        ; 0.181      ; 7.897      ;
; -6.729 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 1.000        ; -0.037     ; 7.679      ;
; -6.728 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][4] ; Clk          ; Clk         ; 1.000        ; 0.182      ; 7.897      ;
; -6.726 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][1] ; Clk          ; Clk         ; 1.000        ; 0.145      ; 7.858      ;
; -6.726 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[0][5] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 7.869      ;
; -6.724 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[0][2] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 7.866      ;
; -6.724 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][7] ; Clk          ; Clk         ; 1.000        ; 0.166      ; 7.877      ;
; -6.721 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][2] ; Clk          ; Clk         ; 1.000        ; 0.145      ; 7.853      ;
; -6.720 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][7] ; Clk          ; Clk         ; 1.000        ; 0.181      ; 7.888      ;
; -6.720 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 1.000        ; -0.035     ; 7.672      ;
; -6.718 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][0] ; Clk          ; Clk         ; 1.000        ; 0.148      ; 7.853      ;
; -6.718 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][5] ; Clk          ; Clk         ; 1.000        ; 0.149      ; 7.854      ;
; -6.713 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.834      ;
; -6.711 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][0] ; Clk          ; Clk         ; 1.000        ; 0.134      ; 7.832      ;
; -6.711 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][5] ; Clk          ; Clk         ; 1.000        ; 0.171      ; 7.869      ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.014 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.137      ;
; 1.146 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.267      ;
; 1.210 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.330      ;
; 1.216 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.337      ;
; 1.247 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.368      ;
; 1.268 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.388      ;
; 1.271 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.038      ; 1.393      ;
; 1.329 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[255][7]     ; Clk          ; Clk         ; 0.000        ; -0.146     ; 1.267      ;
; 1.332 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[18][6]      ; Clk          ; Clk         ; 0.000        ; 0.249      ; 1.665      ;
; 1.359 ; DataMem:DM|Core[111][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.030      ; 1.473      ;
; 1.363 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[16][6]      ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.681      ;
; 1.373 ; DataMem:DM|Core[196][2]     ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.479      ;
; 1.383 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][3]      ; Clk          ; Clk         ; 0.000        ; 0.049      ; 1.516      ;
; 1.383 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[16][2]      ; Clk          ; Clk         ; 0.000        ; 0.049      ; 1.516      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][1]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][5]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][7]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][4]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][3]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][2]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][0]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.397 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[92][6]      ; Clk          ; Clk         ; 0.000        ; 0.051      ; 1.532      ;
; 1.405 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[237][6]     ; Clk          ; Clk         ; 0.000        ; 0.254      ; 1.743      ;
; 1.409 ; RegFile:RF1|Registers[7][5] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; -0.163     ; 1.330      ;
; 1.420 ; RegFile:RF1|Registers[7][7] ; InstFetch:IF1|ProgCtr[1]    ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.349      ;
; 1.432 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[253][6]     ; Clk          ; Clk         ; 0.000        ; 0.238      ; 1.754      ;
; 1.439 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.583      ;
; 1.439 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[62][6]      ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.768      ;
; 1.439 ; RegFile:RF1|Registers[1][7] ; DataMem:DM|Core[56][7]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.568      ;
; 1.442 ; RegFile:RF1|Registers[7][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.012      ; 1.538      ;
; 1.443 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[34][6]      ; Clk          ; Clk         ; 0.000        ; 0.230      ; 1.757      ;
; 1.444 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[2][4] ; Clk          ; Clk         ; 0.000        ; 0.052      ; 1.580      ;
; 1.445 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.565      ;
; 1.456 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[186][6]     ; Clk          ; Clk         ; 0.000        ; 0.269      ; 1.809      ;
; 1.459 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[0][4] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.579      ;
; 1.460 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[28][6]      ; Clk          ; Clk         ; 0.000        ; 0.236      ; 1.780      ;
; 1.460 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[127][6]     ; Clk          ; Clk         ; 0.000        ; 0.251      ; 1.795      ;
; 1.463 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[245][6]     ; Clk          ; Clk         ; 0.000        ; 0.256      ; 1.803      ;
; 1.465 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.585      ;
; 1.469 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.590      ;
; 1.470 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[250][6]     ; Clk          ; Clk         ; 0.000        ; 0.255      ; 1.809      ;
; 1.478 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[90][6]      ; Clk          ; Clk         ; 0.000        ; 0.250      ; 1.812      ;
; 1.478 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][1]      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 1.606      ;
; 1.478 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][5]      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 1.606      ;
; 1.478 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][4]      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 1.606      ;
; 1.478 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[43][3]      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 1.606      ;
; 1.482 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[181][6]     ; Clk          ; Clk         ; 0.000        ; 0.239      ; 1.805      ;
; 1.484 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[165][6]     ; Clk          ; Clk         ; 0.000        ; 0.257      ; 1.825      ;
; 1.487 ; RegFile:RF1|Registers[2][3] ; DataMem:DM|Core[255][3]     ; Clk          ; Clk         ; 0.000        ; 0.026      ; 1.597      ;
; 1.489 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[191][6]     ; Clk          ; Clk         ; 0.000        ; 0.255      ; 1.828      ;
; 1.492 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][5] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.421      ;
; 1.493 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][1] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.422      ;
; 1.494 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[26][6]      ; Clk          ; Clk         ; 0.000        ; 0.235      ; 1.813      ;
; 1.499 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]    ; Clk          ; Clk         ; 0.000        ; 0.024      ; 1.607      ;
; 1.503 ; InstFetch:IF1|ProgCtr[9]    ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.824      ;
; 1.503 ; DataMem:DM|Core[95][2]      ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.637      ;
; 1.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][5]      ; Clk          ; Clk         ; 0.000        ; 0.028      ; 1.628      ;
; 1.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][4]      ; Clk          ; Clk         ; 0.000        ; 0.028      ; 1.628      ;
; 1.516 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[59][3]      ; Clk          ; Clk         ; 0.000        ; 0.028      ; 1.628      ;
; 1.518 ; DataMem:DM|Core[41][2]      ; RegFile:RF1|Registers[3][2] ; Clk          ; Clk         ; 0.000        ; 0.047      ; 1.649      ;
; 1.519 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[189][6]     ; Clk          ; Clk         ; 0.000        ; 0.240      ; 1.843      ;
; 1.520 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.838      ;
; 1.520 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[183][6]     ; Clk          ; Clk         ; 0.000        ; 0.251      ; 1.855      ;
; 1.520 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[6][4] ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.664      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][1]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][5]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][7]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][4]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][3]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][2]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][0]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.524 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[58][6]      ; Clk          ; Clk         ; 0.000        ; 0.039      ; 1.647      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][1]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][5]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][7]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][3]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][2]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][0]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.527 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.033      ; 1.644      ;
; 1.528 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[22][6]      ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.849      ;
; 1.532 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]    ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.664      ;
; 1.534 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[7][4] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.663      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][1]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][5]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][7]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][4]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][2]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[1][0]       ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.681      ;
; 1.535 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[56][6]      ; Clk          ; Clk         ; 0.000        ; 0.219      ; 1.838      ;
; 1.535 ; RegFile:RF1|Registers[7][6] ; DataMem:DM|Core[255][6]     ; Clk          ; Clk         ; 0.000        ; -0.156     ; 1.463      ;
; 1.538 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[247][6]     ; Clk          ; Clk         ; 0.000        ; 0.249      ; 1.871      ;
; 1.538 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.658      ;
; 1.539 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[5][6]       ; Clk          ; Clk         ; 0.000        ; 0.228      ; 1.851      ;
; 1.542 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[30][6]      ; Clk          ; Clk         ; 0.000        ; 0.220      ; 1.846      ;
; 1.543 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[6][5] ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.687      ;
; 1.543 ; RegFile:RF1|Registers[1][6] ; DataMem:DM|Core[50][6]      ; Clk          ; Clk         ; 0.000        ; 0.232      ; 1.859      ;
; 1.543 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[62][5]      ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.677      ;
; 1.543 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[62][4]      ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.677      ;
; 1.543 ; RegFile:RF1|Registers[7][7] ; DataMem:DM|Core[62][6]      ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.677      ;
; 1.543 ; RegFile:RF1|Registers[7][7] ; RegFile:RF1|Registers[3][4] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.472      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.365    ; 1.014 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -12.365    ; 1.014 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23036.924 ; 0.0   ; 0.0      ; 0.0     ; -2310.844           ;
;  Clk             ; -23036.924 ; 0.000 ; N/A      ; N/A     ; -2310.844           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 65837541 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 65837541 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2068  ; 2068 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Mar 11 20:46:38 2021
Info: Command: quartus_sta ISA -c ISA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ISA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.365          -23036.924 Clk 
Info (332146): Worst-case hold slack is 1.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.838               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2125.000 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.097          -20467.248 Clk 
Info (332146): Worst-case hold slack is 1.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.686               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2125.000 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.975          -12783.325 Clk 
Info (332146): Worst-case hold slack is 1.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.014               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2310.844 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4968 megabytes
    Info: Processing ended: Thu Mar 11 20:46:41 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


