TimeQuest Timing Analyzer report for proc
Fri Mar 09 13:32:44 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                 ;
; clkDivSel:U1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDivSel:U1|clkOut } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 279.02 MHz ; 279.02 MHz      ; clkDivSel:U1|clkOut ;                                                               ;
; 296.21 MHz ; 250.0 MHz       ; clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U1|clkOut ; -2.584 ; -57.247       ;
; clk                 ; -2.376 ; -84.948       ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.174 ; -0.174        ;
; clkDivSel:U1|clkOut ; 0.357  ; 0.000         ;
+---------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk                 ; -3.000 ; -57.000            ;
; clkDivSel:U1|clkOut ; -1.000 ; -27.000            ;
+---------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'                                                                                                      ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.584 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.517      ;
; -2.524 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.457      ;
; -2.493 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.426      ;
; -2.476 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.409      ;
; -2.448 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.381      ;
; -2.447 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.380      ;
; -2.425 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.358      ;
; -2.415 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.348      ;
; -2.406 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.339      ;
; -2.404 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.337      ;
; -2.385 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.318      ;
; -2.364 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.297      ;
; -2.360 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.293      ;
; -2.339 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.272      ;
; -2.338 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.271      ;
; -2.334 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.267      ;
; -2.320 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.253      ;
; -2.317 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.250      ;
; -2.315 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.248      ;
; -2.296 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.229      ;
; -2.296 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.229      ;
; -2.287 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.220      ;
; -2.275 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.208      ;
; -2.261 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.194      ;
; -2.258 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.191      ;
; -2.255 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.188      ;
; -2.248 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.248 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.248 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.248 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.248 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.247 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.180      ;
; -2.226 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.159      ;
; -2.225 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.158      ;
; -2.218 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.151      ;
; -2.205 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.138      ;
; -2.203 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.136      ;
; -2.200 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.133      ;
; -2.199 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.132      ;
; -2.193 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.126      ;
; -2.193 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.126      ;
; -2.187 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.120      ;
; -2.185 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.118      ;
; -2.184 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.117      ;
; -2.184 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.117      ;
; -2.181 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.114      ;
; -2.181 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.114      ;
; -2.180 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.113      ;
; -2.175 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.107      ;
; -2.174 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.107      ;
; -2.172 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.105      ;
; -2.161 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.094      ;
; -2.154 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.087      ;
; -2.150 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.083      ;
; -2.149 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.082      ;
; -2.147 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.080      ;
; -2.145 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.078      ;
; -2.140 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.073      ;
; -2.139 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.072      ;
; -2.128 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.061      ;
; -2.124 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.057      ;
; -2.123 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.056      ;
; -2.122 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.054      ;
; -2.122 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.054      ;
; -2.122 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.054      ;
; -2.122 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.054      ;
; -2.118 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.051      ;
; -2.118 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.051      ;
; -2.118 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.051      ;
; -2.118 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.051      ;
; -2.117 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.050      ;
; -2.117 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.050      ;
; -2.116 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.048      ;
; -2.102 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.035      ;
; -2.101 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.033      ;
; -2.097 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.030      ;
; -2.097 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.030      ;
; -2.096 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.029      ;
; -2.089 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.022      ;
; -2.089 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.022      ;
; -2.088 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.021      ;
; -2.085 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.018      ;
; -2.084 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.017      ;
; -2.077 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.010      ;
; -2.074 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.007      ;
; -2.074 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.007      ;
; -2.074 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.007      ;
; -2.074 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.007      ;
; -2.073 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.063     ; 3.005      ;
; -2.070 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.003      ;
; -2.069 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.002      ;
; -2.067 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 3.000      ;
; -2.064 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.997      ;
; -2.063 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.996      ;
; -2.059 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.992      ;
; -2.059 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.992      ;
; -2.059 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.992      ;
; -2.059 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.992      ;
; -2.059 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.992      ;
; -2.057 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 2.990      ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.376 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.311      ;
; -2.372 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.306      ;
; -2.372 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.306      ;
; -2.372 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.306      ;
; -2.365 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.299      ;
; -2.354 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.288      ;
; -2.342 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.276      ;
; -2.340 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.275      ;
; -2.322 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.256      ;
; -2.314 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.249      ;
; -2.308 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.242      ;
; -2.267 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.208      ;
; -2.259 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.193      ;
; -2.251 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.191      ;
; -2.251 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.191      ;
; -2.251 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.191      ;
; -2.249 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.183      ;
; -2.234 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.168      ;
; -2.224 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.158      ;
; -2.221 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.155      ;
; -2.204 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.138      ;
; -2.190 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.124      ;
; -2.188 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.123      ;
; -2.160 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.095      ;
; -2.158 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.098      ;
; -2.155 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.095      ;
; -2.151 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.085      ;
; -2.148 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.082      ;
; -2.131 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.065      ;
; -2.129 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.063      ;
; -2.129 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.070      ;
; -2.124 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.058      ;
; -2.117 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.051      ;
; -2.116 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.050      ;
; -2.115 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.049      ;
; -2.114 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.055      ;
; -2.112 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.046      ;
; -2.108 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.049      ;
; -2.098 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.038      ;
; -2.096 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.030      ;
; -2.093 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.027      ;
; -2.092 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.026      ;
; -2.082 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.017      ;
; -2.081 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.016      ;
; -2.081 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.016      ;
; -2.081 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.016      ;
; -2.081 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.016      ;
; -2.080 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.014      ;
; -2.080 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.014      ;
; -2.078 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.012      ;
; -2.078 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.019      ;
; -2.077 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.011      ;
; -2.076 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.010      ;
; -2.076 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.010      ;
; -2.069 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.003      ;
; -2.069 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.003      ;
; -2.068 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.003      ;
; -2.068 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.002      ;
; -2.066 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.000      ;
; -2.065 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.999      ;
; -2.065 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.999      ;
; -2.057 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.991      ;
; -2.054 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.988      ;
; -2.052 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.986      ;
; -2.052 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.986      ;
; -2.052 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.986      ;
; -2.050 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.985      ;
; -2.046 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.981      ;
; -2.046 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.980      ;
; -2.045 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.045 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.045 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.045 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.980      ;
; -2.044 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.984      ;
; -2.043 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.977      ;
; -2.042 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.982      ;
; -2.041 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.975      ;
; -2.040 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.980      ;
; -2.039 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.979      ;
; -2.037 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.977      ;
; -2.035 ; clkDivSel:U1|count1[19] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.976      ;
; -2.032 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.967      ;
; -2.029 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.963      ;
; -2.029 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.964      ;
; -2.029 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.964      ;
; -2.026 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.961      ;
; -2.025 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.960      ;
; -2.025 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.960      ;
; -2.025 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.966      ;
; -2.022 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.022 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.962      ;
; -2.020 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.954      ;
; -2.019 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.011 ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[25] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.939      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.174 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.402      ; 2.614      ;
; 0.359  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.392  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.609      ;
; 0.403  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.402      ; 2.691      ;
; 0.558  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.560  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.777      ;
; 0.560  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.777      ;
; 0.562  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.780      ;
; 0.565  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.782      ;
; 0.570  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.574  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.574  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.574  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.575  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.576  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.576  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.832  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.835  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.052      ;
; 0.837  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.054      ;
; 0.845  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.062      ;
; 0.845  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.850  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.067      ;
; 0.851  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.069      ;
; 0.854  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.071      ;
; 0.858  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.076      ;
; 0.860  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.077      ;
; 0.861  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.861  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.861  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.862  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.863  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.863  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.863  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.864  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.865  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.865  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.871  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.082      ;
; 0.873  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.084      ;
; 0.942  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.945  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.162      ;
; 0.947  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.164      ;
; 0.947  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.164      ;
; 0.949  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.166      ;
; 0.955  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.172      ;
; 0.956  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.957  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.958  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.175      ;
; 0.958  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.960  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.177      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'                                                                                                      ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.357 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.707 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.926      ;
; 0.733 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.952      ;
; 0.797 ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.016      ;
; 0.865 ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.084      ;
; 0.879 ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.098      ;
; 0.909 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.128      ;
; 0.955 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.174      ;
; 0.980 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.199      ;
; 0.997 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.216      ;
; 1.000 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.219      ;
; 1.012 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.231      ;
; 1.047 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.267      ;
; 1.059 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.278      ;
; 1.075 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.294      ;
; 1.077 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.296      ;
; 1.078 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.297      ;
; 1.078 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.297      ;
; 1.078 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.297      ;
; 1.119 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.338      ;
; 1.131 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.350      ;
; 1.143 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.362      ;
; 1.145 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.364      ;
; 1.154 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.374      ;
; 1.172 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.391      ;
; 1.199 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.419      ;
; 1.199 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.419      ;
; 1.200 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.419      ;
; 1.206 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.425      ;
; 1.210 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.430      ;
; 1.225 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.444      ;
; 1.235 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.454      ;
; 1.254 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.473      ;
; 1.259 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.478      ;
; 1.263 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.482      ;
; 1.266 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.485      ;
; 1.278 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.497      ;
; 1.291 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.510      ;
; 1.296 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.515      ;
; 1.302 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.521      ;
; 1.303 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.522      ;
; 1.304 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.524      ;
; 1.321 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.540      ;
; 1.332 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.551      ;
; 1.351 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.570      ;
; 1.354 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.573      ;
; 1.356 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.576      ;
; 1.356 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.575      ;
; 1.356 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.575      ;
; 1.378 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.597      ;
; 1.379 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.598      ;
; 1.379 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.598      ;
; 1.381 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.601      ;
; 1.381 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.601      ;
; 1.386 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.605      ;
; 1.391 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.610      ;
; 1.395 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.614      ;
; 1.407 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.626      ;
; 1.408 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.628      ;
; 1.412 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.631      ;
; 1.413 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.632      ;
; 1.420 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.639      ;
; 1.423 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.642      ;
; 1.429 ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.648      ;
; 1.433 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.652      ;
; 1.442 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.661      ;
; 1.442 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.661      ;
; 1.446 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.665      ;
; 1.455 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.675      ;
; 1.480 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.700      ;
; 1.498 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.717      ;
; 1.498 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.717      ;
; 1.506 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.725      ;
; 1.510 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.729      ;
; 1.522 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.741      ;
; 1.523 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.742      ;
; 1.527 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.746      ;
; 1.534 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.753      ;
; 1.539 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.759      ;
; 1.541 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.760      ;
; 1.542 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.063      ; 1.762      ;
; 1.547 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.766      ;
; 1.548 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.767      ;
; 1.553 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.772      ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|iDataIn[0]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|irst|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; 3.117 ; 3.643 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; -1.266 ; -1.722 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 6.052 ; 6.071 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 6.449 ; 6.459 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 6.334 ; 6.375 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 6.299 ; 6.322 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 6.119 ; 6.154 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 6.449 ; 6.459 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 6.289 ; 6.314 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 6.289 ; 6.314 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 6.272 ; 6.282 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 6.029 ; 6.044 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 6.595 ; 6.600 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 6.548 ; 6.573 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 5.920 ; 5.938 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 5.867 ; 5.882 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 6.161 ; 6.200 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 6.128 ; 6.149 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 5.954 ; 5.986 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 6.272 ; 6.281 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 6.118 ; 6.141 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 6.118 ; 6.141 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 6.101 ; 6.110 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 5.867 ; 5.882 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 6.411 ; 6.415 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 6.366 ; 6.389 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 309.31 MHz ; 309.31 MHz      ; clkDivSel:U1|clkOut ;                                                               ;
; 327.12 MHz ; 250.0 MHz       ; clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U1|clkOut ; -2.233 ; -48.855       ;
; clk                 ; -2.057 ; -69.934       ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.168 ; -0.168        ;
; clkDivSel:U1|clkOut ; 0.313  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -57.000           ;
; clkDivSel:U1|clkOut ; -1.000 ; -27.000           ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.233 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.174      ;
; -2.162 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 3.104      ;
; -2.152 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 3.094      ;
; -2.103 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.044      ;
; -2.102 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.043      ;
; -2.097 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.038      ;
; -2.089 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.030      ;
; -2.073 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.014      ;
; -2.064 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 3.005      ;
; -2.055 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.996      ;
; -2.033 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.975      ;
; -2.023 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.965      ;
; -2.016 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.958      ;
; -2.005 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 2.945      ;
; -2.004 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 2.944      ;
; -1.988 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.929      ;
; -1.986 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.927      ;
; -1.977 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.918      ;
; -1.976 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.918      ;
; -1.969 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.911      ;
; -1.961 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.902      ;
; -1.949 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.890      ;
; -1.949 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.890      ;
; -1.949 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.890      ;
; -1.949 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.890      ;
; -1.939 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.881      ;
; -1.938 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.880      ;
; -1.937 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.878      ;
; -1.936 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.878      ;
; -1.933 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.875      ;
; -1.930 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.871      ;
; -1.921 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.862      ;
; -1.908 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.850      ;
; -1.904 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.845      ;
; -1.896 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.838      ;
; -1.896 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.837      ;
; -1.888 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.830      ;
; -1.887 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.828      ;
; -1.886 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.827      ;
; -1.882 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.824      ;
; -1.882 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.823      ;
; -1.880 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.822      ;
; -1.879 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.820      ;
; -1.878 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.819      ;
; -1.874 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.816      ;
; -1.874 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.816      ;
; -1.866 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.807      ;
; -1.865 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.806      ;
; -1.864 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.806      ;
; -1.859 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.800      ;
; -1.845 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 2.785      ;
; -1.845 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.787      ;
; -1.844 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.055     ; 2.784      ;
; -1.843 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.785      ;
; -1.843 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.785      ;
; -1.843 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.785      ;
; -1.843 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.785      ;
; -1.841 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.782      ;
; -1.841 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.782      ;
; -1.835 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.777      ;
; -1.834 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.775      ;
; -1.829 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.771      ;
; -1.815 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.757      ;
; -1.813 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.754      ;
; -1.808 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.749      ;
; -1.802 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.743      ;
; -1.800 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.741      ;
; -1.800 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.742      ;
; -1.800 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.741      ;
; -1.797 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.739      ;
; -1.793 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.734      ;
; -1.793 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.734      ;
; -1.793 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.734      ;
; -1.793 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.734      ;
; -1.789 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.730      ;
; -1.789 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.730      ;
; -1.789 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.730      ;
; -1.789 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.730      ;
; -1.788 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.730      ;
; -1.788 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.730      ;
; -1.786 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.727      ;
; -1.786 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.727      ;
; -1.785 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.726      ;
; -1.785 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.727      ;
; -1.781 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.723      ;
; -1.780 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.722      ;
; -1.780 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.722      ;
; -1.776 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.718      ;
; -1.775 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.717      ;
; -1.767 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.708      ;
; -1.761 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.702      ;
; -1.760 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.702      ;
; -1.759 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 2.700      ;
; -1.758 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.700      ;
; -1.755 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.697      ;
; -1.754 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.696      ;
; -1.754 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.053     ; 2.696      ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.057 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.998      ;
; -2.056 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.996      ;
; -2.056 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.996      ;
; -2.055 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.995      ;
; -2.018 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.959      ;
; -1.997 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.938      ;
; -1.987 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.928      ;
; -1.975 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.916      ;
; -1.965 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.906      ;
; -1.956 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.904      ;
; -1.951 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.892      ;
; -1.950 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.898      ;
; -1.950 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.898      ;
; -1.949 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.897      ;
; -1.903 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.895 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.836      ;
; -1.888 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.886 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.827      ;
; -1.874 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.815      ;
; -1.873 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.814      ;
; -1.863 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.804      ;
; -1.848 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.789      ;
; -1.840 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.788      ;
; -1.838 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.779      ;
; -1.823 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.771      ;
; -1.819 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.767      ;
; -1.801 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.742      ;
; -1.801 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.742      ;
; -1.797 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.738      ;
; -1.796 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.737      ;
; -1.796 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.737      ;
; -1.796 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.737      ;
; -1.795 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.736      ;
; -1.794 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.735      ;
; -1.790 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.738      ;
; -1.783 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.724      ;
; -1.783 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.724      ;
; -1.778 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.719      ;
; -1.777 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.718      ;
; -1.776 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.724      ;
; -1.772 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.712      ;
; -1.772 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.712      ;
; -1.771 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.711      ;
; -1.767 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.708      ;
; -1.765 ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.706      ;
; -1.758 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.706      ;
; -1.757 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.698      ;
; -1.757 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.705      ;
; -1.757 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.705      ;
; -1.757 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.698      ;
; -1.757 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.698      ;
; -1.757 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.698      ;
; -1.756 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.697      ;
; -1.755 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.696      ;
; -1.755 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.703      ;
; -1.752 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.693      ;
; -1.750 ; clkDivSel:U1|count1[19] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.698      ;
; -1.748 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.689      ;
; -1.744 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.685      ;
; -1.744 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.685      ;
; -1.743 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.684      ;
; -1.741 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.689      ;
; -1.739 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.680      ;
; -1.738 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.736 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.677      ;
; -1.735 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.676      ;
; -1.735 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.676      ;
; -1.734 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.733 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.674      ;
; -1.730 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.671      ;
; -1.724 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.665      ;
; -1.722 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.663      ;
; -1.721 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.662      ;
; -1.718 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.659      ;
; -1.714 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.655      ;
; -1.714 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.655      ;
; -1.714 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.655      ;
; -1.713 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.654      ;
; -1.712 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.653      ;
; -1.708 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.649      ;
; -1.707 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.648      ;
; -1.705 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.646      ;
; -1.703 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.651      ;
; -1.703 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.651      ;
; -1.702 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.650      ;
; -1.697 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.638      ;
; -1.696 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.637      ;
; -1.695 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.643      ;
; -1.695 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.643      ;
; -1.695 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.643      ;
; -1.695 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.643      ;
; -1.695 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.643      ;
; -1.694 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.642      ;
; -1.694 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.642      ;
; -1.694 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.642      ;
; -1.694 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.642      ;
; -1.694 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.642      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.168 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.216      ; 2.402      ;
; 0.313  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.340  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.216      ; 2.410      ;
; 0.348  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.502  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.507  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.511  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.746  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.749  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.752  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.756  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.756  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.758  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.765  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.771  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.772  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.773  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.775  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.047      ; 0.966      ;
; 0.778  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.977      ;
; 0.779  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.781  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.055      ; 0.980      ;
; 0.782  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.047      ; 0.973      ;
; 0.835  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.033      ;
; 0.836  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.838  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.842  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.040      ;
; 0.845  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.845  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.847  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.847  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.848  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.852  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.854  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 1.053      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.313 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.631 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.829      ;
; 0.670 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.867      ;
; 0.723 ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.921      ;
; 0.785 ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.982      ;
; 0.799 ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 0.996      ;
; 0.815 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.013      ;
; 0.848 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.045      ;
; 0.884 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.081      ;
; 0.890 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.087      ;
; 0.909 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.108      ;
; 0.914 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.111      ;
; 0.945 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.143      ;
; 0.971 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.169      ;
; 0.971 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.169      ;
; 0.972 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.170      ;
; 0.974 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.172      ;
; 0.981 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.178      ;
; 0.983 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.180      ;
; 0.983 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.180      ;
; 0.983 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.180      ;
; 1.003 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.201      ;
; 1.019 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.217      ;
; 1.028 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.226      ;
; 1.031 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.229      ;
; 1.031 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.228      ;
; 1.071 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.270      ;
; 1.072 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.270      ;
; 1.078 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.276      ;
; 1.091 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.290      ;
; 1.091 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.289      ;
; 1.114 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.312      ;
; 1.116 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.314      ;
; 1.119 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.052      ; 1.315      ;
; 1.139 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.336      ;
; 1.145 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.342      ;
; 1.148 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.346      ;
; 1.153 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.350      ;
; 1.155 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.352      ;
; 1.181 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.378      ;
; 1.182 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.380      ;
; 1.183 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.380      ;
; 1.189 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.387      ;
; 1.190 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.387      ;
; 1.201 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.400      ;
; 1.202 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.399      ;
; 1.212 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.409      ;
; 1.215 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.412      ;
; 1.215 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.412      ;
; 1.215 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.412      ;
; 1.236 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.435      ;
; 1.237 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.435      ;
; 1.242 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.440      ;
; 1.242 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.440      ;
; 1.243 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.441      ;
; 1.247 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.445      ;
; 1.257 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.454      ;
; 1.261 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.458      ;
; 1.270 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.467      ;
; 1.275 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.472      ;
; 1.277 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.475      ;
; 1.280 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.478      ;
; 1.284 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.482      ;
; 1.284 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.481      ;
; 1.285 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.483      ;
; 1.290 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.487      ;
; 1.290 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.489      ;
; 1.299 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.496      ;
; 1.301 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.498      ;
; 1.306 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.504      ;
; 1.306 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.504      ;
; 1.311 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.509      ;
; 1.316 ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.514      ;
; 1.340 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.538      ;
; 1.341 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.539      ;
; 1.349 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.546      ;
; 1.357 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.555      ;
; 1.362 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.560      ;
; 1.368 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.565      ;
; 1.373 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.570      ;
; 1.382 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.579      ;
; 1.389 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.587      ;
; 1.391 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.588      ;
; 1.394 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.592      ;
; 1.394 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.592      ;
; 1.401 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.599      ;
; 1.402 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.055      ; 1.601      ;
; 1.408 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.053      ; 1.605      ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; 2.824 ; 3.186 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; -1.124 ; -1.514 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 5.754 ; 5.753 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 6.048 ; 6.014 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 5.932 ; 5.936 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 5.905 ; 5.911 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 5.736 ; 5.756 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 6.048 ; 6.014 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 5.897 ; 5.903 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 5.897 ; 5.903 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 5.878 ; 5.861 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 5.655 ; 5.647 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 6.176 ; 6.162 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 6.132 ; 6.112 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 5.636 ; 5.634 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 5.511 ; 5.503 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 5.776 ; 5.780 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 5.751 ; 5.757 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 5.589 ; 5.607 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 5.889 ; 5.855 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 5.743 ; 5.748 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 5.743 ; 5.748 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 5.724 ; 5.707 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 5.511 ; 5.503 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 6.011 ; 5.997 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 5.969 ; 5.950 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clkDivSel:U1|clkOut ; -0.991 ; -20.055       ;
; clk                 ; -0.936 ; -25.241       ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.160 ; -0.160        ;
; clkDivSel:U1|clkOut ; 0.185  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -60.079           ;
; clkDivSel:U1|clkOut ; -1.000 ; -27.000           ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.991 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.941      ;
; -0.958 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.907      ;
; -0.954 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.904      ;
; -0.951 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.901      ;
; -0.926 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.875      ;
; -0.923 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.872      ;
; -0.913 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.862      ;
; -0.913 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.862      ;
; -0.894 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.844      ;
; -0.891 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.840      ;
; -0.890 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.840      ;
; -0.878 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.828      ;
; -0.867 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.816      ;
; -0.864 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.814      ;
; -0.861 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.811      ;
; -0.849 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.798      ;
; -0.849 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.798      ;
; -0.842 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.791      ;
; -0.841 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.790      ;
; -0.840 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.789      ;
; -0.834 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.784      ;
; -0.833 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.783      ;
; -0.833 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.782      ;
; -0.818 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.768      ;
; -0.818 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.768      ;
; -0.813 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.763      ;
; -0.808 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.757      ;
; -0.807 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.757      ;
; -0.805 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.755      ;
; -0.803 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.753      ;
; -0.803 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.752      ;
; -0.802 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.752      ;
; -0.801 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.751      ;
; -0.801 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.750      ;
; -0.800 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.749      ;
; -0.800 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.749      ;
; -0.800 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.749      ;
; -0.800 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.749      ;
; -0.799 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.749      ;
; -0.797 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.747      ;
; -0.795 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.745      ;
; -0.790 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.739      ;
; -0.788 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.737      ;
; -0.786 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.735      ;
; -0.785 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.734      ;
; -0.783 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.733      ;
; -0.781 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.731      ;
; -0.777 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.726      ;
; -0.772 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.722      ;
; -0.767 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.716      ;
; -0.761 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.710      ;
; -0.760 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.709      ;
; -0.758 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.707      ;
; -0.756 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.705      ;
; -0.754 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.703      ;
; -0.754 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.703      ;
; -0.753 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.702      ;
; -0.749 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.698      ;
; -0.749 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.699      ;
; -0.744 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.694      ;
; -0.738 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.688      ;
; -0.735 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.684      ;
; -0.732 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.680      ;
; -0.731 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.680      ;
; -0.731 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.681      ;
; -0.729 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.679      ;
; -0.726 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.676      ;
; -0.725 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.674      ;
; -0.724 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.673      ;
; -0.723 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.672      ;
; -0.723 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.673      ;
; -0.721 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.671      ;
; -0.720 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.670      ;
; -0.719 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.669      ;
; -0.718 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.668      ;
; -0.717 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.666      ;
; -0.717 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.666      ;
; -0.717 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.666      ;
; -0.717 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.666      ;
; -0.714 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.663      ;
; -0.714 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.664      ;
; -0.713 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.663      ;
; -0.711 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.661      ;
; -0.710 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.660      ;
; -0.708 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.037     ; 1.658      ;
; -0.708 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.657      ;
; -0.708 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.657      ;
; -0.703 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.038     ; 1.652      ;
+--------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.936 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.935 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.886      ;
; -0.914 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.866      ;
; -0.910 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.862      ;
; -0.906 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.858      ;
; -0.897 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.849      ;
; -0.883 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.835      ;
; -0.874 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.826      ;
; -0.874 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.826      ;
; -0.874 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.826      ;
; -0.866 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.818      ;
; -0.864 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.816      ;
; -0.863 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.854 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.805      ;
; -0.851 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.803      ;
; -0.844 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.796      ;
; -0.840 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.792      ;
; -0.832 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.788      ;
; -0.830 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.786      ;
; -0.830 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.786      ;
; -0.830 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.786      ;
; -0.829 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.781      ;
; -0.811 ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.811 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.807 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.759      ;
; -0.803 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.755      ;
; -0.799 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.755      ;
; -0.798 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.750      ;
; -0.794 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.746      ;
; -0.793 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.786 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.742      ;
; -0.784 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.736      ;
; -0.783 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.735      ;
; -0.780 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.732      ;
; -0.780 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.732      ;
; -0.780 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.732      ;
; -0.779 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.731      ;
; -0.779 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.731      ;
; -0.779 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.731      ;
; -0.777 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.729      ;
; -0.776 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.728      ;
; -0.775 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.726      ;
; -0.774 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.774 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.773 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.725      ;
; -0.773 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.725      ;
; -0.767 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.723      ;
; -0.767 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.723      ;
; -0.767 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.723      ;
; -0.762 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.714      ;
; -0.761 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.713      ;
; -0.761 ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.712      ;
; -0.760 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.712      ;
; -0.757 ; clkDivSel:U0|count1[7]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.709      ;
; -0.756 ; clkDivSel:U1|count1[22] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.712      ;
; -0.756 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.708      ;
; -0.750 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.703      ;
; -0.750 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.703      ;
; -0.747 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.700      ;
; -0.744 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.697      ;
; -0.744 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.697      ;
; -0.736 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.688      ;
; -0.735 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.691      ;
; -0.734 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.690      ;
; -0.732 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.688      ;
; -0.732 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.684      ;
; -0.730 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.682      ;
; -0.729 ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.685      ;
; -0.728 ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.684      ;
; -0.727 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.680      ;
; -0.727 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.680      ;
; -0.724 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.677      ;
; -0.723 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.675      ;
; -0.722 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.678      ;
; -0.722 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.678      ;
; -0.722 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.678      ;
; -0.721 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.674      ;
; -0.721 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.674      ;
; -0.719 ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.675      ;
; -0.718 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.670      ;
; -0.718 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.674      ;
; -0.717 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.673      ;
; -0.717 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.673      ;
; -0.717 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.673      ;
; -0.716 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.672      ;
; -0.716 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.672      ;
; -0.716 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.672      ;
; -0.715 ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.667      ;
; -0.714 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.666      ;
; -0.714 ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.666      ;
; -0.712 ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clkDivSel:U1|count1[23] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.668      ;
; -0.710 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.709 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.661      ;
; -0.707 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.660      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.160 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 1.396      ; 1.455      ;
; 0.188  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.207  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.325      ;
; 0.299  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.418      ;
; 0.300  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.418      ;
; 0.300  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.302  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.420      ;
; 0.302  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.420      ;
; 0.305  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.425      ;
; 0.307  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.309  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.427      ;
; 0.309  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.427      ;
; 0.309  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.427      ;
; 0.310  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.428      ;
; 0.448  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.567      ;
; 0.451  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.569      ;
; 0.454  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.574      ;
; 0.457  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.575      ;
; 0.458  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.576      ;
; 0.458  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.576      ;
; 0.458  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.576      ;
; 0.459  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.578      ;
; 0.461  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[20] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.462  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 1.396      ; 1.577      ;
; 0.463  ; clkDivSel:U1|count1[20] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.581      ;
; 0.464  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.466  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.467  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.585      ;
; 0.467  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.586      ;
; 0.468  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDivSel:U1|count1[14] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.469  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.471  ; clkDivSel:U1|count1[22] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.589      ;
; 0.473  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.031      ; 0.588      ;
; 0.476  ; clkDivSel:U1|count1[12] ; clkDivSel:U1|count1[14] ; clk                 ; clk         ; 0.000        ; 0.031      ; 0.591      ;
; 0.511  ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[21] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.630      ;
; 0.514  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.632      ;
; 0.515  ; clkDivSel:U1|count1[19] ; clkDivSel:U1|count1[22] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.633      ;
; 0.517  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clkDivSel:U1|count1[21] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.635      ;
; 0.519  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[15] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.637      ;
; 0.520  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[17] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.638      ;
; 0.520  ; clkDivSel:U0|count1[3]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clkDivSel:U1|count1[17] ; clkDivSel:U1|count1[19] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.639      ;
; 0.521  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.639      ;
; 0.522  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDivSel:U1|count1[13] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.640      ;
; 0.522  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[13] ; clk                 ; clk         ; 0.000        ; 0.031      ; 0.637      ;
; 0.523  ; clkDivSel:U1|count1[15] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.034      ; 0.641      ;
; 0.524  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.643      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.382 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.504      ;
; 0.386 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.508      ;
; 0.420 ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.542      ;
; 0.456 ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.578      ;
; 0.466 ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.588      ;
; 0.491 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.612      ;
; 0.520 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.643      ;
; 0.526 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.649      ;
; 0.540 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.662      ;
; 0.543 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.665      ;
; 0.557 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.679      ;
; 0.564 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.686      ;
; 0.565 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.687      ;
; 0.567 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.689      ;
; 0.567 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.689      ;
; 0.568 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.690      ;
; 0.584 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.706      ;
; 0.584 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.706      ;
; 0.584 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.706      ;
; 0.597 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.719      ;
; 0.609 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.731      ;
; 0.617 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|cntCurPos[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.739      ;
; 0.618 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.740      ;
; 0.621 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.744      ;
; 0.629 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.751      ;
; 0.630 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.753      ;
; 0.634 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.756      ;
; 0.635 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.757      ;
; 0.644 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.766      ;
; 0.653 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.774      ;
; 0.659 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.781      ;
; 0.663 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.784      ;
; 0.664 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.786      ;
; 0.665 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.787      ;
; 0.677 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.799      ;
; 0.677 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.799      ;
; 0.680 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.801      ;
; 0.687 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.809      ;
; 0.694 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.816      ;
; 0.697 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|dataOut[6]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.819      ;
; 0.697 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.818      ;
; 0.698 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.820      ;
; 0.709 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|dataOut[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.831      ;
; 0.709 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[0]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.831      ;
; 0.709 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.830      ;
; 0.726 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.849      ;
; 0.735 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[6]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.857      ;
; 0.739 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[7]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.861      ;
; 0.740 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bitNum[5]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.862      ;
; 0.740 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.863      ;
; 0.740 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[3]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.863      ;
; 0.740 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[4]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.863      ;
; 0.740 ; LCD_Driver:lcd|iDataIn[0]   ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.862      ;
; 0.742 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.863      ;
; 0.743 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[1]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.865      ;
; 0.746 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[1]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[2]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.868      ;
; 0.751 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.872      ;
; 0.752 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[2]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.875      ;
; 0.754 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.876      ;
; 0.760 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.883      ;
; 0.761 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.883      ;
; 0.769 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.890      ;
; 0.769 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|irst         ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.890      ;
; 0.780 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.902      ;
; 0.783 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[4]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.905      ;
; 0.783 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|RS           ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.904      ;
; 0.788 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.911      ;
; 0.788 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.911      ;
; 0.794 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.916      ;
; 0.799 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[7]   ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.920      ;
; 0.804 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.925      ;
; 0.808 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.931      ;
; 0.809 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.932      ;
; 0.813 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.936      ;
; 0.817 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|cntCurPos[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.939      ;
; 0.818 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.940      ;
; 0.818 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[3]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.940      ;
; 0.824 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|count[0]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.945      ;
; 0.825 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ZeroOne      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.946      ;
; 0.825 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.947      ;
; 0.825 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[2]     ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.038      ; 0.947      ;
; 0.827 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable      ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.037      ; 0.948      ;
; 0.830 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|enableOut    ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.039      ; 0.953      ;
+-------+-----------------------------+-----------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|irst|clk                ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; lcd|iDataIn[0]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0]  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
+--------+--------------+----------------+------------------+---------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; 1.621 ; 2.359 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; -0.597 ; -1.236 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 3.653 ; 3.729 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 3.962 ; 4.020 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 3.918 ; 3.961 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 3.892 ; 3.939 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 3.799 ; 3.841 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 3.962 ; 4.020 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 3.892 ; 3.937 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 3.892 ; 3.937 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 3.862 ; 3.896 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 3.724 ; 3.748 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 4.056 ; 4.111 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 4.030 ; 4.092 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 3.577 ; 3.649 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 3.627 ; 3.649 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 3.814 ; 3.855 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 3.789 ; 3.833 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 3.699 ; 3.738 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 3.857 ; 3.912 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 3.788 ; 3.832 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 3.788 ; 3.832 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 3.759 ; 3.791 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 3.627 ; 3.649 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 3.946 ; 3.998 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 3.920 ; 3.979 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+----------+--------+----------+---------+---------------------+
; Clock                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -2.584   ; -0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk                 ; -2.376   ; -0.174 ; N/A      ; N/A     ; -3.000              ;
;  clkDivSel:U1|clkOut ; -2.584   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS      ; -142.195 ; -0.174 ; 0.0      ; 0.0     ; -87.079             ;
;  clk                 ; -84.948  ; -0.174 ; N/A      ; N/A     ; -60.079             ;
;  clkDivSel:U1|clkOut ; -57.247  ; 0.000  ; N/A      ; N/A     ; -27.000             ;
+----------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; 3.117 ; 3.643 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; reset     ; clkDivSel:U1|clkOut ; -0.597 ; -1.236 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 6.052 ; 6.071 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 6.449 ; 6.459 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 6.334 ; 6.375 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 6.299 ; 6.322 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 6.119 ; 6.154 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 6.449 ; 6.459 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 6.289 ; 6.314 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 6.289 ; 6.314 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 6.272 ; 6.282 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 6.029 ; 6.044 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 6.595 ; 6.600 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 6.548 ; 6.573 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LED       ; clk                 ; 3.577 ; 3.649 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U1|clkOut ; 3.627 ; 3.649 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[0]   ; clkDivSel:U1|clkOut ; 3.814 ; 3.855 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[1]   ; clkDivSel:U1|clkOut ; 3.789 ; 3.833 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[2]   ; clkDivSel:U1|clkOut ; 3.699 ; 3.738 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[3]   ; clkDivSel:U1|clkOut ; 3.857 ; 3.912 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[4]   ; clkDivSel:U1|clkOut ; 3.788 ; 3.832 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[5]   ; clkDivSel:U1|clkOut ; 3.788 ; 3.832 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[6]   ; clkDivSel:U1|clkOut ; 3.759 ; 3.791 ; Fall       ; clkDivSel:U1|clkOut ;
;  LCD[7]   ; clkDivSel:U1|clkOut ; 3.627 ; 3.649 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdEn     ; clkDivSel:U1|clkOut ; 3.946 ; 3.998 ; Fall       ; clkDivSel:U1|clkOut ;
; lcdRS     ; clkDivSel:U1|clkOut ; 3.920 ; 3.979 ; Fall       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdEn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1249     ; 0        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0        ; 0        ; 0        ; 1126     ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1249     ; 0        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0        ; 0        ; 0        ; 1126     ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 09 13:32:37 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivSel:U1|clkOut clkDivSel:U1|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.584       -57.247 clkDivSel:U1|clkOut 
    Info (332119):    -2.376       -84.948 clk 
Info (332146): Worst-case hold slack is -0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.174        -0.174 clk 
    Info (332119):     0.357         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000       -27.000 clkDivSel:U1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.233       -48.855 clkDivSel:U1|clkOut 
    Info (332119):    -2.057       -69.934 clk 
Info (332146): Worst-case hold slack is -0.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.168        -0.168 clk 
    Info (332119):     0.313         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000       -27.000 clkDivSel:U1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.991
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.991       -20.055 clkDivSel:U1|clkOut 
    Info (332119):    -0.936       -25.241 clk 
Info (332146): Worst-case hold slack is -0.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.160        -0.160 clk 
    Info (332119):     0.185         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -60.079 clk 
    Info (332119):    -1.000       -27.000 clkDivSel:U1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Fri Mar 09 13:32:44 2012
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


