TimeQuest Timing Analyzer report for DE0_NANO_PWM
Wed Jan 28 17:36:39 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk_div:u1|clk_out_bi'
 14. Slow 1200mV 85C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_div:u1|clk_out_bi'
 16. Slow 1200mV 85C Model Recovery: 'clk_div:u1|clk_out_bi'
 17. Slow 1200mV 85C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'clk_div:u1|clk_out_bi'
 19. Slow 1200mV 85C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'
 38. Slow 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'
 40. Slow 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'
 41. Slow 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'
 43. Slow 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'
 61. Fast 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'
 63. Fast 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'
 64. Fast 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'
 66. Fast 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Propagation Delay
 83. Minimum Propagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; DE0_NANO_PWM                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; clk_div:u1|clk_out_bi                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { clk_div:u1|clk_out_bi }                            ;
; CLOCK_50                                         ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 18.750 ; 53.33 MHz  ; 0.000 ; 9.375  ; 50.00      ; 15        ; 16          ;       ;        ;           ;            ; false    ; CLOCK_50 ; upll|altpll_component|auto_generated|pll1|inclk[0] ; { upll|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 106.25 MHz ; 106.25 MHz      ; upll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 348.31 MHz ; 348.31 MHz      ; clk_div:u1|clk_out_bi                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -3.334 ; -29.301       ;
; clk_div:u1|clk_out_bi                            ; -1.871 ; -106.380      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.200 ; -0.200        ;
; clk_div:u1|clk_out_bi                            ; 0.397  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.229 ; -70.811       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 5.223  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                    ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.453 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 2.255 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.115  ; 0.000         ;
; CLOCK_50                                         ; 9.835  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                             ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -3.334 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.429      ;
; -3.251 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.338      ;
; -3.237 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.333      ;
; -3.235 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.322      ;
; -3.222 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.317      ;
; -3.217 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.134     ; 1.301      ;
; -3.211 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.307      ;
; -3.209 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.302      ;
; -3.202 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.289      ;
; -3.198 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.285      ;
; -3.196 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.292      ;
; -3.195 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.291      ;
; -3.189 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.284      ;
; -3.180 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.275      ;
; -3.173 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.268      ;
; -3.168 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.255      ;
; -3.164 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.251      ;
; -3.164 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.251      ;
; -3.164 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.259      ;
; -3.157 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.252      ;
; -3.156 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.252      ;
; -3.154 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.134     ; 1.238      ;
; -3.153 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.249      ;
; -3.152 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.247      ;
; -3.152 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.245      ;
; -3.151 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.246      ;
; -3.150 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.243      ;
; -3.146 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.242      ;
; -3.145 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.240      ;
; -3.143 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.238      ;
; -3.142 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.238      ;
; -3.134 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.230      ;
; -3.133 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 1.231      ;
; -3.132 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.227      ;
; -3.126 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.213      ;
; -3.124 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.219      ;
; -3.116 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.209      ;
; -3.111 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.207      ;
; -3.107 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.200      ;
; -3.104 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.199      ;
; -3.081 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 1.179      ;
; -3.070 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.157      ;
; -3.052 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.147      ;
; -2.960 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.047      ;
; -2.944 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.031      ;
; -2.942 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.038      ;
; -2.940 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.027      ;
; -2.931 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.026      ;
; -2.929 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.025      ;
; -2.926 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.021      ;
; -2.925 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.020      ;
; -2.925 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.018      ;
; -2.922 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.018      ;
; -2.921 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 1.019      ;
; -2.921 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 1.008      ;
; -2.921 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.017      ;
; -2.916 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.011      ;
; -2.913 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.008      ;
; -2.912 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.007      ;
; -2.912 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.007      ;
; -2.912 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.005      ;
; -2.911 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.006      ;
; -2.911 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.006      ;
; -2.910 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 1.003      ;
; -2.909 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.004      ;
; -2.907 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 1.002      ;
; -2.904 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 1.000      ;
; -2.903 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.999      ;
; -2.903 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.999      ;
; -2.902 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.997      ;
; -2.901 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.999      ;
; -2.901 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 0.988      ;
; -2.898 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.994      ;
; -2.895 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.993      ;
; -2.895 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 0.982      ;
; -2.893 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.989      ;
; -2.892 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 0.979      ;
; -2.892 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.990      ;
; -2.891 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.986      ;
; -2.887 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.982      ;
; -2.887 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 0.980      ;
; -2.885 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.980      ;
; -2.884 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 0.977      ;
; -2.883 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.981      ;
; -2.883 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 0.970      ;
; -2.883 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.131     ; 0.970      ;
; -2.882 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.980      ;
; -2.882 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.978      ;
; -2.880 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.975      ;
; -2.878 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.976      ;
; -2.878 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.974      ;
; -2.875 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.122     ; 0.971      ;
; -2.874 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.125     ; 0.967      ;
; -2.873 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.968      ;
; -2.872 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.967      ;
; -2.871 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.109     ; 0.980      ;
; -2.871 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.969      ;
; -2.870 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.120     ; 0.968      ;
; -2.868 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -2.123     ; 0.963      ;
; -0.356 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.081     ; 0.659      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                    ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.871 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.804      ;
; -1.866 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.771      ;
; -1.790 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.723      ;
; -1.785 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.690      ;
; -1.759 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.692      ;
; -1.754 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.659      ;
; -1.751 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.656      ;
; -1.750 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.655      ;
; -1.744 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.649      ;
; -1.690 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.622      ;
; -1.678 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.611      ;
; -1.673 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.578      ;
; -1.669 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.574      ;
; -1.661 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.589      ;
; -1.647 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.583      ;
; -1.643 ; integrador:u5|out_int[10] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.576      ;
; -1.638 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.543      ;
; -1.638 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.543      ;
; -1.635 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.540      ;
; -1.634 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.539      ;
; -1.632 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.537      ;
; -1.632 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.537      ;
; -1.628 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.533      ;
; -1.606 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.538      ;
; -1.592 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.524      ;
; -1.585 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.517      ;
; -1.577 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.506      ;
; -1.575 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.507      ;
; -1.574 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.506      ;
; -1.568 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.500      ;
; -1.560 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.493      ;
; -1.557 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.462      ;
; -1.555 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.460      ;
; -1.553 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.458      ;
; -1.552 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.488      ;
; -1.545 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.473      ;
; -1.544 ; integrador:u5|out_int[17] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.449      ;
; -1.539 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.467      ;
; -1.539 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.475      ;
; -1.536 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.468      ;
; -1.531 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.467      ;
; -1.525 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.461      ;
; -1.522 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.451      ;
; -1.522 ; integrador:u5|out_int[12] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.455      ;
; -1.522 ; integrador:u5|out_int[17] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.427      ;
; -1.522 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.427      ;
; -1.522 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.427      ;
; -1.519 ; theta_abc:u6|th_ai[6]     ; theta_abc:u6|th_a[6]      ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.091     ; 2.423      ;
; -1.519 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.424      ;
; -1.519 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.424      ;
; -1.518 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.423      ;
; -1.517 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.422      ;
; -1.516 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.445      ;
; -1.516 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.421      ;
; -1.516 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.421      ;
; -1.516 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.421      ;
; -1.512 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.417      ;
; -1.501 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.437      ;
; -1.495 ; integrador:u5|out_int[23] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.427      ;
; -1.493 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.425      ;
; -1.490 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.422      ;
; -1.485 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.413      ;
; -1.484 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.413      ;
; -1.483 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.415      ;
; -1.479 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.408      ;
; -1.476 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.408      ;
; -1.469 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.401      ;
; -1.461 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.390      ;
; -1.459 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.391      ;
; -1.458 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.390      ;
; -1.453 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.381      ;
; -1.452 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.384      ;
; -1.446 ; integrador:u5|out_int[14] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.379      ;
; -1.444 ; integrador:u5|out_int[11] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.062     ; 2.377      ;
; -1.443 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.375      ;
; -1.441 ; integrador:u5|out_int[14] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.346      ;
; -1.441 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.346      ;
; -1.439 ; integrador:u5|out_int[11] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.344      ;
; -1.439 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.344      ;
; -1.437 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.342      ;
; -1.436 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.372      ;
; -1.429 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.357      ;
; -1.428 ; integrador:u5|out_int[17] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.333      ;
; -1.427 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.355      ;
; -1.423 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.067     ; 2.351      ;
; -1.423 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.359      ;
; -1.420 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.352      ;
; -1.420 ; integrador:u5|out_int[16] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.356      ;
; -1.415 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[11]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.351      ;
; -1.414 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.063     ; 2.346      ;
; -1.409 ; integrador:u5|out_int[16] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.345      ;
; -1.409 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.345      ;
; -1.406 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[12]    ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.066     ; 2.335      ;
; -1.406 ; integrador:u5|out_int[17] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.311      ;
; -1.406 ; integrador:u5|out_int[10] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.311      ;
; -1.406 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.311      ;
; -1.403 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.308      ;
; -1.403 ; integrador:u5|out_int[11] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.308      ;
; -1.403 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.308      ;
; -1.402 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi ; 1.000        ; -0.090     ; 2.307      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.200 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.321      ; 0.577      ;
; -0.199 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.321      ; 0.578      ;
; 0.357  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.569  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr6|c_int[12]     ; portadora_tringular:ucr6|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.589  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.589  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.591  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.592  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.810      ;
; 0.593  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.593  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.671  ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.890      ;
; 0.674  ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.893      ;
; 0.676  ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.894      ;
; 0.683  ; portadora_tringular:ucr4|c_int[7]      ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.903      ;
; 0.691  ; portadora_tringular:ucr2|c_int[6]      ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.910      ;
; 0.694  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.912      ;
; 0.697  ; portadora_tringular:ucr6|c_int[9]      ; portadora_tringular:ucr6|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.916      ;
; 0.700  ; portadora_tringular:ucr6|c_int[10]     ; portadora_tringular:ucr6|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.919      ;
; 0.708  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.927      ;
; 0.708  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.926      ;
; 0.711  ; portadora_tringular:ucr5|c_int[2]      ; portadora_tringular:ucr5|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.929      ;
; 0.721  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.940      ;
; 0.722  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.941      ;
; 0.723  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.942      ;
; 0.723  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.942      ;
; 0.723  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.942      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                               ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.397 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.616      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.495 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.046      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.504 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.438      ; 3.054      ;
; 0.549 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.769      ;
; 0.552 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.773      ;
; 0.569 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.794      ;
; 0.587 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.806      ;
; 0.587 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.806      ;
; 0.589 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.811      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.699 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.442      ; 3.253      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 0.925      ;
; 0.824 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.043      ;
; 0.824 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.043      ;
; 0.826 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.045      ;
; 0.826 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.045      ;
; 0.838 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.057      ;
; 0.840 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.059      ;
; 0.840 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.059      ;
; 0.841 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.060      ;
; 0.841 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.060      ;
; 0.842 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.061      ;
; 0.843 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; integrador:u5|out_int[22] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.065      ;
; 0.860 ; integrador:u5|out_int[19] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; integrador:u5|out_int[27] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; integrador:u5|out_int[25] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; integrador:u5|out_int[19] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; integrador:u5|out_int[14] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; integrador:u5|out_int[13] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; integrador:u5|out_int[18] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; integrador:u5|out_int[21] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.082      ;
; 0.864 ; integrador:u5|out_int[27] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.083      ;
; 0.864 ; integrador:u5|out_int[25] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.083      ;
; 0.866 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.085      ;
; 0.878 ; integrador:u5|out_int[23] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.097      ;
; 0.878 ; integrador:u5|out_int[15] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.097      ;
; 0.880 ; integrador:u5|out_int[23] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.062      ; 1.099      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                            ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.229 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.229 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.182      ;
; -1.221 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.925      ; 3.186      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.933      ; 3.194      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.221 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.930      ; 3.191      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.913      ; 3.170      ;
; -1.217 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.919      ; 3.176      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
; -1.216 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.911      ; 3.167      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.223 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 4.067      ;
; 5.256 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 4.037      ;
; 5.293 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 4.001      ;
; 5.305 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.049     ; 4.016      ;
; 5.319 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 3.975      ;
; 5.380 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 3.926      ;
; 5.380 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.064     ; 3.926      ;
; 5.386 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.061     ; 3.923      ;
; 5.393 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 3.893      ;
; 5.401 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 3.889      ;
; 5.401 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 3.889      ;
; 5.473 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 3.812      ;
; 5.532 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.089     ; 3.749      ;
; 5.557 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 3.753      ;
; 5.849 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 3.437      ;
; 5.863 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.095     ; 3.412      ;
; 5.890 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.085     ; 3.395      ;
; 5.908 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.063     ; 3.399      ;
; 5.931 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.348      ;
; 5.931 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.089     ; 3.350      ;
; 5.947 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 3.337      ;
; 5.953 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.061     ; 3.356      ;
; 6.015 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 3.277      ;
; 6.050 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 3.234      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 3.190      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 3.191      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 3.190      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 3.190      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 3.187      ;
; 6.097 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 3.190      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.107 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.164      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.096     ; 3.166      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.099     ; 3.163      ;
; 6.108 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.096     ; 3.166      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.108 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.169      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.093     ; 3.168      ;
; 6.109 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.109 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.097     ; 3.164      ;
; 6.109 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.097     ; 3.164      ;
; 6.109 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.091     ; 3.170      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.109 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.094     ; 3.167      ;
; 6.124 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 3.173      ;
; 6.124 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 3.173      ;
; 6.124 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 3.173      ;
; 6.124 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 3.173      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                            ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.453 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.453 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.439      ; 3.004      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.425      ; 2.991      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 2.993      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.433      ; 2.999      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.447      ; 3.013      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.454 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.444      ; 3.010      ;
; 0.463 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
; 0.463 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.427      ; 3.002      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 2.255  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.471      ;
; 2.308  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.517      ;
; 2.403  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.614      ;
; 2.559  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.775      ;
; 2.714  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.930      ;
; 2.719  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 2.941      ;
; 2.728  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.949      ;
; 2.775  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.998      ;
; 2.786  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.999      ;
; 2.813  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 3.026      ;
; 2.828  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.048      ;
; 2.834  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.054      ;
; 2.858  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 3.077      ;
; 3.060  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.280      ;
; 3.156  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 3.379      ;
; 3.168  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 3.400      ;
; 3.347  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 3.579      ;
; 3.372  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 3.604      ;
; 11.124 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 1.995      ;
; 11.348 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.213      ;
; 11.366 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.235      ;
; 11.575 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.454      ;
; 11.586 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.462      ;
; 11.710 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.585      ;
; 11.743 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.611      ;
; 11.746 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.618      ;
; 11.809 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.678      ;
; 11.871 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.740      ;
; 11.884 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.752      ;
; 11.908 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.775      ;
; 12.034 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.908      ;
; 12.047 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 2.918      ;
; 12.057 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.930      ;
; 12.061 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.080      ; 2.943      ;
; 12.094 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.969      ;
; 12.108 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.975      ;
; 12.116 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.985      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.993      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.124 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.991      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.991      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.125 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.060      ; 2.987      ;
; 12.125 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.060      ; 2.987      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.988      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.059      ; 2.986      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.058      ; 2.985      ;
; 12.125 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.988      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.992      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.992      ;
; 12.125 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.990      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.075      ; 3.010      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
; 12.133 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.076      ; 3.011      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                        ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 9.115 ; 9.345        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[10]                                                                       ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[7]                                                                        ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[8]                                                                        ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[9]                                                                        ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.119 ; 9.349        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.120 ; 9.350        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.120 ; 9.350        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.120 ; 9.350        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM01                                                                         ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[0]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[1]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[2]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[3]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[4]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[5]                                                                 ;
; 9.121 ; 9.337        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC01|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA02|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA02|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA02|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|var_Dead_Count2[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB01|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count2[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count2[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count2[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count2[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|port_PWM01                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|port_PWM02                                                                         ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[2]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[3]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[4]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[5]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count2[0]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count2[1]                                                                 ;
; 9.122 ; 9.338        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC01|var_Dead_Count2[2]                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 5.751 ; 5.657 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 5.429 ; 5.337 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 5.243 ; 5.156 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 5.751 ; 5.657 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 6.263 ; 6.882 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 6.263 ; 6.882 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 5.770 ; 6.292 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 5.561 ; 5.980 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 6.372 ; 6.859 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 6.372 ; 6.859 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 5.940 ; 6.396 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 6.150 ; 6.558 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 8.462 ; 9.118 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 8.352 ; 8.980 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 8.462 ; 9.118 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 8.274 ; 8.911 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 4.408 ; 4.894 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 4.408 ; 4.894 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -3.222 ; -3.277 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -3.453 ; -3.467 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -3.222 ; -3.277 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -4.022 ; -4.077 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -4.786 ; -5.204 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -5.459 ; -6.071 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -4.972 ; -5.478 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -4.786 ; -5.204 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -5.140 ; -5.581 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -5.565 ; -6.050 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -5.140 ; -5.581 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -5.353 ; -5.760 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -7.390 ; -8.013 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -7.469 ; -8.080 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -7.556 ; -8.186 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -7.390 ; -8.013 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -3.681 ; -4.132 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -3.681 ; -4.132 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.993 ; 5.090 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.892 ; 4.970 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.993 ; 5.090 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.595 ; 4.692 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 6.360 ; 6.512 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.853 ; 4.903 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 4.245 ; 4.281 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 6.360 ; 6.512 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 7.684 ; 7.884 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.805 ; 4.878 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 4.663 ; 4.681 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 7.684 ; 7.884 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 5.717 ; 5.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 5.717 ; 5.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.806 ; 4.890 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.451 ; 4.462 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.859 ; 4.848 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 4.152 ; 4.143 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.995 ; 4.023 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.859 ; 4.848 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 5.920 ; 6.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.892 ; 4.922 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.546 ; 4.604 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 5.920 ; 6.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 5.313 ; 5.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 5.313 ; 5.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.995 ; 5.070 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.258 ; 4.306 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 4.513 ; 4.559 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 4.289 ; 4.333 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 4.367 ; 4.361 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 4.513 ; 4.559 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 4.722 ; 4.821 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.722 ; 4.821 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.526 ; 4.564 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 4.281 ; 4.325 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 5.603 ; 5.762 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 5.603 ; 5.762 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.868 ; 4.879 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.771 ; 4.799 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 5.458 ; 5.613 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.809 ; 4.862 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.535 ; 4.575 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 5.458 ; 5.613 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 4.656 ; 4.786 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 4.357 ; 4.401 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.656 ; 4.786 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 4.059 ; 4.099 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 7.848 ; 7.681 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 7.848 ; 7.681 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.061 ; 4.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.348 ; 4.421 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.442 ; 4.534 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.061 ; 4.152 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.725 ; 3.758 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.308 ; 4.355 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.725 ; 3.758 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 5.807 ; 5.955 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 4.126 ; 4.142 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.265 ; 4.334 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 4.126 ; 4.142 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 7.078 ; 7.272 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 3.922 ; 3.931 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 5.138 ; 5.223 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.263 ; 4.343 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 3.922 ; 3.931 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 3.485 ; 3.510 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 3.637 ; 3.627 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.485 ; 3.510 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.314 ; 4.303 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 4.014 ; 4.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.347 ; 4.374 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.014 ; 4.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 5.332 ; 5.473 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.738 ; 3.782 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.800 ; 4.948 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.444 ; 4.515 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 3.738 ; 3.782 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 3.767 ; 3.808 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.767 ; 3.808 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.842 ; 3.835 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 3.982 ; 4.024 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 3.759 ; 3.801 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.184 ; 4.278 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 3.995 ; 4.030 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 3.759 ; 3.801 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 4.229 ; 4.256 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 5.026 ; 5.178 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.323 ; 4.332 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.229 ; 4.256 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 4.004 ; 4.041 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.266 ; 4.315 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.004 ; 4.041 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.889 ; 5.037 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 3.546 ; 3.584 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 3.833 ; 3.874 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.119 ; 4.243 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 3.546 ; 3.584 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 7.236 ; 7.073 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 7.236 ; 7.073 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 8.234  ; 8.780  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.428  ; 10.062 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 7.741  ; 8.190  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 8.935  ; 9.472  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.532  ; 7.878  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.726  ; 9.160  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 8.723  ; 9.251  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 9.537  ; 10.039 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.291  ; 8.788  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 9.105  ; 9.576  ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 8.501  ; 8.950  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 9.315  ; 9.738  ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 11.131 ; 11.712 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 11.517 ; 12.160 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 11.241 ; 11.850 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 11.627 ; 12.298 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 11.053 ; 11.643 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 11.439 ; 12.091 ;       ;
; SW[0]      ; LED[0]      ; 4.699 ;        ;        ; 4.755 ;
; SW[1]      ; LED[1]      ; 4.737 ;        ;        ; 4.765 ;
; SW[2]      ; LED[2]      ; 4.276 ;        ;        ; 4.362 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 7.946  ; 8.478  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.089  ; 9.706  ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 7.459  ; 7.885  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 8.602  ; 9.113  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.273  ; 7.611  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.416  ; 8.839  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 8.417  ; 8.932  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 9.195  ; 9.685  ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 7.992  ; 8.463  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 8.770  ; 9.216  ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 8.205  ; 8.642  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 8.983  ; 9.395  ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 10.781 ; 11.346 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 11.099 ; 11.715 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 10.868 ; 11.452 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 11.186 ; 11.821 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 10.702 ; 11.279 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 11.020 ; 11.648 ;       ;
; SW[0]      ; LED[0]      ; 4.562 ;        ;        ; 4.621 ;
; SW[1]      ; LED[1]      ; 4.598 ;        ;        ; 4.631 ;
; SW[2]      ; LED[2]      ; 4.156 ;        ;        ; 4.244 ;
+------------+-------------+-------+--------+--------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 118.65 MHz ; 118.65 MHz      ; upll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 390.32 MHz ; 390.32 MHz      ; clk_div:u1|clk_out_bi                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -2.911 ; -25.461       ;
; clk_div:u1|clk_out_bi                            ; -1.562 ; -88.391       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.266 ; -0.266        ;
; clk_div:u1|clk_out_bi                            ; 0.353  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.144 ; -65.903       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 5.654  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                     ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.444 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 2.069 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.118  ; 0.000         ;
; CLOCK_50                                         ; 9.818  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -2.911 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.282      ;
; -2.841 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.206      ;
; -2.837 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.202      ;
; -2.830 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.201      ;
; -2.800 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.171      ;
; -2.798 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 1.171      ;
; -2.797 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.168      ;
; -2.795 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.160      ;
; -2.794 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.165      ;
; -2.793 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.848     ; 1.155      ;
; -2.792 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.157      ;
; -2.787 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.158      ;
; -2.780 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.151      ;
; -2.772 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.137      ;
; -2.770 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.141      ;
; -2.764 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.129      ;
; -2.760 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.848     ; 1.122      ;
; -2.756 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 1.128      ;
; -2.755 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 1.128      ;
; -2.752 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.117      ;
; -2.752 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.123      ;
; -2.751 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.122      ;
; -2.748 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.119      ;
; -2.747 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.118      ;
; -2.745 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 1.118      ;
; -2.741 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 1.113      ;
; -2.740 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 1.112      ;
; -2.740 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 1.113      ;
; -2.738 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.109      ;
; -2.735 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 1.109      ;
; -2.735 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.106      ;
; -2.735 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 1.107      ;
; -2.734 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.105      ;
; -2.731 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.102      ;
; -2.727 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.092      ;
; -2.726 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.097      ;
; -2.711 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.082      ;
; -2.708 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.079      ;
; -2.703 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.074      ;
; -2.700 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.071      ;
; -2.688 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 1.062      ;
; -2.672 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 1.037      ;
; -2.661 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 1.032      ;
; -2.575 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.940      ;
; -2.573 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.944      ;
; -2.569 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.934      ;
; -2.559 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.930      ;
; -2.558 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.923      ;
; -2.554 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.925      ;
; -2.552 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.924      ;
; -2.550 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.921      ;
; -2.548 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.922      ;
; -2.542 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.914      ;
; -2.541 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.912      ;
; -2.540 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.905      ;
; -2.540 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.913      ;
; -2.539 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.912      ;
; -2.535 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.907      ;
; -2.533 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.904      ;
; -2.533 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.905      ;
; -2.532 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.903      ;
; -2.531 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.902      ;
; -2.530 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.901      ;
; -2.530 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.902      ;
; -2.529 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.900      ;
; -2.529 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.900      ;
; -2.528 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.899      ;
; -2.527 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.898      ;
; -2.526 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.900      ;
; -2.524 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.835     ; 0.899      ;
; -2.524 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.895      ;
; -2.523 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.888      ;
; -2.523 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.894      ;
; -2.523 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.896      ;
; -2.519 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.893      ;
; -2.519 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.890      ;
; -2.518 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.889      ;
; -2.518 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.891      ;
; -2.517 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.882      ;
; -2.514 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.879      ;
; -2.510 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.884      ;
; -2.510 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.881      ;
; -2.509 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.880      ;
; -2.507 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.879      ;
; -2.506 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.835     ; 0.881      ;
; -2.506 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.871      ;
; -2.506 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.877      ;
; -2.505 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.879      ;
; -2.505 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.845     ; 0.870      ;
; -2.505 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.878      ;
; -2.504 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.875      ;
; -2.502 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.838     ; 0.874      ;
; -2.501 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.875      ;
; -2.500 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.873      ;
; -2.499 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.836     ; 0.873      ;
; -2.499 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.837     ; 0.872      ;
; -2.497 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.868      ;
; -2.497 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.839     ; 0.868      ;
; -2.494 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.826     ; 0.878      ;
; -0.221 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.003     ; 0.583      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.562 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.502      ;
; -1.511 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.427      ;
; -1.494 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.434      ;
; -1.465 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.405      ;
; -1.443 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.359      ;
; -1.414 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.330      ;
; -1.414 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.330      ;
; -1.411 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.327      ;
; -1.400 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.340      ;
; -1.393 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.309      ;
; -1.373 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.312      ;
; -1.365 ; integrador:u5|out_int[10] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.305      ;
; -1.358 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.293      ;
; -1.349 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.265      ;
; -1.343 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.259      ;
; -1.332 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.275      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.675      ; 3.042      ;
; -1.327 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.266      ;
; -1.317 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.253      ;
; -1.314 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.230      ;
; -1.314 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.230      ;
; -1.314 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.230      ;
; -1.312 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.251      ;
; -1.311 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.227      ;
; -1.310 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.226      ;
; -1.296 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.212      ;
; -1.295 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.235      ;
; -1.293 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.209      ;
; -1.292 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.231      ;
; -1.278 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.217      ;
; -1.273 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.212      ;
; -1.260 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.203      ;
; -1.260 ; integrador:u5|out_int[12] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.200      ;
; -1.258 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.193      ;
; -1.256 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.199      ;
; -1.255 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.194      ;
; -1.254 ; integrador:u5|out_int[17] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.170      ;
; -1.249 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.165      ;
; -1.247 ; integrador:u5|out_int[17] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.163      ;
; -1.244 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.160      ;
; -1.243 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.159      ;
; -1.240 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.175      ;
; -1.237 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.176      ;
; -1.235 ; theta_abc:u6|th_ai[6]     ; theta_abc:u6|th_a[6]      ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.151      ;
; -1.232 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.168      ;
; -1.232 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.175      ;
; -1.231 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.170      ;
; -1.227 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.166      ;
; -1.226 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.162      ;
; -1.217 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.153      ;
; -1.214 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.150      ;
; -1.214 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.130      ;
; -1.214 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.130      ;
; -1.214 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.130      ;
; -1.214 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.130      ;
; -1.214 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.157      ;
; -1.213 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.152      ;
; -1.212 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.151      ;
; -1.211 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.127      ;
; -1.210 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.126      ;
; -1.209 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.125      ;
; -1.206 ; integrador:u5|out_int[23] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.145      ;
; -1.204 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.147      ;
; -1.201 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.136      ;
; -1.200 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.059     ; 2.136      ;
; -1.199 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.134      ;
; -1.196 ; integrador:u5|out_int[14] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.136      ;
; -1.196 ; integrador:u5|out_int[11] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.055     ; 2.136      ;
; -1.196 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.112      ;
; -1.196 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.112      ;
; -1.193 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.109      ;
; -1.192 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.131      ;
; -1.178 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.117      ;
; -1.173 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.112      ;
; -1.160 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.103      ;
; -1.158 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.093      ;
; -1.156 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.099      ;
; -1.155 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.094      ;
; -1.154 ; integrador:u5|out_int[17] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.070      ;
; -1.152 ; integrador:u5|out_int[16] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.095      ;
; -1.149 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.065      ;
; -1.148 ; integrador:u5|out_int[15] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.087      ;
; -1.147 ; integrador:u5|out_int[21] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.060     ; 2.082      ;
; -1.147 ; integrador:u5|out_int[17] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.063      ;
; -1.145 ; integrador:u5|out_int[14] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.061      ;
; -1.145 ; integrador:u5|out_int[11] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.061      ;
; -1.144 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.060      ;
; -1.143 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.079     ; 2.059      ;
; -1.141 ; integrador:u5|out_int[22] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.056     ; 2.080      ;
; -1.141 ; integrador:u5|out_int[16] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 2.084      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.266 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 0.511      ;
; -0.259 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 0.518      ;
; 0.311  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.511  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; portadora_tringular:ucr6|c_int[12]     ; portadora_tringular:ucr6|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.529  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.728      ;
; 0.529  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.728      ;
; 0.530  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.530  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.728      ;
; 0.531  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.532  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.534  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.534  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.599  ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.798      ;
; 0.602  ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.801      ;
; 0.602  ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.801      ;
; 0.623  ; portadora_tringular:ucr4|c_int[7]      ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.822      ;
; 0.629  ; portadora_tringular:ucr2|c_int[6]      ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.828      ;
; 0.637  ; portadora_tringular:ucr6|c_int[10]     ; portadora_tringular:ucr6|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.835      ;
; 0.638  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.836      ;
; 0.640  ; portadora_tringular:ucr6|c_int[9]      ; portadora_tringular:ucr6|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.838      ;
; 0.642  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.840      ;
; 0.644  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.843      ;
; 0.646  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.845      ;
; 0.647  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.846      ;
; 0.647  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.846      ;
; 0.647  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.846      ;
; 0.647  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.846      ;
; 0.647  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.845      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.353 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.552      ;
; 0.493 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.693      ;
; 0.496 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.697      ;
; 0.511 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.716      ;
; 0.527 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.726      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.757      ;
; 0.530 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.729      ;
; 0.532 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.731      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.535 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.127      ; 2.761      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.638 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.837      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.714 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.131      ; 2.944      ;
; 0.737 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.936      ;
; 0.737 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.936      ;
; 0.741 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.940      ;
; 0.742 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.941      ;
; 0.743 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.942      ;
; 0.747 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.949      ;
; 0.754 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; integrador:u5|out_int[22] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.959      ;
; 0.764 ; integrador:u5|out_int[19] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; integrador:u5|out_int[27] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; integrador:u5|out_int[25] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.965      ;
; 0.771 ; integrador:u5|out_int[19] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; integrador:u5|out_int[14] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; integrador:u5|out_int[13] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; integrador:u5|out_int[21] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; integrador:u5|out_int[27] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; integrador:u5|out_int[25] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.972      ;
; 0.775 ; integrador:u5|out_int[18] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.974      ;
; 0.777 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.976      ;
; 0.779 ; integrador:u5|out_int[23] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.978      ;
; 0.781 ; integrador:u5|out_int[15] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.980      ;
; 0.786 ; integrador:u5|out_int[23] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.055      ; 0.985      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.144 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.144 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.662      ; 2.846      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.667      ; 2.842      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.680      ; 2.855      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.135 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.677      ; 2.852      ;
; -1.134 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.672      ; 2.846      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.661      ; 2.835      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
; -1.134 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.663      ; 2.837      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.654 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.061     ; 3.655      ;
; 5.682 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 3.630      ;
; 5.720 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.057     ; 3.593      ;
; 5.724 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 3.588      ;
; 5.726 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.035     ; 3.609      ;
; 5.800 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.048     ; 3.522      ;
; 5.800 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.048     ; 3.522      ;
; 5.800 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 3.504      ;
; 5.806 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.045     ; 3.519      ;
; 5.817 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 3.491      ;
; 5.817 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 3.491      ;
; 5.908 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 3.395      ;
; 5.950 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.071     ; 3.349      ;
; 5.960 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.045     ; 3.365      ;
; 6.209 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 3.095      ;
; 6.237 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 3.056      ;
; 6.264 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 3.040      ;
; 6.286 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.047     ; 3.037      ;
; 6.303 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.994      ;
; 6.313 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.046     ; 3.011      ;
; 6.318 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.982      ;
; 6.322 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.981      ;
; 6.379 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.931      ;
; 6.411 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.891      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.854      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.058     ; 2.855      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.854      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.854      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.062     ; 2.851      ;
; 6.457 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.854      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.828      ;
; 6.466 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.837      ;
; 6.466 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.837      ;
; 6.466 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.837      ;
; 6.466 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.067     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.834      ;
; 6.467 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 2.837      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.830      ;
; 6.467 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.830      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.830      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 2.827      ;
; 6.467 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.830      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 2.833      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.467 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.835      ;
; 6.480 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 2.839      ;
; 6.480 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 2.839      ;
; 6.480 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 2.839      ;
; 6.480 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.051     ; 2.839      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.444 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.128      ; 2.671      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.123      ; 2.666      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.136      ; 2.679      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.444 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.133      ; 2.676      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.116      ; 2.660      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.445 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.119      ; 2.663      ;
; 0.459 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
; 0.459 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 2.118      ; 2.676      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 2.069  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 2.262      ;
; 2.102  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 2.289      ;
; 2.200  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 2.389      ;
; 2.343  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.535      ;
; 2.489  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 2.684      ;
; 2.490  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.690      ;
; 2.496  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.695      ;
; 2.539  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.739      ;
; 2.541  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.733      ;
; 2.576  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 2.766      ;
; 2.584  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 2.781      ;
; 2.601  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.799      ;
; 2.617  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 2.812      ;
; 2.811  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 3.008      ;
; 2.896  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 3.096      ;
; 2.900  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 3.106      ;
; 3.078  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 3.288      ;
; 3.097  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 3.302      ;
; 10.942 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 1.802      ;
; 11.159 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.065      ; 2.013      ;
; 11.173 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.030      ;
; 11.367 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.077      ; 2.233      ;
; 11.390 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.253      ;
; 11.497 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.359      ;
; 11.523 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.378      ;
; 11.527 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.387      ;
; 11.584 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.069      ; 2.442      ;
; 11.652 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.509      ;
; 11.653 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.068      ; 2.510      ;
; 11.682 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.535      ;
; 11.800 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.660      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.800 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.656      ;
; 11.800 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.656      ;
; 11.800 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.662      ;
; 11.800 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.662      ;
; 11.800 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.662      ;
; 11.800 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.662      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.661      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.072      ; 2.661      ;
; 11.800 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.070      ; 2.659      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.074      ; 2.664      ;
; 11.801 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.657      ;
; 11.801 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.067      ; 2.657      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.801 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.071      ; 2.661      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.064      ; 2.655      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.802 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.063      ; 2.654      ;
; 11.803 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.073      ; 2.665      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.668      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.066      ; 2.668      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr3|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.061      ; 2.663      ;
; 11.813 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.078      ; 2.680      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB02|var_Dead_Count1[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|port_PWM02         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count1[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|port_PWM02         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB02|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|port_PWM01         ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count1[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[0] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[2] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[3] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[4] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[5] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|var_Dead_Count2[6] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|var_Dead_Count2[1] ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[10]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[12]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[15]     ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[1]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[2]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[3]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[4]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[5]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[6]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[7]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|c_int[8]      ;
; 9.118 ; 9.334        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; portadora_tringular:ucr3|dir_int       ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA01|var_Dead_Count2[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|port_PWM01         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count1[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA02|var_Dead_Count2[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|port_PWM01         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count1[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[5] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FA03|var_Dead_Count2[6] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|port_PWM01         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|port_PWM02         ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[0] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[1] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[2] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[3] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[4] ;
; 9.119 ; 9.335        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM1_FB01|var_Dead_Count1[5] ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 5.145 ; 5.162 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 4.837 ; 4.885 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 4.686 ; 4.705 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 5.145 ; 5.162 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 5.550 ; 6.032 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 5.550 ; 6.032 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 5.079 ; 5.475 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 4.887 ; 5.212 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 5.673 ; 5.977 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 5.673 ; 5.977 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 5.270 ; 5.553 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 5.471 ; 5.699 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 7.601 ; 7.969 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 7.497 ; 7.860 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 7.601 ; 7.969 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 7.426 ; 7.792 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 3.850 ; 4.210 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 3.850 ; 4.210 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -2.862 ; -2.988 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -3.051 ; -3.166 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -2.862 ; -2.988 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -3.637 ; -3.713 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -4.202 ; -4.528 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -4.838 ; -5.314 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -4.371 ; -4.756 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -4.202 ; -4.528 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -4.559 ; -4.836 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -4.957 ; -5.262 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -4.559 ; -4.836 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -4.764 ; -4.996 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -6.638 ; -7.000 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -6.708 ; -7.067 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -6.791 ; -7.148 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -6.638 ; -7.000 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -3.205 ; -3.540 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -3.205 ; -3.540 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.557 ; 4.566 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.475 ; 4.492 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.557 ; 4.566 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.175 ; 4.231 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 5.764 ; 5.785 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.420 ; 4.411 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.860 ; 3.846 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 5.764 ; 5.785 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 6.982 ; 7.027 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.397 ; 4.410 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 4.238 ; 4.238 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.982 ; 7.027 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 5.218 ; 5.194 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 5.218 ; 5.194 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.372 ; 4.391 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.055 ; 4.036 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.430 ; 4.406 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 3.775 ; 3.771 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.626 ; 3.644 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.430 ; 4.406 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 5.392 ; 5.433 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.478 ; 4.427 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.135 ; 4.154 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 5.392 ; 5.433 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 4.807 ; 4.879 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.807 ; 4.879 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.570 ; 4.565 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 3.874 ; 3.886 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 4.107 ; 4.119 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.901 ; 3.899 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.972 ; 3.932 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 4.107 ; 4.119 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 4.308 ; 4.372 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.308 ; 4.372 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.119 ; 4.141 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 3.893 ; 3.892 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 5.113 ; 5.167 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 5.113 ; 5.167 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.447 ; 4.401 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.341 ; 4.318 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 4.979 ; 5.031 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.386 ; 4.395 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.120 ; 4.145 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.979 ; 5.031 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 4.241 ; 4.310 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 3.983 ; 3.988 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.241 ; 4.310 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 3.685 ; 3.700 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 6.970 ; 7.006 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 6.970 ; 7.006 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 3.688 ; 3.741 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 3.978 ; 3.993 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.054 ; 4.062 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 3.688 ; 3.741 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.385 ; 3.371 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 3.923 ; 3.913 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 3.385 ; 3.371 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 5.258 ; 5.279 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 3.748 ; 3.747 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 3.903 ; 3.915 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 3.748 ; 3.747 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 6.428 ; 6.471 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 3.572 ; 3.553 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 4.689 ; 4.665 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 3.877 ; 3.894 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 3.572 ; 3.553 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 3.160 ; 3.177 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 3.303 ; 3.299 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.160 ; 3.177 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 3.933 ; 3.909 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 3.649 ; 3.666 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 3.981 ; 3.931 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 3.649 ; 3.666 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 4.855 ; 4.894 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.399 ; 3.410 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 4.338 ; 4.408 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.066 ; 4.061 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 3.399 ; 3.410 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 3.425 ; 3.422 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 3.425 ; 3.422 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 3.492 ; 3.453 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 3.621 ; 3.633 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 3.417 ; 3.416 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 3.817 ; 3.877 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 3.634 ; 3.654 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 3.417 ; 3.416 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 3.847 ; 3.825 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 4.586 ; 4.638 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 3.948 ; 3.904 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 3.847 ; 3.825 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 3.635 ; 3.658 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 3.890 ; 3.898 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 3.635 ; 3.658 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 4.459 ; 4.509 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 3.217 ; 3.231 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 3.506 ; 3.510 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 3.751 ; 3.816 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 3.217 ; 3.231 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 6.415 ; 6.449 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 6.415 ; 6.449 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 7.337  ; 7.746  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 8.448  ; 8.900  ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 6.866  ; 7.189  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 7.977  ; 8.343  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 6.674  ; 6.926  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 7.785  ; 8.080  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 7.834  ; 8.153  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 8.571  ; 8.845  ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 7.431  ; 7.729  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 8.168  ; 8.421  ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 7.632  ; 7.875  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 8.369  ; 8.567  ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 9.999  ; 10.266 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 10.395 ; 10.728 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 10.103 ; 10.375 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 10.499 ; 10.837 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 9.928  ; 10.198 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 10.324 ; 10.660 ;       ;
; SW[0]      ; LED[0]      ; 4.201 ;        ;        ; 4.312 ;
; SW[1]      ; LED[1]      ; 4.237 ;        ;        ; 4.324 ;
; SW[2]      ; LED[2]      ; 3.833 ;        ;        ; 3.945 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 7.072  ; 7.469  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 8.136  ; 8.576  ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 6.605  ; 6.911  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 7.669  ; 8.018  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 6.436  ; 6.683  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 7.500  ; 7.790  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 7.552  ; 7.862  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 8.255  ; 8.524  ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 7.154  ; 7.436  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 7.857  ; 8.098  ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 7.359  ; 7.596  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 8.062  ; 8.258  ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 9.674  ; 9.936  ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 10.006 ; 10.329 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 9.757  ; 10.017 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 10.089 ; 10.410 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 9.604  ; 9.869  ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 9.936  ; 10.262 ;       ;
; SW[0]      ; LED[0]      ; 4.067 ;        ;        ; 4.178 ;
; SW[1]      ; LED[1]      ; 4.102 ;        ;        ; 4.190 ;
; SW[2]      ; LED[2]      ; 3.714 ;        ;        ; 3.826 ;
+------------+-------------+-------+--------+--------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -1.967 ; -17.284       ;
; clk_div:u1|clk_out_bi                            ; -0.754 ; -35.909       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; -0.113 ; -0.113        ;
; clk_div:u1|clk_out_bi                            ; 0.145  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -0.694 ; -39.918       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 6.871  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                     ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk_div:u1|clk_out_bi                            ; 0.192 ; 0.000         ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 1.250 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk_div:u1|clk_out_bi                            ; -1.000 ; -91.000       ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.124  ; 0.000         ;
; CLOCK_50                                         ; 9.587  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                ; Launch Clock          ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+
; -1.967 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.850      ;
; -1.920 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.801      ;
; -1.920 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.801      ;
; -1.919 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.801      ;
; -1.900 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.783      ;
; -1.897 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.781      ;
; -1.897 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.778      ;
; -1.895 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.322     ; 0.772      ;
; -1.895 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.777      ;
; -1.893 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.775      ;
; -1.890 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.770      ;
; -1.886 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.766      ;
; -1.880 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.763      ;
; -1.879 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.762      ;
; -1.873 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.754      ;
; -1.871 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.754      ;
; -1.866 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.746      ;
; -1.866 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.749      ;
; -1.865 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.746      ;
; -1.864 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.748      ;
; -1.863 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.321     ; 0.741      ;
; -1.862 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.743      ;
; -1.861 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.744      ;
; -1.856 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.739      ;
; -1.856 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.739      ;
; -1.856 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.740      ;
; -1.855 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.739      ;
; -1.854 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.734      ;
; -1.853 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.736      ;
; -1.851 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.734      ;
; -1.850 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.732      ;
; -1.849 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.734      ;
; -1.845 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.728      ;
; -1.844 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.727      ;
; -1.839 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.721      ;
; -1.832 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.713      ;
; -1.825 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.707      ;
; -1.825 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.706      ;
; -1.819 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.700      ;
; -1.818 ; theta_abc:u6|th_b[15] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.701      ;
; -1.807 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.692      ;
; -1.798 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.679      ;
; -1.788 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.671      ;
; -1.737 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.618      ;
; -1.737 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.619      ;
; -1.733 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.614      ;
; -1.723 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.604      ;
; -1.723 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.605      ;
; -1.717 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.600      ;
; -1.717 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.601      ;
; -1.717 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.598      ;
; -1.715 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.595      ;
; -1.715 ; theta_abc:u6|th_b[5]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.598      ;
; -1.715 ; theta_abc:u6|th_a[7]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.598      ;
; -1.714 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.598      ;
; -1.711 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.592      ;
; -1.710 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.593      ;
; -1.710 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.591      ;
; -1.709 ; theta_abc:u6|th_c[7]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.594      ;
; -1.708 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.591      ;
; -1.708 ; theta_abc:u6|th_a[5]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.591      ;
; -1.707 ; theta_abc:u6|th_b[10] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.589      ;
; -1.707 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.590      ;
; -1.707 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.590      ;
; -1.706 ; theta_abc:u6|th_c[8]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.588      ;
; -1.706 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.588      ;
; -1.706 ; theta_abc:u6|th_a[6]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.589      ;
; -1.705 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.312     ; 0.592      ;
; -1.704 ; theta_abc:u6|th_b[9]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.587      ;
; -1.704 ; theta_abc:u6|th_b[12] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.587      ;
; -1.703 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.587      ;
; -1.701 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.582      ;
; -1.701 ; theta_abc:u6|th_a[11] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.585      ;
; -1.700 ; theta_abc:u6|th_c[13] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.585      ;
; -1.700 ; theta_abc:u6|th_b[14] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.317     ; 0.582      ;
; -1.698 ; theta_abc:u6|th_c[11] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.578      ;
; -1.696 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.576      ;
; -1.696 ; theta_abc:u6|th_b[7]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.579      ;
; -1.696 ; theta_abc:u6|th_a[12] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.577      ;
; -1.695 ; theta_abc:u6|th_a[13] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.576      ;
; -1.694 ; theta_abc:u6|th_c[5]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.579      ;
; -1.692 ; theta_abc:u6|th_b[13] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.575      ;
; -1.692 ; theta_abc:u6|th_a[9]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.576      ;
; -1.691 ; theta_abc:u6|th_c[12] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.571      ;
; -1.691 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.319     ; 0.571      ;
; -1.691 ; theta_abc:u6|th_b[11] ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.574      ;
; -1.690 ; theta_abc:u6|th_b[6]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.573      ;
; -1.688 ; theta_abc:u6|th_c[6]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.573      ;
; -1.687 ; theta_abc:u6|th_c[9]  ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.572      ;
; -1.687 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.313     ; 0.573      ;
; -1.687 ; theta_abc:u6|th_a[8]  ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.571      ;
; -1.687 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.315     ; 0.571      ;
; -1.687 ; theta_abc:u6|th_a[10] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.318     ; 0.568      ;
; -1.686 ; theta_abc:u6|th_b[8]  ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.569      ;
; -1.684 ; theta_abc:u6|th_c[10] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.308     ; 0.575      ;
; -1.684 ; theta_abc:u6|th_c[14] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.569      ;
; -1.683 ; theta_abc:u6|th_c[15] ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.314     ; 0.568      ;
; -1.683 ; theta_abc:u6|th_a[15] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.566      ;
; -1.680 ; theta_abc:u6|th_a[14] ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -1.316     ; 0.563      ;
; -0.190 ; clk_div:u1|clk_out_bi ; clk_div:u1|clk_out_bi                                                                                  ; clk_div:u1|clk_out_bi ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.113     ; 0.359      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------+-----------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -0.754 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.754 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.948      ;
; -0.646 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.598      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.634 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.158      ; 1.824      ;
; -0.631 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.567      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.625 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.160      ; 1.817      ;
; -0.602 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.554      ;
; -0.587 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.523      ;
; -0.582 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.534      ;
; -0.567 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.503      ;
; -0.567 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.503      ;
; -0.563 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.499      ;
; -0.560 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.509      ;
; -0.558 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.494      ;
; -0.547 ; theta_abc:u6|th_ai[6]     ; theta_abc:u6|th_a[6]      ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.050     ; 1.484      ;
; -0.546 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.042     ; 1.491      ;
; -0.533 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.485      ;
; -0.519 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.455      ;
; -0.518 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.454      ;
; -0.514 ; integrador:u5|out_int[10] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.466      ;
; -0.511 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.466      ;
; -0.504 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.453      ;
; -0.503 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.439      ;
; -0.499 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.435      ;
; -0.499 ; integrador:u5|out_int[10] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.435      ;
; -0.499 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.435      ;
; -0.496 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.445      ;
; -0.495 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.431      ;
; -0.492 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.441      ;
; -0.490 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.426      ;
; -0.489 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.425      ;
; -0.482 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.042     ; 1.427      ;
; -0.478 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.042     ; 1.423      ;
; -0.473 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.424      ;
; -0.466 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.418      ;
; -0.466 ; integrador:u5|out_int[17] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.402      ;
; -0.465 ; integrador:u5|out_int[21] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.414      ;
; -0.460 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.415      ;
; -0.456 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.040     ; 1.403      ;
; -0.452 ; integrador:u5|out_int[18] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.040     ; 1.399      ;
; -0.451 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.387      ;
; -0.451 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.387      ;
; -0.450 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.386      ;
; -0.447 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.402      ;
; -0.443 ; integrador:u5|out_int[15] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.398      ;
; -0.443 ; integrador:u5|out_int[23] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.392      ;
; -0.442 ; integrador:u5|out_int[12] ; integrador:u5|out_int[17] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.035     ; 1.394      ;
; -0.442 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.391      ;
; -0.438 ; integrador:u5|out_int[20] ; theta_abc:u6|th_ai[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.042     ; 1.383      ;
; -0.437 ; integrador:u5|out_int[20] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.386      ;
; -0.436 ; integrador:u5|out_int[18] ; theta_abc:u6|th_bi[13]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.385      ;
; -0.435 ; integrador:u5|out_int[10] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.371      ;
; -0.435 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.371      ;
; -0.435 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.040     ; 1.382      ;
; -0.431 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.367      ;
; -0.431 ; integrador:u5|out_int[10] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.367      ;
; -0.431 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.367      ;
; -0.431 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ci[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.040     ; 1.378      ;
; -0.428 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.377      ;
; -0.427 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.363      ;
; -0.427 ; integrador:u5|out_int[12] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.363      ;
; -0.426 ; integrador:u5|out_int[17] ; theta_abc:u6|th_bi[15]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.381      ;
; -0.424 ; theta_abc:u6|th_bi[9]     ; theta_abc:u6|th_b[9]      ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.052     ; 1.359      ;
; -0.424 ; integrador:u5|out_int[19] ; theta_abc:u6|th_bi[11]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.038     ; 1.373      ;
; -0.423 ; integrador:u5|out_int[14] ; theta_abc:u6|th_ai[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.036     ; 1.374      ;
; -0.422 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.358      ;
; -0.421 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.357      ;
; -0.421 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.051     ; 1.357      ;
; -0.419 ; theta_abc:u6|th_ai[13]    ; theta_abc:u6|th_a[13]     ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.050     ; 1.356      ;
; -0.415 ; integrador:u5|out_int[14] ; theta_abc:u6|th_bi[14]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.032     ; 1.370      ;
; -0.414 ; integrador:u5|out_int[19] ; theta_abc:u6|th_ai[12]    ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 1.000        ; -0.042     ; 1.359      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.113 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.131      ; 0.307      ;
; -0.106 ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                  ; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.131      ; 0.314      ;
; 0.185  ; en_PWM                                 ; en_PWM                                 ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FC01|port_PWM01         ; fbpspwmdt:PWM2_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FC01|port_PWM02         ; fbpspwmdt:PWM2_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC01|port_PWM01         ; fbpspwmdt:PWM1_FC01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FA01|port_PWM01         ; fbpspwmdt:PWM2_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FC02|port_PWM01         ; fbpspwmdt:PWM2_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC02|port_PWM02         ; fbpspwmdt:PWM1_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC02|port_PWM01         ; fbpspwmdt:PWM1_FC02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB03|port_PWM01         ; fbpspwmdt:PWM2_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB02|port_PWM01         ; fbpspwmdt:PWM2_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB02|port_PWM02         ; fbpspwmdt:PWM2_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FB02|port_PWM01         ; fbpspwmdt:PWM1_FB02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FA01|port_PWM02         ; fbpspwmdt:PWM2_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA02|port_PWM02         ; fbpspwmdt:PWM1_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA02|port_PWM01         ; fbpspwmdt:PWM1_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; portadora_tringular:ucr3|dir_int       ; portadora_tringular:ucr3|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC03|port_PWM02         ; fbpspwmdt:PWM1_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FC01|port_PWM02         ; fbpspwmdt:PWM1_FC01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FB01|port_PWM02         ; fbpspwmdt:PWM2_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FB03|port_PWM01         ; fbpspwmdt:PWM1_FB03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM2_FA03|port_PWM02         ; fbpspwmdt:PWM2_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA03|port_PWM02         ; fbpspwmdt:PWM1_FA03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; fbpspwmdt:PWM1_FA03|port_PWM01         ; fbpspwmdt:PWM1_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC03|port_PWM01         ; fbpspwmdt:PWM2_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC03|port_PWM02         ; fbpspwmdt:PWM2_FC03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FA01|port_PWM01         ; fbpspwmdt:PWM1_FA01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FC02|port_PWM02         ; fbpspwmdt:PWM2_FC02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB02|port_PWM02         ; fbpspwmdt:PWM1_FB02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; portadora_tringular:ucr4|dir_int       ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FC03|port_PWM01         ; fbpspwmdt:PWM1_FC03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FB01|port_PWM01         ; fbpspwmdt:PWM2_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FB03|port_PWM02         ; fbpspwmdt:PWM2_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB03|port_PWM02         ; fbpspwmdt:PWM1_FB03|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB01|port_PWM02         ; fbpspwmdt:PWM1_FB01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FB01|port_PWM01         ; fbpspwmdt:PWM1_FB01|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA03|port_PWM01         ; fbpspwmdt:PWM2_FA03|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA02|port_PWM01         ; fbpspwmdt:PWM2_FA02|port_PWM01         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM2_FA02|port_PWM02         ; fbpspwmdt:PWM2_FA02|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; fbpspwmdt:PWM1_FA01|port_PWM02         ; fbpspwmdt:PWM1_FA01|port_PWM02         ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; portadora_tringular:ucr1|dir_int       ; portadora_tringular:ucr1|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.303  ; clk_div:u1|count[15]                   ; clk_div:u1|count[15]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; clk_div:u1|count[1]                    ; clk_div:u1|count[1]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[3]                    ; clk_div:u1|count[3]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[5]                    ; clk_div:u1|count[5]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[11]                   ; clk_div:u1|count[11]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_div:u1|count[13]                   ; clk_div:u1|count[13]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; portadora_tringular:ucr1|c_int[15]     ; portadora_tringular:ucr1|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; portadora_tringular:ucr5|c_int[15]     ; portadora_tringular:ucr5|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; clk_div:u1|count[9]                    ; clk_div:u1|count[9]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_div:u1|count[6]                    ; clk_div:u1|count[6]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_div:u1|count[7]                    ; clk_div:u1|count[7]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[14]     ; portadora_tringular:ucr1|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[2]      ; portadora_tringular:ucr1|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[4]      ; portadora_tringular:ucr1|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[5]      ; portadora_tringular:ucr1|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[8]      ; portadora_tringular:ucr1|c_int[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[11]     ; portadora_tringular:ucr1|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr1|c_int[13]     ; portadora_tringular:ucr1|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; portadora_tringular:ucr6|c_int[15]     ; portadora_tringular:ucr6|c_int[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; portadora_tringular:ucr5|c_int[14]     ; portadora_tringular:ucr5|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; clk_div:u1|count[2]                    ; clk_div:u1|count[2]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[4]                    ; clk_div:u1|count[4]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[8]                    ; clk_div:u1|count[8]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_div:u1|count[14]                   ; clk_div:u1|count[14]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; portadora_tringular:ucr1|c_int[10]     ; portadora_tringular:ucr1|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; portadora_tringular:ucr1|c_int[12]     ; portadora_tringular:ucr1|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; portadora_tringular:ucr6|c_int[13]     ; portadora_tringular:ucr6|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr6|c_int[11]     ; portadora_tringular:ucr6|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; portadora_tringular:ucr5|c_int[10]     ; portadora_tringular:ucr5|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; portadora_tringular:ucr5|c_int[12]     ; portadora_tringular:ucr5|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; clk_div:u1|count[10]                   ; clk_div:u1|count[10]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; clk_div:u1|count[12]                   ; clk_div:u1|count[12]                   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; portadora_tringular:ucr6|c_int[12]     ; portadora_tringular:ucr6|c_int[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.315  ; portadora_tringular:ucr1|c_int[6]      ; portadora_tringular:ucr1|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.315  ; portadora_tringular:ucr5|c_int[0]      ; portadora_tringular:ucr5|c_int[0]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.316  ; clk_div:u1|count[0]                    ; clk_div:u1|count[0]                    ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; portadora_tringular:ucr1|c_int[3]      ; portadora_tringular:ucr1|c_int[3]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; portadora_tringular:ucr1|c_int[1]      ; portadora_tringular:ucr1|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.318  ; portadora_tringular:ucr1|c_int[7]      ; portadora_tringular:ucr1|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.318  ; portadora_tringular:ucr1|c_int[9]      ; portadora_tringular:ucr1|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.318  ; portadora_tringular:ucr6|c_int[1]      ; portadora_tringular:ucr6|c_int[1]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.349  ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.352  ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.353  ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.357  ; portadora_tringular:ucr4|c_int[7]      ; portadora_tringular:ucr4|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.477      ;
; 0.361  ; portadora_tringular:ucr2|c_int[6]      ; portadora_tringular:ucr2|dir_int       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.481      ;
; 0.364  ; portadora_tringular:ucr5|c_int[13]     ; portadora_tringular:ucr5|c_int[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.485      ;
; 0.369  ; portadora_tringular:ucr6|c_int[10]     ; portadora_tringular:ucr6|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.369  ; portadora_tringular:ucr6|c_int[9]      ; portadora_tringular:ucr6|c_int[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.373  ; portadora_tringular:ucr6|c_int[14]     ; portadora_tringular:ucr6|c_int[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.374  ; portadora_tringular:ucr5|c_int[11]     ; portadora_tringular:ucr5|c_int[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.495      ;
; 0.375  ; portadora_tringular:ucr5|c_int[2]      ; portadora_tringular:ucr5|c_int[2]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.496      ;
; 0.384  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.384  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[4]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.384  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.385  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.505      ;
; 0.387  ; portadora_tringular:ucr2|dir_int       ; portadora_tringular:ucr2|c_int[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.507      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:u1|clk_out_bi'                                                                                                                                ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.145 ; rst                       ; theta_abc:u6|th_ci[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.145 ; rst                       ; theta_abc:u6|th_ci[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.470      ; 1.654      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.155 ; rst                       ; theta_abc:u6|th_ai[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.468      ; 1.662      ;
; 0.210 ; integrador:u5|out_int[29] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.329      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[5]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[6]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[7]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[8]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[9]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[10]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[11]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[12]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[13]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[14]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.257 ; rst                       ; theta_abc:u6|th_bi[15]    ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.472      ; 1.768      ;
; 0.294 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; integrador:u5|out_int[12] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; integrador:u5|out_int[10] ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.414      ;
; 0.297 ; integrador:u5|out_int[11] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.416      ;
; 0.306 ; integrador:u5|out_int[28] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; integrador:u5|out_int[22] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; integrador:u5|out_int[20] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[5]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; integrador:u5|out_int[13] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; integrador:u5|out_int[26] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; integrador:u5|out_int[25] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; integrador:u5|out_int[21] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; integrador:u5|out_int[19] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; integrador:u5|out_int[27] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.428      ;
; 0.316 ; integrador:u5|out_int[16] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; integrador:u5|out_int[14] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; integrador:u5|out_int[18] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; integrador:u5|out_int[15] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; integrador:u5|out_int[24] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; integrador:u5|out_int[23] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.438      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; integrador:u5|out_int[29] ; integrador:u5|out_int[18] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.489      ;
; 0.443 ; integrador:u5|out_int[6]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; integrador:u5|out_int[12] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.562      ;
; 0.444 ; integrador:u5|out_int[8]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; integrador:u5|out_int[10] ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.563      ;
; 0.453 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[8]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[10] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[6]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; integrador:u5|out_int[11] ; integrador:u5|out_int[12] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; integrador:u5|out_int[28] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; integrador:u5|out_int[20] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; integrador:u5|out_int[22] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; integrador:u5|out_int[7]  ; integrador:u5|out_int[9]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; integrador:u5|out_int[5]  ; integrador:u5|out_int[7]  ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; integrador:u5|out_int[9]  ; integrador:u5|out_int[11] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; integrador:u5|out_int[26] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; integrador:u5|out_int[11] ; integrador:u5|out_int[13] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.577      ;
; 0.466 ; integrador:u5|out_int[13] ; integrador:u5|out_int[14] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; integrador:u5|out_int[14] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; integrador:u5|out_int[21] ; integrador:u5|out_int[22] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; integrador:u5|out_int[19] ; integrador:u5|out_int[20] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; integrador:u5|out_int[25] ; integrador:u5|out_int[26] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; integrador:u5|out_int[27] ; integrador:u5|out_int[28] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; integrador:u5|out_int[18] ; integrador:u5|out_int[19] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; integrador:u5|out_int[24] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; integrador:u5|out_int[13] ; integrador:u5|out_int[15] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; integrador:u5|out_int[19] ; integrador:u5|out_int[21] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; integrador:u5|out_int[21] ; integrador:u5|out_int[23] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; integrador:u5|out_int[25] ; integrador:u5|out_int[27] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; integrador:u5|out_int[27] ; integrador:u5|out_int[29] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.589      ;
; 0.477 ; integrador:u5|out_int[15] ; integrador:u5|out_int[16] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.596      ;
; 0.477 ; integrador:u5|out_int[23] ; integrador:u5|out_int[24] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.596      ;
; 0.480 ; integrador:u5|out_int[23] ; integrador:u5|out_int[25] ; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi ; 0.000        ; 0.035      ; 0.599      ;
+-------+---------------------------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; -0.694 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.694 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.880      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.165      ; 1.886      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.689 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.162      ; 1.883      ;
; -0.688 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.688 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.159      ; 1.879      ;
; -0.686 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.874      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.154      ; 1.871      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
; -0.685 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; 0.125        ; 1.156      ; 1.873      ;
+--------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 6.871 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.072     ; 2.419      ;
; 6.871 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 2.422      ;
; 6.894 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.400      ;
; 6.899 ; en_PWM    ; fbpspwmdt:PWM2_FC01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 2.395      ;
; 6.904 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.383      ;
; 6.912 ; en_PWM    ; fbpspwmdt:PWM2_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.053     ; 2.397      ;
; 6.937 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.063     ; 2.362      ;
; 6.937 ; en_PWM    ; fbpspwmdt:PWM1_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.063     ; 2.362      ;
; 6.951 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.352      ;
; 6.954 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.335      ;
; 6.954 ; en_PWM    ; fbpspwmdt:PWM2_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 2.335      ;
; 7.020 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.267      ;
; 7.053 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.079     ; 2.230      ;
; 7.064 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.059     ; 2.239      ;
; 7.244 ; en_PWM    ; fbpspwmdt:PWM1_FC01|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 2.043      ;
; 7.265 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.086     ; 2.011      ;
; 7.285 ; en_PWM    ; fbpspwmdt:PWM2_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.060     ; 2.017      ;
; 7.291 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.061     ; 2.010      ;
; 7.300 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.081     ; 1.981      ;
; 7.300 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.988      ;
; 7.335 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.949      ;
; 7.339 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.076     ; 1.947      ;
; 7.358 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.070     ; 1.934      ;
; 7.384 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.901      ;
; 7.405 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 1.888      ;
; 7.405 ; rst       ; portadora_tringular:ucr2|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 1.888      ;
; 7.405 ; rst       ; portadora_tringular:ucr2|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 1.888      ;
; 7.405 ; rst       ; portadora_tringular:ucr2|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.073     ; 1.884      ;
; 7.405 ; rst       ; portadora_tringular:ucr2|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.069     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.406 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.068     ; 1.888      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 1.866      ;
; 7.414 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.082     ; 1.866      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.414 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.084     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.074     ; 1.873      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 1.867      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.083     ; 1.864      ;
; 7.415 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.080     ; 1.867      ;
; 7.415 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 1.872      ;
; 7.415 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 1.872      ;
; 7.415 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 1.872      ;
; 7.415 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.075     ; 1.872      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.078     ; 1.869      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.415 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.077     ; 1.870      ;
; 7.424 ; rst       ; portadora_tringular:ucr3|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 1.872      ;
; 7.424 ; rst       ; portadora_tringular:ucr3|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 1.872      ;
; 7.424 ; rst       ; portadora_tringular:ucr3|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 1.872      ;
; 7.424 ; rst       ; portadora_tringular:ucr3|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 9.375        ; -0.066     ; 1.872      ;
+-------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div:u1|clk_out_bi'                                                                                                             ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+
; 0.192 ; rst       ; theta_abc:u6|th_c[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.467      ; 1.698      ;
; 0.193 ; rst       ; integrador:u5|out_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[16] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[17] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; integrador:u5|out_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.469      ; 1.701      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_a[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.696      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[10]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_b[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.466      ; 1.698      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[15]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[14]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[13]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[12]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[11]     ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[9]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[8]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.476      ; 1.708      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[7]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[6]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.193 ; rst       ; theta_abc:u6|th_c[5]      ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.473      ; 1.705      ;
; 0.199 ; rst       ; integrador:u5|out_int[18] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[19] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[20] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[21] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[22] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[23] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[24] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[25] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[26] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[27] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[28] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
; 0.199 ; rst       ; integrador:u5|out_int[29] ; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi ; -0.125       ; 1.464      ; 1.702      ;
+-------+-----------+---------------------------+--------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.250  ; en_PWM    ; fbpspwmdt:PWM1_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 1.366      ;
; 1.273  ; en_PWM    ; fbpspwmdt:PWM1_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.384      ;
; 1.339  ; en_PWM    ; fbpspwmdt:PWM1_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.452      ;
; 1.441  ; en_PWM    ; fbpspwmdt:PWM1_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 1.556      ;
; 1.521  ; en_PWM    ; fbpspwmdt:PWM2_FC02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.639      ;
; 1.521  ; en_PWM    ; fbpspwmdt:PWM2_FA02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.643      ;
; 1.524  ; en_PWM    ; fbpspwmdt:PWM2_FC03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.645      ;
; 1.569  ; en_PWM    ; fbpspwmdt:PWM1_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.682      ;
; 1.569  ; en_PWM    ; fbpspwmdt:PWM2_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.691      ;
; 1.580  ; en_PWM    ; fbpspwmdt:PWM2_FB03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.699      ;
; 1.596  ; en_PWM    ; fbpspwmdt:PWM1_FB02|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 1.711      ;
; 1.611  ; en_PWM    ; fbpspwmdt:PWM2_FA03|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.729      ;
; 1.618  ; en_PWM    ; fbpspwmdt:PWM1_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.738      ;
; 1.735  ; en_PWM    ; fbpspwmdt:PWM1_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.855      ;
; 1.790  ; en_PWM    ; fbpspwmdt:PWM1_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.913      ;
; 1.846  ; en_PWM    ; fbpspwmdt:PWM2_FB01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 1.973      ;
; 1.896  ; en_PWM    ; fbpspwmdt:PWM2_FC01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 2.026      ;
; 1.896  ; en_PWM    ; fbpspwmdt:PWM2_FA01|comp_out       ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 2.023      ;
; 10.348 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.096      ;
; 10.481 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.224      ;
; 10.483 ; en_PWM    ; fbpspwmdt:PWM1_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.017      ; 1.229      ;
; 10.592 ; en_PWM    ; fbpspwmdt:PWM2_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.024      ; 1.345      ;
; 10.610 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.022      ; 1.361      ;
; 10.687 ; en_PWM    ; fbpspwmdt:PWM2_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.437      ;
; 10.707 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.455      ;
; 10.707 ; en_PWM    ; fbpspwmdt:PWM1_FA03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.450      ;
; 10.741 ; en_PWM    ; fbpspwmdt:PWM1_FB02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.017      ; 1.487      ;
; 10.797 ; en_PWM    ; fbpspwmdt:PWM2_FC02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.542      ;
; 10.797 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.542      ;
; 10.814 ; en_PWM    ; fbpspwmdt:PWM1_FC03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.556      ;
; 10.863 ; en_PWM    ; fbpspwmdt:PWM1_FB01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.611      ;
; 10.877 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.624      ;
; 10.881 ; en_PWM    ; fbpspwmdt:PWM2_FA02|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.020      ; 1.630      ;
; 10.889 ; en_PWM    ; fbpspwmdt:PWM1_FB03|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.027      ; 1.645      ;
; 10.905 ; en_PWM    ; fbpspwmdt:PWM1_FA01|port_PWM01     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.022      ; 1.656      ;
; 10.936 ; en_PWM    ; fbpspwmdt:PWM2_FB03|port_PWM02     ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.015      ; 1.680      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.946 ; rst       ; portadora_tringular:ucr1|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.023      ; 1.698      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr1|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[0]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr3|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.690      ;
; 10.947 ; rst       ; portadora_tringular:ucr3|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.014      ; 1.690      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.692      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.013      ; 1.689      ;
; 10.947 ; rst       ; portadora_tringular:ucr5|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.016      ; 1.692      ;
; 10.947 ; rst       ; portadora_tringular:ucr4|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.697      ;
; 10.947 ; rst       ; portadora_tringular:ucr4|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.697      ;
; 10.947 ; rst       ; portadora_tringular:ucr4|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.697      ;
; 10.947 ; rst       ; portadora_tringular:ucr4|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.021      ; 1.697      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[10] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[11] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|dir_int   ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.018      ; 1.694      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[9]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[12] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[13] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[14] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.947 ; rst       ; portadora_tringular:ucr6|c_int[15] ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.019      ; 1.695      ;
; 10.952 ; rst       ; portadora_tringular:ucr2|c_int[1]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.029      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[2]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[3]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[4]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[5]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[6]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[7]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
; 10.953 ; rst       ; portadora_tringular:ucr2|c_int[8]  ; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; -9.375       ; 0.028      ; 1.710      ;
+--------+-----------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:u1|clk_out_bi'                                                         ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_a[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ai[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_b[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_bi[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_c[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_div:u1|clk_out_bi ; Rise       ; theta_abc:u6|th_ci[9]     ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[10] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[11] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[12] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[13] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[14] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[15] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[16] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[17] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; clk_div:u1|clk_out_bi ; Rise       ; integrador:u5|out_int[5]  ;
+--------+--------------+----------------+-----------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'upll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 9.124 ; 9.354        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.125 ; 9.355        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[10]                                                                       ;
; 9.125 ; 9.355        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[7]                                                                        ;
; 9.125 ; 9.355        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[8]                                                                        ;
; 9.125 ; 9.355        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[9]                                                                        ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_b|altsyncram:Mux6_rtl_0|altsyncram_ek01:auto_generated|ram_block1a6~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.127 ; 9.357        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_c|altsyncram:Mux6_rtl_0|altsyncram_fk01:auto_generated|ram_block1a1~porta_address_reg0 ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[0]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[10]                                                                       ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[1]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[2]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[7]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[8]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[9]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[0]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[10]                                                                       ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[1]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[2]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[3]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[4]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[5]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[6]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[7]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[8]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[9]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[0]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[1]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[2]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[3]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[4]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[5]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[6]                                                                        ;
; 9.128 ; 9.358        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tabela_sin:usin_a|altsyncram:Mux6_rtl_0|altsyncram_ak01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[3]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[4]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[5]                                                                        ;
; 9.129 ; 9.359        ; 0.230          ; Low Pulse Width  ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[6]                                                                        ;
; 9.146 ; 9.362        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA01|comp_out                                                                           ;
; 9.146 ; 9.362        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB01|comp_out                                                                           ;
; 9.146 ; 9.362        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rst                                                                                                    ;
; 9.147 ; 9.363        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA03|comp_out                                                                           ;
; 9.147 ; 9.363        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB03|comp_out                                                                           ;
; 9.148 ; 9.364        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; en_PWM                                                                                                 ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FA01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FB02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM1_FC03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FA03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FB03|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC01|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC02|comp_out                                                                           ;
; 9.149 ; 9.365        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; fbpspwmdt:PWM2_FC03|comp_out                                                                           ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[0]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[10]                                                                       ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[1]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[2]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[3]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[4]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[5]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[6]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[7]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[8]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FA03|comp_int[9]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[0]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[1]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FB03|comp_int[2]                                                                        ;
; 9.156 ; 9.372        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC02|port_PWM02                                                                         ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[0]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[1]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[2]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[3]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[4]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[5]                                                                        ;
; 9.156 ; 9.386        ; 0.230          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbpspwmdt:PWM2_FC03|comp_int[6]                                                                        ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|clk_out_bi                                                                                  ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[0]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[10]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[11]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[12]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[13]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[14]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[15]                                                                                   ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[1]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[2]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[3]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[4]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[5]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[6]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[7]                                                                                    ;
; 9.157 ; 9.373        ; 0.216          ; High Pulse Width ; upll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_div:u1|count[8]                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; upll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 3.533 ; 3.526 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 3.295 ; 3.328 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 3.264 ; 3.285 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 3.533 ; 3.526 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 3.580 ; 4.393 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 3.580 ; 4.393 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 3.249 ; 3.988 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 3.147 ; 3.826 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 3.609 ; 4.362 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 3.609 ; 4.362 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 3.365 ; 4.071 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 3.467 ; 4.174 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 4.860 ; 5.796 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 4.800 ; 5.727 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 4.860 ; 5.796 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 4.755 ; 5.659 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 2.528 ; 3.188 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 2.528 ; 3.188 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -1.945 ; -2.129 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -2.071 ; -2.240 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -1.945 ; -2.129 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -2.493 ; -2.588 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -2.695 ; -3.371 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -3.112 ; -3.915 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -2.788 ; -3.511 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -2.695 ; -3.371 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -2.901 ; -3.590 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -3.140 ; -3.887 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -2.901 ; -3.590 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -3.003 ; -3.706 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -4.239 ; -5.129 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -4.281 ; -5.194 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -4.334 ; -5.245 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -4.239 ; -5.129 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -2.103 ; -2.734 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -2.103 ; -2.734 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 2.892 ; 3.050 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.833 ; 3.009 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 2.892 ; 3.050 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.678 ; 2.820 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 3.867 ; 4.087 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.806 ; 2.950 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.445 ; 2.539 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.867 ; 4.087 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 4.660 ; 4.972 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.792 ; 2.955 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 2.686 ; 2.804 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 4.660 ; 4.972 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 3.320 ; 3.515 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 3.320 ; 3.515 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.780 ; 2.928 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.574 ; 2.680 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 2.811 ; 2.925 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.401 ; 2.486 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 2.324 ; 2.404 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.811 ; 2.925 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 3.458 ; 3.690 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.815 ; 2.959 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.638 ; 2.762 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 3.458 ; 3.690 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 3.274 ; 3.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 3.274 ; 3.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.880 ; 3.036 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.483 ; 2.580 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 2.621 ; 2.733 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 2.463 ; 2.568 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.501 ; 2.590 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.621 ; 2.733 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 2.749 ; 2.928 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 2.749 ; 2.928 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.625 ; 2.741 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 2.471 ; 2.581 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 3.247 ; 3.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 3.247 ; 3.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.788 ; 2.920 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.748 ; 2.892 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 3.179 ; 3.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.791 ; 2.932 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.641 ; 2.760 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 3.179 ; 3.392 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 2.708 ; 2.862 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 2.517 ; 2.651 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.708 ; 2.862 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 2.351 ; 2.446 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 4.942 ; 4.635 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 4.942 ; 4.635 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 2.355 ; 2.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.508 ; 2.678 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 2.561 ; 2.713 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.355 ; 2.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 2.132 ; 2.222 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.478 ; 2.617 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.132 ; 2.222 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.535 ; 3.748 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 2.363 ; 2.477 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.468 ; 2.625 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 2.363 ; 2.477 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 4.295 ; 4.596 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 2.255 ; 2.357 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 2.972 ; 3.160 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.453 ; 2.595 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.255 ; 2.357 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 2.015 ; 2.092 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.090 ; 2.172 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 2.015 ; 2.092 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.483 ; 2.593 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 2.316 ; 2.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.490 ; 2.630 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.316 ; 2.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 3.105 ; 3.327 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 2.169 ; 2.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 2.965 ; 3.124 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.550 ; 2.699 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.169 ; 2.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 2.150 ; 2.250 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 2.150 ; 2.250 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.186 ; 2.271 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.301 ; 2.409 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 2.157 ; 2.263 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 2.427 ; 2.599 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.305 ; 2.416 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 2.157 ; 2.263 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 2.422 ; 2.560 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 2.902 ; 3.112 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.461 ; 2.589 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.422 ; 2.560 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 2.319 ; 2.434 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.464 ; 2.599 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.319 ; 2.434 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 2.837 ; 3.041 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 2.042 ; 2.133 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 2.204 ; 2.334 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.385 ; 2.533 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 2.042 ; 2.133 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 4.569 ; 4.272 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 4.569 ; 4.272 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 4.792 ; 5.574 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.447 ; 6.334 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.461 ; 5.169 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 5.116 ; 5.929 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.359 ; 5.007 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 5.014 ; 5.767 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 5.047 ; 5.855 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 5.476 ; 6.303 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 4.803 ; 5.564 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.232 ; 6.012 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 4.905 ; 5.667 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.334 ; 6.115 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 6.636 ; 7.539 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 6.667 ; 7.668 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 6.696 ; 7.608 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 6.727 ; 7.737 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 6.591 ; 7.471 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 6.622 ; 7.600 ;       ;
; SW[0]      ; LED[0]      ; 2.824 ;       ;       ; 3.093 ;
; SW[1]      ; LED[1]      ; 2.867 ;       ;       ; 3.114 ;
; SW[2]      ; LED[2]      ; 2.588 ;       ;       ; 2.872 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 4.626 ; 5.392 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.255 ; 6.122 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.302 ; 4.988 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 4.931 ; 5.718 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.209 ; 4.848 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 4.838 ; 5.578 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 4.874 ; 5.666 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 5.283 ; 6.094 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 4.635 ; 5.369 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.044 ; 5.797 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 4.737 ; 5.485 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.146 ; 5.913 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 6.432 ; 7.319 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 6.424 ; 7.401 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 6.485 ; 7.370 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 6.477 ; 7.452 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 6.390 ; 7.254 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 6.382 ; 7.336 ;       ;
; SW[0]      ; LED[0]      ; 2.739 ;       ;       ; 3.013 ;
; SW[1]      ; LED[1]      ; 2.781 ;       ;       ; 3.033 ;
; SW[2]      ; LED[2]      ; 2.513 ;       ;       ; 2.800 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -3.334   ; -0.266 ; -1.229   ; 0.192   ; -1.000              ;
;  CLOCK_50                                         ; N/A      ; N/A    ; N/A      ; N/A     ; 9.587               ;
;  clk_div:u1|clk_out_bi                            ; -1.871   ; 0.145  ; -1.229   ; 0.192   ; -1.000              ;
;  upll|altpll_component|auto_generated|pll1|clk[0] ; -3.334   ; -0.266 ; 5.223    ; 1.250   ; 9.115               ;
; Design-wide TNS                                   ; -135.681 ; -0.266 ; -70.811  ; 0.0     ; -91.0               ;
;  CLOCK_50                                         ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  clk_div:u1|clk_out_bi                            ; -106.380 ; 0.000  ; -70.811  ; 0.000   ; -91.000             ;
;  upll|altpll_component|auto_generated|pll1|clk[0] ; -29.301  ; -0.266 ; 0.000    ; 0.000   ; 0.000               ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; 5.751 ; 5.657 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; 5.429 ; 5.337 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; 5.243 ; 5.156 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; 5.751 ; 5.657 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; 6.263 ; 6.882 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; 6.263 ; 6.882 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; 5.770 ; 6.292 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; 5.561 ; 5.980 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; 6.372 ; 6.859 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; 6.372 ; 6.859 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; 5.940 ; 6.396 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; 6.150 ; 6.558 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; 8.462 ; 9.118 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; 8.352 ; 8.980 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; 8.462 ; 9.118 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; 8.274 ; 8.911 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; 4.408 ; 4.894 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; 4.408 ; 4.894 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SW[*]       ; CLOCK_50   ; -1.945 ; -2.129 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[0]      ; CLOCK_50   ; -2.071 ; -2.240 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[1]      ; CLOCK_50   ; -1.945 ; -2.129 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  SW[2]      ; CLOCK_50   ; -2.493 ; -2.588 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FA[*]  ; CLOCK_50   ; -2.695 ; -3.371 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[0] ; CLOCK_50   ; -3.112 ; -3.915 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[1] ; CLOCK_50   ; -2.788 ; -3.511 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FA[2] ; CLOCK_50   ; -2.695 ; -3.371 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FB[*]  ; CLOCK_50   ; -2.901 ; -3.590 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[0] ; CLOCK_50   ; -3.140 ; -3.887 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[1] ; CLOCK_50   ; -2.901 ; -3.590 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FB[2] ; CLOCK_50   ; -3.003 ; -3.706 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; INT0_FC[*]  ; CLOCK_50   ; -4.239 ; -5.129 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[0] ; CLOCK_50   ; -4.281 ; -5.194 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[1] ; CLOCK_50   ; -4.334 ; -5.245 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  INT0_FC[2] ; CLOCK_50   ; -4.239 ; -5.129 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]      ; CLOCK_50   ; -2.103 ; -2.734 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]     ; CLOCK_50   ; -2.103 ; -2.734 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 4.993 ; 5.090 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 4.892 ; 4.970 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 4.993 ; 5.090 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 4.595 ; 4.692 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 6.360 ; 6.512 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 4.853 ; 4.903 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 4.245 ; 4.281 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 6.360 ; 6.512 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 7.684 ; 7.884 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 4.805 ; 4.878 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 4.663 ; 4.681 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 7.684 ; 7.884 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 5.717 ; 5.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 5.717 ; 5.807 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 4.806 ; 4.890 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 4.451 ; 4.462 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 4.859 ; 4.848 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 4.152 ; 4.143 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 3.995 ; 4.023 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 4.859 ; 4.848 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 5.920 ; 6.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 4.892 ; 4.922 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 4.546 ; 4.604 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 5.920 ; 6.068 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 5.313 ; 5.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 5.313 ; 5.465 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 4.995 ; 5.070 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 4.258 ; 4.306 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 4.513 ; 4.559 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 4.289 ; 4.333 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 4.367 ; 4.361 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 4.513 ; 4.559 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 4.722 ; 4.821 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 4.722 ; 4.821 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 4.526 ; 4.564 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 4.281 ; 4.325 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 5.603 ; 5.762 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 5.603 ; 5.762 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 4.868 ; 4.879 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 4.771 ; 4.799 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 5.458 ; 5.613 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 4.809 ; 4.862 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 4.535 ; 4.575 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 5.458 ; 5.613 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 4.656 ; 4.786 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 4.357 ; 4.401 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 4.656 ; 4.786 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 4.059 ; 4.099 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 7.848 ; 7.681 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 7.848 ; 7.681 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+
; PWM1H_FA[*]  ; CLOCK_50   ; 2.355 ; 2.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[0] ; CLOCK_50   ; 2.508 ; 2.678 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[1] ; CLOCK_50   ; 2.561 ; 2.713 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FA[2] ; CLOCK_50   ; 2.355 ; 2.491 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FB[*]  ; CLOCK_50   ; 2.132 ; 2.222 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[0] ; CLOCK_50   ; 2.478 ; 2.617 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[1] ; CLOCK_50   ; 2.132 ; 2.222 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FB[2] ; CLOCK_50   ; 3.535 ; 3.748 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1H_FC[*]  ; CLOCK_50   ; 2.363 ; 2.477 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[0] ; CLOCK_50   ; 2.468 ; 2.625 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[1] ; CLOCK_50   ; 2.363 ; 2.477 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1H_FC[2] ; CLOCK_50   ; 4.295 ; 4.596 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FA[*]  ; CLOCK_50   ; 2.255 ; 2.357 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[0] ; CLOCK_50   ; 2.972 ; 3.160 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[1] ; CLOCK_50   ; 2.453 ; 2.595 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FA[2] ; CLOCK_50   ; 2.255 ; 2.357 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FB[*]  ; CLOCK_50   ; 2.015 ; 2.092 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[0] ; CLOCK_50   ; 2.090 ; 2.172 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[1] ; CLOCK_50   ; 2.015 ; 2.092 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FB[2] ; CLOCK_50   ; 2.483 ; 2.593 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM1L_FC[*]  ; CLOCK_50   ; 2.316 ; 2.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[0] ; CLOCK_50   ; 2.490 ; 2.630 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[1] ; CLOCK_50   ; 2.316 ; 2.436 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM1L_FC[2] ; CLOCK_50   ; 3.105 ; 3.327 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FA[*]  ; CLOCK_50   ; 2.169 ; 2.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[0] ; CLOCK_50   ; 2.965 ; 3.124 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[1] ; CLOCK_50   ; 2.550 ; 2.699 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FA[2] ; CLOCK_50   ; 2.169 ; 2.262 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FB[*]  ; CLOCK_50   ; 2.150 ; 2.250 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[0] ; CLOCK_50   ; 2.150 ; 2.250 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[1] ; CLOCK_50   ; 2.186 ; 2.271 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FB[2] ; CLOCK_50   ; 2.301 ; 2.409 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2H_FC[*]  ; CLOCK_50   ; 2.157 ; 2.263 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[0] ; CLOCK_50   ; 2.427 ; 2.599 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[1] ; CLOCK_50   ; 2.305 ; 2.416 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2H_FC[2] ; CLOCK_50   ; 2.157 ; 2.263 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FA[*]  ; CLOCK_50   ; 2.422 ; 2.560 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[0] ; CLOCK_50   ; 2.902 ; 3.112 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[1] ; CLOCK_50   ; 2.461 ; 2.589 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FA[2] ; CLOCK_50   ; 2.422 ; 2.560 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FB[*]  ; CLOCK_50   ; 2.319 ; 2.434 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[0] ; CLOCK_50   ; 2.464 ; 2.599 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[1] ; CLOCK_50   ; 2.319 ; 2.434 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FB[2] ; CLOCK_50   ; 2.837 ; 3.041 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; PWM2L_FC[*]  ; CLOCK_50   ; 2.042 ; 2.133 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[0] ; CLOCK_50   ; 2.204 ; 2.334 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[1] ; CLOCK_50   ; 2.385 ; 2.533 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  PWM2L_FC[2] ; CLOCK_50   ; 2.042 ; 2.133 ; Rise       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]       ; CLOCK_50   ; 4.569 ; 4.272 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]      ; CLOCK_50   ; 4.569 ; 4.272 ; Fall       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 8.234  ; 8.780  ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 9.428  ; 10.062 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 7.741  ; 8.190  ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 8.935  ; 9.472  ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 7.532  ; 7.878  ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 8.726  ; 9.160  ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 8.723  ; 9.251  ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 9.537  ; 10.039 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 8.291  ; 8.788  ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 9.105  ; 9.576  ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 8.501  ; 8.950  ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 9.315  ; 9.738  ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 11.131 ; 11.712 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 11.517 ; 12.160 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 11.241 ; 11.850 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 11.627 ; 12.298 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 11.053 ; 11.643 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 11.439 ; 12.091 ;       ;
; SW[0]      ; LED[0]      ; 4.699 ;        ;        ; 4.755 ;
; SW[1]      ; LED[1]      ; 4.737 ;        ;        ; 4.765 ;
; SW[2]      ; LED[2]      ; 4.276 ;        ;        ; 4.362 ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INT0_FA[0] ; LED[3]      ;       ; 4.626 ; 5.392 ;       ;
; INT0_FA[0] ; LED[6]      ;       ; 5.255 ; 6.122 ;       ;
; INT0_FA[1] ; LED[3]      ;       ; 4.302 ; 4.988 ;       ;
; INT0_FA[1] ; LED[6]      ;       ; 4.931 ; 5.718 ;       ;
; INT0_FA[2] ; LED[3]      ;       ; 4.209 ; 4.848 ;       ;
; INT0_FA[2] ; LED[6]      ;       ; 4.838 ; 5.578 ;       ;
; INT0_FB[0] ; LED[4]      ;       ; 4.874 ; 5.666 ;       ;
; INT0_FB[0] ; LED[6]      ;       ; 5.283 ; 6.094 ;       ;
; INT0_FB[1] ; LED[4]      ;       ; 4.635 ; 5.369 ;       ;
; INT0_FB[1] ; LED[6]      ;       ; 5.044 ; 5.797 ;       ;
; INT0_FB[2] ; LED[4]      ;       ; 4.737 ; 5.485 ;       ;
; INT0_FB[2] ; LED[6]      ;       ; 5.146 ; 5.913 ;       ;
; INT0_FC[0] ; LED[5]      ;       ; 6.432 ; 7.319 ;       ;
; INT0_FC[0] ; LED[6]      ;       ; 6.424 ; 7.401 ;       ;
; INT0_FC[1] ; LED[5]      ;       ; 6.485 ; 7.370 ;       ;
; INT0_FC[1] ; LED[6]      ;       ; 6.477 ; 7.452 ;       ;
; INT0_FC[2] ; LED[5]      ;       ; 6.390 ; 7.254 ;       ;
; INT0_FC[2] ; LED[6]      ;       ; 6.382 ; 7.336 ;       ;
; SW[0]      ; LED[0]      ; 2.739 ;       ;       ; 3.013 ;
; SW[1]      ; LED[1]      ; 2.781 ;       ;       ; 3.033 ;
; SW[2]      ; LED[2]      ; 2.513 ;       ;       ; 2.800 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESET_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FB[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT0_FC[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RESET_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RESET_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM1L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; PWM2H_FA[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FA[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FB[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RESET_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RESET_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM1H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM1H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PWM2L_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM2L_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2L_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PWM2H_FC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM2H_FC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi                            ; 724      ; 0        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 33       ; 0        ; 0        ;
; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 100      ; 1        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 15989    ; 720      ; 486      ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk_div:u1|clk_out_bi                            ; clk_div:u1|clk_out_bi                            ; 724      ; 0        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 33       ; 0        ; 0        ;
; clk_div:u1|clk_out_bi                            ; upll|altpll_component|auto_generated|pll1|clk[0] ; 100      ; 1        ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 15989    ; 720      ; 486      ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                              ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 58       ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 134      ; 0        ; 18       ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                               ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:u1|clk_out_bi                            ; 0        ; 58       ; 0        ; 0        ;
; upll|altpll_component|auto_generated|pll1|clk[0] ; upll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 134      ; 0        ; 18       ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 337   ; 337  ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Jan 28 17:36:33 2015
Info: Command: quartus_sta DE0_NANO_PWM -c DE0_NANO_PWM
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_NANO_PWM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {upll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 16 -duty_cycle 50.00 -name {upll|altpll_component|auto_generated|pll1|clk[0]} {upll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:u1|clk_out_bi clk_div:u1|clk_out_bi
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.334             -29.301 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.871            -106.380 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.200              -0.200 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.397               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -1.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.229             -70.811 clk_div:u1|clk_out_bi 
    Info (332119):     5.223               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     2.255               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.115               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.911             -25.461 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.562             -88.391 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.266              -0.266 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.353               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -1.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.144             -65.903 clk_div:u1|clk_out_bi 
    Info (332119):     5.654               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.444               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     2.069               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.118               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.818               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.967
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.967             -17.284 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.754             -35.909 clk_div:u1|clk_out_bi 
Info (332146): Worst-case hold slack is -0.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.113              -0.113 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.145               0.000 clk_div:u1|clk_out_bi 
Info (332146): Worst-case recovery slack is -0.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.694             -39.918 clk_div:u1|clk_out_bi 
    Info (332119):     6.871               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 clk_div:u1|clk_out_bi 
    Info (332119):     1.250               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -91.000 clk_div:u1|clk_out_bi 
    Info (332119):     9.124               0.000 upll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.587               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 685 megabytes
    Info: Processing ended: Wed Jan 28 17:36:39 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


