Fitter report for Memory_Unit_1Block
Wed Apr 09 16:40:52 2014
Version 4.2 Build 178 01/19/2005 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Wed Apr 09 16:40:52 2014         ;
; Quartus II Version    ; 4.2 Build 178 01/19/2005 SP 1 SJ Full Version ;
; Revision Name         ; Memory_Unit_1Block                            ;
; Top-level Entity Name ; memory_unit_1block                            ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 63 / 5,980 ( 1 % )                            ;
; Total pins            ; 20 / 185 ( 10 % )                             ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C6Q240C8                    ;                                ;
; Use smart compilation                              ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/机组实验/Lesson4/block/Memory_Unit_1Block.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/机组实验/Lesson4/block/Memory_Unit_1Block.pin.


+--------------------------------------------------------------+
; Fitter Resource Usage Summary                                ;
+-----------------------------------------+--------------------+
; Resource                                ; Usage              ;
+-----------------------------------------+--------------------+
; Total logic elements                    ; 63 / 5,980 ( 1 % ) ;
;     -- Combinational with no register   ; 63                 ;
;     -- Register only                    ; 0                  ;
;     -- Combinational with a register    ; 0                  ;
;                                         ;                    ;
; Logic element usage by number of inputs ;                    ;
;     -- 4 input functions                ; 56                 ;
;     -- 3 input functions                ; 3                  ;
;     -- 2 input functions                ; 4                  ;
;     -- 1 input functions                ; 0                  ;
;     -- 0 input functions                ; 0                  ;
;                                         ;                    ;
; Logic elements by mode                  ;                    ;
;     -- arithmetic mode                  ; 0                  ;
;     -- qfbk mode                        ; 0                  ;
;     -- register cascade mode            ; 0                  ;
;     -- synchronous clear/load mode      ; 0                  ;
;     -- asynchronous clear/load mode     ; 0                  ;
;                                         ;                    ;
; Total LABs                              ; 7 / 598 ( 1 % )    ;
; Logic elements in carry chains          ; 0                  ;
; User inserted logic elements            ; 0                  ;
; Virtual pins                            ; 0                  ;
; I/O pins                                ; 20 / 185 ( 10 % )  ;
;     -- Clock pins                       ; 0 / 2 ( 0 % )      ;
; Global signals                          ; 0                  ;
; M4Ks                                    ; 0 / 20 ( 0 % )     ;
; Total memory bits                       ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits                    ; 0 / 92,160 ( 0 % ) ;
; Global clocks                           ; 0 / 8 ( 0 % )      ;
; Maximum fan-out node                    ; WR                 ;
; Maximum fan-out                         ; 32                 ;
; Total fan-out                           ; 257                ;
; Average fan-out                         ; 3.02               ;
+-----------------------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DATA_IN[0] ; 74    ; 4        ; 8            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[1] ; 75    ; 4        ; 8            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[2] ; 76    ; 4        ; 8            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[3] ; 77    ; 4        ; 10           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[4] ; 78    ; 4        ; 10           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[5] ; 79    ; 4        ; 10           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[6] ; 80    ; 4        ; 12           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DATA_IN[7] ; 81    ; 4        ; 12           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; RD         ; 94    ; 4        ; 20           ; 0            ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; WR         ; 95    ; 4        ; 20           ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; W[0]       ; 96    ; 4        ; 22           ; 0            ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; W[1]       ; 97    ; 4        ; 22           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; DATA_OUT[0] ; 82    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[1] ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[2] ; 84    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[3] ; 85    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[4] ; 86    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[5] ; 87    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[6] ; 88    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; DATA_OUT[7] ; 93    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 44 ( 4 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 20 / 48 ( 41 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 2        ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 5        ; 4          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 6        ; 5          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 7        ; 6          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 8        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 8          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 9          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 13       ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 14       ; 11         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 15       ; 12         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 16       ; 13         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 17       ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 18       ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 19       ; 16         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 20       ; 17         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 21       ; 18         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 23       ; 19         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 24       ; 20         ; 1        ; *~nCSO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 25       ; 21         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; 26       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ;
; 28       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 29       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; 32       ; 25         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ;
; 33       ; 26         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ;
; 34       ; 27         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ;
; 35       ; 28         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ;
; 36       ; 29         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ;
; 37       ; 30         ; 1        ; *~ASDO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 38       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 39       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 40       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 41       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 42       ; 34         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 43       ; 35         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 44       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 45       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 46       ; 38         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 47       ; 39         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 48       ; 40         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 49       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 50       ; 42         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 51       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 52       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 53       ; 43         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 54       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 55       ; 45         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 56       ; 46         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 57       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 58       ; 48         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 59       ; 49         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 60       ; 50         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 61       ; 51         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 62       ; 52         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 63       ; 53         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 64       ; 54         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 65       ; 55         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 66       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 67       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 68       ; 58         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 69       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 70       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 72       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 73       ; 59         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 74       ; 60         ; 4        ; DATA_IN[0]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 75       ; 61         ; 4        ; DATA_IN[1]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 76       ; 62         ; 4        ; DATA_IN[2]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 77       ; 63         ; 4        ; DATA_IN[3]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 78       ; 64         ; 4        ; DATA_IN[4]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 79       ; 65         ; 4        ; DATA_IN[5]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 80       ; 66         ; 4        ; DATA_IN[6]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 81       ; 67         ; 4        ; DATA_IN[7]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 82       ; 68         ; 4        ; DATA_OUT[0]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 83       ; 69         ; 4        ; DATA_OUT[1]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 84       ; 70         ; 4        ; DATA_OUT[2]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 85       ; 71         ; 4        ; DATA_OUT[3]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 86       ; 72         ; 4        ; DATA_OUT[4]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 87       ; 73         ; 4        ; DATA_OUT[5]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 88       ; 74         ; 4        ; DATA_OUT[6]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 91       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 92       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 93       ; 75         ; 4        ; DATA_OUT[7]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 94       ; 76         ; 4        ; RD             ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 95       ; 77         ; 4        ; WR             ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 96       ; 78         ; 4        ; W[0]           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 97       ; 79         ; 4        ; W[1]           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 98       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 99       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 100      ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 101      ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 102      ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 103      ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 104      ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 105      ; 87         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 106      ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 107      ; 89         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 108      ; 90         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 109      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 110      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 112      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 113      ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 114      ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 115      ; 93         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 116      ; 94         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 117      ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 118      ; 96         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 119      ; 97         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 120      ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 121      ; 99         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 122      ; 100        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 123      ; 101        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 124      ; 102        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 125      ; 103        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 126      ; 104        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 127      ; 105        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 128      ; 106        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 129      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 130      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 131      ; 107        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 132      ; 108        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 133      ; 109        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 134      ; 110        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 135      ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 136      ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 137      ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 138      ; 114        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 139      ; 115        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 140      ; 116        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 141      ; 117        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 142      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 143      ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 144      ; 119        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 145      ; 120        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ;
; 146      ; 121        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ;
; 147      ; 122        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; 148      ; 123        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; 149      ; 124        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ;
; 150      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; 151      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; 152      ; 125        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 153      ; 126        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 154      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ;
; 155      ; 127        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; 156      ; 128        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 157      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 158      ; 129        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 159      ; 130        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 160      ; 131        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 161      ; 132        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 162      ; 133        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 163      ; 134        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 164      ; 135        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 165      ; 136        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 166      ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 167      ; 138        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 168      ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 169      ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 170      ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 171      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 172      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 173      ; 142        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 174      ; 143        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 175      ; 144        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 176      ; 145        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 177      ; 146        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 178      ; 147        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 179      ; 148        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 180      ; 149        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 181      ; 150        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 182      ; 151        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 183      ; 152        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 184      ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 185      ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 186      ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 187      ; 156        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 188      ; 157        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 189      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 190      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 191      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 192      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 193      ; 158        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 194      ; 159        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 195      ; 160        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 196      ; 161        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 197      ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 198      ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 199      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 200      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 201      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 202      ; 167        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 203      ; 168        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 204      ; 169        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 205      ; 170        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 206      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 207      ; 172        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 208      ; 173        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 213      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 214      ; 175        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 215      ; 176        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 216      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 217      ; 178        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 218      ; 179        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 219      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 220      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 221      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 222      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 223      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 224      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 225      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 226      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 227      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 228      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 234      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 235      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 236      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 237      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 238      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 196        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 197        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                        ;
+--------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------+
; Compilation Hierarchy Node     ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                ;
+--------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------+
; |memory_unit_1block            ; 63 (31)     ; 0            ; 0           ; 20   ; 0            ; 63 (31)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block                                                ;
;    |memory_unit_1byte:inst1|   ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1                        ;
;       |memory_unit_1bit:inst1| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst1 ;
;       |memory_unit_1bit:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst2 ;
;       |memory_unit_1bit:inst3| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst3 ;
;       |memory_unit_1bit:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst4 ;
;       |memory_unit_1bit:inst5| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst5 ;
;       |memory_unit_1bit:inst6| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst6 ;
;       |memory_unit_1bit:inst7| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst7 ;
;       |memory_unit_1bit:inst|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst1|memory_unit_1bit:inst  ;
;    |memory_unit_1byte:inst2|   ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2                        ;
;       |memory_unit_1bit:inst1| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst1 ;
;       |memory_unit_1bit:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst2 ;
;       |memory_unit_1bit:inst3| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst3 ;
;       |memory_unit_1bit:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst4 ;
;       |memory_unit_1bit:inst5| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst5 ;
;       |memory_unit_1bit:inst6| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst6 ;
;       |memory_unit_1bit:inst7| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst7 ;
;       |memory_unit_1bit:inst|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst2|memory_unit_1bit:inst  ;
;    |memory_unit_1byte:inst3|   ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3                        ;
;       |memory_unit_1bit:inst1| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst1 ;
;       |memory_unit_1bit:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst2 ;
;       |memory_unit_1bit:inst3| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst3 ;
;       |memory_unit_1bit:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst4 ;
;       |memory_unit_1bit:inst5| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst5 ;
;       |memory_unit_1bit:inst6| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst6 ;
;       |memory_unit_1bit:inst7| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst7 ;
;       |memory_unit_1bit:inst|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst3|memory_unit_1bit:inst  ;
;    |memory_unit_1byte:inst|    ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst                         ;
;       |memory_unit_1bit:inst1| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst1  ;
;       |memory_unit_1bit:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst2  ;
;       |memory_unit_1bit:inst3| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst3  ;
;       |memory_unit_1bit:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst4  ;
;       |memory_unit_1bit:inst5| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst5  ;
;       |memory_unit_1bit:inst6| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst6  ;
;       |memory_unit_1bit:inst7| ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst7  ;
;       |memory_unit_1bit:inst|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |memory_unit_1block|memory_unit_1byte:inst|memory_unit_1bit:inst   ;
+--------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; W[0]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; W[1]        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; RD          ; Input    ; ON            ; ON            ; --                    ; --  ;
; WR          ; Input    ; OFF           ; ON            ; --                    ; --  ;
; DATA_IN[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_IN[6]  ; Input    ; OFF           ; ON            ; --                    ; --  ;
; DATA_IN[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DATA_OUT[0] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[1] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[2] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[3] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[4] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[5] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[6] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT[7] ; Output   ; --            ; --            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; W[0]                                                       ;                   ;         ;
;      - DATA_OUT~802                                        ; 0                 ; ON      ;
;      - inst19                                              ; 0                 ; ON      ;
;      - inst17                                              ; 0                 ; ON      ;
;      - inst18                                              ; 0                 ; ON      ;
;      - DATA_OUT~805                                        ; 0                 ; ON      ;
;      - DATA_OUT~808                                        ; 0                 ; ON      ;
;      - DATA_OUT~811                                        ; 0                 ; ON      ;
;      - DATA_OUT~814                                        ; 0                 ; ON      ;
;      - DATA_OUT~817                                        ; 0                 ; ON      ;
;      - DATA_OUT~820                                        ; 0                 ; ON      ;
;      - DATA_OUT~823                                        ; 0                 ; ON      ;
;      - inst11                                              ; 0                 ; ON      ;
;      - inst10~2                                            ; 0                 ; ON      ;
;      - inst10~4                                            ; 0                 ; ON      ;
;      - inst10~3                                            ; 0                 ; ON      ;
; W[1]                                                       ;                   ;         ;
;      - DATA_OUT~802                                        ; 1                 ; ON      ;
;      - inst19                                              ; 1                 ; ON      ;
;      - inst17                                              ; 1                 ; ON      ;
;      - inst18                                              ; 1                 ; ON      ;
;      - DATA_OUT~805                                        ; 1                 ; ON      ;
;      - DATA_OUT~808                                        ; 1                 ; ON      ;
;      - DATA_OUT~811                                        ; 1                 ; ON      ;
;      - DATA_OUT~814                                        ; 1                 ; ON      ;
;      - DATA_OUT~817                                        ; 1                 ; ON      ;
;      - DATA_OUT~820                                        ; 1                 ; ON      ;
;      - DATA_OUT~823                                        ; 1                 ; ON      ;
;      - inst11                                              ; 1                 ; ON      ;
;      - inst10~2                                            ; 1                 ; ON      ;
;      - inst10~4                                            ; 1                 ; ON      ;
;      - inst10~3                                            ; 1                 ; ON      ;
; RD                                                         ;                   ;         ;
;      - DATA_OUT[0]                                         ; 0                 ; ON      ;
;      - DATA_OUT[1]                                         ; 0                 ; ON      ;
;      - DATA_OUT[2]                                         ; 0                 ; ON      ;
;      - DATA_OUT[3]                                         ; 0                 ; ON      ;
;      - DATA_OUT[4]                                         ; 0                 ; ON      ;
;      - DATA_OUT[5]                                         ; 0                 ; ON      ;
;      - DATA_OUT[6]                                         ; 0                 ; ON      ;
;      - DATA_OUT[7]                                         ; 0                 ; ON      ;
;      - DATA_OUT~802                                        ; 0                 ; ON      ;
;      - inst19                                              ; 0                 ; ON      ;
;      - inst17                                              ; 0                 ; ON      ;
;      - inst18                                              ; 0                 ; ON      ;
;      - DATA_OUT~805                                        ; 0                 ; ON      ;
;      - DATA_OUT~808                                        ; 0                 ; ON      ;
;      - DATA_OUT~811                                        ; 0                 ; ON      ;
;      - DATA_OUT~814                                        ; 0                 ; ON      ;
;      - DATA_OUT~817                                        ; 0                 ; ON      ;
;      - DATA_OUT~820                                        ; 0                 ; ON      ;
;      - DATA_OUT~823                                        ; 0                 ; ON      ;
; WR                                                         ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst|inst   ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst1|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst1|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst1|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst1|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst2|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst2|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst2|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst2|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst3|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst3|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst3|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst3|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst4|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst4|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst4|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst4|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst5|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst5|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst5|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst5|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst6|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst7|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst7|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst7|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst7|inst ; 1                 ; ON      ;
; DATA_IN[0]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst|inst   ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst|inst  ; 0                 ; ON      ;
; DATA_IN[1]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst1|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst1|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst1|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst1|inst ; 0                 ; ON      ;
; DATA_IN[2]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst2|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst2|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst2|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst2|inst ; 0                 ; ON      ;
; DATA_IN[3]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst3|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst3|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst3|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst3|inst ; 0                 ; ON      ;
; DATA_IN[4]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst4|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst4|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst4|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst4|inst ; 0                 ; ON      ;
; DATA_IN[5]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst5|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst5|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst5|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst5|inst ; 0                 ; ON      ;
; DATA_IN[6]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst6|inst  ; 1                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst6|inst ; 1                 ; ON      ;
; DATA_IN[7]                                                 ;                   ;         ;
;      - memory_unit_1byte:inst|memory_unit_1bit:inst7|inst  ; 0                 ; ON      ;
;      - memory_unit_1byte:inst3|memory_unit_1bit:inst7|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst1|memory_unit_1bit:inst7|inst ; 0                 ; ON      ;
;      - memory_unit_1byte:inst2|memory_unit_1bit:inst7|inst ; 0                 ; ON      ;
+------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------+
; Control Signals                                                                              ;
+------+----------+---------+---------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+---------------+--------+----------------------+------------------+
; RD   ; PIN_94   ; 19      ; Output enable ; no     ; --                   ; --               ;
+------+----------+---------+---------------+--------+----------------------+------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+-----------------------------------------------------+---------+
; Name                                                ; Fan-Out ;
+-----------------------------------------------------+---------+
; WR                                                  ; 32      ;
; RD                                                  ; 19      ;
; W[1]                                                ; 15      ;
; W[0]                                                ; 15      ;
; inst10~3                                            ; 8       ;
; inst10~4                                            ; 8       ;
; inst10~2                                            ; 8       ;
; inst11                                              ; 8       ;
; inst18                                              ; 8       ;
; inst17                                              ; 8       ;
; inst19                                              ; 8       ;
; DATA_IN[7]                                          ; 4       ;
; DATA_IN[6]                                          ; 4       ;
; DATA_IN[5]                                          ; 4       ;
; DATA_IN[4]                                          ; 4       ;
; DATA_IN[3]                                          ; 4       ;
; DATA_IN[2]                                          ; 4       ;
; DATA_IN[1]                                          ; 4       ;
; DATA_IN[0]                                          ; 4       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst7|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst7|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst7|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst7|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst6|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst6|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst6|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst6|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst5|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst5|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst5|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst5|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst4|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst4|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst4|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst4|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst3|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst3|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst3|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst3|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst2|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst2|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst2|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst2|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst1|inst ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst1|inst ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst1|inst ; 2       ;
; memory_unit_1byte:inst|memory_unit_1bit:inst1|inst  ; 2       ;
; memory_unit_1byte:inst2|memory_unit_1bit:inst|inst  ; 2       ;
; memory_unit_1byte:inst3|memory_unit_1bit:inst|inst  ; 2       ;
; memory_unit_1byte:inst1|memory_unit_1bit:inst|inst  ; 2       ;
+-----------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 51 / 16,320 ( < 1 % )  ;
; Direct links               ; 5 / 21,944 ( < 1 % )   ;
; Global clocks              ; 0 / 8 ( 0 % )          ;
; LAB clocks                 ; 0 / 240 ( 0 % )        ;
; LUT chains                 ; 0 / 5,382 ( 0 % )      ;
; Local interconnects        ; 102 / 21,944 ( < 1 % ) ;
; M4K buffers                ; 0 / 720 ( 0 % )        ;
; R4s                        ; 48 / 14,640 ( < 1 % )  ;
+----------------------------+------------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 9.00) ; Number of LABs  (Total = 7) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 1                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 6                           ;
+--------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 9.00) ; Number of LABs  (Total = 7) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 1                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 6                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 3.29) ; Number of LABs  (Total = 7) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 2                           ;
; 3                                               ; 1                           ;
; 4                                               ; 2                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 11.43) ; Number of LABs  (Total = 7) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 1                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 1                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 3                           ;
; 14                                           ; 0                           ;
; 15                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 178 01/19/2005 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 09 16:40:49 2014
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Memory_Unit_1Block -c Memory_Unit_1Block
Info: Selected device EP1C6Q240C8 for design "Memory_Unit_1Block"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1C12Q240C8 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated interconnect usage is 1% of the available device resources
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Apr 09 16:40:52 2014
    Info: Elapsed time: 00:00:03


