
// Library name: 16nm
// Cell name: 10T_DUAL_SRAM_AddrCtrl_aValid
// View name: schematic
// Inherited view list: spectre spice verilog behavioral functional hdl
//system verilogNetlist schematic cmos.sch cmos_sch veriloga ahdl
subckt _sub52 I_Read_4 I_Read_3 I_Read_2 I_Read_1 I_Read_0 I_Write_4 \
        I_Write_3 I_Write_2 I_Write_1 I_Write_0 Reset JRi_31 JRi_30 \
        JRi_29 JRi_28 JRi_27 JRi_26 JRi_25 JRi_24 JRi_23 JRi_22 JRi_21 \
        JRi_20 JRi_19 JRi_18 JRi_17 JRi_16 JRi_15 JRi_14 JRi_13 JRi_12 \
        JRi_11 JRi_10 JRi_9 JRi_8 JRi_7 JRi_6 JRi_5 JRi_4 JRi_3 JRi_2 \
        JRi_1 JRi_0 KWv GoW JWi_31 JWi_30 JWi_29 JWi_28 JWi_27 JWi_26 \
        JWi_25 JWi_24 JWi_23 JWi_22 JWi_21 JWi_20 JWi_19 JWi_18 JWi_17 \
        JWi_16 JWi_15 JWi_14 JWi_13 JWi_12 JWi_11 JWi_10 JWi_9 JWi_8 \
        JWi_7 JWi_6 JWi_5 JWi_4 JWi_3 JWi_2 JWi_1 JWi_0 GoR KRv
