# 2024年7月工作产出

## Sail-RISCV

- 对 sail 源码进行分析，发现目前 sail 模拟器中存在不会被使用到的函数定义，提交Issue进行反馈交流：[issue](https://github.com/riscv/sail-riscv/issues/515)

## QtRvSim

- 发现 QtRvSim 存在在设定 xlen 为 64 bit 时，其内存访问范围依然为 32 bit, 这会导致程序执行时存在异常（如 example.S 会出现无限循环的情况），并提交[issue](https://github.com/cvut/qtrvsim/issues/146)

- 针对上面问题进行源码更改，提交 [pr](https://github.com/cvut/qtrvsim/pull/147) 包括：

    - 为 memory 类添加 xlen 成员变量，记录 当前内存应用的 xlen

    - 对对应的 xlen，计算其对应的内存树深度，保证 64 位内存可以对应被接受转换

    - 对从32位转为64位时内存的reset进行定义修正，将对应内存进展符号扩展

    - 修改对应接口

## 技术分享

- 对 Sail 上游如何生成 C 语言的异常处理后端进行技术分享， [pptx](https://github.com/KotorinMinami/plct-working/blob/main/sail-riscv/sail_exception.pptx)