verilog work "reg_sim.v"
