<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1715165503" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/VGA_Controller_test.dcp">
  <File Type="PA-TCL" Name="VGA_Controller_test.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="VGA_Controller_test_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="VGA_Controller_test_reports.tcl"/>
  <File Type="RDS-RDS" Name="VGA_Controller_test.vds"/>
  <File Type="RDS-UTIL" Name="VGA_Controller_test_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="VGA_Controller_test_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="VGA_Controller_test.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="VGA_Controller_test_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="VGA_Controller_test_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/Divided_Clock.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/Divided_Clock.v"/>
        <Attr Name="ImportTime" Val="1713780758"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/horizantal_counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/horizantal_counter.v"/>
        <Attr Name="ImportTime" Val="1713781691"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/vertical_counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/vertical_counter.v"/>
        <Attr Name="ImportTime" Val="1713781694"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/VGA_Controller_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/VGA_Controller_test.v"/>
        <Attr Name="ImportTime" Val="1715162615"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FFT_Module.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/FFT_Module.v"/>
        <Attr Name="ImportTime" Val="1715162393"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/VGA_Controller.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/VGA_Controller.v"/>
        <Attr Name="ImportTime" Val="1715157757"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ELE_432_Top_Module.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/ELE_432_Top_Module.v"/>
        <Attr Name="ImportTime" Val="1715161876"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/font_1.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ELE432_Project/ELE432_Project.srcs/sources_1/new/font_1.mem"/>
        <Attr Name="ImportTime" Val="1713722558"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="VGA_Controller_test"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/vga_pin.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/vga_pin.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/VGA_Controller_test.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
