160Gbps 乙太網路之光接收類比前級積體電路設計(I) 
“Analog Front-End Integrated Circuits for 160Gbps Ethernet Optical Receiver Applications (I)” 
計畫編號：NSC95－2221－E－009－329－ 
執行期間：95 年 8 月 01 日 至 96 年 7 月 31 日 
主持人：蔡嘉明 交通大學電子工程系教授 
 
一、 中文摘要 
本子計畫將針對160Gbps 的超高速乙
太網路系統應用，以CMOS 或是BiCMOS製程
技術開發其光接收端最關鍵的類比前端積體
電路，包含轉阻放大器、可變增益放大器、以
及可提供各種補償功能的等化器設計等等，此
類比前端積體電路之性能乃是整個光纖網路
系統性能的重要瓶頸。有別於傳統採用單一通
道與二位準光訊號傳輸方式，本計畫將採用多
通道並結合多位準光訊號傳輸方式，以求能於
有限的通道頻寬內獲得最大的資料傳輸量。此
外，研究群將發展最佳化的等化器設計技術來
補償因雷射二極體與檢光二極體等光電元件
頻寬不足所造成的限制。面對採用奈米級
CMOS 製程所將遭遇到的諸多非理想效應，
研究群將開發新的技術，包括新的電路架構以
及新的被動元件設計等等，以改善包括頻寬、
雜訊、線性度、動態範圍、功率消耗以及各種
形式的失真所引發的問題。 
配合其他相關子計畫的技術開發，包括
光電元件、光電元件整合平台、靜電放電防護
電路、光發射驅動控制電路、以及接收機設計
等等，將可實現更為完整的技術藍圖，並達成
系統整合的目的。 
 
關鍵詞:光接收器，類比積體電路，轉阻放大
器，可變增益放大器，等化器。 
英文摘要 
The goal of this project is to develop the 
analog front-end IC for the optical receiver used 
in 160Gbps Ethernet optical networks. The 
performance of the IC becomes a bottleneck in 
the overall receiver performance. Basically, the 
IC consists of a transimpedance amplifier, a 
variable-gain amplifier, and an equalizer for 
compensation purpose. Both CMOS and 
BiCMOS technologies will be evaluated and 
compared in our study. To increase the data 
capacity, a multi-channel topology combined 
with multi-level data format will be used. 
Moreover, to compensate the high-frequency 
rolling off caused by the laser diode and the 
photodiode, an optimal equalizer design will also 
be included. High quality passive devices and 
new design technologies focusing on achieving 
bandwidth enhancement, noise reduction, high 
linearity, wide dynamic range, low power 
dissipation, and low distortion will be developed. 
The design problems encountered while using 
nano-scale CMOS technology will be discussed 
in details.  
Combined with other sub-projects, such as the 
research on the optoelectronic devices, the 
optical bench design for the integration of the 
optical components, the ESD protection circuit 
design, the driving control circuit for the optical 
transmitter, and the transceiver design, we 
believe the overall research achievements can be 
much more solid and complete. 
 
Index terms: optical receiver, analog 
integrated circuits, transimpedance amplifier, 
主動補償的能力，所以利用RX和RY感應PVT
的變化來追蹤輸出阻抗的改變進而改善補償
的能力。 
 
圖一.系統架構 
 
圖二.差動式主動補償之轉阻放大器 
 
圖三.gain cell的電路架構 
圖三為兩級 gain cell 的電路架構，主要是
將 NIC 補償技術併入在 Cherry-Hooper 電路
上，這是因為 Cherry-Hooper 電路的第二級的
部份是為轉阻放大器，所以 NIC 在此仍可等效
提昇其增益和整體頻寬。 
    本研究所提出的整合式補償架構是以正
回授補償(PFD)和差動式主動(Active)補償方
式實現，一開始先使用 ADS Momentum 模擬
我們所需要的 Stack 電感，之後將我們所畫的
電感加入整合式的電路中再利用 ADS 模擬出
系統所表現的頻寬及 eye-diagram，圖四為轉阻
放大器﹙T1﹚加入主動式補償技術(NIC)的模
擬，可看出此技術不僅可以提高 gain 亦可提升
頻寬。圖五為 gain cell 加入主動式補償技術
(NIC)的模擬，此技術可將增益頻寬乘積改善 3
倍。 
 
圖四.轉阻放大器加入主動式補償技術的模擬 
 
圖五.gain cell加入主動式補償技術的模擬 
    此 Optical 量測是將 Chip 和 InGaAs PIN 
PD 整合在同一個 PCB 上做實驗，如圖六所
示，此 PD 照光區域直徑大小為 70µm，PD 約
有 0.8pF 的負載電容，1.2V 的逆向偏壓，和以
1310nm的光傳送下有0.9A/W 的 responsivity。 
碼曲線，由圖九可以看出當BER = 10-12時，有
ESD保護電路的Sensitivity 比沒有ESD保護電
路 的 Sensitivity 只 有 從 -15.5dBm 掉 到 
-14.4dBm而已，可見此電路設計可達到高輸入
電容的容忍度。 
 
 
表一 
四、結論與討論 
表一為此整合型轉阻放大器量測效能總
結，本研究計畫藉由對整合型補償電路的設
計，提高單一轉主放大器能有高效能的表現。
在本研究中，利用了各種高速系統的補償技
巧，包含主動補償和電感的補償技巧，也能提
供之後高速系統接收端的類比電路設計有相
當的幫助。 
 
參考文獻 
[1] B. Analui and A. Hajimiri, “Bandwidth   
Enhancement for Transimpedance Amplifiers ,”IEEE 
J.Solid-State Circuits, Vol. 39, No. 8, pp. 1263-1270, 
Aug. 2004. 
[2] C. H. Wu, et al., “CMOS Wideband Amplifiers 
Using Multiple Inductive-Series Peaking 
Technique,” IEEE J. Solid-State Circuits, Vol. 40, 
No. 2, pp. 548-552, Feb. 2005. 
[3] Chia-Ming Tsai and Li-Ren Huang, “A 21mW 
2.5Gb/s 15k　 Self-Compensated Differential 
Transimpedance Amplifier,” IEEE ISSCC, Digest of 
Technical Papers, pp. 234-235, Feb. 2005. 
[4] Chia-Ming Tsai and Li-Ren Huang, “A 24mW 
1.25Gb/s 13k　Transimpedance Amplifier Using 
Active Compensation,” Accepted to be presented on 
ISSCC 2006. 
[5] C.-C. Tang, C.-H. Wu, and S.-I. Liu, “Miniature 3D 
inductors in standard CMOS process,” IEEE J. 
Solid-State Circuits, vol. 37, no. 4, pp.471–480, Apr. 
2002. 
[6] S. M. Park, et al., “A Packaged Low-Noise 
High-Speed Regulated Cascode Transimpedance 
Amplifier Using 0.6µm N-well CMOS Technology,” 
Proc. European Solid-State Circuits Conf., pp. 
432-435, Sept.,2000. 
