TimeQuest Timing Analyzer report for testVGA
Thu Sep 09 02:59:33 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk~reg0'
 12. Slow Model Setup: 'clk_50'
 13. Slow Model Hold: 'clk_50'
 14. Slow Model Hold: 'clk~reg0'
 15. Slow Model Minimum Pulse Width: 'clk_50'
 16. Slow Model Minimum Pulse Width: 'clk~reg0'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk~reg0'
 25. Fast Model Setup: 'clk_50'
 26. Fast Model Hold: 'clk_50'
 27. Fast Model Hold: 'clk~reg0'
 28. Fast Model Minimum Pulse Width: 'clk_50'
 29. Fast Model Minimum Pulse Width: 'clk~reg0'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testVGA                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }   ;
; clk~reg0   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk~reg0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 175.13 MHz ; 175.13 MHz      ; clk~reg0   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -4.710 ; -222.020      ;
; clk_50   ; 2.327  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -2.093 ; -2.093        ;
; clk~reg0 ; 0.499  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.941 ; -3.425             ;
; clk~reg0 ; -0.742 ; -186.984           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.710 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.753      ;
; -4.686 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.728      ;
; -4.678 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.721      ;
; -4.654 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.696      ;
; -4.653 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.695      ;
; -4.621 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.663      ;
; -4.514 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.556      ;
; -4.514 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.556      ;
; -4.514 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.556      ;
; -4.514 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.556      ;
; -4.514 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.556      ;
; -4.490 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.531      ;
; -4.490 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.531      ;
; -4.490 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.531      ;
; -4.490 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.531      ;
; -4.490 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.531      ;
; -4.457 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.498      ;
; -4.457 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.498      ;
; -4.457 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.498      ;
; -4.457 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.498      ;
; -4.457 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.498      ;
; -4.435 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.453      ;
; -4.386 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.427      ;
; -4.375 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.005     ; 5.410      ;
; -4.354 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.395      ;
; -4.336 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.364      ;
; -4.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.351      ;
; -4.328 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.370      ;
; -4.319 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.022      ; 5.381      ;
; -4.314 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.354      ;
; -4.313 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.024      ; 5.377      ;
; -4.313 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.356      ;
; -4.312 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 5.371      ;
; -4.311 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.329      ;
; -4.307 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.335      ;
; -4.305 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.323      ;
; -4.304 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.332      ;
; -4.296 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.338      ;
; -4.282 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.322      ;
; -4.281 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.324      ;
; -4.276 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.317      ;
; -4.276 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.294      ;
; -4.275 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.303      ;
; -4.274 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.302      ;
; -4.267 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.312      ;
; -4.258 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.007      ; 5.305      ;
; -4.251 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.018     ; 5.273      ;
; -4.244 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.285      ;
; -4.242 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.270      ;
; -4.240 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 5.258      ;
; -4.205 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.248      ;
; -4.194 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|cnt[17]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.236      ;
; -4.193 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|cnt[20]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.235      ;
; -4.192 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.233      ;
; -4.190 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.230      ;
; -4.190 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.230      ;
; -4.190 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.230      ;
; -4.190 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.230      ;
; -4.190 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.230      ;
; -4.189 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.005     ; 5.224      ;
; -4.183 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.225      ;
; -4.173 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 5.216      ;
; -4.170 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[17]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.211      ;
; -4.169 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[20]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.210      ;
; -4.165 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.210      ;
; -4.160 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.188      ;
; -4.160 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.201      ;
; -4.158 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|cnt[12]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.198      ;
; -4.143 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.018     ; 5.165      ;
; -4.141 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 5.200      ;
; -4.140 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.167      ;
; -4.140 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.167      ;
; -4.140 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.167      ;
; -4.140 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.167      ;
; -4.140 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.167      ;
; -4.137 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[17]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.178      ;
; -4.136 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[20]     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.177      ;
; -4.134 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[12]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.173      ;
; -4.132 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.173      ;
; -4.132 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.173      ;
; -4.132 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.173      ;
; -4.132 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.173      ;
; -4.132 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 5.173      ;
; -4.128 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 5.156      ;
; -4.127 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis12x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.018     ; 5.149      ;
; -4.127 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.005     ; 5.162      ;
; -4.125 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.012      ; 5.177      ;
; -4.123 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 5.163      ;
; -4.122 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.164      ;
; -4.118 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.157      ;
; -4.118 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.157      ;
; -4.118 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.157      ;
; -4.118 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.157      ;
; -4.118 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 5.157      ;
; -4.117 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.159      ;
; -4.117 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.159      ;
; -4.117 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.159      ;
; -4.117 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.159      ;
; -4.117 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 5.159      ;
; -4.111 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 5.138      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 2.327 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 2.288      ; 0.805      ;
; 2.827 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 2.288      ; 0.805      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.093 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 2.288      ; 0.805      ;
; -1.593 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 2.288      ; 0.805      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk~reg0'                                                                                                                                 ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; hvsync_generator:hvsync|X[1]        ; hvsync_generator:hvsync|X[1]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|X[3]        ; hvsync_generator:hvsync|X[3]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; hvsync_generator:hvsync|disall0     ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.056      ;
; 0.958 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.264      ;
; 1.011 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.317      ;
; 1.068 ; hvsync_generator:hvsync|mem[11][2]  ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.374      ;
; 1.069 ; hvsync_generator:hvsync|mem[3][2]   ; hvsync_generator:hvsync|dis3x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.375      ;
; 1.070 ; hvsync_generator:hvsync|mem[6][2]   ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; hvsync_generator:hvsync|mem[2][2]   ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.377      ;
; 1.077 ; hvsync_generator:hvsync|mem[5][2]   ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.383      ;
; 1.123 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.429      ;
; 1.145 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.451      ;
; 1.163 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.469      ;
; 1.167 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[14]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.473      ;
; 1.172 ; hvsync_generator:hvsync|cnt[10]     ; hvsync_generator:hvsync|cnt[10]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|cnt[11]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.478      ;
; 1.176 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[5]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; hvsync_generator:hvsync|cnt[7]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[13]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; hvsync_generator:hvsync|X[0]        ; hvsync_generator:hvsync|X[0]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; hvsync_generator:hvsync|cnt[23]     ; hvsync_generator:hvsync|cnt[23]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.486      ;
; 1.194 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.500      ;
; 1.197 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.503      ;
; 1.220 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; hvsync_generator:hvsync|cnt[24]     ; hvsync_generator:hvsync|cnt[24]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; hvsync_generator:hvsync|X[6]        ; hvsync_generator:hvsync|X[6]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.527      ;
; 1.226 ; hvsync_generator:hvsync|cnt[18]     ; hvsync_generator:hvsync|cnt[18]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[1]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[4]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.535      ;
; 1.233 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; hvsync_generator:hvsync|cnt[8]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; hvsync_generator:hvsync|mem[9][2]   ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.540      ;
; 1.240 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.546      ;
; 1.240 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; hvsync_generator:hvsync|mem[12][2]  ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.547      ;
; 1.243 ; hvsync_generator:hvsync|mem[7][2]   ; hvsync_generator:hvsync|dis7x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.549      ;
; 1.246 ; hvsync_generator:hvsync|mem[8][2]   ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.552      ;
; 1.259 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.565      ;
; 1.327 ; hvsync_generator:hvsync|mem[10][2]  ; hvsync_generator:hvsync|dis10x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.633      ;
; 1.414 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.720      ;
; 1.521 ; hvsync_generator:hvsync|cnt[16]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.827      ;
; 1.639 ; hvsync_generator:hvsync|mem[3][1]   ; hvsync_generator:hvsync|dis3x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.945      ;
; 1.640 ; hvsync_generator:hvsync|mem[11][3]  ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.946      ;
; 1.642 ; hvsync_generator:hvsync|mem[2][3]   ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.948      ;
; 1.643 ; hvsync_generator:hvsync|mem[6][1]   ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.949      ;
; 1.646 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.952      ;
; 1.649 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.955      ;
; 1.650 ; hvsync_generator:hvsync|mem[5][3]   ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.956      ;
; 1.651 ; hvsync_generator:hvsync|cnt[10]     ; hvsync_generator:hvsync|cnt[11]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.957      ;
; 1.655 ; hvsync_generator:hvsync|X[1]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[14]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; hvsync_generator:hvsync|cnt[7]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.961      ;
; 1.657 ; hvsync_generator:hvsync|cnt[23]     ; hvsync_generator:hvsync|cnt[24]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.963      ;
; 1.661 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[1]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.967      ;
; 1.673 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.979      ;
; 1.676 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.982      ;
; 1.692 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.998      ;
; 1.700 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; hvsync_generator:hvsync|X[6]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.007      ;
; 1.704 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[6]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.010      ;
; 1.706 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.012      ;
; 1.708 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[5]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.014      ;
; 1.708 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.014      ;
; 1.709 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.015      ;
; 1.709 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.015      ;
; 1.713 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.019      ;
; 1.713 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.019      ;
; 1.720 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.026      ;
; 1.732 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.038      ;
; 1.739 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.045      ;
; 1.741 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; hvsync_generator:hvsync|X[0]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.047      ;
; 1.747 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.053      ;
; 1.758 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.064      ;
; 1.759 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.065      ;
; 1.762 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.068      ;
; 1.766 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|cnt[4]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.072      ;
; 1.769 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.075      ;
; 1.777 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.082      ;
; 1.790 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.096      ;
; 1.791 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[5]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; hvsync_generator:hvsync|mem[9][3]   ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.098      ;
; 1.794 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.100      ;
; 1.795 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.101      ;
; 1.799 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.105      ;
; 1.800 ; hvsync_generator:hvsync|cnt[8]      ; hvsync_generator:hvsync|cnt[10]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.106      ;
; 1.808 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|dis4x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 2.109      ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[6]      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.373 ; 8.373 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 7.671 ; 7.671 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.641 ; 7.641 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.649 ; 7.649 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 7.671 ; 7.671 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.999 ; 7.999 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.373 ; 8.373 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 7.641 ; 7.641 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.641 ; 7.641 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.649 ; 7.649 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 7.671 ; 7.671 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.999 ; 7.999 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -0.916 ; -31.352       ;
; clk_50   ; 1.343  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -0.963 ; -0.963        ;
; clk~reg0 ; 0.215  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.380 ; -2.380             ;
; clk~reg0 ; -0.500 ; -126.000           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.916 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.950      ;
; -0.907 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.940      ;
; -0.891 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.924      ;
; -0.854 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.888      ;
; -0.854 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.888      ;
; -0.854 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.888      ;
; -0.854 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.888      ;
; -0.854 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.888      ;
; -0.845 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.878      ;
; -0.845 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.878      ;
; -0.845 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.878      ;
; -0.845 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.878      ;
; -0.845 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.878      ;
; -0.829 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.862      ;
; -0.829 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.862      ;
; -0.829 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.862      ;
; -0.829 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.862      ;
; -0.829 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.862      ;
; -0.814 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.846      ;
; -0.802 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.834      ;
; -0.798 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.817      ;
; -0.788 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[22]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.805      ;
; -0.787 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.819      ;
; -0.786 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.805      ;
; -0.775 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.808      ;
; -0.774 ; hvsync_generator:hvsync|cnt[19]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.808      ;
; -0.774 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.793      ;
; -0.765 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[22]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.782      ;
; -0.765 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.798      ;
; -0.763 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.795      ;
; -0.752 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[21]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.769      ;
; -0.752 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.784      ;
; -0.752 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.784      ;
; -0.752 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.784      ;
; -0.752 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.784      ;
; -0.752 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.784      ;
; -0.749 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|X[3]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.782      ;
; -0.745 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.779      ;
; -0.740 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.772      ;
; -0.737 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.008      ; 1.777      ;
; -0.736 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.755      ;
; -0.736 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.755      ;
; -0.736 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.755      ;
; -0.736 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.755      ;
; -0.736 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.755      ;
; -0.730 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[22]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.747      ;
; -0.729 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[21]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.746      ;
; -0.725 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; hvsync_generator:hvsync|X[4]        ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.757      ;
; -0.724 ; hvsync_generator:hvsync|cnt[22]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.758      ;
; -0.724 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.743      ;
; -0.724 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.743      ;
; -0.724 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.743      ;
; -0.724 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.743      ;
; -0.724 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.743      ;
; -0.722 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.741      ;
; -0.717 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.004      ; 1.753      ;
; -0.714 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.006      ; 1.752      ;
; -0.714 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.733      ;
; -0.713 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.712 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.731      ;
; -0.712 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.731      ;
; -0.712 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.731      ;
; -0.712 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.731      ;
; -0.712 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.731      ;
; -0.711 ; hvsync_generator:hvsync|cnt[8]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.730      ;
; -0.708 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[20]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.727      ;
; -0.703 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[19]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.720      ;
; -0.701 ; hvsync_generator:hvsync|cnt[20]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; hvsync_generator:hvsync|cnt[24]     ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.730      ;
; -0.695 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.006     ; 1.721      ;
; -0.694 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[21]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.711      ;
; -0.692 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.745      ;
; -0.690 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.020     ; 1.702      ;
; -0.685 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.020     ; 1.697      ;
; -0.685 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.704      ;
; -0.685 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[20]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.013     ; 1.704      ;
; -0.683 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.717      ;
; -0.683 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.717      ;
; -0.683 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.717      ;
; -0.683 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[7]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.717      ;
; -0.683 ; hvsync_generator:hvsync|cnt[21]     ; hvsync_generator:hvsync|X[0]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 1.717      ;
; -0.682 ; hvsync_generator:hvsync|X[0]        ; hvsync_generator:hvsync|X[4]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.714      ;
; -0.680 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[19]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.697      ;
; -0.678 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|cnt[22]     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.695      ;
; -0.678 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[2]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[5]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[6]        ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.710      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk~reg0'                                                                                                                                 ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; hvsync_generator:hvsync|X[1]        ; hvsync_generator:hvsync|X[1]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|X[3]        ; hvsync_generator:hvsync|X[3]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; hvsync_generator:hvsync|disall0     ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.397      ;
; 0.311 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.463      ;
; 0.339 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.490      ;
; 0.356 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; hvsync_generator:hvsync|X[2]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[14]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; hvsync_generator:hvsync|cnt[10]     ; hvsync_generator:hvsync|cnt[10]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; hvsync_generator:hvsync|cnt[11]     ; hvsync_generator:hvsync|cnt[11]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; hvsync_generator:hvsync|X[0]        ; hvsync_generator:hvsync|X[0]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[13]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[5]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; hvsync_generator:hvsync|cnt[7]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; hvsync_generator:hvsync|cnt[23]     ; hvsync_generator:hvsync|cnt[23]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; hvsync_generator:hvsync|X[6]        ; hvsync_generator:hvsync|X[6]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; hvsync_generator:hvsync|cnt[24]     ; hvsync_generator:hvsync|cnt[24]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; hvsync_generator:hvsync|cnt[18]     ; hvsync_generator:hvsync|cnt[18]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[1]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[4]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; hvsync_generator:hvsync|cnt[8]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; hvsync_generator:hvsync|mem[11][2]  ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; hvsync_generator:hvsync|mem[3][2]   ; hvsync_generator:hvsync|dis3x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; hvsync_generator:hvsync|mem[6][2]   ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; hvsync_generator:hvsync|mem[2][2]   ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; hvsync_generator:hvsync|mem[5][2]   ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.538      ;
; 0.433 ; hvsync_generator:hvsync|X[7]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.585      ;
; 0.453 ; hvsync_generator:hvsync|cnt[16]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; hvsync_generator:hvsync|mem[9][2]   ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; hvsync_generator:hvsync|mem[7][2]   ; hvsync_generator:hvsync|dis7x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; hvsync_generator:hvsync|mem[12][2]  ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; hvsync_generator:hvsync|mem[8][2]   ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.610      ;
; 0.474 ; hvsync_generator:hvsync|mem[10][2]  ; hvsync_generator:hvsync|dis10x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.626      ;
; 0.495 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; hvsync_generator:hvsync|cnt[10]     ; hvsync_generator:hvsync|cnt[11]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[14]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; hvsync_generator:hvsync|X[1]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; hvsync_generator:hvsync|cnt[7]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; hvsync_generator:hvsync|cnt[23]     ; hvsync_generator:hvsync|cnt[24]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[1]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; hvsync_generator:hvsync|X[6]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; hvsync_generator:hvsync|cnt[15]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[6]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; hvsync_generator:hvsync|cnt[2]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[5]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.681      ;
; 0.530 ; hvsync_generator:hvsync|cnt[14]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; hvsync_generator:hvsync|X[0]        ; hvsync_generator:hvsync|X[2]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[15]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; hvsync_generator:hvsync|cnt[5]      ; hvsync_generator:hvsync|cnt[7]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; hvsync_generator:hvsync|cnt[0]      ; hvsync_generator:hvsync|cnt[2]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; hvsync_generator:hvsync|mem[11][3]  ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; hvsync_generator:hvsync|mem[3][1]   ; hvsync_generator:hvsync|dis3x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[7]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; hvsync_generator:hvsync|mem[6][1]   ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; hvsync_generator:hvsync|mem[2][3]   ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; hvsync_generator:hvsync|cnt[1]      ; hvsync_generator:hvsync|cnt[3]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; hvsync_generator:hvsync|cnt[4]      ; hvsync_generator:hvsync|cnt[6]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; hvsync_generator:hvsync|cnt[6]      ; hvsync_generator:hvsync|cnt[8]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; hvsync_generator:hvsync|cnt[8]      ; hvsync_generator:hvsync|cnt[10]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; hvsync_generator:hvsync|mem[5][3]   ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; hvsync_generator:hvsync|cnt[3]      ; hvsync_generator:hvsync|cnt[4]          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; hvsync_generator:hvsync|X[5]        ; hvsync_generator:hvsync|X[5]            ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.713      ;
; 0.569 ; hvsync_generator:hvsync|cnt[13]     ; hvsync_generator:hvsync|cnt[16]         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.721      ;
+-------+-------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|X[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|cnt[6]      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.670 ; 3.670 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.463 ; 3.463 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.451 ; 3.451 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.453 ; 3.453 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.463 ; 3.463 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.552 ; 3.552 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.670 ; 3.670 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.451 ; 3.451 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.451 ; 3.451 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.453 ; 3.453 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.463 ; 3.463 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.552 ; 3.552 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.710   ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk_50          ; 1.343    ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk~reg0        ; -4.710   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -222.02  ; -2.093 ; 0.0      ; 0.0     ; -190.409            ;
;  clk_50          ; 0.000    ; -2.093 ; N/A      ; N/A     ; -3.425              ;
;  clk~reg0        ; -222.020 ; 0.000  ; N/A      ; N/A     ; -186.984            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.373 ; 8.373 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 7.671 ; 7.671 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.641 ; 7.641 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.649 ; 7.649 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 7.671 ; 7.671 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.999 ; 7.999 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.670 ; 3.670 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.451 ; 3.451 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.451 ; 3.451 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.453 ; 3.453 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.463 ; 3.463 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.552 ; 3.552 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 1671     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 1671     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep 09 02:59:32 2021
Info: Command: quartus_sta testVGA -c testVGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk~reg0 clk~reg0
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.710      -222.020 clk~reg0 
    Info (332119):     2.327         0.000 clk_50 
Info (332146): Worst-case hold slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093        -2.093 clk_50 
    Info (332119):     0.499         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941        -3.425 clk_50 
    Info (332119):    -0.742      -186.984 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.916       -31.352 clk~reg0 
    Info (332119):     1.343         0.000 clk_50 
Info (332146): Worst-case hold slack is -0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.963        -0.963 clk_50 
    Info (332119):     0.215         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clk_50 
    Info (332119):    -0.500      -126.000 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4534 megabytes
    Info: Processing ended: Thu Sep 09 02:59:33 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


