{"patent_id": "10-2022-0168091", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0083954", "출원번호": "10-2022-0168091", "발명의 명칭": "반도체 패키지", "출원인": "주식회사 네패스", "발명자": "오동훈"}}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 반도체 칩, 상기 제1 반도체 칩의 측면을 덮는 제1 밀봉층, 및 상기 제1 반도체 칩의 패드에 연결된 제1 재배선 패턴을 포함하는 제1 패키지; 및제1 패키지 상에 마련된 제2 패키지로서, 제2 반도체 칩, 상기 제2 반도체 칩을 덮는 제2 밀봉층 및 상기 제2반도체 칩의 패드에 연결된 제2 재배선 패턴을 포함하는 제2 패키지를 포함하고,상기 제1 재배선 패턴은 상기 제1 밀봉층을 관통하여 상기 제2 재배선 패턴에 연결된, 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하고,상기 제1 재배선 패턴은 상기 관통홀을 통해 상기 제1 면에서 상기 제2 면까지 연장된 제1 부분 및 상기 제1 부분에 연결되고 상기 제1 면 상에서 연장된 제2 부분을 포함하며,상기 제1 면 상에 위치한 상기 제1 부분의 제1 두께는, 상기 제2 면 상에 위치한 상기 제1 부분의 제2 두께 보다 큰 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하고,상기 제1 재배선 패턴은, 상기 관통홀의 내면에 배치되고 상기 제2 패키지에 연결되는 제1 전도층, 및 상기 제1면에 배치되고 상기 제1 전도층과 상기 제1 반도체 칩의 패드에 연결된 제2 전도층을 포함하는 것을 특징으로하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제2 패키지는 상기 제2 반도체 칩의 패드에 연결된 제2 재배선 패턴을 더 포함하고,상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하며,상기 제1 재배선 패턴은 상기 관통홀을 통해 상기 제2 재배선 패턴에 직접 연결됨으로써 상기 제2 반도체 칩의상기 패드에 연결되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제1 패키지의 적어도 일부 및 상기 제2 패키지의 적어도 일부를 덮는 전자파 차폐층을 더 포함하는 것을특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,공개특허 10-2024-0083954-3-상기 제1 패키지, 상기 제2 패키지 및 상기 전자파 차폐층을 덮는 외부 밀봉층을 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 제1 패키지 및 상기 외부 밀봉층 상에서 연장하는 하부 도전층을 더 포함하고,상기 하부 도전층은 상기 제1 패키지의 상기 제1 재배선 패턴 및 상기 전자파 차폐층에 전기적으로 연결된 것을특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제1 패키지 및 상기 외부 밀봉층 상에 마련되고, 상기 하부 도전층의 적어도 일부를 덮는 열전도 필름을더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은, 성능 및 신뢰성이 향상되고, 공정이 단순화된 반도체 패키지를 제공한다. 본 발명의 기술적 사상의 반도체 패키지는 제1 반도체 칩, 상기 제1 반도체 칩의 측면을 덮는 제1 밀봉층, 및 상기 제1 반 도체 칩의 패드에 연결된 제1 재배선 패턴을 포함하는 제1 패키지; 및 제1 패키지 상에 마련된 제2 패키지로서, 제2 반도체 칩, 상기 제2 반도체 칩을 덮는 제2 밀봉층 및 상기 제2 반도체 칩의 패드에 연결된 제2 재배선 패턴 을 포함하는 제2 패키지를 포함하고, 상기 제1 재배선 패턴은 상기 제1 밀봉층을 관통하여 상기 제2 재배선 패턴 에 연결된다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 반도체 패키지에 관한 것으로, 보다 상세하게는 제조 공정이 개선되며 신뢰성이 향상 된 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 형성한 반도체 칩들에 대하여, 패키징 공정을 수행 하여 반도체 패키지를 형성한다. 최근, 반도체 패키지는 점점 고집적화되고 있으면서도, 고신뢰성, 고방열 특성 을 구비할 것이 요구되고 있다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 성능 및 신뢰성이 향상되고, 공정이 단순화된 반도체 패키지 를 제공하는데 있다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위한 본 발명의 기술적 사상은, 제1 반도체 칩, 상기 제1 반도체 칩의 측면을 덮는 제1 밀봉층, 및 상기 제1 반도체 칩의 패드에 연결된 제1 재배선 패턴을 포함하는 제1 패키지; 및 제1 패키지 상에 마련된 제2 패키지로서, 제2 반도체 칩, 상기 제2 반도체 칩을 덮는 제2 밀봉층 및 상기 제2 반도체 칩의 패드 에 연결된 제2 재배선 패턴을 포함하는 제2 패키지를 포함하고, 상기 제1 재배선 패턴은 상기 제1 밀봉층을 관 통하여 상기 제2 재배선 패턴에 연결된 반도체 패키지를 제공한다. 본 발명의 일 실시예에 있어서, 상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하고, 상기 제1 재배선 패턴은 상기 관통홀을 통해 상기 제1 면에서 상기 제2 면 까지 연장된 제1 부분 및 상기 제1 부분에 연결되고 상기 제1 면 상에서 연장된 제2 부분을 포함하며, 상기 제1 면 상에 위치한 상기 제1 부분의 제1 두께는, 상기 제2 면 상에 위치한 상기 제1 부분의 제2 두께 보다 큰 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하고, 상기 제1 재배선 패턴은, 상기 관통홀의 내면에 배치되고 상기 제2 패키지 에 연결되는 제1 전도층, 및 상기 제1 면에 배치되고 상기 제1 전도층과 상기 제1 반도체 칩의 패드에 연결된 제2 전도층을 포함하는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 상기 제2 패키지는 상기 제2 반도체 칩의 패드에 연결된 제2 재배선 패턴을 더 포함하고, 상기 제1 밀봉층은, 반대되는 제1 면과 제2 면, 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통 홀을 포함하며, 상기 제1 재배선 패턴은 상기 관통홀을 통해 상기 제2 재배선 패턴에 직접 연결됨으로써 상기 제2 반도체 칩의 상기 패드에 연결되는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 반도체 패키지는 상기 제1 패키지의 적어도 일부 및 상기 제2 패키지의 적어도 일부를 덮는 전자파 차폐층을 더 포함하는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 반도체 패키지는 상기 제1 패키지, 상기 제2 패키지 및 상기 전자파 차폐층을 덮는 외부 밀봉층을 더 포함하는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 반도체 패키지는 상기 제1 패키지 및 상기 외부 밀봉층 상에서 연장하는 하부 도전층을 더 포함하고, 상기 하부 도전층은 상기 제1 패키지의 상기 제1 재배선 패턴 및 상기 전자파 차폐층에 전기적으로 연결된 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 반도체 패키지는 상기 제1 패키지 및 상기 외부 밀봉층 상에 마련되고, 상기 하 부 도전층의 적어도 일부를 덮는 열전도 필름을 더 포함하는 것을 특징으로 한다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 기술적 사상에 의하면, 복수 개의 패키지들의 사이의 전기적 연결을 위한 솔더 볼과 같은 패키지간 연결 단자를 포함하지 않으므로, 반도체 패키지 제조 공정을 간소화할 수 있고 보다 박형화된 PoP 형태의 반도 체 패키지를 제공할 수 있다. 또한 패턴에 응력이 집중되는 부분의 두께를 두껍게 형성함으로써, 박리현상의 발생 가능성을 감소시킴으로써 향상된 성능과 향상된 신뢰성을 갖는 반도체 패키지를 제조할 수 있다. 또한, 응력이 집중되는 부분 이외의 패 턴 부분의 두께를 일정하게 형성할 수 있으므로, 제조 비용이 절감되고, 제조 공정이 단순화된 반도체 패키지를 제공할 수 있다. 또한 복수 개의 패키지들이 휘어짐에 취약한 패키지간 연결 단자 없이 전기적으로 연결될 수 있으므로 반도체 패키지의 신뢰성이 보다 향상될 수 있다. 또한 제1 밀봉층의 관통홀의 내면에 배치된 제1 전도층과 제1 밀봉층의 타측 표면에 배치된 제2 전도층을 독립 적으로 형성함으로써 회로패턴의 손실 발생을 완벽하게 방지할 수 있고, 제2 전도층의 형성을 위한 도금 공정에 소요되는 시간과 비용을 크게 절감할 수 있다. 본 개시의 기술적 사상에 따른 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효 과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0168091", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있 다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세 히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지 는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명 될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려 는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에 서, \"포함한다\" 또는 \"갖는다\" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결 될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소 의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장 되었고, 설명과 관계없는 부분은 생략되었다. 달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속 하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통 상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되 는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석 되어서는 아니 될 것임은 이해될 것이다. 이하에서는 본 발명의 일 실시예에 관한 반도체 패키지를 첨부된 도면을 참고하여 설명하기로 한다. 도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 1을 참조하면, 반도체 패키지는 제1 패키지 및 제2 패키지를 포함할 수 있다. 반도체 패키지 는 예를 들면, 제2 패키지가 제1 패키지 상에 부착된 패키지 온 패키지(PoP: Package on Package) 형태인 반도체 패키지일 수 있다. 또한, 반도체 패키지는 예를 들면, 3D 적층 방식의 반도체 패키지, 또는 다양한 기능을 지닌 각 층을 쌓아올 리거나 좌우로 연결하는 시스템 인 패키지(System-In-Package: SIP) 형태인 반도체 패키지일 수도 있다. 제1 패키지는 예를 들면, 팬-아웃 웨이퍼 레벨 패키지(FOWLP: Fan Out Wafer Level Package) 형태인 반도 체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩을 포함할 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 예를 들 면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 제1 반도체 칩을 이루는 반도체 기판은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 제1 반도체 칩을 이루는 반도체 기판은 SOI(silicon on insulator) 구조를 가질 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 활성면과 활성면에 반대되는 비활성면을 가질 수 있다. 제1 반도체 칩은 활성면에 다양한 종류의 복수의 개별 소자(individual devices)를 포함하는 반도체 소자가 형성될 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS(CMOS imaging sensor) 등과 같은 이 미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 제1 반도체 칩은 복수의 패드(110p)를 포함할 수 있다. 복수의 패드(110p)는 제1 반도체 칩이 포함하 는 상기 반도체 소자와 전기적으로 연결될 수 있다. 제1 반도체 칩은 하나의 반도체 칩일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제1 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제1 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩 은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(ResistiveRandom Access Memory)과 같은 비 휘발성 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 반도체 칩은 로직 칩일 수 있다. 예를 들어, 제1 반도체 칩은 인 공지능 프로세서(AI Processor), CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다. 제1 패키지는 제1 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층 은 제1 반도체 칩의 측면을 덮고, 패드(110p)가 마련된 제1 반도체 칩의 하면을 덮을 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가질 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 (photosensitive) 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층은 폴리이미드(polyimide)와 같은 폴리 머 물질로 구성될 수 있다. 다만, 제1 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제1 밀봉층 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수도 있다. 제1 밀봉층은 제1 밀봉층을 수직으로 관통하는 관통홀(120H)을 포함할 수 있다. 상기 관통홀(120H)은 제1 반도체 칩의 주변 부분에 제공될 수 있다. 관통홀(120H)의 높이 및 관통홀(120H)의 너비의 비율은 약 1:1로 형성될 수 있다. 제1 패키지는 제1 반도체 칩 상에 마련된 제1 재배선 구조체(130, 140)를 포함할 수 있다. 제1 재배 선 구조체(130, 140)는 제1 재배선 패턴 및 제1 절연 패턴을 포함할 수 있다. 제1 재배선 패턴은 제1 반도체 칩의 패드(110p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 또한, 제1 재배선 패턴은 제2 재배선 패턴에 전기적으로 연결될 수 있다. 제1 재배선 패턴 및 제2 재배선 패턴을 통해, 제1 반도체 칩 및 제2 반도체 칩은 전기적으로 연결될 수 있 고, 제2 반도체 칩은 외부 연결 단자에 전기적으로 연결될 수 있다. 좀 더 구체적으로, 제1 재배선 패턴은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 상기 서브 재배 선 패턴은 다층 구조를 가질 수 있다. 예를 들어, 제1 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(110p)에 접속될 수 있다. 제1 서브 재배선 패턴의 일부는 제1 밀봉층 및 제2절연 패턴을 통해 제2 재배선 패턴에 연결될 수 있다. 제2 서브 재배선 패턴은 제1 절연 패턴 상에서 연장하며, 제1 절연 패턴을 통해 제1 서브 재배선 패턴에 연결될 수 있다. 도 2는 도 1의 A부분을 확대한 단면도이다. 도 2를 참고하면, 제1 서브 재배선 패턴은, 관통홀(120H) 상에서 연장되는 제1 부분, 및 제1 부분에 연결 되고 제1 밀봉층 상에서 연장된 제2 부분을 포함할 수 있다. 본 발명의 예시적인 실시예들에서, 제1 서브 재배선 패턴의 제1 부분의 두께는, 관통홀(120H)이 연장된 방 향을 따라 일정하지 않는 크기를 가질 수 있다. 즉, 관통홀(120H)에 배치된 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀(120H)이 연장된 방향을 따라 변경된 크기를 가질 수 있다. 관통홀(120H)이 연장된 방향은, 제1 밀봉층의 제1 면에서 제1 밀봉층의 제2 면을 향하는 방향일 수 있다. 또한, 관통홀(120H)에 배치되지 않은 제1 서브 재배선 패턴의 제2 부분의 두께는, 제1 밀봉층이 연장 된 방향을 따라 일정한 크기를 가질 수 있다. 도 3은 본 발명의 예시적인 실시예에 따른 반도체 패키지의 여러가지 모습을 나타낸 도면이다. 도 2 및 도 3을 참고하면, 예시적인 실시예들에서, 제1 밀봉층의 제1 면 상에 위치한 제1 서브 재배 선 패턴의 제1 두께(T1)는, 제1 밀봉층의 제2 면 상에 위치한 제1 서브 재배선 패턴의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 제1 두께(T1) 및 제2 두께(T2)는 제1 밀봉층이 연장된 방향을 기 준으로 하는 상기 제1 부분 크기일 수 있다. 일반적으로 제1 밀봉층 상에 제1 서브 재배선 패턴을 형성하고, 제1 서브 재배선 패턴 상에 제2 서브 재배선 패턴 및 제1 절연 패턴을 형성하는 후속 공정이 진행되는 과정에서, 제1 서브 재배선 패 턴의 엣지(Edge)(131e, 도 2에 도시됨) 상에 응력이 집중되는 현상이 발생된다. 제1 서브 재배선 패턴 의 엣지(131e)에는 제1 밀봉층과 같은 물질이 충진되지 않은 상태에서 공정이 진행되기 때문이다. 따 라서, 제1 서브 재배선 패턴의 엣지(131e) 상에 집중되는 응력으로 인하여, 제1 서브 재배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상이 발생됨으로써, 전기적 쇼트 현상 등이 발생되어 반도체 패 키지의 성능이 저하되는 문제가 있다. 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴에 응력이 집중되는 엣지(131e)의 두께를 두 껍게 형성함으로써, 반도체 패키지는 엣지(131e)에 집중되는 응력을 견딜 수 있는 구조로 구현될 수 있다. 이에 따라, 제1 서브 재배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상의 발생 가능성이 감 소됨으로써, 전기적 쇼트 현상 등이 차단되어 반도체 패키지의 성능 및 신뢰성이 향상될 수 있다. 도 3(a) 내지 도 3(c)에는 본 발명의 예시적인 실시예에 있어 제1 서브 재배선 패턴의 여러가지 모습이 도시되어 있다. 또한, 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 부분을 제 외한 제2 부분에서는 두께가 일정하게 형성된다. 이에 따라, 두께가 두껍게 형성된 엣지(131e)를 포함하는 제1 부분을 통해 박리현상 발생 가능성이 감소될 수 있으면서도, 두께가 일정한 제2 부분을 통해 공정 비용이 절감 되고 공정이 단순화될 수 있다. 예시적인 실시예들에서, 제1 두께(T1)의 크기와 제2 두께(T2)의 크기의 비율은, 1:0.1~1:0.9, 1:0.2~1:0.7, 또 는 1:0.3~1:0.52 일 수 있다. 예시적인 실시들에서, 제1 서브 재배선 패턴의 제1 부분의 두께는, 제1 밀봉층의 제1 면에서 제 1 밀봉층의 제2 면을 향하는 방향을 따라 점차 감소될 수 있다. 제1 절연 패턴은 제1 밀봉층의 하면 상에 마련될 수 있다. 제1 절연 패턴은 제1 서브 재배선 패 턴을 덮되, 제1 서브 재배선 패턴의 일부를 노출시키는 개구부를 가질 수 있다. 제1 절연 패턴 상에는 보호층이 형성될 수 있다. 보호층은 제2 서브 재배선 패턴의 일부분 을 노출시킬 수 있다. 보호층에 의하여 노출되는 제2 서브 재배선 패턴의 일부분에는 외부 연결 단자 가 배치될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자(19 0)는 반도체 패키지와 외부 장치 사이를 전기적으로 연결할 수 있다. 제2 패키지는 제1 패키지 상에 배치될 수 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 제2 반도체 칩은 패드(210p)를 포함할 수 있다. 제2 반도체 칩은 하나의 반도체 칩일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제2 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시예 들에서, 제2 반도체 칩은 로직 칩일 수 있다. 제2 패키지는 제2 반도체 칩의 적어도 일부를 덮는 제2 밀봉층을 포함할 수 있다. 예를 들어, 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(210p)가 마련된 제2 반도체 칩의 하면을 덮을 수 있다. 제2 밀봉층은 제2 반도체 칩의 패드(210p)를 노출시키기 위한 개구부를 가질 수 있다. 이때, 제2 밀봉층은 제2 반도체 칩의 상기 하면에 반대된 제2 반도체 칩의 상면은 덮지 않을 수 있다. 제2 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제2 밀봉층은 감광성 물질을 포 함할 수 있다. 예를 들어, 제2 밀봉층은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 다만, 제2 밀 봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제2 밀봉층 EMC를 포함할 수도 있 다. 제2 패키지는 제2 밀봉층과 제1 밀봉층 사이에 마련된 제2 재배선 구조체(230, 240)를 포함할 수 있다. 제2 재배선 구조체(230, 240)는 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은 제2 밀봉층의 표면을 따라 연장할 수 있고, 제2 반도체 칩의 패드(210p)에 전기 적으로 연결될 수 있다. 본 발명의 실시예들에서, 제2 패키지와 제1 패키지 사이의 전기적 연결은 제1 재배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 반도체 패키지는 제2 패키지와 제1 패키지 의 연결을 위한 솔더 볼과 같은 패키지간 연결 단자를 포함하지 않으므로, 반도체 패키지 제조 공정을 간 소화할 수 있고, 보다 박형화된 PoP 형태의 반도체 패키지를 제조할 수 있다. 일반적으로 복수의 패키지가 적층된 형태의 PoP 형태의 반도체 패키지의 경우, 반도체 패키지의 휘어짐 (warpage)으로 인해 패키지간 연결 단자에 크랙 등의 손상이 발생하여 반도체 패키지의 신뢰성을 저하시키는 문 제가 있었다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 제2 패키지와 제1 패키지는 휘어짐에 취약한 패키지간 연결 단자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지의 신뢰성이 보다 향상될 수 있다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 4a 내지 도 4e에서는, 도 1에 도시된 반도체 패키지의 제조 방법을 설명하기로 한다. 도 4a를 참조하면, 캐리어 상에 제2 반도체 칩을 배치하고, 제2 반도체 칩을 덮는 제2 밀봉층 을 형성한다. 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(210p)가 마련된 제2 반도체 칩 의 표면을 덮도록 형성될 수 있다. 예시적인 실시예들에서, 제2 밀봉층을 형성하기 위하여, 절연막을 캐리어 및 제2 반도체 칩 상에 도포하고, 제2 반도체 칩의 패드(210p)가 노출되도록 상기 절연막 의 일부를 제거할 수 있다. 상기 절연막은, 예를 들어 감광성 물질을 포함할 수 있다. 제2 밀봉층을 형성한 후에, 제2 밀봉층 및 제2 반도체 칩 상에 제2 재배선 구조체(230, 240)를 형성할 수 있다. 구체적으로, 제2 밀봉층의 상부 및 제2 반도체 칩의 패드(210p) 상에 제2 재배선 패 턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제2 재배선 패턴을 형성한 후에, 제2 절연 패턴을 형성하기 위하여, 제2 밀봉 층 및 제2 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제2 재배선 패턴 의 일부를 노출시키기 위한 개구부(240H)를 형성할 수 있다. 도 4b를 참조하면, 제2 절연 패턴 상에 제1 반도체 칩을 배치한다. 제1 반도체 칩과 제2 절연 패턴 사이에는, 제1 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 상기 접착층은, 예를 들어 다이 어태치 필름(die attach film)을 포함할 수 있다. 또한, 상기 접착층은 제1 반도체 칩 의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 제1 반도체 칩을 배치한 이후, 제1 반도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 제1 밀봉층 은 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가지도록 형성되고, 제2 재배선 패턴 을 노출시키도록 제1 밀봉층을 관통하는 관통홀(120H)을 가지도록 형성될 수 있다. 제1 밀봉층 을 형성하기 위하여, 절연막을 캐리어 및 제2 반도체 칩 상에 도포하고, 제2 반도체 칩의 패드(210p)가 노출되도록 상기 절연막의 일부를 제거하고, 제2 재배선 패턴이 노출되도록 상기 절연막을 수직 으로 관통하는 관통홀(120H)을 형성할 수 있다. 본 발명의 예시적인 실시예들에서, 제1 밀봉층은 폴리이미드와 같은 폴리머 물질을 이용한 라미네이션 (lamination) 공정을 통해 형성되며, 제1 반도체 칩의 측면 및 패드(110p)가 마련된 제1 반도체 칩의 표면을 덮을 수 있다. 이 경우, 제1 반도체 칩의 측면을 덮는 몰드 물질을 형성하는 단계 및 제1 반도체 칩의 상기 하면 상에 절연 물질을 순차로 형성하는 것과 비교하여, 한 번의 라미네이션 공정을 통해 제1 반도체 칩의 측면 및 제1 반도체 칩의 상기 표면을 덮는 제1 밀봉층을 형성할 수 있으므로 반도 체 패키지 제조 공정을 간소화할 수 있다. 도 4c 및 도 4d를 참조하면, 제1 밀봉층 및 제1 반도체 칩 상에, 제1 재배선 구조체(130, 140)를 형 성할 수 있다. 우선 도 4c에 도시된 바와 같이, 제1 서브 재배선 패턴을 제1 밀봉층 및 제1 반도체 칩 상에 형 성할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(110 p)에 접하고, 제1 밀봉층의 관통홀(120H)을 따라 연장되어 제2 재배선 패턴에 접할 수 있다. 예를 들 어, 제1 서브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제1 서브 재배선 패턴을 제1 밀봉층 및 제1 반도체 칩 상에 형성하는 과정에서, 제1 서브 재배 선 패턴의 제1 부분의 두께는, 관통홀(120H)이 연장된 방향을 따라 변경된 크기를 갖도록 형성될 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부분의 두께는, 제1 밀봉층이 연장된 방향을 따라 일정한 크기를 가질 수 있다. 예시적인 실시예들에서, 제1 밀봉층의 제1 면 상에 위치한 제1 서브 재배선 패턴의 제1 두께 (T1)는, 제1 밀봉층의 제2 면 상에 위치한 제1 서브 재배선 패턴의 제2 두께(T2) 보다 큰 크기 를 가질 수 있다. 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴에 응력이 집중되는 엣지(131e)의 두께를 두 껍게 형성함으로써, 반도체 패키지는 응력을 견딜 수 있는 구조로 구현될 수 있다. 이에 따라, 제1 서브 재 배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상의 발생 가능성이 감소됨으로써, 전기적 쇼 트 현상 등이 차단되어 반도체 패키지의 성능이 향상될 수 있다. 또한, 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 부분을 제 외한 제2 부분에서는 두께가 일정하게 형성된다. 이에 따라, 두께가 두껍게 형성된 엣지(131e)를 포함하는 제1 부분을 통해 박리현상 발생 가능성이 감소될 수 있으면서도, 두께가 일정한 제2 부분을 통해 공정 비용이 절감 되고 공정이 단순화될 수 있다. 다음 도 4d에 도시된 바와 같이, 제1 서브 재배선 패턴 상에 제1 절연 패턴, 및 제2 서브 재배선 패 턴을 순차적으로 형성할 수 있다. 좀 더 구체적으로, 제1 서브 재배선 패턴을 형성한 후에, 제1 절연 패턴을 형성하기 위하여, 제1 밀봉층 및 제1 서브 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제1 서브 재배선 패턴의 일부를 노출시키기 위한 개구부를 형성할 수 있다. 상 기 제1 절연 패턴을 형성한 이후, 제1 절연 패턴 상에 제2 서브 재배선 패턴을 형성한다. 제2 서브 재배선 패턴은 제1 절연 패턴을 통해 제1 서브 재배선 패턴에 연결되도록 형성될 수 있다. 예를 들어, 제2 서브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 이후, 제1 절연 패턴 상에 보호층을 형성한다. 보호층은 제2 서브 재배선 패턴의 일부를 노출시키는 개구부를 가지도록 형성될 수 있다. 보호층을 형성한 이후, 보호층의 상기 개구부에 의해 노출된 제2 서브 재배선 패턴 상에 외부 연결 단자가 부착될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 도 4e를 참조하면, 캐리어(도 4d의 11)을 제거하고, 쏘잉(sawing) 공정을 통해 반도체 패키지들을 개별 반도체 패키지로 개별화한다. 즉, 도 4d에 도시된 반도체 패키지는 스크라이브 레인(도 4d, SL)을 따라 절단되어, 복수 의 개별 반도체 패키지들로 분리될 수 있다. 도 5는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10a)를 나타내는 단면도이다. 도 5에 도시된 반도체 패키지(10a)는 제1 패키지(100a)를 구성하는 제1 절연 패턴(140a) 및 제1 밀봉층(120a), 및 제2 패키지(200a)를 구성하는 제2 절연 패턴(240a) 및 제2 밀봉층(220a)을 제외하고는, 도 1에 도시된 반도체 패키지와 대체 로 동일한 구성을 가질 수 있다. 도 5에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 5를 참조하면, 제1 패키지(100a)는 제1 반도체 칩의 측벽을 덮는 제1 밀봉층(120a)을 포함할 수 있다. 이때, 제1 밀봉층(120a)의 하면은 제1 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 제1 밀봉층(120a)은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층(120a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층(120a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 제1 패키지(100a)는 제1 재배선 구조체(130, 140a)를 포함할 수 있다. 제1 재배선 구조체(130, 140a)는 제1 재 배선 패턴 및 제1 절연 패턴(140a)을 포함할 수 있다. 제1 절연 패턴(140a)은 제1 반도체 칩 및 제1 밀봉층(120a) 상에 순차로 적층된 제1 서브 절연 패턴 및 제2 서브 절연 패턴을 포함할 수 있다. 제1 서브 절연 패턴은 제1 반도체 칩의 하면 및 제1 밀봉층(120a)의 하면 상에 마련되며, 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가질 수 있 다. 제2 서브 절연 패턴은 제1 서브 절연 패턴 상에 마련되며, 제1 서브 절연 패턴 상의 제1 서 브 재배선 패턴을 덮을 수 있다. 예시적인 실시예들에서, 제1 절연 패턴(140a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제1 절연 패턴 (140a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 또한, 예시적인 실시예들에서, 제1 절연 패턴 (140a)은 낮은 유전율(lok-k), 낮은 열팽창 계수(low-CTE), 및/또는 낮은 경화 온도(low cure temperature) 를 가지는 유전체로 이루어질 수 있다. 제1 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 서브 절연 패턴을 따라 연장될 수 있고, 제1 서브 절연 패턴의 개구부를 통 해 제1 반도체 칩의 패드(110p)에 연결될 수 있다. 또한, 제1 서브 재배선 패턴의 일부는 제1 서브 절연 패턴, 제1 밀봉층(120a), 및 제2 서브 절연 패턴을 통해 제2 재배선 패턴에 연결될 수 있 다. 도 5에 도시된 본 발명의 예시적인 실시예에서도, 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부 분의 두께는 일정한 크기를 가질 수 있다. 제2 패키지(200a)는 제2 반도체 칩(210a)의 측벽을 덮는 제2 밀봉층(220a)을 포함할 수 있다. 이때, 제2 밀봉층 (220a)의 하면은 제2 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 제2 밀봉 층(220a)은 EMC로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 제2 패키지(200a)는 제2 재배선 구조체(230, 240a)를 포함할 수 있다. 제2 재배선 구조체(230, 240a)는 제2 재 배선 패턴 및 제2 절연 패턴(240a)을 포함할 수 있다. 제2 절연 패턴(240a)은 제2 반도체 칩(210a) 및 제2 밀봉층(220a) 상에 순차로 적층된 제1 서브 절연 패턴 및 제2 서브 절연 패턴을 포함할 수 있다. 제1 서브 절연 패턴은 제2 반도체 칩(210a)의 하면 및 제2 밀봉층(220a)의 하면 상에 마련되며, 제2 반도체 칩(210a)의 패드(210p)를 노출시키기 위한 개구부를 가질 수 있다. 제2 서브 절연 패턴은 제1 서브 절연 패턴 상에 마련되며, 제1 서브 절연 패턴 상의 제2 재배선 패턴을 덮을 수 있다. 예시적인 실시예들에서, 제2 절연 패턴(240a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제2 절연 패턴 (240a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 또한, 예시적인 실시예들에서, 제2 절연 패턴 (240a)은 낮은 유전율 특성, 낮은 열팽창 계수 특성, 및/또는 낮은 경화 온도 특성을 가지는 유전체로 이루어질 수 있다. 도 6은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10b)를 나타내는 단면도이다. 도 6에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 6을 참조하면, 반도체 패키지(10b)는 제1 패키지(100b) 및 제2 패키지(200b)를 포함할 수 있다. 반도체 패키 지(10b)는 예를 들면, 제2 패키지(200b)가 제1 패키지(100b) 상에 부착된 PoP 형태인 반도체 패키지일 수 있다. 제1 패키지(100b)는 예를 들면, FOWLP 형태인 반도체 패키지일 수 있다. 제1 패키지(100b)는 복수의 반도체 칩(111, 113)을 포함할 수 있다. 예를 들어, 제1 패키지(100b)는 수평으로 이격된 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 포함할 수 있다. 예시적인 실시에들에서, 제1 하부 반도체 칩 및 제2 하부 반도체 칩은 동종의 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 하부 반도체 칩 및 제2 하부 반도체 칩은 이종의 반도체 칩일 수 있다. 제1 패키지(100b)는 제1 하부 반도체 칩의 적어도 일부 및 제2 하부 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 물질, 예를 들어 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 제2 패키지(200b)는 복수의 반도체 칩(211, 213)을 포함할 수 있다. 예를 들어, 제2 패키지(200b)는 수평으로 이격된 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 포함할 수 있다. 예시적인 실시에들에서, 제1 상부 반도체 칩 및 제2 상부 반도체 칩은 동종의 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 상부 반도체 칩 및 제2 상부 반도체 칩은 이종의 반도체 칩일 수 있다. 나아가, 예시적인 실시예들에서, 제2 패키지(200b)는 신호 처리 등의 기능을 수행하는 다양한 회로 소자들, 예 를 들어 수동 소자 등이 패키징된 시스템 인 패키지(system in package) 형태의 반도체 패키지일 수 있다. 제2 패키지(200b)는 제1 상부 반도체 칩의 적어도 일부 및 제2 상부 반도체 칩의 적어도 일부를 덮는 제2 밀봉층(220b)을 포함할 수 있다. 제2 밀봉층(220b)은 제1 상부 반도체 칩과 제2 상부 반도체 칩 사이에 충진될 수 있다. 예시적인 실시예들에서, 제2 밀봉층(220b)은 EMC로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 도 6에 도시된 본 발명의 예시적인 실시예에서도, 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부 분의 두께는 일정한 크기를 가질 수 있다. 도 7a 내지 도 7f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 7a 내지 도 7f에서는, 도 6에 도시된 반도체 패키지(10b)의 제조 방법을 설명하기로 한다. 도 7a를 참조하면, 지지 기판 상에 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 배치한다. 이어 서, 지지 기판 상에, 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 덮는 제2 밀봉층(220b)을 형 성한다. 예시적인 실시예들에서, 제2 밀봉층(220b)은 EMC를 포함할 수 있다. 또는, 예시적인 실시예들에서, 제2 밀봉층(220b)은 도 4a의 제2 밀봉층과 같이, 감광성 물질을 포함하는 절연막을 포함할 수도 있다. 도 7b를 참조하면, 도 7a의 결과물에서 지지 기판을 제거하고, 상기 결과물을 뒤집어 캐리어 상에 배치 한다. 이후, 제2 밀봉층(220b), 제1 상부 반도체 칩, 및 제2 상부 반도체 칩 상에 제2 재배선 구조체(230, 240a)를 형성한다. 제2 재배선 구조체(230, 240a)를 형성하기 위하여, 제1 서브 절연 패턴, 제2 재배선 패 턴, 및 제2 서브 절연 패턴을 순차적으로 형성할 수 있다. 좀 더 구체적으로, 제1 서브 절연 패턴 은 제1 상부 반도체 칩 및 제2 상부 반도체 칩 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제1 상부 반도체 칩의 패드(211p), 및 제2 상부 반도체 칩의 패드(213p)를 노출시키기 위한 개구부를 형성할 수 있다. 제1 서브 절연 패턴을 형성한 이후, 제1 서브 절연 패턴 상에 제2 재배선 패턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정 을 통해 형성될 수 있다. 제2 재배선 패턴을 형성한 이후, 제1 서브 절연 패턴 상에 제2 재배선 패턴 을 덮는 제2 서브 절연 패턴을 형성할 수 있다. 상기 제2 서브 절연 패턴은 제2 재배선 패턴 의 일부를 노출시키기 위한 개구부(243H)를 가지도록 형성될 수 있다. 도 7c를 참조하면, 제2 서브 절연 패턴 상에 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 배치 한다. 제1 하부 반도체 칩과 제2 절연 패턴(240a) 사이 및 제2 하부 반도체 칩과 제2 서브 절연 패턴 사이에는, 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 형성한 이후, 제1 하부 반도체 칩 및 제2 하부 반 도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 상기 제1 밀봉층은 도 4b에서 설명한 것과 유사 한 방법을 통해, 제1 밀봉층을 수직으로 관통하는 관통홀(120H)을 가지고, 제1 하부 반도체 칩의 패 드(111p) 및 제2 하부 반도체 칩의 패드(113p)를 노출시키는 개구부를 가지도록 형성될 수 있다. 도 7d 및 도 7e를 참조하면, 제1 밀봉층, 제1 하부 반도체 칩 및 제2 하부 반도체 칩 상에 제1 재배선 구조체(130, 140)를 형성할 수 있다. 구체적으로, 우선 도 7d에 도시된 바와 같이 제1 재배선 구조체 (130, 140)을 형성하기 위하여, 도 4c에서 설명한 것과 유사한 방법을 통해, 제1 서브 재배선 패턴을 형성 할 수 있다. 이후, 도 7e에 도시된 바와 같이, 제1 서브 재배선 패턴 상에 제1 절연 패턴, 및 제2 서 브 재배선 패턴을 순차적으로 형성할 수 있다. 이후, 도 4d에서 설명한 것과 유사한 방법을 통해, 제1 절 연 패턴 상의 보호층 및 상기 보호층에 부착된 외부 연결 단자를 형성할 수 있다. 도 7f를 참조하면, 캐리어(도 7e의 11)을 제거하고, 도 7e에 도시된 반도체 패키지를 스크라이브 레인(도 7e, SL)을 따라 절단하여, 도 7e의 반도체 패키지를 복수의 개별 반도체 패키지들로 개별화할 수 있다. 도 8은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10c)를 나타내는 단면도이다. 도 8에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 8을 참조하면, 반도체 패키지(10c)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지를 포함할 수 있다. 제1 패키지, 제2 패키지, 제3 패키지, 및 제4 패키지는 각각 FOWLP 형태의 반도체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩, 제1 밀봉층, 및 제1 재배선 구조체(313, 314)을 포함할 수 있고, 제2 패키지는 제2 반도체 칩, 제2 밀봉층, 및 제2 재배선 구조체(323, 324)을 포함할 수 있고, 제3 패키지는 제3 반도체 칩, 제3 밀봉층, 및 제3 재배선 구조체(333, 334)을 포함할 수 있다. 예를 들어, 제1 패키지, 제2 패키지, 및 제3 패키지는 앞서 도 1을 참조하여 설명한 제1 패키지 (도 1의 100)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한다. 제4 패키지는 제4 반도체 칩, 제4 밀봉층, 및 제4 재배선 구조체(343, 344)을 포함할 수 있다. 예를 들어, 제4 패키지는 앞서 도 1을 참조하여 설명한 제2 패키지(도 1의 200)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한다. 제1 패키지의 제1 반도체 칩, 제2 패키지의 제2 반도체 칩, 제3 패키지의 제3 반도 체 칩, 및 제4 패키지의 제4 반도체 칩은 동종의 반도체 칩일 수 있고, 또는 이종의 반도체 칩 일 수도 있다. 본 발명의 예시적인 실시예들에서, 제1 내지 제4 반도체 칩(311, 321, 323, 324) 사이의 전기적 연결은 제1 밀 봉층 및 제2 절연 패턴을 관통하여 연장된 제1 패키지의 제1 재배선 패턴, 제2 밀봉층 및 제3 절연 패턴을 관통하여 연장된 제2 패키지의 제2 재배선 패턴, 및 제3 밀봉층 및 제4 절연 패턴을 관통하여 연장된 제3 패키지의 제3 재배선 패턴, 및 제4 패키지의 제4 재배선 패턴을 통해 구현될 수 있다. 제1 내지 제4 패키지(310, 320, 330, 340)는 휘어짐에 취약한 패키지 간 연결 단자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지(10c)의 신뢰성이 보다 향상될 수 있다. 또한, 패키지간 연결 단자 없이 다수의 패키지가 적층될 수 있으므로, 보다 박형화된 반도체 패키지(10c)를 제 조할 수 있다. 도 8에 도시된 본 발명의 예시적인 실시예에서도, 재배선 패턴들(313, 323, 333)의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 재배선 패턴들(313, 323, 333)의 제2 부분의 두께는 일정한 크기를 가질 수 있다. 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10d)를 나타내는 단면도이다. 도 9에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 9를 참조하면, 반도체 패키지(10d)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지를 포함할 수 있다. 예를 들어, 제1 내지 제4 패키지(310, 320, 330, 340)는 앞서 도 8을 참조하여 설명된 반도체 패키지(10c)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한 다. 반도체 패키지(10d)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지, 및 제4 패키 지의 적어도 일부를 덮는 전자파 차폐층을 포함할 수 있다. 예를 들어, 도시된 바와 같이, 전자파 차 폐층은 제1 패키지의 측벽, 제2 패키지의 측벽, 제3 패키지의 측벽, 제4 패키지의 측 벽 및 상면을 덮을 수 있다. 전자파 차폐층은 전자파 간섭(EMI: Electro Magnetic Interference)을 차폐 (shield) 차폐함으로써, EMI로 인한 반도체 패키지(10d)의 성능 저하를 방지할 수 있다. 예를 들어, 전자파 차폐층을 형성하기 위하여, 화학 기상 증착(chemical vapor deposition), 무전해 도금 (electroless plating), 전해 도금(electrolytic plating), 스프레잉(spraying), 스퍼터링(sputtering) 등의 방법을 이용하여 제1 내지 제4 패키지(310, 320, 330, 340)를 덮는 도전성 물질막을 형성할 수 있다. 전자파 차 폐층은, 예를 들어 구리(Cu), 은(Ag), 백금(Pt) 등의 도전성 물질을 포함할 수 있다. 반도체 패키지(10d)는 제1 내지 제4 패키지(310, 320, 330, 340)를 덮고 있는 전자파 차폐층을 덮는 외부 밀봉층을 포함할 수 있다. 예시적인 실시예들에서, 외부 밀봉층은 반도체 패키지(10d)의 방열 특성이 향상되도록, 열전도도가 우수한 물질을 포함할 수 있다. 반도체 패키지(10d)는 제1 패키지의 하면 및 외부 밀봉층의 하면 상에 마련된 하부 도전층 및 열전도 필름을 포함할 수 있다. 하부 도전층은 제1 패키지의 제1 절연 패턴의 표면, 외부 밀봉층의 표면, 및/또는 제1 패 키지와 외부 밀봉층 사이의 전자파 차폐층의 표면을 따라 연장될 수 있다. 하부 도전층의 일부는 제1 절연 패턴을 따라 연장되며, 제1 절연 패턴의 개구부를 통해 제1 패 키지의 제1 재배선 패턴에 연결될 수 있다. 또한, 하부 도전층의 일부는 전자파 차폐층에 연결되며, 전자파 차폐층으로 입사된 전자파를 접 지시키기 위한 전기적 경로로 기능할 수 있다. 예를 들어, 하부 도전층은 도전성 물질을 포함할 수 있다. 예를 들어, 하부 도전층은 비저항이 낮은 물질, 예를 들어 구리(Cu)를 포함할 수 있다. 열전도 필름은 제1 패키지의 제1 절연 패턴의 표면, 외부 밀봉층의 표면, 및/또는 제1 패 키지와 외부 밀봉층 사이의 전자파 차폐층의 표면 상에 마련될 수 있다. 열전도 필름은 하 부 도전층을 덮되, 하부 도전층의 일부를 노출시키는 개구부를 포함할 수 있다. 예를 들어, 열전도 필름은 열전도도가 우수한 절연 물질을 포함할 수 있다. 도 9에 도시된 본 발명의 예시적인 실시예에서도, 재배선 패턴들(313, 323, 333)의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 재배선 패턴들(313, 323, 333)의 제2 부분의 두께는 일정한 크기를 가질 수 있다. 도 10a는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10e)를 나타내는 단면도이다. 도 10b는 도 10a의 10B-10B'선에 따른 반도체 패키지(10e)를 나타내는 단면도이다. 도 10a 및 도 10b를 참조하면, 반도체 패키지(10e)는 반도체 칩 및 수동 부품을 포함할 수 있다. 반 도체 패키지(10e)는 반도체 칩 및 수동 부품 등이 팬-아웃 방식으로 패키징된 시스템 인 패키지일 수 있다. 예시적인 실시예들에서, 반도체 칩은 로직 칩일 수 있다. 예를 들어, 반도체 칩은 인공지능 프로세서 일 수 있다. 또는, 반도체 칩은 CPU, MPU, GPU 또는 AP일 수 있다. 또는, 예시적인 실시예들에서, 반도체 칩은 메모리 반도체 칩일 수도 있다. 예시적인 실시예들에서, 수동 부품은 집적 수동 소자(IPD: Integrated Passive Device)를 포함할 수 있다. 집적 수동 소자는, 예를 들어 실리콘 기판에 마련된 다양한 종류의 수동 소자를 포함할 수 있다. 예시적인 실시예들에서, 수동 부품은 반도체 칩을 수용할 수 있는 캐비티를 가지는 기판에 형성된 다 양한 종류의 수동 소자를 포함할 수 있다. 예를 들어, 도 10b에 도시된 것과 같이, 수동 부품은 반도체 칩 을 포위하는 링 형상을 가질 수 있다. 또는, 다른 예시적인 실시예들에서, 반도체 패키지(10e)는 서로 이격된 복수의 수동 부품을 포함할 수도 있다. 반도체 패키지(10e)는 반도체 칩 및 수동 부품이 일체화되도록, 반도체 칩 및 수동 부품을 몰딩하는 밀봉층을 포함할 수 있다. 밀봉층은 반도체 칩의 적어도 일부 및 수동 부품의 적 어도 일부를 덮을 수 있다. 예를 들어, 밀봉층은 반도체 칩의 측벽 및 반도체 칩의 패드(411p) 가 마련된 반도체 칩의 하면을 덮을 수 있고, 수동 부품의 측벽 및 수동 부품의 패드(413p)가 마련된 수동 부품의 하면을 덮을 수 있다. 반도체 패키지(10e)는 재배선 구조체(430, 440)를 포함할 수 있다. 재배선 구조체는 재배선 패턴 및 절연 패턴을 포함할 수 있다. 재배선 패턴은 반도체 칩의 패드(411p)를 외부 연결 단자에 전기적으로 연결할 수 있고, 수동 부품의 패드(413p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 재배선 패턴은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 서브 재배선 패턴은 다층 구조를 가질 수 있다. 예를 들어, 재 배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배 선 패턴은 밀봉층의 표면을 따라 연장할 수 있으며, 반도체 칩의 패드(411p)에 연결되고, 수동 부품의 패드(413p)에 연결될 수 있다. 또한, 제1 서브 재배선 패턴의 일부는 밀봉층을 관통하여 수직 방향으로 연장할 수 있다. 절연 패턴은 밀봉층의 하면 상에 마련되며, 제1 서브 재배선 패턴의 적어도 일부를 덮을 수 있 다. 절연 패턴 상에는 보호층이 형성될 수 있다. 보호층은 제2 서브 재배선 패턴을 덮되, 제2 서브 재배선 패턴의 일부분을 노출시킬 수 있다. 보호층에 의하여 노출되는 제2 서브 재배선 패턴 의 일부분에는 외부 연결 단자가 배치될 수 있다. 반도체 칩의 상면 및 수동 부품의 상면 상에는, 열전도 필름 및 방열판이 마련될 수 있다. 반도체 칩의 상면과 열전도 필름 사이에는 반도체 칩을 고정하기 위한 접착층이 마련될 수 있고, 수동 부품의 상면과 열전도 필름 사이에는 수동 부품을 고정하기 위한 접착층이 마련될 수 있다. 예시적인 실시예들에서, 상기 접착층(418, 419)는 반도체 칩에 대한 방열 및 수동 부품에 대한 방열 특성이 향상되도록, 열전도도가 우수한 물질을 포함할 수 있다. 도 11은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10f)를 나타내는 단면도이다. 도 11에 있어서, 앞 서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 11을 참조하면, 반도체 패키지(10f)는 하부 패키지 및 상부 패키지를 포함할 수 있다. 하부 패키 지는 도 10a 및 도 10b에 도시된 반도체 패키지(10e)와 대체로 동일한 구성을 가질 수 있고, 상부 패키지 는 도 9에 도시된 반도체 패키지(10d)와 대체로 동일한 구성을 가질 수 있으므로, 하부 패키지 및 상 부 패키지에 대한 상세한 설명은 생략하도록 한다. 도 11에 도시된 것과 같이, 하부 패키지에 마련된 제1 서브 재배선 패턴은 하부 패키지의 밀봉 층 및 열전도 필름을 관통하여 연장할 수 있으며, 하부 도전층에 연결될 수 있다. 즉, 하부 패 키지의 반도체 칩과 상부 패키지의 반도체 칩들(311, 321, 331, 341)은 하부 패키지의 재 배선 패턴, 상부 패키지의 하부 도전층, 및 상부 패키지의 제1 내지 제4 재배선 패턴(313, 323, 333, 343)을 통해 연결될 수 있다. 예시적인 실시예들에서, 하부 패키지의 반도체 칩은 인공지능 프로세서이고, 상부 패키지의 반 도체 칩들(311, 321, 331, 341)은 하부 패키지의 반도체 칩과 전기적 신호를 송수신하도록 구성된 메 모리 반도체 칩일 수 있다. 본 발명의 예시적인 실시예들에서, 하부 패키지와 상부 패키지는 휘어짐에 취약한 패키지간 연결 단 자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지(10f)의 신뢰성이 보다 향상될 수 있다. 또한, 패키지간 연결 단자 없이 다수의 패키지가 적층될 수 있으므로, 보다 박형화된 반도체 패키지(10f)를 제조할 수 있다. 이하에서는 본 발명의 다른 실시예에 관한 반도체 패키지를 첨부된 도면을 참고하여 설명하기로 한다. 도 12는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 12를 참조하면, 반도체 패키지는 제1 패키지 및 제2 패키지를 포함할 수 있다. 반도체 패키지는 예를 들면, 제2 패키지가 제1 패키지 상에 부착된 패키지 온 패키지(PoP: Package on Package) 형태의 반도체 패키지일 수 있다. 또한, 반도체 패키지는 예를 들면, 3D 적층 방식의 반도체 패키지, 또는 다양한 기능을 지닌 각 층을 쌓아올 리거나 좌우로 연결하는 시스템 인 패키지(System-In- Package: SIP) 형태인 반도체 패키지일 수도 있다. 제1 패키지는 예를 들면, 팬-아웃 웨이퍼 레벨 패키지(FOWLP: Fan Out Wafer Level Package) 형태의 반도 체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩을 포함할 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 예를 들 면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 제1 반도체 칩을 이루는 반도체 기판은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는 제1 반도체 칩을 이 루는 반도체 기판은 SOI(silicon on insulator) 구조를 가질 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 활성면과, 활성면에 반대되는 비활성면을 가질 수 있다. 활성면에 다양한 종류의 복수의 개별 소자(individual devices)를 포함하는 반도체 소자를 형성하는 방식으로 제1 반도체 칩이 제작될 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal- oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 제1 반도체 칩은 복수의 패드(110p)를 포함할 수 있다. 복수의 패드(110p)는 제1 반도체 칩이 포함하 는 상기 반도체 소자와 전기적으로 연결될 수 있다. 제1 반도체 칩은 하나의 반도체 칩일 수 있으나, 실시 예들은 이에 한정되지 않는다. 예를 들면, 제1 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제1 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩 은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(ResistiveRandom Access Memory)과 같은 비 휘발성 메모리 반도체 칩일 수 있다. 또는 다른 예시적인 실시예들에서, 제1 반도체 칩은 로직 칩일 수 있다. 예를 들어, 제1 반도체 칩은 인공지능 프로세서(AI Processor), CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다. 제1 패키지는 제1 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층 은 제1 반도체 칩의 측면을 덮고, 패드(110p)가 마련된 제1 반도체 칩의 하면을 덮을 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가질 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 (photosensitive) 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층은 폴리이미드(polyimide)와 같은 폴리 머 물질을 포함할 수 있다. 다만, 제1 밀봉층의 물질이 여기에 한정되는 것은 아니며, 예를 들어 제1 밀봉 층은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수도 있다. 제1 밀봉층은 제1 밀봉층의 일측 표면으로부터 타측 표면을 향해 관통하는 관통홀(120H)을 포함할 수 있다. 제1 밀봉층의 일측 표면은 도 12에서 제2 패키지를 향하는 표면이고, 제1 밀봉층의 타측 표면은 도 12에서 제2 패키지를 향하는 일측 표면에 반대되는 표면이다. 관통홀(120H)은 예를 들어 제1 밀 봉층을 수직으로 관통하도록 형성될 수 있다. 관통홀(120H)은 제1 반도체 칩의 주변 부분에 제공될 수 있다. 제1 패키지는 제1 반도체 칩 상에 마련된 제1 재배선 구조체(130, 140d)를 포함할 수 있다. 제1 재배 선 구조체(130, 140d)는 제1 재배선 패턴 및 제1 절연 패턴(140d)을 포함할 수 있다. 제1 재배선 패턴은 제1 반도체 칩의 패드(110p)에 연결된다. 제1 재배선 패턴은 제1 반도체 칩 의 패드(110p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 또한 제1 재배선 패턴은 제2 재배선 패턴에 전기적으로 연결될 수 있다. 제1 재배선 패턴 및 제 2 재배선 패턴을 통해 제1 반도체 칩 및 제2 반도체 칩이 전기적으로 연결될 수 있으므로, 제2 반도체 칩은 외부 연결 단자에 전기적으로 연결될 수 있다. 제1 재배선 패턴은 복수의 서브 재배선 패턴을 포함할 수 있으며, 상기 서브 재배선 패턴은 다층 구조를 포함할 수 있다. 예를 들어, 제1 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴(13 3)을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(110p)에 접속될 수 있다. 제1 서브 재배선 패턴은 제1 전도층(131a)과 제2 전도층(131b)을 포함할 수 있다. 제1 서브 재배선 패턴의 일부분인 제1 전도층(131a)은 제1 밀봉층 및 제2 절연 패턴을 통해 제2 재배선 패턴에 연결될 수 있다. 제1 전도층(131a)은 제1 밀봉층의 관통홀(120H)의 내면에 배치되어 제2 패키지에 연결된다. 제2 전도층(131b)은 제1 밀봉층의 타측 표면에 배치된다. 제2 전도층(131b)의 일측은 제1 전도층(131a)에 연결되고 타측은 제1 반도체 칩의 패드(110p)에 연결된다. 제1 전도층(131a)은 관통홀(120H)의 내면에 차례로 배치된 제1 시드층(131as)과 제1 도금층(131ap)을 포함할 수 있다. 제1 시드층(131as)과 제1 도금층(131ap)이 배치된 관통홀(120H)의 내부의 공간에는 수지(resin)와 같은 절연 소재의 충전부가 충전된다. 여기서, 도 12의 충전부는, 도 1에 도시된 반도체 패키지의 제1 절 연 패턴의 일부와 유사한 기술적 특징을 가지므로, 동일한 도면 부호로 표시되었다. 제1 도금층(131ap)은 제1 시드층(131as)보다 두껍게 형성될 수 있다. 제1 도금층(131ap)은 전해도금 또는 무전 해도금에 의해 제1 시드층(131as)의 표면에 형성될 수 있다. 제2 전도층(131b)은 제1 밀봉층의 타측 표면에 차례로 배치된 제2 시드층(131bs)과 제2 도금층(131bp)을 포함할 수 있다. 제2 도금층(131bp)은 제2 시드층(131bs)보다 두껍게 형성될 수 있다. 제2 도금층(131bp)은 전 해도금 또는 무전해도금에 의해 제2 시드층(131bs)의 표면에 형성될 수 있다. 제1 절연 패턴(140d)은 제1 밀봉층의 하면 상에 마련될 수 있다. 제1 절연 패턴(140d)은 제1 서브 재배선 패턴을 덮고, 제1 서브 재배선 패턴의 일부를 노출시키는 개구부를 가질 수 있다. 제2 서브 재배선 패턴은 제1 절연 패턴(140d) 상에서 연장하며, 제1 절연 패턴(140d)을 통해 제1 서브 재 배선 패턴에 연결될 수 있다. 제1 절연 패턴(140d) 상에는 보호층이 형성될 수 있다. 보호층은 제2 서브 재배선 패턴의 일부 분을 노출시킬 수 있다. 보호층에 의하여 노출되는 제2 서브 재배선 패턴의 일부분에는 외부 연결 단 자가 배치될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자 는 반도체 패키지와 외부 장치의 사이를 전기적으로 연결할 수 있다. 제2 패키지는 제1 패키지 상에 배치될 수 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 제2 반도체 칩은 패드(210p)를 포함할 수 있다. 제2 반도체 칩은 하나의 반도체 칩일 수 있으 나, 실시예들은 이에 한정되지 않는다. 예를 들면, 제2 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 또는 예시적인 실시예 들에서, 제2 반도체 칩은 로직 칩일 수 있다. 제2 패키지는 제2 반도체 칩의 적어도 일부를 덮는 제2 밀봉층을 포함할 수 있다. 예를 들어, 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(210p)가 마련된 제2 반도체 칩의 하면을 덮을 수 있다. 제2 밀봉층은 제2 반도체 칩의 패드(210p)를 노출시키기 위한 개구부를 가질 수 있다. 이때, 제2 밀봉층은 제2 반도체 칩의 상기 하면에 반대된 제2 반도체 칩의 상면은 덮지 않을 수 있다. 제2 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제2 밀봉층은 감광성 물질을 포 함할 수 있다. 예를 들어, 제2 밀봉층은 폴리이미드와 같은 폴리머 물질을 포함할 수 있다. 제2 밀봉층 을 구성하는 물질이 폴리머 물질에 한정되는 것은 아니며, 예를 들어 제2 밀봉층은 EMC를 포함할 수 도 있다. 제2 패키지는 제2 밀봉층과 제1 밀봉층의 사이에 마련된 제2 재배선 구조체(230, 240)를 포함할 수 있다. 제2 재배선 구조체(230, 240)는 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은 제2 밀봉층의 표면을 따라 연장할 수 있고, 제2 반도체 칩의 패드(210p)에 전기 적으로 연결될 수 있다. 제1 반도체 칩과 제2 절연 패턴의 사이에는, 제1 반도체 칩과 제2 패키지의 고정을 위한 접착층이 마련될 수 있다. 상기 접착층은, 예를 들어 다이 어태치 필름(die attach film)을 포함할수 있다. 또한 상기 접착층은 제1 반도체 칩의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 일 실시예에 관한 반도체 패키지에서는 제2 패키지와 제1 패키지의 사이의 전기적 연결이 제1 재 배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 구체적으로 제1 전도층(131a)이 관 통홀(120H)을 통해 제2 재배선 패턴에 직접 연결되므로, 제2 반도체 칩의 패드(210p)와 제1 재배선 패턴이 전기적으로 연결된다. 실시예들의 반도체 패키지의 구조는 도 12에 도시된 제2 반도체 칩의 패드(210p)와 제1 재배선 패턴 의 전기적 연결 구조에 의해 제한되는 것은 아니다. 예를 들어, 제1 전도층(131a)이 관통홀(120H)을 통해 제2 반도체 칩의 패드(210p)에 직접 연결될 수도 있다. 상술한 실시예에 관한 반도체 패키지는 제1 패키지와 제2 패키지의 연결을 위하여 솔더 볼과 같 은 패키지간 연결 단자를 포함하지 않으므로, 반도체 패키지 제조 공정을 간소화할 수 있고, 보다 박형화된 PoP 형태의 반도체 패키지를 제조할 수 있다. 일반적으로 복수의 패키지가 적층된 형태의 PoP 형태의 반도체 패키지의 경우, 반도체 패키지의 휘어짐 (warpage)으로 인해 패키지간 연결 단자에 크랙 등의 손상이 발생하여 반도체 패키지의 신뢰성을 저하시키는 문 제가 있었다. 그러나 예시적인 실시예들에 의하면, 제2 패키지와 제1 패키지는 휘어짐에 취약한 패키 지간 연결 단자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지의 신뢰성이 보다 향상될 수 있다. 상술한 실시예에 관한 반도체 패키지에 의하면 제1 서브 재배선 패턴이 관통홀(120H)에 배치된 제1 전 도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함한 다. 즉 제1 패키지와 제2 패키지의 전기적 연결을 위해 관통홀(120H)을 따라 배치된 제1 전도층 (131a)과 제1 패키지의 제1 반도체 칩과의 전기적 연결을 위한 제2 전도층(131b)이 서로 독립되게 형 성됨으로써, 반도체 패키지의 전체적인 전기적 연결 구조의 신뢰성이 형성될 수 있다. 도 13은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법의 단계들을 도시한 순서도이다. 도 13에 도시된 실시에에 관한 반도체 패키지의 제조 방법은 베이스 패키지를 준비하는 단계(S100)와, 베이스 패키지에 반도체 칩을 장착하는 단계(S110)와, 반도체 칩을 덮도록 밀봉층을 배치하는 단계(S120)와, 밀봉층의 일측 표면으로부터 타측 표면을 향해 관통하는 관통홀을 형성하는 단계(S130)와, 관통홀의 내면과 밀봉층의 타 측 표면을 덮도록 제1 전도층을 형성하는 단계(S140)와, 관통홀을 채우고 제1 전도층을 덮도록 절연층을 형성하 는 단계(S141)와, 절연층과 밀봉층의 타측 표면을 덮는 제1 전도층의 부분을 제거하는 표면 평면화 단계(S150) 와, 반도체 칩의 패드와 관통홀의 내면에 배치된 제1 전도층을 연결하도록 제1 전도층이 제거된 밀봉층의 타측 표면에 제2 전도층을 형성하는 단계(S160)를 포함한다. 제1 전도층을 형성하는 단계(S140)는 예를 들어 관통홀의 내면에 제1 시드층을 형성하는 단계와, 전해도금 또는 무전해도금에 의해 제1 시드층의 표면에 제1 도금층을 형성하는 제1차 도금 단계를 포함한다. 제2 전도층을 형성하는 단계(S160) 예를 들어 제1 전도층이 제거된 밀봉층의 타측 표면에 제2 시드층을 형성하 는 단계와, 전해도금 도는 무전해도금에 의해 제2 시드층의 표면에 제2 도금층을 형성하는 제2차 도금 단계를 포함한다. 도 14 내지 도 25는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 이하에서는 도 14 내지 도 25를 참조하여 도 13에 도시된 반도체 패키지의 제조 방법의 단계들의 각각의 구체적 인 예를 설명한다. 도 14는 도 13에 도시된 제조 방법에서 베이스 패키지를 준비하는 단계를 도시한다. 베이스 패키지를 준비하는 단계에서는 제2 반도체 칩을 포함하는 제2 패키지를 준비한다. 따라서 베 이스 패키지를 준비하는 단계의 '베이스 패키지'는 도 14에 도시된 제2 패키지에 해당한다. 도 14를 참조하면, 제2 패키지를 준비하기 위하여, 캐리어 상에 제2 반도체 칩을 배치하고, 제2 반도체 칩을 덮는 제2 밀봉층을 형성한다. 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패 드(210p)가 마련된 제2 반도체 칩의 표면을 덮도록 형성될 수 있다. 예시적인 실시예들에서, 제2 밀봉층을 형성하기 위하여, 절연막을 캐리어 및 제2 반도체 칩 상에 도포하고, 제2 반도체 칩의 패드(210p)가 노출되도록 상기 절연막의 일부를 제거할 수 있다. 상기 절연막은, 예를 들어 감광성 물질을 포함할 수 있다. 제2 밀봉층을 형성한 후에, 제2 밀봉층 및 제2 반도체 칩 상에 제2 재배선 구조체(230, 240)를 형성할 수 있다. 구체적으로, 제2 밀봉층의 상부 및 제2 반도체 칩의 패드(210p) 상에 제2 재배선 패 턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제2 재배선 패턴을 형성한 후에, 제2 절연 패턴을 형성하기 위하여, 제2 밀봉 층 및 제2 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제2 재배선 패턴 의 일부를 노출시키기 위한 개구부(240H)를 형성할 수 있다. 도 15는 도 13에 도시된 제조 방법에서 반도체 칩을 장착하는 단계와 밀봉층을 배치하는 단계를 도시한다. 반도체 칩을 장착하는 단계에서는 베이스 패키지(제2 패키지)에 반도체 칩을 장착한다. 도 15에 도시된 제 1 반도체 칩이 반도체 칩을 장착하는 단계의 '반도체 칩'에 해당한다. 도 15를 참조하면, 제2 절연 패턴 상에 제1 반도체 칩을 배치한다. 제1 반도체 칩과 제2 절연 패턴의 사이에는, 제1 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 상기 접착층 은, 예를 들어 다이 어태치 필름(die attach film)을 포함할 수 있다. 또한, 상기 접착층은 제1 반도체 칩 의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 반도체 칩을 장착하는 단계의 이후에 반도체 칩을 덮도록 밀봉층을 배치하는 단계가 실행된다. 도 15에 도시된 제1 밀봉층이 밀봉층을 배치하는 단계의 '밀봉층'에 해당한다. 제1 반도체 칩을 배치한 이후, 제1 반도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 폴리이미드와 같은 폴리머 물질을 이용한 라미네이션(lamination) 공정을 통해 형성되며, 제1 반도체 칩의 측면 및 패드(110p)가 마련된 제1 반도체 칩의 표면을 덮을 수 있다. 이 경우, 제1 반도체 칩의 측면을 덮는 몰드 물질을 형성하는 단계 및 제1 반도체 칩의 상 기 하면 상에 절연 물질을 순차로 형성하는 것과 비교하여, 한 번의 라미네이션 공정을 통해 제1 반도체 칩 의 측면 및 제1 반도체 칩의 상기 표면을 덮는 제1 밀봉층을 형성할 수 있으므로 반도체 패키지 제조 공정을 간소화할 수 있다. 도 16 및 도 17은 도 13에 도시된 제조 방법에서 관통홀을 형성하는 단계를 도시한다. 관통홀을 형성하는 단계 에서는 제1 밀봉층의 일측 표면으로부터 타측 표면을 향해 관통하는 관통홀(120H)과 제1 반도체 칩의 패드(110p)를 노출시키는 개구를 형성한다. 도 16 및 도 17에서 제2 반도체 칩을 향하는 제1 밀봉층 의 하부 표면이 일측 표면이고, 제2 반도체 칩에 대해 반대 방향을 향하는 제1 밀봉층의 상부 표면이 타측 표면이다. 제1 밀봉층의 일부를 제거함으로써 제2 재배선 패턴이 노출되도록 제1 밀봉층을 수직으로 관통 하는 관통홀(120H)과 제1 반도체 칩의 패드(110p)를 노출시키는 개구를 형성할 수 있다. 도 16을 참조하면, 제1 밀봉층에 형성될 관통홀(120H)과 개구의 패턴을 갖는 패턴 마스크를 배치한다. 그리고 광원을 이용하여 패턴 마스크를 통과하여 제1 밀봉층에 광을 조사하는 노광 공정을 실시함 으로써 제1 밀봉층에 노광영역(120v)을 형성한다. 노광 공정의 이후에 노광영역(120v)에 현상액을 접촉시킴으로써 노광영역(120v)을 제거하여 제1 밀봉층의 일부분만 남기는 현상 공정이 실시될 수 있다. 실시예들은 도 16에 도시된 포지티브(positive) 감광 방식에 의해 제한되는 것은 아니며 레지스트층의 광에 노 출되는 부분이 제거되는 네거티브(negative) 방식이 이용될 수도 있다. 노광 공정과 현상 공정이 완료되면, 도 17에 도시된 것과 같이 제1 밀봉층은 제1 반도체 칩의 패드 (110p)를 노출시키기 위한 개구부와, 제2 재배선 패턴을 노출시키도록 제1 밀봉층을 관통하는 관통홀 (120H)을 포함할 수 있다. 도 18 내지 도 25를 참조하면, 제1 밀봉층 및 제1 반도체 칩 상에, 제1 재배선 구조체(130, 140d)를 형성할 수 있다. 제1 재배선 구조체(130, 140d)를 형성하기 위하여, 제1 서브 재배선 패턴, 제1 절연 패턴 (140d), 및 제2 서브 재배선 패턴을 순차적으로 형성할 수 있다. 도 18 및 도 19는 도 13에 도시된 제조 방법에서 제1 전도층을 형성하는 단계를 도시한다. 도 18은 제1 전도층 을 형성하는 단계의 일부인 제1 시드층(131as)을 형성하는 단계를 도시한다. 도 19는 제1 전도층을 형성하는 단 계의 다른 일분인 제1 도금층(131ap)을 형성하는 단계를 도시한다. 도 18을 참조하면 제1 시드층(131as)을 형성하는 단계는 관통홀(120H)의 내면과 제1 밀봉층의 타측 표면을 덮도록 제1 시드층(131as)을 형성한다. 제1 시드층(131as)은 관통홀(120H)을 통해 외부로 노출된 상태에 있던 제2 재배선 패턴의 일부를 덮을 수 있다. 제1 시드층(131as)을 형성하는 단계는 예를 들어 제1 밀봉층의 타측 표면의 전체에 대해 시행하는 스퍼터 링 증착 공정을 포함할 수 있다. 스퍼터링 증착 공정에서는 예를 들어 티타늄(Ti), 구리, 금, 은, 팔라듐과 같 은 금속소재를 타겟(target)으로 이용하여 금속 원자들에 의해 제1 밀봉층의 타측 표면과 관통홀(120H)의 내면을 덮는 금속 박막인 제1 시드층(131as)을 형성한다. 도 19를 참조하면 제1 도금층(131ap)을 형성하는 단계는 관통홀(120H)의 내면과 제1 밀봉층의 타측 표면을 덮고 있는 제1 시드층(131as)의 표면에 제1 도금층(131ap)을 형성한다. 제1 도금층(131ap)은 제1 시드층(131a s)보다 두껍게 형성될 수 있다. 제1 도금층(131ap)은 예를 들어 구리, 금, 은, 니켈, 팔라듐과 같은 금속소재를 이용하여 도금 공정을 실시함으 로써 형성된다. 도금 공정은 전해도금 공정과 무전해도금 공정의 적어도 하나를 포함할 수 있다. 도 20은 도 13에 도시된 제조 방법에서 절연층을 형성하는 단계를 도시한다. 절연층을 형성하는 단계에서는 제1 시드층(131as)과 제1 도금층(131ap)과 제1 밀봉층의 전체 표면을 덮고 관통홀(120H)의 내부 공간을 충전하 는 절연층(140f)을 형성한다. 절연층(140f)은 예를 들어 전기 절연성의 수지(resin)를 포함할 수 있다. 도 21은 도 13에 도시된 제조 방법에서 표면 평면화 단계를 도시한다. 표면 평면화 단계에서는 제1 밀봉층(12 0)의 타측 표면에서 외부로 노출된 절연층(140f)과 제1 밀봉층의 타측 표면을 덮는 제1 도금층(131ap)의 부분을 제거한다. 표면 평면화 단계는 예를 들어 레이저(laser)를 절연층의 표면에 조사하거나 연마 브러쉬를 이용하여 절연층의 표면을 제거 및/또는 연마하는 방법에 의해 실행될 수 있다. 도 21을 참조하면, 제1 밀봉층의 상부 표면에서 노출되어 있던 절연층(140f)과 함께 제1 밀봉층의 상 부 표면을 덮고 있는 제1 도금층(131ap)이 제거되고, 제1 밀봉층의 관통홀(120H)에는 제1 시드층(131as)과 제1 도금층(131ap)과 충전부가 남는다. 도 22 및 도 23은 도 13에 도시된 제조 방법에서 제1 밀봉층의 타측 표면에 제2 전도층(131b)을 형성하는 단계를 도시한다. 제2 전도층(131b)을 형성하는 단계는 제1 반도체 칩의 패드(110p)와 관통홀(120H)의 내 면에 배치된 제1 전도층(131a)을 연결하는 단계이다. 도 22는 제2 전도층(131b)을 형성하는 단계의 일부인 제2 시드층(131bs)을 형성하는 단계를 도시한다. 도 23은 제2 전도층(131b)을 형성하는 단계의 다른 일부인 제2 도금층(131bp)을 형성하는 단계를 도시한다. 도 22를 참조하면 제2 시드층(131bs)을 형성하는 단계에서는 제1 반도체 칩의 패드(110p)와 관통홀(120H) 의 내면에 배치된 제1 전도층(110a)을 연결하는 제2 시드층(131bs)을 형성한다. 제2 시드층(131bs)을 형성하는 단계는 예를 들어 제1 밀봉층의 타측 표면에 대해 시행하는 스퍼터링 증착 공정을 포함할 수 있다. 스퍼터링 증착 공정에서는 티타늄(Ti), 구리, 금, 은, 팔라듐과 같은 금속소재를 타겟 (target)으로 이용하여 금속 원자들에 의해 제1 밀봉층의 타측 표면의 일부를 덮는 금속 박막인 제2 시드 층(131bs)을 형성한다. 도 23을 참조하면 제2 도금층(131bp)을 형성하는 단계에서는 제2 시드층(131bs)의 표면에 제2 도금층(131bp)을 형성한다. 제2 도금층(131bp)은 제2 시드층(131bs)보다 두껍게 형성될 수 있다. 제2 도금층(131bp)은 예를 들어 구리, 금, 은, 니켈, 팔라듐과 같은 금속소재를 이용하여 도금 공정을 실시함으 로써 형성된다. 도금 공정은 전해도금 공정과 무전해도금 공정의 적어도 하나를 포함할 수 있다. 상술한 단계들에 의해 완성된 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되어 제1 반도체 칩(11 0)의 패드(110p)에 연결되고 제1 밀봉층의 관통홀(120H)을 따라 연장되어 제2 재배선 패턴에 연결될 수 있다. 도 24를 참조하면, 제1 밀봉층 및 제1 반도체 칩 상에 제1 서브 재배선 패턴을 형성한 이후에, 제1 절연 패턴(140d) 및 제2 서브 재배선 패턴을 차례로 형성함으로써 제1 재배선 구조체(130, 140d)가 완 성된다. 제1 서브 재배선 패턴을 형성한 후에 제1 절연 패턴(140d)을 형성하기 위하여, 제1 밀봉층 및 제1 서 브 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제1 서브 재배선 패턴의 일 부를 노출시키기 위한 개구부를 형성할 수 있다. 상기 제1 절연 패턴(140d)을 형성한 이후, 제1 절연 패턴(140d) 상에 제2 서브 재배선 패턴을 형성한다. 제2 서브 재배선 패턴은 제1 절연 패턴(140d)을 통해 제1 서브 재배선 패턴에 연결되도록 형성될 수 있다. 예를 들어, 제2 서브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형 성될 수 있다. 이후, 제1 절연 패턴(140d) 상에 보호층을 형성한다. 보호층은 제2 서브 재배선 패턴의 일부를 노출시키는 개구부를 가지도록 형성될 수 있다. 보호층을 형성한 이후, 보호층의 상기 개구부에 의해 노출된 제2 서브 재배선 패턴 상에 외부 연결 단자가 부착될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 도 25를 참조하면, 캐리어(도 24의 11)을 제거하고, 쏘잉(sawing) 공정을 통해 반도체 패키지들을 개별 반도체 패키지로 개별화한다. 즉, 도 24에 도시된 반도체 패키지는 스크라이브 레인(도 24, SL)을 따라 절단되어, 복수 의 개별 반도체 패키지들로 분리될 수 있다. 상술한 실시예에 관한 제조 방법에 의해 제조된 반도체 패키지에서는 제2 패키지와 제1 패키지의 사이의 전기적 연결이 제1 재배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 구체적 으로 제1 전도층(131a)이 관통홀(120H)을 통해 제2 재배선 패턴에 직접 연결되므로, 제2 반도체 칩의 패드(210p)와 제1 재배선 패턴이 전기적으로 연결된다. 상술한 실시예에 관한 제조 방법에 의하면 제1 서브 재배선 패턴이 관통홀(120H)에 배치된 제1 전도층 (131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함한다. 즉 제1 패키지와 제2 패키지의 전기적 연결을 위해 관통홀(120H)을 따라 배치된 제1 전도층(131a)과 제1 패키지의 제1 반도체 칩과의 전기적 연결을 위한 제2 전도층(131b)이 서로 독립되게 형성됨으로 써, 반도체 패키지의 전체적인 전기적 연결 구조의 신뢰성이 형성될 수 있다. 도 26은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에 의한 단계들 중 일부 단계를 촬영한 사진과 확대 사진이다. 구체적으로 도 26은 도 13에 도시된 제조 방법에서 절연층과 제1 전도층의 부분을 제거 하는 단계의 이후의 촬영한 제조 중인 반도체 패키지의 사진이다. 도 27은 일 실시예에 관한 비교예로서 다른 반도체 패키지의 제조 방법에 의한 단계들 중 일부 단계를 촬영한 사진과 확대 사진이다. 도 27에 도시된 비교예에 관한 반도체 패키지의 제조 방법에서는 도 13 내지 도 25에 도시된 실시예에 관한 반 도체 패키지의 제조 방법과 다르게, 밀봉부의 관통홀에 배치된 전도층과 밀봉부의 표면에 배치된 전도층을 1회 의 공정으로 한 번에 형성하고 절연층을 배치한 후 절연층을 제거하였다. 도 27을 참조하면, 관통홀에 배치된 전도층과 밀봉부의 표면에 배치된 전도층을 단일한 하나의 층으로 연속하게 형성한 후 절연층과 밀봉부의 표면의 전도층의 일부분을 함께 제거하는 공정을 실시하였는데, 이 과정에서 밀봉 부의 표면의 전도층이 균일하게 제거되지 않고 밀봉부의 표면에 형성하고자 하였던 회로패턴이 소실되는 문제점 이 발생하였다. 회로패턴이 소실되는 문제점이 발생하는 이유는 절연층과 밀봉부의 표면의 전도층을 함께 제거하는 공정에서 절 연층 및 전도층의 제거되는 두께를 정밀하게 조절하는 데 한계가 존재하기 때문이다. 절연층과 밀봉부의 표면의 전도층을 기계적으로 제거하는 공정을 위해 사용되는 제거 장치(레이저 드릴, 기계 드릴 등)에는 작동을 위해 필요한 마진(margin)이 존재한다. 절연층과 전도층을 제거할 때에 회로패턴의 소실을 피하기 위해서는 제거 장 치의 마진을 고려하여 전도층의 두께를 두껍게 설정해야 한다. 따라서 절연층과 밀봉부의 표면의 전도층을 제거하는 공정을 적용하기 위해서는 회로패턴으로 기능하는 데 필요 한 전도층 두께보다 수배(예를 들어, 5배) 이상 두꺼운 전도층을 형성하여야 한다. 밀봉부의 표면에 두꺼운 두 께를 갖는 전도층을 형성하기 위해서 도금 공정에 소요되는 시간과 비용이 크게 증가한다.도 26을 참조하면, 도 27에 도시된 비교예와 다르게 제1 밀봉층의 관통홀의 내면에 배치된 제1 전도층과 제1 밀 봉층의 타측 표면에 배치된 제2 전도층을 독립적으로 형성하는 제조 방법에 의한 장점을 나타낸다. 도 26은 제1 밀봉층의 관통홀의 내면과 제1 밀봉층의 타측 표면에 제1 전도층을 형성하고 제1 밀봉층의 타측 표면을 덮는 절 연층을 형성한 이후에 절연층과 제1 밀봉층의 타측 표면의 제1 전도층을 함께 제거한 상태를 도시한다. 도 26에 도시된 상태에서 제1 밀봉층의 타측 표면에 제2 전도층을 형성할 수 있으므로, 제2 전도층에 의해 완성 되는 회로패턴의 손실 발생을 완벽하게 방지할 수 있다. 이로 인해 반도체 패키지의 신뢰성이 향상된다. 또한 제1 전도층과 독립적으로 제2 전도층을 형성하기 때문에, 제거 장치의 마진을 고려할 필요가 없이 제2 전 도층의 두께를 얇게 형성할 수 있다. 따라서 제2 전도층의 형성을 위한 도금 공정에 소요되는 시간과 비용을 크 게 절감할 수 있다. 또한 제2 전도층에 의해 형성되는 회로패턴의 두께가 매우 얇게 형성됨으로써 반도체 패키지의 전체 두께를 얇 게 제작할 수 있고, 휨(warpage)과 같은 충격이 반도체 패키지에 작용할 경우에도 회로패턴이 파손되는 현상을 최소화할 수 있다. 본 발명의 다른 실시예에 관한 반도체 패키지에 있어서, 반도체 패키지는 도 8 내지 도 11에 도시된 반도체 패키지(10c, 10d, 10e, 10f)에 포함될 수 있다. 본 발명의 예시적인 실시예에 따르면, 도 12에 도시된 반도체 패키지는 도 8에 도시된 반도체 패키지(10c) 에 포함될 수 있다. 즉, 도 8에 도시된 제1 패키지, 제2 패키지, 및 제3 패키지 각각은 도 12에 도시된 제1 패키지로 대체될 수 있고, 도 8에 도시된 제4 패키지는 도 12에 도시된 제2 패키지 로 대체될 수 있다. 따라서, 제1 패키지, 제2 패키지, 및 제3 패키지는 앞서 도 12를 참조하여 설명한 제1 패키지와 유사한 기술적 특징을 가질 수 있고, 제4 패키지는 앞서 도 12를 참조하여 설명 한 제2 패키지와 유사한 기술적 특징을 가질 수 있다. 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지의 구조가 변경된 것 이외에는, 도 8에서 설명된 반도체 패키지(10c)의 기술적 특징 은 본 예시적인 실시예에도 적용될 수 있다. 본 발명의 예시적인 실시예에 따르면, 도 12에 도시된 반도체 패키지는 도 9에 도시된 반도체 패키지(10d) 에 포함될 수 있다. 즉, 도 9에 도시된 제1 패키지, 제2 패키지, 및 제3 패키지 각각은 도 12에 도시된 제1 패키지로 대체될 수 있고, 도 9에 도시된 제4 패키지는 도 12에 도시된 제2 패키지 로 대체될 수 있다. 따라서, 제1 패키지, 제2 패키지, 및 제3 패키지는 앞서 도 12를 참조하여 설명한 제1 패키지와 유사한 기술적 특징을 가질 수 있고, 제4 패키지는 앞서 도 12를 참조하여 설명 한 제2 패키지와 유사한 기술적 특징을 가질 수 있다. 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지의 구조가 변경된 것 이외에는, 도 9에서 설명된 반도체 패키지(10d)의 기술적 특징 은 본 예시적인 실시예에도 적용될 수 있다. 본 발명의 예시적인 실시예에 따르면, 도 12에 도시된 반도체 패키지는 도 10a 및 도 10b에 도시된 반도체 패키지(10e)에 포함될 수 있다. 즉, 도 10a 및 도 10b에 도시된 제1 서브 재배선 패턴은 도 12에 도시된 제1 서브 재배선 패턴으로 대체될 수 있다. 따라서, 도 10a 및 도 10b에 도시된 제1 서브 재배선 패턴 은 도 12를 참조하여 설명한 제1 서브 재배선 패턴과 유사한 기술적 특징을 가질 수 있다. 제1 서브 재배선 패턴의 구조가 변경된 것 이외에는, 도 10a 및 도 10b에서 설명된 반도체 패키지(10e)의 기술적 특 징은 본 예시적인 실시예에도 적용될 수 있다. 본 발명의 예시적인 실시예에 따르면, 도 12에 도시된 반도체 패키지는 도 11에 도시된 반도체 패키지(10 f)에 포함될 수 있다. 즉, 도 11에 도시된 하부 패키지의 제1 서브 재배선 패턴은 도 12에 도시된 제 1 서브 재배선 패턴으로 대체될 수 있다. 또한, 도 11에 도시된 상부 패키지의 제1 패키지, 제2 패키지, 및 제3 패키지 각각은 도 12에 도시된 제1 패키지로 대체될 수 있고, 도 11에 도시된 상부 패키지의 제4 패키지는 도 12에 도시된 제2 패키지로 대체될 수 있다. 따라서, 도 11에 도시된 제1 서브 재배선 패턴은 도 12를 참조하여 설명한 제1 서브 재배선 패턴과 유사한 기술적 특징을 가질 수 있다. 또한, 도 11에 도시된 제1 패키지, 제2 패키지, 및 제3 패키지 는 앞서 도 12를 참조하여 설명한 제1 패키지와 유사한 기술적 특징을 가질 수 있고, 도 11에 도시된 제4 패키지는 앞서 도 12를 참조하여 설명한 제2 패키지와 유사한 기술적 특징을 가질 수 있다. 제1 패키지, 제2 패키지, 제3 패키지, 제4 패키지, 및 제1 서브 재배선 패턴의 구조가 변경된 것 이외에는, 도 11에서 설명된 반도체 패키지(10f)의 기술적 특징은 본 예시적인 실시예에도 적용될 수있다. 실시예들은 앞의 도면들에 도시된 반도체 패키지의 예시적인 구조에 의해 제한되는 것은 아니고, 반도체 패 키지는 다양한 형태로 변형될 수 있다. 반도체 패키지는 예를 들어 칩온패널(COP: Chip On Panel)과, 칩온웨이퍼(COW: Chip On Wafer)와, 패키지 온 패키지의 여러 방식 중 적어도 하나의 형태로 변형될 수 있다. 예를 들어, 반도체 패키지를 칩온패널 형태로 제작할 경우, 제2 패키지가 패널의 표면에 제2 반도체 칩을 부착한 구조 또는 패널에 제2 반도체 칩을 매립한 구조를 가질 수 있다. 다른 예로서, 반도체 패키지를 칩온웨이퍼 형태로 제작할 경우, 제2 패키지가 웨이퍼에 의해 직접 형 성된 제2 반도체 칩과 패드와 배선 등의 요소들을 포함할 수 있다. 이하에서는, 실시예들의 반도체 패키지의 예시적인 구조들을 도면을 참고하여 설명한다. 도 28은 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 28을 참고하면, 반도체 패키지(10g)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 28에 도 시된 반도체 패키지(10g)는 칩온웨이퍼 형태로 제작된 경우로, 팬-인 웨이퍼 레벨 패키지(Fan-In Wafer Level Package, FIWLP) 구조의 반도체 패키지를 포함할 수 있다. 제1 패키지는 제1 반도체 칩을 포함할 수 있다. 제1 반도체 칩은 복수의 패드(1100p)를 포함 할 수 있다. 제1 반도체 칩은 도 1에 도시된 제1 반도체 칩과 대체로 동일하게 구현되므로, 자세한 설명은 생략한다. 제1 패키지는 제1 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉 층은 제1 반도체 칩의 측면을 덮고, 패드(1100p)가 마련된 제1 반도체 칩의 하면을 덮을 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(1100p)를 노출시키기 위한 개구부를 가질 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 (photosensitive) 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층은 폴리이미드(polyimide)와 같은 폴리 머 물질로 구성될 수 있다. 다만, 제1 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들 어 제1 밀봉층 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수도 있다. 제1 밀봉층은 제1 밀봉층을 수직으로 관통하는 관통홀(120H)을 포함할 수 있다. 상기 관통홀은 제1 반도체 칩의 주변 부분에 제공될 수 있다. 제1 패키지는 제1 반도체 칩 상에 마련된 제1 재배선 구조체(1300, 1400, 1500)를 포함할 수 있다. 제1 재배선 구조체(1300, 1400, 1500)는 제1 재배선 패턴, 제1 절연 패턴, 및 절연층(150 0)을 포함할 수 있다. 제1 재배선 패턴은 제1 반도체 칩의 패드(1100p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 또한, 제1 재배선 패턴은 제2 재배선 패턴에 전기적으로 연결될 수 있다. 제1 재배선 패턴 및 제2 재배선 패턴을 통해, 제1 반도체 칩 및 제2 반도체 칩은 전기적으로 연결될 수 있고, 제1 반도체 칩은 외부 연결 단자에 전기적으로 연결될 수 있다. 제1 재배선 패턴은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 상기 서브 재배선 패턴은 다층 구 조를 가질 수 있다. 예를 들어, 제1 재배선 패턴은 제1 서브 재배선 패턴, 제2 서브 재배선 패턴 , 및 제3 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(1100p)에 접속될 수 있다. 제1 서브 재배선 패턴의 일부는 제1 밀봉층을 통해 제2 재배선 패턴에 연결될 수 있다. 도 28에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 28에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 28에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함할 수도 있다. 도 28에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제2 서브 재배선 패턴은 절연층에 배치된다. 제2 서브 재배선 패턴은 외부 연결 단자 에 연결되며, 제3 서브 재배선 패턴을 통해 제1 서브 재배선 패턴에 연결될 수 있다. 제3 서브 재배선 패턴은 절연층에 배치된다. 제3 서브 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴의 사이에 배치될 수 있다. 제3 서브 재배선 패턴은 제1 서브 재배 선 패턴 및 제2 서브 재배선 패턴을 연결시킬 수 있다. 제1 절연 패턴은 제1 밀봉층의 하면 및 제1 서브 재배선 패턴의 하면에 마련될 수 있다. 제1 절연 패턴은 제1 서브 재배선 패턴을 덮되, 제1 서브 재배선 패턴의 일부를 노출시키는 개구 부를 가질 수 있다. 절연층은 제1 절연 패턴 상에서 연장하며, 제1 절연 패턴 및 제1 서브 재배선 패턴을 덮을 수 있다. 절연층은 제2 서브 재배선 패턴을 외부로 노출시키는 개구부를 가질 수 있다. 외부 연결 단자는, 예를 들어 솔더 볼 또는 솔더 범프일 수 있다. 외부 연결 단자는 제1 재배선 패 턴을 통해 제1 반도체 칩의 칩 패드(1100p)에 전기적으로 연결될 수 있다. 또한, 반도체 패키지 (10g)가 회로 기판 상에 실장될 때, 외부 연결 단자는 회로 기판의 기판 패드에 연결되며, 반도체 패키지 (10g)와 회로 기판을 물리적/전기적으로 연결하도록 구성될 수 있다. 외부 연결 단자는 제2 서브 재배선 패턴 상에 마련될 수 있다. 외부 연결 단자는 예를 들어, 솔더, 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다. 예시적인 실시예들에서, 외부 연결 단자는 대체로 제2 서브 재배선 패턴 상에 부착된 볼 형태를 가질 수 있다. 예를 들어, 외부 연결 단자는 제2 서브 재배선 패턴 상에 솔 더 볼을 위치시킨 후, 상기 솔더 볼에 대한 리플로우 공정을 수행하여 형성할 수 있다. 다른 예시적인 실시예들 에서, 외부 연결 단자는 플레이트 형태로서, 제2 서브 재배선 패턴의 표면 상에 대체로 균일한 두 께를 가지도록 형성될 수도 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 상기 메모리 제2 반도 체 칩은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같 은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제2 반도체 칩은 로직 칩일 수 있다. 예를 들어, 제2 반도체 칩은 CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다. 제2 반도체 칩에는 다양한 종 류의 복수의 개별 소자(individual devices)가 형성될 수 있다. 제2 반도체 칩은 서로 반대된 전면(front side) 및 후면(back side)을 포함할 수 있다. 제2 반도체 칩 의 전면은 패드(2100p)가 마련된 패드면일 수 있다. 패드(2100p)는 제2 반도체 칩에 형성된 상기 반도체 소자와 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 제2 반도체 칩의 전면은 제2 재배선 패턴을 통해 제1 재배선 패턴과 접할 수 있다. 구체적으로 도시되지 않았으나, 제2 반도체 칩 의 전면에는 패시베이션막이 형성되며, 상기 패시베이션막은 상기 전면을 덮되 패드(2100p)를 노출시키는 개구부를 포함할 수 있다. 제2 패키지는 제2 반도체 칩 상에 마련된 제2 재배선 구조체(2300, 2400)를 포함할 수 있다. 제2 재배선 구조체(2300, 2400)는 제2 반도체 칩의 전면에 마련될 수 있으며, 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은 제2 반도체 칩의 패드(2100p) 및 제1 재배선 패턴을 전기적으로 연결할 수 있으며, 제2 절연 패턴은 제2 반도체 칩의 표면 상에서 연장할 수 있다. 본 발명의 실시예에서, 제2 반도체 칩 및 제1 반도체 칩 사이의 연결은 제1 재배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 도 29a 내지 도 29i는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도이다. 이하에서는 도 29a 내지 도 29i를 참고하여, 도 28에 도시된 반도체 패키지(10g)의 제조 방법을 설명하기로 한 다. 도 29a를 참고하면, 제2 재배선 구조체(2300, 2400)가 형성된 제2 반도체 칩을 준비한다. 제2 반도체 칩 에는 다양한 종류의 복수의 개별 소자(individual devices)가 형성될 수 있다. 제2 절연 패턴은 패드(2100p)가 마련된 제2 반도체 칩의 표면을 덮도록 형성될 수 있다. 제2 절연 패턴은 패드(2100p)의 적어도 일부를 노출시킬 수 있는 개구부를 가지도록 형성될 수 있다. 또한, 제2 반 도체 칩의 패드(2100p) 상에 제2 재배선 패턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시 드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제2 재배선 패턴은, 제1 서브 재배선 패턴과 제2 반도체 칩의 패드(2100p)에 연결될 수 있다. 예시적인 실시예들에서, 제2 절연 패턴은 균일한 두께를 갖는 고상(solid state)의 절연 필름을 이용한 필름 라미네이션(film lamination) 공정을 통하여 형성될 수 있다. 예를 들어, 제2 절연 패턴을 형성하기 위하여, 반경화 상태(즉, B-stage)의 절연 필름을 제2 반도체 칩 상에 배치하고, 소정의 열 및 압력을 가 하여 상기 절연 필름을 경화시킬 수 있다. 이후, 경화된 절연 필름에 대한 패터닝 공정을 수행할 수 있다. 제2 절연 패턴은 고상의 절연 필름을 이용하여 형성되므로 대체로 균일한 두께를 가질 수 있다. 도 29b를 참고하면, 제2 절연 패턴 상에 제1 반도체 칩을 배치한다. 제1 반도체 칩과 제2 절 연 패턴 사이에는, 제1 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 상기 접착층 은, 예를 들어 다이 어태치 필름(die attach film)을 포함할 수 있다. 또한, 상기 접착층은 제1 반도체 칩의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 도 29c를 참고하면, 제1 반도체 칩을 배치한 이후, 제1 반도체 칩을 덮는 제1 밀봉층을 형성 할 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(1100p)를 노출시키기 위한 개구부를 가지도록 형 성되고, 제2 재배선 패턴을 노출시키도록 제1 밀봉층을 관통하는 관통홀(120H)을 가지도록 형성될 수 있다. 본 발명의 예시적인 실시예들에서, 제1 밀봉층은 폴리이미드와 같은 폴리머 물질을 이용한 라미네이션 (lamination) 공정을 통해 형성되며, 제1 반도체 칩의 측면 및 패드(1100p)가 마련된 제1 반도체 칩 의 표면을 덮을 수 있다. 도 29d를 참고하면, 제1 밀봉층 및 제1 반도체 칩 상에, 제1 서브 재배선 패턴을 형성한다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(1100p)에 접하고, 제1 밀봉층의 관통홀(120H)을 따라 연장되어 제2 재배선 패턴에 접할 수 있다. 예를 들어, 제1 서 브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 도 29e를 참고하면, 제1 밀봉층 및 제1 서브 재배선 패턴 상에, 제1 절연 패턴을 형성한다. 제1 서브 재배선 패턴을 형성한 후에, 제1 절연 패턴을 형성하고, 이에 따라 제1 절연 패턴 은 제1 밀봉층 및 제1 서브 재배선 패턴의 표면을 덮을 수 있다. 도 29f를 참고하면, 제1 절연 패턴의 표면으로부터 평탄화 공정을 수행하여, 제1 절연 패턴의 일부 를 제거할 수 있다. 평탄화 공정은 제1 서브 재배선 패턴이 노출될 때까지 수행될 수 있다. 또는, 평탄화 공정은 제1 절연 패턴의 일부 및 제1 서브 재배선 패턴의 일부를 함께 제거하도록 수행될 수 있다. 상기 평탄화 공정은 화학적 기계적 연마, 그라인딩 공정 등을 포함할 수 있다. 상기 평탄화 공정을 통해 제1 절 연 패턴 및 제1 서브 재배선 패턴의 일부는 평탄화될 수 있다. 평탄화 공정을 통해 노출된 제1 절 연 패턴의 표면 및 제1 서브 재배선 패턴의 표면은 동일한 평면 상에 있을 수 있다. 도 29g를 참고하면, 제1 절연 패턴 및 제1 서브 재배선 패턴 상에, 제2 서브 재배선 패턴, 제3 서브 재배선 패턴, 및 절연층을 형성한다. 절연층은 제2 서브 재배선 패턴의 일부 를 노출시키는 개구부를 가지도록 형성될 수 있다. 도 29h를 참고하면, 절연층을 형성한 이후, 절연층의 상기 개구부에 의해 노출된 제2 서브 재배선 패턴 상에 외부 연결 단자가 부착될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 도 29i를 참고하면, 쏘잉(sawing) 공정을 통해 반도체 패키지들을 개별 반도체 패키지로 개별화한다. 즉, 도 29h에 도시된 반도체 패키지는 스카라이브 레인(SL)을 따라 절단되어, 복수의 개별 반도체 패키지들로 분리될 수 있다. 도 30은 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 30을 참고하면, 반도체 패키지(10h)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 30에 도 시된 반도체 패키지(10h)는, 칩온웨이퍼 형태로 제작된 경우로, 도 28에 도시된 반도체 패키지(10g)와 대체로 동일한 구성을 가질 수 있다. 도 30에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 제1 패키지는 제1 반도체 칩을 포함할 수 있다. 제1 반도체 칩은 복수의 패드(1100p)를 포함 할 수 있다. 상기 복수의 패드(1100p)는 절연층에 대향하는 제1 반도체 칩의 일면이 아닌, 제2 반 도체 칩에 대향하는 제1 반도체 칩의 타면에 위치할 수 있다. 도 28에 도시된 실시예와 달리, 도 30에 도시된 실시예에서는, 제1 반도체 칩의 패드(1100p) 및 제2 반도체 칩의 패드(2100p)는 서로 마주보도록 배치될 수 있다. 제1 패키지는 제1 반도체 칩 상에 마련된 제1 재배선 구조체(1300, 1400, 1500)를 포함할 수 있다. 제1 재배선 구조체(1300, 1400, 1500)는 제1 재배선 패턴, 제1 절연 패턴, 및 절연층(150 0)을 포함할 수 있다. 도 30에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 30에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 30에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함 할 수도 있다. 도 30에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제1 패키지는 내부 연결 단자를 포함할 수 있다. 내부 연결 단자는 제1 반도체 칩의 패드(1100p) 및 제2 반도체 칩의 패드(2100p)의 사이에 배치되어, 제1 반도체 칩의 패드(1100p) 및 제2 반도체 칩의 패드(2100p)를 전기적으로 연결할 수 있다. 본 발명의 실시예들에서, 제1 반도체 칩 및 제2 반도체 칩 사이의 연결은 내부 연결 단자들을 통해 이루어질 수 있다. 내부 연결 단자는 예를 들어 솔더 볼 또는 솔더 범프일 수 있다. 내부 연결 단자는 예를 들어, 솔 더, 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다. 내부 연결 단자는 제1 반도체 칩의 패드(1100p)에 부착된 볼 형태를 가질 수 있다. 제1 패키지는 갭필층을 포함할 수 있다. 갭필층은 제1 반도체 칩과 제2 반도체 칩 사이의 틈을 채우고, 제1 반도체 칩과 제2 반도체 칩 사이에 배치된 내부 연결 단자 의 측벽을 둘러쌀 수 있다. 예시적인 실시예들에서, 갭필층은 예를 들어, 에폭시 수지와 같은 언더필 물 질로 형성되거나 비전도성 필름(non-conductive film, NCF)으로 형성될 수도 있다. 예시적인 실시예들에서, 갭 필층은 에폭시 몰딩 컴파운드로 형성될 수 있다. 제1 패키지는 방열 패드를 포함할 수 있다. 방열 패드는 제1 반도체 칩의 일면에 배치 될 수 있다. 방열 패드는 도전성 물질을 가진 소재를 포함할 수 있다. 제2 패키지는 제2 재배선 패턴을 포함할 수 있다. 제2 패키지의 제2 재배선 패턴은, 제1 서브 재배선 패턴에 연결되는 제1 부분 및 내부 연결 단자에 연결되는 제2 부분을 포함할 수 있다. 도 31a 내지 도 31e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도이다. 이하에서는 도 31a 내지 도 31e를 참고하여, 도 30에 도시된 반도체 패키지(10h)의 제조 방법을 설명하기로 한다. 도 31a를 참고하면, 제2 재배선 구조체(2300, 2400)가 형성된 제2 반도체 칩을 준비한다. 구체적으로, 제 2 절연 패턴은 패드(2100p)가 마련된 제2 반도체 칩의 표면을 덮도록 형성될 수 있다. 제2 절연 패 턴은 패드(2100p)의 적어도 일부를 노출시킬 수 있는 개구부를 가지도록 형성될 수 있다. 또한, 제2 반도 체 칩의 패드(2100p) 상에 제2 재배선 패턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드 막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 도 31b를 참고하면, 제2 반도체 칩 상에 제1 반도체 칩을 배치한다. 구체적으로, 내부 연결 단자 가 제2 재배선 패턴에 접하도록 제1 반도체 칩을 제2 절연 패턴 상에 배치시킨다. 도 31c를 참고하면, 제1 반도체 칩 및 제2 반도체 칩 사이에 갭필층을 형성한다. 갭필층 은 예를 들어, 모세관 언더필 공정을 통해 형성될 수 있다. 도 31d를 참고하면, 갭필층을 형성한 이후, 제1 반도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 제1 밀봉층은 제2 재배선 패턴을 노출시키도록 제1 밀봉층을 관통하는 관통홀(120H)을 가지도록 형성됨과 아울러, 제1 반도체 칩의 일면을 노출시키도록 하는 패드홀(130H)을 가지도록 형성될 수 있다. 도 31e를 참고하면, 제1 밀봉층 및 제1 반도체 칩 상에, 제1 서브 재배선 패턴 및 방열 패드 를 형성한다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 밀봉층의 관통 홀(120H)을 따라 연장되어 제2 재배선 패턴에 접할 수 있다. 또한, 방열 패드는 제1 밀봉층 및 제1 반도체 칩 상에 형성되며, 제1 밀봉층의 패드홀(130H)을 따라서 제1 반도체 칩에 접 할 수 있다. 예를 들어, 제1 서브 재배선 패턴 및 방열 패드는 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 이후, 반도체 패키지(10h)는 도 29e 내지 도 29i에서 설명한 제조 방법과 유사한 방법을 통해 제조될 수 있다. 도 32는 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 32를 참고하면, 반도체 패키지(10i)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 32에 도 시된 반도체 패키지(10i)는, 칩온패널 형태로 제작된 경우로, 패널 레벨 패키지(Panel Level Package, PLP) 구 조의 반도체 패키지를 포함할 수 있다. 도 32에 도시된 제1 패키지는 도 28에 도시된 제1 패키지와 대체로 동일한 구성을 가질 수 있다. 도 32에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 32에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 32에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 32에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함 할 수도 있다. 도 32에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제2 패키지는 제1 패키지 상에 배치될 수 있다. 도 32에 도시된 제2 패키지는 제2 반도체 칩 의 적어도 일부를 덮는 제2 밀봉층을 포함하는 것 이외에는, 도 28에 도시된 제2 패키지와 대체로 동일한 구성을 가질 수 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 제2 반도체 칩은 패드(2100p)를 포함할 수 있다. 제2 반도체 칩은 하나의 반도체 칩일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제2 반도체 칩 은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시 예들에서, 제2 반도체 칩은 로직 칩일 수 있다.제2 패키지는 제2 반도체 칩의 적어도 일부를 덮는 제2 밀봉층을 포함할 수 있다. 이때, 제2 밀봉층의 하면은 제2 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 제2 밀봉층은 절연 물질을 포함할 수 있다. 제2 밀봉층은 감광성 물질을 포함할 수 있다. 예를 들 어, 제2 밀봉층은 폴리이미드와 같은 폴리머 물질을 포함할 수 있다. 다만, 제2 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제2 밀봉층은 EMC를 포함할 수도 있다. 제2 패키지는 제2 밀봉층과 제1 밀봉층 사이에 마련된 제2 재배선 구조체(2300, 2400)를 포 함할 수 있다. 제2 재배선 구조체(2300, 2400)는 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은 제2 밀봉층을 따라 연장할 수 있고, 제2 반도체 칩의 패드(2100p) 에 전기적으로 연결될 수 있다. 제2 절연 패턴은 제2 재배선 패턴을 노출시키기 위한 개구부를 가 지도록 형성될 수 있고, 상기 제2 절연 패턴의 개구부를 통해, 제1 서브 재배선 패턴 및 제2 재배 선 패턴은 연결될 수 있다. 본 발명의 실시예들에서, 제2 패키지와 제1 패키지 사이의 전기적 연결은 제1 재배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 이하에서는 도 32에 도시된 반도체 패키지(10i)의 제조 방법을 설명하기로 한다. 우선, 캐리어 기판 상에 패드(2100p)가 마련된 제2 반도체 칩을 배치한다. 다음, 제2 반도체 칩을 덮는 제2 밀봉층을 형성한다. 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(2100p)가 마련된 제2 반도체 칩의 일면의 반대면을 덮도록 형성될 수 있다. 예시적인 실시예들에서, 제2 밀봉층을 형성하기 위하여, 절연막을 캐리어 기판 및 제2 반도체 칩 상에 도포 하고, 제2 반도체 칩의 패드(2100p)가 노출되도록 상기 절연막의 일부를 제거할 수 있다. 상기 절연막은, 예를 들어 감광성 물질을 포함할 수 있다. 다음, 캐리어 기판을 제거하고, 제2 밀봉층을 형성한 제2 반도체 칩을 뒤집어 배치한다. 다음, 제2 반도체 칩 및 제2 밀봉층 상에 제2 재배선 구조체(2300, 2400)을 형성한다. 제2 절연 패 턴은 패드(2100p)가 마련된 제2 반도체 칩의 표면을 덮도록 형성될 수 있다. 제2 절연 패턴 은 패드(2100p)의 적어도 일부를 노출시킬 수 있는 개구부를 가지도록 형성될 수 있다. 또한, 제2 반도체 칩 의 패드(2100p) 상에 제2 재배선 패턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형 성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 이후, 반도체 패키지(10i)는 도 29b 내지 도 29i에서 설명한 제조 방법과 유사한 방법을 통해 제조될 수 있다. 도 33은 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 33을 참고하면, 반도체 패키지(10j)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 33에 도 시된 반도체 패키지(10j)는, 칩온패널 형태로 제작된 경우로, 패널 레벨 패키지(Panel Level Package, PLP) 구 조의 반도체 패키지를 포함할 수 있다. 도 33에 도시된 제1 패키지는 도 30에 도시된 제1 패키지와 대체로 동일한 구성을 가질 수 있다. 도 33에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 즉, 도 33에 도시된 실시예에서, 제1 반도체 칩의 패드(1100p)는 절연층에 대향하는 제1 반도체 칩 의 일면이 아닌, 제2 반도체 칩에 대향하는 제1 반도체 칩의 타면에 위치할 수 있다. 도 32 에 도시된 실시예와 달리, 도 33에 도시된 실시예에서는, 제1 반도체 칩의 패드(1100p) 및 제2 반도체 칩 의 패드(2100p)는 서로 마주보도록 배치될 수 있다. 도 33에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 33에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 33에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함 할 수도 있다.도 33에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제2 패키지는 제1 패키지 상에 배치될 수 있다. 도 33에 도시된 제2 패키지는 제2 반도체 칩 의 적어도 일부를 덮는 제2 밀봉층을 포함하는 것 이외에는, 도 30에 도시된 제2 패키지와 대체로 동일한 구성을 가질 수 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 제2 반도체 칩은 패드(2100p)를 포함할 수 있다. 제2 반도체 칩은 하나의 반도체 칩일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제2 반도체 칩 은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시 예들에서, 제2 반도체 칩은 로직 칩일 수 있다. 제2 패키지는 제2 반도체 칩의 적어도 일부를 덮는 제2 밀봉층을 포함할 수 있다. 이때, 제2 밀봉층의 하면은 제2 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 제2 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제2 밀봉층은 감광성 물질을 포함할 수 있다. 예를 들어, 제2 밀봉층은 폴리이미드와 같은 폴리머 물질을 포함할 수 있다. 다만, 제2 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제2 밀봉층은 EMC를 포함할 수 도 있다. 제2 패키지는 제2 밀봉층과 제1 밀봉층 사이에 마련된 제2 재배선 구조체(2300, 2400)를 포 함할 수 있다. 제2 재배선 구조체(2300, 2400)는 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은, 제1 서브 재배선 패턴에 연결되는 제1 부분 및 내부 연결 단자에 연결되 는 제2 부분을 포함할 수 있다. 제2 재배선 패턴은 제2 밀봉층을 따라 연장할 수 있고, 제2 반도체 칩의 패드(2100p)에 전기적으로 연결될 수 있다. 제2 절연 패턴은 제2 재배선 패턴을 노출시키기 위한 개구부를 가지도록 형성될 수 있다. 상기 제2 절연 패턴의 개구부를 통해, 제2 재배선 패턴 및 내부 연결 단자는 연결되고, 제2 재배선 패 턴 및 제1 서브 재배선 패턴은 연결될 수 있다. 도 33에 도시된 반도체 패키지(10j)는 도 32에 도시된 반도체 패키지(10i)와 거의 동일한 방법으로 제조될 수 있으므로, 상세한 설명은 생략한다. 도 34는 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 34를 참고하면, 반도체 패키지(10k)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 34에 도 시된 반도체 패키지(10k)는 제2 패키지가 제1 패키지 상에 부착된 패키지-온-패키지(Package on Package) 구조의 반도체 패키지일 수 있다. 제1 패키지는 팬-아웃 구조의 반도체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩을 포함 할 수 있다. 제1 반도체 칩은 복수의 패드(1100p)를 포함할 수 있다. 제1 반도체 칩은 도 1에 도시 된 제1 반도체 칩과 대체로 동일하게 구현되므로, 자세한 설명은 생략한다. 제1 패키지는 제1 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉 층은 제1 반도체 칩의 측면을 덮고, 패드(1100p)가 마련된 제1 반도체 칩의 하면을 덮을 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(1100p)를 노출시키기 위한 개구부를 가질 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 (photosensitive) 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층은 폴리이미드(polyimide)와 같은 폴리 머 물질로 구성될 수 있다. 다만, 제1 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들 어 제1 밀봉층 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수도 있다. 제1 밀봉층은 제1 밀봉층을 수직으로 관통하는 관통홀을 포함할 수 있다. 상기 관통홀은 제1 반도 체 칩의 주변 부분에 제공될 수 있다. 제1 패키지는 제1 밀봉층 및 제1 반도체 칩 상에 마련된 제1 재배선 구조체(1300a, 1400, 1500a)를 포함할 수 있다. 제1 재배선 구조체(1300a, 1400, 1500a)는 제1 재배선 패턴(1300a), 제1 절연 패턴 , 및 제1 절연층(1500a)을 포함할 수 있다. 제1 재배선 패턴(1300a)은 제1 반도체 칩의 패드(1100p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 또한, 제1 재배선 패턴(1300a)은 제2 재배선 패턴(1300b)을 통해 제2 패키지의 패키지 연결 단자 에 전기적으로 연결될 수 있다. 제1 재배선 패턴(1300a) 및 패키지 연결 단자를 통해, 제1 패키지 및 제2 패키지는 전기적으로 연결될 수 있다. 제1 재배선 패턴(1300a)은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 상기 서브 재배선 패턴은 다층 구 조를 가질 수 있다. 예를 들어, 제1 재배선 패턴(1300a)은 제1 서브 재배선 패턴(1310a), 제2 서브 재배선 패턴 (1320a), 및 제3 서브 재배선 패턴(1330a)을 포함할 수 있다. 도 34에 도시된 제1 재배선 구조체(1300a, 1400, 1500a) 및 외부 연결 단자는 도 28에서 설명한 것과 대 체로 동일하므로, 구체적인 설명은 생략한다. 도 34에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 34에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 34에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함 할 수도 있다. 도 34에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제1 패키지는 제2 재배선 구조체(1300b, 1500b)를 포함할 수 있다. 제2 재배선 구조체(1300b, 1500b)는 제1 밀봉층의 일면의 반대면인 타면에 형성될 수 있다. 제1 밀봉층의 일면에는 제1 재배선 구조체 (1300a, 1400, 1500a)가 형성될 수 있다. 제2 재배선 구조체(1300b, 1500b)는 제2 재배선 패턴(1300b), 및 제2 절연층(1500b)을 포함할 수 있다. 제2 재배선 패턴(1300b)은 제1 재배선 패턴(1300a)을 패키지 연결 단자에 전기적으로 연결할 수 있다. 제 2 재배선 패턴(1300b)을 통해, 제1 반도체 칩은 패키지 연결 단자에 전기적으로 연결될 수 있고, 제1 패키지 및 제2 패키지는 전기적으로 연결될 수 있다. 제2 재배선 패턴(1300b)은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 상기 서브 재배선 패턴은 다층 구 조를 가질 수 있다. 예를 들어, 제2 재배선 패턴(1300b)은 제1 서브 재배선 패턴(1310b), 및 제2 서브 재배선 패턴(1320b)을 포함할 수 있다. 제1 서브 재배선 패턴(1310b)은 제2 절연층(1500b)에서 연장한다. 제1 서브 재배선 패턴(1310b)은 패키지 연결 단자에 연결되며, 제2 서브 재배선 패턴(1320b)을 통해 제1 재배선 패턴(1300a)에 연결될 수 있다. 제2 서브 재배선 패턴(1320b)은 제2 절연층(1500b)에서 연장하며, 제1 서브 재배선 패턴들(1310a, 1310b)의 사 이에 배치될 수 있다. 제2 서브 재배선 패턴(1320b)은 제1 서브 재배선 패턴들(1310a, 1310b)을 연결시킬 수 있 다. 제2 절연층(1500b)은 제1 밀봉층의 상면 및 제1 반도체 칩의 상면에 마련될 수 있다. 제2 절연층 (1500b)은 제1 밀봉층 상에서 연장하며, 제1 서브 재배선 패턴(1310b)의 일부를 노출시키는 개구부를 가 질 수 있다. 또한, 제2 절연층(1500b)은 제2 서브 재배선 패턴(1320b)의 일부를 노출시키는 개구부를 가질 수 있고, 상기 개구부를 통해 제1 재배선 패턴(1300a)의 제1 서브 재배선 패턴(1310a)은 제2 재배선 패턴(1300b)의 제2 서브 재배선 패턴(1320b)에 연결될 수 있다. 제2 패키지는 패키지 구조물, 및 패키지 연결 단자를 포함할 수 있다. 패키지 구조물은 패키지 연결 단자를 통해 제1 패키지 상에 적층될 수 있다. 패키지 구조물 은 상술한 반도체 패키지 중에서 어느 하나일 수 있으며, 반도체 칩을 포함할 수 있다. 패키지 연결 단자는 예를 들어 솔더 볼 또는 솔더 범프일 수 있다. 패키지 구조물은 패키지 연결 단자를 통해 제1 패키지에 연결될 수 있다. 패키지 연결 단자는 패키지 구조물에 마련될 수 있다. 패키지 연결 단자는 예를 들어, 솔더, 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금 을 포함할 수 있다. 예시적인 실시예들에서, 패키지 연결 단자는 대체로 패키지 구조물 상에 부착 된 볼 형태를 가질 수 있다. 예를 들어, 패키지 연결 단자는 패키지 구조물 상에 솔더 볼을 위치시 킨 후, 상기 솔더 볼에 대한 리플로우 공정을 수행하여 형성할 수 있다. 다른 예시적인 실시예들에서, 패키지 연결 단자는 플레이트 형태로서, 제2 서브 재배선 패턴의 표면 상에 대체로 균일한 두께를 가지도 록 형성될 수도 있다. 이하에서는 도 34에 도시된 반도체 패키지(10k)의 제조 방법을 설명하기로 한다. 우선, 제2 재배선 구조체(1300b, 1500b) 상에 제1 반도체 칩을 배치한다. 구체적으로, 제2 재배선 패턴 (1300b)이 형성된 제2 절연층(1500b) 상에 제1 반도체 칩을 배치한다. 제2 절연층(1500b)은 제1 서브 재 배선 패턴(1310b)의 일부를 노출시키는 개구부를 갖도록 형성됨과 아울러 제2 서브 재배선 패턴(1320b)의 일부 를 노출시키는 개구부를 갖도록 형성될 수 있다. 제2 절연층(1500b)과 제1 반도체 칩의 사이에는 제1 반도체 칩을 고정하기 위한 접착층이 마 련될 수 있다. 상기 접착층은, 예를 들어 다이 어태치 필름(die attach film)을 포함할 수 있다. 또한, 상기 접착층은 제1 반도체 칩의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 다음, 도 29c 내지 29i에 도시된 방법과 유사한 방법으로, 제1 밀봉층, 제1 재배선 구조체(1300a, 1400, 1500a)를 형성하고, 제1 절연층(1500a)의 개구부에 의해 노출된 제1 재배선 패턴(1300a)의 제2 서브 재배선 패 턴(1320a) 상에 외부 연결 단자를 부착한다. 다음, 지금까지의 결과물을 뒤집는다. 다음, 패키지 연결 단자가 부착된 패키지 구조물을 제1 패키지 상에 적층한다. 패키지 연결 단자는 제2 절연층(1500b)의 개구부에 의해 노출된 제2 재배선 패턴(1300b)의 제1 서브 재배선 패턴 (1310b) 상에 연결될 수 있다. 도 35는 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 35를 참고하면, 반도체 패키지(10l)는 제1 패키지 및 제2 패키지를 포함할 수 있다. 도 35에 도 시된 반도체 패키지(10l)는 제2 패키지가 제1 패키지 상에 부착된 패키지-온-패키지(Package on Package) 구조의 반도체 패키지일 수 있다. 도 35에 도시된 반도체 패키지(10l)는, 도 34에 도시된 반도체 패키 지(10k)와 대체로 동일한 구성을 가질 수 있다. 도 35에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 제1 패키지는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층은 제1 반도체 칩의 측면 및 상면을 덮을 수 있다. 도 35에 도시된 제1 서브 재배선 패턴은 도 1에 도시된 제1 서브 재배선 패턴 또는 도 12에 도시된 제1 서브 재배선 패턴으로 구현될 수 있다. 즉, 도 35에 도시된 제1 서브 재배선 패턴은 관통홀 (120H) 상에서 연장되는 제1 부분 및 제1 부분에 연결되고 제1 밀봉층 상에서 연장된 제2 부분을 포함하고, 제1 서브 재배선 패턴의 제1 부분의 제1 두께(T1)는 제1 부분의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 또한, 도 35에 도시된 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 제1 전도층(131a)과, 제1 전도층(131a)과 구분되며 제1 밀봉층의 타측 표면에 배치된 제2 전도층(131b)을 포함 할 수도 있다. 도 35에 도시된 제1 서브 재배선 패턴을 형성하는 공정은, 앞서 구체적으로 설명하였으므로, 설명은 생략 한다. 제1 패키지는 제1 절연층(1500a)을 포함할 수 있다. 제1 절연층(1500a)은 제1 재배선 패턴(1300a)의 제2 서브 재배선 패턴(1320a)의 일부를 노출시키는 개구부 및 제1 재배선 패턴(1300a)의 제3 서브 재배선 패턴 (1330a)의 일부를 노출시키는 개구부를 갖도록 형성될 수 있다. 외부 연결 단자는 제2 서브 재배선 패턴 (1320a)의 일부를 노출시키는 상기 개구부를 통해, 제2 서브 재배선 패턴(1320a)에 연결될 수 있다. 제1 서브재배선 패턴(1310a)은 제3 서브 재배선 패턴(1330a)의 일부를 노출시키는 개구부를 통해, 제3 서브 재배선 패턴 (1330a)에 연결될 수 있다. 제1 패키지는 내부 연결 단자를 포함할 수 있다. 내부 연결 단자는 제1 반도체 칩의 패드(1100p) 및 제1 절연층(1500a)의 사이에 배치될 수 있다. 내부 연결 단자는 제1 반도체 칩의 패드(1100p) 및 제1 재배선 패턴(1300a)을 전기적으로 연결할 수 있다. 본 발명의 실시예들에서, 제1 반도체 칩 과 외부 연결 단자 사이의 연결은 제1 재배선 패턴(1300a) 및 내부 연결 단자를 통해 이루어 질 수 있다. 제1 패키지는 갭필층을 포함할 수 있다. 갭필층은 제1 반도체 칩과 제1 절연층 (1500a) 사이의 틈을 채우고, 제1 반도체 칩과 제2 반도체 칩 사이에 배치된 내부 연결 단자(160 0)의 측벽을 둘러쌀 수 있다. 이하에서는 도 35에 도시된 반도체 패키지(10l)의 제조 방법을 설명하기로 한다. 우선, 제1 재배선 패턴(1300a)의 제2 서브 재배선 패턴(1320a) 및 제1 재배선 패턴(1300a)의 제3 서브 재배선 패턴(1330a)이 형성된 제1 절연층(1500a)을 준비한다. 제1 절연층(1500a)은 제2 서브 재배선 패턴(1320a)의 일 부를 노출시키는 개구부 및 제3 서브 재배선 패턴(1330a)의 일부를 노출시키는 개구부를 갖도록 형성될 수 있다. 다음, 제1 반도체 칩을 제1 절연층(1500a) 상에 배치한다. 다음, 도 31b 내지 도 31e에 도시된 방법과 유사한 방법으로, 제1 밀봉층, 및 제1 서브 재배선 패턴 (1310a)을 형성한다. 이후, 도 29e 및 도 29f에 도시된 방법과 유사한 방법으로, 제1 밀봉층 및 제1 서브 재배선 패턴(1310a) 상에 제1 절연 패턴을 형성한다. 다음, 제1 밀봉층 상에 제2 재배선 구조체(1300b, 1500b)를 형성한다. 제2 절연층(1500b)은 제1 서브 재 배선 패턴(1310b)의 일부를 노출시키는 개구부를 갖도록 형성될 수 있다. 다음, 패키지 연결 단자가 부착된 패키지 구조물을 제1 패키지 상에 적층한다. 패키지 연결 단자는 제2 절연층(1500b)의 개구부에 의해 노출된 제2 재배선 패턴(1300b)의 제1 서브 재배선 패턴 (1310b) 상에 연결될 수 있다. 본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2022-0168091", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 A부분을 확대한 단면도이다. 도 3은 본 발의 예시적인 실시예에 따른 반도체 패키지의 실제 모습을 촬영한 도면이다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 5는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 6은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 7a 내지 도 7f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 8은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 10a는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 10b는 도 10a의 10B-10B'선에 따른 반도체 패키지를 나타내는 단면도이다. 도 11은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.도 12는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 13은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법의 단계들을 도시한 순서도이다. 도 14 내지 도 25는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 26은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에 의한 단계들 중 일부 단계를 촬영한 사진과 확대 사진이다. 도 27은 일 실시예에 관한 비교예로서 다른 반도체 패키지의 제조 방법에 의한 단계들 중 일부 단계를 촬영한 사진과 확대 사진이다. 도 28은 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 29a 내지 도 29i는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도이다. 도 30은 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 31a 내지 도 31e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도이다. 도 32 내지 도 35는 본 발명의 예시적인 실시예에 따른 반도체 패키지를 나타내는 단면도이다."}
