# pld19
# Sistemas Digitales II

Carpeta de la materia Sistemas Digitales II U.E.B con los ejercicios practicos en Laboratorio. Documentos creados con Verilog para la simulacion en ModelSim y su respectiva sintetizacion con Quartus II en la tarjeta EP2C5T144B.

Los archivos con extension .v corresponden al codigo fuente de la practica

Los archivos con extension .v y nombre _tb_ son para la simulacion RTL(TestBench)

Los archivos con extension .png corresponden a una imagen de esquema de circuito

Las practicas estan ordenadas de acuerdo a su nombre de archivo.

Deben contar con el modulo programador USB-Blaster y Quartus II Web Edition 13.0
Practica para la Materia de Sistemas Digitales PIC16F.
Universidad Evangelica Boliviana.

## Lista de practicas desarrolladas en la Materia
### LAB1 (Combinatorios - Sistemas Digitales I)
- P01 - Sumador de 1-bit(Introduccion a Verilog)
- P02 - Codificador de 7 Segmentos(Practica Verilog)

### LAB2 (Secuenciales - Sistemas Digitales II)
- P01 - Latch tipo SR(Practica Verilog con tb)
- P02 - Latch tipo D
- P03 - Flip Flop tipo JK(Practica Verilog con tb)
- P04 - Flip Flop tipo D
- P05 - Flip Flop tipo JK Pre/Clr(Practica Verilog con tb)
- P06 - Flip Flop tipo D Pre/Clr 
- P07 - Temporizador mono-estable
- P08 - Oscilador astable o Multivibrador
- P09 - Contador Sincrono de 4 bits con MOD ajustable
- P10 - Divisor para reloj de 50MHz a 2Hz(500ms)

Pablo Zarate Arancibia
Ingeniero Electronico
pablinzte@gmail.com
