Classic Timing Analyzer report for part1
Thu Feb 03 12:49:04 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From   ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.814 ns   ; SW[14] ; HEX3[0] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;        ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+--------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To       ;
+-------+-------------------+-----------------+--------+----------+
; N/A   ; None              ; 10.814 ns       ; SW[14] ; HEX3[6]  ;
; N/A   ; None              ; 10.814 ns       ; SW[14] ; HEX3[0]  ;
; N/A   ; None              ; 10.796 ns       ; SW[14] ; HEX3[5]  ;
; N/A   ; None              ; 10.753 ns       ; SW[13] ; HEX3[6]  ;
; N/A   ; None              ; 10.729 ns       ; SW[13] ; HEX3[5]  ;
; N/A   ; None              ; 10.726 ns       ; SW[13] ; HEX3[0]  ;
; N/A   ; None              ; 10.598 ns       ; SW[14] ; HEX3[1]  ;
; N/A   ; None              ; 10.597 ns       ; SW[14] ; HEX3[4]  ;
; N/A   ; None              ; 10.569 ns       ; SW[14] ; HEX3[2]  ;
; N/A   ; None              ; 10.552 ns       ; SW[14] ; HEX3[3]  ;
; N/A   ; None              ; 10.538 ns       ; SW[13] ; HEX3[1]  ;
; N/A   ; None              ; 10.535 ns       ; SW[13] ; HEX3[4]  ;
; N/A   ; None              ; 10.528 ns       ; SW[13] ; HEX3[2]  ;
; N/A   ; None              ; 10.501 ns       ; SW[15] ; HEX3[6]  ;
; N/A   ; None              ; 10.501 ns       ; SW[15] ; HEX3[0]  ;
; N/A   ; None              ; 10.492 ns       ; SW[13] ; HEX3[3]  ;
; N/A   ; None              ; 10.490 ns       ; SW[15] ; HEX3[5]  ;
; N/A   ; None              ; 10.286 ns       ; SW[15] ; HEX3[2]  ;
; N/A   ; None              ; 10.286 ns       ; SW[15] ; HEX3[1]  ;
; N/A   ; None              ; 10.284 ns       ; SW[15] ; HEX3[4]  ;
; N/A   ; None              ; 10.242 ns       ; SW[15] ; HEX3[3]  ;
; N/A   ; None              ; 9.854 ns        ; SW[14] ; LEDR[14] ;
; N/A   ; None              ; 9.828 ns        ; SW[15] ; LEDR[15] ;
; N/A   ; None              ; 9.826 ns        ; SW[13] ; LEDR[13] ;
; N/A   ; None              ; 9.615 ns        ; SW[16] ; LEDR[16] ;
; N/A   ; None              ; 9.593 ns        ; SW[17] ; LEDR[17] ;
; N/A   ; None              ; 7.623 ns        ; SW[11] ; HEX2[5]  ;
; N/A   ; None              ; 7.609 ns        ; SW[11] ; HEX2[6]  ;
; N/A   ; None              ; 7.543 ns        ; SW[8]  ; HEX2[5]  ;
; N/A   ; None              ; 7.534 ns        ; SW[8]  ; HEX2[6]  ;
; N/A   ; None              ; 7.520 ns        ; SW[1]  ; HEX0[0]  ;
; N/A   ; None              ; 7.516 ns        ; SW[11] ; HEX2[4]  ;
; N/A   ; None              ; 7.491 ns        ; SW[1]  ; HEX0[2]  ;
; N/A   ; None              ; 7.479 ns        ; SW[1]  ; HEX0[1]  ;
; N/A   ; None              ; 7.473 ns        ; SW[11] ; HEX2[0]  ;
; N/A   ; None              ; 7.437 ns        ; SW[8]  ; HEX2[4]  ;
; N/A   ; None              ; 7.403 ns        ; SW[7]  ; HEX1[1]  ;
; N/A   ; None              ; 7.397 ns        ; SW[8]  ; HEX2[0]  ;
; N/A   ; None              ; 7.382 ns        ; SW[0]  ; HEX0[0]  ;
; N/A   ; None              ; 7.351 ns        ; SW[11] ; HEX2[2]  ;
; N/A   ; None              ; 7.349 ns        ; SW[0]  ; HEX0[2]  ;
; N/A   ; None              ; 7.344 ns        ; SW[7]  ; HEX1[0]  ;
; N/A   ; None              ; 7.344 ns        ; SW[0]  ; HEX0[1]  ;
; N/A   ; None              ; 7.319 ns        ; SW[11] ; HEX2[3]  ;
; N/A   ; None              ; 7.315 ns        ; SW[7]  ; HEX1[6]  ;
; N/A   ; None              ; 7.309 ns        ; SW[11] ; HEX2[1]  ;
; N/A   ; None              ; 7.270 ns        ; SW[8]  ; HEX2[2]  ;
; N/A   ; None              ; 7.265 ns        ; SW[1]  ; HEX0[3]  ;
; N/A   ; None              ; 7.264 ns        ; SW[1]  ; HEX0[4]  ;
; N/A   ; None              ; 7.252 ns        ; SW[1]  ; HEX0[5]  ;
; N/A   ; None              ; 7.251 ns        ; SW[1]  ; HEX0[6]  ;
; N/A   ; None              ; 7.238 ns        ; SW[8]  ; HEX2[3]  ;
; N/A   ; None              ; 7.234 ns        ; SW[7]  ; HEX1[5]  ;
; N/A   ; None              ; 7.232 ns        ; SW[8]  ; HEX2[1]  ;
; N/A   ; None              ; 7.212 ns        ; SW[10] ; HEX2[5]  ;
; N/A   ; None              ; 7.203 ns        ; SW[10] ; HEX2[6]  ;
; N/A   ; None              ; 7.127 ns        ; SW[0]  ; HEX0[3]  ;
; N/A   ; None              ; 7.125 ns        ; SW[12] ; HEX3[6]  ;
; N/A   ; None              ; 7.125 ns        ; SW[12] ; HEX3[0]  ;
; N/A   ; None              ; 7.118 ns        ; SW[0]  ; HEX0[4]  ;
; N/A   ; None              ; 7.115 ns        ; SW[0]  ; HEX0[6]  ;
; N/A   ; None              ; 7.111 ns        ; SW[12] ; HEX3[5]  ;
; N/A   ; None              ; 7.110 ns        ; SW[0]  ; HEX0[5]  ;
; N/A   ; None              ; 7.104 ns        ; SW[10] ; HEX2[4]  ;
; N/A   ; None              ; 7.067 ns        ; SW[10] ; HEX2[0]  ;
; N/A   ; None              ; 7.054 ns        ; SW[9]  ; HEX2[5]  ;
; N/A   ; None              ; 7.038 ns        ; SW[9]  ; HEX2[6]  ;
; N/A   ; None              ; 7.010 ns        ; SW[7]  ; HEX1[4]  ;
; N/A   ; None              ; 7.002 ns        ; SW[7]  ; HEX1[2]  ;
; N/A   ; None              ; 6.959 ns        ; SW[7]  ; HEX1[3]  ;
; N/A   ; None              ; 6.946 ns        ; SW[9]  ; HEX2[4]  ;
; N/A   ; None              ; 6.941 ns        ; SW[10] ; HEX2[2]  ;
; N/A   ; None              ; 6.909 ns        ; SW[12] ; HEX3[1]  ;
; N/A   ; None              ; 6.907 ns        ; SW[12] ; HEX3[2]  ;
; N/A   ; None              ; 6.907 ns        ; SW[10] ; HEX2[3]  ;
; N/A   ; None              ; 6.902 ns        ; SW[10] ; HEX2[1]  ;
; N/A   ; None              ; 6.902 ns        ; SW[9]  ; HEX2[0]  ;
; N/A   ; None              ; 6.889 ns        ; SW[2]  ; HEX0[0]  ;
; N/A   ; None              ; 6.878 ns        ; SW[12] ; HEX3[4]  ;
; N/A   ; None              ; 6.863 ns        ; SW[12] ; HEX3[3]  ;
; N/A   ; None              ; 6.857 ns        ; SW[2]  ; HEX0[2]  ;
; N/A   ; None              ; 6.853 ns        ; SW[2]  ; HEX0[1]  ;
; N/A   ; None              ; 6.782 ns        ; SW[8]  ; LEDR[8]  ;
; N/A   ; None              ; 6.781 ns        ; SW[9]  ; HEX2[2]  ;
; N/A   ; None              ; 6.766 ns        ; SW[9]  ; LEDR[9]  ;
; N/A   ; None              ; 6.755 ns        ; SW[4]  ; HEX1[1]  ;
; N/A   ; None              ; 6.749 ns        ; SW[9]  ; HEX2[3]  ;
; N/A   ; None              ; 6.738 ns        ; SW[9]  ; HEX2[1]  ;
; N/A   ; None              ; 6.696 ns        ; SW[4]  ; HEX1[0]  ;
; N/A   ; None              ; 6.669 ns        ; SW[4]  ; HEX1[6]  ;
; N/A   ; None              ; 6.634 ns        ; SW[2]  ; HEX0[3]  ;
; N/A   ; None              ; 6.629 ns        ; SW[2]  ; HEX0[4]  ;
; N/A   ; None              ; 6.624 ns        ; SW[2]  ; HEX0[6]  ;
; N/A   ; None              ; 6.617 ns        ; SW[2]  ; HEX0[5]  ;
; N/A   ; None              ; 6.611 ns        ; SW[5]  ; HEX1[1]  ;
; N/A   ; None              ; 6.604 ns        ; SW[4]  ; HEX1[5]  ;
; N/A   ; None              ; 6.552 ns        ; SW[5]  ; HEX1[0]  ;
; N/A   ; None              ; 6.523 ns        ; SW[5]  ; HEX1[6]  ;
; N/A   ; None              ; 6.495 ns        ; SW[0]  ; LEDR[0]  ;
; N/A   ; None              ; 6.444 ns        ; SW[5]  ; HEX1[5]  ;
; N/A   ; None              ; 6.425 ns        ; SW[7]  ; LEDR[7]  ;
; N/A   ; None              ; 6.380 ns        ; SW[4]  ; HEX1[4]  ;
; N/A   ; None              ; 6.374 ns        ; SW[6]  ; HEX1[1]  ;
; N/A   ; None              ; 6.354 ns        ; SW[4]  ; HEX1[2]  ;
; N/A   ; None              ; 6.313 ns        ; SW[4]  ; HEX1[3]  ;
; N/A   ; None              ; 6.310 ns        ; SW[6]  ; HEX1[0]  ;
; N/A   ; None              ; 6.282 ns        ; SW[6]  ; HEX1[6]  ;
; N/A   ; None              ; 6.224 ns        ; SW[6]  ; HEX1[5]  ;
; N/A   ; None              ; 6.220 ns        ; SW[5]  ; HEX1[4]  ;
; N/A   ; None              ; 6.210 ns        ; SW[5]  ; HEX1[2]  ;
; N/A   ; None              ; 6.176 ns        ; SW[3]  ; HEX0[0]  ;
; N/A   ; None              ; 6.170 ns        ; SW[5]  ; HEX1[3]  ;
; N/A   ; None              ; 6.145 ns        ; SW[3]  ; HEX0[2]  ;
; N/A   ; None              ; 6.139 ns        ; SW[3]  ; HEX0[1]  ;
; N/A   ; None              ; 6.034 ns        ; SW[10] ; LEDR[10] ;
; N/A   ; None              ; 5.999 ns        ; SW[6]  ; HEX1[4]  ;
; N/A   ; None              ; 5.976 ns        ; SW[1]  ; LEDR[1]  ;
; N/A   ; None              ; 5.975 ns        ; SW[6]  ; HEX1[2]  ;
; N/A   ; None              ; 5.933 ns        ; SW[6]  ; HEX1[3]  ;
; N/A   ; None              ; 5.920 ns        ; SW[3]  ; HEX0[3]  ;
; N/A   ; None              ; 5.918 ns        ; SW[3]  ; HEX0[4]  ;
; N/A   ; None              ; 5.914 ns        ; SW[3]  ; HEX0[6]  ;
; N/A   ; None              ; 5.906 ns        ; SW[3]  ; HEX0[5]  ;
; N/A   ; None              ; 5.713 ns        ; SW[11] ; LEDR[11] ;
; N/A   ; None              ; 5.707 ns        ; SW[12] ; LEDR[12] ;
; N/A   ; None              ; 5.467 ns        ; SW[6]  ; LEDR[6]  ;
; N/A   ; None              ; 5.437 ns        ; SW[5]  ; LEDR[5]  ;
; N/A   ; None              ; 5.410 ns        ; SW[3]  ; LEDR[3]  ;
; N/A   ; None              ; 5.299 ns        ; SW[4]  ; LEDR[4]  ;
; N/A   ; None              ; 5.135 ns        ; SW[2]  ; LEDR[2]  ;
+-------+-------------------+-----------------+--------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Thu Feb 03 12:49:03 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off part1 -c part1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Longest tpd from source pin "SW[14]" to destination pin "HEX3[6]" is 10.814 ns
    Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_U3; Fanout = 8; PIN Node = 'SW[14]'
    Info: 2: + IC(6.212 ns) + CELL(0.438 ns) = 7.492 ns; Loc. = LCCOMB_X64_Y8_N20; Fanout = 1; COMB Node = 'char_7seg:H3|Mux0~0'
    Info: 3: + IC(0.690 ns) + CELL(2.632 ns) = 10.814 ns; Loc. = PIN_W24; Fanout = 0; PIN Node = 'HEX3[6]'
    Info: Total cell delay = 3.912 ns ( 36.18 % )
    Info: Total interconnect delay = 6.902 ns ( 63.82 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 136 megabytes
    Info: Processing ended: Thu Feb 03 12:49:04 2011
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


