module instructionmem_tb();
reg rst;
reg [31:0]A;
wire [31:0]RD;
wire [31:0]mem [1023:0];

instructionmem uut(rst,A,RD,mem);
initial begin
mem[0]=32'hFFC4A303;
mem[1]=32'h00832383;
mem[0]=32'h0064A423;
mem[1]=32'h00B62423;
mem[0]=32'h0062E233;
mem[1]=32'h00B62423;

$finish;
end
endmodule
