Napetostni nivoji:
- ![300](../../Images2/Pasted%20image%2020241022104539.png)
- ali je bolje, če je napajalna napetost nizka ali visoka?
- logična 1 in 0 sta neki področji napetosti, vmes je prepovedano območje
- ko interpretiramo napetost, ne sme biti v prepovedanem stanju
- na vhodu je prepovedano stanje manjše, kot na izhodu, ker imamo vmes žične povezave in lahko pade do padca napetosti iz izhoda na vhod - šumna imuniteta
- šumna imuniteta za HIGH in za LOW stanje - rezerva, kjer se sprememba napetosti lahko zgodi in še vedno pravilno interpretiramo stanje
- ![300](../../Images2/Pasted%20image%2020241022105233.png)
- ko imamo pri pullup uporu, bo vedno na izhodu manjša napetost kot Vcc
- pri CMOS je večji padec napetosti kot pri TTL
- TTL ŠI = 0,4V
- CMOS ŠI = 1V
- pri CMOS je bolj simetrična ŠI, veliko večje prepovedano območje na izhodu - manj občutljivo na motnje, ker bi moralo biti veliko več šuma, da bi preklopilo signal
- CMOS družina 74HC**T** - narejena tako, da je kompatibilna s TTL vezji - na vhodu je enak nivo, na izhodu pa malo bolj strog - ŠI = 0,47V

Napajalne napetosti:
- pri TTL 5V, 3.3V
- CMOS od 3 do 15V (napetostni nivoji se ustrezno premaknejo), za HCT 5V
- trend napetosti - se nižajo (danes tudi pod 1V):
	- + manjši tranzistorji
	- + višja hitrost
	- + manjša poraba energije
	- + manj toplote (nižji TDP)
	- - manjša odpornost na šum (hitreje šum preklopi stanje)
	- - tranzistor malo pušča tudi, ko ni v aktivnem stanju - pri manjših napajalnih napetostih je to puščanje vedno večje (rešitev da celo enoto odklopimo od napajanja - po default so vse naprave odklopljene in ko jo želimo uporabiti, jo priklopimo na napajanje)

- načeloma je v prepovedanem območju samo med preklopom (okoli fronte) in takrat ne smemo brati
- če preberemo prepovedano stanje, ne naredimo nič
 
Šum (noise):
- šum je vsak neželen signal
- notranji viri (v sistemu):
	- odboj - je prehodni pojav, ki se čez nekaj časa izniha (najprej je velik odboj, potem pa vedno manjši); do njega pride zaradi uporanosti prenosne linije; po tem se vzpostavi normalen ohmov zakon:
		- ne smemo pozabiti, da bo vedno prišlo do zakasnitve, da signal pride iz vhoda na izhod - če želimo hitro menjavati fronte, moramo nekaj časa čakati
		- lahko zmanjšamo odboje tako, da linijo "zaključimo" - upor na koncu je enak upornosti linije, ampak potem imamo večjo porabo
		- nastanejo zaradi končne hitrosti šrijenja
		- ![200](../../Images2/Pasted%20image%2020241022113306.png)
	- presluhi - crosstalk:
		- ko je na eni liniji signal, se malo tega signala pozna tudi na liniji, ki je zelo blizu zraven
		- primer UTP cat 6 - imamo še shield (folijo), ki ga ozemljimo in dobimo manj presluha
		- UTP zavoji žic - vsaka barva ima drugačen zavoj, da ne pride do presluha
		- near end cross talk (NEXT)
		- daljni presluh (far end cross talk, FEXT)
		- ![500](../../Images2/Pasted%20image%2020241022113623.png)
		- lahko povečamo razdaljo med linijami, jih ovijemo, zavijemo
- zunanji viri:
	- brezžični prenosi:
		- dobro, da lahko prenašamo podatke, ampak slabo da to slišijo vse naprave
		- EM motnje, sevanja
	- zični prenosi:
		- dobimo motnje iz el. omrežja, ko so druge naprave priklopljene gor
- trajanje:
	- $t_{motnje} < 0,5 \cdot t_p$ - ni težav, ker je majhen čas motnje, sicer bodo problemi
	- $t_p$ je propagacijski čas
- načrtovanje vezij:
	- predvidimo najslabše možne scenarije in jih probamo omiliti
	- cena napak je več dni/mesecev zastoja, ker je treba celo vezje na novo narediti
	- napake v dizajnu so zelo drage v času in stroških, zato moraš biti zelo konzervativen
	- "worst case" design
	- ![200](../../Images2/Pasted%20image%2020241022114346.png)
	- pri TTL imamo preklopni prag - imamo napravo, ki se okoli 1,3V preklopi, da pridemo iz 0 v 1 oz. obratno
	- $ŠI_{tip}$ = tipična šumna imuniteta
	- v praksi imamo več zaloge kot v worst case
	- ![400](../../Images2/Pasted%20image%2020241022114807.png)
	- ^ CMOS tukaj je TTL kompatibilen
	- če zmanjšamo hitrost ure, je večja možnost, da bo vse delalo, da šumi ne bodo delali preveč problemov; najprej naredimo preprosto začetno stanje in potem nadgrajujemo

Določanje obremenljivosti:
- ne vklopiti več kot 10 vhodov na en izhod
- če je na enem izhodu 0 in priklopimo gor vhod, potem v bistvu teče tok v izhod - če je več vhodov priklopljenih, potem se te tokovi seštejejo
- če je na enem izhodu 1, teče tok iz izhodu v vhode, vhodi pa imajo določeno, koliko toka rabijo da delajo in se potem tok iz izhodu razdeli med njih
- ![400](../../Images2/Pasted%20image%2020241022115857.png)
- obremenljivost (fanout) = št. vhodov, ki jih lahko vežemo na en izhod
- $fanout = min(\frac{I_{OL}}{I_{IL}}, \frac{I_{OH}}{I_{IH}})$
- input, output, low, high
- če teče tok noter, v bistvu dobimo negativen tok
- LSTTL = low speed TTL (manj porabi, ampak dela počasneje), lahko damo 20 vhodov na izhod
- ![300](../../Images2/Pasted%20image%2020241022120334.png)
- CMOS:
	- porabijo bistveno manj toka kot TTL - ni problem zagotoviti dovolj toka za vhode
	- nimamo problema s tokom, imamo pa problem kapacitivne obremenitve
	- vsak vhod rabimo nekaj časa polniti, da dobi pravo vrednost
	- zaradi kapacitivne obremenitve je tudi pri CMOS $\approx$ 10
	- če damo več vhodov, se napetostni nivo še vedno postavi pravilno, ampak v daljšem času
	- kapacitivna obremenitev ne ruši napetostnih nivojev, ampak podaljša čas njihove vzpostavitve

Povezovanje vezij različnih družin:
- neskladja:
	- napetostni nivoji
	- napajalne napetosti
	- obremenljivosti
	- hitrost delovanja (clock)
- dobro je, da je vse podobno hitro
- level shifter - na eno stran pripeljemo en napetostni nivo in na drugi strani dobimo drug nivo
- rešitve:
	- enostavna prilagoditev (dodamo pull-up upor)
	- vmesniki (npr. level shifter)
- da rešimo problem hitrosti - uporabljaj vezja enakih hitrosti (enako hitra oz. enako počasna)
- počasna vezja so bolj zanesljiva in manj porabijo, zato so vedno boljša za začeti nek problem; časi padca in vzpona so počasnejši in zato imamo manjše odboje, boljšo odpornost na motnje

Propagacijski čas za prehod stanja
- preden se stanje začne spreminjati, imamo zakasnitev vezja
- potem imamo čas da pride od meje za 1 do meje za 0 - čas padca/vzpona (fall in rise)
- vzamemo aritmetično sredino teh dveh časov, da dobimo celotno zakasnitev vezja (čas od spremembe na vhodu do ustrezne spremembe na izhodu)
- ![600](../../Images2/Pasted%20image%2020241022123711.png)
- vplivi:
	- kapacitivnost podaljša čase
	- povezave:
		- narašča št. tranzisotrjev
		- če narašča število povezav, morajo biti manjše in tanjše - dobimo slabše lastnosti povezav:
			- večja upornost
			- večje zakasnitve - zakasnitve postanejo večji problem kot čas preklopa tranzistorja ($t_p$)
			- slabša odpornost na motnje - poveča se vpliv odbojev, šuma

Neuporabljeni priključki:
- TTL - elementi so lahko nepovezani
- CMOS vezja so bolj občutljiva na statiko, zato jih ne moremo izklopiti (če se npr. s prstom dotaknemo, lahko povzročimo, da kondenzatorji oddajo tok in dobimo kratek tok; danes imamo za to še zaščitne diode)

Izbira družine:
- CMOS:
	- HC:
		- AC za hitrost
		- HCT, ACT za TTL kompatibilnost
		- imajo majhno porabo
- ![400](../../Images2/Pasted%20image%2020241022124733.png)
- v teoriji lahko nek procesor upočasnimo za polovico hitrosti, lahko napajanje približno enako spustimo - če lahko neko opravilo razdelimo na več paralelnih procesorjev, ki imajo počasnejši clock speed, je poraba tega sistema najbrž nižja
- pravilo: izberi ravno dovolj hitro vezje za tvoj namen

