`timescale 1ns / 1ps

module processor_top_tb;

    // Par치metros y variables
    parameter W = 32;
    
    logic clk;
    logic rst;
    // Instancia del m칩dulo a probar
    processor_top #() dut (
        .clk_t(clk),
        .rst_t(rst)
    );
    
    // Generaci칩n de clock a 1 kHz
    always #1 clk = ~clk;

    // Generador de reloj
    initial begin
    $dumpfile("processor.vcd");
    $dumpvars(0, processor_top_tb);
    end

    initial begin
    rst = 1;
    clk = 0;
    @(posedge clk); // Esperar un poco para estabilizar la simulaci칩n
    rst <= 0;
    
    #100000;
    $finish;
    

    //meter los display
    end
    
endmodule
