# makefile
Makefile是一个包含一系列规则的文件，用于告诉make工具如何编译和构建软件项目。它描述了项目中源代码文件之间的依赖关系以及如何将它们编译成最终的可执行文件、库文件或其他目标文件。  
	
当你运行make命令时，它会检查Makefile文件并执行其中定义的规则，这些规则指定了如何生成目标文件，以及哪些文件需要重新生成。  
	
通常，Makefile包含以下内容：  
	
目标(Targets)：指定要构建的最终输出文件的名称。例如，可执行文件的名称或库文件的名称等。  
	
依赖关系(Dependencies)：指定了每个目标文件所依赖的源文件、头文件或其他目标文件。  
	
规则(Rules)：规定了如何根据依赖关系生成目标文件的命令。这些规则由目标、依赖项和命令组成。  
	
变量(Variables)：定义了在整个Makefile中使用的变量，这些变量可以包含编译器选项、文件路径等。  

### 一个实例

~~~html
CC = gcc
CFLAGS = -Wall -O2
TARGET = my_program
SRCS = main.c utils.c
OBJS = $(SRCS:.c=.o)

$(TARGET): $(OBJS)
    $(CC) $(CFLAGS) -o $@ $^

%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

clean:
    rm -f $(OBJS) $(TARGET)
~~~

在这个例子中：   
	
CC 是C编译器的变量，CFLAGS 是编译器选项的变量。  
	
TARGET 是最终要生成的可执行文件的名称，SRCS 是源文件的列表，OBJS 是编译后的目标文件列表。  
	
第一个规则定义了如何生成最终的可执行文件。它告诉make如果$(OBJS)中的文件发生变化，应该使用$(CC)编译器和$(CFLAGS)选项将它们链接在一起形成$(TARGET)可执行文件。  
	
第二个规则告诉make如何将.c源文件编译成.o目标文件。  
	
clean规则是一个特殊的目标，用于删除生成的目标文件和可执行文件，以便重新构建整个项目。  
通过make命令执行该Makefile，它将会根据规则编译源文件并生成最终的可执行文件。Makefile使得构建复杂项目变得更加自动化和可靠。  
	